Fitter report for Exp02
Wed May 03 19:59:45 2017
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Wed May 03 19:59:45 2017    ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; Exp02                                    ;
; Top-level Entity Name              ; Exp03                                    ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C35F672C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 2,074 / 33,216 ( 6 % )                   ;
;     Total combinational functions  ; 1,679 / 33,216 ( 5 % )                   ;
;     Dedicated logic registers      ; 1,060 / 33,216 ( 3 % )                   ;
; Total registers                    ; 1060                                     ;
; Total pins                         ; 16 / 475 ( 3 % )                         ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 16,384 / 483,840 ( 3 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; clockPB    ; PIN_G26       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2824 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2824 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2821    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Gabriel/Documents/BCC3/LabArq/Exp03/output_files/Exp02.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 2,074 / 33,216 ( 6 % )   ;
;     -- Combinational with no register       ; 1014                     ;
;     -- Register only                        ; 395                      ;
;     -- Combinational with a register        ; 665                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 1494                     ;
;     -- 3 input functions                    ; 114                      ;
;     -- <=2 input functions                  ; 71                       ;
;     -- Register only                        ; 395                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 1618                     ;
;     -- arithmetic mode                      ; 61                       ;
;                                             ;                          ;
; Total registers*                            ; 1,060 / 34,593 ( 3 % )   ;
;     -- Dedicated logic registers            ; 1,060 / 33,216 ( 3 % )   ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 152 / 2,076 ( 7 % )      ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 16 / 475 ( 3 % )         ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )           ;
;                                             ;                          ;
; Global signals                              ; 1                        ;
; M4Ks                                        ; 4 / 105 ( 4 % )          ;
; Total block memory bits                     ; 16,384 / 483,840 ( 3 % ) ;
; Total block memory implementation bits      ; 18,432 / 483,840 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 1 / 16 ( 6 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%             ;
; Peak interconnect usage (total/H/V)         ; 25% / 25% / 24%          ;
; Maximum fan-out                             ; 2113                     ;
; Highest non-global fan-out                  ; 1004                     ;
; Total fan-out                               ; 9259                     ;
; Average fan-out                             ; 3.08                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2074 / 33216 ( 6 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1014                 ; 0                              ;
;     -- Register only                        ; 395                  ; 0                              ;
;     -- Combinational with a register        ; 665                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1494                 ; 0                              ;
;     -- 3 input functions                    ; 114                  ; 0                              ;
;     -- <=2 input functions                  ; 71                   ; 0                              ;
;     -- Register only                        ; 395                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1618                 ; 0                              ;
;     -- arithmetic mode                      ; 61                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1060                 ; 0                              ;
;     -- Dedicated logic registers            ; 1060 / 33216 ( 3 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 152 / 2076 ( 7 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 16                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 16384                ; 0                              ;
; Total RAM block bits                        ; 18432                ; 0                              ;
; M4K                                         ; 4 / 105 ( 3 % )      ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 1 / 20 ( 5 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 9992                 ; 0                              ;
;     -- Registered Connections               ; 2283                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 4                    ; 0                              ;
;     -- Output Ports                         ; 4                    ; 0                              ;
;     -- Bidir Ports                          ; 8                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; InstrALU   ; N26   ; 5        ; 65           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clock      ; G26   ; 5        ; 65           ; 27           ; 1           ; 1004                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clock48MHz ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset      ; N25   ; 5        ; 65           ; 19           ; 0           ; 114                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                          ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LCD_E  ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                  ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------+---------------------+
; DATA[0] ; J1    ; 2        ; 0            ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Display:lcd|LCD_RW_INT (inverted) ; -                   ;
; DATA[1] ; J2    ; 2        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Display:lcd|LCD_RW_INT (inverted) ; -                   ;
; DATA[2] ; H1    ; 2        ; 0            ; 27           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Display:lcd|LCD_RW_INT (inverted) ; -                   ;
; DATA[3] ; H2    ; 2        ; 0            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Display:lcd|LCD_RW_INT (inverted) ; -                   ;
; DATA[4] ; J4    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Display:lcd|LCD_RW_INT (inverted) ; -                   ;
; DATA[5] ; J3    ; 2        ; 0            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Display:lcd|LCD_RW_INT (inverted) ; -                   ;
; DATA[6] ; H4    ; 2        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Display:lcd|LCD_RW_INT (inverted) ; -                   ;
; DATA[7] ; H3    ; 2        ; 0            ; 28           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Display:lcd|LCD_RW_INT (inverted) ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 64 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 15 / 59 ( 25 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; DATA[2]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; DATA[3]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; DATA[7]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; DATA[6]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; DATA[0]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; DATA[1]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; DATA[5]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; DATA[4]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_E                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clock48MHz                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; InstrALU                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                       ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
; |Exp03                                    ; 2074 (0)    ; 1060 (0)                  ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 16   ; 0            ; 1014 (0)     ; 395 (0)           ; 665 (0)          ; |Exp03                                                                    ;              ;
;    |Execute:EXE|                          ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 0 (0)            ; |Exp03|Execute:EXE                                                        ;              ;
;    |Idecode:IDEC|                         ; 1833 (1833) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 841 (841)    ; 395 (395)         ; 597 (597)        ; |Exp03|Idecode:IDEC                                                       ;              ;
;    |Ifetch:IFT|                           ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |Exp03|Ifetch:IFT                                                         ;              ;
;       |altsyncram:data_memory|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Exp03|Ifetch:IFT|altsyncram:data_memory                                  ;              ;
;          |altsyncram_tin3:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Exp03|Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated   ;              ;
;    |LCD_Display:lcd|                      ; 149 (149)   ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)      ; 0 (0)             ; 60 (60)          ; |Exp03|LCD_Display:lcd                                                    ;              ;
;    |control:CTR|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |Exp03|control:CTR                                                        ;              ;
;    |dmemory:DMEM|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Exp03|dmemory:DMEM                                                       ;              ;
;       |altsyncram:data_memory|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Exp03|dmemory:DMEM|altsyncram:data_memory                                ;              ;
;          |altsyncram_gmp3:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Exp03|dmemory:DMEM|altsyncram:data_memory|altsyncram_gmp3:auto_generated ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; DATA[0]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DATA[1]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DATA[2]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DATA[3]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DATA[4]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DATA[5]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DATA[6]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DATA[7]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_RS     ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_E      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW     ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_ON     ; Output   ; --            ; --            ; --                    ; --  ;
; InstrALU   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clock48MHz ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clock      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                        ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; DATA[0]                                                                                 ;                   ;         ;
; DATA[1]                                                                                 ;                   ;         ;
; DATA[2]                                                                                 ;                   ;         ;
; DATA[3]                                                                                 ;                   ;         ;
; DATA[4]                                                                                 ;                   ;         ;
; DATA[5]                                                                                 ;                   ;         ;
; DATA[6]                                                                                 ;                   ;         ;
; DATA[7]                                                                                 ;                   ;         ;
; InstrALU                                                                                ;                   ;         ;
; clock48MHz                                                                              ;                   ;         ;
; reset                                                                                   ;                   ;         ;
; clock                                                                                   ;                   ;         ;
;      - Ifetch:IFT|PC[0]                                                                 ; 1                 ; 0       ;
;      - Ifetch:IFT|PC[1]                                                                 ; 1                 ; 0       ;
;      - Ifetch:IFT|PC[2]                                                                 ; 1                 ; 0       ;
;      - Ifetch:IFT|PC[3]                                                                 ; 1                 ; 0       ;
;      - Ifetch:IFT|PC[4]                                                                 ; 1                 ; 0       ;
;      - Ifetch:IFT|PC[5]                                                                 ; 1                 ; 0       ;
;      - Ifetch:IFT|PC[6]                                                                 ; 1                 ; 0       ;
;      - Ifetch:IFT|PC[7]                                                                 ; 1                 ; 0       ;
;      - Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|ram_block1a0    ; 1                 ; 0       ;
;      - Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|ram_block1a1    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][0]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][1]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][2]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][3]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][4]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][5]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][7]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][8]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][10]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][11]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][12]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][13]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][17]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][18]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][19]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][20]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][21]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][22]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][23]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][24]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][25]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][26]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][27]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][28]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][29]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][30]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[31][31]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][0]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][1]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][2]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][3]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][5]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][7]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][8]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][10]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][11]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][12]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][13]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][14]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][15]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][16]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][17]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][19]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][21]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][23]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][24]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][27]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][28]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][29]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][30]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[30][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][0]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][1]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][2]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][3]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][5]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][7]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][8]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][10]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][11]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][12]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][13]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][21]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][23]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][24]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][27]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][29]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][30]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[29][31]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][0]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][1]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][2]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][3]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][5]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][7]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][8]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][9]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][10]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][11]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][12]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][13]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][21]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][23]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][24]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][27]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][29]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[28][31]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][0]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][1]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][2]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][3]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][4]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][5]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][6]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][7]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][8]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][9]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][10]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][11]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][12]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][13]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][16]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][17]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][19]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][21]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][23]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][24]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][25]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][26]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][27]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][28]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][29]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][30]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[27][31]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][0]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][1]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][2]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][3]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][5]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][7]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][8]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][10]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][11]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][12]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][13]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][17]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][19]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][21]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][23]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][24]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][25]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][26]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][27]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][29]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[26][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][0]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][1]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][2]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][3]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][5]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][7]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][8]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][10]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][11]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][12]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][13]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][21]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][23]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][24]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][27]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][29]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[25][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][0]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][1]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][2]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][3]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][5]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][7]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][8]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][10]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][11]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][12]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][13]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][21]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][23]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][24]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][27]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][29]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[24][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][0]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][1]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][2]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][3]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][4]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][5]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][6]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][7]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][8]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][10]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][11]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][12]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][13]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][19]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][20]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][21]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][22]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][23]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][24]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][25]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][27]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][29]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[23][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][0]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][1]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][2]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][3]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][5]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][7]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][8]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][10]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][11]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][12]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][13]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][17]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][19]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][21]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][23]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][24]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][27]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][29]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[22][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][0]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][1]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][2]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][3]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][4]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][5]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][7]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][8]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][10]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][11]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][12]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][13]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][21]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][23]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][24]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][27]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][29]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[21][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][0]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][1]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][2]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][3]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][5]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][7]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][8]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][10]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][11]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][12]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][13]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][21]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][23]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][24]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][27]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][29]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[20][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][0]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][1]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][2]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][3]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][4]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][5]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][6]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][7]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][8]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][9]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][10]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][11]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][12]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][13]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][16]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][19]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][21]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][23]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][24]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][25]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][27]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][29]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][30]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[19][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][0]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][1]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][2]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][3]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][5]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][7]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][8]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][9]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][10]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][11]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][12]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][13]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][14]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][15]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][16]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][18]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][20]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][21]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][22]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][23]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][24]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][27]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][28]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][29]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[18][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][0]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][1]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][2]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][3]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][5]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][7]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][8]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][10]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][11]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][12]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][13]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][21]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][23]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][24]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][25]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][27]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][28]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][29]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][30]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[17][31]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][0]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][1]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][2]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][3]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][5]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][7]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][8]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][10]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][11]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][12]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][13]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][21]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][22]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][23]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][24]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][27]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][29]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[16][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][0]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][1]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][2]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][3]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][5]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][7]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][8]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][10]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][11]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][12]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][13]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][14]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][21]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][23]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][24]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][27]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][29]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[15][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][0]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][1]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][2]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][3]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][5]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][7]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][8]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][9]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][10]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][11]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][12]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][13]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][14]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][15]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][16]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][21]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][22]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][23]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][24]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][27]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][29]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[14][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][0]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][1]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][2]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][3]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][4]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][5]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][6]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][7]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][8]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][9]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][10]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][11]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][12]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][13]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][14]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][15]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][16]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][20]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][21]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][22]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][23]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][24]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][27]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][29]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[13][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][0]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][1]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][2]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][3]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][4]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][5]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][6]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][7]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][8]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][9]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][10]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][11]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][12]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][13]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][14]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][15]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][16]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][21]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][23]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][24]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][27]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][28]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][29]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[12][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][0]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][1]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][2]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][3]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][5]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][6]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][7]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][8]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][10]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][11]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][12]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][13]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][14]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][21]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][22]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][23]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][24]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][25]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][27]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][28]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][29]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[11][31]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][0]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][1]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][2]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][3]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][4]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][5]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][6]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][7]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][8]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][9]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][10]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][11]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][12]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][13]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][14]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][15]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][16]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][17]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][18]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][19]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][20]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][21]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][22]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][23]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][24]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][25]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][26]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][27]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][28]                                                    ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][29]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][30]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[10][31]                                                    ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][0]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][1]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][2]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][3]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][4]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][5]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][6]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][7]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][8]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][9]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][10]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][11]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][12]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][13]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][14]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][15]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][16]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][17]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][18]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][19]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][20]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][21]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][22]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][23]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][24]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][25]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][26]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][27]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][28]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][29]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][30]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[9][31]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][0]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][1]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][2]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][3]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][4]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][5]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][6]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][7]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][8]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][9]                                                      ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][10]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][11]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][12]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][13]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][14]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][15]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][16]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][17]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][18]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][19]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][20]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][21]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][22]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][23]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][24]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][25]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][26]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][27]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][28]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][29]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][30]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[8][31]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][0]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][1]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][2]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][3]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][4]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][5]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][6]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][7]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][8]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][9]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][10]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][11]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][12]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][13]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][14]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][15]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][16]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][17]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][18]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][19]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][20]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][21]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][22]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][23]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][24]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][25]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][26]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][27]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][28]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][29]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][30]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[7][31]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][0]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][1]                                                      ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][2]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][3]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][4]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][5]                                                      ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][6]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][7]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][8]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][9]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][10]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][11]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][12]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][13]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][14]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][15]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][16]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][17]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][18]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][19]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][20]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][21]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][22]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][23]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][24]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][25]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][26]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][27]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][28]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][29]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][30]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[6][31]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][0]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][1]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][2]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][3]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][4]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][5]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][6]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][7]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][8]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][9]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][10]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][11]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][12]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][13]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][14]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][15]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][16]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][17]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][18]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][19]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][20]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][21]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][22]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][23]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][24]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][25]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][26]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][27]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][28]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][29]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][30]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[5][31]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][0]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][1]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][2]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][3]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][4]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][5]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][6]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][7]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][8]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][9]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][10]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][11]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][12]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][13]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][14]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][15]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][16]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][17]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][18]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][19]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][20]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][21]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][22]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][23]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][24]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][25]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][26]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][27]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][28]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][29]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][30]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[4][31]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][0]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][1]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][2]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][3]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][4]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][5]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][6]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][7]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][8]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][9]                                                      ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][10]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][11]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][12]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][13]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][14]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][15]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][16]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][17]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][18]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][19]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][20]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][21]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][22]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][23]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][24]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][25]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][26]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][27]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][28]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][29]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][30]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[3][31]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][0]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][1]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][2]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][3]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][4]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][5]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][6]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][7]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][8]                                                      ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][9]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][10]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][11]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][12]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][13]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][14]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][15]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][16]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][17]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][18]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][19]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][20]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][21]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][22]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][23]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][24]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][25]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][26]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][27]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][28]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][29]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][30]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[2][31]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][0]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][1]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][2]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][3]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][4]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][5]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][6]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][7]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][8]                                                      ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][9]                                                      ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][10]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][11]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][12]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][13]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][14]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][15]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][16]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][17]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][18]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][19]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][20]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][21]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][22]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][23]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][24]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][25]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][26]                                                     ; 0                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][27]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][28]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][29]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][30]                                                     ; 1                 ; 0       ;
;      - Idecode:IDEC|reg_bank[1][31]                                                     ; 1                 ; 0       ;
;      - dmemory:DMEM|altsyncram:data_memory|altsyncram_gmp3:auto_generated|ram_block1a0  ; 1                 ; 0       ;
;      - dmemory:DMEM|altsyncram:data_memory|altsyncram_gmp3:auto_generated|ram_block1a17 ; 0                 ; 0       ;
+-----------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                    ;
+--------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                       ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Idecode:IDEC|reg_bank[10][3]~23            ; LCCOMB_X53_Y23_N14 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[11][23]~25           ; LCCOMB_X59_Y23_N10 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[12][17]~31           ; LCCOMB_X61_Y23_N22 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[13][18]~30           ; LCCOMB_X59_Y26_N30 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[14][3]~29            ; LCCOMB_X50_Y24_N22 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[15][5]~32            ; LCCOMB_X51_Y22_N14 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[16][7]~12            ; LCCOMB_X61_Y23_N10 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[17][17]~3            ; LCCOMB_X51_Y22_N8  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[18][24]~8            ; LCCOMB_X53_Y23_N12 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[19][4]~16            ; LCCOMB_X61_Y23_N0  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[1][24]~27            ; LCCOMB_X51_Y22_N20 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[20][29]~11           ; LCCOMB_X53_Y23_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[21][10]~1            ; LCCOMB_X61_Y23_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[22][5]~7             ; LCCOMB_X50_Y24_N8  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[23][6]~14            ; LCCOMB_X53_Y23_N4  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[24][31]~10           ; LCCOMB_X61_Y23_N28 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[25][29]~2            ; LCCOMB_X61_Y22_N8  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[26][25]~6            ; LCCOMB_X53_Y23_N10 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[27][23]~15           ; LCCOMB_X53_Y23_N30 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[28][7]~13            ; LCCOMB_X61_Y23_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[29][22]~4            ; LCCOMB_X59_Y26_N4  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[2][13]~28            ; LCCOMB_X53_Y23_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[30][12]~9            ; LCCOMB_X50_Y26_N10 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[31][10]~17           ; LCCOMB_X51_Y22_N30 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[3][13]~26            ; LCCOMB_X61_Y22_N12 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[4][23]~20            ; LCCOMB_X53_Y23_N28 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[5][26]~19            ; LCCOMB_X59_Y23_N4  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[6][26]~18            ; LCCOMB_X50_Y24_N14 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[7][7]~21             ; LCCOMB_X50_Y24_N4  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[8][10]~24            ; LCCOMB_X53_Y23_N20 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Idecode:IDEC|reg_bank[9][27]~22            ; LCCOMB_X61_Y22_N10 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; LCD_Display:lcd|CLK_COUNT_400HZ[13]~56     ; LCCOMB_X42_Y22_N30 ; 20      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; LCD_Display:lcd|DATA_BUS_VALUE~12          ; LCCOMB_X43_Y24_N30 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; LCD_Display:lcd|LCD_RW_INT                 ; LCFF_X41_Y23_N11   ; 10      ; Output enable           ; no     ; --                   ; --               ; --                        ;
; LCD_Display:lcd|next_command.DISPLAY_OFF~0 ; LCCOMB_X43_Y23_N10 ; 28      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; LCD_Display:lcd|state.Print_String         ; LCFF_X41_Y24_N3    ; 18      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; LCD_Display:lcd|state~29                   ; LCCOMB_X43_Y23_N22 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; clock                                      ; PIN_G26            ; 1004    ; Clock                   ; no     ; --                   ; --               ; --                        ;
; clock48MHz                                 ; PIN_N2             ; 60      ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; control:CTR|Equal2~0                       ; LCCOMB_X53_Y27_N20 ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; reset                                      ; PIN_N25            ; 114     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                           ;
+------------+----------+---------+----------------------+------------------+---------------------------+
; Name       ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+----------+---------+----------------------+------------------+---------------------------+
; clock48MHz ; PIN_N2   ; 60      ; Global Clock         ; GCLK2            ; --                        ;
+------------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                    ;
+--------------------------------------------------------------------------+---------+
; Name                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------+---------+
; clock                                                                    ; 1004    ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[16] ; 257     ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[17] ; 257     ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[22] ; 256     ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[21] ; 256     ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[18] ; 241     ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[19] ; 241     ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[23] ; 240     ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[24] ; 240     ;
; reset                                                                    ; 114     ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[20] ; 41      ;
; control:CTR|Equal1~1                                                     ; 38      ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[31] ; 37      ;
; control:CTR|Equal1~0                                                     ; 35      ;
; Idecode:IDEC|reg_bank[15][5]~32                                          ; 32      ;
; Idecode:IDEC|reg_bank[12][17]~31                                         ; 32      ;
; Idecode:IDEC|reg_bank[13][18]~30                                         ; 32      ;
; Idecode:IDEC|reg_bank[14][3]~29                                          ; 32      ;
; Idecode:IDEC|reg_bank[2][13]~28                                          ; 32      ;
; Idecode:IDEC|reg_bank[1][24]~27                                          ; 32      ;
; Idecode:IDEC|reg_bank[3][13]~26                                          ; 32      ;
; Idecode:IDEC|reg_bank[11][23]~25                                         ; 32      ;
; Idecode:IDEC|reg_bank[8][10]~24                                          ; 32      ;
; Idecode:IDEC|reg_bank[10][3]~23                                          ; 32      ;
; Idecode:IDEC|reg_bank[9][27]~22                                          ; 32      ;
; Idecode:IDEC|reg_bank[7][7]~21                                           ; 32      ;
; Idecode:IDEC|reg_bank[4][23]~20                                          ; 32      ;
; Idecode:IDEC|reg_bank[5][26]~19                                          ; 32      ;
; Idecode:IDEC|reg_bank[6][26]~18                                          ; 32      ;
; Idecode:IDEC|reg_bank[31][10]~17                                         ; 32      ;
; Idecode:IDEC|reg_bank[19][4]~16                                          ; 32      ;
; Idecode:IDEC|reg_bank[27][23]~15                                         ; 32      ;
; Idecode:IDEC|reg_bank[23][6]~14                                          ; 32      ;
; Idecode:IDEC|reg_bank[28][7]~13                                          ; 32      ;
; Idecode:IDEC|reg_bank[16][7]~12                                          ; 32      ;
; Idecode:IDEC|reg_bank[20][29]~11                                         ; 32      ;
; Idecode:IDEC|reg_bank[24][31]~10                                         ; 32      ;
; Idecode:IDEC|reg_bank[30][12]~9                                          ; 32      ;
; Idecode:IDEC|reg_bank[18][24]~8                                          ; 32      ;
; Idecode:IDEC|reg_bank[22][5]~7                                           ; 32      ;
; Idecode:IDEC|reg_bank[26][25]~6                                          ; 32      ;
; Idecode:IDEC|reg_bank[29][22]~4                                          ; 32      ;
; Idecode:IDEC|reg_bank[17][17]~3                                          ; 32      ;
; Idecode:IDEC|reg_bank[25][29]~2                                          ; 32      ;
; Idecode:IDEC|reg_bank[21][10]~1                                          ; 32      ;
; Idecode:IDEC|write_reg_ID[4]~4                                           ; 32      ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[25] ; 32      ;
; Idecode:IDEC|reg_bank~67                                                 ; 31      ;
; Idecode:IDEC|reg_bank~66                                                 ; 31      ;
; Idecode:IDEC|reg_bank~65                                                 ; 31      ;
; Idecode:IDEC|reg_bank~64                                                 ; 31      ;
; Idecode:IDEC|reg_bank~63                                                 ; 31      ;
; Idecode:IDEC|reg_bank~62                                                 ; 31      ;
; Idecode:IDEC|reg_bank~61                                                 ; 31      ;
; Idecode:IDEC|reg_bank~60                                                 ; 31      ;
; Idecode:IDEC|reg_bank~59                                                 ; 31      ;
; Idecode:IDEC|reg_bank~58                                                 ; 31      ;
; Idecode:IDEC|reg_bank~57                                                 ; 31      ;
; Idecode:IDEC|reg_bank~56                                                 ; 31      ;
; Idecode:IDEC|reg_bank~55                                                 ; 31      ;
; Idecode:IDEC|reg_bank~54                                                 ; 31      ;
; Idecode:IDEC|reg_bank~53                                                 ; 31      ;
; Idecode:IDEC|reg_bank~52                                                 ; 31      ;
; Idecode:IDEC|reg_bank~51                                                 ; 31      ;
; Idecode:IDEC|reg_bank~50                                                 ; 31      ;
; Idecode:IDEC|reg_bank~49                                                 ; 31      ;
; Idecode:IDEC|reg_bank~48                                                 ; 31      ;
; Idecode:IDEC|reg_bank~47                                                 ; 31      ;
; Idecode:IDEC|reg_bank~46                                                 ; 31      ;
; Idecode:IDEC|reg_bank~45                                                 ; 31      ;
; Idecode:IDEC|reg_bank~36                                                 ; 31      ;
; Idecode:IDEC|reg_bank~35                                                 ; 31      ;
; Idecode:IDEC|reg_bank~34                                                 ; 31      ;
; Idecode:IDEC|reg_bank~33                                                 ; 31      ;
; Idecode:IDEC|process_0~0                                                 ; 31      ;
; LCD_Display:lcd|next_command.DISPLAY_OFF~0                               ; 28      ;
; LCD_Display:lcd|state.HOLD                                               ; 28      ;
; LCD_Display:lcd|CHAR_COUNT[1]                                            ; 24      ;
; LCD_Display:lcd|CHAR_COUNT[4]                                            ; 21      ;
; LCD_Display:lcd|CHAR_COUNT[0]                                            ; 21      ;
; LCD_Display:lcd|CLK_COUNT_400HZ[13]~56                                   ; 20      ;
; LCD_Display:lcd|state.DROP_LCD_E                                         ; 19      ;
; LCD_Display:lcd|CHAR_COUNT[2]                                            ; 19      ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[15] ; 18      ;
; LCD_Display:lcd|state.Print_String                                       ; 18      ;
; Idecode:IDEC|write_reg_ID[3]~3                                           ; 17      ;
; Idecode:IDEC|write_reg_ID[2]~2                                           ; 17      ;
; Idecode:IDEC|write_reg_ID[1]~1                                           ; 17      ;
; Idecode:IDEC|write_reg_ID[0]~0                                           ; 17      ;
; Idecode:IDEC|reg_bank~44                                                 ; 16      ;
; Idecode:IDEC|reg_bank~41                                                 ; 16      ;
; Idecode:IDEC|reg_bank~39                                                 ; 16      ;
; Idecode:IDEC|reg_bank~37                                                 ; 16      ;
; Idecode:IDEC|reg_bank~0                                                  ; 16      ;
; Idecode:IDEC|reg_bank~43                                                 ; 15      ;
; Idecode:IDEC|reg_bank~42                                                 ; 15      ;
; Idecode:IDEC|reg_bank~40                                                 ; 15      ;
; Idecode:IDEC|reg_bank~38                                                 ; 15      ;
; Idecode:IDEC|reg_bank~5                                                  ; 15      ;
; LCD_Display:lcd|CHAR_COUNT[3]                                            ; 11      ;
; LCD_Display:lcd|LCD_RW_INT                                               ; 10      ;
; LCD_Display:lcd|Mux2~0                                                   ; 9       ;
; LCD_Display:lcd|Mux5~14                                                  ; 8       ;
; control:CTR|AluSrc~0                                                     ; 8       ;
; LCD_Display:lcd|CLK_400HZ_Enable                                         ; 8       ;
; LCD_Display:lcd|state.RESET1                                             ; 7       ;
; LCD_Display:lcd|Mux5~25                                                  ; 6       ;
; control:CTR|Equal0~2                                                     ; 6       ;
; control:CTR|Equal0~3                                                     ; 5       ;
; LCD_Display:lcd|state~29                                                 ; 5       ;
; LCD_Display:lcd|Mux4~9                                                   ; 5       ;
; LCD_Display:lcd|Mux6~9                                                   ; 5       ;
; LCD_Display:lcd|Mux3~8                                                   ; 4       ;
; LCD_Display:lcd|DATA_BUS_VALUE~2                                         ; 4       ;
; LCD_Display:lcd|Mux5~15                                                  ; 4       ;
; LCD_Display:lcd|Mux5~13                                                  ; 4       ;
; LCD_Display:lcd|Mux5~12                                                  ; 4       ;
; LCD_Display:lcd|LCD_RS~0                                                 ; 4       ;
; LCD_Display:lcd|state.DISPLAY_ON                                         ; 4       ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[29] ; 4       ;
; LCD_Display:lcd|Mux1~1                                                   ; 3       ;
; Ifetch:IFT|Add0~7                                                        ; 3       ;
; Ifetch:IFT|Add0~6                                                        ; 3       ;
; Ifetch:IFT|Add0~5                                                        ; 3       ;
; Ifetch:IFT|Add0~4                                                        ; 3       ;
; Ifetch:IFT|Add0~3                                                        ; 3       ;
; Ifetch:IFT|Add0~2                                                        ; 3       ;
; Ifetch:IFT|Add0~1                                                        ; 3       ;
; Ifetch:IFT|Add0~0                                                        ; 3       ;
; LCD_Display:lcd|Mux2~3                                                   ; 3       ;
; LCD_Display:lcd|Mux0~0                                                   ; 3       ;
; LCD_Display:lcd|Equal2~0                                                 ; 3       ;
; LCD_Display:lcd|state.DISPLAY_OFF                                        ; 3       ;
; Execute:EXE|ALU_Result[4]~8                                              ; 3       ;
; Execute:EXE|ALU_Result[3]~6                                              ; 3       ;
; Execute:EXE|ALU_Result[2]~4                                              ; 3       ;
; Execute:EXE|ALU_Result[1]~2                                              ; 3       ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[2]  ; 3       ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[3]  ; 3       ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[4]  ; 3       ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[5]  ; 3       ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[6]  ; 3       ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[1]  ; 3       ;
; Execute:EXE|ALU_Result[0]~0                                              ; 3       ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[7]  ; 3       ;
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|q_a[0]  ; 3       ;
; LCD_Display:lcd|state.DISPLAY_CLEAR                                      ; 3       ;
; LCD_Display:lcd|state.LINE2                                              ; 3       ;
; LCD_Display:lcd|state.MODE_SET                                           ; 3       ;
; control:CTR|Equal2~0                                                     ; 2       ;
; LCD_Display:lcd|next_command.RESET2                                      ; 2       ;
; Idecode:IDEC|Decoder0~15                                                 ; 2       ;
; Idecode:IDEC|Decoder0~14                                                 ; 2       ;
; Idecode:IDEC|Decoder0~13                                                 ; 2       ;
; Idecode:IDEC|Decoder0~12                                                 ; 2       ;
; Idecode:IDEC|Decoder0~11                                                 ; 2       ;
; Idecode:IDEC|Decoder0~9                                                  ; 2       ;
; Idecode:IDEC|Decoder0~8                                                  ; 2       ;
; Idecode:IDEC|Decoder0~7                                                  ; 2       ;
; Idecode:IDEC|Decoder0~6                                                  ; 2       ;
; Idecode:IDEC|Decoder0~5                                                  ; 2       ;
; Idecode:IDEC|Decoder0~4                                                  ; 2       ;
; Idecode:IDEC|Decoder0~3                                                  ; 2       ;
; Idecode:IDEC|Decoder0~2                                                  ; 2       ;
; Idecode:IDEC|Decoder0~1                                                  ; 2       ;
; Idecode:IDEC|Decoder0~0                                                  ; 2       ;
; LCD_Display:lcd|DATA_BUS_VALUE~12                                        ; 2       ;
; LCD_Display:lcd|DATA_BUS_VALUE~10                                        ; 2       ;
; LCD_Display:lcd|DATA_BUS_VALUE~8                                         ; 2       ;
; LCD_Display:lcd|Selector9~2                                              ; 2       ;
; LCD_Display:lcd|Mux3~6                                                   ; 2       ;
; Idecode:IDEC|Mux32~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][31]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][31]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][31]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][31]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][31]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][31]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][31]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][31]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][31]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][31]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][31]                                            ; 2       ;
; Ifetch:IFT|PC[7]                                                         ; 2       ;
; Ifetch:IFT|PC[3]                                                         ; 2       ;
; Idecode:IDEC|Mux33~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][30]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][30]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][30]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][30]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][30]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][30]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][30]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][30]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][30]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][30]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][30]                                            ; 2       ;
; Ifetch:IFT|PC[6]                                                         ; 2       ;
; Ifetch:IFT|PC[2]                                                         ; 2       ;
; Ifetch:IFT|PC[5]                                                         ; 2       ;
; Ifetch:IFT|PC[1]                                                         ; 2       ;
; Idecode:IDEC|Mux34~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][29]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][29]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][29]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][29]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][29]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][29]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][29]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][29]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][29]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][29]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][29]                                            ; 2       ;
; LCD_Display:lcd|Equal0~0                                                 ; 2       ;
; Idecode:IDEC|Mux38~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][25]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][25]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][25]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][25]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][25]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][25]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][25]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][25]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][25]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][25]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][25]                                            ; 2       ;
; Idecode:IDEC|Mux37~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][26]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][26]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][26]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][26]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][26]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][26]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][26]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][26]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][26]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][26]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][26]                                            ; 2       ;
; Idecode:IDEC|Mux36~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][27]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][27]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][27]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][27]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][27]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][27]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][27]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][27]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][27]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][27]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][27]                                            ; 2       ;
; Idecode:IDEC|Mux35~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][28]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][28]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][28]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][28]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][28]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][28]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][28]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][28]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][28]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][28]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][28]                                            ; 2       ;
; Idecode:IDEC|Mux46~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][17]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][17]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][17]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][17]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][17]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][17]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][17]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][17]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][17]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][17]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][17]                                            ; 2       ;
; Idecode:IDEC|Mux45~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][18]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][18]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][18]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][18]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][18]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][18]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][18]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][18]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][18]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][18]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][18]                                            ; 2       ;
; Idecode:IDEC|Mux44~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][19]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][19]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][19]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][19]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][19]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][19]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][19]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][19]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][19]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][19]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][19]                                            ; 2       ;
; Idecode:IDEC|Mux43~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][20]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][20]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][20]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][20]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][20]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][20]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][20]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][20]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][20]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][20]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][20]                                            ; 2       ;
; Idecode:IDEC|Mux42~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][21]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][21]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][21]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][21]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][21]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][21]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][21]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][21]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][21]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][21]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][21]                                            ; 2       ;
; Idecode:IDEC|Mux41~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][22]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][22]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][22]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][22]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][22]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][22]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][22]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][22]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][22]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][22]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][22]                                            ; 2       ;
; Idecode:IDEC|Mux40~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][23]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][23]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][23]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][23]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][23]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][23]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][23]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][23]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][23]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][23]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][23]                                            ; 2       ;
; Idecode:IDEC|Mux39~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][24]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][24]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][24]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][24]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][24]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][24]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][24]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][24]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][24]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][24]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][24]                                            ; 2       ;
; Idecode:IDEC|Mux50~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][13]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][13]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][13]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][13]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][13]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][13]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][13]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][13]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][13]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][13]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][13]                                            ; 2       ;
; Idecode:IDEC|Mux49~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][14]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][14]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][14]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][14]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][14]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][14]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][14]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][14]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][14]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][14]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][14]                                            ; 2       ;
; Idecode:IDEC|Mux48~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][15]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][15]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][15]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][15]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][15]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][15]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][15]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][15]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][15]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][15]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][15]                                            ; 2       ;
; Idecode:IDEC|Mux47~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][16]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][16]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][16]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][16]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][16]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][16]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][16]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][16]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][16]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][16]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][16]                                            ; 2       ;
; Idecode:IDEC|Mux54~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[12][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[13][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[14][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[2][9]                                              ; 2       ;
; Idecode:IDEC|reg_bank[1][9]                                              ; 2       ;
; Idecode:IDEC|reg_bank[3][9]                                              ; 2       ;
; Idecode:IDEC|reg_bank[7][9]                                              ; 2       ;
; Idecode:IDEC|reg_bank[4][9]                                              ; 2       ;
; Idecode:IDEC|reg_bank[5][9]                                              ; 2       ;
; Idecode:IDEC|reg_bank[6][9]                                              ; 2       ;
; Idecode:IDEC|reg_bank[11][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[8][9]                                              ; 2       ;
; Idecode:IDEC|reg_bank[10][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[9][9]                                              ; 2       ;
; Idecode:IDEC|reg_bank[31][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[19][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[23][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[27][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[28][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[16][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[24][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[20][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[30][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[18][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[26][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[22][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[29][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[17][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[21][9]                                             ; 2       ;
; Idecode:IDEC|reg_bank[25][9]                                             ; 2       ;
; Idecode:IDEC|Mux53~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][10]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][10]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][10]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][10]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][10]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][10]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][10]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][10]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][10]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][10]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][10]                                            ; 2       ;
; Idecode:IDEC|Mux52~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][11]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][11]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][11]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][11]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][11]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][11]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][11]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][11]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][11]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][11]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][11]                                            ; 2       ;
; Idecode:IDEC|Mux51~20                                                    ; 2       ;
; Idecode:IDEC|reg_bank[15][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[12][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[13][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[14][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[2][12]                                             ; 2       ;
; Idecode:IDEC|reg_bank[1][12]                                             ; 2       ;
; Idecode:IDEC|reg_bank[3][12]                                             ; 2       ;
; Idecode:IDEC|reg_bank[11][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[8][12]                                             ; 2       ;
; Idecode:IDEC|reg_bank[10][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[9][12]                                             ; 2       ;
; Idecode:IDEC|reg_bank[7][12]                                             ; 2       ;
; Idecode:IDEC|reg_bank[4][12]                                             ; 2       ;
; Idecode:IDEC|reg_bank[5][12]                                             ; 2       ;
; Idecode:IDEC|reg_bank[6][12]                                             ; 2       ;
; Idecode:IDEC|reg_bank[31][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[19][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[27][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[23][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[28][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[16][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[20][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[24][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[30][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[18][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[22][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[26][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[29][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[17][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[25][12]                                            ; 2       ;
; Idecode:IDEC|reg_bank[21][12]                                            ; 2       ;
; Idecode:IDEC|Mux62~19                                                    ; 2       ;
; Idecode:IDEC|Mux62~9                                                     ; 2       ;
; Idecode:IDEC|reg_bank[15][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[12][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[13][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[14][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[2][1]                                              ; 2       ;
; Idecode:IDEC|reg_bank[1][1]                                              ; 2       ;
; Idecode:IDEC|reg_bank[3][1]                                              ; 2       ;
; Idecode:IDEC|reg_bank[7][1]                                              ; 2       ;
; Idecode:IDEC|reg_bank[4][1]                                              ; 2       ;
; Idecode:IDEC|reg_bank[5][1]                                              ; 2       ;
; Idecode:IDEC|reg_bank[6][1]                                              ; 2       ;
; Idecode:IDEC|reg_bank[11][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[8][1]                                              ; 2       ;
; Idecode:IDEC|reg_bank[10][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[9][1]                                              ; 2       ;
; Idecode:IDEC|reg_bank[31][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[19][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[23][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[27][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[28][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[16][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[24][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[20][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[30][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[18][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[26][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[22][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[29][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[17][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[21][1]                                             ; 2       ;
; Idecode:IDEC|reg_bank[25][1]                                             ; 2       ;
; Idecode:IDEC|Mux61~19                                                    ; 2       ;
; Idecode:IDEC|Mux61~9                                                     ; 2       ;
; Idecode:IDEC|reg_bank[15][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[12][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[13][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[14][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[2][2]                                              ; 2       ;
; Idecode:IDEC|reg_bank[1][2]                                              ; 2       ;
; Idecode:IDEC|reg_bank[3][2]                                              ; 2       ;
; Idecode:IDEC|reg_bank[11][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[8][2]                                              ; 2       ;
; Idecode:IDEC|reg_bank[10][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[9][2]                                              ; 2       ;
; Idecode:IDEC|reg_bank[7][2]                                              ; 2       ;
; Idecode:IDEC|reg_bank[4][2]                                              ; 2       ;
; Idecode:IDEC|reg_bank[5][2]                                              ; 2       ;
; Idecode:IDEC|reg_bank[6][2]                                              ; 2       ;
; Idecode:IDEC|reg_bank[31][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[19][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[27][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[23][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[28][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[16][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[20][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[24][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[30][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[18][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[22][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[26][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[29][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[17][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[25][2]                                             ; 2       ;
; Idecode:IDEC|reg_bank[21][2]                                             ; 2       ;
; Idecode:IDEC|Mux60~19                                                    ; 2       ;
; Idecode:IDEC|Mux60~9                                                     ; 2       ;
; Idecode:IDEC|reg_bank[15][3]                                             ; 2       ;
; Idecode:IDEC|reg_bank[12][3]                                             ; 2       ;
; Idecode:IDEC|reg_bank[13][3]                                             ; 2       ;
; Idecode:IDEC|reg_bank[14][3]                                             ; 2       ;
; Idecode:IDEC|reg_bank[2][3]                                              ; 2       ;
; Idecode:IDEC|reg_bank[1][3]                                              ; 2       ;
; Idecode:IDEC|reg_bank[3][3]                                              ; 2       ;
; Idecode:IDEC|reg_bank[7][3]                                              ; 2       ;
; Idecode:IDEC|reg_bank[4][3]                                              ; 2       ;
; Idecode:IDEC|reg_bank[5][3]                                              ; 2       ;
; Idecode:IDEC|reg_bank[6][3]                                              ; 2       ;
; Idecode:IDEC|reg_bank[11][3]                                             ; 2       ;
; Idecode:IDEC|reg_bank[8][3]                                              ; 2       ;
; Idecode:IDEC|reg_bank[10][3]                                             ; 2       ;
; Idecode:IDEC|reg_bank[9][3]                                              ; 2       ;
; Idecode:IDEC|reg_bank[31][3]                                             ; 2       ;
; Idecode:IDEC|reg_bank[19][3]                                             ; 2       ;
; Idecode:IDEC|reg_bank[23][3]                                             ; 2       ;
+--------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------+
; Name                                                                          ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location                 ;
+-------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------+
; Ifetch:IFT|altsyncram:data_memory|altsyncram_tin3:auto_generated|ALTSYNCRAM   ; AUTO ; ROM         ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; program.mif ; M4K_X52_Y26, M4K_X52_Y24 ;
; dmemory:DMEM|altsyncram:data_memory|altsyncram_gmp3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; dmemory.mif ; M4K_X52_Y25, M4K_X52_Y27 ;
+-------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 3,881 / 94,460 ( 4 % ) ;
; C16 interconnects           ; 24 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 2,272 / 60,840 ( 4 % ) ;
; Direct links                ; 402 / 94,460 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 1,289 / 33,216 ( 4 % ) ;
; R24 interconnects           ; 85 / 3,091 ( 3 % )     ;
; R4 interconnects            ; 3,069 / 81,294 ( 4 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.64) ; Number of LABs  (Total = 152) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 5                             ;
; 3                                           ; 6                             ;
; 4                                           ; 1                             ;
; 5                                           ; 2                             ;
; 6                                           ; 3                             ;
; 7                                           ; 1                             ;
; 8                                           ; 5                             ;
; 9                                           ; 1                             ;
; 10                                          ; 1                             ;
; 11                                          ; 2                             ;
; 12                                          ; 4                             ;
; 13                                          ; 5                             ;
; 14                                          ; 4                             ;
; 15                                          ; 5                             ;
; 16                                          ; 105                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.91) ; Number of LABs  (Total = 152) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 146                           ;
; 1 Clock enable                     ; 11                            ;
; 1 Sync. clear                      ; 3                             ;
; 1 Sync. load                       ; 3                             ;
; 2 Clock enables                    ; 127                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.61) ; Number of LABs  (Total = 152) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 3                             ;
; 4                                            ; 5                             ;
; 5                                            ; 4                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 5                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 3                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 4                             ;
; 15                                           ; 4                             ;
; 16                                           ; 9                             ;
; 17                                           ; 8                             ;
; 18                                           ; 13                            ;
; 19                                           ; 4                             ;
; 20                                           ; 8                             ;
; 21                                           ; 12                            ;
; 22                                           ; 4                             ;
; 23                                           ; 1                             ;
; 24                                           ; 8                             ;
; 25                                           ; 7                             ;
; 26                                           ; 1                             ;
; 27                                           ; 12                            ;
; 28                                           ; 6                             ;
; 29                                           ; 6                             ;
; 30                                           ; 7                             ;
; 31                                           ; 6                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.63) ; Number of LABs  (Total = 152) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 2                             ;
; 2                                                ; 11                            ;
; 3                                                ; 8                             ;
; 4                                                ; 11                            ;
; 5                                                ; 9                             ;
; 6                                                ; 13                            ;
; 7                                                ; 9                             ;
; 8                                                ; 9                             ;
; 9                                                ; 2                             ;
; 10                                               ; 8                             ;
; 11                                               ; 2                             ;
; 12                                               ; 3                             ;
; 13                                               ; 6                             ;
; 14                                               ; 8                             ;
; 15                                               ; 5                             ;
; 16                                               ; 14                            ;
; 17                                               ; 9                             ;
; 18                                               ; 5                             ;
; 19                                               ; 4                             ;
; 20                                               ; 3                             ;
; 21                                               ; 5                             ;
; 22                                               ; 3                             ;
; 23                                               ; 2                             ;
; 24                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.34) ; Number of LABs  (Total = 152) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 5                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 2                             ;
; 13                                           ; 2                             ;
; 14                                           ; 1                             ;
; 15                                           ; 4                             ;
; 16                                           ; 5                             ;
; 17                                           ; 1                             ;
; 18                                           ; 5                             ;
; 19                                           ; 5                             ;
; 20                                           ; 3                             ;
; 21                                           ; 3                             ;
; 22                                           ; 1                             ;
; 23                                           ; 6                             ;
; 24                                           ; 3                             ;
; 25                                           ; 4                             ;
; 26                                           ; 9                             ;
; 27                                           ; 6                             ;
; 28                                           ; 19                            ;
; 29                                           ; 20                            ;
; 30                                           ; 25                            ;
; 31                                           ; 2                             ;
; 32                                           ; 1                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Wed May 03 19:59:05 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Exp02 -c Exp02
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "Exp02"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Exp02.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock48MHz (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "clockPB" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X55_Y24 to location X65_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 12 output pins without output pin load capacitance assignment
    Info (306007): Pin "DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Gabriel/Documents/BCC3/LabArq/Exp03/output_files/Exp02.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 518 megabytes
    Info: Processing ended: Wed May 03 19:59:45 2017
    Info: Elapsed time: 00:00:40
    Info: Total CPU time (on all processors): 00:00:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Gabriel/Documents/BCC3/LabArq/Exp03/output_files/Exp02.fit.smsg.


