<p align="center">
  <a href="https://hcmus.edu.vn//" title="Trường Đại học Khoa Học Tự Nhiên " style="border: none;">
    <img src="https://fetel.hcmus.edu.vn/wp-content/uploads/2022/09/logo-fetel.png" alt="rường Đại học Khoa Học Tự Nhiên | University of Science">
  </a>
</p>

# Lập trình verilog code thiết kế mạch logic khả trình .

## Giới thiệu

* Đây là bài tập được sử dụng làm đồ án cuối kì cho môn Thiết kế logic khả trình.
* Bài tập được xây dựng trên các nguyên lý của các cổng logic , sử dụng verilog code.
* Thực hiện yêu cầu của đề bài :
  - Thiết kế mạch MUX 8-1
  - Thiết kế mạch dịch led sử dụng 10 LED đỏ, và được điều khiển bởi SW0 và KEY0.
  - Thiết kế mạch đồng hồ đếm thời gian gồm phút và giây hiển thị lên HEX3, HEX2, HEX1, HEX0 và được điều khiển bởi các KEY trên board FPGA DE10

### Giảng viên hướng dẫn

* TS. Lê Đức Hùng - Khoa Điện Tử - Viễn Thông , Trường Đại Học Khoa Học Tự Nhiên - ĐHQGHCM

### Sinh viên thực hiện

|**STT**|**MSSV**|  **Họ và tên**  |       **Email**      |
|-------|--------|-----------------|----------------------|
|   1   |21207077|Tran Thien Phuc  |21207077@hcmus.edu.vn |

## Chạy thử project

### Yêu cầu để thực thi project

* Quartus Intel Prime
* Board FPGA Intel DE10-Standard

### Bước 1: Lập trình chức năng của từng module đề bài   

* Thực hiện code của các yêu cầu đề
* Mapping các chân của board với yêu cầu đề trong Chip Planner .

### Bước 2: Thực thi chương trình

* Chạy chương trình trên Quartus , thực thi nhúng code xuống board FPGA
* Mô phỏng waveform nhận xét kết quả đầu ra . 
