Fitter report for tx_reply_wrapper compilation.
Tue Oct 12 15:15:18 2004
Version 3.0 Build 199 06/26/2003 SJ Full Version

Command: quartus_fit --import_settings_files=off --export_settings_files=off tx_reply_wrapper -c tx_reply_wrapper



---------------------
; Table of Contents ;
---------------------
   1. Legal Notice
   2. Flow Summary
   3. Flow Settings
   4. Flow Elapsed Time
   5. Fitter Summary
   6. Fitter Settings
   7. Fitter Device Options
   8. Fitter Equations
   9. Floorplan View
  10. Pin-Out File
  11. Resource Usage Summary
  12. Input Pins
  13. Output Pins
  14. I/O Bank Usage
  15. All Package Pins
  16. PLL Summary
  17. PLL Usage
  18. Output Pin Load For Reported TCO
  19. Fitter Resource Utilization by Entity
  20. Delay Chain Summary
  21. Control Signals
  22. Global & Other Fast Signals
  23. Non-Global High Fan-Out Signals
  24. RAM Summary
  25. Interconnect Usage Summary
  26. LAB Logic Elements
  27. LAB-wide Signals
  28. LAB Signals Sourced
  29. LAB Signals Sourced Out
  30. LAB Distinct Inputs
  31. Fitter Messages


----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2003 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



--------------------------------------------------------------------
; Flow Summary                                                     ;
--------------------------------------------------------------------
; Flow Status              ; Successful - Tue Oct 12 15:15:18 2004 ;
; Compiler Setting Name    ; tx_reply_wrapper                      ;
; Top-level Entity Name    ; tx_reply_wrapper                      ;
; Family                   ; Stratix                               ;
; Device                   ; EP1S10F780C6ES                        ;
; Total logic elements     ; 978 / 10,570 ( 9 % )                  ;
; Total pins               ; 17 / 426 ( 3 % )                      ;
; Total memory bits        ; 19,200 / 920,448 ( 2 % )              ;
; DSP block 9-bit elements ; 0 / 48 ( 0 % )                        ;
; Total PLLs               ; 1 / 6 ( 16 % )                        ;
; Total DLLs               ; 0 / 2 ( 0 % )                         ;
--------------------------------------------------------------------


-----------------------------------------------
; Flow Settings                               ;
-----------------------------------------------
; Option                ; Setting             ;
-----------------------------------------------
; Start date & time     ; 10/12/2004 15:12:41 ;
; Main task             ; Compilation         ;
; Compiler Setting Name ; tx_reply_wrapper    ;
-----------------------------------------------


---------------------------------------
; Flow Elapsed Time                   ;
---------------------------------------
; Module Name          ; Elapsed Time ;
---------------------------------------
; Analysis & Synthesis ; 00:00:58     ;
; Fitter               ; 00:01:41     ;
; Total                ; 00:02:39     ;
---------------------------------------


--------------------------------------------------------------------
; Fitter Summary                                                   ;
--------------------------------------------------------------------
; Fitter Status            ; Successful - Tue Oct 12 15:15:18 2004 ;
; Compiler Setting Name    ; tx_reply_wrapper                      ;
; Top-level Entity Name    ; tx_reply_wrapper                      ;
; Family                   ; Stratix                               ;
; Device                   ; EP1S10F780C6ES                        ;
; Total logic elements     ; 978 / 10,570 ( 9 % )                  ;
; Total pins               ; 17 / 426 ( 3 % )                      ;
; Total memory bits        ; 19,200 / 920,448 ( 2 % )              ;
; DSP block 9-bit elements ; 0 / 48 ( 0 % )                        ;
; Total PLLs               ; 1 / 6 ( 16 % )                        ;
; Total DLLs               ; 0 / 2 ( 0 % )                         ;
--------------------------------------------------------------------


-------------------------------------------------------------------------------------------------------------------------
; Fitter Settings                                                                                                       ;
-------------------------------------------------------------------------------------------------------------------------
; Option                                     ; Setting                                                                  ;
-------------------------------------------------------------------------------------------------------------------------
; Device                                     ; EP1S10F780C6ES                                                           ;
; Fast Fit compilation                       ; Off                                                                      ;
; Optimize IOC register placement for timing ; On                                                                       ;
; Optimize timing                            ; Normal Compilation                                                       ;
; Enable SignalTap II Logic Analyzer         ; On                                                                       ;
; SignalTap II File name                     ; c:\scuba2_repository\cards\clk_card\test\synth\tx_reply_wrapper\Stp1.stp ;
-------------------------------------------------------------------------------------------------------------------------


----------------------------------------------------------------------
; Fitter Device Options                                              ;
----------------------------------------------------------------------
; Option                                       ; Setting             ;
----------------------------------------------------------------------
; Auto-restart configuration after error       ; Off                 ;
; Release clears before tri-states             ; Off                 ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; On                  ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
----------------------------------------------------------------------


---------------------
; Fitter Equations  ;
---------------------
The equations can be found in C:\scuba2_repository\cards\clk_card\test\synth\tx_reply_wrapper\tx_reply_wrapper.fit.eqn.


-------------------
; Floorplan View  ;
-------------------
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


-----------------
; Pin-Out File  ;
-----------------
The pin-out file can be found in C:\scuba2_repository\cards\clk_card\test\synth\tx_reply_wrapper\tx_reply_wrapper.pin.


---------------------------------------------------------
; Resource Usage Summary                                ;
---------------------------------------------------------
; Resource                   ; Usage                    ;
---------------------------------------------------------
; Logic cells                ; 978 / 10,570 ( 9 % )     ;
; Registers                  ; 739 / 13,046 ( 5 % )     ;
; User inserted logic cells  ; 0                        ;
; I/O pins                   ; 17 / 426 ( 3 % )         ;
;     -- Clock pins          ; 1 / 16 ( 6 % )           ;
; Global signals             ; 14                       ;
; M512s                      ; 0 / 94 ( 0 % )           ;
; M4Ks                       ; 5 / 60 ( 8 % )           ;
; M-RAMs                     ; 0 / 1 ( 0 % )            ;
; Total memory bits          ; 19,200 / 920,448 ( 2 % ) ;
; Total RAM block bits       ; 23,040 / 920,448 ( 2 % ) ;
; DSP block 9-bit elements   ; 0 / 48 ( 0 % )           ;
; Global clocks              ; 14 / 16 ( 87 % )         ;
; Regional clocks            ; 0 / 16 ( 0 % )           ;
; Fast regional clocks       ; 0 / 8 ( 0 % )            ;
; DIFFIOCLKs                 ; 0 / 16 ( 0 % )           ;
; SERDES transmitters        ; 0 / 44 ( 0 % )           ;
; SERDES receivers           ; 0 / 44 ( 0 % )           ;
; Maximum fan-out node       ; altera_internal_jtag~TDO ;
; Maximum fan-out            ; 409                      ;
; Total fan-out              ; 4634                     ;
; Average fan-out            ; 4.59                     ;
---------------------------------------------------------


-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Input Pins                                                                                                                                                                                                                                                    ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; clk_i   ; K17   ; 3        ; 21           ; 31           ; 2           ; 331                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; read1_i ; M9    ; 5        ; 53           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; read2_i ; M6    ; 5        ; 53           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rst_i   ; L4    ; 5        ; 53           ; 23           ; 2           ; 170                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; stim1_i ; AH23  ; 8        ; 5            ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; stim2_i ; AD23  ; 8        ; 3            ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Output Pins                                                                                                                                                                                                                                                                                         ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; Turbo Bit ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; fibre_clkw_o ; E15   ; 9        ; 25           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; nFena_o      ; N7    ; 5        ; 53           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tsc_nTd_o    ; M4    ; 5        ; 53           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[0] ; AD19  ; 8        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[1] ; AE19  ; 8        ; 9            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[2] ; AF18  ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[3] ; AH20  ; 8        ; 9            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[4] ; AH21  ; 8        ; 9            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[5] ; AF20  ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[6] ; AE20  ; 8        ; 7            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[7] ; AF21  ; 8        ; 7            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-------------------------------
; I/O Bank Usage              ;
-------------------------------
; I/O Bank ; Usage            ;
-------------------------------
; 1        ; 0 / 48 ( 0 % )   ;
; 2        ; 0 / 48 ( 0 % )   ;
; 3        ; 1 / 52 ( 1 % )   ;
; 4        ; 1 / 55 ( 1 % )   ;
; 5        ; 5 / 48 ( 10 % )  ;
; 6        ; 0 / 48 ( 0 % )   ;
; 7        ; 1 / 55 ( 1 % )   ;
; 8        ; 10 / 52 ( 19 % ) ;
; 9        ; 1 / 6 ( 16 % )   ;
; 10       ; 0 / 4 ( 0 % )    ;
; 11       ; 0 / 6 ( 0 % )    ;
; 12       ; 0 / 4 ( 0 % )    ;
-------------------------------


----------------------------------------------------------------------------------------------------
; All Package Pins                                                                                 ;
----------------------------------------------------------------------------------------------------
; Location ; I/O Bank ; Pin Name/Usage         ; I/O Standard ; Voltage ; I/O Type   ; Termination ;
----------------------------------------------------------------------------------------------------
; A2       ; 4        ; VCCIO4                 ;              ; 3.3V    ; --         ; --          ;
; A3       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A4       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A5       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A6       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A7       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A8       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A9       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A10      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A12      ; 4        ; VCCIO4                 ;              ; 3.3V    ; --         ; --          ;
; A13      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; A14      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; A15      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; A16      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; A17      ; 3        ; VCCIO3                 ;              ; 3.3V    ; --         ; --          ;
; A18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A20      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A21      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A22      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A23      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A24      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A25      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A26      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A27      ; 3        ; VCCIO3                 ;              ; 3.3V    ; --         ; --          ;
; AA1      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AA2      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AA3      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AA4      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AA5      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA6      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA7      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA8      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA9      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA10     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA11     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AA12     ; 7        ; ^VCCSEL                ;              ;         ; --         ; --          ;
; AA13     ; 1        ; VCCG_PLL6              ;              ; 1.5V    ; --         ; --          ;
; AA14     ; 11       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AA15     ; 11       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AA16     ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AA17     ; 8        ; GND+                   ;              ;         ; Column I/O ; --          ;
; AA18     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AA19     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AA20     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AA21     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA22     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA23     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA24     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA25     ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AA26     ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AA27     ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AA28     ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AB1      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AB2      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AB3      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB4      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB5      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB6      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB7      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AB8      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB9      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB10     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AB11     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AB12     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB13     ; 7        ; ^nCE                   ;              ;         ; --         ; --          ;
; AB14     ; 1        ; GNDG_PLL6              ;              ;         ; --         ; --          ;
; AB15     ; 8        ; ^MSEL2                 ;              ;         ; --         ; --          ;
; AB16     ; 12       ; VCC_PLL6_OUTB          ;              ; 3.3V    ; --         ; --          ;
; AB17     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AB18     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AB19     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AB20     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB21     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB22     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB23     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB24     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB25     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB26     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB27     ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AB28     ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AC1      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC2      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC3      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC4      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC5      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC6      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC7      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC8      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AC9      ; 7        ; +~DEV_CLRn~            ; LVTTL        ;         ; Column I/O ; Off         ;
; AC10     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AC11     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AC12     ; 7        ; ^PORSEL                ;              ;         ; --         ; --          ;
; AC13     ; 7        ; ^nCEO                  ;              ;         ; --         ; --          ;
; AC14     ; 11       ; VCC_PLL6_OUTA          ;              ; 3.3V    ; --         ; --          ;
; AC15     ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AC16     ; 8        ; ^MSEL0                 ;              ;         ; --         ; --          ;
; AC17     ; 8        ; GND+                   ;              ;         ; Column I/O ; --          ;
; AC18     ; 8        ; PLL_ENA                ;              ;         ; --         ; --          ;
; AC19     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AC20     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC21     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AC22     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC23     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC24     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC25     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC26     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC27     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC28     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD1      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD2      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD3      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD4      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD5      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD6      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AD7      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD8      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AD9      ; 7        ; GND                    ;              ;         ; --         ; --          ;
; AD10     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AD11     ; 7        ; GND                    ;              ;         ; --         ; --          ;
; AD12     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD13     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD14     ; 7        ; GND+                   ;              ;         ; Column I/O ; --          ;
; AD15     ; 11       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AD16     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD17     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD18     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AD19     ; 8        ; tx_data_o[0]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AD20     ; 8        ; GND                    ;              ;         ; --         ; --          ;
; AD21     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AD22     ; 8        ; GND                    ;              ;         ; --         ; --          ;
; AD23     ; 8        ; stim2_i                ; LVTTL        ;         ; Column I/O ; Off         ;
; AD24     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD25     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD26     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD27     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD28     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE1      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE2      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE3      ; 6        ; GND                    ;              ;         ; --         ; --          ;
; AE4      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE5      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE6      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE7      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE8      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE9      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE10     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE11     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE12     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE13     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE14     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE15     ; 11       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE16     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE17     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE18     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE19     ; 8        ; tx_data_o[1]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AE20     ; 8        ; tx_data_o[6]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AE21     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE22     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE23     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE24     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE25     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE26     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE27     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE28     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF1      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF2      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF3      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AF4      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF5      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF6      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF7      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF8      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF9      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF10     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF11     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF12     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF13     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF14     ; 1        ; GNDA_PLL6              ;              ;         ; --         ; --          ;
; AF15     ; 12       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF16     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF17     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF18     ; 8        ; tx_data_o[2]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AF19     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF20     ; 8        ; tx_data_o[5]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AF21     ; 8        ; tx_data_o[7]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AF22     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF23     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF24     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF25     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF26     ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AF27     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF28     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AG1      ; 6        ; VCCIO6                 ;              ; 3.3V    ; --         ; --          ;
; AG2      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AG3      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG4      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG5      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG6      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG7      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG8      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG9      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG10     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG11     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG12     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AG13     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AG14     ; 1        ; VCCA_PLL6              ;              ; 1.5V    ; --         ; --          ;
; AG15     ; 12       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG16     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AG17     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AG18     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG19     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG20     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG21     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG22     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG23     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG24     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG25     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG26     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG27     ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AG28     ; 1        ; VCCIO1                 ;              ; 3.3V    ; --         ; --          ;
; AH2      ; 7        ; VCCIO7                 ;              ; 3.3V    ; --         ; --          ;
; AH3      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH4      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH5      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH6      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH7      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH8      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH9      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH10     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH11     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH12     ; 7        ; VCCIO7                 ;              ; 3.3V    ; --         ; --          ;
; AH13     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AH14     ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AH15     ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AH16     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AH17     ; 8        ; VCCIO8                 ;              ; 3.3V    ; --         ; --          ;
; AH18     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AH19     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH20     ; 8        ; tx_data_o[3]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AH21     ; 8        ; tx_data_o[4]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AH22     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH23     ; 8        ; stim1_i                ; LVTTL        ;         ; Column I/O ; Off         ;
; AH24     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH25     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH26     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH27     ; 8        ; VCCIO8                 ;              ; 3.3V    ; --         ; --          ;
; B1       ; 5        ; VCCIO5                 ;              ; 3.3V    ; --         ; --          ;
; B2       ; 1        ; GND                    ;              ;         ; --         ; --          ;
; B3       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B4       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B5       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B6       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B7       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B8       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B9       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B10      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B12      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; B13      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; B14      ; 1        ; DIODEH                 ;              ;         ; --         ; --          ;
; B15      ; 10       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B16      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; B17      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; B18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B20      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B21      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B22      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B23      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B24      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B25      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B26      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B27      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; B28      ; 2        ; VCCIO2                 ;              ; 3.3V    ; --         ; --          ;
; C1       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; C2       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; C3       ; 1        ; GND                    ;              ;         ; --         ; --          ;
; C4       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C5       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C6       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C7       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C8       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C9       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C10      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C12      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; C13      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; C14      ; 1        ; DIODEL                 ;              ;         ; --         ; --          ;
; C15      ; 10       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C16      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; C17      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; C18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C20      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C21      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C22      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C23      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C24      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C25      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C26      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; C27      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; C28      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D1       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D2       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D3       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D4       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D5       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D6       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D7       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D8       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D9       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D10      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D12      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D13      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D14      ; 1        ; VCCG_PLL5              ;              ; 1.5V    ; --         ; --          ;
; D15      ; 9        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D16      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D17      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D20      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D21      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D22      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D23      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D24      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D25      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D26      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D27      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D28      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E1       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E2       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E3       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E4       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E5       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E6       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; E7       ; 4        ; GND                    ;              ;         ; --         ; --          ;
; E8       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; E9       ; 4        ; GND                    ;              ;         ; --         ; --          ;
; E10      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; E11      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E12      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E13      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E14      ; 1        ; GNDG_PLL5              ;              ;         ; --         ; --          ;
; E15      ; 9        ; fibre_clkw_o           ; LVTTL        ;         ; Column I/O ; Off         ;
; E16      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E17      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E18      ; 3        ; GND                    ;              ;         ; --         ; --          ;
; E19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; E20      ; 3        ; GND                    ;              ;         ; --         ; --          ;
; E21      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; E22      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E23      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; E24      ; 2        ; GND                    ;              ;         ; --         ; --          ;
; E25      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E26      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E27      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E28      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F1       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F2       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F3       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F4       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F5       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F6       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F7       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F8       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; F9       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F10      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; F11      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F12      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; F13      ; 4        ; #altera_reserved_tms   ; LVTTL        ;         ; --         ; Off         ;
; F14      ; 1        ; VCCA_PLL5              ;              ; 1.5V    ; --         ; --          ;
; F15      ; 9        ; VCC_PLL5_OUTA          ;              ; 3.3V    ; --         ; --          ;
; F16      ; 3        ; ^DCLK                  ;              ;         ; --         ; --          ;
; F17      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; F18      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; F20      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F21      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F22      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F23      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F24      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F25      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F26      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F27      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F28      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G1       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; G2       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; G3       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G4       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G5       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G6       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G7       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; G8       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G9       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G10      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; G11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; G12      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G13      ; 4        ; #altera_reserved_tdi   ; LVTTL        ;         ; --         ; Off         ;
; G14      ; 1        ; GNDA_PLL5              ;              ;         ; --         ; --          ;
; G15      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; G16      ; 10       ; VCC_PLL5_OUTB          ;              ; 3.3V    ; --         ; --          ;
; G17      ; 3        ; ^CONF_DONE             ;              ;         ; --         ; --          ;
; G18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; G19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; G20      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; G21      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G22      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G23      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G24      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G25      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G26      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G27      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; G28      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H1       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H2       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H3       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H4       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H5       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H6       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H7       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H8       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H9       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H10      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; H12      ; 4        ; +~DATA0~               ; LVTTL        ;         ; Column I/O ; Off         ;
; H13      ; 4        ; #altera_reserved_tdo   ; LVTTL        ;         ; --         ; Off         ;
; H14      ; 9        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; H15      ; 9        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; H16      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; H17      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; H18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; H19      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H20      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H21      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H22      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H23      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H24      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H25      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H26      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H27      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H28      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J1       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J2       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J3       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J4       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J5       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J6       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J7       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J8       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J9       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J10      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J12      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J13      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J14      ; 4        ; VCCIO4                 ;              ; 3.3V    ; --         ; --          ;
; J15      ; 3        ; VCCIO3                 ;              ; 3.3V    ; --         ; --          ;
; J16      ; 10       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J17      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J20      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J21      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J22      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J23      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J24      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J25      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J26      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J27      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J28      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K1       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K2       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K3       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K4       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K5       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; K6       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; K7       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K8       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K9       ; 5        ; GND                    ;              ;         ; --         ; --          ;
; K10      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; K11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; K12      ; 4        ; #altera_reserved_tck   ; LVTTL        ;         ; --         ; Off         ;
; K13      ; 4        ; GND+                   ;              ;         ; Column I/O ; --          ;
; K14      ; 9        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; K15      ; 9        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; K16      ; 10       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; K17      ; 3        ; clk_i                  ; LVTTL        ;         ; Column I/O ; Off         ;
; K18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; K19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; K20      ; 2        ; GND                    ;              ;         ; --         ; --          ;
; K21      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K22      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K23      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; K24      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; K25      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K26      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K27      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K28      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L1       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L2       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L3       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L4       ; 5        ; rst_i                  ; LVTTL        ;         ; Row I/O    ; Off         ;
; L5       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L6       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L7       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L8       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L9       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L10      ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; L12      ; 4        ; #altera_reserved_ntrst ; LVTTL        ;         ; --         ; Off         ;
; L13      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; L14      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; L15      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; L16      ; 3        ; ^nCONFIG               ;              ;         ; --         ; --          ;
; L17      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; L18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; L19      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L20      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L21      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L22      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L23      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L24      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L25      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L26      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L27      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L28      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M1       ; 5        ; VCCIO5                 ;              ; 3.3V    ; --         ; --          ;
; M2       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M3       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M4       ; 5        ; tsc_nTd_o              ; LVTTL        ;         ; Row I/O    ; Off         ;
; M5       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M6       ; 5        ; read2_i                ; LVTTL        ;         ; Row I/O    ; Off         ;
; M7       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M8       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M9       ; 5        ; read1_i                ; LVTTL        ;         ; Row I/O    ; Off         ;
; M10      ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; M12      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; M13      ; 4        ; GND+                   ;              ;         ; Column I/O ; --          ;
; M14      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; M15      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; M16      ; 3        ; ^nSTATUS               ;              ;         ; --         ; --          ;
; M17      ; 3        ; GND+                   ;              ;         ; Column I/O ; --          ;
; M18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; M19      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M20      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M21      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M22      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M23      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M24      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M25      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M26      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M27      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M28      ; 2        ; VCCIO2                 ;              ; 3.3V    ; --         ; --          ;
; N1       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N2       ; 5        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; N3       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N4       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N5       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N6       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N7       ; 5        ; nFena_o                ; LVTTL        ;         ; Row I/O    ; Off         ;
; N8       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N9       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N10      ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N11      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; N12      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; N13      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; N14      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; N15      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; N16      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; N17      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; N18      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; N19      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N20      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N21      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N22      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N23      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N24      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N25      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N26      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N27      ; 2        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; N28      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; P1       ; 1        ; GND                    ;              ;         ; --         ; --          ;
; P2       ; 5        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; P3       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; P4       ; 5        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; P5       ; 1        ; GNDA_PLL4              ;              ;         ; --         ; --          ;
; P6       ; 1        ; VCCA_PLL4              ;              ; 1.5V    ; --         ; --          ;
; P7       ; 1        ; GNDG_PLL4              ;              ;         ; --         ; --          ;
; P8       ; 1        ; VCCG_PLL4              ;              ; 1.5V    ; --         ; --          ;
; P9       ; 5        ; VCCIO5                 ;              ; 3.3V    ; --         ; --          ;
; P10      ; 5        ; GND                    ;              ;         ; --         ; --          ;
; P11      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; P12      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; P13      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; P14      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; P15      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; P16      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; P17      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; P18      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; P19      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; P20      ; 2        ; VCCIO2                 ;              ; 3.3V    ; --         ; --          ;
; P21      ; 1        ; VCCG_PLL1              ;              ; 1.5V    ; --         ; --          ;
; P22      ; 1        ; GNDG_PLL1              ;              ;         ; --         ; --          ;
; P23      ; 1        ; VCCA_PLL1              ;              ; 1.5V    ; --         ; --          ;
; P24      ; 1        ; GNDA_PLL1              ;              ;         ; --         ; --          ;
; P25      ; 2        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; P26      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; P27      ; 2        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; P28      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R1       ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R2       ; 6        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; R3       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; R4       ; 6        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; R5       ; 1        ; GNDA_PLL3              ;              ;         ; --         ; --          ;
; R6       ; 1        ; VCCA_PLL3              ;              ; 1.5V    ; --         ; --          ;
; R7       ; 1        ; GNDG_PLL3              ;              ;         ; --         ; --          ;
; R8       ; 1        ; VCCG_PLL3              ;              ; 1.5V    ; --         ; --          ;
; R9       ; 6        ; VCCIO6                 ;              ; 3.3V    ; --         ; --          ;
; R10      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; R11      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R12      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R13      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; R14      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R15      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; R16      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R17      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; R18      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R19      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R20      ; 1        ; VCCIO1                 ;              ; 3.3V    ; --         ; --          ;
; R21      ; 1        ; VCCG_PLL2              ;              ; 1.5V    ; --         ; --          ;
; R22      ; 1        ; GNDG_PLL2              ;              ;         ; --         ; --          ;
; R23      ; 1        ; VCCA_PLL2              ;              ; 1.5V    ; --         ; --          ;
; R24      ; 1        ; GNDA_PLL2              ;              ;         ; --         ; --          ;
; R25      ; 1        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; R26      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; R27      ; 1        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; R28      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; T1       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T2       ; 6        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; T3       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T4       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T5       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T6       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T7       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T8       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T9       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T10      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T11      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; T12      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; T13      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; T14      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; T15      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; T16      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; T17      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; T18      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; T19      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T20      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T21      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T22      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T23      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T24      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T25      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T26      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T27      ; 1        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; T28      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U1       ; 6        ; VCCIO6                 ;              ; 3.3V    ; --         ; --          ;
; U2       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U3       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U4       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U5       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U6       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U7       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U8       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U9       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U10      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U11      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; U12      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; U13      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; U14      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; U15      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; U16      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; U17      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; U18      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; U19      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U20      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U21      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U22      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U23      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U24      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U25      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U26      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U27      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U28      ; 1        ; VCCIO1                 ;              ; 3.3V    ; --         ; --          ;
; V1       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V2       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V3       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V4       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V5       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V6       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V7       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V8       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V9       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V10      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V11      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; V12      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; V13      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; V14      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; V15      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; V16      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; V17      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; V18      ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; V19      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V20      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V21      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V22      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V23      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V24      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V25      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V26      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V27      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V28      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W1       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W2       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W3       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W4       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W5       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W6       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W7       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; W8       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; W9       ; 6        ; GND                    ;              ;         ; --         ; --          ;
; W10      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W11      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W12      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W13      ; 7        ; GND+                   ;              ;         ; Column I/O ; --          ;
; W14      ; 11       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W15      ; 11       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W16      ; 12       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W17      ; 8        ; ^MSEL1                 ;              ;         ; --         ; --          ;
; W18      ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W19      ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W20      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; W21      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; W22      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; W23      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W24      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W25      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W26      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W27      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W28      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y1       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y2       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y3       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y4       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y5       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y6       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y7       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y8       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y9       ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; Y10      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y11      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; Y12      ; 7        ; ^nIO_PULLUP            ;              ;         ; --         ; --          ;
; Y13      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; Y14      ; 7        ; VCCIO7                 ;              ; 3.3V    ; --         ; --          ;
; Y15      ; 8        ; VCCIO8                 ;              ; 3.3V    ; --         ; --          ;
; Y16      ; 12       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; Y17      ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; Y18      ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; Y19      ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; Y20      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y21      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y22      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y23      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y24      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y25      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y26      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y27      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y28      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
----------------------------------------------------------------------------------------------------


---------------------------------------------------------------------------
; PLL Summary                                                             ;
---------------------------------------------------------------------------
; Name                         ; pll:pll_inst|altpll:altpll_component|pll ;
---------------------------------------------------------------------------
; PLL type                     ; Enhanced                                 ;
; Scan chain                   ; None                                     ;
; PLL mode                     ; Normal                                   ;
; Feedback source              ; --                                       ;
; Compensate clock             ; clock0                                   ;
; Switchover on loss of clock  ; Off                                      ;
; Switchover counter           ; --                                       ;
; Primary clock                ; inclk0                                   ;
; Input frequency 0            ; 50.0 MHz                                 ;
; Input frequency 1            ; --                                       ;
; Nominal VCO frequency        ; 599.88 MHz                               ;
; Freq min lock                ; 25.0 MHz                                 ;
; Freq max lock                ; 66.67 MHz                                ;
; Clock Offset                 ; 0 ps                                     ;
; M VCO Tap                    ; 0                                        ;
; M Initial                    ; 1                                        ;
; M value                      ; 12                                       ;
; N value                      ; 1                                        ;
; M counter delay              ; 0 ps                                     ;
; N counter delay              ; 0 ps                                     ;
; M2 value                     ; --                                       ;
; N2 value                     ; --                                       ;
; SS counter                   ; --                                       ;
; Downspread                   ; --                                       ;
; Spread frequency             ; --                                       ;
; Charge pump current          ; 50 uA                                    ;
; Loop filter resistance       ; 1.021000 KOhm                            ;
; Loop filter capacitance      ; 10 pF                                    ;
; Freq zero                    ; 0.240 MHz                                ;
; Bandwidth                    ; 1 MHz                                    ;
; Freq pole                    ; 15.844 MHz                               ;
; enable0 counter              ; --                                       ;
; enable1 counter              ; --                                       ;
; Real time reconfigurable     ; Off                                      ;
; Bit stream for reprogramming ; --                                       ;
; Scan chain MIF file          ; --                                       ;
; PLL location                 ; PLL_5                                    ;
---------------------------------------------------------------------------


--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; PLL Usage                                                                                                                                                                                                  ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; pll:pll_inst|altpll:altpll_component|_clk0    ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; pll:pll_inst|altpll:altpll_component|_extclk0 ; extclock0    ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E0      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


--------------------------------------------------------------------------------------------
; Output Pin Load For Reported TCO                                                         ;
--------------------------------------------------------------------------------------------
; I/O Standard                                ; Load  ; Termination Resistance             ;
--------------------------------------------------------------------------------------------
; LVTTL                                       ; 10 pF ; Not Available                      ;
; LVCMOS                                      ; 10 pF ; Not Available                      ;
; 2.5 V                                       ; 10 pF ; Not Available                      ;
; 1.8 V                                       ; 10 pF ; Not Available                      ;
; 1.5 V                                       ; 10 pF ; Not Available                      ;
; GTL                                         ; 30 pF ; 25 Ohm                             ;
; GTL+                                        ; 30 pF ; 25 Ohm                             ;
; 3.3-V PCI                                   ; 10 pF ; 25 Ohm                             ;
; 3.3-V PCI-X                                 ; 8 pF  ; 25 Ohm                             ;
; Compact PCI                                 ; 10 pF ; 25 Ohm                             ;
; AGP 1X                                      ; 10 pF ; Not Available                      ;
; AGP 2X                                      ; 10 pF ; Not Available                      ;
; CTT                                         ; 30 pF ; 50 Ohm                             ;
; SSTL-3 Class I                              ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                             ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                              ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                             ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                             ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                            ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I                          ; 20 pF ; 50 Ohm                             ;
; 1.5-V HSTL Class II                         ; 20 pF ; 25 Ohm                             ;
; 1.8-V HSTL Class I                          ; 20 pF ; 50 Ohm                             ;
; 1.8-V HSTL Class II                         ; 20 pF ; 25 Ohm                             ;
; LVDS                                        ; 4 pF  ; 100 Ohm                            ;
; Differential LVPECL                         ; 4 pF  ; 100 Ohm                            ;
; 3.3-V PCML                                  ; 4 pF  ; 50 Ohm                             ;
; HyperTransport                              ; 4 pF  ; 100 Ohm                            ;
; Differential SSTL-2 (PLL CLK_OUT pins only) ; 30 pF ; (See SSTL-2)                       ;
--------------------------------------------------------------------------------------------


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node                                                              ; Logic Cells ; Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                          ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; |tx_reply_wrapper                                                                       ; 978 (4)     ; 739       ; 19200       ; 0            ; 0       ; 0         ; 0         ; 17   ; 0            ; 239 (1)      ; 84 (0)            ; 655 (3)          ; |tx_reply_wrapper                                                                                                                                                                                                                                            ;
;    |pll:pll_inst|                                                                       ; 0 (0)       ; 0         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |tx_reply_wrapper|pll:pll_inst                                                                                                                                                                                                                               ;
;       |altpll:altpll_component|                                                         ; 0 (0)       ; 0         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |tx_reply_wrapper|pll:pll_inst|altpll:altpll_component                                                                                                                                                                                                       ;
;    |sld_hub:SLD_HUB_INST|                                                               ; 146 (31)    ; 64        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 82 (25)      ; 12 (1)            ; 52 (5)           ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST                                                                                                                                                                                                                       ;
;       |lpm_decode:instruction_decoder|                                                  ; 7 (0)       ; 5         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|lpm_decode:instruction_decoder                                                                                                                                                                                        ;
;          |altshift:external_latency_ffs|                                                ; 5 (5)       ; 5         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|lpm_decode:instruction_decoder|altshift:external_latency_ffs                                                                                                                                                          ;
;          |declut:decoder|                                                               ; 2 (2)       ; 0         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|lpm_decode:instruction_decoder|declut:decoder                                                                                                                                                                         ;
;       |lpm_shiftreg:jtag_ir_register|                                                   ; 10 (10)     ; 10        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 4 (4)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                         ;
;       |sld_dffex:BROADCAST|                                                             ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_dffex:BROADCAST                                                                                                                                                                                                   ;
;       |sld_dffex:GEN_IRF_1_IRF|                                                         ; 3 (3)       ; 3         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_dffex:GEN_IRF_1_IRF                                                                                                                                                                                               ;
;       |sld_dffex:GEN_SHADOW_IRF_1_S_IRF|                                                ; 3 (3)       ; 3         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_dffex:GEN_SHADOW_IRF_1_S_IRF                                                                                                                                                                                      ;
;       |sld_dffex:IRF_ENA_0|                                                             ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_dffex:IRF_ENA_0                                                                                                                                                                                                   ;
;       |sld_dffex:IRF_ENA|                                                               ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_dffex:IRF_ENA                                                                                                                                                                                                     ;
;       |sld_dffex:IRSR|                                                                  ; 8 (8)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_dffex:IRSR                                                                                                                                                                                                        ;
;       |sld_dffex:RESET|                                                                 ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_dffex:RESET                                                                                                                                                                                                       ;
;       |sld_jtag_state_machine:jtag_state_machine|                                       ; 64 (64)     ; 16        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 16 (16)          ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                             ;
;       |sld_rom_sr:HUB_INFO_REG|                                                         ; 16 (11)     ; 9         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (4)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                               ;
;          |lpm_counter:word_counter_rtl_290|                                             ; 5 (0)       ; 5         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|lpm_counter:word_counter_rtl_290                                                                                                                                                              ;
;             |alt_counter_stratix:wysi_counter|                                          ; 5 (5)       ; 5         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|lpm_counter:word_counter_rtl_290|alt_counter_stratix:wysi_counter                                                                                                                             ;
;    |sld_signaltap:auto_signaltap_0|                                                     ; 554 (44)    ; 504       ; 17152       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (1)       ; 62 (2)            ; 442 (41)         ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                             ;
;       |altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|                                  ; 0 (0)       ; 0         ; 17152       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram                                                                                                                                                              ;
;       |sld_acquisition_buffer:sld_acquisition_buffer_inst|                              ; 19 (2)      ; 17        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (1)        ; 4 (0)             ; 13 (1)           ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst                                                                                                                                                          ;
;          |lpm_counter:write_address_non_zero_gen_write_pointer_counter|                 ; 9 (0)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter                                                                                             ;
;             |alt_counter_stratix:wysi_counter|                                          ; 9 (9)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter                                                            ;
;          |lpm_ff:gen_non_zero_sample_depth_trigger_address_register|                    ; 8 (8)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_ff:gen_non_zero_sample_depth_trigger_address_register                                                                                                ;
;       |sld_ela_control:ela_control|                                                     ; 372 (6)     ; 337       ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (6)       ; 56 (0)            ; 281 (0)          ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control                                                                                                                                                                                 ;
;          |sld_ela_level_seq_mgr:ela_level_seq_mgr|                                      ; 3 (3)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr                                                                                                                                         ;
;          |sld_ela_post_trigger_counter:gen_non_zero_sample_depth_tc1|                   ; 9 (1)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:gen_non_zero_sample_depth_tc1                                                                                                                      ;
;             |lpm_counter:post_trigger_counter|                                          ; 8 (0)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:gen_non_zero_sample_depth_tc1|lpm_counter:post_trigger_counter                                                                                     ;
;                |alt_counter_stratix:wysi_counter|                                       ; 8 (8)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:gen_non_zero_sample_depth_tc1|lpm_counter:post_trigger_counter|alt_counter_stratix:wysi_counter                                                    ;
;          |sld_ela_seg_state_machine:sm2|                                                ; 3 (3)       ; 3         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2                                                                                                                                                   ;
;          |sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|                ; 1 (1)       ; 0         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr                                                                                                                   ;
;          |sld_ela_setup:trigger_setup_deserialize|                                      ; 220 (2)     ; 218       ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 56 (0)            ; 162 (0)          ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize                                                                                                                                         ;
;             |lpm_shiftreg:trigger_setup_deserialize|                                    ; 218 (218)   ; 218       ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 56 (56)           ; 162 (162)        ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize                                                                                                  ;
;          |sld_ela_state_machine:sm1|                                                    ; 3 (3)       ; 3         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1                                                                                                                                                       ;
;          |sld_mbpmg:trigger_modules_gen_0_trigger_match|                                ; 127 (22)    ; 104       ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (22)      ; 0 (0)             ; 104 (0)          ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match                                                                                                                                   ;
;             |sld_sbpmg:sm0_0_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_0_sm1                                                                                                               ;
;             |sld_sbpmg:sm0_10_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_10_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_11_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_11_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_12_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_12_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_13_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_13_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_14_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_14_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_15_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_15_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_16_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_16_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_17_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_17_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_18_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_18_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_19_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_19_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_1_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_1_sm1                                                                                                               ;
;             |sld_sbpmg:sm0_20_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_20_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_21_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_21_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_22_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_22_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_23_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_23_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_24_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_24_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_25_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_25_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_26_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_26_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_27_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_27_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_28_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_28_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_29_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_29_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_2_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_2_sm1                                                                                                               ;
;             |sld_sbpmg:sm0_30_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_30_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_31_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_31_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_32_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_32_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_33_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_33_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_34_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_34_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_35_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_35_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_36_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_36_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_37_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_37_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_38_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_38_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_39_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_39_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_3_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_3_sm1                                                                                                               ;
;             |sld_sbpmg:sm0_40_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_40_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_41_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_41_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_42_sm1|                                                      ; 3 (3)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_42_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_43_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_43_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_44_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_44_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_45_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_45_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_46_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_46_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_47_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_47_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_48_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_48_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_49_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_49_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_4_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_4_sm1                                                                                                               ;
;             |sld_sbpmg:sm0_50_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_50_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_51_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_51_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_52_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_52_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_53_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_53_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_54_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_54_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_55_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_55_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_56_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_56_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_57_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_57_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_58_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_58_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_59_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_59_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_5_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_5_sm1                                                                                                               ;
;             |sld_sbpmg:sm0_60_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_60_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_61_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_61_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_62_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_62_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_63_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_63_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_64_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_64_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_65_sm1|                                                      ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_65_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_66_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_66_sm1                                                                                                              ;
;             |sld_sbpmg:sm0_6_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_6_sm1                                                                                                               ;
;             |sld_sbpmg:sm0_7_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_7_sm1                                                                                                               ;
;             |sld_sbpmg:sm0_8_sm1|                                                       ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_8_sm1                                                                                                               ;
;             |sld_sbpmg:sm0_9_sm1|                                                       ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_9_sm1                                                                                                               ;
;       |sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst| ; 105 (5)     ; 99        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 99 (0)           ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst                                                                                                                             ;
;          |lpm_counter:adv_point_3_and_more_advance_pointer_counter|                     ; 8 (0)       ; 7         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 7 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter                                                                    ;
;             |alt_counter_stratix:wysi_counter|                                          ; 8 (8)       ; 7         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_counter_stratix:wysi_counter                                   ;
;          |lpm_counter:read_pointer_counter|                                             ; 8 (0)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                            ;
;             |alt_counter_stratix:wysi_counter|                                          ; 8 (8)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter                                                           ;
;          |lpm_shiftreg:info_data_shift_out|                                             ; 17 (17)     ; 17        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                            ;
;          |lpm_shiftreg:ram_data_shift_out|                                              ; 67 (67)     ; 67        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 67 (67)          ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                             ;
;       |sld_rom_sr:crc_rom_sr|                                                           ; 14 (10)     ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (4)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr                                                                                                                                                                                       ;
;          |lpm_counter:word_counter_rtl_252|                                             ; 4 (0)       ; 4         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|lpm_counter:word_counter_rtl_252                                                                                                                                                      ;
;             |alt_counter_stratix:wysi_counter|                                          ; 4 (4)       ; 4         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|lpm_counter:word_counter_rtl_252|alt_counter_stratix:wysi_counter                                                                                                                     ;
;    |tx_reply:DUT|                                                                       ; 274 (0)     ; 168       ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 106 (0)      ; 10 (0)            ; 158 (0)          ; |tx_reply_wrapper|tx_reply:DUT                                                                                                                                                                                                                               ;
;       |fibre_tx:fibre_tx_inst|                                                          ; 64 (0)      ; 46        ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 10 (0)            ; 36 (0)           ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:fibre_tx_inst                                                                                                                                                                                                        ;
;          |fibre_tx_control:fibre_tx_control_inst|                                       ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_control:fibre_tx_control_inst                                                                                                                                                                 ;
;          |fibre_tx_fifo:fibre_tx_fifo_inst|                                             ; 63 (0)      ; 45        ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 10 (0)            ; 35 (0)           ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst                                                                                                                                                                       ;
;             |sync_fifo_tx:sync_fifo_tx_inst|                                            ; 63 (0)      ; 45        ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 10 (0)            ; 35 (0)           ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst                                                                                                                                        ;
;                |dcfifo:dcfifo_component|                                                ; 63 (0)      ; 45        ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 10 (0)            ; 35 (0)           ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component                                                                                                                ;
;                   |dcfifo_m721:auto_generated|                                          ; 63 (0)      ; 45        ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 10 (0)            ; 35 (0)           ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated                                                                                     ;
;                      |alt_sync_fifo_d3l:alt_sync_fifo1|                                 ; 63 (46)     ; 45        ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (10)      ; 10 (10)           ; 35 (26)          ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1                                                    ;
;                         |add_sub_lb8:add_sub3|                                          ; 8 (8)       ; 0         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|add_sub_lb8:add_sub3                               ;
;                         |dpram_b8p:dpram5|                                              ; 0 (0)       ; 0         ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|dpram_b8p:dpram5                                   ;
;                            |altsyncram_tmb1:altsyncram14|                               ; 0 (0)       ; 0         ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|dpram_b8p:dpram5|altsyncram_tmb1:altsyncram14      ;
;                         |lpm_counter:cntr2|                                             ; 9 (0)       ; 9         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|lpm_counter:cntr2                                  ;
;                            |alt_counter_stratix:wysi_counter|                           ; 9 (9)       ; 9         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|lpm_counter:cntr2|alt_counter_stratix:wysi_counter ;
;       |reply_translator:reply_translator_inst|                                          ; 210 (210)   ; 122       ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 122 (122)        ; |tx_reply_wrapper|tx_reply:DUT|reply_translator:reply_translator_inst                                                                                                                                                                                        ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Delay Chain Summary                                                                                                                                                                                                                                             ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; clk_i        ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_clkw_o ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; nFena_o      ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; read1_i      ; Input    ; ON            ; ON            ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; read2_i      ; Input    ; ON            ; ON            ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; rst_i        ; Input    ; ON            ; ON            ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; stim1_i      ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; stim2_i      ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tsc_nTd_o    ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[0] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[1] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[2] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[3] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[4] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[5] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[6] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[7] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Control Signals                                                                                                                                                                                                                                                                                                      ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                                                                                                     ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; altera_internal_jtag~CLKDRUSER                                                                                                                                                                                           ; ELA_X0_Y15_N0 ; 330     ; Clock        ; yes    ; Global clock         ; GCLK3            ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                             ; ELA_X0_Y15_N0 ; 64      ; Clock        ; yes    ; Global clock         ; GCLK0            ;
; altera_internal_jtag~UPDATEUSER                                                                                                                                                                                          ; ELA_X0_Y15_N0 ; 6       ; Clock        ; yes    ; Global clock         ; GCLK1            ;
; clk_i                                                                                                                                                                                                                    ; K17           ; 331     ; Clock        ; yes    ; Global clock         ; GCLK14           ;
; pll:pll_inst|altpll:altpll_component|_clk0                                                                                                                                                                               ; PLL_5         ; 21      ; Clock        ; yes    ; Global clock         ; GCLK12           ;
; rst_i                                                                                                                                                                                                                    ; L4            ; 170     ; Async. clear ; yes    ; Global clock         ; GCLK10           ;
; sld_hub:SLD_HUB_INST|BROADCAST_ENA~10                                                                                                                                                                                    ; LC_X19_Y18_N7 ; 1       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|IRF_ENABLE[1]~10                                                                                                                                                                                    ; LC_X19_Y20_N1 ; 3       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|IRF_ENA_ENABLE~14                                                                                                                                                                                   ; LC_X19_Y21_N6 ; 2       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|IRSR_ENA                                                                                                                                                                                            ; LC_X19_Y19_N1 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~136                                                                                                                                                                                               ; LC_X19_Y18_N2 ; 5       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~14                                                                                                                                                                                                ; LC_X19_Y18_N3 ; 1       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~15                                                                                                                                                                                                ; LC_X18_Y17_N2 ; 1       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~26                                                                                                                                                                                                ; LC_X19_Y20_N2 ; 3       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~32                                                                                                                                                                                                ; LC_X19_Y17_N4 ; 4       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~38                                                                                                                                                                                                ; LC_X21_Y23_N9 ; 1       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~41                                                                                                                                                                                                ; LC_X19_Y23_N3 ; 4       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~6                                                                                                                                                                                                 ; LC_X19_Y17_N6 ; 21      ; Async. clear ; yes    ; Global clock         ; GCLK6            ;
; sld_hub:SLD_HUB_INST|jtag_debug_mode_usr1                                                                                                                                                                                ; LC_X19_Y22_N5 ; 15      ; Async. clear ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                                                  ; LC_X23_Y23_N6 ; 18      ; Async. clear ; yes    ; Global clock         ; GCLK5            ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                 ; LC_X24_Y23_N3 ; 17      ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                                 ; LC_X25_Y23_N7 ; 9       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                  ; LC_X28_Y23_N1 ; 12      ; Async. clear ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|clear_signal                                                                                                                                                                ; LC_X18_Y21_N2 ; 9       ; Async. clear ; yes    ; Global clock         ; GCLK4            ;
; sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|reduce_nor_6                                                                                                                                                                ; LC_X17_Y18_N1 ; 5       ; Sync. clear  ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|word_counter[0]~4                                                                                                                                                           ; LC_X19_Y18_N8 ; 5       ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|reset_all                                                                                                                                                                                 ; LC_X19_Y17_N5 ; 335     ; Async. clear ; yes    ; Global clock         ; GCLK8            ;
; sld_signaltap:auto_signaltap_0|run_instr_on                                                                                                                                                                              ; LC_X19_Y19_N4 ; 9       ; Async. clear ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|cout                                     ; LC_X18_Y22_N8 ; 3       ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|trigger_write_addr_latch_ena~11                                                                                                        ; LC_X18_Y21_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_addr_adv_ena_int~2                                                                                                                               ; LC_X18_Y21_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_ena_int~2                                                                                                                                        ; LC_X18_Y20_N2 ; 4       ; Write enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|i~4                                                                                                                   ; LC_X21_Y21_N8 ; 67      ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|trigger_happened_ff[1]                                                                                                ; LC_X21_Y22_N7 ; 2       ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|i~11                                                                                                                  ; LC_X19_Y23_N4 ; 5       ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|trigger_setup_ena                                                                                                     ; LC_X19_Y21_N2 ; 218     ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1|post_trigger_count_enable~reg0                                                                                                      ; LC_X17_Y19_N4 ; 11      ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trig_mod_reset_n                                                                                                                                              ; LC_X24_Y24_N4 ; 67      ; Async. clear ; yes    ; Global clock         ; GCLK15           ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                        ; LC_X19_Y21_N4 ; 8       ; Async. clear ; yes    ; Global clock         ; GCLK13           ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_counter_stratix:wysi_counter|modulus_trigger ; LC_X14_Y24_N7 ; 7       ; Sync. load   ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|offload_shift_ena~4                                                                                       ; LC_X18_Y21_N0 ; 74      ; Async. clear ; yes    ; Global clock         ; GCLK11           ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|reduce_nor_6                                                                                              ; LC_X14_Y23_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                        ; LC_X18_Y21_N8 ; 8       ; Async. clear ; yes    ; Global clock         ; GCLK2            ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|reduce_nor_6~7                                                                                                                                                      ; LC_X19_Y24_N4 ; 4       ; Sync. clear  ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[0]~3                                                                                                                                                   ; LC_X19_Y23_N8 ; 4       ; Clock enable ; no     ; --                   ; --               ;
; stim_current_state~10                                                                                                                                                                                                    ; LC_X31_Y25_N4 ; 4       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|cs13a[8]                         ; LC_X24_Y21_N8 ; 3       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|reply_translator:reply_translator_inst|fibre_current_state~9                                                                                                                                                ; LC_X35_Y25_N4 ; 23      ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|reply_translator:reply_translator_inst|reduce_or_1035~1                                                                                                                                                     ; LC_X33_Y25_N1 ; 20      ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|reply_translator:reply_translator_inst|reduce_or_1099                                                                                                                                                       ; LC_X33_Y26_N4 ; 19      ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|reply_translator:reply_translator_inst|reduce_or_1793~0                                                                                                                                                     ; LC_X32_Y24_N7 ; 10      ; Write enable ; no     ; --                   ; --               ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Global & Other Fast Signals                                                                                                                                                                            ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                               ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; altera_internal_jtag~CLKDRUSER                                                                                                     ; ELA_X0_Y15_N0 ; 330     ; Global clock         ; GCLK3            ;
; altera_internal_jtag~TCKUTAP                                                                                                       ; ELA_X0_Y15_N0 ; 64      ; Global clock         ; GCLK0            ;
; altera_internal_jtag~UPDATEUSER                                                                                                    ; ELA_X0_Y15_N0 ; 6       ; Global clock         ; GCLK1            ;
; clk_i                                                                                                                              ; K17           ; 331     ; Global clock         ; GCLK14           ;
; pll:pll_inst|altpll:altpll_component|_clk0                                                                                         ; PLL_5         ; 21      ; Global clock         ; GCLK12           ;
; rst_i                                                                                                                              ; L4            ; 170     ; Global clock         ; GCLK10           ;
; sld_hub:SLD_HUB_INST|i~6                                                                                                           ; LC_X19_Y17_N6 ; 21      ; Global clock         ; GCLK6            ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[0]                                                            ; LC_X23_Y23_N6 ; 18      ; Global clock         ; GCLK5            ;
; sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|clear_signal                                                                          ; LC_X18_Y21_N2 ; 9       ; Global clock         ; GCLK4            ;
; sld_signaltap:auto_signaltap_0|reset_all                                                                                           ; LC_X19_Y17_N5 ; 335     ; Global clock         ; GCLK8            ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trig_mod_reset_n                                                        ; LC_X24_Y24_N4 ; 67      ; Global clock         ; GCLK15           ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|acq_buf_read_reset  ; LC_X19_Y21_N4 ; 8       ; Global clock         ; GCLK13           ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|offload_shift_ena~4 ; LC_X18_Y21_N0 ; 74      ; Global clock         ; GCLK11           ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal                                                                  ; LC_X18_Y21_N8 ; 8       ; Global clock         ; GCLK2            ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                      ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                                                                                                                                       ; Fan-Out ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|trigger_setup_ena                                                                                                                                       ; 218     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|reduce_nor_9                                                                                                                                ; 68      ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|i~4                                                                                                                                                     ; 67      ;
; tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|cs11a[0]                                                           ; 65      ;
; altera_internal_jtag                                                                                                                                                                                                                                       ; 53      ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                                                                                    ; 25      ;
; tx_reply:DUT|reply_translator:reply_translator_inst|fibre_current_state~9                                                                                                                                                                                  ; 23      ;
; tx_reply:DUT|reply_translator:reply_translator_inst|fibre_current_state~8                                                                                                                                                                                  ; 22      ;
; tx_reply:DUT|reply_translator:reply_translator_inst|reduce_or_1035~251                                                                                                                                                                                     ; 21      ;
; tx_reply:DUT|reply_translator:reply_translator_inst|reduce_or_1035~1                                                                                                                                                                                       ; 20      ;
; tx_reply:DUT|reply_translator:reply_translator_inst|reduce_or_1795~9                                                                                                                                                                                       ; 20      ;
; tx_reply:DUT|reply_translator:reply_translator_inst|reduce_or_1099                                                                                                                                                                                         ; 19      ;
; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|ram_block[0][61]                                                                                                                                                             ; 18      ;
; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|ram_block[0][62]                                                                                                                                                             ; 18      ;
; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|ram_block[0][66]                                                                                                                                                             ; 18      ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                                                   ; 17      ;
; tx_reply:DUT|reply_translator:reply_translator_inst|fibre_current_state~15                                                                                                                                                                                 ; 16      ;
; tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|dpram_b8p:dpram5|altsyncram_tmb1:altsyncram14|ram_block15a0        ; 16      ;
; sld_hub:SLD_HUB_INST|jtag_debug_mode_usr1                                                                                                                                                                                                                  ; 15      ;
; tx_reply:DUT|reply_translator:reply_translator_inst|fibre_current_state~50                                                                                                                                                                                 ; 15      ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[46]                                                                                                                                                                                                      ; 14      ;
; tx_reply:DUT|reply_translator:reply_translator_inst|reply_word1_2[1]                                                                                                                                                                                       ; 13      ;
; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|ram_block[0][65]                                                                                                                                                             ; 13      ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[3]                                                                                                                                                                                    ; 12      ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                                                    ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[4]                                                            ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1|post_trigger_count_enable~reg0                                                                                                                                        ; 11      ;
; tx_reply:DUT|reply_translator:reply_translator_inst|fibre_current_state~58                                                                                                                                                                                 ; 11      ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[42]                                                                                                                                                                                                      ; 11      ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[2]                                                                                                                                                                                    ; 10      ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[1]                                                                                                                                                                                    ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[5]                                                                                                          ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[0]                                                            ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[1]                                                            ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[2]                                                            ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[3]                                                            ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[5]                                                            ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[6]                                                            ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[7]                                                            ; 10      ;
; sld_signaltap:auto_signaltap_0|run_instr_on                                                                                                                                                                                                                ; 9       ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                                                                   ; 9       ;
; sld_hub:SLD_HUB_INST|IR_MUX_SEL~2                                                                                                                                                                                                                          ; 9       ;
; sld_hub:SLD_HUB_INST|sld_dffex:IRSR|Q[1]~reg0                                                                                                                                                                                                              ; 9       ;
; tx_reply:DUT|reply_translator:reply_translator_inst|fibre_current_state~74                                                                                                                                                                                 ; 9       ;
; tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|dffe6a[4]                                                          ; 9       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[66]                                                                                                                                                                                                      ; 9       ;
; tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|lpm_counter:cntr2|alt_counter_stratix:wysi_counter|counter_cell[4] ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|reduce_nor_6                                                                                                                                ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|trigger_write_addr_latch_ena~11                                                                                                                                          ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_addr_adv_ena_int~2                                                                                                                                                                 ; 8       ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                                                                                                                             ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                           ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|ALTSYNCRAM INSTANTIATION                                                                                                                                           ; AUTO ; Simple Dual Port ; 256          ; 67           ; 256          ; 67           ; 17152 ; 17152               ; 0     ; 4    ; 0      ; None ; M4K_X15_Y20, M4K_X15_Y21, M4K_X15_Y23, M4K_X15_Y22 ;
; tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|dpram_b8p:dpram5|altsyncram_tmb1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048  ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X37_Y21                                        ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


--------------------------------------------------------
; Interconnect Usage Summary                           ;
--------------------------------------------------------
; Interconnect Resource Type  ; Usage                  ;
--------------------------------------------------------
; C16 interconnects           ; 24 / 2,286 ( 1 % )     ;
; C4 interconnects            ; 508 / 31,320 ( 1 % )   ;
; C8 interconnects            ; 139 / 7,272 ( 1 % )    ;
; DIFFIOCLKs                  ; 0 / 16 ( 0 % )         ;
; DQS bus muxes               ; 0 / 56 ( 0 % )         ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )          ;
; DQS-8 I/O buses             ; 0 / 16 ( 0 % )         ;
; Direct links                ; 283 / 44,740 ( < 1 % ) ;
; Fast regional clocks        ; 0 / 8 ( 0 % )          ;
; Global clocks               ; 14 / 16 ( 87 % )       ;
; I/O buses                   ; 4 / 208 ( 1 % )        ;
; LUT chains                  ; 53 / 9,513 ( < 1 % )   ;
; Local routing interconnects ; 532 / 10,570 ( 5 % )   ;
; R24 interconnects           ; 24 / 2,280 ( 1 % )     ;
; R4 interconnects            ; 617 / 62,520 ( < 1 % ) ;
; R8 interconnects            ; 176 / 10,410 ( 1 % )   ;
; Regional clocks             ; 0 / 16 ( 0 % )         ;
--------------------------------------------------------


------------------------------------------------------------------------------
; LAB Logic Elements                                                         ;
------------------------------------------------------------------------------
; Number of Logic Elements  (Average = 7.35) ; Number of LABs  (Total = 133) ;
------------------------------------------------------------------------------
; 1                                          ; 11                            ;
; 2                                          ; 5                             ;
; 3                                          ; 4                             ;
; 4                                          ; 5                             ;
; 5                                          ; 8                             ;
; 6                                          ; 7                             ;
; 7                                          ; 15                            ;
; 8                                          ; 11                            ;
; 9                                          ; 20                            ;
; 10                                         ; 47                            ;
------------------------------------------------------------------------------


----------------------------------------------------------------------
; LAB-wide Signals                                                   ;
----------------------------------------------------------------------
; LAB-wide Signals  (Average = 2.51) ; Number of LABs  (Total = 133) ;
----------------------------------------------------------------------
; 1 Async. clear                     ; 85                            ;
; 1 Clock                            ; 70                            ;
; 1 Clock enable                     ; 56                            ;
; 2 Async. clears                    ; 35                            ;
; 2 Clock enables                    ; 29                            ;
; 2 Clocks                           ; 59                            ;
----------------------------------------------------------------------


-------------------------------------------------------------------------------
; LAB Signals Sourced                                                         ;
-------------------------------------------------------------------------------
; Number of Signals Sourced  (Average = 8.63) ; Number of LABs  (Total = 133) ;
-------------------------------------------------------------------------------
; 0                                           ; 0                             ;
; 1                                           ; 11                            ;
; 2                                           ; 5                             ;
; 3                                           ; 4                             ;
; 4                                           ; 2                             ;
; 5                                           ; 4                             ;
; 6                                           ; 7                             ;
; 7                                           ; 10                            ;
; 8                                           ; 8                             ;
; 9                                           ; 15                            ;
; 10                                          ; 24                            ;
; 11                                          ; 20                            ;
; 12                                          ; 6                             ;
; 13                                          ; 7                             ;
; 14                                          ; 4                             ;
; 15                                          ; 1                             ;
; 16                                          ; 4                             ;
; 17                                          ; 0                             ;
; 18                                          ; 1                             ;
-------------------------------------------------------------------------------


-----------------------------------------------------------------------------------
; LAB Signals Sourced Out                                                         ;
-----------------------------------------------------------------------------------
; Number of Signals Sourced Out  (Average = 5.54) ; Number of LABs  (Total = 133) ;
-----------------------------------------------------------------------------------
; 0                                               ; 0                             ;
; 1                                               ; 12                            ;
; 2                                               ; 13                            ;
; 3                                               ; 11                            ;
; 4                                               ; 15                            ;
; 5                                               ; 17                            ;
; 6                                               ; 15                            ;
; 7                                               ; 16                            ;
; 8                                               ; 10                            ;
; 9                                               ; 11                            ;
; 10                                              ; 9                             ;
; 11                                              ; 3                             ;
; 12                                              ; 0                             ;
; 13                                              ; 0                             ;
; 14                                              ; 0                             ;
; 15                                              ; 0                             ;
; 16                                              ; 0                             ;
; 17                                              ; 1                             ;
-----------------------------------------------------------------------------------


--------------------------------------------------------------------------------
; LAB Distinct Inputs                                                          ;
--------------------------------------------------------------------------------
; Number of Distinct Inputs  (Average = 12.67) ; Number of LABs  (Total = 133) ;
--------------------------------------------------------------------------------
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 3                             ;
; 4                                            ; 9                             ;
; 5                                            ; 3                             ;
; 6                                            ; 8                             ;
; 7                                            ; 5                             ;
; 8                                            ; 6                             ;
; 9                                            ; 9                             ;
; 10                                           ; 5                             ;
; 11                                           ; 9                             ;
; 12                                           ; 7                             ;
; 13                                           ; 5                             ;
; 14                                           ; 6                             ;
; 15                                           ; 8                             ;
; 16                                           ; 8                             ;
; 17                                           ; 7                             ;
; 18                                           ; 8                             ;
; 19                                           ; 5                             ;
; 20                                           ; 1                             ;
; 21                                           ; 7                             ;
; 22                                           ; 3                             ;
; 23                                           ; 4                             ;
; 24                                           ; 4                             ;
--------------------------------------------------------------------------------


--------------------
; Fitter Messages  ;
--------------------
Info: *******************************************************************
Info: Running Quartus II Fitter
  Info: Version 3.0 Build 199 06/26/2003 SJ Full Version
  Info: Processing started: Tue Oct 12 15:13:41 2004
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off tx_reply_wrapper -c tx_reply_wrapper
Info: Selected device EP1S10F780C6ES for design tx_reply_wrapper
Info: Implemented Enhanced for PLL pll:pll_inst|altpll:altpll_component|pll
Info: Implementing parameter values for PLL pll:pll_inst|altpll:altpll_component|pll
  Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|_clk0 port
  Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|_extclk0 port
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may compatible with other devices. 
  Info: Device EP1S10F780C6 is compatible
  Info: Device EP1S10F780I6 is compatible
  Info: Device EP1S20F780C6 is compatible
  Info: Device EP1S20F780I6 is compatible
  Info: Device EP1S25F780C6 is compatible
  Info: Device EP1S25F780I6 is compatible
  Info: Device EP1S30F780C6 is compatible
  Info: Device EP1S30F780C6_HARDCOPY_FPGA_PROTOTYPE is compatible
  Info: Device EP1S40F780C6 is compatible
  Info: Device EP1S40F780C6_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: Completed User Assigned Global Signals Promotion Operation
Info: Promoted PLL clock signals
  Info: Promoted signal clk_i to use global clock
  Info: Promoted signal pll:pll_inst|altpll:altpll_component|_clk0 to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted signal altera_internal_jtag~CLKDRUSER to use Global clock
Info: Automatically promoted signal altera_internal_jtag~TCKUTAP to use Global clock
Info: Automatically promoted some destinations of signal altera_internal_jtag~UPDATEUSER to use Global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal sld_signaltap:auto_signaltap_0|reset_all to use Global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|acq_buf_read_reset may be non-global or may not use global clock
Info: Automatically promoted signal rst_i to use Global clock
Info: Pin rst_i drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trig_mod_reset_n to use Global clock
Info: Automatically promoted signal sld_hub:SLD_HUB_INST|i~6 to use Global clock
Info: Automatically promoted some destinations of signal sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[0] to use Global clock
  Info: Destination sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|reduce_nor_30~36 may be non-global or may not use global clock
  Info: Destination sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|reduce_nor_34 may be non-global or may not use global clock
  Info: Destination sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|reduce_nor_22~73 may be non-global or may not use global clock
  Info: Destination sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|reduce_nor_20 may be non-global or may not use global clock
  Info: Destination sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|reduce_nor_32~23 may be non-global or may not use global clock
Info: Automatically promoted signal sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|clear_signal to use Global clock
Info: Automatically promoted signal sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|acq_buf_read_reset to use Global clock
Info: Automatically promoted signal sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal to use Global clock
Info: Automatically promoted some destinations of signal sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|offload_shift_ena~4 to use Global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[1] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[2] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[3] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[4] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[5] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[6] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[7] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[8] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[9] may be non-global or may not use global clock
  Info: Limited to 10 non-global destinations
Info: Completed Auto Global Promotion Operation
Info: No timing requirements specified -- optimizing all clocks equally to maximize operation frequency
Info: Packing registers due to location constraints
Info: Finished packing registers due to location constraints
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Start DSP Scan-chain Inferencing
Info: Completed DSP scan-chain inferencing
Info: Moving registers into I/Os, LUTs, DSP and RAM blocks to improve timing and density
Info: Finished moving registers into I/Os, LUTs, DSP and RAM blocks
Info: Finished register packing
Info: Completed I/O Pin Placement Operation
Warning: Following nodes are assigned to locations or regions, but do not exist in design
  Warning: Node ant16_trig_o is assigned to location or region, but does not exist in design
  Warning: Node test1_i is assigned to location or region, but does not exist in design
  Warning: Node test1_o is assigned to location or region, but does not exist in design
  Warning: Node test2_i is assigned to location or region, but does not exist in design
  Warning: Node test2_o is assigned to location or region, but does not exist in design
  Warning: Node test3_i is assigned to location or region, but does not exist in design
  Warning: Node test3_o is assigned to location or region, but does not exist in design
  Warning: Node test4_i is assigned to location or region, but does not exist in design
  Warning: Node test4_o is assigned to location or region, but does not exist in design
  Warning: Node test5_o is assigned to location or region, but does not exist in design
  Warning: Node test6_o is assigned to location or region, but does not exist in design
Info: Fitter placement was successful
Info: Estimated most critical path is memory to register delay of 4.636 ns
  Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X15_Y21; MEM Node = 'sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|ram_block[0][6]~portb_address_reg0'
  Info: 2: + IC(0.000 ns) + CELL(3.496 ns) = 3.496 ns; Loc. = M4K_X15_Y21; MEM Node = 'sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|q_b[6]'
  Info: 3: + IC(0.651 ns) + CELL(0.489 ns) = 4.636 ns; Loc. = LAB_X14_Y21; REG Node = 'sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[6]'
  Info: Total cell delay = 3.985 ns
  Info: Total interconnect delay = 0.651 ns
Info: Completed Fixed Delay Chain Operation
Info: Completed Auto Delay Chain Operation
Info: Node rst_i is using some non-global resources to route its signals to its global destinations
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|dffe10a[7] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|dffe9a[5] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:fibre_tx_inst|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|dffe9a[4] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|reply_translator:reply_translator_inst|fibre_current_state~19 is routed using non-global resources
Info: Node sld_hub:SLD_HUB_INST|sld_dffex:RESET|Q[0]~reg0 is using some non-global resources to route its signals to its global destinations
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|sld_dffex:IRSR|Q[5]~reg0 is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|sld_dffex:IRSR|Q[4]~reg0 is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|sld_dffex:IRSR|Q[6]~reg0 is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|sld_dffex:IRSR|Q[1]~reg0 is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|sld_dffex:IRSR|Q[2]~reg0 is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|sld_dffex:IRSR|Q[3]~reg0 is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|sld_dffex:IRSR|Q[7]~reg0 is routed using non-global resources
Info: Node sld_signaltap:auto_signaltap_0|reset_all is using some non-global resources to route its signals to its global destinations
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[29] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[35] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[19] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[13] is routed using non-global resources
Info: Node sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal is using some non-global resources to route its signals to its global destinations
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[3] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[2] is routed using non-global resources
Info: Node sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[0] is using some non-global resources to route its signals to its global destinations
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|lpm_shiftreg:jtag_ir_register|dffs[1] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|lpm_shiftreg:jtag_ir_register|dffs[5] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|lpm_shiftreg:jtag_ir_register|dffs[3] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|lpm_shiftreg:jtag_ir_register|dffs[2] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|lpm_shiftreg:jtag_ir_register|dffs[4] is routed using non-global resources
Info: Node sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trig_mod_reset_n is using some non-global resources to route its signals to its global destinations
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_16_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_17_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_15_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_18_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_7_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_19_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_65_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_9_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_10_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_8_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_28_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_21_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_22_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_30_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_66_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_64_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_63_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_12_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_13_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_14_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_2_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_3_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_11_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_1_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_31_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_0_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_62_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_60_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_61_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_6_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_5_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_4_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_56_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_58_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_57_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_44_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_55_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_41_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_45_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_46_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_43_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_47_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_39_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_48_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_42_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_34_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_35_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_36_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_37_sm1|regoutff is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_38_sm1|regoutff is routed using non-global resources
  Info: There were a total of 52 global destinations which were routed using non-global resources, but only the first 50 were displayed
Info: Quartus II Fitter was successful. 0 errors, 12 warnings
  Info: Processing ended: Tue Oct 12 15:15:18 2004
  Info: Elapsed time: 00:01:36
Info: Writing report file tx_reply_wrapper.fit.rpt


