vendor_name = ModelSim
source_file = 1, C:/Users/Leo/Desktop/proyecto/TyDD2/Pruebas_de_control/RELOJ.qip
source_file = 1, C:/Users/Leo/Desktop/proyecto/TyDD2/Pruebas_de_control/RELOJ.v
source_file = 1, C:/Users/Leo/Desktop/proyecto/TyDD2/Pruebas_de_control/ControlPLL.bdf
source_file = 1, C:/Users/Leo/Desktop/proyecto/TyDD2/Pruebas_de_control/db/ControlPLL.cbx.xml
source_file = 1, c:/altera/13.0sp1/quartus/libraries/megafunctions/altpll.tdf
source_file = 1, c:/altera/13.0sp1/quartus/libraries/megafunctions/aglobal130.inc
source_file = 1, c:/altera/13.0sp1/quartus/libraries/megafunctions/stratix_pll.inc
source_file = 1, c:/altera/13.0sp1/quartus/libraries/megafunctions/stratixii_pll.inc
source_file = 1, c:/altera/13.0sp1/quartus/libraries/megafunctions/cycloneii_pll.inc
source_file = 1, c:/altera/13.0sp1/quartus/libraries/megafunctions/cbx.lst
source_file = 1, C:/Users/Leo/Desktop/proyecto/TyDD2/Pruebas_de_control/db/reloj_altpll2.v
design_name = RELOJ
instance = comp, \c0~output\, c0~output, RELOJ, 1
instance = comp, \c1~output\, c1~output, RELOJ, 1
instance = comp, \inclk0~input\, inclk0~input, RELOJ, 1
instance = comp, \altpll_component|auto_generated|pll1\, altpll_component|auto_generated|pll1, RELOJ, 1
instance = comp, \altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl\, altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl, RELOJ, 1
instance = comp, \altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl\, altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl, RELOJ, 1
