# hust-computer-organization-experiment2021
华中科技大学计算机组成原理2019级

实验资料下载地址：https://gitee.com/totalcontrol/hustzc/
<br>
# 实验内容
## 数据表示实验
* 汉字国标码转区位码实验
* 汉字机内码获取实验
* 偶校验编码设计
* 偶校验解码电路设计
* 16位海明编码电路设计
* 16位海明解码电路设计
* 海明编码流水传输实验
## 运算器设计实验
* 8位可控加减法电路设计
* CLA182四位先行进位电路设计
* 4位快速加法器设计
* 16位快速加法器设计
* 32位快速加法器设计
* 5位无符号阵列乘法器设计
* 乘法流水线设计
* 补码一位乘法器设计
* MIPS运算器设计
## 存储系统设计
* 汉字字库存储芯片扩展实验
* MIPS寄存器文件设计
* MIPS RAM设计
* 4路组相联cache设计
## RISC-V单总线CPU设计(现代时序)
* RISC-V指令译码器设计
* 单总线CPU微程序入口查找逻辑
* 单总线CPU微程序条件判别测试逻辑
* 单总线CPU微程序控制器设计
* 采用微程序的单总线CPU设计
* 现代时序硬布线控制器状态机设计
* 现代时序硬布线控制器设计
## 单总线RISC-V CPU设计(变长指令周期3级时序)
* RISC-V指令译码器设计
* 变长指令周期---时序发生器FSM设计
* 变长指令周期---时序发生器输出函数设计
* 硬布线控制器组合逻辑单元
* 变长指令周期---硬布线控制器设计
* 变长指令周期---单总线CPU设计
## RISC-V现代时序中断机制实现
* RISC-V指令译码器设计
* 支持中断的微程序入口查找逻辑
* 支持中断的微程序条件判别测试逻辑
* 支持中断的微程序控制器设计
* 支持中断的微程序单总线CPU设计
* 支持中断的现代时序硬布线控制器状态机设计
* 支持中断的现代时序硬布线控制器设计