# RESUMO

Segue o detalhamento de cada alteração feita para implementação das instruções.

---

## Arquivos alterados

- ALUController.sv
- BranchUnit.sv
- Controller.sv
- Datapath.sv
- RISC_V.sv
- RegPack.sv
- alu.sv
- datamemory.sv
- imm_Gen.sv
- assembler.py ([`verif`](/Risc-v-Pipeline/verif))
