ğŸ§® Calculadora Digital en Verilog

Universidad Nacional De Colombia - ElectrÃ³nica Digital I

ğŸ‘¨â€ğŸ’» Autores

Samuel HernÃ¡ndez - ...

Steven Sebastian Osorio Castro - 1022922007

Daniel Puentes - ...


Este proyecto implementa una calculadora digital basada en un SoC, desarrollada en Verilog y probada en FPGA. 
La calculadora ejecuta una operaciÃ³n seleccionada y finalmente transforma el resultado a decimal para su rÃ¡pida lectura.

Las operaciones implementadas son:

âœ–ï¸ MultiplicaciÃ³n binaria

â— DivisiÃ³n binaria

âˆš RaÃ­z cuadrada binaria

ğŸ”„ ConversiÃ³n Binario â†’ BCD (decimal)

Las cuatro operaciones fueron construidas siguiendo la metodologÃ­a del curso:

- Diagrama de flujo del algoritmo

- Diagrama ASM (mÃ¡quina de estados)

- Camino de datos

- Unidad de control

- InterconexiÃ³n como perifÃ©ricos en un SoC

- SimulaciÃ³n en GTKWave

- ImplementaciÃ³n final en FPGA

ğŸ“ Estructura Abreviada del Proyecto

```Bash
/design
  \firmware
  \rtl
    \peripheral_implementation
      \BCD_perip
        \diagrams
        \simulation
        \test_bench
        Makefile
        Readme.,d
        peripheral_BCD.v
      \diagrams
      \divider_perip
      \mult_perip
      \raiz_perip
      \uart_perip
    \raw_implementation
    \system_on_chip
  README.md
/docs
.gitignore
LISCENSE
README.md
```
Los mÃ³dulos principales pueden consultarse aquÃ­:

ğŸ”— [Periferico Multiplicador](rtl/peripheral_implementation/mult_perip/test_benches/peripheral_mult_TB.v)

ğŸ”— [Periferico Divisor](rtl/peripheral_implementation/divider_perip/test_benches/peripheral_div_TB.v)

ğŸ”— [Periferico Raiz Cuadrada](rtl/peripheral_implementation/raiz_perip/test_benches/peripheral_raiz_TB.v)

ğŸ”— [Periferico BCD](rtl/peripheral_implementation/BCD_perip/test_benches/peripheral_BCD_TB.v)

ğŸ”— [Periferico uart](rtl/peripheral_implementation/uart_perip/peripehral_uart.v)

ğŸ”— [system on chip SOC](rtl/system_on_chip/SOC.v)

ğŸ§© Arquitectura General

El sistema estÃ¡ basado en un procesador conectado a cuatro perifÃ©ricos dedicados.
El Address Decoder asigna un rango de direcciones a cada uno:

| PerifÃ©rico | DirecciÃ³n base |
| ---------- | -------------- |
| UART       | `0x400000`     |
| RaÃ­z       | `0x410000`     |
| Mult       | `0x420000`     |
| Div        | `0x430000`     |
| BINâ†’BCD    | `0x440000`     |

A continuaciÃ³n se muestra la arquitectura final del SoC:

<img width="981" height="1044" alt="structure" src="https://github.com/user-attachments/assets/ae8ba115-437f-4c17-b5ba-5e52e8ebaa5b" />

ğŸ§® PerifÃ©rico RaÃ­z Cuadrada

ğŸ“Œ Direcciones asignadas

| Registro | DirecciÃ³n   |
| -------- | ----------- |
| RR       | `0xXXXXX1`  |
| init     | `0xXXXXX10` |
| R        | `0xXXX100`  |
| Q        | `0xXX1000`  |
| done     | `0xX10000`  |


ğŸ“Œ Diagramas

<img width="1491" height="842" alt="raiz" src="https://github.com/user-attachments/assets/d6a4893a-ddfb-4a35-b869-e46d52146d98" />

<img width="1220" height="514" alt="diagrama_raiz" src="https://github.com/user-attachments/assets/e49955e7-5548-4584-bd24-3675601278fc" />



â— PerifÃ©rico DivisiÃ³n

Diagramas

<img width="1220" height="514" alt="diagrama_divider" src="https://github.com/user-attachments/assets/74a8145a-c958-473b-a676-06605a645dd8" />



âœ–ï¸ PerifÃ©rico MultiplicaciÃ³n

Diagramas

<img width="1220" height="514" alt="diagrama_mult" src="https://github.com/user-attachments/assets/57fb741d-6465-406d-961f-a9fa99610485" />



ğŸ”„ ConversiÃ³n BIN â†’ BCD

ğŸ“Œ Direcciones:

| Registro | DirecciÃ³n  |
| -------- | ---------- |
| BIN      | `0xXXXX04` |
| init     | `0xXXXX08` |
| UND      | `0xXXXX0C` |
| DEC      | `0xXXXX10` |
| CEN      | `0xXXXX14` |
| DONE     | `0xXXXX18` |

Diagramas

<img width="1848" height="832" alt="bcd" src="https://github.com/user-attachments/assets/b201b3f1-e8d5-4c7f-ad97-d2d28a16153e" />


<img width="1260" height="594" alt="diagrama_BCD" src="https://github.com/user-attachments/assets/cf29261b-6b31-46ed-9950-717b4215094c" />



ğŸ§ª SimulaciÃ³n

Cada perifÃ©rico fue comprobado mediante Makefile para compilar con iverilog

ğŸ› ï¸ ImplementaciÃ³n en FPGA

Luego de la simulaciÃ³n, el sistema completo fue cargado en una FPGA

ğŸ“š Referencia del curso

El diseÃ±o sigue la metodologÃ­a del texto DiseÃ±o de Sistemas Digitales â€” Carlos IvÃ¡n Camargo
(Adjuntado por el profesor y usado como guÃ­a conceptual). AdemÃ¡s, se utiliza como referencia el repositorio "digital_UN"
