0.6
2018.1
Apr  4 2018
18:43:17
/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/ProyectoALU_vivado/Proyecto_ALU/Proyecto_ALU.srcs/sim_1/imports/testbench/ALU_tb.vhd,1723240481,vhdl,,,,alu_tb,,,,,,,,
/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/ProyectoALU_vivado/Proyecto_ALU/Proyecto_ALU.srcs/sources_1/imports/src/components/sumador/sum1b.vhd,1722792260,vhdl,/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/ProyectoALU_vivado/Proyecto_ALU/Proyecto_ALU.srcs/sources_1/imports/src/components/sumador/sumNb.vhd,,,sum1b,,,,,,,,
/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/ProyectoALU_vivado/Proyecto_ALU/Proyecto_ALU.srcs/sources_1/imports/src/components/sumador/sumNb.vhd,1722792109,vhdl,/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/ProyectoALU_vivado/Proyecto_ALU/Proyecto_ALU.srcs/sources_1/imports/src/top/ALU.vhd,,,sumnb,,,,,,,,
/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/ProyectoALU_vivado/Proyecto_ALU/Proyecto_ALU.srcs/sources_1/imports/src/top/ALU.vhd,1723245806,vhdl,,,,alu,,,,,,,,
/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/ProyectoALU_vivado/Proyecto_ALU/Proyecto_ALU.srcs/sources_1/ip/vio_0_1/sim/vio_0.vhd,1723246105,vhdl,,,,vio_0,,,,,,,,
