module lab7(clk);
input clk;
endmodule