# Generated by Yosys 0.9 (git sha1 UNKNOWN, clang 6.0.0-1ubuntu2 -fPIC -Os)

.model carry_lookahead_adder_13bit
.inputs i_add1[0] i_add1[1] i_add1[2] i_add1[3] i_add1[4] i_add1[5] i_add1[6] i_add1[7] i_add1[8] i_add1[9] i_add1[10] i_add1[11] i_add1[12] i_add2[0] i_add2[1] i_add2[2] i_add2[3] i_add2[4] i_add2[5] i_add2[6] i_add2[7] i_add2[8] i_add2[9] i_add2[10] i_add2[11] i_add2[12]
.outputs o_result[0] o_result[1] o_result[2] o_result[3] o_result[4] o_result[5] o_result[6] o_result[7] o_result[8] o_result[9] o_result[10] o_result[11] o_result[12] o_result[13]
.gate NAND2X1 A=i_add2[0] B=i_add1[0] Y=_4_
.gate INVX1 A=_4_ Y=w_C[1]
.gate NAND2X1 A=i_add2[1] B=i_add1[1] Y=_5_
.gate NAND2X1 A=_4_ B=_5_ Y=_6_
.gate OAI21X1 A=i_add2[1] B=i_add1[1] C=_6_ Y=_7_
.gate INVX1 A=_7_ Y=w_C[2]
.gate NAND2X1 A=i_add2[2] B=i_add1[2] Y=_8_
.gate OR2X2 A=i_add2[1] B=i_add1[1] Y=_9_
.gate OR2X2 A=i_add2[2] B=i_add1[2] Y=_10_
.gate NAND3X1 A=_9_ B=_10_ C=_6_ Y=_11_
.gate NAND2X1 A=_8_ B=_11_ Y=w_C[3]
.gate OR2X2 A=i_add2[3] B=i_add1[3] Y=_12_
.gate NAND2X1 A=i_add2[3] B=i_add1[3] Y=_13_
.gate NAND3X1 A=_8_ B=_13_ C=_11_ Y=_14_
.gate AND2X2 A=_14_ B=_12_ Y=w_C[4]
.gate NAND2X1 A=i_add2[4] B=i_add1[4] Y=_15_
.gate OR2X2 A=i_add2[4] B=i_add1[4] Y=_16_
.gate NAND3X1 A=_12_ B=_16_ C=_14_ Y=_17_
.gate NAND2X1 A=_15_ B=_17_ Y=w_C[5]
.gate NOR2X1 A=i_add2[5] B=i_add1[5] Y=_18_
.gate INVX1 A=_18_ Y=_19_
.gate NAND2X1 A=i_add2[5] B=i_add1[5] Y=_20_
.gate NAND3X1 A=_15_ B=_20_ C=_17_ Y=_21_
.gate AND2X2 A=_21_ B=_19_ Y=w_C[6]
.gate INVX1 A=i_add2[6] Y=_22_
.gate INVX1 A=i_add1[6] Y=_23_
.gate NOR2X1 A=i_add2[6] B=i_add1[6] Y=_24_
.gate INVX1 A=_24_ Y=_25_
.gate NAND3X1 A=_19_ B=_25_ C=_21_ Y=_26_
.gate OAI21X1 A=_22_ B=_23_ C=_26_ Y=w_C[7]
.gate NOR2X1 A=i_add2[7] B=i_add1[7] Y=_27_
.gate INVX1 A=_27_ Y=_28_
.gate NOR2X1 A=_22_ B=_23_ Y=_29_
.gate INVX1 A=_29_ Y=_30_
.gate AND2X2 A=i_add2[7] B=i_add1[7] Y=_31_
.gate INVX1 A=_31_ Y=_32_
.gate NAND3X1 A=_30_ B=_32_ C=_26_ Y=_33_
.gate AND2X2 A=_33_ B=_28_ Y=w_C[8]
.gate INVX1 A=i_add2[8] Y=_34_
.gate INVX1 A=i_add1[8] Y=_35_
.gate NOR2X1 A=i_add2[8] B=i_add1[8] Y=_36_
.gate INVX1 A=_36_ Y=_37_
.gate NAND3X1 A=_28_ B=_37_ C=_33_ Y=_38_
.gate OAI21X1 A=_34_ B=_35_ C=_38_ Y=w_C[9]
.gate NOR2X1 A=_34_ B=_35_ Y=_39_
.gate INVX1 A=_39_ Y=_40_
.gate AND2X2 A=i_add2[9] B=i_add1[9] Y=_41_
.gate INVX1 A=_41_ Y=_42_
.gate NAND3X1 A=_40_ B=_42_ C=_38_ Y=_43_
.gate OAI21X1 A=i_add2[9] B=i_add1[9] C=_43_ Y=_44_
.gate INVX1 A=_44_ Y=w_C[10]
.gate NAND2X1 A=i_add2[10] B=i_add1[10] Y=_45_
.gate NOR2X1 A=i_add2[10] B=i_add1[10] Y=_46_
.gate OAI21X1 A=_46_ B=_44_ C=_45_ Y=w_C[11]
.gate OR2X2 A=i_add2[11] B=i_add1[11] Y=_47_
.gate NOR2X1 A=i_add2[9] B=i_add1[9] Y=_48_
.gate INVX1 A=_48_ Y=_49_
.gate INVX1 A=_46_ Y=_50_
.gate NAND3X1 A=_49_ B=_50_ C=_43_ Y=_51_
.gate NAND2X1 A=i_add2[11] B=i_add1[11] Y=_52_
.gate NAND3X1 A=_45_ B=_52_ C=_51_ Y=_0_
.gate AND2X2 A=_0_ B=_47_ Y=w_C[12]
.gate NAND2X1 A=i_add2[12] B=i_add1[12] Y=_1_
.gate OR2X2 A=i_add2[12] B=i_add1[12] Y=_2_
.gate NAND3X1 A=_47_ B=_2_ C=_0_ Y=_3_
.gate NAND2X1 A=_1_ B=_3_ Y=w_C[13]
.gate BUFX2 A=_53_[0] Y=o_result[0]
.gate BUFX2 A=_53_[1] Y=o_result[1]
.gate BUFX2 A=_53_[2] Y=o_result[2]
.gate BUFX2 A=_53_[3] Y=o_result[3]
.gate BUFX2 A=_53_[4] Y=o_result[4]
.gate BUFX2 A=_53_[5] Y=o_result[5]
.gate BUFX2 A=_53_[6] Y=o_result[6]
.gate BUFX2 A=_53_[7] Y=o_result[7]
.gate BUFX2 A=_53_[8] Y=o_result[8]
.gate BUFX2 A=_53_[9] Y=o_result[9]
.gate BUFX2 A=_53_[10] Y=o_result[10]
.gate BUFX2 A=_53_[11] Y=o_result[11]
.gate BUFX2 A=_53_[12] Y=o_result[12]
.gate BUFX2 A=w_C[13] Y=o_result[13]
.gate INVX1 A=w_C[4] Y=_57_
.gate OR2X2 A=i_add2[4] B=i_add1[4] Y=_58_
.gate NAND2X1 A=i_add2[4] B=i_add1[4] Y=_59_
.gate NAND3X1 A=_57_ B=_59_ C=_58_ Y=_60_
.gate NOR2X1 A=i_add2[4] B=i_add1[4] Y=_54_
.gate AND2X2 A=i_add2[4] B=i_add1[4] Y=_55_
.gate OAI21X1 A=_54_ B=_55_ C=w_C[4] Y=_56_
.gate NAND2X1 A=_56_ B=_60_ Y=_53_[4]
.gate INVX1 A=w_C[5] Y=_64_
.gate OR2X2 A=i_add2[5] B=i_add1[5] Y=_65_
.gate NAND2X1 A=i_add2[5] B=i_add1[5] Y=_66_
.gate NAND3X1 A=_64_ B=_66_ C=_65_ Y=_67_
.gate NOR2X1 A=i_add2[5] B=i_add1[5] Y=_61_
.gate AND2X2 A=i_add2[5] B=i_add1[5] Y=_62_
.gate OAI21X1 A=_61_ B=_62_ C=w_C[5] Y=_63_
.gate NAND2X1 A=_63_ B=_67_ Y=_53_[5]
.gate INVX1 A=w_C[6] Y=_71_
.gate OR2X2 A=i_add2[6] B=i_add1[6] Y=_72_
.gate NAND2X1 A=i_add2[6] B=i_add1[6] Y=_73_
.gate NAND3X1 A=_71_ B=_73_ C=_72_ Y=_74_
.gate NOR2X1 A=i_add2[6] B=i_add1[6] Y=_68_
.gate AND2X2 A=i_add2[6] B=i_add1[6] Y=_69_
.gate OAI21X1 A=_68_ B=_69_ C=w_C[6] Y=_70_
.gate NAND2X1 A=_70_ B=_74_ Y=_53_[6]
.gate INVX1 A=w_C[7] Y=_78_
.gate OR2X2 A=i_add2[7] B=i_add1[7] Y=_79_
.gate NAND2X1 A=i_add2[7] B=i_add1[7] Y=_80_
.gate NAND3X1 A=_78_ B=_80_ C=_79_ Y=_81_
.gate NOR2X1 A=i_add2[7] B=i_add1[7] Y=_75_
.gate AND2X2 A=i_add2[7] B=i_add1[7] Y=_76_
.gate OAI21X1 A=_75_ B=_76_ C=w_C[7] Y=_77_
.gate NAND2X1 A=_77_ B=_81_ Y=_53_[7]
.gate INVX1 A=w_C[8] Y=_85_
.gate OR2X2 A=i_add2[8] B=i_add1[8] Y=_86_
.gate NAND2X1 A=i_add2[8] B=i_add1[8] Y=_87_
.gate NAND3X1 A=_85_ B=_87_ C=_86_ Y=_88_
.gate NOR2X1 A=i_add2[8] B=i_add1[8] Y=_82_
.gate AND2X2 A=i_add2[8] B=i_add1[8] Y=_83_
.gate OAI21X1 A=_82_ B=_83_ C=w_C[8] Y=_84_
.gate NAND2X1 A=_84_ B=_88_ Y=_53_[8]
.gate INVX1 A=w_C[9] Y=_92_
.gate OR2X2 A=i_add2[9] B=i_add1[9] Y=_93_
.gate NAND2X1 A=i_add2[9] B=i_add1[9] Y=_94_
.gate NAND3X1 A=_92_ B=_94_ C=_93_ Y=_95_
.gate NOR2X1 A=i_add2[9] B=i_add1[9] Y=_89_
.gate AND2X2 A=i_add2[9] B=i_add1[9] Y=_90_
.gate OAI21X1 A=_89_ B=_90_ C=w_C[9] Y=_91_
.gate NAND2X1 A=_91_ B=_95_ Y=_53_[9]
.gate INVX1 A=w_C[10] Y=_99_
.gate OR2X2 A=i_add2[10] B=i_add1[10] Y=_100_
.gate NAND2X1 A=i_add2[10] B=i_add1[10] Y=_101_
.gate NAND3X1 A=_99_ B=_101_ C=_100_ Y=_102_
.gate NOR2X1 A=i_add2[10] B=i_add1[10] Y=_96_
.gate AND2X2 A=i_add2[10] B=i_add1[10] Y=_97_
.gate OAI21X1 A=_96_ B=_97_ C=w_C[10] Y=_98_
.gate NAND2X1 A=_98_ B=_102_ Y=_53_[10]
.gate INVX1 A=w_C[11] Y=_106_
.gate OR2X2 A=i_add2[11] B=i_add1[11] Y=_107_
.gate NAND2X1 A=i_add2[11] B=i_add1[11] Y=_108_
.gate NAND3X1 A=_106_ B=_108_ C=_107_ Y=_109_
.gate NOR2X1 A=i_add2[11] B=i_add1[11] Y=_103_
.gate AND2X2 A=i_add2[11] B=i_add1[11] Y=_104_
.gate OAI21X1 A=_103_ B=_104_ C=w_C[11] Y=_105_
.gate NAND2X1 A=_105_ B=_109_ Y=_53_[11]
.gate INVX1 A=w_C[12] Y=_113_
.gate OR2X2 A=i_add2[12] B=i_add1[12] Y=_114_
.gate NAND2X1 A=i_add2[12] B=i_add1[12] Y=_115_
.gate NAND3X1 A=_113_ B=_115_ C=_114_ Y=_116_
.gate NOR2X1 A=i_add2[12] B=i_add1[12] Y=_110_
.gate AND2X2 A=i_add2[12] B=i_add1[12] Y=_111_
.gate OAI21X1 A=_110_ B=_111_ C=w_C[12] Y=_112_
.gate NAND2X1 A=_112_ B=_116_ Y=_53_[12]
.gate INVX1 A=gnd Y=_120_
.gate OR2X2 A=i_add2[0] B=i_add1[0] Y=_121_
.gate NAND2X1 A=i_add2[0] B=i_add1[0] Y=_122_
.gate NAND3X1 A=_120_ B=_122_ C=_121_ Y=_123_
.gate NOR2X1 A=i_add2[0] B=i_add1[0] Y=_117_
.gate AND2X2 A=i_add2[0] B=i_add1[0] Y=_118_
.gate OAI21X1 A=_117_ B=_118_ C=gnd Y=_119_
.gate NAND2X1 A=_119_ B=_123_ Y=_53_[0]
.gate INVX1 A=w_C[1] Y=_127_
.gate OR2X2 A=i_add2[1] B=i_add1[1] Y=_128_
.gate NAND2X1 A=i_add2[1] B=i_add1[1] Y=_129_
.gate NAND3X1 A=_127_ B=_129_ C=_128_ Y=_130_
.gate NOR2X1 A=i_add2[1] B=i_add1[1] Y=_124_
.gate AND2X2 A=i_add2[1] B=i_add1[1] Y=_125_
.gate OAI21X1 A=_124_ B=_125_ C=w_C[1] Y=_126_
.gate NAND2X1 A=_126_ B=_130_ Y=_53_[1]
.gate INVX1 A=w_C[2] Y=_134_
.gate OR2X2 A=i_add2[2] B=i_add1[2] Y=_135_
.gate NAND2X1 A=i_add2[2] B=i_add1[2] Y=_136_
.gate NAND3X1 A=_134_ B=_136_ C=_135_ Y=_137_
.gate NOR2X1 A=i_add2[2] B=i_add1[2] Y=_131_
.gate AND2X2 A=i_add2[2] B=i_add1[2] Y=_132_
.gate OAI21X1 A=_131_ B=_132_ C=w_C[2] Y=_133_
.gate NAND2X1 A=_133_ B=_137_ Y=_53_[2]
.gate INVX1 A=w_C[3] Y=_141_
.gate OR2X2 A=i_add2[3] B=i_add1[3] Y=_142_
.gate NAND2X1 A=i_add2[3] B=i_add1[3] Y=_143_
.gate NAND3X1 A=_141_ B=_143_ C=_142_ Y=_144_
.gate NOR2X1 A=i_add2[3] B=i_add1[3] Y=_138_
.gate AND2X2 A=i_add2[3] B=i_add1[3] Y=_139_
.gate OAI21X1 A=_138_ B=_139_ C=w_C[3] Y=_140_
.gate NAND2X1 A=_140_ B=_144_ Y=_53_[3]
.gate BUFX2 A=w_C[13] Y=_53_[13]
.gate BUFX2 A=gnd Y=w_C[0]
.end
