module register(
	input [31:0] d,
	input clk,
	input en,
	output [31:0] q
	);