TimeQuest Timing Analyzer report for ALU
Tue Jul 21 19:21:40 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK'
 26. Fast Model Hold: 'CLOCK'
 27. Fast Model Minimum Pulse Width: 'CLOCK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ALU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 150.76 MHz ; 150.76 MHz      ; CLOCK      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -5.633 ; -10972.297    ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -7067.060             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                        ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -5.633 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 6.732      ;
; -5.604 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 6.696      ;
; -5.576 ; lpm_dff:B_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 6.675      ;
; -5.506 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[1]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.025      ; 6.567      ;
; -5.496 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 6.555      ;
; -5.477 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[1]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 6.531      ;
; -5.463 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.072      ; 6.571      ;
; -5.457 ; lpm_dff:A_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 6.516      ;
; -5.456 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[10] ; CLOCK        ; CLOCK       ; 1.000        ; 0.034      ; 6.526      ;
; -5.449 ; lpm_dff:B_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[1]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.025      ; 6.510      ;
; -5.442 ; lpm_dff:B_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 6.541      ;
; -5.438 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.059      ; 6.533      ;
; -5.427 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[10] ; CLOCK        ; CLOCK       ; 1.000        ; 0.027      ; 6.490      ;
; -5.412 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 6.477      ;
; -5.399 ; lpm_dff:B_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[10] ; CLOCK        ; CLOCK       ; 1.000        ; 0.034      ; 6.469      ;
; -5.398 ; lpm_dff:IR|dffs[5]     ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 6.455      ;
; -5.397 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 6.496      ;
; -5.395 ; lpm_dff:B_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.048      ; 6.479      ;
; -5.375 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[17] ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 6.467      ;
; -5.366 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.019      ; 6.421      ;
; -5.354 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.011     ; 6.379      ;
; -5.350 ; lpm_dff:B_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 6.442      ;
; -5.346 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[17] ; CLOCK        ; CLOCK       ; 1.000        ; 0.049      ; 6.431      ;
; -5.323 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 6.387      ;
; -5.322 ; lpm_dff:B_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 6.381      ;
; -5.321 ; lpm_dff:A_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.019      ; 6.376      ;
; -5.321 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.038      ; 6.395      ;
; -5.320 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 6.384      ;
; -5.318 ; lpm_dff:A_REG|dffs[15] ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 6.386      ;
; -5.318 ; lpm_dff:B_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[17] ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 6.410      ;
; -5.315 ; lpm_dff:B_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 6.407      ;
; -5.315 ; lpm_dff:B_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[1]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.025      ; 6.376      ;
; -5.315 ; lpm_dff:A_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.011     ; 6.340      ;
; -5.315 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.027      ; 6.378      ;
; -5.311 ; lpm_dff:B_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 6.410      ;
; -5.309 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.033      ; 6.378      ;
; -5.307 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 6.399      ;
; -5.301 ; lpm_dff:IR|dffs[5]     ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.053      ; 6.390      ;
; -5.297 ; lpm_dff:A_REG|dffs[18] ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 6.363      ;
; -5.294 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.020      ; 6.350      ;
; -5.294 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 6.351      ;
; -5.293 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.024      ; 6.353      ;
; -5.291 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 6.348      ;
; -5.286 ; lpm_dff:A_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 6.385      ;
; -5.286 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.020      ; 6.342      ;
; -5.280 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.026      ; 6.342      ;
; -5.278 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[15] ; CLOCK        ; CLOCK       ; 1.000        ; 0.061      ; 6.375      ;
; -5.278 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; 0.049      ; 6.363      ;
; -5.275 ; lpm_dff:IR|dffs[5]     ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.027      ; 6.338      ;
; -5.270 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[1]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.025      ; 6.331      ;
; -5.270 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.022      ; 6.328      ;
; -5.268 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[1]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.034      ; 6.338      ;
; -5.266 ; lpm_dff:B_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 6.330      ;
; -5.265 ; lpm_dff:B_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[10] ; CLOCK        ; CLOCK       ; 1.000        ; 0.034      ; 6.335      ;
; -5.263 ; lpm_dff:B_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 6.327      ;
; -5.258 ; lpm_dff:B_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.027      ; 6.321      ;
; -5.258 ; lpm_dff:A_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[15] ; CLOCK        ; CLOCK       ; 1.000        ; 0.061      ; 6.355      ;
; -5.257 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.015     ; 6.278      ;
; -5.254 ; lpm_dff:IR|dffs[5]     ; lpm_dff:ALU_OUT|dffs[17] ; CLOCK        ; CLOCK       ; 1.000        ; 0.050      ; 6.340      ;
; -5.254 ; lpm_dff:A_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 6.346      ;
; -5.253 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 6.319      ;
; -5.253 ; lpm_dff:B_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.014      ; 6.303      ;
; -5.252 ; lpm_dff:B_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.033      ; 6.321      ;
; -5.250 ; lpm_dff:B_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 6.342      ;
; -5.250 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.052      ; 6.338      ;
; -5.249 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 6.341      ;
; -5.249 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[15] ; CLOCK        ; CLOCK       ; 1.000        ; 0.054      ; 6.339      ;
; -5.242 ; lpm_dff:B_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 6.307      ;
; -5.238 ; lpm_dff:B_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.059      ; 6.333      ;
; -5.236 ; lpm_dff:A_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 6.283      ;
; -5.233 ; lpm_dff:A_REG|dffs[15] ; lpm_dff:ALU_OUT|dffs[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 6.265      ;
; -5.224 ; lpm_dff:A_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 6.323      ;
; -5.224 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 6.283      ;
; -5.222 ; lpm_dff:B_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.059      ; 6.317      ;
; -5.221 ; lpm_dff:B_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[15] ; CLOCK        ; CLOCK       ; 1.000        ; 0.061      ; 6.318      ;
; -5.220 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[10] ; CLOCK        ; CLOCK       ; 1.000        ; 0.034      ; 6.290      ;
; -5.218 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[10] ; CLOCK        ; CLOCK       ; 1.000        ; 0.043      ; 6.297      ;
; -5.210 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 6.276      ;
; -5.208 ; lpm_dff:B_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.022      ; 6.266      ;
; -5.207 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 6.237      ;
; -5.205 ; lpm_dff:IR|dffs[15]    ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.052      ; 6.293      ;
; -5.204 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[11] ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 6.269      ;
; -5.196 ; lpm_dff:B_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 6.262      ;
; -5.195 ; lpm_dff:B_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.015     ; 6.216      ;
; -5.195 ; lpm_dff:A_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[15] ; CLOCK        ; CLOCK       ; 1.000        ; 0.061      ; 6.292      ;
; -5.193 ; lpm_dff:IR|dffs[5]     ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 6.252      ;
; -5.191 ; lpm_dff:A_REG|dffs[15] ; lpm_dff:ALU_OUT|dffs[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 6.221      ;
; -5.191 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[15] ; CLOCK        ; CLOCK       ; 1.000        ; 0.070      ; 6.297      ;
; -5.191 ; lpm_dff:A_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 6.283      ;
; -5.185 ; lpm_dff:A_REG|dffs[29] ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.046      ; 6.267      ;
; -5.184 ; lpm_dff:B_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[17] ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 6.276      ;
; -5.181 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 6.240      ;
; -5.180 ; lpm_dff:B_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[1]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 6.234      ;
; -5.175 ; lpm_dff:IR|dffs[7]     ; lpm_dff:ALU_OUT|dffs[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.025      ; 6.236      ;
; -5.175 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[11] ; CLOCK        ; CLOCK       ; 1.000        ; 0.022      ; 6.233      ;
; -5.173 ; lpm_dff:B_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.022      ; 6.231      ;
; -5.172 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.059      ; 6.267      ;
; -5.172 ; lpm_dff:A_REG|dffs[21] ; lpm_dff:ALU_OUT|dffs[17] ; CLOCK        ; CLOCK       ; 1.000        ; 0.048      ; 6.256      ;
; -5.169 ; lpm_dff:B_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[1]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 6.223      ;
; -5.169 ; lpm_dff:B_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 6.234      ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PC:inst2|lpm_dff:inst|dffs[2]                                               ; PC:inst2|lpm_dff:inst|dffs[2]                                               ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 5.026 ; 5.026 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLOCK      ; -0.267 ; -0.267 ; Rise       ; CLOCK           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; do_update       ; CLOCK      ; 10.399 ; 10.399 ; Rise       ; CLOCK           ;
; eq              ; CLOCK      ; 13.798 ; 13.798 ; Rise       ; CLOCK           ;
; inst_cache_en   ; CLOCK      ; 10.988 ; 10.988 ; Rise       ; CLOCK           ;
; instr[*]        ; CLOCK      ; 9.201  ; 9.201  ; Rise       ; CLOCK           ;
;  instr[0]       ; CLOCK      ; 8.086  ; 8.086  ; Rise       ; CLOCK           ;
;  instr[1]       ; CLOCK      ; 9.201  ; 9.201  ; Rise       ; CLOCK           ;
;  instr[2]       ; CLOCK      ; 8.203  ; 8.203  ; Rise       ; CLOCK           ;
;  instr[3]       ; CLOCK      ; 8.605  ; 8.605  ; Rise       ; CLOCK           ;
;  instr[4]       ; CLOCK      ; 8.876  ; 8.876  ; Rise       ; CLOCK           ;
;  instr[5]       ; CLOCK      ; 8.506  ; 8.506  ; Rise       ; CLOCK           ;
;  instr[6]       ; CLOCK      ; 8.223  ; 8.223  ; Rise       ; CLOCK           ;
;  instr[7]       ; CLOCK      ; 9.024  ; 9.024  ; Rise       ; CLOCK           ;
;  instr[8]       ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  instr[9]       ; CLOCK      ; 7.148  ; 7.148  ; Rise       ; CLOCK           ;
;  instr[10]      ; CLOCK      ; 7.911  ; 7.911  ; Rise       ; CLOCK           ;
;  instr[11]      ; CLOCK      ; 8.565  ; 8.565  ; Rise       ; CLOCK           ;
;  instr[12]      ; CLOCK      ; 7.877  ; 7.877  ; Rise       ; CLOCK           ;
;  instr[13]      ; CLOCK      ; 8.057  ; 8.057  ; Rise       ; CLOCK           ;
;  instr[14]      ; CLOCK      ; 7.847  ; 7.847  ; Rise       ; CLOCK           ;
;  instr[15]      ; CLOCK      ; 8.088  ; 8.088  ; Rise       ; CLOCK           ;
;  instr[16]      ; CLOCK      ; 8.436  ; 8.436  ; Rise       ; CLOCK           ;
;  instr[17]      ; CLOCK      ; 8.726  ; 8.726  ; Rise       ; CLOCK           ;
;  instr[18]      ; CLOCK      ; 8.157  ; 8.157  ; Rise       ; CLOCK           ;
;  instr[19]      ; CLOCK      ; 8.795  ; 8.795  ; Rise       ; CLOCK           ;
; is_shamt_load   ; CLOCK      ; 11.395 ; 11.395 ; Rise       ; CLOCK           ;
; overflow        ; CLOCK      ; 14.154 ; 14.154 ; Rise       ; CLOCK           ;
; pc[*]           ; CLOCK      ; 10.626 ; 10.626 ; Rise       ; CLOCK           ;
;  pc[2]          ; CLOCK      ; 9.504  ; 9.504  ; Rise       ; CLOCK           ;
;  pc[3]          ; CLOCK      ; 8.432  ; 8.432  ; Rise       ; CLOCK           ;
;  pc[4]          ; CLOCK      ; 10.625 ; 10.625 ; Rise       ; CLOCK           ;
;  pc[5]          ; CLOCK      ; 9.829  ; 9.829  ; Rise       ; CLOCK           ;
;  pc[6]          ; CLOCK      ; 9.814  ; 9.814  ; Rise       ; CLOCK           ;
;  pc[7]          ; CLOCK      ; 10.626 ; 10.626 ; Rise       ; CLOCK           ;
;  pc[8]          ; CLOCK      ; 10.337 ; 10.337 ; Rise       ; CLOCK           ;
;  pc[9]          ; CLOCK      ; 8.604  ; 8.604  ; Rise       ; CLOCK           ;
;  pc[10]         ; CLOCK      ; 9.533  ; 9.533  ; Rise       ; CLOCK           ;
;  pc[11]         ; CLOCK      ; 9.546  ; 9.546  ; Rise       ; CLOCK           ;
;  pc[12]         ; CLOCK      ; 9.541  ; 9.541  ; Rise       ; CLOCK           ;
;  pc[13]         ; CLOCK      ; 9.210  ; 9.210  ; Rise       ; CLOCK           ;
;  pc[14]         ; CLOCK      ; 7.960  ; 7.960  ; Rise       ; CLOCK           ;
;  pc[15]         ; CLOCK      ; 8.087  ; 8.087  ; Rise       ; CLOCK           ;
;  pc[16]         ; CLOCK      ; 8.108  ; 8.108  ; Rise       ; CLOCK           ;
;  pc[17]         ; CLOCK      ; 8.320  ; 8.320  ; Rise       ; CLOCK           ;
;  pc[18]         ; CLOCK      ; 7.760  ; 7.760  ; Rise       ; CLOCK           ;
;  pc[19]         ; CLOCK      ; 7.750  ; 7.750  ; Rise       ; CLOCK           ;
;  pc[20]         ; CLOCK      ; 7.983  ; 7.983  ; Rise       ; CLOCK           ;
;  pc[21]         ; CLOCK      ; 7.986  ; 7.986  ; Rise       ; CLOCK           ;
;  pc[22]         ; CLOCK      ; 7.825  ; 7.825  ; Rise       ; CLOCK           ;
;  pc[23]         ; CLOCK      ; 7.746  ; 7.746  ; Rise       ; CLOCK           ;
;  pc[24]         ; CLOCK      ; 7.859  ; 7.859  ; Rise       ; CLOCK           ;
;  pc[25]         ; CLOCK      ; 7.826  ; 7.826  ; Rise       ; CLOCK           ;
;  pc[26]         ; CLOCK      ; 8.006  ; 8.006  ; Rise       ; CLOCK           ;
;  pc[27]         ; CLOCK      ; 7.982  ; 7.982  ; Rise       ; CLOCK           ;
;  pc[28]         ; CLOCK      ; 7.717  ; 7.717  ; Rise       ; CLOCK           ;
;  pc[29]         ; CLOCK      ; 7.772  ; 7.772  ; Rise       ; CLOCK           ;
;  pc[30]         ; CLOCK      ; 7.825  ; 7.825  ; Rise       ; CLOCK           ;
;  pc[31]         ; CLOCK      ; 8.049  ; 8.049  ; Rise       ; CLOCK           ;
; reg_write       ; CLOCK      ; 8.678  ; 8.678  ; Rise       ; CLOCK           ;
; sgn             ; CLOCK      ; 15.565 ; 15.565 ; Rise       ; CLOCK           ;
; write_date[*]   ; CLOCK      ; 12.581 ; 12.581 ; Rise       ; CLOCK           ;
;  write_date[0]  ; CLOCK      ; 11.314 ; 11.314 ; Rise       ; CLOCK           ;
;  write_date[1]  ; CLOCK      ; 11.564 ; 11.564 ; Rise       ; CLOCK           ;
;  write_date[2]  ; CLOCK      ; 12.152 ; 12.152 ; Rise       ; CLOCK           ;
;  write_date[3]  ; CLOCK      ; 12.134 ; 12.134 ; Rise       ; CLOCK           ;
;  write_date[4]  ; CLOCK      ; 11.176 ; 11.176 ; Rise       ; CLOCK           ;
;  write_date[5]  ; CLOCK      ; 12.581 ; 12.581 ; Rise       ; CLOCK           ;
;  write_date[6]  ; CLOCK      ; 11.426 ; 11.426 ; Rise       ; CLOCK           ;
;  write_date[7]  ; CLOCK      ; 12.103 ; 12.103 ; Rise       ; CLOCK           ;
;  write_date[8]  ; CLOCK      ; 11.589 ; 11.589 ; Rise       ; CLOCK           ;
;  write_date[9]  ; CLOCK      ; 11.928 ; 11.928 ; Rise       ; CLOCK           ;
;  write_date[10] ; CLOCK      ; 11.134 ; 11.134 ; Rise       ; CLOCK           ;
;  write_date[11] ; CLOCK      ; 11.560 ; 11.560 ; Rise       ; CLOCK           ;
;  write_date[12] ; CLOCK      ; 10.165 ; 10.165 ; Rise       ; CLOCK           ;
;  write_date[13] ; CLOCK      ; 11.353 ; 11.353 ; Rise       ; CLOCK           ;
;  write_date[14] ; CLOCK      ; 10.876 ; 10.876 ; Rise       ; CLOCK           ;
;  write_date[15] ; CLOCK      ; 10.918 ; 10.918 ; Rise       ; CLOCK           ;
;  write_date[16] ; CLOCK      ; 11.298 ; 11.298 ; Rise       ; CLOCK           ;
;  write_date[17] ; CLOCK      ; 10.691 ; 10.691 ; Rise       ; CLOCK           ;
;  write_date[18] ; CLOCK      ; 10.239 ; 10.239 ; Rise       ; CLOCK           ;
;  write_date[19] ; CLOCK      ; 10.881 ; 10.881 ; Rise       ; CLOCK           ;
;  write_date[20] ; CLOCK      ; 10.538 ; 10.538 ; Rise       ; CLOCK           ;
;  write_date[21] ; CLOCK      ; 10.228 ; 10.228 ; Rise       ; CLOCK           ;
;  write_date[22] ; CLOCK      ; 10.935 ; 10.935 ; Rise       ; CLOCK           ;
;  write_date[23] ; CLOCK      ; 10.871 ; 10.871 ; Rise       ; CLOCK           ;
;  write_date[24] ; CLOCK      ; 11.402 ; 11.402 ; Rise       ; CLOCK           ;
;  write_date[25] ; CLOCK      ; 10.669 ; 10.669 ; Rise       ; CLOCK           ;
;  write_date[26] ; CLOCK      ; 10.970 ; 10.970 ; Rise       ; CLOCK           ;
;  write_date[27] ; CLOCK      ; 11.220 ; 11.220 ; Rise       ; CLOCK           ;
;  write_date[28] ; CLOCK      ; 10.049 ; 10.049 ; Rise       ; CLOCK           ;
;  write_date[29] ; CLOCK      ; 10.789 ; 10.789 ; Rise       ; CLOCK           ;
;  write_date[30] ; CLOCK      ; 10.687 ; 10.687 ; Rise       ; CLOCK           ;
;  write_date[31] ; CLOCK      ; 11.368 ; 11.368 ; Rise       ; CLOCK           ;
; zero            ; CLOCK      ; 17.656 ; 17.656 ; Rise       ; CLOCK           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; do_update       ; CLOCK      ; 10.120 ; 10.120 ; Rise       ; CLOCK           ;
; eq              ; CLOCK      ; 10.671 ; 10.671 ; Rise       ; CLOCK           ;
; inst_cache_en   ; CLOCK      ; 10.804 ; 10.804 ; Rise       ; CLOCK           ;
; instr[*]        ; CLOCK      ; 7.148  ; 7.148  ; Rise       ; CLOCK           ;
;  instr[0]       ; CLOCK      ; 8.086  ; 8.086  ; Rise       ; CLOCK           ;
;  instr[1]       ; CLOCK      ; 9.201  ; 9.201  ; Rise       ; CLOCK           ;
;  instr[2]       ; CLOCK      ; 8.203  ; 8.203  ; Rise       ; CLOCK           ;
;  instr[3]       ; CLOCK      ; 8.605  ; 8.605  ; Rise       ; CLOCK           ;
;  instr[4]       ; CLOCK      ; 8.876  ; 8.876  ; Rise       ; CLOCK           ;
;  instr[5]       ; CLOCK      ; 8.506  ; 8.506  ; Rise       ; CLOCK           ;
;  instr[6]       ; CLOCK      ; 8.223  ; 8.223  ; Rise       ; CLOCK           ;
;  instr[7]       ; CLOCK      ; 9.024  ; 9.024  ; Rise       ; CLOCK           ;
;  instr[8]       ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  instr[9]       ; CLOCK      ; 7.148  ; 7.148  ; Rise       ; CLOCK           ;
;  instr[10]      ; CLOCK      ; 7.911  ; 7.911  ; Rise       ; CLOCK           ;
;  instr[11]      ; CLOCK      ; 8.565  ; 8.565  ; Rise       ; CLOCK           ;
;  instr[12]      ; CLOCK      ; 7.877  ; 7.877  ; Rise       ; CLOCK           ;
;  instr[13]      ; CLOCK      ; 8.057  ; 8.057  ; Rise       ; CLOCK           ;
;  instr[14]      ; CLOCK      ; 7.847  ; 7.847  ; Rise       ; CLOCK           ;
;  instr[15]      ; CLOCK      ; 8.088  ; 8.088  ; Rise       ; CLOCK           ;
;  instr[16]      ; CLOCK      ; 8.436  ; 8.436  ; Rise       ; CLOCK           ;
;  instr[17]      ; CLOCK      ; 8.726  ; 8.726  ; Rise       ; CLOCK           ;
;  instr[18]      ; CLOCK      ; 8.157  ; 8.157  ; Rise       ; CLOCK           ;
;  instr[19]      ; CLOCK      ; 8.795  ; 8.795  ; Rise       ; CLOCK           ;
; is_shamt_load   ; CLOCK      ; 10.407 ; 10.407 ; Rise       ; CLOCK           ;
; overflow        ; CLOCK      ; 9.887  ; 9.887  ; Rise       ; CLOCK           ;
; pc[*]           ; CLOCK      ; 7.717  ; 7.717  ; Rise       ; CLOCK           ;
;  pc[2]          ; CLOCK      ; 9.504  ; 9.504  ; Rise       ; CLOCK           ;
;  pc[3]          ; CLOCK      ; 8.432  ; 8.432  ; Rise       ; CLOCK           ;
;  pc[4]          ; CLOCK      ; 10.625 ; 10.625 ; Rise       ; CLOCK           ;
;  pc[5]          ; CLOCK      ; 9.829  ; 9.829  ; Rise       ; CLOCK           ;
;  pc[6]          ; CLOCK      ; 9.814  ; 9.814  ; Rise       ; CLOCK           ;
;  pc[7]          ; CLOCK      ; 10.626 ; 10.626 ; Rise       ; CLOCK           ;
;  pc[8]          ; CLOCK      ; 10.337 ; 10.337 ; Rise       ; CLOCK           ;
;  pc[9]          ; CLOCK      ; 8.604  ; 8.604  ; Rise       ; CLOCK           ;
;  pc[10]         ; CLOCK      ; 9.533  ; 9.533  ; Rise       ; CLOCK           ;
;  pc[11]         ; CLOCK      ; 9.546  ; 9.546  ; Rise       ; CLOCK           ;
;  pc[12]         ; CLOCK      ; 9.541  ; 9.541  ; Rise       ; CLOCK           ;
;  pc[13]         ; CLOCK      ; 9.210  ; 9.210  ; Rise       ; CLOCK           ;
;  pc[14]         ; CLOCK      ; 7.960  ; 7.960  ; Rise       ; CLOCK           ;
;  pc[15]         ; CLOCK      ; 8.087  ; 8.087  ; Rise       ; CLOCK           ;
;  pc[16]         ; CLOCK      ; 8.108  ; 8.108  ; Rise       ; CLOCK           ;
;  pc[17]         ; CLOCK      ; 8.320  ; 8.320  ; Rise       ; CLOCK           ;
;  pc[18]         ; CLOCK      ; 7.760  ; 7.760  ; Rise       ; CLOCK           ;
;  pc[19]         ; CLOCK      ; 7.750  ; 7.750  ; Rise       ; CLOCK           ;
;  pc[20]         ; CLOCK      ; 7.983  ; 7.983  ; Rise       ; CLOCK           ;
;  pc[21]         ; CLOCK      ; 7.986  ; 7.986  ; Rise       ; CLOCK           ;
;  pc[22]         ; CLOCK      ; 7.825  ; 7.825  ; Rise       ; CLOCK           ;
;  pc[23]         ; CLOCK      ; 7.746  ; 7.746  ; Rise       ; CLOCK           ;
;  pc[24]         ; CLOCK      ; 7.859  ; 7.859  ; Rise       ; CLOCK           ;
;  pc[25]         ; CLOCK      ; 7.826  ; 7.826  ; Rise       ; CLOCK           ;
;  pc[26]         ; CLOCK      ; 8.006  ; 8.006  ; Rise       ; CLOCK           ;
;  pc[27]         ; CLOCK      ; 7.982  ; 7.982  ; Rise       ; CLOCK           ;
;  pc[28]         ; CLOCK      ; 7.717  ; 7.717  ; Rise       ; CLOCK           ;
;  pc[29]         ; CLOCK      ; 7.772  ; 7.772  ; Rise       ; CLOCK           ;
;  pc[30]         ; CLOCK      ; 7.825  ; 7.825  ; Rise       ; CLOCK           ;
;  pc[31]         ; CLOCK      ; 8.049  ; 8.049  ; Rise       ; CLOCK           ;
; reg_write       ; CLOCK      ; 8.535  ; 8.535  ; Rise       ; CLOCK           ;
; sgn             ; CLOCK      ; 10.712 ; 10.712 ; Rise       ; CLOCK           ;
; write_date[*]   ; CLOCK      ; 8.190  ; 8.190  ; Rise       ; CLOCK           ;
;  write_date[0]  ; CLOCK      ; 9.068  ; 9.068  ; Rise       ; CLOCK           ;
;  write_date[1]  ; CLOCK      ; 10.086 ; 10.086 ; Rise       ; CLOCK           ;
;  write_date[2]  ; CLOCK      ; 11.147 ; 11.147 ; Rise       ; CLOCK           ;
;  write_date[3]  ; CLOCK      ; 10.536 ; 10.536 ; Rise       ; CLOCK           ;
;  write_date[4]  ; CLOCK      ; 9.774  ; 9.774  ; Rise       ; CLOCK           ;
;  write_date[5]  ; CLOCK      ; 10.602 ; 10.602 ; Rise       ; CLOCK           ;
;  write_date[6]  ; CLOCK      ; 9.830  ; 9.830  ; Rise       ; CLOCK           ;
;  write_date[7]  ; CLOCK      ; 10.235 ; 10.235 ; Rise       ; CLOCK           ;
;  write_date[8]  ; CLOCK      ; 10.091 ; 10.091 ; Rise       ; CLOCK           ;
;  write_date[9]  ; CLOCK      ; 10.639 ; 10.639 ; Rise       ; CLOCK           ;
;  write_date[10] ; CLOCK      ; 9.778  ; 9.778  ; Rise       ; CLOCK           ;
;  write_date[11] ; CLOCK      ; 9.340  ; 9.340  ; Rise       ; CLOCK           ;
;  write_date[12] ; CLOCK      ; 8.190  ; 8.190  ; Rise       ; CLOCK           ;
;  write_date[13] ; CLOCK      ; 9.137  ; 9.137  ; Rise       ; CLOCK           ;
;  write_date[14] ; CLOCK      ; 9.547  ; 9.547  ; Rise       ; CLOCK           ;
;  write_date[15] ; CLOCK      ; 9.550  ; 9.550  ; Rise       ; CLOCK           ;
;  write_date[16] ; CLOCK      ; 9.758  ; 9.758  ; Rise       ; CLOCK           ;
;  write_date[17] ; CLOCK      ; 9.331  ; 9.331  ; Rise       ; CLOCK           ;
;  write_date[18] ; CLOCK      ; 8.872  ; 8.872  ; Rise       ; CLOCK           ;
;  write_date[19] ; CLOCK      ; 9.770  ; 9.770  ; Rise       ; CLOCK           ;
;  write_date[20] ; CLOCK      ; 9.569  ; 9.569  ; Rise       ; CLOCK           ;
;  write_date[21] ; CLOCK      ; 8.861  ; 8.861  ; Rise       ; CLOCK           ;
;  write_date[22] ; CLOCK      ; 9.783  ; 9.783  ; Rise       ; CLOCK           ;
;  write_date[23] ; CLOCK      ; 8.657  ; 8.657  ; Rise       ; CLOCK           ;
;  write_date[24] ; CLOCK      ; 9.182  ; 9.182  ; Rise       ; CLOCK           ;
;  write_date[25] ; CLOCK      ; 8.449  ; 8.449  ; Rise       ; CLOCK           ;
;  write_date[26] ; CLOCK      ; 9.819  ; 9.819  ; Rise       ; CLOCK           ;
;  write_date[27] ; CLOCK      ; 10.250 ; 10.250 ; Rise       ; CLOCK           ;
;  write_date[28] ; CLOCK      ; 8.882  ; 8.882  ; Rise       ; CLOCK           ;
;  write_date[29] ; CLOCK      ; 9.831  ; 9.831  ; Rise       ; CLOCK           ;
;  write_date[30] ; CLOCK      ; 9.327  ; 9.327  ; Rise       ; CLOCK           ;
;  write_date[31] ; CLOCK      ; 10.006 ; 10.006 ; Rise       ; CLOCK           ;
; zero            ; CLOCK      ; 11.185 ; 11.185 ; Rise       ; CLOCK           ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+------------+---------------+----+--------+--------+----+
; Input Port ; Output Port   ; RR ; RF     ; FR     ; FF ;
+------------+---------------+----+--------+--------+----+
; RESET      ; inst_cache_en ;    ; 10.769 ; 10.769 ;    ;
+------------+---------------+----+--------+--------+----+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+------------+---------------+----+--------+--------+----+
; Input Port ; Output Port   ; RR ; RF     ; FR     ; FF ;
+------------+---------------+----+--------+--------+----+
; RESET      ; inst_cache_en ;    ; 10.769 ; 10.769 ;    ;
+------------+---------------+----+--------+--------+----+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -2.093 ; -3735.459     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -7067.060             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                     ;
+--------+-------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.093 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.062      ; 3.187      ;
; -2.074 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 3.162      ;
; -2.055 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.020      ; 3.107      ;
; -2.045 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[10]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 3.109      ;
; -2.041 ; lpm_dff:B_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.062      ; 3.135      ;
; -2.039 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[1]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 3.094      ;
; -2.035 ; lpm_dff:A_REG|dffs[2]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.020      ; 3.087      ;
; -2.026 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[10]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.026      ; 3.084      ;
; -2.020 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[1]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.017      ; 3.069      ;
; -2.017 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 3.077      ;
; -2.010 ; lpm_dff:A_REG|dffs[4]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.071      ; 3.113      ;
; -2.004 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.014     ; 3.022      ;
; -1.998 ; PC:inst2|lpm_dff:inst|dffs[7] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a28~porta_address_reg5  ; CLOCK        ; CLOCK       ; 1.000        ; 0.085      ; 3.082      ;
; -1.993 ; lpm_dff:B_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[10]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 3.057      ;
; -1.987 ; lpm_dff:B_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[1]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 3.042      ;
; -1.984 ; PC:inst2|lpm_dff:inst|dffs[7] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a111~porta_address_reg5 ; CLOCK        ; CLOCK       ; 1.000        ; 0.089      ; 3.072      ;
; -1.984 ; lpm_dff:A_REG|dffs[2]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.014     ; 3.002      ;
; -1.979 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[20]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.026      ; 3.037      ;
; -1.977 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[19]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.026      ; 3.035      ;
; -1.975 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[17]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 3.063      ;
; -1.975 ; lpm_dff:A_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.062      ; 3.069      ;
; -1.970 ; lpm_dff:B_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.062      ; 3.064      ;
; -1.965 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 3.027      ;
; -1.960 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[20]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.020      ; 3.012      ;
; -1.959 ; lpm_dff:A_REG|dffs[4]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.037      ; 3.028      ;
; -1.958 ; PC:inst2|lpm_dff:inst|dffs[3] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a71~porta_address_reg1  ; CLOCK        ; CLOCK       ; 1.000        ; 0.014      ; 2.971      ;
; -1.958 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[19]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.020      ; 3.010      ;
; -1.957 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[15]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.061      ; 3.050      ;
; -1.956 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[17]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.050      ; 3.038      ;
; -1.954 ; PC:inst2|lpm_dff:inst|dffs[5] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a6~porta_address_reg3   ; CLOCK        ; CLOCK       ; 1.000        ; 0.062      ; 3.015      ;
; -1.954 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.059      ; 3.045      ;
; -1.953 ; PC:inst2|lpm_dff:inst|dffs[3] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a1~porta_address_reg1   ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 2.980      ;
; -1.953 ; PC:inst2|lpm_dff:inst|dffs[7] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a119~porta_address_reg5 ; CLOCK        ; CLOCK       ; 1.000        ; 0.095      ; 3.047      ;
; -1.951 ; lpm_dff:B_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.020      ; 3.003      ;
; -1.950 ; lpm_dff:B_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.062      ; 3.044      ;
; -1.949 ; PC:inst2|lpm_dff:inst|dffs[3] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a74~porta_address_reg1  ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 2.976      ;
; -1.947 ; PC:inst2|lpm_dff:inst|dffs[5] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a105~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 3.024      ;
; -1.946 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[11]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.027      ; 3.005      ;
; -1.946 ; lpm_dff:B_REG|dffs[6]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.047      ; 3.025      ;
; -1.946 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.024      ; 3.002      ;
; -1.944 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[10]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.010     ; 2.966      ;
; -1.942 ; PC:inst2|lpm_dff:inst|dffs[5] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a11~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.052      ; 2.993      ;
; -1.939 ; lpm_dff:A_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 2.992      ;
; -1.938 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[1]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; -0.019     ; 2.951      ;
; -1.938 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[15]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.055      ; 3.025      ;
; -1.936 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[28]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.026      ; 2.994      ;
; -1.935 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.053      ; 3.020      ;
; -1.933 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[30]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.027      ; 2.992      ;
; -1.929 ; lpm_dff:B_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 3.017      ;
; -1.927 ; lpm_dff:A_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[10]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 2.991      ;
; -1.927 ; lpm_dff:B_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[20]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.026      ; 2.985      ;
; -1.927 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[11]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 2.980      ;
; -1.926 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[25]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 3.014      ;
; -1.926 ; lpm_dff:B_REG|dffs[4]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 3.014      ;
; -1.925 ; lpm_dff:B_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[19]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.026      ; 2.983      ;
; -1.923 ; lpm_dff:A_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.010      ; 2.965      ;
; -1.923 ; lpm_dff:A_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.062      ; 3.017      ;
; -1.923 ; lpm_dff:B_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[17]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 3.011      ;
; -1.922 ; lpm_dff:B_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[10]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 2.986      ;
; -1.921 ; lpm_dff:A_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[1]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 2.976      ;
; -1.920 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[24]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.027      ; 2.979      ;
; -1.917 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[28]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.020      ; 2.969      ;
; -1.916 ; lpm_dff:B_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[1]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 2.971      ;
; -1.914 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[30]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 2.967      ;
; -1.913 ; lpm_dff:B_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 2.975      ;
; -1.911 ; PC:inst2|lpm_dff:inst|dffs[3] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a109~porta_address_reg1 ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 2.950      ;
; -1.911 ; lpm_dff:A_REG|dffs[4]         ; lpm_dff:ALU_OUT|dffs[10]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.041      ; 2.984      ;
; -1.907 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[25]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.050      ; 2.989      ;
; -1.906 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.022      ; 2.960      ;
; -1.905 ; lpm_dff:A_REG|dffs[4]         ; lpm_dff:ALU_OUT|dffs[1]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 2.969      ;
; -1.905 ; lpm_dff:B_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[15]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.061      ; 2.998      ;
; -1.903 ; lpm_dff:B_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[10]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.010     ; 2.925      ;
; -1.902 ; lpm_dff:B_REG|dffs[2]         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 2.990      ;
; -1.902 ; lpm_dff:B_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.059      ; 2.993      ;
; -1.901 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[24]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 2.954      ;
; -1.899 ; lpm_dff:B_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 2.959      ;
; -1.897 ; lpm_dff:A_REG|dffs[15]        ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.033      ; 2.962      ;
; -1.897 ; lpm_dff:B_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[1]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; -0.019     ; 2.910      ;
; -1.895 ; lpm_dff:B_REG|dffs[6]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 2.940      ;
; -1.894 ; lpm_dff:B_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[11]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.027      ; 2.953      ;
; -1.894 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.017      ; 2.943      ;
; -1.893 ; lpm_dff:A_REG|dffs[2]         ; lpm_dff:ALU_OUT|dffs[10]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.010     ; 2.915      ;
; -1.891 ; lpm_dff:A_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[10]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.009     ; 2.914      ;
; -1.889 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[30]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.015     ; 2.906      ;
; -1.887 ; lpm_dff:A_REG|dffs[2]         ; lpm_dff:ALU_OUT|dffs[1]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; -0.019     ; 2.900      ;
; -1.885 ; lpm_dff:A_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[1]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; -0.018     ; 2.899      ;
; -1.884 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[7]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.062      ; 2.978      ;
; -1.884 ; lpm_dff:B_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[28]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.026      ; 2.942      ;
; -1.883 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[0]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.027      ; 2.942      ;
; -1.882 ; lpm_dff:A_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.013     ; 2.901      ;
; -1.881 ; lpm_dff:B_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[10]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.026      ; 2.939      ;
; -1.881 ; lpm_dff:B_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.014     ; 2.899      ;
; -1.881 ; lpm_dff:B_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[30]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.027      ; 2.940      ;
; -1.879 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[8]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 2.941      ;
; -1.879 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[28]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.016     ; 2.895      ;
; -1.878 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[20]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.016     ; 2.894      ;
; -1.877 ; lpm_dff:B_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.022      ; 2.931      ;
; -1.876 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[19]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.016     ; 2.892      ;
; -1.875 ; lpm_dff:A_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[10]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.020     ; 2.887      ;
; -1.875 ; lpm_dff:A_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[10]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 2.939      ;
+--------+-------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PC:inst2|lpm_dff:inst|dffs[2]                                               ; PC:inst2|lpm_dff:inst|dffs[2]                                               ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 2.111 ; 2.111 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 0.141 ; 0.141 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; do_update       ; CLOCK      ; 5.648 ; 5.648 ; Rise       ; CLOCK           ;
; eq              ; CLOCK      ; 7.083 ; 7.083 ; Rise       ; CLOCK           ;
; inst_cache_en   ; CLOCK      ; 5.827 ; 5.827 ; Rise       ; CLOCK           ;
; instr[*]        ; CLOCK      ; 5.004 ; 5.004 ; Rise       ; CLOCK           ;
;  instr[0]       ; CLOCK      ; 4.490 ; 4.490 ; Rise       ; CLOCK           ;
;  instr[1]       ; CLOCK      ; 5.004 ; 5.004 ; Rise       ; CLOCK           ;
;  instr[2]       ; CLOCK      ; 4.665 ; 4.665 ; Rise       ; CLOCK           ;
;  instr[3]       ; CLOCK      ; 4.778 ; 4.778 ; Rise       ; CLOCK           ;
;  instr[4]       ; CLOCK      ; 4.783 ; 4.783 ; Rise       ; CLOCK           ;
;  instr[5]       ; CLOCK      ; 4.674 ; 4.674 ; Rise       ; CLOCK           ;
;  instr[6]       ; CLOCK      ; 4.539 ; 4.539 ; Rise       ; CLOCK           ;
;  instr[7]       ; CLOCK      ; 4.929 ; 4.929 ; Rise       ; CLOCK           ;
;  instr[8]       ; CLOCK      ; 4.809 ; 4.809 ; Rise       ; CLOCK           ;
;  instr[9]       ; CLOCK      ; 4.073 ; 4.073 ; Rise       ; CLOCK           ;
;  instr[10]      ; CLOCK      ; 4.370 ; 4.370 ; Rise       ; CLOCK           ;
;  instr[11]      ; CLOCK      ; 4.697 ; 4.697 ; Rise       ; CLOCK           ;
;  instr[12]      ; CLOCK      ; 4.380 ; 4.380 ; Rise       ; CLOCK           ;
;  instr[13]      ; CLOCK      ; 4.466 ; 4.466 ; Rise       ; CLOCK           ;
;  instr[14]      ; CLOCK      ; 4.374 ; 4.374 ; Rise       ; CLOCK           ;
;  instr[15]      ; CLOCK      ; 4.457 ; 4.457 ; Rise       ; CLOCK           ;
;  instr[16]      ; CLOCK      ; 4.668 ; 4.668 ; Rise       ; CLOCK           ;
;  instr[17]      ; CLOCK      ; 4.799 ; 4.799 ; Rise       ; CLOCK           ;
;  instr[18]      ; CLOCK      ; 4.566 ; 4.566 ; Rise       ; CLOCK           ;
;  instr[19]      ; CLOCK      ; 4.737 ; 4.737 ; Rise       ; CLOCK           ;
; is_shamt_load   ; CLOCK      ; 6.066 ; 6.066 ; Rise       ; CLOCK           ;
; overflow        ; CLOCK      ; 7.249 ; 7.249 ; Rise       ; CLOCK           ;
; pc[*]           ; CLOCK      ; 5.917 ; 5.917 ; Rise       ; CLOCK           ;
;  pc[2]          ; CLOCK      ; 5.313 ; 5.313 ; Rise       ; CLOCK           ;
;  pc[3]          ; CLOCK      ; 4.698 ; 4.698 ; Rise       ; CLOCK           ;
;  pc[4]          ; CLOCK      ; 5.917 ; 5.917 ; Rise       ; CLOCK           ;
;  pc[5]          ; CLOCK      ; 5.410 ; 5.410 ; Rise       ; CLOCK           ;
;  pc[6]          ; CLOCK      ; 5.415 ; 5.415 ; Rise       ; CLOCK           ;
;  pc[7]          ; CLOCK      ; 5.846 ; 5.846 ; Rise       ; CLOCK           ;
;  pc[8]          ; CLOCK      ; 5.718 ; 5.718 ; Rise       ; CLOCK           ;
;  pc[9]          ; CLOCK      ; 4.743 ; 4.743 ; Rise       ; CLOCK           ;
;  pc[10]         ; CLOCK      ; 5.294 ; 5.294 ; Rise       ; CLOCK           ;
;  pc[11]         ; CLOCK      ; 5.234 ; 5.234 ; Rise       ; CLOCK           ;
;  pc[12]         ; CLOCK      ; 5.267 ; 5.267 ; Rise       ; CLOCK           ;
;  pc[13]         ; CLOCK      ; 5.100 ; 5.100 ; Rise       ; CLOCK           ;
;  pc[14]         ; CLOCK      ; 4.428 ; 4.428 ; Rise       ; CLOCK           ;
;  pc[15]         ; CLOCK      ; 4.496 ; 4.496 ; Rise       ; CLOCK           ;
;  pc[16]         ; CLOCK      ; 4.500 ; 4.500 ; Rise       ; CLOCK           ;
;  pc[17]         ; CLOCK      ; 4.638 ; 4.638 ; Rise       ; CLOCK           ;
;  pc[18]         ; CLOCK      ; 4.389 ; 4.389 ; Rise       ; CLOCK           ;
;  pc[19]         ; CLOCK      ; 4.334 ; 4.334 ; Rise       ; CLOCK           ;
;  pc[20]         ; CLOCK      ; 4.441 ; 4.441 ; Rise       ; CLOCK           ;
;  pc[21]         ; CLOCK      ; 4.443 ; 4.443 ; Rise       ; CLOCK           ;
;  pc[22]         ; CLOCK      ; 4.396 ; 4.396 ; Rise       ; CLOCK           ;
;  pc[23]         ; CLOCK      ; 4.335 ; 4.335 ; Rise       ; CLOCK           ;
;  pc[24]         ; CLOCK      ; 4.386 ; 4.386 ; Rise       ; CLOCK           ;
;  pc[25]         ; CLOCK      ; 4.399 ; 4.399 ; Rise       ; CLOCK           ;
;  pc[26]         ; CLOCK      ; 4.462 ; 4.462 ; Rise       ; CLOCK           ;
;  pc[27]         ; CLOCK      ; 4.442 ; 4.442 ; Rise       ; CLOCK           ;
;  pc[28]         ; CLOCK      ; 4.312 ; 4.312 ; Rise       ; CLOCK           ;
;  pc[29]         ; CLOCK      ; 4.349 ; 4.349 ; Rise       ; CLOCK           ;
;  pc[30]         ; CLOCK      ; 4.394 ; 4.394 ; Rise       ; CLOCK           ;
;  pc[31]         ; CLOCK      ; 4.475 ; 4.475 ; Rise       ; CLOCK           ;
; reg_write       ; CLOCK      ; 4.709 ; 4.709 ; Rise       ; CLOCK           ;
; sgn             ; CLOCK      ; 7.905 ; 7.905 ; Rise       ; CLOCK           ;
; write_date[*]   ; CLOCK      ; 6.546 ; 6.546 ; Rise       ; CLOCK           ;
;  write_date[0]  ; CLOCK      ; 5.959 ; 5.959 ; Rise       ; CLOCK           ;
;  write_date[1]  ; CLOCK      ; 6.075 ; 6.075 ; Rise       ; CLOCK           ;
;  write_date[2]  ; CLOCK      ; 6.402 ; 6.402 ; Rise       ; CLOCK           ;
;  write_date[3]  ; CLOCK      ; 6.377 ; 6.377 ; Rise       ; CLOCK           ;
;  write_date[4]  ; CLOCK      ; 5.986 ; 5.986 ; Rise       ; CLOCK           ;
;  write_date[5]  ; CLOCK      ; 6.546 ; 6.546 ; Rise       ; CLOCK           ;
;  write_date[6]  ; CLOCK      ; 6.015 ; 6.015 ; Rise       ; CLOCK           ;
;  write_date[7]  ; CLOCK      ; 6.339 ; 6.339 ; Rise       ; CLOCK           ;
;  write_date[8]  ; CLOCK      ; 6.115 ; 6.115 ; Rise       ; CLOCK           ;
;  write_date[9]  ; CLOCK      ; 6.309 ; 6.309 ; Rise       ; CLOCK           ;
;  write_date[10] ; CLOCK      ; 5.915 ; 5.915 ; Rise       ; CLOCK           ;
;  write_date[11] ; CLOCK      ; 6.095 ; 6.095 ; Rise       ; CLOCK           ;
;  write_date[12] ; CLOCK      ; 5.532 ; 5.532 ; Rise       ; CLOCK           ;
;  write_date[13] ; CLOCK      ; 6.010 ; 6.010 ; Rise       ; CLOCK           ;
;  write_date[14] ; CLOCK      ; 5.819 ; 5.819 ; Rise       ; CLOCK           ;
;  write_date[15] ; CLOCK      ; 5.813 ; 5.813 ; Rise       ; CLOCK           ;
;  write_date[16] ; CLOCK      ; 5.979 ; 5.979 ; Rise       ; CLOCK           ;
;  write_date[17] ; CLOCK      ; 5.709 ; 5.709 ; Rise       ; CLOCK           ;
;  write_date[18] ; CLOCK      ; 5.550 ; 5.550 ; Rise       ; CLOCK           ;
;  write_date[19] ; CLOCK      ; 5.824 ; 5.824 ; Rise       ; CLOCK           ;
;  write_date[20] ; CLOCK      ; 5.686 ; 5.686 ; Rise       ; CLOCK           ;
;  write_date[21] ; CLOCK      ; 5.534 ; 5.534 ; Rise       ; CLOCK           ;
;  write_date[22] ; CLOCK      ; 5.827 ; 5.827 ; Rise       ; CLOCK           ;
;  write_date[23] ; CLOCK      ; 5.792 ; 5.792 ; Rise       ; CLOCK           ;
;  write_date[24] ; CLOCK      ; 6.040 ; 6.040 ; Rise       ; CLOCK           ;
;  write_date[25] ; CLOCK      ; 5.689 ; 5.689 ; Rise       ; CLOCK           ;
;  write_date[26] ; CLOCK      ; 5.838 ; 5.838 ; Rise       ; CLOCK           ;
;  write_date[27] ; CLOCK      ; 5.952 ; 5.952 ; Rise       ; CLOCK           ;
;  write_date[28] ; CLOCK      ; 5.395 ; 5.395 ; Rise       ; CLOCK           ;
;  write_date[29] ; CLOCK      ; 5.817 ; 5.817 ; Rise       ; CLOCK           ;
;  write_date[30] ; CLOCK      ; 5.695 ; 5.695 ; Rise       ; CLOCK           ;
;  write_date[31] ; CLOCK      ; 6.015 ; 6.015 ; Rise       ; CLOCK           ;
; zero            ; CLOCK      ; 8.894 ; 8.894 ; Rise       ; CLOCK           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; do_update       ; CLOCK      ; 5.547 ; 5.547 ; Rise       ; CLOCK           ;
; eq              ; CLOCK      ; 5.687 ; 5.687 ; Rise       ; CLOCK           ;
; inst_cache_en   ; CLOCK      ; 5.728 ; 5.728 ; Rise       ; CLOCK           ;
; instr[*]        ; CLOCK      ; 4.073 ; 4.073 ; Rise       ; CLOCK           ;
;  instr[0]       ; CLOCK      ; 4.490 ; 4.490 ; Rise       ; CLOCK           ;
;  instr[1]       ; CLOCK      ; 5.004 ; 5.004 ; Rise       ; CLOCK           ;
;  instr[2]       ; CLOCK      ; 4.665 ; 4.665 ; Rise       ; CLOCK           ;
;  instr[3]       ; CLOCK      ; 4.778 ; 4.778 ; Rise       ; CLOCK           ;
;  instr[4]       ; CLOCK      ; 4.783 ; 4.783 ; Rise       ; CLOCK           ;
;  instr[5]       ; CLOCK      ; 4.674 ; 4.674 ; Rise       ; CLOCK           ;
;  instr[6]       ; CLOCK      ; 4.539 ; 4.539 ; Rise       ; CLOCK           ;
;  instr[7]       ; CLOCK      ; 4.929 ; 4.929 ; Rise       ; CLOCK           ;
;  instr[8]       ; CLOCK      ; 4.809 ; 4.809 ; Rise       ; CLOCK           ;
;  instr[9]       ; CLOCK      ; 4.073 ; 4.073 ; Rise       ; CLOCK           ;
;  instr[10]      ; CLOCK      ; 4.370 ; 4.370 ; Rise       ; CLOCK           ;
;  instr[11]      ; CLOCK      ; 4.697 ; 4.697 ; Rise       ; CLOCK           ;
;  instr[12]      ; CLOCK      ; 4.380 ; 4.380 ; Rise       ; CLOCK           ;
;  instr[13]      ; CLOCK      ; 4.466 ; 4.466 ; Rise       ; CLOCK           ;
;  instr[14]      ; CLOCK      ; 4.374 ; 4.374 ; Rise       ; CLOCK           ;
;  instr[15]      ; CLOCK      ; 4.457 ; 4.457 ; Rise       ; CLOCK           ;
;  instr[16]      ; CLOCK      ; 4.668 ; 4.668 ; Rise       ; CLOCK           ;
;  instr[17]      ; CLOCK      ; 4.799 ; 4.799 ; Rise       ; CLOCK           ;
;  instr[18]      ; CLOCK      ; 4.566 ; 4.566 ; Rise       ; CLOCK           ;
;  instr[19]      ; CLOCK      ; 4.737 ; 4.737 ; Rise       ; CLOCK           ;
; is_shamt_load   ; CLOCK      ; 5.579 ; 5.579 ; Rise       ; CLOCK           ;
; overflow        ; CLOCK      ; 5.184 ; 5.184 ; Rise       ; CLOCK           ;
; pc[*]           ; CLOCK      ; 4.312 ; 4.312 ; Rise       ; CLOCK           ;
;  pc[2]          ; CLOCK      ; 5.313 ; 5.313 ; Rise       ; CLOCK           ;
;  pc[3]          ; CLOCK      ; 4.698 ; 4.698 ; Rise       ; CLOCK           ;
;  pc[4]          ; CLOCK      ; 5.917 ; 5.917 ; Rise       ; CLOCK           ;
;  pc[5]          ; CLOCK      ; 5.410 ; 5.410 ; Rise       ; CLOCK           ;
;  pc[6]          ; CLOCK      ; 5.415 ; 5.415 ; Rise       ; CLOCK           ;
;  pc[7]          ; CLOCK      ; 5.846 ; 5.846 ; Rise       ; CLOCK           ;
;  pc[8]          ; CLOCK      ; 5.718 ; 5.718 ; Rise       ; CLOCK           ;
;  pc[9]          ; CLOCK      ; 4.743 ; 4.743 ; Rise       ; CLOCK           ;
;  pc[10]         ; CLOCK      ; 5.294 ; 5.294 ; Rise       ; CLOCK           ;
;  pc[11]         ; CLOCK      ; 5.234 ; 5.234 ; Rise       ; CLOCK           ;
;  pc[12]         ; CLOCK      ; 5.267 ; 5.267 ; Rise       ; CLOCK           ;
;  pc[13]         ; CLOCK      ; 5.100 ; 5.100 ; Rise       ; CLOCK           ;
;  pc[14]         ; CLOCK      ; 4.428 ; 4.428 ; Rise       ; CLOCK           ;
;  pc[15]         ; CLOCK      ; 4.496 ; 4.496 ; Rise       ; CLOCK           ;
;  pc[16]         ; CLOCK      ; 4.500 ; 4.500 ; Rise       ; CLOCK           ;
;  pc[17]         ; CLOCK      ; 4.638 ; 4.638 ; Rise       ; CLOCK           ;
;  pc[18]         ; CLOCK      ; 4.389 ; 4.389 ; Rise       ; CLOCK           ;
;  pc[19]         ; CLOCK      ; 4.334 ; 4.334 ; Rise       ; CLOCK           ;
;  pc[20]         ; CLOCK      ; 4.441 ; 4.441 ; Rise       ; CLOCK           ;
;  pc[21]         ; CLOCK      ; 4.443 ; 4.443 ; Rise       ; CLOCK           ;
;  pc[22]         ; CLOCK      ; 4.396 ; 4.396 ; Rise       ; CLOCK           ;
;  pc[23]         ; CLOCK      ; 4.335 ; 4.335 ; Rise       ; CLOCK           ;
;  pc[24]         ; CLOCK      ; 4.386 ; 4.386 ; Rise       ; CLOCK           ;
;  pc[25]         ; CLOCK      ; 4.399 ; 4.399 ; Rise       ; CLOCK           ;
;  pc[26]         ; CLOCK      ; 4.462 ; 4.462 ; Rise       ; CLOCK           ;
;  pc[27]         ; CLOCK      ; 4.442 ; 4.442 ; Rise       ; CLOCK           ;
;  pc[28]         ; CLOCK      ; 4.312 ; 4.312 ; Rise       ; CLOCK           ;
;  pc[29]         ; CLOCK      ; 4.349 ; 4.349 ; Rise       ; CLOCK           ;
;  pc[30]         ; CLOCK      ; 4.394 ; 4.394 ; Rise       ; CLOCK           ;
;  pc[31]         ; CLOCK      ; 4.475 ; 4.475 ; Rise       ; CLOCK           ;
; reg_write       ; CLOCK      ; 4.625 ; 4.625 ; Rise       ; CLOCK           ;
; sgn             ; CLOCK      ; 5.622 ; 5.622 ; Rise       ; CLOCK           ;
; write_date[*]   ; CLOCK      ; 4.586 ; 4.586 ; Rise       ; CLOCK           ;
;  write_date[0]  ; CLOCK      ; 4.920 ; 4.920 ; Rise       ; CLOCK           ;
;  write_date[1]  ; CLOCK      ; 5.363 ; 5.363 ; Rise       ; CLOCK           ;
;  write_date[2]  ; CLOCK      ; 5.915 ; 5.915 ; Rise       ; CLOCK           ;
;  write_date[3]  ; CLOCK      ; 5.631 ; 5.631 ; Rise       ; CLOCK           ;
;  write_date[4]  ; CLOCK      ; 5.310 ; 5.310 ; Rise       ; CLOCK           ;
;  write_date[5]  ; CLOCK      ; 5.623 ; 5.623 ; Rise       ; CLOCK           ;
;  write_date[6]  ; CLOCK      ; 5.260 ; 5.260 ; Rise       ; CLOCK           ;
;  write_date[7]  ; CLOCK      ; 5.505 ; 5.505 ; Rise       ; CLOCK           ;
;  write_date[8]  ; CLOCK      ; 5.403 ; 5.403 ; Rise       ; CLOCK           ;
;  write_date[9]  ; CLOCK      ; 5.697 ; 5.697 ; Rise       ; CLOCK           ;
;  write_date[10] ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  write_date[11] ; CLOCK      ; 5.030 ; 5.030 ; Rise       ; CLOCK           ;
;  write_date[12] ; CLOCK      ; 4.586 ; 4.586 ; Rise       ; CLOCK           ;
;  write_date[13] ; CLOCK      ; 4.948 ; 4.948 ; Rise       ; CLOCK           ;
;  write_date[14] ; CLOCK      ; 5.170 ; 5.170 ; Rise       ; CLOCK           ;
;  write_date[15] ; CLOCK      ; 5.156 ; 5.156 ; Rise       ; CLOCK           ;
;  write_date[16] ; CLOCK      ; 5.244 ; 5.244 ; Rise       ; CLOCK           ;
;  write_date[17] ; CLOCK      ; 5.055 ; 5.055 ; Rise       ; CLOCK           ;
;  write_date[18] ; CLOCK      ; 4.895 ; 4.895 ; Rise       ; CLOCK           ;
;  write_date[19] ; CLOCK      ; 5.262 ; 5.262 ; Rise       ; CLOCK           ;
;  write_date[20] ; CLOCK      ; 5.196 ; 5.196 ; Rise       ; CLOCK           ;
;  write_date[21] ; CLOCK      ; 4.878 ; 4.878 ; Rise       ; CLOCK           ;
;  write_date[22] ; CLOCK      ; 5.245 ; 5.245 ; Rise       ; CLOCK           ;
;  write_date[23] ; CLOCK      ; 4.731 ; 4.731 ; Rise       ; CLOCK           ;
;  write_date[24] ; CLOCK      ; 4.976 ; 4.976 ; Rise       ; CLOCK           ;
;  write_date[25] ; CLOCK      ; 4.623 ; 4.623 ; Rise       ; CLOCK           ;
;  write_date[26] ; CLOCK      ; 5.255 ; 5.255 ; Rise       ; CLOCK           ;
;  write_date[27] ; CLOCK      ; 5.461 ; 5.461 ; Rise       ; CLOCK           ;
;  write_date[28] ; CLOCK      ; 4.807 ; 4.807 ; Rise       ; CLOCK           ;
;  write_date[29] ; CLOCK      ; 5.333 ; 5.333 ; Rise       ; CLOCK           ;
;  write_date[30] ; CLOCK      ; 5.041 ; 5.041 ; Rise       ; CLOCK           ;
;  write_date[31] ; CLOCK      ; 5.361 ; 5.361 ; Rise       ; CLOCK           ;
; zero            ; CLOCK      ; 5.897 ; 5.897 ; Rise       ; CLOCK           ;
+-----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 5.479 ; 5.479 ;    ;
+------------+---------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 5.479 ; 5.479 ;    ;
+------------+---------------+----+-------+-------+----+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.633     ; 0.215 ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -5.633     ; 0.215 ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -10972.297 ; 0.0   ; 0.0      ; 0.0     ; -7067.06            ;
;  CLOCK           ; -10972.297 ; 0.000 ; N/A      ; N/A     ; -7067.060           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 5.026 ; 5.026 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 0.141 ; 0.141 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; do_update       ; CLOCK      ; 10.399 ; 10.399 ; Rise       ; CLOCK           ;
; eq              ; CLOCK      ; 13.798 ; 13.798 ; Rise       ; CLOCK           ;
; inst_cache_en   ; CLOCK      ; 10.988 ; 10.988 ; Rise       ; CLOCK           ;
; instr[*]        ; CLOCK      ; 9.201  ; 9.201  ; Rise       ; CLOCK           ;
;  instr[0]       ; CLOCK      ; 8.086  ; 8.086  ; Rise       ; CLOCK           ;
;  instr[1]       ; CLOCK      ; 9.201  ; 9.201  ; Rise       ; CLOCK           ;
;  instr[2]       ; CLOCK      ; 8.203  ; 8.203  ; Rise       ; CLOCK           ;
;  instr[3]       ; CLOCK      ; 8.605  ; 8.605  ; Rise       ; CLOCK           ;
;  instr[4]       ; CLOCK      ; 8.876  ; 8.876  ; Rise       ; CLOCK           ;
;  instr[5]       ; CLOCK      ; 8.506  ; 8.506  ; Rise       ; CLOCK           ;
;  instr[6]       ; CLOCK      ; 8.223  ; 8.223  ; Rise       ; CLOCK           ;
;  instr[7]       ; CLOCK      ; 9.024  ; 9.024  ; Rise       ; CLOCK           ;
;  instr[8]       ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  instr[9]       ; CLOCK      ; 7.148  ; 7.148  ; Rise       ; CLOCK           ;
;  instr[10]      ; CLOCK      ; 7.911  ; 7.911  ; Rise       ; CLOCK           ;
;  instr[11]      ; CLOCK      ; 8.565  ; 8.565  ; Rise       ; CLOCK           ;
;  instr[12]      ; CLOCK      ; 7.877  ; 7.877  ; Rise       ; CLOCK           ;
;  instr[13]      ; CLOCK      ; 8.057  ; 8.057  ; Rise       ; CLOCK           ;
;  instr[14]      ; CLOCK      ; 7.847  ; 7.847  ; Rise       ; CLOCK           ;
;  instr[15]      ; CLOCK      ; 8.088  ; 8.088  ; Rise       ; CLOCK           ;
;  instr[16]      ; CLOCK      ; 8.436  ; 8.436  ; Rise       ; CLOCK           ;
;  instr[17]      ; CLOCK      ; 8.726  ; 8.726  ; Rise       ; CLOCK           ;
;  instr[18]      ; CLOCK      ; 8.157  ; 8.157  ; Rise       ; CLOCK           ;
;  instr[19]      ; CLOCK      ; 8.795  ; 8.795  ; Rise       ; CLOCK           ;
; is_shamt_load   ; CLOCK      ; 11.395 ; 11.395 ; Rise       ; CLOCK           ;
; overflow        ; CLOCK      ; 14.154 ; 14.154 ; Rise       ; CLOCK           ;
; pc[*]           ; CLOCK      ; 10.626 ; 10.626 ; Rise       ; CLOCK           ;
;  pc[2]          ; CLOCK      ; 9.504  ; 9.504  ; Rise       ; CLOCK           ;
;  pc[3]          ; CLOCK      ; 8.432  ; 8.432  ; Rise       ; CLOCK           ;
;  pc[4]          ; CLOCK      ; 10.625 ; 10.625 ; Rise       ; CLOCK           ;
;  pc[5]          ; CLOCK      ; 9.829  ; 9.829  ; Rise       ; CLOCK           ;
;  pc[6]          ; CLOCK      ; 9.814  ; 9.814  ; Rise       ; CLOCK           ;
;  pc[7]          ; CLOCK      ; 10.626 ; 10.626 ; Rise       ; CLOCK           ;
;  pc[8]          ; CLOCK      ; 10.337 ; 10.337 ; Rise       ; CLOCK           ;
;  pc[9]          ; CLOCK      ; 8.604  ; 8.604  ; Rise       ; CLOCK           ;
;  pc[10]         ; CLOCK      ; 9.533  ; 9.533  ; Rise       ; CLOCK           ;
;  pc[11]         ; CLOCK      ; 9.546  ; 9.546  ; Rise       ; CLOCK           ;
;  pc[12]         ; CLOCK      ; 9.541  ; 9.541  ; Rise       ; CLOCK           ;
;  pc[13]         ; CLOCK      ; 9.210  ; 9.210  ; Rise       ; CLOCK           ;
;  pc[14]         ; CLOCK      ; 7.960  ; 7.960  ; Rise       ; CLOCK           ;
;  pc[15]         ; CLOCK      ; 8.087  ; 8.087  ; Rise       ; CLOCK           ;
;  pc[16]         ; CLOCK      ; 8.108  ; 8.108  ; Rise       ; CLOCK           ;
;  pc[17]         ; CLOCK      ; 8.320  ; 8.320  ; Rise       ; CLOCK           ;
;  pc[18]         ; CLOCK      ; 7.760  ; 7.760  ; Rise       ; CLOCK           ;
;  pc[19]         ; CLOCK      ; 7.750  ; 7.750  ; Rise       ; CLOCK           ;
;  pc[20]         ; CLOCK      ; 7.983  ; 7.983  ; Rise       ; CLOCK           ;
;  pc[21]         ; CLOCK      ; 7.986  ; 7.986  ; Rise       ; CLOCK           ;
;  pc[22]         ; CLOCK      ; 7.825  ; 7.825  ; Rise       ; CLOCK           ;
;  pc[23]         ; CLOCK      ; 7.746  ; 7.746  ; Rise       ; CLOCK           ;
;  pc[24]         ; CLOCK      ; 7.859  ; 7.859  ; Rise       ; CLOCK           ;
;  pc[25]         ; CLOCK      ; 7.826  ; 7.826  ; Rise       ; CLOCK           ;
;  pc[26]         ; CLOCK      ; 8.006  ; 8.006  ; Rise       ; CLOCK           ;
;  pc[27]         ; CLOCK      ; 7.982  ; 7.982  ; Rise       ; CLOCK           ;
;  pc[28]         ; CLOCK      ; 7.717  ; 7.717  ; Rise       ; CLOCK           ;
;  pc[29]         ; CLOCK      ; 7.772  ; 7.772  ; Rise       ; CLOCK           ;
;  pc[30]         ; CLOCK      ; 7.825  ; 7.825  ; Rise       ; CLOCK           ;
;  pc[31]         ; CLOCK      ; 8.049  ; 8.049  ; Rise       ; CLOCK           ;
; reg_write       ; CLOCK      ; 8.678  ; 8.678  ; Rise       ; CLOCK           ;
; sgn             ; CLOCK      ; 15.565 ; 15.565 ; Rise       ; CLOCK           ;
; write_date[*]   ; CLOCK      ; 12.581 ; 12.581 ; Rise       ; CLOCK           ;
;  write_date[0]  ; CLOCK      ; 11.314 ; 11.314 ; Rise       ; CLOCK           ;
;  write_date[1]  ; CLOCK      ; 11.564 ; 11.564 ; Rise       ; CLOCK           ;
;  write_date[2]  ; CLOCK      ; 12.152 ; 12.152 ; Rise       ; CLOCK           ;
;  write_date[3]  ; CLOCK      ; 12.134 ; 12.134 ; Rise       ; CLOCK           ;
;  write_date[4]  ; CLOCK      ; 11.176 ; 11.176 ; Rise       ; CLOCK           ;
;  write_date[5]  ; CLOCK      ; 12.581 ; 12.581 ; Rise       ; CLOCK           ;
;  write_date[6]  ; CLOCK      ; 11.426 ; 11.426 ; Rise       ; CLOCK           ;
;  write_date[7]  ; CLOCK      ; 12.103 ; 12.103 ; Rise       ; CLOCK           ;
;  write_date[8]  ; CLOCK      ; 11.589 ; 11.589 ; Rise       ; CLOCK           ;
;  write_date[9]  ; CLOCK      ; 11.928 ; 11.928 ; Rise       ; CLOCK           ;
;  write_date[10] ; CLOCK      ; 11.134 ; 11.134 ; Rise       ; CLOCK           ;
;  write_date[11] ; CLOCK      ; 11.560 ; 11.560 ; Rise       ; CLOCK           ;
;  write_date[12] ; CLOCK      ; 10.165 ; 10.165 ; Rise       ; CLOCK           ;
;  write_date[13] ; CLOCK      ; 11.353 ; 11.353 ; Rise       ; CLOCK           ;
;  write_date[14] ; CLOCK      ; 10.876 ; 10.876 ; Rise       ; CLOCK           ;
;  write_date[15] ; CLOCK      ; 10.918 ; 10.918 ; Rise       ; CLOCK           ;
;  write_date[16] ; CLOCK      ; 11.298 ; 11.298 ; Rise       ; CLOCK           ;
;  write_date[17] ; CLOCK      ; 10.691 ; 10.691 ; Rise       ; CLOCK           ;
;  write_date[18] ; CLOCK      ; 10.239 ; 10.239 ; Rise       ; CLOCK           ;
;  write_date[19] ; CLOCK      ; 10.881 ; 10.881 ; Rise       ; CLOCK           ;
;  write_date[20] ; CLOCK      ; 10.538 ; 10.538 ; Rise       ; CLOCK           ;
;  write_date[21] ; CLOCK      ; 10.228 ; 10.228 ; Rise       ; CLOCK           ;
;  write_date[22] ; CLOCK      ; 10.935 ; 10.935 ; Rise       ; CLOCK           ;
;  write_date[23] ; CLOCK      ; 10.871 ; 10.871 ; Rise       ; CLOCK           ;
;  write_date[24] ; CLOCK      ; 11.402 ; 11.402 ; Rise       ; CLOCK           ;
;  write_date[25] ; CLOCK      ; 10.669 ; 10.669 ; Rise       ; CLOCK           ;
;  write_date[26] ; CLOCK      ; 10.970 ; 10.970 ; Rise       ; CLOCK           ;
;  write_date[27] ; CLOCK      ; 11.220 ; 11.220 ; Rise       ; CLOCK           ;
;  write_date[28] ; CLOCK      ; 10.049 ; 10.049 ; Rise       ; CLOCK           ;
;  write_date[29] ; CLOCK      ; 10.789 ; 10.789 ; Rise       ; CLOCK           ;
;  write_date[30] ; CLOCK      ; 10.687 ; 10.687 ; Rise       ; CLOCK           ;
;  write_date[31] ; CLOCK      ; 11.368 ; 11.368 ; Rise       ; CLOCK           ;
; zero            ; CLOCK      ; 17.656 ; 17.656 ; Rise       ; CLOCK           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; do_update       ; CLOCK      ; 5.547 ; 5.547 ; Rise       ; CLOCK           ;
; eq              ; CLOCK      ; 5.687 ; 5.687 ; Rise       ; CLOCK           ;
; inst_cache_en   ; CLOCK      ; 5.728 ; 5.728 ; Rise       ; CLOCK           ;
; instr[*]        ; CLOCK      ; 4.073 ; 4.073 ; Rise       ; CLOCK           ;
;  instr[0]       ; CLOCK      ; 4.490 ; 4.490 ; Rise       ; CLOCK           ;
;  instr[1]       ; CLOCK      ; 5.004 ; 5.004 ; Rise       ; CLOCK           ;
;  instr[2]       ; CLOCK      ; 4.665 ; 4.665 ; Rise       ; CLOCK           ;
;  instr[3]       ; CLOCK      ; 4.778 ; 4.778 ; Rise       ; CLOCK           ;
;  instr[4]       ; CLOCK      ; 4.783 ; 4.783 ; Rise       ; CLOCK           ;
;  instr[5]       ; CLOCK      ; 4.674 ; 4.674 ; Rise       ; CLOCK           ;
;  instr[6]       ; CLOCK      ; 4.539 ; 4.539 ; Rise       ; CLOCK           ;
;  instr[7]       ; CLOCK      ; 4.929 ; 4.929 ; Rise       ; CLOCK           ;
;  instr[8]       ; CLOCK      ; 4.809 ; 4.809 ; Rise       ; CLOCK           ;
;  instr[9]       ; CLOCK      ; 4.073 ; 4.073 ; Rise       ; CLOCK           ;
;  instr[10]      ; CLOCK      ; 4.370 ; 4.370 ; Rise       ; CLOCK           ;
;  instr[11]      ; CLOCK      ; 4.697 ; 4.697 ; Rise       ; CLOCK           ;
;  instr[12]      ; CLOCK      ; 4.380 ; 4.380 ; Rise       ; CLOCK           ;
;  instr[13]      ; CLOCK      ; 4.466 ; 4.466 ; Rise       ; CLOCK           ;
;  instr[14]      ; CLOCK      ; 4.374 ; 4.374 ; Rise       ; CLOCK           ;
;  instr[15]      ; CLOCK      ; 4.457 ; 4.457 ; Rise       ; CLOCK           ;
;  instr[16]      ; CLOCK      ; 4.668 ; 4.668 ; Rise       ; CLOCK           ;
;  instr[17]      ; CLOCK      ; 4.799 ; 4.799 ; Rise       ; CLOCK           ;
;  instr[18]      ; CLOCK      ; 4.566 ; 4.566 ; Rise       ; CLOCK           ;
;  instr[19]      ; CLOCK      ; 4.737 ; 4.737 ; Rise       ; CLOCK           ;
; is_shamt_load   ; CLOCK      ; 5.579 ; 5.579 ; Rise       ; CLOCK           ;
; overflow        ; CLOCK      ; 5.184 ; 5.184 ; Rise       ; CLOCK           ;
; pc[*]           ; CLOCK      ; 4.312 ; 4.312 ; Rise       ; CLOCK           ;
;  pc[2]          ; CLOCK      ; 5.313 ; 5.313 ; Rise       ; CLOCK           ;
;  pc[3]          ; CLOCK      ; 4.698 ; 4.698 ; Rise       ; CLOCK           ;
;  pc[4]          ; CLOCK      ; 5.917 ; 5.917 ; Rise       ; CLOCK           ;
;  pc[5]          ; CLOCK      ; 5.410 ; 5.410 ; Rise       ; CLOCK           ;
;  pc[6]          ; CLOCK      ; 5.415 ; 5.415 ; Rise       ; CLOCK           ;
;  pc[7]          ; CLOCK      ; 5.846 ; 5.846 ; Rise       ; CLOCK           ;
;  pc[8]          ; CLOCK      ; 5.718 ; 5.718 ; Rise       ; CLOCK           ;
;  pc[9]          ; CLOCK      ; 4.743 ; 4.743 ; Rise       ; CLOCK           ;
;  pc[10]         ; CLOCK      ; 5.294 ; 5.294 ; Rise       ; CLOCK           ;
;  pc[11]         ; CLOCK      ; 5.234 ; 5.234 ; Rise       ; CLOCK           ;
;  pc[12]         ; CLOCK      ; 5.267 ; 5.267 ; Rise       ; CLOCK           ;
;  pc[13]         ; CLOCK      ; 5.100 ; 5.100 ; Rise       ; CLOCK           ;
;  pc[14]         ; CLOCK      ; 4.428 ; 4.428 ; Rise       ; CLOCK           ;
;  pc[15]         ; CLOCK      ; 4.496 ; 4.496 ; Rise       ; CLOCK           ;
;  pc[16]         ; CLOCK      ; 4.500 ; 4.500 ; Rise       ; CLOCK           ;
;  pc[17]         ; CLOCK      ; 4.638 ; 4.638 ; Rise       ; CLOCK           ;
;  pc[18]         ; CLOCK      ; 4.389 ; 4.389 ; Rise       ; CLOCK           ;
;  pc[19]         ; CLOCK      ; 4.334 ; 4.334 ; Rise       ; CLOCK           ;
;  pc[20]         ; CLOCK      ; 4.441 ; 4.441 ; Rise       ; CLOCK           ;
;  pc[21]         ; CLOCK      ; 4.443 ; 4.443 ; Rise       ; CLOCK           ;
;  pc[22]         ; CLOCK      ; 4.396 ; 4.396 ; Rise       ; CLOCK           ;
;  pc[23]         ; CLOCK      ; 4.335 ; 4.335 ; Rise       ; CLOCK           ;
;  pc[24]         ; CLOCK      ; 4.386 ; 4.386 ; Rise       ; CLOCK           ;
;  pc[25]         ; CLOCK      ; 4.399 ; 4.399 ; Rise       ; CLOCK           ;
;  pc[26]         ; CLOCK      ; 4.462 ; 4.462 ; Rise       ; CLOCK           ;
;  pc[27]         ; CLOCK      ; 4.442 ; 4.442 ; Rise       ; CLOCK           ;
;  pc[28]         ; CLOCK      ; 4.312 ; 4.312 ; Rise       ; CLOCK           ;
;  pc[29]         ; CLOCK      ; 4.349 ; 4.349 ; Rise       ; CLOCK           ;
;  pc[30]         ; CLOCK      ; 4.394 ; 4.394 ; Rise       ; CLOCK           ;
;  pc[31]         ; CLOCK      ; 4.475 ; 4.475 ; Rise       ; CLOCK           ;
; reg_write       ; CLOCK      ; 4.625 ; 4.625 ; Rise       ; CLOCK           ;
; sgn             ; CLOCK      ; 5.622 ; 5.622 ; Rise       ; CLOCK           ;
; write_date[*]   ; CLOCK      ; 4.586 ; 4.586 ; Rise       ; CLOCK           ;
;  write_date[0]  ; CLOCK      ; 4.920 ; 4.920 ; Rise       ; CLOCK           ;
;  write_date[1]  ; CLOCK      ; 5.363 ; 5.363 ; Rise       ; CLOCK           ;
;  write_date[2]  ; CLOCK      ; 5.915 ; 5.915 ; Rise       ; CLOCK           ;
;  write_date[3]  ; CLOCK      ; 5.631 ; 5.631 ; Rise       ; CLOCK           ;
;  write_date[4]  ; CLOCK      ; 5.310 ; 5.310 ; Rise       ; CLOCK           ;
;  write_date[5]  ; CLOCK      ; 5.623 ; 5.623 ; Rise       ; CLOCK           ;
;  write_date[6]  ; CLOCK      ; 5.260 ; 5.260 ; Rise       ; CLOCK           ;
;  write_date[7]  ; CLOCK      ; 5.505 ; 5.505 ; Rise       ; CLOCK           ;
;  write_date[8]  ; CLOCK      ; 5.403 ; 5.403 ; Rise       ; CLOCK           ;
;  write_date[9]  ; CLOCK      ; 5.697 ; 5.697 ; Rise       ; CLOCK           ;
;  write_date[10] ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  write_date[11] ; CLOCK      ; 5.030 ; 5.030 ; Rise       ; CLOCK           ;
;  write_date[12] ; CLOCK      ; 4.586 ; 4.586 ; Rise       ; CLOCK           ;
;  write_date[13] ; CLOCK      ; 4.948 ; 4.948 ; Rise       ; CLOCK           ;
;  write_date[14] ; CLOCK      ; 5.170 ; 5.170 ; Rise       ; CLOCK           ;
;  write_date[15] ; CLOCK      ; 5.156 ; 5.156 ; Rise       ; CLOCK           ;
;  write_date[16] ; CLOCK      ; 5.244 ; 5.244 ; Rise       ; CLOCK           ;
;  write_date[17] ; CLOCK      ; 5.055 ; 5.055 ; Rise       ; CLOCK           ;
;  write_date[18] ; CLOCK      ; 4.895 ; 4.895 ; Rise       ; CLOCK           ;
;  write_date[19] ; CLOCK      ; 5.262 ; 5.262 ; Rise       ; CLOCK           ;
;  write_date[20] ; CLOCK      ; 5.196 ; 5.196 ; Rise       ; CLOCK           ;
;  write_date[21] ; CLOCK      ; 4.878 ; 4.878 ; Rise       ; CLOCK           ;
;  write_date[22] ; CLOCK      ; 5.245 ; 5.245 ; Rise       ; CLOCK           ;
;  write_date[23] ; CLOCK      ; 4.731 ; 4.731 ; Rise       ; CLOCK           ;
;  write_date[24] ; CLOCK      ; 4.976 ; 4.976 ; Rise       ; CLOCK           ;
;  write_date[25] ; CLOCK      ; 4.623 ; 4.623 ; Rise       ; CLOCK           ;
;  write_date[26] ; CLOCK      ; 5.255 ; 5.255 ; Rise       ; CLOCK           ;
;  write_date[27] ; CLOCK      ; 5.461 ; 5.461 ; Rise       ; CLOCK           ;
;  write_date[28] ; CLOCK      ; 4.807 ; 4.807 ; Rise       ; CLOCK           ;
;  write_date[29] ; CLOCK      ; 5.333 ; 5.333 ; Rise       ; CLOCK           ;
;  write_date[30] ; CLOCK      ; 5.041 ; 5.041 ; Rise       ; CLOCK           ;
;  write_date[31] ; CLOCK      ; 5.361 ; 5.361 ; Rise       ; CLOCK           ;
; zero            ; CLOCK      ; 5.897 ; 5.897 ; Rise       ; CLOCK           ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Progagation Delay                                      ;
+------------+---------------+----+--------+--------+----+
; Input Port ; Output Port   ; RR ; RF     ; FR     ; FF ;
+------------+---------------+----+--------+--------+----+
; RESET      ; inst_cache_en ;    ; 10.769 ; 10.769 ;    ;
+------------+---------------+----+--------+--------+----+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 5.479 ; 5.479 ;    ;
+------------+---------------+----+-------+-------+----+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 37449    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 37449    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1045  ; 1045 ;
; Unconstrained Output Ports      ; 90    ; 90   ;
; Unconstrained Output Port Paths ; 576   ; 576  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 21 19:21:30 2020
Info: Command: quartus_sta CPU -c ALU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.633
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.633    -10972.297 CLOCK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -7067.060 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.093     -3735.459 CLOCK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -7067.060 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4618 megabytes
    Info: Processing ended: Tue Jul 21 19:21:40 2020
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:08


