{"patent_id": "10-2023-0107192", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0026030", "출원번호": "10-2023-0107192", "발명의 명칭": "고속 데이터처리 시스템반도체 보드를 통해 컴퓨터 시스템의 데이터 저장 장치 성능을 획기적", "출원인": "주식회사 맥시우스", "발명자": "조병철"}}
{"patent_id": "10-2023-0107192", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "CPU 상호 간 또는 CPU와 GPU, CPU와 NPU 간 시스템 버스와 통신 프로토콜로 연결되어 상호 데이터 통신을 하는호스트 인터페이스부;상기 호스트 인터페이스부를 통하여 기억장치(메모리)와 I/O 장치 간에 직접 기억장치 액세스(DMA)를 수행하는DMA 제어부; 상기 DMA 제어부로부터 입력되는 데이터를 분류하고, 데이터 버퍼링하는 데이터 분류 프로세스;상기 데이터 분류 프로세스의 버퍼링 데이터 상태를 모니터링하는 데이터 모니터링부;상기 호스트 인터페이스부, DMA 제어부, 데이터 분류 프로세스, 데이터 모니터링부 중 적어도 하나 이상을 제어하는 메인 제어부를 포함하는,데이터 저장장치."}
{"patent_id": "10-2023-0107192", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,CPU 상호 간 또는 CPU와 GPU, CPU와 NPU 간 시스템 버스는 UPI/Infinity fabric인 것을 특징으로 하는, 데이터 저장장치."}
{"patent_id": "10-2023-0107192", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 데이터 분류 프로세스는 상기 DMA 제어부로부터 입력되는 데이터를 분류하는 데이터 분류 모듈; 및 상기분류된 데이터가 임시 저장되는 복수개의 데이터 버퍼를 포함하는 것을 특징으로 하는,데이터 저장장치."}
{"patent_id": "10-2023-0107192", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 데이터 저장 장치는 상기 데이터 버퍼의 상태 정보를 학습하는 인공지능 딥러닝 알고리즘 모듈(AI DeepLearning Algorithm)을 더 포함하는 것을 특징으로 하는,데이터 저장장치."}
{"patent_id": "10-2023-0107192", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 호스트 인터페이스부, DMA 제어부, 데이터 분류 프로세스, 모니터링부, 메인 제어부 중 어느 하나 이상이FPGA(Field Programmable Gate Array) 소자 또는 ASIC(Application Specific Integrated Circuit) 소자로 구성되어 논리 연산 로직이 개발자가 입력한 프로그램으로 구현되는 것을 특징으로 하는,공개특허 10-2025-0026030-3-데이터 저장장치."}
{"patent_id": "10-2023-0107192", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 데이터 저장장치는 상기 데이터 버퍼와 연결되며, 반도체 메모리를 포함하는 제2 저장장치를 더 포함하는것을 특징으로 하는,데이터 저장장치."}
{"patent_id": "10-2023-0107192", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 제2 저장장치는,반도체 메모리가 구비된 복수의 메모리 디스크를 포함하는 메모리 디스크부와;상기 메모리 디스크부와 호스트 사이를 인터페이스하는 제2 호스트 인터페이스부; 및상기 제2 호스트 인터페이스부와 상기 메모리 디스크부 사이의 통신 속도를 제어하기 위해서 호스트 인터페이스부와 메모리 디스크부 사이에서 전달되는 데이터 신호의 동기를 조절하도록 구성된 제2 제어부;를 포함하는 것을 특징으로 하는,데이터 반도체 저장장치."}
{"patent_id": "10-2023-0107192", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 제2 제어부는 상기 메모리 디스크부의 데이터 입/출력을 제어하기 위한 메모리 제어부;상기 제2 호스트 인터페이스부를 통해 수신된 호스트로부터의 지시에 따라 상기 메모리 디스크부에 데이터를 저장하기 위해서 상기 메모리 제어 모듈을 제어하거나 또는 상기 데이터를 상기 호스트에 제공하기 위해서 상기메모리 디스크부로 부터 데이터를 읽는 제2 DMA 제어부;상기 제2 DMA 제어부의 제어에 따라 데이터를 버퍼링하는 제2 데이터 버퍼;상기 제2 DMA 제어부와 상기 메모리 제어부를 통해서 상기 제2 DMA 제어부의 제어에 의해 상기 메모리 디스크부로 부터 읽은 상기 데이터에 대응하는 데이터 신호를 수신할 때, 상기 동기 데이터 신호를 상기 호스트 인터페이스부에 전송하기 위해서 통신 프로토콜에 대응하는 통신 속도를 갖도록 하기 위해서 데이터 신호의 동기를 조절하며, 상기 DMA 제어 모듈과 상기 메모리 제어 모듈을 통해서 상기 메모리 디스크부로 동기된 데이터 신호를전송하기 위해 상기 메모리 디스크부에 의해 사용된 통신 프로토콜에 대응하는 전송 속도를 갖도록 하기 위해서상기 데이터 신호의 동기를 조절하는 동기 제어 모듈; 및상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신된 상기 데이터를 고속으로 처리하고, 이중 버퍼구조를 가진 버퍼와 원형 큐 구조를 가진 버퍼를 구비한 버퍼를 포함하며, 또한 상기 버퍼를 사용해서 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신되는 데이터를 버퍼링함과 아울러 데이터 클럭을 조절함에의해서 고속의 손실없이 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신되는 데이터를 처리하는제4 인터페이스부를 포함하는 것을 특징으로 하는,데이터 저장장치."}
{"patent_id": "10-2023-0107192", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "공개특허 10-2025-0026030-4-제7항에 있어서,상기 제2 저장장치는 PCle, PCl, SATA, SAS 중에서 선택되는 인터페이스를 통하여 상기 저장장치와 통신되는 것을 특징으로 하는,데이터 저장장치."}
{"patent_id": "10-2023-0107192", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은, CPU 상호 간 또는 CPU와 GPU, CPU와 NPU 간 버스와 통신 프로토콜로 연결되어 상호 데이터 통신을 하 는 호스트 인터페이스부; 상기 호스트 인터페이스부를 통하여 기억장치(메모리)와 I/O 장치 간에 직접 기억장치 액세스(DMA)를 수행하는 DMA 제어부; 상기 DMA 제어부로부터 입력되는 데이터를 분류하고, 데이터 버퍼링하는 데 이터 분류 프로세스; 상기 데이터 분류 프로세스의 버퍼링 데이터의 상태를 모니터링하는 데이터 모니터링부; 상 기 호스트 인터페이스부, DMA 제어부, 데이터 분류 프로세스, 데이터 모니터링부 중 적어도 하나 이상을 제어하 는 메인 제어부를 포함하는, 데이터 저장장치를 제공한다."}
{"patent_id": "10-2023-0107192", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 IoT, Big Data, AI 등 4차산업의 급속한 발전에 따라 데이터가 기하급수적으로 늘어나는 ICT 환경에 서 데이터 처리를 효율적으로 하기 위해 컴퓨터 시스템에서 데이터를 저장할 수 있는 저장 장치와 메모리와 사 이에서 CPU, GPU, NPU가 요구하는 데이터를 효율적으로 분석을 통해 종래의 컴퓨터 저장장치에 비해 보다 고속 이면서도 효율적으로 데이터를 처리하는 장치 및 그 방법에 관한 것이다."}
{"patent_id": "10-2023-0107192", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "현대 기술의 발달로 컴퓨터 시스템은 놀라울 정도도 발전해 오고 있다. 현대 정보화 사회에서는 빅데이터 사회 로 급속하게 발전하고 있으며, 이에 따라 컴퓨터 시스템에서 데이터 처리의 양과 데이터 처리 속도의 중요성은 더욱 커지고 있다. 컴퓨팅 시스템의 성능을 결정하는 요소는 크게 중앙처리장치(CPU)나 그래픽 처리장치(GPU)의 연산능력, 서로 다 른 시스템들과의 데이터 네트워크 속도, 영상, 이미지, 음성인식 등 AI연산 처리를 위한 NPU의 연산능력, 그리 고 데이터의 처리 속도를 들 수 있다. 종래 저장 매체로는 AHCI(Advanced Host Controller Interface) 인터페이스를 기반으로 하여 물리적 기반의 하 드디스크 드라이브(HDD)가 주로 이용되었으나, 최근에는 플래쉬 메모리 기반의 솔리드 스테이트 드라이브(Solid State Drive, SSD) 기술이 발전하면서 데이터 저장 속도가 높은 SSD가 HDD를 대체하고 있는 실정이다. 또한, 데 이터 저장을 위한 인터페이스는 종래 AHCI 인터페이스와 같은 레거시 드라이버를 사용하는 구형 스토리지 모델 에서 높은 대역폭을 가지는 PCIe(PCI-Express) 인터페이스로 발전하였으며, 현재는 CXL(Compute Express Link) 인터페이스가 개발 중에 있다. 그러나 이러한 데이터 저장 시스템이 빠르게 발전해 왔음에도 불구하고 현재 데이터 저장 시스템은 컴퓨터 시스 템의 다른 요소들(CPU 성능, 네트워크 속도 등)을 따라가지 못하는 실정이다. 지난 세기동안 CPU 성능이 100배 발전할 때 저장속도는 10배 정도의 성능 향상 밖에 이루어지지 못하였으며, 이 러한 데이터 저장 속도 문제는 컴퓨팅 시스템의 성능을 좌우한다고 할 수 있을 정도로 가장 병목 현상이 심한 부분으로 여겨지고 있다. 과거 정보화 사회에서는 정형화된 대용량 데이터를 저장하는데 기술의 초점이 맞춰줬으며, 종래 데이터 저장은 이 데이터의 사용 용도를 알 수 없었으므로 시간순으로 저장되거나 또는 일부 인덱스를 두어 저장 관리하는데 그쳤다. 이는 데이터의 개수가 제한되어 있는 사항에서는 크게 문제가 되지 않지만, 오늘 AI, 빅데이터 시대에 서 점차 하나의 컴퓨팅 시스템에서 처리할 데이터의 개수가 많아지면서 데이터를 상기와 같은 방법과 같이 단순 하게 저장하는 것은 데이터의 활용 차원에서 정리된 데이터와 정리되지 않은 데이터 간에 큰 성능차이를 보인다. 따라서, 현재의 4차 산업혁명 단계에서는 비정형화된 수많은 데이터를 보다 빠르게 처리하고, 저장하는 기술이 요구되고 있다."}
{"patent_id": "10-2023-0107192", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 상술한 문제점을 해결하기 위하여, 종래 컴퓨터 시스템에 비해 향상된 고속 데이터 전송 및 저장 속 도를 가지며, 데이터를 효과적으로 분류할 수 있는 저장 장치 및 이의 방법을 제공하는 데 그 목적이 있다."}
{"patent_id": "10-2023-0107192", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기의 목적을 달성하기 위하여 본 발명은, CPU 상호 간 또는 CPU와 GPU, CPU와NPU 간 시스템 버스와 통신 프로 토콜로 연결되어 상호 데이터 통신을 하는 호스트 인터페이스부; 상기 호스트 인터페이스부를 통하여 기억장치 (메모리)와 I/O 장치 간에 직접 기억장치 액세스(DMA)를 수행하는 DMA 제어부; 상기 DMA 제어부로부터 입력되는 데이터를 분류하고, 데이터 버퍼링하는 데이터 분류 프로세스; 상기 데이터 분류 프로세스의 버퍼링 데이터의 상태를 모니터링하는 데이터 모니터링부; 상기 호스트 인터페이스부, DMA 제어부, 데이터 분류 프로세스, 데이 터 모니터링부 중 적어도 하나 이상을 제어하는 메인 제어부를 포함하는, 데이터 저장장치를 제공한다. 본 발명의 일 양태에서, CPU 상호 간 또는 CPU와 GPU, CPU와 NPU 간 시스템 버스는 인텔의 UPI(ultrapath interconnect), AMD의 INFINITY FABRIC일 수 있다. 본 발명의 일 양태에서, 상기 데이터 분류 프로세스는 상기 DMA 제어부로부터 입력되는 데이터를 분류하는 데이 터 분류 모듈 및 상기 분류된 데이터가 임시 저장되는 복수개의 데이터 버퍼를 포함하는 것일 수 있다. 본 발명의 일 양태에서, 상기 고속 데이터처리 시스템 반도체는 상기 데이터 버퍼의 상태 정보를 학습하는 인공 지능 딥러닝 알고리즘 모듈(AI Deep Learning Algorithm)과 CPU, GPU, NPU 연계분석 알고리즘(CPU, GPU, NPU Linkage Algorithm)을 포함하는 것일 수 있다. 본 발명의 일 양태에서, 상기 호스트 인터페이스부, DMA 제어부, 데이터 분류 프로세스, 모니터링부, 메인 제어 부 중 어느 하나 이상이 FPGA(Field Programmable Gate Array) 소자 또는 ASIC(Application Specific Integrated Circuit) 소자로 구성되어 논리 연산 로직이 개발자가 입력한 프로그램으로 구현되는 것일 수 있다. 본 발명의 일 양태에서, 본 발명에 따른 데이터 저장장치는 상기 데이터 버퍼와 연결되며, 반도체 메모리를 포 함하는 제2 저장장치를 더 포함할 수 있다. 본 발명의 일 양태에서, 상기 제2 저장장치는, 반도체 메모리가 구비된 복수의 메모리 디스크를 포함하는 메모 리 디스크부와; 상기 메모리 디스크부와 호스트 사이를 인터페이스하는 제2 호스트 인터페이스부; 및 상기 제2 호스트 인터페이스부와 상기 메모리 디스크부 사이의 통신 속도를 제어하기 위해서 호스트 인터페이스부와 메모 리 디스크부 사이에서 전달되는 데이터 신호의 동기를 조절하도록 구성된 제2 제어부를 포함할 수 있다. 본 발명의 일 양태에서, 상기 제2 제어부는, 상기 메모리 디스크부의 데이터 입/출력을 제어하기 위한 메모리 제어부; 상기 제2 호스트 인터페이스부를 통해 수신된 호스트로부터의 지시에 따라 상기 메모리 디스크부에 데 이터를 저장하기 위해서 상기 메모리 제어 모듈을 제어하거나 또는 상기 데이터를 상기 호스트에 제공하기 위해 서 상기 메모리 디스크부로 부터 데이터를 읽는 제2 DMA 제어부; 상기 제2 DMA 제어부의 제어에 따라 데이터를 버퍼링하는 제2 데이터 버퍼; 상기 제2 DMA 제어부와 상기 메모리 제어부를 통해서 상기 제2 DMA 제어부의 제어 에 의해 상기 메모리 디스크부로 부터 읽은 상기 데이터에 대응하는 데이터 신호를 수신할 때, 상기 동기 데이 터 신호를 상기 호스트 인터페이스부에 전송하기 위해서 통신 프로토콜에 대응하는 통신 속도를 갖도록 하기 위 해서 데이터 신호의 동기를 조절하며, 상기 DMA 제어 모듈과 상기 메모리 제어 모듈을 통해서 상기 메모리 디스 크부로 동기된 데이터 신호를 전송하기 위해 상기 메모리 디스크부에 의해 사용된 통신 프로토콜에 대응하는 전 송 속도를 갖도록 하기 위해서 상기 데이터 신호의 동기를 조절하는 동기 제어 모듈; 및 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신된 상기 데이터를 고속으로 처리하고, 이중 버퍼 구조를 가진 버퍼와 원형 큐 구조를 가진 버퍼를 구비한 버퍼를 포함하며, 또한 상기 버퍼를 사용해서 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신되는 데이터를 버퍼링함과 아울러 데이터 클럭을 조절함에 의해서 고속의 손실없이 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신되는 데이터를 처리하는 제4 인터페이스부를 포함 할 수 있다. 본 발명의 일 양태에서, 상기 제2 저장장치는 PCle, PCl, SATA, SAS 인터페이스를 통하여 상기 저장장치와 통신 되는 것일 수 있다."}
{"patent_id": "10-2023-0107192", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 따른 데이터 저장 장치는 CPU 간 또는 CPU와 GPU, CPU와 NPU 간의 고속 데이터 처리를 위해 개발된 시스템 버스를 데이터 저장 기술로 이용함으로써 종래의 저장장치에서 사용하던 인터페이스에서는 달성할 수 없 는 데이터 전송 속도를 확보할 수 있다. 이는 종래 가장 빠른 데이터 저장매체(NVMe SSD)보다도 약 5배 이상의 성능 향상을 가져올 수 있다. 또한 이러 한 데이터를 저장하는데 있어서 단순하게 데이터를 저장하는 것이 아니라 모니터링 로직과 데이터 분류 로직 사 이에 AI 딥러닝 알고리즘 모듈을 배치시킴으로써 학습에 따라 데이터 분류에 최적화된 분류 파라미터를 생성하 고, 이를 데이터 분류에 이용함으로써 데이터 분류 및 저장의 효율성을 더욱 높이는 효과를 가진다.또한 데이터 저장 소자로 기존의 방식으로는 본 발명에서 달성하고자 하는 전송속도를 뒷받침할 수 없기 때문에 다이나믹 방식의 반도체 메모리 소자를 사용한 제2 저장장치를 이용함으로써 저장 속도를 높이는 효과를 가진다. 이러한 본 발명의 데이터 저장장치는 전체적인 컴퓨터 리소스를 줄여서 시스템의 성능을 증대하여 현재 4차 산 업혁명의 AI 빅데이터 연산 등에 효과적으로 적용될 수 있다."}
{"patent_id": "10-2023-0107192", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참고하여 본 발명의 실시 예에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진자 가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명의 상세한 설명에 앞서, 본 발명은 다양한 변경을 도모할 수 있고, 여러 가지 실시예를 가질 수 있는바, 아래에서 설명되고 도면에 도시된 예시들은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발 명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 어떤 구성요소가 다른 구성요소에 \"연결되어\" 있다거나 \"접속되어\" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이 해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 \"직접 연결되어\" 있다거나 \"직접 접속되어\" 있 다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도 는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, \"포함하다\" 또는 \"가지다\" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들 을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요 소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 명세서에 기재된 \"...부\", \"...모듈\", \"...로직\", \"...기\", \"...유닛\" 등의 용어는 적어도 하나의 기능이 나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구 현될 수 있다. 또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여 하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적 인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.본 발명자는 오랜 기간 컴퓨터 시스템과 관련하여 다양한 데이터 저장 기술을 개발에 종사해온 개발자로서, 현 재 데이터 저장 기술의 한계를 극복하여 연구를 진행하여 본 발명을 완성하였다. 본 발명의 주요 특징 중 하나는 SAS, SATA, PCl, PCIe 인터페이스와 같이 데이터 저장을 위해 종래 전형적으로 사용되어 온 인터페이스가 아닌, 지금까지 저장장치에는 사용된 바 없는 새로운 인터페이스를 사용하여 데이터 전송 및 저장 속도를 획기적으로 증가시킨다는 점이다. 본 발명에 따른 인터페이스는 인텔(Intel) 사의 UltraPath Interconnect(UPI), AMD 사의 INFINITY FABRIC 버스를 이용하는 경우 이론적으로 데이터의 저장 속 도를 종래 PCIe 대배 5배 이상 증가시킬 수 있다. 도 1은 본 발명의 일 실시예에 따른 데이터 저장장치가 컴퓨터 시스템 상에서 연결되는 구성을 개략적으로 도시 하는 도면이고, 도 2는 본 발명의 일 실시예에 따른 데이터 저장장치의 구성을 개략적으로 도시하는 도면 이며, 도 3은 본 발명의 일 실시예에 따른 데이터 저장장치의 데이터 분류 프로세스의 개략적인 구성 을 도시하는 도면이다. 먼저, 도 1 및 도 2를 참조하면 본 발명의 데이터 저장장치는 CPU 간의 고속 시스템 버스인 UPI/Infinite fabric을 이용하기 위한 호스트 인터페이스부를 포함한다. UPI(UltraPath Interconnect) 인터페이스는 인텔이 QPI(QuickPath Interconnect) 인터페이스를 대체하기 위해 개발된 고속의 프로토콜로서, 2017년 스카이레이크 마이크로아키텍처에 반영하면서 QPI를 대체하였다. QPI는 QuickPath Interconnect의 약자로서, 인텔(intel) 사의 코어2 CPU 시리즈까지 사용되었던 Front-side Bus(FS B)를 대체하기 위하여 개발된 인터페이스이다. QPI는 CPU 상호 간 또는 CPU와 메인보드 칩셋과의 고속 통신을 가능케 하는 버스 프로토콜로서 데이터를 고속 직렬로 전송하는 기술이다. QPI 인터페이스는 인텔 사의 네할렘 마이크로아키텍처에 처음 반영되어 인텔 코어 i시리즈부터 사용되고 있다. QPI와 FSB를 서로 비교하면, FSB는 12.8 GB/s의 대역폭을 제공하는 데 반해, QPI는 CPU와 CPU, CPU와 I/O 허브 간에 20 레인(Lane)으로 점대점(point-to-point) 연결되어 대역폭은 각 방향 링크 당 12.8 GB/s의 대역폭을 가 지며, 싱글 QPI 링크는 25.6 GB/s(양방향 51.2 GB/s)의 대역폭을 가지므로서 FSB에 비해 두배 이상의 대역폭을 제공한다. 또한 QPI는 이러한 대역폭 증가 뿐 아니라 FSB 대비 대기시간 감속, CRC 핀 내장으로 오류 확인 및 전체 패킷 크기를 줄임으로써 데이터 전송 효율은 FBS 대비 5배 이상 높다고 할 수 있다. AMD의 Infinity fabric은 AMD의 라이젠 CPU 이후의 프로세서에 적용된 기술로 두 개의 다른 패브릭으로 구성되 어 진다. 데이터 전송을 수행하는 Infinity Scalable Data fabric(SDF)와 제어 신호를 전달하는 Infinity scalable fabric(SCF)로 구성되며, 데이터 전송 Infinity SDF이 칩의 데이터 흐름을 관장한다면 제어의 Infinity SCF는 칩의 신경계에 해당한다. 이 기술을 통해 CPU와 CPU사이, CPU와 GPU사이, CPU와 다른 가속기 카 드 사이를 인피니티 패브릭이 연결을 지원한다. 일 양태에서, 상기 호스트 인터페이스부는 UPI/Infinity fabric 폼 팩터를 포함하며, CPU의 메인 보드 상 또는 외부에 구비된 UPI/Infinity fabric 포트에 직접적으로 연결되거나 UPI/Infinity fabric 전용 케이블 단 자를 통하여 연결될 수도 있다. 일 양태에서, 상기 UPI/Infinity fabric 인터페이스부는 UPI/Infinity Fabric 인터페이스 로직을 자체 내 장함으로써 CPU의 UPI/Infinity fabric 통신 프로토콜을 해석하여 데이터 전송 속도와 데이터 형식을 조정하여 데이터를 추출하고, 저장장치 프로토콜로 변환시킨다. 상기 UPI/Infinity fabric 인터페이스부를 통하여 변환된 데이터는 직접 기억장치 액세스 제어부(Direct Memory Access Controller, DMA 제어부)를 통하여 데이터 저장을 위한 데이터로 추출된다. DMA는 CPU의 개입 없이 기억장치(memory)와 I/O 장치 간의 데이터 전송을 수행하는 기술이고, DMA 컨트롤러는 I/O 장치가 CPU 없이 직접 메모리 액세스(DMA) 수행을 할 수 있도록 하는 하드웨어이다. DMA 전송 모드는 기억 장치와 직접 액세스하여 데이터 전송이 이루어지므로 CPU 개입시 보다 빠른 속도로 동작되며 대용량 데이터 블 록의 전송에도 효과적이다. DMA의 작동 원리를 설명하면, I/O 장치가 메모리로 또는 메모리에서 데이터를 전송하려고 할 때마다 DMA 요청 (DRQ)을 DMA 제어부로 보내면, DMA 제어부는 DRQ를 수락하고 CPU에 홀드 요청(HLD)을 전송하여 몇 개의 클럭 주기 동안 시스템 버스 사용을 보류하도록 요청한다. CPU는 DMA 제어부로부터 홀드 요청 (HLD)을 수신하면 시스템 버스를 포기하고 홀드 승인(HLDA)을 DMA 컨트롤러로 보내면 DMA 제어부는 홀드 승인(HLDA)을 수신 후부터 시스템 버스를 담당하고 I/O 장치의 데이터를 메모리로 전송하거나 메모리의 데이터를 I/O 장치로 전송하게 된다. 이후 데이터 전송이 완료되면 DMA 제어부는 인터럽트(interrupt)를 발 생시켜 데이터 전송 작업이 완료되었음을 CPU에게 알리고, CPU는 다시 시스템 버스를 이용하게 된다. 이러한 DMA 제어는 CPU의 개입 없이 메모리와 I/O 장치의 데이터를 처리(읽기/쓰기 동작)하므로 입출력 속도를 향상시킬 수 있고, CPU와 주변 장치간의 속도차를 효과적으로 줄이는 것이 가능하다. 상기 DMA 제어부에 의해 추출된 데이터는 데이터 분류 프로세스로 전송된다. 도 3을 참조하면, 상기 데이터 분류 프로세스는 일련의 데이터가 임시 저장되는 복수개로 이루어진 데이터 버퍼를 포함하고, 데이터 버퍼에 전달되는 데이터를 분류하기 위한 데이터 분류 모듈을 포함한 다. 상기 데이터 분류 모듈의 초기 동작은 개발자가 정립한 분류 파라미터(parameter)를 기준으로 데이터는 분 류되어 복수개의 데이터 버퍼에 임시 저장된다. 상기 분류 파라미터는 가변 파라미터로서 후술하는 딥러닝 알고리즘(AI Deep Learning Algorithm)의 학습에 따 라 보다 효율적인 새로운 분류 파라미터가 생성되고, 데이터 분류 모듈의 분류 파라미터를 교체하는 것으 로 분류 파라미터를 업데이트하게 된다. 딥러닝 알고리즘의 학습량이 늘어날수록 분류 파라미터는 데이터를 효 율적으로 분류하는 데 점점 최적화될 수 있다. 이러한 분류 파마미터의 생성 및 업데이트는 지속될 수 있다. 일 양태에서, 데이터 분류 모듈에서 초기(Default) 파라미터는 예컨대, 시간 파라미터이거나, 일정 범위의 데 이터 량에 대한 파라미터일 수 있다. 또는 분류 파라미터는 개발자가 미리 정한 인덱스에 의해 분류되는 파라미 터로서 시스템에서 자주 반복적으로 액세스되는 데이터, 뉴스 같은 최신 정보 데이터, 계산 집약적인 데이터, 여러 클라이언트 사이에서 공유되는 데이터, 동영상 같은 대용량의 데이터나 빠른 네트워크 연결이 필요한 데이 터 등을 파라미터로 규정할 수 있다. 데이터가 버퍼에 저장되면, 버퍼 데이터의 상태 정보는 모니터링부에 전송되고, 모니터링부는 이를 수집, 일련의 모니터링 로직을 이용하여 버퍼 상태가 분석된다. 모니터링부에서는 데이터 버퍼 의 상태 정보, 예컨대, 각 데이터 버퍼에 저장된 데이터의 저장 오류, 데이터 량, 데이터 형식, 데이터 입력순 서 등의 상태 정보를 종합적으로 분석하여 문제가 발생하면 메인 제어부에 전달하여 버퍼 오류, 오작동의 문제를 처리하도록 한다. 또한, 모니터링부에서는 데이터 버퍼의 버퍼 상태 데이터, 예컨대, 데이터의 저장 오류, 데이터 량, 데이터 형식, 데이터 입력순서 등과 같은 상태 값을 추출한다. 이후 모니터링부의 버퍼 상태 데이터를 AI 딥러닝 알고리즘 모듈에서 학습할 수 있는 데이터로 변경하는 학습 전처리를 수행한다. 딥러닝 모델은 여 러 개의 층으로 구성되어 있으며, 각 층은 여러 개의 뉴런으로 구성되어 있다. 이러한 층과 뉴런은 입력 데이터 를 받아 가중치와 활성화 함수(activation function)를 통해 출력을 계산한다. 가중치는 초기에 무작위로 설정 된 값을 가지고 시작하며, 학습 데이터를 사용하여 손실 함수(loss function)를 최소화하는 방향으로 가중치를 업데이트한다. 이러한 학습은 역전파 알고리즘을 사용하여 손실함수의 그래디언트를 계산하고 이를 통해 각층의 가중치를 조정하는 과정을 통해 딥러닝이 이루어진다. 한편 모니터링부는 데이터 분류 모듈의 분류 파라미터에 대한 정보도 함께 학습 데이터셋에 포함시킴 으로써 AI 딥러닝 알고리즘 모듈이 버퍼 상태 정보와 분류 파라미터를 분석하여 새로운 분류 파라미터를 생성하 게 하는 것도 가능하다. AI 딥러닝 알고리즘 모듈은 모니터링부에서 준비된 버퍼 상태 값과 데이터 분류 모듈의 분류 파 라미터를 포함하는 일련의 학습 데이터셋(data set)를 가지고 학습하고, 데이터 분류 모듈에서 사용할 새 로운 분류 파라미터를 생성하고, 데이터 분류 모듈의 파라미터를 업데이트한다. 그리고 이러한 학습 과정 은 반복됨으로써 더욱 효율적인 데이터 분류 및 버퍼링이 되는 최적화에 점점 수렴하게 된다. 일 양태에서, 본 발명의 데이터 저장장치의 상기 구성들 즉, UPI/Infinity Fabric 인터페이스부, DMA 제어부, 데이터 분류 프로세스, 모니터링부, 메인 제어부는 각각의 동작을 수행하기 위한 논리 연산 로직을 가질 수 있 다. 본 발명의 데이터 저장장치의 상기 UPI/Infinity Fabric 인터페이스부, DMA 제어부, 데이터 분류 프로세스, 모니터링부, 메인 제어부 중 어느 하나 이상이 FPGA 소자로 구성되어 논리 연산 로직이 개발자가 입력한 프로그 램으로 구현되는 것일 수 있다. FPGA는 *?**?*Field Programmable Gate Array*?**?*의 약자로 칩 내부에 논리 연산 로직을 프로그램으로 구현할 수 있으며, 필요에 따라 논리 연산 로직을 프로그램적으로 변경 가능하다는 장점을 가진다. 한편, 본 발명의 데이터 저장장치의 상기 구성들 즉, UPI/Infinity fabric 인터페이스부, DMA 제어부, 데이터 분류 프로세스, 모니터링부, 메인 제어부 중 어느 하나 이상이 ASIC(Application Specific Integrated Circuit) 소자로 구성되어 논리 연산 로직이 구현되는 것일 수 있다. ASIC은 프로그램적인 연산을 하드웨어 기 반의 연산으로 바꿀 수 있고 이에 따라 많은 부분에서 연산 리소스를 감소시킬 수 있어서, 현재 데이터 연산 가 속부분에서 많이 사용되는 소자이다. 도 5는 본 발명의 일 실시예에 따른 저장장치가 실제 데이터가 분류되고 저장되며, 모니터링되고, 학습되 고, 분류 파라미터를 업데이트하는 일련의 과정에 대한 나타내는 순서도이다. 도 5를 참조하면, 우선 S01단계에 서 UPI/Infinity fabric 인터페이스부 및 DMA 제어부를 통하여 데이터를 추출한다. 이렇게 추출된 데 이터는 S02단계에서 분류된다. S02단계에서는 초기에는 Default 파라미터를 가지고 데이터를 분류하여 저장하지 만 이후에는 학습을 통해 생성된 파라미터를 이용해 데이터를 분류하게 된다. S03단계에서는 데이터가 저장장치 에 저장되기 전에 분류된 데이터를 임시 저장한다. 이 단계에서 분류가 어떻게 이루어 졌는지에 대한 버퍼 상태 값을 추출하게 된다. 이렇게 상태 값 추출이 완료된 데이터는 S04 단계를 거쳐서 제2 저장장치에 보내져 저장된 다. 앞의 S03 단계에서 추출된 데이터 분류 상태 값은 S12단계를 거치면서 인공지능 학습에 쓰일 수 있는 데이터로 가공된다. 이렇게 가공된 데이터는 S11단계에서 인공지능 학습에 사용되고, 그 결과 도출되는 학습 결과는 S10 단계에서 다시 데이터 분류에 사용되는 파라미터 값으로 변환되게 되어 S02 단계에서 사용되게 된다. 한편, 본 발명에 따른 데이터 저장장치는 제2 저장장치를 더 포함할 수 있다. 제2 저장장치는 반도체 메모리 소자를 통하여 저장장치로부터 데이터를 고속으로 입력/출력을 진행할 수 있는 것으로 원칙적으로 컴퓨터 시스템에 이용되는 통상의 저장장치이면 사용가능하나, 고속의 데이터 저장이 가능한 반도체 메모리를 이용하는 저장 장치인 것이 보다 바람직하다. 본 발명자는 컴퓨터 시스템을 위한 반도체 저장장치를 개발하여 대한민국 특허 제10-1139496호로 등록받은 바 있다. 상기 특허에 이용되는 반도체 저장장치 기술은 본 발명의 제2 저장장치에 그대로 또는 일부 변형하거나 응용한 형태로 이용될 수 있다. 그러나 본 발명의 제2 저장장치가 본 발명자의 상기 제10-1139496호의 특허기술 로 한정되는 것은 결코 아니며, 상기 특허기술이 본 발명의 제2 저장장치로 유용하게 이용될 수 있으므로 아래 에서 간략하게 설명하기로 한다. 도 6은 본 발명의 일 실시예에 따른 제2 저장장치의 구성을 개략적으로 도시하는 도면이다. 도 6을 참조하 면, 상기 제2 저장장치는 반도체 메모리가 구비된 메모리 디스크부, 제2 호스트 인터페이스부, 제2 제어부를 포함할 수 있다. 일 양태에서, 상기 메모리 디스크부는 데이터가 저장되는 곳으로, 고속 데이터 입력/출력을 위한 복수의 휘발성 반도체 메모리(예를 들어, DDR4, DDR3, DDR2, DDR, SDRAM 등)가 구비되어 있는 복수의 메모리 디스크 또 는 비휘발성 반도체 메모리(예를 들어, SSD, NVMe 등)를 포함하며, 제2 호스트 인터페이스부를 통하여 상 기 제2 제어부의 제어에 따라 저장장치의 데이터를 입력 및/또는 출력한다. 상기 메모리 디스크부는 상기 메모리 디스크들이 병렬로 배치되는 구성을 가질 수 있다. 도 7은 제2 저장장치의 메모리 디스크부의 구성을 개략적으로 도시하는 도면이다. 도 7을 참조하면, 메모리 디스크부는 제3 호스트 인터페이스, 백업 제어부와 인터페이스하는 제3 DMA 제어부 , ECC(Error Correction Code; 에러 수정 코드) 제어부, 및 고속 저장장치로서 사용되는 하나 이상 의 메모리블록을 제어하기 위한 메모리 제어부를 포함한다. 상기 제2 호스트 인터페이스부는 호스트 즉, 저장장치와 상기 메모리 디스크부 사이에서 인터페 이스 기능을 제공한다. 상기 호스트는 상술한 본 발명의 데이터 저장장치일 수 있고, 보다 구체적으로는 버퍼 데이터()의 데이터를 입력 및 출력할 수 있다. 상기 제2 호스트 인터페이스부로는 PCIe(PCI-Express) 인터페이스가 바람직하게 이용될 수 있으나, 이에 한정되는 것은 아니고, PCl, PCl-x, SATA, SAS, IDE 등의 종 래 공지된 인터페이스가 이용되는 것도 가능하다. 상기 제2 제어부는 상기 제2 호스트 인터페이스부와 상기 메모리 디스크부 사이에서 데이터 송/ 수신 데이터의 속도를 제어하고, 데이터 신호의 동기를 조절한다. 도 8은 제2 저장장치의 제2 제어부의 구성을 개략적으로 도시하는 도면이다. 도 8을 참조하면, 상기 제2 제어부는 상기 메모리 디스크부의 데이터 입력/출력을 제어하는 메모리 제어 모듈; 상기 제2 호스트 인터페이스부를 통해서 수신된 상기 호스트로부터의 지시에 따라 상기 메모리 디스크부에 데이터를 저장하기 위해 상기 메모리 제어부를 제어하며 또한 상기 호스트에 데이터를 제공하기 위해 상기 메모리 디스크부로부터 데이터를 읽는 제2 DMA 제어부; 상기 제2 DMA 제어부의 제어에 따라 데이터를 버퍼링하는 제2 데이터 버퍼; 상기 제2 DMA 제어부과 상기 메모리 제어 모듈을 통해서 상기 제2 DMA 제어부의 제어에 의해 상기 메모리 디스크부로부터 읽은 데이터에 대응하는 데이터 신호를 수신 하였을 때는, 상기 동기된 데이터 신호를 상기 제2 호스트 인터페이스부로 전송하기 위해 통신 프로토콜에 대응하는 통신속도를 갖도록 데이터 신호의 동기를 조절하며, 상기 제2 호스트 인터페이스부를 통해서 상 기 호스트로부터 데이터 신호를 수신할 때는, 상기 동기된 신호를 상기 제2 DMA 제어부와 상기 메모리 제 어 모듈을 통해서 상기 메모리 디스크부로 전송하기 위해 상기 메모리 디스크부에 의해 사용되 는 통신 프로토콜(예를 들어, PCI, PCIx, 또는 PCIe 등)에 대응하는 전송속도를 갖도록 하기 위해 상기 데이터 신호의 동기를 조절하는 동기 제어 모듈, 및 고속으로 상기 동기 제어 모듈과 상기 제2 DMA 제어부 사이에서 전송되거나/수신되는 데이터를 처리하는 제4 인터페이스 모듈을 포함한다. 여기에서, 상기 제4 인터페이스 모듈은 이중 버퍼 구조를 가진 버퍼와 원형 큐 구조를 가진 버퍼를 포함하 며, 상기 버퍼들을 이용해서 상기 동기 제어 모듈과 상기 제2 DMA 제어부 사이에서 송/수신되는 데이 터를 버퍼링함과 아울러 데이터 클럭들을 조절함에 의해서 고속으로 손실 없이 상기 동기 제어 모듈과 상 기 제2 DMA 제어부 사이에서 송/수신되는 데이터를 처리한다. 본 발명의 일 양태에서 상기 제2 저장장치는 각 구성에 전원을 공급하기 위한 보조 전원부, 전원공급 을 제어하는 전원 제어부, 필요시 상기 메모리 디스크부의 데이터를 백업하기 위한 백업 저장부 (360A), 및 백업 제어부를 더 포함할 수 있다. 상기 보조 전원부는 외부에서 공급되는 전원일 수 있으며, 제한되지는 않으나 일 양태에서 재충전 가능한 배터리 또는 이와 유사한 것으로 구성될 수 있다. 상기 보조 전원부는 제한되지는 않으나 필요에 따라서는 통상 상기 제2 호스트 인터페이스부를 통해서 상기 호스트로부터 전송되는 전력을 이용해서 소정의 전력을 유지하도록 충전될 수 있으며, 또한 상기 전원 제어부의 제어에 따라 상기 전원 제어부에 전원을 공 급한다. 상기 전원 제어부는 상기 제2 제어부, 상기 메모리 디스크부, 상기 백업 저장부(360A) 및 상기 백업 제어부로 공급한다. 아울러, 상기 제2 호스트 인터페이스부를 통해서 상기 호스트로부터 전송된 전력이 차단되거나 또는 상기 호스트로부터 전송된 전력이 임계값을 벗어날 때는, 상기 전원 제어부는 상기 보조 전원부로부터 전 력을 수신하며, 또한 상기 제2 제어부를 통해서 상기 메모리 디스크부로 전력을 공급한다. 상기 백업 저장부(360A)는 하드 디스크(HDD)와 같이 저속 비휘발성 저장장치 또는 SSD로 구성되며, 상기 메모리 디스크부의 데이터를 저장한다. 상기 백업 제어부는 상기 백업 저장부(360A)의 데이터 입력/출력을 제어해서 상기 백업 저장부(360A) 내의 상기 메모리 디스크부에 저장된 데이터를 백업하며, 또한 상기 호스트로부터의 지시에 따라서 또는 상기 호스트로부터 송신된 전력이 상기 임계치로 부터 벗어나는 것을 이유로 에러가 상기 호스트의 전원에서 발생할 때 상기 백업 저장부(360A) 내에 있는 상기 메모리 디스크부에 저장된 데이터를 백업한다. 상기 제2 저장장치는 제2 호스트 인터페이스를 통해서 호스트와 메모리 디스크 간의 데이터 통신 중 에 호스트와 메모리 디스크 사이에서 송/수신되는 데이터 신호의 동기를 조절함으로써 호스트를 위한 저속 데이 터 처리 속도를 지원하며 동시에 메모리 디스크를 위한 고속 데이터 처리 속도를 지원함으로써, 기존의 인터페 이스 환경에서 최대한 고속 데이터 처리가 가능하도록 메모리의 성능을 지원한다."}
{"patent_id": "10-2023-0107192", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 데이터 저장장치가 컴퓨터 시스템 상에서 연결되는 구성을 개략적으로 도시 하는 도면이다 도 2는 본 발명의 일 실시예에 따른 데이터 저장장치의 구성을 개략적으로 도시하는 도면이다. 도 3은 본 발명의 일 실시예에 따른 데이터 저장장치의 데이터 분류 프로세스의 개략적인 구성을 도 시하는 도면이다. 도 4는 CPU와 저장장치가 서로 통신할 때 사용하는 프로세스를 종래의 전형적인 저장장치와 본 발명의 저장장치 를 비교한 것으로, 본 발명에 따른 저장장치는 종래 저장장치에서 필요한 저장 단계보다 단계가 줄어 데이 터 전송 지연을 줄일 수 있음을 나타낸다. 도 5는 본 발명의 일 실시예에 따른 저장장치가 실제 데이터가 분류되고 저장되며, 모니터링 되고, 학습되 고, 분류 파라미터를 업데이트하는 일련의 과정에 대한 나타내는 순서도이다. 도 6은 본 발명의 일 실시예에 따른 제2 저장장치의 구성을 개략적으로 도시하는 도면이다. 도 7은 본 발명의 일 실시예에 따른 제2 저장장치의 메모리 디스크부의 구성을 개략적으로 도시하는 도면이다. 도 8은 본 발명의 일 실시예에 따른 제2 저장장치의 제2 제어부의 구성을 개략적으로 도시하는 도면 이다."}
