\documentclass{article}

\usepackage{tikz}
\usepackage{graphicx}
\usepackage{listings}
\usepackage{float}
\usepackage{setspace}
\usepackage{subcaption}
\usepackage[bottom]{footmisc}

\title{Relazione prova finale Reti Logiche}
\date{09/03/2021}
\author{Vlad Cimpeanu: 10606922\\ Danilo Castiglia: 10685118}

\begin{document}

\maketitle
\pagenumbering{gobble}

\pagenumbering{arabic}
%\setlength{\parskip}{3em} %added in Vlad's version

\begin{figure}[h!] %%%%     H al posto di h! se dà problemi      %%%%%
\centering
  \includegraphics[scale = 0.2]{polimi}
  \label{fig:polimi}
\end{figure}

\newpage

\section{Introduzione}
%Insieme
\input{intro}

\section{Architettura}
\subsection{Scelte progettuali}
%Insieme
Per la realizzazione di questo progetto si è deciso di dividere \textbf{unità di elaborazione} e \textbf{unità di controllo}, facendo uso di un datapath e di una macchina a stati di Moore. Il datapath utilizza una rete combinatoria per il calcolo dei logaritmi, sommatori, sottrattori, comparatori, multiplexer e registri, con lo scopo di elaborare tutti i calcoli richiesti dalla macchina a stati.

\subsection{Datapath}
%Vlad: Row, Column, Address
%Danilo: New_pixel, Max/Min: init ti permette di resettare il valore
\input{datapath}
\subsection{Macchina a Stati}
%Vlad: S0...S8
%Danilo: S9...S14
\input{FSM}
\input{architettura}

%\input{FSM}

\section{Risultati Sperimentali}
\subsection{Report di sintesi}
Dal report di sintesi emerge che il modulo è correttamente sintetizzabile e sono stati inferiti 131 Flip Flop e 0 Latch. Il Critical Path limita il clock ad almeno 5.361ns, di conseguenza il constraint di clock imposto da specifica a 100ns è stato rispettato con un ampio margine.
Con un periodo di clock di 15ns, emerge che il tempo massimo di conversione di un'immagine (128x128) risulta essere di 1.48ms.
%Insieme
\subsection{Simulazioni}
Per verificare la correttezza del nostro modulo sono stati utilizzati dei testbench che si ritiene possano stimolare i corner case.\\
I testbench di seguito elencati sono stati utilizzati con lo scopo di verificare il corretto funzionamento del ciclo di lettura della FSM:
\begin{itemize}
    \item Numero di righe e/o numero di colonne uguali a 1.
    \item Immagine di dimensione massima (128x128 pixel).
\end{itemize}
Per testare invece il modulo di calcolo del logaritmo si è scelto di utilizzare i seguenti tesbench:
\begin{itemize}
    \item Immagine bianca (tutti i pixel valgono 255).
    \item Immagine nera (tutti i pixel valgono 0).
    \item Immagine monocromatica (tutti i pixel hanno lo stesso valore).
\end{itemize}
Sebbene un'immagine non possa avere dimensione nulla, per motivi di robustezza, si è scelto di testare comunque questo caso:
\begin{itemize}
    \item Immagini anomale: Numero di righe e/o numero di colonne uguali a 0.
\end{itemize}
Per verificare che l'intero sistema si comporti correttamente nel caso di letture successive e nella gestione dei reset:
\begin{itemize}
    \item Reset sincroni e asincroni durante l'esecuzione.
\end{itemize}
\begin{itemize}
    \item Lettura sequenziale di più immagini.
\end{itemize}
Per verificare che il numero di iterazioni della macchina a stati sia corretto, controllando che anche l'ultimo pixel possa modificare max e min register:
\begin{itemize}
    \item 0 o 255 come ultimo pixel.
\end{itemize}
%Insieme
\section{Conclusioni}
%Insieme

Grazie alle scelte effettuate il sistema risulta particolarmente veloce e scalabile, infatti adottando il modulo Row \& Column counter invece che un moltiplicatore, al crescere delle dimensioni dell'immagine, la complessità temporale aumenta linearmente: con l'utilizzo di un moltiplicatore si andrebbe ad incrementare la durata del clock compromettendo la velocità del circuito.\\




\end{document}
