<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:04:56.456</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.12.22</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7024538</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>다중 가중치 세트에 기초한 메모리 내 프로세싱</inventionTitle><inventionTitleEng>IN-MEMORY PROCESSING BASED ON MULTIPLE WEIGHT SETS</inventionTitleEng><openDate>2024.08.16</openDate><openNumber>10-2024-0124383</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.12.18</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 특히 메모리 내 프로세싱 방법에 관한 것이며, 그 목적은 행렬-벡터 계산을 수행하는 것이다. 방법은 크로스바 어레이 구조물(15)을 갖는 디바이스에 의존한다. 크로스바 어레이 구조물은 N개의 입력 라인(152)과 M개의 출력 라인(153)을 포함하며, 이는 N × M 셀(155)을 규정하는 교차점들에서 상호연결되며, 여기서 N ≥ 2 및 M ≥ 2이다. 셀들은 각각의 메모리 시스템을 포함하며, 각각은 K개의 가중치(Wi,j,k)를 저장하도록 설계되며, 여기서 K ≥2이다. 따라서, 크로스바 어레이 구조물은 N × M 가중치의 K 세트를 저장할 수 있는 N × M 메모리 시스템을 포함한다. MAC(multiply-accumulate) 동작을 수행하기 위해, 방법은 먼저, 메모리 시스템의 각각에 대해, K개의 가중치로부터 가중치를 선택하고 선택된 가중치를 활성 가중치로서 설정함으로써 N × M 셀에 대한 N × M 활성 가중치를 인에이블시킨다. 다음으로, N개의 컴포넌트의 벡터를 인코딩하는 신호들이 크로스바 어레이 구조물의 N개의 입력 라인에 인가다. 이는 크로스바 어레이 구조물로 하여금 벡터 및 N × M 활성 가중치에 기초하여 MAC 동작을 수행하게 한다. 최종적으로, M개의 출력 라인의 출력에서 획득된 출력 신호들은 대응하는 값들을 획득하기 위해 판독된다. 이는 크로스바 어레이에서 별개의 가중치 세트가 국부적으로 인에이블될 수 있게 하며, 이는 가중치의 순환을 국부적으로 수행하고 이에 따라 메모리 유닛과의 데이터 교환의 빈도를 감소시키는 것을 가능하게 한다. 이는 결국 크로스바 어레이 구조물의 유휴 시간을 감소시킨다. 따라서, 제안된 접근법은 데이터 전송의 빈도를 실질적으로 감소시키는 것을 가능하게 하며, 이는 계산 속도를 높이는 결과를 초래한다. 또한, 현재 활성 가중치에 따라 MAC 동작을 수행하는 동안, 가중치는 가능하게는 프리페치될 수 있다. 특히 이점은 프리페칭 단계들이 파이프라이닝을 통해 적어도 부분적으로 숨겨진다는 것이다. 본 발명은 또한, 관련 디바이스, 시스템, 및 컴퓨터 프로그램 제품에 관한 것이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.06.29</internationOpenDate><internationOpenNumber>WO2023117081</internationOpenNumber><internationalApplicationDate>2021.12.22</internationalApplicationDate><internationalApplicationNumber>PCT/EP2021/087303</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 메모리 내(in-memory) 프로세싱 방법에 있어서,N × M 셀(여기서 N ≥ 2 및 M ≥ 2)(155)을 규정하는 교차점에서 상호 연결되는, N개의 입력 라인(152) 및 M개의 출력 라인(153)을 포함하는 크로스바 어레이 구조물(15)을 제공하는 단계(S10) - 상기 셀(155)는 각각의 메모리 시스템(157)을 포함하고, 각각이 K개(K ≥ 2)의 가중치를 저장하도록 설계되어, 상기 크로스바 어레이 구조물(15)은 N × M 가중치의 K 세트를 저장하는 N × M 메모리 시스템을 포함함 -;상기 메모리 시스템(157)의 각각에 대해, K개의 가중치로부터 가중치를 선택하고 선택된 가중치를 활성 가중치로서 설정함으로써 상기 N × M 셀(155)에 대한 N × M 활성 가중치를 인에이블하는 단계(S70);상기 크로스바 어레이 구조물(15)의 상기 N개의 입력 라인(152)에 N개의 컴포넌트의 벡터를 인코딩하는 신호를 인가하여, 상기 크로스바 어레이 구조물(15)로 하여금 상기 벡터 및 상기 N × M 활성 가중치에 기초하여, 곱셈 누적 연산 또는 MAC 연산을 수행하게 하는 단계(S84); 및  대응하는 값들을 획득하기 위해 상기 M개의 출력 라인(153)의 출력에서 획득된 출력 신호들을 판독하는 단계(S86, S90)를 포함하는 메모리 내 프로세싱 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 방법은, 활성 가중치로서 현재 인에이블된 N × M 가중치에 따라 MAC 연산을 수행하는 동안, 다음에 사용될 N × M 가중치의 q 세트를 프리페칭(prefetch)(S115)하고, 이전에 활성 상태에 있었던 N × M 가중치의 q 세트(1 ≤ q ≤ K - 1) 대신에, 상기 프리페칭된 가중치를 상기 N ×M 메모리 시스템(157)에 저장하는 단계를 더 포함하는, 메모리 내 프로세싱 방법.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 N × M 활성 가중치는 적어도 상기 N × M 메모리 시스템(157)의 서브세트의 각 메모리 시스템(157)의 상기 K개의 가중치 중 k번째 가중치를 동시에 선택하고 그에 따라 현재 활성 가중치로서 선택된 각각의 가중치를 설정함으로써 인에이블되되고(S70), 여기서 1 ≤ k ≤ K인, 메모리 내 프로세싱 방법.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 방법은 여러 행렬-벡터 계산 사이클을 수행하는 단계(S58-S110)를 포함하며, 상기 사이클의 각각은:상기 메모리 시스템(157)의 각각에 대해, K개의 가중치로부터 가중치를 선택하고 상기 선택된 가중치를 활성 가중치로서 설정함으로써 상기 N × M 셀(155)에 대한 새로운 N × M 활성 가중치 세트를 인에이블하는 단계(S70);N개의 컴포넌트의 벡터를 인코딩하는 신호를 상기 크로스바 어레이 구조물(15)의 N개의 입력 라인(152)에 인가하여(S82), 상기 벡터 및 상기 새로운 N × M 활성 가중치 세트에 기초하여, 상기 크로스바 어레이 구조물(15)로 하여금 MAC 연산을 수행하게 하는 단계(S84); 및  대응하는 값들을 획득하기 위해 상기 M개의 출력 라인(153)의 출력에서 획득된 출력 신호를 판독하는 단계(S86, S90)를 포함하는, 메모리 내 프로세싱 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 사이클의 각각은 판독된 상기 출력 신호에 대응하는 부분적 곱 결과들을 누적하는 단계(S90)를 더 포함하며, 이에 의해 누적들이 연속적으로 수행되는, 메모리 내 프로세싱 방법. </claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 방법은, 상기 여러 행렬-벡터 계산 사이클 중 K 사이클을 완료하기 전에,이전에 활성 가중치로서 인에이블된 N × M 가중치의 q 세트(1 ≤ q ≤ K - 1) 대신에, N × M 가중치의 q 세트를 프리페칭(S115)하고 상기 q 세트를 상기 N × M 메모리 시스템(157)에 저장하는 단계를 더 포함하는, 메모리 내 프로세싱 방법.</claim></claimInfo><claimInfo><claim>7. 제5항 또는 제6항에 있어서, 상기 방법은 상기 여러 행렬-벡터 계산 사이클을 완료하면(S110: 예), 상기 연속적인 누적들에 기초하여 획득된 결과를 외부 메모리 유닛(2)에 반환하는 단계(S120)를 더 포함하는, 메모리 내 프로세싱 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 방법은 K × T 행렬-벡터 계산 사이클을 수행하는 단계(S50 - S110)를 포함하며, 여기서 T는 입력 벡터의 수에 대응하고, 상기 입력 벡터의 각각은 N개의 컴포넌트의 K개의 서브 벡터로 분해되고 K개의 각각의 블록 행렬과 연관되며, 상기 K개의 각각의 블록 행렬은 N × M 가중치의 K 세트에 대응하며, 상기 K × T 행렬-벡터 계산 사이클은:상기 K개의 각각의 블록 행렬에 대응하는 N × N 가중치의 K 세트를 로딩(S55)하고, 이에 따라 상기 N × M 가중치의 K 세트를 저장하도록 상기 메모리 시스템(157)을 프로그래밍하는 단계; 및T 입력 벡터의 각각의 상기 K개의 서브 벡터의 각각의 서브 벡터에 대해(S60), 상기 K개의 각각의 블록 행렬 중 연관된 하나에 대응하는 N × M 활성 가중치를 현재 활성 가중치로서 인에이블하는 단계(S70); 상기 크로스바 어레이 구조물(15)로 하여금 상기 각각의 서브 벡터 및 상기 현재 활성 가중치에 기초하여 MAC 연산을 수행(S84)하게 하기 위해 상기 각각의 서브 벡터에 대응하는 벡터를 인코딩하는 신호를 상기 N개의 입력 라인(152)에 인가하는 단계(S82), 및 대응하는 부분 값들을 획득하기 위해 상기 M개의 출력 라인(153)의 출력에서 획득된 출력 신호를 판독하는 단계에 의해 수행되는, 메모리 내 프로세싱 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 출력 신호를 판독하는 단계는, 만일 있다면, 업데이트된 결과를 얻기 위해, 상기 K개의 서브 벡터 중 이전 서브 벡터에 대해 이전에 획득된 부분 값과 함께 상기 각각의 서브 벡터에 대해 획득된 부분 값을 누적하는 단계(S90)를 포함하며,상기 방법은 마지막으로 획득된 상기 업데이트된 결과에 기초하여 획득된 결과를 반환하는 단계(S120)를 더 포함하는, 메모리 내 프로세싱 방법.</claim></claimInfo><claimInfo><claim>10. 제4항 내지 제9항 중 어느 한 항에 있어서, 상기 방법은, 외부 프로세싱 유닛에서,상기 여러 행렬-벡터 계산 사이클을 수행하기 위해 이러한 입력 신호를 상기 N개의 입력 라인(152)에 인가하는 것(S82)을 목적으로 하여, 상기 N × M 가중치의 K 세트에 따라 상기 N × M 메모리 시스템(157)을 프로그래밍(S55)하고 상기 서브 벡터를 입력 신호로 인코딩하기 전에, 주어진 문제를 주어진 수의 서브 벡터 및 N × M 가중치의 K 세트에 맵핑(S30)하는 단계를 더 포함하는, 메모리 내 프로세싱 방법.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 N × M 메모리 시스템(157)은 디지털 메모리 시스템이고, 상기 N × M 셀(155)의 각각은 상기 N × M 메모리 시스템(157) 중 각각의 하나에 연결된 연산 유닛(156)을 더 포함하고,상기 MAC 연산은 바람직하게는 P 사이클(P ≥ 2)에서 비트 직렬로 수행되며(S84), 여기서 P는 입력에서 사용되는 상기 벡터들의 각각의 N개의 컴포넌트의 각각의 비트 폭에 대응하고, 상기 P 사이클의 각각을 완료할 때 부분적 곱 값이 누적되는(S86), 메모리 내 프로세싱 방법.</claim></claimInfo><claimInfo><claim>12. 메모리 내 프로세싱을 위한 컴퓨터 프로그램에 있어서, 상기 컴퓨터 프로그램의 제품은 프로그램 명령어가 구현된 컴퓨터 판독가능 저장 매체를 포함하고, 상기 프로그램 명령어는 메모리 내 프로세싱 하드웨어 디바이스(10)의 프로세싱 수단에 의해 실행가능하여, 상기 메모리 내 프로세싱 하드웨어 디바이스로 하여금 제1항 내지 제11항 중 어느 한 항의 단계들을 수행하게 하는, 컴퓨터 프로그램.</claim></claimInfo><claimInfo><claim>13. 메모리 내 프로세싱 하드웨어 디바이스(10)에 있어서, 상기 디바이스(10)는:N × M 셀(여기서, N ≥ 2 및 M ≥ 2)(155)을 규정하는 교차점에서 상호연결되는 N개의 입력 라인(152) 및 M개의 출력 라인(153)을 포함하는 크로스바 어레이 구조물(15) - 상기 셀(155)은 각각의 메모리 시스템(157)을 포함하고 각각이 K개(K ≥ 2)의 가중치를 저장하도록 설계되어, 상기 크로스바 어레이 구조물은 곱셈 누적 연산들 또는 MAC 연산들을 수행하기 위해 N × M 가중치의 K 세트를 저장하도록 구성된 N × M 메모리 시스템(157)을 포함함 -;상기 N × M 메모리 시스템(157)에 연결된 선택 회로(159) - 상기 선택 회로(159)는, 상기 N × M 셀(155)에 대한 N × M 활성 가중치를 인에이블하기 위해, 상기 메모리 시스템의 각각의 K개의 가중치로부터 가중치를 선택하고 상기 선택된 가중치를 활성 가중치로서 설정하도록 구성됨 -;상기 크로스바 어레이 구조물(15)의 N개의 입력 라인(152)에 N개의 컴포넌트의 벡터를 인코딩하는 신호를 인가하여, 상기 크로스바 어레이 구조물(15)로 하여금 상기 벡터 및 상기 선택 회로(159)에 의해 인에이블된 상기 N × M 활성 가중치에 기초하여 MAC 연산을 수행하게 하도록 구성된 입력 유닛(151); 및상기 M개의 출력 라인(153)의 출력에서 획득된 출력 신호들을 판독하도록 구성된 판독 유닛(154)을 포함하는, 메모리 내 프로세싱 하드웨어 디바이스(10).</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 N × M 메모리 시스템(157)의 각각은 K개의 가중치가 독립적으로 프로그래밍가능하도록 설계되고,상기 디바이스(10)는 상기 각각의 메모리 시스템(157)에 연결된 프로그래밍 회로(158)를 더 포함하고, 상기 프로그래밍 회로(158)는 상기 N × M 메모리 시스템의 K개의 가중치를 프로그래밍하도록 구성되는, 메모리 내 프로세싱 하드웨어 디바이스(10).</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 프로그래밍 회로(158)는 또한, 현재 활성 가중치로서 설정되지 않은 N × M 가중치의 q 세트를 프리페치하고,이에 따라 상기 N × M 메모리 시스템(157)을 프로그래밍하고, 상기 N × M 메모리 시스템(157)이 상기 N × M 가중치의 q 세트 대신에 상기 프리페치된 가중치를 저장하게 하며, 여기서 1 ≤ q ≤ K - 1인, 메모리 내 프로세싱 하드웨어 디바이스(10).</claim></claimInfo><claimInfo><claim>16. 제13항 내지 제15항 중 어느 한 항에 있어서,상기 N × M 메모리 시스템(157)의 각각은 K개의 메모리 엘리먼트를 포함하고, 이들 각각은 상기 K개의 가중치의 각각의 가중치를 저장하도록 구성되고,상기 선택 회로(159)는 N × M 멀티플렉서를 포함하고, 이들 각각은 상기 메모리 시스템(157)의 각각의 K개의 가중치 중 임의의 하나가 동작 중에 활성 가중치로서 선택되고 설정될 수 있게 하도록, 상기 N × M 메모리 시스템(157)의 각각의 메모리 시스템의 K개의 메모리 엘리먼트의 각각 뿐만아니라 상기 멀티플렉서의 각각에 연결되는 선택 제어 라인들에 연결되는, 메모리 내 프로세싱 하드웨어 디바이스(10).</claim></claimInfo><claimInfo><claim>17. 제13항 내지 제16항 중 어느 한 항에 있어서,상기 선택 회로(159)는 또한, 상기 N × M 메모리 시스템의 n × m 메모리 시스템(157)의 서브세트의 각 메모리 시스템(157)의 K개의 가중치 중 k번째 가중치를 동시에 선택함으로써, N × M 가중치의 K 세트 중 하나로부터 n × m 가중치의 서브세트를 선택하도록 구성되고, 여기서, 2 ≤ n ≤ N, 2 ≤ m ≤ Ν, 및 1 ≤ k ≤ K인, 메모리 내 프로세싱 하드웨어 디바이스(10).</claim></claimInfo><claimInfo><claim>18. 제13항 내지 제17 중 어느 한 항에 있어서,상기 메모리 내 프로세싱 하드웨어 디바이스(10)는 시퀀서 회로 및 누산기 회로(154)를 더 포함하고,상기 시퀀서 회로는, 하나 이상의 벡터 세트에 기초하여 여러 사이클의 행렬-벡터 계산을 연속적으로 수행하기 위해, 상기 입력 유닛(151) 및 상기 선택 회로(159)의 동작들을 편성하기 위해 상기 입력 유닛(151) 및 상기 선택 회로(159)에 연결되며, 동작 시에, 상기 행렬-벡터 계산의 사이클의 각각은 MAC 연산들의 하나 이상의 사이클을 포함하고, N × M 가중치의 별개의 세트가 상기 N × M 가중치의 K 세트로부터 선택되고 상기 행렬-벡터 계산의 사이클의 각각에서 N × M 활성 가중치로서 설정되고,상기 누산기 회로(154)는 각각의 MAC 연산 사이클을 완료할 때 획득된 부분적 곱 값들을 누적하도록 구성되는, 메모리 내 프로세싱 하드웨어 디바이스(10).</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 누산기 회로(154)는 상기 출력 라인(153)의 출력에 배열되는, 메모리 내 프로세싱 하드웨어 디바이스(10).</claim></claimInfo><claimInfo><claim>20. 제13항 내지 제18항 중 어느 한 항에 있어서,상기 N × M 메모리 시스템(157)의 각각은 K개의 메모리 엘리먼트를 포함하며, 이들 각각이 상기 K개의 가중치의 각각의 가중치를 저장하도록 구성되는, 메모리 내 프로세싱 하드웨어 디바이스(10).</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서,상기 N × M 메모리 시스템(157)의 각각의 상기 K개의 메모리 엘리먼트의 각각은 디지털 메모리 엘리먼트이고,상기 N × M 셀(155)의 각각은 연산 유닛(156)을 더 포함하고, 상기 연산 유닛(156)은 상기 선택 회로(159)의 각각의 부분을 통해 상기 N × M 메모리 시스템(157)의 각각의 메모리 시스템의 K개의 메모리 엘리먼트의 각각에 연결되는, 메모리 내 프로세싱 하드웨어 디바이스(10).</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서,상기 N × M 메모리 시스템(157)의 각각의 상기 K개의 메모리 엘리먼트의 각각은 P 비트 가중치를 저장하도록 설계되고,상기 입력 유닛(151)은 N개의 컴포넌트의 벡터를 P 사이클로 상기 입력 라인(152)에 비트 직렬로 공급하도록 상기 신호를 인가하도록 구성되며, 상기 N개의 컴포넌트의 각각은 P 비트 입력 워드에 대응하며, 여기서 P ≥ 2이고,상기 N × M 셀(155)은 P 사이클에서 비트 직렬 방식으로 MAC 연산을 수행하도록 구성되고, 상기 하드웨어 디바이스(10)는 상기 P 사이클의 각각에서 획득된 부분적인, 비트 직렬 곱 값들에 대응하는 값들을 누적하도록 구성된 누산기 회로(154)를 더 포함하고,상기 선택 회로(159)는 상기 P 사이클의 각각 동안에 활성 가중치와 동일한 N × M 가중치 세트를 유지하도록 구성되는, 메모리 내 프로세싱 하드웨어 디바이스(10).</claim></claimInfo><claimInfo><claim>23. 제13항 내지 제22항 중 어느 한 항에 있어서, 상기 메모리 내 프로세싱 하드웨어 디바이스(10)는 또한,상기 입력 유닛(151) 및 상기 선택 회로(159)의 각각에 연결된 구성 및 제어 로직(12);상기 구성 및 제어 로직(12)에 연결된 사전 데이터 프로세싱 유닛(13); 및상기 출력 라인(153)의 출력에 연결된 사후 데이터 프로세싱 유닛(14)을 포함하는, 메모리 내 프로세싱 하드웨어 디바이스(10).</claim></claimInfo><claimInfo><claim>24. 컴퓨팅 시스템(1)에 있어서, 각각이 제13항 내지 제23항 중 어느 한 항에 따른 하나 이상의 메모리 내 프로세싱 하드웨어 디바이스(10)를 포함하는, 컴퓨팅 시스템(1).</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 컴퓨팅 시스템은,메모리 유닛(2) 그리고 상기 메모리 유닛(2)으로부터 데이터를 판독하고 상기 메모리 유닛(2)에 데이터를 기록하기 위해 상기 메모리 유닛에 연결된 범용 프로세싱 유닛(2)을 포함하며,상기 메모리 내 프로세싱 하드웨어 디바이스(10)의 각각은, 상기 메모리 유닛(2)으로부터 데이터를 판독하고 상기 메모리 유닛(2)에 데이터를 기록하도록 구성되고, 상기 범용 프로세싱 유닛(2)은 상기 하나 이상의 메모리 내 프로세싱 하드웨어 디바이스(10)의 메모리 시스템(157)에 대한 벡터 및 가중치에 주어진 컴퓨팅 작업을 매핑하도록 구성되는, 컴퓨팅 시스템(1).</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>네덜란드, **** 에이이 에인트호번, 하이 테크 캠퍼스 *</address><code>520240410887</code><country>네덜란드</country><engName>AXELERA AI B.V.</engName><name>악셀레라 에이아이 비.브이.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>네덜란드 **** 에이이 아인트호...</address><code> </code><country> </country><engName>KHADDAM-ALJAMEH, Riduan</engName><name>카담-알자메 리두안</name></inventorInfo><inventorInfo><address>네덜란드 **** 에이이 아인트호...</address><code> </code><country> </country><engName>ELEFTHERIOU, Evangelos</engName><name>엘레프테리오우 에반젤로스</name></inventorInfo><inventorInfo><address>네덜란드 **** 에이이 아인트호...</address><code> </code><country> </country><engName>PAPISTAS, Ioannis</engName><name>파피스타스 이오아니스</name></inventorInfo><inventorInfo><address>네덜란드 **** 에이이 아인트호...</address><code> </code><country> </country><engName>KATSELAS, Leonidas</engName><name>카첼라스 레오니다스</name></inventorInfo><inventorInfo><address>네덜란드 **** 에이이 아인트호...</address><code> </code><country> </country><engName>HAGER, Pascal</engName><name>하거 파스칼</name></inventorInfo><inventorInfo><address>네덜란드 **** 에이이 아인트호...</address><code> </code><country> </country><engName>ROOSELEER, Bram</engName><name>루셀러 브람</name></inventorInfo><inventorInfo><address>네덜란드 **** 에이이 아인트호...</address><code> </code><country> </country><engName>MOONS, Bert</engName><name>문스 베르트</name></inventorInfo><inventorInfo><address>네덜란드 **** 에이이 아인트호...</address><code> </code><country> </country><engName>COSEMANS, Stefan</engName><name>코세만스 스테판</name></inventorInfo><inventorInfo><address>네덜란드 **** 에이이 아인트호...</address><code> </code><country> </country><engName>UYTTERHOEVEN, Roel</engName><name>위터호이벤 로엘</name></inventorInfo><inventorInfo><address>네덜란드 **** 에이이 아인트호...</address><code> </code><country> </country><engName>GARCEA, Giuseppe</engName><name>가르세아 주세페</name></inventorInfo><inventorInfo><address>네덜란드 **** 에이이 아인트호...</address><code> </code><country> </country><engName>POLIAKOV, Dmitri</engName><name>폴리아코프 드미트리</name></inventorInfo><inventorInfo><address>네덜란드 **** 에이이 아인트호...</address><code> </code><country> </country><engName>YI, Lu</engName><name>이 루</name></inventorInfo><inventorInfo><address>네덜란드 **** 에이이 아인트호...</address><code> </code><country> </country><engName>VAN LOON, Jeroen</engName><name>반 룬 제로엔</name></inventorInfo><inventorInfo><address>네덜란드 **** 에이이 아인트호...</address><code> </code><country> </country><engName>MACHIELS, Brecht</engName><name>마치엘스 브레히트</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.07.19</receiptDate><receiptNumber>1-1-2024-0788405-79</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.07.24</receiptDate><receiptNumber>1-1-2024-0806291-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Request for Amendment</documentEngName><documentName>보정요구서</documentName><receiptDate>2024.07.29</receiptDate><receiptNumber>1-5-2024-0123862-40</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2024.08.05</receiptDate><receiptNumber>1-1-2024-0851111-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.06</receiptDate><receiptNumber>1-5-2024-0127843-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.12.18</receiptDate><receiptNumber>1-1-2024-1407296-21</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247024538.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93befecd7c9cf6d8fe2b6cddb157a423dd633a09ec6c78586f6e2d7a49f8193c1d03675d2bed957fa0fe8c3c4755cea6e678684721ab0908ad</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfca7343dcf130f83b42e68e314ef56b5743b6d5bba897787b4c00026c7f2b14ff26286adc702c1282aa4ca2fcb9efd8d829bcdb30f4399751</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>