TimeQuest Timing Analyzer report for esquematico
Tue Feb 08 03:21:30 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'reset'
 12. Slow Model Setup: 'rst_on'
 13. Slow Model Setup: 'clk'
 14. Slow Model Hold: 'clk'
 15. Slow Model Hold: 'rst_on'
 16. Slow Model Hold: 'reset'
 17. Slow Model Recovery: 'clk'
 18. Slow Model Removal: 'clk'
 19. Slow Model Minimum Pulse Width: 'clk'
 20. Slow Model Minimum Pulse Width: 'reset'
 21. Slow Model Minimum Pulse Width: 'rst_on'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'reset'
 34. Fast Model Setup: 'rst_on'
 35. Fast Model Setup: 'clk'
 36. Fast Model Hold: 'clk'
 37. Fast Model Hold: 'rst_on'
 38. Fast Model Hold: 'reset'
 39. Fast Model Recovery: 'clk'
 40. Fast Model Removal: 'clk'
 41. Fast Model Minimum Pulse Width: 'clk'
 42. Fast Model Minimum Pulse Width: 'reset'
 43. Fast Model Minimum Pulse Width: 'rst_on'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; esquematico                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }    ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }  ;
; rst_on     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst_on } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 196.85 MHz ; 196.85 MHz      ; reset      ;      ;
; 211.6 MHz  ; 211.6 MHz       ; rst_on     ;      ;
; 338.52 MHz ; 338.52 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; reset  ; -3.841 ; -15.094       ;
; rst_on ; -3.675 ; -14.193       ;
; clk    ; -2.157 ; -16.284       ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk    ; 0.372 ; 0.000         ;
; rst_on ; 0.450 ; 0.000         ;
; reset  ; 0.888 ; 0.000         ;
+--------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.198 ; -1.535        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.409 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clk    ; -1.941 ; -13.813              ;
; reset  ; -1.941 ; -1.941               ;
; rst_on ; -1.941 ; -1.941               ;
+--------+--------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'reset'                                                                                                                               ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.841 ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[0]~13 ; clk          ; reset       ; 0.500        ; 0.416      ; 3.105      ;
; -3.826 ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~1  ; clk          ; reset       ; 0.500        ; 0.214      ; 3.111      ;
; -3.780 ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~9  ; clk          ; reset       ; 0.500        ; 0.215      ; 3.116      ;
; -3.647 ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~5  ; clk          ; reset       ; 0.500        ; 0.214      ; 2.981      ;
; -3.234 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[0]~13 ; reset        ; reset       ; 1.000        ; 0.000      ; 2.582      ;
; -3.170 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[2]~5  ; reset        ; reset       ; 1.000        ; 0.000      ; 2.790      ;
; -3.012 ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_upcounter:b2v_inst2|q[3]~1  ; reset        ; reset       ; 1.000        ; 0.000      ; 2.583      ;
; -2.954 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[1]~9  ; reset        ; reset       ; 1.000        ; 0.000      ; 2.575      ;
; -2.040 ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~13 ; reset        ; reset       ; 0.500        ; 3.753      ; 4.641      ;
; -2.018 ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~1  ; reset        ; reset       ; 0.500        ; 3.548      ; 4.637      ;
; -2.005 ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~5  ; reset        ; reset       ; 0.500        ; 3.548      ; 4.673      ;
; -1.962 ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~9  ; reset        ; reset       ; 0.500        ; 3.549      ; 4.632      ;
; -1.540 ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~13 ; reset        ; reset       ; 1.000        ; 3.753      ; 4.641      ;
; -1.518 ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~1  ; reset        ; reset       ; 1.000        ; 3.548      ; 4.637      ;
; -1.505 ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~5  ; reset        ; reset       ; 1.000        ; 3.548      ; 4.673      ;
; -1.462 ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~9  ; reset        ; reset       ; 1.000        ; 3.549      ; 4.632      ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'rst_on'                                                                                                                          ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.675 ; dsf_datareg:b2v_inst3|q[0]~_emulated ; dsf_datareg:b2v_inst3|q[0]~13 ; clk          ; rst_on      ; 0.500        ; 0.194      ; 3.002      ;
; -3.662 ; dsf_datareg:b2v_inst3|q[2]~_emulated ; dsf_datareg:b2v_inst3|q[2]~5  ; clk          ; rst_on      ; 0.500        ; 0.218      ; 3.003      ;
; -3.608 ; dsf_datareg:b2v_inst3|q[1]~_emulated ; dsf_datareg:b2v_inst3|q[1]~9  ; clk          ; rst_on      ; 0.500        ; 0.226      ; 2.913      ;
; -3.438 ; dsf_datareg:b2v_inst3|q[1]~9         ; dsf_datareg:b2v_inst3|q[1]~9  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 3.017      ;
; -3.248 ; dsf_datareg:b2v_inst3|q[3]~_emulated ; dsf_datareg:b2v_inst3|q[3]~1  ; clk          ; rst_on      ; 0.500        ; 0.228      ; 2.611      ;
; -3.020 ; dsf_datareg:b2v_inst3|q[3]~1         ; dsf_datareg:b2v_inst3|q[3]~1  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 2.655      ;
; -2.858 ; dsf_datareg:b2v_inst3|q[2]~5         ; dsf_datareg:b2v_inst3|q[2]~5  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 2.481      ;
; -2.838 ; dsf_datareg:b2v_inst3|q[0]~13        ; dsf_datareg:b2v_inst3|q[0]~13 ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 2.471      ;
; -1.863 ; rst_on                               ; dsf_datareg:b2v_inst3|q[0]~13 ; rst_on       ; rst_on      ; 0.500        ; 3.531      ; 4.527      ;
; -1.713 ; rst_on                               ; dsf_datareg:b2v_inst3|q[1]~9  ; rst_on       ; rst_on      ; 0.500        ; 3.556      ; 4.348      ;
; -1.581 ; rst_on                               ; dsf_datareg:b2v_inst3|q[2]~5  ; rst_on       ; rst_on      ; 0.500        ; 3.548      ; 4.252      ;
; -1.363 ; rst_on                               ; dsf_datareg:b2v_inst3|q[0]~13 ; rst_on       ; rst_on      ; 1.000        ; 3.531      ; 4.527      ;
; -1.315 ; rst_on                               ; dsf_datareg:b2v_inst3|q[3]~1  ; rst_on       ; rst_on      ; 0.500        ; 3.558      ; 4.008      ;
; -1.213 ; rst_on                               ; dsf_datareg:b2v_inst3|q[1]~9  ; rst_on       ; rst_on      ; 1.000        ; 3.556      ; 4.348      ;
; -1.081 ; rst_on                               ; dsf_datareg:b2v_inst3|q[2]~5  ; rst_on       ; rst_on      ; 1.000        ; 3.548      ; 4.252      ;
; -0.815 ; rst_on                               ; dsf_datareg:b2v_inst3|q[3]~1  ; rst_on       ; rst_on      ; 1.000        ; 3.558      ; 4.008      ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.157 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.419     ; 2.278      ;
; -2.128 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.215     ; 2.453      ;
; -2.124 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.215     ; 2.449      ;
; -2.078 ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; reset        ; clk         ; 0.500        ; -0.218     ; 2.400      ;
; -2.070 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.214     ; 2.396      ;
; -1.997 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.416     ; 2.121      ;
; -1.995 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; reset        ; clk         ; 0.500        ; -0.416     ; 2.119      ;
; -1.994 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; reset        ; clk         ; 0.500        ; -0.218     ; 2.316      ;
; -1.994 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.419     ; 2.115      ;
; -1.992 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.214     ; 2.318      ;
; -1.977 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.419     ; 2.098      ;
; -1.956 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.215     ; 2.281      ;
; -1.954 ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.994      ;
; -1.950 ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.990      ;
; -1.943 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; reset        ; clk         ; 0.500        ; -0.219     ; 2.264      ;
; -1.932 ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.214     ; 2.258      ;
; -1.928 ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.214     ; 2.254      ;
; -1.908 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.214     ; 2.234      ;
; -1.892 ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; clk          ; clk         ; 1.000        ; -0.004     ; 2.928      ;
; -1.782 ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.822      ;
; -1.769 ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; clk          ; clk         ; 1.000        ; -0.004     ; 2.805      ;
; -1.764 ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 2.801      ;
; -1.746 ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.786      ;
; -1.742 ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.782      ;
; -1.604 ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.644      ;
; -1.602 ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.642      ;
; -1.601 ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 2.638      ;
; -1.584 ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 2.621      ;
; -1.547 ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.587      ;
; -1.471 ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; clk          ; clk         ; 1.000        ; -0.004     ; 2.507      ;
; -1.469 ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.509      ;
; -1.385 ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.425      ;
; -0.636 ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.510      ;
; -0.632 ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.506      ;
; -0.584 ; reset                                  ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; reset        ; clk         ; 0.500        ; 3.330      ; 4.454      ;
; -0.464 ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.338      ;
; -0.451 ; reset                                  ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; reset        ; clk         ; 0.500        ; 3.330      ; 4.321      ;
; -0.377 ; dsf_datareg:b2v_inst3|q[1]~9           ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; rst_on       ; clk         ; 0.500        ; -0.226     ; 0.691      ;
; -0.377 ; dsf_datareg:b2v_inst3|q[3]~1           ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; rst_on       ; clk         ; 0.500        ; -0.228     ; 0.689      ;
; -0.376 ; dsf_datareg:b2v_inst3|q[2]~5           ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; rst_on       ; clk         ; 0.500        ; -0.218     ; 0.698      ;
; -0.341 ; dsf_datareg:b2v_inst3|q[0]~13          ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; rst_on       ; clk         ; 0.500        ; -0.194     ; 0.687      ;
; -0.329 ; reset                                  ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; reset        ; clk         ; 0.500        ; 3.330      ; 4.199      ;
; -0.303 ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; 0.500        ; 3.337      ; 4.180      ;
; -0.301 ; reset                                  ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; reset        ; clk         ; 0.500        ; 3.337      ; 4.178      ;
; -0.136 ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.510      ;
; -0.132 ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.506      ;
; -0.084 ; reset                                  ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; reset        ; clk         ; 1.000        ; 3.330      ; 4.454      ;
; 0.036  ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.338      ;
; 0.049  ; reset                                  ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; reset        ; clk         ; 1.000        ; 3.330      ; 4.321      ;
; 0.171  ; reset                                  ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; reset        ; clk         ; 1.000        ; 3.330      ; 4.199      ;
; 0.197  ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; 1.000        ; 3.337      ; 4.180      ;
; 0.199  ; reset                                  ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; reset        ; clk         ; 1.000        ; 3.337      ; 4.178      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                        ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.372 ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 4.012      ;
; 0.450 ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 4.090      ;
; 0.517 ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 4.157      ;
; 0.535 ; reset                                  ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; reset        ; clk         ; 0.000        ; 3.337      ; 4.178      ;
; 0.537 ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; 0.000        ; 3.337      ; 4.180      ;
; 0.563 ; reset                                  ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; reset        ; clk         ; 0.000        ; 3.330      ; 4.199      ;
; 0.685 ; reset                                  ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; reset        ; clk         ; 0.000        ; 3.330      ; 4.321      ;
; 0.818 ; reset                                  ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; reset        ; clk         ; 0.000        ; 3.330      ; 4.454      ;
; 0.872 ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 4.012      ;
; 0.950 ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 4.090      ;
; 1.017 ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 4.157      ;
; 1.035 ; reset                                  ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; reset        ; clk         ; -0.500       ; 3.337      ; 4.178      ;
; 1.037 ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; -0.500       ; 3.337      ; 4.180      ;
; 1.063 ; reset                                  ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; reset        ; clk         ; -0.500       ; 3.330      ; 4.199      ;
; 1.075 ; dsf_datareg:b2v_inst3|q[0]~13          ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; rst_on       ; clk         ; -0.500       ; -0.194     ; 0.687      ;
; 1.110 ; dsf_datareg:b2v_inst3|q[2]~5           ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; rst_on       ; clk         ; -0.500       ; -0.218     ; 0.698      ;
; 1.111 ; dsf_datareg:b2v_inst3|q[1]~9           ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; rst_on       ; clk         ; -0.500       ; -0.226     ; 0.691      ;
; 1.111 ; dsf_datareg:b2v_inst3|q[3]~1           ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; rst_on       ; clk         ; -0.500       ; -0.228     ; 0.689      ;
; 1.185 ; reset                                  ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; reset        ; clk         ; -0.500       ; 3.330      ; 4.321      ;
; 1.318 ; reset                                  ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; reset        ; clk         ; -0.500       ; 3.330      ; 4.454      ;
; 1.532 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; -0.500       ; -0.214     ; 1.124      ;
; 1.587 ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; -0.500       ; -0.214     ; 1.179      ;
; 1.861 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; -0.500       ; -0.215     ; 1.452      ;
; 2.036 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; -0.500       ; -0.416     ; 1.426      ;
; 2.115 ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.421      ;
; 2.119 ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.425      ;
; 2.173 ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 0.000        ; -0.003     ; 2.476      ;
; 2.203 ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.509      ;
; 2.205 ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; clk          ; clk         ; 0.000        ; -0.004     ; 2.507      ;
; 2.258 ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.564      ;
; 2.318 ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; clk          ; clk         ; 0.000        ; -0.003     ; 2.621      ;
; 2.331 ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 0.000        ; -0.003     ; 2.634      ;
; 2.336 ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.642      ;
; 2.338 ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.644      ;
; 2.345 ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.651      ;
; 2.480 ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.786      ;
; 2.503 ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; clk          ; clk         ; 0.000        ; -0.004     ; 2.805      ;
; 2.516 ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.822      ;
; 2.566 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; -0.500       ; -0.419     ; 1.953      ;
; 2.626 ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; clk          ; clk         ; 0.000        ; -0.004     ; 2.928      ;
; 2.638 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; -0.500       ; -0.214     ; 2.230      ;
; 2.642 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; -0.500       ; -0.214     ; 2.234      ;
; 2.664 ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.970      ;
; 2.666 ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; -0.500       ; -0.214     ; 2.258      ;
; 2.677 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; reset        ; clk         ; -0.500       ; -0.219     ; 2.264      ;
; 2.690 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; -0.500       ; -0.215     ; 2.281      ;
; 2.711 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; -0.500       ; -0.419     ; 2.098      ;
; 2.724 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; -0.500       ; -0.419     ; 2.111      ;
; 2.728 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; reset        ; clk         ; -0.500       ; -0.218     ; 2.316      ;
; 2.729 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; reset        ; clk         ; -0.500       ; -0.416     ; 2.119      ;
; 2.812 ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; reset        ; clk         ; -0.500       ; -0.218     ; 2.400      ;
; 2.838 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; -0.500       ; -0.215     ; 2.429      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'rst_on'                                                                                                                          ;
+-------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.450 ; rst_on                               ; dsf_datareg:b2v_inst3|q[3]~1  ; rst_on       ; rst_on      ; 0.000        ; 3.558      ; 4.008      ;
; 0.704 ; rst_on                               ; dsf_datareg:b2v_inst3|q[2]~5  ; rst_on       ; rst_on      ; 0.000        ; 3.548      ; 4.252      ;
; 0.792 ; rst_on                               ; dsf_datareg:b2v_inst3|q[1]~9  ; rst_on       ; rst_on      ; 0.000        ; 3.556      ; 4.348      ;
; 0.950 ; rst_on                               ; dsf_datareg:b2v_inst3|q[3]~1  ; rst_on       ; rst_on      ; -0.500       ; 3.558      ; 4.008      ;
; 0.996 ; rst_on                               ; dsf_datareg:b2v_inst3|q[0]~13 ; rst_on       ; rst_on      ; 0.000        ; 3.531      ; 4.527      ;
; 1.204 ; rst_on                               ; dsf_datareg:b2v_inst3|q[2]~5  ; rst_on       ; rst_on      ; -0.500       ; 3.548      ; 4.252      ;
; 1.292 ; rst_on                               ; dsf_datareg:b2v_inst3|q[1]~9  ; rst_on       ; rst_on      ; -0.500       ; 3.556      ; 4.348      ;
; 1.496 ; rst_on                               ; dsf_datareg:b2v_inst3|q[0]~13 ; rst_on       ; rst_on      ; -0.500       ; 3.531      ; 4.527      ;
; 2.471 ; dsf_datareg:b2v_inst3|q[0]~13        ; dsf_datareg:b2v_inst3|q[0]~13 ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 2.471      ;
; 2.481 ; dsf_datareg:b2v_inst3|q[2]~5         ; dsf_datareg:b2v_inst3|q[2]~5  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 2.481      ;
; 2.655 ; dsf_datareg:b2v_inst3|q[3]~1         ; dsf_datareg:b2v_inst3|q[3]~1  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 2.655      ;
; 2.883 ; dsf_datareg:b2v_inst3|q[3]~_emulated ; dsf_datareg:b2v_inst3|q[3]~1  ; clk          ; rst_on      ; -0.500       ; 0.228      ; 2.611      ;
; 3.017 ; dsf_datareg:b2v_inst3|q[1]~9         ; dsf_datareg:b2v_inst3|q[1]~9  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 3.017      ;
; 3.187 ; dsf_datareg:b2v_inst3|q[1]~_emulated ; dsf_datareg:b2v_inst3|q[1]~9  ; clk          ; rst_on      ; -0.500       ; 0.226      ; 2.913      ;
; 3.285 ; dsf_datareg:b2v_inst3|q[2]~_emulated ; dsf_datareg:b2v_inst3|q[2]~5  ; clk          ; rst_on      ; -0.500       ; 0.218      ; 3.003      ;
; 3.308 ; dsf_datareg:b2v_inst3|q[0]~_emulated ; dsf_datareg:b2v_inst3|q[0]~13 ; clk          ; rst_on      ; -0.500       ; 0.194      ; 3.002      ;
+-------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'reset'                                                                                                                               ;
+-------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.888 ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~13 ; reset        ; reset       ; 0.000        ; 3.753      ; 4.641      ;
; 1.083 ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~9  ; reset        ; reset       ; 0.000        ; 3.549      ; 4.632      ;
; 1.089 ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~1  ; reset        ; reset       ; 0.000        ; 3.548      ; 4.637      ;
; 1.125 ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~5  ; reset        ; reset       ; 0.000        ; 3.548      ; 4.673      ;
; 1.388 ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~13 ; reset        ; reset       ; -0.500       ; 3.753      ; 4.641      ;
; 1.583 ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~9  ; reset        ; reset       ; -0.500       ; 3.549      ; 4.632      ;
; 1.589 ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~1  ; reset        ; reset       ; -0.500       ; 3.548      ; 4.637      ;
; 1.625 ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~5  ; reset        ; reset       ; -0.500       ; 3.548      ; 4.673      ;
; 2.575 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[1]~9  ; reset        ; reset       ; 0.000        ; 0.000      ; 2.575      ;
; 2.582 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[0]~13 ; reset        ; reset       ; 0.000        ; 0.000      ; 2.582      ;
; 2.583 ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_upcounter:b2v_inst2|q[3]~1  ; reset        ; reset       ; 0.000        ; 0.000      ; 2.583      ;
; 2.790 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[2]~5  ; reset        ; reset       ; 0.000        ; 0.000      ; 2.790      ;
; 3.189 ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[0]~13 ; clk          ; reset       ; -0.500       ; 0.416      ; 3.105      ;
; 3.267 ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~5  ; clk          ; reset       ; -0.500       ; 0.214      ; 2.981      ;
; 3.397 ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~1  ; clk          ; reset       ; -0.500       ; 0.214      ; 3.111      ;
; 3.401 ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~9  ; clk          ; reset       ; -0.500       ; 0.215      ; 3.116      ;
+-------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                        ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.198 ; rst_on    ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; rst_on       ; clk         ; 0.500        ; 3.330      ; 4.068      ;
; -0.198 ; rst_on    ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; rst_on       ; clk         ; 0.500        ; 3.330      ; 4.068      ;
; -0.198 ; rst_on    ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; rst_on       ; clk         ; 0.500        ; 3.330      ; 4.068      ;
; -0.196 ; reset     ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.070      ;
; -0.196 ; reset     ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.070      ;
; -0.196 ; reset     ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.070      ;
; -0.178 ; reset     ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; 0.500        ; 3.337      ; 4.055      ;
; -0.175 ; rst_on    ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; rst_on       ; clk         ; 0.500        ; 3.337      ; 4.052      ;
; 0.302  ; rst_on    ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; rst_on       ; clk         ; 1.000        ; 3.330      ; 4.068      ;
; 0.302  ; rst_on    ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; rst_on       ; clk         ; 1.000        ; 3.330      ; 4.068      ;
; 0.302  ; rst_on    ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; rst_on       ; clk         ; 1.000        ; 3.330      ; 4.068      ;
; 0.304  ; reset     ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.070      ;
; 0.304  ; reset     ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.070      ;
; 0.304  ; reset     ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.070      ;
; 0.322  ; reset     ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; 1.000        ; 3.337      ; 4.055      ;
; 0.325  ; rst_on    ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; rst_on       ; clk         ; 1.000        ; 3.337      ; 4.052      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                        ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.409 ; rst_on    ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; rst_on       ; clk         ; 0.000        ; 3.337      ; 4.052      ;
; 0.412 ; reset     ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; 0.000        ; 3.337      ; 4.055      ;
; 0.430 ; reset     ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 4.070      ;
; 0.430 ; reset     ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 4.070      ;
; 0.430 ; reset     ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 4.070      ;
; 0.432 ; rst_on    ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; rst_on       ; clk         ; 0.000        ; 3.330      ; 4.068      ;
; 0.432 ; rst_on    ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; rst_on       ; clk         ; 0.000        ; 3.330      ; 4.068      ;
; 0.432 ; rst_on    ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; rst_on       ; clk         ; 0.000        ; 3.330      ; 4.068      ;
; 0.909 ; rst_on    ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; rst_on       ; clk         ; -0.500       ; 3.337      ; 4.052      ;
; 0.912 ; reset     ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; -0.500       ; 3.337      ; 4.055      ;
; 0.930 ; reset     ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 4.070      ;
; 0.930 ; reset     ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 4.070      ;
; 0.930 ; reset     ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 4.070      ;
; 0.932 ; rst_on    ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; rst_on       ; clk         ; -0.500       ; 3.330      ; 4.068      ;
; 0.932 ; rst_on    ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; rst_on       ; clk         ; -0.500       ; 3.330      ; 4.068      ;
; 0.932 ; rst_on    ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; rst_on       ; clk         ; -0.500       ; 3.330      ; 4.068      ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[0]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[0]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[1]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[1]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[2]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[2]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[3]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[3]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[0]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[0]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[1]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[1]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[2]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[2]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[3]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[3]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst2|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst2|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst2|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst2|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst2|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst2|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst2|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst2|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst3|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst3|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst3|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst3|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst3|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst3|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst3|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst3|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; reset ; Rise       ; reset                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst2|q[0]~13|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst2|q[0]~13|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst2|q[1]~9|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst2|q[1]~9|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst2|q[2]~5|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst2|q[2]~5|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst2|q[3]~1|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst2|q[3]~1|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|outclk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'rst_on'                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; rst_on ; Rise       ; rst_on                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst3|q[0]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst3|q[0]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst3|q[1]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst3|q[1]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst3|q[2]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst3|q[2]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst3|q[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst3|q[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on~clkctrl|outclk         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enable    ; clk        ; 4.927 ; 4.927 ; Rise       ; clk             ;
; reset     ; clk        ; 1.136 ; 1.136 ; Rise       ; clk             ;
; store     ; clk        ; 3.391 ; 3.391 ; Rise       ; clk             ;
; windows   ; clk        ; 5.671 ; 5.671 ; Rise       ; clk             ;
; enable    ; reset      ; 3.236 ; 3.236 ; Fall       ; reset           ;
; reset     ; reset      ; 2.540 ; 2.540 ; Fall       ; reset           ;
; enable    ; rst_on     ; 3.234 ; 3.234 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 2.363 ; 2.363 ; Fall       ; rst_on          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enable    ; clk        ; -2.291 ; -2.291 ; Rise       ; clk             ;
; reset     ; clk        ; -0.372 ; -0.372 ; Rise       ; clk             ;
; store     ; clk        ; -2.785 ; -2.785 ; Rise       ; clk             ;
; windows   ; clk        ; -4.770 ; -4.770 ; Rise       ; clk             ;
; enable    ; reset      ; -1.584 ; -1.584 ; Fall       ; reset           ;
; reset     ; reset      ; -0.888 ; -0.888 ; Fall       ; reset           ;
; enable    ; rst_on     ; -1.806 ; -1.806 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; -0.450 ; -0.450 ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led_blue  ; clk        ; 9.790  ; 9.790  ; Rise       ; clk             ;
; led_green ; clk        ; 10.299 ; 10.299 ; Rise       ; clk             ;
; led_red   ; clk        ; 9.770  ; 9.770  ; Rise       ; clk             ;
; led_green ; clk        ; 6.910  ; 6.910  ; Fall       ; clk             ;
; led_blue  ; rst_on     ; 7.841  ; 7.841  ; Rise       ; rst_on          ;
; led_green ; rst_on     ; 8.372  ; 8.372  ; Rise       ; rst_on          ;
; led_red   ; rst_on     ; 7.821  ; 7.821  ; Rise       ; rst_on          ;
; led_blue  ; rst_on     ; 10.066 ; 10.066 ; Fall       ; rst_on          ;
; led_green ; rst_on     ; 10.536 ; 10.536 ; Fall       ; rst_on          ;
; led_red   ; rst_on     ; 10.046 ; 10.046 ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led_blue  ; clk        ; 9.708 ; 9.708 ; Rise       ; clk             ;
; led_green ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
; led_red   ; clk        ; 9.688 ; 9.688 ; Rise       ; clk             ;
; led_green ; clk        ; 6.910 ; 6.910 ; Fall       ; clk             ;
; led_blue  ; rst_on     ; 7.709 ; 7.709 ; Rise       ; rst_on          ;
; led_green ; rst_on     ; 7.397 ; 7.397 ; Rise       ; rst_on          ;
; led_red   ; rst_on     ; 7.689 ; 7.689 ; Rise       ; rst_on          ;
; led_blue  ; rst_on     ; 7.709 ; 7.709 ; Fall       ; rst_on          ;
; led_green ; rst_on     ; 7.397 ; 7.397 ; Fall       ; rst_on          ;
; led_red   ; rst_on     ; 7.689 ; 7.689 ; Fall       ; rst_on          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; enable     ; led_blue    ; 8.867  ; 11.263 ; 11.263 ; 8.867  ;
; enable     ; led_green   ; 11.717 ;        ;        ; 11.717 ;
; enable     ; led_red     ; 8.847  ; 11.243 ; 11.243 ; 8.847  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; enable     ; led_blue    ; 8.867  ; 11.144 ; 11.144 ; 8.867  ;
; enable     ; led_green   ; 10.885 ;        ;        ; 10.885 ;
; enable     ; led_red     ; 8.847  ; 11.124 ; 11.124 ; 8.847  ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; reset  ; -0.902 ; -3.545        ;
; rst_on ; -0.842 ; -3.254        ;
; clk    ; -0.169 ; -0.821        ;
+--------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clk    ; -0.498 ; -3.645        ;
; rst_on ; -0.307 ; -0.946        ;
; reset  ; -0.173 ; -0.550        ;
+--------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.261 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.108 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clk    ; -1.380 ; -9.380               ;
; reset  ; -1.380 ; -1.380               ;
; rst_on ; -1.380 ; -1.380               ;
+--------+--------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'reset'                                                                                                                               ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.902 ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[0]~13 ; clk          ; reset       ; 0.500        ; 0.008      ; 0.955      ;
; -0.896 ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~1  ; clk          ; reset       ; 0.500        ; -0.048     ; 0.957      ;
; -0.888 ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~9  ; clk          ; reset       ; 0.500        ; -0.048     ; 0.962      ;
; -0.859 ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~5  ; clk          ; reset       ; 0.500        ; -0.048     ; 0.930      ;
; -0.196 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[0]~13 ; reset        ; reset       ; 1.000        ; 0.000      ; 0.741      ;
; -0.184 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[2]~5  ; reset        ; reset       ; 1.000        ; 0.000      ; 0.803      ;
; -0.134 ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_upcounter:b2v_inst2|q[3]~1  ; reset        ; reset       ; 1.000        ; 0.000      ; 0.743      ;
; -0.116 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[1]~9  ; reset        ; reset       ; 1.000        ; 0.000      ; 0.738      ;
; 0.218  ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~13 ; reset        ; reset       ; 0.500        ; 1.718      ; 1.545      ;
; 0.234  ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~5  ; reset        ; reset       ; 0.500        ; 1.659      ; 1.544      ;
; 0.240  ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~1  ; reset        ; reset       ; 0.500        ; 1.659      ; 1.528      ;
; 0.253  ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~9  ; reset        ; reset       ; 0.500        ; 1.659      ; 1.528      ;
; 0.718  ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~13 ; reset        ; reset       ; 1.000        ; 1.718      ; 1.545      ;
; 0.734  ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~5  ; reset        ; reset       ; 1.000        ; 1.659      ; 1.544      ;
; 0.740  ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~1  ; reset        ; reset       ; 1.000        ; 1.659      ; 1.528      ;
; 0.753  ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~9  ; reset        ; reset       ; 1.000        ; 1.659      ; 1.528      ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'rst_on'                                                                                                                          ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.842 ; dsf_datareg:b2v_inst3|q[0]~_emulated ; dsf_datareg:b2v_inst3|q[0]~13 ; clk          ; rst_on      ; 0.500        ; -0.062     ; 0.905      ;
; -0.837 ; dsf_datareg:b2v_inst3|q[1]~_emulated ; dsf_datareg:b2v_inst3|q[1]~9  ; clk          ; rst_on      ; 0.500        ; -0.045     ; 0.904      ;
; -0.831 ; dsf_datareg:b2v_inst3|q[2]~_emulated ; dsf_datareg:b2v_inst3|q[2]~5  ; clk          ; rst_on      ; 0.500        ; -0.050     ; 0.903      ;
; -0.744 ; dsf_datareg:b2v_inst3|q[3]~_emulated ; dsf_datareg:b2v_inst3|q[3]~1  ; clk          ; rst_on      ; 0.500        ; -0.043     ; 0.827      ;
; -0.238 ; dsf_datareg:b2v_inst3|q[1]~9         ; dsf_datareg:b2v_inst3|q[1]~9  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 0.850      ;
; -0.130 ; dsf_datareg:b2v_inst3|q[3]~1         ; dsf_datareg:b2v_inst3|q[3]~1  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 0.756      ;
; -0.066 ; dsf_datareg:b2v_inst3|q[2]~5         ; dsf_datareg:b2v_inst3|q[2]~5  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 0.688      ;
; -0.061 ; dsf_datareg:b2v_inst3|q[0]~13        ; dsf_datareg:b2v_inst3|q[0]~13 ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 0.686      ;
; 0.297  ; rst_on                               ; dsf_datareg:b2v_inst3|q[0]~13 ; rst_on       ; rst_on      ; 0.500        ; 1.648      ; 1.476      ;
; 0.321  ; rst_on                               ; dsf_datareg:b2v_inst3|q[1]~9  ; rst_on       ; rst_on      ; 0.500        ; 1.660      ; 1.451      ;
; 0.380  ; rst_on                               ; dsf_datareg:b2v_inst3|q[2]~5  ; rst_on       ; rst_on      ; 0.500        ; 1.655      ; 1.397      ;
; 0.433  ; rst_on                               ; dsf_datareg:b2v_inst3|q[3]~1  ; rst_on       ; rst_on      ; 0.500        ; 1.662      ; 1.355      ;
; 0.797  ; rst_on                               ; dsf_datareg:b2v_inst3|q[0]~13 ; rst_on       ; rst_on      ; 1.000        ; 1.648      ; 1.476      ;
; 0.821  ; rst_on                               ; dsf_datareg:b2v_inst3|q[1]~9  ; rst_on       ; rst_on      ; 1.000        ; 1.660      ; 1.451      ;
; 0.880  ; rst_on                               ; dsf_datareg:b2v_inst3|q[2]~5  ; rst_on       ; rst_on      ; 1.000        ; 1.655      ; 1.397      ;
; 0.933  ; rst_on                               ; dsf_datareg:b2v_inst3|q[3]~1  ; rst_on       ; rst_on      ; 1.000        ; 1.662      ; 1.355      ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.169 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.048      ; 0.747      ;
; -0.165 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.048      ; 0.743      ;
; -0.141 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.011     ; 0.660      ;
; -0.127 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.048      ; 0.705      ;
; -0.109 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.048      ; 0.687      ;
; -0.101 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.011     ; 0.620      ;
; -0.092 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.011     ; 0.611      ;
; -0.086 ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; reset        ; clk         ; 0.500        ; 0.046      ; 0.662      ;
; -0.083 ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.048      ; 0.661      ;
; -0.079 ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.048      ; 0.657      ;
; -0.078 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; reset        ; clk         ; 0.500        ; 0.046      ; 0.654      ;
; -0.077 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.008     ; 0.599      ;
; -0.077 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.048      ; 0.655      ;
; -0.074 ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; reset        ; clk         ; 0.500        ; -0.008     ; 0.596      ;
; -0.063 ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; reset        ; clk         ; 0.500        ; 0.046      ; 0.639      ;
; -0.062 ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.048      ; 0.640      ;
; 0.059  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.971      ;
; 0.063  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.967      ;
; 0.119  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.911      ;
; 0.152  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; clk          ; clk         ; 1.000        ; -0.002     ; 0.876      ;
; 0.153  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 0.874      ;
; 0.155  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.875      ;
; 0.159  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.871      ;
; 0.165  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; clk          ; clk         ; 1.000        ; -0.002     ; 0.863      ;
; 0.193  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 0.834      ;
; 0.198  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.832      ;
; 0.202  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 0.825      ;
; 0.217  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.813      ;
; 0.220  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.810      ;
; 0.247  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; clk          ; clk         ; 1.000        ; -0.002     ; 0.781      ;
; 0.248  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.782      ;
; 0.263  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.767      ;
; 0.368  ; dsf_datareg:b2v_inst3|q[3]~1           ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; rst_on       ; clk         ; 0.500        ; 0.043      ; 0.205      ;
; 0.370  ; dsf_datareg:b2v_inst3|q[1]~9           ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; rst_on       ; clk         ; 0.500        ; 0.045      ; 0.205      ;
; 0.372  ; dsf_datareg:b2v_inst3|q[2]~5           ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; rst_on       ; clk         ; 0.500        ; 0.050      ; 0.208      ;
; 0.389  ; dsf_datareg:b2v_inst3|q[0]~13          ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; rst_on       ; clk         ; 0.500        ; 0.062      ; 0.203      ;
; 0.700  ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.537      ;
; 0.704  ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.533      ;
; 0.760  ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.477      ;
; 0.788  ; reset                                  ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; reset        ; clk         ; 0.500        ; 1.705      ; 1.447      ;
; 0.806  ; reset                                  ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; reset        ; clk         ; 0.500        ; 1.705      ; 1.429      ;
; 0.837  ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; 0.500        ; 1.710      ; 1.403      ;
; 0.840  ; reset                                  ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; reset        ; clk         ; 0.500        ; 1.705      ; 1.395      ;
; 0.840  ; reset                                  ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; reset        ; clk         ; 0.500        ; 1.710      ; 1.400      ;
; 1.200  ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.537      ;
; 1.204  ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.533      ;
; 1.260  ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.477      ;
; 1.288  ; reset                                  ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; reset        ; clk         ; 1.000        ; 1.705      ; 1.447      ;
; 1.306  ; reset                                  ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; reset        ; clk         ; 1.000        ; 1.705      ; 1.429      ;
; 1.337  ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; 1.000        ; 1.710      ; 1.403      ;
; 1.340  ; reset                                  ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; reset        ; clk         ; 1.000        ; 1.705      ; 1.395      ;
; 1.340  ; reset                                  ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; reset        ; clk         ; 1.000        ; 1.710      ; 1.400      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.498 ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.357      ;
; -0.487 ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.368      ;
; -0.459 ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.396      ;
; -0.458 ; reset                                  ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; reset        ; clk         ; 0.000        ; 1.705      ; 1.395      ;
; -0.458 ; reset                                  ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; reset        ; clk         ; 0.000        ; 1.710      ; 1.400      ;
; -0.455 ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; 0.000        ; 1.710      ; 1.403      ;
; -0.424 ; reset                                  ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; reset        ; clk         ; 0.000        ; 1.705      ; 1.429      ;
; -0.406 ; reset                                  ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; reset        ; clk         ; 0.000        ; 1.705      ; 1.447      ;
; 0.002  ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.357      ;
; 0.013  ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.368      ;
; 0.041  ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.396      ;
; 0.042  ; reset                                  ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; reset        ; clk         ; -0.500       ; 1.705      ; 1.395      ;
; 0.042  ; reset                                  ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; reset        ; clk         ; -0.500       ; 1.710      ; 1.400      ;
; 0.045  ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; -0.500       ; 1.710      ; 1.403      ;
; 0.076  ; reset                                  ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; reset        ; clk         ; -0.500       ; 1.705      ; 1.429      ;
; 0.094  ; reset                                  ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; reset        ; clk         ; -0.500       ; 1.705      ; 1.447      ;
; 0.493  ; dsf_datareg:b2v_inst3|q[0]~13          ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; rst_on       ; clk         ; -0.500       ; 0.062      ; 0.203      ;
; 0.510  ; dsf_datareg:b2v_inst3|q[2]~5           ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; rst_on       ; clk         ; -0.500       ; 0.050      ; 0.208      ;
; 0.512  ; dsf_datareg:b2v_inst3|q[1]~9           ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; rst_on       ; clk         ; -0.500       ; 0.045      ; 0.205      ;
; 0.514  ; dsf_datareg:b2v_inst3|q[3]~1           ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; rst_on       ; clk         ; -0.500       ; 0.043      ; 0.205      ;
; 0.615  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.763      ;
; 0.619  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.767      ;
; 0.625  ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 0.048      ; 0.321      ;
; 0.633  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 0.000        ; -0.003     ; 0.778      ;
; 0.634  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.635  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.781      ;
; 0.637  ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 0.048      ; 0.333      ;
; 0.638  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.662  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.810      ;
; 0.665  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.669  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.680  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; clk          ; clk         ; 0.000        ; -0.003     ; 0.825      ;
; 0.685  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 0.000        ; -0.003     ; 0.830      ;
; 0.699  ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 0.048      ; 0.395      ;
; 0.717  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.863      ;
; 0.727  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.730  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.876      ;
; 0.756  ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; -0.500       ; -0.008     ; 0.396      ;
; 0.763  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.771  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.927  ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; -0.500       ; -0.011     ; 0.564      ;
; 0.940  ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 0.048      ; 0.636      ;
; 0.944  ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 0.048      ; 0.640      ;
; 0.945  ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; reset        ; clk         ; -0.500       ; 0.046      ; 0.639      ;
; 0.956  ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; reset        ; clk         ; -0.500       ; -0.008     ; 0.596      ;
; 0.960  ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; reset        ; clk         ; -0.500       ; 0.046      ; 0.654      ;
; 0.965  ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 0.048      ; 0.661      ;
; 0.968  ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; reset        ; clk         ; -0.500       ; 0.046      ; 0.662      ;
; 0.974  ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; -0.500       ; -0.011     ; 0.611      ;
; 0.979  ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; -0.500       ; -0.011     ; 0.616      ;
; 0.991  ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 0.048      ; 0.687      ;
; 0.999  ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 0.048      ; 0.695      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'rst_on'                                                                                                                           ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.307 ; rst_on                               ; dsf_datareg:b2v_inst3|q[3]~1  ; rst_on       ; rst_on      ; 0.000        ; 1.662      ; 1.355      ;
; -0.258 ; rst_on                               ; dsf_datareg:b2v_inst3|q[2]~5  ; rst_on       ; rst_on      ; 0.000        ; 1.655      ; 1.397      ;
; -0.209 ; rst_on                               ; dsf_datareg:b2v_inst3|q[1]~9  ; rst_on       ; rst_on      ; 0.000        ; 1.660      ; 1.451      ;
; -0.172 ; rst_on                               ; dsf_datareg:b2v_inst3|q[0]~13 ; rst_on       ; rst_on      ; 0.000        ; 1.648      ; 1.476      ;
; 0.193  ; rst_on                               ; dsf_datareg:b2v_inst3|q[3]~1  ; rst_on       ; rst_on      ; -0.500       ; 1.662      ; 1.355      ;
; 0.242  ; rst_on                               ; dsf_datareg:b2v_inst3|q[2]~5  ; rst_on       ; rst_on      ; -0.500       ; 1.655      ; 1.397      ;
; 0.291  ; rst_on                               ; dsf_datareg:b2v_inst3|q[1]~9  ; rst_on       ; rst_on      ; -0.500       ; 1.660      ; 1.451      ;
; 0.328  ; rst_on                               ; dsf_datareg:b2v_inst3|q[0]~13 ; rst_on       ; rst_on      ; -0.500       ; 1.648      ; 1.476      ;
; 0.686  ; dsf_datareg:b2v_inst3|q[0]~13        ; dsf_datareg:b2v_inst3|q[0]~13 ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 0.686      ;
; 0.688  ; dsf_datareg:b2v_inst3|q[2]~5         ; dsf_datareg:b2v_inst3|q[2]~5  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 0.688      ;
; 0.756  ; dsf_datareg:b2v_inst3|q[3]~1         ; dsf_datareg:b2v_inst3|q[3]~1  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 0.756      ;
; 0.850  ; dsf_datareg:b2v_inst3|q[1]~9         ; dsf_datareg:b2v_inst3|q[1]~9  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 0.850      ;
; 1.370  ; dsf_datareg:b2v_inst3|q[3]~_emulated ; dsf_datareg:b2v_inst3|q[3]~1  ; clk          ; rst_on      ; -0.500       ; -0.043     ; 0.827      ;
; 1.449  ; dsf_datareg:b2v_inst3|q[1]~_emulated ; dsf_datareg:b2v_inst3|q[1]~9  ; clk          ; rst_on      ; -0.500       ; -0.045     ; 0.904      ;
; 1.453  ; dsf_datareg:b2v_inst3|q[2]~_emulated ; dsf_datareg:b2v_inst3|q[2]~5  ; clk          ; rst_on      ; -0.500       ; -0.050     ; 0.903      ;
; 1.467  ; dsf_datareg:b2v_inst3|q[0]~_emulated ; dsf_datareg:b2v_inst3|q[0]~13 ; clk          ; rst_on      ; -0.500       ; -0.062     ; 0.905      ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'reset'                                                                                                                                ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.173 ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~13 ; reset        ; reset       ; 0.000        ; 1.718      ; 1.545      ;
; -0.131 ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~9  ; reset        ; reset       ; 0.000        ; 1.659      ; 1.528      ;
; -0.131 ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~1  ; reset        ; reset       ; 0.000        ; 1.659      ; 1.528      ;
; -0.115 ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~5  ; reset        ; reset       ; 0.000        ; 1.659      ; 1.544      ;
; 0.327  ; reset                                  ; dsf_upcounter:b2v_inst2|q[0]~13 ; reset        ; reset       ; -0.500       ; 1.718      ; 1.545      ;
; 0.369  ; reset                                  ; dsf_upcounter:b2v_inst2|q[1]~9  ; reset        ; reset       ; -0.500       ; 1.659      ; 1.528      ;
; 0.369  ; reset                                  ; dsf_upcounter:b2v_inst2|q[3]~1  ; reset        ; reset       ; -0.500       ; 1.659      ; 1.528      ;
; 0.385  ; reset                                  ; dsf_upcounter:b2v_inst2|q[2]~5  ; reset        ; reset       ; -0.500       ; 1.659      ; 1.544      ;
; 0.738  ; dsf_upcounter:b2v_inst2|q[1]~9         ; dsf_upcounter:b2v_inst2|q[1]~9  ; reset        ; reset       ; 0.000        ; 0.000      ; 0.738      ;
; 0.741  ; dsf_upcounter:b2v_inst2|q[0]~13        ; dsf_upcounter:b2v_inst2|q[0]~13 ; reset        ; reset       ; 0.000        ; 0.000      ; 0.741      ;
; 0.743  ; dsf_upcounter:b2v_inst2|q[3]~1         ; dsf_upcounter:b2v_inst2|q[3]~1  ; reset        ; reset       ; 0.000        ; 0.000      ; 0.743      ;
; 0.803  ; dsf_upcounter:b2v_inst2|q[2]~5         ; dsf_upcounter:b2v_inst2|q[2]~5  ; reset        ; reset       ; 0.000        ; 0.000      ; 0.803      ;
; 1.447  ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; dsf_upcounter:b2v_inst2|q[0]~13 ; clk          ; reset       ; -0.500       ; 0.008      ; 0.955      ;
; 1.478  ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; dsf_upcounter:b2v_inst2|q[2]~5  ; clk          ; reset       ; -0.500       ; -0.048     ; 0.930      ;
; 1.505  ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; dsf_upcounter:b2v_inst2|q[3]~1  ; clk          ; reset       ; -0.500       ; -0.048     ; 0.957      ;
; 1.510  ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; dsf_upcounter:b2v_inst2|q[1]~9  ; clk          ; reset       ; -0.500       ; -0.048     ; 0.962      ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                       ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.261 ; reset     ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.976      ;
; 0.261 ; reset     ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.976      ;
; 0.261 ; reset     ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.976      ;
; 0.263 ; rst_on    ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; rst_on       ; clk         ; 0.500        ; 1.705      ; 1.972      ;
; 0.263 ; rst_on    ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; rst_on       ; clk         ; 0.500        ; 1.705      ; 1.972      ;
; 0.263 ; rst_on    ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; rst_on       ; clk         ; 0.500        ; 1.705      ; 1.972      ;
; 0.273 ; reset     ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; 0.500        ; 1.710      ; 1.967      ;
; 0.274 ; rst_on    ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; rst_on       ; clk         ; 0.500        ; 1.710      ; 1.966      ;
; 0.761 ; reset     ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.976      ;
; 0.761 ; reset     ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.976      ;
; 0.761 ; reset     ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.976      ;
; 0.763 ; rst_on    ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; rst_on       ; clk         ; 1.000        ; 1.705      ; 1.972      ;
; 0.763 ; rst_on    ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; rst_on       ; clk         ; 1.000        ; 1.705      ; 1.972      ;
; 0.763 ; rst_on    ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; rst_on       ; clk         ; 1.000        ; 1.705      ; 1.972      ;
; 0.773 ; reset     ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; 1.000        ; 1.710      ; 1.967      ;
; 0.774 ; rst_on    ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; rst_on       ; clk         ; 1.000        ; 1.710      ; 1.966      ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                        ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.108 ; rst_on    ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; rst_on       ; clk         ; 0.000        ; 1.710      ; 1.966      ;
; 0.109 ; reset     ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; 0.000        ; 1.710      ; 1.967      ;
; 0.119 ; rst_on    ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; rst_on       ; clk         ; 0.000        ; 1.705      ; 1.972      ;
; 0.119 ; rst_on    ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; rst_on       ; clk         ; 0.000        ; 1.705      ; 1.972      ;
; 0.119 ; rst_on    ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; rst_on       ; clk         ; 0.000        ; 1.705      ; 1.972      ;
; 0.121 ; reset     ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.976      ;
; 0.121 ; reset     ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.976      ;
; 0.121 ; reset     ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.976      ;
; 0.608 ; rst_on    ; dsf_datareg:b2v_inst3|q[0]~_emulated   ; rst_on       ; clk         ; -0.500       ; 1.710      ; 1.966      ;
; 0.609 ; reset     ; dsf_upcounter:b2v_inst2|q[0]~_emulated ; reset        ; clk         ; -0.500       ; 1.710      ; 1.967      ;
; 0.619 ; rst_on    ; dsf_datareg:b2v_inst3|q[1]~_emulated   ; rst_on       ; clk         ; -0.500       ; 1.705      ; 1.972      ;
; 0.619 ; rst_on    ; dsf_datareg:b2v_inst3|q[2]~_emulated   ; rst_on       ; clk         ; -0.500       ; 1.705      ; 1.972      ;
; 0.619 ; rst_on    ; dsf_datareg:b2v_inst3|q[3]~_emulated   ; rst_on       ; clk         ; -0.500       ; 1.705      ; 1.972      ;
; 0.621 ; reset     ; dsf_upcounter:b2v_inst2|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.976      ;
; 0.621 ; reset     ; dsf_upcounter:b2v_inst2|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.976      ;
; 0.621 ; reset     ; dsf_upcounter:b2v_inst2|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.976      ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[0]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[0]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[1]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[1]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[2]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[2]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[3]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst3|q[3]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst2|q[3]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst2|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst2|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst2|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst2|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst2|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst2|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst2|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst2|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst3|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst3|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst3|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst3|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst3|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst3|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst3|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst3|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; reset ; Rise       ; reset                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst2|q[0]~13|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst2|q[0]~13|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst2|q[1]~9|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst2|q[1]~9|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst2|q[2]~5|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst2|q[2]~5|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst2|q[3]~1|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst2|q[3]~1|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst2|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|outclk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'rst_on'                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; rst_on ; Rise       ; rst_on                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst3|q[0]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst3|q[0]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst3|q[1]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst3|q[1]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst3|q[2]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst3|q[2]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst3|q[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst3|q[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst3|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on~clkctrl|outclk         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enable    ; clk        ; 1.067  ; 1.067  ; Rise       ; clk             ;
; reset     ; clk        ; -0.200 ; -0.200 ; Rise       ; clk             ;
; store     ; clk        ; 0.792  ; 0.792  ; Rise       ; clk             ;
; windows   ; clk        ; 2.184  ; 2.184  ; Rise       ; clk             ;
; enable    ; reset      ; 0.676  ; 0.676  ; Fall       ; reset           ;
; reset     ; reset      ; 0.282  ; 0.282  ; Fall       ; reset           ;
; enable    ; rst_on     ; 0.687  ; 0.687  ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 0.203  ; 0.203  ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enable    ; clk        ; -0.246 ; -0.246 ; Rise       ; clk             ;
; reset     ; clk        ; 0.498  ; 0.498  ; Rise       ; clk             ;
; store     ; clk        ; -0.580 ; -0.580 ; Rise       ; clk             ;
; windows   ; clk        ; -1.781 ; -1.781 ; Rise       ; clk             ;
; enable    ; reset      ; -0.221 ; -0.221 ; Fall       ; reset           ;
; reset     ; reset      ; 0.173  ; 0.173  ; Fall       ; reset           ;
; enable    ; rst_on     ; -0.293 ; -0.293 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 0.307  ; 0.307  ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led_blue  ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
; led_green ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
; led_red   ; clk        ; 4.080 ; 4.080 ; Rise       ; clk             ;
; led_green ; clk        ; 2.657 ; 2.657 ; Fall       ; clk             ;
; led_blue  ; rst_on     ; 2.919 ; 2.919 ; Rise       ; rst_on          ;
; led_green ; rst_on     ; 3.045 ; 3.045 ; Rise       ; rst_on          ;
; led_red   ; rst_on     ; 2.899 ; 2.899 ; Rise       ; rst_on          ;
; led_blue  ; rst_on     ; 3.978 ; 3.978 ; Fall       ; rst_on          ;
; led_green ; rst_on     ; 4.094 ; 4.094 ; Fall       ; rst_on          ;
; led_red   ; rst_on     ; 3.958 ; 3.958 ; Fall       ; rst_on          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led_blue  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
; led_green ; clk        ; 2.657 ; 2.657 ; Rise       ; clk             ;
; led_red   ; clk        ; 4.057 ; 4.057 ; Rise       ; clk             ;
; led_green ; clk        ; 2.657 ; 2.657 ; Fall       ; clk             ;
; led_blue  ; rst_on     ; 2.889 ; 2.889 ; Rise       ; rst_on          ;
; led_green ; rst_on     ; 2.781 ; 2.781 ; Rise       ; rst_on          ;
; led_red   ; rst_on     ; 2.869 ; 2.869 ; Rise       ; rst_on          ;
; led_blue  ; rst_on     ; 2.889 ; 2.889 ; Fall       ; rst_on          ;
; led_green ; rst_on     ; 2.781 ; 2.781 ; Fall       ; rst_on          ;
; led_red   ; rst_on     ; 2.869 ; 2.869 ; Fall       ; rst_on          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; led_blue    ; 3.455 ; 4.108 ; 4.108 ; 3.455 ;
; enable     ; led_green   ; 4.220 ;       ;       ; 4.220 ;
; enable     ; led_red     ; 3.435 ; 4.088 ; 4.088 ; 3.435 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; led_blue    ; 3.455 ; 4.086 ; 4.086 ; 3.455 ;
; enable     ; led_green   ; 3.988 ;       ;       ; 3.988 ;
; enable     ; led_red     ; 3.435 ; 4.066 ; 4.066 ; 3.435 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.841  ; -0.498 ; -0.198   ; 0.108   ; -1.941              ;
;  clk             ; -2.157  ; -0.498 ; -0.198   ; 0.108   ; -1.941              ;
;  reset           ; -3.841  ; -0.173 ; N/A      ; N/A     ; -1.941              ;
;  rst_on          ; -3.675  ; -0.307 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -45.571 ; -5.141 ; -1.535   ; 0.0     ; -17.695             ;
;  clk             ; -16.284 ; -3.645 ; -1.535   ; 0.000   ; -13.813             ;
;  reset           ; -15.094 ; -0.550 ; N/A      ; N/A     ; -1.941              ;
;  rst_on          ; -14.193 ; -0.946 ; N/A      ; N/A     ; -1.941              ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enable    ; clk        ; 4.927 ; 4.927 ; Rise       ; clk             ;
; reset     ; clk        ; 1.136 ; 1.136 ; Rise       ; clk             ;
; store     ; clk        ; 3.391 ; 3.391 ; Rise       ; clk             ;
; windows   ; clk        ; 5.671 ; 5.671 ; Rise       ; clk             ;
; enable    ; reset      ; 3.236 ; 3.236 ; Fall       ; reset           ;
; reset     ; reset      ; 2.540 ; 2.540 ; Fall       ; reset           ;
; enable    ; rst_on     ; 3.234 ; 3.234 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 2.363 ; 2.363 ; Fall       ; rst_on          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enable    ; clk        ; -0.246 ; -0.246 ; Rise       ; clk             ;
; reset     ; clk        ; 0.498  ; 0.498  ; Rise       ; clk             ;
; store     ; clk        ; -0.580 ; -0.580 ; Rise       ; clk             ;
; windows   ; clk        ; -1.781 ; -1.781 ; Rise       ; clk             ;
; enable    ; reset      ; -0.221 ; -0.221 ; Fall       ; reset           ;
; reset     ; reset      ; 0.173  ; 0.173  ; Fall       ; reset           ;
; enable    ; rst_on     ; -0.293 ; -0.293 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 0.307  ; 0.307  ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led_blue  ; clk        ; 9.790  ; 9.790  ; Rise       ; clk             ;
; led_green ; clk        ; 10.299 ; 10.299 ; Rise       ; clk             ;
; led_red   ; clk        ; 9.770  ; 9.770  ; Rise       ; clk             ;
; led_green ; clk        ; 6.910  ; 6.910  ; Fall       ; clk             ;
; led_blue  ; rst_on     ; 7.841  ; 7.841  ; Rise       ; rst_on          ;
; led_green ; rst_on     ; 8.372  ; 8.372  ; Rise       ; rst_on          ;
; led_red   ; rst_on     ; 7.821  ; 7.821  ; Rise       ; rst_on          ;
; led_blue  ; rst_on     ; 10.066 ; 10.066 ; Fall       ; rst_on          ;
; led_green ; rst_on     ; 10.536 ; 10.536 ; Fall       ; rst_on          ;
; led_red   ; rst_on     ; 10.046 ; 10.046 ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led_blue  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
; led_green ; clk        ; 2.657 ; 2.657 ; Rise       ; clk             ;
; led_red   ; clk        ; 4.057 ; 4.057 ; Rise       ; clk             ;
; led_green ; clk        ; 2.657 ; 2.657 ; Fall       ; clk             ;
; led_blue  ; rst_on     ; 2.889 ; 2.889 ; Rise       ; rst_on          ;
; led_green ; rst_on     ; 2.781 ; 2.781 ; Rise       ; rst_on          ;
; led_red   ; rst_on     ; 2.869 ; 2.869 ; Rise       ; rst_on          ;
; led_blue  ; rst_on     ; 2.889 ; 2.889 ; Fall       ; rst_on          ;
; led_green ; rst_on     ; 2.781 ; 2.781 ; Fall       ; rst_on          ;
; led_red   ; rst_on     ; 2.869 ; 2.869 ; Fall       ; rst_on          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; enable     ; led_blue    ; 8.867  ; 11.263 ; 11.263 ; 8.867  ;
; enable     ; led_green   ; 11.717 ;        ;        ; 11.717 ;
; enable     ; led_red     ; 8.847  ; 11.243 ; 11.243 ; 8.847  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; led_blue    ; 3.455 ; 4.086 ; 4.086 ; 3.455 ;
; enable     ; led_green   ; 3.988 ;       ;       ; 3.988 ;
; enable     ; led_red     ; 3.435 ; 4.066 ; 4.066 ; 3.435 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22       ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 22       ; 48       ; 0        ; 0        ;
; rst_on     ; clk      ; 0        ; 4        ; 0        ; 0        ;
; clk        ; reset    ; 0        ; 0        ; 4        ; 0        ;
; reset      ; reset    ; 0        ; 0        ; 4        ; 8        ;
; clk        ; rst_on   ; 0        ; 0        ; 4        ; 0        ;
; rst_on     ; rst_on   ; 0        ; 0        ; 4        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22       ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 22       ; 48       ; 0        ; 0        ;
; rst_on     ; clk      ; 0        ; 4        ; 0        ; 0        ;
; clk        ; reset    ; 0        ; 0        ; 4        ; 0        ;
; reset      ; reset    ; 0        ; 0        ; 4        ; 8        ;
; clk        ; rst_on   ; 0        ; 0        ; 4        ; 0        ;
; rst_on     ; rst_on   ; 0        ; 0        ; 4        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 4        ; 4        ; 0        ; 0        ;
; rst_on     ; clk      ; 4        ; 4        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 4        ; 4        ; 0        ; 0        ;
; rst_on     ; clk      ; 4        ; 4        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 31    ; 31   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 27    ; 27   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Feb 08 03:21:28 2022
Info: Command: quartus_sta esquematico -c esquematico
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'esquematico.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name reset reset
    Info (332105): create_clock -period 1.000 -name rst_on rst_on
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|reg~3|combout"
    Warning (332126): Node "b2v_inst3|q[0]~14|dataa"
    Warning (332126): Node "b2v_inst3|q[0]~14|combout"
    Warning (332126): Node "b2v_inst3|reg~3|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst2|cnt~0|combout"
    Warning (332126): Node "b2v_inst2|q[3]~2|dataa"
    Warning (332126): Node "b2v_inst2|q[3]~2|combout"
    Warning (332126): Node "b2v_inst2|cnt~0|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst2|cnt~1|combout"
    Warning (332126): Node "b2v_inst2|q[2]~6|dataa"
    Warning (332126): Node "b2v_inst2|q[2]~6|combout"
    Warning (332126): Node "b2v_inst2|cnt~1|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst2|cnt~3|combout"
    Warning (332126): Node "b2v_inst2|q[0]~14|datab"
    Warning (332126): Node "b2v_inst2|q[0]~14|combout"
    Warning (332126): Node "b2v_inst2|cnt~3|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst2|q[1]~10|combout"
    Warning (332126): Node "b2v_inst2|cnt~2|datac"
    Warning (332126): Node "b2v_inst2|cnt~2|combout"
    Warning (332126): Node "b2v_inst2|q[1]~10|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|q[3]~2|combout"
    Warning (332126): Node "b2v_inst3|reg~0|datac"
    Warning (332126): Node "b2v_inst3|reg~0|combout"
    Warning (332126): Node "b2v_inst3|q[3]~2|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|q[2]~6|combout"
    Warning (332126): Node "b2v_inst3|reg~1|datab"
    Warning (332126): Node "b2v_inst3|reg~1|combout"
    Warning (332126): Node "b2v_inst3|q[2]~6|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|q[1]~10|combout"
    Warning (332126): Node "b2v_inst3|reg~2|datac"
    Warning (332126): Node "b2v_inst3|reg~2|combout"
    Warning (332126): Node "b2v_inst3|q[1]~10|datab"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.841
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.841       -15.094 reset 
    Info (332119):    -3.675       -14.193 rst_on 
    Info (332119):    -2.157       -16.284 clk 
Info (332146): Worst-case hold slack is 0.372
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.372         0.000 clk 
    Info (332119):     0.450         0.000 rst_on 
    Info (332119):     0.888         0.000 reset 
Info (332146): Worst-case recovery slack is -0.198
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.198        -1.535 clk 
Info (332146): Worst-case removal slack is 0.409
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.409         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -13.813 clk 
    Info (332119):    -1.941        -1.941 reset 
    Info (332119):    -1.941        -1.941 rst_on 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.902
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.902        -3.545 reset 
    Info (332119):    -0.842        -3.254 rst_on 
    Info (332119):    -0.169        -0.821 clk 
Info (332146): Worst-case hold slack is -0.498
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.498        -3.645 clk 
    Info (332119):    -0.307        -0.946 rst_on 
    Info (332119):    -0.173        -0.550 reset 
Info (332146): Worst-case recovery slack is 0.261
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.261         0.000 clk 
Info (332146): Worst-case removal slack is 0.108
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.108         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -9.380 clk 
    Info (332119):    -1.380        -1.380 reset 
    Info (332119):    -1.380        -1.380 rst_on 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 45 warnings
    Info: Peak virtual memory: 4542 megabytes
    Info: Processing ended: Tue Feb 08 03:21:30 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


