---
title: "Проектирование СБИС, вопросы"
date: 2021-01-01T11:19:53Z
draft: false
authors: ["likipiki"]
toc: true
categories:
  - others
tags:
  - study
---

# Проектирование СБИС

## 1. Области представления СБИС, диаграмма Гайского-канна
## 2. Организация процесса проектирования, этапы разработки проекта СБИС
## 3. Языки описания аппаратуры, области их применения
## 4. Языки описания аппаратуры, причины возникновения
## 5. Производственный процесс. Понятие проектной нормы
## 6. Способы ускорения процесса разработки СБИС
## 7. Понятие повторно используемых компонентов. Причины возникновения.
## 8. Полностью заказные СБИС
## 9. Базовые матричные кристаллы
## 10. Сравнение характеристик полностью заказных СБИС и БМК
## 11. Программируемые логические матрицы
## 12. Понятие CPLD
## 13. Понятие FPGA
## 14. Сравнение FPGA и CPLD
## 15. Structured ASIC
## 16. Сравнение ASIC и FPGA
## 17. Сравнение полностью заказных СБИС и ASIC
## 18. ASIC. Технологические библиотеки
## 19. Исходные данные для процесса логического синтеза ASIC
## 20. Логический синтез ASIC. Типы ограничений
## 21. Оценка длительности периода сигнала тактирования на этапе логического синтеза
## 22. Оценка результатов логического синтеза ASIC
## 23. Оценка динамического энергопотребления после логического синтеза
## 24. Физический синтез ASIC. Типы ограничений
## 25. Этапы синтеза FPGA
## 26. Понятие технологических библиотек применительно к FPGA
## 27. VHDL. Типы данных
## 28. VHDL. Отличия сигналов от переменных
## 29. VHDL. Параллельные операторы
## 30. VHDL. Понятие сигналов
## 31. VHDL. Модельное время
## 32. VHDL. Процессы
## 33. VHDL. Параллельные операторы присваивания
## 34. VHDL. Операторы включения компонентов в модель
## 35. VHDL. Условные операторы
## 36. VHDL. Операторы циклов
## 37. VHDL. Параметирзация моделей
## 38. VHDL. Generic для параметризации моделей.
## 39. VHDL. Generate для параметризации моделей.


