# Verilog-layer1-08.02-final
![image](https://github.com/YunJoongChul/Verilog-layer1-08.02-final/assets/86291432/413bad7f-0d9f-4bef-8de8-ce7b4c981f99)
1.2D conv -> 3D conv 고안해야됨
2. 값늘어나는데 이상있음, 첫 ROW STRIDE는 잘 작동하는데 다음부터 이사잉ㅆ음 CONV부분 손봐야함
