Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2018.3 (lin64) Build 2405991 Thu Dec  6 23:36:41 MST 2018
| Date         : Thu Jan 13 17:20:20 2022
| Host         : koopa.ece.utexas.edu running 64-bit CentOS Linux release 7.9.2009 (Core)
| Command      : report_timing -sort_by group -max_paths 100 -path_type summary -file /misc/scratch/zwei1/reports_Jan12/raw_designs/vtr_designs/verilog/raygentop_submodules/matmult/post_route_timing.rpt
| Design       : matmult
| Device       : 7z020-clg484
| Speed File   : -3  PRODUCTION 1.11 2014-09-11
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Report

Startpoint                     Endpoint                       Slack(ns)     
----------------------------------------------------------------------------
am23_reg/CLK                   Cy_reg[15]/D                   7.059         
am31_reg/CLK                   Cz_reg[15]/D                   7.059         
am23_reg/CLK                   Cy_reg[13]/D                   7.073         
am31_reg/CLK                   Cz_reg[13]/D                   7.073         
am23_reg/CLK                   Cy_reg[14]/D                   7.116         
am31_reg/CLK                   Cz_reg[14]/D                   7.116         
am12_reg/CLK                   Cx_reg[15]/D                   7.131         
am23_reg/CLK                   Cy_reg[12]/D                   7.139         
am31_reg/CLK                   Cz_reg[12]/D                   7.139         
am12_reg/CLK                   Cx_reg[13]/D                   7.145         
am23_reg/CLK                   Cy_reg[11]/D                   7.151         
am31_reg/CLK                   Cz_reg[11]/D                   7.151         
am23_reg/CLK                   Cy_reg[9]/D                    7.165         
am31_reg/CLK                   Cz_reg[9]/D                    7.165         
am12_reg/CLK                   Cx_reg[14]/D                   7.188         
am23_reg/CLK                   Cy_reg[10]/D                   7.208         
am31_reg/CLK                   Cz_reg[10]/D                   7.208         
am12_reg/CLK                   Cx_reg[12]/D                   7.211         
am12_reg/CLK                   Cx_reg[11]/D                   7.223         
am23_reg/CLK                   Cy_reg[8]/D                    7.231         
am31_reg/CLK                   Cz_reg[8]/D                    7.231         
am12_reg/CLK                   Cx_reg[9]/D                    7.237         
am12_reg/CLK                   Cx_reg[10]/D                   7.280         
am12_reg/CLK                   Cx_reg[8]/D                    7.303         
am23_reg/CLK                   Cy_reg[7]/D                    7.309         
am31_reg/CLK                   Cz_reg[7]/D                    7.309         
am12_reg/CLK                   Cx_reg[7]/D                    7.315         
am12_reg/CLK                   Cx_reg[5]/D                    7.329         
am21_reg/CLK                   Cy_reg[5]/D                    7.329         
am32_reg/CLK                   Cz_reg[5]/D                    7.329         
am23_reg/CLK                   Cy_reg[6]/D                    7.358         
am31_reg/CLK                   Cz_reg[6]/D                    7.358         
am12_reg/CLK                   Cx_reg[6]/D                    7.372         
am12_reg/CLK                   Cx_reg[4]/D                    7.395         
am21_reg/CLK                   Cy_reg[4]/D                    7.395         
am32_reg/CLK                   Cz_reg[4]/D                    7.395         
am11_reg/CLK                   Cx_reg[3]/D                    7.605         
am23_reg/CLK                   Cy_reg[3]/D                    7.605         
am31_reg/CLK                   Cz_reg[3]/D                    7.605         
am11_reg/CLK                   Cx_reg[2]/D                    7.654         
am23_reg/CLK                   Cy_reg[2]/D                    7.654         
am31_reg/CLK                   Cz_reg[2]/D                    7.654         
am11_reg/CLK                   Cx_reg[1]/D                    7.915         
am23_reg/CLK                   Cy_reg[1]/D                    7.915         
am31_reg/CLK                   Cz_reg[1]/D                    7.915         
am11_reg/CLK                   Cx_reg[0]/D                    8.452         
am23_reg/CLK                   Cy_reg[0]/D                    8.452         
am31_reg/CLK                   Cz_reg[0]/D                    8.452         



