# ğŸ”€ Module TOP - ContrÃ´leur Principal

> **Module principal implÃ©mentant l'accÃ¨s multiplexÃ© Ã  4 unitÃ©s de traitement spÃ©cialisÃ©es**

ğŸ‡ºğŸ‡¸ [English version](top.md)

## Vue d'ensemble

Le module `tt_um_top` sert de point d'entrÃ©e principal et implÃ©mente un systÃ¨me de multiplexage pour accÃ©der aux diffÃ©rents sous-modules via un mÃªme jeu d'entrÃ©es/sorties.

## Diagramme de Blocs

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                      tt_um_top                            â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚   ENTRÃ‰ES    â”‚                                             â”‚
â”‚ ui_in[7:0]   â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â” â”‚
â”‚ uio_in[7:0]  â”‚  â”‚ CTRL    â”‚    â”‚                          â”‚ â”‚
â”‚ clk, rst_n   â”‚  â”‚ [7:6]   â”‚    â”‚    DÃ‰MULTIPLEXEUR       â”‚ â”‚
â”‚ ena          â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â”‚        4-VOIES           â”‚ â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤                 â”‚                          â”‚ â”‚
â”‚   SORTIES    â”‚                 â””â”€â”€â”¬â”€â”€â”¬â”€â”€â”¬â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜ â”‚
â”‚ uo_out[7:0]  â”‚                    â”‚  â”‚  â”‚  â”‚                â”‚
â”‚ uio_out[7:0] â”‚     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”¼â”€â”€â”¼â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â” â”‚
â”‚ uio_oe[7:0]  â”‚     â”‚              â†“  â†“  â†“  â†“              â”‚ â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤     â”‚            00 01 10 11              â”‚ â”‚
               â”‚     â”‚          BRENT 1HALF VGA CAM         â”‚ â”‚
               â”‚     â”‚             â†“   â†“   â†“   â†“            â”‚ â”‚
               â”‚     â”‚          â”Œâ”€â”€â”´â”€â”€â”´â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â” â”‚ â”‚
               â”‚     â”‚          â”‚     MULTIPLEXEUR        â”‚ â”‚ â”‚
               â”‚     â”‚          â”‚       4-VERS-1          â”‚ â”‚ â”‚
               â”‚     â”‚          â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜ â”‚ â”‚
               â”‚     â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜ â”‚
               â”‚                        â†“                    â”‚
               â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## Description des Broches

### EntrÃ©es
- **`ui_in[7:0]`** : Broches d'entrÃ©e dÃ©diÃ©es
  - `ui_in[7:6]` : Bits de contrÃ´le (sÃ©lection du module)
  - `ui_in[5:0]` : DonnÃ©es d'entrÃ©e (routÃ©es vers le module sÃ©lectionnÃ©)
- **`uio_in[7:0]`** : Broches bidirectionnelles (utilisÃ©es en entrÃ©e)
- **`clk`** : Horloge systÃ¨me (66MHz max)
- **`rst_n`** : Reset actif bas
- **`ena`** : Signal d'activation (toujours Ã  1, peut Ãªtre ignorÃ©)

### Sorties
- **`uo_out[7:0]`** : Broches de sortie dÃ©diÃ©es (rÃ©sultat du module sÃ©lectionnÃ©)
- **`uio_out[7:0]`** : Broches bidirectionnelles en sortie (fixÃ©es Ã  0)
- **`uio_oe[7:0]`** : Activation des sorties bidirectionnelles (fixÃ©es Ã  0)

## Logique de ContrÃ´le

### SÃ©lection des Modules

La logique de contrÃ´le utilise un sÃ©lecteur 2-bit pour choisir entre 4 modules :

```verilog
wire [1:0] ctrl = ui_in[7:6];
```

| CTRL[1:0] | Module | Fonction |
|-----------|--------|----------|
| `2'b00` | CAM | MÃ©moire Associative |
| `2'b01` | VGA | GÃ©nÃ©rateur VidÃ©o |
| `2'b10` | 1HALF | Latch Sigma-Delta 1.5-bit |
| `2'b11` | BRENT | Additionneur Brent-Kung |

### Routage des DonnÃ©es

Les donnÃ©es d'entrÃ©e sont distribuÃ©es aux modules via des dÃ©multiplexeurs :

```verilog
// DÃ©multiplexage des entrÃ©es
wire [5:0] i_demux_1 = ui_in[5:0];
wire [5:0] i_demux_2 = uio_in[5:0];

// DÃ©multiplexeurs 4-voies
demux #(.WAY(4), .WIRE(6)) input_one (i_demux_1, ctrl, demux_output_1);
demux #(.WAY(4), .WIRE(6)) input_two (i_demux_2, ctrl, demux_output_2);
```

SÃ©lection de sortie via multiplexeur :

```verilog
// Multiplexage des sorties
wire [31:0] i_mux = {output_cam, output_vga, o_oh, o_brent};
mux #(.WAY(4), .WIRE(8)) output_one (i_mux, ctrl, uo_out);
```

## Instanciations des Modules

### CAM (MÃ©moire Associative)
```verilog
cam cam_inst(
    .output_addr(output_addr),
    .found(found),
    .clk(clk),
    .ena(ena),
    .rst_n(rst_n),
    .write(cam_write),
    .addr(cam_addr),
    .data(cam_data)
);
```

### VGA (GÃ©nÃ©rateur VidÃ©o)
```verilog
vga_example vga_inst(
    .uo_out(output_vga),
    .clk(clk),
    .rst_n(rst_n)
);
```

### 1HALF (Latch Sigma-Delta)
```verilog
onehalf_latch latch_inst[3:0](
    .clk(clk),
    .in_p(i_oh_p[3:0]),
    .in_n(i_oh_n[3:0]),
    .out_p(o_oh[7:6:2]),
    .out_n(o_oh[6:4:2])
);
```

### BRENT (Additionneur Brent-Kung)
```verilog
brent_kung_cin brent_inst(
    .output_S(o_brent),
    .input_A(i_brent_A),
    .input_B(i_brent_B),
    .Cin(i_brent_Cin)
);
```

## DÃ©tails d'ImplÃ©mentation

### Utilisation des Ressources
- **Portes Logiques** : ~200 cellules standard
- **MÃ©moire** : 16x8 bit RAM (module CAM)
- **FrÃ©quence d'Horloge** : Jusqu'Ã  66MHz
- **Consommation** : OptimisÃ©e pour faible consommation

### Contraintes de Temporisation
- Temps de setup : Respecte la pÃ©riode d'horloge de 15ns
- Temps de hold : Marges adÃ©quates maintenues
- Chemin critique : Ã€ travers la logique du multiplexeur

## Utilisation

Pour utiliser un module spÃ©cifique :
1. Configurer `ui_in[7:6]` selon le module dÃ©sirÃ©
2. Consulter la documentation du module pour les connexions de broches
3. Lire le rÃ©sultat sur `uo_out[7:0]`

## Emplacement du Fichier
- **Source** : `src/top.v:8-115`
- **DÃ©pendances** : `mux.v`, `cam.v`, `vga.v`, `1half_latch.v`, `brent-kung.v`

## Tests
- Testbench valide la commutation du multiplexeur
- Chaque module testÃ© individuellement et en combinaison
- VÃ©rification temporelle pour fonctionnement Ã  66MHz