# Circuitos Lógicos Programables
Materia:Circuitos Lógicos Programables de la Especialización de Sistemas Embebidos de la FIUBA

Autor: Pablo D. Folino

Profesor: Nicolás Alvarez

Año: 2021

# Reumende la Guia de TPs

| Versión | Descripción | Cumplido |
| :-: | :-: | :-: |
[1.0] | 1. Crear en VHDL un sumador completo de 1 bit. Simularlo.| ✔ |
[1.0] | 2. Crear en VHDL un sumador de 4 bits de manera estructural. Simularlo. | ✔ |
[1.0] | 3. Crear en VHDL un sumador/restador de 4 bits de manera estructural con una señal de control para seleccionar la operación. Simularlo.  |✔|
[1.0] | 4. Crear en VHDL un multiplexor 2x1. Simularlo. | ✔ |
[1.0] | 5. Crear en VHDL un flip-flop sensible al flanco ascendente de reloj con reset sincrónico y entrada de habilitación. Simularlo. | ✔ |
[1.0] | 6. Crear en VHDL un registro de desplazamiento de 4 bits a derecha con entrada serie y salida serie utilizando el flip-flop anterior. Simularlo. | ✔ |
[1.0] | 7. IDEM anterior pero describiéndolo por comportamiento.| ✔ |
[1.0] | 8. Crear en VHDL un barrel shifter de N bits por comportamiento. Simularlo| ✔ |
[1.0] | 9. Pensar cómo se podría implementar el barrel shifter anterior utilizando multiplexores de 2x1 (ancho del componente fijo).| ✔ |
[1.0] | 10. Crear en VHDL un contador binario de 4 bits de manera estructural. Simularlo. | x |
[1.0] | 11. IDEM anterior pero describiéndolo por comportamiento. Simular. | ✔ |
[1.0] | 12. Crear en VHDL un contador binario genérico de N bits de manera estructural. Simularlo. | x |
[1.0] | 13. IDEM anterior pero describiéndolo por comportamiento. Simular.| ✔ |
[1.0] | 14.  Crear en VHDL un contador BCD de un dígito de manera estructural, utilizando un registro de 4 bits (con reset sincrónico), un incrementador y un comparador. Simularlo | ✔ |
[1.0] | 15. Crear en VHDL un contador BCD de un dígito por comportamiento (describiendo cómo funciona, utilizando un process). Simularlo.  | ✔ |
[1.0] | 16. Crear en VHDL un contador BCD de 4 dígitos con entrada de habilitación. Simularlo. | ✔ |
[1.0] | 17. Crear en VHDL un generador de habilitación (emite un pulso en 1 durante un ciclo de reloj cada N ciclos de reloj). Simularlo. | ✔ |
[1.0] | 18. Crear en VHDL un contador BCD de 1 dígito con un generador de habilitación para que la cuenta avance cada 1 segundo (crear además una habilitación general). Implementarlo y probarlo en el kit de desarrollo usando como salida los 4 leds. Uno de los switches puede utilizarse para controlar la habilitación general. | x |

