#Substrate Graph
# noVertices
40
# noArcs
116
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 609 609 1
2 37 37 0
3 37 37 0
4 418 418 1
5 1624 1624 1
6 150 150 0
7 99 99 1
8 927 927 1
9 37 37 0
10 125 125 0
11 37 37 0
12 37 37 0
13 509 509 1
14 37 37 0
15 223 223 1
16 125 125 0
17 746 746 1
18 279 279 1
19 100 100 0
20 37 37 0
21 124 124 1
22 298 298 1
23 279 279 1
24 37 37 0
25 279 279 1
26 205 205 1
27 37 37 0
28 279 279 1
29 418 418 1
30 279 279 1
31 223 223 1
32 25 25 0
33 150 150 0
34 279 279 1
35 279 279 1
36 100 100 0
37 37 37 0
38 25 25 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 31 37
1 0 31 37
1 2 31 37
2 1 31 37
1 3 31 37
3 1 31 37
1 4 5 125
4 1 5 125
1 17 5 187
17 1 5 187
1 25 5 93
25 1 5 93
1 31 8 93
31 1 8 93
4 5 6 125
5 4 6 125
4 19 1 75
19 4 1 75
4 30 1 93
30 4 1 93
5 6 1 75
6 5 1 75
5 7 29 62
7 5 29 62
5 8 5 281
8 5 5 281
5 10 3 75
10 5 3 75
5 11 3 37
11 5 3 37
5 12 29 37
12 5 29 37
5 23 5 93
23 5 5 93
5 25 6 93
25 5 6 93
5 31 3 93
31 5 3 93
5 28 5 93
28 5 5 93
5 29 2 125
29 5 2 125
5 21 1 62
21 5 1 62
5 35 5 93
35 5 5 93
5 34 4 93
34 5 4 93
5 17 5 187
17 5 5 187
6 13 3 75
13 6 3 75
7 27 1 37
27 7 1 37
8 9 4 37
9 8 4 37
8 14 3 37
14 8 3 37
8 18 1 93
18 8 1 93
8 26 1 93
26 8 1 93
8 36 1 75
36 8 1 75
8 34 4 93
34 8 4 93
8 29 2 125
29 8 2 125
8 35 5 93
35 8 5 93
10 16 3 50
16 10 3 50
13 15 6 93
15 13 6 93
13 21 1 62
21 13 1 62
13 28 5 93
28 13 5 93
13 34 3 93
34 13 3 93
13 18 7 93
18 13 7 93
15 20 7 37
20 15 7 37
15 29 1 93
29 15 1 93
16 29 3 75
29 16 3 75
17 35 5 93
35 17 5 93
17 23 7 93
23 17 7 93
17 28 1 93
28 17 1 93
17 30 6 93
30 17 6 93
18 22 2 93
22 18 2 93
19 32 4 25
32 19 4 25
22 24 2 37
24 22 2 37
22 33 4 75
33 22 4 75
22 23 9 93
23 22 9 93
25 30 4 93
30 25 4 93
26 33 2 75
33 26 2 75
26 37 4 37
37 26 4 37
31 39 3 37
39 31 3 37
36 38 1 25
38 36 1 25
