---
layout: post
title:  "DC常用命令"
date:   2020-2-5 11:43:10 +0700
tags:
  - Digital IC Design
  - Synthesis
  - Tcl
---

-------

### 1 前言 

&#160; &#160; &#160; &#160; 总结以下DC常用命令。

----

### 2 

&#160; &#160; &#160; &#160; 查看当前设计文件：

```tcl
list_designs
```

&#160; &#160; &#160; &#160; 清除当前设计中的文件: 

```tcl
remove_design -hierarchy
```

&#160; &#160; &#160; &#160; 指定设计顶层文件:

```tcl
current_design  design_file_name
```

&#160; &#160; &#160; &#160; 检查设计语法：

```tcl
check_design
```

&#160; &#160; &#160; &#160; 检查时序：

```tcl
check_timing
```


&#160; &#160; &#160; &#160; 清除全部约束：

```tcl
reset_design
```

&#160; &#160; &#160; &#160; 设置理想网络一般只对port和pin而言，如果想设置net：

```tcl
set_ideal_network  -no_propagate  [get_nets CTRL]
```


&#160; &#160; &#160; &#160; 尽最大努力做优化:

```tcl
compile -map_effort high -area_effort high
```

&#160; &#160; &#160; &#160; 优化编译:

```tcl
compile_ultra 
```

&#160; &#160; &#160; &#160; 使劲优化时序编译:

```tcl
compile_ultra -timing_high_effort_script
```

&#160; &#160; &#160; &#160; 如果三个串联的寄存器之间两个寄存器之间的路径时序违例二中间和最后一个寄存器之间的路径时序宽松，使用下面的命令将这条路径中间的组合逻辑分配一部分到第二个寄存器的后面:

```tcl
compile_ultra -retime
```

&#160; &#160; &#160; &#160; 相反，不想这么优化：

```tcl
set_dont_retime <cells or designs> ture
```

&#160; &#160; &#160; &#160; 例如输出端口的寄存器不想在输出之后还有组合逻辑：

```tcl
set_dont_retime [get_cells U_pipeline/P3_reg*] ture
```

&#160; &#160; &#160; &#160; 循环优化:

```tcl
compile_ultra -incremental
```

 
&#160; &#160; &#160; &#160; 报告约束违例：

```tcl
report_constraint -all_violators
```

&#160; &#160; &#160; &#160; 报告最差路径：

```tcl
report_timing -delay_type   max
```

&#160; &#160; &#160; &#160; 查看多（例：3）条比较差的路径（不是最差，是从每个不同的寄存器终点的路径中挑出一个最差的）： 

```tcl
report_timing -max_paths  3
```

&#160; &#160; &#160; &#160; 查看多（例：3）条最差的路径：

```tcl
report_timing -nworst 2 -max_paths  3
```


&#160; &#160; &#160; &#160; 报告端口约束：

```tcl
report_ports    -verbose
```

&#160; &#160; &#160; &#160; 报告时钟：

```tcl
report_clock 
```

&#160; &#160; &#160; &#160; 如果设计中有多个clock，DC会自动将不同clock下的DFF分组，用以下命令查看分组：

```tcl
report_path_group 
```

&#160; &#160; &#160; &#160; DC如果优化设计中的关键路径失败，则会放弃对其他路径的优化；如果将各个路径分组，假如某一组中的关键路径优化失败，DC并不会放弃优化其他组的关键路径。分组举例：

```tcl
group_path  -name   INPUTS  -from [all_inputs]
group_path  -name   OUTPUTS  -to [all_outputs]
group_path  -name   COMBO  -from [all_inputs] -to [all_outputs]
```

&#160; &#160; &#160; &#160; 如果关键路径已无法优化，但仍想优化次关键的几条路径，例如优化这样一组路径：
* 最关键路径的权重为5，其次为2，一般为1；
* 最关键路径超出0.2ns而其余路径超出的时间都在0.2ns以内：

```tcl
group_path  -name   CLK  -critical 0.2 -weight 5
```
&#160; &#160; &#160; &#160; DC官方文件給出的weight一般為5，2，1；critical不要超出時鐘週期的10%。

&#160; &#160; &#160; &#160; 检查tcl脚本语法错误：

```tcl
dcprocheck  ../filename.tcl
```

&#160; &#160; &#160; &#160; 查看库名称:

```tcl
list_libs
```

&#160; &#160; &#160; &#160; 查看工艺库:

```tcl
report_lib library_name
```

&#160; &#160; &#160; &#160; 禁止DC将设计打散（compile命令默认是允许）:

&#160; &#160; &#160; &#160; 若要禁用子设计上的自动取消打散，在编译前执行：

```tcl
set_ungroup  <reference or cells>  false
```

&#160; &#160; &#160; &#160; 若要禁用顶层设计上的自动取消打散，在编译前执行：

```tcl
set_app_var  compile_ultra_ungroup_de false
```

&#160; &#160; &#160; &#160; 完全禁用自动取消打散，执行：

```tcl
compile_ultra -no_autoungroup
```

&#160; &#160; &#160; &#160; 综合成带MUX的寄存器来模拟DFT时的情况，但实际并未形成寄存器链 ：

```tcl
compile     -map_effort hign    -area_effort    high    -scan 
```

&#160; &#160; &#160; &#160; 对流水线寄存器做优化：

```tcl
set_optimize_registers  ture
compile_ultra ……
```

&#160; &#160; &#160; &#160; 多端口连线，是指综合完之后的网表有可能会出现一个net连接多个输出等状况，网表代码中就会出现“assign”这样的赋值，需要在这些直连的线当中插入buffer来避免：

```tcl
set_fix_multiple_port_nets  -all    -buffer_constants
```

&#160; &#160; &#160; &#160; 把“tri”变“wire”再写入网表：

```tcl
compile ……

set_app_var  verilogout_no_tri  ture
write  -f  verilog  -out  <netlist_name>
```
&#160; &#160; &#160; &#160; 把“\bus[N]”还原成“bus[N:0]”再写入网表：

```tcl
compile ……

change_names    -rules  verilog  -hier
write  -f  verilog  -out  <netlist_name>
```


&#160; &#160; &#160; &#160; 多核综合（没看懂是干啥的）：

```tcl
# 先看看有几个核
report_host_options 
# 多核综合（假如有五个核）
set_host_options    -max_core 5
compile_ultra ……
```

----
&#160; &#160; &#160; &#160; 告辞