-full64 -top top_module -f test_vcs_0.scr -o test_vcs_0 -sverilog
