Fitter report for Main
Mon Aug 20 13:18:51 2018
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Aug 20 13:18:51 2018       ;
; Quartus Prime Version              ; 15.1.0 Build 185 10/21/2015 SJ Lite Edition ;
; Revision Name                      ; Main                                        ;
; Top-level Entity Name              ; Main                                        ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C6GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 1,294 / 49,760 ( 3 % )                      ;
;     Total combinational functions  ; 1,184 / 49,760 ( 2 % )                      ;
;     Dedicated logic registers      ; 751 / 49,760 ( 2 % )                        ;
; Total registers                    ; 751                                         ;
; Total pins                         ; 23 / 360 ( 6 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,280,640 / 1,677,312 ( 76 % )              ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M50DAF484C6GES                      ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LED[0]   ; Missing drive strength and slew rate ;
; LED[1]   ; Missing drive strength and slew rate ;
; LED[2]   ; Missing drive strength and slew rate ;
; LED[3]   ; Missing drive strength and slew rate ;
; LED[4]   ; Missing drive strength and slew rate ;
; LED[5]   ; Missing drive strength and slew rate ;
; LED[6]   ; Missing drive strength and slew rate ;
; LED[7]   ; Missing drive strength and slew rate ;
; Tx       ; Missing drive strength               ;
; TxEnable ; Missing drive strength               ;
; TestOut0 ; Missing drive strength               ;
; TestOut1 ; Missing drive strength               ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2259 ) ; 0.00 % ( 0 / 2259 )        ; 0.00 % ( 0 / 2259 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2259 ) ; 0.00 % ( 0 / 2259 )        ; 0.00 % ( 0 / 2259 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2241 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/output_files/Main.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 1,294 / 49,760 ( 3 % )         ;
;     -- Combinational with no register       ; 543                            ;
;     -- Register only                        ; 110                            ;
;     -- Combinational with a register        ; 641                            ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 612                            ;
;     -- 3 input functions                    ; 201                            ;
;     -- <=2 input functions                  ; 371                            ;
;     -- Register only                        ; 110                            ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 962                            ;
;     -- arithmetic mode                      ; 222                            ;
;                                             ;                                ;
; Total registers*                            ; 751 / 51,509 ( 1 % )           ;
;     -- Dedicated logic registers            ; 751 / 49,760 ( 2 % )           ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 100 / 3,110 ( 3 % )            ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 23 / 360 ( 6 % )               ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                 ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )                ;
;                                             ;                                ;
; Global signals                              ; 2                              ;
; M9Ks                                        ; 160 / 182 ( 88 % )             ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                  ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                  ;
; Total block memory bits                     ; 1,280,640 / 1,677,312 ( 76 % ) ;
; Total block memory implementation bits      ; 1,474,560 / 1,677,312 ( 88 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )                ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global clocks                               ; 2 / 20 ( 10 % )                ;
; JTAGs                                       ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 3.0% / 3.0% / 3.0%             ;
; Peak interconnect usage (total/H/V)         ; 12.6% / 11.2% / 14.6%          ;
; Maximum fan-out                             ; 911                            ;
; Highest non-global fan-out                  ; 94                             ;
; Total fan-out                               ; 8759                           ;
; Average fan-out                             ; 3.86                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1294 / 49760 ( 3 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 543                  ; 0                              ;
;     -- Register only                        ; 110                  ; 0                              ;
;     -- Combinational with a register        ; 641                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 612                  ; 0                              ;
;     -- 3 input functions                    ; 201                  ; 0                              ;
;     -- <=2 input functions                  ; 371                  ; 0                              ;
;     -- Register only                        ; 110                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 962                  ; 0                              ;
;     -- arithmetic mode                      ; 222                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 751                  ; 0                              ;
;     -- Dedicated logic registers            ; 751 / 49760 ( 2 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 100 / 3110 ( 3 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 23                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 1280640              ; 0                              ;
; Total RAM block bits                        ; 1474560              ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 160 / 182 ( 87 % )   ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 911                  ; 1                              ;
;     -- Registered Input Connections         ; 911                  ; 0                              ;
;     -- Output Connections                   ; 1                    ; 911                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 8763                 ; 922                            ;
;     -- Registered Connections               ; 5917                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 912                            ;
;     -- hard_block:auto_generated_inst       ; 912                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 11                   ; 1                              ;
;     -- Output Ports                         ; 12                   ; 1                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; AIn     ; U15   ; 4        ; 56           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; BIn     ; Y17   ; 4        ; 58           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ClkA    ; M8    ; 2        ; 0            ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; KEY[0]  ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; KEY[1]  ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; Rx      ; AB11  ; 4        ; 38           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[0]   ; J21   ; 6        ; 78           ; 30           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; SW[1]   ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; TestIn0 ; W7    ; 3        ; 24           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; TestIn1 ; V8    ; 3        ; 20           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ZIn     ; V13   ; 4        ; 49           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0]   ; C7    ; 8        ; 34           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]   ; C8    ; 8        ; 36           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]   ; A6    ; 8        ; 34           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]   ; B7    ; 8        ; 34           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]   ; C4    ; 8        ; 24           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]   ; A5    ; 8        ; 31           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]   ; B4    ; 8        ; 26           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]   ; C5    ; 8        ; 24           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TestOut0 ; W6    ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TestOut1 ; W8    ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Tx       ; AB13  ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TxEnable ; AB12  ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 36 ( 3 % )   ; 2.5V          ; --           ;
; 3        ; 4 / 48 ( 8 % )   ; 3.3V          ; --           ;
; 4        ; 6 / 48 ( 13 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 4 / 60 ( 7 % )   ; 1.5V          ; --           ;
; 7        ; 0 / 52 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 12 / 36 ( 33 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; LED[5]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 471        ; 8        ; LED[2]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; Rx                                             ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 181        ; 4        ; TxEnable                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 183        ; 4        ; Tx                                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; LED[6]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; LED[3]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; LED[4]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 489        ; 8        ; LED[7]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; LED[0]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 465        ; 8        ; LED[1]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; KEY[0]                                         ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; KEY[1]                                         ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; SW[0]                                          ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; SW[1]                                          ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; ClkA                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; AIn                                            ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; TestIn1                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; ZIn                                            ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; TestOut0                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 148        ; 3        ; TestIn0                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 150        ; 3        ; TestOut1                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; BIn                                            ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                               ;
+-------------------------------+---------------------------------------------------------------------------+
; Name                          ; ClockAcc:PLL0|altpll:altpll_component|ClockAcc_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------+
; SDC pin name                  ; PLL0|altpll_component|auto_generated|pll1                                 ;
; PLL mode                      ; Normal                                                                    ;
; Compensate clock              ; clock0                                                                    ;
; Compensated input/output pins ; --                                                                        ;
; Switchover type               ; --                                                                        ;
; Input frequency 0             ; 50.0 MHz                                                                  ;
; Input frequency 1             ; --                                                                        ;
; Nominal PFD frequency         ; 50.0 MHz                                                                  ;
; Nominal VCO frequency         ; 600.0 MHz                                                                 ;
; VCO post scale K counter      ; 2                                                                         ;
; VCO frequency control         ; Auto                                                                      ;
; VCO phase shift step          ; 208 ps                                                                    ;
; VCO multiply                  ; --                                                                        ;
; VCO divide                    ; --                                                                        ;
; Freq min lock                 ; 25.0 MHz                                                                  ;
; Freq max lock                 ; 54.18 MHz                                                                 ;
; M VCO Tap                     ; 0                                                                         ;
; M Initial                     ; 1                                                                         ;
; M value                       ; 12                                                                        ;
; N value                       ; 1                                                                         ;
; Charge pump current           ; setting 1                                                                 ;
; Loop filter resistance        ; setting 27                                                                ;
; Loop filter capacitance       ; setting 0                                                                 ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                        ;
; Bandwidth type                ; Medium                                                                    ;
; Real time reconfigurable      ; Off                                                                       ;
; Scan chain MIF file           ; --                                                                        ;
; Preserve PLL counter order    ; Off                                                                       ;
; PLL location                  ; PLL_1                                                                     ;
; Inclk0 signal                 ; ClkA                                                                      ;
; Inclk1 signal                 ; --                                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                                             ;
; Inclk1 signal type            ; --                                                                        ;
+-------------------------------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                           ;
+--------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; Name                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+--------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; Quadrature:Qualude0|Add0 ; clock0       ; 4    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 15.00 (208 ps)   ; 50/50      ; C0      ; 3             ; 2/1 Odd    ; --            ; 1       ; 0       ; PLL0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                   ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Main                                           ; 1294 (2)    ; 751 (1)                   ; 0 (0)         ; 1280640     ; 160  ; 1          ; 0            ; 0       ; 0         ; 23   ; 0            ; 543 (1)      ; 110 (0)           ; 641 (1)          ; 0          ; |Main                                                                                                                                 ; work         ;
;    |ClockAcc:PLL0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |Main|ClockAcc:PLL0                                                                                                                   ; work         ;
;       |altpll:altpll_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |Main|ClockAcc:PLL0|altpll:altpll_component                                                                                           ; work         ;
;          |ClockAcc_altpll:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |Main|ClockAcc:PLL0|altpll:altpll_component|ClockAcc_altpll:auto_generated                                                            ; work         ;
;    |Quadrature:Qualude0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |Main|Quadrature:Qualude0                                                                                                             ; work         ;
;    |Ranger:comb_3|                              ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |Main|Ranger:comb_3                                                                                                                   ; work         ;
;    |Ranger:comb_4|                              ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |Main|Ranger:comb_4                                                                                                                   ; work         ;
;    |Ranger:comb_5|                              ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; 0          ; |Main|Ranger:comb_5                                                                                                                   ; work         ;
;    |SigRouter:SigN|                             ; 212 (196)   ; 112 (100)                 ; 0 (0)         ; 640320      ; 80   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (96)     ; 5 (0)             ; 107 (101)        ; 0          ; |Main|SigRouter:SigN                                                                                                                  ; work         ;
;       |DataCollector:DataC0|                    ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 640320      ; 80   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 3 (0)             ; 1 (0)            ; 0          ; |Main|SigRouter:SigN|DataCollector:DataC0                                                                                             ; work         ;
;          |SigMem:A0|                            ; 4 (0)       ; 2 (0)                     ; 0 (0)         ; 320160      ; 40   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |Main|SigRouter:SigN|DataCollector:DataC0|SigMem:A0                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|   ; 4 (0)       ; 2 (0)                     ; 0 (0)         ; 320160      ; 40   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |Main|SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component                                                   ; work         ;
;                |altsyncram_r7g1:auto_generated| ; 4 (2)       ; 2 (2)                     ; 0 (0)         ; 320160      ; 40   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |Main|SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated                    ; work         ;
;                   |decode_97a:decode3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |Main|SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|decode_97a:decode3 ; work         ;
;          |SigMem:B0|                            ; 4 (0)       ; 2 (0)                     ; 0 (0)         ; 320160      ; 40   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 1 (0)            ; 0          ; |Main|SigRouter:SigN|DataCollector:DataC0|SigMem:B0                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|   ; 4 (0)       ; 2 (0)                     ; 0 (0)         ; 320160      ; 40   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 1 (0)            ; 0          ; |Main|SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component                                                   ; work         ;
;                |altsyncram_r7g1:auto_generated| ; 4 (2)       ; 2 (2)                     ; 0 (0)         ; 320160      ; 40   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |Main|SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated                    ; work         ;
;                   |decode_97a:decode3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |Main|SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|decode_97a:decode3 ; work         ;
;       |EncSigLatch:EncSig0|                     ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 5 (0)            ; 0          ; |Main|SigRouter:SigN|EncSigLatch:EncSig0                                                                                              ; work         ;
;          |sigLatch:A0|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |Main|SigRouter:SigN|EncSigLatch:EncSig0|sigLatch:A0                                                                                  ; work         ;
;          |sigLatch:B0|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |Main|SigRouter:SigN|EncSigLatch:EncSig0|sigLatch:B0                                                                                  ; work         ;
;          |sigLatch:Z0|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |Main|SigRouter:SigN|EncSigLatch:EncSig0|sigLatch:Z0                                                                                  ; work         ;
;       |sigLatch:Start0|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |Main|SigRouter:SigN|sigLatch:Start0                                                                                                  ; work         ;
;    |SigRouter:SigP|                             ; 223 (211)   ; 137 (129)                 ; 0 (0)         ; 640320      ; 80   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (81)      ; 22 (17)           ; 116 (114)        ; 0          ; |Main|SigRouter:SigP                                                                                                                  ; work         ;
;       |DataCollector:DataC0|                    ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 640320      ; 80   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 3 (0)             ; 1 (0)            ; 0          ; |Main|SigRouter:SigP|DataCollector:DataC0                                                                                             ; work         ;
;          |SigMem:A0|                            ; 4 (0)       ; 2 (0)                     ; 0 (0)         ; 320160      ; 40   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |Main|SigRouter:SigP|DataCollector:DataC0|SigMem:A0                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|   ; 4 (0)       ; 2 (0)                     ; 0 (0)         ; 320160      ; 40   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |Main|SigRouter:SigP|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component                                                   ; work         ;
;                |altsyncram_r7g1:auto_generated| ; 4 (2)       ; 2 (2)                     ; 0 (0)         ; 320160      ; 40   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |Main|SigRouter:SigP|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated                    ; work         ;
;                   |decode_97a:decode3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |Main|SigRouter:SigP|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|decode_97a:decode3 ; work         ;
;          |SigMem:B0|                            ; 4 (0)       ; 2 (0)                     ; 0 (0)         ; 320160      ; 40   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 1 (0)            ; 0          ; |Main|SigRouter:SigP|DataCollector:DataC0|SigMem:B0                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|   ; 4 (0)       ; 2 (0)                     ; 0 (0)         ; 320160      ; 40   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 1 (0)            ; 0          ; |Main|SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component                                                   ; work         ;
;                |altsyncram_r7g1:auto_generated| ; 4 (2)       ; 2 (2)                     ; 0 (0)         ; 320160      ; 40   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |Main|SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated                    ; work         ;
;                   |decode_97a:decode3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |Main|SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|decode_97a:decode3 ; work         ;
;       |EncSigLatch:EncSig0|                     ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (0)            ; 0          ; |Main|SigRouter:SigP|EncSigLatch:EncSig0                                                                                              ; work         ;
;          |sigLatch:A0|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |Main|SigRouter:SigP|EncSigLatch:EncSig0|sigLatch:A0                                                                                  ; work         ;
;          |sigLatch:B0|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |Main|SigRouter:SigP|EncSigLatch:EncSig0|sigLatch:B0                                                                                  ; work         ;
;    |UartCentral:UART0|                          ; 756 (238)   ; 411 (114)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 344 (132)    ; 51 (3)            ; 361 (103)        ; 0          ; |Main|UartCentral:UART0                                                                                                               ; work         ;
;       |RxUartManager:RxUM0|                     ; 204 (140)   ; 129 (81)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (59)      ; 42 (27)           ; 88 (55)          ; 0          ; |Main|UartCentral:UART0|RxUartManager:RxUM0                                                                                           ; work         ;
;          |RxUart:Rx0|                           ; 64 (39)     ; 48 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (7)       ; 15 (14)           ; 34 (18)          ; 0          ; |Main|UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0                                                                                ; work         ;
;             |Metronome:RxMetr0|                 ; 25 (25)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 16 (16)          ; 0          ; |Main|UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|Metronome:RxMetr0                                                              ; work         ;
;       |TxUartManager:TxUM0|                     ; 296 (259)   ; 168 (135)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (122)    ; 6 (2)             ; 162 (135)        ; 0          ; |Main|UartCentral:UART0|TxUartManager:TxUM0                                                                                           ; work         ;
;          |Metronome:TxMetr0|                    ; 23 (23)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 16 (16)          ; 0          ; |Main|UartCentral:UART0|TxUartManager:TxUM0|Metronome:TxMetr0                                                                         ; work         ;
;          |TxUart:Txer0|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; 0          ; |Main|UartCentral:UART0|TxUartManager:TxUM0|TxUart:Txer0                                                                              ; work         ;
;       |lpm_mult:Mult0|                          ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |Main|UartCentral:UART0|lpm_mult:Mult0                                                                                                ; work         ;
;          |multcore:mult_core|                   ; 19 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (1)            ; 0          ; |Main|UartCentral:UART0|lpm_mult:Mult0|multcore:mult_core                                                                             ; work         ;
;             |mpar_add:padder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |Main|UartCentral:UART0|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                             ; work         ;
;                |lpm_add_sub:adder[0]|           ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |Main|UartCentral:UART0|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                        ; work         ;
;                   |add_sub_arg:auto_generated|  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |Main|UartCentral:UART0|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_arg:auto_generated             ; work         ;
;    |greset:rset0|                               ; 47 (47)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 35 (35)          ; 0          ; |Main|greset:rset0                                                                                                                    ; work         ;
;    |inSieve:ASig|                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0          ; |Main|inSieve:ASig                                                                                                                    ; work         ;
;    |inSieve:BSig|                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0          ; |Main|inSieve:BSig                                                                                                                    ; work         ;
;    |inSieve:RxSig|                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0          ; |Main|inSieve:RxSig                                                                                                                   ; work         ;
;    |inSieve:ZSig|                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0          ; |Main|inSieve:ZSig                                                                                                                    ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Tx       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TxEnable ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TestIn0  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TestIn1  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TestOut0 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TestOut1 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ClkA     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ZIn      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; Rx       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; AIn      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; BIn      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                               ;
+--------------------------------+-------------------+---------+
; Source Pin / Fanout            ; Pad To Core Index ; Setting ;
+--------------------------------+-------------------+---------+
; SW[0]                          ;                   ;         ;
; SW[1]                          ;                   ;         ;
; KEY[0]                         ;                   ;         ;
; KEY[1]                         ;                   ;         ;
; TestIn0                        ;                   ;         ;
; TestIn1                        ;                   ;         ;
; ClkA                           ;                   ;         ;
; ZIn                            ;                   ;         ;
;      - inSieve:ZSig|q1~feeder  ; 0                 ; 6       ;
; Rx                             ;                   ;         ;
;      - inSieve:RxSig|q1~feeder ; 0                 ; 6       ;
; AIn                            ;                   ;         ;
;      - inSieve:ASig|q1~feeder  ; 1                 ; 6       ;
; BIn                            ;                   ;         ;
;      - inSieve:BSig|q1~feeder  ; 1                 ; 6       ;
+--------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                       ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; ClkA                                                                                                                                       ; PIN_M8             ; 1       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; Quadrature:Qualude0|Add0                                                                                                                   ; PLL_1              ; 911     ; Clock                   ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; SigRouter:SigN|AddA[13]                                                                                                                    ; FF_X49_Y22_N13     ; 44      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigN|AddA[9]~2                                                                                                                   ; LCCOMB_X49_Y22_N10 ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigN|AddB[13]                                                                                                                    ; FF_X50_Y21_N19     ; 44      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigN|AddB[9]~2                                                                                                                   ; LCCOMB_X50_Y21_N28 ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|decode_97a:decode3|eq_node[0] ; LCCOMB_X49_Y21_N12 ; 32      ; Write enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|decode_97a:decode3|eq_node[1] ; LCCOMB_X49_Y21_N24 ; 8       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|decode_97a:decode3|eq_node[0] ; LCCOMB_X49_Y21_N26 ; 32      ; Write enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|decode_97a:decode3|eq_node[1] ; LCCOMB_X49_Y21_N4  ; 8       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigN|ZCtr.11                                                                                                                     ; FF_X46_Y24_N27     ; 66      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigP|AddA[13]                                                                                                                    ; FF_X47_Y28_N1      ; 44      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigP|AddA[1]~1                                                                                                                   ; LCCOMB_X50_Y28_N20 ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigP|AddB[0]~1                                                                                                                   ; LCCOMB_X49_Y24_N20 ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigP|AddB[13]                                                                                                                    ; FF_X49_Y24_N13     ; 44      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigP|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|decode_97a:decode3|eq_node[0] ; LCCOMB_X50_Y28_N28 ; 32      ; Write enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigP|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|decode_97a:decode3|eq_node[1] ; LCCOMB_X50_Y28_N10 ; 8       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|decode_97a:decode3|eq_node[0] ; LCCOMB_X46_Y24_N12 ; 32      ; Write enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|decode_97a:decode3|eq_node[1] ; LCCOMB_X46_Y24_N10 ; 8       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigP|Equal0~0                                                                                                                    ; LCCOMB_X49_Y21_N30 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigP|Equal1~0                                                                                                                    ; LCCOMB_X49_Y19_N20 ; 94      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SigRouter:SigP|ZCount[3]~1                                                                                                                 ; LCCOMB_X47_Y20_N2  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|Add1~44                                                                                                                  ; LCCOMB_X45_Y22_N22 ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|Data[0]~21                                                                                                               ; LCCOMB_X45_Y22_N0  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|PPR[7]~1                                                                                                                 ; LCCOMB_X45_Y18_N30 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|BuffPoint[3]~1                                                                                       ; LCCOMB_X35_Y22_N18 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|ByteQuest[7]~3                                                                                       ; LCCOMB_X39_Y19_N22 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|Cmd[2]~5                                                                                             ; LCCOMB_X40_Y19_N8  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|RBstate.0111                                                                                         ; FF_X40_Y23_N29     ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|RxBuff0[7]~0                                                                                         ; LCCOMB_X38_Y22_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|RxBuff1[7]~0                                                                                         ; LCCOMB_X38_Y22_N28 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|RxBuff2[7]~0                                                                                         ; LCCOMB_X39_Y22_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|RxBuff3[7]~0                                                                                         ; LCCOMB_X38_Y22_N20 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|RxBuff4[7]~0                                                                                         ; LCCOMB_X40_Y22_N8  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|RxBuff5[1]~1                                                                                         ; LCCOMB_X38_Y22_N8  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|DataRdy[2]~0                                                                              ; LCCOMB_X39_Y24_N0  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|Done                                                                                      ; FF_X39_Y24_N25     ; 10      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|Metronome:RxMetr0|ClockDiv[4]~17                                                          ; LCCOMB_X36_Y24_N0  ; 15      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|Metronome:RxMetr0|Equal0~1                                                                ; LCCOMB_X37_Y24_N24 ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|Selector19~0                                                                                         ; LCCOMB_X35_Y22_N6  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|RxUartManager:RxUM0|Selector20~0                                                                                         ; LCCOMB_X35_Y22_N24 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|SendPhase~9                                                                                                              ; LCCOMB_X45_Y19_N20 ; 23      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|TxUartManager:TxUM0|Metronome:TxMetr0|ClockDiv[13]~23                                                                    ; LCCOMB_X40_Y18_N0  ; 15      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|TxUartManager:TxUM0|Metronome:TxMetr0|Equal0~4                                                                           ; LCCOMB_X41_Y18_N8  ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|TxUartManager:TxUM0|PPRData[4]~3                                                                                         ; LCCOMB_X43_Y18_N22 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|TxUartManager:TxUM0|SendData[7]~4                                                                                        ; LCCOMB_X43_Y21_N4  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|TxUartManager:TxUM0|StopSig~0                                                                                            ; LCCOMB_X41_Y19_N30 ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|TxUartManager:TxUM0|TempData[4]~1                                                                                        ; LCCOMB_X44_Y20_N28 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|TxUartManager:TxUM0|TxUart:Txer0|state.0000                                                                              ; FF_X40_Y20_N15     ; 6       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|WideOr1~0                                                                                                                ; LCCOMB_X46_Y19_N2  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|cenState.00001                                                                                                           ; FF_X45_Y16_N1      ; 26      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|cenState.10000                                                                                                           ; FF_X45_Y16_N3      ; 47      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; UartCentral:UART0|nCmdTx[1]~0                                                                                                              ; LCCOMB_X45_Y1_N16  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; greset:rset0|rcont.01                                                                                                                      ; FF_X45_Y1_N1       ; 35      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; greset:rset0|reset                                                                                                                         ; FF_X45_Y1_N7       ; 35      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; greset:rset0|reset                                                                                                                         ; FF_X45_Y1_N7       ; 160     ; Async. clear            ; yes    ; Global Clock         ; GCLK17           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                    ;
+--------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                     ; Location     ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Quadrature:Qualude0|Add0 ; PLL_1        ; 911     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; greset:rset0|reset       ; FF_X45_Y1_N7 ; 160     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+--------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+------------------------+---------------+
; Name                                                                                                                    ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode        ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+------------------------+---------------+
; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ALTSYNCRAM ; M9K  ; Single Port ; Single Clock ; 10005        ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 320160 ; 10005                       ; 32                          ; --                          ; --                          ; 320160              ; 40   ; None ; M9K_X33_Y6_N0, M9K_X73_Y21_N0, M9K_X73_Y17_N0, M9K_X5_Y16_N0, M9K_X33_Y21_N0, M9K_X33_Y10_N0, M9K_X33_Y8_N0, M9K_X5_Y10_N0, M9K_X33_Y23_N0, M9K_X33_Y14_N0, M9K_X33_Y7_N0, M9K_X5_Y9_N0, M9K_X33_Y5_N0, M9K_X53_Y23_N0, M9K_X33_Y16_N0, M9K_X73_Y22_N0, M9K_X5_Y18_N0, M9K_X53_Y5_N0, M9K_X73_Y20_N0, M9K_X53_Y20_N0, M9K_X33_Y11_N0, M9K_X73_Y19_N0, M9K_X53_Y22_N0, M9K_X33_Y22_N0, M9K_X33_Y20_N0, M9K_X73_Y8_N0, M9K_X73_Y15_N0, M9K_X5_Y11_N0, M9K_X5_Y21_N0, M9K_X33_Y17_N0, M9K_X73_Y5_N0, M9K_X53_Y6_N0, M9K_X53_Y8_N0, M9K_X53_Y9_N0, M9K_X53_Y13_N0, M9K_X53_Y17_N0, M9K_X53_Y10_N0, M9K_X73_Y7_N0, M9K_X73_Y13_N0, M9K_X53_Y14_N0               ; Don't care           ; Old data        ; New data with NBE Read ; No - Unknown  ;
; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ALTSYNCRAM ; M9K  ; Single Port ; Single Clock ; 10005        ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 320160 ; 10005                       ; 32                          ; --                          ; --                          ; 320160              ; 40   ; None ; M9K_X33_Y4_N0, M9K_X73_Y16_N0, M9K_X73_Y11_N0, M9K_X53_Y16_N0, M9K_X5_Y13_N0, M9K_X33_Y12_N0, M9K_X33_Y9_N0, M9K_X33_Y1_N0, M9K_X33_Y13_N0, M9K_X5_Y17_N0, M9K_X53_Y3_N0, M9K_X33_Y2_N0, M9K_X53_Y4_N0, M9K_X33_Y15_N0, M9K_X5_Y15_N0, M9K_X73_Y18_N0, M9K_X33_Y18_N0, M9K_X73_Y3_N0, M9K_X53_Y18_N0, M9K_X53_Y21_N0, M9K_X5_Y12_N0, M9K_X5_Y20_N0, M9K_X73_Y4_N0, M9K_X33_Y19_N0, M9K_X5_Y19_N0, M9K_X73_Y9_N0, M9K_X73_Y12_N0, M9K_X33_Y3_N0, M9K_X53_Y19_N0, M9K_X5_Y14_N0, M9K_X53_Y1_N0, M9K_X53_Y2_N0, M9K_X53_Y7_N0, M9K_X53_Y12_N0, M9K_X73_Y2_N0, M9K_X73_Y14_N0, M9K_X73_Y10_N0, M9K_X73_Y6_N0, M9K_X53_Y15_N0, M9K_X53_Y11_N0                   ; Don't care           ; Old data        ; New data with NBE Read ; No - Unknown  ;
; SigRouter:SigP|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ALTSYNCRAM ; M9K  ; Single Port ; Single Clock ; 10005        ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 320160 ; 10005                       ; 32                          ; --                          ; --                          ; 320160              ; 40   ; None ; M9K_X53_Y43_N0, M9K_X73_Y43_N0, M9K_X53_Y41_N0, M9K_X33_Y37_N0, M9K_X53_Y37_N0, M9K_X53_Y46_N0, M9K_X33_Y36_N0, M9K_X5_Y34_N0, M9K_X5_Y36_N0, M9K_X53_Y39_N0, M9K_X73_Y37_N0, M9K_X53_Y42_N0, M9K_X33_Y35_N0, M9K_X53_Y47_N0, M9K_X53_Y29_N0, M9K_X53_Y49_N0, M9K_X73_Y40_N0, M9K_X73_Y41_N0, M9K_X73_Y46_N0, M9K_X53_Y40_N0, M9K_X53_Y44_N0, M9K_X53_Y51_N0, M9K_X73_Y36_N0, M9K_X53_Y45_N0, M9K_X53_Y36_N0, M9K_X73_Y38_N0, M9K_X33_Y29_N0, M9K_X5_Y35_N0, M9K_X5_Y30_N0, M9K_X53_Y28_N0, M9K_X73_Y35_N0, M9K_X53_Y48_N0, M9K_X73_Y47_N0, M9K_X73_Y39_N0, M9K_X53_Y35_N0, M9K_X73_Y42_N0, M9K_X53_Y50_N0, M9K_X33_Y38_N0, M9K_X73_Y44_N0, M9K_X53_Y38_N0 ; Don't care           ; Old data        ; New data with NBE Read ; No - Unknown  ;
; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ALTSYNCRAM ; M9K  ; Single Port ; Single Clock ; 10005        ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 320160 ; 10005                       ; 32                          ; --                          ; --                          ; 320160              ; 40   ; None ; M9K_X33_Y27_N0, M9K_X73_Y26_N0, M9K_X73_Y23_N0, M9K_X53_Y24_N0, M9K_X5_Y24_N0, M9K_X53_Y33_N0, M9K_X33_Y25_N0, M9K_X5_Y27_N0, M9K_X53_Y27_N0, M9K_X33_Y26_N0, M9K_X33_Y30_N0, M9K_X5_Y29_N0, M9K_X53_Y32_N0, M9K_X53_Y26_N0, M9K_X5_Y33_N0, M9K_X73_Y29_N0, M9K_X73_Y28_N0, M9K_X73_Y25_N0, M9K_X53_Y31_N0, M9K_X33_Y34_N0, M9K_X5_Y26_N0, M9K_X5_Y28_N0, M9K_X73_Y31_N0, M9K_X53_Y30_N0, M9K_X5_Y32_N0, M9K_X33_Y24_N0, M9K_X73_Y27_N0, M9K_X5_Y31_N0, M9K_X33_Y28_N0, M9K_X5_Y25_N0, M9K_X73_Y24_N0, M9K_X33_Y31_N0, M9K_X33_Y32_N0, M9K_X53_Y25_N0, M9K_X73_Y30_N0, M9K_X73_Y34_N0, M9K_X73_Y32_N0, M9K_X33_Y33_N0, M9K_X53_Y34_N0, M9K_X73_Y33_N0      ; Don't care           ; Old data        ; New data with NBE Read ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,216 / 148,641 ( 3 % ) ;
; C16 interconnects     ; 271 / 5,382 ( 5 % )     ;
; C4 interconnects      ; 2,517 / 106,704 ( 2 % ) ;
; Direct links          ; 431 / 148,641 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )         ;
; Local interconnects   ; 721 / 49,760 ( 1 % )    ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 448 / 5,406 ( 8 % )     ;
; R4 interconnects      ; 2,388 / 147,764 ( 2 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.94) ; Number of LABs  (Total = 100) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 2                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 2                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 0                             ;
; 9                                           ; 1                             ;
; 10                                          ; 3                             ;
; 11                                          ; 0                             ;
; 12                                          ; 5                             ;
; 13                                          ; 2                             ;
; 14                                          ; 6                             ;
; 15                                          ; 6                             ;
; 16                                          ; 58                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.35) ; Number of LABs  (Total = 100) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 88                            ;
; 1 Clock enable                     ; 33                            ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 5                             ;
; 2 Clock enables                    ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.41) ; Number of LABs  (Total = 100) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 5                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 3                             ;
; 6                                            ; 2                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 1                             ;
; 10                                           ; 0                             ;
; 11                                           ; 0                             ;
; 12                                           ; 3                             ;
; 13                                           ; 1                             ;
; 14                                           ; 4                             ;
; 15                                           ; 0                             ;
; 16                                           ; 6                             ;
; 17                                           ; 3                             ;
; 18                                           ; 2                             ;
; 19                                           ; 5                             ;
; 20                                           ; 3                             ;
; 21                                           ; 4                             ;
; 22                                           ; 7                             ;
; 23                                           ; 2                             ;
; 24                                           ; 5                             ;
; 25                                           ; 5                             ;
; 26                                           ; 6                             ;
; 27                                           ; 4                             ;
; 28                                           ; 7                             ;
; 29                                           ; 4                             ;
; 30                                           ; 2                             ;
; 31                                           ; 4                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.43) ; Number of LABs  (Total = 100) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 13                            ;
; 2                                               ; 3                             ;
; 3                                               ; 3                             ;
; 4                                               ; 3                             ;
; 5                                               ; 4                             ;
; 6                                               ; 10                            ;
; 7                                               ; 4                             ;
; 8                                               ; 8                             ;
; 9                                               ; 8                             ;
; 10                                              ; 6                             ;
; 11                                              ; 3                             ;
; 12                                              ; 2                             ;
; 13                                              ; 6                             ;
; 14                                              ; 3                             ;
; 15                                              ; 5                             ;
; 16                                              ; 12                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.09) ; Number of LABs  (Total = 100) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 7                             ;
; 3                                            ; 6                             ;
; 4                                            ; 4                             ;
; 5                                            ; 8                             ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 4                             ;
; 14                                           ; 4                             ;
; 15                                           ; 1                             ;
; 16                                           ; 2                             ;
; 17                                           ; 5                             ;
; 18                                           ; 1                             ;
; 19                                           ; 10                            ;
; 20                                           ; 0                             ;
; 21                                           ; 1                             ;
; 22                                           ; 3                             ;
; 23                                           ; 1                             ;
; 24                                           ; 0                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 4                             ;
; 31                                           ; 8                             ;
; 32                                           ; 1                             ;
; 33                                           ; 3                             ;
; 34                                           ; 3                             ;
; 35                                           ; 3                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 23        ; 0            ; 23        ; 0            ; 0            ; 23        ; 23        ; 0            ; 23        ; 23        ; 0            ; 8            ; 0            ; 0            ; 7            ; 0            ; 8            ; 7            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 23        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 23           ; 0         ; 23           ; 23           ; 0         ; 0         ; 23           ; 0         ; 0         ; 23           ; 15           ; 23           ; 23           ; 16           ; 23           ; 15           ; 16           ; 23           ; 23           ; 23           ; 15           ; 23           ; 23           ; 23           ; 23           ; 23           ; 0         ; 23           ; 23           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Tx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TxEnable           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestIn0            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestIn1            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut0           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut1           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ClkA               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ZIn                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AIn                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BIn                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                           ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
; Source Clock(s)                                  ; Destination Clock(s)                             ; Delay Added in ns ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
; PLL0|altpll_component|auto_generated|pll1|clk[0] ; PLL0|altpll_component|auto_generated|pll1|clk[0] ; 14.6              ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                     ;
+---------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                               ; Destination Register                                                                                                                          ; Delay Added in ns ;
+---------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; SigRouter:SigN|Timer[13]                                      ; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a13~porta_datain_reg0  ; 0.444             ;
; SigRouter:SigN|AddA[3]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a30~porta_address_reg0 ; 0.218             ;
; SigRouter:SigN|AddB[2]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.201             ;
; SigRouter:SigN|AddB[3]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.199             ;
; SigRouter:SigN|AddB[7]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.192             ;
; SigRouter:SigN|AddB[8]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.191             ;
; SigRouter:SigN|AddB[12]                                       ; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.191             ;
; SigRouter:SigN|AddA[0]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a30~porta_address_reg0 ; 0.190             ;
; SigRouter:SigP|AddB[0]                                        ; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a35~porta_address_reg0 ; 0.189             ;
; SigRouter:SigN|AddB[0]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.187             ;
; SigRouter:SigP|AddB[2]                                        ; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a35~porta_address_reg0 ; 0.187             ;
; SigRouter:SigN|AddA[11]                                       ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a30~porta_address_reg0 ; 0.184             ;
; SigRouter:SigN|AddA[5]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a30~porta_address_reg0 ; 0.184             ;
; SigRouter:SigN|AddA[12]                                       ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a30~porta_address_reg0 ; 0.181             ;
; SigRouter:SigN|AddA[8]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a30~porta_address_reg0 ; 0.181             ;
; SigRouter:SigN|AddA[7]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a30~porta_address_reg0 ; 0.181             ;
; SigRouter:SigP|AddB[9]                                        ; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a35~porta_address_reg0 ; 0.181             ;
; SigRouter:SigP|AddB[7]                                        ; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a35~porta_address_reg0 ; 0.181             ;
; SigRouter:SigP|AddB[6]                                        ; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a35~porta_address_reg0 ; 0.181             ;
; SigRouter:SigN|AddA[6]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a30~porta_address_reg0 ; 0.180             ;
; SigRouter:SigP|AddB[8]                                        ; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a35~porta_address_reg0 ; 0.180             ;
; SigRouter:SigP|AddB[5]                                        ; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a35~porta_address_reg0 ; 0.180             ;
; SigRouter:SigP|AddB[10]                                       ; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a35~porta_address_reg0 ; 0.179             ;
; SigRouter:SigP|AddB[3]                                        ; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a35~porta_address_reg0 ; 0.177             ;
; SigRouter:SigN|AddA[9]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a30~porta_address_reg0 ; 0.172             ;
; SigRouter:SigN|AddB[1]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.171             ;
; UartCentral:UART0|nCmdTx[0]                                   ; UartCentral:UART0|CmdTx[0]                                                                                                                    ; 0.169             ;
; SigRouter:SigN|AddB[4]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.169             ;
; UartCentral:UART0|TxUartManager:TxUM0|PPRSig                  ; UartCentral:UART0|TxUartManager:TxUM0|TrBr.0101                                                                                               ; 0.167             ;
; SigRouter:SigN|AddA[2]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a30~porta_address_reg0 ; 0.164             ;
; SigRouter:SigN|AddA[1]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a30~porta_address_reg0 ; 0.163             ;
; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|state.1001   ; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|state.1010                                                                                   ; 0.162             ;
; SigRouter:SigN|AddA[4]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a30~porta_address_reg0 ; 0.160             ;
; SigRouter:SigP|AddB[4]                                        ; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a35~porta_address_reg0 ; 0.159             ;
; SigRouter:SigN|AddB[9]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.157             ;
; SigRouter:SigN|Timer[6]                                       ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a6~porta_datain_reg0   ; 0.156             ;
; SigRouter:SigN|AddA[10]                                       ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a30~porta_address_reg0 ; 0.154             ;
; SigRouter:SigN|Timer[19]                                      ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a51~porta_datain_reg0  ; 0.151             ;
; SigRouter:SigN|Timer[3]                                       ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a35~porta_datain_reg0  ; 0.151             ;
; UartCentral:UART0|TxUartManager:TxUM0|TempSig                 ; UartCentral:UART0|TxUartManager:TxUM0|TrBr.0110                                                                                               ; 0.148             ;
; SigRouter:SigN|Timer[10]                                      ; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a10~porta_datain_reg0  ; 0.148             ;
; SigRouter:SigN|AddB[5]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.147             ;
; SigRouter:SigN|Timer[2]                                       ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a2~porta_datain_reg0   ; 0.146             ;
; SigRouter:SigP|AddB[1]                                        ; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a35~porta_address_reg0 ; 0.146             ;
; SigRouter:SigN|Timer[27]                                      ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a59~porta_datain_reg0  ; 0.142             ;
; SigRouter:SigN|Timer[11]                                      ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a43~porta_datain_reg0  ; 0.142             ;
; SigRouter:SigN|Timer[30]                                      ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a62~porta_datain_reg0  ; 0.139             ;
; SigRouter:SigN|Timer[22]                                      ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a54~porta_datain_reg0  ; 0.135             ;
; SigRouter:SigN|Timer[14]                                      ; SigRouter:SigN|DataCollector:DataC0|SigMem:A0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a46~porta_datain_reg0  ; 0.134             ;
; SigRouter:SigN|Timer[5]                                       ; SigRouter:SigP|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a37~porta_datain_reg0  ; 0.126             ;
; UartCentral:UART0|RxUartManager:RxUM0|RxBuff2[3]              ; UartCentral:UART0|RxUartManager:RxUM0|ByteQuest[3]                                                                                            ; 0.122             ;
; UartCentral:UART0|RxUartManager:RxUM0|RxBuff2[0]              ; UartCentral:UART0|RxUartManager:RxUM0|ByteQuest[0]                                                                                            ; 0.122             ;
; UartCentral:UART0|RxUartManager:RxUM0|RxBuff2[4]              ; UartCentral:UART0|RxUartManager:RxUM0|ByteQuest[4]                                                                                            ; 0.122             ;
; UartCentral:UART0|RxUartManager:RxUM0|RxBuff2[2]              ; UartCentral:UART0|RxUartManager:RxUM0|ByteQuest[2]                                                                                            ; 0.122             ;
; UartCentral:UART0|RxUartManager:RxUM0|RxBuff2[1]              ; UartCentral:UART0|RxUartManager:RxUM0|ByteQuest[1]                                                                                            ; 0.122             ;
; UartCentral:UART0|TxUartManager:TxUM0|IDSig                   ; UartCentral:UART0|TxUartManager:TxUM0|TrBr.0001                                                                                               ; 0.119             ;
; SigRouter:SigN|AddB[11]                                       ; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.113             ;
; UartCentral:UART0|TxUartManager:TxUM0|StartSig                ; UartCentral:UART0|TxUartManager:TxUM0|TrBr.0011                                                                                               ; 0.109             ;
; UartCentral:UART0|TxUartManager:TxUM0|Tempstate.0011          ; UartCentral:UART0|TxUartManager:TxUM0|TempData[5]                                                                                             ; 0.098             ;
; UartCentral:UART0|TxUartManager:TxUM0|SendSig                 ; UartCentral:UART0|TxUartManager:TxUM0|TrBr.0100                                                                                               ; 0.091             ;
; SigRouter:SigN|AddB[10]                                       ; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.082             ;
; SigRouter:SigN|AddB[6]                                        ; SigRouter:SigN|DataCollector:DataC0|SigMem:B0|altsyncram:altsyncram_component|altsyncram_r7g1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.082             ;
; UartCentral:UART0|TxUartManager:TxUM0|StopSig                 ; UartCentral:UART0|TxUartManager:TxUM0|TrBr.0110                                                                                               ; 0.072             ;
; UartCentral:UART0|TxUartManager:TxUM0|Tempstate.0101          ; UartCentral:UART0|TxUartManager:TxUM0|TempData[5]                                                                                             ; 0.067             ;
; UartCentral:UART0|TxUartManager:TxUM0|Tempstate.0110          ; UartCentral:UART0|TxUartManager:TxUM0|TempData[5]                                                                                             ; 0.055             ;
; UartCentral:UART0|TxUartManager:TxUM0|TxUart:Txer0|state.1010 ; UartCentral:UART0|TxUartManager:TxUM0|TxUart:Txer0|Done                                                                                       ; 0.043             ;
; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|DataIn[2]    ; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|DataRdy[2]                                                                                   ; 0.042             ;
; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|DataIn[1]    ; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|DataRdy[1]                                                                                   ; 0.042             ;
; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|DataIn[3]    ; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|DataRdy[3]                                                                                   ; 0.042             ;
; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|DataIn[7]    ; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|DataRdy[7]                                                                                   ; 0.042             ;
; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|DataIn[4]    ; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|DataRdy[4]                                                                                   ; 0.042             ;
; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|DataIn[5]    ; UartCentral:UART0|RxUartManager:RxUM0|RxUart:Rx0|DataRdy[5]                                                                                   ; 0.042             ;
; SigRouter:SigP|EncSigLatch:EncSig0|sigLatch:A0|StartOuter     ; SigRouter:SigP|AEn                                                                                                                            ; 0.035             ;
; UartCentral:UART0|TxUartManager:TxUM0|sstate.10               ; UartCentral:UART0|TxUartManager:TxUM0|sstate.11                                                                                               ; 0.035             ;
; UartCentral:UART0|cenState.11111                              ; UartCentral:UART0|delayCtr[1]                                                                                                                 ; 0.035             ;
; SigRouter:SigP|PPRCtr[15]                                     ; SigRouter:SigP|PPROut[15]                                                                                                                     ; 0.035             ;
; SigRouter:SigP|PPRCtr[14]                                     ; SigRouter:SigP|PPROut[14]                                                                                                                     ; 0.035             ;
; SigRouter:SigP|PPRCtr[13]                                     ; SigRouter:SigP|PPROut[13]                                                                                                                     ; 0.035             ;
; SigRouter:SigP|PPRCtr[12]                                     ; SigRouter:SigP|PPROut[12]                                                                                                                     ; 0.035             ;
; SigRouter:SigP|PPRCtr[11]                                     ; SigRouter:SigP|PPROut[11]                                                                                                                     ; 0.035             ;
; SigRouter:SigP|PPRCtr[10]                                     ; SigRouter:SigP|PPROut[10]                                                                                                                     ; 0.035             ;
; SigRouter:SigP|PPRCtr[9]                                      ; SigRouter:SigP|PPROut[9]                                                                                                                      ; 0.035             ;
; SigRouter:SigP|PPRCtr[7]                                      ; SigRouter:SigP|PPROut[7]                                                                                                                      ; 0.035             ;
; SigRouter:SigP|PPRCtr[6]                                      ; SigRouter:SigP|PPROut[6]                                                                                                                      ; 0.035             ;
; SigRouter:SigP|PPRCtr[5]                                      ; SigRouter:SigP|PPROut[5]                                                                                                                      ; 0.035             ;
; SigRouter:SigP|PPRCtr[4]                                      ; SigRouter:SigP|PPROut[4]                                                                                                                      ; 0.035             ;
; SigRouter:SigP|PPRCtr[3]                                      ; SigRouter:SigP|PPROut[3]                                                                                                                      ; 0.035             ;
; SigRouter:SigP|PPRCtr[2]                                      ; SigRouter:SigP|PPROut[2]                                                                                                                      ; 0.035             ;
; SigRouter:SigP|PPRCtr[1]                                      ; SigRouter:SigP|PPROut[1]                                                                                                                      ; 0.035             ;
; SigRouter:SigP|PPRCtr[8]                                      ; SigRouter:SigP|PPROut[8]                                                                                                                      ; 0.035             ;
; SigRouter:SigP|PPRCtr[0]                                      ; SigRouter:SigP|PPROut[0]                                                                                                                      ; 0.035             ;
; UartCentral:UART0|TxUartManager:TxUM0|Tempstate.0010          ; UartCentral:UART0|TxUartManager:TxUM0|Tempstate.1000                                                                                          ; 0.033             ;
; UartCentral:UART0|TxUartManager:TxUM0|Tempstate.1001          ; UartCentral:UART0|TxUartManager:TxUM0|Tempstate.0011                                                                                          ; 0.033             ;
; UartCentral:UART0|TxUartManager:TxUM0|Tempstate.0100          ; UartCentral:UART0|TxUartManager:TxUM0|Tempstate.0101                                                                                          ; 0.033             ;
; UartCentral:UART0|TxUartManager:TxUM0|Sendstate.0010          ; UartCentral:UART0|TxUartManager:TxUM0|Sendstate.0011                                                                                          ; 0.033             ;
; UartCentral:UART0|TxUartManager:TxUM0|Sendstate.0100          ; UartCentral:UART0|TxUartManager:TxUM0|Sendstate.0101                                                                                          ; 0.033             ;
; UartCentral:UART0|TxUartManager:TxUM0|PPRstate.00010          ; UartCentral:UART0|TxUartManager:TxUM0|PPRstate.00011                                                                                          ; 0.033             ;
; UartCentral:UART0|TxUartManager:TxUM0|PPRstate.00100          ; UartCentral:UART0|TxUartManager:TxUM0|PPRstate.00101                                                                                          ; 0.033             ;
; UartCentral:UART0|TxUartManager:TxUM0|PPRstate.01000          ; UartCentral:UART0|TxUartManager:TxUM0|PPRstate.01001                                                                                          ; 0.033             ;
; UartCentral:UART0|TxUartManager:TxUM0|PPRstate.01010          ; UartCentral:UART0|TxUartManager:TxUM0|PPRstate.01011                                                                                          ; 0.033             ;
+---------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 10M50DAF484C6GES for design "Main"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "ClockAcc:PLL0|altpll:altpll_component|ClockAcc_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/Quadrature.v Line: 11
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for Quadrature:Qualude0|Add0 port File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/Quadrature.v Line: 11
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node Quadrature:Qualude0|Add0 (placed in counter C0 of PLL_1) File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/db/clockacc_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node greset:rset0|reset  File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/greset.v Line: 15
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Zflagged File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/Main.v Line: 20
        Info (176357): Destination node SigRouter:SigP|ZCount~0 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/SigRoute.v Line: 149
        Info (176357): Destination node SigRouter:SigP|ZCount[3]~1 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/SigRoute.v Line: 152
        Info (176357): Destination node SigRouter:SigP|ZCount~2 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/SigRoute.v Line: 149
        Info (176357): Destination node SigRouter:SigP|ZCount~3 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/SigRoute.v Line: 149
        Info (176357): Destination node SigRouter:SigP|ZCount~4 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/SigRoute.v Line: 149
        Info (176357): Destination node SigRouter:SigP|ZCount~5 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/SigRoute.v Line: 149
        Info (176357): Destination node SigRouter:SigP|ZCount~6 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/SigRoute.v Line: 149
        Info (176357): Destination node SigRouter:SigP|ZCount~7 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/SigRoute.v Line: 149
        Info (176357): Destination node SigRouter:SigP|ZCount~8 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/SigRoute.v Line: 149
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 2.37 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Warning (169177): 6 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin TestIn0 uses I/O standard 3.3-V LVTTL at W7 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/Main.v Line: 9
    Info (169178): Pin TestIn1 uses I/O standard 3.3-V LVTTL at V8 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/Main.v Line: 9
    Info (169178): Pin ZIn uses I/O standard 3.3-V LVTTL at V13 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/Main.v Line: 8
    Info (169178): Pin Rx uses I/O standard 3.3-V LVTTL at AB11 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/Main.v Line: 7
    Info (169178): Pin AIn uses I/O standard 3.3-V LVTTL at U15 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/Main.v Line: 8
    Info (169178): Pin BIn uses I/O standard 3.3-V LVTTL at Y17 File: C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/Main.v Line: 8
Warning (14579): Pin LED[0] uses I/O standard 2.5 V located at C7 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin LED[1] uses I/O standard 2.5 V located at C8 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin LED[2] uses I/O standard 2.5 V located at A6 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin LED[3] uses I/O standard 2.5 V located at B7 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin LED[4] uses I/O standard 2.5 V located at C4 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin LED[5] uses I/O standard 2.5 V located at A5 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin LED[6] uses I/O standard 2.5 V located at B4 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin LED[7] uses I/O standard 2.5 V located at C5 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Info (144001): Generated suppressed messages file C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/output_files/Main.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 5501 megabytes
    Info: Processing ended: Mon Aug 20 13:18:52 2018
    Info: Elapsed time: 00:00:47
    Info: Total CPU time (on all processors): 00:00:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ASUS/Documents/QuartusProjects/EncoderTest/1.2/output_files/Main.fit.smsg.


