// Generated by stratus_hls 19.12-s100  (91710.131054)
// Mon Apr 18 07:11:22 2022
// from dut.cc
#ifndef CYNTH_PART_dut_dut_rtl_h
#define CYNTH_PART_dut_dut_rtl_h

#include "systemc.h"
/* Include declarations of instantiated parts. */


/* Declaration of the synthesized module. */
struct dut : public sc_module {
  sc_in<bool > clk;
  sc_in<bool > rst;
  sc_out<bool > din_busy;
  sc_in<bool > din_vld;
  sc_in<sc_uint<8> > din_data_a;
  sc_in<sc_uint<8> > din_data_b;
  sc_in<sc_uint<8> > din_data_c;
  sc_in<sc_uint<8> > din_data_d;
  sc_in<sc_uint<8> > din_data_e;
  sc_in<sc_uint<8> > din_data_f;
  sc_in<sc_uint<8> > din_data_g;
  sc_in<sc_uint<8> > din_data_h;
  sc_in<bool > dout_busy;
  sc_out<bool > dout_vld;
  sc_out<sc_biguint<256> > dout_data;
  dut( sc_module_name name );
  SC_HAS_PROCESS(dut);
  sc_signal<bool > dout_m_req_m_prev_trig_req;
  sc_signal<sc_uint<1> > dut_Xor_1Ux1U_1U_1_4_out1;
  sc_signal<bool > dout_m_unacked_req;
  sc_signal<sc_uint<1> > dut_Or_1Ux1U_1U_4_5_out1;
  sc_signal<sc_uint<1> > dut_N_Muxb_1_2_16_4_1_out1;
  sc_signal<bool > din_m_unvalidated_req;
  sc_signal<sc_uint<1> > dut_gen_busy_r_1_2_gen_busy_din_m_data_is_invalid_next;
  sc_signal<sc_uint<1> > dut_gen_busy_r_1_2_gdiv;
  sc_signal<sc_uint<1> > dut_gen_busy_r_1_2_gnew_req;
  sc_signal<sc_uint<3> > global_state_next;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_41_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_40_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_39_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_38_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_37_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_36_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_35_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_34_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_8_24_4_33_out1;
  sc_signal<sc_uint<1> > dut_OrReduction_3U_1U_4_32_out1;
  sc_signal<sc_uint<1> > dut_Eqi1u3_4_31_out1;
  sc_signal<sc_uint<1> > dut_Eqi2u3_4_30_out1;
  sc_signal<sc_uint<1> > dut_Eqi3u3_4_29_out1;
  sc_signal<sc_uint<1> > dut_Eqi4u3_4_28_out1;
  sc_signal<sc_uint<1> > dut_Eqi5u3_4_27_out1;
  sc_signal<sc_uint<1> > dut_Eqi6u3_4_26_out1;
  sc_signal<sc_uint<1> > dut_Eqi7u3_4_25_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_8_24_4_24_out1;
  sc_signal<sc_uint<1> > dut_OrReduction_3U_1U_4_23_out1;
  sc_signal<sc_uint<1> > dut_Eqi1u3_4_22_out1;
  sc_signal<sc_uint<1> > dut_Eqi2u3_4_21_out1;
  sc_signal<sc_uint<1> > dut_Eqi3u3_4_20_out1;
  sc_signal<sc_uint<1> > dut_Eqi4u3_4_19_out1;
  sc_signal<sc_uint<1> > dut_Eqi5u3_4_18_out1;
  sc_signal<sc_uint<1> > dut_Eqi6u3_4_17_out1;
  sc_signal<sc_uint<1> > dut_Eqi7u3_4_16_out1;
  sc_signal<sc_int<3> > dut_N_Mux_3_2_25_4_13_in2;
  sc_signal<sc_int<3> > dut_N_Mux_3_2_25_4_13_in3;
  sc_signal<sc_uint<1> > dut_LessThan_32Ux32U_1U_4_12_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_8_24_4_11_out1;
  sc_signal<sc_uint<3> > dut_N_Mux_32_8_24_4_11_ctrl1;
  sc_signal<sc_uint<1> > gs_ctrl18;
  sc_signal<sc_uint<32> > dut_N_Mux_32_8_24_4_10_out1;
  sc_signal<sc_uint<3> > dut_N_Mux_32_8_24_4_10_ctrl1;
  sc_signal<sc_uint<2> > gs_ctrl9;
  sc_signal<sc_uint<32> > dut_N_Mux_32_8_24_4_10_in2;
  sc_signal<sc_uint<32> > dut_N_Mux_32_8_24_4_10_in3;
  sc_signal<sc_uint<32> > dut_N_Mux_32_8_24_4_10_in4;
  sc_signal<sc_uint<32> > dut_N_Mux_32_8_24_4_10_in5;
  sc_signal<sc_uint<32> > dut_N_Mux_32_8_24_4_10_in6;
  sc_signal<sc_uint<32> > dut_N_Mux_32_8_24_4_10_in7;
  sc_signal<sc_uint<32> > dut_N_Mux_32_8_24_4_10_in8;
  sc_signal<sc_uint<32> > dut_N_Mux_32_8_24_4_10_in9;
  sc_signal<sc_uint<1> > gs_ctrl1;
  sc_signal<sc_uint<3> > dut_Add2i1u3_4_8_in1;
  sc_signal<sc_uint<1> > gs_ctrl0;
  sc_signal<sc_int<32> > dut_Add2i1s32_4_14_out1;
  sc_signal<sc_int<5> > dut_Add2i1u3_4_8_out1;
  sc_signal<sc_uint<32> > s_reg_47;
  sc_signal<sc_uint<3> > dut_N_Mux_3_2_25_4_13_out1;
  sc_signal<sc_uint<3> > s_reg_46;
  sc_signal<sc_uint<1> > dut_Lti8s5_4_9_out1;
  sc_signal<sc_int<5> > dut_Add2i1u3_4_50_out1;
  sc_signal<sc_int<3> > s_reg_44_slice;
  sc_signal<sc_uint<32> > s_reg_43;
  sc_signal<sc_uint<32> > s_reg_42;
  sc_signal<sc_uint<32> > s_reg_41;
  sc_signal<sc_uint<32> > s_reg_40;
  sc_signal<sc_uint<32> > s_reg_39;
  sc_signal<sc_uint<32> > s_reg_38;
  sc_signal<sc_uint<32> > s_reg_37;
  sc_signal<sc_uint<1> > dut_Lti8s32_4_15_out1;
  sc_signal<sc_uint<32> > s_reg_36;
  sc_signal<sc_uint<3> > dut_gen_busy_r_1_2_out1;
  sc_signal<sc_uint<1> > dut_And_1Ux1U_1U_1_6_out1;
  sc_signal<sc_uint<1> > dut_Not_1U_1U_1_7_out1;
  sc_signal<sc_uint<1> > dut_Lti7s5_4_51_out1;
  sc_signal<bool > dout_m_req_m_trig_req;
  sc_signal<bool > din_m_busy_req_0;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_42_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_43_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_44_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_45_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_46_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_47_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_48_out1;
  sc_signal<sc_uint<32> > dut_N_Mux_32_2_26_4_49_out1;
  sc_signal<sc_uint<3> > global_state;
  sc_signal<sc_uint<1> > stall0;
  void drive_dout_data();
  void drive_din_m_busy_req_0();
  void drive_dout_m_req_m_trig_req();
  void drive_stall0();
  void drive_s_reg_36();
  void drive_s_reg_37();
  void drive_s_reg_38();
  void drive_s_reg_39();
  void drive_s_reg_40();
  void drive_s_reg_41();
  void drive_s_reg_42();
  void drive_s_reg_43();
  void drive_s_reg_44_slice();
  void drive_s_reg_46();
  void drive_s_reg_47();
  void drive_dut_Add2i1u3_4_8_in1();
  void dut_Add2i1u3_4_8();
  void dut_Lti8s5_4_9();
  void drive_dut_N_Mux_32_8_24_4_10_in9();
  void drive_dut_N_Mux_32_8_24_4_10_in8();
  void drive_dut_N_Mux_32_8_24_4_10_in7();
  void drive_dut_N_Mux_32_8_24_4_10_in6();
  void drive_dut_N_Mux_32_8_24_4_10_in5();
  void drive_dut_N_Mux_32_8_24_4_10_in4();
  void drive_dut_N_Mux_32_8_24_4_10_in3();
  void drive_dut_N_Mux_32_8_24_4_10_in2();
  void drive_dut_N_Mux_32_8_24_4_10_ctrl1();
  void dut_N_Mux_32_8_24_4_10();
  void drive_dut_N_Mux_32_8_24_4_11_ctrl1();
  void dut_N_Mux_32_8_24_4_11();
  void dut_LessThan_32Ux32U_1U_4_12();
  void drive_dut_N_Mux_3_2_25_4_13_in3();
  void drive_dut_N_Mux_3_2_25_4_13_in2();
  void dut_N_Mux_3_2_25_4_13();
  void dut_Add2i1s32_4_14();
  void dut_Lti8s32_4_15();
  void dut_Eqi7u3_4_16();
  void dut_Eqi6u3_4_17();
  void dut_Eqi5u3_4_18();
  void dut_Eqi4u3_4_19();
  void dut_Eqi3u3_4_20();
  void dut_Eqi2u3_4_21();
  void dut_Eqi1u3_4_22();
  void dut_OrReduction_3U_1U_4_23();
  void dut_N_Mux_32_8_24_4_24();
  void dut_Eqi7u3_4_25();
  void dut_Eqi6u3_4_26();
  void dut_Eqi5u3_4_27();
  void dut_Eqi4u3_4_28();
  void dut_Eqi3u3_4_29();
  void dut_Eqi2u3_4_30();
  void dut_Eqi1u3_4_31();
  void dut_OrReduction_3U_1U_4_32();
  void dut_N_Mux_32_8_24_4_33();
  void dut_N_Mux_32_2_26_4_34();
  void dut_N_Mux_32_2_26_4_35();
  void dut_N_Mux_32_2_26_4_36();
  void dut_N_Mux_32_2_26_4_37();
  void dut_N_Mux_32_2_26_4_38();
  void dut_N_Mux_32_2_26_4_39();
  void dut_N_Mux_32_2_26_4_40();
  void dut_N_Mux_32_2_26_4_41();
  void dut_N_Mux_32_2_26_4_42();
  void dut_N_Mux_32_2_26_4_43();
  void dut_N_Mux_32_2_26_4_44();
  void dut_N_Mux_32_2_26_4_45();
  void dut_N_Mux_32_2_26_4_46();
  void dut_N_Mux_32_2_26_4_47();
  void dut_N_Mux_32_2_26_4_48();
  void dut_N_Mux_32_2_26_4_49();
  void dut_Add2i1u3_4_50();
  void dut_Lti7s5_4_51();
  void drive_global_state();
  void drive_global_state_next();
  void drive_gs_ctrl0();
  void drive_gs_ctrl1();
  void drive_gs_ctrl9();
  void drive_gs_ctrl18();
  void drive_din_busy();
  void dut_gen_busy_r_1_2_p8();
  void dut_gen_busy_r_1_2_p7();
  void dut_gen_busy_r_1_2_p6();
  void dut_gen_busy_r_1_2_p5();
  void drive_din_m_unvalidated_req();
  void dut_N_Muxb_1_2_16_4_1();
  void drive_dout_vld();
  void dut_Or_1Ux1U_1U_4_5();
  void drive_dout_m_unacked_req();
  void dut_And_1Ux1U_1U_1_6();
  void dut_Xor_1Ux1U_1U_1_4();
  void drive_dout_m_req_m_prev_trig_req();
  void dut_Not_1U_1U_1_7();
};

#endif
