Timing Analyzer report for PLL
Thu Sep 21 19:17:01 2023
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50_i'
 13. Slow 1200mV 85C Model Setup: 'PLL2:mipll_u0|clk_o'
 14. Slow 1200mV 85C Model Hold: 'PLL2:mipll_u0|clk_o'
 15. Slow 1200mV 85C Model Hold: 'clk50_i'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk50_i'
 24. Slow 1200mV 0C Model Setup: 'PLL2:mipll_u0|clk_o'
 25. Slow 1200mV 0C Model Hold: 'PLL2:mipll_u0|clk_o'
 26. Slow 1200mV 0C Model Hold: 'clk50_i'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk50_i'
 34. Fast 1200mV 0C Model Setup: 'PLL2:mipll_u0|clk_o'
 35. Fast 1200mV 0C Model Hold: 'PLL2:mipll_u0|clk_o'
 36. Fast 1200mV 0C Model Hold: 'clk50_i'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; PLL                                                    ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE22F17C6                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; clk50_i             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50_i }             ;
; PLL2:mipll_u0|clk_o ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PLL2:mipll_u0|clk_o } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                 ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 261.37 MHz ; 250.0 MHz       ; clk50_i             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 611.62 MHz ; 500.0 MHz       ; PLL2:mipll_u0|clk_o ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary          ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk50_i             ; -2.826 ; -53.207       ;
; PLL2:mipll_u0|clk_o ; -0.635 ; -2.420        ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; PLL2:mipll_u0|clk_o ; 0.359 ; 0.000         ;
; clk50_i             ; 0.568 ; 0.000         ;
+---------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------------+--------+--------------------+
; Clock               ; Slack  ; End Point TNS      ;
+---------------------+--------+--------------------+
; clk50_i             ; -3.000 ; -36.000            ;
; PLL2:mipll_u0|clk_o ; -1.000 ; -6.000             ;
+---------------------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50_i'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.826 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.760      ;
; -2.802 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.736      ;
; -2.779 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.713      ;
; -2.761 ; PLL2:mipll_u0|counter[31] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.695      ;
; -2.759 ; PLL2:mipll_u0|counter[22] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.693      ;
; -2.747 ; PLL2:mipll_u0|counter[20] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.681      ;
; -2.733 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.667      ;
; -2.732 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.666      ;
; -2.729 ; PLL2:mipll_u0|counter[17] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.663      ;
; -2.719 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.653      ;
; -2.709 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.643      ;
; -2.682 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.616      ;
; -2.651 ; PLL2:mipll_u0|counter[21] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.585      ;
; -2.627 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.561      ;
; -2.595 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.529      ;
; -2.585 ; PLL2:mipll_u0|counter[13] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.518      ;
; -2.578 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.511      ;
; -2.558 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.492      ;
; -2.524 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.458      ;
; -2.514 ; PLL2:mipll_u0|counter[23] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.448      ;
; -2.507 ; PLL2:mipll_u0|counter[19] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.441      ;
; -2.501 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.435      ;
; -2.494 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.428      ;
; -2.483 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.417      ;
; -2.478 ; PLL2:mipll_u0|counter[12] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.411      ;
; -2.422 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.356      ;
; -2.422 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.356      ;
; -2.415 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.349      ;
; -2.383 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.316      ;
; -2.343 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.276      ;
; -2.326 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.260      ;
; -2.298 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.231      ;
; -2.286 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.219      ;
; -2.237 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.171      ;
; -2.209 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 3.141      ;
; -2.208 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 3.140      ;
; -2.202 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 3.134      ;
; -2.200 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.133      ;
; -2.188 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.121      ;
; -2.180 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.113      ;
; -2.172 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.105      ;
; -2.168 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.101      ;
; -2.127 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 3.059      ;
; -2.119 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.052      ;
; -2.103 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 3.035      ;
; -2.093 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 3.025      ;
; -2.092 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[28] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 3.024      ;
; -2.091 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 3.023      ;
; -2.090 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 3.022      ;
; -2.087 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.020      ;
; -2.086 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 3.018      ;
; -2.084 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 3.016      ;
; -2.082 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.015      ;
; -2.082 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.015      ;
; -2.076 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.009      ;
; -2.076 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.009      ;
; -2.070 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.003      ;
; -2.065 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.998      ;
; -2.065 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.998      ;
; -2.054 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.987      ;
; -2.054 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.987      ;
; -2.025 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 2.956      ;
; -2.019 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 2.950      ;
; -2.017 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.949      ;
; -2.011 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[28] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.943      ;
; -2.010 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.942      ;
; -2.002 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.935      ;
; -1.989 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.922      ;
; -1.989 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.921      ;
; -1.984 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.917      ;
; -1.977 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[27] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.909      ;
; -1.976 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[26] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.908      ;
; -1.976 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.908      ;
; -1.976 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.908      ;
; -1.975 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.907      ;
; -1.974 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[28] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.906      ;
; -1.970 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.902      ;
; -1.970 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[27] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.902      ;
; -1.969 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.902      ;
; -1.968 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.901      ;
; -1.968 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.900      ;
; -1.964 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.897      ;
; -1.958 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.891      ;
; -1.958 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.891      ;
; -1.957 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.890      ;
; -1.955 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.888      ;
; -1.947 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.880      ;
; -1.946 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.879      ;
; -1.940 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.873      ;
; -1.935 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.868      ;
; -1.934 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.867      ;
; -1.933 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.866      ;
; -1.921 ; PLL2:mipll_u0|counter[31] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.854      ;
; -1.914 ; PLL2:mipll_u0|counter[22] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.847      ;
; -1.910 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.843      ;
; -1.909 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[28] ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 2.840      ;
; -1.903 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 2.834      ;
; -1.902 ; PLL2:mipll_u0|counter[20] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 2.835      ;
; -1.895 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.827      ;
; -1.895 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[26] ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 2.827      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PLL2:mipll_u0|clk_o'                                                                        ;
+--------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; -0.635 ; counter_w[1] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.064     ; 1.566      ;
; -0.605 ; counter_w[1] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.064     ; 1.536      ;
; -0.604 ; counter_w[4] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.078     ; 1.521      ;
; -0.587 ; counter_w[2] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.064     ; 1.518      ;
; -0.506 ; counter_w[0] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.064     ; 1.437      ;
; -0.472 ; counter_w[0] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.064     ; 1.403      ;
; -0.401 ; counter_w[1] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.286      ; 1.682      ;
; -0.371 ; counter_w[1] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.286      ; 1.652      ;
; -0.353 ; counter_w[2] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.286      ; 1.634      ;
; -0.272 ; counter_w[0] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.286      ; 1.553      ;
; -0.238 ; counter_w[0] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.286      ; 1.519      ;
; -0.231 ; counter_w[2] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.286      ; 1.512      ;
; -0.205 ; counter_w[1] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.064     ; 1.136      ;
; -0.160 ; counter_w[3] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.286      ; 1.441      ;
; -0.118 ; counter_w[3] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.286      ; 1.399      ;
; -0.080 ; counter_w[3] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.064     ; 1.011      ;
; -0.074 ; counter_w[0] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.064     ; 1.005      ;
; -0.068 ; counter_w[4] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.078     ; 0.985      ;
; -0.052 ; counter_w[2] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.064     ; 0.983      ;
; 0.206  ; counter_w[5] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.078     ; 0.711      ;
; 0.272  ; counter_w[0] ; counter_w[0] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.064     ; 0.659      ;
+--------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PLL2:mipll_u0|clk_o'                                                                        ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; 0.359 ; counter_w[0] ; counter_w[0] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.064      ; 0.580      ;
; 0.375 ; counter_w[5] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.078      ; 0.610      ;
; 0.493 ; counter_w[3] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.428      ; 1.078      ;
; 0.495 ; counter_w[3] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.428      ; 1.080      ;
; 0.557 ; counter_w[4] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.078      ; 0.792      ;
; 0.568 ; counter_w[2] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.064      ; 0.789      ;
; 0.569 ; counter_w[3] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.064      ; 0.790      ;
; 0.582 ; counter_w[0] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.064      ; 0.803      ;
; 0.589 ; counter_w[2] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.428      ; 1.174      ;
; 0.591 ; counter_w[2] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.428      ; 1.176      ;
; 0.608 ; counter_w[0] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.428      ; 1.193      ;
; 0.610 ; counter_w[0] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.428      ; 1.195      ;
; 0.715 ; counter_w[1] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.064      ; 0.936      ;
; 0.737 ; counter_w[1] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.428      ; 1.322      ;
; 0.739 ; counter_w[1] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.428      ; 1.324      ;
; 0.831 ; counter_w[4] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.078      ; 1.066      ;
; 0.843 ; counter_w[2] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.064      ; 1.064      ;
; 0.860 ; counter_w[0] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.064      ; 1.081      ;
; 0.862 ; counter_w[0] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.064      ; 1.083      ;
; 0.989 ; counter_w[1] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.064      ; 1.210      ;
; 0.991 ; counter_w[1] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.064      ; 1.212      ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50_i'                                                                                                      ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+
; 0.568 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; PLL2:mipll_u0|counter[31] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[1]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.792      ;
; 0.798 ; PLL2:mipll_u0|clk_o       ; PLL2:mipll_u0|clk_o       ; PLL2:mipll_u0|clk_o ; clk50_i     ; 0.000        ; 2.190      ; 3.374      ;
; 0.843 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.063      ;
; 0.843 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.062      ;
; 0.843 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.062      ;
; 0.844 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.064      ;
; 0.845 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.064      ;
; 0.859 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.079      ;
; 0.859 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.079      ;
; 0.860 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.080      ;
; 0.860 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.080      ;
; 0.860 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[1]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.082      ;
; 0.862 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.082      ;
; 0.862 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.081      ;
; 0.862 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.081      ;
; 0.862 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.082      ;
; 0.862 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.081      ;
; 0.953 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.172      ;
; 0.953 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.173      ;
; 0.953 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.172      ;
; 0.954 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.174      ;
; 0.955 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.174      ;
; 0.956 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.176      ;
; 0.970 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.189      ;
; 0.971 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.190      ;
; 0.972 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.192      ;
; 0.972 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.191      ;
; 0.972 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.191      ;
; 0.972 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.192      ;
; 0.972 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.192      ;
; 0.972 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.191      ;
; 0.973 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.192      ;
; 0.974 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.194      ;
; 0.974 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.193      ;
; 0.974 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.193      ;
; 0.974 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.194      ;
; 0.984 ; PLL2:mipll_u0|counter[17] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.203      ;
; 1.005 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.224      ;
; 1.016 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.235      ;
; 1.016 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.235      ;
; 1.023 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.242      ;
; 1.033 ; PLL2:mipll_u0|counter[22] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.252      ;
; 1.065 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.284      ;
; 1.066 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.285      ;
; 1.066 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.286      ;
; 1.067 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.286      ;
; 1.067 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.286      ;
; 1.068 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.287      ;
; 1.068 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.287      ;
; 1.082 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.301      ;
; 1.084 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.304      ;
; 1.084 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.304      ;
; 1.084 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.303      ;
; 1.084 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.303      ;
; 1.084 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.304      ;
; 1.085 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.304      ;
; 1.086 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.306      ;
; 1.086 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.305      ;
; 1.086 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.305      ;
; 1.086 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.305      ;
; 1.115 ; PLL2:mipll_u0|counter[20] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.334      ;
; 1.117 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.336      ;
; 1.126 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.345      ;
; 1.126 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.345      ;
; 1.128 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.347      ;
; 1.128 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.347      ;
; 1.129 ; PLL2:mipll_u0|counter[13] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.348      ;
; 1.135 ; PLL2:mipll_u0|counter[20] ; PLL2:mipll_u0|counter[20] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.354      ;
; 1.135 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.354      ;
; 1.143 ; PLL2:mipll_u0|counter[12] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.362      ;
; 1.145 ; PLL2:mipll_u0|counter[22] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.364      ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                  ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 286.2 MHz  ; 250.0 MHz       ; clk50_i             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 686.81 MHz ; 500.0 MHz       ; PLL2:mipll_u0|clk_o ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk50_i             ; -2.494 ; -43.351       ;
; PLL2:mipll_u0|clk_o ; -0.456 ; -1.622        ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; PLL2:mipll_u0|clk_o ; 0.319 ; 0.000         ;
; clk50_i             ; 0.510 ; 0.000         ;
+---------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk50_i             ; -3.000 ; -36.000           ;
; PLL2:mipll_u0|clk_o ; -1.000 ; -6.000            ;
+---------------------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50_i'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.494 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.436      ;
; -2.470 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.412      ;
; -2.453 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.395      ;
; -2.435 ; PLL2:mipll_u0|counter[31] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.377      ;
; -2.403 ; PLL2:mipll_u0|counter[22] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.345      ;
; -2.397 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.338      ;
; -2.393 ; PLL2:mipll_u0|counter[20] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.335      ;
; -2.389 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.331      ;
; -2.384 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.325      ;
; -2.376 ; PLL2:mipll_u0|counter[17] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.318      ;
; -2.368 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.310      ;
; -2.364 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.305      ;
; -2.313 ; PLL2:mipll_u0|counter[21] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.255      ;
; -2.302 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.243      ;
; -2.273 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.214      ;
; -2.231 ; PLL2:mipll_u0|counter[13] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.172      ;
; -2.230 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.172      ;
; -2.226 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.168      ;
; -2.225 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.166      ;
; -2.207 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.149      ;
; -2.206 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.147      ;
; -2.194 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.135      ;
; -2.187 ; PLL2:mipll_u0|counter[23] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.129      ;
; -2.181 ; PLL2:mipll_u0|counter[19] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.123      ;
; -2.142 ; PLL2:mipll_u0|counter[12] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.083      ;
; -2.139 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.080      ;
; -2.134 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.053     ; 3.076      ;
; -2.114 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.055      ;
; -2.053 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.994      ;
; -2.051 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.992      ;
; -2.017 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.958      ;
; -1.973 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.914      ;
; -1.915 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.854      ;
; -1.877 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.816      ;
; -1.830 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.769      ;
; -1.826 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.765      ;
; -1.814 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.753      ;
; -1.809 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.748      ;
; -1.807 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.746      ;
; -1.789 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.728      ;
; -1.776 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.715      ;
; -1.774 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.713      ;
; -1.762 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.701      ;
; -1.739 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.678      ;
; -1.733 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.672      ;
; -1.727 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.666      ;
; -1.725 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.664      ;
; -1.724 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.663      ;
; -1.716 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.655      ;
; -1.715 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.654      ;
; -1.714 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.653      ;
; -1.709 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.648      ;
; -1.708 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.647      ;
; -1.707 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[28] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.646      ;
; -1.704 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.643      ;
; -1.702 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.641      ;
; -1.697 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.638      ;
; -1.695 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.634      ;
; -1.689 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.628      ;
; -1.686 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.625      ;
; -1.680 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.621      ;
; -1.676 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.615      ;
; -1.673 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.612      ;
; -1.670 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 2.610      ;
; -1.669 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.608      ;
; -1.663 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.604      ;
; -1.660 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.599      ;
; -1.657 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 2.597      ;
; -1.646 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.585      ;
; -1.646 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.585      ;
; -1.640 ; PLL2:mipll_u0|counter[31] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.581      ;
; -1.639 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[28] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.578      ;
; -1.637 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.576      ;
; -1.637 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 2.577      ;
; -1.632 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.571      ;
; -1.629 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.568      ;
; -1.628 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.567      ;
; -1.626 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.565      ;
; -1.623 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.562      ;
; -1.615 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.554      ;
; -1.613 ; PLL2:mipll_u0|counter[22] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.554      ;
; -1.612 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.551      ;
; -1.611 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.550      ;
; -1.609 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[27] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.548      ;
; -1.609 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.548      ;
; -1.608 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.547      ;
; -1.607 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[26] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.546      ;
; -1.606 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.545      ;
; -1.604 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[28] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.543      ;
; -1.603 ; PLL2:mipll_u0|counter[20] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.544      ;
; -1.599 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.538      ;
; -1.596 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.537      ;
; -1.592 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.531      ;
; -1.589 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[27] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.528      ;
; -1.588 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.527      ;
; -1.586 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.525      ;
; -1.586 ; PLL2:mipll_u0|counter[17] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.527      ;
; -1.575 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 2.514      ;
; -1.571 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.512      ;
; -1.570 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 2.510      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PLL2:mipll_u0|clk_o'                                                                         ;
+--------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; -0.456 ; counter_w[1] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.395      ;
; -0.444 ; counter_w[1] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.383      ;
; -0.424 ; counter_w[4] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.068     ; 1.351      ;
; -0.408 ; counter_w[2] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.347      ;
; -0.341 ; counter_w[0] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.280      ;
; -0.311 ; counter_w[0] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.250      ;
; -0.242 ; counter_w[1] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.258      ; 1.495      ;
; -0.230 ; counter_w[1] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.258      ; 1.483      ;
; -0.194 ; counter_w[2] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.258      ; 1.447      ;
; -0.127 ; counter_w[0] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.258      ; 1.380      ;
; -0.097 ; counter_w[0] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.258      ; 1.350      ;
; -0.076 ; counter_w[2] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.258      ; 1.329      ;
; -0.068 ; counter_w[1] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.007      ;
; -0.032 ; counter_w[3] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.258      ; 1.285      ;
; 0.007  ; counter_w[3] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.258      ; 1.246      ;
; 0.042  ; counter_w[3] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 0.897      ;
; 0.044  ; counter_w[4] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.068     ; 0.883      ;
; 0.047  ; counter_w[0] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 0.892      ;
; 0.058  ; counter_w[2] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 0.881      ;
; 0.288  ; counter_w[5] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.068     ; 0.639      ;
; 0.356  ; counter_w[0] ; counter_w[0] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 0.583      ;
+--------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PLL2:mipll_u0|clk_o'                                                                         ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; 0.319 ; counter_w[0] ; counter_w[0] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.519      ;
; 0.335 ; counter_w[5] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.068      ; 0.547      ;
; 0.435 ; counter_w[3] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.382      ; 0.961      ;
; 0.442 ; counter_w[3] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.382      ; 0.968      ;
; 0.502 ; counter_w[4] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.068      ; 0.714      ;
; 0.511 ; counter_w[2] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.711      ;
; 0.512 ; counter_w[3] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.712      ;
; 0.518 ; counter_w[2] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.382      ; 1.044      ;
; 0.525 ; counter_w[2] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.382      ; 1.051      ;
; 0.527 ; counter_w[0] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.727      ;
; 0.536 ; counter_w[0] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.382      ; 1.062      ;
; 0.543 ; counter_w[0] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.382      ; 1.069      ;
; 0.658 ; counter_w[1] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.858      ;
; 0.663 ; counter_w[1] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.382      ; 1.189      ;
; 0.670 ; counter_w[1] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.382      ; 1.196      ;
; 0.747 ; counter_w[4] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.068      ; 0.959      ;
; 0.755 ; counter_w[2] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.955      ;
; 0.766 ; counter_w[0] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.966      ;
; 0.773 ; counter_w[0] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.973      ;
; 0.893 ; counter_w[1] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 1.093      ;
; 0.900 ; counter_w[1] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 1.100      ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50_i'                                                                                                       ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+
; 0.510 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; PLL2:mipll_u0|counter[31] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[1]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.711      ;
; 0.514 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.716      ;
; 0.730 ; PLL2:mipll_u0|clk_o       ; PLL2:mipll_u0|clk_o       ; PLL2:mipll_u0|clk_o ; clk50_i     ; 0.000        ; 1.982      ; 3.066      ;
; 0.754 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.956      ;
; 0.759 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.958      ;
; 0.763 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.962      ;
; 0.764 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.963      ;
; 0.764 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[1]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.965      ;
; 0.768 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.967      ;
; 0.770 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.969      ;
; 0.770 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.969      ;
; 0.771 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.970      ;
; 0.771 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.972      ;
; 0.843 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.042      ;
; 0.844 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.044      ;
; 0.846 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.045      ;
; 0.848 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.047      ;
; 0.850 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.049      ;
; 0.851 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.051      ;
; 0.853 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.052      ;
; 0.857 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.056      ;
; 0.859 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.058      ;
; 0.860 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.059      ;
; 0.861 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.060      ;
; 0.861 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.060      ;
; 0.862 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.061      ;
; 0.862 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.061      ;
; 0.864 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.063      ;
; 0.866 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.065      ;
; 0.867 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.066      ;
; 0.867 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.066      ;
; 0.869 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.068      ;
; 0.869 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.068      ;
; 0.894 ; PLL2:mipll_u0|counter[17] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.093      ;
; 0.912 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.054      ; 1.110      ;
; 0.925 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.124      ;
; 0.925 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.124      ;
; 0.932 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.054      ; 1.130      ;
; 0.938 ; PLL2:mipll_u0|counter[22] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.137      ;
; 0.940 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.139      ;
; 0.941 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.140      ;
; 0.942 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.141      ;
; 0.946 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.145      ;
; 0.947 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.146      ;
; 0.948 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.054      ; 1.146      ;
; 0.949 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.148      ;
; 0.953 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.152      ;
; 0.956 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.155      ;
; 0.956 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.155      ;
; 0.958 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.157      ;
; 0.958 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.157      ;
; 0.962 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.161      ;
; 0.963 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.162      ;
; 0.963 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.162      ;
; 0.963 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.162      ;
; 0.965 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.164      ;
; 0.965 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.054      ; 1.163      ;
; 1.003 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.202      ;
; 1.004 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.203      ;
; 1.005 ; PLL2:mipll_u0|counter[20] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.204      ;
; 1.008 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.054      ; 1.206      ;
; 1.021 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.220      ;
; 1.021 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.220      ;
; 1.023 ; PLL2:mipll_u0|counter[13] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.054      ; 1.221      ;
; 1.028 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.054      ; 1.226      ;
; 1.033 ; PLL2:mipll_u0|counter[12] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.054      ; 1.231      ;
; 1.034 ; PLL2:mipll_u0|counter[22] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.233      ;
; 1.035 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.234      ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk50_i             ; -1.197 ; -16.413       ;
; PLL2:mipll_u0|clk_o ; 0.085  ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Fast 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; PLL2:mipll_u0|clk_o ; 0.193 ; 0.000         ;
; clk50_i             ; 0.303 ; 0.000         ;
+---------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk50_i             ; -3.000 ; -37.782           ;
; PLL2:mipll_u0|clk_o ; -1.000 ; -6.000            ;
+---------------------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50_i'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.197 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 2.149      ;
; -1.185 ; PLL2:mipll_u0|counter[22] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 2.137      ;
; -1.179 ; PLL2:mipll_u0|counter[20] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 2.131      ;
; -1.174 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 2.126      ;
; -1.167 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 2.119      ;
; -1.164 ; PLL2:mipll_u0|counter[17] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 2.116      ;
; -1.156 ; PLL2:mipll_u0|counter[31] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 2.108      ;
; -1.142 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 2.094      ;
; -1.128 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.079      ;
; -1.126 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.077      ;
; -1.118 ; PLL2:mipll_u0|counter[21] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 2.070      ;
; -1.116 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.067      ;
; -1.096 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 2.048      ;
; -1.070 ; PLL2:mipll_u0|counter[13] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.021      ;
; -1.069 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.020      ;
; -1.062 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 2.014      ;
; -1.057 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.008      ;
; -1.046 ; PLL2:mipll_u0|counter[23] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 1.998      ;
; -1.043 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.994      ;
; -1.040 ; PLL2:mipll_u0|counter[19] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 1.992      ;
; -1.023 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 1.975      ;
; -1.003 ; PLL2:mipll_u0|counter[12] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.954      ;
; -0.999 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 1.951      ;
; -0.994 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.945      ;
; -0.979 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.930      ;
; -0.966 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.917      ;
; -0.954 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.905      ;
; -0.949 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 1.901      ;
; -0.946 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.897      ;
; -0.933 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.884      ;
; -0.901 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.852      ;
; -0.883 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.833      ;
; -0.871 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.821      ;
; -0.840 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.790      ;
; -0.839 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.790      ;
; -0.836 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.786      ;
; -0.828 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.778      ;
; -0.823 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.773      ;
; -0.815 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.765      ;
; -0.812 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.762      ;
; -0.803 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.753      ;
; -0.802 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.752      ;
; -0.790 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.740      ;
; -0.777 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.727      ;
; -0.775 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.725      ;
; -0.772 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.722      ;
; -0.769 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.719      ;
; -0.768 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[28] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.718      ;
; -0.765 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.715      ;
; -0.760 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.710      ;
; -0.760 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.710      ;
; -0.759 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.709      ;
; -0.753 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.703      ;
; -0.752 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.702      ;
; -0.748 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.698      ;
; -0.744 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.694      ;
; -0.744 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.694      ;
; -0.744 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.694      ;
; -0.741 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.691      ;
; -0.734 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.684      ;
; -0.734 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.684      ;
; -0.732 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.682      ;
; -0.728 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.678      ;
; -0.722 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[28] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.672      ;
; -0.721 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.671      ;
; -0.715 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.665      ;
; -0.708 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.658      ;
; -0.707 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.657      ;
; -0.704 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[27] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.654      ;
; -0.701 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.651      ;
; -0.700 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[26] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.650      ;
; -0.698 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.648      ;
; -0.697 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[28] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.647      ;
; -0.692 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[27] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.642      ;
; -0.691 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.641      ;
; -0.691 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.641      ;
; -0.689 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.639      ;
; -0.684 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.634      ;
; -0.682 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.632      ;
; -0.679 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.629      ;
; -0.676 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.626      ;
; -0.673 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.623      ;
; -0.672 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.622      ;
; -0.666 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.616      ;
; -0.666 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.616      ;
; -0.664 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.614      ;
; -0.660 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[28] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.610      ;
; -0.654 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[26] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.604      ;
; -0.653 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.603      ;
; -0.653 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[28] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.603      ;
; -0.652 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.602      ;
; -0.647 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.598      ;
; -0.645 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.595      ;
; -0.640 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.590      ;
; -0.636 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.586      ;
; -0.635 ; PLL2:mipll_u0|counter[22] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.586      ;
; -0.633 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[29] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[27] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.583      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PLL2:mipll_u0|clk_o'                                                                        ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; 0.085 ; counter_w[1] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.865      ;
; 0.105 ; counter_w[4] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.045     ; 0.837      ;
; 0.117 ; counter_w[2] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.833      ;
; 0.124 ; counter_w[1] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.826      ;
; 0.160 ; counter_w[0] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.790      ;
; 0.191 ; counter_w[0] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.759      ;
; 0.206 ; counter_w[1] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.152      ; 0.933      ;
; 0.238 ; counter_w[2] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.152      ; 0.901      ;
; 0.245 ; counter_w[1] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.152      ; 0.894      ;
; 0.281 ; counter_w[0] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.152      ; 0.858      ;
; 0.302 ; counter_w[2] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.152      ; 0.837      ;
; 0.312 ; counter_w[0] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.152      ; 0.827      ;
; 0.320 ; counter_w[1] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.630      ;
; 0.352 ; counter_w[3] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.152      ; 0.787      ;
; 0.381 ; counter_w[3] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; 0.152      ; 0.758      ;
; 0.396 ; counter_w[0] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.554      ;
; 0.398 ; counter_w[3] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.552      ;
; 0.398 ; counter_w[4] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.045     ; 0.544      ;
; 0.409 ; counter_w[2] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.541      ;
; 0.558 ; counter_w[5] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.045     ; 0.384      ;
; 0.591 ; counter_w[0] ; counter_w[0] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.359      ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PLL2:mipll_u0|clk_o'                                                                         ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; 0.193 ; counter_w[0] ; counter_w[0] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.314      ;
; 0.196 ; counter_w[5] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.045      ; 0.325      ;
; 0.266 ; counter_w[3] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.234      ; 0.584      ;
; 0.269 ; counter_w[3] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.234      ; 0.587      ;
; 0.297 ; counter_w[4] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.045      ; 0.426      ;
; 0.304 ; counter_w[2] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; counter_w[3] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.426      ;
; 0.313 ; counter_w[0] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.434      ;
; 0.319 ; counter_w[2] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.234      ; 0.637      ;
; 0.322 ; counter_w[2] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.234      ; 0.640      ;
; 0.335 ; counter_w[0] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.234      ; 0.653      ;
; 0.338 ; counter_w[0] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.234      ; 0.656      ;
; 0.377 ; counter_w[1] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.498      ;
; 0.398 ; counter_w[1] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.234      ; 0.716      ;
; 0.401 ; counter_w[1] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.234      ; 0.719      ;
; 0.446 ; counter_w[4] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.045      ; 0.575      ;
; 0.453 ; counter_w[2] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.574      ;
; 0.466 ; counter_w[0] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.587      ;
; 0.469 ; counter_w[0] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.590      ;
; 0.529 ; counter_w[1] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.650      ;
; 0.532 ; counter_w[1] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.653      ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50_i'                                                                                                       ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+
; 0.303 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; PLL2:mipll_u0|counter[31] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[1]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.428      ;
; 0.373 ; PLL2:mipll_u0|clk_o       ; PLL2:mipll_u0|clk_o       ; PLL2:mipll_u0|clk_o ; clk50_i     ; 0.000        ; 1.240      ; 1.832      ;
; 0.452 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.574      ;
; 0.463 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[1]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.589      ;
; 0.515 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.640      ;
; 0.524 ; PLL2:mipll_u0|counter[17] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.644      ;
; 0.528 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.655      ;
; 0.537 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.658      ;
; 0.539 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.659      ;
; 0.540 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.660      ;
; 0.543 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.663      ;
; 0.551 ; PLL2:mipll_u0|counter[22] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.671      ;
; 0.581 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.702      ;
; 0.582 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.703      ;
; 0.583 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.703      ;
; 0.584 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.706      ;
; 0.594 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.715      ;
; 0.596 ; PLL2:mipll_u0|counter[20] ; PLL2:mipll_u0|counter[20] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.717      ;
; 0.598 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.718      ;
; 0.598 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.719      ;
; 0.599 ; PLL2:mipll_u0|counter[17] ; PLL2:mipll_u0|counter[17] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.720      ;
; 0.599 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.720      ;
; 0.600 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.721      ;
; 0.600 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.720      ;
; 0.600 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.720      ;
; 0.600 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.720      ;
; 0.602 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.722      ;
; 0.603 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.724      ;
; 0.605 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[14] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.726      ;
; 0.605 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.725      ;
; 0.605 ; PLL2:mipll_u0|counter[13] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.725      ;
; 0.605 ; PLL2:mipll_u0|counter[20] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.725      ;
; 0.606 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.726      ;
; 0.607 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[25] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.727      ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+----------------------+---------+-------+----------+---------+---------------------+
; Clock                ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack     ; -2.826  ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  PLL2:mipll_u0|clk_o ; -0.635  ; 0.193 ; N/A      ; N/A     ; -1.000              ;
;  clk50_i             ; -2.826  ; 0.303 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS      ; -55.627 ; 0.0   ; 0.0      ; 0.0     ; -43.782             ;
;  PLL2:mipll_u0|clk_o ; -2.420  ; 0.000 ; N/A      ; N/A     ; -6.000              ;
;  clk50_i             ; -53.207 ; 0.000 ; N/A      ; N/A     ; -37.782             ;
+----------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_o[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_o[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_o[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_o[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_o[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_o[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_o[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_o[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst_ni                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50_i                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; leds_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; leds_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; leds_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; leds_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; leds_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; leds_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; leds_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; leds_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; leds_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk50_i             ; clk50_i             ; 976      ; 0        ; 0        ; 0        ;
; PLL2:mipll_u0|clk_o ; clk50_i             ; 1        ; 1        ; 0        ; 0        ;
; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 21       ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk50_i             ; clk50_i             ; 976      ; 0        ; 0        ; 0        ;
; PLL2:mipll_u0|clk_o ; clk50_i             ; 1        ; 1        ; 0        ; 0        ;
; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 21       ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------+
; Clock Status Summary                                           ;
+---------------------+---------------------+------+-------------+
; Target              ; Clock               ; Type ; Status      ;
+---------------------+---------------------+------+-------------+
; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; Base ; Constrained ;
; clk50_i             ; clk50_i             ; Base ; Constrained ;
+---------------------+---------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_ni     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds_o[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_ni     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds_o[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Thu Sep 21 19:16:59 2023
Info: Command: quartus_sta PLL -c PLL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PLL.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name PLL2:mipll_u0|clk_o PLL2:mipll_u0|clk_o
    Info (332105): create_clock -period 1.000 -name clk50_i clk50_i
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.826
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.826             -53.207 clk50_i 
    Info (332119):    -0.635              -2.420 PLL2:mipll_u0|clk_o 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.359               0.000 PLL2:mipll_u0|clk_o 
    Info (332119):     0.568               0.000 clk50_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk50_i 
    Info (332119):    -1.000              -6.000 PLL2:mipll_u0|clk_o 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.494
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.494             -43.351 clk50_i 
    Info (332119):    -0.456              -1.622 PLL2:mipll_u0|clk_o 
Info (332146): Worst-case hold slack is 0.319
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.319               0.000 PLL2:mipll_u0|clk_o 
    Info (332119):     0.510               0.000 clk50_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk50_i 
    Info (332119):    -1.000              -6.000 PLL2:mipll_u0|clk_o 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.197
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.197             -16.413 clk50_i 
    Info (332119):     0.085               0.000 PLL2:mipll_u0|clk_o 
Info (332146): Worst-case hold slack is 0.193
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.193               0.000 PLL2:mipll_u0|clk_o 
    Info (332119):     0.303               0.000 clk50_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.782 clk50_i 
    Info (332119):    -1.000              -6.000 PLL2:mipll_u0|clk_o 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4800 megabytes
    Info: Processing ended: Thu Sep 21 19:17:01 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


