TimeQuest Timing Analyzer report for ts7300_top
Tue Feb 11 12:15:14 2014
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clkgencore|altpll_component|pll|clk[1]'
 12. Slow Model Setup: 'bd_oe_pad'
 13. Slow Model Setup: 'start_cycle_pad'
 14. Slow Model Hold: 'clkgencore|altpll_component|pll|clk[1]'
 15. Slow Model Hold: 'start_cycle_pad'
 16. Slow Model Hold: 'bd_oe_pad'
 17. Slow Model Recovery: 'ep93xx_end_q'
 18. Slow Model Recovery: 'start_cycle_pad'
 19. Slow Model Recovery: 'bd_oe_pad'
 20. Slow Model Removal: 'bd_oe_pad'
 21. Slow Model Removal: 'start_cycle_pad'
 22. Slow Model Removal: 'ep93xx_end_q'
 23. Slow Model Minimum Pulse Width: 'start_cycle_pad'
 24. Slow Model Minimum Pulse Width: 'bd_oe_pad'
 25. Slow Model Minimum Pulse Width: 'ep93xx_end_q'
 26. Slow Model Minimum Pulse Width: 'clkgencore|altpll_component|pll|clk[1]'
 27. Slow Model Minimum Pulse Width: 'clk_25mhz_pad'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Output Enable Times
 33. Minimum Output Enable Times
 34. Output Disable Times
 35. Minimum Output Disable Times
 36. Fast Model Setup Summary
 37. Fast Model Hold Summary
 38. Fast Model Recovery Summary
 39. Fast Model Removal Summary
 40. Fast Model Minimum Pulse Width Summary
 41. Fast Model Setup: 'clkgencore|altpll_component|pll|clk[1]'
 42. Fast Model Setup: 'bd_oe_pad'
 43. Fast Model Setup: 'start_cycle_pad'
 44. Fast Model Hold: 'clkgencore|altpll_component|pll|clk[1]'
 45. Fast Model Hold: 'start_cycle_pad'
 46. Fast Model Hold: 'bd_oe_pad'
 47. Fast Model Recovery: 'ep93xx_end_q'
 48. Fast Model Recovery: 'start_cycle_pad'
 49. Fast Model Recovery: 'bd_oe_pad'
 50. Fast Model Removal: 'bd_oe_pad'
 51. Fast Model Removal: 'start_cycle_pad'
 52. Fast Model Removal: 'ep93xx_end_q'
 53. Fast Model Minimum Pulse Width: 'start_cycle_pad'
 54. Fast Model Minimum Pulse Width: 'bd_oe_pad'
 55. Fast Model Minimum Pulse Width: 'ep93xx_end_q'
 56. Fast Model Minimum Pulse Width: 'clkgencore|altpll_component|pll|clk[1]'
 57. Fast Model Minimum Pulse Width: 'clk_25mhz_pad'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Output Enable Times
 63. Minimum Output Enable Times
 64. Output Disable Times
 65. Minimum Output Disable Times
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Setup Transfers
 72. Hold Transfers
 73. Recovery Transfers
 74. Removal Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ts7300_top                                                      ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C8Q208C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                        ;
+----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------------+------------------------------------------+--------------------------------------------+
; Clock Name                             ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master        ; Source                                   ; Targets                                    ;
+----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------------+------------------------------------------+--------------------------------------------+
; bd_oe_pad                              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;               ;                                          ; { bd_oe_pad }                              ;
; clk_25mhz_pad                          ; Base      ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;               ;                                          ; { clk_25mhz_pad }                          ;
; clkgencore|altpll_component|pll|clk[1] ; Generated ; 13.333 ; 75.0 MHz   ; 0.000 ; 6.666  ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; clk_25mhz_pad ; clkgencore|altpll_component|pll|inclk[0] ; { clkgencore|altpll_component|pll|clk[1] } ;
; ep93xx_end_q                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;               ;                                          ; { ep93xx_end_q }                           ;
; start_cycle_pad                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;               ;                                          ; { start_cycle_pad }                        ;
+----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------------+------------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                ;
+-------------+-----------------+----------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                             ; Note                                                          ;
+-------------+-----------------+----------------------------------------+---------------------------------------------------------------+
; 138.48 MHz  ; 138.48 MHz      ; clkgencore|altpll_component|pll|clk[1] ;                                                               ;
; 493.58 MHz  ; 340.02 MHz      ; bd_oe_pad                              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1307.19 MHz ; 340.02 MHz      ; start_cycle_pad                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+----------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clkgencore|altpll_component|pll|clk[1] ; -6.055 ; -593.978      ;
; bd_oe_pad                              ; -0.807 ; -1.320        ;
; start_cycle_pad                        ; 0.235  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clkgencore|altpll_component|pll|clk[1] ; -1.820 ; -1.841        ;
; start_cycle_pad                        ; -0.337 ; -0.337        ;
; bd_oe_pad                              ; 0.499  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------+
; Slow Model Recovery Summary              ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; ep93xx_end_q    ; -1.452 ; -1.452        ;
; start_cycle_pad ; 1.330  ; 0.000         ;
; bd_oe_pad       ; 1.425  ; 0.000         ;
+-----------------+--------+---------------+


+------------------------------------------+
; Slow Model Removal Summary               ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; bd_oe_pad       ; -1.191 ; -2.382        ;
; start_cycle_pad ; -1.096 ; -1.096        ;
; ep93xx_end_q    ; 1.686  ; 0.000         ;
+-----------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; start_cycle_pad                        ; -1.941 ; -39.041       ;
; bd_oe_pad                              ; -1.941 ; -4.909        ;
; ep93xx_end_q                           ; -0.742 ; -1.484        ;
; clkgencore|altpll_component|pll|clk[1] ; 5.424  ; 0.000         ;
; clk_25mhz_pad                          ; 20.000 ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clkgencore|altpll_component|pll|clk[1]'                                                                                                                 ;
+--------+--------------------+------------------------------------------+-----------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                  ; Launch Clock    ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------------------------------------+-----------------+----------------------------------------+--------------+------------+------------+
; -6.055 ; ep93xx_address[20] ; ts7300_usercore:usercore|misc_enable[1]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.983      ; 7.079      ;
; -6.055 ; ep93xx_address[20] ; ts7300_usercore:usercore|misc_enable[2]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.983      ; 7.079      ;
; -6.055 ; ep93xx_address[20] ; ts7300_usercore:usercore|misc_enable[3]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.983      ; 7.079      ;
; -6.055 ; ep93xx_address[20] ; ts7300_usercore:usercore|misc_enable[0]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.983      ; 7.079      ;
; -6.047 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[12] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.977      ; 7.065      ;
; -5.978 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[14] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.985      ; 7.004      ;
; -5.971 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[2]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.989      ; 7.001      ;
; -5.971 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[14]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.989      ; 7.001      ;
; -5.971 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[4]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.989      ; 7.001      ;
; -5.971 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[11]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.989      ; 7.001      ;
; -5.971 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[13]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.989      ; 7.001      ;
; -5.971 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[12]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.989      ; 7.001      ;
; -5.971 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[8]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.989      ; 7.001      ;
; -5.969 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[10]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 7.000      ;
; -5.969 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[0]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 7.000      ;
; -5.958 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[10]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.989      ;
; -5.958 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[11]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.989      ;
; -5.958 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[13]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.989      ;
; -5.958 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[0]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.989      ;
; -5.782 ; ep93xx_address[21] ; ts7300_usercore:usercore|dummyreg[14]    ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.982      ; 6.805      ;
; -5.734 ; ep93xx_address[17] ; ts7300_usercore:usercore|misc_enable[1]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.984      ; 6.759      ;
; -5.734 ; ep93xx_address[17] ; ts7300_usercore:usercore|misc_enable[2]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.984      ; 6.759      ;
; -5.734 ; ep93xx_address[17] ; ts7300_usercore:usercore|misc_enable[3]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.984      ; 6.759      ;
; -5.734 ; ep93xx_address[17] ; ts7300_usercore:usercore|misc_enable[0]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.984      ; 6.759      ;
; -5.726 ; ep93xx_address[17] ; ts7300_usercore:usercore|dio2_enable[12] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.978      ; 6.745      ;
; -5.697 ; ep93xx_address[9]  ; ts7300_usercore:usercore|misc_enable[1]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.984      ; 6.722      ;
; -5.697 ; ep93xx_address[9]  ; ts7300_usercore:usercore|misc_enable[2]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.984      ; 6.722      ;
; -5.697 ; ep93xx_address[9]  ; ts7300_usercore:usercore|misc_enable[3]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.984      ; 6.722      ;
; -5.697 ; ep93xx_address[9]  ; ts7300_usercore:usercore|misc_enable[0]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.984      ; 6.722      ;
; -5.689 ; ep93xx_address[9]  ; ts7300_usercore:usercore|dio2_enable[12] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.978      ; 6.708      ;
; -5.674 ; ep93xx_address[18] ; ts7300_usercore:usercore|misc_enable[1]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.983      ; 6.698      ;
; -5.674 ; ep93xx_address[18] ; ts7300_usercore:usercore|misc_enable[2]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.983      ; 6.698      ;
; -5.674 ; ep93xx_address[18] ; ts7300_usercore:usercore|misc_enable[3]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.983      ; 6.698      ;
; -5.674 ; ep93xx_address[18] ; ts7300_usercore:usercore|misc_enable[0]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.983      ; 6.698      ;
; -5.666 ; ep93xx_address[18] ; ts7300_usercore:usercore|dio2_enable[12] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.977      ; 6.684      ;
; -5.659 ; ep93xx_address[10] ; ts7300_usercore:usercore|misc_enable[1]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.984      ; 6.684      ;
; -5.659 ; ep93xx_address[10] ; ts7300_usercore:usercore|misc_enable[2]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.984      ; 6.684      ;
; -5.659 ; ep93xx_address[10] ; ts7300_usercore:usercore|misc_enable[3]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.984      ; 6.684      ;
; -5.659 ; ep93xx_address[10] ; ts7300_usercore:usercore|misc_enable[0]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.984      ; 6.684      ;
; -5.658 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[5]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.988      ; 6.687      ;
; -5.658 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[4]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.988      ; 6.687      ;
; -5.658 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[10] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.988      ; 6.687      ;
; -5.658 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[11] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.988      ; 6.687      ;
; -5.658 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[13] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.988      ; 6.687      ;
; -5.658 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[7]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.988      ; 6.687      ;
; -5.658 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[6]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.988      ; 6.687      ;
; -5.657 ; ep93xx_address[17] ; ts7300_usercore:usercore|dio2_enable[14] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.684      ;
; -5.651 ; ep93xx_address[10] ; ts7300_usercore:usercore|dio2_enable[12] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.978      ; 6.670      ;
; -5.650 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[2]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.681      ;
; -5.650 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[14]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.681      ;
; -5.650 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[4]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.681      ;
; -5.650 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[11]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.681      ;
; -5.650 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[13]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.681      ;
; -5.650 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[12]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.681      ;
; -5.650 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[8]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.681      ;
; -5.650 ; ep93xx_address[20] ; ts7300_usercore:usercore|dummyreg[14]    ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.981      ; 6.672      ;
; -5.648 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[10]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.991      ; 6.680      ;
; -5.648 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[0]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.991      ; 6.680      ;
; -5.637 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_reg[10]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.991      ; 6.669      ;
; -5.637 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_reg[11]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.991      ; 6.669      ;
; -5.637 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_reg[13]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.991      ; 6.669      ;
; -5.637 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_reg[0]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.991      ; 6.669      ;
; -5.630 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[3]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.982      ; 6.653      ;
; -5.629 ; ep93xx_address[12] ; ts7300_usercore:usercore|misc_enable[1]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.983      ; 6.653      ;
; -5.629 ; ep93xx_address[12] ; ts7300_usercore:usercore|misc_enable[2]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.983      ; 6.653      ;
; -5.629 ; ep93xx_address[12] ; ts7300_usercore:usercore|misc_enable[3]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.983      ; 6.653      ;
; -5.629 ; ep93xx_address[12] ; ts7300_usercore:usercore|misc_enable[0]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.983      ; 6.653      ;
; -5.626 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[1]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.653      ;
; -5.626 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[5]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.653      ;
; -5.626 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[9]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.653      ;
; -5.626 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[7]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.653      ;
; -5.626 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[6]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.653      ;
; -5.621 ; ep93xx_address[12] ; ts7300_usercore:usercore|dio2_enable[12] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.977      ; 6.639      ;
; -5.620 ; ep93xx_address[9]  ; ts7300_usercore:usercore|dio2_enable[14] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.647      ;
; -5.613 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[2]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.644      ;
; -5.613 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[14]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.644      ;
; -5.613 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[4]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.644      ;
; -5.613 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[11]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.644      ;
; -5.613 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[13]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.644      ;
; -5.613 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[12]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.644      ;
; -5.613 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[8]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.990      ; 6.644      ;
; -5.611 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[10]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.991      ; 6.643      ;
; -5.611 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[0]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.991      ; 6.643      ;
; -5.608 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[1]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.635      ;
; -5.608 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[2]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.635      ;
; -5.608 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[5]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.635      ;
; -5.608 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[14]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.635      ;
; -5.608 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[3]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.635      ;
; -5.608 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[4]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.635      ;
; -5.608 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[12]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.635      ;
; -5.608 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[8]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.635      ;
; -5.608 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[9]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.635      ;
; -5.608 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[7]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.635      ;
; -5.608 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[6]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.986      ; 6.635      ;
; -5.600 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_reg[10]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.991      ; 6.632      ;
; -5.600 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_reg[11]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.991      ; 6.632      ;
; -5.600 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_reg[13]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.991      ; 6.632      ;
; -5.600 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_reg[0]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.991      ; 6.632      ;
; -5.597 ; ep93xx_address[18] ; ts7300_usercore:usercore|dio2_enable[14] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.985      ; 6.623      ;
; -5.590 ; ep93xx_address[18] ; ts7300_usercore:usercore|vga_enable[2]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.989      ; 6.620      ;
+--------+--------------------+------------------------------------------+-----------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bd_oe_pad'                                                                                         ;
+--------+---------------------+---------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------+-----------------+-------------+--------------+------------+------------+
; -0.807 ; start_cycle_posedge ; bd_oe_negedge ; start_cycle_pad ; bd_oe_pad   ; 0.500        ; 0.002      ; 1.349      ;
; -0.513 ; bd_oe_negedge       ; bd_oe_posedge ; bd_oe_pad       ; bd_oe_pad   ; 0.500        ; 0.000      ; 1.053      ;
; 0.235  ; bd_oe_posedge       ; bd_oe_posedge ; bd_oe_pad       ; bd_oe_pad   ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; bd_oe_negedge       ; bd_oe_negedge ; bd_oe_pad       ; bd_oe_pad   ; 1.000        ; 0.000      ; 0.805      ;
+--------+---------------------+---------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'start_cycle_pad'                                                                                            ;
+-------+---------------------+---------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-----------------+-----------------+--------------+------------+------------+
; 0.235 ; start_cycle_posedge ; start_cycle_posedge ; start_cycle_pad ; start_cycle_pad ; 1.000        ; 0.000      ; 0.805      ;
; 1.071 ; start_cycle_negedge ; start_cycle_posedge ; ep93xx_end_q    ; start_cycle_pad ; 1.000        ; 1.747      ; 1.716      ;
+-------+---------------------+---------------------+-----------------+-----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clkgencore|altpll_component|pll|clk[1]'                                                                                                                                                                             ;
+--------+-------------------------------------------------+-------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.820 ; start_cycle_negedge                             ; start_cycle_negedge_q                           ; ep93xx_end_q                           ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 2.735      ; 1.221      ;
; -0.021 ; start_cycle_posedge                             ; start_cycle_posedge_q                           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.971      ; 1.256      ;
; 0.091  ; bd_oe_negedge                                   ; bd_oe_negedge_q                                 ; bd_oe_pad                              ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.969      ; 1.366      ;
; 0.103  ; ep93xx_address[1]                               ; epwbm_done                                      ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.971      ; 1.380      ;
; 0.104  ; ep93xx_address[1]                               ; epwbm_done32                                    ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.971      ; 1.381      ;
; 0.499  ; ep93xx_end                                      ; ep93xx_end                                      ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; epwbm_done32                                    ; epwbm_done32                                    ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; epwbm_done                                      ; epwbm_done                                      ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; epwbm_stb_o                                     ; epwbm_stb_o                                     ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.622  ; bd_oe_posedge                                   ; ep93xx_end                                      ; bd_oe_pad                              ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.969      ; 1.897      ;
; 0.879  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[31]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.988      ; 2.173      ;
; 1.043  ; epwbm_dat_o[2]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[2]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.351      ;
; 1.046  ; epwbm_dat_o[10]                                 ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[10] ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.352      ;
; 1.061  ; ts7300_usercore:usercore|dio2_enable[4]         ; ts7300_usercore:usercore|dummyreg[4]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.367      ;
; 1.064  ; ts7300_usercore:usercore|dio2_enable[5]         ; ts7300_usercore:usercore|dummyreg[5]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.370      ;
; 1.065  ; ts7300_usercore:usercore|dio2_enable[6]         ; ts7300_usercore:usercore|dummyreg[6]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.371      ;
; 1.069  ; ts7300_usercore:usercore|dio2_enable[7]         ; ts7300_usercore:usercore|dummyreg[7]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.375      ;
; 1.072  ; ts7300_usercore:usercore|dio2_enable[11]        ; ts7300_usercore:usercore|dummyreg[11]           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.378      ;
; 1.073  ; start_cycle_posedge_q                           ; epwbm_stb_o                                     ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.379      ;
; 1.080  ; ep93xx_end                                      ; bd_oe_negedge_q                                 ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.386      ;
; 1.113  ; ep93xx_end                                      ; start_cycle_posedge_q                           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.419      ;
; 1.118  ; ep93xx_end                                      ; epwbm_done32                                    ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.424      ;
; 1.181  ; ts7300_usercore:usercore|dio2_enable[9]         ; ts7300_usercore:usercore|dummyreg[9]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.487      ;
; 1.208  ; epwbm_dat_o[1]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[1]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.516      ;
; 1.232  ; ts7300_usercore:usercore|dio2_enable[13]        ; ts7300_usercore:usercore|dummyreg[13]           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.538      ;
; 1.237  ; ts7300_usercore:usercore|dio2_enable[10]        ; ts7300_usercore:usercore|dummyreg[10]           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.543      ;
; 1.361  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[15]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.988      ; 2.655      ;
; 1.390  ; ep93xx_end                                      ; start_cycle_negedge_q                           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 1.713      ;
; 1.393  ; ep93xx_end                                      ; ep93xx_end_q                                    ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 1.716      ;
; 1.404  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[5]  ; ts7300_usercore:usercore|dio2_reg[5]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.722      ;
; 1.421  ; ep93xx_end                                      ; epwbm_done                                      ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.727      ;
; 1.425  ; ep93xx_end                                      ; epwbm_stb_o                                     ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.731      ;
; 1.432  ; epwbm_dat_o[15]                                 ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[15] ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.740      ;
; 1.439  ; epwbm_dat_o[0]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[0]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.747      ;
; 1.447  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[9]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.988      ; 2.741      ;
; 1.448  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[15] ; ts7300_usercore:usercore|dio2_reg[15]           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.766      ;
; 1.448  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[31]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.988      ; 2.742      ;
; 1.451  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[13] ; ts7300_usercore:usercore|dio2_reg[13]           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.769      ;
; 1.452  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[4]  ; ts7300_usercore:usercore|vga_reg[4]             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 1.775      ;
; 1.459  ; epwbm_dat_o[8]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[8]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.767      ;
; 1.462  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[4]  ; ts7300_usercore:usercore|dio2_reg[4]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.781      ;
; 1.463  ; ts7300_usercore:usercore|dummyreg[14]           ; ep93xx_dat_latch[14]                            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.014     ; 1.755      ;
; 1.466  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[1]  ; ts7300_usercore:usercore|dio2_reg[1]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.785      ;
; 1.468  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[2]  ; ts7300_usercore:usercore|dio2_reg[2]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.786      ;
; 1.469  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[14] ; ts7300_usercore:usercore|dio2_reg[14]           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.787      ;
; 1.470  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[14] ; ts7300_usercore:usercore|dio2_enable[14]        ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 1.792      ;
; 1.472  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[2]  ; ts7300_usercore:usercore|vga_reg[2]             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 1.795      ;
; 1.474  ; epwbm_dat_o[6]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[6]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.782      ;
; 1.476  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[14] ; ts7300_usercore:usercore|vga_reg[14]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 1.799      ;
; 1.485  ; ts7300_usercore:usercore|dummyreg[12]           ; ep93xx_dat_latch[12]                            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 1.775      ;
; 1.485  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[14] ; ep93xx_dat_latch[14]                            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.789      ;
; 1.487  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[3]  ; ep93xx_dat_latch[3]                             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.791      ;
; 1.491  ; ts7300_usercore:usercore|dummyreg[13]           ; ep93xx_dat_latch[13]                            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 1.770      ;
; 1.494  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[2]  ; ep93xx_dat_latch[2]                             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.798      ;
; 1.494  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[5]  ; ts7300_usercore:usercore|vga_reg[5]             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 1.817      ;
; 1.494  ; ts7300_usercore:usercore|vga_enable[9]          ; ts7300_usercore:usercore|dummyreg[9]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.801      ;
; 1.495  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[5]  ; ts7300_usercore:usercore|vga_enable[5]          ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 1.818      ;
; 1.499  ; ts7300_usercore:usercore|dummyreg[1]            ; ep93xx_dat_latch[1]                             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.022     ; 1.783      ;
; 1.501  ; ts7300_usercore:usercore|dummyreg[9]            ; ep93xx_dat_latch[9]                             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.026     ; 1.781      ;
; 1.504  ; ts7300_usercore:usercore|dummyreg[8]            ; ep93xx_dat_latch[8]                             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.028     ; 1.782      ;
; 1.507  ; epwbm_dat_o[5]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[5]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.815      ;
; 1.508  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[7]  ; ts7300_usercore:usercore|dio2_reg[7]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.826      ;
; 1.510  ; ts7300_usercore:usercore|dummyreg[0]            ; ep93xx_dat_latch[0]                             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.022     ; 1.794      ;
; 1.513  ; ts7300_usercore:usercore|dummyreg[10]           ; ep93xx_dat_latch[10]                            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 1.792      ;
; 1.513  ; start_cycle_posedge_q                           ; ep93xx_end                                      ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.819      ;
; 1.515  ; ep93xx_address[23]                              ; ts7300_usercore:usercore|dummyreg[31]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.988      ; 2.809      ;
; 1.520  ; epwbm_dat_o[3]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[3]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.826      ;
; 1.522  ; epwbm_dat_o[13]                                 ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[13] ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.830      ;
; 1.524  ; epwbm_dat_o[14]                                 ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[14] ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.832      ;
; 1.524  ; ts7300_usercore:usercore|dummyreg[11]           ; ep93xx_dat_latch[11]                            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 1.803      ;
; 1.525  ; epwbm_dat_o[11]                                 ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[11] ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.833      ;
; 1.528  ; ts7300_usercore:usercore|dummyreg[4]            ; ep93xx_dat_latch[4]                             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 1.807      ;
; 1.530  ; epwbm_dat_o[12]                                 ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[12] ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.838      ;
; 1.567  ; epwbm_dat_o[4]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[4]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.873      ;
; 1.601  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[7]  ; ts7300_usercore:usercore|vga_reg[7]             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 1.924      ;
; 1.601  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[7]  ; ts7300_usercore:usercore|vga_enable[7]          ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 1.924      ;
; 1.611  ; ep93xx_address[4]                               ; ts7300_usercore:usercore|dummyreg[8]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.990      ; 2.907      ;
; 1.615  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[6]  ; ts7300_usercore:usercore|dio2_reg[6]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.934      ;
; 1.633  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[9]  ; ts7300_usercore:usercore|dio2_enable[9]         ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.018      ; 1.957      ;
; 1.635  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[3]  ; ts7300_usercore:usercore|vga_reg[3]             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 1.958      ;
; 1.639  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[1]  ; ts7300_usercore:usercore|dio2_enable[1]         ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.018      ; 1.963      ;
; 1.639  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[9]  ; ts7300_usercore:usercore|vga_reg[9]             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 1.962      ;
; 1.640  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[9]  ; ts7300_usercore:usercore|vga_enable[9]          ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 1.963      ;
; 1.690  ; ep93xx_address[4]                               ; ts7300_usercore:usercore|dummyreg[15]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.988      ; 2.984      ;
; 1.694  ; bd_oe_negedge_q                                 ; ep93xx_end                                      ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.000      ;
; 1.700  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[1]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.984      ; 2.990      ;
; 1.701  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[12]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.978      ; 2.985      ;
; 1.709  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[3]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.984      ; 2.999      ;
; 1.752  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[15]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.988      ; 3.046      ;
; 1.783  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[2]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.984      ; 3.073      ;
; 1.793  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[15] ; ts7300_usercore:usercore|dio2_enable[15]        ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.018      ; 2.117      ;
; 1.802  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[12] ; ts7300_usercore:usercore|dio2_enable[12]        ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.116      ;
; 1.802  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[8]  ; ts7300_usercore:usercore|vga_reg[8]             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.125      ;
; 1.808  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[14] ; ts7300_usercore:usercore|vga_enable[14]         ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.134      ;
; 1.808  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[10]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.989      ; 3.103      ;
; 1.808  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[13]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.989      ; 3.103      ;
; 1.821  ; ts7300_usercore:usercore|dummyreg[3]            ; ep93xx_dat_latch[3]                             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 2.111      ;
; 1.827  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[7]  ; ep93xx_dat_latch[7]                             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.125      ;
; 1.828  ; ts7300_usercore:usercore|dummyreg[2]            ; ep93xx_dat_latch[2]                             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 2.118      ;
; 1.834  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[13] ; ts7300_usercore:usercore|vga_enable[13]         ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.160      ;
+--------+-------------------------------------------------+-------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'start_cycle_pad'                                                                                              ;
+--------+---------------------+---------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-----------------+-----------------+--------------+------------+------------+
; -0.337 ; start_cycle_negedge ; start_cycle_posedge ; ep93xx_end_q    ; start_cycle_pad ; 0.000        ; 1.747      ; 1.716      ;
; 0.499  ; start_cycle_posedge ; start_cycle_posedge ; start_cycle_pad ; start_cycle_pad ; 0.000        ; 0.000      ; 0.805      ;
+--------+---------------------+---------------------+-----------------+-----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bd_oe_pad'                                                                                         ;
+-------+---------------------+---------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------+-----------------+-------------+--------------+------------+------------+
; 0.499 ; bd_oe_posedge       ; bd_oe_posedge ; bd_oe_pad       ; bd_oe_pad   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bd_oe_negedge       ; bd_oe_negedge ; bd_oe_pad       ; bd_oe_pad   ; 0.000        ; 0.000      ; 0.805      ;
; 1.247 ; bd_oe_negedge       ; bd_oe_posedge ; bd_oe_pad       ; bd_oe_pad   ; -0.500       ; 0.000      ; 1.053      ;
; 1.541 ; start_cycle_posedge ; bd_oe_negedge ; start_cycle_pad ; bd_oe_pad   ; -0.500       ; 0.002      ; 1.349      ;
+-------+---------------------+---------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'ep93xx_end_q'                                                                                      ;
+--------+-----------------+---------------------+-----------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node             ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------------+-----------------+--------------+--------------+------------+------------+
; -1.452 ; start_cycle_pad ; start_cycle_negedge ; start_cycle_pad ; ep93xx_end_q ; 0.500        ; 1.058      ; 3.050      ;
; -0.952 ; start_cycle_pad ; start_cycle_negedge ; start_cycle_pad ; ep93xx_end_q ; 1.000        ; 1.058      ; 3.050      ;
+--------+-----------------+---------------------+-----------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'start_cycle_pad'                                                                               ;
+-------+--------------+---------------------+--------------+-----------------+--------------+------------+------------+
; Slack ; From Node    ; To Node             ; Launch Clock ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+---------------------+--------------+-----------------+--------------+------------+------------+
; 1.330 ; ep93xx_end_q ; start_cycle_posedge ; ep93xx_end_q ; start_cycle_pad ; 0.500        ; 2.805      ; 2.319      ;
; 1.830 ; ep93xx_end_q ; start_cycle_posedge ; ep93xx_end_q ; start_cycle_pad ; 1.000        ; 2.805      ; 2.319      ;
+-------+--------------+---------------------+--------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'bd_oe_pad'                                                                           ;
+-------+--------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+---------------+--------------+-------------+--------------+------------+------------+
; 1.425 ; ep93xx_end_q ; bd_oe_posedge ; ep93xx_end_q ; bd_oe_pad   ; 0.500        ; 2.807      ; 2.226      ;
; 1.425 ; ep93xx_end_q ; bd_oe_negedge ; ep93xx_end_q ; bd_oe_pad   ; 0.500        ; 2.807      ; 2.226      ;
; 1.925 ; ep93xx_end_q ; bd_oe_posedge ; ep93xx_end_q ; bd_oe_pad   ; 1.000        ; 2.807      ; 2.226      ;
; 1.925 ; ep93xx_end_q ; bd_oe_negedge ; ep93xx_end_q ; bd_oe_pad   ; 1.000        ; 2.807      ; 2.226      ;
+-------+--------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'bd_oe_pad'                                                                             ;
+--------+--------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------+--------------+-------------+--------------+------------+------------+
; -1.191 ; ep93xx_end_q ; bd_oe_posedge ; ep93xx_end_q ; bd_oe_pad   ; 0.000        ; 2.807      ; 2.226      ;
; -1.191 ; ep93xx_end_q ; bd_oe_negedge ; ep93xx_end_q ; bd_oe_pad   ; 0.000        ; 2.807      ; 2.226      ;
; -0.691 ; ep93xx_end_q ; bd_oe_posedge ; ep93xx_end_q ; bd_oe_pad   ; -0.500       ; 2.807      ; 2.226      ;
; -0.691 ; ep93xx_end_q ; bd_oe_negedge ; ep93xx_end_q ; bd_oe_pad   ; -0.500       ; 2.807      ; 2.226      ;
+--------+--------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'start_cycle_pad'                                                                                 ;
+--------+--------------+---------------------+--------------+-----------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node             ; Launch Clock ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------------+--------------+-----------------+--------------+------------+------------+
; -1.096 ; ep93xx_end_q ; start_cycle_posedge ; ep93xx_end_q ; start_cycle_pad ; 0.000        ; 2.805      ; 2.319      ;
; -0.596 ; ep93xx_end_q ; start_cycle_posedge ; ep93xx_end_q ; start_cycle_pad ; -0.500       ; 2.805      ; 2.319      ;
+--------+--------------+---------------------+--------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'ep93xx_end_q'                                                                                      ;
+-------+-----------------+---------------------+-----------------+--------------+--------------+------------+------------+
; Slack ; From Node       ; To Node             ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+---------------------+-----------------+--------------+--------------+------------+------------+
; 1.686 ; start_cycle_pad ; start_cycle_negedge ; start_cycle_pad ; ep93xx_end_q ; 0.000        ; 1.058      ; 3.050      ;
; 2.186 ; start_cycle_pad ; start_cycle_negedge ; start_cycle_pad ; ep93xx_end_q ; -0.500       ; 1.058      ; 3.050      ;
+-------+-----------------+---------------------+-----------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'start_cycle_pad'                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; start_cycle_pad ; Rise       ; start_cycle_pad         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[10]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[10]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[11]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[11]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[12]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[12]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[13]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[13]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[14]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[14]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[15]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[15]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[16]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[16]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[17]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[17]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[18]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[18]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[19]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[19]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[20]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[20]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[21]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[21]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[22]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[22]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[23]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[23]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[8]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[8]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[9]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[9]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; epwbm_we_o              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; epwbm_we_o              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; start_cycle_pad ; Rise       ; start_cycle_posedge     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; start_cycle_posedge     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[10]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[10]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[11]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[11]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[12]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[12]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[13]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[13]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[14]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[14]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[15]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[15]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[16]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[16]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[17]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[17]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[18]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[18]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[19]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[19]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[20]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[20]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[21]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[21]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[22]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[22]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[23]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[23]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; epwbm_we_o|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; epwbm_we_o|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; start_cycle_pad|combout ;
+--------+--------------+----------------+------------------+-----------------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bd_oe_pad'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; bd_oe_pad ; Rise       ; bd_oe_pad                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bd_oe_pad ; Fall       ; bd_oe_negedge              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bd_oe_pad ; Fall       ; bd_oe_negedge              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bd_oe_pad ; Rise       ; bd_oe_posedge              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bd_oe_pad ; Rise       ; bd_oe_posedge              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bd_oe_pad ; Rise       ; bd_oe_negedge|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bd_oe_pad ; Rise       ; bd_oe_negedge|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bd_oe_pad ; Rise       ; bd_oe_pad|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bd_oe_pad ; Rise       ; bd_oe_pad|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bd_oe_pad ; Rise       ; bd_oe_pad~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bd_oe_pad ; Rise       ; bd_oe_pad~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bd_oe_pad ; Rise       ; bd_oe_pad~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bd_oe_pad ; Rise       ; bd_oe_pad~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bd_oe_pad ; Rise       ; bd_oe_posedge|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bd_oe_pad ; Rise       ; bd_oe_posedge|clk          ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ep93xx_end_q'                                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ep93xx_end_q ; Rise       ; start_cycle_negedge     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ep93xx_end_q ; Rise       ; start_cycle_negedge     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ep93xx_end_q ; Rise       ; ep93xx_end_q|regout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ep93xx_end_q ; Rise       ; ep93xx_end_q|regout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ep93xx_end_q ; Rise       ; start_cycle_negedge|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ep93xx_end_q ; Rise       ; start_cycle_negedge|clk ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clkgencore|altpll_component|pll|clk[1]'                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; bd_oe_negedge_q                          ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_address1_q                        ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[0]                      ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[10]                     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[11]                     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[12]                     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[13]                     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[14]                     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[15]                     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[1]                      ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[2]                      ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[3]                      ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[4]                      ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[5]                      ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[6]                      ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[7]                      ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[8]                      ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[9]                      ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_end                               ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_end_q                             ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[0]                           ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[10]                          ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[11]                          ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[12]                          ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[13]                          ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[14]                          ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[15]                          ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[1]                           ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[2]                           ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[3]                           ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[4]                           ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[5]                           ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[6]                           ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[7]                           ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[8]                           ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[9]                           ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_done                               ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_done32                             ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_stb_o                              ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; isa_add1_pad_q                           ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; start_cycle_negedge_q                    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; start_cycle_posedge_q                    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[0]  ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[10] ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[11] ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[12] ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[13] ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[14] ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[15] ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[1]  ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[2]  ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[3]  ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[4]  ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[5]  ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[6]  ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[7]  ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[8]  ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[9]  ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[0]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[10]    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[11]    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[12]    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[13]    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[14]    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[15]    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[1]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[2]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[3]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[4]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[5]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[6]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[7]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[8]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[0]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[10]    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[11]    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[12]    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[13]    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[14]    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[15]    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[1]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[2]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[31]    ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[3]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[4]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[5]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[6]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[7]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[8]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[9]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_enable[0]  ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_enable[1]  ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_enable[2]  ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_enable[3]  ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_reg[0]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_reg[1]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_reg[2]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_reg[3]     ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|vga_enable[0]   ;
; 5.424 ; 6.666        ; 1.242          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|vga_enable[10]  ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_25mhz_pad'                                                                                   ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------+
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_25mhz_pad ; Rise       ; clk_25mhz_pad|combout                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25mhz_pad ; Rise       ; clk_25mhz_pad|combout                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_25mhz_pad ; Rise       ; clkgencore|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25mhz_pad ; Rise       ; clkgencore|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_25mhz_pad ; Rise       ; clkgencore|altpll_component|pll|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25mhz_pad ; Rise       ; clkgencore|altpll_component|pll|inclk[0] ;
; 37.059 ; 40.000       ; 2.941          ; Port Rate        ; clk_25mhz_pad ; Rise       ; clk_25mhz_pad                            ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+
; Data Port         ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+
; bd_pad[*]         ; clk_25mhz_pad   ; 1.014  ; 1.014  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[0]        ; clk_25mhz_pad   ; 0.482  ; 0.482  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[1]        ; clk_25mhz_pad   ; 0.207  ; 0.207  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[2]        ; clk_25mhz_pad   ; 0.767  ; 0.767  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[3]        ; clk_25mhz_pad   ; 0.561  ; 0.561  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[4]        ; clk_25mhz_pad   ; 0.453  ; 0.453  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[5]        ; clk_25mhz_pad   ; 0.849  ; 0.849  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[6]        ; clk_25mhz_pad   ; 1.014  ; 1.014  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[7]        ; clk_25mhz_pad   ; 0.435  ; 0.435  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; blue_pad[*]       ; clk_25mhz_pad   ; 5.799  ; 5.799  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad   ; 5.245  ; 5.245  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad   ; 5.799  ; 5.799  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad   ; 5.474  ; 5.474  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad   ; 4.636  ; 4.636  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad   ; 5.470  ; 5.470  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad   ; 6.785  ; 6.785  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad   ; 5.882  ; 5.882  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad   ; 4.614  ; 4.614  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad   ; 5.090  ; 5.090  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad   ; 5.698  ; 5.698  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad   ; 5.382  ; 5.382  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad   ; 6.056  ; 6.056  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad   ; 5.329  ; 5.329  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad   ; 6.785  ; 6.785  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad   ; 5.330  ; 5.330  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad   ; 6.357  ; 6.357  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad   ; 4.961  ; 4.961  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad   ; 4.903  ; 4.903  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad   ; 5.778  ; 5.778  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad   ; 5.454  ; 5.454  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad   ; 6.357  ; 6.357  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad   ; 5.404  ; 5.404  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad   ; 5.731  ; 5.731  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad   ; 5.601  ; 5.601  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; fl_d_pad[*]       ; clk_25mhz_pad   ; 0.863  ; 0.863  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[0]      ; clk_25mhz_pad   ; 0.647  ; 0.647  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[1]      ; clk_25mhz_pad   ; 0.863  ; 0.863  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[2]      ; clk_25mhz_pad   ; 0.535  ; 0.535  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[3]      ; clk_25mhz_pad   ; 0.104  ; 0.104  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[4]      ; clk_25mhz_pad   ; -0.226 ; -0.226 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[5]      ; clk_25mhz_pad   ; -0.390 ; -0.390 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[6]      ; clk_25mhz_pad   ; 0.004  ; 0.004  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[7]      ; clk_25mhz_pad   ; -0.078 ; -0.078 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad   ; 5.880  ; 5.880  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad   ; 5.718  ; 5.718  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad   ; 5.753  ; 5.753  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad   ; 5.880  ; 5.880  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad   ; 5.586  ; 5.586  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad   ; 5.282  ; 5.282  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad   ; 4.474  ; 4.474  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_add1_pad      ; clk_25mhz_pad   ; 4.778  ; 4.778  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad   ; 5.987  ; 5.987  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad   ; 5.832  ; 5.832  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad   ; 5.890  ; 5.890  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad   ; 5.759  ; 5.759  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad   ; 5.459  ; 5.459  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad   ; 5.987  ; 5.987  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad   ; 5.471  ; 5.471  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; add_pad[*]        ; start_cycle_pad ; 5.133  ; 5.133  ; Rise       ; start_cycle_pad                        ;
;  add_pad[0]       ; start_cycle_pad ; 0.712  ; 0.712  ; Rise       ; start_cycle_pad                        ;
;  add_pad[1]       ; start_cycle_pad ; 4.747  ; 4.747  ; Rise       ; start_cycle_pad                        ;
;  add_pad[2]       ; start_cycle_pad ; 4.898  ; 4.898  ; Rise       ; start_cycle_pad                        ;
;  add_pad[3]       ; start_cycle_pad ; 5.133  ; 5.133  ; Rise       ; start_cycle_pad                        ;
; bd_pad[*]         ; start_cycle_pad ; 2.532  ; 2.532  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[0]        ; start_cycle_pad ; 1.090  ; 1.090  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[1]        ; start_cycle_pad ; 1.523  ; 1.523  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[2]        ; start_cycle_pad ; 1.739  ; 1.739  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[3]        ; start_cycle_pad ; 2.532  ; 2.532  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[4]        ; start_cycle_pad ; 1.063  ; 1.063  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[5]        ; start_cycle_pad ; 1.821  ; 1.821  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[6]        ; start_cycle_pad ; 1.787  ; 1.787  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[7]        ; start_cycle_pad ; 1.219  ; 1.219  ; Rise       ; start_cycle_pad                        ;
; fl_d_pad[*]       ; start_cycle_pad ; 1.635  ; 1.635  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[0]      ; start_cycle_pad ; 1.620  ; 1.620  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[1]      ; start_cycle_pad ; 1.635  ; 1.635  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[2]      ; start_cycle_pad ; 1.152  ; 1.152  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[3]      ; start_cycle_pad ; 1.076  ; 1.076  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[4]      ; start_cycle_pad ; 0.746  ; 0.746  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[5]      ; start_cycle_pad ; 0.929  ; 0.929  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[7]      ; start_cycle_pad ; 1.033  ; 1.033  ; Rise       ; start_cycle_pad                        ;
; isa_add1_pad      ; start_cycle_pad ; 5.918  ; 5.918  ; Rise       ; start_cycle_pad                        ;
; isa_add11_pad     ; start_cycle_pad ; 5.592  ; 5.592  ; Rise       ; start_cycle_pad                        ;
; isa_add12_pad     ; start_cycle_pad ; 5.501  ; 5.501  ; Rise       ; start_cycle_pad                        ;
; isa_add14_pad     ; start_cycle_pad ; 5.559  ; 5.559  ; Rise       ; start_cycle_pad                        ;
; isa_add15_pad     ; start_cycle_pad ; 5.534  ; 5.534  ; Rise       ; start_cycle_pad                        ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+
; Data Port         ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+
; bd_pad[*]         ; clk_25mhz_pad   ; 0.059  ; 0.059  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[0]        ; clk_25mhz_pad   ; -0.216 ; -0.216 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[1]        ; clk_25mhz_pad   ; 0.059  ; 0.059  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[2]        ; clk_25mhz_pad   ; -0.501 ; -0.501 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[3]        ; clk_25mhz_pad   ; -0.295 ; -0.295 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[4]        ; clk_25mhz_pad   ; -0.187 ; -0.187 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[5]        ; clk_25mhz_pad   ; -0.583 ; -0.583 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[6]        ; clk_25mhz_pad   ; -0.748 ; -0.748 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[7]        ; clk_25mhz_pad   ; -0.169 ; -0.169 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; blue_pad[*]       ; clk_25mhz_pad   ; -4.370 ; -4.370 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad   ; -4.979 ; -4.979 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad   ; -5.533 ; -5.533 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad   ; -5.208 ; -5.208 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad   ; -4.370 ; -4.370 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad   ; -5.204 ; -5.204 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad   ; -4.348 ; -4.348 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad   ; -5.616 ; -5.616 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad   ; -4.348 ; -4.348 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad   ; -4.824 ; -4.824 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad   ; -5.432 ; -5.432 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad   ; -5.116 ; -5.116 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad   ; -5.790 ; -5.790 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad   ; -5.063 ; -5.063 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad   ; -6.519 ; -6.519 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad   ; -5.064 ; -5.064 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad   ; -4.637 ; -4.637 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad   ; -4.695 ; -4.695 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad   ; -4.637 ; -4.637 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad   ; -5.512 ; -5.512 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad   ; -5.188 ; -5.188 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad   ; -6.091 ; -6.091 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad   ; -5.138 ; -5.138 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad   ; -5.465 ; -5.465 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad   ; -5.335 ; -5.335 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; fl_d_pad[*]       ; clk_25mhz_pad   ; 0.656  ; 0.656  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[0]      ; clk_25mhz_pad   ; -0.381 ; -0.381 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[1]      ; clk_25mhz_pad   ; -0.597 ; -0.597 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[2]      ; clk_25mhz_pad   ; -0.269 ; -0.269 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[3]      ; clk_25mhz_pad   ; 0.162  ; 0.162  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[4]      ; clk_25mhz_pad   ; 0.492  ; 0.492  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[5]      ; clk_25mhz_pad   ; 0.656  ; 0.656  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[6]      ; clk_25mhz_pad   ; 0.262  ; 0.262  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[7]      ; clk_25mhz_pad   ; 0.344  ; 0.344  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad   ; -5.016 ; -5.016 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad   ; -5.452 ; -5.452 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad   ; -5.487 ; -5.487 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad   ; -5.614 ; -5.614 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad   ; -5.320 ; -5.320 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad   ; -5.016 ; -5.016 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad   ; -4.208 ; -4.208 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_add1_pad      ; clk_25mhz_pad   ; -4.512 ; -4.512 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad   ; -5.193 ; -5.193 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad   ; -5.566 ; -5.566 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad   ; -5.624 ; -5.624 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad   ; -5.493 ; -5.493 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad   ; -5.193 ; -5.193 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad   ; -5.721 ; -5.721 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad   ; -5.205 ; -5.205 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; add_pad[*]        ; start_cycle_pad ; -0.446 ; -0.446 ; Rise       ; start_cycle_pad                        ;
;  add_pad[0]       ; start_cycle_pad ; -0.446 ; -0.446 ; Rise       ; start_cycle_pad                        ;
;  add_pad[1]       ; start_cycle_pad ; -4.481 ; -4.481 ; Rise       ; start_cycle_pad                        ;
;  add_pad[2]       ; start_cycle_pad ; -4.632 ; -4.632 ; Rise       ; start_cycle_pad                        ;
;  add_pad[3]       ; start_cycle_pad ; -4.867 ; -4.867 ; Rise       ; start_cycle_pad                        ;
; bd_pad[*]         ; start_cycle_pad ; -0.797 ; -0.797 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[0]        ; start_cycle_pad ; -0.824 ; -0.824 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[1]        ; start_cycle_pad ; -1.257 ; -1.257 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[2]        ; start_cycle_pad ; -1.473 ; -1.473 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[3]        ; start_cycle_pad ; -2.266 ; -2.266 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[4]        ; start_cycle_pad ; -0.797 ; -0.797 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[5]        ; start_cycle_pad ; -1.555 ; -1.555 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[6]        ; start_cycle_pad ; -1.521 ; -1.521 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[7]        ; start_cycle_pad ; -0.953 ; -0.953 ; Rise       ; start_cycle_pad                        ;
; fl_d_pad[*]       ; start_cycle_pad ; -0.480 ; -0.480 ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[0]      ; start_cycle_pad ; -1.354 ; -1.354 ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[1]      ; start_cycle_pad ; -1.369 ; -1.369 ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[2]      ; start_cycle_pad ; -0.886 ; -0.886 ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[3]      ; start_cycle_pad ; -0.810 ; -0.810 ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[4]      ; start_cycle_pad ; -0.480 ; -0.480 ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[5]      ; start_cycle_pad ; -0.663 ; -0.663 ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[7]      ; start_cycle_pad ; -0.767 ; -0.767 ; Rise       ; start_cycle_pad                        ;
; isa_add1_pad      ; start_cycle_pad ; -5.652 ; -5.652 ; Rise       ; start_cycle_pad                        ;
; isa_add11_pad     ; start_cycle_pad ; -5.326 ; -5.326 ; Rise       ; start_cycle_pad                        ;
; isa_add12_pad     ; start_cycle_pad ; -5.235 ; -5.235 ; Rise       ; start_cycle_pad                        ;
; isa_add14_pad     ; start_cycle_pad ; -5.293 ; -5.293 ; Rise       ; start_cycle_pad                        ;
; isa_add15_pad     ; start_cycle_pad ; -5.268 ; -5.268 ; Rise       ; start_cycle_pad                        ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-------------------+---------------+--------+--------+------------+----------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------+---------------+--------+--------+------------+----------------------------------------+
; bd_pad[*]         ; clk_25mhz_pad ; 11.555 ; 11.555 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[0]        ; clk_25mhz_pad ; 11.131 ; 11.131 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[1]        ; clk_25mhz_pad ; 10.387 ; 10.387 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[2]        ; clk_25mhz_pad ; 10.943 ; 10.943 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[3]        ; clk_25mhz_pad ; 11.207 ; 11.207 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[4]        ; clk_25mhz_pad ; 11.463 ; 11.463 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[5]        ; clk_25mhz_pad ; 11.555 ; 11.555 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[6]        ; clk_25mhz_pad ; 10.308 ; 10.308 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[7]        ; clk_25mhz_pad ; 10.888 ; 10.888 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; blue_pad[*]       ; clk_25mhz_pad ; 9.545  ; 9.545  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad ; 8.608  ; 8.608  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad ; 9.525  ; 9.525  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad ; 9.545  ; 9.545  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad ; 9.230  ; 9.230  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad ; 8.961  ; 8.961  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; clk_75mhz_pad     ; clk_25mhz_pad ; 7.016  ;        ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad ; 10.639 ; 10.639 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad ; 9.558  ; 9.558  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad ; 8.773  ; 8.773  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad ; 9.125  ; 9.125  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad ; 9.247  ; 9.247  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad ; 9.559  ; 9.559  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad ; 9.567  ; 9.567  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad ; 10.243 ; 10.243 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad ; 10.219 ; 10.219 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad ; 10.639 ; 10.639 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad ; 10.660 ; 10.660 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad ; 8.777  ; 8.777  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad ; 9.126  ; 9.126  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad ; 9.150  ; 9.150  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad ; 9.580  ; 9.580  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad ; 9.561  ; 9.561  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad ; 9.937  ; 9.937  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad ; 10.655 ; 10.655 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad ; 10.660 ; 10.660 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; fl_d_pad[*]       ; clk_25mhz_pad ; 11.141 ; 11.141 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[0]      ; clk_25mhz_pad ; 10.710 ; 10.710 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[1]      ; clk_25mhz_pad ; 11.141 ; 11.141 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[2]      ; clk_25mhz_pad ; 9.676  ; 9.676  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[3]      ; clk_25mhz_pad ; 10.036 ; 10.036 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[4]      ; clk_25mhz_pad ; 9.623  ; 9.623  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[5]      ; clk_25mhz_pad ; 9.623  ; 9.623  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[6]      ; clk_25mhz_pad ; 9.961  ; 9.961  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[7]      ; clk_25mhz_pad ; 9.261  ; 9.261  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad ; 9.541  ; 9.541  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad ; 9.324  ; 9.324  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad ; 9.515  ; 9.515  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad ; 9.541  ; 9.541  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad ; 8.979  ; 8.979  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad ; 8.916  ; 8.916  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad ; 9.485  ; 9.485  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_wait_pad      ; clk_25mhz_pad ; 10.291 ; 10.291 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad ; 9.480  ; 9.480  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad ; 9.001  ; 9.001  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad ; 8.993  ; 8.993  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad ; 9.181  ; 9.181  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad ; 9.176  ; 9.176  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad ; 9.480  ; 9.480  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; sdram_clk_pad     ; clk_25mhz_pad ; 8.526  ;        ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad ; 9.927  ; 9.927  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; clk_75mhz_pad     ; clk_25mhz_pad ;        ; 7.016  ; Fall       ; clkgencore|altpll_component|pll|clk[1] ;
; sdram_clk_pad     ; clk_25mhz_pad ;        ; 8.526  ; Fall       ; clkgencore|altpll_component|pll|clk[1] ;
+-------------------+---------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-------------------+---------------+--------+--------+------------+----------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------+---------------+--------+--------+------------+----------------------------------------+
; bd_pad[*]         ; clk_25mhz_pad ; 10.308 ; 10.308 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[0]        ; clk_25mhz_pad ; 11.131 ; 11.131 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[1]        ; clk_25mhz_pad ; 10.387 ; 10.387 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[2]        ; clk_25mhz_pad ; 10.943 ; 10.943 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[3]        ; clk_25mhz_pad ; 11.207 ; 11.207 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[4]        ; clk_25mhz_pad ; 11.463 ; 11.463 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[5]        ; clk_25mhz_pad ; 11.555 ; 11.555 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[6]        ; clk_25mhz_pad ; 10.308 ; 10.308 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[7]        ; clk_25mhz_pad ; 10.888 ; 10.888 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; blue_pad[*]       ; clk_25mhz_pad ; 8.608  ; 8.608  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad ; 8.608  ; 8.608  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad ; 9.525  ; 9.525  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad ; 9.545  ; 9.545  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad ; 9.230  ; 9.230  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad ; 8.961  ; 8.961  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; clk_75mhz_pad     ; clk_25mhz_pad ; 7.016  ;        ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad ; 8.773  ; 8.773  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad ; 9.558  ; 9.558  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad ; 8.773  ; 8.773  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad ; 9.125  ; 9.125  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad ; 9.247  ; 9.247  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad ; 9.559  ; 9.559  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad ; 9.567  ; 9.567  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad ; 10.243 ; 10.243 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad ; 10.219 ; 10.219 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad ; 10.639 ; 10.639 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad ; 8.777  ; 8.777  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad ; 8.777  ; 8.777  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad ; 9.126  ; 9.126  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad ; 9.150  ; 9.150  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad ; 9.580  ; 9.580  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad ; 9.561  ; 9.561  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad ; 9.937  ; 9.937  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad ; 10.655 ; 10.655 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad ; 10.660 ; 10.660 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; fl_d_pad[*]       ; clk_25mhz_pad ; 9.261  ; 9.261  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[0]      ; clk_25mhz_pad ; 10.710 ; 10.710 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[1]      ; clk_25mhz_pad ; 11.141 ; 11.141 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[2]      ; clk_25mhz_pad ; 9.676  ; 9.676  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[3]      ; clk_25mhz_pad ; 10.036 ; 10.036 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[4]      ; clk_25mhz_pad ; 9.623  ; 9.623  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[5]      ; clk_25mhz_pad ; 9.623  ; 9.623  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[6]      ; clk_25mhz_pad ; 9.961  ; 9.961  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[7]      ; clk_25mhz_pad ; 9.261  ; 9.261  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad ; 8.916  ; 8.916  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad ; 9.324  ; 9.324  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad ; 9.515  ; 9.515  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad ; 9.541  ; 9.541  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad ; 8.979  ; 8.979  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad ; 8.916  ; 8.916  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad ; 9.485  ; 9.485  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_wait_pad      ; clk_25mhz_pad ; 10.291 ; 10.291 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad ; 8.993  ; 8.993  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad ; 9.001  ; 9.001  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad ; 8.993  ; 8.993  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad ; 9.181  ; 9.181  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad ; 9.176  ; 9.176  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad ; 9.480  ; 9.480  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; sdram_clk_pad     ; clk_25mhz_pad ; 8.526  ;        ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad ; 9.927  ; 9.927  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; clk_75mhz_pad     ; clk_25mhz_pad ;        ; 7.016  ; Fall       ; clkgencore|altpll_component|pll|clk[1] ;
; sdram_clk_pad     ; clk_25mhz_pad ;        ; 8.526  ; Fall       ; clkgencore|altpll_component|pll|clk[1] ;
+-------------------+---------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------------+-----------------+--------+------+------------+----------------------------------------+
; Data Port         ; Clock Port      ; Rise   ; Fall ; Clock Edge ; Clock Reference                        ;
+-------------------+-----------------+--------+------+------------+----------------------------------------+
; bd_pad[*]         ; bd_oe_pad       ; 8.135  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 8.135  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 9.669  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 8.560  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 8.568  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 8.576  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 8.576  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 8.566  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 8.556  ;      ; Rise       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 8.560  ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 10.052 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 8.560  ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 9.231  ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 9.669  ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 10.384 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 9.656  ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 9.221  ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 10.374 ;      ; Rise       ; bd_oe_pad                              ;
; bd_pad[*]         ; bd_oe_pad       ; 8.135  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 8.135  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 9.669  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 8.560  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 8.568  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 8.576  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 8.576  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 8.566  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 8.556  ;      ; Fall       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 8.560  ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 10.052 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 8.560  ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 9.231  ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 9.669  ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 10.384 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 9.656  ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 9.221  ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 10.374 ;      ; Fall       ; bd_oe_pad                              ;
; blue_pad[*]       ; clk_25mhz_pad   ; 8.576  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad   ; 8.576  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad   ; 9.526  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad   ; 9.195  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad   ; 9.345  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad   ; 9.255  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad   ; 8.438  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad   ; 9.166  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad   ; 8.438  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad   ; 8.810  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad   ; 8.802  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad   ; 9.489  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad   ; 9.525  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad   ; 9.885  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad   ; 10.093 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad   ; 10.673 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad   ; 8.444  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad   ; 8.444  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad   ; 9.131  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad   ; 9.504  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad   ; 9.508  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad   ; 9.555  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad   ; 9.553  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad   ; 10.616 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad   ; 10.584 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad   ; 8.866  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad   ; 9.525  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad   ; 9.512  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad   ; 9.544  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad   ; 8.866  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad   ; 9.299  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad   ; 9.298  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad   ; 8.965  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad   ; 8.965  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad   ; 9.269  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad   ; 9.159  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad   ; 9.295  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad   ; 9.313  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad   ; 9.899  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_wait_pad      ; ep93xx_end_q    ; 8.288  ;      ; Rise       ; ep93xx_end_q                           ;
; bd_pad[*]         ; start_cycle_pad ; 9.891  ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[0]        ; start_cycle_pad ; 9.891  ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[1]        ; start_cycle_pad ; 11.425 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[2]        ; start_cycle_pad ; 10.316 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[3]        ; start_cycle_pad ; 10.324 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[4]        ; start_cycle_pad ; 10.332 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[5]        ; start_cycle_pad ; 10.332 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[6]        ; start_cycle_pad ; 10.322 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[7]        ; start_cycle_pad ; 10.312 ;      ; Rise       ; start_cycle_pad                        ;
; fl_d_pad[*]       ; start_cycle_pad ; 10.316 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[0]      ; start_cycle_pad ; 11.808 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[1]      ; start_cycle_pad ; 10.316 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[2]      ; start_cycle_pad ; 10.987 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[3]      ; start_cycle_pad ; 11.425 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[4]      ; start_cycle_pad ; 12.140 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[5]      ; start_cycle_pad ; 11.412 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[6]      ; start_cycle_pad ; 10.977 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[7]      ; start_cycle_pad ; 12.130 ;      ; Rise       ; start_cycle_pad                        ;
+-------------------+-----------------+--------+------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------------+-----------------+--------+------+------------+----------------------------------------+
; Data Port         ; Clock Port      ; Rise   ; Fall ; Clock Edge ; Clock Reference                        ;
+-------------------+-----------------+--------+------+------------+----------------------------------------+
; bd_pad[*]         ; bd_oe_pad       ; 8.135  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 8.135  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 9.669  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 8.560  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 8.568  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 8.576  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 8.576  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 8.566  ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 8.556  ;      ; Rise       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 8.560  ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 10.052 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 8.560  ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 9.231  ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 9.669  ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 10.384 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 9.656  ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 9.221  ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 10.374 ;      ; Rise       ; bd_oe_pad                              ;
; bd_pad[*]         ; bd_oe_pad       ; 8.135  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 8.135  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 9.669  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 8.560  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 8.568  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 8.576  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 8.576  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 8.566  ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 8.556  ;      ; Fall       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 8.560  ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 10.052 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 8.560  ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 9.231  ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 9.669  ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 10.384 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 9.656  ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 9.221  ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 10.374 ;      ; Fall       ; bd_oe_pad                              ;
; blue_pad[*]       ; clk_25mhz_pad   ; 8.576  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad   ; 8.576  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad   ; 9.526  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad   ; 9.195  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad   ; 9.345  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad   ; 9.255  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad   ; 8.438  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad   ; 9.166  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad   ; 8.438  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad   ; 8.810  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad   ; 8.802  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad   ; 9.489  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad   ; 9.525  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad   ; 9.885  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad   ; 10.093 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad   ; 10.673 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad   ; 8.444  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad   ; 8.444  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad   ; 9.131  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad   ; 9.504  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad   ; 9.508  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad   ; 9.555  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad   ; 9.553  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad   ; 10.616 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad   ; 10.584 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad   ; 8.866  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad   ; 9.525  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad   ; 9.512  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad   ; 9.544  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad   ; 8.866  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad   ; 9.299  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad   ; 9.298  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad   ; 8.965  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad   ; 8.965  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad   ; 9.269  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad   ; 9.159  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad   ; 9.295  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad   ; 9.313  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad   ; 9.899  ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_wait_pad      ; ep93xx_end_q    ; 8.288  ;      ; Rise       ; ep93xx_end_q                           ;
; bd_pad[*]         ; start_cycle_pad ; 9.339  ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[0]        ; start_cycle_pad ; 9.339  ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[1]        ; start_cycle_pad ; 10.873 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[2]        ; start_cycle_pad ; 9.764  ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[3]        ; start_cycle_pad ; 9.772  ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[4]        ; start_cycle_pad ; 9.780  ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[5]        ; start_cycle_pad ; 9.780  ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[6]        ; start_cycle_pad ; 9.770  ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[7]        ; start_cycle_pad ; 9.760  ;      ; Rise       ; start_cycle_pad                        ;
; fl_d_pad[*]       ; start_cycle_pad ; 9.764  ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[0]      ; start_cycle_pad ; 11.256 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[1]      ; start_cycle_pad ; 9.764  ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[2]      ; start_cycle_pad ; 10.435 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[3]      ; start_cycle_pad ; 10.873 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[4]      ; start_cycle_pad ; 11.588 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[5]      ; start_cycle_pad ; 10.860 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[6]      ; start_cycle_pad ; 10.425 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[7]      ; start_cycle_pad ; 11.578 ;      ; Rise       ; start_cycle_pad                        ;
+-------------------+-----------------+--------+------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+-------------------+-----------------+-----------+-----------+------------+----------------------------------------+
; Data Port         ; Clock Port      ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                        ;
+-------------------+-----------------+-----------+-----------+------------+----------------------------------------+
; bd_pad[*]         ; bd_oe_pad       ; 8.135     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 8.135     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 9.669     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 8.560     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 8.568     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 8.576     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 8.576     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 8.566     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 8.556     ;           ; Rise       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 8.560     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 10.052    ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 8.560     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 9.231     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 9.669     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 10.384    ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 9.656     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 9.221     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 10.374    ;           ; Rise       ; bd_oe_pad                              ;
; bd_pad[*]         ; bd_oe_pad       ; 8.135     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 8.135     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 9.669     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 8.560     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 8.568     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 8.576     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 8.576     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 8.566     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 8.556     ;           ; Fall       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 8.560     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 10.052    ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 8.560     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 9.231     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 9.669     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 10.384    ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 9.656     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 9.221     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 10.374    ;           ; Fall       ; bd_oe_pad                              ;
; blue_pad[*]       ; clk_25mhz_pad   ; 8.576     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad   ; 8.576     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad   ; 9.526     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad   ; 9.195     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad   ; 9.345     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad   ; 9.255     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad   ; 8.438     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad   ; 9.166     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad   ; 8.438     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad   ; 8.810     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad   ; 8.802     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad   ; 9.489     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad   ; 9.525     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad   ; 9.885     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad   ; 10.093    ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad   ; 10.673    ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad   ; 8.444     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad   ; 8.444     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad   ; 9.131     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad   ; 9.504     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad   ; 9.508     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad   ; 9.555     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad   ; 9.553     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad   ; 10.616    ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad   ; 10.584    ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad   ; 8.866     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad   ; 9.525     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad   ; 9.512     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad   ; 9.544     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad   ; 8.866     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad   ; 9.299     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad   ; 9.298     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad   ; 8.965     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad   ; 8.965     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad   ; 9.269     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad   ; 9.159     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad   ; 9.295     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad   ; 9.313     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad   ; 9.899     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_wait_pad      ; ep93xx_end_q    ; 8.288     ;           ; Rise       ; ep93xx_end_q                           ;
; bd_pad[*]         ; start_cycle_pad ; 9.891     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[0]        ; start_cycle_pad ; 9.891     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[1]        ; start_cycle_pad ; 11.425    ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[2]        ; start_cycle_pad ; 10.316    ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[3]        ; start_cycle_pad ; 10.324    ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[4]        ; start_cycle_pad ; 10.332    ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[5]        ; start_cycle_pad ; 10.332    ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[6]        ; start_cycle_pad ; 10.322    ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[7]        ; start_cycle_pad ; 10.312    ;           ; Rise       ; start_cycle_pad                        ;
; fl_d_pad[*]       ; start_cycle_pad ; 10.316    ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[0]      ; start_cycle_pad ; 11.808    ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[1]      ; start_cycle_pad ; 10.316    ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[2]      ; start_cycle_pad ; 10.987    ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[3]      ; start_cycle_pad ; 11.425    ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[4]      ; start_cycle_pad ; 12.140    ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[5]      ; start_cycle_pad ; 11.412    ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[6]      ; start_cycle_pad ; 10.977    ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[7]      ; start_cycle_pad ; 12.130    ;           ; Rise       ; start_cycle_pad                        ;
+-------------------+-----------------+-----------+-----------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+-------------------+-----------------+-----------+-----------+------------+----------------------------------------+
; Data Port         ; Clock Port      ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                        ;
+-------------------+-----------------+-----------+-----------+------------+----------------------------------------+
; bd_pad[*]         ; bd_oe_pad       ; 8.135     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 8.135     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 9.669     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 8.560     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 8.568     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 8.576     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 8.576     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 8.566     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 8.556     ;           ; Rise       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 8.560     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 10.052    ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 8.560     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 9.231     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 9.669     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 10.384    ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 9.656     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 9.221     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 10.374    ;           ; Rise       ; bd_oe_pad                              ;
; bd_pad[*]         ; bd_oe_pad       ; 8.135     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 8.135     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 9.669     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 8.560     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 8.568     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 8.576     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 8.576     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 8.566     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 8.556     ;           ; Fall       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 8.560     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 10.052    ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 8.560     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 9.231     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 9.669     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 10.384    ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 9.656     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 9.221     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 10.374    ;           ; Fall       ; bd_oe_pad                              ;
; blue_pad[*]       ; clk_25mhz_pad   ; 8.576     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad   ; 8.576     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad   ; 9.526     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad   ; 9.195     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad   ; 9.345     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad   ; 9.255     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad   ; 8.438     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad   ; 9.166     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad   ; 8.438     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad   ; 8.810     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad   ; 8.802     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad   ; 9.489     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad   ; 9.525     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad   ; 9.885     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad   ; 10.093    ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad   ; 10.673    ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad   ; 8.444     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad   ; 8.444     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad   ; 9.131     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad   ; 9.504     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad   ; 9.508     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad   ; 9.555     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad   ; 9.553     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad   ; 10.616    ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad   ; 10.584    ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad   ; 8.866     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad   ; 9.525     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad   ; 9.512     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad   ; 9.544     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad   ; 8.866     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad   ; 9.299     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad   ; 9.298     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad   ; 8.965     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad   ; 8.965     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad   ; 9.269     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad   ; 9.159     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad   ; 9.295     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad   ; 9.313     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad   ; 9.899     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_wait_pad      ; ep93xx_end_q    ; 8.288     ;           ; Rise       ; ep93xx_end_q                           ;
; bd_pad[*]         ; start_cycle_pad ; 9.339     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[0]        ; start_cycle_pad ; 9.339     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[1]        ; start_cycle_pad ; 10.873    ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[2]        ; start_cycle_pad ; 9.764     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[3]        ; start_cycle_pad ; 9.772     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[4]        ; start_cycle_pad ; 9.780     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[5]        ; start_cycle_pad ; 9.780     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[6]        ; start_cycle_pad ; 9.770     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[7]        ; start_cycle_pad ; 9.760     ;           ; Rise       ; start_cycle_pad                        ;
; fl_d_pad[*]       ; start_cycle_pad ; 9.764     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[0]      ; start_cycle_pad ; 11.256    ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[1]      ; start_cycle_pad ; 9.764     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[2]      ; start_cycle_pad ; 10.435    ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[3]      ; start_cycle_pad ; 10.873    ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[4]      ; start_cycle_pad ; 11.588    ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[5]      ; start_cycle_pad ; 10.860    ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[6]      ; start_cycle_pad ; 10.425    ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[7]      ; start_cycle_pad ; 11.578    ;           ; Rise       ; start_cycle_pad                        ;
+-------------------+-----------------+-----------+-----------+------------+----------------------------------------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clkgencore|altpll_component|pll|clk[1] ; -1.756 ; -166.471      ;
; bd_oe_pad                              ; 0.059  ; 0.000         ;
; start_cycle_pad                        ; 0.665  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clkgencore|altpll_component|pll|clk[1] ; -1.265 ; -2.134        ;
; start_cycle_pad                        ; -0.541 ; -0.541        ;
; bd_oe_pad                              ; 0.215  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------+
; Fast Model Recovery Summary              ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; ep93xx_end_q    ; -0.336 ; -0.336        ;
; start_cycle_pad ; 1.200  ; 0.000         ;
; bd_oe_pad       ; 1.217  ; 0.000         ;
+-----------------+--------+---------------+


+------------------------------------------+
; Fast Model Removal Summary               ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; bd_oe_pad       ; -0.837 ; -1.674        ;
; start_cycle_pad ; -0.820 ; -0.820        ;
; ep93xx_end_q    ; 0.716  ; 0.000         ;
+-----------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; start_cycle_pad                        ; -1.380 ; -26.380       ;
; bd_oe_pad                              ; -1.380 ; -3.380        ;
; ep93xx_end_q                           ; -0.500 ; -1.000        ;
; clkgencore|altpll_component|pll|clk[1] ; 5.666  ; 0.000         ;
; clk_25mhz_pad                          ; 20.000 ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clkgencore|altpll_component|pll|clk[1]'                                                                                                                 ;
+--------+--------------------+------------------------------------------+-----------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                  ; Launch Clock    ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------------------------------------+-----------------+----------------------------------------+--------------+------------+------------+
; -1.756 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[12] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.559      ; 2.348      ;
; -1.753 ; ep93xx_address[20] ; ts7300_usercore:usercore|misc_enable[1]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.565      ; 2.351      ;
; -1.753 ; ep93xx_address[20] ; ts7300_usercore:usercore|misc_enable[2]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.565      ; 2.351      ;
; -1.753 ; ep93xx_address[20] ; ts7300_usercore:usercore|misc_enable[3]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.565      ; 2.351      ;
; -1.753 ; ep93xx_address[20] ; ts7300_usercore:usercore|misc_enable[0]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.565      ; 2.351      ;
; -1.715 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[14] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.314      ;
; -1.711 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[2]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.571      ; 2.315      ;
; -1.711 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[14]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.571      ; 2.315      ;
; -1.711 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[4]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.571      ; 2.315      ;
; -1.711 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[10]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.316      ;
; -1.711 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[11]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.571      ; 2.315      ;
; -1.711 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[13]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.571      ; 2.315      ;
; -1.711 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[12]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.571      ; 2.315      ;
; -1.711 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[8]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.571      ; 2.315      ;
; -1.711 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[0]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.316      ;
; -1.701 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[10]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.306      ;
; -1.701 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[11]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.306      ;
; -1.701 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[13]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.306      ;
; -1.701 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[0]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.306      ;
; -1.665 ; ep93xx_address[17] ; ts7300_usercore:usercore|dio2_enable[12] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.560      ; 2.258      ;
; -1.662 ; ep93xx_address[17] ; ts7300_usercore:usercore|misc_enable[1]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.261      ;
; -1.662 ; ep93xx_address[17] ; ts7300_usercore:usercore|misc_enable[2]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.261      ;
; -1.662 ; ep93xx_address[17] ; ts7300_usercore:usercore|misc_enable[3]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.261      ;
; -1.662 ; ep93xx_address[17] ; ts7300_usercore:usercore|misc_enable[0]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.261      ;
; -1.657 ; ep93xx_address[9]  ; ts7300_usercore:usercore|dio2_enable[12] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.560      ; 2.250      ;
; -1.654 ; ep93xx_address[9]  ; ts7300_usercore:usercore|misc_enable[1]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.253      ;
; -1.654 ; ep93xx_address[9]  ; ts7300_usercore:usercore|misc_enable[2]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.253      ;
; -1.654 ; ep93xx_address[9]  ; ts7300_usercore:usercore|misc_enable[3]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.253      ;
; -1.654 ; ep93xx_address[9]  ; ts7300_usercore:usercore|misc_enable[0]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.253      ;
; -1.639 ; ep93xx_address[10] ; ts7300_usercore:usercore|dio2_enable[12] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.560      ; 2.232      ;
; -1.636 ; ep93xx_address[10] ; ts7300_usercore:usercore|misc_enable[1]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.235      ;
; -1.636 ; ep93xx_address[10] ; ts7300_usercore:usercore|misc_enable[2]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.235      ;
; -1.636 ; ep93xx_address[10] ; ts7300_usercore:usercore|misc_enable[3]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.235      ;
; -1.636 ; ep93xx_address[10] ; ts7300_usercore:usercore|misc_enable[0]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.235      ;
; -1.624 ; ep93xx_address[17] ; ts7300_usercore:usercore|dio2_enable[14] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.224      ;
; -1.623 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[5]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.570      ; 2.226      ;
; -1.623 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[4]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.570      ; 2.226      ;
; -1.623 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[10] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.570      ; 2.226      ;
; -1.623 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[11] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.570      ; 2.226      ;
; -1.623 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[13] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.570      ; 2.226      ;
; -1.623 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[7]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.570      ; 2.226      ;
; -1.623 ; ep93xx_address[20] ; ts7300_usercore:usercore|dio2_enable[6]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.570      ; 2.226      ;
; -1.620 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[2]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.225      ;
; -1.620 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[14]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.225      ;
; -1.620 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[4]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.225      ;
; -1.620 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[10]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.573      ; 2.226      ;
; -1.620 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[11]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.225      ;
; -1.620 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[13]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.225      ;
; -1.620 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[12]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.225      ;
; -1.620 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[8]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.225      ;
; -1.620 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_enable[0]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.573      ; 2.226      ;
; -1.617 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[3]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.564      ; 2.214      ;
; -1.616 ; ep93xx_address[9]  ; ts7300_usercore:usercore|dio2_enable[14] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.216      ;
; -1.615 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[1]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.215      ;
; -1.615 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[5]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.215      ;
; -1.615 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[9]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.215      ;
; -1.615 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[7]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.215      ;
; -1.615 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_enable[6]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.215      ;
; -1.614 ; ep93xx_address[6]  ; ts7300_usercore:usercore|dio2_enable[12] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.560      ; 2.207      ;
; -1.612 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[2]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.217      ;
; -1.612 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[14]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.217      ;
; -1.612 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[4]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.217      ;
; -1.612 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[10]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.573      ; 2.218      ;
; -1.612 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[11]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.217      ;
; -1.612 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[13]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.217      ;
; -1.612 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[12]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.217      ;
; -1.612 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[8]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.572      ; 2.217      ;
; -1.612 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_enable[0]   ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.573      ; 2.218      ;
; -1.611 ; ep93xx_address[6]  ; ts7300_usercore:usercore|misc_enable[1]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.210      ;
; -1.611 ; ep93xx_address[6]  ; ts7300_usercore:usercore|misc_enable[2]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.210      ;
; -1.611 ; ep93xx_address[6]  ; ts7300_usercore:usercore|misc_enable[3]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.210      ;
; -1.611 ; ep93xx_address[6]  ; ts7300_usercore:usercore|misc_enable[0]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.566      ; 2.210      ;
; -1.610 ; ep93xx_address[18] ; ts7300_usercore:usercore|dio2_enable[12] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.559      ; 2.202      ;
; -1.610 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_reg[10]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.573      ; 2.216      ;
; -1.610 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_reg[11]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.573      ; 2.216      ;
; -1.610 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_reg[13]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.573      ; 2.216      ;
; -1.610 ; ep93xx_address[17] ; ts7300_usercore:usercore|vga_reg[0]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.573      ; 2.216      ;
; -1.607 ; ep93xx_address[13] ; ts7300_usercore:usercore|dio2_enable[12] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.561      ; 2.201      ;
; -1.607 ; ep93xx_address[18] ; ts7300_usercore:usercore|misc_enable[1]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.565      ; 2.205      ;
; -1.607 ; ep93xx_address[18] ; ts7300_usercore:usercore|misc_enable[2]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.565      ; 2.205      ;
; -1.607 ; ep93xx_address[18] ; ts7300_usercore:usercore|misc_enable[3]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.565      ; 2.205      ;
; -1.607 ; ep93xx_address[18] ; ts7300_usercore:usercore|misc_enable[0]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.565      ; 2.205      ;
; -1.604 ; ep93xx_address[13] ; ts7300_usercore:usercore|misc_enable[1]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.204      ;
; -1.604 ; ep93xx_address[13] ; ts7300_usercore:usercore|misc_enable[2]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.204      ;
; -1.604 ; ep93xx_address[13] ; ts7300_usercore:usercore|misc_enable[3]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.204      ;
; -1.604 ; ep93xx_address[13] ; ts7300_usercore:usercore|misc_enable[0]  ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.204      ;
; -1.604 ; ep93xx_address[5]  ; ts7300_usercore:usercore|dio2_enable[12] ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.560      ; 2.197      ;
; -1.603 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[1]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.203      ;
; -1.603 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[2]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.203      ;
; -1.603 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[5]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.203      ;
; -1.603 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[14]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.203      ;
; -1.603 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[3]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.203      ;
; -1.603 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[4]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.203      ;
; -1.603 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[12]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.203      ;
; -1.603 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[8]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.203      ;
; -1.603 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[9]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.203      ;
; -1.603 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[7]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.203      ;
; -1.603 ; ep93xx_address[20] ; ts7300_usercore:usercore|vga_reg[6]      ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.567      ; 2.203      ;
; -1.602 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_reg[10]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.573      ; 2.208      ;
; -1.602 ; ep93xx_address[9]  ; ts7300_usercore:usercore|vga_reg[11]     ; start_cycle_pad ; clkgencore|altpll_component|pll|clk[1] ; 0.001        ; 0.573      ; 2.208      ;
+--------+--------------------+------------------------------------------+-----------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bd_oe_pad'                                                                                        ;
+-------+---------------------+---------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------+-----------------+-------------+--------------+------------+------------+
; 0.059 ; start_cycle_posedge ; bd_oe_negedge ; start_cycle_pad ; bd_oe_pad   ; 0.500        ; -0.001     ; 0.472      ;
; 0.140 ; bd_oe_negedge       ; bd_oe_posedge ; bd_oe_pad       ; bd_oe_pad   ; 0.500        ; 0.000      ; 0.392      ;
; 0.665 ; bd_oe_posedge       ; bd_oe_posedge ; bd_oe_pad       ; bd_oe_pad   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; bd_oe_negedge       ; bd_oe_negedge ; bd_oe_pad       ; bd_oe_pad   ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------+---------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'start_cycle_pad'                                                                                            ;
+-------+---------------------+---------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-----------------+-----------------+--------------+------------+------------+
; 0.665 ; start_cycle_posedge ; start_cycle_posedge ; start_cycle_pad ; start_cycle_pad ; 1.000        ; 0.000      ; 0.367      ;
; 1.421 ; start_cycle_negedge ; start_cycle_posedge ; ep93xx_end_q    ; start_cycle_pad ; 1.000        ; 0.991      ; 0.602      ;
+-------+---------------------+---------------------+-----------------+-----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clkgencore|altpll_component|pll|clk[1]'                                                                                                                                                                             ;
+--------+-------------------------------------------------+-------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.265 ; start_cycle_negedge                             ; start_cycle_negedge_q                           ; ep93xx_end_q                           ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 1.556      ; 0.443      ;
; -0.229 ; bd_oe_negedge                                   ; bd_oe_negedge_q                                 ; bd_oe_pad                              ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.555      ; 0.478      ;
; -0.224 ; start_cycle_posedge                             ; start_cycle_posedge_q                           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.554      ; 0.482      ;
; -0.171 ; ep93xx_address[1]                               ; epwbm_done32                                    ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.554      ; 0.535      ;
; -0.167 ; ep93xx_address[1]                               ; epwbm_done                                      ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.554      ; 0.539      ;
; -0.078 ; bd_oe_posedge                                   ; ep93xx_end                                      ; bd_oe_pad                              ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.555      ; 0.629      ;
; 0.094  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[31]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.569      ; 0.815      ;
; 0.199  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[31]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.569      ; 0.920      ;
; 0.204  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[15]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.569      ; 0.925      ;
; 0.215  ; ep93xx_end                                      ; ep93xx_end                                      ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; epwbm_done32                                    ; epwbm_done32                                    ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; epwbm_done                                      ; epwbm_done                                      ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; epwbm_stb_o                                     ; epwbm_stb_o                                     ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.235  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[9]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.569      ; 0.956      ;
; 0.248  ; ep93xx_address[23]                              ; ts7300_usercore:usercore|dummyreg[31]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.569      ; 0.969      ;
; 0.278  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[15]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.569      ; 0.999      ;
; 0.288  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[12]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.560      ; 1.000      ;
; 0.290  ; ep93xx_address[4]                               ; ts7300_usercore:usercore|dummyreg[8]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.572      ; 1.014      ;
; 0.290  ; ep93xx_address[4]                               ; ts7300_usercore:usercore|dummyreg[15]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.569      ; 1.011      ;
; 0.309  ; epwbm_we_o                                      ; epwbm_stb_o                                     ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.540      ; 1.001      ;
; 0.312  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[1]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.566      ; 1.030      ;
; 0.320  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[3]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.566      ; 1.038      ;
; 0.321  ; epwbm_dat_o[2]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[2]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.475      ;
; 0.325  ; epwbm_dat_o[10]                                 ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[10] ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.476      ;
; 0.334  ; start_cycle_posedge_q                           ; epwbm_stb_o                                     ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.486      ;
; 0.347  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[10]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.571      ; 1.070      ;
; 0.347  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[13]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.571      ; 1.070      ;
; 0.351  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[2]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.566      ; 1.069      ;
; 0.358  ; ep93xx_address[23]                              ; ts7300_usercore:usercore|dummyreg[15]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.569      ; 1.079      ;
; 0.367  ; ep93xx_end                                      ; start_cycle_posedge_q                           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.370  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[9]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.569      ; 1.091      ;
; 0.373  ; ep93xx_end                                      ; bd_oe_negedge_q                                 ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; ep93xx_end                                      ; epwbm_done32                                    ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.377  ; ts7300_usercore:usercore|dio2_enable[4]         ; ts7300_usercore:usercore|dummyreg[4]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; ts7300_usercore:usercore|dio2_enable[5]         ; ts7300_usercore:usercore|dummyreg[5]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; ts7300_usercore:usercore|dio2_enable[6]         ; ts7300_usercore:usercore|dummyreg[6]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380  ; ts7300_usercore:usercore|dio2_enable[7]         ; ts7300_usercore:usercore|dummyreg[7]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.532      ;
; 0.383  ; ts7300_usercore:usercore|dio2_enable[11]        ; ts7300_usercore:usercore|dummyreg[11]           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.535      ;
; 0.386  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[0]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.566      ; 1.104      ;
; 0.389  ; ep93xx_address[23]                              ; ts7300_usercore:usercore|dummyreg[9]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.569      ; 1.110      ;
; 0.392  ; epwbm_dat_o[1]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[1]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.546      ;
; 0.399  ; ep93xx_address[2]                               ; ts7300_usercore:usercore|dummyreg[5]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.571      ; 1.122      ;
; 0.399  ; ep93xx_address[2]                               ; ts7300_usercore:usercore|dummyreg[7]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.571      ; 1.122      ;
; 0.404  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[14]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.564      ; 1.120      ;
; 0.407  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[5]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.571      ; 1.130      ;
; 0.409  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[11]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.571      ; 1.132      ;
; 0.409  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[0]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.566      ; 1.127      ;
; 0.409  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[7]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.571      ; 1.132      ;
; 0.419  ; ep93xx_end                                      ; ep93xx_end_q                                    ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 0.582      ;
; 0.421  ; ep93xx_end                                      ; start_cycle_negedge_q                           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 0.584      ;
; 0.424  ; ep93xx_address[2]                               ; ts7300_usercore:usercore|dummyreg[3]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.566      ; 1.142      ;
; 0.425  ; ts7300_usercore:usercore|dio2_enable[13]        ; ts7300_usercore:usercore|dummyreg[13]           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.577      ;
; 0.425  ; ts7300_usercore:usercore|dio2_enable[9]         ; ts7300_usercore:usercore|dummyreg[9]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.577      ;
; 0.427  ; ep93xx_address[4]                               ; ts7300_usercore:usercore|dummyreg[31]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.569      ; 1.148      ;
; 0.428  ; ts7300_usercore:usercore|dio2_enable[10]        ; ts7300_usercore:usercore|dummyreg[10]           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.580      ;
; 0.429  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[8]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.572      ; 1.153      ;
; 0.435  ; ep93xx_address[2]                               ; ts7300_usercore:usercore|dummyreg[12]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.560      ; 1.147      ;
; 0.437  ; epwbm_dat_o[15]                                 ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[15] ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.591      ;
; 0.437  ; ep93xx_address[22]                              ; ts7300_usercore:usercore|dummyreg[31]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.569      ; 1.158      ;
; 0.439  ; ep93xx_address[15]                              ; ts7300_usercore:usercore|dummyreg[31]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.569      ; 1.160      ;
; 0.440  ; epwbm_dat_o[8]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[8]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.594      ;
; 0.440  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[8]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.572      ; 1.164      ;
; 0.441  ; epwbm_dat_o[0]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[0]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.595      ;
; 0.442  ; ep93xx_address[23]                              ; ts7300_usercore:usercore|dummyreg[12]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.560      ; 1.154      ;
; 0.444  ; epwbm_dat_o[5]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[5]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.598      ;
; 0.447  ; epwbm_dat_o[6]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[6]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.601      ;
; 0.448  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[15] ; ts7300_usercore:usercore|dio2_reg[15]           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 0.612      ;
; 0.448  ; ep93xx_address[2]                               ; ts7300_usercore:usercore|dummyreg[1]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.566      ; 1.166      ;
; 0.448  ; ep93xx_address[2]                               ; ts7300_usercore:usercore|dummyreg[10]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.571      ; 1.171      ;
; 0.450  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[14] ; ep93xx_dat_latch[14]                            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.600      ;
; 0.450  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[4]  ; ts7300_usercore:usercore|vga_reg[4]             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 0.618      ;
; 0.450  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[13] ; ts7300_usercore:usercore|dio2_reg[13]           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 0.614      ;
; 0.450  ; ts7300_usercore:usercore|vga_enable[9]          ; ts7300_usercore:usercore|dummyreg[9]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.603      ;
; 0.451  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[3]  ; ep93xx_dat_latch[3]                             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.601      ;
; 0.451  ; epwbm_dat_o[11]                                 ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[11] ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.605      ;
; 0.452  ; epwbm_dat_o[14]                                 ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[14] ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.606      ;
; 0.452  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[4]  ; ts7300_usercore:usercore|dio2_reg[4]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 0.617      ;
; 0.453  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[2]  ; ep93xx_dat_latch[2]                             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.603      ;
; 0.453  ; epwbm_dat_o[3]                                  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[3]  ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.604      ;
; 0.455  ; ep93xx_address[4]                               ; ts7300_usercore:usercore|dummyreg[6]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.571      ; 1.178      ;
; 0.456  ; epwbm_dat_o[12]                                 ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[12] ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.610      ;
; 0.457  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[1]  ; ts7300_usercore:usercore|dio2_reg[1]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 0.622      ;
; 0.457  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[2]  ; ts7300_usercore:usercore|dio2_reg[2]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 0.621      ;
; 0.457  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[5]  ; ts7300_usercore:usercore|dio2_reg[5]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 0.621      ;
; 0.457  ; epwbm_dat_o[13]                                 ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[13] ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.611      ;
; 0.457  ; ep93xx_address[4]                               ; ts7300_usercore:usercore|dummyreg[4]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.571      ; 1.180      ;
; 0.457  ; ep93xx_address[4]                               ; ts7300_usercore:usercore|dummyreg[11]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.571      ; 1.180      ;
; 0.459  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[14] ; ts7300_usercore:usercore|dio2_reg[14]           ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 0.623      ;
; 0.460  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[2]  ; ts7300_usercore:usercore|vga_reg[2]             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 0.628      ;
; 0.460  ; ep93xx_end                                      ; epwbm_stb_o                                     ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.612      ;
; 0.463  ; ep93xx_end                                      ; epwbm_done                                      ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.615      ;
; 0.465  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[14] ; ts7300_usercore:usercore|dio2_enable[14]        ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 0.632      ;
; 0.467  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[14] ; ts7300_usercore:usercore|vga_reg[14]            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 0.635      ;
; 0.468  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[10]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.571      ; 1.191      ;
; 0.468  ; ep93xx_address[3]                               ; ts7300_usercore:usercore|dummyreg[13]           ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.571      ; 1.191      ;
; 0.469  ; ts7300_usercore:usercore|dummyreg[14]           ; ep93xx_dat_latch[14]                            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.014     ; 0.607      ;
; 0.469  ; ep93xx_address[4]                               ; ts7300_usercore:usercore|dummyreg[1]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.566      ; 1.187      ;
; 0.477  ; wb32_bridge:epwbm_wb32m_bridgecore|datlatch[5]  ; ts7300_usercore:usercore|vga_reg[5]             ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 0.645      ;
; 0.477  ; ts7300_usercore:usercore|dummyreg[12]           ; ep93xx_dat_latch[12]                            ; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; -0.014     ; 0.615      ;
; 0.477  ; ep93xx_address[21]                              ; ts7300_usercore:usercore|dummyreg[1]            ; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 0.000        ; 0.566      ; 1.195      ;
+--------+-------------------------------------------------+-------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'start_cycle_pad'                                                                                              ;
+--------+---------------------+---------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-----------------+-----------------+--------------+------------+------------+
; -0.541 ; start_cycle_negedge ; start_cycle_posedge ; ep93xx_end_q    ; start_cycle_pad ; 0.000        ; 0.991      ; 0.602      ;
; 0.215  ; start_cycle_posedge ; start_cycle_posedge ; start_cycle_pad ; start_cycle_pad ; 0.000        ; 0.000      ; 0.367      ;
+--------+---------------------+---------------------+-----------------+-----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bd_oe_pad'                                                                                         ;
+-------+---------------------+---------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------+-----------------+-------------+--------------+------------+------------+
; 0.215 ; bd_oe_posedge       ; bd_oe_posedge ; bd_oe_pad       ; bd_oe_pad   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bd_oe_negedge       ; bd_oe_negedge ; bd_oe_pad       ; bd_oe_pad   ; 0.000        ; 0.000      ; 0.367      ;
; 0.740 ; bd_oe_negedge       ; bd_oe_posedge ; bd_oe_pad       ; bd_oe_pad   ; -0.500       ; 0.000      ; 0.392      ;
; 0.821 ; start_cycle_posedge ; bd_oe_negedge ; start_cycle_pad ; bd_oe_pad   ; -0.500       ; -0.001     ; 0.472      ;
+-------+---------------------+---------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'ep93xx_end_q'                                                                                      ;
+--------+-----------------+---------------------+-----------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node             ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------------+-----------------+--------------+--------------+------------+------------+
; -0.336 ; start_cycle_pad ; start_cycle_negedge ; start_cycle_pad ; ep93xx_end_q ; 0.500        ; 0.468      ; 1.336      ;
; 0.164  ; start_cycle_pad ; start_cycle_negedge ; start_cycle_pad ; ep93xx_end_q ; 1.000        ; 0.468      ; 1.336      ;
+--------+-----------------+---------------------+-----------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'start_cycle_pad'                                                                               ;
+-------+--------------+---------------------+--------------+-----------------+--------------+------------+------------+
; Slack ; From Node    ; To Node             ; Launch Clock ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+---------------------+--------------+-----------------+--------------+------------+------------+
; 1.200 ; ep93xx_end_q ; start_cycle_posedge ; ep93xx_end_q ; start_cycle_pad ; 0.500        ; 1.459      ; 0.932      ;
; 1.700 ; ep93xx_end_q ; start_cycle_posedge ; ep93xx_end_q ; start_cycle_pad ; 1.000        ; 1.459      ; 0.932      ;
+-------+--------------+---------------------+--------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'bd_oe_pad'                                                                           ;
+-------+--------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+---------------+--------------+-------------+--------------+------------+------------+
; 1.217 ; ep93xx_end_q ; bd_oe_posedge ; ep93xx_end_q ; bd_oe_pad   ; 0.500        ; 1.458      ; 0.914      ;
; 1.217 ; ep93xx_end_q ; bd_oe_negedge ; ep93xx_end_q ; bd_oe_pad   ; 0.500        ; 1.458      ; 0.914      ;
; 1.717 ; ep93xx_end_q ; bd_oe_posedge ; ep93xx_end_q ; bd_oe_pad   ; 1.000        ; 1.458      ; 0.914      ;
; 1.717 ; ep93xx_end_q ; bd_oe_negedge ; ep93xx_end_q ; bd_oe_pad   ; 1.000        ; 1.458      ; 0.914      ;
+-------+--------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'bd_oe_pad'                                                                             ;
+--------+--------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.837 ; ep93xx_end_q ; bd_oe_posedge ; ep93xx_end_q ; bd_oe_pad   ; 0.000        ; 1.458      ; 0.914      ;
; -0.837 ; ep93xx_end_q ; bd_oe_negedge ; ep93xx_end_q ; bd_oe_pad   ; 0.000        ; 1.458      ; 0.914      ;
; -0.337 ; ep93xx_end_q ; bd_oe_posedge ; ep93xx_end_q ; bd_oe_pad   ; -0.500       ; 1.458      ; 0.914      ;
; -0.337 ; ep93xx_end_q ; bd_oe_negedge ; ep93xx_end_q ; bd_oe_pad   ; -0.500       ; 1.458      ; 0.914      ;
+--------+--------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'start_cycle_pad'                                                                                 ;
+--------+--------------+---------------------+--------------+-----------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node             ; Launch Clock ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------------+--------------+-----------------+--------------+------------+------------+
; -0.820 ; ep93xx_end_q ; start_cycle_posedge ; ep93xx_end_q ; start_cycle_pad ; 0.000        ; 1.459      ; 0.932      ;
; -0.320 ; ep93xx_end_q ; start_cycle_posedge ; ep93xx_end_q ; start_cycle_pad ; -0.500       ; 1.459      ; 0.932      ;
+--------+--------------+---------------------+--------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'ep93xx_end_q'                                                                                      ;
+-------+-----------------+---------------------+-----------------+--------------+--------------+------------+------------+
; Slack ; From Node       ; To Node             ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+---------------------+-----------------+--------------+--------------+------------+------------+
; 0.716 ; start_cycle_pad ; start_cycle_negedge ; start_cycle_pad ; ep93xx_end_q ; 0.000        ; 0.468      ; 1.336      ;
; 1.216 ; start_cycle_pad ; start_cycle_negedge ; start_cycle_pad ; ep93xx_end_q ; -0.500       ; 0.468      ; 1.336      ;
+-------+-----------------+---------------------+-----------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'start_cycle_pad'                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; start_cycle_pad ; Rise       ; start_cycle_pad         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[22]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[23]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[23]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; epwbm_we_o              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; epwbm_we_o              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; start_cycle_posedge     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; start_cycle_posedge     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[10]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[10]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[11]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[11]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[12]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[12]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[13]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[13]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[14]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[14]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[15]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[15]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[16]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[16]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[17]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[17]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[18]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[18]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[19]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[19]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[20]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[20]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[21]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[21]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[22]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[22]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[23]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[23]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; ep93xx_address[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; ep93xx_address[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; epwbm_we_o|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; start_cycle_pad ; Rise       ; epwbm_we_o|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; start_cycle_pad ; Rise       ; start_cycle_pad|combout ;
+--------+--------------+----------------+------------------+-----------------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bd_oe_pad'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; bd_oe_pad ; Rise       ; bd_oe_pad                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bd_oe_pad ; Fall       ; bd_oe_negedge              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bd_oe_pad ; Fall       ; bd_oe_negedge              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bd_oe_pad ; Rise       ; bd_oe_posedge              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bd_oe_pad ; Rise       ; bd_oe_posedge              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bd_oe_pad ; Rise       ; bd_oe_negedge|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bd_oe_pad ; Rise       ; bd_oe_negedge|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bd_oe_pad ; Rise       ; bd_oe_pad|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bd_oe_pad ; Rise       ; bd_oe_pad|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bd_oe_pad ; Rise       ; bd_oe_pad~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bd_oe_pad ; Rise       ; bd_oe_pad~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bd_oe_pad ; Rise       ; bd_oe_pad~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bd_oe_pad ; Rise       ; bd_oe_pad~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bd_oe_pad ; Rise       ; bd_oe_posedge|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bd_oe_pad ; Rise       ; bd_oe_posedge|clk          ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ep93xx_end_q'                                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ep93xx_end_q ; Rise       ; start_cycle_negedge     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ep93xx_end_q ; Rise       ; start_cycle_negedge     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ep93xx_end_q ; Rise       ; ep93xx_end_q|regout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ep93xx_end_q ; Rise       ; ep93xx_end_q|regout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ep93xx_end_q ; Rise       ; start_cycle_negedge|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ep93xx_end_q ; Rise       ; start_cycle_negedge|clk ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clkgencore|altpll_component|pll|clk[1]'                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; bd_oe_negedge_q                          ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_address1_q                        ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[0]                      ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[10]                     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[11]                     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[12]                     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[13]                     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[14]                     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[15]                     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[1]                      ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[2]                      ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[3]                      ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[4]                      ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[5]                      ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[6]                      ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[7]                      ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[8]                      ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_dat_latch[9]                      ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_end                               ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ep93xx_end_q                             ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[0]                           ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[10]                          ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[11]                          ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[12]                          ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[13]                          ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[14]                          ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[15]                          ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[1]                           ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[2]                           ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[3]                           ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[4]                           ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[5]                           ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[6]                           ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[7]                           ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[8]                           ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_dat_o[9]                           ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_done                               ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_done32                             ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; epwbm_stb_o                              ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; isa_add1_pad_q                           ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; start_cycle_negedge_q                    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; start_cycle_posedge_q                    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[0]  ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[10] ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[11] ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[12] ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[13] ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[14] ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[15] ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[1]  ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[2]  ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[3]  ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[4]  ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[5]  ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[6]  ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[7]  ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[8]  ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_enable[9]  ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[0]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[10]    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[11]    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[12]    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[13]    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[14]    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[15]    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[1]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[2]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[3]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[4]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[5]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[6]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[7]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dio2_reg[8]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[0]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[10]    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[11]    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[12]    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[13]    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[14]    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[15]    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[1]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[2]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[31]    ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[3]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[4]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[5]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[6]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[7]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[8]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|dummyreg[9]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_enable[0]  ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_enable[1]  ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_enable[2]  ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_enable[3]  ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_reg[0]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_reg[1]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_reg[2]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|misc_reg[3]     ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|vga_enable[0]   ;
; 5.666 ; 6.666        ; 1.000          ; High Pulse Width ; clkgencore|altpll_component|pll|clk[1] ; Rise       ; ts7300_usercore:usercore|vga_enable[10]  ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_25mhz_pad'                                                                                   ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------+
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_25mhz_pad ; Rise       ; clk_25mhz_pad|combout                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25mhz_pad ; Rise       ; clk_25mhz_pad|combout                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_25mhz_pad ; Rise       ; clkgencore|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25mhz_pad ; Rise       ; clkgencore|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_25mhz_pad ; Rise       ; clkgencore|altpll_component|pll|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25mhz_pad ; Rise       ; clkgencore|altpll_component|pll|inclk[0] ;
; 37.620 ; 40.000       ; 2.380          ; Port Rate        ; clk_25mhz_pad ; Rise       ; clk_25mhz_pad                            ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+
; Data Port         ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+
; bd_pad[*]         ; clk_25mhz_pad   ; -0.153 ; -0.153 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[0]        ; clk_25mhz_pad   ; -0.327 ; -0.327 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[1]        ; clk_25mhz_pad   ; -0.406 ; -0.406 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[2]        ; clk_25mhz_pad   ; -0.190 ; -0.190 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[3]        ; clk_25mhz_pad   ; -0.287 ; -0.287 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[4]        ; clk_25mhz_pad   ; -0.345 ; -0.345 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[5]        ; clk_25mhz_pad   ; -0.219 ; -0.219 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[6]        ; clk_25mhz_pad   ; -0.153 ; -0.153 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[7]        ; clk_25mhz_pad   ; -0.360 ; -0.360 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; blue_pad[*]       ; clk_25mhz_pad   ; 2.160  ; 2.160  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad   ; 1.995  ; 1.995  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad   ; 2.160  ; 2.160  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad   ; 2.087  ; 2.087  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad   ; 1.892  ; 1.892  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad   ; 2.067  ; 2.067  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad   ; 2.577  ; 2.577  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad   ; 2.229  ; 2.229  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad   ; 1.786  ; 1.786  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad   ; 1.944  ; 1.944  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad   ; 2.145  ; 2.145  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad   ; 2.035  ; 2.035  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad   ; 2.295  ; 2.295  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad   ; 2.060  ; 2.060  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad   ; 2.577  ; 2.577  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad   ; 2.083  ; 2.083  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad   ; 2.422  ; 2.422  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad   ; 1.881  ; 1.881  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad   ; 1.855  ; 1.855  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad   ; 2.146  ; 2.146  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad   ; 2.026  ; 2.026  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad   ; 2.422  ; 2.422  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad   ; 2.082  ; 2.082  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad   ; 2.201  ; 2.201  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad   ; 2.206  ; 2.206  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; fl_d_pad[*]       ; clk_25mhz_pad   ; -0.178 ; -0.178 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[0]      ; clk_25mhz_pad   ; -0.244 ; -0.244 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[1]      ; clk_25mhz_pad   ; -0.178 ; -0.178 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[2]      ; clk_25mhz_pad   ; -0.330 ; -0.330 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[3]      ; clk_25mhz_pad   ; -0.470 ; -0.470 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[4]      ; clk_25mhz_pad   ; -0.635 ; -0.635 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[5]      ; clk_25mhz_pad   ; -0.630 ; -0.630 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[6]      ; clk_25mhz_pad   ; -0.507 ; -0.507 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[7]      ; clk_25mhz_pad   ; -0.557 ; -0.557 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad   ; 2.221  ; 2.221  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad   ; 2.137  ; 2.137  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad   ; 2.146  ; 2.146  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad   ; 2.221  ; 2.221  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad   ; 2.115  ; 2.115  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad   ; 2.067  ; 2.067  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad   ; 1.828  ; 1.828  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_add1_pad      ; clk_25mhz_pad   ; 2.002  ; 2.002  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad   ; 2.293  ; 2.293  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad   ; 2.210  ; 2.210  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad   ; 2.233  ; 2.233  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad   ; 2.140  ; 2.140  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad   ; 2.083  ; 2.083  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad   ; 2.293  ; 2.293  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad   ; 2.086  ; 2.086  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; add_pad[*]        ; start_cycle_pad ; 2.285  ; 2.285  ; Rise       ; start_cycle_pad                        ;
;  add_pad[0]       ; start_cycle_pad ; -0.068 ; -0.068 ; Rise       ; start_cycle_pad                        ;
;  add_pad[1]       ; start_cycle_pad ; 2.161  ; 2.161  ; Rise       ; start_cycle_pad                        ;
;  add_pad[2]       ; start_cycle_pad ; 2.238  ; 2.238  ; Rise       ; start_cycle_pad                        ;
;  add_pad[3]       ; start_cycle_pad ; 2.285  ; 2.285  ; Rise       ; start_cycle_pad                        ;
; bd_pad[*]         ; start_cycle_pad ; 0.629  ; 0.629  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[0]        ; start_cycle_pad ; 0.118  ; 0.118  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[1]        ; start_cycle_pad ; 0.247  ; 0.247  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[2]        ; start_cycle_pad ; 0.365  ; 0.365  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[3]        ; start_cycle_pad ; 0.629  ; 0.629  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[4]        ; start_cycle_pad ; 0.099  ; 0.099  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[5]        ; start_cycle_pad ; 0.335  ; 0.335  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[6]        ; start_cycle_pad ; 0.380  ; 0.380  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[7]        ; start_cycle_pad ; 0.177  ; 0.177  ; Rise       ; start_cycle_pad                        ;
; fl_d_pad[*]       ; start_cycle_pad ; 0.325  ; 0.325  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[0]      ; start_cycle_pad ; 0.305  ; 0.305  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[1]      ; start_cycle_pad ; 0.325  ; 0.325  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[2]      ; start_cycle_pad ; 0.116  ; 0.116  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[3]      ; start_cycle_pad ; 0.086  ; 0.086  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[4]      ; start_cycle_pad ; -0.080 ; -0.080 ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[5]      ; start_cycle_pad ; 0.021  ; 0.021  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[7]      ; start_cycle_pad ; 0.065  ; 0.065  ; Rise       ; start_cycle_pad                        ;
; isa_add1_pad      ; start_cycle_pad ; 2.647  ; 2.647  ; Rise       ; start_cycle_pad                        ;
; isa_add11_pad     ; start_cycle_pad ; 2.436  ; 2.436  ; Rise       ; start_cycle_pad                        ;
; isa_add12_pad     ; start_cycle_pad ; 2.402  ; 2.402  ; Rise       ; start_cycle_pad                        ;
; isa_add14_pad     ; start_cycle_pad ; 2.506  ; 2.506  ; Rise       ; start_cycle_pad                        ;
; isa_add15_pad     ; start_cycle_pad ; 2.482  ; 2.482  ; Rise       ; start_cycle_pad                        ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+
; Data Port         ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+
; bd_pad[*]         ; clk_25mhz_pad   ; 0.526  ; 0.526  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[0]        ; clk_25mhz_pad   ; 0.447  ; 0.447  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[1]        ; clk_25mhz_pad   ; 0.526  ; 0.526  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[2]        ; clk_25mhz_pad   ; 0.310  ; 0.310  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[3]        ; clk_25mhz_pad   ; 0.407  ; 0.407  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[4]        ; clk_25mhz_pad   ; 0.465  ; 0.465  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[5]        ; clk_25mhz_pad   ; 0.339  ; 0.339  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[6]        ; clk_25mhz_pad   ; 0.273  ; 0.273  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[7]        ; clk_25mhz_pad   ; 0.480  ; 0.480  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; blue_pad[*]       ; clk_25mhz_pad   ; -1.772 ; -1.772 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad   ; -1.875 ; -1.875 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad   ; -2.040 ; -2.040 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad   ; -1.967 ; -1.967 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad   ; -1.772 ; -1.772 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad   ; -1.947 ; -1.947 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad   ; -1.666 ; -1.666 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad   ; -2.109 ; -2.109 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad   ; -1.666 ; -1.666 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad   ; -1.824 ; -1.824 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad   ; -2.025 ; -2.025 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad   ; -1.915 ; -1.915 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad   ; -2.175 ; -2.175 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad   ; -1.940 ; -1.940 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad   ; -2.457 ; -2.457 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad   ; -1.963 ; -1.963 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad   ; -1.735 ; -1.735 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad   ; -1.761 ; -1.761 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad   ; -1.735 ; -1.735 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad   ; -2.026 ; -2.026 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad   ; -1.906 ; -1.906 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad   ; -2.302 ; -2.302 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad   ; -1.962 ; -1.962 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad   ; -2.081 ; -2.081 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad   ; -2.086 ; -2.086 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; fl_d_pad[*]       ; clk_25mhz_pad   ; 0.755  ; 0.755  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[0]      ; clk_25mhz_pad   ; 0.364  ; 0.364  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[1]      ; clk_25mhz_pad   ; 0.298  ; 0.298  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[2]      ; clk_25mhz_pad   ; 0.450  ; 0.450  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[3]      ; clk_25mhz_pad   ; 0.590  ; 0.590  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[4]      ; clk_25mhz_pad   ; 0.755  ; 0.755  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[5]      ; clk_25mhz_pad   ; 0.750  ; 0.750  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[6]      ; clk_25mhz_pad   ; 0.627  ; 0.627  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[7]      ; clk_25mhz_pad   ; 0.677  ; 0.677  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad   ; -1.947 ; -1.947 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad   ; -2.017 ; -2.017 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad   ; -2.026 ; -2.026 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad   ; -2.101 ; -2.101 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad   ; -1.995 ; -1.995 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad   ; -1.947 ; -1.947 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad   ; -1.708 ; -1.708 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_add1_pad      ; clk_25mhz_pad   ; -1.882 ; -1.882 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad   ; -1.963 ; -1.963 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad   ; -2.090 ; -2.090 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad   ; -2.113 ; -2.113 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad   ; -2.020 ; -2.020 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad   ; -1.963 ; -1.963 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad   ; -2.173 ; -2.173 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad   ; -1.966 ; -1.966 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; add_pad[*]        ; start_cycle_pad ; 0.188  ; 0.188  ; Rise       ; start_cycle_pad                        ;
;  add_pad[0]       ; start_cycle_pad ; 0.188  ; 0.188  ; Rise       ; start_cycle_pad                        ;
;  add_pad[1]       ; start_cycle_pad ; -2.041 ; -2.041 ; Rise       ; start_cycle_pad                        ;
;  add_pad[2]       ; start_cycle_pad ; -2.118 ; -2.118 ; Rise       ; start_cycle_pad                        ;
;  add_pad[3]       ; start_cycle_pad ; -2.165 ; -2.165 ; Rise       ; start_cycle_pad                        ;
; bd_pad[*]         ; start_cycle_pad ; 0.021  ; 0.021  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[0]        ; start_cycle_pad ; 0.002  ; 0.002  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[1]        ; start_cycle_pad ; -0.127 ; -0.127 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[2]        ; start_cycle_pad ; -0.245 ; -0.245 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[3]        ; start_cycle_pad ; -0.509 ; -0.509 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[4]        ; start_cycle_pad ; 0.021  ; 0.021  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[5]        ; start_cycle_pad ; -0.215 ; -0.215 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[6]        ; start_cycle_pad ; -0.260 ; -0.260 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[7]        ; start_cycle_pad ; -0.057 ; -0.057 ; Rise       ; start_cycle_pad                        ;
; fl_d_pad[*]       ; start_cycle_pad ; 0.200  ; 0.200  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[0]      ; start_cycle_pad ; -0.185 ; -0.185 ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[1]      ; start_cycle_pad ; -0.205 ; -0.205 ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[2]      ; start_cycle_pad ; 0.004  ; 0.004  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[3]      ; start_cycle_pad ; 0.034  ; 0.034  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[4]      ; start_cycle_pad ; 0.200  ; 0.200  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[5]      ; start_cycle_pad ; 0.099  ; 0.099  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[7]      ; start_cycle_pad ; 0.055  ; 0.055  ; Rise       ; start_cycle_pad                        ;
; isa_add1_pad      ; start_cycle_pad ; -2.527 ; -2.527 ; Rise       ; start_cycle_pad                        ;
; isa_add11_pad     ; start_cycle_pad ; -2.316 ; -2.316 ; Rise       ; start_cycle_pad                        ;
; isa_add12_pad     ; start_cycle_pad ; -2.282 ; -2.282 ; Rise       ; start_cycle_pad                        ;
; isa_add14_pad     ; start_cycle_pad ; -2.386 ; -2.386 ; Rise       ; start_cycle_pad                        ;
; isa_add15_pad     ; start_cycle_pad ; -2.362 ; -2.362 ; Rise       ; start_cycle_pad                        ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+-------------------+---------------+-------+-------+------------+----------------------------------------+
; Data Port         ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-------------------+---------------+-------+-------+------------+----------------------------------------+
; bd_pad[*]         ; clk_25mhz_pad ; 5.265 ; 5.265 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[0]        ; clk_25mhz_pad ; 5.122 ; 5.122 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[1]        ; clk_25mhz_pad ; 4.888 ; 4.888 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[2]        ; clk_25mhz_pad ; 5.083 ; 5.083 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[3]        ; clk_25mhz_pad ; 5.164 ; 5.164 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[4]        ; clk_25mhz_pad ; 5.214 ; 5.214 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[5]        ; clk_25mhz_pad ; 5.265 ; 5.265 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[6]        ; clk_25mhz_pad ; 4.920 ; 4.920 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[7]        ; clk_25mhz_pad ; 5.083 ; 5.083 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; blue_pad[*]       ; clk_25mhz_pad ; 4.603 ; 4.603 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad ; 4.238 ; 4.238 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad ; 4.593 ; 4.593 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad ; 4.603 ; 4.603 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad ; 4.459 ; 4.459 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad ; 4.337 ; 4.337 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; clk_75mhz_pad     ; clk_25mhz_pad ; 3.633 ;       ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad ; 4.931 ; 4.931 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad ; 4.596 ; 4.596 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad ; 4.344 ; 4.344 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad ; 4.452 ; 4.452 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad ; 4.518 ; 4.518 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad ; 4.597 ; 4.597 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad ; 4.606 ; 4.606 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad ; 4.791 ; 4.791 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad ; 4.783 ; 4.783 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad ; 4.931 ; 4.931 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad ; 4.945 ; 4.945 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad ; 4.350 ; 4.350 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad ; 4.446 ; 4.446 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad ; 4.459 ; 4.459 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad ; 4.608 ; 4.608 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad ; 4.608 ; 4.608 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad ; 4.722 ; 4.722 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad ; 4.937 ; 4.937 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad ; 4.945 ; 4.945 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; fl_d_pad[*]       ; clk_25mhz_pad ; 5.132 ; 5.132 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[0]      ; clk_25mhz_pad ; 4.972 ; 4.972 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[1]      ; clk_25mhz_pad ; 5.132 ; 5.132 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[2]      ; clk_25mhz_pad ; 4.669 ; 4.669 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[3]      ; clk_25mhz_pad ; 4.785 ; 4.785 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[4]      ; clk_25mhz_pad ; 4.632 ; 4.632 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[5]      ; clk_25mhz_pad ; 4.638 ; 4.638 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[6]      ; clk_25mhz_pad ; 4.725 ; 4.725 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[7]      ; clk_25mhz_pad ; 4.524 ; 4.524 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad ; 4.600 ; 4.600 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad ; 4.573 ; 4.573 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad ; 4.578 ; 4.578 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad ; 4.600 ; 4.600 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad ; 4.346 ; 4.346 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad ; 4.313 ; 4.313 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad ; 4.557 ; 4.557 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_wait_pad      ; clk_25mhz_pad ; 4.937 ; 4.937 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad ; 4.529 ; 4.529 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad ; 4.357 ; 4.357 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad ; 4.355 ; 4.355 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad ; 4.479 ; 4.479 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad ; 4.480 ; 4.480 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad ; 4.529 ; 4.529 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; sdram_clk_pad     ; clk_25mhz_pad ; 4.089 ;       ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad ; 4.719 ; 4.719 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; clk_75mhz_pad     ; clk_25mhz_pad ;       ; 3.633 ; Fall       ; clkgencore|altpll_component|pll|clk[1] ;
; sdram_clk_pad     ; clk_25mhz_pad ;       ; 4.089 ; Fall       ; clkgencore|altpll_component|pll|clk[1] ;
+-------------------+---------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-------------------+---------------+-------+-------+------------+----------------------------------------+
; Data Port         ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-------------------+---------------+-------+-------+------------+----------------------------------------+
; bd_pad[*]         ; clk_25mhz_pad ; 4.888 ; 4.888 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[0]        ; clk_25mhz_pad ; 5.122 ; 5.122 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[1]        ; clk_25mhz_pad ; 4.888 ; 4.888 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[2]        ; clk_25mhz_pad ; 5.083 ; 5.083 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[3]        ; clk_25mhz_pad ; 5.164 ; 5.164 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[4]        ; clk_25mhz_pad ; 5.214 ; 5.214 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[5]        ; clk_25mhz_pad ; 5.265 ; 5.265 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[6]        ; clk_25mhz_pad ; 4.920 ; 4.920 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[7]        ; clk_25mhz_pad ; 5.083 ; 5.083 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; blue_pad[*]       ; clk_25mhz_pad ; 4.238 ; 4.238 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad ; 4.238 ; 4.238 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad ; 4.593 ; 4.593 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad ; 4.603 ; 4.603 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad ; 4.459 ; 4.459 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad ; 4.337 ; 4.337 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; clk_75mhz_pad     ; clk_25mhz_pad ; 3.633 ;       ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad ; 4.344 ; 4.344 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad ; 4.596 ; 4.596 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad ; 4.344 ; 4.344 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad ; 4.452 ; 4.452 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad ; 4.518 ; 4.518 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad ; 4.597 ; 4.597 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad ; 4.606 ; 4.606 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad ; 4.791 ; 4.791 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad ; 4.783 ; 4.783 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad ; 4.931 ; 4.931 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad ; 4.350 ; 4.350 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad ; 4.350 ; 4.350 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad ; 4.446 ; 4.446 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad ; 4.459 ; 4.459 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad ; 4.608 ; 4.608 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad ; 4.608 ; 4.608 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad ; 4.722 ; 4.722 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad ; 4.937 ; 4.937 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad ; 4.945 ; 4.945 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; fl_d_pad[*]       ; clk_25mhz_pad ; 4.524 ; 4.524 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[0]      ; clk_25mhz_pad ; 4.972 ; 4.972 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[1]      ; clk_25mhz_pad ; 5.132 ; 5.132 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[2]      ; clk_25mhz_pad ; 4.669 ; 4.669 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[3]      ; clk_25mhz_pad ; 4.785 ; 4.785 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[4]      ; clk_25mhz_pad ; 4.632 ; 4.632 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[5]      ; clk_25mhz_pad ; 4.638 ; 4.638 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[6]      ; clk_25mhz_pad ; 4.725 ; 4.725 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[7]      ; clk_25mhz_pad ; 4.524 ; 4.524 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad ; 4.313 ; 4.313 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad ; 4.573 ; 4.573 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad ; 4.578 ; 4.578 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad ; 4.600 ; 4.600 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad ; 4.346 ; 4.346 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad ; 4.313 ; 4.313 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad ; 4.557 ; 4.557 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_wait_pad      ; clk_25mhz_pad ; 4.937 ; 4.937 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad ; 4.355 ; 4.355 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad ; 4.357 ; 4.357 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad ; 4.355 ; 4.355 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad ; 4.479 ; 4.479 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad ; 4.480 ; 4.480 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad ; 4.529 ; 4.529 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; sdram_clk_pad     ; clk_25mhz_pad ; 4.089 ;       ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad ; 4.719 ; 4.719 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; clk_75mhz_pad     ; clk_25mhz_pad ;       ; 3.633 ; Fall       ; clkgencore|altpll_component|pll|clk[1] ;
; sdram_clk_pad     ; clk_25mhz_pad ;       ; 4.089 ; Fall       ; clkgencore|altpll_component|pll|clk[1] ;
+-------------------+---------------+-------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                      ;
+-------------------+-----------------+-------+------+------------+----------------------------------------+
; Data Port         ; Clock Port      ; Rise  ; Fall ; Clock Edge ; Clock Reference                        ;
+-------------------+-----------------+-------+------+------------+----------------------------------------+
; bd_pad[*]         ; bd_oe_pad       ; 3.453 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 3.453 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 3.933 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 3.590 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 3.596 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 3.603 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 3.603 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 3.593 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 3.583 ;      ; Rise       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 3.590 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 4.053 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 3.590 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 3.774 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 3.933 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 4.135 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 3.917 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 3.764 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 4.125 ;      ; Rise       ; bd_oe_pad                              ;
; bd_pad[*]         ; bd_oe_pad       ; 3.453 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 3.453 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 3.933 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 3.590 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 3.596 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 3.603 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 3.603 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 3.593 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 3.583 ;      ; Fall       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 3.590 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 4.053 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 3.590 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 3.774 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 3.933 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 4.135 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 3.917 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 3.764 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 4.125 ;      ; Fall       ; bd_oe_pad                              ;
; blue_pad[*]       ; clk_25mhz_pad   ; 4.178 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad   ; 4.178 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad   ; 4.558 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad   ; 4.468 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad   ; 4.414 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad   ; 4.365 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad   ; 4.216 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad   ; 4.442 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad   ; 4.216 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad   ; 4.334 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad   ; 4.331 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad   ; 4.528 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad   ; 4.555 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad   ; 4.655 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad   ; 4.755 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad   ; 5.013 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad   ; 4.226 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad   ; 4.226 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad   ; 4.420 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad   ; 4.522 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad   ; 4.542 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad   ; 4.570 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad   ; 4.568 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad   ; 4.880 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad   ; 4.870 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad   ; 4.247 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad   ; 4.552 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad   ; 4.543 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad   ; 4.566 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad   ; 4.247 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad   ; 4.384 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad   ; 4.388 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad   ; 4.298 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad   ; 4.298 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad   ; 4.379 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad   ; 4.433 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad   ; 4.390 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad   ; 4.406 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad   ; 4.667 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_wait_pad      ; ep93xx_end_q    ; 3.508 ;      ; Rise       ; ep93xx_end_q                           ;
; bd_pad[*]         ; start_cycle_pad ; 4.407 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[0]        ; start_cycle_pad ; 4.407 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[1]        ; start_cycle_pad ; 4.887 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[2]        ; start_cycle_pad ; 4.544 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[3]        ; start_cycle_pad ; 4.550 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[4]        ; start_cycle_pad ; 4.557 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[5]        ; start_cycle_pad ; 4.557 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[6]        ; start_cycle_pad ; 4.547 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[7]        ; start_cycle_pad ; 4.537 ;      ; Rise       ; start_cycle_pad                        ;
; fl_d_pad[*]       ; start_cycle_pad ; 4.544 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[0]      ; start_cycle_pad ; 5.007 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[1]      ; start_cycle_pad ; 4.544 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[2]      ; start_cycle_pad ; 4.728 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[3]      ; start_cycle_pad ; 4.887 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[4]      ; start_cycle_pad ; 5.089 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[5]      ; start_cycle_pad ; 4.871 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[6]      ; start_cycle_pad ; 4.718 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[7]      ; start_cycle_pad ; 5.079 ;      ; Rise       ; start_cycle_pad                        ;
+-------------------+-----------------+-------+------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                              ;
+-------------------+-----------------+-------+------+------------+----------------------------------------+
; Data Port         ; Clock Port      ; Rise  ; Fall ; Clock Edge ; Clock Reference                        ;
+-------------------+-----------------+-------+------+------------+----------------------------------------+
; bd_pad[*]         ; bd_oe_pad       ; 3.453 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 3.453 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 3.933 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 3.590 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 3.596 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 3.603 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 3.603 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 3.593 ;      ; Rise       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 3.583 ;      ; Rise       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 3.590 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 4.053 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 3.590 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 3.774 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 3.933 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 4.135 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 3.917 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 3.764 ;      ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 4.125 ;      ; Rise       ; bd_oe_pad                              ;
; bd_pad[*]         ; bd_oe_pad       ; 3.453 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 3.453 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 3.933 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 3.590 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 3.596 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 3.603 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 3.603 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 3.593 ;      ; Fall       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 3.583 ;      ; Fall       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 3.590 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 4.053 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 3.590 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 3.774 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 3.933 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 4.135 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 3.917 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 3.764 ;      ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 4.125 ;      ; Fall       ; bd_oe_pad                              ;
; blue_pad[*]       ; clk_25mhz_pad   ; 4.178 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad   ; 4.178 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad   ; 4.558 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad   ; 4.468 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad   ; 4.414 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad   ; 4.365 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad   ; 4.216 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad   ; 4.442 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad   ; 4.216 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad   ; 4.334 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad   ; 4.331 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad   ; 4.528 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad   ; 4.555 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad   ; 4.655 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad   ; 4.755 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad   ; 5.013 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad   ; 4.226 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad   ; 4.226 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad   ; 4.420 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad   ; 4.522 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad   ; 4.542 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad   ; 4.570 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad   ; 4.568 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad   ; 4.880 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad   ; 4.870 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad   ; 4.247 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad   ; 4.552 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad   ; 4.543 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad   ; 4.566 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad   ; 4.247 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad   ; 4.384 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad   ; 4.388 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad   ; 4.298 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad   ; 4.298 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad   ; 4.379 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad   ; 4.433 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad   ; 4.390 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad   ; 4.406 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad   ; 4.667 ;      ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_wait_pad      ; ep93xx_end_q    ; 3.508 ;      ; Rise       ; ep93xx_end_q                           ;
; bd_pad[*]         ; start_cycle_pad ; 4.234 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[0]        ; start_cycle_pad ; 4.234 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[1]        ; start_cycle_pad ; 4.714 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[2]        ; start_cycle_pad ; 4.371 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[3]        ; start_cycle_pad ; 4.377 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[4]        ; start_cycle_pad ; 4.384 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[5]        ; start_cycle_pad ; 4.384 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[6]        ; start_cycle_pad ; 4.374 ;      ; Rise       ; start_cycle_pad                        ;
;  bd_pad[7]        ; start_cycle_pad ; 4.364 ;      ; Rise       ; start_cycle_pad                        ;
; fl_d_pad[*]       ; start_cycle_pad ; 4.371 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[0]      ; start_cycle_pad ; 4.834 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[1]      ; start_cycle_pad ; 4.371 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[2]      ; start_cycle_pad ; 4.555 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[3]      ; start_cycle_pad ; 4.714 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[4]      ; start_cycle_pad ; 4.916 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[5]      ; start_cycle_pad ; 4.698 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[6]      ; start_cycle_pad ; 4.545 ;      ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[7]      ; start_cycle_pad ; 4.906 ;      ; Rise       ; start_cycle_pad                        ;
+-------------------+-----------------+-------+------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+-------------------+-----------------+-----------+-----------+------------+----------------------------------------+
; Data Port         ; Clock Port      ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                        ;
+-------------------+-----------------+-----------+-----------+------------+----------------------------------------+
; bd_pad[*]         ; bd_oe_pad       ; 3.453     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 3.453     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 3.933     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 3.590     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 3.596     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 3.603     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 3.603     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 3.593     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 3.583     ;           ; Rise       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 3.590     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 4.053     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 3.590     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 3.774     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 3.933     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 4.135     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 3.917     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 3.764     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 4.125     ;           ; Rise       ; bd_oe_pad                              ;
; bd_pad[*]         ; bd_oe_pad       ; 3.453     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 3.453     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 3.933     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 3.590     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 3.596     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 3.603     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 3.603     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 3.593     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 3.583     ;           ; Fall       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 3.590     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 4.053     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 3.590     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 3.774     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 3.933     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 4.135     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 3.917     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 3.764     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 4.125     ;           ; Fall       ; bd_oe_pad                              ;
; blue_pad[*]       ; clk_25mhz_pad   ; 4.178     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad   ; 4.178     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad   ; 4.558     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad   ; 4.468     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad   ; 4.414     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad   ; 4.365     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad   ; 4.216     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad   ; 4.442     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad   ; 4.216     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad   ; 4.334     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad   ; 4.331     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad   ; 4.528     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad   ; 4.555     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad   ; 4.655     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad   ; 4.755     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad   ; 5.013     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad   ; 4.226     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad   ; 4.226     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad   ; 4.420     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad   ; 4.522     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad   ; 4.542     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad   ; 4.570     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad   ; 4.568     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad   ; 4.880     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad   ; 4.870     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad   ; 4.247     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad   ; 4.552     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad   ; 4.543     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad   ; 4.566     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad   ; 4.247     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad   ; 4.384     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad   ; 4.388     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad   ; 4.298     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad   ; 4.298     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad   ; 4.379     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad   ; 4.433     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad   ; 4.390     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad   ; 4.406     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad   ; 4.667     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_wait_pad      ; ep93xx_end_q    ; 3.508     ;           ; Rise       ; ep93xx_end_q                           ;
; bd_pad[*]         ; start_cycle_pad ; 4.407     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[0]        ; start_cycle_pad ; 4.407     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[1]        ; start_cycle_pad ; 4.887     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[2]        ; start_cycle_pad ; 4.544     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[3]        ; start_cycle_pad ; 4.550     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[4]        ; start_cycle_pad ; 4.557     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[5]        ; start_cycle_pad ; 4.557     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[6]        ; start_cycle_pad ; 4.547     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[7]        ; start_cycle_pad ; 4.537     ;           ; Rise       ; start_cycle_pad                        ;
; fl_d_pad[*]       ; start_cycle_pad ; 4.544     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[0]      ; start_cycle_pad ; 5.007     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[1]      ; start_cycle_pad ; 4.544     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[2]      ; start_cycle_pad ; 4.728     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[3]      ; start_cycle_pad ; 4.887     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[4]      ; start_cycle_pad ; 5.089     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[5]      ; start_cycle_pad ; 4.871     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[6]      ; start_cycle_pad ; 4.718     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[7]      ; start_cycle_pad ; 5.079     ;           ; Rise       ; start_cycle_pad                        ;
+-------------------+-----------------+-----------+-----------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+-------------------+-----------------+-----------+-----------+------------+----------------------------------------+
; Data Port         ; Clock Port      ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                        ;
+-------------------+-----------------+-----------+-----------+------------+----------------------------------------+
; bd_pad[*]         ; bd_oe_pad       ; 3.453     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 3.453     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 3.933     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 3.590     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 3.596     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 3.603     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 3.603     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 3.593     ;           ; Rise       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 3.583     ;           ; Rise       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 3.590     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 4.053     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 3.590     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 3.774     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 3.933     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 4.135     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 3.917     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 3.764     ;           ; Rise       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 4.125     ;           ; Rise       ; bd_oe_pad                              ;
; bd_pad[*]         ; bd_oe_pad       ; 3.453     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[0]        ; bd_oe_pad       ; 3.453     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[1]        ; bd_oe_pad       ; 3.933     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[2]        ; bd_oe_pad       ; 3.590     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[3]        ; bd_oe_pad       ; 3.596     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[4]        ; bd_oe_pad       ; 3.603     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[5]        ; bd_oe_pad       ; 3.603     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[6]        ; bd_oe_pad       ; 3.593     ;           ; Fall       ; bd_oe_pad                              ;
;  bd_pad[7]        ; bd_oe_pad       ; 3.583     ;           ; Fall       ; bd_oe_pad                              ;
; fl_d_pad[*]       ; bd_oe_pad       ; 3.590     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[0]      ; bd_oe_pad       ; 4.053     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[1]      ; bd_oe_pad       ; 3.590     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[2]      ; bd_oe_pad       ; 3.774     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[3]      ; bd_oe_pad       ; 3.933     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[4]      ; bd_oe_pad       ; 4.135     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[5]      ; bd_oe_pad       ; 3.917     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[6]      ; bd_oe_pad       ; 3.764     ;           ; Fall       ; bd_oe_pad                              ;
;  fl_d_pad[7]      ; bd_oe_pad       ; 4.125     ;           ; Fall       ; bd_oe_pad                              ;
; blue_pad[*]       ; clk_25mhz_pad   ; 4.178     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad   ; 4.178     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad   ; 4.558     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad   ; 4.468     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad   ; 4.414     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad   ; 4.365     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad   ; 4.216     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad   ; 4.442     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad   ; 4.216     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad   ; 4.334     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad   ; 4.331     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad   ; 4.528     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad   ; 4.555     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad   ; 4.655     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad   ; 4.755     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad   ; 5.013     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad   ; 4.226     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad   ; 4.226     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad   ; 4.420     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad   ; 4.522     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad   ; 4.542     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad   ; 4.570     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad   ; 4.568     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad   ; 4.880     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad   ; 4.870     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad   ; 4.247     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad   ; 4.552     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad   ; 4.543     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad   ; 4.566     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad   ; 4.247     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad   ; 4.384     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad   ; 4.388     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad   ; 4.298     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad   ; 4.298     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad   ; 4.379     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad   ; 4.433     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad   ; 4.390     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad   ; 4.406     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad   ; 4.667     ;           ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_wait_pad      ; ep93xx_end_q    ; 3.508     ;           ; Rise       ; ep93xx_end_q                           ;
; bd_pad[*]         ; start_cycle_pad ; 4.234     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[0]        ; start_cycle_pad ; 4.234     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[1]        ; start_cycle_pad ; 4.714     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[2]        ; start_cycle_pad ; 4.371     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[3]        ; start_cycle_pad ; 4.377     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[4]        ; start_cycle_pad ; 4.384     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[5]        ; start_cycle_pad ; 4.384     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[6]        ; start_cycle_pad ; 4.374     ;           ; Rise       ; start_cycle_pad                        ;
;  bd_pad[7]        ; start_cycle_pad ; 4.364     ;           ; Rise       ; start_cycle_pad                        ;
; fl_d_pad[*]       ; start_cycle_pad ; 4.371     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[0]      ; start_cycle_pad ; 4.834     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[1]      ; start_cycle_pad ; 4.371     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[2]      ; start_cycle_pad ; 4.555     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[3]      ; start_cycle_pad ; 4.714     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[4]      ; start_cycle_pad ; 4.916     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[5]      ; start_cycle_pad ; 4.698     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[6]      ; start_cycle_pad ; 4.545     ;           ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[7]      ; start_cycle_pad ; 4.906     ;           ; Rise       ; start_cycle_pad                        ;
+-------------------+-----------------+-----------+-----------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                    ;
+-----------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                   ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                        ; -6.055   ; -1.820 ; -1.452   ; -1.191  ; -1.941              ;
;  bd_oe_pad                              ; -0.807   ; 0.215  ; 1.217    ; -1.191  ; -1.941              ;
;  clk_25mhz_pad                          ; N/A      ; N/A    ; N/A      ; N/A     ; 20.000              ;
;  clkgencore|altpll_component|pll|clk[1] ; -6.055   ; -1.820 ; N/A      ; N/A     ; 5.424               ;
;  ep93xx_end_q                           ; N/A      ; N/A    ; -1.452   ; 0.716   ; -0.742              ;
;  start_cycle_pad                        ; 0.235    ; -0.541 ; 1.200    ; -1.096  ; -1.941              ;
; Design-wide TNS                         ; -595.298 ; -2.675 ; -1.452   ; -3.478  ; -45.434             ;
;  bd_oe_pad                              ; -1.320   ; 0.000  ; 0.000    ; -2.382  ; -4.909              ;
;  clk_25mhz_pad                          ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  clkgencore|altpll_component|pll|clk[1] ; -593.978 ; -2.134 ; N/A      ; N/A     ; 0.000               ;
;  ep93xx_end_q                           ; N/A      ; N/A    ; -1.452   ; 0.000   ; -1.484              ;
;  start_cycle_pad                        ; 0.000    ; -0.541 ; 0.000    ; -1.096  ; -39.041             ;
+-----------------------------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+
; Data Port         ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+
; bd_pad[*]         ; clk_25mhz_pad   ; 1.014  ; 1.014  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[0]        ; clk_25mhz_pad   ; 0.482  ; 0.482  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[1]        ; clk_25mhz_pad   ; 0.207  ; 0.207  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[2]        ; clk_25mhz_pad   ; 0.767  ; 0.767  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[3]        ; clk_25mhz_pad   ; 0.561  ; 0.561  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[4]        ; clk_25mhz_pad   ; 0.453  ; 0.453  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[5]        ; clk_25mhz_pad   ; 0.849  ; 0.849  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[6]        ; clk_25mhz_pad   ; 1.014  ; 1.014  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[7]        ; clk_25mhz_pad   ; 0.435  ; 0.435  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; blue_pad[*]       ; clk_25mhz_pad   ; 5.799  ; 5.799  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad   ; 5.245  ; 5.245  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad   ; 5.799  ; 5.799  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad   ; 5.474  ; 5.474  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad   ; 4.636  ; 4.636  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad   ; 5.470  ; 5.470  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad   ; 6.785  ; 6.785  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad   ; 5.882  ; 5.882  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad   ; 4.614  ; 4.614  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad   ; 5.090  ; 5.090  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad   ; 5.698  ; 5.698  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad   ; 5.382  ; 5.382  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad   ; 6.056  ; 6.056  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad   ; 5.329  ; 5.329  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad   ; 6.785  ; 6.785  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad   ; 5.330  ; 5.330  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad   ; 6.357  ; 6.357  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad   ; 4.961  ; 4.961  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad   ; 4.903  ; 4.903  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad   ; 5.778  ; 5.778  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad   ; 5.454  ; 5.454  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad   ; 6.357  ; 6.357  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad   ; 5.404  ; 5.404  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad   ; 5.731  ; 5.731  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad   ; 5.601  ; 5.601  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; fl_d_pad[*]       ; clk_25mhz_pad   ; 0.863  ; 0.863  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[0]      ; clk_25mhz_pad   ; 0.647  ; 0.647  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[1]      ; clk_25mhz_pad   ; 0.863  ; 0.863  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[2]      ; clk_25mhz_pad   ; 0.535  ; 0.535  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[3]      ; clk_25mhz_pad   ; 0.104  ; 0.104  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[4]      ; clk_25mhz_pad   ; -0.226 ; -0.226 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[5]      ; clk_25mhz_pad   ; -0.390 ; -0.390 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[6]      ; clk_25mhz_pad   ; 0.004  ; 0.004  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[7]      ; clk_25mhz_pad   ; -0.078 ; -0.078 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad   ; 5.880  ; 5.880  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad   ; 5.718  ; 5.718  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad   ; 5.753  ; 5.753  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad   ; 5.880  ; 5.880  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad   ; 5.586  ; 5.586  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad   ; 5.282  ; 5.282  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad   ; 4.474  ; 4.474  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_add1_pad      ; clk_25mhz_pad   ; 4.778  ; 4.778  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad   ; 5.987  ; 5.987  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad   ; 5.832  ; 5.832  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad   ; 5.890  ; 5.890  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad   ; 5.759  ; 5.759  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad   ; 5.459  ; 5.459  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad   ; 5.987  ; 5.987  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad   ; 5.471  ; 5.471  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; add_pad[*]        ; start_cycle_pad ; 5.133  ; 5.133  ; Rise       ; start_cycle_pad                        ;
;  add_pad[0]       ; start_cycle_pad ; 0.712  ; 0.712  ; Rise       ; start_cycle_pad                        ;
;  add_pad[1]       ; start_cycle_pad ; 4.747  ; 4.747  ; Rise       ; start_cycle_pad                        ;
;  add_pad[2]       ; start_cycle_pad ; 4.898  ; 4.898  ; Rise       ; start_cycle_pad                        ;
;  add_pad[3]       ; start_cycle_pad ; 5.133  ; 5.133  ; Rise       ; start_cycle_pad                        ;
; bd_pad[*]         ; start_cycle_pad ; 2.532  ; 2.532  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[0]        ; start_cycle_pad ; 1.090  ; 1.090  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[1]        ; start_cycle_pad ; 1.523  ; 1.523  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[2]        ; start_cycle_pad ; 1.739  ; 1.739  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[3]        ; start_cycle_pad ; 2.532  ; 2.532  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[4]        ; start_cycle_pad ; 1.063  ; 1.063  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[5]        ; start_cycle_pad ; 1.821  ; 1.821  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[6]        ; start_cycle_pad ; 1.787  ; 1.787  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[7]        ; start_cycle_pad ; 1.219  ; 1.219  ; Rise       ; start_cycle_pad                        ;
; fl_d_pad[*]       ; start_cycle_pad ; 1.635  ; 1.635  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[0]      ; start_cycle_pad ; 1.620  ; 1.620  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[1]      ; start_cycle_pad ; 1.635  ; 1.635  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[2]      ; start_cycle_pad ; 1.152  ; 1.152  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[3]      ; start_cycle_pad ; 1.076  ; 1.076  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[4]      ; start_cycle_pad ; 0.746  ; 0.746  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[5]      ; start_cycle_pad ; 0.929  ; 0.929  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[7]      ; start_cycle_pad ; 1.033  ; 1.033  ; Rise       ; start_cycle_pad                        ;
; isa_add1_pad      ; start_cycle_pad ; 5.918  ; 5.918  ; Rise       ; start_cycle_pad                        ;
; isa_add11_pad     ; start_cycle_pad ; 5.592  ; 5.592  ; Rise       ; start_cycle_pad                        ;
; isa_add12_pad     ; start_cycle_pad ; 5.501  ; 5.501  ; Rise       ; start_cycle_pad                        ;
; isa_add14_pad     ; start_cycle_pad ; 5.559  ; 5.559  ; Rise       ; start_cycle_pad                        ;
; isa_add15_pad     ; start_cycle_pad ; 5.534  ; 5.534  ; Rise       ; start_cycle_pad                        ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+
; Data Port         ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+
; bd_pad[*]         ; clk_25mhz_pad   ; 0.526  ; 0.526  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[0]        ; clk_25mhz_pad   ; 0.447  ; 0.447  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[1]        ; clk_25mhz_pad   ; 0.526  ; 0.526  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[2]        ; clk_25mhz_pad   ; 0.310  ; 0.310  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[3]        ; clk_25mhz_pad   ; 0.407  ; 0.407  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[4]        ; clk_25mhz_pad   ; 0.465  ; 0.465  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[5]        ; clk_25mhz_pad   ; 0.339  ; 0.339  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[6]        ; clk_25mhz_pad   ; 0.273  ; 0.273  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[7]        ; clk_25mhz_pad   ; 0.480  ; 0.480  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; blue_pad[*]       ; clk_25mhz_pad   ; -1.772 ; -1.772 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad   ; -1.875 ; -1.875 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad   ; -2.040 ; -2.040 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad   ; -1.967 ; -1.967 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad   ; -1.772 ; -1.772 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad   ; -1.947 ; -1.947 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad   ; -1.666 ; -1.666 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad   ; -2.109 ; -2.109 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad   ; -1.666 ; -1.666 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad   ; -1.824 ; -1.824 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad   ; -2.025 ; -2.025 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad   ; -1.915 ; -1.915 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad   ; -2.175 ; -2.175 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad   ; -1.940 ; -1.940 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad   ; -2.457 ; -2.457 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad   ; -1.963 ; -1.963 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad   ; -1.735 ; -1.735 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad   ; -1.761 ; -1.761 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad   ; -1.735 ; -1.735 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad   ; -2.026 ; -2.026 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad   ; -1.906 ; -1.906 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad   ; -2.302 ; -2.302 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad   ; -1.962 ; -1.962 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad   ; -2.081 ; -2.081 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad   ; -2.086 ; -2.086 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; fl_d_pad[*]       ; clk_25mhz_pad   ; 0.755  ; 0.755  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[0]      ; clk_25mhz_pad   ; 0.364  ; 0.364  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[1]      ; clk_25mhz_pad   ; 0.298  ; 0.298  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[2]      ; clk_25mhz_pad   ; 0.450  ; 0.450  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[3]      ; clk_25mhz_pad   ; 0.590  ; 0.590  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[4]      ; clk_25mhz_pad   ; 0.755  ; 0.755  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[5]      ; clk_25mhz_pad   ; 0.750  ; 0.750  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[6]      ; clk_25mhz_pad   ; 0.627  ; 0.627  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[7]      ; clk_25mhz_pad   ; 0.677  ; 0.677  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad   ; -1.947 ; -1.947 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad   ; -2.017 ; -2.017 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad   ; -2.026 ; -2.026 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad   ; -2.101 ; -2.101 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad   ; -1.995 ; -1.995 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad   ; -1.947 ; -1.947 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad   ; -1.708 ; -1.708 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_add1_pad      ; clk_25mhz_pad   ; -1.882 ; -1.882 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad   ; -1.963 ; -1.963 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad   ; -2.090 ; -2.090 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad   ; -2.113 ; -2.113 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad   ; -2.020 ; -2.020 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad   ; -1.963 ; -1.963 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad   ; -2.173 ; -2.173 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad   ; -1.966 ; -1.966 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; add_pad[*]        ; start_cycle_pad ; 0.188  ; 0.188  ; Rise       ; start_cycle_pad                        ;
;  add_pad[0]       ; start_cycle_pad ; 0.188  ; 0.188  ; Rise       ; start_cycle_pad                        ;
;  add_pad[1]       ; start_cycle_pad ; -2.041 ; -2.041 ; Rise       ; start_cycle_pad                        ;
;  add_pad[2]       ; start_cycle_pad ; -2.118 ; -2.118 ; Rise       ; start_cycle_pad                        ;
;  add_pad[3]       ; start_cycle_pad ; -2.165 ; -2.165 ; Rise       ; start_cycle_pad                        ;
; bd_pad[*]         ; start_cycle_pad ; 0.021  ; 0.021  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[0]        ; start_cycle_pad ; 0.002  ; 0.002  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[1]        ; start_cycle_pad ; -0.127 ; -0.127 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[2]        ; start_cycle_pad ; -0.245 ; -0.245 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[3]        ; start_cycle_pad ; -0.509 ; -0.509 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[4]        ; start_cycle_pad ; 0.021  ; 0.021  ; Rise       ; start_cycle_pad                        ;
;  bd_pad[5]        ; start_cycle_pad ; -0.215 ; -0.215 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[6]        ; start_cycle_pad ; -0.260 ; -0.260 ; Rise       ; start_cycle_pad                        ;
;  bd_pad[7]        ; start_cycle_pad ; -0.057 ; -0.057 ; Rise       ; start_cycle_pad                        ;
; fl_d_pad[*]       ; start_cycle_pad ; 0.200  ; 0.200  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[0]      ; start_cycle_pad ; -0.185 ; -0.185 ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[1]      ; start_cycle_pad ; -0.205 ; -0.205 ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[2]      ; start_cycle_pad ; 0.004  ; 0.004  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[3]      ; start_cycle_pad ; 0.034  ; 0.034  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[4]      ; start_cycle_pad ; 0.200  ; 0.200  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[5]      ; start_cycle_pad ; 0.099  ; 0.099  ; Rise       ; start_cycle_pad                        ;
;  fl_d_pad[7]      ; start_cycle_pad ; 0.055  ; 0.055  ; Rise       ; start_cycle_pad                        ;
; isa_add1_pad      ; start_cycle_pad ; -2.527 ; -2.527 ; Rise       ; start_cycle_pad                        ;
; isa_add11_pad     ; start_cycle_pad ; -2.316 ; -2.316 ; Rise       ; start_cycle_pad                        ;
; isa_add12_pad     ; start_cycle_pad ; -2.282 ; -2.282 ; Rise       ; start_cycle_pad                        ;
; isa_add14_pad     ; start_cycle_pad ; -2.386 ; -2.386 ; Rise       ; start_cycle_pad                        ;
; isa_add15_pad     ; start_cycle_pad ; -2.362 ; -2.362 ; Rise       ; start_cycle_pad                        ;
+-------------------+-----------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-------------------+---------------+--------+--------+------------+----------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------+---------------+--------+--------+------------+----------------------------------------+
; bd_pad[*]         ; clk_25mhz_pad ; 11.555 ; 11.555 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[0]        ; clk_25mhz_pad ; 11.131 ; 11.131 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[1]        ; clk_25mhz_pad ; 10.387 ; 10.387 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[2]        ; clk_25mhz_pad ; 10.943 ; 10.943 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[3]        ; clk_25mhz_pad ; 11.207 ; 11.207 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[4]        ; clk_25mhz_pad ; 11.463 ; 11.463 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[5]        ; clk_25mhz_pad ; 11.555 ; 11.555 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[6]        ; clk_25mhz_pad ; 10.308 ; 10.308 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[7]        ; clk_25mhz_pad ; 10.888 ; 10.888 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; blue_pad[*]       ; clk_25mhz_pad ; 9.545  ; 9.545  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad ; 8.608  ; 8.608  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad ; 9.525  ; 9.525  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad ; 9.545  ; 9.545  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad ; 9.230  ; 9.230  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad ; 8.961  ; 8.961  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; clk_75mhz_pad     ; clk_25mhz_pad ; 7.016  ;        ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad ; 10.639 ; 10.639 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad ; 9.558  ; 9.558  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad ; 8.773  ; 8.773  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad ; 9.125  ; 9.125  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad ; 9.247  ; 9.247  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad ; 9.559  ; 9.559  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad ; 9.567  ; 9.567  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad ; 10.243 ; 10.243 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad ; 10.219 ; 10.219 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad ; 10.639 ; 10.639 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad ; 10.660 ; 10.660 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad ; 8.777  ; 8.777  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad ; 9.126  ; 9.126  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad ; 9.150  ; 9.150  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad ; 9.580  ; 9.580  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad ; 9.561  ; 9.561  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad ; 9.937  ; 9.937  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad ; 10.655 ; 10.655 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad ; 10.660 ; 10.660 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; fl_d_pad[*]       ; clk_25mhz_pad ; 11.141 ; 11.141 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[0]      ; clk_25mhz_pad ; 10.710 ; 10.710 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[1]      ; clk_25mhz_pad ; 11.141 ; 11.141 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[2]      ; clk_25mhz_pad ; 9.676  ; 9.676  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[3]      ; clk_25mhz_pad ; 10.036 ; 10.036 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[4]      ; clk_25mhz_pad ; 9.623  ; 9.623  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[5]      ; clk_25mhz_pad ; 9.623  ; 9.623  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[6]      ; clk_25mhz_pad ; 9.961  ; 9.961  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[7]      ; clk_25mhz_pad ; 9.261  ; 9.261  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad ; 9.541  ; 9.541  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad ; 9.324  ; 9.324  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad ; 9.515  ; 9.515  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad ; 9.541  ; 9.541  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad ; 8.979  ; 8.979  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad ; 8.916  ; 8.916  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad ; 9.485  ; 9.485  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_wait_pad      ; clk_25mhz_pad ; 10.291 ; 10.291 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad ; 9.480  ; 9.480  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad ; 9.001  ; 9.001  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad ; 8.993  ; 8.993  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad ; 9.181  ; 9.181  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad ; 9.176  ; 9.176  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad ; 9.480  ; 9.480  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; sdram_clk_pad     ; clk_25mhz_pad ; 8.526  ;        ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad ; 9.927  ; 9.927  ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; clk_75mhz_pad     ; clk_25mhz_pad ;        ; 7.016  ; Fall       ; clkgencore|altpll_component|pll|clk[1] ;
; sdram_clk_pad     ; clk_25mhz_pad ;        ; 8.526  ; Fall       ; clkgencore|altpll_component|pll|clk[1] ;
+-------------------+---------------+--------+--------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-------------------+---------------+-------+-------+------------+----------------------------------------+
; Data Port         ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-------------------+---------------+-------+-------+------------+----------------------------------------+
; bd_pad[*]         ; clk_25mhz_pad ; 4.888 ; 4.888 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[0]        ; clk_25mhz_pad ; 5.122 ; 5.122 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[1]        ; clk_25mhz_pad ; 4.888 ; 4.888 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[2]        ; clk_25mhz_pad ; 5.083 ; 5.083 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[3]        ; clk_25mhz_pad ; 5.164 ; 5.164 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[4]        ; clk_25mhz_pad ; 5.214 ; 5.214 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[5]        ; clk_25mhz_pad ; 5.265 ; 5.265 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[6]        ; clk_25mhz_pad ; 4.920 ; 4.920 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  bd_pad[7]        ; clk_25mhz_pad ; 5.083 ; 5.083 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; blue_pad[*]       ; clk_25mhz_pad ; 4.238 ; 4.238 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[0]      ; clk_25mhz_pad ; 4.238 ; 4.238 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[1]      ; clk_25mhz_pad ; 4.593 ; 4.593 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[2]      ; clk_25mhz_pad ; 4.603 ; 4.603 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[3]      ; clk_25mhz_pad ; 4.459 ; 4.459 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  blue_pad[4]      ; clk_25mhz_pad ; 4.337 ; 4.337 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; clk_75mhz_pad     ; clk_25mhz_pad ; 3.633 ;       ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio0to8_pad[*]    ; clk_25mhz_pad ; 4.344 ; 4.344 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[0]   ; clk_25mhz_pad ; 4.596 ; 4.596 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[1]   ; clk_25mhz_pad ; 4.344 ; 4.344 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[2]   ; clk_25mhz_pad ; 4.452 ; 4.452 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[3]   ; clk_25mhz_pad ; 4.518 ; 4.518 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[4]   ; clk_25mhz_pad ; 4.597 ; 4.597 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[5]   ; clk_25mhz_pad ; 4.606 ; 4.606 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[6]   ; clk_25mhz_pad ; 4.791 ; 4.791 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[7]   ; clk_25mhz_pad ; 4.783 ; 4.783 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio0to8_pad[8]   ; clk_25mhz_pad ; 4.931 ; 4.931 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; dio10to17_pad[*]  ; clk_25mhz_pad ; 4.350 ; 4.350 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[0] ; clk_25mhz_pad ; 4.350 ; 4.350 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[1] ; clk_25mhz_pad ; 4.446 ; 4.446 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[2] ; clk_25mhz_pad ; 4.459 ; 4.459 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[3] ; clk_25mhz_pad ; 4.608 ; 4.608 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[4] ; clk_25mhz_pad ; 4.608 ; 4.608 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[5] ; clk_25mhz_pad ; 4.722 ; 4.722 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[6] ; clk_25mhz_pad ; 4.937 ; 4.937 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  dio10to17_pad[7] ; clk_25mhz_pad ; 4.945 ; 4.945 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; fl_d_pad[*]       ; clk_25mhz_pad ; 4.524 ; 4.524 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[0]      ; clk_25mhz_pad ; 4.972 ; 4.972 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[1]      ; clk_25mhz_pad ; 5.132 ; 5.132 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[2]      ; clk_25mhz_pad ; 4.669 ; 4.669 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[3]      ; clk_25mhz_pad ; 4.785 ; 4.785 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[4]      ; clk_25mhz_pad ; 4.632 ; 4.632 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[5]      ; clk_25mhz_pad ; 4.638 ; 4.638 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[6]      ; clk_25mhz_pad ; 4.725 ; 4.725 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  fl_d_pad[7]      ; clk_25mhz_pad ; 4.524 ; 4.524 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; green_pad[*]      ; clk_25mhz_pad ; 4.313 ; 4.313 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[0]     ; clk_25mhz_pad ; 4.573 ; 4.573 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[1]     ; clk_25mhz_pad ; 4.578 ; 4.578 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[2]     ; clk_25mhz_pad ; 4.600 ; 4.600 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[3]     ; clk_25mhz_pad ; 4.346 ; 4.346 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  green_pad[4]     ; clk_25mhz_pad ; 4.313 ; 4.313 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; hsync_pad         ; clk_25mhz_pad ; 4.557 ; 4.557 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; isa_wait_pad      ; clk_25mhz_pad ; 4.937 ; 4.937 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; red_pad[*]        ; clk_25mhz_pad ; 4.355 ; 4.355 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[0]       ; clk_25mhz_pad ; 4.357 ; 4.357 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[1]       ; clk_25mhz_pad ; 4.355 ; 4.355 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[2]       ; clk_25mhz_pad ; 4.479 ; 4.479 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[3]       ; clk_25mhz_pad ; 4.480 ; 4.480 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
;  red_pad[4]       ; clk_25mhz_pad ; 4.529 ; 4.529 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; sdram_clk_pad     ; clk_25mhz_pad ; 4.089 ;       ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; vsync_pad         ; clk_25mhz_pad ; 4.719 ; 4.719 ; Rise       ; clkgencore|altpll_component|pll|clk[1] ;
; clk_75mhz_pad     ; clk_25mhz_pad ;       ; 3.633 ; Fall       ; clkgencore|altpll_component|pll|clk[1] ;
; sdram_clk_pad     ; clk_25mhz_pad ;       ; 4.089 ; Fall       ; clkgencore|altpll_component|pll|clk[1] ;
+-------------------+---------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; bd_oe_pad                              ; bd_oe_pad                              ; 1        ; 1        ; 0        ; 1        ;
; start_cycle_pad                        ; bd_oe_pad                              ; 0        ; 0        ; 1        ; 0        ;
; bd_oe_pad                              ; clkgencore|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 592      ; 0        ; 0        ; 0        ;
; ep93xx_end_q                           ; clkgencore|altpll_component|pll|clk[1] ; 1        ; 0        ; 0        ; 0        ;
; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 3319     ; 0        ; 0        ; 0        ;
; ep93xx_end_q                           ; start_cycle_pad                        ; 1        ; 0        ; 0        ; 0        ;
; start_cycle_pad                        ; start_cycle_pad                        ; 1        ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; bd_oe_pad                              ; bd_oe_pad                              ; 1        ; 1        ; 0        ; 1        ;
; start_cycle_pad                        ; bd_oe_pad                              ; 0        ; 0        ; 1        ; 0        ;
; bd_oe_pad                              ; clkgencore|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; clkgencore|altpll_component|pll|clk[1] ; clkgencore|altpll_component|pll|clk[1] ; 592      ; 0        ; 0        ; 0        ;
; ep93xx_end_q                           ; clkgencore|altpll_component|pll|clk[1] ; 1        ; 0        ; 0        ; 0        ;
; start_cycle_pad                        ; clkgencore|altpll_component|pll|clk[1] ; 3319     ; 0        ; 0        ; 0        ;
; ep93xx_end_q                           ; start_cycle_pad                        ; 1        ; 0        ; 0        ; 0        ;
; start_cycle_pad                        ; start_cycle_pad                        ; 1        ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Recovery Transfers                                                            ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; ep93xx_end_q    ; bd_oe_pad       ; 1        ; 1        ; 1        ; 1        ;
; start_cycle_pad ; ep93xx_end_q    ; 1        ; 1        ; 0        ; 0        ;
; ep93xx_end_q    ; start_cycle_pad ; 1        ; 1        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Removal Transfers                                                             ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; ep93xx_end_q    ; bd_oe_pad       ; 1        ; 1        ; 1        ; 1        ;
; start_cycle_pad ; ep93xx_end_q    ; 1        ; 1        ; 0        ; 0        ;
; ep93xx_end_q    ; start_cycle_pad ; 1        ; 1        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 60    ; 60   ;
; Unconstrained Input Port Paths  ; 91    ; 91   ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 136   ; 136  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Feb 11 12:15:11 2014
Info: Command: quartus_sta ts7300_opencore -c ts7300_top
Info: qsta_default_script.tcl version: #1
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ts7300_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 40.000 -waveform {0.000 20.000} -name clk_25mhz_pad clk_25mhz_pad
    Info (332110): create_generated_clock -source {clkgencore|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {clkgencore|altpll_component|pll|clk[1]} {clkgencore|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name start_cycle_pad start_cycle_pad
    Info (332105): create_clock -period 1.000 -name ep93xx_end_q ep93xx_end_q
    Info (332105): create_clock -period 1.000 -name bd_oe_pad bd_oe_pad
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.055
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.055      -593.978 clkgencore|altpll_component|pll|clk[1] 
    Info (332119):    -0.807        -1.320 bd_oe_pad 
    Info (332119):     0.235         0.000 start_cycle_pad 
Info (332146): Worst-case hold slack is -1.820
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.820        -1.841 clkgencore|altpll_component|pll|clk[1] 
    Info (332119):    -0.337        -0.337 start_cycle_pad 
    Info (332119):     0.499         0.000 bd_oe_pad 
Info (332146): Worst-case recovery slack is -1.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.452        -1.452 ep93xx_end_q 
    Info (332119):     1.330         0.000 start_cycle_pad 
    Info (332119):     1.425         0.000 bd_oe_pad 
Info (332146): Worst-case removal slack is -1.191
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.191        -2.382 bd_oe_pad 
    Info (332119):    -1.096        -1.096 start_cycle_pad 
    Info (332119):     1.686         0.000 ep93xx_end_q 
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -39.041 start_cycle_pad 
    Info (332119):    -1.941        -4.909 bd_oe_pad 
    Info (332119):    -0.742        -1.484 ep93xx_end_q 
    Info (332119):     5.424         0.000 clkgencore|altpll_component|pll|clk[1] 
    Info (332119):    20.000         0.000 clk_25mhz_pad 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.756
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.756      -166.471 clkgencore|altpll_component|pll|clk[1] 
    Info (332119):     0.059         0.000 bd_oe_pad 
    Info (332119):     0.665         0.000 start_cycle_pad 
Info (332146): Worst-case hold slack is -1.265
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.265        -2.134 clkgencore|altpll_component|pll|clk[1] 
    Info (332119):    -0.541        -0.541 start_cycle_pad 
    Info (332119):     0.215         0.000 bd_oe_pad 
Info (332146): Worst-case recovery slack is -0.336
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.336        -0.336 ep93xx_end_q 
    Info (332119):     1.200         0.000 start_cycle_pad 
    Info (332119):     1.217         0.000 bd_oe_pad 
Info (332146): Worst-case removal slack is -0.837
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.837        -1.674 bd_oe_pad 
    Info (332119):    -0.820        -0.820 start_cycle_pad 
    Info (332119):     0.716         0.000 ep93xx_end_q 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -26.380 start_cycle_pad 
    Info (332119):    -1.380        -3.380 bd_oe_pad 
    Info (332119):    -0.500        -1.000 ep93xx_end_q 
    Info (332119):     5.666         0.000 clkgencore|altpll_component|pll|clk[1] 
    Info (332119):    20.000         0.000 clk_25mhz_pad 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 494 megabytes
    Info: Processing ended: Tue Feb 11 12:15:14 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


