TimeQuest Timing Analyzer report for GSensor
Sun Apr 26 22:46:18 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK50'
 15. Slow 1200mV 85C Model Recovery: 'CLOCK50'
 16. Slow 1200mV 85C Model Removal: 'CLOCK50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLOCK50'
 34. Slow 1200mV 0C Model Hold: 'CLOCK50'
 35. Slow 1200mV 0C Model Recovery: 'CLOCK50'
 36. Slow 1200mV 0C Model Removal: 'CLOCK50'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'CLOCK50'
 53. Fast 1200mV 0C Model Hold: 'CLOCK50'
 54. Fast 1200mV 0C Model Recovery: 'CLOCK50'
 55. Fast 1200mV 0C Model Removal: 'CLOCK50'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Signal Integrity Metrics (Slow 1200mv 0c Model)
 74. Signal Integrity Metrics (Slow 1200mv 85c Model)
 75. Signal Integrity Metrics (Fast 1200mv 0c Model)
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; GSensor                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.80        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  60.0%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; GSensor.out.sdc ; OK     ; Sun Apr 26 22:46:13 2015 ;
+-----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK50    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 32.85 MHz ; 32.85 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+---------+-----------------+
; Clock   ; Slack   ; End Point TNS   ;
+---------+---------+-----------------+
; CLOCK50 ; -10.438 ; -31.028         ;
+---------+---------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 0.298 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; CLOCK50 ; 14.737 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; CLOCK50 ; 4.047 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; CLOCK50 ; 9.483 ; 0.000                           ;
+---------+-------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK50'                                                                                                                                                                                         ;
+---------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -10.438 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 30.362     ;
; -10.438 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 30.362     ;
; -10.297 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 30.221     ;
; -10.297 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 30.221     ;
; -10.231 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 30.159     ;
; -10.231 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 30.159     ;
; -10.209 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 30.133     ;
; -10.209 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 30.133     ;
; -10.152 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 30.076     ;
; -10.147 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 30.071     ;
; -10.147 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 30.071     ;
; -10.145 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 30.069     ;
; -10.145 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 30.069     ;
; -10.072 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 30.000     ;
; -10.072 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 30.000     ;
; -10.064 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 30.007     ;
; -10.064 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 30.007     ;
; -10.024 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.948     ;
; -10.024 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.948     ;
; -10.011 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.935     ;
; -9.945  ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 29.873     ;
; -9.923  ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.847     ;
; -9.914  ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 29.857     ;
; -9.914  ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 29.857     ;
; -9.910  ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.834     ;
; -9.910  ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.834     ;
; -9.887  ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.811     ;
; -9.887  ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.811     ;
; -9.861  ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.785     ;
; -9.859  ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.783     ;
; -9.855  ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.779     ;
; -9.855  ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.779     ;
; -9.841  ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.765     ;
; -9.841  ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.765     ;
; -9.791  ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.715     ;
; -9.791  ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.715     ;
; -9.786  ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 29.714     ;
; -9.778  ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 29.721     ;
; -9.766  ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.690     ;
; -9.766  ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.690     ;
; -9.738  ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.662     ;
; -9.736  ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.660     ;
; -9.736  ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.660     ;
; -9.628  ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 29.571     ;
; -9.624  ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.548     ;
; -9.601  ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.525     ;
; -9.571  ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.405     ; 29.181     ;
; -9.571  ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.405     ; 29.181     ;
; -9.569  ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.493     ;
; -9.555  ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.479     ;
; -9.540  ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.464     ;
; -9.540  ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.464     ;
; -9.529  ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.457     ; 29.087     ;
; -9.529  ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.457     ; 29.087     ;
; -9.528  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.386     ; 29.157     ;
; -9.528  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.386     ; 29.157     ;
; -9.513  ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.437     ;
; -9.513  ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.437     ;
; -9.505  ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.429     ;
; -9.480  ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.404     ;
; -9.458  ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.382     ;
; -9.458  ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.382     ;
; -9.450  ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.374     ;
; -9.414  ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.338     ;
; -9.414  ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.338     ;
; -9.366  ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.290     ;
; -9.366  ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.290     ;
; -9.285  ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.405     ; 28.895     ;
; -9.281  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.385     ; 28.911     ;
; -9.281  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.385     ; 28.911     ;
; -9.254  ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.178     ;
; -9.243  ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.457     ; 28.801     ;
; -9.242  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.386     ; 28.871     ;
; -9.237  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.394     ; 28.858     ;
; -9.237  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.394     ; 28.858     ;
; -9.227  ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.151     ;
; -9.187  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.385     ; 28.817     ;
; -9.187  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.385     ; 28.817     ;
; -9.172  ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.096     ;
; -9.128  ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.052     ;
; -9.117  ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 29.060     ;
; -9.117  ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 29.060     ;
; -9.113  ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 29.056     ;
; -9.113  ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 29.056     ;
; -9.090  ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.014     ;
; -9.090  ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.014     ;
; -9.080  ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.091     ; 29.004     ;
; -9.027  ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.431     ; 28.611     ;
; -9.027  ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.431     ; 28.611     ;
; -8.995  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.385     ; 28.625     ;
; -8.971  ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.431     ; 28.555     ;
; -8.971  ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.431     ; 28.555     ;
; -8.951  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_we_reg ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.394     ; 28.572     ;
; -8.901  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.385     ; 28.531     ;
; -8.856  ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.431     ; 28.440     ;
; -8.856  ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.431     ; 28.440     ;
; -8.846  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.385     ; 28.476     ;
; -8.846  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.385     ; 28.476     ;
; -8.831  ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 28.774     ;
; -8.827  ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 28.770     ;
+---------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK50'                                                                                                                                                                                                        ;
+-------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; vga:u_vga|data_a_sub[2]           ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.386      ; 0.871      ;
; 0.314 ; vga:u_vga|data_a_roc[94]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.388      ; 0.889      ;
; 0.319 ; vga:u_vga|data_b_mis[91]          ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.383      ; 0.889      ;
; 0.324 ; vga:u_vga|address_a_mis[0]        ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.381      ; 0.892      ;
; 0.324 ; vga:u_vga|data_a_roc[76]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.385      ; 0.896      ;
; 0.330 ; vga:u_vga|data_a_roc[106]         ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.387      ; 0.904      ;
; 0.330 ; vga:u_vga|data_a_roc[77]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.388      ; 0.905      ;
; 0.335 ; vga:u_vga|data_a_roc[55]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.388      ; 0.910      ;
; 0.342 ; vga:u_vga|address_b_roc[0]        ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.407      ; 0.936      ;
; 0.343 ; vga:u_vga|data_mis_disp[0]        ; vga:u_vga|data_mis_disp[0]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[55]       ; vga:u_vga|data_mis_disp[55]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[52]       ; vga:u_vga|data_mis_disp[52]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[50]       ; vga:u_vga|data_mis_disp[50]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[48]       ; vga:u_vga|data_mis_disp[48]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[38]       ; vga:u_vga|data_mis_disp[38]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[23]       ; vga:u_vga|data_mis_disp[23]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[22]       ; vga:u_vga|data_mis_disp[22]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[18]       ; vga:u_vga|data_mis_disp[18]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[54]       ; vga:u_vga|data_mis_disp[54]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[6]        ; vga:u_vga|data_mis_disp[6]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[35]       ; vga:u_vga|data_mis_disp[35]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[1]        ; vga:u_vga|data_mis_disp[1]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[33]       ; vga:u_vga|data_mis_disp[33]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[106]      ; vga:u_vga|data_mis_disp[106]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_mis_disp[68]       ; vga:u_vga|data_mis_disp[68]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[63]       ; vga:u_vga|data_mis_disp[63]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[59]       ; vga:u_vga|data_mis_disp[59]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[57]       ; vga:u_vga|data_mis_disp[57]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[25]       ; vga:u_vga|data_mis_disp[25]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[9]        ; vga:u_vga|data_mis_disp[9]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[49]       ; vga:u_vga|data_mis_disp[49]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[30]       ; vga:u_vga|data_mis_disp[30]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[17]       ; vga:u_vga|data_mis_disp[17]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[8]        ; vga:u_vga|data_mis_disp[8]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[42]       ; vga:u_vga|data_mis_disp[42]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[10]       ; vga:u_vga|data_mis_disp[10]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[24]       ; vga:u_vga|data_mis_disp[24]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[12]       ; vga:u_vga|data_mis_disp[12]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[60]       ; vga:u_vga|data_mis_disp[60]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[95]       ; vga:u_vga|data_mis_disp[95]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[91]       ; vga:u_vga|data_mis_disp[91]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[90]       ; vga:u_vga|data_mis_disp[90]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[85]       ; vga:u_vga|data_mis_disp[85]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[80]       ; vga:u_vga|data_mis_disp[80]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[81]       ; vga:u_vga|data_mis_disp[81]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[93]       ; vga:u_vga|data_mis_disp[93]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[88]       ; vga:u_vga|data_mis_disp[88]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|current_missile_line[9] ; vga:u_vga|current_missile_line[9]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|current_missile_line[5] ; vga:u_vga|current_missile_line[5]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|current_missile_line[6] ; vga:u_vga|current_missile_line[6]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|current_missile_line[7] ; vga:u_vga|current_missile_line[7]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|current_missile_line[8] ; vga:u_vga|current_missile_line[8]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[34]       ; vga:u_vga|data_mis_disp[34]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[2]        ; vga:u_vga|data_mis_disp[2]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[56]       ; vga:u_vga|data_mis_disp[56]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[82]       ; vga:u_vga|data_mis_disp[82]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[21]       ; vga:u_vga|data_mis_disp[21]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[84]       ; vga:u_vga|data_mis_disp[84]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[83]       ; vga:u_vga|data_mis_disp[83]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[92]       ; vga:u_vga|data_mis_disp[92]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[89]       ; vga:u_vga|data_mis_disp[89]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[87]       ; vga:u_vga|data_mis_disp[87]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[86]       ; vga:u_vga|data_mis_disp[86]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|score[1]                ; vga:u_vga|score[1]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[51]       ; vga:u_vga|data_roc_disp[51]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[3]        ; vga:u_vga|data_roc_disp[3]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[35]       ; vga:u_vga|data_roc_disp[35]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[5]        ; vga:u_vga|data_roc_disp[5]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[37]       ; vga:u_vga|data_roc_disp[37]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[21]       ; vga:u_vga|data_roc_disp[21]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[42]       ; vga:u_vga|data_roc_disp[42]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[58]       ; vga:u_vga|data_roc_disp[58]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|address_b_roc[0]        ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.388      ; 0.932      ;
; 0.357 ; vga:u_vga|current_rocket_line[3]  ; vga:u_vga|current_rocket_line[3]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|current_rocket_line[4]  ; vga:u_vga|current_rocket_line[4]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|current_rocket_line[5]  ; vga:u_vga|current_rocket_line[5]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|current_rocket_line[6]  ; vga:u_vga|current_rocket_line[6]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|current_rocket_line[8]  ; vga:u_vga|current_rocket_line[8]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|current_rocket_line[10] ; vga:u_vga|current_rocket_line[10]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[13]       ; vga:u_vga|data_mis_disp[13]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|wr_en_b_sub             ; vga:u_vga|wr_en_b_sub                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|wr_en_b_mis             ; vga:u_vga|wr_en_b_mis                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[39]       ; vga:u_vga|data_mis_disp[39]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[7]        ; vga:u_vga|data_mis_disp[7]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[47]       ; vga:u_vga|data_mis_disp[47]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[45]       ; vga:u_vga|data_mis_disp[45]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[15]       ; vga:u_vga|data_mis_disp[15]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|wr_en_a_mis             ; vga:u_vga|wr_en_a_mis                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[8]        ; vga:u_vga|data_sub_disp[8]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[7]        ; vga:u_vga|data_sub_disp[7]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[6]        ; vga:u_vga|data_sub_disp[6]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[5]        ; vga:u_vga|data_sub_disp[5]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[4]        ; vga:u_vga|data_sub_disp[4]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[3]        ; vga:u_vga|data_sub_disp[3]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|update_missiles         ; vga:u_vga|update_missiles                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[29]          ; vga:u_vga|submarines[29]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[19]          ; vga:u_vga|submarines[19]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[23]          ; vga:u_vga|submarines[23]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[27]          ; vga:u_vga|submarines[27]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[31]          ; vga:u_vga|submarines[31]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
+-------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK50'                                                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.737 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.355     ; 2.923      ;
; 14.737 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.355     ; 2.923      ;
; 14.737 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.355     ; 2.923      ;
; 14.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.359     ; 2.818      ;
; 14.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.359     ; 2.818      ;
; 14.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.359     ; 2.818      ;
; 14.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.359     ; 2.818      ;
; 14.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.359     ; 2.818      ;
; 14.956 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.701      ;
; 14.956 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.701      ;
; 14.956 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.701      ;
; 14.956 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.701      ;
; 14.956 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.701      ;
; 14.956 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.701      ;
; 14.956 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.701      ;
; 14.956 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.701      ;
; 14.956 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.701      ;
; 14.956 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.701      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
; 15.057 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.358     ; 2.600      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.047 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.871     ; 2.333      ;
; 4.137 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.422      ;
; 4.137 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.422      ;
; 4.137 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.422      ;
; 4.137 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.422      ;
; 4.137 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.422      ;
; 4.137 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.422      ;
; 4.137 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.422      ;
; 4.137 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.422      ;
; 4.137 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.422      ;
; 4.137 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.422      ;
; 4.246 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.531      ;
; 4.246 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.531      ;
; 4.246 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.531      ;
; 4.246 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.531      ;
; 4.246 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.872     ; 2.531      ;
; 4.336 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.869     ; 2.624      ;
; 4.336 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.869     ; 2.624      ;
; 4.336 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.869     ; 2.624      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.483 ; 9.713        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.483 ; 9.713        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.483 ; 9.713        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_address_reg0    ;
; 9.483 ; 9.713        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.483 ; 9.713        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg                  ;
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_address_reg0 ;
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_we_reg       ;
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_address_reg0    ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0     ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_we_reg          ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~porta_address_reg0 ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~porta_we_reg       ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_datain_reg0     ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg        ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_datain_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg       ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_address_reg0 ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_we_reg       ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~portb_address_reg0   ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg        ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_datain_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_we_reg       ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_datain_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_we_reg         ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~portb_datain_reg0    ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_datain_reg0   ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_sub_line[3]                                                                                               ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_missile_line[5]                                                                                           ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_missile_line[6]                                                                                           ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_missile_line[7]                                                                                           ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_missile_line[8]                                                                                           ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_missile_line[9]                                                                                           ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_sub_line[6]                                                                                               ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[0]                                                                                                  ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[106]                                                                                                ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[18]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[1]                                                                                                  ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[22]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[23]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[33]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[35]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[38]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[48]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[50]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[52]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[54]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[55]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[68]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[6]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[0]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[1]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[2]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[3]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[4]                                                                                                  ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; CLOCK50    ; 2.777 ; 3.363 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; 6.892 ; 7.389 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.676 ; 5.267 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; CLOCK50    ; -2.346 ; -2.928 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; -4.649 ; -5.183 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.953 ; -4.519 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 6.748 ; 6.512 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 7.829 ; 7.943 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.272 ; 8.203 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 6.044 ; 6.014 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 6.536 ; 6.541 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.595 ; 6.613 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.800 ; 6.770 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 5.371 ; 5.303 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.615 ; 7.038 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 6.116 ; 5.892 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.005 ; 6.418 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 5.113 ; 5.095 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.840 ; 5.808 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 6.313 ; 6.315 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.370 ; 6.383 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.566 ; 6.535 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 5.194 ; 5.126 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.005 ; 6.418 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.745 ; 6.623 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.866 ; 5.744 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.593     ; 6.715     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.837     ; 5.959     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 36.58 MHz ; 36.58 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; CLOCK50 ; -7.335 ; -21.745         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.296 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 15.355 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 3.631 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.484 ; 0.000                          ;
+---------+-------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK50'                                                                                                                                                                                         ;
+--------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -7.335 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 27.271     ;
; -7.335 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 27.271     ;
; -7.202 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 27.138     ;
; -7.202 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 27.138     ;
; -7.188 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 27.128     ;
; -7.188 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 27.128     ;
; -7.164 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 27.099     ;
; -7.164 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 27.099     ;
; -7.098 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 27.034     ;
; -7.098 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 27.034     ;
; -7.079 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 27.015     ;
; -7.079 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 27.015     ;
; -7.075 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 27.011     ;
; -7.032 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 26.981     ;
; -7.032 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 26.981     ;
; -7.011 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 26.951     ;
; -7.011 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 26.951     ;
; -6.977 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.913     ;
; -6.977 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.913     ;
; -6.942 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.878     ;
; -6.928 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 26.868     ;
; -6.904 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 26.839     ;
; -6.900 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 26.849     ;
; -6.900 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 26.849     ;
; -6.894 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.830     ;
; -6.894 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.830     ;
; -6.840 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.776     ;
; -6.840 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.776     ;
; -6.838 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.774     ;
; -6.828 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.764     ;
; -6.828 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.764     ;
; -6.819 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.755     ;
; -6.816 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.752     ;
; -6.816 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.752     ;
; -6.772 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 26.721     ;
; -6.765 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.701     ;
; -6.765 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.701     ;
; -6.751 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 26.691     ;
; -6.740 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.676     ;
; -6.740 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.676     ;
; -6.717 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.653     ;
; -6.711 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.647     ;
; -6.711 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.647     ;
; -6.640 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 26.589     ;
; -6.634 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.570     ;
; -6.589 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.359     ; 26.245     ;
; -6.589 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.359     ; 26.245     ;
; -6.580 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.516     ;
; -6.568 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.504     ;
; -6.556 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.492     ;
; -6.546 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.482     ;
; -6.546 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.482     ;
; -6.514 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.450     ;
; -6.514 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.450     ;
; -6.511 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.344     ; 26.182     ;
; -6.511 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.344     ; 26.182     ;
; -6.506 ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.407     ; 26.114     ;
; -6.506 ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.407     ; 26.114     ;
; -6.505 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.441     ;
; -6.480 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.416     ;
; -6.451 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.387     ;
; -6.446 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.382     ;
; -6.446 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.382     ;
; -6.424 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.360     ;
; -6.424 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.360     ;
; -6.390 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.326     ;
; -6.390 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.326     ;
; -6.329 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.359     ; 25.985     ;
; -6.286 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.222     ;
; -6.281 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.344     ; 25.952     ;
; -6.281 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.344     ; 25.952     ;
; -6.278 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.353     ; 25.940     ;
; -6.278 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.353     ; 25.940     ;
; -6.254 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.190     ;
; -6.251 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.344     ; 25.922     ;
; -6.246 ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.407     ; 25.854     ;
; -6.215 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.344     ; 25.886     ;
; -6.215 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.344     ; 25.886     ;
; -6.186 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.122     ;
; -6.164 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.100     ;
; -6.153 ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 26.102     ;
; -6.153 ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 26.102     ;
; -6.149 ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 26.098     ;
; -6.149 ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 26.098     ;
; -6.130 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 26.066     ;
; -6.093 ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 26.030     ;
; -6.093 ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 26.030     ;
; -6.074 ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.383     ; 25.706     ;
; -6.074 ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.383     ; 25.706     ;
; -6.021 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.344     ; 25.692     ;
; -6.018 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_we_reg ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.353     ; 25.680     ;
; -5.987 ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.383     ; 25.619     ;
; -5.987 ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.383     ; 25.619     ;
; -5.955 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.344     ; 25.626     ;
; -5.930 ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.383     ; 25.562     ;
; -5.930 ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.383     ; 25.562     ;
; -5.905 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.344     ; 25.576     ;
; -5.905 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.344     ; 25.576     ;
; -5.893 ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 25.842     ;
; -5.889 ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 25.838     ;
+--------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.296 ; vga:u_vga|data_a_sub[2]                                                    ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.345      ; 0.810      ;
; 0.299 ; vga:u_vga|data_mis_disp[0]                                                 ; vga:u_vga|data_mis_disp[0]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[55]                                                ; vga:u_vga|data_mis_disp[55]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[52]                                                ; vga:u_vga|data_mis_disp[52]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[50]                                                ; vga:u_vga|data_mis_disp[50]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[48]                                                ; vga:u_vga|data_mis_disp[48]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[38]                                                ; vga:u_vga|data_mis_disp[38]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[23]                                                ; vga:u_vga|data_mis_disp[23]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[22]                                                ; vga:u_vga|data_mis_disp[22]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[18]                                                ; vga:u_vga|data_mis_disp[18]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[54]                                                ; vga:u_vga|data_mis_disp[54]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[6]                                                 ; vga:u_vga|data_mis_disp[6]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[35]                                                ; vga:u_vga|data_mis_disp[35]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[1]                                                 ; vga:u_vga|data_mis_disp[1]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[33]                                                ; vga:u_vga|data_mis_disp[33]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[106]                                               ; vga:u_vga|data_mis_disp[106]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[68]                                                ; vga:u_vga|data_mis_disp[68]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|current_missile_line[9]                                          ; vga:u_vga|current_missile_line[9]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|current_missile_line[5]                                          ; vga:u_vga|current_missile_line[5]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|current_missile_line[6]                                          ; vga:u_vga|current_missile_line[6]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|current_missile_line[7]                                          ; vga:u_vga|current_missile_line[7]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|current_missile_line[8]                                          ; vga:u_vga|current_missile_line[8]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[34]                                                ; vga:u_vga|data_mis_disp[34]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[2]                                                 ; vga:u_vga|data_mis_disp[2]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[63]                                                ; vga:u_vga|data_mis_disp[63]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[59]                                                ; vga:u_vga|data_mis_disp[59]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[57]                                                ; vga:u_vga|data_mis_disp[57]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[25]                                                ; vga:u_vga|data_mis_disp[25]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[9]                                                 ; vga:u_vga|data_mis_disp[9]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[56]                                                ; vga:u_vga|data_mis_disp[56]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[49]                                                ; vga:u_vga|data_mis_disp[49]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[30]                                                ; vga:u_vga|data_mis_disp[30]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[17]                                                ; vga:u_vga|data_mis_disp[17]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[8]                                                 ; vga:u_vga|data_mis_disp[8]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[42]                                                ; vga:u_vga|data_mis_disp[42]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[10]                                                ; vga:u_vga|data_mis_disp[10]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[24]                                                ; vga:u_vga|data_mis_disp[24]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[12]                                                ; vga:u_vga|data_mis_disp[12]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[60]                                                ; vga:u_vga|data_mis_disp[60]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[95]                                                ; vga:u_vga|data_mis_disp[95]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[91]                                                ; vga:u_vga|data_mis_disp[91]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[90]                                                ; vga:u_vga|data_mis_disp[90]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[85]                                                ; vga:u_vga|data_mis_disp[85]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[80]                                                ; vga:u_vga|data_mis_disp[80]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[81]                                                ; vga:u_vga|data_mis_disp[81]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[93]                                                ; vga:u_vga|data_mis_disp[93]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[88]                                                ; vga:u_vga|data_mis_disp[88]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.309 ; vga:u_vga|data_a_roc[94]                                                   ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.347      ; 0.825      ;
; 0.311 ; vga:u_vga|data_mis_disp[82]                                                ; vga:u_vga|data_mis_disp[82]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[21]                                                ; vga:u_vga|data_mis_disp[21]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[84]                                                ; vga:u_vga|data_mis_disp[84]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[83]                                                ; vga:u_vga|data_mis_disp[83]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[92]                                                ; vga:u_vga|data_mis_disp[92]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[89]                                                ; vga:u_vga|data_mis_disp[89]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[87]                                                ; vga:u_vga|data_mis_disp[87]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[86]                                                ; vga:u_vga|data_mis_disp[86]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|direction                                    ; spi_ee_config:u_spi_ee_config|direction                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[11]                                                   ; vga:u_vga|submarines[11]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[43]                                                   ; vga:u_vga|submarines[43]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[8]                                                    ; vga:u_vga|submarines[8]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[10]                                                   ; vga:u_vga|submarines[10]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[42]                                                   ; vga:u_vga|submarines[42]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[41]                                                   ; vga:u_vga|submarines[41]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[34]                                                   ; vga:u_vga|submarines[34]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[40]                                                   ; vga:u_vga|submarines[40]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[32]                                                   ; vga:u_vga|submarines[32]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|hit                                                              ; vga:u_vga|hit                                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[19]                                                ; vga:u_vga|data_roc_disp[19]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[31]                                                ; vga:u_vga|data_roc_disp[31]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[63]                                                ; vga:u_vga|data_roc_disp[63]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[15]                                                ; vga:u_vga|data_roc_disp[15]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[47]                                                ; vga:u_vga|data_roc_disp[47]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[23]                                                ; vga:u_vga|data_roc_disp[23]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[55]                                                ; vga:u_vga|data_roc_disp[55]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[39]                                                ; vga:u_vga|data_roc_disp[39]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[7]                                                 ; vga:u_vga|data_roc_disp[7]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[45]                                                ; vga:u_vga|data_roc_disp[45]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[13]                                                ; vga:u_vga|data_roc_disp[13]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[52]                                                ; vga:u_vga|data_roc_disp[52]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[20]                                                ; vga:u_vga|data_roc_disp[20]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[4]                                                 ; vga:u_vga|data_roc_disp[4]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[36]                                                ; vga:u_vga|data_roc_disp[36]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[28]                                                ; vga:u_vga|data_roc_disp[28]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[60]                                                ; vga:u_vga|data_roc_disp[60]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[12]                                                ; vga:u_vga|data_roc_disp[12]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[44]                                                ; vga:u_vga|data_roc_disp[44]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[16]                                                ; vga:u_vga|data_roc_disp[16]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[48]                                                ; vga:u_vga|data_roc_disp[48]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[32]                                                ; vga:u_vga|data_roc_disp[32]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[0]                                                 ; vga:u_vga|data_roc_disp[0]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[56]                                                ; vga:u_vga|data_roc_disp[56]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[24]                                                ; vga:u_vga|data_roc_disp[24]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[8]                                                 ; vga:u_vga|data_roc_disp[8]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[40]                                                ; vga:u_vga|data_roc_disp[40]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[34]                                                ; vga:u_vga|data_roc_disp[34]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[50]                                                ; vga:u_vga|data_roc_disp[50]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[2]                                                 ; vga:u_vga|data_roc_disp[2]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[18]                                                ; vga:u_vga|data_roc_disp[18]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
+-------+----------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.355 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.062     ; 2.598      ;
; 15.355 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.062     ; 2.598      ;
; 15.355 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.062     ; 2.598      ;
; 15.451 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.067     ; 2.497      ;
; 15.451 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.067     ; 2.497      ;
; 15.451 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.067     ; 2.497      ;
; 15.451 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.067     ; 2.497      ;
; 15.451 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.067     ; 2.497      ;
; 15.540 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.066     ; 2.409      ;
; 15.540 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.066     ; 2.409      ;
; 15.540 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.066     ; 2.409      ;
; 15.540 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.066     ; 2.409      ;
; 15.540 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.066     ; 2.409      ;
; 15.540 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.066     ; 2.409      ;
; 15.540 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.066     ; 2.409      ;
; 15.540 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.066     ; 2.409      ;
; 15.540 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.066     ; 2.409      ;
; 15.540 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.066     ; 2.409      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
; 15.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.065     ; 2.319      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.631 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.634     ; 2.141      ;
; 3.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.213      ;
; 3.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.213      ;
; 3.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.213      ;
; 3.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.213      ;
; 3.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.213      ;
; 3.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.213      ;
; 3.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.213      ;
; 3.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.213      ;
; 3.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.213      ;
; 3.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.213      ;
; 3.817 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.326      ;
; 3.817 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.326      ;
; 3.817 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.326      ;
; 3.817 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.326      ;
; 3.817 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.635     ; 2.326      ;
; 3.890 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.631     ; 2.403      ;
; 3.890 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.631     ; 2.403      ;
; 3.890 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.631     ; 2.403      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                          ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_address_reg0 ;
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_we_reg       ;
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~porta_address_reg0 ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~porta_we_reg       ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_datain_reg0  ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg                  ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg        ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_address_reg0 ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_we_reg       ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_address_reg0    ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_we_reg       ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_datain_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~portb_address_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0     ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_address_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_we_reg         ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~portb_datain_reg0    ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_datain_reg0    ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                             ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                             ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                             ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                             ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                             ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                     ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                     ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                   ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                  ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; CLOCK50    ; 2.413 ; 2.938 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; 6.069 ; 6.541 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.101 ; 4.587 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; CLOCK50    ; -2.032 ; -2.554 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; -4.057 ; -4.523 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.460 ; -3.930 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 6.072 ; 5.992 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 7.149 ; 7.131 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 7.473 ; 7.310 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.450 ; 5.370 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.911 ; 5.854 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 5.965 ; 5.917 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.152 ; 6.084 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.834 ; 4.751 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.054 ; 6.343 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.499 ; 5.425 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.495 ; 5.782 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.690 ; 4.570 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.256 ; 5.176 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.699 ; 5.641 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 5.750 ; 5.700 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 5.930 ; 5.861 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.665 ; 4.582 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.495 ; 5.782 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.113 ; 5.971 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.364 ; 5.222 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.888     ; 6.030     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.205     ; 5.347     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 2.968 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.141 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 16.853 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 2.330 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.206 ; 0.000                          ;
+---------+-------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK50'                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 2.968 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.987     ;
; 2.968 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.987     ;
; 3.041 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.914     ;
; 3.041 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.914     ;
; 3.115 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 16.844     ;
; 3.115 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 16.844     ;
; 3.122 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.833     ;
; 3.122 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.833     ;
; 3.135 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.820     ;
; 3.135 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.820     ;
; 3.141 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.814     ;
; 3.155 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 16.804     ;
; 3.155 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 16.804     ;
; 3.165 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.790     ;
; 3.165 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.790     ;
; 3.193 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 16.770     ;
; 3.193 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 16.770     ;
; 3.214 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.741     ;
; 3.219 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.736     ;
; 3.219 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.736     ;
; 3.282 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.673     ;
; 3.282 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.673     ;
; 3.283 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 16.680     ;
; 3.283 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 16.680     ;
; 3.288 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 16.671     ;
; 3.295 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.660     ;
; 3.299 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.656     ;
; 3.299 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.656     ;
; 3.300 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.655     ;
; 3.300 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.655     ;
; 3.308 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.647     ;
; 3.328 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 16.631     ;
; 3.334 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.621     ;
; 3.334 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.621     ;
; 3.338 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.617     ;
; 3.344 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.611     ;
; 3.344 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.611     ;
; 3.358 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.597     ;
; 3.358 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.597     ;
; 3.366 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 16.597     ;
; 3.371 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.584     ;
; 3.371 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.584     ;
; 3.392 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.563     ;
; 3.427 ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.250     ; 16.330     ;
; 3.427 ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.250     ; 16.330     ;
; 3.443 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.512     ;
; 3.443 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.512     ;
; 3.455 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.500     ;
; 3.456 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 16.507     ;
; 3.472 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.483     ;
; 3.473 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.482     ;
; 3.498 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.457     ;
; 3.498 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.457     ;
; 3.499 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.456     ;
; 3.499 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.456     ;
; 3.507 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.448     ;
; 3.517 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.438     ;
; 3.531 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.424     ;
; 3.544 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.411     ;
; 3.550 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.405     ;
; 3.550 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.405     ;
; 3.580 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.225     ; 16.202     ;
; 3.580 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.225     ; 16.202     ;
; 3.589 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.366     ;
; 3.589 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.366     ;
; 3.600 ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.250     ; 16.157     ;
; 3.608 ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 16.355     ;
; 3.608 ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 16.355     ;
; 3.616 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.339     ;
; 3.623 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.235     ; 16.149     ;
; 3.623 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.235     ; 16.149     ;
; 3.628 ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 16.335     ;
; 3.628 ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 16.335     ;
; 3.661 ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.294     ;
; 3.661 ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.294     ;
; 3.665 ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.237     ; 16.105     ;
; 3.665 ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.237     ; 16.105     ;
; 3.671 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.284     ;
; 3.672 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.283     ;
; 3.693 ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.237     ; 16.077     ;
; 3.693 ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.237     ; 16.077     ;
; 3.723 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.232     ;
; 3.753 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.225     ; 16.029     ;
; 3.762 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.193     ;
; 3.770 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.226     ; 16.011     ;
; 3.770 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.226     ; 16.011     ;
; 3.771 ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.237     ; 15.999     ;
; 3.771 ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.237     ; 15.999     ;
; 3.781 ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 16.182     ;
; 3.796 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.235     ; 15.976     ;
; 3.801 ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.044     ; 16.162     ;
; 3.801 ; vga:u_vga|current_missile_line[7]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.237     ; 15.969     ;
; 3.801 ; vga:u_vga|current_missile_line[7]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.237     ; 15.969     ;
; 3.804 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.225     ; 15.978     ;
; 3.804 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.225     ; 15.978     ;
; 3.819 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.232     ; 15.956     ;
; 3.819 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.232     ; 15.956     ;
; 3.834 ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 16.121     ;
; 3.838 ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.237     ; 15.932     ;
; 3.866 ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.237     ; 15.904     ;
+-------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                         ;
+-------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.141 ; vga:u_vga|data_a_sub[2]           ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.225      ; 0.470      ;
; 0.151 ; vga:u_vga|data_a_roc[94]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.227      ; 0.482      ;
; 0.156 ; vga:u_vga|data_a_roc[106]         ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.227      ; 0.487      ;
; 0.156 ; vga:u_vga|data_a_roc[76]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.225      ; 0.485      ;
; 0.157 ; vga:u_vga|data_b_mis[91]          ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.222      ; 0.483      ;
; 0.157 ; vga:u_vga|data_a_roc[77]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.227      ; 0.488      ;
; 0.161 ; vga:u_vga|address_a_mis[0]        ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.222      ; 0.487      ;
; 0.163 ; vga:u_vga|data_a_roc[55]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.227      ; 0.494      ;
; 0.179 ; vga:u_vga|data_mis_disp[95]       ; vga:u_vga|data_mis_disp[95]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[91]       ; vga:u_vga|data_mis_disp[91]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[90]       ; vga:u_vga|data_mis_disp[90]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[85]       ; vga:u_vga|data_mis_disp[85]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[80]       ; vga:u_vga|data_mis_disp[80]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[81]       ; vga:u_vga|data_mis_disp[81]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[93]       ; vga:u_vga|data_mis_disp[93]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[88]       ; vga:u_vga|data_mis_disp[88]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[0]        ; vga:u_vga|data_mis_disp[0]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[55]       ; vga:u_vga|data_mis_disp[55]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[52]       ; vga:u_vga|data_mis_disp[52]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[50]       ; vga:u_vga|data_mis_disp[50]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[48]       ; vga:u_vga|data_mis_disp[48]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[38]       ; vga:u_vga|data_mis_disp[38]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[34]       ; vga:u_vga|data_mis_disp[34]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[23]       ; vga:u_vga|data_mis_disp[23]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[22]       ; vga:u_vga|data_mis_disp[22]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[18]       ; vga:u_vga|data_mis_disp[18]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[2]        ; vga:u_vga|data_mis_disp[2]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[63]       ; vga:u_vga|data_mis_disp[63]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[59]       ; vga:u_vga|data_mis_disp[59]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[57]       ; vga:u_vga|data_mis_disp[57]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[54]       ; vga:u_vga|data_mis_disp[54]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[25]       ; vga:u_vga|data_mis_disp[25]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[9]        ; vga:u_vga|data_mis_disp[9]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[6]        ; vga:u_vga|data_mis_disp[6]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[56]       ; vga:u_vga|data_mis_disp[56]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[49]       ; vga:u_vga|data_mis_disp[49]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[35]       ; vga:u_vga|data_mis_disp[35]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[17]       ; vga:u_vga|data_mis_disp[17]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[1]        ; vga:u_vga|data_mis_disp[1]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[33]       ; vga:u_vga|data_mis_disp[33]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[106]      ; vga:u_vga|data_mis_disp[106]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[68]       ; vga:u_vga|data_mis_disp[68]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|current_missile_line[9] ; vga:u_vga|current_missile_line[9]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|current_missile_line[5] ; vga:u_vga|current_missile_line[5]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|current_missile_line[6] ; vga:u_vga|current_missile_line[6]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|current_missile_line[7] ; vga:u_vga|current_missile_line[7]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|current_missile_line[8] ; vga:u_vga|current_missile_line[8]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[30]       ; vga:u_vga|data_mis_disp[30]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[8]        ; vga:u_vga|data_mis_disp[8]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[42]       ; vga:u_vga|data_mis_disp[42]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[10]       ; vga:u_vga|data_mis_disp[10]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[24]       ; vga:u_vga|data_mis_disp[24]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[12]       ; vga:u_vga|data_mis_disp[12]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[60]       ; vga:u_vga|data_mis_disp[60]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.183 ; vga:u_vga|address_b_roc[0]        ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.237      ; 0.524      ;
; 0.186 ; vga:u_vga|data_mis_disp[82]       ; vga:u_vga|data_mis_disp[82]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|score[2]                ; vga:u_vga|score[2]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|score[4]                ; vga:u_vga|score[4]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|score[5]                ; vga:u_vga|score[5]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|score[6]                ; vga:u_vga|score[6]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|score[8]                ; vga:u_vga|score[8]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|score[9]                ; vga:u_vga|score[9]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[46]       ; vga:u_vga|data_mis_disp[46]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[21]       ; vga:u_vga|data_mis_disp[21]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[14]       ; vga:u_vga|data_mis_disp[14]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[26]       ; vga:u_vga|data_mis_disp[26]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[28]       ; vga:u_vga|data_mis_disp[28]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[44]       ; vga:u_vga|data_mis_disp[44]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[94]       ; vga:u_vga|data_mis_disp[94]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[84]       ; vga:u_vga|data_mis_disp[84]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[83]       ; vga:u_vga|data_mis_disp[83]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[92]       ; vga:u_vga|data_mis_disp[92]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[89]       ; vga:u_vga|data_mis_disp[89]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[87]       ; vga:u_vga|data_mis_disp[87]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[86]       ; vga:u_vga|data_mis_disp[86]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[61]       ; vga:u_vga|data_mis_disp[61]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[29]       ; vga:u_vga|data_mis_disp[29]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[27]       ; vga:u_vga|data_mis_disp[27]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[11]       ; vga:u_vga|data_mis_disp[11]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[19]       ; vga:u_vga|data_mis_disp[19]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[3]        ; vga:u_vga|data_mis_disp[3]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[79]       ; vga:u_vga|data_mis_disp[79]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[78]       ; vga:u_vga|data_mis_disp[78]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[77]       ; vga:u_vga|data_mis_disp[77]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[76]       ; vga:u_vga|data_mis_disp[76]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[74]       ; vga:u_vga|data_mis_disp[74]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[71]       ; vga:u_vga|data_mis_disp[71]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[70]       ; vga:u_vga|data_mis_disp[70]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[69]       ; vga:u_vga|data_mis_disp[69]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[66]       ; vga:u_vga|data_mis_disp[66]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[11]       ; vga:u_vga|data_sub_disp[11]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[1]        ; vga:u_vga|data_sub_disp[1]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[9]           ; vga:u_vga|submarines[9]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[3]           ; vga:u_vga|submarines[3]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[13]          ; vga:u_vga|submarines[13]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[11]          ; vga:u_vga|submarines[11]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[43]          ; vga:u_vga|submarines[43]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[15]          ; vga:u_vga|submarines[15]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[47]          ; vga:u_vga|submarines[47]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[2]           ; vga:u_vga|submarines[2]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
+-------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.853 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.405     ; 1.749      ;
; 16.853 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.405     ; 1.749      ;
; 16.853 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.405     ; 1.749      ;
; 16.938 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.661      ;
; 16.938 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.661      ;
; 16.938 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.661      ;
; 16.938 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.661      ;
; 16.938 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.661      ;
; 16.992 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.607      ;
; 16.992 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.607      ;
; 16.992 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.607      ;
; 16.992 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.607      ;
; 16.992 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.607      ;
; 16.992 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.607      ;
; 16.992 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.607      ;
; 16.992 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.607      ;
; 16.992 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.607      ;
; 16.992 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.408     ; 1.607      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
; 17.056 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.407     ; 1.544      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.330 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.113     ; 1.301      ;
; 2.374 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.344      ;
; 2.374 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.344      ;
; 2.374 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.344      ;
; 2.374 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.344      ;
; 2.374 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.344      ;
; 2.374 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.344      ;
; 2.374 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.344      ;
; 2.374 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.344      ;
; 2.374 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.344      ;
; 2.374 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.344      ;
; 2.435 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.405      ;
; 2.435 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.405      ;
; 2.435 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.405      ;
; 2.435 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.405      ;
; 2.435 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.114     ; 1.405      ;
; 2.495 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.111     ; 1.468      ;
; 2.495 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.111     ; 1.468      ;
; 2.495 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.111     ; 1.468      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                          ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_address_reg0    ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_we_reg          ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~porta_address_reg0 ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~porta_we_reg       ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_address_reg0    ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg                  ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_address_reg0 ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_we_reg       ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0     ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_address_reg0 ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_we_reg       ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_datain_reg0     ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_address_reg0   ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_we_reg         ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a10~portb_datain_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg       ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_we_reg        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_we_reg       ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~portb_address_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_datain_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_datain_reg0    ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_datain_reg0  ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~portb_datain_reg0    ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                     ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                                     ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                                   ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                                    ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; CLOCK50    ; 1.605 ; 2.388 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; 3.992 ; 4.685 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 2.723 ; 3.582 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; CLOCK50    ; -1.362 ; -2.142 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; -2.694 ; -3.439 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.300 ; -3.141 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.117 ; 3.819 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.582 ; 4.764 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.774 ; 4.824 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.533 ; 3.577 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.841 ; 3.918 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 3.856 ; 3.951 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.978 ; 4.073 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.147 ; 3.130 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.853 ; 4.735 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.733 ; 3.449 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.491 ; 4.356 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 2.927 ; 3.012 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.412 ; 3.452 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.707 ; 3.780 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 3.723 ; 3.812 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.839 ; 3.928 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.043 ; 3.024 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.491 ; 4.360 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.943 ; 3.850 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.350 ; 3.257 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.919     ; 4.012     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.471     ; 3.564     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.438 ; 0.141 ; 14.737   ; 2.330   ; 9.206               ;
;  CLOCK50         ; -10.438 ; 0.141 ; 14.737   ; 2.330   ; 9.206               ;
; Design-wide TNS  ; -31.028 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK50         ; -31.028 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; CLOCK50    ; 2.777 ; 3.363 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; 6.892 ; 7.389 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.676 ; 5.267 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; CLOCK50    ; -1.362 ; -2.142 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; -2.694 ; -3.439 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.300 ; -3.141 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 6.748 ; 6.512 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 7.829 ; 7.943 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.272 ; 8.203 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 6.044 ; 6.014 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 6.536 ; 6.541 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.595 ; 6.613 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.800 ; 6.770 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 5.371 ; 5.303 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.615 ; 7.038 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.733 ; 3.449 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.491 ; 4.356 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 2.927 ; 3.012 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.412 ; 3.452 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.707 ; 3.780 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 3.723 ; 3.812 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.839 ; 3.928 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.043 ; 3.024 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.491 ; 4.360 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_red       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_green     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_blue      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2C_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; G_SENSOR_INT            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Button                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Sun Apr 26 22:46:12 2015
Info: Command: quartus_sta GSensor -c GSensor
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'GSensor.out.sdc'
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|right_boat[0] is being clocked by vga:u_vga|v_sync
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.438
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.438             -31.028 CLOCK50 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 14.737
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.737               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 4.047
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.047               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.483
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.483               0.000 CLOCK50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|right_boat[0] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.335
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.335             -21.745 CLOCK50 
Info (332146): Worst-case hold slack is 0.296
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.296               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 15.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.355               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 3.631
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.631               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.484               0.000 CLOCK50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|right_boat[0] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 2.968
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.968               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.141
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.141               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 16.853
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.853               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 2.330
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.330               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.206               0.000 CLOCK50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 720 megabytes
    Info: Processing ended: Sun Apr 26 22:46:18 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:07


