TimeQuest Timing Analyzer report for mp1
Sun Sep 17 02:25:17 2017
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Sun Sep 17 02:25:14 2017 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 104.64 MHz ; 104.64 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.443 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.305 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.377 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 5.209 ; 4.924 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.785 ; 3.531 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 5.055 ; 4.857 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 5.209 ; 4.924 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 4.136 ; 3.929 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 4.584 ; 4.439 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.983 ; 3.739 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 4.891 ; 4.599 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 4.372 ; 4.068 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 4.113 ; 3.878 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.921 ; 3.664 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 4.305 ; 4.055 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 4.777 ; 4.421 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.947 ; 3.736 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 4.061 ; 3.872 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 4.250 ; 3.981 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 4.142 ; 3.865 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.704 ; 3.426 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.787 ; -2.608 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -3.015 ; -2.737 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -3.527 ; -3.332 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -3.556 ; -3.331 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.787 ; -2.608 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -3.175 ; -3.060 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -3.111 ; -2.856 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -3.455 ; -3.197 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -3.544 ; -3.227 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -3.015 ; -2.827 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.906 ; -2.612 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -3.710 ; -3.438 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -3.698 ; -3.368 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.921 ; -2.664 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.817 ; -2.625 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -3.127 ; -2.829 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -3.197 ; -2.875 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.816 ; -2.527 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.928 ; 6.808 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.899 ; 6.808 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.640 ; 6.581 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.535 ; 6.443 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.010 ; 5.910 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.854 ; 6.779 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.982 ; 5.957 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.401 ; 6.339 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.399 ; 6.368 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.928 ; 6.766 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.433 ; 6.394 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.840 ; 6.772 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.429 ; 6.404 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.061 ; 5.925 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.476 ; 6.429 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.327 ; 6.196 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.165 ; 6.113 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.383 ; 6.423 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.383 ; 6.423 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.044 ; 6.074 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.779 ; 6.683 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 7.184 ; 7.091 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.636 ; 6.556 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.633 ; 6.543 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.380 ; 6.324 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.374 ; 6.227 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 7.015 ; 6.904 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.396 ; 6.227 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.896 ; 6.829 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 7.184 ; 7.091 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 7.013 ; 6.859 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.617 ; 6.535 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.346 ; 6.292 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.192 ; 6.071 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.375 ; 6.342 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.258 ; 6.211 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.705 ; 6.633 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.236 ; 6.219 ; Rise       ; clk             ;
; mem_write           ; clk        ; 7.223 ; 7.066 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.704 ; 5.612 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.557 ; 6.467 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.311 ; 6.252 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.208 ; 6.118 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.711 ; 5.612 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.532 ; 6.458 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.704 ; 5.681 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.083 ; 6.021 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.082 ; 6.049 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.603 ; 6.445 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.111 ; 6.071 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.518 ; 6.450 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.108 ; 6.082 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.758 ; 5.626 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.152 ; 6.105 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.011 ; 5.884 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.860 ; 5.807 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.742 ; 5.768 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.064 ; 6.100 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.742 ; 5.768 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.913 ; 5.835 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.905 ; 5.787 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.306 ; 6.227 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.324 ; 6.236 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.065 ; 6.008 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.056 ; 5.914 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.668 ; 6.559 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.080 ; 5.917 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.572 ; 6.505 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.845 ; 6.754 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.686 ; 6.538 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.309 ; 6.227 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.032 ; 5.977 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.905 ; 5.787 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.078 ; 6.044 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.968 ; 5.920 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.371 ; 6.299 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.926 ; 5.907 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.566 ; 6.442 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 113.17 MHz ; 113.17 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.164 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.285 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.375 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 4.860 ; 4.607 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.517 ; 3.289 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 4.711 ; 4.494 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 4.860 ; 4.607 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.814 ; 3.634 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 4.256 ; 4.095 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.673 ; 3.481 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 4.579 ; 4.287 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 4.090 ; 3.791 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.806 ; 3.609 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.660 ; 3.412 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 4.019 ; 3.776 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 4.468 ; 4.149 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.662 ; 3.465 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.783 ; 3.609 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.948 ; 3.681 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.837 ; 3.576 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.461 ; 3.216 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.614 ; -2.447 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.834 ; -2.580 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -3.328 ; -3.116 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -3.359 ; -3.143 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.614 ; -2.447 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.974 ; -2.839 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.933 ; -2.703 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -3.270 ; -3.048 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -3.359 ; -3.070 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.834 ; -2.658 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.761 ; -2.499 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -3.507 ; -3.260 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -3.495 ; -3.212 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.751 ; -2.530 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.668 ; -2.488 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.951 ; -2.671 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -3.004 ; -2.721 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.676 ; -2.414 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.584 ; 6.449 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.508 ; 6.424 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.272 ; 6.224 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.166 ; 6.055 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.682 ; 5.590 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.515 ; 6.449 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.654 ; 5.622 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.037 ; 5.984 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.043 ; 5.981 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.584 ; 6.437 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.077 ; 6.048 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.484 ; 6.443 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.057 ; 6.012 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.734 ; 5.621 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.110 ; 6.034 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.976 ; 5.869 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.839 ; 5.788 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.990 ; 6.062 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.990 ; 6.062 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.710 ; 5.746 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.388 ; 6.271 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.800 ; 6.734 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.261 ; 6.198 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.260 ; 6.147 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.027 ; 5.974 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.014 ; 5.869 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.630 ; 6.521 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.063 ; 5.920 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.534 ; 6.474 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.800 ; 6.734 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.666 ; 6.525 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.236 ; 6.163 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.996 ; 5.954 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.858 ; 5.744 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.017 ; 5.969 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.923 ; 5.870 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.328 ; 6.274 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.904 ; 5.878 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.817 ; 6.656 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.406 ; 5.320 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.193 ; 6.114 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.971 ; 5.925 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.866 ; 5.760 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.407 ; 5.320 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.218 ; 6.155 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.406 ; 5.374 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.746 ; 5.695 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.752 ; 5.693 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.282 ; 6.143 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.781 ; 5.754 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.189 ; 6.150 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.764 ; 5.721 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.455 ; 5.348 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.813 ; 5.741 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.686 ; 5.585 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.559 ; 5.510 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.433 ; 5.468 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.699 ; 5.769 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.433 ; 5.468 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.596 ; 5.501 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.598 ; 5.489 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.958 ; 5.898 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.979 ; 5.871 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.737 ; 5.687 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.724 ; 5.586 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.311 ; 6.207 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.770 ; 5.634 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.237 ; 6.181 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.489 ; 6.427 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.364 ; 6.230 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.955 ; 5.886 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.706 ; 5.666 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.598 ; 5.489 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.747 ; 5.701 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.657 ; 5.606 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.022 ; 5.971 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.619 ; 5.594 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.204 ; 6.085 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.088 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.192 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.651 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.447 ; 3.451 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.405 ; 2.369 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.332 ; 3.382 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.447 ; 3.451 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.616 ; 2.603 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.958 ; 3.037 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.533 ; 2.516 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.249 ; 3.228 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.913 ; 2.865 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.622 ; 2.605 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.573 ; 2.522 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.888 ; 2.868 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.260 ; 3.214 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.501 ; 2.484 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.689 ; 2.680 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.667 ; 2.641 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.635 ; 2.600 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.439 ; 2.372 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.799 ; -1.786 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.946 ; -1.904 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.333 ; -2.379 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.349 ; -2.360 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.799 ; -1.786 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.016 ; -2.069 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.017 ; -1.953 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.343 ; -2.324 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.398 ; -2.345 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.957 ; -1.941 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.956 ; -1.891 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.506 ; -2.489 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.547 ; -2.498 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.903 ; -1.872 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.880 ; -1.864 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.990 ; -1.969 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.076 ; -2.021 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.927 ; -1.862 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 4.939 ; 4.964 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.741 ; 4.765 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.577 ; 4.599 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.571 ; 4.575 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.195 ; 4.173 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.908 ; 4.957 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.228 ; 4.214 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.404 ; 4.425 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.479 ; 4.512 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.939 ; 4.964 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.491 ; 4.493 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.839 ; 4.902 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.471 ; 4.502 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.219 ; 4.162 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.505 ; 4.533 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.424 ; 4.372 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.280 ; 4.287 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.473 ; 4.459 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.473 ; 4.459 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.240 ; 4.253 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.669 ; 4.621 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.068 ; 5.120 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.636 ; 4.637 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.562 ; 4.581 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.439 ; 4.461 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.420 ; 4.373 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.841 ; 4.867 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.514 ; 4.478 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.829 ; 4.854 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.068 ; 5.120 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.971 ; 5.037 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.590 ; 4.589 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.417 ; 4.438 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.296 ; 4.271 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.423 ; 4.431 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.436 ; 4.457 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.706 ; 4.714 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.357 ; 4.365 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.947 ; 4.931 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.986 ; 3.953 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.506 ; 4.528 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.350 ; 4.371 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.344 ; 4.347 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 3.986 ; 3.964 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.682 ; 4.727 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.037 ; 4.024 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.185 ; 4.204 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.258 ; 4.288 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.710 ; 4.733 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.268 ; 4.269 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.616 ; 4.675 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.250 ; 4.279 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.009 ; 3.953 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.281 ; 4.307 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.205 ; 4.154 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.068 ; 4.074 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.028 ; 4.041 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.251 ; 4.238 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.028 ; 4.041 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.120 ; 4.061 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.099 ; 4.074 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.353 ; 4.370 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.220 ; 4.240 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.201 ; 4.156 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.603 ; 4.627 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.291 ; 4.256 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.607 ; 4.630 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.833 ; 4.882 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.742 ; 4.805 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.380 ; 4.378 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.198 ; 4.217 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.099 ; 4.074 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.222 ; 4.227 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.233 ; 4.252 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.475 ; 4.481 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.139 ; 4.146 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.548 ; 4.529 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.443 ; 0.192 ; N/A      ; N/A     ; 4.375               ;
;  clk             ; 0.443 ; 0.192 ; N/A      ; N/A     ; 4.375               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 5.209 ; 4.924 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.785 ; 3.531 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 5.055 ; 4.857 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 5.209 ; 4.924 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 4.136 ; 3.929 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 4.584 ; 4.439 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.983 ; 3.739 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 4.891 ; 4.599 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 4.372 ; 4.068 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 4.113 ; 3.878 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.921 ; 3.664 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 4.305 ; 4.055 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 4.777 ; 4.421 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.947 ; 3.736 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 4.061 ; 3.872 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 4.250 ; 3.981 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 4.142 ; 3.865 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.704 ; 3.426 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.799 ; -1.786 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.946 ; -1.904 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.333 ; -2.379 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.349 ; -2.360 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.799 ; -1.786 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.016 ; -2.069 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.017 ; -1.953 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.343 ; -2.324 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.398 ; -2.345 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.957 ; -1.941 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.956 ; -1.891 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.506 ; -2.489 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.547 ; -2.498 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.903 ; -1.872 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.880 ; -1.864 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.990 ; -1.969 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.076 ; -2.021 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.927 ; -1.862 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.928 ; 6.808 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.899 ; 6.808 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.640 ; 6.581 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.535 ; 6.443 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.010 ; 5.910 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.854 ; 6.779 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.982 ; 5.957 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.401 ; 6.339 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.399 ; 6.368 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.928 ; 6.766 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.433 ; 6.394 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.840 ; 6.772 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.429 ; 6.404 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.061 ; 5.925 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.476 ; 6.429 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.327 ; 6.196 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.165 ; 6.113 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.383 ; 6.423 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.383 ; 6.423 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.044 ; 6.074 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.779 ; 6.683 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 7.184 ; 7.091 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.636 ; 6.556 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.633 ; 6.543 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.380 ; 6.324 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.374 ; 6.227 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 7.015 ; 6.904 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.396 ; 6.227 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.896 ; 6.829 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 7.184 ; 7.091 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 7.013 ; 6.859 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.617 ; 6.535 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.346 ; 6.292 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.192 ; 6.071 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.375 ; 6.342 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.258 ; 6.211 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.705 ; 6.633 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.236 ; 6.219 ; Rise       ; clk             ;
; mem_write           ; clk        ; 7.223 ; 7.066 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.986 ; 3.953 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.506 ; 4.528 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.350 ; 4.371 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.344 ; 4.347 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 3.986 ; 3.964 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.682 ; 4.727 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.037 ; 4.024 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.185 ; 4.204 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.258 ; 4.288 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.710 ; 4.733 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.268 ; 4.269 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.616 ; 4.675 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.250 ; 4.279 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.009 ; 3.953 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.281 ; 4.307 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.205 ; 4.154 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.068 ; 4.074 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.028 ; 4.041 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.251 ; 4.238 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.028 ; 4.041 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.120 ; 4.061 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.099 ; 4.074 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.353 ; 4.370 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.220 ; 4.240 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.201 ; 4.156 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.603 ; 4.627 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.291 ; 4.256 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.607 ; 4.630 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.833 ; 4.882 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.742 ; 4.805 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.380 ; 4.378 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.198 ; 4.217 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.099 ; 4.074 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.222 ; 4.227 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.233 ; 4.252 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.475 ; 4.481 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.139 ; 4.146 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.548 ; 4.529 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6287356  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6287356  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Sun Sep 17 02:25:13 2017
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 0.443
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.443               0.000 clk 
Info (332146): Worst-case hold slack is 0.305
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.305               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.377               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.164
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.164               0.000 clk 
Info (332146): Worst-case hold slack is 0.285
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.285               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.375               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.088
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.088               0.000 clk 
Info (332146): Worst-case hold slack is 0.192
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.192               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.651
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.651               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 507 megabytes
    Info: Processing ended: Sun Sep 17 02:25:17 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


