---
title: 观“老石谈芯”视频笔记 (二)
date: 2022-09-15 20:47:35
tags: RISC-V 
categories: misc
---

# Glossary

- PoC: Proof of Concept, 概念验证
- Chisel: tExtended on Scala
- GDSII: 版图
- RTL: Register-Transfer Level, RTL 语言包括 SystemVerilog, Verilog, VHDL等 
- FIRRTL: Chisel 的“翻译器”, Chisel -> Verilog
- shift left: 把验证和调试放在 tape in 阶段
- GEM5: C Simulator
- PPA: Power, Performance, Area, used in deciding how to optimize semiconductor designs

# Miscellaneous

- 中国科学院计算所
- 中国开放指令生态(RISC-V)联盟
- 中国科学院大学 “一生一芯”
- RIOS: PicoRio

# Infrastructure

- 流程：工具化，自动化，平台化
- 开源：代码开源，流程开放，文档开放
- 指导：基础与实践并重，某种程度上，实践可能比基础知识更重要

# My Opinions

> 历史总是惊人的相似。

# Related Talks

[1][RISC-V在中国的发展状况](https://www.bilibili.com/video/BV1oV41127Hy/?spm_id_from=333.788.recommend_more_video.13&vd_source=b3ba1ad08e1b41cd7118d8dd88f0e670)
[2][揭秘“香山”：高性能开源RISC-V处理器](https://www.bilibili.com/video/BV1Mf4y1b7hm?spm_id_from=333.337.search-card.all.click&vd_source=b3ba1ad08e1b41cd7118d8dd88f0e670)

