<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:33:42.3342</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.03.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0035519</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 모듈</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MODULE</inventionTitleEng><openDate>2025.09.23</openDate><openNumber>10-2025-0138895</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/04</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시의 실시예들은, 복수의 반도체 칩을 포함하는 반도체 패키지에서 반도체 패키지로 신호를 공급하기 위한 패키지 볼의 일부를 공유 구조로 제공하여, 반도체 패키지에 포함된 반도체 칩의 수가 증가하는 경우에도 패키지 볼의 수를 감소시키며 공유되는 패키지 볼을 이용하여 복수의 반도체 칩을 구동할 수 있는 방안을 제공할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 전원 신호 범프 및 복수의 제1 입출력 범프들을 포함하는 제1 반도체 칩;제2 전원 신호 범프 및 복수의 제2 입출력 범프들을 포함하는 제2 반도체 칩;상기 제1 전원 신호 범프와 제1 전원 신호 배선을 통해 전기적으로 연결된 제1 전원 신호 패키지 볼;상기 제2 전원 신호 범프와 제2 전원 신호 배선을 통해 전기적으로 연결된 제2 전원 신호 패키지 볼; 및상기 복수의 제1 입출력 범프들 중 제1 전원 제어 입출력 범프와 전원 제어 배선을 통해 전기적으로 연결되고, 상기 제2 전원 신호 패키지 볼과 외부에 배치된 연결 배선을 통해 전기적으로 연결된 전원 제어 패키지 볼을 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 반도체 칩은,상기 제1 전원 신호 범프를 통해 전원 제어 신호를 수신하면 부팅 동작을 수행하고, 상기 부팅 동작을 수행하는 동안 상기 제1 전원 제어 입출력 범프의 신호 레벨을 제1 레벨로 유지하는 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 반도체 칩은,상기 부팅 동작이 완료되면 상기 제1 전원 제어 입출력 범프의 상기 신호 레벨을 상기 제1 레벨에서 제2 레벨로 변경하는 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제2 반도체 칩은,상기 제1 전원 제어 입출력 범프의 상기 신호 레벨이 상기 제2 레벨로 변경되면 부팅 동작을 수행하는 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 제1 반도체 칩은,상기 제1 전원 제어 입출력 범프의 상기 신호 레벨을 상기 제2 레벨로 변경하면 상기 복수의 제1 입출력 범프들 중 상기 제1 전원 제어 입출력 범프를 제외한 나머지 제1 입출력 범프의 입출력 상태를 입력 상태로 설정하는 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제2항에 있어서,상기 제1 반도체 칩은,상기 복수의 제1 입출력 범프들 중 제1 부트 이미지 입출력 범프를 통해 외부로부터 부트 이미지를 수신하고 상기 부팅 동작을 수행하는 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 복수의 제2 입출력 범프들 중 제2 부트 이미지 입출력 범프는 부트 이미지 배선을 통해 상기 제1 부트 이미지 입출력 범프와 전기적으로 연결된 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 부트 이미지 입출력 범프 및 상기 제2 부트 이미지 입출력 범프와 상기 부트 이미지 배선을 통해 전기적으로 연결된 부트 이미지 패키지 볼을 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제1 반도체 칩은 적어도 하나의 제1 모드 신호 범프를 포함하고, 상기 제2 반도체 칩은 적어도 하나의 제2 모드 신호 범프를 포함하며,상기 적어도 하나의 제1 모드 신호 범프 또는 상기 적어도 하나의 제2 모드 신호 범프의 적어도 하나와 전기적으로 연결된 적어도 하나의 모드 신호 패키지 볼을 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 적어도 하나의 모드 신호 패키지 볼은,상기 적어도 하나의 제1 모드 신호 범프와 제1 모드 신호 배선을 통해 전기적으로 연결된 적어도 하나의 제1 모드 신호 패키지 볼; 및상기 적어도 하나의 제2 모드 신호 범프와 제2 모드 신호 배선을 통해 전기적으로 연결되고, 상기 제2 모드 신호 배선은 상기 제1 모드 신호 배선과 전기적으로 분리된 적어도 하나의 제2 모드 신호 패키지 볼을 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,상기 적어도 하나의 모드 신호 패키지 볼은,상기 적어도 하나의 제1 모드 신호 범프의 하나 및 상기 적어도 하나의 제2 모드 신호 범프의 하나와 제1 모드 신호 배선을 통해 전기적으로 연결된 제1 모드 신호 패키지 볼을 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 적어도 하나의 모드 신호 패키지 볼은,상기 적어도 하나의 제1 모드 신호 범프의 다른 하나 및 상기 적어도 하나의 제2 모드 신호 범프의 다른 하나와 제2 모드 신호 배선을 통해 전기적으로 연결된 제2 모드 신호 패키지 볼을 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 적어도 하나의 제1 모드 신호 범프의 다른 하나 및 상기 적어도 하나의 제2 모드 신호 범프의 다른 하나는 서로 전기적으로 연결되고 접지된 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제9항에 있어서,상기 복수의 제1 입출력 범프들은 적어도 하나의 제1 테스트 입출력 범프를 포함하고, 상기 복수의 제2 입출력 범프들은 적어도 하나의 제2 테스트 입출력 범프를 포함하며,상기 적어도 하나의 제1 테스트 입출력 범프 또는 상기 적어도 하나의 제2 테스트 입출력 범프의 적어도 하나와 전기적으로 연결된 적어도 하나의 테스트 패키지 볼을 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 적어도 하나의 제1 모드 신호 범프 및 상기 적어도 하나의 제2 모드 신호 범프를 통해 입력되는 테스트 제어 신호에 기초하여 상기 제1 반도체 칩 및 상기 제2 반도체 칩 중 테스트 대상이 결정되는 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서,상기 제1 전원 신호 패키지 볼과 상기 제2 전원 신호 패키지 볼은 서로 전기적으로 분리된 반도체 장치.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서,제3 전원 신호 범프 및 복수의 제3 입출력 범프들을 포함하는 제3 반도체 칩을 더 포함하고,상기 제3 전원 신호 범프는 상기 복수의 제2 입출력 범프들과 전기적으로 분리되고, 상기 복수의 제1 입출력 범프들 중 상기 제1 전원 제어 입출력 범프 이외의 적어도 하나와 전기적으로 연결된 반도체 장치.</claim></claimInfo><claimInfo><claim>18. 제1 전원 신호 범프 및 복수의 제1 입출력 범프들을 포함하고, 상기 제1 전원 신호 범프는 제1 전원 신호 패키지 볼과 전기적으로 연결된 제1 컨트롤러;제2 전원 신호 범프 및 복수의 제2 입출력 범프들을 포함하고, 상기 제2 전원 신호 범프는 상기 제1 전원 신호 범프와 전기적으로 분리되고 상기 복수의 제1 입출력 범프들의 적어도 하나와 전기적으로 연결된 제2 컨트롤러; 및상기 제1 컨트롤러 또는 상기 제2 컨트롤러의 적어도 하나로부터 신호를 공급받는 적어도 하나의 메모리를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>19. 베이스 기판;상기 베이스 기판 상에 배치되고, 제1 전원 신호 패키지 볼, 제2 전원 신호 패키지 볼 및 전원 제어 패키지 볼을 포함하는 패키지 기판;상기 패키지 기판 상에 배치되고, 상기 제1 전원 신호 패키지 볼과 제1 전원 신호 배선을 통해 전기적으로 연결된 제1 전원 신호 범프 및 상기 전원 제어 패키지 볼과 전원 제어 배선을 통해 전기적으로 연결된 제1 전원 제어 입출력 범프를 포함하는 제1 반도체 칩; 및상기 패키지 기판 상에 배치되고, 상기 제2 전원 신호 패키지 볼과 제2 전원 신호 배선을 통해 전기적으로 연결된 제2 전원 신호 범프를 포함하며, 상기 제2 전원 신호 범프는 상기 제1 전원 제어 입출력 범프와 전기적으로 연결된 제2 반도체 칩을 포함하는 반도체 모듈.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 제1 전원 신호 패키지 볼은 상기 베이스 기판 상에 배치된 전원 관리 회로와 전기적으로 연결되고,상기 제2 전원 신호 패키지 볼은 상기 베이스 기판에 포함된 연결 배선을 통해 상기 전원 제어 패키지 볼과 전기적으로 연결된 반도체 모듈.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>KIM, Joo Hyung</engName><name>김주형</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 **길 **, **층(대치동, 시몬타워)</address><code>920171002616</code><country>대한민국</country><engName>YUIL HIGHEST INTERNATIONAL PATENT AND LAW FIRM</engName><name>특허법인(유한)유일하이스트</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.03.14</receiptDate><receiptNumber>1-1-2024-0285344-73</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240035519.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937cef927a07c26cf44bc8233ef024ab971c16c780363e9b787798d44e2b5bc98f39de1231ed0beb524f9e53ff2390f75cef238454880ca12a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd1ab411270a03e3c381a63feba2edbc479115a4a36d245e6c25b0e639289db2682ce3114db8a2e27790fcfdae2e4c3e170ec07de44d208b2</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>