TimeQuest Timing Analyzer report for vgacam
Sat Nov 22 00:43:48 2014
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'clk'
 45. Fast 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 46. Fast 1200mV 0C Model Hold: 'clk'
 47. Fast 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name      ; vgacam                                           ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C5E144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; clk                                                ; Base      ; 25.000 ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { clk }                                                ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.705 ; 25.19 MHz ; 0.000 ; 19.852 ; 50.00      ; 27        ; 17          ;       ;        ;           ;            ; false    ; clk    ; vgapll|altpll_component|auto_generated|pll1|inclk[0] ; { vgapll|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note                                                          ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; 276.01 MHz ; 276.01 MHz      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 406.67 MHz ; 250.0 MHz       ; clk                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk                                                ; 22.541 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 36.082 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; clk                                                ; 0.465 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.508 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk                                                ; 12.290 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.572 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 22.541 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; clk          ; clk         ; 25.000       ; -0.082     ; 2.378      ;
; 22.626 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; clk          ; clk         ; 25.000       ; -0.082     ; 2.293      ;
; 22.716 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; clk          ; clk         ; 25.000       ; -0.082     ; 2.203      ;
; 22.877 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; clk          ; clk         ; 25.000       ; -0.082     ; 2.042      ;
; 23.086 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; clk          ; clk         ; 25.000       ; -0.081     ; 1.834      ;
; 23.086 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; clk          ; clk         ; 25.000       ; -0.081     ; 1.834      ;
; 23.086 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; clk          ; clk         ; 25.000       ; -0.081     ; 1.834      ;
; 23.086 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; clk          ; clk         ; 25.000       ; -0.081     ; 1.834      ;
; 23.086 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; clk          ; clk         ; 25.000       ; -0.081     ; 1.834      ;
; 23.086 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; clk          ; clk         ; 25.000       ; -0.081     ; 1.834      ;
; 23.086 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; clk          ; clk         ; 25.000       ; -0.081     ; 1.834      ;
; 23.086 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; clk          ; clk         ; 25.000       ; -0.081     ; 1.834      ;
; 23.431 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; clk          ; clk         ; 25.000       ; -0.081     ; 1.489      ;
; 23.667 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; clk          ; clk         ; 25.000       ; -0.081     ; 1.253      ;
; 23.670 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; clk          ; clk         ; 25.000       ; -0.081     ; 1.250      ;
; 23.826 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; clk          ; clk         ; 25.000       ; -0.081     ; 1.094      ;
; 23.828 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; clk          ; clk         ; 25.000       ; -0.081     ; 1.092      ;
; 23.829 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; clk          ; clk         ; 25.000       ; -0.081     ; 1.091      ;
; 24.038 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; clk          ; clk         ; 25.000       ; -0.081     ; 0.882      ;
; 24.039 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; clk          ; clk         ; 25.000       ; -0.081     ; 0.881      ;
; 24.062 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; clk          ; clk         ; 25.000       ; -0.081     ; 0.858      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 36.082 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.541      ;
; 36.082 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.541      ;
; 36.082 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.541      ;
; 36.082 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.541      ;
; 36.082 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.541      ;
; 36.082 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.541      ;
; 36.082 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.541      ;
; 36.082 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.541      ;
; 36.082 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.541      ;
; 36.082 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.541      ;
; 36.268 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.355      ;
; 36.268 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.355      ;
; 36.268 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.355      ;
; 36.268 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.355      ;
; 36.268 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.355      ;
; 36.268 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.355      ;
; 36.268 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.355      ;
; 36.268 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.355      ;
; 36.268 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.355      ;
; 36.268 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.355      ;
; 36.354 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.269      ;
; 36.354 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.269      ;
; 36.354 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.269      ;
; 36.354 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.269      ;
; 36.354 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.269      ;
; 36.354 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.269      ;
; 36.354 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.269      ;
; 36.354 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.269      ;
; 36.354 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.269      ;
; 36.354 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.269      ;
; 36.416 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.207      ;
; 36.416 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.207      ;
; 36.416 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.207      ;
; 36.416 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.207      ;
; 36.416 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.207      ;
; 36.416 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.207      ;
; 36.416 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.207      ;
; 36.416 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.207      ;
; 36.416 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.207      ;
; 36.416 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 3.207      ;
; 36.606 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.019      ;
; 36.606 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.019      ;
; 36.606 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.019      ;
; 36.606 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.019      ;
; 36.606 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.019      ;
; 36.606 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.019      ;
; 36.606 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.019      ;
; 36.606 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.019      ;
; 36.606 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.019      ;
; 36.606 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.019      ;
; 36.666 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 2.957      ;
; 36.666 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 2.957      ;
; 36.666 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 2.957      ;
; 36.666 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 2.957      ;
; 36.666 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 2.957      ;
; 36.666 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 2.957      ;
; 36.666 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 2.957      ;
; 36.666 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 2.957      ;
; 36.666 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 2.957      ;
; 36.666 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.083     ; 2.957      ;
; 36.751 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.874      ;
; 36.751 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.874      ;
; 36.751 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.874      ;
; 36.751 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.874      ;
; 36.751 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.874      ;
; 36.751 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.874      ;
; 36.751 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.874      ;
; 36.751 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.874      ;
; 36.751 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.874      ;
; 36.751 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.874      ;
; 36.808 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.817      ;
; 36.808 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.817      ;
; 36.808 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.817      ;
; 36.808 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.817      ;
; 36.808 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.817      ;
; 36.808 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.817      ;
; 36.808 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.817      ;
; 36.808 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.817      ;
; 36.808 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.817      ;
; 36.808 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.817      ;
; 36.818 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.807      ;
; 36.818 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.807      ;
; 36.818 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.807      ;
; 36.818 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.807      ;
; 36.818 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.807      ;
; 36.818 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.807      ;
; 36.818 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.807      ;
; 36.818 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.807      ;
; 36.818 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.807      ;
; 36.818 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.807      ;
; 36.824 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.801      ;
; 36.824 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.801      ;
; 36.824 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.801      ;
; 36.824 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.801      ;
; 36.824 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.801      ;
; 36.824 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.801      ;
; 36.824 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.801      ;
; 36.824 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.801      ;
; 36.824 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.801      ;
; 36.824 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 2.801      ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.465 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.501 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.698 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.991      ;
; 0.701 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.994      ;
; 0.701 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.994      ;
; 0.904 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.197      ;
; 0.905 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.198      ;
; 1.116 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.516 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.809      ;
; 1.516 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.809      ;
; 1.516 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.809      ;
; 1.516 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.809      ;
; 1.516 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.809      ;
; 1.516 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.809      ;
; 1.516 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.809      ;
; 1.516 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.809      ;
; 1.534 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.826      ;
; 1.743 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.035      ;
; 1.807 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; clk          ; clk         ; 0.000        ; 0.080      ; 2.099      ;
; 1.914 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.206      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.508 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.801      ;
; 0.518 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.811      ;
; 0.737 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.030      ;
; 0.739 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.032      ;
; 0.761 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.764 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.768 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.061      ;
; 0.769 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.062      ;
; 0.769 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.062      ;
; 0.769 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.062      ;
; 0.770 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.063      ;
; 0.772 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.066      ;
; 0.773 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.066      ;
; 0.774 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.067      ;
; 0.778 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.071      ;
; 0.795 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.088      ;
; 1.091 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.099 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.393      ;
; 1.108 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.119 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.412      ;
; 1.123 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.416      ;
; 1.124 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.419      ;
; 1.129 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.422      ;
; 1.133 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.428      ;
; 1.142 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.435      ;
; 1.142 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.435      ;
; 1.142 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.435      ;
; 1.143 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.436      ;
; 1.143 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.436      ;
; 1.222 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.515      ;
; 1.231 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.524      ;
; 1.239 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.248 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.543      ;
; 1.250 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.543      ;
; 1.254 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.547      ;
; 1.255 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.548      ;
; 1.255 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.550      ;
; 1.263 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.556      ;
; 1.264 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.557      ;
; 1.264 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.557      ;
; 1.264 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.558      ;
; 1.265 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.558      ;
; 1.273 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.566      ;
; 1.273 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.566      ;
; 1.273 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.566      ;
; 1.273 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.566      ;
; 1.274 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.567      ;
; 1.274 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.567      ;
; 1.282 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.575      ;
; 1.282 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.575      ;
; 1.283 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.576      ;
; 1.283 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.576      ;
; 1.332 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.625      ;
; 1.337 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.630      ;
; 1.337 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.630      ;
; 1.337 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.630      ;
; 1.337 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.630      ;
; 1.337 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.630      ;
; 1.337 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.630      ;
; 1.337 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.630      ;
; 1.337 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.630      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.632      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.632      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.632      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.632      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.632      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.632      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.632      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.632      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.632      ;
; 1.362 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.655      ;
; 1.371 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.664      ;
; 1.379 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.672      ;
; 1.380 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.673      ;
; 1.388 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.682      ;
; 1.392 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.685      ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------+
; 12.290 ; 12.510       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 12.290 ; 12.510       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 12.290 ; 12.510       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 12.290 ; 12.510       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 12.290 ; 12.510       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 12.290 ; 12.510       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 12.301 ; 12.489       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 12.301 ; 12.489       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 12.301 ; 12.489       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 12.301 ; 12.489       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 12.301 ; 12.489       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 12.301 ; 12.489       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 12.429 ; 12.429       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]                        ;
; 12.429 ; 12.429       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout              ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|en|clk                                    ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[0]|clk                              ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[12]|clk                             ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[13]|clk                             ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[14]|clk                             ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[15]|clk                             ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[1]|clk                              ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[2]|clk                              ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[3]|clk                              ;
; 12.441 ; 12.441       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 12.441 ; 12.441       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 12.441 ; 12.441       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 12.441 ; 12.441       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
; 12.441 ; 12.441       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[6]|clk                                  ;
; 12.441 ; 12.441       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[7]|clk                                  ;
; 12.449 ; 12.449       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                               ;
; 12.462 ; 12.462       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                 ;
; 12.462 ; 12.462       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                   ;
; 12.472 ; 12.472       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                               ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                               ;
; 12.527 ; 12.527       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]                      ;
; 12.537 ; 12.537       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                 ;
; 12.537 ; 12.537       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                   ;
; 12.551 ; 12.551       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                               ;
; 12.559 ; 12.559       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 12.559 ; 12.559       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 12.559 ; 12.559       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 12.559 ; 12.559       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
; 12.559 ; 12.559       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[6]|clk                                  ;
; 12.559 ; 12.559       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[7]|clk                                  ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|en|clk                                    ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[0]|clk                              ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[12]|clk                             ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[13]|clk                             ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[14]|clk                             ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[15]|clk                             ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[1]|clk                              ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[2]|clk                              ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[3]|clk                              ;
; 12.571 ; 12.571       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]                        ;
; 12.571 ; 12.571       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout              ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                       ;
; 22.513 ; 25.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.573 ; 19.793       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.573 ; 19.793       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.573 ; 19.793       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.573 ; 19.793       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.573 ; 19.793       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.573 ; 19.793       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.573 ; 19.793       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.573 ; 19.793       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.573 ; 19.793       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.573 ; 19.793       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.819 ; 19.819       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.819 ; 19.819       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.884 ; 19.884       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.884 ; 19.884       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; digital[*]  ; clk        ; 3.026  ; 3.119  ; Rise       ; clk             ;
;  digital[0] ; clk        ; 2.680  ; 2.869  ; Rise       ; clk             ;
;  digital[1] ; clk        ; 2.611  ; 2.772  ; Rise       ; clk             ;
;  digital[2] ; clk        ; 2.896  ; 3.050  ; Rise       ; clk             ;
;  digital[3] ; clk        ; 2.530  ; 2.752  ; Rise       ; clk             ;
;  digital[4] ; clk        ; -0.685 ; -0.546 ; Rise       ; clk             ;
;  digital[5] ; clk        ; 3.026  ; 3.119  ; Rise       ; clk             ;
;  digital[6] ; clk        ; 2.977  ; 3.078  ; Rise       ; clk             ;
;  digital[7] ; clk        ; 2.764  ; 2.920  ; Rise       ; clk             ;
; href        ; clk        ; 3.900  ; 4.171  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; digital[*]  ; clk        ; 1.015  ; 0.879  ; Rise       ; clk             ;
;  digital[0] ; clk        ; -2.194 ; -2.361 ; Rise       ; clk             ;
;  digital[1] ; clk        ; -2.128 ; -2.268 ; Rise       ; clk             ;
;  digital[2] ; clk        ; -2.418 ; -2.563 ; Rise       ; clk             ;
;  digital[3] ; clk        ; -2.066 ; -2.276 ; Rise       ; clk             ;
;  digital[4] ; clk        ; 1.015  ; 0.879  ; Rise       ; clk             ;
;  digital[5] ; clk        ; -2.527 ; -2.602 ; Rise       ; clk             ;
;  digital[6] ; clk        ; -2.480 ; -2.563 ; Rise       ; clk             ;
;  digital[7] ; clk        ; -2.293 ; -2.439 ; Rise       ; clk             ;
; href        ; clk        ; -2.703 ; -2.922 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; b[*]      ; clk        ; 9.078  ; 8.875  ; Rise       ; clk                                                ;
;  b[0]     ; clk        ; 9.078  ; 8.679  ; Rise       ; clk                                                ;
;  b[1]     ; clk        ; 9.041  ; 8.875  ; Rise       ; clk                                                ;
;  b[2]     ; clk        ; 7.206  ; 6.985  ; Rise       ; clk                                                ;
;  b[3]     ; clk        ; 7.149  ; 6.939  ; Rise       ; clk                                                ;
;  b[4]     ; clk        ; 7.163  ; 6.941  ; Rise       ; clk                                                ;
;  b[5]     ; clk        ; 6.852  ; 6.675  ; Rise       ; clk                                                ;
;  b[6]     ; clk        ; 6.709  ; 6.591  ; Rise       ; clk                                                ;
;  b[7]     ; clk        ; 7.903  ; 7.895  ; Rise       ; clk                                                ;
; g[*]      ; clk        ; 8.482  ; 8.254  ; Rise       ; clk                                                ;
;  g[0]     ; clk        ; 8.245  ; 7.976  ; Rise       ; clk                                                ;
;  g[1]     ; clk        ; 8.247  ; 7.908  ; Rise       ; clk                                                ;
;  g[2]     ; clk        ; 8.078  ; 7.863  ; Rise       ; clk                                                ;
;  g[3]     ; clk        ; 8.440  ; 8.254  ; Rise       ; clk                                                ;
;  g[4]     ; clk        ; 8.482  ; 8.149  ; Rise       ; clk                                                ;
;  g[5]     ; clk        ; 8.125  ; 7.775  ; Rise       ; clk                                                ;
;  g[6]     ; clk        ; 8.107  ; 7.754  ; Rise       ; clk                                                ;
;  g[7]     ; clk        ; 7.761  ; 7.579  ; Rise       ; clk                                                ;
; r[*]      ; clk        ; 10.629 ; 10.245 ; Rise       ; clk                                                ;
;  r[0]     ; clk        ; 8.270  ; 7.996  ; Rise       ; clk                                                ;
;  r[1]     ; clk        ; 8.964  ; 8.566  ; Rise       ; clk                                                ;
;  r[2]     ; clk        ; 8.124  ; 7.910  ; Rise       ; clk                                                ;
;  r[3]     ; clk        ; 8.330  ; 8.035  ; Rise       ; clk                                                ;
;  r[4]     ; clk        ; 8.469  ; 8.147  ; Rise       ; clk                                                ;
;  r[5]     ; clk        ; 10.629 ; 10.245 ; Rise       ; clk                                                ;
;  r[6]     ; clk        ; 8.808  ; 8.398  ; Rise       ; clk                                                ;
;  r[7]     ; clk        ; 7.758  ; 7.578  ; Rise       ; clk                                                ;
; xclk      ; clk        ; 4.739  ; 4.979  ; Rise       ; clk                                                ;
; xclk      ; clk        ; 4.739  ; 4.979  ; Fall       ; clk                                                ;
; b[*]      ; clk        ; 11.891 ; 11.403 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk        ; 8.108  ; 7.899  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk        ; 11.891 ; 11.403 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk        ; 10.057 ; 9.506  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 10.001 ; 9.463  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 10.015 ; 9.467  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 9.703  ; 9.200  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 9.560  ; 9.114  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 10.755 ; 10.417 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 11.334 ; 10.778 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk        ; 11.097 ; 10.500 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk        ; 11.097 ; 10.436 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk        ; 10.929 ; 10.384 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk        ; 11.292 ; 10.778 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 11.334 ; 10.675 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk        ; 10.976 ; 10.300 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 10.958 ; 10.277 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 10.613 ; 10.101 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 6.815  ; 6.581  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 13.480 ; 12.770 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 11.122 ; 10.520 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 11.814 ; 11.094 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 10.975 ; 10.431 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 11.182 ; 10.559 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 11.321 ; 10.673 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 13.480 ; 12.770 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 11.659 ; 10.921 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 10.610 ; 10.100 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 7.576  ; 7.503  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 1.126  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 7.456  ; 7.398  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;        ; 1.125  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; b[*]      ; clk        ; 6.542  ; 6.425  ; Rise       ; clk                                                ;
;  b[0]     ; clk        ; 8.833  ; 8.448  ; Rise       ; clk                                                ;
;  b[1]     ; clk        ; 8.836  ; 8.677  ; Rise       ; clk                                                ;
;  b[2]     ; clk        ; 7.017  ; 6.800  ; Rise       ; clk                                                ;
;  b[3]     ; clk        ; 6.961  ; 6.756  ; Rise       ; clk                                                ;
;  b[4]     ; clk        ; 6.976  ; 6.758  ; Rise       ; clk                                                ;
;  b[5]     ; clk        ; 6.677  ; 6.503  ; Rise       ; clk                                                ;
;  b[6]     ; clk        ; 6.542  ; 6.425  ; Rise       ; clk                                                ;
;  b[7]     ; clk        ; 7.743  ; 7.735  ; Rise       ; clk                                                ;
; g[*]      ; clk        ; 7.549  ; 7.370  ; Rise       ; clk                                                ;
;  g[0]     ; clk        ; 8.014  ; 7.751  ; Rise       ; clk                                                ;
;  g[1]     ; clk        ; 8.015  ; 7.685  ; Rise       ; clk                                                ;
;  g[2]     ; clk        ; 7.853  ; 7.643  ; Rise       ; clk                                                ;
;  g[3]     ; clk        ; 8.201  ; 8.017  ; Rise       ; clk                                                ;
;  g[4]     ; clk        ; 8.241  ; 7.917  ; Rise       ; clk                                                ;
;  g[5]     ; clk        ; 7.898  ; 7.558  ; Rise       ; clk                                                ;
;  g[6]     ; clk        ; 7.881  ; 7.538  ; Rise       ; clk                                                ;
;  g[7]     ; clk        ; 7.549  ; 7.370  ; Rise       ; clk                                                ;
; r[*]      ; clk        ; 7.546  ; 7.369  ; Rise       ; clk                                                ;
;  r[0]     ; clk        ; 8.039  ; 7.772  ; Rise       ; clk                                                ;
;  r[1]     ; clk        ; 8.704  ; 8.318  ; Rise       ; clk                                                ;
;  r[2]     ; clk        ; 7.898  ; 7.689  ; Rise       ; clk                                                ;
;  r[3]     ; clk        ; 8.096  ; 7.808  ; Rise       ; clk                                                ;
;  r[4]     ; clk        ; 8.229  ; 7.916  ; Rise       ; clk                                                ;
;  r[5]     ; clk        ; 10.360 ; 9.991  ; Rise       ; clk                                                ;
;  r[6]     ; clk        ; 8.554  ; 8.156  ; Rise       ; clk                                                ;
;  r[7]     ; clk        ; 7.546  ; 7.369  ; Rise       ; clk                                                ;
; xclk      ; clk        ; 4.680  ; 4.911  ; Rise       ; clk                                                ;
; xclk      ; clk        ; 4.680  ; 4.911  ; Fall       ; clk                                                ;
; b[*]      ; clk        ; 5.534  ; 5.350  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk        ; 5.534  ; 5.350  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk        ; 9.242  ; 8.757  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk        ; 7.425  ; 6.874  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 7.370  ; 6.832  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 7.384  ; 6.836  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 7.084  ; 6.580  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 6.949  ; 6.500  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 8.151  ; 7.809  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 7.957  ; 7.444  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk        ; 8.423  ; 7.827  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk        ; 8.421  ; 7.765  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk        ; 8.261  ; 7.717  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk        ; 8.610  ; 8.093  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 8.649  ; 7.995  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk        ; 8.305  ; 7.635  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 8.288  ; 7.613  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 7.957  ; 7.444  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 5.310  ; 5.227  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 7.954  ; 7.443  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 8.448  ; 7.848  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 9.110  ; 8.398  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 8.306  ; 7.763  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 8.505  ; 7.884  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 8.637  ; 7.994  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 10.767 ; 10.068 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 8.961  ; 8.231  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 7.954  ; 7.443  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 5.713  ; 5.498  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 0.793  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 5.727  ; 5.604  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;        ; 0.790  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                 ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note                                                          ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; 293.08 MHz ; 293.08 MHz      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 429.37 MHz ; 250.0 MHz       ; clk                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk                                                ; 22.671 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 36.293 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; clk                                                ; 0.417 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.474 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk                                                ; 12.299 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.570 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 22.671 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; clk          ; clk         ; 25.000       ; -0.072     ; 2.259      ;
; 22.753 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; clk          ; clk         ; 25.000       ; -0.072     ; 2.177      ;
; 22.842 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; clk          ; clk         ; 25.000       ; -0.072     ; 2.088      ;
; 22.981 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; clk          ; clk         ; 25.000       ; -0.072     ; 1.949      ;
; 23.237 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; clk          ; clk         ; 25.000       ; -0.072     ; 1.693      ;
; 23.237 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; clk          ; clk         ; 25.000       ; -0.072     ; 1.693      ;
; 23.237 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; clk          ; clk         ; 25.000       ; -0.072     ; 1.693      ;
; 23.237 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; clk          ; clk         ; 25.000       ; -0.072     ; 1.693      ;
; 23.237 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; clk          ; clk         ; 25.000       ; -0.072     ; 1.693      ;
; 23.237 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; clk          ; clk         ; 25.000       ; -0.072     ; 1.693      ;
; 23.237 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; clk          ; clk         ; 25.000       ; -0.072     ; 1.693      ;
; 23.237 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; clk          ; clk         ; 25.000       ; -0.072     ; 1.693      ;
; 23.509 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; clk          ; clk         ; 25.000       ; -0.072     ; 1.421      ;
; 23.768 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; clk          ; clk         ; 25.000       ; -0.072     ; 1.162      ;
; 23.771 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; clk          ; clk         ; 25.000       ; -0.072     ; 1.159      ;
; 23.925 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; clk          ; clk         ; 25.000       ; -0.072     ; 1.005      ;
; 23.927 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; clk          ; clk         ; 25.000       ; -0.072     ; 1.003      ;
; 23.928 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; clk          ; clk         ; 25.000       ; -0.072     ; 1.002      ;
; 24.134 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; clk          ; clk         ; 25.000       ; -0.072     ; 0.796      ;
; 24.135 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; clk          ; clk         ; 25.000       ; -0.072     ; 0.795      ;
; 24.160 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; clk          ; clk         ; 25.000       ; -0.072     ; 0.770      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 36.293 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.339      ;
; 36.293 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.339      ;
; 36.293 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.339      ;
; 36.293 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.339      ;
; 36.293 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.339      ;
; 36.293 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.339      ;
; 36.293 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.339      ;
; 36.293 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.339      ;
; 36.293 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.339      ;
; 36.293 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.339      ;
; 36.468 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.164      ;
; 36.468 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.164      ;
; 36.468 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.164      ;
; 36.468 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.164      ;
; 36.468 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.164      ;
; 36.468 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.164      ;
; 36.468 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.164      ;
; 36.468 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.164      ;
; 36.468 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.164      ;
; 36.468 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.164      ;
; 36.555 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.077      ;
; 36.555 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.077      ;
; 36.555 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.077      ;
; 36.555 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.077      ;
; 36.555 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.077      ;
; 36.555 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.077      ;
; 36.555 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.077      ;
; 36.555 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.077      ;
; 36.555 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.077      ;
; 36.555 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.077      ;
; 36.607 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.025      ;
; 36.607 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.025      ;
; 36.607 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.025      ;
; 36.607 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.025      ;
; 36.607 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.025      ;
; 36.607 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.025      ;
; 36.607 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.025      ;
; 36.607 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.025      ;
; 36.607 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.025      ;
; 36.607 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 3.025      ;
; 36.843 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.789      ;
; 36.843 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.789      ;
; 36.843 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.789      ;
; 36.843 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.789      ;
; 36.843 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.789      ;
; 36.843 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.789      ;
; 36.843 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.789      ;
; 36.843 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.789      ;
; 36.843 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.789      ;
; 36.843 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.789      ;
; 36.847 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.787      ;
; 36.847 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.787      ;
; 36.847 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.787      ;
; 36.847 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.787      ;
; 36.847 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.787      ;
; 36.847 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.787      ;
; 36.847 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.787      ;
; 36.847 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.787      ;
; 36.847 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.787      ;
; 36.847 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.787      ;
; 36.974 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.660      ;
; 36.974 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.660      ;
; 36.974 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.660      ;
; 36.974 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.660      ;
; 36.974 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.660      ;
; 36.974 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.660      ;
; 36.974 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.660      ;
; 36.974 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.660      ;
; 36.974 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.660      ;
; 36.974 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.660      ;
; 37.020 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.612      ;
; 37.020 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.612      ;
; 37.020 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.612      ;
; 37.020 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.612      ;
; 37.020 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.612      ;
; 37.020 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.612      ;
; 37.020 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.612      ;
; 37.020 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.612      ;
; 37.020 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.612      ;
; 37.020 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.075     ; 2.612      ;
; 37.048 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
; 37.048 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.586      ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.417 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.470 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.645 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.912      ;
; 0.647 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.648 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.915      ;
; 0.836 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.103      ;
; 0.839 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.106      ;
; 1.010 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.277      ;
; 1.390 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.657      ;
; 1.406 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.673      ;
; 1.406 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.673      ;
; 1.406 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.673      ;
; 1.406 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.673      ;
; 1.406 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.673      ;
; 1.406 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.673      ;
; 1.406 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.673      ;
; 1.406 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.673      ;
; 1.592 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.859      ;
; 1.656 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.923      ;
; 1.729 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.996      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.474 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.742      ;
; 0.477 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.745      ;
; 0.685 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.689 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.957      ;
; 0.708 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.711 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.981      ;
; 0.714 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.982      ;
; 0.714 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.982      ;
; 0.714 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.982      ;
; 0.715 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.983      ;
; 0.718 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.986      ;
; 0.718 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.986      ;
; 0.718 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.986      ;
; 0.719 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.987      ;
; 0.720 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.988      ;
; 0.721 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.989      ;
; 0.725 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.993      ;
; 0.740 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.008      ;
; 1.005 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.009 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.277      ;
; 1.021 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.289      ;
; 1.023 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.291      ;
; 1.027 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.033 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.301      ;
; 1.034 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.302      ;
; 1.035 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.303      ;
; 1.036 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.304      ;
; 1.036 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.304      ;
; 1.037 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.305      ;
; 1.037 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.305      ;
; 1.037 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.305      ;
; 1.038 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.306      ;
; 1.039 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.307      ;
; 1.039 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.307      ;
; 1.040 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.308      ;
; 1.042 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.310      ;
; 1.042 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.310      ;
; 1.047 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.315      ;
; 1.050 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.318      ;
; 1.052 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.320      ;
; 1.052 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.320      ;
; 1.053 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.321      ;
; 1.054 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.322      ;
; 1.103 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.371      ;
; 1.127 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.396      ;
; 1.129 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.397      ;
; 1.131 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.399      ;
; 1.131 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.399      ;
; 1.133 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.401      ;
; 1.135 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.403      ;
; 1.138 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.406      ;
; 1.139 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.407      ;
; 1.143 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.411      ;
; 1.145 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.413      ;
; 1.148 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.416      ;
; 1.149 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.417      ;
; 1.156 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.424      ;
; 1.157 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.425      ;
; 1.158 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.426      ;
; 1.158 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.426      ;
; 1.159 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.427      ;
; 1.159 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.427      ;
; 1.160 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.428      ;
; 1.161 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.429      ;
; 1.161 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.429      ;
; 1.166 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.434      ;
; 1.169 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.437      ;
; 1.172 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.440      ;
; 1.174 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.442      ;
; 1.175 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.443      ;
; 1.176 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.444      ;
; 1.225 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.493      ;
; 1.235 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.503      ;
; 1.249 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.517      ;
; 1.250 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.518      ;
; 1.251 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.519      ;
; 1.253 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.521      ;
; 1.253 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.521      ;
; 1.255 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.523      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.524      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.524      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.524      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.524      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.524      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.524      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.524      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.524      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.524      ;
; 1.257 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.525      ;
; 1.258 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.526      ;
; 1.258 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.526      ;
; 1.258 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.526      ;
; 1.258 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.526      ;
; 1.258 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.526      ;
; 1.258 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.526      ;
; 1.258 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.526      ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------+
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 12.299 ; 12.515       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 12.299 ; 12.515       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 12.299 ; 12.515       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 12.299 ; 12.515       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 12.299 ; 12.515       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 12.299 ; 12.515       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 12.300 ; 12.516       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 12.417 ; 12.417       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]                        ;
; 12.417 ; 12.417       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout              ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|en|clk                                    ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[0]|clk                              ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[12]|clk                             ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[13]|clk                             ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[14]|clk                             ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[15]|clk                             ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[1]|clk                              ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[2]|clk                              ;
; 12.430 ; 12.430       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[3]|clk                              ;
; 12.431 ; 12.431       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 12.431 ; 12.431       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 12.431 ; 12.431       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 12.431 ; 12.431       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
; 12.431 ; 12.431       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[6]|clk                                  ;
; 12.431 ; 12.431       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[7]|clk                                  ;
; 12.449 ; 12.449       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                               ;
; 12.453 ; 12.453       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                 ;
; 12.453 ; 12.453       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                   ;
; 12.465 ; 12.465       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                               ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                               ;
; 12.534 ; 12.534       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]                      ;
; 12.547 ; 12.547       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                 ;
; 12.547 ; 12.547       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                   ;
; 12.551 ; 12.551       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                               ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[6]|clk                                  ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[7]|clk                                  ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|en|clk                                    ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[0]|clk                              ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[12]|clk                             ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[13]|clk                             ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[14]|clk                             ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[15]|clk                             ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[1]|clk                              ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[2]|clk                              ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[3]|clk                              ;
; 12.583 ; 12.583       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]                        ;
; 12.583 ; 12.583       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout              ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                       ;
; 22.513 ; 25.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.818 ; 19.818       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.818 ; 19.818       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.885 ; 19.885       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.885 ; 19.885       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; digital[*]  ; clk        ; 2.749  ; 2.708  ; Rise       ; clk             ;
;  digital[0] ; clk        ; 2.394  ; 2.467  ; Rise       ; clk             ;
;  digital[1] ; clk        ; 2.331  ; 2.369  ; Rise       ; clk             ;
;  digital[2] ; clk        ; 2.600  ; 2.653  ; Rise       ; clk             ;
;  digital[3] ; clk        ; 2.242  ; 2.369  ; Rise       ; clk             ;
;  digital[4] ; clk        ; -0.620 ; -0.401 ; Rise       ; clk             ;
;  digital[5] ; clk        ; 2.749  ; 2.708  ; Rise       ; clk             ;
;  digital[6] ; clk        ; 2.698  ; 2.669  ; Rise       ; clk             ;
;  digital[7] ; clk        ; 2.487  ; 2.518  ; Rise       ; clk             ;
; href        ; clk        ; 3.540  ; 3.643  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; digital[*]  ; clk        ; 0.916  ; 0.704  ; Rise       ; clk             ;
;  digital[0] ; clk        ; -1.957 ; -2.016 ; Rise       ; clk             ;
;  digital[1] ; clk        ; -1.896 ; -1.922 ; Rise       ; clk             ;
;  digital[2] ; clk        ; -2.170 ; -2.219 ; Rise       ; clk             ;
;  digital[3] ; clk        ; -1.827 ; -1.947 ; Rise       ; clk             ;
;  digital[4] ; clk        ; 0.916  ; 0.704  ; Rise       ; clk             ;
;  digital[5] ; clk        ; -2.299 ; -2.248 ; Rise       ; clk             ;
;  digital[6] ; clk        ; -2.250 ; -2.211 ; Rise       ; clk             ;
;  digital[7] ; clk        ; -2.063 ; -2.091 ; Rise       ; clk             ;
; href        ; clk        ; -2.448 ; -2.519 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; b[*]      ; clk        ; 8.792  ; 8.462  ; Rise       ; clk                                                ;
;  b[0]     ; clk        ; 8.792  ; 8.109  ; Rise       ; clk                                                ;
;  b[1]     ; clk        ; 8.748  ; 8.462  ; Rise       ; clk                                                ;
;  b[2]     ; clk        ; 6.915  ; 6.593  ; Rise       ; clk                                                ;
;  b[3]     ; clk        ; 6.866  ; 6.556  ; Rise       ; clk                                                ;
;  b[4]     ; clk        ; 6.870  ; 6.559  ; Rise       ; clk                                                ;
;  b[5]     ; clk        ; 6.575  ; 6.303  ; Rise       ; clk                                                ;
;  b[6]     ; clk        ; 6.417  ; 6.254  ; Rise       ; clk                                                ;
;  b[7]     ; clk        ; 7.634  ; 7.564  ; Rise       ; clk                                                ;
; g[*]      ; clk        ; 8.153  ; 7.745  ; Rise       ; clk                                                ;
;  g[0]     ; clk        ; 7.924  ; 7.478  ; Rise       ; clk                                                ;
;  g[1]     ; clk        ; 7.939  ; 7.428  ; Rise       ; clk                                                ;
;  g[2]     ; clk        ; 7.736  ; 7.386  ; Rise       ; clk                                                ;
;  g[3]     ; clk        ; 8.077  ; 7.745  ; Rise       ; clk                                                ;
;  g[4]     ; clk        ; 8.153  ; 7.629  ; Rise       ; clk                                                ;
;  g[5]     ; clk        ; 7.832  ; 7.300  ; Rise       ; clk                                                ;
;  g[6]     ; clk        ; 7.806  ; 7.287  ; Rise       ; clk                                                ;
;  g[7]     ; clk        ; 7.437  ; 7.123  ; Rise       ; clk                                                ;
; r[*]      ; clk        ; 10.312 ; 9.676  ; Rise       ; clk                                                ;
;  r[0]     ; clk        ; 7.949  ; 7.498  ; Rise       ; clk                                                ;
;  r[1]     ; clk        ; 8.644  ; 8.016  ; Rise       ; clk                                                ;
;  r[2]     ; clk        ; 7.782  ; 7.432  ; Rise       ; clk                                                ;
;  r[3]     ; clk        ; 7.998  ; 7.535  ; Rise       ; clk                                                ;
;  r[4]     ; clk        ; 8.147  ; 7.625  ; Rise       ; clk                                                ;
;  r[5]     ; clk        ; 10.312 ; 9.676  ; Rise       ; clk                                                ;
;  r[6]     ; clk        ; 8.496  ; 7.867  ; Rise       ; clk                                                ;
;  r[7]     ; clk        ; 7.417  ; 7.131  ; Rise       ; clk                                                ;
; xclk      ; clk        ; 4.575  ; 4.941  ; Rise       ; clk                                                ;
; xclk      ; clk        ; 4.575  ; 4.941  ; Fall       ; clk                                                ;
; b[*]      ; clk        ; 11.675 ; 10.843 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk        ; 7.836  ; 7.637  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk        ; 11.675 ; 10.843 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk        ; 9.843  ; 8.967  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 9.796  ; 8.933  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 9.799  ; 8.937  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 9.503  ; 8.681  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 9.344  ; 8.630  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 10.562 ; 9.938  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 11.082 ; 10.122 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk        ; 10.854 ; 9.855  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk        ; 10.866 ; 9.809  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk        ; 10.664 ; 9.760  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk        ; 11.007 ; 10.122 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 11.082 ; 10.007 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk        ; 10.760 ; 9.678  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 10.733 ; 9.663  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 10.365 ; 9.497  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 6.757  ; 6.307  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 13.240 ; 12.054 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 10.879 ; 9.875  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 11.571 ; 10.397 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 10.710 ; 9.806  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 10.928 ; 9.912  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 11.076 ; 10.003 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 13.240 ; 12.054 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 11.423 ; 10.243 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 10.345 ; 9.505  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 7.387  ; 7.188  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 1.409  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 7.264  ; 7.116  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;        ; 1.401  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-----------+------------+--------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+-------+------------+----------------------------------------------------+
; b[*]      ; clk        ; 6.268  ; 6.109 ; Rise       ; clk                                                ;
;  b[0]     ; clk        ; 8.562  ; 7.905 ; Rise       ; clk                                                ;
;  b[1]     ; clk        ; 8.561  ; 8.286 ; Rise       ; clk                                                ;
;  b[2]     ; clk        ; 6.744  ; 6.430 ; Rise       ; clk                                                ;
;  b[3]     ; clk        ; 6.696  ; 6.394 ; Rise       ; clk                                                ;
;  b[4]     ; clk        ; 6.701  ; 6.399 ; Rise       ; clk                                                ;
;  b[5]     ; clk        ; 6.418  ; 6.152 ; Rise       ; clk                                                ;
;  b[6]     ; clk        ; 6.268  ; 6.109 ; Rise       ; clk                                                ;
;  b[7]     ; clk        ; 7.492  ; 7.424 ; Rise       ; clk                                                ;
; g[*]      ; clk        ; 7.244  ; 6.939 ; Rise       ; clk                                                ;
;  g[0]     ; clk        ; 7.712  ; 7.280 ; Rise       ; clk                                                ;
;  g[1]     ; clk        ; 7.726  ; 7.231 ; Rise       ; clk                                                ;
;  g[2]     ; clk        ; 7.531  ; 7.191 ; Rise       ; clk                                                ;
;  g[3]     ; clk        ; 7.859  ; 7.536 ; Rise       ; clk                                                ;
;  g[4]     ; clk        ; 7.932  ; 7.424 ; Rise       ; clk                                                ;
;  g[5]     ; clk        ; 7.624  ; 7.109 ; Rise       ; clk                                                ;
;  g[6]     ; clk        ; 7.598  ; 7.096 ; Rise       ; clk                                                ;
;  g[7]     ; clk        ; 7.244  ; 6.939 ; Rise       ; clk                                                ;
; r[*]      ; clk        ; 7.225  ; 6.946 ; Rise       ; clk                                                ;
;  r[0]     ; clk        ; 7.737  ; 7.300 ; Rise       ; clk                                                ;
;  r[1]     ; clk        ; 8.404  ; 7.797 ; Rise       ; clk                                                ;
;  r[2]     ; clk        ; 7.576  ; 7.236 ; Rise       ; clk                                                ;
;  r[3]     ; clk        ; 7.784  ; 7.335 ; Rise       ; clk                                                ;
;  r[4]     ; clk        ; 7.927  ; 7.421 ; Rise       ; clk                                                ;
;  r[5]     ; clk        ; 10.062 ; 9.452 ; Rise       ; clk                                                ;
;  r[6]     ; clk        ; 8.261  ; 7.653 ; Rise       ; clk                                                ;
;  r[7]     ; clk        ; 7.225  ; 6.946 ; Rise       ; clk                                                ;
; xclk      ; clk        ; 4.523  ; 4.875 ; Rise       ; clk                                                ;
; xclk      ; clk        ; 4.523  ; 4.875 ; Fall       ; clk                                                ;
; b[*]      ; clk        ; 5.520  ; 5.232 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk        ; 5.520  ; 5.232 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk        ; 9.168  ; 8.467 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk        ; 7.352  ; 6.604 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 7.306  ; 6.571 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 7.310  ; 6.577 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 7.026  ; 6.330 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 6.875  ; 6.285 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 8.100  ; 7.599 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 7.852  ; 7.114 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk        ; 8.322  ; 7.457 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk        ; 8.333  ; 7.412 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk        ; 8.139  ; 7.365 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk        ; 8.469  ; 7.713 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 8.541  ; 7.602 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk        ; 8.232  ; 7.287 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 8.205  ; 7.272 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 7.852  ; 7.114 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 5.322  ; 5.094 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 7.833  ; 7.121 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 8.347  ; 7.477 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 9.011  ; 7.978 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 8.184  ; 7.410 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 8.394  ; 7.512 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 8.536  ; 7.599 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 10.670 ; 9.630 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 8.868  ; 7.829 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 7.833  ; 7.121 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 5.688  ; 5.373 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 1.117  ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 5.732  ; 5.452 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;        ; 1.108 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+-------+------------+----------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk                                                ; 23.911 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 38.135 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; clk                                                ; 0.193 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.206 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk                                                ; 11.938 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.649 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 23.911 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; clk          ; clk         ; 25.000       ; -0.036     ; 1.040      ;
; 23.957 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; clk          ; clk         ; 25.000       ; -0.036     ; 0.994      ;
; 23.988 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; clk          ; clk         ; 25.000       ; -0.036     ; 0.963      ;
; 24.042 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; clk          ; clk         ; 25.000       ; -0.036     ; 0.909      ;
; 24.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; clk          ; clk         ; 25.000       ; -0.037     ; 0.757      ;
; 24.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; clk          ; clk         ; 25.000       ; -0.037     ; 0.757      ;
; 24.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; clk          ; clk         ; 25.000       ; -0.037     ; 0.757      ;
; 24.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; clk          ; clk         ; 25.000       ; -0.037     ; 0.757      ;
; 24.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; clk          ; clk         ; 25.000       ; -0.037     ; 0.757      ;
; 24.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; clk          ; clk         ; 25.000       ; -0.037     ; 0.757      ;
; 24.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; clk          ; clk         ; 25.000       ; -0.037     ; 0.757      ;
; 24.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; clk          ; clk         ; 25.000       ; -0.037     ; 0.757      ;
; 24.344 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; clk          ; clk         ; 25.000       ; -0.037     ; 0.606      ;
; 24.433 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; clk          ; clk         ; 25.000       ; -0.037     ; 0.517      ;
; 24.435 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; clk          ; clk         ; 25.000       ; -0.037     ; 0.515      ;
; 24.509 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; clk          ; clk         ; 25.000       ; -0.037     ; 0.441      ;
; 24.510 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; clk          ; clk         ; 25.000       ; -0.037     ; 0.440      ;
; 24.513 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; clk          ; clk         ; 25.000       ; -0.037     ; 0.437      ;
; 24.579 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; clk          ; clk         ; 25.000       ; -0.036     ; 0.372      ;
; 24.580 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; clk          ; clk         ; 25.000       ; -0.036     ; 0.371      ;
; 24.591 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; clk          ; clk         ; 25.000       ; -0.037     ; 0.359      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 38.135 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.519      ;
; 38.135 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.519      ;
; 38.135 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.519      ;
; 38.135 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.519      ;
; 38.135 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.519      ;
; 38.135 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.519      ;
; 38.135 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.519      ;
; 38.135 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.519      ;
; 38.135 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.519      ;
; 38.135 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.519      ;
; 38.223 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.431      ;
; 38.223 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.431      ;
; 38.223 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.431      ;
; 38.223 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.431      ;
; 38.223 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.431      ;
; 38.223 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.431      ;
; 38.223 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.431      ;
; 38.223 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.431      ;
; 38.223 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.431      ;
; 38.223 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.431      ;
; 38.248 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.406      ;
; 38.248 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.406      ;
; 38.248 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.406      ;
; 38.248 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.406      ;
; 38.248 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.406      ;
; 38.248 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.406      ;
; 38.248 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.406      ;
; 38.248 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.406      ;
; 38.248 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.406      ;
; 38.248 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.406      ;
; 38.302 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.352      ;
; 38.302 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.352      ;
; 38.302 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.352      ;
; 38.302 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.352      ;
; 38.302 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.352      ;
; 38.302 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.352      ;
; 38.302 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.352      ;
; 38.302 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.352      ;
; 38.302 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.352      ;
; 38.302 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.352      ;
; 38.381 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.273      ;
; 38.381 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.273      ;
; 38.381 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.273      ;
; 38.381 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.273      ;
; 38.381 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.273      ;
; 38.381 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.273      ;
; 38.381 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.273      ;
; 38.381 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.273      ;
; 38.381 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.273      ;
; 38.381 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.273      ;
; 38.425 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.230      ;
; 38.425 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.230      ;
; 38.425 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.230      ;
; 38.425 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.230      ;
; 38.425 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.230      ;
; 38.425 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.230      ;
; 38.425 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.230      ;
; 38.425 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.230      ;
; 38.425 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.230      ;
; 38.425 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.230      ;
; 38.462 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.192      ;
; 38.462 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.192      ;
; 38.462 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.192      ;
; 38.462 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.192      ;
; 38.462 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.192      ;
; 38.462 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.192      ;
; 38.462 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.192      ;
; 38.462 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.192      ;
; 38.462 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.192      ;
; 38.462 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.038     ; 1.192      ;
; 38.494 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.161      ;
; 38.494 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.161      ;
; 38.494 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.161      ;
; 38.494 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.161      ;
; 38.494 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.161      ;
; 38.494 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.161      ;
; 38.494 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.161      ;
; 38.494 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.161      ;
; 38.494 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.161      ;
; 38.494 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.161      ;
; 38.504 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
; 38.504 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.152      ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.266 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.269 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.390      ;
; 0.269 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.390      ;
; 0.335 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.337 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.458      ;
; 0.414 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.752      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.752      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.752      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.752      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.752      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.752      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.752      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.752      ;
; 0.658 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.779      ;
; 0.726 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.847      ;
; 0.753 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.874      ;
; 0.785 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.906      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.206 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.327      ;
; 0.209 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.329      ;
; 0.293 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.304 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.307 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.435      ;
; 0.321 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.441      ;
; 0.442 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.451 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.454 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.463 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.465 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.468 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.590      ;
; 0.470 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.593      ;
; 0.473 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.498 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.619      ;
; 0.505 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.626      ;
; 0.508 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.629      ;
; 0.517 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.645      ;
; 0.525 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.529 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.650      ;
; 0.534 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.656      ;
; 0.536 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.656      ;
; 0.537 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.657      ;
; 0.538 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.658      ;
; 0.538 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.659      ;
; 0.539 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.659      ;
; 0.553 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.674      ;
; 0.557 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.678      ;
; 0.571 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.692      ;
; 0.574 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.695      ;
; 0.580 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.700      ;
; 0.580 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.700      ;
; 0.580 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.700      ;
; 0.580 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.700      ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------+
; 11.938 ; 12.122       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 11.938 ; 12.122       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 11.938 ; 12.122       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 11.938 ; 12.122       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 11.938 ; 12.122       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 11.938 ; 12.122       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 11.939 ; 12.123       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 12.097 ; 12.097       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]                        ;
; 12.097 ; 12.097       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout              ;
; 12.118 ; 12.118       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 12.118 ; 12.118       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 12.118 ; 12.118       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 12.118 ; 12.118       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
; 12.118 ; 12.118       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[6]|clk                                  ;
; 12.118 ; 12.118       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[7]|clk                                  ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|en|clk                                    ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[0]|clk                              ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[12]|clk                             ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[13]|clk                             ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[14]|clk                             ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[15]|clk                             ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[1]|clk                              ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[2]|clk                              ;
; 12.119 ; 12.119       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[3]|clk                              ;
; 12.123 ; 12.123       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                               ;
; 12.125 ; 12.125       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]                      ;
; 12.142 ; 12.142       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                 ;
; 12.142 ; 12.142       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                   ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                               ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                               ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 12.659 ; 12.875       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 12.659 ; 12.875       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 12.659 ; 12.875       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 12.659 ; 12.875       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 12.659 ; 12.875       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 12.659 ; 12.875       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 12.858 ; 12.858       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                 ;
; 12.858 ; 12.858       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                   ;
; 12.875 ; 12.875       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]                      ;
; 12.877 ; 12.877       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                               ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|en|clk                                    ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[0]|clk                              ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[12]|clk                             ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[13]|clk                             ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[14]|clk                             ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[15]|clk                             ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[1]|clk                              ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[2]|clk                              ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[3]|clk                              ;
; 12.881 ; 12.881       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 12.881 ; 12.881       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 12.881 ; 12.881       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 12.881 ; 12.881       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
; 12.881 ; 12.881       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[6]|clk                                  ;
; 12.881 ; 12.881       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|read_y_cr_cb|d[7]|clk                                  ;
; 12.902 ; 12.902       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]                        ;
; 12.902 ; 12.902       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout              ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                       ;
; 23.000 ; 25.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.850 ; 19.850       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.850 ; 19.850       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; digital[*]  ; clk        ; 1.383  ; 2.012 ; Rise       ; clk             ;
;  digital[0] ; clk        ; 1.247  ; 1.851 ; Rise       ; clk             ;
;  digital[1] ; clk        ; 1.227  ; 1.822 ; Rise       ; clk             ;
;  digital[2] ; clk        ; 1.304  ; 1.908 ; Rise       ; clk             ;
;  digital[3] ; clk        ; 1.159  ; 1.743 ; Rise       ; clk             ;
;  digital[4] ; clk        ; -0.361 ; 0.000 ; Rise       ; clk             ;
;  digital[5] ; clk        ; 1.383  ; 2.012 ; Rise       ; clk             ;
;  digital[6] ; clk        ; 1.362  ; 1.981 ; Rise       ; clk             ;
;  digital[7] ; clk        ; 1.270  ; 1.867 ; Rise       ; clk             ;
; href        ; clk        ; 1.778  ; 2.427 ; Rise       ; clk             ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; digital[*]  ; clk        ; 0.501  ; 0.139  ; Rise       ; clk             ;
;  digital[0] ; clk        ; -1.033 ; -1.623 ; Rise       ; clk             ;
;  digital[1] ; clk        ; -1.013 ; -1.594 ; Rise       ; clk             ;
;  digital[2] ; clk        ; -1.092 ; -1.688 ; Rise       ; clk             ;
;  digital[3] ; clk        ; -0.953 ; -1.530 ; Rise       ; clk             ;
;  digital[4] ; clk        ; 0.501  ; 0.139  ; Rise       ; clk             ;
;  digital[5] ; clk        ; -1.165 ; -1.778 ; Rise       ; clk             ;
;  digital[6] ; clk        ; -1.145 ; -1.749 ; Rise       ; clk             ;
;  digital[7] ; clk        ; -1.061 ; -1.651 ; Rise       ; clk             ;
; href        ; clk        ; -1.261 ; -1.862 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; b[*]      ; clk        ; 4.433 ; 4.590 ; Rise       ; clk                                                ;
;  b[0]     ; clk        ; 4.055 ; 4.251 ; Rise       ; clk                                                ;
;  b[1]     ; clk        ; 4.433 ; 4.590 ; Rise       ; clk                                                ;
;  b[2]     ; clk        ; 3.354 ; 3.423 ; Rise       ; clk                                                ;
;  b[3]     ; clk        ; 3.340 ; 3.403 ; Rise       ; clk                                                ;
;  b[4]     ; clk        ; 3.341 ; 3.411 ; Rise       ; clk                                                ;
;  b[5]     ; clk        ; 3.203 ; 3.259 ; Rise       ; clk                                                ;
;  b[6]     ; clk        ; 3.186 ; 3.254 ; Rise       ; clk                                                ;
;  b[7]     ; clk        ; 3.976 ; 4.075 ; Rise       ; clk                                                ;
; g[*]      ; clk        ; 3.949 ; 4.145 ; Rise       ; clk                                                ;
;  g[0]     ; clk        ; 3.787 ; 3.928 ; Rise       ; clk                                                ;
;  g[1]     ; clk        ; 3.762 ; 3.904 ; Rise       ; clk                                                ;
;  g[2]     ; clk        ; 3.734 ; 3.873 ; Rise       ; clk                                                ;
;  g[3]     ; clk        ; 3.949 ; 4.145 ; Rise       ; clk                                                ;
;  g[4]     ; clk        ; 3.859 ; 4.004 ; Rise       ; clk                                                ;
;  g[5]     ; clk        ; 3.719 ; 3.834 ; Rise       ; clk                                                ;
;  g[6]     ; clk        ; 3.708 ; 3.832 ; Rise       ; clk                                                ;
;  g[7]     ; clk        ; 3.596 ; 3.738 ; Rise       ; clk                                                ;
; r[*]      ; clk        ; 5.076 ; 5.319 ; Rise       ; clk                                                ;
;  r[0]     ; clk        ; 3.812 ; 3.952 ; Rise       ; clk                                                ;
;  r[1]     ; clk        ; 4.090 ; 4.269 ; Rise       ; clk                                                ;
;  r[2]     ; clk        ; 3.779 ; 3.918 ; Rise       ; clk                                                ;
;  r[3]     ; clk        ; 3.852 ; 4.008 ; Rise       ; clk                                                ;
;  r[4]     ; clk        ; 3.885 ; 4.022 ; Rise       ; clk                                                ;
;  r[5]     ; clk        ; 5.076 ; 5.319 ; Rise       ; clk                                                ;
;  r[6]     ; clk        ; 4.023 ; 4.189 ; Rise       ; clk                                                ;
;  r[7]     ; clk        ; 3.624 ; 3.757 ; Rise       ; clk                                                ;
; xclk      ; clk        ; 2.392 ; 2.709 ; Rise       ; clk                                                ;
; xclk      ; clk        ; 2.392 ; 2.709 ; Fall       ; clk                                                ;
; b[*]      ; clk        ; 5.328 ; 5.650 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk        ; 3.562 ; 3.522 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk        ; 5.328 ; 5.650 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk        ; 4.246 ; 4.477 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 4.234 ; 4.461 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 4.234 ; 4.469 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 4.095 ; 4.315 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 4.077 ; 4.308 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 4.869 ; 5.130 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 4.843 ; 5.203 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk        ; 4.682 ; 4.986 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk        ; 4.657 ; 4.964 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk        ; 4.626 ; 4.927 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk        ; 4.843 ; 5.203 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 4.752 ; 5.062 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk        ; 4.611 ; 4.890 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 4.599 ; 4.886 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 4.489 ; 4.793 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 2.952 ; 3.113 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 5.968 ; 6.375 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 4.707 ; 5.010 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 4.985 ; 5.329 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 4.671 ; 4.972 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 4.746 ; 5.066 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 4.778 ; 5.080 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 5.968 ; 6.375 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 4.914 ; 5.243 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 4.517 ; 4.812 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 3.357 ; 3.502 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 0.586 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 3.396 ; 3.579 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;       ; 0.599 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; b[*]      ; clk        ; 3.109 ; 3.174 ; Rise       ; clk                                                ;
;  b[0]     ; clk        ; 3.953 ; 4.141 ; Rise       ; clk                                                ;
;  b[1]     ; clk        ; 4.341 ; 4.493 ; Rise       ; clk                                                ;
;  b[2]     ; clk        ; 3.269 ; 3.333 ; Rise       ; clk                                                ;
;  b[3]     ; clk        ; 3.255 ; 3.314 ; Rise       ; clk                                                ;
;  b[4]     ; clk        ; 3.257 ; 3.322 ; Rise       ; clk                                                ;
;  b[5]     ; clk        ; 3.124 ; 3.176 ; Rise       ; clk                                                ;
;  b[6]     ; clk        ; 3.109 ; 3.174 ; Rise       ; clk                                                ;
;  b[7]     ; clk        ; 3.903 ; 3.999 ; Rise       ; clk                                                ;
; g[*]      ; clk        ; 3.500 ; 3.635 ; Rise       ; clk                                                ;
;  g[0]     ; clk        ; 3.684 ; 3.818 ; Rise       ; clk                                                ;
;  g[1]     ; clk        ; 3.659 ; 3.794 ; Rise       ; clk                                                ;
;  g[2]     ; clk        ; 3.633 ; 3.765 ; Rise       ; clk                                                ;
;  g[3]     ; clk        ; 3.839 ; 4.025 ; Rise       ; clk                                                ;
;  g[4]     ; clk        ; 3.753 ; 3.890 ; Rise       ; clk                                                ;
;  g[5]     ; clk        ; 3.618 ; 3.727 ; Rise       ; clk                                                ;
;  g[6]     ; clk        ; 3.608 ; 3.725 ; Rise       ; clk                                                ;
;  g[7]     ; clk        ; 3.500 ; 3.635 ; Rise       ; clk                                                ;
; r[*]      ; clk        ; 3.527 ; 3.653 ; Rise       ; clk                                                ;
;  r[0]     ; clk        ; 3.709 ; 3.842 ; Rise       ; clk                                                ;
;  r[1]     ; clk        ; 3.976 ; 4.146 ; Rise       ; clk                                                ;
;  r[2]     ; clk        ; 3.677 ; 3.809 ; Rise       ; clk                                                ;
;  r[3]     ; clk        ; 3.746 ; 3.894 ; Rise       ; clk                                                ;
;  r[4]     ; clk        ; 3.778 ; 3.909 ; Rise       ; clk                                                ;
;  r[5]     ; clk        ; 4.959 ; 5.192 ; Rise       ; clk                                                ;
;  r[6]     ; clk        ; 3.910 ; 4.068 ; Rise       ; clk                                                ;
;  r[7]     ; clk        ; 3.527 ; 3.653 ; Rise       ; clk                                                ;
; xclk      ; clk        ; 2.363 ; 2.683 ; Rise       ; clk                                                ;
; xclk      ; clk        ; 2.363 ; 2.683 ; Fall       ; clk                                                ;
; b[*]      ; clk        ; 2.409 ; 2.494 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk        ; 2.409 ; 2.494 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk        ; 4.264 ; 4.454 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk        ; 3.189 ; 3.289 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 3.178 ; 3.273 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 3.178 ; 3.281 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 3.045 ; 3.133 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 3.029 ; 3.129 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 3.824 ; 3.955 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 3.421 ; 3.591 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk        ; 3.607 ; 3.777 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk        ; 3.582 ; 3.755 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk        ; 3.553 ; 3.721 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk        ; 3.762 ; 3.984 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 3.674 ; 3.849 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk        ; 3.539 ; 3.684 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 3.528 ; 3.680 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 3.421 ; 3.591 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 2.337 ; 2.453 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 3.448 ; 3.609 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 3.632 ; 3.801 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 3.899 ; 4.107 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 3.597 ; 3.765 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 3.669 ; 3.853 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 3.699 ; 3.868 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 4.880 ; 5.149 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 3.830 ; 4.023 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 3.448 ; 3.609 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 2.532 ; 2.613 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 0.425 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 2.595 ; 2.833 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;       ; 0.437 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                               ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                    ; 22.541 ; 0.193 ; N/A      ; N/A     ; 11.938              ;
;  clk                                                ; 22.541 ; 0.193 ; N/A      ; N/A     ; 11.938              ;
;  vgapll|altpll_component|auto_generated|pll1|clk[0] ; 36.082 ; 0.206 ; N/A      ; N/A     ; 19.570              ;
; Design-wide TNS                                     ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                                ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; digital[*]  ; clk        ; 3.026  ; 3.119 ; Rise       ; clk             ;
;  digital[0] ; clk        ; 2.680  ; 2.869 ; Rise       ; clk             ;
;  digital[1] ; clk        ; 2.611  ; 2.772 ; Rise       ; clk             ;
;  digital[2] ; clk        ; 2.896  ; 3.050 ; Rise       ; clk             ;
;  digital[3] ; clk        ; 2.530  ; 2.752 ; Rise       ; clk             ;
;  digital[4] ; clk        ; -0.361 ; 0.000 ; Rise       ; clk             ;
;  digital[5] ; clk        ; 3.026  ; 3.119 ; Rise       ; clk             ;
;  digital[6] ; clk        ; 2.977  ; 3.078 ; Rise       ; clk             ;
;  digital[7] ; clk        ; 2.764  ; 2.920 ; Rise       ; clk             ;
; href        ; clk        ; 3.900  ; 4.171 ; Rise       ; clk             ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; digital[*]  ; clk        ; 1.015  ; 0.879  ; Rise       ; clk             ;
;  digital[0] ; clk        ; -1.033 ; -1.623 ; Rise       ; clk             ;
;  digital[1] ; clk        ; -1.013 ; -1.594 ; Rise       ; clk             ;
;  digital[2] ; clk        ; -1.092 ; -1.688 ; Rise       ; clk             ;
;  digital[3] ; clk        ; -0.953 ; -1.530 ; Rise       ; clk             ;
;  digital[4] ; clk        ; 1.015  ; 0.879  ; Rise       ; clk             ;
;  digital[5] ; clk        ; -1.165 ; -1.778 ; Rise       ; clk             ;
;  digital[6] ; clk        ; -1.145 ; -1.749 ; Rise       ; clk             ;
;  digital[7] ; clk        ; -1.061 ; -1.651 ; Rise       ; clk             ;
; href        ; clk        ; -1.261 ; -1.862 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; b[*]      ; clk        ; 9.078  ; 8.875  ; Rise       ; clk                                                ;
;  b[0]     ; clk        ; 9.078  ; 8.679  ; Rise       ; clk                                                ;
;  b[1]     ; clk        ; 9.041  ; 8.875  ; Rise       ; clk                                                ;
;  b[2]     ; clk        ; 7.206  ; 6.985  ; Rise       ; clk                                                ;
;  b[3]     ; clk        ; 7.149  ; 6.939  ; Rise       ; clk                                                ;
;  b[4]     ; clk        ; 7.163  ; 6.941  ; Rise       ; clk                                                ;
;  b[5]     ; clk        ; 6.852  ; 6.675  ; Rise       ; clk                                                ;
;  b[6]     ; clk        ; 6.709  ; 6.591  ; Rise       ; clk                                                ;
;  b[7]     ; clk        ; 7.903  ; 7.895  ; Rise       ; clk                                                ;
; g[*]      ; clk        ; 8.482  ; 8.254  ; Rise       ; clk                                                ;
;  g[0]     ; clk        ; 8.245  ; 7.976  ; Rise       ; clk                                                ;
;  g[1]     ; clk        ; 8.247  ; 7.908  ; Rise       ; clk                                                ;
;  g[2]     ; clk        ; 8.078  ; 7.863  ; Rise       ; clk                                                ;
;  g[3]     ; clk        ; 8.440  ; 8.254  ; Rise       ; clk                                                ;
;  g[4]     ; clk        ; 8.482  ; 8.149  ; Rise       ; clk                                                ;
;  g[5]     ; clk        ; 8.125  ; 7.775  ; Rise       ; clk                                                ;
;  g[6]     ; clk        ; 8.107  ; 7.754  ; Rise       ; clk                                                ;
;  g[7]     ; clk        ; 7.761  ; 7.579  ; Rise       ; clk                                                ;
; r[*]      ; clk        ; 10.629 ; 10.245 ; Rise       ; clk                                                ;
;  r[0]     ; clk        ; 8.270  ; 7.996  ; Rise       ; clk                                                ;
;  r[1]     ; clk        ; 8.964  ; 8.566  ; Rise       ; clk                                                ;
;  r[2]     ; clk        ; 8.124  ; 7.910  ; Rise       ; clk                                                ;
;  r[3]     ; clk        ; 8.330  ; 8.035  ; Rise       ; clk                                                ;
;  r[4]     ; clk        ; 8.469  ; 8.147  ; Rise       ; clk                                                ;
;  r[5]     ; clk        ; 10.629 ; 10.245 ; Rise       ; clk                                                ;
;  r[6]     ; clk        ; 8.808  ; 8.398  ; Rise       ; clk                                                ;
;  r[7]     ; clk        ; 7.758  ; 7.578  ; Rise       ; clk                                                ;
; xclk      ; clk        ; 4.739  ; 4.979  ; Rise       ; clk                                                ;
; xclk      ; clk        ; 4.739  ; 4.979  ; Fall       ; clk                                                ;
; b[*]      ; clk        ; 11.891 ; 11.403 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk        ; 8.108  ; 7.899  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk        ; 11.891 ; 11.403 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk        ; 10.057 ; 9.506  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 10.001 ; 9.463  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 10.015 ; 9.467  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 9.703  ; 9.200  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 9.560  ; 9.114  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 10.755 ; 10.417 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 11.334 ; 10.778 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk        ; 11.097 ; 10.500 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk        ; 11.097 ; 10.436 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk        ; 10.929 ; 10.384 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk        ; 11.292 ; 10.778 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 11.334 ; 10.675 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk        ; 10.976 ; 10.300 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 10.958 ; 10.277 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 10.613 ; 10.101 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 6.815  ; 6.581  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 13.480 ; 12.770 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 11.122 ; 10.520 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 11.814 ; 11.094 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 10.975 ; 10.431 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 11.182 ; 10.559 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 11.321 ; 10.673 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 13.480 ; 12.770 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 11.659 ; 10.921 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 10.610 ; 10.100 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 7.576  ; 7.503  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 1.409  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 7.456  ; 7.398  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;        ; 1.401  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; b[*]      ; clk        ; 3.109 ; 3.174 ; Rise       ; clk                                                ;
;  b[0]     ; clk        ; 3.953 ; 4.141 ; Rise       ; clk                                                ;
;  b[1]     ; clk        ; 4.341 ; 4.493 ; Rise       ; clk                                                ;
;  b[2]     ; clk        ; 3.269 ; 3.333 ; Rise       ; clk                                                ;
;  b[3]     ; clk        ; 3.255 ; 3.314 ; Rise       ; clk                                                ;
;  b[4]     ; clk        ; 3.257 ; 3.322 ; Rise       ; clk                                                ;
;  b[5]     ; clk        ; 3.124 ; 3.176 ; Rise       ; clk                                                ;
;  b[6]     ; clk        ; 3.109 ; 3.174 ; Rise       ; clk                                                ;
;  b[7]     ; clk        ; 3.903 ; 3.999 ; Rise       ; clk                                                ;
; g[*]      ; clk        ; 3.500 ; 3.635 ; Rise       ; clk                                                ;
;  g[0]     ; clk        ; 3.684 ; 3.818 ; Rise       ; clk                                                ;
;  g[1]     ; clk        ; 3.659 ; 3.794 ; Rise       ; clk                                                ;
;  g[2]     ; clk        ; 3.633 ; 3.765 ; Rise       ; clk                                                ;
;  g[3]     ; clk        ; 3.839 ; 4.025 ; Rise       ; clk                                                ;
;  g[4]     ; clk        ; 3.753 ; 3.890 ; Rise       ; clk                                                ;
;  g[5]     ; clk        ; 3.618 ; 3.727 ; Rise       ; clk                                                ;
;  g[6]     ; clk        ; 3.608 ; 3.725 ; Rise       ; clk                                                ;
;  g[7]     ; clk        ; 3.500 ; 3.635 ; Rise       ; clk                                                ;
; r[*]      ; clk        ; 3.527 ; 3.653 ; Rise       ; clk                                                ;
;  r[0]     ; clk        ; 3.709 ; 3.842 ; Rise       ; clk                                                ;
;  r[1]     ; clk        ; 3.976 ; 4.146 ; Rise       ; clk                                                ;
;  r[2]     ; clk        ; 3.677 ; 3.809 ; Rise       ; clk                                                ;
;  r[3]     ; clk        ; 3.746 ; 3.894 ; Rise       ; clk                                                ;
;  r[4]     ; clk        ; 3.778 ; 3.909 ; Rise       ; clk                                                ;
;  r[5]     ; clk        ; 4.959 ; 5.192 ; Rise       ; clk                                                ;
;  r[6]     ; clk        ; 3.910 ; 4.068 ; Rise       ; clk                                                ;
;  r[7]     ; clk        ; 3.527 ; 3.653 ; Rise       ; clk                                                ;
; xclk      ; clk        ; 2.363 ; 2.683 ; Rise       ; clk                                                ;
; xclk      ; clk        ; 2.363 ; 2.683 ; Fall       ; clk                                                ;
; b[*]      ; clk        ; 2.409 ; 2.494 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk        ; 2.409 ; 2.494 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk        ; 4.264 ; 4.454 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk        ; 3.189 ; 3.289 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 3.178 ; 3.273 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 3.178 ; 3.281 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 3.045 ; 3.133 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 3.029 ; 3.129 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 3.824 ; 3.955 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 3.421 ; 3.591 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk        ; 3.607 ; 3.777 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk        ; 3.582 ; 3.755 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk        ; 3.553 ; 3.721 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk        ; 3.762 ; 3.984 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 3.674 ; 3.849 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk        ; 3.539 ; 3.684 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 3.528 ; 3.680 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 3.421 ; 3.591 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 2.337 ; 2.453 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 3.448 ; 3.609 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 3.632 ; 3.801 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 3.899 ; 4.107 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 3.597 ; 3.765 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 3.669 ; 3.853 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 3.699 ; 3.868 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 4.880 ; 5.149 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 3.830 ; 4.023 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 3.448 ; 3.609 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 2.532 ; 2.613 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 0.425 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 2.595 ; 2.833 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;       ; 0.437 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; xclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vgaclk        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sync_b        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; vref                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; href                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; xclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vgaclk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sync_b        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; r[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; b[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; xclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vgaclk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; sync_b        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; r[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; b[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clk                                                ; clk                                                ; 21       ; 0        ; 0        ; 0        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 391      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clk                                                ; clk                                                ; 21       ; 0        ; 0        ; 0        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 391      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 466   ; 466  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Sat Nov 22 00:43:39 2014
Info: Command: quartus_sta vgacam -c vgacam
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vgacam.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 25.000 -waveform {0.000 12.500} -name clk clk
    Info (332110): create_generated_clock -source {vgapll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 27 -multiply_by 17 -duty_cycle 50.00 -name {vgapll|altpll_component|auto_generated|pll1|clk[0]} {vgapll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 22.541
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    22.541         0.000 clk 
    Info (332119):    36.082         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.465
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.465         0.000 clk 
    Info (332119):     0.508         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 12.290
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    12.290         0.000 clk 
    Info (332119):    19.572         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 22.671
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    22.671         0.000 clk 
    Info (332119):    36.293         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.417
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.417         0.000 clk 
    Info (332119):     0.474         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 12.299
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    12.299         0.000 clk 
    Info (332119):    19.570         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 23.911
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    23.911         0.000 clk 
    Info (332119):    38.135         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.193
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.193         0.000 clk 
    Info (332119):     0.206         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 11.938
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    11.938         0.000 clk 
    Info (332119):    19.649         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 349 megabytes
    Info: Processing ended: Sat Nov 22 00:43:48 2014
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:05


