<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg484-3" LaunchTime="1720443548">
  <File Type="VDS-TIMING-PB" Name="hardware_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="hardware_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="hardware.dcp"/>
  <File Type="RDS-UTIL-PB" Name="hardware_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="hardware_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="hardware_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="hardware.vds"/>
  <File Type="REPORTS-TCL" Name="hardware_reports.tcl"/>
  <File Type="PA-TCL" Name="hardware.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/bcd_ascii_conv.vhd">
      <FileInfo>
        <Attr Name="Library" Val="MFclock"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../clock_gen.vhd">
      <FileInfo>
        <Attr Name="Library" Val="MFclock"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../clock_module.vhd">
      <FileInfo>
        <Attr Name="Library" Val="MFclock"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../dcf_decode.vhd">
      <FileInfo>
        <Attr Name="Library" Val="MFclock"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../dcf_gen.vhd">
      <FileInfo>
        <Attr Name="Library" Val="MFclock"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../debounce.vhd">
      <FileInfo>
        <Attr Name="Library" Val="MFclock"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../key_control.vhd">
      <FileInfo>
        <Attr Name="Library" Val="MFclock"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../top.vhd">
      <FileInfo>
        <Attr Name="Library" Val="MFclock"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/lcd_controller.vhd">
      <FileInfo>
        <Attr Name="Library" Val="MFclock"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ram.vhd">
      <FileInfo>
        <Attr Name="Library" Val="MFclock"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hardware.vhd">
      <FileInfo>
        <Attr Name="Library" Val="MFclock"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="hardware"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/../zedboard_master.xdc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PPRDIR/../zedboard_master.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
