#-----------------------------------------------------------
# Vivado v2018.3 (64-bit)
# SW Build 2405991 on Thu Dec  6 23:38:27 MST 2018
# IP Build 2404404 on Fri Dec  7 01:43:56 MST 2018
# Start of session at: Mon Feb 24 20:22:43 2020
# Process ID: 4648
# Current directory: C:/Users/garzamor/EGR224/EGR_224_Slot_Machine_Project/SlotMachine
# Command line: vivado.exe -gui_launcher_event rodinguilauncherevent4720 C:\Users\garzamor\EGR224\EGR_224_Slot_Machine_Project\SlotMachine\SlotMachine.xpr
# Log file: C:/Users/garzamor/EGR224/EGR_224_Slot_Machine_Project/SlotMachine/vivado.log
# Journal file: C:/Users/garzamor/EGR224/EGR_224_Slot_Machine_Project/SlotMachine\vivado.jou
#-----------------------------------------------------------
start_gui
open_project W:/EGR_224/EGR_224/EGR_224_Slot_Machine_Project/SlotMachine/SlotMachine.xpr
INFO: [Project 1-313] Project file moved from 'C:/Users/garzamor/EGR224/EGR_224_Slot_Machine_Project/SlotMachine' since last save.
Scanning sources...
Finished scanning sources
INFO: [filemgmt 56-1] IP Repository Path: Directory not found as 'W:/../Xilinx/XUP_LIB'; using path 'C:/Xilinx/XUP_LIB' instead.
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1700] Loaded user IP repository 'c:/Xilinx/XUP_LIB'.
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository 'C:/Xilinx/Vivado/2018.3/data/ip'.
WARNING: [BD 41-1661] One or more IPs have been locked in the design 'Win_Conditions.bd'. Please run report_ip_status for more details and recommendations on how to fix this issue.
List of locked IPs:
Win_Conditions_xup_inv_0_0
Win_Conditions_xup_inv_0_1
Win_Conditions_xup_inv_0_2
Win_Conditions_xup_inv_0_3
Win_Conditions_xup_inv_2_1
Win_Conditions_xup_inv_3_0
Win_Conditions_xup_inv_2_2
Win_Conditions_xup_inv_1_3
Win_Conditions_xup_inv_3_9
Win_Conditions_xup_and4_0_0
Win_Conditions_xup_and4_0_1
Win_Conditions_xup_inv_3_2
Win_Conditions_xup_inv_1_4
Win_Conditions_xup_and4_0_2
Win_Conditions_xup_inv_1_6
Win_Conditions_xup_inv_3_4
Win_Conditions_xup_inv_2_5
Win_Conditions_xup_and4_0_3
Win_Conditions_xup_inv_3_6
Win_Conditions_xup_and4_0_5
Win_Conditions_xup_inv_1_13
Win_Conditions_xup_inv_3_8
Win_Conditions_xup_and4_0_6
Win_Conditions_xup_inv_1_10
Win_Conditions_xup_and4_0_7
Win_Conditions_xup_inv_1_12
Win_Conditions_xup_inv_3_10
Win_Conditions_xup_and4_0_8

WARNING: [BD 41-1661] One or more IPs have been locked in the design 'State_machine.bd'. Please run report_ip_status for more details and recommendations on how to fix this issue.
List of locked IPs:
State_machine_xup_dff_en_reset_0_0
State_machine_xup_or4_0_0
State_machine_xup_dff_en_reset_0_1
State_machine_xup_and2_0_0

open_project: Time (s): cpu = 00:00:48 ; elapsed = 00:00:51 . Memory (MB): peak = 1004.410 ; gain = 380.262
update_compile_order -fileset sources_1
open_bd_design {C:/Users/garzamor/EGR224/EGR_224_Slot_Machine_Project/SlotMachine/SlotMachine.srcs/sources_1/bd/Win_Conditions/Win_Conditions.bd}
Adding cell -- xilinx.com:xup:xup_or5:1.0 - xup_or5_0
Adding cell -- xilinx.com:xup:xup_or5:1.0 - xup_or5_1
Adding cell -- xilinx.com:xup:xup_or5:1.0 - xup_or5_2
Adding cell -- xilinx.com:xup:xup_or5:1.0 - xup_or5_3
Adding cell -- xilinx.com:xup:xup_or4:1.0 - xup_or4_0
Adding cell -- xilinx.com:ip:xlconcat:2.1 - xlconcat_0
Adding cell -- xilinx.com:ip:xlconcat:2.1 - xlconcat_1
Adding cell -- xilinx.com:ip:xlconcat:2.1 - xlconcat_2
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_or3:1.0 - xup_or3_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_3
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_0
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_1
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_5
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_7
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_4
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_6
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_8
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_10
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_9
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_11
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_or3:1.0 - xup_or3_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_3
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_0
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_1
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_5
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_4
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_6
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_8
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_10
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_9
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_or3:1.0 - xup_or3_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_3
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_0
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_1
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_5
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_7
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_4
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_8
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_9
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_11
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_or3:1.0 - xup_or3_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_3
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_0
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_1
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_5
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_4
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_8
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_9
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_or3:1.0 - xup_or3_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_3
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_0
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_1
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_7
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_4
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_6
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_8
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_10
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_11
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_or3:1.0 - xup_or3_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_3
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_0
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_1
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_4
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_6
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_8
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_10
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_or3:1.0 - xup_or3_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_3
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_0
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_1
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_7
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_4
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_8
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_11
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_or3:1.0 - xup_or3_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_3
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_0
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_1
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_4
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_8
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_or3:1.0 - xup_or3_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_3
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_0
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_1
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_5
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_7
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_6
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_10
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_9
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_11
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_or3:1.0 - xup_or3_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_3
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_0
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_1
Adding cell -- xilinx.com:xup:xup_and2:1.0 - xup_and2_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_5
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_6
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_10
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_9
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_2
Adding cell -- xilinx.com:xup:xup_and3:1.0 - xup_and3_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_4
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_7
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_8
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_11
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_2
Adding cell -- xilinx.com:xup:xup_and3:1.0 - xup_and3_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_7
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_11
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_2
Adding cell -- xilinx.com:xup:xup_and3:1.0 - xup_and3_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_10
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_8
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_6
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_5
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_4
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_9
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_2
Adding cell -- xilinx.com:xup:xup_and3:1.0 - xup_and3_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_4
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_5
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_6
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_7
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_8
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_9
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_10
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_11
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_2
Adding cell -- xilinx.com:xup:xup_and3:1.0 - xup_and3_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_5
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_6
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_7
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_9
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_10
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_11
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_2
Adding cell -- xilinx.com:xup:xup_and3:1.0 - xup_and3_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_4
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_6
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_7
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_8
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_10
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_11
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_2
Adding cell -- xilinx.com:xup:xup_and3:1.0 - xup_and3_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_6
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_7
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_10
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_11
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_2
Adding cell -- xilinx.com:xup:xup_and3:1.0 - xup_and3_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_4
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_5
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_7
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_8
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_9
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_11
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_2
Adding cell -- xilinx.com:xup:xup_and3:1.0 - xup_and3_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_5
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_7
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_9
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_11
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_1
Adding cell -- xilinx.com:xup:xup_and4:1.0 - xup_and4_2
Adding cell -- xilinx.com:xup:xup_and3:1.0 - xup_and3_0
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_5
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_6
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_9
Adding cell -- xilinx.com:xup:xup_inv:1.0 - xup_inv_10
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_0
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:XUP:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:XUP:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:XUP:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_2
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:XUP:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:XUP:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_4
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:XUP:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:XUP:xup_and4:1.0 - xup_and4_0
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_1
Adding cell -- xilinx.com:XUP:xup_inv:1.0 - xup_inv_3
Adding cell -- xilinx.com:XUP:xup_and4:1.0 - xup_and4_0
Successfully read diagram <Win_Conditions> from BD file <C:/Users/garzamor/EGR224/EGR_224_Slot_Machine_Project/SlotMachine/SlotMachine.srcs/sources_1/bd/Win_Conditions/Win_Conditions.bd>
open_bd_design: Time (s): cpu = 00:00:12 ; elapsed = 00:00:12 . Memory (MB): peak = 2283.145 ; gain = 22.477
regenerate_bd_layout
copy_bd_objs /  [get_bd_cells {ZERO}]
ERROR: [BD 41-950] Copying failed as IPs are not supported in this version of Vivado for following cells: 
 /ZERO/xup_inv_0 /ZERO/xup_inv_1 /ZERO/xup_inv_2 /ZERO/xup_inv_3 /ZERO/xup_and4_0 
ERROR: [BD 5-5] Error: running copy_bd_objs.
ERROR: [Common 17-39] 'copy_bd_objs' failed due to earlier errors.
copy_bd_objs /  [get_bd_cells {ZERO}]
ERROR: [BD 41-950] Copying failed as IPs are not supported in this version of Vivado for following cells: 
 /ZERO/xup_inv_0 /ZERO/xup_inv_1 /ZERO/xup_inv_2 /ZERO/xup_inv_3 /ZERO/xup_and4_0 
ERROR: [BD 5-5] Error: running copy_bd_objs.
ERROR: [Common 17-39] 'copy_bd_objs' failed due to earlier errors.
regenerate_bd_layout
save_bd_design
Wrote  : <C:/Users/garzamor/EGR224/EGR_224_Slot_Machine_Project/SlotMachine/SlotMachine.srcs/sources_1/bd/Win_Conditions/ui/bd_a24df47b.ui> 
exit
INFO: [Common 17-206] Exiting Vivado at Mon Feb 24 20:28:06 2020...
