# Lab2

本实验内容为使用提供的IP core搭建测试框架。实验流程可以按照slides一步步完成。

📄 报告中需要给出你写出的完整代码。

以下为建议（参考上届助教的建议内容）：

* 作为一个习惯，`wire`型变量在驱动它的模块前进行声明，注意宽度，默认1bit；不进行声明的变量会被认为是1-bit `wire`变量。请关注critical warnings。
* 你可能需要修改附件`VGADisplay.v`中的文件路径，需要和你放置`mem`文件的路径匹配。
  * 如果你使用的是Windows系统且下板后VGA是“亮起来的黑”，那么最坏情况下你要尝试：`/, //, \, \\`四种路径分隔符。
* 使用自己生成的ROM核、RAM核，而非提供的固核，以便后续实验使用。
* 实验课件给出的`Top`原理图中去抖动模块`SAnti_jitter`实例`U9`的输出端口`Key_x[4:0]`行扫描输出信号并没有接出，会造成按键阵列无法正常使用，你需要根据数逻所学对此进行修改。
  * 具体来说，你需要给`Top`模块增加一个`key_x[4:0]`的输出，并在约束文件中给出对应约束。
* 你可以尝试使用CS61C提供的[汇编器](http://venus.cs61c.org/)。

## 处理VGA

⚠️ 本节内容是slides中没有，但是要求在Lab2完成的。

📄 报告中需要有你对VGA模块做的修改。

在之后的实验中我们将通过屏幕查看寄存器的值等debug信号，在本节你需要修改VGA接口，接入并显示各类debug信号；Lab2 中SCPU使用的是给定的IP Core，我们不能将需要的信号从SCPU中接出到VGA模块中，因此本实验仅仅给debug信号留出位置，等待我们自己完成SCPU时直接接入。

具体来说，你可以阅读附件`IP/Supplementary/VGA/VGA.srcs`中的源代码，理解各部分作用，修改`VGA.v`中`module VGA`的端口描述（增加若干debug信号输入），将增加的输入接到`VGA`模块的`vga_debugger`实例即可。
