TimeQuest Timing Analyzer report for branch_control
Thu May 23 21:53:19 2019
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_CLK'
 13. Slow 1200mV 85C Model Hold: 'i_CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'i_CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'i_CLK'
 27. Slow 1200mV 0C Model Hold: 'i_CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'i_CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'i_CLK'
 40. Fast 1200mV 0C Model Hold: 'i_CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'i_CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; branch_control                                     ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_CLK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 476.64 MHz ; 250.0 MHz       ; i_CLK      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_CLK ; -1.098 ; -18.785            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_CLK ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_CLK ; -3.000 ; -26.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CLK'                                                                                   ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.098 ; r_INTERRUPT_set    ; r_PC_ADDRESS[9]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 2.382      ;
; -0.992 ; r_INTERRUPT_enable ; r_PC_ADDRESS[9]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 2.276      ;
; -0.982 ; r_INTERRUPT_set    ; r_PC_ADDRESS[7]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 2.266      ;
; -0.976 ; r_INTERRUPT_set    ; r_PC_ADDRESS[8]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 2.260      ;
; -0.925 ; r_INTERRUPT_set    ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.218      ;
; -0.925 ; r_INTERRUPT_set    ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.218      ;
; -0.925 ; r_INTERRUPT_set    ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.218      ;
; -0.925 ; r_INTERRUPT_set    ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.218      ;
; -0.925 ; r_INTERRUPT_set    ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.218      ;
; -0.925 ; r_INTERRUPT_set    ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.218      ;
; -0.925 ; r_INTERRUPT_set    ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.218      ;
; -0.925 ; r_INTERRUPT_set    ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.218      ;
; -0.925 ; r_INTERRUPT_set    ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.218      ;
; -0.925 ; r_INTERRUPT_set    ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.218      ;
; -0.876 ; r_INTERRUPT_enable ; r_PC_ADDRESS[7]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 2.160      ;
; -0.870 ; r_INTERRUPT_enable ; r_PC_ADDRESS[8]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 2.154      ;
; -0.866 ; r_INTERRUPT_set    ; r_PC_ADDRESS[5]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 2.150      ;
; -0.860 ; r_INTERRUPT_set    ; r_PC_ADDRESS[6]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 2.144      ;
; -0.826 ; r_INTERRUPT_enable ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.119      ;
; -0.826 ; r_INTERRUPT_enable ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.119      ;
; -0.826 ; r_INTERRUPT_enable ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.119      ;
; -0.826 ; r_INTERRUPT_enable ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.119      ;
; -0.826 ; r_INTERRUPT_enable ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.119      ;
; -0.826 ; r_INTERRUPT_enable ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.119      ;
; -0.826 ; r_INTERRUPT_enable ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.119      ;
; -0.826 ; r_INTERRUPT_enable ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.119      ;
; -0.826 ; r_INTERRUPT_enable ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.119      ;
; -0.826 ; r_INTERRUPT_enable ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.298      ; 2.119      ;
; -0.760 ; r_INTERRUPT_enable ; r_PC_ADDRESS[5]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 2.044      ;
; -0.754 ; r_INTERRUPT_enable ; r_PC_ADDRESS[6]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 2.038      ;
; -0.750 ; r_INTERRUPT_set    ; r_PC_ADDRESS[3]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 2.034      ;
; -0.744 ; r_INTERRUPT_set    ; r_PC_ADDRESS[4]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 2.028      ;
; -0.646 ; r_INTERRUPT_set    ; r_INTERRUPT_enable ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.579      ;
; -0.644 ; r_INTERRUPT_enable ; r_PC_ADDRESS[3]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 1.928      ;
; -0.638 ; r_INTERRUPT_enable ; r_PC_ADDRESS[4]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 1.922      ;
; -0.634 ; r_INTERRUPT_set    ; r_PC_ADDRESS[1]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 1.918      ;
; -0.628 ; r_INTERRUPT_set    ; r_PC_ADDRESS[2]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 1.912      ;
; -0.592 ; r_INTERRUPT_set    ; r_PC_ADDRESS[0]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 1.876      ;
; -0.528 ; r_INTERRUPT_enable ; r_PC_ADDRESS[1]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 1.812      ;
; -0.522 ; r_INTERRUPT_enable ; r_PC_ADDRESS[2]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 1.806      ;
; -0.519 ; r_INTERRUPT_set    ; r_INTERRUPT_set    ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.452      ;
; -0.493 ; r_INTERRUPT_enable ; r_PC_ADDRESS[0]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.289      ; 1.777      ;
; -0.420 ; r_INTERRUPT_enable ; r_INTERRUPT_set    ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.353      ;
; -0.240 ; r_INTERRUPT_set    ; o_PC_LOAD~reg0     ; i_CLK        ; i_CLK       ; 1.000        ; 0.268      ; 1.503      ;
; -0.199 ; r_PC_ADDRESS[8]    ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.068     ; 1.126      ;
; -0.164 ; r_PC_ADDRESS[4]    ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.068     ; 1.091      ;
; -0.135 ; r_INTERRUPT_enable ; o_PC_LOAD~reg0     ; i_CLK        ; i_CLK       ; 1.000        ; 0.268      ; 1.398      ;
; -0.061 ; r_PC_ADDRESS[2]    ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.068     ; 0.988      ;
; -0.060 ; r_PC_ADDRESS[5]    ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.068     ; 0.987      ;
; -0.035 ; r_PC_ADDRESS[3]    ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.068     ; 0.962      ;
; 0.078  ; r_PC_ADDRESS[0]    ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.068     ; 0.849      ;
; 0.079  ; r_PC_ADDRESS[7]    ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.068     ; 0.848      ;
; 0.079  ; r_PC_ADDRESS[9]    ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.068     ; 0.848      ;
; 0.101  ; r_PC_ADDRESS[1]    ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.068     ; 0.826      ;
; 0.104  ; r_PC_ADDRESS[6]    ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.068     ; 0.823      ;
; 0.274  ; r_INTERRUPT_enable ; r_INTERRUPT_enable ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 0.659      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CLK'                                                                                   ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; r_INTERRUPT_enable ; r_INTERRUPT_enable ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.485 ; r_PC_ADDRESS[6]    ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.086      ; 0.728      ;
; 0.492 ; r_PC_ADDRESS[1]    ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.086      ; 0.735      ;
; 0.509 ; r_PC_ADDRESS[7]    ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.086      ; 0.752      ;
; 0.511 ; r_PC_ADDRESS[9]    ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.086      ; 0.754      ;
; 0.513 ; r_PC_ADDRESS[0]    ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.086      ; 0.756      ;
; 0.574 ; r_INTERRUPT_enable ; r_PC_ADDRESS[0]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.159      ;
; 0.595 ; r_PC_ADDRESS[3]    ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.086      ; 0.838      ;
; 0.622 ; r_PC_ADDRESS[5]    ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.086      ; 0.865      ;
; 0.623 ; r_PC_ADDRESS[2]    ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.086      ; 0.866      ;
; 0.665 ; r_PC_ADDRESS[8]    ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.086      ; 0.908      ;
; 0.677 ; r_INTERRUPT_set    ; r_PC_ADDRESS[0]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.262      ;
; 0.702 ; r_PC_ADDRESS[4]    ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.086      ; 0.945      ;
; 0.719 ; r_INTERRUPT_enable ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.313      ;
; 0.722 ; r_INTERRUPT_enable ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.316      ;
; 0.734 ; r_INTERRUPT_enable ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.328      ;
; 0.738 ; r_INTERRUPT_enable ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.332      ;
; 0.740 ; r_INTERRUPT_enable ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.334      ;
; 0.743 ; r_INTERRUPT_enable ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.337      ;
; 0.747 ; r_INTERRUPT_enable ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.341      ;
; 0.763 ; r_INTERRUPT_enable ; o_PC_LOAD~reg0     ; i_CLK        ; i_CLK       ; 0.000        ; 0.406      ; 1.326      ;
; 0.822 ; r_INTERRUPT_set    ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.416      ;
; 0.824 ; r_INTERRUPT_enable ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.418      ;
; 0.825 ; r_INTERRUPT_set    ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.419      ;
; 0.831 ; r_INTERRUPT_enable ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.425      ;
; 0.831 ; r_INTERRUPT_enable ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.425      ;
; 0.837 ; r_INTERRUPT_set    ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.431      ;
; 0.841 ; r_INTERRUPT_set    ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.435      ;
; 0.843 ; r_INTERRUPT_set    ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.437      ;
; 0.846 ; r_INTERRUPT_set    ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.440      ;
; 0.850 ; r_INTERRUPT_set    ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.444      ;
; 0.866 ; r_INTERRUPT_set    ; o_PC_LOAD~reg0     ; i_CLK        ; i_CLK       ; 0.000        ; 0.406      ; 1.429      ;
; 0.872 ; r_INTERRUPT_enable ; r_PC_ADDRESS[1]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.457      ;
; 0.898 ; r_INTERRUPT_enable ; r_PC_ADDRESS[2]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.483      ;
; 0.927 ; r_INTERRUPT_set    ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.521      ;
; 0.934 ; r_INTERRUPT_set    ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.528      ;
; 0.934 ; r_INTERRUPT_set    ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.437      ; 1.528      ;
; 0.968 ; r_INTERRUPT_set    ; r_PC_ADDRESS[1]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.553      ;
; 0.984 ; r_INTERRUPT_enable ; r_PC_ADDRESS[3]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.569      ;
; 1.001 ; r_INTERRUPT_set    ; r_PC_ADDRESS[2]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.586      ;
; 1.010 ; r_INTERRUPT_enable ; r_PC_ADDRESS[4]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.595      ;
; 1.034 ; r_INTERRUPT_enable ; r_INTERRUPT_set    ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.253      ;
; 1.080 ; r_INTERRUPT_set    ; r_PC_ADDRESS[3]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.665      ;
; 1.096 ; r_INTERRUPT_enable ; r_PC_ADDRESS[5]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.681      ;
; 1.113 ; r_INTERRUPT_set    ; r_PC_ADDRESS[4]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.698      ;
; 1.122 ; r_INTERRUPT_enable ; r_PC_ADDRESS[6]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.707      ;
; 1.137 ; r_INTERRUPT_set    ; r_INTERRUPT_set    ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.356      ;
; 1.170 ; r_INTERRUPT_enable ; r_PC_ADDRESS[7]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.755      ;
; 1.170 ; r_INTERRUPT_enable ; r_PC_ADDRESS[8]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.755      ;
; 1.170 ; r_INTERRUPT_enable ; r_PC_ADDRESS[9]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.755      ;
; 1.192 ; r_INTERRUPT_set    ; r_PC_ADDRESS[5]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.777      ;
; 1.200 ; r_INTERRUPT_set    ; r_INTERRUPT_enable ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.419      ;
; 1.225 ; r_INTERRUPT_set    ; r_PC_ADDRESS[6]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.810      ;
; 1.273 ; r_INTERRUPT_set    ; r_PC_ADDRESS[7]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.858      ;
; 1.273 ; r_INTERRUPT_set    ; r_PC_ADDRESS[8]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.858      ;
; 1.273 ; r_INTERRUPT_set    ; r_PC_ADDRESS[9]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.428      ; 1.858      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_CLK'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_CLK ; Rise       ; i_CLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[4]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[5]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[6]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[7]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[8]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[9]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_PC_LOAD~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_enable          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_set             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[9]             ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[0]~reg0           ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[1]~reg0           ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[2]~reg0           ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[3]~reg0           ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[4]~reg0           ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[5]~reg0           ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[6]~reg0           ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[7]~reg0           ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[8]~reg0           ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[9]~reg0           ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[0]             ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[1]             ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[2]             ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[3]             ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[4]             ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[5]             ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[6]             ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[7]             ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[8]             ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[9]             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_enable          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_set             ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_PC_LOAD~reg0              ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[0]~reg0|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[1]~reg0|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[2]~reg0|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[3]~reg0|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[4]~reg0|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[5]~reg0|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[6]~reg0|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[7]~reg0|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[8]~reg0|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[9]~reg0|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[0]|clk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[1]|clk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[2]|clk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[3]|clk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[4]|clk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[5]|clk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[6]|clk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[7]|clk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[8]|clk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[9]|clk         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|o               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_PC_LOAD~reg0|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_enable|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_set|clk         ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_PC_LOAD~reg0              ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_enable          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_set             ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[0]~reg0           ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[1]~reg0           ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[2]~reg0           ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[3]~reg0           ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[4]~reg0           ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[5]~reg0           ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[6]~reg0           ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[7]~reg0           ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[8]~reg0           ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[9]~reg0           ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[0]             ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[1]             ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[2]             ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[3]             ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[4]             ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[5]             ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[6]             ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[7]             ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[8]             ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[9]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; i_ADDRESS[*]         ; i_CLK      ; 1.834 ; 2.354 ; Rise       ; i_CLK           ;
;  i_ADDRESS[0]        ; i_CLK      ; 1.834 ; 2.354 ; Rise       ; i_CLK           ;
;  i_ADDRESS[1]        ; i_CLK      ; 1.152 ; 1.601 ; Rise       ; i_CLK           ;
;  i_ADDRESS[2]        ; i_CLK      ; 1.673 ; 2.109 ; Rise       ; i_CLK           ;
;  i_ADDRESS[3]        ; i_CLK      ; 1.665 ; 2.106 ; Rise       ; i_CLK           ;
;  i_ADDRESS[4]        ; i_CLK      ; 1.607 ; 2.052 ; Rise       ; i_CLK           ;
;  i_ADDRESS[5]        ; i_CLK      ; 1.653 ; 2.083 ; Rise       ; i_CLK           ;
;  i_ADDRESS[6]        ; i_CLK      ; 1.278 ; 1.741 ; Rise       ; i_CLK           ;
;  i_ADDRESS[7]        ; i_CLK      ; 1.646 ; 2.062 ; Rise       ; i_CLK           ;
;  i_ADDRESS[8]        ; i_CLK      ; 1.353 ; 1.768 ; Rise       ; i_CLK           ;
;  i_ADDRESS[9]        ; i_CLK      ; 1.390 ; 1.814 ; Rise       ; i_CLK           ;
; i_BRANCH_CONTROL[*]  ; i_CLK      ; 3.314 ; 3.731 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[0] ; i_CLK      ; 3.314 ; 3.731 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[1] ; i_CLK      ; 1.161 ; 1.326 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[2] ; i_CLK      ; 1.131 ; 1.285 ; Rise       ; i_CLK           ;
; i_CARRY_FLAG         ; i_CLK      ; 2.316 ; 2.769 ; Rise       ; i_CLK           ;
; i_NEGATIVE_FLAG      ; i_CLK      ; 1.993 ; 2.434 ; Rise       ; i_CLK           ;
; i_OVERFLOW_FLAG      ; i_CLK      ; 1.658 ; 2.074 ; Rise       ; i_CLK           ;
; i_PC_ADDRESS[*]      ; i_CLK      ; 2.543 ; 3.015 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[0]     ; i_CLK      ; 2.409 ; 2.657 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[1]     ; i_CLK      ; 2.483 ; 2.972 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[2]     ; i_CLK      ; 2.543 ; 2.817 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[3]     ; i_CLK      ; 2.121 ; 2.615 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[4]     ; i_CLK      ; 2.470 ; 2.746 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[5]     ; i_CLK      ; 2.431 ; 3.015 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[6]     ; i_CLK      ; 2.081 ; 2.338 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[7]     ; i_CLK      ; 1.662 ; 2.156 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[8]     ; i_CLK      ; 1.877 ; 2.127 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[9]     ; i_CLK      ; 1.204 ; 1.610 ; Rise       ; i_CLK           ;
; i_PC_INTERRUPT_set   ; i_CLK      ; 3.169 ; 3.918 ; Rise       ; i_CLK           ;
; i_PC_REG_ENABLE      ; i_CLK      ; 1.752 ; 2.170 ; Rise       ; i_CLK           ;
; i_SAVE_PC            ; i_CLK      ; 2.349 ; 2.792 ; Rise       ; i_CLK           ;
; i_ZERO_FLAG          ; i_CLK      ; 1.874 ; 2.292 ; Rise       ; i_CLK           ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; i_ADDRESS[*]         ; i_CLK      ; -0.715 ; -1.133 ; Rise       ; i_CLK           ;
;  i_ADDRESS[0]        ; i_CLK      ; -1.369 ; -1.854 ; Rise       ; i_CLK           ;
;  i_ADDRESS[1]        ; i_CLK      ; -0.715 ; -1.133 ; Rise       ; i_CLK           ;
;  i_ADDRESS[2]        ; i_CLK      ; -1.251 ; -1.652 ; Rise       ; i_CLK           ;
;  i_ADDRESS[3]        ; i_CLK      ; -1.243 ; -1.648 ; Rise       ; i_CLK           ;
;  i_ADDRESS[4]        ; i_CLK      ; -1.184 ; -1.607 ; Rise       ; i_CLK           ;
;  i_ADDRESS[5]        ; i_CLK      ; -1.232 ; -1.626 ; Rise       ; i_CLK           ;
;  i_ADDRESS[6]        ; i_CLK      ; -0.835 ; -1.267 ; Rise       ; i_CLK           ;
;  i_ADDRESS[7]        ; i_CLK      ; -1.189 ; -1.576 ; Rise       ; i_CLK           ;
;  i_ADDRESS[8]        ; i_CLK      ; -0.957 ; -1.353 ; Rise       ; i_CLK           ;
;  i_ADDRESS[9]        ; i_CLK      ; -0.943 ; -1.338 ; Rise       ; i_CLK           ;
; i_BRANCH_CONTROL[*]  ; i_CLK      ; 0.994  ; 0.820  ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[0] ; i_CLK      ; -0.970 ; -1.360 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[1] ; i_CLK      ; 0.947  ; 0.791  ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[2] ; i_CLK      ; 0.994  ; 0.820  ; Rise       ; i_CLK           ;
; i_CARRY_FLAG         ; i_CLK      ; -1.831 ; -2.253 ; Rise       ; i_CLK           ;
; i_NEGATIVE_FLAG      ; i_CLK      ; -1.524 ; -1.933 ; Rise       ; i_CLK           ;
; i_OVERFLOW_FLAG      ; i_CLK      ; -1.216 ; -1.613 ; Rise       ; i_CLK           ;
; i_PC_ADDRESS[*]      ; i_CLK      ; -0.735 ; -1.151 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[0]     ; i_CLK      ; -0.975 ; -1.390 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[1]     ; i_CLK      ; -1.190 ; -1.601 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[2]     ; i_CLK      ; -1.216 ; -1.642 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[3]     ; i_CLK      ; -0.953 ; -1.369 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[4]     ; i_CLK      ; -1.257 ; -1.680 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[5]     ; i_CLK      ; -1.362 ; -1.864 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[6]     ; i_CLK      ; -0.995 ; -1.401 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[7]     ; i_CLK      ; -0.735 ; -1.151 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[8]     ; i_CLK      ; -0.910 ; -1.314 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[9]     ; i_CLK      ; -0.803 ; -1.199 ; Rise       ; i_CLK           ;
; i_PC_INTERRUPT_set   ; i_CLK      ; -1.658 ; -2.142 ; Rise       ; i_CLK           ;
; i_PC_REG_ENABLE      ; i_CLK      ; -1.461 ; -1.868 ; Rise       ; i_CLK           ;
; i_SAVE_PC            ; i_CLK      ; -2.034 ; -2.465 ; Rise       ; i_CLK           ;
; i_ZERO_FLAG          ; i_CLK      ; -1.459 ; -1.857 ; Rise       ; i_CLK           ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_ADDRESS[*]       ; i_CLK      ; 7.332 ; 7.400 ; Rise       ; i_CLK           ;
;  o_ADDRESS[0]      ; i_CLK      ; 7.332 ; 7.400 ; Rise       ; i_CLK           ;
;  o_ADDRESS[1]      ; i_CLK      ; 5.703 ; 5.703 ; Rise       ; i_CLK           ;
;  o_ADDRESS[2]      ; i_CLK      ; 5.853 ; 5.823 ; Rise       ; i_CLK           ;
;  o_ADDRESS[3]      ; i_CLK      ; 5.838 ; 5.806 ; Rise       ; i_CLK           ;
;  o_ADDRESS[4]      ; i_CLK      ; 5.719 ; 5.717 ; Rise       ; i_CLK           ;
;  o_ADDRESS[5]      ; i_CLK      ; 6.236 ; 6.222 ; Rise       ; i_CLK           ;
;  o_ADDRESS[6]      ; i_CLK      ; 5.693 ; 5.690 ; Rise       ; i_CLK           ;
;  o_ADDRESS[7]      ; i_CLK      ; 6.231 ; 6.222 ; Rise       ; i_CLK           ;
;  o_ADDRESS[8]      ; i_CLK      ; 5.856 ; 5.818 ; Rise       ; i_CLK           ;
;  o_ADDRESS[9]      ; i_CLK      ; 6.040 ; 6.005 ; Rise       ; i_CLK           ;
; o_INTERRUPT_enable ; i_CLK      ; 5.598 ; 5.636 ; Rise       ; i_CLK           ;
; o_PC_LOAD          ; i_CLK      ; 5.983 ; 5.958 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_ADDRESS[*]       ; i_CLK      ; 5.569 ; 5.564 ; Rise       ; i_CLK           ;
;  o_ADDRESS[0]      ; i_CLK      ; 7.194 ; 7.262 ; Rise       ; i_CLK           ;
;  o_ADDRESS[1]      ; i_CLK      ; 5.579 ; 5.577 ; Rise       ; i_CLK           ;
;  o_ADDRESS[2]      ; i_CLK      ; 5.723 ; 5.692 ; Rise       ; i_CLK           ;
;  o_ADDRESS[3]      ; i_CLK      ; 5.708 ; 5.676 ; Rise       ; i_CLK           ;
;  o_ADDRESS[4]      ; i_CLK      ; 5.594 ; 5.590 ; Rise       ; i_CLK           ;
;  o_ADDRESS[5]      ; i_CLK      ; 6.091 ; 6.076 ; Rise       ; i_CLK           ;
;  o_ADDRESS[6]      ; i_CLK      ; 5.569 ; 5.564 ; Rise       ; i_CLK           ;
;  o_ADDRESS[7]      ; i_CLK      ; 6.086 ; 6.075 ; Rise       ; i_CLK           ;
;  o_ADDRESS[8]      ; i_CLK      ; 5.727 ; 5.688 ; Rise       ; i_CLK           ;
;  o_ADDRESS[9]      ; i_CLK      ; 5.902 ; 5.867 ; Rise       ; i_CLK           ;
; o_INTERRUPT_enable ; i_CLK      ; 5.476 ; 5.514 ; Rise       ; i_CLK           ;
; o_PC_LOAD          ; i_CLK      ; 5.847 ; 5.821 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 538.5 MHz ; 250.0 MHz       ; i_CLK      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_CLK ; -0.857 ; -14.744           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_CLK ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_CLK ; -3.000 ; -26.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CLK'                                                                                    ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.857 ; r_INTERRUPT_set    ; r_PC_ADDRESS[9]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 2.110      ;
; -0.768 ; r_INTERRUPT_set    ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 2.028      ;
; -0.768 ; r_INTERRUPT_set    ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 2.028      ;
; -0.768 ; r_INTERRUPT_set    ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 2.028      ;
; -0.768 ; r_INTERRUPT_set    ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 2.028      ;
; -0.768 ; r_INTERRUPT_set    ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 2.028      ;
; -0.768 ; r_INTERRUPT_set    ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 2.028      ;
; -0.768 ; r_INTERRUPT_set    ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 2.028      ;
; -0.768 ; r_INTERRUPT_set    ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 2.028      ;
; -0.768 ; r_INTERRUPT_set    ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 2.028      ;
; -0.768 ; r_INTERRUPT_set    ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 2.028      ;
; -0.762 ; r_INTERRUPT_enable ; r_PC_ADDRESS[9]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 2.015      ;
; -0.757 ; r_INTERRUPT_set    ; r_PC_ADDRESS[7]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 2.010      ;
; -0.739 ; r_INTERRUPT_set    ; r_PC_ADDRESS[8]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.992      ;
; -0.675 ; r_INTERRUPT_enable ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 1.935      ;
; -0.675 ; r_INTERRUPT_enable ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 1.935      ;
; -0.675 ; r_INTERRUPT_enable ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 1.935      ;
; -0.675 ; r_INTERRUPT_enable ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 1.935      ;
; -0.675 ; r_INTERRUPT_enable ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 1.935      ;
; -0.675 ; r_INTERRUPT_enable ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 1.935      ;
; -0.675 ; r_INTERRUPT_enable ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 1.935      ;
; -0.675 ; r_INTERRUPT_enable ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 1.935      ;
; -0.675 ; r_INTERRUPT_enable ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 1.935      ;
; -0.675 ; r_INTERRUPT_enable ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.265      ; 1.935      ;
; -0.662 ; r_INTERRUPT_enable ; r_PC_ADDRESS[7]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.915      ;
; -0.657 ; r_INTERRUPT_set    ; r_PC_ADDRESS[5]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.910      ;
; -0.644 ; r_INTERRUPT_enable ; r_PC_ADDRESS[8]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.897      ;
; -0.639 ; r_INTERRUPT_set    ; r_PC_ADDRESS[6]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.892      ;
; -0.562 ; r_INTERRUPT_enable ; r_PC_ADDRESS[5]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.815      ;
; -0.557 ; r_INTERRUPT_set    ; r_PC_ADDRESS[3]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.810      ;
; -0.544 ; r_INTERRUPT_enable ; r_PC_ADDRESS[6]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.797      ;
; -0.539 ; r_INTERRUPT_set    ; r_PC_ADDRESS[4]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.792      ;
; -0.466 ; r_INTERRUPT_set    ; r_INTERRUPT_enable ; i_CLK        ; i_CLK       ; 1.000        ; -0.056     ; 1.405      ;
; -0.462 ; r_INTERRUPT_enable ; r_PC_ADDRESS[3]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.715      ;
; -0.457 ; r_INTERRUPT_set    ; r_PC_ADDRESS[1]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.710      ;
; -0.446 ; r_INTERRUPT_set    ; r_PC_ADDRESS[0]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.699      ;
; -0.446 ; r_INTERRUPT_set    ; r_PC_ADDRESS[2]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.699      ;
; -0.444 ; r_INTERRUPT_enable ; r_PC_ADDRESS[4]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.697      ;
; -0.382 ; r_INTERRUPT_set    ; r_INTERRUPT_set    ; i_CLK        ; i_CLK       ; 1.000        ; -0.056     ; 1.321      ;
; -0.362 ; r_INTERRUPT_enable ; r_PC_ADDRESS[1]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.615      ;
; -0.353 ; r_INTERRUPT_enable ; r_PC_ADDRESS[0]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.606      ;
; -0.353 ; r_INTERRUPT_enable ; r_PC_ADDRESS[2]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.258      ; 1.606      ;
; -0.289 ; r_INTERRUPT_enable ; r_INTERRUPT_set    ; i_CLK        ; i_CLK       ; 1.000        ; -0.056     ; 1.228      ;
; -0.122 ; r_INTERRUPT_set    ; o_PC_LOAD~reg0     ; i_CLK        ; i_CLK       ; 1.000        ; 0.236      ; 1.353      ;
; -0.059 ; r_PC_ADDRESS[8]    ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.061     ; 0.993      ;
; -0.029 ; r_INTERRUPT_enable ; o_PC_LOAD~reg0     ; i_CLK        ; i_CLK       ; 1.000        ; 0.236      ; 1.260      ;
; -0.025 ; r_PC_ADDRESS[4]    ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.061     ; 0.959      ;
; 0.059  ; r_PC_ADDRESS[2]    ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.061     ; 0.875      ;
; 0.060  ; r_PC_ADDRESS[5]    ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.061     ; 0.874      ;
; 0.081  ; r_PC_ADDRESS[3]    ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.061     ; 0.853      ;
; 0.187  ; r_PC_ADDRESS[0]    ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.061     ; 0.747      ;
; 0.187  ; r_PC_ADDRESS[7]    ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.061     ; 0.747      ;
; 0.188  ; r_PC_ADDRESS[9]    ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.061     ; 0.746      ;
; 0.207  ; r_PC_ADDRESS[1]    ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.061     ; 0.727      ;
; 0.210  ; r_PC_ADDRESS[6]    ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.061     ; 0.724      ;
; 0.356  ; r_INTERRUPT_enable ; r_INTERRUPT_enable ; i_CLK        ; i_CLK       ; 1.000        ; -0.056     ; 0.583      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CLK'                                                                                    ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; r_INTERRUPT_enable ; r_INTERRUPT_enable ; i_CLK        ; i_CLK       ; 0.000        ; 0.056      ; 0.511      ;
; 0.451 ; r_PC_ADDRESS[6]    ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.075      ; 0.670      ;
; 0.457 ; r_PC_ADDRESS[1]    ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.075      ; 0.676      ;
; 0.470 ; r_PC_ADDRESS[7]    ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.075      ; 0.689      ;
; 0.472 ; r_PC_ADDRESS[9]    ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.075      ; 0.691      ;
; 0.474 ; r_PC_ADDRESS[0]    ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.075      ; 0.693      ;
; 0.514 ; r_INTERRUPT_enable ; r_PC_ADDRESS[0]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.040      ;
; 0.548 ; r_PC_ADDRESS[3]    ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.075      ; 0.767      ;
; 0.574 ; r_PC_ADDRESS[5]    ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.075      ; 0.793      ;
; 0.575 ; r_PC_ADDRESS[2]    ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.075      ; 0.794      ;
; 0.604 ; r_INTERRUPT_set    ; r_PC_ADDRESS[0]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.130      ;
; 0.609 ; r_PC_ADDRESS[8]    ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.075      ; 0.828      ;
; 0.642 ; r_INTERRUPT_enable ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.175      ;
; 0.644 ; r_PC_ADDRESS[4]    ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.075      ; 0.863      ;
; 0.645 ; r_INTERRUPT_enable ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.178      ;
; 0.648 ; r_INTERRUPT_enable ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.181      ;
; 0.653 ; r_INTERRUPT_enable ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.186      ;
; 0.654 ; r_INTERRUPT_enable ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.187      ;
; 0.656 ; r_INTERRUPT_enable ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.189      ;
; 0.661 ; r_INTERRUPT_enable ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.194      ;
; 0.675 ; r_INTERRUPT_enable ; o_PC_LOAD~reg0     ; i_CLK        ; i_CLK       ; 0.000        ; 0.360      ; 1.179      ;
; 0.724 ; r_INTERRUPT_enable ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.257      ;
; 0.732 ; r_INTERRUPT_set    ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.265      ;
; 0.735 ; r_INTERRUPT_set    ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.268      ;
; 0.736 ; r_INTERRUPT_enable ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.269      ;
; 0.736 ; r_INTERRUPT_enable ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.269      ;
; 0.738 ; r_INTERRUPT_set    ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.271      ;
; 0.743 ; r_INTERRUPT_set    ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.276      ;
; 0.744 ; r_INTERRUPT_set    ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.277      ;
; 0.746 ; r_INTERRUPT_set    ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.279      ;
; 0.751 ; r_INTERRUPT_set    ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.284      ;
; 0.765 ; r_INTERRUPT_set    ; o_PC_LOAD~reg0     ; i_CLK        ; i_CLK       ; 0.000        ; 0.360      ; 1.269      ;
; 0.783 ; r_INTERRUPT_enable ; r_PC_ADDRESS[1]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.309      ;
; 0.801 ; r_INTERRUPT_enable ; r_PC_ADDRESS[2]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.327      ;
; 0.814 ; r_INTERRUPT_set    ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.347      ;
; 0.826 ; r_INTERRUPT_set    ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.359      ;
; 0.826 ; r_INTERRUPT_set    ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.389      ; 1.359      ;
; 0.873 ; r_INTERRUPT_set    ; r_PC_ADDRESS[1]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.399      ;
; 0.879 ; r_INTERRUPT_enable ; r_PC_ADDRESS[3]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.405      ;
; 0.891 ; r_INTERRUPT_set    ; r_PC_ADDRESS[2]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.417      ;
; 0.897 ; r_INTERRUPT_enable ; r_PC_ADDRESS[4]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.423      ;
; 0.925 ; r_INTERRUPT_enable ; r_INTERRUPT_set    ; i_CLK        ; i_CLK       ; 0.000        ; 0.056      ; 1.125      ;
; 0.969 ; r_INTERRUPT_set    ; r_PC_ADDRESS[3]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.495      ;
; 0.975 ; r_INTERRUPT_enable ; r_PC_ADDRESS[5]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.501      ;
; 0.987 ; r_INTERRUPT_set    ; r_PC_ADDRESS[4]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.513      ;
; 0.993 ; r_INTERRUPT_enable ; r_PC_ADDRESS[6]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.519      ;
; 1.015 ; r_INTERRUPT_set    ; r_INTERRUPT_set    ; i_CLK        ; i_CLK       ; 0.000        ; 0.056      ; 1.215      ;
; 1.061 ; r_INTERRUPT_enable ; r_PC_ADDRESS[7]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.587      ;
; 1.061 ; r_INTERRUPT_enable ; r_PC_ADDRESS[8]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.587      ;
; 1.061 ; r_INTERRUPT_enable ; r_PC_ADDRESS[9]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.587      ;
; 1.065 ; r_INTERRUPT_set    ; r_PC_ADDRESS[5]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.591      ;
; 1.083 ; r_INTERRUPT_set    ; r_PC_ADDRESS[6]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.609      ;
; 1.089 ; r_INTERRUPT_set    ; r_INTERRUPT_enable ; i_CLK        ; i_CLK       ; 0.000        ; 0.056      ; 1.289      ;
; 1.151 ; r_INTERRUPT_set    ; r_PC_ADDRESS[7]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.677      ;
; 1.151 ; r_INTERRUPT_set    ; r_PC_ADDRESS[8]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.677      ;
; 1.151 ; r_INTERRUPT_set    ; r_PC_ADDRESS[9]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.382      ; 1.677      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_CLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_CLK ; Rise       ; i_CLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[4]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[5]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[6]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[7]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[8]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[9]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_PC_LOAD~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_enable          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_set             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[9]             ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[0]~reg0           ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[1]~reg0           ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[2]~reg0           ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[3]~reg0           ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[4]~reg0           ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[5]~reg0           ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[6]~reg0           ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[7]~reg0           ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[8]~reg0           ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[9]~reg0           ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[0]             ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[1]             ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[2]             ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[3]             ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[4]             ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[5]             ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[6]             ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[7]             ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[8]             ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[9]             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_enable          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_set             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_PC_LOAD~reg0              ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[0]~reg0|clk       ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[1]~reg0|clk       ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[2]~reg0|clk       ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[3]~reg0|clk       ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[4]~reg0|clk       ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[5]~reg0|clk       ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[6]~reg0|clk       ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[7]~reg0|clk       ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[8]~reg0|clk       ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[9]~reg0|clk       ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[0]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[1]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[2]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[3]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[4]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[5]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[6]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[7]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[8]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[9]|clk         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|o               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_enable|clk      ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_set|clk         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_PC_LOAD~reg0|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_PC_LOAD~reg0              ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_enable          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_set             ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[0]             ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[1]             ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[2]             ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[3]             ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[4]             ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[5]             ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[6]             ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[7]             ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[8]             ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[9]             ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[0]~reg0           ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[1]~reg0           ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[2]~reg0           ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[3]~reg0           ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[4]~reg0           ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[5]~reg0           ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[6]~reg0           ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[7]~reg0           ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[8]~reg0           ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[9]~reg0           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; i_ADDRESS[*]         ; i_CLK      ; 1.576 ; 1.989 ; Rise       ; i_CLK           ;
;  i_ADDRESS[0]        ; i_CLK      ; 1.576 ; 1.989 ; Rise       ; i_CLK           ;
;  i_ADDRESS[1]        ; i_CLK      ; 0.946 ; 1.314 ; Rise       ; i_CLK           ;
;  i_ADDRESS[2]        ; i_CLK      ; 1.434 ; 1.771 ; Rise       ; i_CLK           ;
;  i_ADDRESS[3]        ; i_CLK      ; 1.420 ; 1.757 ; Rise       ; i_CLK           ;
;  i_ADDRESS[4]        ; i_CLK      ; 1.360 ; 1.701 ; Rise       ; i_CLK           ;
;  i_ADDRESS[5]        ; i_CLK      ; 1.409 ; 1.749 ; Rise       ; i_CLK           ;
;  i_ADDRESS[6]        ; i_CLK      ; 1.050 ; 1.445 ; Rise       ; i_CLK           ;
;  i_ADDRESS[7]        ; i_CLK      ; 1.406 ; 1.725 ; Rise       ; i_CLK           ;
;  i_ADDRESS[8]        ; i_CLK      ; 1.149 ; 1.465 ; Rise       ; i_CLK           ;
;  i_ADDRESS[9]        ; i_CLK      ; 1.166 ; 1.510 ; Rise       ; i_CLK           ;
; i_BRANCH_CONTROL[*]  ; i_CLK      ; 2.874 ; 3.281 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[0] ; i_CLK      ; 2.874 ; 3.281 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[1] ; i_CLK      ; 1.035 ; 1.272 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[2] ; i_CLK      ; 1.012 ; 1.237 ; Rise       ; i_CLK           ;
; i_CARRY_FLAG         ; i_CLK      ; 2.018 ; 2.361 ; Rise       ; i_CLK           ;
; i_NEGATIVE_FLAG      ; i_CLK      ; 1.724 ; 2.067 ; Rise       ; i_CLK           ;
; i_OVERFLOW_FLAG      ; i_CLK      ; 1.420 ; 1.732 ; Rise       ; i_CLK           ;
; i_PC_ADDRESS[*]      ; i_CLK      ; 2.190 ; 2.566 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[0]     ; i_CLK      ; 2.046 ; 2.245 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[1]     ; i_CLK      ; 2.134 ; 2.530 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[2]     ; i_CLK      ; 2.190 ; 2.398 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[3]     ; i_CLK      ; 1.807 ; 2.211 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[4]     ; i_CLK      ; 2.129 ; 2.334 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[5]     ; i_CLK      ; 2.101 ; 2.566 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[6]     ; i_CLK      ; 1.769 ; 1.977 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[7]     ; i_CLK      ; 1.396 ; 1.803 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[8]     ; i_CLK      ; 1.580 ; 1.778 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[9]     ; i_CLK      ; 0.989 ; 1.334 ; Rise       ; i_CLK           ;
; i_PC_INTERRUPT_set   ; i_CLK      ; 2.792 ; 3.381 ; Rise       ; i_CLK           ;
; i_PC_REG_ENABLE      ; i_CLK      ; 1.492 ; 1.842 ; Rise       ; i_CLK           ;
; i_SAVE_PC            ; i_CLK      ; 2.040 ; 2.395 ; Rise       ; i_CLK           ;
; i_ZERO_FLAG          ; i_CLK      ; 1.636 ; 1.924 ; Rise       ; i_CLK           ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; i_ADDRESS[*]         ; i_CLK      ; -0.560 ; -0.902 ; Rise       ; i_CLK           ;
;  i_ADDRESS[0]        ; i_CLK      ; -1.164 ; -1.549 ; Rise       ; i_CLK           ;
;  i_ADDRESS[1]        ; i_CLK      ; -0.560 ; -0.902 ; Rise       ; i_CLK           ;
;  i_ADDRESS[2]        ; i_CLK      ; -1.062 ; -1.371 ; Rise       ; i_CLK           ;
;  i_ADDRESS[3]        ; i_CLK      ; -1.048 ; -1.355 ; Rise       ; i_CLK           ;
;  i_ADDRESS[4]        ; i_CLK      ; -0.985 ; -1.312 ; Rise       ; i_CLK           ;
;  i_ADDRESS[5]        ; i_CLK      ; -1.038 ; -1.349 ; Rise       ; i_CLK           ;
;  i_ADDRESS[6]        ; i_CLK      ; -0.659 ; -1.027 ; Rise       ; i_CLK           ;
;  i_ADDRESS[7]        ; i_CLK      ; -1.001 ; -1.297 ; Rise       ; i_CLK           ;
;  i_ADDRESS[8]        ; i_CLK      ; -0.799 ; -1.103 ; Rise       ; i_CLK           ;
;  i_ADDRESS[9]        ; i_CLK      ; -0.771 ; -1.091 ; Rise       ; i_CLK           ;
; i_BRANCH_CONTROL[*]  ; i_CLK      ; 0.885  ; 0.699  ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[0] ; i_CLK      ; -0.788 ; -1.103 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[1] ; i_CLK      ; 0.855  ; 0.645  ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[2] ; i_CLK      ; 0.885  ; 0.699  ; Rise       ; i_CLK           ;
; i_CARRY_FLAG         ; i_CLK      ; -1.588 ; -1.907 ; Rise       ; i_CLK           ;
; i_NEGATIVE_FLAG      ; i_CLK      ; -1.309 ; -1.628 ; Rise       ; i_CLK           ;
; i_OVERFLOW_FLAG      ; i_CLK      ; -1.029 ; -1.326 ; Rise       ; i_CLK           ;
; i_PC_ADDRESS[*]      ; i_CLK      ; -0.578 ; -0.916 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[0]     ; i_CLK      ; -0.796 ; -1.132 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[1]     ; i_CLK      ; -1.000 ; -1.326 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[2]     ; i_CLK      ; -1.030 ; -1.358 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[3]     ; i_CLK      ; -0.780 ; -1.115 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[4]     ; i_CLK      ; -1.067 ; -1.393 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[5]     ; i_CLK      ; -1.159 ; -1.552 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[6]     ; i_CLK      ; -0.819 ; -1.146 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[7]     ; i_CLK      ; -0.578 ; -0.916 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[8]     ; i_CLK      ; -0.733 ; -1.068 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[9]     ; i_CLK      ; -0.636 ; -0.967 ; Rise       ; i_CLK           ;
; i_PC_INTERRUPT_set   ; i_CLK      ; -1.418 ; -1.818 ; Rise       ; i_CLK           ;
; i_PC_REG_ENABLE      ; i_CLK      ; -1.236 ; -1.577 ; Rise       ; i_CLK           ;
; i_SAVE_PC            ; i_CLK      ; -1.763 ; -2.109 ; Rise       ; i_CLK           ;
; i_ZERO_FLAG          ; i_CLK      ; -1.266 ; -1.545 ; Rise       ; i_CLK           ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_ADDRESS[*]       ; i_CLK      ; 7.016 ; 7.042 ; Rise       ; i_CLK           ;
;  o_ADDRESS[0]      ; i_CLK      ; 7.016 ; 7.042 ; Rise       ; i_CLK           ;
;  o_ADDRESS[1]      ; i_CLK      ; 5.395 ; 5.373 ; Rise       ; i_CLK           ;
;  o_ADDRESS[2]      ; i_CLK      ; 5.550 ; 5.484 ; Rise       ; i_CLK           ;
;  o_ADDRESS[3]      ; i_CLK      ; 5.535 ; 5.468 ; Rise       ; i_CLK           ;
;  o_ADDRESS[4]      ; i_CLK      ; 5.408 ; 5.386 ; Rise       ; i_CLK           ;
;  o_ADDRESS[5]      ; i_CLK      ; 5.901 ; 5.841 ; Rise       ; i_CLK           ;
;  o_ADDRESS[6]      ; i_CLK      ; 5.384 ; 5.361 ; Rise       ; i_CLK           ;
;  o_ADDRESS[7]      ; i_CLK      ; 5.897 ; 5.844 ; Rise       ; i_CLK           ;
;  o_ADDRESS[8]      ; i_CLK      ; 5.559 ; 5.484 ; Rise       ; i_CLK           ;
;  o_ADDRESS[9]      ; i_CLK      ; 5.720 ; 5.638 ; Rise       ; i_CLK           ;
; o_INTERRUPT_enable ; i_CLK      ; 5.279 ; 5.364 ; Rise       ; i_CLK           ;
; o_PC_LOAD          ; i_CLK      ; 5.674 ; 5.598 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_ADDRESS[*]       ; i_CLK      ; 5.274 ; 5.250 ; Rise       ; i_CLK           ;
;  o_ADDRESS[0]      ; i_CLK      ; 6.892 ; 6.920 ; Rise       ; i_CLK           ;
;  o_ADDRESS[1]      ; i_CLK      ; 5.286 ; 5.262 ; Rise       ; i_CLK           ;
;  o_ADDRESS[2]      ; i_CLK      ; 5.434 ; 5.369 ; Rise       ; i_CLK           ;
;  o_ADDRESS[3]      ; i_CLK      ; 5.419 ; 5.353 ; Rise       ; i_CLK           ;
;  o_ADDRESS[4]      ; i_CLK      ; 5.298 ; 5.274 ; Rise       ; i_CLK           ;
;  o_ADDRESS[5]      ; i_CLK      ; 5.771 ; 5.711 ; Rise       ; i_CLK           ;
;  o_ADDRESS[6]      ; i_CLK      ; 5.274 ; 5.250 ; Rise       ; i_CLK           ;
;  o_ADDRESS[7]      ; i_CLK      ; 5.768 ; 5.714 ; Rise       ; i_CLK           ;
;  o_ADDRESS[8]      ; i_CLK      ; 5.443 ; 5.369 ; Rise       ; i_CLK           ;
;  o_ADDRESS[9]      ; i_CLK      ; 5.597 ; 5.516 ; Rise       ; i_CLK           ;
; o_INTERRUPT_enable ; i_CLK      ; 5.170 ; 5.254 ; Rise       ; i_CLK           ;
; o_PC_LOAD          ; i_CLK      ; 5.551 ; 5.476 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_CLK ; -0.189 ; -0.965            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_CLK ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_CLK ; -3.000 ; -27.871                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CLK'                                                                                    ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.189 ; r_INTERRUPT_set    ; r_PC_ADDRESS[9]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.328      ;
; -0.132 ; r_INTERRUPT_enable ; r_PC_ADDRESS[9]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.271      ;
; -0.125 ; r_INTERRUPT_set    ; r_PC_ADDRESS[8]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.264      ;
; -0.121 ; r_INTERRUPT_set    ; r_PC_ADDRESS[7]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.260      ;
; -0.068 ; r_INTERRUPT_enable ; r_PC_ADDRESS[8]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.207      ;
; -0.064 ; r_INTERRUPT_enable ; r_PC_ADDRESS[7]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.203      ;
; -0.057 ; r_INTERRUPT_set    ; r_PC_ADDRESS[6]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.196      ;
; -0.053 ; r_INTERRUPT_set    ; r_PC_ADDRESS[5]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.192      ;
; -0.042 ; r_INTERRUPT_set    ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.186      ;
; -0.042 ; r_INTERRUPT_set    ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.186      ;
; -0.042 ; r_INTERRUPT_set    ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.186      ;
; -0.042 ; r_INTERRUPT_set    ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.186      ;
; -0.042 ; r_INTERRUPT_set    ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.186      ;
; -0.042 ; r_INTERRUPT_set    ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.186      ;
; -0.042 ; r_INTERRUPT_set    ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.186      ;
; -0.042 ; r_INTERRUPT_set    ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.186      ;
; -0.042 ; r_INTERRUPT_set    ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.186      ;
; -0.042 ; r_INTERRUPT_set    ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.186      ;
; 0.000  ; r_INTERRUPT_enable ; r_PC_ADDRESS[6]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.139      ;
; 0.004  ; r_INTERRUPT_enable ; r_PC_ADDRESS[5]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.135      ;
; 0.010  ; r_INTERRUPT_enable ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.134      ;
; 0.010  ; r_INTERRUPT_enable ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.134      ;
; 0.010  ; r_INTERRUPT_enable ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.134      ;
; 0.010  ; r_INTERRUPT_enable ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.134      ;
; 0.010  ; r_INTERRUPT_enable ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.134      ;
; 0.010  ; r_INTERRUPT_enable ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.134      ;
; 0.010  ; r_INTERRUPT_enable ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.134      ;
; 0.010  ; r_INTERRUPT_enable ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.134      ;
; 0.010  ; r_INTERRUPT_enable ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.134      ;
; 0.010  ; r_INTERRUPT_enable ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; 0.157      ; 1.134      ;
; 0.011  ; r_INTERRUPT_set    ; r_PC_ADDRESS[4]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.128      ;
; 0.015  ; r_INTERRUPT_set    ; r_PC_ADDRESS[3]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.124      ;
; 0.059  ; r_INTERRUPT_set    ; r_INTERRUPT_enable ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.892      ;
; 0.068  ; r_INTERRUPT_enable ; r_PC_ADDRESS[4]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.071      ;
; 0.072  ; r_INTERRUPT_enable ; r_PC_ADDRESS[3]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.067      ;
; 0.079  ; r_INTERRUPT_set    ; r_PC_ADDRESS[2]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.060      ;
; 0.083  ; r_INTERRUPT_set    ; r_PC_ADDRESS[1]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.056      ;
; 0.127  ; r_INTERRUPT_set    ; r_PC_ADDRESS[0]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.012      ;
; 0.136  ; r_INTERRUPT_enable ; r_PC_ADDRESS[2]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 1.003      ;
; 0.140  ; r_INTERRUPT_enable ; r_PC_ADDRESS[1]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 0.999      ;
; 0.179  ; r_INTERRUPT_enable ; r_PC_ADDRESS[0]    ; i_CLK        ; i_CLK       ; 1.000        ; 0.152      ; 0.960      ;
; 0.183  ; r_INTERRUPT_set    ; r_INTERRUPT_set    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.768      ;
; 0.235  ; r_INTERRUPT_enable ; r_INTERRUPT_set    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.716      ;
; 0.291  ; r_INTERRUPT_set    ; o_PC_LOAD~reg0     ; i_CLK        ; i_CLK       ; 1.000        ; 0.142      ; 0.838      ;
; 0.327  ; r_PC_ADDRESS[8]    ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.039     ; 0.621      ;
; 0.344  ; r_PC_ADDRESS[4]    ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.039     ; 0.604      ;
; 0.348  ; r_INTERRUPT_enable ; o_PC_LOAD~reg0     ; i_CLK        ; i_CLK       ; 1.000        ; 0.142      ; 0.781      ;
; 0.405  ; r_PC_ADDRESS[5]    ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.039     ; 0.543      ;
; 0.405  ; r_PC_ADDRESS[2]    ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.039     ; 0.543      ;
; 0.421  ; r_PC_ADDRESS[3]    ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.039     ; 0.527      ;
; 0.480  ; r_PC_ADDRESS[0]    ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.039     ; 0.468      ;
; 0.481  ; r_PC_ADDRESS[9]    ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.039     ; 0.467      ;
; 0.483  ; r_PC_ADDRESS[7]    ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.039     ; 0.465      ;
; 0.492  ; r_PC_ADDRESS[1]    ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.039     ; 0.456      ;
; 0.497  ; r_PC_ADDRESS[6]    ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 1.000        ; -0.039     ; 0.451      ;
; 0.592  ; r_INTERRUPT_enable ; r_INTERRUPT_enable ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.359      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CLK'                                                                                    ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; r_INTERRUPT_enable ; r_INTERRUPT_enable ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.247 ; r_PC_ADDRESS[6]    ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.049      ; 0.380      ;
; 0.251 ; r_PC_ADDRESS[1]    ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.049      ; 0.384      ;
; 0.258 ; r_PC_ADDRESS[7]    ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.049      ; 0.391      ;
; 0.259 ; r_PC_ADDRESS[9]    ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.049      ; 0.392      ;
; 0.260 ; r_PC_ADDRESS[0]    ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.049      ; 0.393      ;
; 0.309 ; r_PC_ADDRESS[3]    ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.049      ; 0.442      ;
; 0.320 ; r_INTERRUPT_enable ; r_PC_ADDRESS[0]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.636      ;
; 0.321 ; r_PC_ADDRESS[5]    ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.049      ; 0.454      ;
; 0.321 ; r_PC_ADDRESS[2]    ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.049      ; 0.454      ;
; 0.349 ; r_PC_ADDRESS[8]    ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.049      ; 0.482      ;
; 0.364 ; r_PC_ADDRESS[4]    ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.049      ; 0.497      ;
; 0.373 ; r_INTERRUPT_set    ; r_PC_ADDRESS[0]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.689      ;
; 0.401 ; r_INTERRUPT_enable ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.722      ;
; 0.405 ; r_INTERRUPT_enable ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.726      ;
; 0.407 ; r_INTERRUPT_enable ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.728      ;
; 0.410 ; r_INTERRUPT_enable ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.731      ;
; 0.411 ; r_INTERRUPT_enable ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.732      ;
; 0.414 ; r_INTERRUPT_enable ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.735      ;
; 0.415 ; r_INTERRUPT_enable ; o_PC_LOAD~reg0     ; i_CLK        ; i_CLK       ; 0.000        ; 0.221      ; 0.720      ;
; 0.415 ; r_INTERRUPT_enable ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.736      ;
; 0.451 ; r_INTERRUPT_set    ; o_ADDRESS[9]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.772      ;
; 0.455 ; r_INTERRUPT_set    ; o_ADDRESS[4]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.776      ;
; 0.457 ; r_INTERRUPT_set    ; o_ADDRESS[7]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.778      ;
; 0.460 ; r_INTERRUPT_set    ; o_ADDRESS[6]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.781      ;
; 0.461 ; r_INTERRUPT_set    ; o_ADDRESS[0]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.782      ;
; 0.463 ; r_INTERRUPT_enable ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.784      ;
; 0.464 ; r_INTERRUPT_set    ; o_ADDRESS[1]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.785      ;
; 0.465 ; r_INTERRUPT_set    ; o_PC_LOAD~reg0     ; i_CLK        ; i_CLK       ; 0.000        ; 0.221      ; 0.770      ;
; 0.465 ; r_INTERRUPT_set    ; o_ADDRESS[8]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.786      ;
; 0.472 ; r_INTERRUPT_enable ; r_PC_ADDRESS[1]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.788      ;
; 0.474 ; r_INTERRUPT_enable ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.795      ;
; 0.475 ; r_INTERRUPT_enable ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.796      ;
; 0.506 ; r_INTERRUPT_enable ; r_PC_ADDRESS[2]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.822      ;
; 0.513 ; r_INTERRUPT_set    ; o_ADDRESS[5]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.834      ;
; 0.522 ; r_INTERRUPT_set    ; r_PC_ADDRESS[1]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.838      ;
; 0.524 ; r_INTERRUPT_set    ; o_ADDRESS[3]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.845      ;
; 0.525 ; r_INTERRUPT_set    ; o_ADDRESS[2]~reg0  ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.846      ;
; 0.538 ; r_INTERRUPT_enable ; r_PC_ADDRESS[3]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.854      ;
; 0.561 ; r_INTERRUPT_set    ; r_PC_ADDRESS[2]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.877      ;
; 0.562 ; r_INTERRUPT_enable ; r_INTERRUPT_set    ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.682      ;
; 0.572 ; r_INTERRUPT_enable ; r_PC_ADDRESS[4]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.888      ;
; 0.588 ; r_INTERRUPT_set    ; r_PC_ADDRESS[3]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.904      ;
; 0.604 ; r_INTERRUPT_enable ; r_PC_ADDRESS[5]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.920      ;
; 0.617 ; r_INTERRUPT_set    ; r_INTERRUPT_set    ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.737      ;
; 0.627 ; r_INTERRUPT_set    ; r_INTERRUPT_enable ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.747      ;
; 0.627 ; r_INTERRUPT_set    ; r_PC_ADDRESS[4]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.943      ;
; 0.638 ; r_INTERRUPT_enable ; r_PC_ADDRESS[6]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.954      ;
; 0.647 ; r_INTERRUPT_enable ; r_PC_ADDRESS[7]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.963      ;
; 0.647 ; r_INTERRUPT_enable ; r_PC_ADDRESS[8]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.963      ;
; 0.647 ; r_INTERRUPT_enable ; r_PC_ADDRESS[9]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.963      ;
; 0.654 ; r_INTERRUPT_set    ; r_PC_ADDRESS[5]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 0.970      ;
; 0.693 ; r_INTERRUPT_set    ; r_PC_ADDRESS[6]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 1.009      ;
; 0.702 ; r_INTERRUPT_set    ; r_PC_ADDRESS[7]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 1.018      ;
; 0.702 ; r_INTERRUPT_set    ; r_PC_ADDRESS[8]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 1.018      ;
; 0.702 ; r_INTERRUPT_set    ; r_PC_ADDRESS[9]    ; i_CLK        ; i_CLK       ; 0.000        ; 0.232      ; 1.018      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_CLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_CLK ; Rise       ; i_CLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[4]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[5]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[6]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[7]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[8]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_ADDRESS[9]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; o_PC_LOAD~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_enable          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_set             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_PC_ADDRESS[9]             ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[0]~reg0           ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[1]~reg0           ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[2]~reg0           ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[3]~reg0           ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[4]~reg0           ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[5]~reg0           ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[6]~reg0           ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[7]~reg0           ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[8]~reg0           ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[9]~reg0           ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[0]             ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[1]             ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[2]             ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[3]             ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[4]             ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[5]             ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[6]             ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[7]             ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[8]             ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[9]             ;
; -0.071 ; 0.113        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; o_PC_LOAD~reg0              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_enable          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_set             ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[0]~reg0|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[1]~reg0|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[2]~reg0|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[3]~reg0|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[4]~reg0|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[5]~reg0|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[6]~reg0|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[7]~reg0|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[8]~reg0|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_ADDRESS[9]~reg0|clk       ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[0]|clk         ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[1]|clk         ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[2]|clk         ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[3]|clk         ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[4]|clk         ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[5]|clk         ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[6]|clk         ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[7]|clk         ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[8]|clk         ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_PC_ADDRESS[9]|clk         ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; o_PC_LOAD~reg0|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|o               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_enable|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_set|clk         ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_enable          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_set             ;
; 0.669  ; 0.885        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_PC_LOAD~reg0              ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[0]             ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[1]             ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[2]             ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[3]             ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[4]             ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[5]             ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[6]             ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[7]             ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[8]             ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_PC_ADDRESS[9]             ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[0]~reg0           ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[1]~reg0           ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[2]~reg0           ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[3]~reg0           ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[4]~reg0           ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[5]~reg0           ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[6]~reg0           ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[7]~reg0           ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[8]~reg0           ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; o_ADDRESS[9]~reg0           ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; i_ADDRESS[*]         ; i_CLK      ; 1.023 ; 1.698 ; Rise       ; i_CLK           ;
;  i_ADDRESS[0]        ; i_CLK      ; 1.023 ; 1.698 ; Rise       ; i_CLK           ;
;  i_ADDRESS[1]        ; i_CLK      ; 0.643 ; 1.231 ; Rise       ; i_CLK           ;
;  i_ADDRESS[2]        ; i_CLK      ; 0.937 ; 1.546 ; Rise       ; i_CLK           ;
;  i_ADDRESS[3]        ; i_CLK      ; 0.910 ; 1.529 ; Rise       ; i_CLK           ;
;  i_ADDRESS[4]        ; i_CLK      ; 0.875 ; 1.493 ; Rise       ; i_CLK           ;
;  i_ADDRESS[5]        ; i_CLK      ; 0.911 ; 1.523 ; Rise       ; i_CLK           ;
;  i_ADDRESS[6]        ; i_CLK      ; 0.712 ; 1.327 ; Rise       ; i_CLK           ;
;  i_ADDRESS[7]        ; i_CLK      ; 0.900 ; 1.516 ; Rise       ; i_CLK           ;
;  i_ADDRESS[8]        ; i_CLK      ; 0.764 ; 1.353 ; Rise       ; i_CLK           ;
;  i_ADDRESS[9]        ; i_CLK      ; 0.768 ; 1.364 ; Rise       ; i_CLK           ;
; i_BRANCH_CONTROL[*]  ; i_CLK      ; 1.870 ; 2.383 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[0] ; i_CLK      ; 1.870 ; 2.383 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[1] ; i_CLK      ; 0.647 ; 0.922 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[2] ; i_CLK      ; 0.627 ; 0.902 ; Rise       ; i_CLK           ;
; i_CARRY_FLAG         ; i_CLK      ; 1.276 ; 1.915 ; Rise       ; i_CLK           ;
; i_NEGATIVE_FLAG      ; i_CLK      ; 1.102 ; 1.733 ; Rise       ; i_CLK           ;
; i_OVERFLOW_FLAG      ; i_CLK      ; 0.900 ; 1.498 ; Rise       ; i_CLK           ;
; i_PC_ADDRESS[*]      ; i_CLK      ; 1.421 ; 2.084 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[0]     ; i_CLK      ; 1.336 ; 1.839 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[1]     ; i_CLK      ; 1.397 ; 2.062 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[2]     ; i_CLK      ; 1.421 ; 1.938 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[3]     ; i_CLK      ; 1.184 ; 1.821 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[4]     ; i_CLK      ; 1.386 ; 1.927 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[5]     ; i_CLK      ; 1.390 ; 2.084 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[6]     ; i_CLK      ; 1.156 ; 1.669 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[7]     ; i_CLK      ; 0.917 ; 1.541 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[8]     ; i_CLK      ; 1.018 ; 1.522 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[9]     ; i_CLK      ; 0.663 ; 1.259 ; Rise       ; i_CLK           ;
; i_PC_INTERRUPT_set   ; i_CLK      ; 1.780 ; 2.591 ; Rise       ; i_CLK           ;
; i_PC_REG_ENABLE      ; i_CLK      ; 0.958 ; 1.536 ; Rise       ; i_CLK           ;
; i_SAVE_PC            ; i_CLK      ; 1.289 ; 1.921 ; Rise       ; i_CLK           ;
; i_ZERO_FLAG          ; i_CLK      ; 1.014 ; 1.653 ; Rise       ; i_CLK           ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; i_ADDRESS[*]         ; i_CLK      ; -0.398 ; -0.967 ; Rise       ; i_CLK           ;
;  i_ADDRESS[0]        ; i_CLK      ; -0.762 ; -1.414 ; Rise       ; i_CLK           ;
;  i_ADDRESS[1]        ; i_CLK      ; -0.398 ; -0.967 ; Rise       ; i_CLK           ;
;  i_ADDRESS[2]        ; i_CLK      ; -0.704 ; -1.289 ; Rise       ; i_CLK           ;
;  i_ADDRESS[3]        ; i_CLK      ; -0.676 ; -1.271 ; Rise       ; i_CLK           ;
;  i_ADDRESS[4]        ; i_CLK      ; -0.642 ; -1.240 ; Rise       ; i_CLK           ;
;  i_ADDRESS[5]        ; i_CLK      ; -0.678 ; -1.266 ; Rise       ; i_CLK           ;
;  i_ADDRESS[6]        ; i_CLK      ; -0.464 ; -1.058 ; Rise       ; i_CLK           ;
;  i_ADDRESS[7]        ; i_CLK      ; -0.645 ; -1.240 ; Rise       ; i_CLK           ;
;  i_ADDRESS[8]        ; i_CLK      ; -0.544 ; -1.117 ; Rise       ; i_CLK           ;
;  i_ADDRESS[9]        ; i_CLK      ; -0.519 ; -1.094 ; Rise       ; i_CLK           ;
; i_BRANCH_CONTROL[*]  ; i_CLK      ; 0.581  ; 0.249  ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[0] ; i_CLK      ; -0.525 ; -1.106 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[1] ; i_CLK      ; 0.564  ; 0.249  ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[2] ; i_CLK      ; 0.581  ; 0.221  ; Rise       ; i_CLK           ;
; i_CARRY_FLAG         ; i_CLK      ; -1.008 ; -1.624 ; Rise       ; i_CLK           ;
; i_NEGATIVE_FLAG      ; i_CLK      ; -0.841 ; -1.450 ; Rise       ; i_CLK           ;
; i_OVERFLOW_FLAG      ; i_CLK      ; -0.655 ; -1.238 ; Rise       ; i_CLK           ;
; i_PC_ADDRESS[*]      ; i_CLK      ; -0.405 ; -0.973 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[0]     ; i_CLK      ; -0.529 ; -1.120 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[1]     ; i_CLK      ; -0.672 ; -1.279 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[2]     ; i_CLK      ; -0.677 ; -1.273 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[3]     ; i_CLK      ; -0.531 ; -1.112 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[4]     ; i_CLK      ; -0.709 ; -1.322 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[5]     ; i_CLK      ; -0.794 ; -1.429 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[6]     ; i_CLK      ; -0.555 ; -1.140 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[7]     ; i_CLK      ; -0.405 ; -0.973 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[8]     ; i_CLK      ; -0.487 ; -1.064 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[9]     ; i_CLK      ; -0.435 ; -1.025 ; Rise       ; i_CLK           ;
; i_PC_INTERRUPT_set   ; i_CLK      ; -0.926 ; -1.573 ; Rise       ; i_CLK           ;
; i_PC_REG_ENABLE      ; i_CLK      ; -0.795 ; -1.362 ; Rise       ; i_CLK           ;
; i_SAVE_PC            ; i_CLK      ; -1.111 ; -1.732 ; Rise       ; i_CLK           ;
; i_ZERO_FLAG          ; i_CLK      ; -0.783 ; -1.406 ; Rise       ; i_CLK           ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_ADDRESS[*]       ; i_CLK      ; 4.471 ; 4.632 ; Rise       ; i_CLK           ;
;  o_ADDRESS[0]      ; i_CLK      ; 4.471 ; 4.632 ; Rise       ; i_CLK           ;
;  o_ADDRESS[1]      ; i_CLK      ; 3.377 ; 3.423 ; Rise       ; i_CLK           ;
;  o_ADDRESS[2]      ; i_CLK      ; 3.443 ; 3.500 ; Rise       ; i_CLK           ;
;  o_ADDRESS[3]      ; i_CLK      ; 3.437 ; 3.488 ; Rise       ; i_CLK           ;
;  o_ADDRESS[4]      ; i_CLK      ; 3.390 ; 3.436 ; Rise       ; i_CLK           ;
;  o_ADDRESS[5]      ; i_CLK      ; 3.677 ; 3.755 ; Rise       ; i_CLK           ;
;  o_ADDRESS[6]      ; i_CLK      ; 3.371 ; 3.415 ; Rise       ; i_CLK           ;
;  o_ADDRESS[7]      ; i_CLK      ; 3.683 ; 3.760 ; Rise       ; i_CLK           ;
;  o_ADDRESS[8]      ; i_CLK      ; 3.450 ; 3.497 ; Rise       ; i_CLK           ;
;  o_ADDRESS[9]      ; i_CLK      ; 3.545 ; 3.597 ; Rise       ; i_CLK           ;
; o_INTERRUPT_enable ; i_CLK      ; 3.387 ; 3.333 ; Rise       ; i_CLK           ;
; o_PC_LOAD          ; i_CLK      ; 3.516 ; 3.574 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_ADDRESS[*]       ; i_CLK      ; 3.299 ; 3.341 ; Rise       ; i_CLK           ;
;  o_ADDRESS[0]      ; i_CLK      ; 4.393 ; 4.551 ; Rise       ; i_CLK           ;
;  o_ADDRESS[1]      ; i_CLK      ; 3.305 ; 3.349 ; Rise       ; i_CLK           ;
;  o_ADDRESS[2]      ; i_CLK      ; 3.369 ; 3.423 ; Rise       ; i_CLK           ;
;  o_ADDRESS[3]      ; i_CLK      ; 3.363 ; 3.412 ; Rise       ; i_CLK           ;
;  o_ADDRESS[4]      ; i_CLK      ; 3.318 ; 3.361 ; Rise       ; i_CLK           ;
;  o_ADDRESS[5]      ; i_CLK      ; 3.594 ; 3.668 ; Rise       ; i_CLK           ;
;  o_ADDRESS[6]      ; i_CLK      ; 3.299 ; 3.341 ; Rise       ; i_CLK           ;
;  o_ADDRESS[7]      ; i_CLK      ; 3.600 ; 3.673 ; Rise       ; i_CLK           ;
;  o_ADDRESS[8]      ; i_CLK      ; 3.376 ; 3.421 ; Rise       ; i_CLK           ;
;  o_ADDRESS[9]      ; i_CLK      ; 3.466 ; 3.515 ; Rise       ; i_CLK           ;
; o_INTERRUPT_enable ; i_CLK      ; 3.314 ; 3.263 ; Rise       ; i_CLK           ;
; o_PC_LOAD          ; i_CLK      ; 3.438 ; 3.494 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.098  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  i_CLK           ; -1.098  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -18.785 ; 0.0   ; 0.0      ; 0.0     ; -27.871             ;
;  i_CLK           ; -18.785 ; 0.000 ; N/A      ; N/A     ; -27.871             ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; i_ADDRESS[*]         ; i_CLK      ; 1.834 ; 2.354 ; Rise       ; i_CLK           ;
;  i_ADDRESS[0]        ; i_CLK      ; 1.834 ; 2.354 ; Rise       ; i_CLK           ;
;  i_ADDRESS[1]        ; i_CLK      ; 1.152 ; 1.601 ; Rise       ; i_CLK           ;
;  i_ADDRESS[2]        ; i_CLK      ; 1.673 ; 2.109 ; Rise       ; i_CLK           ;
;  i_ADDRESS[3]        ; i_CLK      ; 1.665 ; 2.106 ; Rise       ; i_CLK           ;
;  i_ADDRESS[4]        ; i_CLK      ; 1.607 ; 2.052 ; Rise       ; i_CLK           ;
;  i_ADDRESS[5]        ; i_CLK      ; 1.653 ; 2.083 ; Rise       ; i_CLK           ;
;  i_ADDRESS[6]        ; i_CLK      ; 1.278 ; 1.741 ; Rise       ; i_CLK           ;
;  i_ADDRESS[7]        ; i_CLK      ; 1.646 ; 2.062 ; Rise       ; i_CLK           ;
;  i_ADDRESS[8]        ; i_CLK      ; 1.353 ; 1.768 ; Rise       ; i_CLK           ;
;  i_ADDRESS[9]        ; i_CLK      ; 1.390 ; 1.814 ; Rise       ; i_CLK           ;
; i_BRANCH_CONTROL[*]  ; i_CLK      ; 3.314 ; 3.731 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[0] ; i_CLK      ; 3.314 ; 3.731 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[1] ; i_CLK      ; 1.161 ; 1.326 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[2] ; i_CLK      ; 1.131 ; 1.285 ; Rise       ; i_CLK           ;
; i_CARRY_FLAG         ; i_CLK      ; 2.316 ; 2.769 ; Rise       ; i_CLK           ;
; i_NEGATIVE_FLAG      ; i_CLK      ; 1.993 ; 2.434 ; Rise       ; i_CLK           ;
; i_OVERFLOW_FLAG      ; i_CLK      ; 1.658 ; 2.074 ; Rise       ; i_CLK           ;
; i_PC_ADDRESS[*]      ; i_CLK      ; 2.543 ; 3.015 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[0]     ; i_CLK      ; 2.409 ; 2.657 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[1]     ; i_CLK      ; 2.483 ; 2.972 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[2]     ; i_CLK      ; 2.543 ; 2.817 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[3]     ; i_CLK      ; 2.121 ; 2.615 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[4]     ; i_CLK      ; 2.470 ; 2.746 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[5]     ; i_CLK      ; 2.431 ; 3.015 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[6]     ; i_CLK      ; 2.081 ; 2.338 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[7]     ; i_CLK      ; 1.662 ; 2.156 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[8]     ; i_CLK      ; 1.877 ; 2.127 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[9]     ; i_CLK      ; 1.204 ; 1.610 ; Rise       ; i_CLK           ;
; i_PC_INTERRUPT_set   ; i_CLK      ; 3.169 ; 3.918 ; Rise       ; i_CLK           ;
; i_PC_REG_ENABLE      ; i_CLK      ; 1.752 ; 2.170 ; Rise       ; i_CLK           ;
; i_SAVE_PC            ; i_CLK      ; 2.349 ; 2.792 ; Rise       ; i_CLK           ;
; i_ZERO_FLAG          ; i_CLK      ; 1.874 ; 2.292 ; Rise       ; i_CLK           ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; i_ADDRESS[*]         ; i_CLK      ; -0.398 ; -0.902 ; Rise       ; i_CLK           ;
;  i_ADDRESS[0]        ; i_CLK      ; -0.762 ; -1.414 ; Rise       ; i_CLK           ;
;  i_ADDRESS[1]        ; i_CLK      ; -0.398 ; -0.902 ; Rise       ; i_CLK           ;
;  i_ADDRESS[2]        ; i_CLK      ; -0.704 ; -1.289 ; Rise       ; i_CLK           ;
;  i_ADDRESS[3]        ; i_CLK      ; -0.676 ; -1.271 ; Rise       ; i_CLK           ;
;  i_ADDRESS[4]        ; i_CLK      ; -0.642 ; -1.240 ; Rise       ; i_CLK           ;
;  i_ADDRESS[5]        ; i_CLK      ; -0.678 ; -1.266 ; Rise       ; i_CLK           ;
;  i_ADDRESS[6]        ; i_CLK      ; -0.464 ; -1.027 ; Rise       ; i_CLK           ;
;  i_ADDRESS[7]        ; i_CLK      ; -0.645 ; -1.240 ; Rise       ; i_CLK           ;
;  i_ADDRESS[8]        ; i_CLK      ; -0.544 ; -1.103 ; Rise       ; i_CLK           ;
;  i_ADDRESS[9]        ; i_CLK      ; -0.519 ; -1.091 ; Rise       ; i_CLK           ;
; i_BRANCH_CONTROL[*]  ; i_CLK      ; 0.994  ; 0.820  ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[0] ; i_CLK      ; -0.525 ; -1.103 ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[1] ; i_CLK      ; 0.947  ; 0.791  ; Rise       ; i_CLK           ;
;  i_BRANCH_CONTROL[2] ; i_CLK      ; 0.994  ; 0.820  ; Rise       ; i_CLK           ;
; i_CARRY_FLAG         ; i_CLK      ; -1.008 ; -1.624 ; Rise       ; i_CLK           ;
; i_NEGATIVE_FLAG      ; i_CLK      ; -0.841 ; -1.450 ; Rise       ; i_CLK           ;
; i_OVERFLOW_FLAG      ; i_CLK      ; -0.655 ; -1.238 ; Rise       ; i_CLK           ;
; i_PC_ADDRESS[*]      ; i_CLK      ; -0.405 ; -0.916 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[0]     ; i_CLK      ; -0.529 ; -1.120 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[1]     ; i_CLK      ; -0.672 ; -1.279 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[2]     ; i_CLK      ; -0.677 ; -1.273 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[3]     ; i_CLK      ; -0.531 ; -1.112 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[4]     ; i_CLK      ; -0.709 ; -1.322 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[5]     ; i_CLK      ; -0.794 ; -1.429 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[6]     ; i_CLK      ; -0.555 ; -1.140 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[7]     ; i_CLK      ; -0.405 ; -0.916 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[8]     ; i_CLK      ; -0.487 ; -1.064 ; Rise       ; i_CLK           ;
;  i_PC_ADDRESS[9]     ; i_CLK      ; -0.435 ; -0.967 ; Rise       ; i_CLK           ;
; i_PC_INTERRUPT_set   ; i_CLK      ; -0.926 ; -1.573 ; Rise       ; i_CLK           ;
; i_PC_REG_ENABLE      ; i_CLK      ; -0.795 ; -1.362 ; Rise       ; i_CLK           ;
; i_SAVE_PC            ; i_CLK      ; -1.111 ; -1.732 ; Rise       ; i_CLK           ;
; i_ZERO_FLAG          ; i_CLK      ; -0.783 ; -1.406 ; Rise       ; i_CLK           ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_ADDRESS[*]       ; i_CLK      ; 7.332 ; 7.400 ; Rise       ; i_CLK           ;
;  o_ADDRESS[0]      ; i_CLK      ; 7.332 ; 7.400 ; Rise       ; i_CLK           ;
;  o_ADDRESS[1]      ; i_CLK      ; 5.703 ; 5.703 ; Rise       ; i_CLK           ;
;  o_ADDRESS[2]      ; i_CLK      ; 5.853 ; 5.823 ; Rise       ; i_CLK           ;
;  o_ADDRESS[3]      ; i_CLK      ; 5.838 ; 5.806 ; Rise       ; i_CLK           ;
;  o_ADDRESS[4]      ; i_CLK      ; 5.719 ; 5.717 ; Rise       ; i_CLK           ;
;  o_ADDRESS[5]      ; i_CLK      ; 6.236 ; 6.222 ; Rise       ; i_CLK           ;
;  o_ADDRESS[6]      ; i_CLK      ; 5.693 ; 5.690 ; Rise       ; i_CLK           ;
;  o_ADDRESS[7]      ; i_CLK      ; 6.231 ; 6.222 ; Rise       ; i_CLK           ;
;  o_ADDRESS[8]      ; i_CLK      ; 5.856 ; 5.818 ; Rise       ; i_CLK           ;
;  o_ADDRESS[9]      ; i_CLK      ; 6.040 ; 6.005 ; Rise       ; i_CLK           ;
; o_INTERRUPT_enable ; i_CLK      ; 5.598 ; 5.636 ; Rise       ; i_CLK           ;
; o_PC_LOAD          ; i_CLK      ; 5.983 ; 5.958 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_ADDRESS[*]       ; i_CLK      ; 3.299 ; 3.341 ; Rise       ; i_CLK           ;
;  o_ADDRESS[0]      ; i_CLK      ; 4.393 ; 4.551 ; Rise       ; i_CLK           ;
;  o_ADDRESS[1]      ; i_CLK      ; 3.305 ; 3.349 ; Rise       ; i_CLK           ;
;  o_ADDRESS[2]      ; i_CLK      ; 3.369 ; 3.423 ; Rise       ; i_CLK           ;
;  o_ADDRESS[3]      ; i_CLK      ; 3.363 ; 3.412 ; Rise       ; i_CLK           ;
;  o_ADDRESS[4]      ; i_CLK      ; 3.318 ; 3.361 ; Rise       ; i_CLK           ;
;  o_ADDRESS[5]      ; i_CLK      ; 3.594 ; 3.668 ; Rise       ; i_CLK           ;
;  o_ADDRESS[6]      ; i_CLK      ; 3.299 ; 3.341 ; Rise       ; i_CLK           ;
;  o_ADDRESS[7]      ; i_CLK      ; 3.600 ; 3.673 ; Rise       ; i_CLK           ;
;  o_ADDRESS[8]      ; i_CLK      ; 3.376 ; 3.421 ; Rise       ; i_CLK           ;
;  o_ADDRESS[9]      ; i_CLK      ; 3.466 ; 3.515 ; Rise       ; i_CLK           ;
; o_INTERRUPT_enable ; i_CLK      ; 3.314 ; 3.263 ; Rise       ; i_CLK           ;
; o_PC_LOAD          ; i_CLK      ; 3.438 ; 3.494 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_INTERRUPT_enable ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ADDRESS[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ADDRESS[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ADDRESS[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ADDRESS[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ADDRESS[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ADDRESS[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ADDRESS[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ADDRESS[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ADDRESS[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ADDRESS[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_PC_LOAD          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_BRANCH_CONTROL[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_BRANCH_CONTROL[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_BRANCH_CONTROL[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC_INTERRUPT_set      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CLK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ADDRESS[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ADDRESS[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ADDRESS[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ADDRESS[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ADDRESS[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ADDRESS[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ADDRESS[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ADDRESS[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ADDRESS[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ADDRESS[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CARRY_FLAG            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_OVERFLOW_FLAG         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ZERO_FLAG             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_NEGATIVE_FLAG         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC_ADDRESS[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC_REG_ENABLE         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_SAVE_PC               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC_ADDRESS[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC_ADDRESS[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC_ADDRESS[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC_ADDRESS[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC_ADDRESS[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC_ADDRESS[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC_ADDRESS[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC_ADDRESS[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC_ADDRESS[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_INTERRUPT_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_PC_LOAD          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_INTERRUPT_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_ADDRESS[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ADDRESS[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_PC_LOAD          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_CLK      ; i_CLK    ; 96       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_CLK      ; i_CLK    ; 96       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 30    ; 30   ;
; Unconstrained Input Port Paths  ; 178   ; 178  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Thu May 23 21:53:17 2019
Info: Command: quartus_sta branch_control -c branch_control
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'branch_control.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLK i_CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.098
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.098             -18.785 i_CLK 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.000 i_CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.857
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.857             -14.744 i_CLK 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.000 i_CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.189
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.189              -0.965 i_CLK 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.871 i_CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4638 megabytes
    Info: Processing ended: Thu May 23 21:53:19 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


