# 分层次的电路设计方法

名称关联法（端口多时建议使用）

```verilog
halfadder HA1(.B(B1),.S(S1),.C(D1),.A(A));
```

位置关联法

```verilog
halfadder HA1(B1),S1,.D1,.A);
```



## 模块实例化引用语句

```verilog
module_name instance_name (port_association);
```

## 模块引用注意事项

- 只能？，不能以循环方式嵌套模块，即不能再always语句内部引用子模块。

- 实例引用的子模块可以是

  - Verilog HDL设计文件
  - FPGA元件库中一个元件或元件功能块
  - 别的HDL语言设计的元件
  - IP核

- 两种端口关联方法不能混合使用

- 输入输出端口的数据类型

  <img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20220919194046282.png" alt="image-20220919194046282" style="zoom: 33%;" />

  

  

  

  