<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate">
      <a name="size" val="70"/>
    </tool>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(260,160)" to="(310,160)"/>
    <wire from="(140,200)" to="(180,200)"/>
    <wire from="(150,170)" to="(150,290)"/>
    <wire from="(150,290)" to="(190,290)"/>
    <wire from="(310,240)" to="(310,280)"/>
    <wire from="(160,240)" to="(190,240)"/>
    <wire from="(140,200)" to="(140,260)"/>
    <wire from="(400,220)" to="(430,220)"/>
    <wire from="(90,200)" to="(140,200)"/>
    <wire from="(160,140)" to="(190,140)"/>
    <wire from="(310,240)" to="(330,240)"/>
    <wire from="(160,140)" to="(160,240)"/>
    <wire from="(180,200)" to="(180,210)"/>
    <wire from="(90,140)" to="(160,140)"/>
    <wire from="(460,220)" to="(500,220)"/>
    <wire from="(260,220)" to="(330,220)"/>
    <wire from="(260,280)" to="(310,280)"/>
    <wire from="(140,260)" to="(190,260)"/>
    <wire from="(90,170)" to="(150,170)"/>
    <wire from="(150,170)" to="(190,170)"/>
    <wire from="(310,200)" to="(330,200)"/>
    <wire from="(310,160)" to="(310,200)"/>
    <wire from="(180,210)" to="(190,210)"/>
    <comp lib="1" loc="(260,220)" name="XNOR Gate"/>
    <comp lib="6" loc="(502,282)" name="Text">
      <a name="text" val="saida 1 = diferentes"/>
    </comp>
    <comp lib="0" loc="(90,170)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(138,36)" name="Text">
      <a name="text" val="Nome: Tiago Matta Machado Zaidan"/>
    </comp>
    <comp lib="0" loc="(90,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(460,220)" name="NOT Gate"/>
    <comp lib="1" loc="(260,280)" name="XNOR Gate"/>
    <comp lib="1" loc="(400,220)" name="AND Gate">
      <a name="size" val="70"/>
    </comp>
    <comp lib="6" loc="(90,63)" name="Text">
      <a name="text" val="Matricula: 451620"/>
    </comp>
    <comp lib="6" loc="(80,89)" name="Text">
      <a name="text" val="Exemplo0024"/>
    </comp>
    <comp lib="6" loc="(494,307)" name="Text">
      <a name="text" val="saida 0 = iguais"/>
    </comp>
    <comp lib="0" loc="(90,140)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(500,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(260,160)" name="XNOR Gate"/>
  </circuit>
</project>
