# Diseño Digital para FPGAs, con herramientas libres

TODO  
Why libre?  
Por donde íbamos? --> Retomar artículos sobre el tema  
--> convirtiendo hw en sw  
--> Hispalinux  
--> JCRA barcelona  

## Índice
* [[Inicio|Home]]
* [[Capítulo 0: you are leaving the privative sector]]
* [[Capítulo 1: ¡Hola mundo! Setbit]]
* [[Capítulo 2: De un bit a datos. Fport]]
* [[Capítulo 3: Puerta NOT. Inv]]
* [[Capítulo 4: Contador de 26 bits]]
* [[Capítulo 5: Prescaler de N bits]]
* [[Capítulo 6: Multiples prescalers]]
* [[Capítulo 7: Contador de 4 bits con prescaler]]
* [[Capítulo 8: registro de 4 bits]]
* [[Capítulo 9: Inicializador]]
* [[Capítulo 10: Registro de desplazamiento]]

## Repo

[Repositorio con el código verilog](https://github.com/Obijuan/open-fpga-verilog-tutorial)

## Autor
[Juan González Gómez](http://obijuan.github.io/) (Obijuan)

## Licencia
<img src="https://github.com/Obijuan/open-fpga-verilog-tutorial/raw/master/tutorial/T00-Intro/images/bq-logo-cc-sa-small-150px.png">

Licensed under a  [Creative Commons Attribution-ShareAlike 4.0 International License](http://creativecommons.org/licenses/by-sa/4.0/)

## FAQs