#### 今日任务

1. 完成1个测试的debug工作! 应该还是load指令有问题



当前bug: 跑add 测试时候, 发现数据段内容似乎没有存入内存,跑sum这样没有数据段内容的测试就能正确通过, 用objdump看了elf文件, 这里的d70 数据区是有值的, 但是用C语言去打印d70的值有问题

解决:  应该只有一个Ram, 指令段和数据段分别存放在Ram的不同位置, 看elf文件就能明白 -D选项可以打印全部内容, 所以删除数据Ram这个大数组即可



```
reg 10 a0 different at pc = [0x        8000008c], right=[0x               0], wrong=[0x       100000000]  cyc= 234

add:
0000000080000030 <main>:
    80000030:	fc010113          	addi	sp,sp,-64
    80000034:	01513423          	sd	s5,8(sp)
    80000038:	01613023          	sd	s6,0(sp)
    8000003c:	00001a97          	auipc	s5,0x1
    80000040:	d54a8a93          	addi	s5,s5,-684 # 80000d90 <ans>
    80000044:	00001b17          	auipc	s6,0x1
    80000048:	d2cb0b13          	addi	s6,s6,-724 # 80000d70 <test_data>
    8000004c:	01313c23          	sd	s3,24(sp)
    80000050:	01413823          	sd	s4,16(sp)
    80000054:	02113c23          	sd	ra,56(sp)
    80000058:	02813823          	sd	s0,48(sp)
    8000005c:	02913423          	sd	s1,40(sp)
    80000060:	03213023          	sd	s2,32(sp)
    80000064:	000a8993          	mv	s3,s5
    80000068:	000b0a13          	mv	s4,s6
    8000006c:	000a2903          	lw	s2,0(s4)
    80000070:	000a8493          	mv	s1,s5
    80000074:	000b0413          	mv	s0,s6
    80000078:	00042503          	lw	a0,0(s0)
    8000007c:	0004a783          	lw	a5,0(s1)
    80000080:	00440413          	addi	s0,s0,4
    80000084:	0125053b          	addw	a0,a0,s2
    // a0 = 0xffffffff80000000 = 0x000000007fffffff + 1
    // 我的结果可能为 0x 0000 80000
    80000088:	40f50533          	sub	a0,a0,a5 cyc=232
    // a0 = 0xffffffff80000000 - 0xffffffff80000000 = 0
    8000008c:	00153513          	seqz	a0,a0
    // a0 = 0
    80000090:	f81ff0ef          	jal	ra,80000010 <nemu_assert>

addw rd, rs1, rs2 
	x[rd] = sext( (x[rs1] + x[rs2])[31:0]  )
加字(Add Word). R-type, RV64I.把寄存器 x[rs2]加到寄存器 x[rs1]上，将结果截断为 32 位，把符号位扩展的结果写入 x[rd]。
忽略算术溢出

seqz rd, rs1 
	x[rd] = (x[rs1] == 0)
等于 0 则置位(Set if Equal to Zero). 伪指令, 如果 x[rs1]等于 0，向 x[rd]写入 1，否则写入 0。实际被扩展为 sltiu rd, rs1, 1。

sltiu rd, rs1, immediate 
	x[rd] = (x[rs1] <𝑢 sext(immediate))
无符号小于立即数则置位,比较 x[rs1]和有符号扩展的 immediate，比较时视为无符号数。如果 x[rs1]更小，向 x[rd]写入1，否则写入 0。
```



```
bit:
right pc = [0x        8000006c], wrong pc = [0x        8000008c]  cyc = 219

000000008000004c <setbit>:
    8000004c:	4035d793          	srai	a5,a1,0x3
    80000050:	ff010113          	addi	sp,sp,-16
    80000054:	00f50533          	add	a0,a0,a5
    80000058:	00a13423          	sd	a0,8(sp)
    8000005c:	0075f793          	andi	a5,a1,7
    80000060:	00100593          	li	a1,1
    80000064:	00f595bb          	sllw	a1,a1,a5
    80000068:	00813783          	ld	a5,8(sp)
    8000006c:	02061063          	bnez	a2,8000008c <setbit+0x40>	// a2 != 0, j 8c
    80000070:	0007c783          	lbu	a5,0(a5)
    80000074:	fff5c593          	not	a1,a1
    80000078:	00f5f5b3          	and	a1,a1,a5
    8000007c:	00813783          	ld	a5,8(sp)
    80000080:	00b78023          	sb	a1,0(a5)
    80000084:	01010113          	addi	sp,sp,16
    80000088:	00008067          	ret
    8000008c:	0007c783          	lbu	a5,0(a5)
    80000090:	00f5e5b3          	or	a1,a1,a5
    80000094:	00813783          	ld	a5,8(sp)
    80000098:	0ff5f593          	andi	a1,a1,255
    8000009c:	00b78023          	sb	a1,0(a5)
    800000a0:	01010113          	addi	sp,sp,16
    800000a4:	00008067          	ret
```



成功修复bug:

就是按照mips有延迟槽挺好弄, 但riscv没有延迟槽, 对于转移指令, 我之前处理方法是, 让它的下一条指令进入dec时候刷新ds_valid = 0, 这样就变成nop指令了,  但是如果转移指令前面有load指令, 也会让转移指令阻塞在dec, 然后转移指令就直接被刷新掉了

```scala
  when(dec_reflush && ds_ready_go){
    ds_valid := false.B   // 如果exe有load指令, 还要等下一拍才刷新, 要保证下一拍能走才能刷新
  }.elsewhen(ds_allowin) {
    ds_valid := fs_to_ds_valid
  }
```



