

================================================================
== Vivado HLS Report for 'conv_2'
================================================================
* Date:           Mon Aug  5 20:09:23 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        cnn
* Solution:       mp_2_fp3_ap_d1_r2
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    16.781|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  9900|  9900|  9900|  9900|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+
        |                                  |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |             Loop Name            |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+
        |- Row_Loop_Col_Loop_Filter2_Loop  |  9898|  9898|       224|          5|          1|  1936|    yes   |
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      1|       -|      -|    -|
|Expression       |        -|      0|       0|    491|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|     55|    3971|   8192|    -|
|Memory           |        0|      -|    1760|    440|    -|
|Multiplexer      |        -|      -|       -|   1940|    -|
|Register         |        0|      -|    9007|   2376|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|     56|   14738|  13439|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|     25|      13|     25|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |cnn_fadd_32ns_32ncud_U19  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U20  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U21  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U22  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U23  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U24  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U25  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U26  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U27  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U28  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U29  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fcmp_32ns_32neOg_U41  |cnn_fcmp_32ns_32neOg  |        0|      0|   66|  239|    0|
    |cnn_fmul_32ns_32ndEe_U30  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U31  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U32  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U33  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U34  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U35  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U36  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U37  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U38  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U39  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U40  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                     |                      |        0|     55| 3971| 8192|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |cnn_mac_muladd_5n7jG_U42  |cnn_mac_muladd_5n7jG  | i0 + i1 * i2 |
    +--------------------------+----------------------+--------------+

    * Memory: 
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |         Memory         |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |conv_2_bias_U           |conv_2_conv_2_bias    |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_1_5_U  |conv_2_conv_2_wei0iy  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_2_0_U  |conv_2_conv_2_wei1iI  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_2_1_U  |conv_2_conv_2_wei2iS  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_2_2_U  |conv_2_conv_2_wei3i2  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_2_3_U  |conv_2_conv_2_wei4jc  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_2_4_U  |conv_2_conv_2_wei5jm  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_2_5_U  |conv_2_conv_2_wei6jw  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_0_3_U  |conv_2_conv_2_weiAem  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_0_4_U  |conv_2_conv_2_weiBew  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_0_5_U  |conv_2_conv_2_weiCeG  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_1_0_U  |conv_2_conv_2_weiDeQ  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_1_1_U  |conv_2_conv_2_weiEe0  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_1_2_U  |conv_2_conv_2_weiFfa  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_1_3_U  |conv_2_conv_2_weiGfk  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_1_4_U  |conv_2_conv_2_weiHfu  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_1_5_U  |conv_2_conv_2_weiIfE  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_2_0_U  |conv_2_conv_2_weiJfO  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_2_1_U  |conv_2_conv_2_weiKfY  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_2_2_U  |conv_2_conv_2_weiLf8  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_2_3_U  |conv_2_conv_2_weiMgi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_2_4_U  |conv_2_conv_2_weiNgs  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_2_5_U  |conv_2_conv_2_weiOgC  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_0_0_U  |conv_2_conv_2_weiPgM  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_0_1_U  |conv_2_conv_2_weiQgW  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_0_2_U  |conv_2_conv_2_weiRg6  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_0_3_U  |conv_2_conv_2_weiShg  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_0_4_U  |conv_2_conv_2_weiThq  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_0_5_U  |conv_2_conv_2_weiUhA  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_1_0_U  |conv_2_conv_2_weiVhK  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_1_1_U  |conv_2_conv_2_weiWhU  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_1_2_U  |conv_2_conv_2_weiXh4  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_1_3_U  |conv_2_conv_2_weiYie  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_1_4_U  |conv_2_conv_2_weiZio  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_0_0_U  |conv_2_conv_2_weifYi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_0_1_U  |conv_2_conv_2_weig8j  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_0_2_U  |conv_2_conv_2_weihbi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_0_3_U  |conv_2_conv_2_weiibs  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_0_4_U  |conv_2_conv_2_weijbC  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_0_5_U  |conv_2_conv_2_weikbM  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_1_0_U  |conv_2_conv_2_weilbW  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_1_1_U  |conv_2_conv_2_weimb6  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_1_2_U  |conv_2_conv_2_weincg  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_1_3_U  |conv_2_conv_2_weiocq  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_1_4_U  |conv_2_conv_2_weipcA  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_1_5_U  |conv_2_conv_2_weiqcK  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_2_0_U  |conv_2_conv_2_weircU  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_2_1_U  |conv_2_conv_2_weisc4  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_2_2_U  |conv_2_conv_2_weitde  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_2_3_U  |conv_2_conv_2_weiudo  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_2_4_U  |conv_2_conv_2_weivdy  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_2_5_U  |conv_2_conv_2_weiwdI  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_0_0_U  |conv_2_conv_2_weixdS  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_0_1_U  |conv_2_conv_2_weiyd2  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_0_2_U  |conv_2_conv_2_weizec  |        0|  32|   8|    0|    16|   32|     1|          512|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total                   |                      |        0|1760| 440|    0|   880| 1760|    55|        28160|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+-------+---+----+------------+------------+
    |mul_ln26_1_fu_2047_p2     |     *    |      0|  0|  13|           4|           4|
    |mul_ln26_2_fu_2089_p2     |     *    |      0|  0|  13|           4|           4|
    |mul_ln26_fu_1802_p2       |     *    |      0|  0|  13|           4|           4|
    |add_ln11_fu_2038_p2       |     +    |      0|  0|  15|           9|           1|
    |add_ln26_10_fu_2114_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_11_fu_1966_p2    |     +    |      0|  0|  13|           2|           4|
    |add_ln26_12_fu_2071_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_13_fu_2119_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_14_fu_2133_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_1_fu_1758_p2     |     +    |      0|  0|  13|           4|           2|
    |add_ln26_3_fu_1884_p2     |     +    |      0|  0|  13|           1|           4|
    |add_ln26_4_fu_1916_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_5_fu_2053_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_6_fu_2095_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_7_fu_1932_p2     |     +    |      0|  0|  13|           2|           4|
    |add_ln26_8_fu_1950_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_9_fu_2100_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_fu_1808_p2       |     +    |      0|  0|  13|           2|           4|
    |add_ln35_2_fu_2196_p2     |     +    |      0|  0|  12|          12|          12|
    |add_ln35_fu_1830_p2       |     +    |      0|  0|  13|           4|           4|
    |add_ln8_fu_1770_p2        |     +    |      0|  0|  13|          11|           1|
    |c_fu_1752_p2              |     +    |      0|  0|  13|           4|           1|
    |f_fu_2165_p2              |     +    |      0|  0|  15|           5|           1|
    |r_fu_1746_p2              |     +    |      0|  0|  13|           4|           1|
    |and_ln34_fu_2244_p2       |    and   |      0|  0|   2|           1|           1|
    |and_ln35_fu_1878_p2       |    and   |      0|  0|   2|           1|           1|
    |icmp_ln11_fu_1776_p2      |   icmp   |      0|  0|  13|           9|           8|
    |icmp_ln14_fu_1872_p2      |   icmp   |      0|  0|  11|           5|           6|
    |icmp_ln34_1_fu_2232_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln34_fu_2226_p2      |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln8_fu_1764_p2       |   icmp   |      0|  0|  13|          11|           8|
    |or_ln34_fu_2238_p2        |    or    |      0|  0|   2|           1|           1|
    |or_ln35_fu_1890_p2        |    or    |      0|  0|   2|           1|           1|
    |select_ln11_fu_2170_p3    |  select  |      0|  0|   9|           1|           1|
    |select_ln35_1_fu_1790_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_2_fu_1814_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_3_fu_1822_p3  |  select  |      0|  0|   2|           1|           2|
    |select_ln35_4_fu_1850_p3  |  select  |      0|  0|   4|           1|           1|
    |select_ln35_5_fu_1858_p3  |  select  |      0|  0|   4|           1|           2|
    |select_ln35_6_fu_1896_p3  |  select  |      0|  0|   5|           1|           1|
    |select_ln35_7_fu_1904_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_8_fu_1938_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_9_fu_1972_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_fu_1782_p3    |  select  |      0|  0|   4|           1|           1|
    |w_sum_1_fu_2250_p3        |  select  |      0|  0|  32|           1|          32|
    |ap_enable_pp0             |    xor   |      0|  0|   2|           1|           2|
    |xor_ln35_fu_1866_p2       |    xor   |      0|  0|   2|           1|           2|
    +--------------------------+----------+-------+---+----+------------+------------+
    |Total                     |          |      0|  0| 491|         218|         216|
    +--------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------------------------+----+-----------+-----+-----------+
    |                    Name                    | LUT| Input Size| Bits| Total Bits|
    +--------------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                                   |  41|          8|    1|          8|
    |ap_enable_reg_pp0_iter44                    |   9|          2|    1|          2|
    |ap_phi_mux_c_0_phi_fu_1468_p4               |   9|          2|    4|          8|
    |ap_phi_mux_f_0_phi_fu_1479_p4               |   9|          2|    5|         10|
    |ap_phi_mux_indvar_flatten75_phi_fu_1435_p4  |   9|          2|   11|         22|
    |ap_phi_mux_indvar_flatten_phi_fu_1457_p4    |   9|          2|    9|         18|
    |ap_phi_mux_r_0_phi_fu_1446_p4               |   9|          2|    4|          8|
    |c_0_reg_1464                                |   9|          2|    4|          8|
    |f_0_reg_1475                                |   9|          2|    5|         10|
    |grp_fu_1486_p0                              |  33|          6|   32|        192|
    |grp_fu_1486_p1                              |  33|          6|   32|        192|
    |grp_fu_1491_p0                              |  33|          6|   32|        192|
    |grp_fu_1491_p1                              |  33|          6|   32|        192|
    |grp_fu_1495_p0                              |  33|          6|   32|        192|
    |grp_fu_1495_p1                              |  33|          6|   32|        192|
    |grp_fu_1499_p0                              |  33|          6|   32|        192|
    |grp_fu_1499_p1                              |  33|          6|   32|        192|
    |grp_fu_1503_p0                              |  33|          6|   32|        192|
    |grp_fu_1503_p1                              |  33|          6|   32|        192|
    |grp_fu_1507_p0                              |  33|          6|   32|        192|
    |grp_fu_1507_p1                              |  33|          6|   32|        192|
    |grp_fu_1511_p0                              |  33|          6|   32|        192|
    |grp_fu_1511_p1                              |  33|          6|   32|        192|
    |grp_fu_1515_p0                              |  33|          6|   32|        192|
    |grp_fu_1515_p1                              |  33|          6|   32|        192|
    |grp_fu_1519_p0                              |  33|          6|   32|        192|
    |grp_fu_1519_p1                              |  33|          6|   32|        192|
    |grp_fu_1523_p0                              |  33|          6|   32|        192|
    |grp_fu_1523_p1                              |  33|          6|   32|        192|
    |grp_fu_1527_p0                              |  33|          6|   32|        192|
    |grp_fu_1527_p1                              |  33|          6|   32|        192|
    |grp_fu_1531_p0                              |  33|          6|   32|        192|
    |grp_fu_1531_p1                              |  33|          6|   32|        192|
    |grp_fu_1537_p0                              |  33|          6|   32|        192|
    |grp_fu_1537_p1                              |  33|          6|   32|        192|
    |grp_fu_1543_p0                              |  33|          6|   32|        192|
    |grp_fu_1543_p1                              |  33|          6|   32|        192|
    |grp_fu_1549_p0                              |  33|          6|   32|        192|
    |grp_fu_1549_p1                              |  33|          6|   32|        192|
    |grp_fu_1555_p0                              |  33|          6|   32|        192|
    |grp_fu_1555_p1                              |  33|          6|   32|        192|
    |grp_fu_1561_p0                              |  33|          6|   32|        192|
    |grp_fu_1561_p1                              |  33|          6|   32|        192|
    |grp_fu_1567_p0                              |  33|          6|   32|        192|
    |grp_fu_1567_p1                              |  33|          6|   32|        192|
    |grp_fu_1573_p0                              |  33|          6|   32|        192|
    |grp_fu_1573_p1                              |  33|          6|   32|        192|
    |grp_fu_1579_p0                              |  33|          6|   32|        192|
    |grp_fu_1579_p1                              |  33|          6|   32|        192|
    |grp_fu_1585_p0                              |  33|          6|   32|        192|
    |grp_fu_1585_p1                              |  33|          6|   32|        192|
    |grp_fu_1591_p0                              |  27|          5|   32|        160|
    |grp_fu_1591_p1                              |  27|          5|   32|        160|
    |indvar_flatten75_reg_1431                   |   9|          2|   11|         22|
    |indvar_flatten_reg_1453                     |   9|          2|    9|         18|
    |max_pool_1_out_0_address0                   |  33|          6|    8|         48|
    |max_pool_1_out_0_address1                   |  27|          5|    8|         40|
    |max_pool_1_out_1_address0                   |  33|          6|    8|         48|
    |max_pool_1_out_1_address1                   |  27|          5|    8|         40|
    |max_pool_1_out_2_address0                   |  33|          6|    8|         48|
    |max_pool_1_out_2_address1                   |  27|          5|    8|         40|
    |max_pool_1_out_3_address0                   |  33|          6|    8|         48|
    |max_pool_1_out_3_address1                   |  27|          5|    8|         40|
    |max_pool_1_out_4_address0                   |  33|          6|    8|         48|
    |max_pool_1_out_4_address1                   |  27|          5|    8|         40|
    |max_pool_1_out_5_address0                   |  33|          6|    8|         48|
    |max_pool_1_out_5_address1                   |  27|          5|    8|         40|
    |r_0_reg_1442                                |   9|          2|    4|          8|
    +--------------------------------------------+----+-----------+-----+-----------+
    |Total                                       |1940|        358| 1572|       9054|
    +--------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +---------------------------------+----+----+-----+-----------+
    |               Name              | FF | LUT| Bits| Const Bits|
    +---------------------------------+----+----+-----+-----------+
    |add_ln11_reg_2676                |   9|   0|    9|          0|
    |add_ln26_10_reg_3033             |   8|   0|    8|          0|
    |add_ln26_14_reg_3068             |   8|   0|    8|          0|
    |add_ln26_6_reg_3023              |   8|   0|    8|          0|
    |add_ln35_reg_2298                |   4|   0|    4|          0|
    |add_ln8_reg_2273                 |  11|   0|   11|          0|
    |ap_CS_fsm                        |   7|   0|    7|          0|
    |ap_enable_reg_pp0_iter0          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter16         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter17         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter18         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter19         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter20         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter21         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter22         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter23         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter24         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter25         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter26         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter27         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter28         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter29         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter30         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter31         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter32         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter33         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter34         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter35         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter36         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter37         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter38         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter39         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter40         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter41         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter42         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter43         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter44         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9          |   1|   0|    1|          0|
    |c_0_reg_1464                     |   4|   0|    4|          0|
    |conv_2_bias_load_reg_3748        |  32|   0|   32|          0|
    |conv_2_weights_0_1_5_2_reg_2808  |  32|   0|   32|          0|
    |conv_2_weights_0_2_0_2_reg_2813  |  32|   0|   32|          0|
    |conv_2_weights_0_2_1_2_reg_2818  |  32|   0|   32|          0|
    |conv_2_weights_0_2_2_2_reg_2823  |  32|   0|   32|          0|
    |conv_2_weights_0_2_3_2_reg_2828  |  32|   0|   32|          0|
    |conv_2_weights_0_2_4_2_reg_2833  |  32|   0|   32|          0|
    |conv_2_weights_0_2_5_2_reg_2838  |  32|   0|   32|          0|
    |conv_2_weights_1_0_0_2_reg_2843  |  32|   0|   32|          0|
    |conv_2_weights_1_0_1_2_reg_2848  |  32|   0|   32|          0|
    |conv_2_weights_1_0_2_2_reg_2853  |  32|   0|   32|          0|
    |conv_2_weights_1_0_3_2_reg_2858  |  32|   0|   32|          0|
    |conv_2_weights_1_0_4_2_reg_2863  |  32|   0|   32|          0|
    |conv_2_weights_1_0_5_2_reg_2868  |  32|   0|   32|          0|
    |conv_2_weights_1_1_0_2_reg_2873  |  32|   0|   32|          0|
    |conv_2_weights_1_1_1_2_reg_2878  |  32|   0|   32|          0|
    |conv_2_weights_1_1_2_2_reg_2883  |  32|   0|   32|          0|
    |conv_2_weights_1_1_3_2_reg_2888  |  32|   0|   32|          0|
    |conv_2_weights_1_1_4_2_reg_2893  |  32|   0|   32|          0|
    |conv_2_weights_1_1_5_2_reg_2898  |  32|   0|   32|          0|
    |conv_2_weights_1_2_0_2_reg_2903  |  32|   0|   32|          0|
    |conv_2_weights_1_2_1_2_reg_2908  |  32|   0|   32|          0|
    |conv_2_weights_1_2_2_2_reg_2913  |  32|   0|   32|          0|
    |conv_2_weights_1_2_3_2_reg_2918  |  32|   0|   32|          0|
    |conv_2_weights_1_2_4_2_reg_2923  |  32|   0|   32|          0|
    |conv_2_weights_1_2_5_2_reg_2928  |  32|   0|   32|          0|
    |conv_2_weights_2_0_0_2_reg_2933  |  32|   0|   32|          0|
    |conv_2_weights_2_0_1_2_reg_2938  |  32|   0|   32|          0|
    |conv_2_weights_2_0_2_2_reg_2943  |  32|   0|   32|          0|
    |conv_2_weights_2_0_3_2_reg_2948  |  32|   0|   32|          0|
    |conv_2_weights_2_0_4_2_reg_2953  |  32|   0|   32|          0|
    |conv_2_weights_2_0_5_2_reg_2958  |  32|   0|   32|          0|
    |conv_2_weights_2_1_0_2_reg_2963  |  32|   0|   32|          0|
    |conv_2_weights_2_1_1_2_reg_2968  |  32|   0|   32|          0|
    |conv_2_weights_2_1_2_2_reg_2973  |  32|   0|   32|          0|
    |conv_2_weights_2_1_3_2_reg_2978  |  32|   0|   32|          0|
    |conv_2_weights_2_1_4_2_reg_2983  |  32|   0|   32|          0|
    |conv_2_weights_2_1_5_2_reg_2988  |  32|   0|   32|          0|
    |conv_2_weights_2_2_0_2_reg_2993  |  32|   0|   32|          0|
    |conv_2_weights_2_2_1_2_reg_2998  |  32|   0|   32|          0|
    |conv_2_weights_2_2_2_2_reg_3003  |  32|   0|   32|          0|
    |conv_2_weights_2_2_3_2_reg_3008  |  32|   0|   32|          0|
    |conv_2_weights_2_2_4_2_reg_3013  |  32|   0|   32|          0|
    |conv_2_weights_2_2_5_2_reg_3018  |  32|   0|   32|          0|
    |f_0_reg_1475                     |   5|   0|    5|          0|
    |f_reg_3363                       |   5|   0|    5|          0|
    |icmp_ln11_reg_2278               |   1|   0|    1|          0|
    |icmp_ln8_reg_2269                |   1|   0|    1|          0|
    |indvar_flatten75_reg_1431        |  11|   0|   11|          0|
    |indvar_flatten_reg_1453          |   9|   0|    9|          0|
    |max_pool_1_out_3_loa_7_reg_3358  |  32|   0|   32|          0|
    |max_pool_1_out_4_loa_5_reg_3268  |  32|   0|   32|          0|
    |mul_ln26_1_reg_2681              |   8|   0|    8|          0|
    |mul_ln26_reg_2288                |   8|   0|    8|          0|
    |r_0_reg_1442                     |   4|   0|    4|          0|
    |reg_1706                         |  32|   0|   32|          0|
    |reg_1714                         |  32|   0|   32|          0|
    |reg_1721                         |  32|   0|   32|          0|
    |reg_1728                         |  32|   0|   32|          0|
    |reg_1734                         |  32|   0|   32|          0|
    |reg_1740                         |  32|   0|   32|          0|
    |select_ln11_reg_3368             |   9|   0|    9|          0|
    |select_ln35_1_reg_2283           |   4|   0|    4|          0|
    |select_ln35_2_reg_2293           |   4|   0|    4|          0|
    |select_ln35_6_reg_2312           |   5|   0|    5|          0|
    |select_ln35_7_reg_2318           |   4|   0|    4|          0|
    |select_ln35_9_reg_2396           |   4|   0|    4|          0|
    |tmp_0_0_1_reg_3103               |  32|   0|   32|          0|
    |tmp_0_0_2_reg_3108               |  32|   0|   32|          0|
    |tmp_0_0_3_reg_3113               |  32|   0|   32|          0|
    |tmp_0_0_4_reg_3118               |  32|   0|   32|          0|
    |tmp_0_0_5_reg_3123               |  32|   0|   32|          0|
    |tmp_0_1_1_reg_3133               |  32|   0|   32|          0|
    |tmp_0_1_2_reg_3138               |  32|   0|   32|          0|
    |tmp_0_1_3_reg_3143               |  32|   0|   32|          0|
    |tmp_0_1_4_reg_3148               |  32|   0|   32|          0|
    |tmp_0_1_5_reg_3213               |  32|   0|   32|          0|
    |tmp_0_1_reg_3128                 |  32|   0|   32|          0|
    |tmp_0_2_1_reg_3223               |  32|   0|   32|          0|
    |tmp_0_2_2_reg_3228               |  32|   0|   32|          0|
    |tmp_0_2_3_reg_3233               |  32|   0|   32|          0|
    |tmp_0_2_4_reg_3238               |  32|   0|   32|          0|
    |tmp_0_2_5_reg_3243               |  32|   0|   32|          0|
    |tmp_0_2_reg_3218                 |  32|   0|   32|          0|
    |tmp_15_reg_2307                  |   3|   0|    3|          0|
    |tmp_1_0_1_reg_3253               |  32|   0|   32|          0|
    |tmp_1_0_2_reg_3258               |  32|   0|   32|          0|
    |tmp_1_0_3_reg_3263               |  32|   0|   32|          0|
    |tmp_1_0_4_reg_3303               |  32|   0|   32|          0|
    |tmp_1_0_5_reg_3308               |  32|   0|   32|          0|
    |tmp_1_1_1_reg_3318               |  32|   0|   32|          0|
    |tmp_1_1_2_reg_3323               |  32|   0|   32|          0|
    |tmp_1_1_3_reg_3328               |  32|   0|   32|          0|
    |tmp_1_1_4_reg_3333               |  32|   0|   32|          0|
    |tmp_1_1_5_reg_3338               |  32|   0|   32|          0|
    |tmp_1_1_reg_3313                 |  32|   0|   32|          0|
    |tmp_1_2_1_reg_3348               |  32|   0|   32|          0|
    |tmp_1_2_2_reg_3353               |  32|   0|   32|          0|
    |tmp_1_2_3_reg_3373               |  32|   0|   32|          0|
    |tmp_1_2_4_reg_3378               |  32|   0|   32|          0|
    |tmp_1_2_5_reg_3383               |  32|   0|   32|          0|
    |tmp_1_2_reg_3343                 |  32|   0|   32|          0|
    |tmp_1_reg_3248                   |  32|   0|   32|          0|
    |tmp_2_0_1_reg_3393               |  32|   0|   32|          0|
    |tmp_2_0_2_reg_3398               |  32|   0|   32|          0|
    |tmp_2_0_3_reg_3403               |  32|   0|   32|          0|
    |tmp_2_0_4_reg_3408               |  32|   0|   32|          0|
    |tmp_2_0_5_reg_3413               |  32|   0|   32|          0|
    |tmp_2_1_1_reg_3423               |  32|   0|   32|          0|
    |tmp_2_1_2_reg_3433               |  32|   0|   32|          0|
    |tmp_2_1_3_reg_3438               |  32|   0|   32|          0|
    |tmp_2_1_4_reg_3443               |  32|   0|   32|          0|
    |tmp_2_1_5_reg_3448               |  32|   0|   32|          0|
    |tmp_2_1_reg_3418                 |  32|   0|   32|          0|
    |tmp_2_24_reg_3388                |  32|   0|   32|          0|
    |tmp_2_2_1_reg_3458               |  32|   0|   32|          0|
    |tmp_2_2_2_reg_3463               |  32|   0|   32|          0|
    |tmp_2_2_3_reg_3468               |  32|   0|   32|          0|
    |tmp_2_2_4_reg_3473               |  32|   0|   32|          0|
    |tmp_2_2_5_reg_3478               |  32|   0|   32|          0|
    |tmp_2_2_reg_3453                 |  32|   0|   32|          0|
    |tmp_3_reg_3098                   |  32|   0|   32|          0|
    |trunc_ln35_reg_2303              |   1|   0|    1|          0|
    |w_sum_3_0_0_1_reg_3483           |  32|   0|   32|          0|
    |w_sum_3_0_0_2_reg_3488           |  32|   0|   32|          0|
    |w_sum_3_0_0_3_reg_3493           |  32|   0|   32|          0|
    |w_sum_3_0_0_4_reg_3498           |  32|   0|   32|          0|
    |w_sum_3_0_0_5_reg_3503           |  32|   0|   32|          0|
    |w_sum_3_0_1_1_reg_3513           |  32|   0|   32|          0|
    |w_sum_3_0_1_2_reg_3518           |  32|   0|   32|          0|
    |w_sum_3_0_1_3_reg_3523           |  32|   0|   32|          0|
    |w_sum_3_0_1_4_reg_3528           |  32|   0|   32|          0|
    |w_sum_3_0_1_5_reg_3533           |  32|   0|   32|          0|
    |w_sum_3_0_1_reg_3508             |  32|   0|   32|          0|
    |w_sum_3_0_2_1_reg_3543           |  32|   0|   32|          0|
    |w_sum_3_0_2_2_reg_3548           |  32|   0|   32|          0|
    |w_sum_3_0_2_3_reg_3553           |  32|   0|   32|          0|
    |w_sum_3_0_2_4_reg_3558           |  32|   0|   32|          0|
    |w_sum_3_0_2_5_reg_3563           |  32|   0|   32|          0|
    |w_sum_3_0_2_reg_3538             |  32|   0|   32|          0|
    |w_sum_3_1_0_1_reg_3573           |  32|   0|   32|          0|
    |w_sum_3_1_0_2_reg_3578           |  32|   0|   32|          0|
    |w_sum_3_1_0_3_reg_3583           |  32|   0|   32|          0|
    |w_sum_3_1_0_4_reg_3588           |  32|   0|   32|          0|
    |w_sum_3_1_0_5_reg_3593           |  32|   0|   32|          0|
    |w_sum_3_1_1_1_reg_3603           |  32|   0|   32|          0|
    |w_sum_3_1_1_2_reg_3608           |  32|   0|   32|          0|
    |w_sum_3_1_1_3_reg_3613           |  32|   0|   32|          0|
    |w_sum_3_1_1_4_reg_3618           |  32|   0|   32|          0|
    |w_sum_3_1_1_5_reg_3623           |  32|   0|   32|          0|
    |w_sum_3_1_1_reg_3598             |  32|   0|   32|          0|
    |w_sum_3_1_2_1_reg_3633           |  32|   0|   32|          0|
    |w_sum_3_1_2_2_reg_3638           |  32|   0|   32|          0|
    |w_sum_3_1_2_3_reg_3643           |  32|   0|   32|          0|
    |w_sum_3_1_2_4_reg_3648           |  32|   0|   32|          0|
    |w_sum_3_1_2_5_reg_3653           |  32|   0|   32|          0|
    |w_sum_3_1_2_reg_3628             |  32|   0|   32|          0|
    |w_sum_3_1_reg_3568               |  32|   0|   32|          0|
    |w_sum_3_2_0_1_reg_3663           |  32|   0|   32|          0|
    |w_sum_3_2_0_2_reg_3668           |  32|   0|   32|          0|
    |w_sum_3_2_0_3_reg_3673           |  32|   0|   32|          0|
    |w_sum_3_2_0_4_reg_3678           |  32|   0|   32|          0|
    |w_sum_3_2_0_5_reg_3683           |  32|   0|   32|          0|
    |w_sum_3_2_1_1_reg_3693           |  32|   0|   32|          0|
    |w_sum_3_2_1_2_reg_3698           |  32|   0|   32|          0|
    |w_sum_3_2_1_3_reg_3703           |  32|   0|   32|          0|
    |w_sum_3_2_1_4_reg_3708           |  32|   0|   32|          0|
    |w_sum_3_2_1_5_reg_3713           |  32|   0|   32|          0|
    |w_sum_3_2_1_reg_3688             |  32|   0|   32|          0|
    |w_sum_3_2_2_1_reg_3723           |  32|   0|   32|          0|
    |w_sum_3_2_2_2_reg_3728           |  32|   0|   32|          0|
    |w_sum_3_2_2_3_reg_3733           |  32|   0|   32|          0|
    |w_sum_3_2_2_4_reg_3738           |  32|   0|   32|          0|
    |w_sum_3_2_2_reg_3718             |  32|   0|   32|          0|
    |w_sum_3_2_reg_3658               |  32|   0|   32|          0|
    |w_sum_3_reg_3428                 |  32|   0|   32|          0|
    |zext_ln26_reg_2401               |   5|   0|   64|         59|
    |zext_ln35_2_reg_2324             |   4|   0|    8|          4|
    |zext_ln35_3_reg_2360             |   4|   0|    8|          4|
    |zext_ln35_4_reg_2717             |   4|   0|    8|          4|
    |icmp_ln8_reg_2269                |  64|  64|    1|          0|
    |select_ln35_6_reg_2312           |  64|  64|    5|          0|
    |select_ln35_7_reg_2318           |  64|  64|    4|          0|
    |tmp_0_0_2_reg_3108               |  64|  32|   32|          0|
    |tmp_0_0_3_reg_3113               |  64|  32|   32|          0|
    |tmp_0_0_4_reg_3118               |  64|  32|   32|          0|
    |tmp_0_0_5_reg_3123               |  64|  32|   32|          0|
    |tmp_0_1_1_reg_3133               |  64|  32|   32|          0|
    |tmp_0_1_2_reg_3138               |  64|  32|   32|          0|
    |tmp_0_1_3_reg_3143               |  64|  32|   32|          0|
    |tmp_0_1_4_reg_3148               |  64|  32|   32|          0|
    |tmp_0_1_5_reg_3213               |  64|  32|   32|          0|
    |tmp_0_1_reg_3128                 |  64|  32|   32|          0|
    |tmp_0_2_1_reg_3223               |  64|  32|   32|          0|
    |tmp_0_2_2_reg_3228               |  64|  32|   32|          0|
    |tmp_0_2_3_reg_3233               |  64|  32|   32|          0|
    |tmp_0_2_4_reg_3238               |  64|  32|   32|          0|
    |tmp_0_2_5_reg_3243               |  64|  32|   32|          0|
    |tmp_0_2_reg_3218                 |  64|  32|   32|          0|
    |tmp_15_reg_2307                  |  64|  64|    3|          0|
    |tmp_1_0_1_reg_3253               |  64|  32|   32|          0|
    |tmp_1_0_2_reg_3258               |  64|  32|   32|          0|
    |tmp_1_0_3_reg_3263               |  64|  32|   32|          0|
    |tmp_1_0_4_reg_3303               |  64|  32|   32|          0|
    |tmp_1_0_5_reg_3308               |  64|  32|   32|          0|
    |tmp_1_1_1_reg_3318               |  64|  32|   32|          0|
    |tmp_1_1_2_reg_3323               |  64|  32|   32|          0|
    |tmp_1_1_3_reg_3328               |  64|  32|   32|          0|
    |tmp_1_1_4_reg_3333               |  64|  32|   32|          0|
    |tmp_1_1_5_reg_3338               |  64|  32|   32|          0|
    |tmp_1_1_reg_3313                 |  64|  32|   32|          0|
    |tmp_1_2_1_reg_3348               |  64|  32|   32|          0|
    |tmp_1_2_2_reg_3353               |  64|  32|   32|          0|
    |tmp_1_2_3_reg_3373               |  64|  32|   32|          0|
    |tmp_1_2_4_reg_3378               |  64|  32|   32|          0|
    |tmp_1_2_5_reg_3383               |  64|  32|   32|          0|
    |tmp_1_2_reg_3343                 |  64|  32|   32|          0|
    |tmp_1_reg_3248                   |  64|  32|   32|          0|
    |tmp_2_0_1_reg_3393               |  64|  32|   32|          0|
    |tmp_2_0_2_reg_3398               |  64|  32|   32|          0|
    |tmp_2_0_3_reg_3403               |  64|  32|   32|          0|
    |tmp_2_0_4_reg_3408               |  64|  32|   32|          0|
    |tmp_2_0_5_reg_3413               |  64|  32|   32|          0|
    |tmp_2_1_1_reg_3423               |  64|  48|   32|          0|
    |tmp_2_1_2_reg_3433               |  64|  56|   32|          0|
    |tmp_2_1_3_reg_3438               |  64|  56|   32|          0|
    |tmp_2_1_4_reg_3443               |  64|  64|   32|          0|
    |tmp_2_1_5_reg_3448               |  64|  64|   32|          0|
    |tmp_2_1_reg_3418                 |  64|  40|   32|          0|
    |tmp_2_24_reg_3388                |  64|  32|   32|          0|
    |tmp_2_2_1_reg_3458               |  64|  64|   32|          0|
    |tmp_2_2_2_reg_3463               |  64|  64|   32|          0|
    |tmp_2_2_3_reg_3468               |  64|  64|   32|          0|
    |tmp_2_2_4_reg_3473               |  64|  64|   32|          0|
    |tmp_2_2_5_reg_3478               |  64|  64|   32|          0|
    |tmp_2_2_reg_3453                 |  64|  64|   32|          0|
    |trunc_ln35_reg_2303              |  64|  64|    1|          0|
    |zext_ln26_reg_2401               |  64|  64|   64|         59|
    +---------------------------------+----+----+-----+-----------+
    |Total                            |9007|2376| 7108|        130|
    +---------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------------+-----+-----+------------+------------------+--------------+
|         RTL Ports         | Dir | Bits|  Protocol  |   Source Object  |    C Type    |
+---------------------------+-----+-----+------------+------------------+--------------+
|ap_clk                     |  in |    1| ap_ctrl_hs |      conv_2      | return value |
|ap_rst                     |  in |    1| ap_ctrl_hs |      conv_2      | return value |
|ap_start                   |  in |    1| ap_ctrl_hs |      conv_2      | return value |
|ap_done                    | out |    1| ap_ctrl_hs |      conv_2      | return value |
|ap_idle                    | out |    1| ap_ctrl_hs |      conv_2      | return value |
|ap_ready                   | out |    1| ap_ctrl_hs |      conv_2      | return value |
|conv_out_0_address0        | out |   11|  ap_memory |    conv_out_0    |     array    |
|conv_out_0_ce0             | out |    1|  ap_memory |    conv_out_0    |     array    |
|conv_out_0_we0             | out |    1|  ap_memory |    conv_out_0    |     array    |
|conv_out_0_d0              | out |   32|  ap_memory |    conv_out_0    |     array    |
|conv_out_1_address0        | out |   10|  ap_memory |    conv_out_1    |     array    |
|conv_out_1_ce0             | out |    1|  ap_memory |    conv_out_1    |     array    |
|conv_out_1_we0             | out |    1|  ap_memory |    conv_out_1    |     array    |
|conv_out_1_d0              | out |   32|  ap_memory |    conv_out_1    |     array    |
|max_pool_1_out_0_address0  | out |    8|  ap_memory | max_pool_1_out_0 |     array    |
|max_pool_1_out_0_ce0       | out |    1|  ap_memory | max_pool_1_out_0 |     array    |
|max_pool_1_out_0_q0        |  in |   32|  ap_memory | max_pool_1_out_0 |     array    |
|max_pool_1_out_0_address1  | out |    8|  ap_memory | max_pool_1_out_0 |     array    |
|max_pool_1_out_0_ce1       | out |    1|  ap_memory | max_pool_1_out_0 |     array    |
|max_pool_1_out_0_q1        |  in |   32|  ap_memory | max_pool_1_out_0 |     array    |
|max_pool_1_out_1_address0  | out |    8|  ap_memory | max_pool_1_out_1 |     array    |
|max_pool_1_out_1_ce0       | out |    1|  ap_memory | max_pool_1_out_1 |     array    |
|max_pool_1_out_1_q0        |  in |   32|  ap_memory | max_pool_1_out_1 |     array    |
|max_pool_1_out_1_address1  | out |    8|  ap_memory | max_pool_1_out_1 |     array    |
|max_pool_1_out_1_ce1       | out |    1|  ap_memory | max_pool_1_out_1 |     array    |
|max_pool_1_out_1_q1        |  in |   32|  ap_memory | max_pool_1_out_1 |     array    |
|max_pool_1_out_2_address0  | out |    8|  ap_memory | max_pool_1_out_2 |     array    |
|max_pool_1_out_2_ce0       | out |    1|  ap_memory | max_pool_1_out_2 |     array    |
|max_pool_1_out_2_q0        |  in |   32|  ap_memory | max_pool_1_out_2 |     array    |
|max_pool_1_out_2_address1  | out |    8|  ap_memory | max_pool_1_out_2 |     array    |
|max_pool_1_out_2_ce1       | out |    1|  ap_memory | max_pool_1_out_2 |     array    |
|max_pool_1_out_2_q1        |  in |   32|  ap_memory | max_pool_1_out_2 |     array    |
|max_pool_1_out_3_address0  | out |    8|  ap_memory | max_pool_1_out_3 |     array    |
|max_pool_1_out_3_ce0       | out |    1|  ap_memory | max_pool_1_out_3 |     array    |
|max_pool_1_out_3_q0        |  in |   32|  ap_memory | max_pool_1_out_3 |     array    |
|max_pool_1_out_3_address1  | out |    8|  ap_memory | max_pool_1_out_3 |     array    |
|max_pool_1_out_3_ce1       | out |    1|  ap_memory | max_pool_1_out_3 |     array    |
|max_pool_1_out_3_q1        |  in |   32|  ap_memory | max_pool_1_out_3 |     array    |
|max_pool_1_out_4_address0  | out |    8|  ap_memory | max_pool_1_out_4 |     array    |
|max_pool_1_out_4_ce0       | out |    1|  ap_memory | max_pool_1_out_4 |     array    |
|max_pool_1_out_4_q0        |  in |   32|  ap_memory | max_pool_1_out_4 |     array    |
|max_pool_1_out_4_address1  | out |    8|  ap_memory | max_pool_1_out_4 |     array    |
|max_pool_1_out_4_ce1       | out |    1|  ap_memory | max_pool_1_out_4 |     array    |
|max_pool_1_out_4_q1        |  in |   32|  ap_memory | max_pool_1_out_4 |     array    |
|max_pool_1_out_5_address0  | out |    8|  ap_memory | max_pool_1_out_5 |     array    |
|max_pool_1_out_5_ce0       | out |    1|  ap_memory | max_pool_1_out_5 |     array    |
|max_pool_1_out_5_q0        |  in |   32|  ap_memory | max_pool_1_out_5 |     array    |
|max_pool_1_out_5_address1  | out |    8|  ap_memory | max_pool_1_out_5 |     array    |
|max_pool_1_out_5_ce1       | out |    1|  ap_memory | max_pool_1_out_5 |     array    |
|max_pool_1_out_5_q1        |  in |   32|  ap_memory | max_pool_1_out_5 |     array    |
+---------------------------+-----+-----+------------+------------------+--------------+

