<?xml version="1.0" encoding="UTF-8"?>
<simPackage>
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/verbosity_pkg.sv"
   type="SYSTEM_VERILOG"
   library="altera_common_sv_packages"
   systemVerilogPackageName="avalon_vip_verbosity_pkg" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_slave_translator.sv"
   type="SYSTEM_VERILOG"
   library="RAM_s1_translator" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_master_translator.sv"
   type="SYSTEM_VERILOG"
   library="ProcessadorCentral_data_master_translator" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_reset_controller.v"
   type="VERILOG"
   library="rst_controller" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_reset_synchronizer.v"
   type="VERILOG"
   library="rst_controller" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_reset_controller.sdc"
   type="SDC"
   library="rst_controller" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_1.v"
   type="VERILOG"
   library="mm_interconnect_1" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0.v"
   type="VERILOG"
   library="mm_interconnect_0" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_ROM.v"
   type="VERILOG"
   library="ROM" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_RAM.v"
   type="VERILOG"
   library="RAM" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/CPU.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/ALU.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/ALUControl.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/AvalonMM_Master_DataInterface.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/AvalonMM_Master_InstInterface.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/Control.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/EX_STAGE.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/ForwardingUnit.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/HazardDetectionUnit.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/ID_STAGE.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/IF_STAGE.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/MEM_STAGE.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/PLL.vhd"
   type="VHDL"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/RegFile.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/ResetSync.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/WB_STAGE.v"
   type="VERILOG"
   library="ProcessadorCentral" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_avalon_reset_source.sv"
   type="SYSTEM_VERILOG"
   library="SistemaEmbarcado_inst_reset_bfm" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_avalon_clock_source.sv"
   type="SYSTEM_VERILOG"
   library="SistemaEmbarcado_inst_clk_bfm" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado.v"
   type="VERILOG"
   library="SistemaEmbarcado_inst" />
 <file
   path="SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/SistemaEmbarcado_tb.v"
   type="VERILOG" />
 <topLevel name="SistemaEmbarcado_tb" />
 <deviceFamily name="cycloneive" />
 <modelMap
   controllerPath="SistemaEmbarcado_tb.SistemaEmbarcado_inst.RAM"
   modelPath="SistemaEmbarcado_tb.SistemaEmbarcado_inst.RAM" />
 <modelMap
   controllerPath="SistemaEmbarcado_tb.SistemaEmbarcado_inst.ROM"
   modelPath="SistemaEmbarcado_tb.SistemaEmbarcado_inst.ROM" />
</simPackage>
