TimeQuest Timing Analyzer report for top
Mon Dec 02 14:31:14 2013
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C70F896C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 34.75 MHz ; 34.75 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -27.777 ; -19715.050    ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -1852.380             ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                                                                   ;
+---------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                           ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -27.777 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.014      ; 28.827     ;
; -27.740 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.031      ; 28.807     ;
; -27.739 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.031      ; 28.806     ;
; -27.718 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.031      ; 28.785     ;
; -27.717 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.031      ; 28.784     ;
; -27.704 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.031      ; 28.771     ;
; -27.702 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.031      ; 28.769     ;
; -27.696 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[27]                                                                  ; clk          ; clk         ; 1.000        ; 0.014      ; 28.746     ;
; -27.683 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.041      ; 28.760     ;
; -27.682 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.041      ; 28.759     ;
; -27.611 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.014      ; 28.661     ;
; -27.574 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.031      ; 28.641     ;
; -27.573 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.031      ; 28.640     ;
; -27.552 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.031      ; 28.619     ;
; -27.551 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.031      ; 28.618     ;
; -27.543 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.014      ; 28.593     ;
; -27.538 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.031      ; 28.605     ;
; -27.536 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.031      ; 28.603     ;
; -27.530 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[27]                                                                  ; clk          ; clk         ; 1.000        ; 0.014      ; 28.580     ;
; -27.517 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.041      ; 28.594     ;
; -27.516 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.041      ; 28.593     ;
; -27.506 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.031      ; 28.573     ;
; -27.505 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.031      ; 28.572     ;
; -27.484 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.031      ; 28.551     ;
; -27.483 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.031      ; 28.550     ;
; -27.470 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.031      ; 28.537     ;
; -27.468 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.031      ; 28.535     ;
; -27.462 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[27]                                                                  ; clk          ; clk         ; 1.000        ; 0.014      ; 28.512     ;
; -27.458 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.016      ; 28.510     ;
; -27.449 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.041      ; 28.526     ;
; -27.448 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.041      ; 28.525     ;
; -27.421 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.033      ; 28.490     ;
; -27.420 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.033      ; 28.489     ;
; -27.399 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.033      ; 28.468     ;
; -27.398 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.033      ; 28.467     ;
; -27.385 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.033      ; 28.454     ;
; -27.383 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.033      ; 28.452     ;
; -27.377 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[27]                                                                  ; clk          ; clk         ; 1.000        ; 0.016      ; 28.429     ;
; -27.364 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.043      ; 28.443     ;
; -27.363 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.043      ; 28.442     ;
; -27.318 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.012      ; 28.366     ;
; -27.314 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.021      ; 28.371     ;
; -27.307 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.014      ; 28.357     ;
; -27.301 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; 0.023      ; 28.360     ;
; -27.301 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[26]                                                                  ; clk          ; clk         ; 1.000        ; 0.023      ; 28.360     ;
; -27.294 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; 0.023      ; 28.353     ;
; -27.294 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[25]                                                                  ; clk          ; clk         ; 1.000        ; 0.023      ; 28.353     ;
; -27.281 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 28.346     ;
; -27.280 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 28.345     ;
; -27.279 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.022      ; 28.337     ;
; -27.277 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.038      ; 28.351     ;
; -27.276 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.038      ; 28.350     ;
; -27.271 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[6]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.021      ; 28.328     ;
; -27.270 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.031      ; 28.337     ;
; -27.269 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.031      ; 28.336     ;
; -27.259 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 28.324     ;
; -27.258 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 28.323     ;
; -27.255 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.038      ; 28.329     ;
; -27.254 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.038      ; 28.328     ;
; -27.248 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.031      ; 28.315     ;
; -27.247 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.031      ; 28.314     ;
; -27.245 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 28.310     ;
; -27.243 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 28.308     ;
; -27.242 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.039      ; 28.317     ;
; -27.241 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.039      ; 28.316     ;
; -27.241 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.038      ; 28.315     ;
; -27.239 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.038      ; 28.313     ;
; -27.237 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[27]                                                                  ; clk          ; clk         ; 1.000        ; 0.012      ; 28.285     ;
; -27.234 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[6]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.038      ; 28.308     ;
; -27.234 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.031      ; 28.301     ;
; -27.233 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[6]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.038      ; 28.307     ;
; -27.233 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[27]                                                                  ; clk          ; clk         ; 1.000        ; 0.021      ; 28.290     ;
; -27.232 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.031      ; 28.299     ;
; -27.226 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[27]                                                                  ; clk          ; clk         ; 1.000        ; 0.014      ; 28.276     ;
; -27.224 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.039      ; 28.299     ;
; -27.223 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.039      ; 28.298     ;
; -27.220 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.039      ; 28.295     ;
; -27.220 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.048      ; 28.304     ;
; -27.219 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.039      ; 28.294     ;
; -27.219 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.048      ; 28.303     ;
; -27.213 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.041      ; 28.290     ;
; -27.212 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[6]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.038      ; 28.286     ;
; -27.212 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.041      ; 28.289     ;
; -27.211 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[6]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.038      ; 28.285     ;
; -27.206 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.039      ; 28.281     ;
; -27.204 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.039      ; 28.279     ;
; -27.199 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.016      ; 28.251     ;
; -27.198 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[27]                                                                  ; clk          ; clk         ; 1.000        ; 0.022      ; 28.256     ;
; -27.198 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[6]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.038      ; 28.272     ;
; -27.196 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[6]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.038      ; 28.270     ;
; -27.191 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[25]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.026      ; 28.253     ;
; -27.190 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[6]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[27]                                                                  ; clk          ; clk         ; 1.000        ; 0.021      ; 28.247     ;
; -27.187 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[9]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.021      ; 28.244     ;
; -27.187 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[17]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.026      ; 28.249     ;
; -27.185 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.049      ; 28.270     ;
; -27.184 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.049      ; 28.269     ;
; -27.177 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[6]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.048      ; 28.261     ;
; -27.176 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[6]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.048      ; 28.260     ;
; -27.174 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[0]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.014      ; 28.224     ;
; -27.162 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.033      ; 28.231     ;
+---------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                           ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register3_r:U0_register3_r|_dff_r:U0_dff_r|q                              ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register3_r:U0_register3_r|_dff_r:U0_dff_r|q                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus:U0_bus|arbitrator:U0_arbitrator|state[0]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus:U0_bus|arbitrator:U0_arbitrator|state[0]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus:U0_bus|arbitrator:U0_arbitrator|state[1]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus:U0_bus|arbitrator:U0_arbitrator|state[1]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus:U0_bus|arbitrator:U0_arbitrator|state[2]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus:U0_bus|arbitrator:U0_arbitrator|state[2]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus:U0_bus|reg_sel[0]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus:U0_bus|reg_sel[0]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus:U0_bus|reg_sel[1]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus:U0_bus|reg_sel[1]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus:U0_bus|reg_sel[2]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus:U0_bus|reg_sel[2]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; M_address[*]  ; clk        ; 11.762 ; 11.762 ; Rise       ; clk             ;
;  M_address[0] ; clk        ; 11.702 ; 11.702 ; Rise       ; clk             ;
;  M_address[1] ; clk        ; 10.890 ; 10.890 ; Rise       ; clk             ;
;  M_address[2] ; clk        ; 11.762 ; 11.762 ; Rise       ; clk             ;
;  M_address[3] ; clk        ; 11.246 ; 11.246 ; Rise       ; clk             ;
;  M_address[4] ; clk        ; 9.044  ; 9.044  ; Rise       ; clk             ;
;  M_address[5] ; clk        ; 11.294 ; 11.294 ; Rise       ; clk             ;
;  M_address[6] ; clk        ; 10.736 ; 10.736 ; Rise       ; clk             ;
;  M_address[7] ; clk        ; 10.586 ; 10.586 ; Rise       ; clk             ;
; M_dout[*]     ; clk        ; 8.850  ; 8.850  ; Rise       ; clk             ;
;  M_dout[0]    ; clk        ; 6.572  ; 6.572  ; Rise       ; clk             ;
;  M_dout[1]    ; clk        ; 7.851  ; 7.851  ; Rise       ; clk             ;
;  M_dout[2]    ; clk        ; 8.540  ; 8.540  ; Rise       ; clk             ;
;  M_dout[3]    ; clk        ; 8.618  ; 8.618  ; Rise       ; clk             ;
;  M_dout[4]    ; clk        ; 7.211  ; 7.211  ; Rise       ; clk             ;
;  M_dout[5]    ; clk        ; 8.069  ; 8.069  ; Rise       ; clk             ;
;  M_dout[6]    ; clk        ; 7.637  ; 7.637  ; Rise       ; clk             ;
;  M_dout[7]    ; clk        ; 7.746  ; 7.746  ; Rise       ; clk             ;
;  M_dout[8]    ; clk        ; 7.740  ; 7.740  ; Rise       ; clk             ;
;  M_dout[9]    ; clk        ; 7.854  ; 7.854  ; Rise       ; clk             ;
;  M_dout[10]   ; clk        ; 8.850  ; 8.850  ; Rise       ; clk             ;
;  M_dout[11]   ; clk        ; 7.786  ; 7.786  ; Rise       ; clk             ;
;  M_dout[12]   ; clk        ; 7.294  ; 7.294  ; Rise       ; clk             ;
;  M_dout[13]   ; clk        ; 8.072  ; 8.072  ; Rise       ; clk             ;
;  M_dout[14]   ; clk        ; 7.670  ; 7.670  ; Rise       ; clk             ;
;  M_dout[15]   ; clk        ; 7.706  ; 7.706  ; Rise       ; clk             ;
;  M_dout[16]   ; clk        ; 7.813  ; 7.813  ; Rise       ; clk             ;
;  M_dout[17]   ; clk        ; 7.918  ; 7.918  ; Rise       ; clk             ;
;  M_dout[18]   ; clk        ; 7.996  ; 7.996  ; Rise       ; clk             ;
;  M_dout[19]   ; clk        ; 7.113  ; 7.113  ; Rise       ; clk             ;
;  M_dout[20]   ; clk        ; 7.668  ; 7.668  ; Rise       ; clk             ;
;  M_dout[21]   ; clk        ; 8.518  ; 8.518  ; Rise       ; clk             ;
;  M_dout[22]   ; clk        ; 7.809  ; 7.809  ; Rise       ; clk             ;
;  M_dout[23]   ; clk        ; 7.144  ; 7.144  ; Rise       ; clk             ;
;  M_dout[24]   ; clk        ; 7.669  ; 7.669  ; Rise       ; clk             ;
;  M_dout[25]   ; clk        ; 7.997  ; 7.997  ; Rise       ; clk             ;
;  M_dout[26]   ; clk        ; 7.637  ; 7.637  ; Rise       ; clk             ;
;  M_dout[27]   ; clk        ; 8.305  ; 8.305  ; Rise       ; clk             ;
;  M_dout[28]   ; clk        ; 7.146  ; 7.146  ; Rise       ; clk             ;
;  M_dout[29]   ; clk        ; 8.219  ; 8.219  ; Rise       ; clk             ;
;  M_dout[30]   ; clk        ; 7.672  ; 7.672  ; Rise       ; clk             ;
;  M_dout[31]   ; clk        ; 7.549  ; 7.549  ; Rise       ; clk             ;
; M_req         ; clk        ; 14.371 ; 14.371 ; Rise       ; clk             ;
; M_wr          ; clk        ; 10.735 ; 10.735 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; M_address[*]  ; clk        ; -3.911 ; -3.911 ; Rise       ; clk             ;
;  M_address[0] ; clk        ; -5.833 ; -5.833 ; Rise       ; clk             ;
;  M_address[1] ; clk        ; -5.729 ; -5.729 ; Rise       ; clk             ;
;  M_address[2] ; clk        ; -5.478 ; -5.478 ; Rise       ; clk             ;
;  M_address[3] ; clk        ; -5.654 ; -5.654 ; Rise       ; clk             ;
;  M_address[4] ; clk        ; -4.798 ; -4.798 ; Rise       ; clk             ;
;  M_address[5] ; clk        ; -4.312 ; -4.312 ; Rise       ; clk             ;
;  M_address[6] ; clk        ; -5.106 ; -5.106 ; Rise       ; clk             ;
;  M_address[7] ; clk        ; -3.911 ; -3.911 ; Rise       ; clk             ;
; M_dout[*]     ; clk        ; -4.278 ; -4.278 ; Rise       ; clk             ;
;  M_dout[0]    ; clk        ; -4.278 ; -4.278 ; Rise       ; clk             ;
;  M_dout[1]    ; clk        ; -5.440 ; -5.440 ; Rise       ; clk             ;
;  M_dout[2]    ; clk        ; -5.375 ; -5.375 ; Rise       ; clk             ;
;  M_dout[3]    ; clk        ; -5.876 ; -5.876 ; Rise       ; clk             ;
;  M_dout[4]    ; clk        ; -5.130 ; -5.130 ; Rise       ; clk             ;
;  M_dout[5]    ; clk        ; -5.843 ; -5.843 ; Rise       ; clk             ;
;  M_dout[6]    ; clk        ; -6.443 ; -6.443 ; Rise       ; clk             ;
;  M_dout[7]    ; clk        ; -4.790 ; -4.790 ; Rise       ; clk             ;
;  M_dout[8]    ; clk        ; -5.552 ; -5.552 ; Rise       ; clk             ;
;  M_dout[9]    ; clk        ; -5.985 ; -5.985 ; Rise       ; clk             ;
;  M_dout[10]   ; clk        ; -5.687 ; -5.687 ; Rise       ; clk             ;
;  M_dout[11]   ; clk        ; -5.704 ; -5.704 ; Rise       ; clk             ;
;  M_dout[12]   ; clk        ; -5.919 ; -5.919 ; Rise       ; clk             ;
;  M_dout[13]   ; clk        ; -5.938 ; -5.938 ; Rise       ; clk             ;
;  M_dout[14]   ; clk        ; -5.591 ; -5.591 ; Rise       ; clk             ;
;  M_dout[15]   ; clk        ; -5.973 ; -5.973 ; Rise       ; clk             ;
;  M_dout[16]   ; clk        ; -5.867 ; -5.867 ; Rise       ; clk             ;
;  M_dout[17]   ; clk        ; -5.995 ; -5.995 ; Rise       ; clk             ;
;  M_dout[18]   ; clk        ; -5.454 ; -5.454 ; Rise       ; clk             ;
;  M_dout[19]   ; clk        ; -5.409 ; -5.409 ; Rise       ; clk             ;
;  M_dout[20]   ; clk        ; -5.283 ; -5.283 ; Rise       ; clk             ;
;  M_dout[21]   ; clk        ; -5.988 ; -5.988 ; Rise       ; clk             ;
;  M_dout[22]   ; clk        ; -4.521 ; -4.521 ; Rise       ; clk             ;
;  M_dout[23]   ; clk        ; -4.923 ; -4.923 ; Rise       ; clk             ;
;  M_dout[24]   ; clk        ; -5.773 ; -5.773 ; Rise       ; clk             ;
;  M_dout[25]   ; clk        ; -6.310 ; -6.310 ; Rise       ; clk             ;
;  M_dout[26]   ; clk        ; -4.715 ; -4.715 ; Rise       ; clk             ;
;  M_dout[27]   ; clk        ; -6.083 ; -6.083 ; Rise       ; clk             ;
;  M_dout[28]   ; clk        ; -4.576 ; -4.576 ; Rise       ; clk             ;
;  M_dout[29]   ; clk        ; -6.389 ; -6.389 ; Rise       ; clk             ;
;  M_dout[30]   ; clk        ; -5.346 ; -5.346 ; Rise       ; clk             ;
;  M_dout[31]   ; clk        ; -5.906 ; -5.906 ; Rise       ; clk             ;
; M_req         ; clk        ; -3.925 ; -3.925 ; Rise       ; clk             ;
; M_wr          ; clk        ; -5.831 ; -5.831 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; M_din[*]    ; clk        ; 12.370 ; 12.370 ; Rise       ; clk             ;
;  M_din[0]   ; clk        ; 10.572 ; 10.572 ; Rise       ; clk             ;
;  M_din[1]   ; clk        ; 9.705  ; 9.705  ; Rise       ; clk             ;
;  M_din[2]   ; clk        ; 11.297 ; 11.297 ; Rise       ; clk             ;
;  M_din[3]   ; clk        ; 10.620 ; 10.620 ; Rise       ; clk             ;
;  M_din[4]   ; clk        ; 10.373 ; 10.373 ; Rise       ; clk             ;
;  M_din[5]   ; clk        ; 10.884 ; 10.884 ; Rise       ; clk             ;
;  M_din[6]   ; clk        ; 11.122 ; 11.122 ; Rise       ; clk             ;
;  M_din[7]   ; clk        ; 10.740 ; 10.740 ; Rise       ; clk             ;
;  M_din[8]   ; clk        ; 10.952 ; 10.952 ; Rise       ; clk             ;
;  M_din[9]   ; clk        ; 12.277 ; 12.277 ; Rise       ; clk             ;
;  M_din[10]  ; clk        ; 10.631 ; 10.631 ; Rise       ; clk             ;
;  M_din[11]  ; clk        ; 11.579 ; 11.579 ; Rise       ; clk             ;
;  M_din[12]  ; clk        ; 10.824 ; 10.824 ; Rise       ; clk             ;
;  M_din[13]  ; clk        ; 12.370 ; 12.370 ; Rise       ; clk             ;
;  M_din[14]  ; clk        ; 10.343 ; 10.343 ; Rise       ; clk             ;
;  M_din[15]  ; clk        ; 11.935 ; 11.935 ; Rise       ; clk             ;
;  M_din[16]  ; clk        ; 10.971 ; 10.971 ; Rise       ; clk             ;
;  M_din[17]  ; clk        ; 10.921 ; 10.921 ; Rise       ; clk             ;
;  M_din[18]  ; clk        ; 11.195 ; 11.195 ; Rise       ; clk             ;
;  M_din[19]  ; clk        ; 11.315 ; 11.315 ; Rise       ; clk             ;
;  M_din[20]  ; clk        ; 11.243 ; 11.243 ; Rise       ; clk             ;
;  M_din[21]  ; clk        ; 11.563 ; 11.563 ; Rise       ; clk             ;
;  M_din[22]  ; clk        ; 11.820 ; 11.820 ; Rise       ; clk             ;
;  M_din[23]  ; clk        ; 10.870 ; 10.870 ; Rise       ; clk             ;
;  M_din[24]  ; clk        ; 10.940 ; 10.940 ; Rise       ; clk             ;
;  M_din[25]  ; clk        ; 10.136 ; 10.136 ; Rise       ; clk             ;
;  M_din[26]  ; clk        ; 10.117 ; 10.117 ; Rise       ; clk             ;
;  M_din[27]  ; clk        ; 11.754 ; 11.754 ; Rise       ; clk             ;
;  M_din[28]  ; clk        ; 10.370 ; 10.370 ; Rise       ; clk             ;
;  M_din[29]  ; clk        ; 11.053 ; 11.053 ; Rise       ; clk             ;
;  M_din[30]  ; clk        ; 10.615 ; 10.615 ; Rise       ; clk             ;
;  M_din[31]  ; clk        ; 11.703 ; 11.703 ; Rise       ; clk             ;
; M_grant     ; clk        ; 12.255 ; 12.255 ; Rise       ; clk             ;
; f_interrupt ; clk        ; 11.066 ; 11.066 ; Rise       ; clk             ;
; m_interrupt ; clk        ; 9.661  ; 9.661  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; M_din[*]    ; clk        ; 8.300  ; 8.300  ; Rise       ; clk             ;
;  M_din[0]   ; clk        ; 9.477  ; 9.477  ; Rise       ; clk             ;
;  M_din[1]   ; clk        ; 8.676  ; 8.676  ; Rise       ; clk             ;
;  M_din[2]   ; clk        ; 9.069  ; 9.069  ; Rise       ; clk             ;
;  M_din[3]   ; clk        ; 8.934  ; 8.934  ; Rise       ; clk             ;
;  M_din[4]   ; clk        ; 8.440  ; 8.440  ; Rise       ; clk             ;
;  M_din[5]   ; clk        ; 8.845  ; 8.845  ; Rise       ; clk             ;
;  M_din[6]   ; clk        ; 9.811  ; 9.811  ; Rise       ; clk             ;
;  M_din[7]   ; clk        ; 8.818  ; 8.818  ; Rise       ; clk             ;
;  M_din[8]   ; clk        ; 9.028  ; 9.028  ; Rise       ; clk             ;
;  M_din[9]   ; clk        ; 9.572  ; 9.572  ; Rise       ; clk             ;
;  M_din[10]  ; clk        ; 8.365  ; 8.365  ; Rise       ; clk             ;
;  M_din[11]  ; clk        ; 9.323  ; 9.323  ; Rise       ; clk             ;
;  M_din[12]  ; clk        ; 9.104  ; 9.104  ; Rise       ; clk             ;
;  M_din[13]  ; clk        ; 10.266 ; 10.266 ; Rise       ; clk             ;
;  M_din[14]  ; clk        ; 9.199  ; 9.199  ; Rise       ; clk             ;
;  M_din[15]  ; clk        ; 9.591  ; 9.591  ; Rise       ; clk             ;
;  M_din[16]  ; clk        ; 9.810  ; 9.810  ; Rise       ; clk             ;
;  M_din[17]  ; clk        ; 8.831  ; 8.831  ; Rise       ; clk             ;
;  M_din[18]  ; clk        ; 9.206  ; 9.206  ; Rise       ; clk             ;
;  M_din[19]  ; clk        ; 9.541  ; 9.541  ; Rise       ; clk             ;
;  M_din[20]  ; clk        ; 8.958  ; 8.958  ; Rise       ; clk             ;
;  M_din[21]  ; clk        ; 9.372  ; 9.372  ; Rise       ; clk             ;
;  M_din[22]  ; clk        ; 9.708  ; 9.708  ; Rise       ; clk             ;
;  M_din[23]  ; clk        ; 8.854  ; 8.854  ; Rise       ; clk             ;
;  M_din[24]  ; clk        ; 8.699  ; 8.699  ; Rise       ; clk             ;
;  M_din[25]  ; clk        ; 8.876  ; 8.876  ; Rise       ; clk             ;
;  M_din[26]  ; clk        ; 8.300  ; 8.300  ; Rise       ; clk             ;
;  M_din[27]  ; clk        ; 9.753  ; 9.753  ; Rise       ; clk             ;
;  M_din[28]  ; clk        ; 9.089  ; 9.089  ; Rise       ; clk             ;
;  M_din[29]  ; clk        ; 10.042 ; 10.042 ; Rise       ; clk             ;
;  M_din[30]  ; clk        ; 8.811  ; 8.811  ; Rise       ; clk             ;
;  M_din[31]  ; clk        ; 9.681  ; 9.681  ; Rise       ; clk             ;
; M_grant     ; clk        ; 11.023 ; 11.023 ; Rise       ; clk             ;
; f_interrupt ; clk        ; 9.504  ; 9.504  ; Rise       ; clk             ;
; m_interrupt ; clk        ; 9.393  ; 9.393  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; M_req      ; M_grant     ; 14.717 ; 14.717 ; 14.717 ; 14.717 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; M_req      ; M_grant     ; 13.881 ; 14.717 ; 14.717 ; 13.881 ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -11.258 ; -7853.170     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -1852.380             ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                                   ;
+---------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                           ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.258 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.319     ;
; -11.258 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.319     ;
; -11.255 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.012      ; 12.299     ;
; -11.245 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.306     ;
; -11.244 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.305     ;
; -11.237 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.298     ;
; -11.234 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.295     ;
; -11.221 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.041      ; 12.294     ;
; -11.221 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.041      ; 12.294     ;
; -11.216 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.277     ;
; -11.216 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.277     ;
; -11.213 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.012      ; 12.257     ;
; -11.206 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[27]                                                                  ; clk          ; clk         ; 1.000        ; 0.012      ; 12.250     ;
; -11.203 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.264     ;
; -11.202 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.263     ;
; -11.195 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.256     ;
; -11.192 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.253     ;
; -11.179 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.041      ; 12.252     ;
; -11.179 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.041      ; 12.252     ;
; -11.164 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[27]                                                                  ; clk          ; clk         ; 1.000        ; 0.012      ; 12.208     ;
; -11.159 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.220     ;
; -11.159 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.220     ;
; -11.156 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.012      ; 12.200     ;
; -11.146 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.207     ;
; -11.145 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.206     ;
; -11.138 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.199     ;
; -11.135 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.196     ;
; -11.122 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.041      ; 12.195     ;
; -11.122 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.041      ; 12.195     ;
; -11.121 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.032      ; 12.185     ;
; -11.121 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.032      ; 12.185     ;
; -11.118 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.015      ; 12.165     ;
; -11.108 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.032      ; 12.172     ;
; -11.107 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.032      ; 12.171     ;
; -11.107 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[27]                                                                  ; clk          ; clk         ; 1.000        ; 0.012      ; 12.151     ;
; -11.100 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.032      ; 12.164     ;
; -11.097 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.032      ; 12.161     ;
; -11.084 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.044      ; 12.160     ;
; -11.084 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.044      ; 12.160     ;
; -11.080 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.026      ; 12.138     ;
; -11.080 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.026      ; 12.138     ;
; -11.077 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; 0.021      ; 12.130     ;
; -11.077 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[26]                                                                  ; clk          ; clk         ; 1.000        ; 0.021      ; 12.130     ;
; -11.077 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.009      ; 12.118     ;
; -11.073 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[25]                                                                  ; clk          ; clk         ; 1.000        ; 0.021      ; 12.126     ;
; -11.072 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; 0.021      ; 12.125     ;
; -11.069 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[27]                                                                  ; clk          ; clk         ; 1.000        ; 0.015      ; 12.116     ;
; -11.067 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.026      ; 12.125     ;
; -11.066 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.026      ; 12.124     ;
; -11.059 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.026      ; 12.117     ;
; -11.056 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.026      ; 12.114     ;
; -11.051 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.112     ;
; -11.051 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.112     ;
; -11.048 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.012      ; 12.092     ;
; -11.043 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.038      ; 12.113     ;
; -11.043 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.038      ; 12.113     ;
; -11.038 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.099     ;
; -11.037 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.098     ;
; -11.035 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.038      ; 12.105     ;
; -11.035 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.038      ; 12.105     ;
; -11.035 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; 0.021      ; 12.088     ;
; -11.035 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[26]                                                                  ; clk          ; clk         ; 1.000        ; 0.021      ; 12.088     ;
; -11.032 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.021      ; 12.085     ;
; -11.031 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[25]                                                                  ; clk          ; clk         ; 1.000        ; 0.021      ; 12.084     ;
; -11.030 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; 0.021      ; 12.083     ;
; -11.030 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.091     ;
; -11.028 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.015      ; 12.075     ;
; -11.028 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[19]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[27]                                                                  ; clk          ; clk         ; 1.000        ; 0.009      ; 12.069     ;
; -11.027 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.088     ;
; -11.026 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[19]                                                                  ; clk          ; clk         ; 1.000        ; 0.015      ; 12.073     ;
; -11.024 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[0]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.085     ;
; -11.024 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[0]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.085     ;
; -11.022 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.038      ; 12.092     ;
; -11.021 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.038      ; 12.091     ;
; -11.021 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[0]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.012      ; 12.065     ;
; -11.019 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.036      ; 12.087     ;
; -11.019 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.036      ; 12.087     ;
; -11.017 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.032      ; 12.081     ;
; -11.017 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.032      ; 12.081     ;
; -11.016 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.019      ; 12.067     ;
; -11.014 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.015      ; 12.061     ;
; -11.014 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.038      ; 12.084     ;
; -11.014 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.041      ; 12.087     ;
; -11.014 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[7]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[23]                                                                  ; clk          ; clk         ; 1.000        ; 0.041      ; 12.087     ;
; -11.013 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; 0.019      ; 12.064     ;
; -11.011 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand3[12]                            ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.038      ; 12.081     ;
; -11.011 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[0]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.072     ;
; -11.010 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[0]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.071     ;
; -11.007 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[28]                                                                  ; clk          ; clk         ; 1.000        ; 0.019      ; 12.058     ;
; -11.007 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[9]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.036      ; 12.075     ;
; -11.007 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[9]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.036      ; 12.075     ;
; -11.006 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.036      ; 12.074     ;
; -11.005 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[1]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.036      ; 12.073     ;
; -11.004 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[31]                                                                  ; clk          ; clk         ; 1.000        ; 0.032      ; 12.068     ;
; -11.004 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[9]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; 0.019      ; 12.055     ;
; -11.003 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; 0.032      ; 12.067     ;
; -11.003 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[0]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[30]                                                                  ; clk          ; clk         ; 1.000        ; 0.029      ; 12.064     ;
; -11.002 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[6]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; 0.036      ; 12.070     ;
; -11.002 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[6]                             ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|result3[29]                                                                  ; clk          ; clk         ; 1.000        ; 0.036      ; 12.070     ;
; -11.000 ; multiplier:U3_multiplier|multiplier_slave:U0_mul_slave|multiplicand2[0]                             ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; 0.029      ; 12.061     ;
+---------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                           ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register3_r:U0_register3_r|_dff_r:U0_dff_r|q                              ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register3_r:U0_register3_r|_dff_r:U0_dff_r|q                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; multiplier:U3_multiplier|multiplier_master:U1_mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus:U0_bus|arbitrator:U0_arbitrator|state[0]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus:U0_bus|arbitrator:U0_arbitrator|state[0]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus:U0_bus|arbitrator:U0_arbitrator|state[1]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus:U0_bus|arbitrator:U0_arbitrator|state[1]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus:U0_bus|arbitrator:U0_arbitrator|state[2]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus:U0_bus|arbitrator:U0_arbitrator|state[2]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus:U0_bus|reg_sel[0]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus:U0_bus|reg_sel[0]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus:U0_bus|reg_sel[1]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus:U0_bus|reg_sel[1]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus:U0_bus|reg_sel[2]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus:U0_bus|reg_sel[2]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U1_register|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; factorial:U2_factorial|factorial_master:U0_factorial_master|_register32_r:U2_register|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; M_address[*]  ; clk        ; 5.630 ; 5.630 ; Rise       ; clk             ;
;  M_address[0] ; clk        ; 5.589 ; 5.589 ; Rise       ; clk             ;
;  M_address[1] ; clk        ; 5.184 ; 5.184 ; Rise       ; clk             ;
;  M_address[2] ; clk        ; 5.630 ; 5.630 ; Rise       ; clk             ;
;  M_address[3] ; clk        ; 5.363 ; 5.363 ; Rise       ; clk             ;
;  M_address[4] ; clk        ; 4.424 ; 4.424 ; Rise       ; clk             ;
;  M_address[5] ; clk        ; 5.411 ; 5.411 ; Rise       ; clk             ;
;  M_address[6] ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
;  M_address[7] ; clk        ; 5.032 ; 5.032 ; Rise       ; clk             ;
; M_dout[*]     ; clk        ; 4.393 ; 4.393 ; Rise       ; clk             ;
;  M_dout[0]    ; clk        ; 3.343 ; 3.343 ; Rise       ; clk             ;
;  M_dout[1]    ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  M_dout[2]    ; clk        ; 4.229 ; 4.229 ; Rise       ; clk             ;
;  M_dout[3]    ; clk        ; 4.281 ; 4.281 ; Rise       ; clk             ;
;  M_dout[4]    ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  M_dout[5]    ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
;  M_dout[6]    ; clk        ; 3.860 ; 3.860 ; Rise       ; clk             ;
;  M_dout[7]    ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  M_dout[8]    ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  M_dout[9]    ; clk        ; 3.988 ; 3.988 ; Rise       ; clk             ;
;  M_dout[10]   ; clk        ; 4.393 ; 4.393 ; Rise       ; clk             ;
;  M_dout[11]   ; clk        ; 3.870 ; 3.870 ; Rise       ; clk             ;
;  M_dout[12]   ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  M_dout[13]   ; clk        ; 4.025 ; 4.025 ; Rise       ; clk             ;
;  M_dout[14]   ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  M_dout[15]   ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  M_dout[16]   ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  M_dout[17]   ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
;  M_dout[18]   ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  M_dout[19]   ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  M_dout[20]   ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  M_dout[21]   ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  M_dout[22]   ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
;  M_dout[23]   ; clk        ; 3.579 ; 3.579 ; Rise       ; clk             ;
;  M_dout[24]   ; clk        ; 3.805 ; 3.805 ; Rise       ; clk             ;
;  M_dout[25]   ; clk        ; 3.997 ; 3.997 ; Rise       ; clk             ;
;  M_dout[26]   ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  M_dout[27]   ; clk        ; 4.087 ; 4.087 ; Rise       ; clk             ;
;  M_dout[28]   ; clk        ; 3.598 ; 3.598 ; Rise       ; clk             ;
;  M_dout[29]   ; clk        ; 4.068 ; 4.068 ; Rise       ; clk             ;
;  M_dout[30]   ; clk        ; 3.784 ; 3.784 ; Rise       ; clk             ;
;  M_dout[31]   ; clk        ; 3.819 ; 3.819 ; Rise       ; clk             ;
; M_req         ; clk        ; 6.811 ; 6.811 ; Rise       ; clk             ;
; M_wr          ; clk        ; 5.221 ; 5.221 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; M_address[*]  ; clk        ; -2.068 ; -2.068 ; Rise       ; clk             ;
;  M_address[0] ; clk        ; -2.929 ; -2.929 ; Rise       ; clk             ;
;  M_address[1] ; clk        ; -2.876 ; -2.876 ; Rise       ; clk             ;
;  M_address[2] ; clk        ; -2.779 ; -2.779 ; Rise       ; clk             ;
;  M_address[3] ; clk        ; -2.917 ; -2.917 ; Rise       ; clk             ;
;  M_address[4] ; clk        ; -2.562 ; -2.562 ; Rise       ; clk             ;
;  M_address[5] ; clk        ; -2.302 ; -2.302 ; Rise       ; clk             ;
;  M_address[6] ; clk        ; -2.609 ; -2.609 ; Rise       ; clk             ;
;  M_address[7] ; clk        ; -2.068 ; -2.068 ; Rise       ; clk             ;
; M_dout[*]     ; clk        ; -2.209 ; -2.209 ; Rise       ; clk             ;
;  M_dout[0]    ; clk        ; -2.209 ; -2.209 ; Rise       ; clk             ;
;  M_dout[1]    ; clk        ; -2.694 ; -2.694 ; Rise       ; clk             ;
;  M_dout[2]    ; clk        ; -2.703 ; -2.703 ; Rise       ; clk             ;
;  M_dout[3]    ; clk        ; -2.946 ; -2.946 ; Rise       ; clk             ;
;  M_dout[4]    ; clk        ; -2.639 ; -2.639 ; Rise       ; clk             ;
;  M_dout[5]    ; clk        ; -2.899 ; -2.899 ; Rise       ; clk             ;
;  M_dout[6]    ; clk        ; -3.230 ; -3.230 ; Rise       ; clk             ;
;  M_dout[7]    ; clk        ; -2.438 ; -2.438 ; Rise       ; clk             ;
;  M_dout[8]    ; clk        ; -2.793 ; -2.793 ; Rise       ; clk             ;
;  M_dout[9]    ; clk        ; -2.993 ; -2.993 ; Rise       ; clk             ;
;  M_dout[10]   ; clk        ; -2.852 ; -2.852 ; Rise       ; clk             ;
;  M_dout[11]   ; clk        ; -2.828 ; -2.828 ; Rise       ; clk             ;
;  M_dout[12]   ; clk        ; -2.954 ; -2.954 ; Rise       ; clk             ;
;  M_dout[13]   ; clk        ; -2.987 ; -2.987 ; Rise       ; clk             ;
;  M_dout[14]   ; clk        ; -2.798 ; -2.798 ; Rise       ; clk             ;
;  M_dout[15]   ; clk        ; -2.939 ; -2.939 ; Rise       ; clk             ;
;  M_dout[16]   ; clk        ; -2.950 ; -2.950 ; Rise       ; clk             ;
;  M_dout[17]   ; clk        ; -2.960 ; -2.960 ; Rise       ; clk             ;
;  M_dout[18]   ; clk        ; -2.740 ; -2.740 ; Rise       ; clk             ;
;  M_dout[19]   ; clk        ; -2.743 ; -2.743 ; Rise       ; clk             ;
;  M_dout[20]   ; clk        ; -2.658 ; -2.658 ; Rise       ; clk             ;
;  M_dout[21]   ; clk        ; -2.983 ; -2.983 ; Rise       ; clk             ;
;  M_dout[22]   ; clk        ; -2.335 ; -2.335 ; Rise       ; clk             ;
;  M_dout[23]   ; clk        ; -2.513 ; -2.513 ; Rise       ; clk             ;
;  M_dout[24]   ; clk        ; -2.898 ; -2.898 ; Rise       ; clk             ;
;  M_dout[25]   ; clk        ; -3.159 ; -3.159 ; Rise       ; clk             ;
;  M_dout[26]   ; clk        ; -2.433 ; -2.433 ; Rise       ; clk             ;
;  M_dout[27]   ; clk        ; -3.016 ; -3.016 ; Rise       ; clk             ;
;  M_dout[28]   ; clk        ; -2.346 ; -2.346 ; Rise       ; clk             ;
;  M_dout[29]   ; clk        ; -3.196 ; -3.196 ; Rise       ; clk             ;
;  M_dout[30]   ; clk        ; -2.641 ; -2.641 ; Rise       ; clk             ;
;  M_dout[31]   ; clk        ; -2.913 ; -2.913 ; Rise       ; clk             ;
; M_req         ; clk        ; -2.094 ; -2.094 ; Rise       ; clk             ;
; M_wr          ; clk        ; -2.902 ; -2.902 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; M_din[*]    ; clk        ; 6.479 ; 6.479 ; Rise       ; clk             ;
;  M_din[0]   ; clk        ; 5.633 ; 5.633 ; Rise       ; clk             ;
;  M_din[1]   ; clk        ; 5.254 ; 5.254 ; Rise       ; clk             ;
;  M_din[2]   ; clk        ; 5.964 ; 5.964 ; Rise       ; clk             ;
;  M_din[3]   ; clk        ; 5.643 ; 5.643 ; Rise       ; clk             ;
;  M_din[4]   ; clk        ; 5.567 ; 5.567 ; Rise       ; clk             ;
;  M_din[5]   ; clk        ; 5.782 ; 5.782 ; Rise       ; clk             ;
;  M_din[6]   ; clk        ; 5.883 ; 5.883 ; Rise       ; clk             ;
;  M_din[7]   ; clk        ; 5.710 ; 5.710 ; Rise       ; clk             ;
;  M_din[8]   ; clk        ; 5.812 ; 5.812 ; Rise       ; clk             ;
;  M_din[9]   ; clk        ; 6.327 ; 6.327 ; Rise       ; clk             ;
;  M_din[10]  ; clk        ; 5.682 ; 5.682 ; Rise       ; clk             ;
;  M_din[11]  ; clk        ; 6.084 ; 6.084 ; Rise       ; clk             ;
;  M_din[12]  ; clk        ; 5.758 ; 5.758 ; Rise       ; clk             ;
;  M_din[13]  ; clk        ; 6.479 ; 6.479 ; Rise       ; clk             ;
;  M_din[14]  ; clk        ; 5.518 ; 5.518 ; Rise       ; clk             ;
;  M_din[15]  ; clk        ; 6.253 ; 6.253 ; Rise       ; clk             ;
;  M_din[16]  ; clk        ; 5.801 ; 5.801 ; Rise       ; clk             ;
;  M_din[17]  ; clk        ; 5.829 ; 5.829 ; Rise       ; clk             ;
;  M_din[18]  ; clk        ; 5.916 ; 5.916 ; Rise       ; clk             ;
;  M_din[19]  ; clk        ; 5.958 ; 5.958 ; Rise       ; clk             ;
;  M_din[20]  ; clk        ; 5.936 ; 5.936 ; Rise       ; clk             ;
;  M_din[21]  ; clk        ; 6.096 ; 6.096 ; Rise       ; clk             ;
;  M_din[22]  ; clk        ; 6.210 ; 6.210 ; Rise       ; clk             ;
;  M_din[23]  ; clk        ; 5.776 ; 5.776 ; Rise       ; clk             ;
;  M_din[24]  ; clk        ; 5.758 ; 5.758 ; Rise       ; clk             ;
;  M_din[25]  ; clk        ; 5.459 ; 5.459 ; Rise       ; clk             ;
;  M_din[26]  ; clk        ; 5.377 ; 5.377 ; Rise       ; clk             ;
;  M_din[27]  ; clk        ; 6.171 ; 6.171 ; Rise       ; clk             ;
;  M_din[28]  ; clk        ; 5.519 ; 5.519 ; Rise       ; clk             ;
;  M_din[29]  ; clk        ; 5.865 ; 5.865 ; Rise       ; clk             ;
;  M_din[30]  ; clk        ; 5.624 ; 5.624 ; Rise       ; clk             ;
;  M_din[31]  ; clk        ; 6.149 ; 6.149 ; Rise       ; clk             ;
; M_grant     ; clk        ; 6.469 ; 6.469 ; Rise       ; clk             ;
; f_interrupt ; clk        ; 5.897 ; 5.897 ; Rise       ; clk             ;
; m_interrupt ; clk        ; 5.269 ; 5.269 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; M_din[*]    ; clk        ; 4.564 ; 4.564 ; Rise       ; clk             ;
;  M_din[0]   ; clk        ; 5.158 ; 5.158 ; Rise       ; clk             ;
;  M_din[1]   ; clk        ; 4.821 ; 4.821 ; Rise       ; clk             ;
;  M_din[2]   ; clk        ; 4.935 ; 4.935 ; Rise       ; clk             ;
;  M_din[3]   ; clk        ; 4.906 ; 4.906 ; Rise       ; clk             ;
;  M_din[4]   ; clk        ; 4.679 ; 4.679 ; Rise       ; clk             ;
;  M_din[5]   ; clk        ; 4.838 ; 4.838 ; Rise       ; clk             ;
;  M_din[6]   ; clk        ; 5.312 ; 5.312 ; Rise       ; clk             ;
;  M_din[7]   ; clk        ; 4.818 ; 4.818 ; Rise       ; clk             ;
;  M_din[8]   ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  M_din[9]   ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
;  M_din[10]  ; clk        ; 4.632 ; 4.632 ; Rise       ; clk             ;
;  M_din[11]  ; clk        ; 5.072 ; 5.072 ; Rise       ; clk             ;
;  M_din[12]  ; clk        ; 4.974 ; 4.974 ; Rise       ; clk             ;
;  M_din[13]  ; clk        ; 5.521 ; 5.521 ; Rise       ; clk             ;
;  M_din[14]  ; clk        ; 5.008 ; 5.008 ; Rise       ; clk             ;
;  M_din[15]  ; clk        ; 5.179 ; 5.179 ; Rise       ; clk             ;
;  M_din[16]  ; clk        ; 5.305 ; 5.305 ; Rise       ; clk             ;
;  M_din[17]  ; clk        ; 4.825 ; 4.825 ; Rise       ; clk             ;
;  M_din[18]  ; clk        ; 5.025 ; 5.025 ; Rise       ; clk             ;
;  M_din[19]  ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  M_din[20]  ; clk        ; 4.893 ; 4.893 ; Rise       ; clk             ;
;  M_din[21]  ; clk        ; 5.099 ; 5.099 ; Rise       ; clk             ;
;  M_din[22]  ; clk        ; 5.240 ; 5.240 ; Rise       ; clk             ;
;  M_din[23]  ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  M_din[24]  ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  M_din[25]  ; clk        ; 4.891 ; 4.891 ; Rise       ; clk             ;
;  M_din[26]  ; clk        ; 4.564 ; 4.564 ; Rise       ; clk             ;
;  M_din[27]  ; clk        ; 5.295 ; 5.295 ; Rise       ; clk             ;
;  M_din[28]  ; clk        ; 4.970 ; 4.970 ; Rise       ; clk             ;
;  M_din[29]  ; clk        ; 5.429 ; 5.429 ; Rise       ; clk             ;
;  M_din[30]  ; clk        ; 4.819 ; 4.819 ; Rise       ; clk             ;
;  M_din[31]  ; clk        ; 5.242 ; 5.242 ; Rise       ; clk             ;
; M_grant     ; clk        ; 5.892 ; 5.892 ; Rise       ; clk             ;
; f_interrupt ; clk        ; 5.171 ; 5.171 ; Rise       ; clk             ;
; m_interrupt ; clk        ; 5.155 ; 5.155 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; M_req      ; M_grant     ; 7.866 ; 7.866 ; 7.866 ; 7.866 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; M_req      ; M_grant     ; 7.516 ; 7.866 ; 7.866 ; 7.516 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -27.777    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -27.777    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -19715.05  ; 0.0   ; 0.0      ; 0.0     ; -1852.38            ;
;  clk             ; -19715.050 ; 0.000 ; N/A      ; N/A     ; -1852.380           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; M_address[*]  ; clk        ; 11.762 ; 11.762 ; Rise       ; clk             ;
;  M_address[0] ; clk        ; 11.702 ; 11.702 ; Rise       ; clk             ;
;  M_address[1] ; clk        ; 10.890 ; 10.890 ; Rise       ; clk             ;
;  M_address[2] ; clk        ; 11.762 ; 11.762 ; Rise       ; clk             ;
;  M_address[3] ; clk        ; 11.246 ; 11.246 ; Rise       ; clk             ;
;  M_address[4] ; clk        ; 9.044  ; 9.044  ; Rise       ; clk             ;
;  M_address[5] ; clk        ; 11.294 ; 11.294 ; Rise       ; clk             ;
;  M_address[6] ; clk        ; 10.736 ; 10.736 ; Rise       ; clk             ;
;  M_address[7] ; clk        ; 10.586 ; 10.586 ; Rise       ; clk             ;
; M_dout[*]     ; clk        ; 8.850  ; 8.850  ; Rise       ; clk             ;
;  M_dout[0]    ; clk        ; 6.572  ; 6.572  ; Rise       ; clk             ;
;  M_dout[1]    ; clk        ; 7.851  ; 7.851  ; Rise       ; clk             ;
;  M_dout[2]    ; clk        ; 8.540  ; 8.540  ; Rise       ; clk             ;
;  M_dout[3]    ; clk        ; 8.618  ; 8.618  ; Rise       ; clk             ;
;  M_dout[4]    ; clk        ; 7.211  ; 7.211  ; Rise       ; clk             ;
;  M_dout[5]    ; clk        ; 8.069  ; 8.069  ; Rise       ; clk             ;
;  M_dout[6]    ; clk        ; 7.637  ; 7.637  ; Rise       ; clk             ;
;  M_dout[7]    ; clk        ; 7.746  ; 7.746  ; Rise       ; clk             ;
;  M_dout[8]    ; clk        ; 7.740  ; 7.740  ; Rise       ; clk             ;
;  M_dout[9]    ; clk        ; 7.854  ; 7.854  ; Rise       ; clk             ;
;  M_dout[10]   ; clk        ; 8.850  ; 8.850  ; Rise       ; clk             ;
;  M_dout[11]   ; clk        ; 7.786  ; 7.786  ; Rise       ; clk             ;
;  M_dout[12]   ; clk        ; 7.294  ; 7.294  ; Rise       ; clk             ;
;  M_dout[13]   ; clk        ; 8.072  ; 8.072  ; Rise       ; clk             ;
;  M_dout[14]   ; clk        ; 7.670  ; 7.670  ; Rise       ; clk             ;
;  M_dout[15]   ; clk        ; 7.706  ; 7.706  ; Rise       ; clk             ;
;  M_dout[16]   ; clk        ; 7.813  ; 7.813  ; Rise       ; clk             ;
;  M_dout[17]   ; clk        ; 7.918  ; 7.918  ; Rise       ; clk             ;
;  M_dout[18]   ; clk        ; 7.996  ; 7.996  ; Rise       ; clk             ;
;  M_dout[19]   ; clk        ; 7.113  ; 7.113  ; Rise       ; clk             ;
;  M_dout[20]   ; clk        ; 7.668  ; 7.668  ; Rise       ; clk             ;
;  M_dout[21]   ; clk        ; 8.518  ; 8.518  ; Rise       ; clk             ;
;  M_dout[22]   ; clk        ; 7.809  ; 7.809  ; Rise       ; clk             ;
;  M_dout[23]   ; clk        ; 7.144  ; 7.144  ; Rise       ; clk             ;
;  M_dout[24]   ; clk        ; 7.669  ; 7.669  ; Rise       ; clk             ;
;  M_dout[25]   ; clk        ; 7.997  ; 7.997  ; Rise       ; clk             ;
;  M_dout[26]   ; clk        ; 7.637  ; 7.637  ; Rise       ; clk             ;
;  M_dout[27]   ; clk        ; 8.305  ; 8.305  ; Rise       ; clk             ;
;  M_dout[28]   ; clk        ; 7.146  ; 7.146  ; Rise       ; clk             ;
;  M_dout[29]   ; clk        ; 8.219  ; 8.219  ; Rise       ; clk             ;
;  M_dout[30]   ; clk        ; 7.672  ; 7.672  ; Rise       ; clk             ;
;  M_dout[31]   ; clk        ; 7.549  ; 7.549  ; Rise       ; clk             ;
; M_req         ; clk        ; 14.371 ; 14.371 ; Rise       ; clk             ;
; M_wr          ; clk        ; 10.735 ; 10.735 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; M_address[*]  ; clk        ; -2.068 ; -2.068 ; Rise       ; clk             ;
;  M_address[0] ; clk        ; -2.929 ; -2.929 ; Rise       ; clk             ;
;  M_address[1] ; clk        ; -2.876 ; -2.876 ; Rise       ; clk             ;
;  M_address[2] ; clk        ; -2.779 ; -2.779 ; Rise       ; clk             ;
;  M_address[3] ; clk        ; -2.917 ; -2.917 ; Rise       ; clk             ;
;  M_address[4] ; clk        ; -2.562 ; -2.562 ; Rise       ; clk             ;
;  M_address[5] ; clk        ; -2.302 ; -2.302 ; Rise       ; clk             ;
;  M_address[6] ; clk        ; -2.609 ; -2.609 ; Rise       ; clk             ;
;  M_address[7] ; clk        ; -2.068 ; -2.068 ; Rise       ; clk             ;
; M_dout[*]     ; clk        ; -2.209 ; -2.209 ; Rise       ; clk             ;
;  M_dout[0]    ; clk        ; -2.209 ; -2.209 ; Rise       ; clk             ;
;  M_dout[1]    ; clk        ; -2.694 ; -2.694 ; Rise       ; clk             ;
;  M_dout[2]    ; clk        ; -2.703 ; -2.703 ; Rise       ; clk             ;
;  M_dout[3]    ; clk        ; -2.946 ; -2.946 ; Rise       ; clk             ;
;  M_dout[4]    ; clk        ; -2.639 ; -2.639 ; Rise       ; clk             ;
;  M_dout[5]    ; clk        ; -2.899 ; -2.899 ; Rise       ; clk             ;
;  M_dout[6]    ; clk        ; -3.230 ; -3.230 ; Rise       ; clk             ;
;  M_dout[7]    ; clk        ; -2.438 ; -2.438 ; Rise       ; clk             ;
;  M_dout[8]    ; clk        ; -2.793 ; -2.793 ; Rise       ; clk             ;
;  M_dout[9]    ; clk        ; -2.993 ; -2.993 ; Rise       ; clk             ;
;  M_dout[10]   ; clk        ; -2.852 ; -2.852 ; Rise       ; clk             ;
;  M_dout[11]   ; clk        ; -2.828 ; -2.828 ; Rise       ; clk             ;
;  M_dout[12]   ; clk        ; -2.954 ; -2.954 ; Rise       ; clk             ;
;  M_dout[13]   ; clk        ; -2.987 ; -2.987 ; Rise       ; clk             ;
;  M_dout[14]   ; clk        ; -2.798 ; -2.798 ; Rise       ; clk             ;
;  M_dout[15]   ; clk        ; -2.939 ; -2.939 ; Rise       ; clk             ;
;  M_dout[16]   ; clk        ; -2.950 ; -2.950 ; Rise       ; clk             ;
;  M_dout[17]   ; clk        ; -2.960 ; -2.960 ; Rise       ; clk             ;
;  M_dout[18]   ; clk        ; -2.740 ; -2.740 ; Rise       ; clk             ;
;  M_dout[19]   ; clk        ; -2.743 ; -2.743 ; Rise       ; clk             ;
;  M_dout[20]   ; clk        ; -2.658 ; -2.658 ; Rise       ; clk             ;
;  M_dout[21]   ; clk        ; -2.983 ; -2.983 ; Rise       ; clk             ;
;  M_dout[22]   ; clk        ; -2.335 ; -2.335 ; Rise       ; clk             ;
;  M_dout[23]   ; clk        ; -2.513 ; -2.513 ; Rise       ; clk             ;
;  M_dout[24]   ; clk        ; -2.898 ; -2.898 ; Rise       ; clk             ;
;  M_dout[25]   ; clk        ; -3.159 ; -3.159 ; Rise       ; clk             ;
;  M_dout[26]   ; clk        ; -2.433 ; -2.433 ; Rise       ; clk             ;
;  M_dout[27]   ; clk        ; -3.016 ; -3.016 ; Rise       ; clk             ;
;  M_dout[28]   ; clk        ; -2.346 ; -2.346 ; Rise       ; clk             ;
;  M_dout[29]   ; clk        ; -3.196 ; -3.196 ; Rise       ; clk             ;
;  M_dout[30]   ; clk        ; -2.641 ; -2.641 ; Rise       ; clk             ;
;  M_dout[31]   ; clk        ; -2.913 ; -2.913 ; Rise       ; clk             ;
; M_req         ; clk        ; -2.094 ; -2.094 ; Rise       ; clk             ;
; M_wr          ; clk        ; -2.902 ; -2.902 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; M_din[*]    ; clk        ; 12.370 ; 12.370 ; Rise       ; clk             ;
;  M_din[0]   ; clk        ; 10.572 ; 10.572 ; Rise       ; clk             ;
;  M_din[1]   ; clk        ; 9.705  ; 9.705  ; Rise       ; clk             ;
;  M_din[2]   ; clk        ; 11.297 ; 11.297 ; Rise       ; clk             ;
;  M_din[3]   ; clk        ; 10.620 ; 10.620 ; Rise       ; clk             ;
;  M_din[4]   ; clk        ; 10.373 ; 10.373 ; Rise       ; clk             ;
;  M_din[5]   ; clk        ; 10.884 ; 10.884 ; Rise       ; clk             ;
;  M_din[6]   ; clk        ; 11.122 ; 11.122 ; Rise       ; clk             ;
;  M_din[7]   ; clk        ; 10.740 ; 10.740 ; Rise       ; clk             ;
;  M_din[8]   ; clk        ; 10.952 ; 10.952 ; Rise       ; clk             ;
;  M_din[9]   ; clk        ; 12.277 ; 12.277 ; Rise       ; clk             ;
;  M_din[10]  ; clk        ; 10.631 ; 10.631 ; Rise       ; clk             ;
;  M_din[11]  ; clk        ; 11.579 ; 11.579 ; Rise       ; clk             ;
;  M_din[12]  ; clk        ; 10.824 ; 10.824 ; Rise       ; clk             ;
;  M_din[13]  ; clk        ; 12.370 ; 12.370 ; Rise       ; clk             ;
;  M_din[14]  ; clk        ; 10.343 ; 10.343 ; Rise       ; clk             ;
;  M_din[15]  ; clk        ; 11.935 ; 11.935 ; Rise       ; clk             ;
;  M_din[16]  ; clk        ; 10.971 ; 10.971 ; Rise       ; clk             ;
;  M_din[17]  ; clk        ; 10.921 ; 10.921 ; Rise       ; clk             ;
;  M_din[18]  ; clk        ; 11.195 ; 11.195 ; Rise       ; clk             ;
;  M_din[19]  ; clk        ; 11.315 ; 11.315 ; Rise       ; clk             ;
;  M_din[20]  ; clk        ; 11.243 ; 11.243 ; Rise       ; clk             ;
;  M_din[21]  ; clk        ; 11.563 ; 11.563 ; Rise       ; clk             ;
;  M_din[22]  ; clk        ; 11.820 ; 11.820 ; Rise       ; clk             ;
;  M_din[23]  ; clk        ; 10.870 ; 10.870 ; Rise       ; clk             ;
;  M_din[24]  ; clk        ; 10.940 ; 10.940 ; Rise       ; clk             ;
;  M_din[25]  ; clk        ; 10.136 ; 10.136 ; Rise       ; clk             ;
;  M_din[26]  ; clk        ; 10.117 ; 10.117 ; Rise       ; clk             ;
;  M_din[27]  ; clk        ; 11.754 ; 11.754 ; Rise       ; clk             ;
;  M_din[28]  ; clk        ; 10.370 ; 10.370 ; Rise       ; clk             ;
;  M_din[29]  ; clk        ; 11.053 ; 11.053 ; Rise       ; clk             ;
;  M_din[30]  ; clk        ; 10.615 ; 10.615 ; Rise       ; clk             ;
;  M_din[31]  ; clk        ; 11.703 ; 11.703 ; Rise       ; clk             ;
; M_grant     ; clk        ; 12.255 ; 12.255 ; Rise       ; clk             ;
; f_interrupt ; clk        ; 11.066 ; 11.066 ; Rise       ; clk             ;
; m_interrupt ; clk        ; 9.661  ; 9.661  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; M_din[*]    ; clk        ; 4.564 ; 4.564 ; Rise       ; clk             ;
;  M_din[0]   ; clk        ; 5.158 ; 5.158 ; Rise       ; clk             ;
;  M_din[1]   ; clk        ; 4.821 ; 4.821 ; Rise       ; clk             ;
;  M_din[2]   ; clk        ; 4.935 ; 4.935 ; Rise       ; clk             ;
;  M_din[3]   ; clk        ; 4.906 ; 4.906 ; Rise       ; clk             ;
;  M_din[4]   ; clk        ; 4.679 ; 4.679 ; Rise       ; clk             ;
;  M_din[5]   ; clk        ; 4.838 ; 4.838 ; Rise       ; clk             ;
;  M_din[6]   ; clk        ; 5.312 ; 5.312 ; Rise       ; clk             ;
;  M_din[7]   ; clk        ; 4.818 ; 4.818 ; Rise       ; clk             ;
;  M_din[8]   ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  M_din[9]   ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
;  M_din[10]  ; clk        ; 4.632 ; 4.632 ; Rise       ; clk             ;
;  M_din[11]  ; clk        ; 5.072 ; 5.072 ; Rise       ; clk             ;
;  M_din[12]  ; clk        ; 4.974 ; 4.974 ; Rise       ; clk             ;
;  M_din[13]  ; clk        ; 5.521 ; 5.521 ; Rise       ; clk             ;
;  M_din[14]  ; clk        ; 5.008 ; 5.008 ; Rise       ; clk             ;
;  M_din[15]  ; clk        ; 5.179 ; 5.179 ; Rise       ; clk             ;
;  M_din[16]  ; clk        ; 5.305 ; 5.305 ; Rise       ; clk             ;
;  M_din[17]  ; clk        ; 4.825 ; 4.825 ; Rise       ; clk             ;
;  M_din[18]  ; clk        ; 5.025 ; 5.025 ; Rise       ; clk             ;
;  M_din[19]  ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  M_din[20]  ; clk        ; 4.893 ; 4.893 ; Rise       ; clk             ;
;  M_din[21]  ; clk        ; 5.099 ; 5.099 ; Rise       ; clk             ;
;  M_din[22]  ; clk        ; 5.240 ; 5.240 ; Rise       ; clk             ;
;  M_din[23]  ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  M_din[24]  ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  M_din[25]  ; clk        ; 4.891 ; 4.891 ; Rise       ; clk             ;
;  M_din[26]  ; clk        ; 4.564 ; 4.564 ; Rise       ; clk             ;
;  M_din[27]  ; clk        ; 5.295 ; 5.295 ; Rise       ; clk             ;
;  M_din[28]  ; clk        ; 4.970 ; 4.970 ; Rise       ; clk             ;
;  M_din[29]  ; clk        ; 5.429 ; 5.429 ; Rise       ; clk             ;
;  M_din[30]  ; clk        ; 4.819 ; 4.819 ; Rise       ; clk             ;
;  M_din[31]  ; clk        ; 5.242 ; 5.242 ; Rise       ; clk             ;
; M_grant     ; clk        ; 5.892 ; 5.892 ; Rise       ; clk             ;
; f_interrupt ; clk        ; 5.171 ; 5.171 ; Rise       ; clk             ;
; m_interrupt ; clk        ; 5.155 ; 5.155 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; M_req      ; M_grant     ; 14.717 ; 14.717 ; 14.717 ; 14.717 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; M_req      ; M_grant     ; 7.516 ; 7.866 ; 7.866 ; 7.516 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 95138770 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 95138770 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 43    ; 43    ;
; Unconstrained Input Port Paths  ; 16690 ; 16690 ;
; Unconstrained Output Ports      ; 35    ; 35    ;
; Unconstrained Output Port Paths ; 210   ; 210   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Dec 02 14:31:11 2013
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -27.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.777    -19715.050 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -1852.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.258
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.258     -7853.170 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -1852.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 457 megabytes
    Info: Processing ended: Mon Dec 02 14:31:14 2013
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


