TimeQuest Timing Analyzer report for InstructionSetOperations
Sat Dec 19 00:06:53 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; InstructionSetOperations                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 269.18 MHz ; 269.18 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.715 ; -16.401       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.106 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -11.407               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                        ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.715 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.753      ;
; -2.712 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.750      ;
; -2.681 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.719      ;
; -2.652 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.690      ;
; -2.620 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.658      ;
; -2.617 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.655      ;
; -2.459 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.497      ;
; -2.456 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.494      ;
; -2.424 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.462      ;
; -2.298 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.336      ;
; -2.295 ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.333      ;
; -2.262 ; Register:regA|A_Reg[5] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.300      ;
; -2.025 ; Register:regA|A_Reg[6] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.063      ;
; -2.023 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.061      ;
; -1.928 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.966      ;
; -1.707 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.745      ;
; -1.644 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.682      ;
; -1.613 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.651      ;
; -1.612 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.650      ;
; -1.550 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.588      ;
; -1.547 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.585      ;
; -1.518 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.556      ;
; -1.484 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.522      ;
; -1.452 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.490      ;
; -1.451 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.489      ;
; -1.410 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.448      ;
; -1.403 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.441      ;
; -1.374 ; Register:regA|A_Reg[6] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.412      ;
; -1.357 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.395      ;
; -1.291 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.329      ;
; -1.287 ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.325      ;
; -1.254 ; Register:regA|A_Reg[5] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.292      ;
; -1.127 ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.165      ;
; -0.836 ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.874      ;
; -0.743 ; Register:regA|A_Reg[5] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.781      ;
; -0.354 ; Register:regA|A_Reg[7] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.392      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                        ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 1.106 ; Register:regA|A_Reg[7] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.392      ;
; 1.495 ; Register:regA|A_Reg[5] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.781      ;
; 1.588 ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.874      ;
; 1.879 ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.165      ;
; 2.006 ; Register:regA|A_Reg[5] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.292      ;
; 2.039 ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.325      ;
; 2.043 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.109 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.395      ;
; 2.126 ; Register:regA|A_Reg[6] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.412      ;
; 2.155 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.441      ;
; 2.162 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.448      ;
; 2.203 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.489      ;
; 2.204 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.490      ;
; 2.236 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.522      ;
; 2.270 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.556      ;
; 2.299 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.585      ;
; 2.302 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.588      ;
; 2.364 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.650      ;
; 2.365 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.651      ;
; 2.396 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.682      ;
; 2.459 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.745      ;
; 2.680 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.966      ;
; 2.775 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.061      ;
; 2.777 ; Register:regA|A_Reg[6] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.063      ;
; 3.014 ; Register:regA|A_Reg[5] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.300      ;
; 3.047 ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.333      ;
; 3.050 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.336      ;
; 3.176 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.462      ;
; 3.208 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.494      ;
; 3.211 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.497      ;
; 3.369 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.655      ;
; 3.372 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.658      ;
; 3.404 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.690      ;
; 3.433 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.719      ;
; 3.464 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.750      ;
; 3.467 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.753      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[7]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Asel[*]   ; clk        ; 5.213 ; 5.213 ; Rise       ; clk             ;
;  Asel[0]  ; clk        ; 4.991 ; 4.991 ; Rise       ; clk             ;
;  Asel[1]  ; clk        ; 5.213 ; 5.213 ; Rise       ; clk             ;
; IROut[*]  ; clk        ; 7.507 ; 7.507 ; Rise       ; clk             ;
;  IROut[0] ; clk        ; 7.172 ; 7.172 ; Rise       ; clk             ;
;  IROut[1] ; clk        ; 7.507 ; 7.507 ; Rise       ; clk             ;
;  IROut[2] ; clk        ; 7.047 ; 7.047 ; Rise       ; clk             ;
;  IROut[3] ; clk        ; 7.099 ; 7.099 ; Rise       ; clk             ;
;  IROut[4] ; clk        ; 7.299 ; 7.299 ; Rise       ; clk             ;
;  IROut[5] ; clk        ; 7.010 ; 7.010 ; Rise       ; clk             ;
;  IROut[6] ; clk        ; 6.763 ; 6.763 ; Rise       ; clk             ;
;  IROut[7] ; clk        ; 5.249 ; 5.249 ; Rise       ; clk             ;
; Input[*]  ; clk        ; 5.515 ; 5.515 ; Rise       ; clk             ;
;  Input[0] ; clk        ; 4.866 ; 4.866 ; Rise       ; clk             ;
;  Input[1] ; clk        ; 5.515 ; 5.515 ; Rise       ; clk             ;
;  Input[2] ; clk        ; 4.860 ; 4.860 ; Rise       ; clk             ;
;  Input[3] ; clk        ; 4.906 ; 4.906 ; Rise       ; clk             ;
;  Input[4] ; clk        ; 4.864 ; 4.864 ; Rise       ; clk             ;
;  Input[5] ; clk        ; 5.123 ; 5.123 ; Rise       ; clk             ;
;  Input[6] ; clk        ; 5.426 ; 5.426 ; Rise       ; clk             ;
;  Input[7] ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
; loadA     ; clk        ; 4.465 ; 4.465 ; Rise       ; clk             ;
; sub       ; clk        ; 6.931 ; 6.931 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Asel[*]   ; clk        ; -3.373 ; -3.373 ; Rise       ; clk             ;
;  Asel[0]  ; clk        ; -3.373 ; -3.373 ; Rise       ; clk             ;
;  Asel[1]  ; clk        ; -3.526 ; -3.526 ; Rise       ; clk             ;
; IROut[*]  ; clk        ; -3.590 ; -3.590 ; Rise       ; clk             ;
;  IROut[0] ; clk        ; -3.590 ; -3.590 ; Rise       ; clk             ;
;  IROut[1] ; clk        ; -4.224 ; -4.224 ; Rise       ; clk             ;
;  IROut[2] ; clk        ; -3.599 ; -3.599 ; Rise       ; clk             ;
;  IROut[3] ; clk        ; -4.263 ; -4.263 ; Rise       ; clk             ;
;  IROut[4] ; clk        ; -4.103 ; -4.103 ; Rise       ; clk             ;
;  IROut[5] ; clk        ; -5.027 ; -5.027 ; Rise       ; clk             ;
;  IROut[6] ; clk        ; -5.268 ; -5.268 ; Rise       ; clk             ;
;  IROut[7] ; clk        ; -4.875 ; -4.875 ; Rise       ; clk             ;
; Input[*]  ; clk        ; -4.376 ; -4.376 ; Rise       ; clk             ;
;  Input[0] ; clk        ; -4.618 ; -4.618 ; Rise       ; clk             ;
;  Input[1] ; clk        ; -5.267 ; -5.267 ; Rise       ; clk             ;
;  Input[2] ; clk        ; -4.612 ; -4.612 ; Rise       ; clk             ;
;  Input[3] ; clk        ; -4.658 ; -4.658 ; Rise       ; clk             ;
;  Input[4] ; clk        ; -4.616 ; -4.616 ; Rise       ; clk             ;
;  Input[5] ; clk        ; -4.875 ; -4.875 ; Rise       ; clk             ;
;  Input[6] ; clk        ; -5.178 ; -5.178 ; Rise       ; clk             ;
;  Input[7] ; clk        ; -4.376 ; -4.376 ; Rise       ; clk             ;
; loadA     ; clk        ; -4.199 ; -4.199 ; Rise       ; clk             ;
; sub       ; clk        ; -4.562 ; -4.562 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Aeq0        ; clk        ; 9.023  ; 9.023  ; Rise       ; clk             ;
; Apos        ; clk        ; 7.484  ; 7.484  ; Rise       ; clk             ;
; MuxOut[*]   ; clk        ; 10.203 ; 10.203 ; Rise       ; clk             ;
;  MuxOut[0]  ; clk        ; 8.939  ; 8.939  ; Rise       ; clk             ;
;  MuxOut[1]  ; clk        ; 9.341  ; 9.341  ; Rise       ; clk             ;
;  MuxOut[2]  ; clk        ; 10.123 ; 10.123 ; Rise       ; clk             ;
;  MuxOut[3]  ; clk        ; 10.203 ; 10.203 ; Rise       ; clk             ;
;  MuxOut[4]  ; clk        ; 9.685  ; 9.685  ; Rise       ; clk             ;
;  MuxOut[5]  ; clk        ; 9.081  ; 9.081  ; Rise       ; clk             ;
;  MuxOut[6]  ; clk        ; 9.357  ; 9.357  ; Rise       ; clk             ;
;  MuxOut[7]  ; clk        ; 9.483  ; 9.483  ; Rise       ; clk             ;
; SubOut[*]   ; clk        ; 9.347  ; 9.347  ; Rise       ; clk             ;
;  SubOut[0]  ; clk        ; 8.043  ; 8.043  ; Rise       ; clk             ;
;  SubOut[1]  ; clk        ; 8.407  ; 8.407  ; Rise       ; clk             ;
;  SubOut[2]  ; clk        ; 8.572  ; 8.572  ; Rise       ; clk             ;
;  SubOut[3]  ; clk        ; 8.707  ; 8.707  ; Rise       ; clk             ;
;  SubOut[4]  ; clk        ; 9.086  ; 9.086  ; Rise       ; clk             ;
;  SubOut[5]  ; clk        ; 8.856  ; 8.856  ; Rise       ; clk             ;
;  SubOut[6]  ; clk        ; 8.947  ; 8.947  ; Rise       ; clk             ;
;  SubOut[7]  ; clk        ; 9.347  ; 9.347  ; Rise       ; clk             ;
; regAOut[*]  ; clk        ; 7.484  ; 7.484  ; Rise       ; clk             ;
;  regAOut[0] ; clk        ; 6.946  ; 6.946  ; Rise       ; clk             ;
;  regAOut[1] ; clk        ; 6.683  ; 6.683  ; Rise       ; clk             ;
;  regAOut[2] ; clk        ; 7.167  ; 7.167  ; Rise       ; clk             ;
;  regAOut[3] ; clk        ; 6.980  ; 6.980  ; Rise       ; clk             ;
;  regAOut[4] ; clk        ; 7.205  ; 7.205  ; Rise       ; clk             ;
;  regAOut[5] ; clk        ; 6.965  ; 6.965  ; Rise       ; clk             ;
;  regAOut[6] ; clk        ; 6.923  ; 6.923  ; Rise       ; clk             ;
;  regAOut[7] ; clk        ; 7.484  ; 7.484  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Aeq0        ; clk        ; 7.992 ; 7.992 ; Rise       ; clk             ;
; Apos        ; clk        ; 7.484 ; 7.484 ; Rise       ; clk             ;
; MuxOut[*]   ; clk        ; 8.130 ; 8.130 ; Rise       ; clk             ;
;  MuxOut[0]  ; clk        ; 8.939 ; 8.939 ; Rise       ; clk             ;
;  MuxOut[1]  ; clk        ; 9.084 ; 9.084 ; Rise       ; clk             ;
;  MuxOut[2]  ; clk        ; 9.510 ; 9.510 ; Rise       ; clk             ;
;  MuxOut[3]  ; clk        ; 9.789 ; 9.789 ; Rise       ; clk             ;
;  MuxOut[4]  ; clk        ; 8.908 ; 8.908 ; Rise       ; clk             ;
;  MuxOut[5]  ; clk        ; 8.277 ; 8.277 ; Rise       ; clk             ;
;  MuxOut[6]  ; clk        ; 8.667 ; 8.667 ; Rise       ; clk             ;
;  MuxOut[7]  ; clk        ; 8.130 ; 8.130 ; Rise       ; clk             ;
; SubOut[*]   ; clk        ; 7.959 ; 7.959 ; Rise       ; clk             ;
;  SubOut[0]  ; clk        ; 8.043 ; 8.043 ; Rise       ; clk             ;
;  SubOut[1]  ; clk        ; 8.150 ; 8.150 ; Rise       ; clk             ;
;  SubOut[2]  ; clk        ; 7.959 ; 7.959 ; Rise       ; clk             ;
;  SubOut[3]  ; clk        ; 8.293 ; 8.293 ; Rise       ; clk             ;
;  SubOut[4]  ; clk        ; 8.309 ; 8.309 ; Rise       ; clk             ;
;  SubOut[5]  ; clk        ; 8.052 ; 8.052 ; Rise       ; clk             ;
;  SubOut[6]  ; clk        ; 8.257 ; 8.257 ; Rise       ; clk             ;
;  SubOut[7]  ; clk        ; 7.994 ; 7.994 ; Rise       ; clk             ;
; regAOut[*]  ; clk        ; 6.683 ; 6.683 ; Rise       ; clk             ;
;  regAOut[0] ; clk        ; 6.946 ; 6.946 ; Rise       ; clk             ;
;  regAOut[1] ; clk        ; 6.683 ; 6.683 ; Rise       ; clk             ;
;  regAOut[2] ; clk        ; 7.167 ; 7.167 ; Rise       ; clk             ;
;  regAOut[3] ; clk        ; 6.980 ; 6.980 ; Rise       ; clk             ;
;  regAOut[4] ; clk        ; 7.205 ; 7.205 ; Rise       ; clk             ;
;  regAOut[5] ; clk        ; 6.965 ; 6.965 ; Rise       ; clk             ;
;  regAOut[6] ; clk        ; 6.923 ; 6.923 ; Rise       ; clk             ;
;  regAOut[7] ; clk        ; 7.484 ; 7.484 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Asel[0]    ; MuxOut[0]   ; 10.631 ; 10.631 ; 10.631 ; 10.631 ;
; Asel[0]    ; MuxOut[1]   ; 10.485 ; 10.485 ; 10.485 ; 10.485 ;
; Asel[0]    ; MuxOut[2]   ; 11.436 ; 11.436 ; 11.436 ; 11.436 ;
; Asel[0]    ; MuxOut[3]   ; 10.864 ; 10.864 ; 10.864 ; 10.864 ;
; Asel[0]    ; MuxOut[4]   ; 11.104 ; 11.104 ; 11.104 ; 11.104 ;
; Asel[0]    ; MuxOut[5]   ; 11.130 ; 11.130 ; 11.130 ; 11.130 ;
; Asel[0]    ; MuxOut[6]   ; 10.633 ; 10.633 ; 10.633 ; 10.633 ;
; Asel[0]    ; MuxOut[7]   ; 11.353 ; 11.353 ; 11.353 ; 11.353 ;
; Asel[1]    ; MuxOut[0]   ; 10.312 ; 10.697 ; 10.697 ; 10.312 ;
; Asel[1]    ; MuxOut[1]   ; 9.996  ; 10.408 ; 10.408 ; 9.996  ;
; Asel[1]    ; MuxOut[2]   ; 10.874 ; 11.115 ; 11.115 ; 10.874 ;
; Asel[1]    ; MuxOut[3]   ; 10.613 ; 11.025 ; 11.025 ; 10.613 ;
; Asel[1]    ; MuxOut[4]   ; 11.403 ; 11.403 ; 11.403 ; 11.403 ;
; Asel[1]    ; MuxOut[5]   ; 11.314 ; 11.314 ; 11.314 ; 11.314 ;
; Asel[1]    ; MuxOut[6]   ; 10.855 ; 10.855 ; 10.855 ; 10.855 ;
; Asel[1]    ; MuxOut[7]   ; 10.987 ; 10.987 ; 10.987 ; 10.987 ;
; IROut[0]   ; MuxOut[0]   ; 12.434 ; 12.434 ; 12.434 ; 12.434 ;
; IROut[0]   ; MuxOut[1]   ; 12.832 ; 12.832 ; 12.832 ; 12.832 ;
; IROut[0]   ; MuxOut[2]   ; 13.519 ; 13.519 ; 13.519 ; 13.519 ;
; IROut[0]   ; MuxOut[3]   ; 13.599 ; 13.599 ; 13.599 ; 13.599 ;
; IROut[0]   ; MuxOut[4]   ; 13.081 ; 13.081 ; 13.081 ; 13.081 ;
; IROut[0]   ; MuxOut[5]   ; 12.477 ; 12.477 ; 12.477 ; 12.477 ;
; IROut[0]   ; MuxOut[6]   ; 12.753 ; 12.753 ; 12.753 ; 12.753 ;
; IROut[0]   ; MuxOut[7]   ; 12.879 ; 12.879 ; 12.879 ; 12.879 ;
; IROut[0]   ; SubOut[0]   ; 11.538 ; 11.538 ; 11.538 ; 11.538 ;
; IROut[0]   ; SubOut[1]   ; 11.898 ; 11.898 ; 11.898 ; 11.898 ;
; IROut[0]   ; SubOut[2]   ; 11.968 ; 11.968 ; 11.968 ; 11.968 ;
; IROut[0]   ; SubOut[3]   ; 12.103 ; 12.103 ; 12.103 ; 12.103 ;
; IROut[0]   ; SubOut[4]   ; 12.482 ; 12.482 ; 12.482 ; 12.482 ;
; IROut[0]   ; SubOut[5]   ; 12.252 ; 12.252 ; 12.252 ; 12.252 ;
; IROut[0]   ; SubOut[6]   ; 12.343 ; 12.343 ; 12.343 ; 12.343 ;
; IROut[0]   ; SubOut[7]   ; 12.743 ; 12.743 ; 12.743 ; 12.743 ;
; IROut[1]   ; MuxOut[1]   ; 12.877 ; 12.877 ; 12.877 ; 12.877 ;
; IROut[1]   ; MuxOut[2]   ; 13.915 ; 13.915 ; 13.915 ; 13.915 ;
; IROut[1]   ; MuxOut[3]   ; 13.995 ; 13.995 ; 13.995 ; 13.995 ;
; IROut[1]   ; MuxOut[4]   ; 13.477 ; 13.477 ; 13.477 ; 13.477 ;
; IROut[1]   ; MuxOut[5]   ; 12.873 ; 12.873 ; 12.873 ; 12.873 ;
; IROut[1]   ; MuxOut[6]   ; 13.149 ; 13.149 ; 13.149 ; 13.149 ;
; IROut[1]   ; MuxOut[7]   ; 13.275 ; 13.275 ; 13.275 ; 13.275 ;
; IROut[1]   ; SubOut[1]   ; 11.943 ; 11.943 ; 11.943 ; 11.943 ;
; IROut[1]   ; SubOut[2]   ; 12.364 ; 12.364 ; 12.364 ; 12.364 ;
; IROut[1]   ; SubOut[3]   ; 12.499 ; 12.499 ; 12.499 ; 12.499 ;
; IROut[1]   ; SubOut[4]   ; 12.878 ; 12.878 ; 12.878 ; 12.878 ;
; IROut[1]   ; SubOut[5]   ; 12.648 ; 12.648 ; 12.648 ; 12.648 ;
; IROut[1]   ; SubOut[6]   ; 12.739 ; 12.739 ; 12.739 ; 12.739 ;
; IROut[1]   ; SubOut[7]   ; 13.139 ; 13.139 ; 13.139 ; 13.139 ;
; IROut[2]   ; MuxOut[2]   ; 13.102 ; 13.102 ; 13.102 ; 13.102 ;
; IROut[2]   ; MuxOut[3]   ; 13.535 ; 13.535 ; 13.535 ; 13.535 ;
; IROut[2]   ; MuxOut[4]   ; 13.017 ; 13.017 ; 13.017 ; 13.017 ;
; IROut[2]   ; MuxOut[5]   ; 12.413 ; 12.413 ; 12.413 ; 12.413 ;
; IROut[2]   ; MuxOut[6]   ; 12.689 ; 12.689 ; 12.689 ; 12.689 ;
; IROut[2]   ; MuxOut[7]   ; 12.815 ; 12.815 ; 12.815 ; 12.815 ;
; IROut[2]   ; SubOut[2]   ; 11.551 ; 11.551 ; 11.551 ; 11.551 ;
; IROut[2]   ; SubOut[3]   ; 12.039 ; 12.039 ; 12.039 ; 12.039 ;
; IROut[2]   ; SubOut[4]   ; 12.418 ; 12.418 ; 12.418 ; 12.418 ;
; IROut[2]   ; SubOut[5]   ; 12.188 ; 12.188 ; 12.188 ; 12.188 ;
; IROut[2]   ; SubOut[6]   ; 12.279 ; 12.279 ; 12.279 ; 12.279 ;
; IROut[2]   ; SubOut[7]   ; 12.679 ; 12.679 ; 12.679 ; 12.679 ;
; IROut[3]   ; MuxOut[3]   ; 13.235 ; 13.235 ; 13.235 ; 13.235 ;
; IROut[3]   ; MuxOut[4]   ; 13.069 ; 13.069 ; 13.069 ; 13.069 ;
; IROut[3]   ; MuxOut[5]   ; 12.465 ; 12.465 ; 12.465 ; 12.465 ;
; IROut[3]   ; MuxOut[6]   ; 12.741 ; 12.741 ; 12.741 ; 12.741 ;
; IROut[3]   ; MuxOut[7]   ; 12.867 ; 12.867 ; 12.867 ; 12.867 ;
; IROut[3]   ; SubOut[3]   ; 11.739 ; 11.739 ; 11.739 ; 11.739 ;
; IROut[3]   ; SubOut[4]   ; 12.470 ; 12.470 ; 12.470 ; 12.470 ;
; IROut[3]   ; SubOut[5]   ; 12.240 ; 12.240 ; 12.240 ; 12.240 ;
; IROut[3]   ; SubOut[6]   ; 12.331 ; 12.331 ; 12.331 ; 12.331 ;
; IROut[3]   ; SubOut[7]   ; 12.731 ; 12.731 ; 12.731 ; 12.731 ;
; IROut[4]   ; MuxOut[4]   ; 12.916 ; 12.916 ; 12.916 ; 12.916 ;
; IROut[4]   ; MuxOut[5]   ; 12.665 ; 12.665 ; 12.665 ; 12.665 ;
; IROut[4]   ; MuxOut[6]   ; 12.941 ; 12.941 ; 12.941 ; 12.941 ;
; IROut[4]   ; MuxOut[7]   ; 13.067 ; 13.067 ; 13.067 ; 13.067 ;
; IROut[4]   ; SubOut[4]   ; 12.317 ; 12.317 ; 12.317 ; 12.317 ;
; IROut[4]   ; SubOut[5]   ; 12.440 ; 12.440 ; 12.440 ; 12.440 ;
; IROut[4]   ; SubOut[6]   ; 12.531 ; 12.531 ; 12.531 ; 12.531 ;
; IROut[4]   ; SubOut[7]   ; 12.931 ; 12.931 ; 12.931 ; 12.931 ;
; IROut[5]   ; MuxOut[5]   ; 12.024 ; 12.024 ; 12.024 ; 12.024 ;
; IROut[5]   ; MuxOut[6]   ; 12.652 ; 12.652 ; 12.652 ; 12.652 ;
; IROut[5]   ; MuxOut[7]   ; 12.778 ; 12.778 ; 12.778 ; 12.778 ;
; IROut[5]   ; SubOut[5]   ; 11.799 ; 11.799 ; 11.799 ; 11.799 ;
; IROut[5]   ; SubOut[6]   ; 12.242 ; 12.242 ; 12.242 ; 12.242 ;
; IROut[5]   ; SubOut[7]   ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; IROut[6]   ; MuxOut[6]   ; 12.405 ; 12.405 ; 12.405 ; 12.405 ;
; IROut[6]   ; MuxOut[7]   ; 12.884 ; 12.884 ; 12.884 ; 12.884 ;
; IROut[6]   ; SubOut[6]   ; 11.995 ; 11.995 ; 11.995 ; 11.995 ;
; IROut[6]   ; SubOut[7]   ; 12.748 ; 12.748 ; 12.748 ; 12.748 ;
; IROut[7]   ; MuxOut[7]   ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; IROut[7]   ; SubOut[7]   ; 11.889 ; 11.889 ; 11.889 ; 11.889 ;
; Input[0]   ; MuxOut[0]   ; 11.402 ;        ;        ; 11.402 ;
; Input[1]   ; MuxOut[1]   ; 11.175 ;        ;        ; 11.175 ;
; Input[2]   ; MuxOut[2]   ; 11.960 ;        ;        ; 11.960 ;
; Input[3]   ; MuxOut[3]   ; 11.397 ;        ;        ; 11.397 ;
; Input[4]   ; MuxOut[4]   ; 11.936 ; 11.936 ; 11.936 ; 11.936 ;
; Input[5]   ; MuxOut[5]   ; 11.657 ;        ;        ; 11.657 ;
; Input[6]   ; MuxOut[6]   ; 11.068 ;        ;        ; 11.068 ;
; Input[7]   ; MuxOut[7]   ; 11.400 ;        ;        ; 11.400 ;
; sub        ; MuxOut[0]   ; 12.193 ; 12.193 ; 12.193 ; 12.193 ;
; sub        ; MuxOut[1]   ; 12.591 ; 12.591 ; 12.591 ; 12.591 ;
; sub        ; MuxOut[2]   ; 13.278 ; 13.278 ; 13.278 ; 13.278 ;
; sub        ; MuxOut[3]   ; 13.358 ; 13.358 ; 13.358 ; 13.358 ;
; sub        ; MuxOut[4]   ; 12.840 ; 12.840 ; 12.840 ; 12.840 ;
; sub        ; MuxOut[5]   ; 12.236 ; 12.236 ; 12.236 ; 12.236 ;
; sub        ; MuxOut[6]   ; 12.512 ; 12.512 ; 12.512 ; 12.512 ;
; sub        ; MuxOut[7]   ; 12.638 ; 12.638 ; 12.638 ; 12.638 ;
; sub        ; SubOut[0]   ; 11.297 ; 11.297 ; 11.297 ; 11.297 ;
; sub        ; SubOut[1]   ; 11.657 ; 11.657 ; 11.657 ; 11.657 ;
; sub        ; SubOut[2]   ; 11.727 ; 11.727 ; 11.727 ; 11.727 ;
; sub        ; SubOut[3]   ; 11.862 ; 11.862 ; 11.862 ; 11.862 ;
; sub        ; SubOut[4]   ; 12.241 ; 12.241 ; 12.241 ; 12.241 ;
; sub        ; SubOut[5]   ; 12.011 ; 12.011 ; 12.011 ; 12.011 ;
; sub        ; SubOut[6]   ; 12.102 ; 12.102 ; 12.102 ; 12.102 ;
; sub        ; SubOut[7]   ; 12.502 ; 12.502 ; 12.502 ; 12.502 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Asel[0]    ; MuxOut[0]   ; 10.631 ; 10.158 ; 10.158 ; 10.631 ;
; Asel[0]    ; MuxOut[1]   ; 10.485 ; 9.986  ; 9.986  ; 10.485 ;
; Asel[0]    ; MuxOut[2]   ; 11.436 ; 10.721 ; 10.721 ; 11.436 ;
; Asel[0]    ; MuxOut[3]   ; 10.864 ; 10.603 ; 10.603 ; 10.864 ;
; Asel[0]    ; MuxOut[4]   ; 10.907 ; 10.907 ; 10.907 ; 10.907 ;
; Asel[0]    ; MuxOut[5]   ; 11.130 ; 10.157 ; 10.157 ; 11.130 ;
; Asel[0]    ; MuxOut[6]   ; 10.633 ; 9.777  ; 9.777  ; 10.633 ;
; Asel[0]    ; MuxOut[7]   ; 11.353 ; 10.400 ; 10.400 ; 11.353 ;
; Asel[1]    ; MuxOut[0]   ; 10.312 ; 10.697 ; 10.697 ; 10.312 ;
; Asel[1]    ; MuxOut[1]   ; 9.996  ; 10.408 ; 10.408 ; 9.996  ;
; Asel[1]    ; MuxOut[2]   ; 10.874 ; 11.115 ; 11.115 ; 10.874 ;
; Asel[1]    ; MuxOut[3]   ; 10.613 ; 11.025 ; 11.025 ; 10.613 ;
; Asel[1]    ; MuxOut[4]   ; 11.403 ; 11.403 ; 11.403 ; 11.403 ;
; Asel[1]    ; MuxOut[5]   ; 11.314 ; 10.310 ; 10.310 ; 11.314 ;
; Asel[1]    ; MuxOut[6]   ; 10.855 ; 9.998  ; 9.998  ; 10.855 ;
; Asel[1]    ; MuxOut[7]   ; 10.987 ; 10.552 ; 10.552 ; 10.987 ;
; IROut[0]   ; MuxOut[0]   ; 10.374 ; 12.434 ; 12.434 ; 10.374 ;
; IROut[0]   ; MuxOut[1]   ; 12.832 ; 12.832 ; 12.832 ; 12.832 ;
; IROut[0]   ; MuxOut[2]   ; 13.519 ; 13.519 ; 13.519 ; 13.519 ;
; IROut[0]   ; MuxOut[3]   ; 13.599 ; 13.599 ; 13.599 ; 13.599 ;
; IROut[0]   ; MuxOut[4]   ; 13.081 ; 13.081 ; 13.081 ; 13.081 ;
; IROut[0]   ; MuxOut[5]   ; 12.477 ; 12.477 ; 12.477 ; 12.477 ;
; IROut[0]   ; MuxOut[6]   ; 12.753 ; 12.753 ; 12.753 ; 12.753 ;
; IROut[0]   ; MuxOut[7]   ; 12.879 ; 12.879 ; 12.879 ; 12.879 ;
; IROut[0]   ; SubOut[0]   ; 11.538 ; 11.538 ; 11.538 ; 11.538 ;
; IROut[0]   ; SubOut[1]   ; 11.898 ; 11.898 ; 11.898 ; 11.898 ;
; IROut[0]   ; SubOut[2]   ; 11.968 ; 11.968 ; 11.968 ; 11.968 ;
; IROut[0]   ; SubOut[3]   ; 12.103 ; 12.103 ; 12.103 ; 12.103 ;
; IROut[0]   ; SubOut[4]   ; 12.482 ; 12.482 ; 12.482 ; 12.482 ;
; IROut[0]   ; SubOut[5]   ; 12.252 ; 12.252 ; 12.252 ; 12.252 ;
; IROut[0]   ; SubOut[6]   ; 12.343 ; 12.343 ; 12.343 ; 12.343 ;
; IROut[0]   ; SubOut[7]   ; 12.743 ; 12.743 ; 12.743 ; 12.743 ;
; IROut[1]   ; MuxOut[1]   ; 10.132 ; 12.877 ; 12.877 ; 10.132 ;
; IROut[1]   ; MuxOut[2]   ; 13.915 ; 13.915 ; 13.915 ; 13.915 ;
; IROut[1]   ; MuxOut[3]   ; 13.995 ; 13.995 ; 13.995 ; 13.995 ;
; IROut[1]   ; MuxOut[4]   ; 13.477 ; 13.477 ; 13.477 ; 13.477 ;
; IROut[1]   ; MuxOut[5]   ; 12.873 ; 12.873 ; 12.873 ; 12.873 ;
; IROut[1]   ; MuxOut[6]   ; 13.149 ; 13.149 ; 13.149 ; 13.149 ;
; IROut[1]   ; MuxOut[7]   ; 13.275 ; 13.275 ; 13.275 ; 13.275 ;
; IROut[1]   ; SubOut[1]   ; 11.943 ; 11.943 ; 11.943 ; 11.943 ;
; IROut[1]   ; SubOut[2]   ; 12.364 ; 12.364 ; 12.364 ; 12.364 ;
; IROut[1]   ; SubOut[3]   ; 12.499 ; 12.499 ; 12.499 ; 12.499 ;
; IROut[1]   ; SubOut[4]   ; 12.878 ; 12.878 ; 12.878 ; 12.878 ;
; IROut[1]   ; SubOut[5]   ; 12.648 ; 12.648 ; 12.648 ; 12.648 ;
; IROut[1]   ; SubOut[6]   ; 12.739 ; 12.739 ; 12.739 ; 12.739 ;
; IROut[1]   ; SubOut[7]   ; 13.139 ; 13.139 ; 13.139 ; 13.139 ;
; IROut[2]   ; MuxOut[2]   ; 10.947 ; 13.102 ; 13.102 ; 10.947 ;
; IROut[2]   ; MuxOut[3]   ; 13.535 ; 13.535 ; 13.535 ; 13.535 ;
; IROut[2]   ; MuxOut[4]   ; 13.017 ; 13.017 ; 13.017 ; 13.017 ;
; IROut[2]   ; MuxOut[5]   ; 12.413 ; 12.413 ; 12.413 ; 12.413 ;
; IROut[2]   ; MuxOut[6]   ; 12.689 ; 12.689 ; 12.689 ; 12.689 ;
; IROut[2]   ; MuxOut[7]   ; 12.815 ; 12.815 ; 12.815 ; 12.815 ;
; IROut[2]   ; SubOut[2]   ; 11.551 ; 11.551 ; 11.551 ; 11.551 ;
; IROut[2]   ; SubOut[3]   ; 12.039 ; 12.039 ; 12.039 ; 12.039 ;
; IROut[2]   ; SubOut[4]   ; 12.418 ; 12.418 ; 12.418 ; 12.418 ;
; IROut[2]   ; SubOut[5]   ; 12.188 ; 12.188 ; 12.188 ; 12.188 ;
; IROut[2]   ; SubOut[6]   ; 12.279 ; 12.279 ; 12.279 ; 12.279 ;
; IROut[2]   ; SubOut[7]   ; 12.679 ; 12.679 ; 12.679 ; 12.679 ;
; IROut[3]   ; MuxOut[3]   ; 11.002 ; 13.235 ; 13.235 ; 11.002 ;
; IROut[3]   ; MuxOut[4]   ; 13.069 ; 13.069 ; 13.069 ; 13.069 ;
; IROut[3]   ; MuxOut[5]   ; 12.465 ; 12.465 ; 12.465 ; 12.465 ;
; IROut[3]   ; MuxOut[6]   ; 12.741 ; 12.741 ; 12.741 ; 12.741 ;
; IROut[3]   ; MuxOut[7]   ; 12.867 ; 12.867 ; 12.867 ; 12.867 ;
; IROut[3]   ; SubOut[3]   ; 11.739 ; 11.739 ; 11.739 ; 11.739 ;
; IROut[3]   ; SubOut[4]   ; 12.470 ; 12.470 ; 12.470 ; 12.470 ;
; IROut[3]   ; SubOut[5]   ; 12.240 ; 12.240 ; 12.240 ; 12.240 ;
; IROut[3]   ; SubOut[6]   ; 12.331 ; 12.331 ; 12.331 ; 12.331 ;
; IROut[3]   ; SubOut[7]   ; 12.731 ; 12.731 ; 12.731 ; 12.731 ;
; IROut[4]   ; MuxOut[4]   ; 11.423 ; 12.916 ; 12.916 ; 11.423 ;
; IROut[4]   ; MuxOut[5]   ; 12.665 ; 12.665 ; 12.665 ; 12.665 ;
; IROut[4]   ; MuxOut[6]   ; 12.941 ; 12.941 ; 12.941 ; 12.941 ;
; IROut[4]   ; MuxOut[7]   ; 13.067 ; 13.067 ; 13.067 ; 13.067 ;
; IROut[4]   ; SubOut[4]   ; 12.317 ; 12.317 ; 12.317 ; 12.317 ;
; IROut[4]   ; SubOut[5]   ; 12.440 ; 12.440 ; 12.440 ; 12.440 ;
; IROut[4]   ; SubOut[6]   ; 12.531 ; 12.531 ; 12.531 ; 12.531 ;
; IROut[4]   ; SubOut[7]   ; 12.931 ; 12.931 ; 12.931 ; 12.931 ;
; IROut[5]   ; MuxOut[5]   ; 11.809 ; 12.024 ; 12.024 ; 11.809 ;
; IROut[5]   ; MuxOut[6]   ; 12.652 ; 12.652 ; 12.652 ; 12.652 ;
; IROut[5]   ; MuxOut[7]   ; 12.778 ; 12.778 ; 12.778 ; 12.778 ;
; IROut[5]   ; SubOut[5]   ; 11.799 ; 11.799 ; 11.799 ; 11.799 ;
; IROut[5]   ; SubOut[6]   ; 12.242 ; 12.242 ; 12.242 ; 12.242 ;
; IROut[5]   ; SubOut[7]   ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; IROut[6]   ; MuxOut[6]   ; 11.158 ; 12.405 ; 12.405 ; 11.158 ;
; IROut[6]   ; MuxOut[7]   ; 12.884 ; 12.884 ; 12.884 ; 12.884 ;
; IROut[6]   ; SubOut[6]   ; 11.995 ; 11.995 ; 11.995 ; 11.995 ;
; IROut[6]   ; SubOut[7]   ; 12.748 ; 12.748 ; 12.748 ; 12.748 ;
; IROut[7]   ; MuxOut[7]   ; 11.899 ; 12.025 ; 12.025 ; 11.899 ;
; IROut[7]   ; SubOut[7]   ; 11.889 ; 11.889 ; 11.889 ; 11.889 ;
; Input[0]   ; MuxOut[0]   ; 11.402 ;        ;        ; 11.402 ;
; Input[1]   ; MuxOut[1]   ; 11.175 ;        ;        ; 11.175 ;
; Input[2]   ; MuxOut[2]   ; 11.960 ;        ;        ; 11.960 ;
; Input[3]   ; MuxOut[3]   ; 11.397 ;        ;        ; 11.397 ;
; Input[4]   ; MuxOut[4]   ; 11.936 ; 11.936 ; 11.936 ; 11.936 ;
; Input[5]   ; MuxOut[5]   ; 11.657 ;        ;        ; 11.657 ;
; Input[6]   ; MuxOut[6]   ; 11.068 ;        ;        ; 11.068 ;
; Input[7]   ; MuxOut[7]   ; 11.400 ;        ;        ; 11.400 ;
; sub        ; MuxOut[0]   ; 11.970 ; 11.970 ; 11.970 ; 11.970 ;
; sub        ; MuxOut[1]   ; 12.015 ; 12.015 ; 12.015 ; 12.015 ;
; sub        ; MuxOut[2]   ; 12.702 ; 12.702 ; 12.702 ; 12.702 ;
; sub        ; MuxOut[3]   ; 12.782 ; 12.782 ; 12.782 ; 12.782 ;
; sub        ; MuxOut[4]   ; 12.165 ; 12.165 ; 12.165 ; 12.165 ;
; sub        ; MuxOut[5]   ; 11.537 ; 11.537 ; 11.537 ; 11.537 ;
; sub        ; MuxOut[6]   ; 11.874 ; 11.874 ; 11.874 ; 11.874 ;
; sub        ; MuxOut[7]   ; 11.586 ; 11.586 ; 11.586 ; 11.586 ;
; sub        ; SubOut[0]   ; 11.074 ; 11.074 ; 11.074 ; 11.074 ;
; sub        ; SubOut[1]   ; 11.081 ; 11.081 ; 11.081 ; 11.081 ;
; sub        ; SubOut[2]   ; 11.151 ; 11.151 ; 11.151 ; 11.151 ;
; sub        ; SubOut[3]   ; 11.286 ; 11.286 ; 11.286 ; 11.286 ;
; sub        ; SubOut[4]   ; 11.566 ; 11.566 ; 11.566 ; 11.566 ;
; sub        ; SubOut[5]   ; 11.312 ; 11.312 ; 11.312 ; 11.312 ;
; sub        ; SubOut[6]   ; 11.464 ; 11.464 ; 11.464 ; 11.464 ;
; sub        ; SubOut[7]   ; 11.450 ; 11.450 ; 11.450 ; 11.450 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.415 ; -1.312        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.410 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -9.380                ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                        ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.415 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.447      ;
; -0.391 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.423      ;
; -0.379 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.411      ;
; -0.370 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.402      ;
; -0.363 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.395      ;
; -0.355 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.387      ;
; -0.308 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.340      ;
; -0.296 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.328      ;
; -0.284 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.316      ;
; -0.241 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.273      ;
; -0.236 ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.268      ;
; -0.217 ; Register:regA|A_Reg[5] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.249      ;
; -0.154 ; Register:regA|A_Reg[6] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.186      ;
; -0.111 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.143      ;
; -0.075 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.107      ;
; -0.032 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.064      ;
; 0.004  ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.013  ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.019      ;
; 0.024  ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.008      ;
; 0.038  ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.994      ;
; 0.060  ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.069  ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.963      ;
; 0.074  ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.958      ;
; 0.075  ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.957      ;
; 0.083  ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.949      ;
; 0.099  ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.933      ;
; 0.100  ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.932      ;
; 0.126  ; Register:regA|A_Reg[6] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.906      ;
; 0.131  ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.901      ;
; 0.145  ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.887      ;
; 0.147  ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.885      ;
; 0.166  ; Register:regA|A_Reg[5] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.866      ;
; 0.217  ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.815      ;
; 0.306  ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.726      ;
; 0.341  ; Register:regA|A_Reg[5] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.691      ;
; 0.470  ; Register:regA|A_Reg[7] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.562      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                        ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.410 ; Register:regA|A_Reg[7] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.539 ; Register:regA|A_Reg[5] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.574 ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.663 ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.714 ; Register:regA|A_Reg[5] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.866      ;
; 0.733 ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.885      ;
; 0.735 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.887      ;
; 0.749 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.901      ;
; 0.754 ; Register:regA|A_Reg[6] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.780 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.781 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.797 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.949      ;
; 0.805 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.957      ;
; 0.806 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.958      ;
; 0.811 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.963      ;
; 0.820 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.972      ;
; 0.842 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.994      ;
; 0.856 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.008      ;
; 0.867 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.019      ;
; 0.876 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.912 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.955 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.991 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.143      ;
; 1.034 ; Register:regA|A_Reg[6] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.186      ;
; 1.097 ; Register:regA|A_Reg[5] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 1.116 ; Register:regA|A_Reg[4] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.268      ;
; 1.121 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.273      ;
; 1.164 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.316      ;
; 1.176 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.328      ;
; 1.188 ; Register:regA|A_Reg[2] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.340      ;
; 1.235 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.387      ;
; 1.243 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.395      ;
; 1.250 ; Register:regA|A_Reg[3] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.402      ;
; 1.259 ; Register:regA|A_Reg[0] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.411      ;
; 1.271 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.423      ;
; 1.295 ; Register:regA|A_Reg[1] ; Register:regA|A_Reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.447      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register:regA|A_Reg[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register:regA|A_Reg[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; regA|A_Reg[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; regA|A_Reg[7]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Asel[*]   ; clk        ; 2.226 ; 2.226 ; Rise       ; clk             ;
;  Asel[0]  ; clk        ; 2.140 ; 2.140 ; Rise       ; clk             ;
;  Asel[1]  ; clk        ; 2.226 ; 2.226 ; Rise       ; clk             ;
; IROut[*]  ; clk        ; 3.078 ; 3.078 ; Rise       ; clk             ;
;  IROut[0] ; clk        ; 2.904 ; 2.904 ; Rise       ; clk             ;
;  IROut[1] ; clk        ; 3.078 ; 3.078 ; Rise       ; clk             ;
;  IROut[2] ; clk        ; 2.887 ; 2.887 ; Rise       ; clk             ;
;  IROut[3] ; clk        ; 2.934 ; 2.934 ; Rise       ; clk             ;
;  IROut[4] ; clk        ; 2.934 ; 2.934 ; Rise       ; clk             ;
;  IROut[5] ; clk        ; 2.851 ; 2.851 ; Rise       ; clk             ;
;  IROut[6] ; clk        ; 2.773 ; 2.773 ; Rise       ; clk             ;
;  IROut[7] ; clk        ; 2.229 ; 2.229 ; Rise       ; clk             ;
; Input[*]  ; clk        ; 2.366 ; 2.366 ; Rise       ; clk             ;
;  Input[0] ; clk        ; 2.071 ; 2.071 ; Rise       ; clk             ;
;  Input[1] ; clk        ; 2.366 ; 2.366 ; Rise       ; clk             ;
;  Input[2] ; clk        ; 2.093 ; 2.093 ; Rise       ; clk             ;
;  Input[3] ; clk        ; 2.116 ; 2.116 ; Rise       ; clk             ;
;  Input[4] ; clk        ; 2.068 ; 2.068 ; Rise       ; clk             ;
;  Input[5] ; clk        ; 2.167 ; 2.167 ; Rise       ; clk             ;
;  Input[6] ; clk        ; 2.319 ; 2.319 ; Rise       ; clk             ;
;  Input[7] ; clk        ; 1.986 ; 1.986 ; Rise       ; clk             ;
; loadA     ; clk        ; 2.031 ; 2.031 ; Rise       ; clk             ;
; sub       ; clk        ; 2.835 ; 2.835 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Asel[*]   ; clk        ; -1.532 ; -1.532 ; Rise       ; clk             ;
;  Asel[0]  ; clk        ; -1.532 ; -1.532 ; Rise       ; clk             ;
;  Asel[1]  ; clk        ; -1.571 ; -1.571 ; Rise       ; clk             ;
; IROut[*]  ; clk        ; -1.585 ; -1.585 ; Rise       ; clk             ;
;  IROut[0] ; clk        ; -1.585 ; -1.585 ; Rise       ; clk             ;
;  IROut[1] ; clk        ; -1.883 ; -1.883 ; Rise       ; clk             ;
;  IROut[2] ; clk        ; -1.594 ; -1.594 ; Rise       ; clk             ;
;  IROut[3] ; clk        ; -1.906 ; -1.906 ; Rise       ; clk             ;
;  IROut[4] ; clk        ; -1.760 ; -1.760 ; Rise       ; clk             ;
;  IROut[5] ; clk        ; -2.103 ; -2.103 ; Rise       ; clk             ;
;  IROut[6] ; clk        ; -2.200 ; -2.200 ; Rise       ; clk             ;
;  IROut[7] ; clk        ; -2.070 ; -2.070 ; Rise       ; clk             ;
; Input[*]  ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
;  Input[0] ; clk        ; -1.951 ; -1.951 ; Rise       ; clk             ;
;  Input[1] ; clk        ; -2.246 ; -2.246 ; Rise       ; clk             ;
;  Input[2] ; clk        ; -1.973 ; -1.973 ; Rise       ; clk             ;
;  Input[3] ; clk        ; -1.996 ; -1.996 ; Rise       ; clk             ;
;  Input[4] ; clk        ; -1.948 ; -1.948 ; Rise       ; clk             ;
;  Input[5] ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
;  Input[6] ; clk        ; -2.199 ; -2.199 ; Rise       ; clk             ;
;  Input[7] ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
; loadA     ; clk        ; -1.904 ; -1.904 ; Rise       ; clk             ;
; sub       ; clk        ; -1.936 ; -1.936 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Aeq0        ; clk        ; 4.541 ; 4.541 ; Rise       ; clk             ;
; Apos        ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
; MuxOut[*]   ; clk        ; 4.906 ; 4.906 ; Rise       ; clk             ;
;  MuxOut[0]  ; clk        ; 4.511 ; 4.511 ; Rise       ; clk             ;
;  MuxOut[1]  ; clk        ; 4.574 ; 4.574 ; Rise       ; clk             ;
;  MuxOut[2]  ; clk        ; 4.888 ; 4.888 ; Rise       ; clk             ;
;  MuxOut[3]  ; clk        ; 4.906 ; 4.906 ; Rise       ; clk             ;
;  MuxOut[4]  ; clk        ; 4.771 ; 4.771 ; Rise       ; clk             ;
;  MuxOut[5]  ; clk        ; 4.573 ; 4.573 ; Rise       ; clk             ;
;  MuxOut[6]  ; clk        ; 4.615 ; 4.615 ; Rise       ; clk             ;
;  MuxOut[7]  ; clk        ; 4.713 ; 4.713 ; Rise       ; clk             ;
; SubOut[*]   ; clk        ; 4.647 ; 4.647 ; Rise       ; clk             ;
;  SubOut[0]  ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
;  SubOut[1]  ; clk        ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  SubOut[2]  ; clk        ; 4.312 ; 4.312 ; Rise       ; clk             ;
;  SubOut[3]  ; clk        ; 4.381 ; 4.381 ; Rise       ; clk             ;
;  SubOut[4]  ; clk        ; 4.568 ; 4.568 ; Rise       ; clk             ;
;  SubOut[5]  ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  SubOut[6]  ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  SubOut[7]  ; clk        ; 4.647 ; 4.647 ; Rise       ; clk             ;
; regAOut[*]  ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
;  regAOut[0] ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
;  regAOut[1] ; clk        ; 3.692 ; 3.692 ; Rise       ; clk             ;
;  regAOut[2] ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  regAOut[3] ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  regAOut[4] ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  regAOut[5] ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
;  regAOut[6] ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  regAOut[7] ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Aeq0        ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
; Apos        ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
; MuxOut[*]   ; clk        ; 4.211 ; 4.211 ; Rise       ; clk             ;
;  MuxOut[0]  ; clk        ; 4.511 ; 4.511 ; Rise       ; clk             ;
;  MuxOut[1]  ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  MuxOut[2]  ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
;  MuxOut[3]  ; clk        ; 4.756 ; 4.756 ; Rise       ; clk             ;
;  MuxOut[4]  ; clk        ; 4.489 ; 4.489 ; Rise       ; clk             ;
;  MuxOut[5]  ; clk        ; 4.270 ; 4.270 ; Rise       ; clk             ;
;  MuxOut[6]  ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
;  MuxOut[7]  ; clk        ; 4.211 ; 4.211 ; Rise       ; clk             ;
; SubOut[*]   ; clk        ; 4.102 ; 4.102 ; Rise       ; clk             ;
;  SubOut[0]  ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
;  SubOut[1]  ; clk        ; 4.180 ; 4.180 ; Rise       ; clk             ;
;  SubOut[2]  ; clk        ; 4.102 ; 4.102 ; Rise       ; clk             ;
;  SubOut[3]  ; clk        ; 4.231 ; 4.231 ; Rise       ; clk             ;
;  SubOut[4]  ; clk        ; 4.286 ; 4.286 ; Rise       ; clk             ;
;  SubOut[5]  ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  SubOut[6]  ; clk        ; 4.268 ; 4.268 ; Rise       ; clk             ;
;  SubOut[7]  ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
; regAOut[*]  ; clk        ; 3.692 ; 3.692 ; Rise       ; clk             ;
;  regAOut[0] ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
;  regAOut[1] ; clk        ; 3.692 ; 3.692 ; Rise       ; clk             ;
;  regAOut[2] ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  regAOut[3] ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  regAOut[4] ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  regAOut[5] ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
;  regAOut[6] ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  regAOut[7] ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Asel[0]    ; MuxOut[0]   ; 5.430 ; 5.430 ; 5.430 ; 5.430 ;
; Asel[0]    ; MuxOut[1]   ; 5.293 ; 5.293 ; 5.293 ; 5.293 ;
; Asel[0]    ; MuxOut[2]   ; 5.678 ; 5.678 ; 5.678 ; 5.678 ;
; Asel[0]    ; MuxOut[3]   ; 5.445 ; 5.445 ; 5.445 ; 5.445 ;
; Asel[0]    ; MuxOut[4]   ; 5.560 ; 5.560 ; 5.560 ; 5.560 ;
; Asel[0]    ; MuxOut[5]   ; 5.588 ; 5.588 ; 5.588 ; 5.588 ;
; Asel[0]    ; MuxOut[6]   ; 5.340 ; 5.340 ; 5.340 ; 5.340 ;
; Asel[0]    ; MuxOut[7]   ; 5.646 ; 5.646 ; 5.646 ; 5.646 ;
; Asel[1]    ; MuxOut[0]   ; 5.304 ; 5.468 ; 5.468 ; 5.304 ;
; Asel[1]    ; MuxOut[1]   ; 5.136 ; 5.298 ; 5.298 ; 5.136 ;
; Asel[1]    ; MuxOut[2]   ; 5.469 ; 5.557 ; 5.557 ; 5.469 ;
; Asel[1]    ; MuxOut[3]   ; 5.366 ; 5.530 ; 5.530 ; 5.366 ;
; Asel[1]    ; MuxOut[4]   ; 5.694 ; 5.694 ; 5.694 ; 5.694 ;
; Asel[1]    ; MuxOut[5]   ; 5.676 ; 5.676 ; 5.676 ; 5.676 ;
; Asel[1]    ; MuxOut[6]   ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; Asel[1]    ; MuxOut[7]   ; 5.534 ; 5.534 ; 5.534 ; 5.534 ;
; IROut[0]   ; MuxOut[0]   ; 6.034 ; 6.034 ; 6.034 ; 6.034 ;
; IROut[0]   ; MuxOut[1]   ; 6.099 ; 6.099 ; 6.099 ; 6.099 ;
; IROut[0]   ; MuxOut[2]   ; 6.377 ; 6.377 ; 6.377 ; 6.377 ;
; IROut[0]   ; MuxOut[3]   ; 6.395 ; 6.395 ; 6.395 ; 6.395 ;
; IROut[0]   ; MuxOut[4]   ; 6.260 ; 6.260 ; 6.260 ; 6.260 ;
; IROut[0]   ; MuxOut[5]   ; 6.062 ; 6.062 ; 6.062 ; 6.062 ;
; IROut[0]   ; MuxOut[6]   ; 6.104 ; 6.104 ; 6.104 ; 6.104 ;
; IROut[0]   ; MuxOut[7]   ; 6.202 ; 6.202 ; 6.202 ; 6.202 ;
; IROut[0]   ; SubOut[0]   ; 5.719 ; 5.719 ; 5.719 ; 5.719 ;
; IROut[0]   ; SubOut[1]   ; 5.772 ; 5.772 ; 5.772 ; 5.772 ;
; IROut[0]   ; SubOut[2]   ; 5.801 ; 5.801 ; 5.801 ; 5.801 ;
; IROut[0]   ; SubOut[3]   ; 5.870 ; 5.870 ; 5.870 ; 5.870 ;
; IROut[0]   ; SubOut[4]   ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; IROut[0]   ; SubOut[5]   ; 5.969 ; 5.969 ; 5.969 ; 5.969 ;
; IROut[0]   ; SubOut[6]   ; 6.018 ; 6.018 ; 6.018 ; 6.018 ;
; IROut[0]   ; SubOut[7]   ; 6.136 ; 6.136 ; 6.136 ; 6.136 ;
; IROut[1]   ; MuxOut[1]   ; 6.168 ; 6.168 ; 6.168 ; 6.168 ;
; IROut[1]   ; MuxOut[2]   ; 6.551 ; 6.551 ; 6.551 ; 6.551 ;
; IROut[1]   ; MuxOut[3]   ; 6.569 ; 6.569 ; 6.569 ; 6.569 ;
; IROut[1]   ; MuxOut[4]   ; 6.434 ; 6.434 ; 6.434 ; 6.434 ;
; IROut[1]   ; MuxOut[5]   ; 6.236 ; 6.236 ; 6.236 ; 6.236 ;
; IROut[1]   ; MuxOut[6]   ; 6.278 ; 6.278 ; 6.278 ; 6.278 ;
; IROut[1]   ; MuxOut[7]   ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; IROut[1]   ; SubOut[1]   ; 5.841 ; 5.841 ; 5.841 ; 5.841 ;
; IROut[1]   ; SubOut[2]   ; 5.975 ; 5.975 ; 5.975 ; 5.975 ;
; IROut[1]   ; SubOut[3]   ; 6.044 ; 6.044 ; 6.044 ; 6.044 ;
; IROut[1]   ; SubOut[4]   ; 6.231 ; 6.231 ; 6.231 ; 6.231 ;
; IROut[1]   ; SubOut[5]   ; 6.143 ; 6.143 ; 6.143 ; 6.143 ;
; IROut[1]   ; SubOut[6]   ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; IROut[1]   ; SubOut[7]   ; 6.310 ; 6.310 ; 6.310 ; 6.310 ;
; IROut[2]   ; MuxOut[2]   ; 6.255 ; 6.255 ; 6.255 ; 6.255 ;
; IROut[2]   ; MuxOut[3]   ; 6.378 ; 6.378 ; 6.378 ; 6.378 ;
; IROut[2]   ; MuxOut[4]   ; 6.243 ; 6.243 ; 6.243 ; 6.243 ;
; IROut[2]   ; MuxOut[5]   ; 6.045 ; 6.045 ; 6.045 ; 6.045 ;
; IROut[2]   ; MuxOut[6]   ; 6.087 ; 6.087 ; 6.087 ; 6.087 ;
; IROut[2]   ; MuxOut[7]   ; 6.185 ; 6.185 ; 6.185 ; 6.185 ;
; IROut[2]   ; SubOut[2]   ; 5.679 ; 5.679 ; 5.679 ; 5.679 ;
; IROut[2]   ; SubOut[3]   ; 5.853 ; 5.853 ; 5.853 ; 5.853 ;
; IROut[2]   ; SubOut[4]   ; 6.040 ; 6.040 ; 6.040 ; 6.040 ;
; IROut[2]   ; SubOut[5]   ; 5.952 ; 5.952 ; 5.952 ; 5.952 ;
; IROut[2]   ; SubOut[6]   ; 6.001 ; 6.001 ; 6.001 ; 6.001 ;
; IROut[2]   ; SubOut[7]   ; 6.119 ; 6.119 ; 6.119 ; 6.119 ;
; IROut[3]   ; MuxOut[3]   ; 6.322 ; 6.322 ; 6.322 ; 6.322 ;
; IROut[3]   ; MuxOut[4]   ; 6.290 ; 6.290 ; 6.290 ; 6.290 ;
; IROut[3]   ; MuxOut[5]   ; 6.092 ; 6.092 ; 6.092 ; 6.092 ;
; IROut[3]   ; MuxOut[6]   ; 6.134 ; 6.134 ; 6.134 ; 6.134 ;
; IROut[3]   ; MuxOut[7]   ; 6.232 ; 6.232 ; 6.232 ; 6.232 ;
; IROut[3]   ; SubOut[3]   ; 5.797 ; 5.797 ; 5.797 ; 5.797 ;
; IROut[3]   ; SubOut[4]   ; 6.087 ; 6.087 ; 6.087 ; 6.087 ;
; IROut[3]   ; SubOut[5]   ; 5.999 ; 5.999 ; 5.999 ; 5.999 ;
; IROut[3]   ; SubOut[6]   ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; IROut[3]   ; SubOut[7]   ; 6.166 ; 6.166 ; 6.166 ; 6.166 ;
; IROut[4]   ; MuxOut[4]   ; 6.185 ; 6.185 ; 6.185 ; 6.185 ;
; IROut[4]   ; MuxOut[5]   ; 6.092 ; 6.092 ; 6.092 ; 6.092 ;
; IROut[4]   ; MuxOut[6]   ; 6.134 ; 6.134 ; 6.134 ; 6.134 ;
; IROut[4]   ; MuxOut[7]   ; 6.232 ; 6.232 ; 6.232 ; 6.232 ;
; IROut[4]   ; SubOut[4]   ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; IROut[4]   ; SubOut[5]   ; 5.999 ; 5.999 ; 5.999 ; 5.999 ;
; IROut[4]   ; SubOut[6]   ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; IROut[4]   ; SubOut[7]   ; 6.166 ; 6.166 ; 6.166 ; 6.166 ;
; IROut[5]   ; MuxOut[5]   ; 5.906 ; 5.906 ; 5.906 ; 5.906 ;
; IROut[5]   ; MuxOut[6]   ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; IROut[5]   ; MuxOut[7]   ; 6.149 ; 6.149 ; 6.149 ; 6.149 ;
; IROut[5]   ; SubOut[5]   ; 5.813 ; 5.813 ; 5.813 ; 5.813 ;
; IROut[5]   ; SubOut[6]   ; 5.965 ; 5.965 ; 5.965 ; 5.965 ;
; IROut[5]   ; SubOut[7]   ; 6.083 ; 6.083 ; 6.083 ; 6.083 ;
; IROut[6]   ; MuxOut[6]   ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; IROut[6]   ; MuxOut[7]   ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; IROut[6]   ; SubOut[6]   ; 5.887 ; 5.887 ; 5.887 ; 5.887 ;
; IROut[6]   ; SubOut[7]   ; 6.110 ; 6.110 ; 6.110 ; 6.110 ;
; IROut[7]   ; MuxOut[7]   ; 5.910 ; 5.910 ; 5.910 ; 5.910 ;
; IROut[7]   ; SubOut[7]   ; 5.844 ; 5.844 ; 5.844 ; 5.844 ;
; Input[0]   ; MuxOut[0]   ; 5.682 ;       ;       ; 5.682 ;
; Input[1]   ; MuxOut[1]   ; 5.577 ;       ;       ; 5.577 ;
; Input[2]   ; MuxOut[2]   ; 5.870 ;       ;       ; 5.870 ;
; Input[3]   ; MuxOut[3]   ; 5.631 ;       ;       ; 5.631 ;
; Input[4]   ; MuxOut[4]   ; 5.863 ; 5.863 ; 5.863 ; 5.863 ;
; Input[5]   ; MuxOut[5]   ; 5.778 ;       ;       ; 5.778 ;
; Input[6]   ; MuxOut[6]   ; 5.519 ;       ;       ; 5.519 ;
; Input[7]   ; MuxOut[7]   ; 5.667 ;       ;       ; 5.667 ;
; sub        ; MuxOut[0]   ; 5.965 ; 5.965 ; 5.965 ; 5.965 ;
; sub        ; MuxOut[1]   ; 6.030 ; 6.030 ; 6.030 ; 6.030 ;
; sub        ; MuxOut[2]   ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; sub        ; MuxOut[3]   ; 6.326 ; 6.326 ; 6.326 ; 6.326 ;
; sub        ; MuxOut[4]   ; 6.191 ; 6.191 ; 6.191 ; 6.191 ;
; sub        ; MuxOut[5]   ; 5.993 ; 5.993 ; 5.993 ; 5.993 ;
; sub        ; MuxOut[6]   ; 6.035 ; 6.035 ; 6.035 ; 6.035 ;
; sub        ; MuxOut[7]   ; 6.133 ; 6.133 ; 6.133 ; 6.133 ;
; sub        ; SubOut[0]   ; 5.650 ; 5.650 ; 5.650 ; 5.650 ;
; sub        ; SubOut[1]   ; 5.703 ; 5.703 ; 5.703 ; 5.703 ;
; sub        ; SubOut[2]   ; 5.732 ; 5.732 ; 5.732 ; 5.732 ;
; sub        ; SubOut[3]   ; 5.801 ; 5.801 ; 5.801 ; 5.801 ;
; sub        ; SubOut[4]   ; 5.988 ; 5.988 ; 5.988 ; 5.988 ;
; sub        ; SubOut[5]   ; 5.900 ; 5.900 ; 5.900 ; 5.900 ;
; sub        ; SubOut[6]   ; 5.949 ; 5.949 ; 5.949 ; 5.949 ;
; sub        ; SubOut[7]   ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Asel[0]    ; MuxOut[0]   ; 5.430 ; 5.266 ; 5.266 ; 5.430 ;
; Asel[0]    ; MuxOut[1]   ; 5.293 ; 5.129 ; 5.129 ; 5.293 ;
; Asel[0]    ; MuxOut[2]   ; 5.678 ; 5.430 ; 5.430 ; 5.678 ;
; Asel[0]    ; MuxOut[3]   ; 5.445 ; 5.361 ; 5.361 ; 5.445 ;
; Asel[0]    ; MuxOut[4]   ; 5.530 ; 5.530 ; 5.530 ; 5.530 ;
; Asel[0]    ; MuxOut[5]   ; 5.588 ; 5.263 ; 5.263 ; 5.588 ;
; Asel[0]    ; MuxOut[6]   ; 5.340 ; 5.050 ; 5.050 ; 5.340 ;
; Asel[0]    ; MuxOut[7]   ; 5.646 ; 5.334 ; 5.334 ; 5.646 ;
; Asel[1]    ; MuxOut[0]   ; 5.304 ; 5.468 ; 5.468 ; 5.304 ;
; Asel[1]    ; MuxOut[1]   ; 5.136 ; 5.298 ; 5.298 ; 5.136 ;
; Asel[1]    ; MuxOut[2]   ; 5.469 ; 5.557 ; 5.557 ; 5.469 ;
; Asel[1]    ; MuxOut[3]   ; 5.366 ; 5.530 ; 5.530 ; 5.366 ;
; Asel[1]    ; MuxOut[4]   ; 5.694 ; 5.694 ; 5.694 ; 5.694 ;
; Asel[1]    ; MuxOut[5]   ; 5.676 ; 5.302 ; 5.302 ; 5.676 ;
; Asel[1]    ; MuxOut[6]   ; 5.426 ; 5.135 ; 5.135 ; 5.426 ;
; Asel[1]    ; MuxOut[7]   ; 5.534 ; 5.372 ; 5.372 ; 5.534 ;
; IROut[0]   ; MuxOut[0]   ; 5.316 ; 6.034 ; 6.034 ; 5.316 ;
; IROut[0]   ; MuxOut[1]   ; 6.099 ; 6.099 ; 6.099 ; 6.099 ;
; IROut[0]   ; MuxOut[2]   ; 6.377 ; 6.377 ; 6.377 ; 6.377 ;
; IROut[0]   ; MuxOut[3]   ; 6.395 ; 6.395 ; 6.395 ; 6.395 ;
; IROut[0]   ; MuxOut[4]   ; 6.260 ; 6.260 ; 6.260 ; 6.260 ;
; IROut[0]   ; MuxOut[5]   ; 6.062 ; 6.062 ; 6.062 ; 6.062 ;
; IROut[0]   ; MuxOut[6]   ; 6.104 ; 6.104 ; 6.104 ; 6.104 ;
; IROut[0]   ; MuxOut[7]   ; 6.202 ; 6.202 ; 6.202 ; 6.202 ;
; IROut[0]   ; SubOut[0]   ; 5.719 ; 5.719 ; 5.719 ; 5.719 ;
; IROut[0]   ; SubOut[1]   ; 5.772 ; 5.772 ; 5.772 ; 5.772 ;
; IROut[0]   ; SubOut[2]   ; 5.801 ; 5.801 ; 5.801 ; 5.801 ;
; IROut[0]   ; SubOut[3]   ; 5.870 ; 5.870 ; 5.870 ; 5.870 ;
; IROut[0]   ; SubOut[4]   ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; IROut[0]   ; SubOut[5]   ; 5.969 ; 5.969 ; 5.969 ; 5.969 ;
; IROut[0]   ; SubOut[6]   ; 6.018 ; 6.018 ; 6.018 ; 6.018 ;
; IROut[0]   ; SubOut[7]   ; 6.136 ; 6.136 ; 6.136 ; 6.136 ;
; IROut[1]   ; MuxOut[1]   ; 5.214 ; 6.168 ; 6.168 ; 5.214 ;
; IROut[1]   ; MuxOut[2]   ; 6.551 ; 6.551 ; 6.551 ; 6.551 ;
; IROut[1]   ; MuxOut[3]   ; 6.569 ; 6.569 ; 6.569 ; 6.569 ;
; IROut[1]   ; MuxOut[4]   ; 6.434 ; 6.434 ; 6.434 ; 6.434 ;
; IROut[1]   ; MuxOut[5]   ; 6.236 ; 6.236 ; 6.236 ; 6.236 ;
; IROut[1]   ; MuxOut[6]   ; 6.278 ; 6.278 ; 6.278 ; 6.278 ;
; IROut[1]   ; MuxOut[7]   ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; IROut[1]   ; SubOut[1]   ; 5.841 ; 5.841 ; 5.841 ; 5.841 ;
; IROut[1]   ; SubOut[2]   ; 5.975 ; 5.975 ; 5.975 ; 5.975 ;
; IROut[1]   ; SubOut[3]   ; 6.044 ; 6.044 ; 6.044 ; 6.044 ;
; IROut[1]   ; SubOut[4]   ; 6.231 ; 6.231 ; 6.231 ; 6.231 ;
; IROut[1]   ; SubOut[5]   ; 6.143 ; 6.143 ; 6.143 ; 6.143 ;
; IROut[1]   ; SubOut[6]   ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; IROut[1]   ; SubOut[7]   ; 6.310 ; 6.310 ; 6.310 ; 6.310 ;
; IROut[2]   ; MuxOut[2]   ; 5.491 ; 6.255 ; 6.255 ; 5.491 ;
; IROut[2]   ; MuxOut[3]   ; 6.378 ; 6.378 ; 6.378 ; 6.378 ;
; IROut[2]   ; MuxOut[4]   ; 6.243 ; 6.243 ; 6.243 ; 6.243 ;
; IROut[2]   ; MuxOut[5]   ; 6.045 ; 6.045 ; 6.045 ; 6.045 ;
; IROut[2]   ; MuxOut[6]   ; 6.087 ; 6.087 ; 6.087 ; 6.087 ;
; IROut[2]   ; MuxOut[7]   ; 6.185 ; 6.185 ; 6.185 ; 6.185 ;
; IROut[2]   ; SubOut[2]   ; 5.679 ; 5.679 ; 5.679 ; 5.679 ;
; IROut[2]   ; SubOut[3]   ; 5.853 ; 5.853 ; 5.853 ; 5.853 ;
; IROut[2]   ; SubOut[4]   ; 6.040 ; 6.040 ; 6.040 ; 6.040 ;
; IROut[2]   ; SubOut[5]   ; 5.952 ; 5.952 ; 5.952 ; 5.952 ;
; IROut[2]   ; SubOut[6]   ; 6.001 ; 6.001 ; 6.001 ; 6.001 ;
; IROut[2]   ; SubOut[7]   ; 6.119 ; 6.119 ; 6.119 ; 6.119 ;
; IROut[3]   ; MuxOut[3]   ; 5.541 ; 6.322 ; 6.322 ; 5.541 ;
; IROut[3]   ; MuxOut[4]   ; 6.290 ; 6.290 ; 6.290 ; 6.290 ;
; IROut[3]   ; MuxOut[5]   ; 6.092 ; 6.092 ; 6.092 ; 6.092 ;
; IROut[3]   ; MuxOut[6]   ; 6.134 ; 6.134 ; 6.134 ; 6.134 ;
; IROut[3]   ; MuxOut[7]   ; 6.232 ; 6.232 ; 6.232 ; 6.232 ;
; IROut[3]   ; SubOut[3]   ; 5.797 ; 5.797 ; 5.797 ; 5.797 ;
; IROut[3]   ; SubOut[4]   ; 6.087 ; 6.087 ; 6.087 ; 6.087 ;
; IROut[3]   ; SubOut[5]   ; 5.999 ; 5.999 ; 5.999 ; 5.999 ;
; IROut[3]   ; SubOut[6]   ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; IROut[3]   ; SubOut[7]   ; 6.166 ; 6.166 ; 6.166 ; 6.166 ;
; IROut[4]   ; MuxOut[4]   ; 5.675 ; 6.185 ; 6.185 ; 5.675 ;
; IROut[4]   ; MuxOut[5]   ; 6.092 ; 6.092 ; 6.092 ; 6.092 ;
; IROut[4]   ; MuxOut[6]   ; 6.134 ; 6.134 ; 6.134 ; 6.134 ;
; IROut[4]   ; MuxOut[7]   ; 6.232 ; 6.232 ; 6.232 ; 6.232 ;
; IROut[4]   ; SubOut[4]   ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; IROut[4]   ; SubOut[5]   ; 5.999 ; 5.999 ; 5.999 ; 5.999 ;
; IROut[4]   ; SubOut[6]   ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; IROut[4]   ; SubOut[7]   ; 6.166 ; 6.166 ; 6.166 ; 6.166 ;
; IROut[5]   ; MuxOut[5]   ; 5.834 ; 5.906 ; 5.906 ; 5.834 ;
; IROut[5]   ; MuxOut[6]   ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; IROut[5]   ; MuxOut[7]   ; 6.149 ; 6.149 ; 6.149 ; 6.149 ;
; IROut[5]   ; SubOut[5]   ; 5.813 ; 5.813 ; 5.813 ; 5.813 ;
; IROut[5]   ; SubOut[6]   ; 5.965 ; 5.965 ; 5.965 ; 5.965 ;
; IROut[5]   ; SubOut[7]   ; 6.083 ; 6.083 ; 6.083 ; 6.083 ;
; IROut[6]   ; MuxOut[6]   ; 5.520 ; 5.973 ; 5.973 ; 5.520 ;
; IROut[6]   ; MuxOut[7]   ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; IROut[6]   ; SubOut[6]   ; 5.887 ; 5.887 ; 5.887 ; 5.887 ;
; IROut[6]   ; SubOut[7]   ; 6.110 ; 6.110 ; 6.110 ; 6.110 ;
; IROut[7]   ; MuxOut[7]   ; 5.871 ; 5.910 ; 5.910 ; 5.871 ;
; IROut[7]   ; SubOut[7]   ; 5.844 ; 5.844 ; 5.844 ; 5.844 ;
; Input[0]   ; MuxOut[0]   ; 5.682 ;       ;       ; 5.682 ;
; Input[1]   ; MuxOut[1]   ; 5.577 ;       ;       ; 5.577 ;
; Input[2]   ; MuxOut[2]   ; 5.870 ;       ;       ; 5.870 ;
; Input[3]   ; MuxOut[3]   ; 5.631 ;       ;       ; 5.631 ;
; Input[4]   ; MuxOut[4]   ; 5.863 ; 5.863 ; 5.863 ; 5.863 ;
; Input[5]   ; MuxOut[5]   ; 5.778 ;       ;       ; 5.778 ;
; Input[6]   ; MuxOut[6]   ; 5.519 ;       ;       ; 5.519 ;
; Input[7]   ; MuxOut[7]   ; 5.667 ;       ;       ; 5.667 ;
; sub        ; MuxOut[0]   ; 5.892 ; 5.892 ; 5.892 ; 5.892 ;
; sub        ; MuxOut[1]   ; 5.852 ; 5.852 ; 5.852 ; 5.852 ;
; sub        ; MuxOut[2]   ; 6.120 ; 6.120 ; 6.120 ; 6.120 ;
; sub        ; MuxOut[3]   ; 6.139 ; 6.139 ; 6.139 ; 6.139 ;
; sub        ; MuxOut[4]   ; 5.944 ; 5.944 ; 5.944 ; 5.944 ;
; sub        ; MuxOut[5]   ; 5.732 ; 5.732 ; 5.732 ; 5.732 ;
; sub        ; MuxOut[6]   ; 5.797 ; 5.797 ; 5.797 ; 5.797 ;
; sub        ; MuxOut[7]   ; 5.737 ; 5.737 ; 5.737 ; 5.737 ;
; sub        ; SubOut[0]   ; 5.577 ; 5.577 ; 5.577 ; 5.577 ;
; sub        ; SubOut[1]   ; 5.525 ; 5.525 ; 5.525 ; 5.525 ;
; sub        ; SubOut[2]   ; 5.544 ; 5.544 ; 5.544 ; 5.544 ;
; sub        ; SubOut[3]   ; 5.614 ; 5.614 ; 5.614 ; 5.614 ;
; sub        ; SubOut[4]   ; 5.741 ; 5.741 ; 5.741 ; 5.741 ;
; sub        ; SubOut[5]   ; 5.639 ; 5.639 ; 5.639 ; 5.639 ;
; sub        ; SubOut[6]   ; 5.711 ; 5.711 ; 5.711 ; 5.711 ;
; sub        ; SubOut[7]   ; 5.671 ; 5.671 ; 5.671 ; 5.671 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.715  ; 0.410 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; -2.715  ; 0.410 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -16.401 ; 0.0   ; 0.0      ; 0.0     ; -11.407             ;
;  clk             ; -16.401 ; 0.000 ; N/A      ; N/A     ; -11.407             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Asel[*]   ; clk        ; 5.213 ; 5.213 ; Rise       ; clk             ;
;  Asel[0]  ; clk        ; 4.991 ; 4.991 ; Rise       ; clk             ;
;  Asel[1]  ; clk        ; 5.213 ; 5.213 ; Rise       ; clk             ;
; IROut[*]  ; clk        ; 7.507 ; 7.507 ; Rise       ; clk             ;
;  IROut[0] ; clk        ; 7.172 ; 7.172 ; Rise       ; clk             ;
;  IROut[1] ; clk        ; 7.507 ; 7.507 ; Rise       ; clk             ;
;  IROut[2] ; clk        ; 7.047 ; 7.047 ; Rise       ; clk             ;
;  IROut[3] ; clk        ; 7.099 ; 7.099 ; Rise       ; clk             ;
;  IROut[4] ; clk        ; 7.299 ; 7.299 ; Rise       ; clk             ;
;  IROut[5] ; clk        ; 7.010 ; 7.010 ; Rise       ; clk             ;
;  IROut[6] ; clk        ; 6.763 ; 6.763 ; Rise       ; clk             ;
;  IROut[7] ; clk        ; 5.249 ; 5.249 ; Rise       ; clk             ;
; Input[*]  ; clk        ; 5.515 ; 5.515 ; Rise       ; clk             ;
;  Input[0] ; clk        ; 4.866 ; 4.866 ; Rise       ; clk             ;
;  Input[1] ; clk        ; 5.515 ; 5.515 ; Rise       ; clk             ;
;  Input[2] ; clk        ; 4.860 ; 4.860 ; Rise       ; clk             ;
;  Input[3] ; clk        ; 4.906 ; 4.906 ; Rise       ; clk             ;
;  Input[4] ; clk        ; 4.864 ; 4.864 ; Rise       ; clk             ;
;  Input[5] ; clk        ; 5.123 ; 5.123 ; Rise       ; clk             ;
;  Input[6] ; clk        ; 5.426 ; 5.426 ; Rise       ; clk             ;
;  Input[7] ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
; loadA     ; clk        ; 4.465 ; 4.465 ; Rise       ; clk             ;
; sub       ; clk        ; 6.931 ; 6.931 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Asel[*]   ; clk        ; -1.532 ; -1.532 ; Rise       ; clk             ;
;  Asel[0]  ; clk        ; -1.532 ; -1.532 ; Rise       ; clk             ;
;  Asel[1]  ; clk        ; -1.571 ; -1.571 ; Rise       ; clk             ;
; IROut[*]  ; clk        ; -1.585 ; -1.585 ; Rise       ; clk             ;
;  IROut[0] ; clk        ; -1.585 ; -1.585 ; Rise       ; clk             ;
;  IROut[1] ; clk        ; -1.883 ; -1.883 ; Rise       ; clk             ;
;  IROut[2] ; clk        ; -1.594 ; -1.594 ; Rise       ; clk             ;
;  IROut[3] ; clk        ; -1.906 ; -1.906 ; Rise       ; clk             ;
;  IROut[4] ; clk        ; -1.760 ; -1.760 ; Rise       ; clk             ;
;  IROut[5] ; clk        ; -2.103 ; -2.103 ; Rise       ; clk             ;
;  IROut[6] ; clk        ; -2.200 ; -2.200 ; Rise       ; clk             ;
;  IROut[7] ; clk        ; -2.070 ; -2.070 ; Rise       ; clk             ;
; Input[*]  ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
;  Input[0] ; clk        ; -1.951 ; -1.951 ; Rise       ; clk             ;
;  Input[1] ; clk        ; -2.246 ; -2.246 ; Rise       ; clk             ;
;  Input[2] ; clk        ; -1.973 ; -1.973 ; Rise       ; clk             ;
;  Input[3] ; clk        ; -1.996 ; -1.996 ; Rise       ; clk             ;
;  Input[4] ; clk        ; -1.948 ; -1.948 ; Rise       ; clk             ;
;  Input[5] ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
;  Input[6] ; clk        ; -2.199 ; -2.199 ; Rise       ; clk             ;
;  Input[7] ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
; loadA     ; clk        ; -1.904 ; -1.904 ; Rise       ; clk             ;
; sub       ; clk        ; -1.936 ; -1.936 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Aeq0        ; clk        ; 9.023  ; 9.023  ; Rise       ; clk             ;
; Apos        ; clk        ; 7.484  ; 7.484  ; Rise       ; clk             ;
; MuxOut[*]   ; clk        ; 10.203 ; 10.203 ; Rise       ; clk             ;
;  MuxOut[0]  ; clk        ; 8.939  ; 8.939  ; Rise       ; clk             ;
;  MuxOut[1]  ; clk        ; 9.341  ; 9.341  ; Rise       ; clk             ;
;  MuxOut[2]  ; clk        ; 10.123 ; 10.123 ; Rise       ; clk             ;
;  MuxOut[3]  ; clk        ; 10.203 ; 10.203 ; Rise       ; clk             ;
;  MuxOut[4]  ; clk        ; 9.685  ; 9.685  ; Rise       ; clk             ;
;  MuxOut[5]  ; clk        ; 9.081  ; 9.081  ; Rise       ; clk             ;
;  MuxOut[6]  ; clk        ; 9.357  ; 9.357  ; Rise       ; clk             ;
;  MuxOut[7]  ; clk        ; 9.483  ; 9.483  ; Rise       ; clk             ;
; SubOut[*]   ; clk        ; 9.347  ; 9.347  ; Rise       ; clk             ;
;  SubOut[0]  ; clk        ; 8.043  ; 8.043  ; Rise       ; clk             ;
;  SubOut[1]  ; clk        ; 8.407  ; 8.407  ; Rise       ; clk             ;
;  SubOut[2]  ; clk        ; 8.572  ; 8.572  ; Rise       ; clk             ;
;  SubOut[3]  ; clk        ; 8.707  ; 8.707  ; Rise       ; clk             ;
;  SubOut[4]  ; clk        ; 9.086  ; 9.086  ; Rise       ; clk             ;
;  SubOut[5]  ; clk        ; 8.856  ; 8.856  ; Rise       ; clk             ;
;  SubOut[6]  ; clk        ; 8.947  ; 8.947  ; Rise       ; clk             ;
;  SubOut[7]  ; clk        ; 9.347  ; 9.347  ; Rise       ; clk             ;
; regAOut[*]  ; clk        ; 7.484  ; 7.484  ; Rise       ; clk             ;
;  regAOut[0] ; clk        ; 6.946  ; 6.946  ; Rise       ; clk             ;
;  regAOut[1] ; clk        ; 6.683  ; 6.683  ; Rise       ; clk             ;
;  regAOut[2] ; clk        ; 7.167  ; 7.167  ; Rise       ; clk             ;
;  regAOut[3] ; clk        ; 6.980  ; 6.980  ; Rise       ; clk             ;
;  regAOut[4] ; clk        ; 7.205  ; 7.205  ; Rise       ; clk             ;
;  regAOut[5] ; clk        ; 6.965  ; 6.965  ; Rise       ; clk             ;
;  regAOut[6] ; clk        ; 6.923  ; 6.923  ; Rise       ; clk             ;
;  regAOut[7] ; clk        ; 7.484  ; 7.484  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Aeq0        ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
; Apos        ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
; MuxOut[*]   ; clk        ; 4.211 ; 4.211 ; Rise       ; clk             ;
;  MuxOut[0]  ; clk        ; 4.511 ; 4.511 ; Rise       ; clk             ;
;  MuxOut[1]  ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  MuxOut[2]  ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
;  MuxOut[3]  ; clk        ; 4.756 ; 4.756 ; Rise       ; clk             ;
;  MuxOut[4]  ; clk        ; 4.489 ; 4.489 ; Rise       ; clk             ;
;  MuxOut[5]  ; clk        ; 4.270 ; 4.270 ; Rise       ; clk             ;
;  MuxOut[6]  ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
;  MuxOut[7]  ; clk        ; 4.211 ; 4.211 ; Rise       ; clk             ;
; SubOut[*]   ; clk        ; 4.102 ; 4.102 ; Rise       ; clk             ;
;  SubOut[0]  ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
;  SubOut[1]  ; clk        ; 4.180 ; 4.180 ; Rise       ; clk             ;
;  SubOut[2]  ; clk        ; 4.102 ; 4.102 ; Rise       ; clk             ;
;  SubOut[3]  ; clk        ; 4.231 ; 4.231 ; Rise       ; clk             ;
;  SubOut[4]  ; clk        ; 4.286 ; 4.286 ; Rise       ; clk             ;
;  SubOut[5]  ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  SubOut[6]  ; clk        ; 4.268 ; 4.268 ; Rise       ; clk             ;
;  SubOut[7]  ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
; regAOut[*]  ; clk        ; 3.692 ; 3.692 ; Rise       ; clk             ;
;  regAOut[0] ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
;  regAOut[1] ; clk        ; 3.692 ; 3.692 ; Rise       ; clk             ;
;  regAOut[2] ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  regAOut[3] ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  regAOut[4] ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  regAOut[5] ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
;  regAOut[6] ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  regAOut[7] ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Asel[0]    ; MuxOut[0]   ; 10.631 ; 10.631 ; 10.631 ; 10.631 ;
; Asel[0]    ; MuxOut[1]   ; 10.485 ; 10.485 ; 10.485 ; 10.485 ;
; Asel[0]    ; MuxOut[2]   ; 11.436 ; 11.436 ; 11.436 ; 11.436 ;
; Asel[0]    ; MuxOut[3]   ; 10.864 ; 10.864 ; 10.864 ; 10.864 ;
; Asel[0]    ; MuxOut[4]   ; 11.104 ; 11.104 ; 11.104 ; 11.104 ;
; Asel[0]    ; MuxOut[5]   ; 11.130 ; 11.130 ; 11.130 ; 11.130 ;
; Asel[0]    ; MuxOut[6]   ; 10.633 ; 10.633 ; 10.633 ; 10.633 ;
; Asel[0]    ; MuxOut[7]   ; 11.353 ; 11.353 ; 11.353 ; 11.353 ;
; Asel[1]    ; MuxOut[0]   ; 10.312 ; 10.697 ; 10.697 ; 10.312 ;
; Asel[1]    ; MuxOut[1]   ; 9.996  ; 10.408 ; 10.408 ; 9.996  ;
; Asel[1]    ; MuxOut[2]   ; 10.874 ; 11.115 ; 11.115 ; 10.874 ;
; Asel[1]    ; MuxOut[3]   ; 10.613 ; 11.025 ; 11.025 ; 10.613 ;
; Asel[1]    ; MuxOut[4]   ; 11.403 ; 11.403 ; 11.403 ; 11.403 ;
; Asel[1]    ; MuxOut[5]   ; 11.314 ; 11.314 ; 11.314 ; 11.314 ;
; Asel[1]    ; MuxOut[6]   ; 10.855 ; 10.855 ; 10.855 ; 10.855 ;
; Asel[1]    ; MuxOut[7]   ; 10.987 ; 10.987 ; 10.987 ; 10.987 ;
; IROut[0]   ; MuxOut[0]   ; 12.434 ; 12.434 ; 12.434 ; 12.434 ;
; IROut[0]   ; MuxOut[1]   ; 12.832 ; 12.832 ; 12.832 ; 12.832 ;
; IROut[0]   ; MuxOut[2]   ; 13.519 ; 13.519 ; 13.519 ; 13.519 ;
; IROut[0]   ; MuxOut[3]   ; 13.599 ; 13.599 ; 13.599 ; 13.599 ;
; IROut[0]   ; MuxOut[4]   ; 13.081 ; 13.081 ; 13.081 ; 13.081 ;
; IROut[0]   ; MuxOut[5]   ; 12.477 ; 12.477 ; 12.477 ; 12.477 ;
; IROut[0]   ; MuxOut[6]   ; 12.753 ; 12.753 ; 12.753 ; 12.753 ;
; IROut[0]   ; MuxOut[7]   ; 12.879 ; 12.879 ; 12.879 ; 12.879 ;
; IROut[0]   ; SubOut[0]   ; 11.538 ; 11.538 ; 11.538 ; 11.538 ;
; IROut[0]   ; SubOut[1]   ; 11.898 ; 11.898 ; 11.898 ; 11.898 ;
; IROut[0]   ; SubOut[2]   ; 11.968 ; 11.968 ; 11.968 ; 11.968 ;
; IROut[0]   ; SubOut[3]   ; 12.103 ; 12.103 ; 12.103 ; 12.103 ;
; IROut[0]   ; SubOut[4]   ; 12.482 ; 12.482 ; 12.482 ; 12.482 ;
; IROut[0]   ; SubOut[5]   ; 12.252 ; 12.252 ; 12.252 ; 12.252 ;
; IROut[0]   ; SubOut[6]   ; 12.343 ; 12.343 ; 12.343 ; 12.343 ;
; IROut[0]   ; SubOut[7]   ; 12.743 ; 12.743 ; 12.743 ; 12.743 ;
; IROut[1]   ; MuxOut[1]   ; 12.877 ; 12.877 ; 12.877 ; 12.877 ;
; IROut[1]   ; MuxOut[2]   ; 13.915 ; 13.915 ; 13.915 ; 13.915 ;
; IROut[1]   ; MuxOut[3]   ; 13.995 ; 13.995 ; 13.995 ; 13.995 ;
; IROut[1]   ; MuxOut[4]   ; 13.477 ; 13.477 ; 13.477 ; 13.477 ;
; IROut[1]   ; MuxOut[5]   ; 12.873 ; 12.873 ; 12.873 ; 12.873 ;
; IROut[1]   ; MuxOut[6]   ; 13.149 ; 13.149 ; 13.149 ; 13.149 ;
; IROut[1]   ; MuxOut[7]   ; 13.275 ; 13.275 ; 13.275 ; 13.275 ;
; IROut[1]   ; SubOut[1]   ; 11.943 ; 11.943 ; 11.943 ; 11.943 ;
; IROut[1]   ; SubOut[2]   ; 12.364 ; 12.364 ; 12.364 ; 12.364 ;
; IROut[1]   ; SubOut[3]   ; 12.499 ; 12.499 ; 12.499 ; 12.499 ;
; IROut[1]   ; SubOut[4]   ; 12.878 ; 12.878 ; 12.878 ; 12.878 ;
; IROut[1]   ; SubOut[5]   ; 12.648 ; 12.648 ; 12.648 ; 12.648 ;
; IROut[1]   ; SubOut[6]   ; 12.739 ; 12.739 ; 12.739 ; 12.739 ;
; IROut[1]   ; SubOut[7]   ; 13.139 ; 13.139 ; 13.139 ; 13.139 ;
; IROut[2]   ; MuxOut[2]   ; 13.102 ; 13.102 ; 13.102 ; 13.102 ;
; IROut[2]   ; MuxOut[3]   ; 13.535 ; 13.535 ; 13.535 ; 13.535 ;
; IROut[2]   ; MuxOut[4]   ; 13.017 ; 13.017 ; 13.017 ; 13.017 ;
; IROut[2]   ; MuxOut[5]   ; 12.413 ; 12.413 ; 12.413 ; 12.413 ;
; IROut[2]   ; MuxOut[6]   ; 12.689 ; 12.689 ; 12.689 ; 12.689 ;
; IROut[2]   ; MuxOut[7]   ; 12.815 ; 12.815 ; 12.815 ; 12.815 ;
; IROut[2]   ; SubOut[2]   ; 11.551 ; 11.551 ; 11.551 ; 11.551 ;
; IROut[2]   ; SubOut[3]   ; 12.039 ; 12.039 ; 12.039 ; 12.039 ;
; IROut[2]   ; SubOut[4]   ; 12.418 ; 12.418 ; 12.418 ; 12.418 ;
; IROut[2]   ; SubOut[5]   ; 12.188 ; 12.188 ; 12.188 ; 12.188 ;
; IROut[2]   ; SubOut[6]   ; 12.279 ; 12.279 ; 12.279 ; 12.279 ;
; IROut[2]   ; SubOut[7]   ; 12.679 ; 12.679 ; 12.679 ; 12.679 ;
; IROut[3]   ; MuxOut[3]   ; 13.235 ; 13.235 ; 13.235 ; 13.235 ;
; IROut[3]   ; MuxOut[4]   ; 13.069 ; 13.069 ; 13.069 ; 13.069 ;
; IROut[3]   ; MuxOut[5]   ; 12.465 ; 12.465 ; 12.465 ; 12.465 ;
; IROut[3]   ; MuxOut[6]   ; 12.741 ; 12.741 ; 12.741 ; 12.741 ;
; IROut[3]   ; MuxOut[7]   ; 12.867 ; 12.867 ; 12.867 ; 12.867 ;
; IROut[3]   ; SubOut[3]   ; 11.739 ; 11.739 ; 11.739 ; 11.739 ;
; IROut[3]   ; SubOut[4]   ; 12.470 ; 12.470 ; 12.470 ; 12.470 ;
; IROut[3]   ; SubOut[5]   ; 12.240 ; 12.240 ; 12.240 ; 12.240 ;
; IROut[3]   ; SubOut[6]   ; 12.331 ; 12.331 ; 12.331 ; 12.331 ;
; IROut[3]   ; SubOut[7]   ; 12.731 ; 12.731 ; 12.731 ; 12.731 ;
; IROut[4]   ; MuxOut[4]   ; 12.916 ; 12.916 ; 12.916 ; 12.916 ;
; IROut[4]   ; MuxOut[5]   ; 12.665 ; 12.665 ; 12.665 ; 12.665 ;
; IROut[4]   ; MuxOut[6]   ; 12.941 ; 12.941 ; 12.941 ; 12.941 ;
; IROut[4]   ; MuxOut[7]   ; 13.067 ; 13.067 ; 13.067 ; 13.067 ;
; IROut[4]   ; SubOut[4]   ; 12.317 ; 12.317 ; 12.317 ; 12.317 ;
; IROut[4]   ; SubOut[5]   ; 12.440 ; 12.440 ; 12.440 ; 12.440 ;
; IROut[4]   ; SubOut[6]   ; 12.531 ; 12.531 ; 12.531 ; 12.531 ;
; IROut[4]   ; SubOut[7]   ; 12.931 ; 12.931 ; 12.931 ; 12.931 ;
; IROut[5]   ; MuxOut[5]   ; 12.024 ; 12.024 ; 12.024 ; 12.024 ;
; IROut[5]   ; MuxOut[6]   ; 12.652 ; 12.652 ; 12.652 ; 12.652 ;
; IROut[5]   ; MuxOut[7]   ; 12.778 ; 12.778 ; 12.778 ; 12.778 ;
; IROut[5]   ; SubOut[5]   ; 11.799 ; 11.799 ; 11.799 ; 11.799 ;
; IROut[5]   ; SubOut[6]   ; 12.242 ; 12.242 ; 12.242 ; 12.242 ;
; IROut[5]   ; SubOut[7]   ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; IROut[6]   ; MuxOut[6]   ; 12.405 ; 12.405 ; 12.405 ; 12.405 ;
; IROut[6]   ; MuxOut[7]   ; 12.884 ; 12.884 ; 12.884 ; 12.884 ;
; IROut[6]   ; SubOut[6]   ; 11.995 ; 11.995 ; 11.995 ; 11.995 ;
; IROut[6]   ; SubOut[7]   ; 12.748 ; 12.748 ; 12.748 ; 12.748 ;
; IROut[7]   ; MuxOut[7]   ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; IROut[7]   ; SubOut[7]   ; 11.889 ; 11.889 ; 11.889 ; 11.889 ;
; Input[0]   ; MuxOut[0]   ; 11.402 ;        ;        ; 11.402 ;
; Input[1]   ; MuxOut[1]   ; 11.175 ;        ;        ; 11.175 ;
; Input[2]   ; MuxOut[2]   ; 11.960 ;        ;        ; 11.960 ;
; Input[3]   ; MuxOut[3]   ; 11.397 ;        ;        ; 11.397 ;
; Input[4]   ; MuxOut[4]   ; 11.936 ; 11.936 ; 11.936 ; 11.936 ;
; Input[5]   ; MuxOut[5]   ; 11.657 ;        ;        ; 11.657 ;
; Input[6]   ; MuxOut[6]   ; 11.068 ;        ;        ; 11.068 ;
; Input[7]   ; MuxOut[7]   ; 11.400 ;        ;        ; 11.400 ;
; sub        ; MuxOut[0]   ; 12.193 ; 12.193 ; 12.193 ; 12.193 ;
; sub        ; MuxOut[1]   ; 12.591 ; 12.591 ; 12.591 ; 12.591 ;
; sub        ; MuxOut[2]   ; 13.278 ; 13.278 ; 13.278 ; 13.278 ;
; sub        ; MuxOut[3]   ; 13.358 ; 13.358 ; 13.358 ; 13.358 ;
; sub        ; MuxOut[4]   ; 12.840 ; 12.840 ; 12.840 ; 12.840 ;
; sub        ; MuxOut[5]   ; 12.236 ; 12.236 ; 12.236 ; 12.236 ;
; sub        ; MuxOut[6]   ; 12.512 ; 12.512 ; 12.512 ; 12.512 ;
; sub        ; MuxOut[7]   ; 12.638 ; 12.638 ; 12.638 ; 12.638 ;
; sub        ; SubOut[0]   ; 11.297 ; 11.297 ; 11.297 ; 11.297 ;
; sub        ; SubOut[1]   ; 11.657 ; 11.657 ; 11.657 ; 11.657 ;
; sub        ; SubOut[2]   ; 11.727 ; 11.727 ; 11.727 ; 11.727 ;
; sub        ; SubOut[3]   ; 11.862 ; 11.862 ; 11.862 ; 11.862 ;
; sub        ; SubOut[4]   ; 12.241 ; 12.241 ; 12.241 ; 12.241 ;
; sub        ; SubOut[5]   ; 12.011 ; 12.011 ; 12.011 ; 12.011 ;
; sub        ; SubOut[6]   ; 12.102 ; 12.102 ; 12.102 ; 12.102 ;
; sub        ; SubOut[7]   ; 12.502 ; 12.502 ; 12.502 ; 12.502 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Asel[0]    ; MuxOut[0]   ; 5.430 ; 5.266 ; 5.266 ; 5.430 ;
; Asel[0]    ; MuxOut[1]   ; 5.293 ; 5.129 ; 5.129 ; 5.293 ;
; Asel[0]    ; MuxOut[2]   ; 5.678 ; 5.430 ; 5.430 ; 5.678 ;
; Asel[0]    ; MuxOut[3]   ; 5.445 ; 5.361 ; 5.361 ; 5.445 ;
; Asel[0]    ; MuxOut[4]   ; 5.530 ; 5.530 ; 5.530 ; 5.530 ;
; Asel[0]    ; MuxOut[5]   ; 5.588 ; 5.263 ; 5.263 ; 5.588 ;
; Asel[0]    ; MuxOut[6]   ; 5.340 ; 5.050 ; 5.050 ; 5.340 ;
; Asel[0]    ; MuxOut[7]   ; 5.646 ; 5.334 ; 5.334 ; 5.646 ;
; Asel[1]    ; MuxOut[0]   ; 5.304 ; 5.468 ; 5.468 ; 5.304 ;
; Asel[1]    ; MuxOut[1]   ; 5.136 ; 5.298 ; 5.298 ; 5.136 ;
; Asel[1]    ; MuxOut[2]   ; 5.469 ; 5.557 ; 5.557 ; 5.469 ;
; Asel[1]    ; MuxOut[3]   ; 5.366 ; 5.530 ; 5.530 ; 5.366 ;
; Asel[1]    ; MuxOut[4]   ; 5.694 ; 5.694 ; 5.694 ; 5.694 ;
; Asel[1]    ; MuxOut[5]   ; 5.676 ; 5.302 ; 5.302 ; 5.676 ;
; Asel[1]    ; MuxOut[6]   ; 5.426 ; 5.135 ; 5.135 ; 5.426 ;
; Asel[1]    ; MuxOut[7]   ; 5.534 ; 5.372 ; 5.372 ; 5.534 ;
; IROut[0]   ; MuxOut[0]   ; 5.316 ; 6.034 ; 6.034 ; 5.316 ;
; IROut[0]   ; MuxOut[1]   ; 6.099 ; 6.099 ; 6.099 ; 6.099 ;
; IROut[0]   ; MuxOut[2]   ; 6.377 ; 6.377 ; 6.377 ; 6.377 ;
; IROut[0]   ; MuxOut[3]   ; 6.395 ; 6.395 ; 6.395 ; 6.395 ;
; IROut[0]   ; MuxOut[4]   ; 6.260 ; 6.260 ; 6.260 ; 6.260 ;
; IROut[0]   ; MuxOut[5]   ; 6.062 ; 6.062 ; 6.062 ; 6.062 ;
; IROut[0]   ; MuxOut[6]   ; 6.104 ; 6.104 ; 6.104 ; 6.104 ;
; IROut[0]   ; MuxOut[7]   ; 6.202 ; 6.202 ; 6.202 ; 6.202 ;
; IROut[0]   ; SubOut[0]   ; 5.719 ; 5.719 ; 5.719 ; 5.719 ;
; IROut[0]   ; SubOut[1]   ; 5.772 ; 5.772 ; 5.772 ; 5.772 ;
; IROut[0]   ; SubOut[2]   ; 5.801 ; 5.801 ; 5.801 ; 5.801 ;
; IROut[0]   ; SubOut[3]   ; 5.870 ; 5.870 ; 5.870 ; 5.870 ;
; IROut[0]   ; SubOut[4]   ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; IROut[0]   ; SubOut[5]   ; 5.969 ; 5.969 ; 5.969 ; 5.969 ;
; IROut[0]   ; SubOut[6]   ; 6.018 ; 6.018 ; 6.018 ; 6.018 ;
; IROut[0]   ; SubOut[7]   ; 6.136 ; 6.136 ; 6.136 ; 6.136 ;
; IROut[1]   ; MuxOut[1]   ; 5.214 ; 6.168 ; 6.168 ; 5.214 ;
; IROut[1]   ; MuxOut[2]   ; 6.551 ; 6.551 ; 6.551 ; 6.551 ;
; IROut[1]   ; MuxOut[3]   ; 6.569 ; 6.569 ; 6.569 ; 6.569 ;
; IROut[1]   ; MuxOut[4]   ; 6.434 ; 6.434 ; 6.434 ; 6.434 ;
; IROut[1]   ; MuxOut[5]   ; 6.236 ; 6.236 ; 6.236 ; 6.236 ;
; IROut[1]   ; MuxOut[6]   ; 6.278 ; 6.278 ; 6.278 ; 6.278 ;
; IROut[1]   ; MuxOut[7]   ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; IROut[1]   ; SubOut[1]   ; 5.841 ; 5.841 ; 5.841 ; 5.841 ;
; IROut[1]   ; SubOut[2]   ; 5.975 ; 5.975 ; 5.975 ; 5.975 ;
; IROut[1]   ; SubOut[3]   ; 6.044 ; 6.044 ; 6.044 ; 6.044 ;
; IROut[1]   ; SubOut[4]   ; 6.231 ; 6.231 ; 6.231 ; 6.231 ;
; IROut[1]   ; SubOut[5]   ; 6.143 ; 6.143 ; 6.143 ; 6.143 ;
; IROut[1]   ; SubOut[6]   ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; IROut[1]   ; SubOut[7]   ; 6.310 ; 6.310 ; 6.310 ; 6.310 ;
; IROut[2]   ; MuxOut[2]   ; 5.491 ; 6.255 ; 6.255 ; 5.491 ;
; IROut[2]   ; MuxOut[3]   ; 6.378 ; 6.378 ; 6.378 ; 6.378 ;
; IROut[2]   ; MuxOut[4]   ; 6.243 ; 6.243 ; 6.243 ; 6.243 ;
; IROut[2]   ; MuxOut[5]   ; 6.045 ; 6.045 ; 6.045 ; 6.045 ;
; IROut[2]   ; MuxOut[6]   ; 6.087 ; 6.087 ; 6.087 ; 6.087 ;
; IROut[2]   ; MuxOut[7]   ; 6.185 ; 6.185 ; 6.185 ; 6.185 ;
; IROut[2]   ; SubOut[2]   ; 5.679 ; 5.679 ; 5.679 ; 5.679 ;
; IROut[2]   ; SubOut[3]   ; 5.853 ; 5.853 ; 5.853 ; 5.853 ;
; IROut[2]   ; SubOut[4]   ; 6.040 ; 6.040 ; 6.040 ; 6.040 ;
; IROut[2]   ; SubOut[5]   ; 5.952 ; 5.952 ; 5.952 ; 5.952 ;
; IROut[2]   ; SubOut[6]   ; 6.001 ; 6.001 ; 6.001 ; 6.001 ;
; IROut[2]   ; SubOut[7]   ; 6.119 ; 6.119 ; 6.119 ; 6.119 ;
; IROut[3]   ; MuxOut[3]   ; 5.541 ; 6.322 ; 6.322 ; 5.541 ;
; IROut[3]   ; MuxOut[4]   ; 6.290 ; 6.290 ; 6.290 ; 6.290 ;
; IROut[3]   ; MuxOut[5]   ; 6.092 ; 6.092 ; 6.092 ; 6.092 ;
; IROut[3]   ; MuxOut[6]   ; 6.134 ; 6.134 ; 6.134 ; 6.134 ;
; IROut[3]   ; MuxOut[7]   ; 6.232 ; 6.232 ; 6.232 ; 6.232 ;
; IROut[3]   ; SubOut[3]   ; 5.797 ; 5.797 ; 5.797 ; 5.797 ;
; IROut[3]   ; SubOut[4]   ; 6.087 ; 6.087 ; 6.087 ; 6.087 ;
; IROut[3]   ; SubOut[5]   ; 5.999 ; 5.999 ; 5.999 ; 5.999 ;
; IROut[3]   ; SubOut[6]   ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; IROut[3]   ; SubOut[7]   ; 6.166 ; 6.166 ; 6.166 ; 6.166 ;
; IROut[4]   ; MuxOut[4]   ; 5.675 ; 6.185 ; 6.185 ; 5.675 ;
; IROut[4]   ; MuxOut[5]   ; 6.092 ; 6.092 ; 6.092 ; 6.092 ;
; IROut[4]   ; MuxOut[6]   ; 6.134 ; 6.134 ; 6.134 ; 6.134 ;
; IROut[4]   ; MuxOut[7]   ; 6.232 ; 6.232 ; 6.232 ; 6.232 ;
; IROut[4]   ; SubOut[4]   ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; IROut[4]   ; SubOut[5]   ; 5.999 ; 5.999 ; 5.999 ; 5.999 ;
; IROut[4]   ; SubOut[6]   ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; IROut[4]   ; SubOut[7]   ; 6.166 ; 6.166 ; 6.166 ; 6.166 ;
; IROut[5]   ; MuxOut[5]   ; 5.834 ; 5.906 ; 5.906 ; 5.834 ;
; IROut[5]   ; MuxOut[6]   ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; IROut[5]   ; MuxOut[7]   ; 6.149 ; 6.149 ; 6.149 ; 6.149 ;
; IROut[5]   ; SubOut[5]   ; 5.813 ; 5.813 ; 5.813 ; 5.813 ;
; IROut[5]   ; SubOut[6]   ; 5.965 ; 5.965 ; 5.965 ; 5.965 ;
; IROut[5]   ; SubOut[7]   ; 6.083 ; 6.083 ; 6.083 ; 6.083 ;
; IROut[6]   ; MuxOut[6]   ; 5.520 ; 5.973 ; 5.973 ; 5.520 ;
; IROut[6]   ; MuxOut[7]   ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; IROut[6]   ; SubOut[6]   ; 5.887 ; 5.887 ; 5.887 ; 5.887 ;
; IROut[6]   ; SubOut[7]   ; 6.110 ; 6.110 ; 6.110 ; 6.110 ;
; IROut[7]   ; MuxOut[7]   ; 5.871 ; 5.910 ; 5.910 ; 5.871 ;
; IROut[7]   ; SubOut[7]   ; 5.844 ; 5.844 ; 5.844 ; 5.844 ;
; Input[0]   ; MuxOut[0]   ; 5.682 ;       ;       ; 5.682 ;
; Input[1]   ; MuxOut[1]   ; 5.577 ;       ;       ; 5.577 ;
; Input[2]   ; MuxOut[2]   ; 5.870 ;       ;       ; 5.870 ;
; Input[3]   ; MuxOut[3]   ; 5.631 ;       ;       ; 5.631 ;
; Input[4]   ; MuxOut[4]   ; 5.863 ; 5.863 ; 5.863 ; 5.863 ;
; Input[5]   ; MuxOut[5]   ; 5.778 ;       ;       ; 5.778 ;
; Input[6]   ; MuxOut[6]   ; 5.519 ;       ;       ; 5.519 ;
; Input[7]   ; MuxOut[7]   ; 5.667 ;       ;       ; 5.667 ;
; sub        ; MuxOut[0]   ; 5.892 ; 5.892 ; 5.892 ; 5.892 ;
; sub        ; MuxOut[1]   ; 5.852 ; 5.852 ; 5.852 ; 5.852 ;
; sub        ; MuxOut[2]   ; 6.120 ; 6.120 ; 6.120 ; 6.120 ;
; sub        ; MuxOut[3]   ; 6.139 ; 6.139 ; 6.139 ; 6.139 ;
; sub        ; MuxOut[4]   ; 5.944 ; 5.944 ; 5.944 ; 5.944 ;
; sub        ; MuxOut[5]   ; 5.732 ; 5.732 ; 5.732 ; 5.732 ;
; sub        ; MuxOut[6]   ; 5.797 ; 5.797 ; 5.797 ; 5.797 ;
; sub        ; MuxOut[7]   ; 5.737 ; 5.737 ; 5.737 ; 5.737 ;
; sub        ; SubOut[0]   ; 5.577 ; 5.577 ; 5.577 ; 5.577 ;
; sub        ; SubOut[1]   ; 5.525 ; 5.525 ; 5.525 ; 5.525 ;
; sub        ; SubOut[2]   ; 5.544 ; 5.544 ; 5.544 ; 5.544 ;
; sub        ; SubOut[3]   ; 5.614 ; 5.614 ; 5.614 ; 5.614 ;
; sub        ; SubOut[4]   ; 5.741 ; 5.741 ; 5.741 ; 5.741 ;
; sub        ; SubOut[5]   ; 5.639 ; 5.639 ; 5.639 ; 5.639 ;
; sub        ; SubOut[6]   ; 5.711 ; 5.711 ; 5.711 ; 5.711 ;
; sub        ; SubOut[7]   ; 5.671 ; 5.671 ; 5.671 ; 5.671 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 196   ; 196  ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 201   ; 201  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec 19 00:06:46 2015
Info: Command: quartus_sta InstructionSetOperations -c InstructionSetOperations
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'InstructionSetOperations.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.715
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.715       -16.401 clk 
Info (332146): Worst-case hold slack is 1.106
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.106         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -11.407 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.415
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.415        -1.312 clk 
Info (332146): Worst-case hold slack is 0.410
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.410         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -9.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 456 megabytes
    Info: Processing ended: Sat Dec 19 00:06:53 2015
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


