<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë©üèΩ‚Äçü§ù‚Äçüë®üèª üòë ü§∑üèæ Implementaci√≥n de un sistema ternario simple üè† üéç üë©üèº‚Äç‚öñÔ∏è</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="L√≥gica de tres valores 


 Lista de logros 


- Puertas l√≥gicas ternarias b√°sicas: T_NOT, T_OR, T_AND, T_NAND, T_NOR, T_XOR y m√°s 
- S√≠ntesis, minimiz...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Implementaci√≥n de un sistema ternario simple</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/431726/"><h1 id="three-valued-logic">  L√≥gica de tres valores </h1><br><p>  <strong>Lista de logros</strong> </p><br><ul><li>  Puertas l√≥gicas ternarias b√°sicas: T_NOT, T_OR, T_AND, T_NAND, T_NOR, T_XOR y m√°s </li><li>  S√≠ntesis, minimizaci√≥n y realizaci√≥n de funciones ternarias </li><li>  Media v√≠bora ternaria, v√≠bora completa ternaria, v√≠bora transportadora de ondas ternarias </li><li>  Subtractor completo ternario, comparador, multiplicador, multiplexor / demultiplexor </li><li>  Chanclas y cierres ternarios </li><li>  Una primitiva unidad aritm√©tica y l√≥gica ternaria (ALU) </li></ul><br><p>  <strong>Convenciones y tecnolog√≠as utilizadas</strong> </p><br><ul><li>  Se utiliz√≥ ternario desequilibrado (0, 1, 2) en la implementaci√≥n </li><li>  1 Trit se expresa en 2 Bits: 0 ~ 00, 1 ~ 01, 2 ~ 10 (11 no est√° definido) </li><li>  Modelo Sim, Quartus prime, Logisim </li></ul><br><h2 id="introduction">  Introduccion </h2><br><p>  Como estudiantes de primer a√±o de la Universidad de Innopolis, tuvimos la oportunidad de realizar proyectos a lo largo de nuestro curso de arquitectura inform√°tica.  Nuestro grupo estaba particularmente interesado en el sistema ternario y su funcionamiento, por lo que decidimos implementar un sistema ternario simple con componentes b√°sicos (compuertas). </p><br><p>  En l√≥gica, una l√≥gica de <em>tres valores</em> (tambi√©n l√≥gica trinaria, trivalente, ternaria) es uno de varios sistemas l√≥gicos de muchos valores en los que hay tres valores de verdad que indican verdadero, falso y alg√∫n tercer valor indeterminado. </p><br><p>  La l√≥gica ternaria es compatible con <strong>MVL</strong> (l√≥gica <strong>multivalor</strong> ).  Sin embargo, solo se utilizan tres estados l√≥gicos, ' <strong>0</strong> ', ' <strong>1</strong> ' y ' <strong>2</strong> '.  Se encuentra que la ra√≠z √≥ptima ( <strong><em>r</em></strong> ) de un n√∫mero fraccionario es el logaritmo natural ( <strong><em>e</em></strong> ).  La l√≥gica ternaria usa representaci√≥n num√©rica con <em>r = 3</em> , en comparaci√≥n con la l√≥gica binaria que usa <em>r = 2</em> , por lo tanto, la ra√≠z entera m√°s econ√≥mica que es la m√°s cercana al logaritmo natural <em>e</em> , es la base 3. Esta propiedad especial de la base 3 inspir√≥ la computadora primitiva dise√±adores para construir una computadora ternaria. </p><a name="habracut"></a><br><p>  La primera computadora ternaria que funcionaba fue construida en Rusia en la Universidad Estatal de Mosc√∫ en 1958. La computadora fue dise√±ada por Nikolay Brusentsov y sus colegas.  Lo llamaron <em>Setun</em> , como el r√≠o que fluye cerca del campus universitario. </p><br><h1 id="ternary-logic">  L√≥gica ternaria </h1><br><p>  Una funci√≥n l√≥gica ternaria es un mapeo <em>F: {0,1,2} <sup>n</sup> -&gt; {0,1,2}</em> .  Discutiremos las ventajas y desventajas de la l√≥gica ternaria sobre la l√≥gica binaria. </p><br><p>  Cuando la l√≥gica booleana tiene 2 <sup>2</sup> = 4 operadores unarios, la adici√≥n de un tercer valor en la l√≥gica ternaria conduce a un total de 3 <sup>3</sup> = 27 operadores distintos en un solo valor de entrada.  Del mismo modo, donde la l√≥gica booleana tiene 2 <sup>2 <sup>2</sup></sup> = 16 operadores binarios distintos (operadores con 2 entradas), la l√≥gica ternaria tiene 3 <sup>3 <sup>2</sup></sup> = 19,683 de dichos operadores.  Cuando podemos nombrar f√°cilmente una fracci√≥n significativa de los operadores booleanos (no, y, o, nand, ni, exclusivos o, equivalencia, implicaci√≥n), no es razonable intentar nombrar todos menos una peque√±a fracci√≥n de los posibles operadores ternarios. </p><br><p>  <strong>Ventajas de la l√≥gica ternaria</strong> </p><br><p>  Una representaci√≥n l√≥gica ternaria permite una codificaci√≥n de informaci√≥n m√°s compacta y eficiente que la representaci√≥n l√≥gica binaria equivalente.  El argumento enunciado es el siguiente: si suponemos que un circuito digital tiene N posibles combinaciones de entrada, entonces un circuito binario requiere log <sub>2</sub> N l√≠neas de entrada y un circuito ternario requiere log <sub>3</sub> N l√≠neas de entrada. </p><br><p><img src="https://habrastorage.org/webt/an/ez/gi/anezgi7mjoqvtub8ut_cknthlm0.png" width="350"><img src="https://habrastorage.org/webt/bm/pf/jo/bmpfjooawomcvxcdibsho4y88hu.png" width="68"><img src="https://habrastorage.org/webt/oj/cy/i2/ojcyi2sbamb19kvqe3byu7emwgm.png" width="68"><img src="https://habrastorage.org/webt/cr/jq/gw/crjqgwm9uc3l_2ka2ysgolq2_am.png" width="80"></p><br><p>  Por lo tanto, una implementaci√≥n codificada ternaria de una funci√≥n l√≥gica binaria dada deber√≠a requerir 0.63 veces las l√≠neas de entrada que la implementaci√≥n binaria correspondiente. </p><br><p>  <strong>Desventajas de la l√≥gica ternaria</strong> </p><br><p>  Aunque los circuitos l√≥gicos ternarios deber√≠an requerir menos l√≠neas de entrada que los circuitos l√≥gicos binarios equivalentes, los circuitos l√≥gicos ternarios actualmente no son una opci√≥n pr√°ctica.  Las razones son </p><br><ol><li>  La tecnolog√≠a de implementaci√≥n de hardware ternario a√∫n se encuentra en los niveles te√≥ricos, de simulaci√≥n y de pruebas de laboratorio. </li><li>  Representar tres niveles l√≥gicos ternarios (0, 1 y 2) utilizando niveles de voltaje de tecnolog√≠a existente a√∫n no est√° definido de manera efectiva </li><li>  No se desarrolla ning√∫n modelo computacional ni lenguaje de programaci√≥n.  Sin embargo, la simulaci√≥n de resultados de la implementaci√≥n de circuitos ternarios utilizando semiconductores de √≥xido met√°lico complementario (CMOS), diodos de t√∫nel resonantes (RTD) y tecnolog√≠as de nanotubos de carbono, demuestra que la l√≥gica ternaria puede ser una opci√≥n para la computaci√≥n futura. </li></ol><br><h3 id="various-possible-representations-for-the-ternary-system">  Diversas representaciones posibles para el sistema ternario. </h3><br><ul><li>  <em>Sistema de numeraci√≥n ternario (ternario desequilibrado)</em> , cada d√≠gito es un trit (d√≠gito trinario) que tiene un valor de: 0, 1 o 2 </li><li>  <em>Ternario equilibrado</em> , cada d√≠gito tiene uno de 3 valores: ‚àí1, 0 o +1;  estos valores tambi√©n pueden simplificarse a -, 0, +, respectivamente (m√°s com√∫nmente utilizado) </li><li>  <em>Representaci√≥n binaria redundante</em> , cada d√≠gito puede tener un valor de ‚àí1, 0, 0/1 (el valor 0/1 tiene dos representaciones diferentes) </li><li>  <em>Incline el sistema de n√∫meros binarios</em> , solo el d√≠gito distinto de cero m√°s significativo tiene un valor 2, y los d√≠gitos restantes tienen un valor de 0 o 1 </li></ul><br><p>  <strong>M√°s sobre el sistema de numeraci√≥n ternario equilibrado</strong> </p><br><p>  Hoy en d√≠a, casi todo el hardware est√° dise√±ado para computaci√≥n binaria.  Si tuvi√©ramos un componente electr√≥nico estable con tres estados estables, el mundo quiz√°s habr√≠a recurrido a la inform√°tica ternaria.  Sin embargo, esta no es la verdad hoy.  La notaci√≥n equilibrada de la ra√≠z ternaria tiene algunas propiedades beneficiosas: </p><br><ol><li>  La inversi√≥n ternaria es f√°cil, solo intercambie ‚àí1 con 1 y viceversa.  Si usamos un ejemplo, 24 se representa como 1T0 y -24 como T10 en notaci√≥n ternaria equilibrada (T es simplemente una notaci√≥n para -1).  Esto es m√°s simple que la regla para el complemento de dos en l√≥gica binaria. </li><li>  El signo de un n√∫mero viene dado por su 'trit' distinto de cero m√°s significativo </li><li>  La operaci√≥n de redondeo al entero m√°s cercano es id√©ntica al truncamiento. </li><li>  La suma y la resta son esencialmente la misma operaci√≥n (es decir, simplemente agrega los d√≠gitos usando las reglas para la adici√≥n de d√≠gitos) </li></ol><br><p>  Ejemplos: <br>  21 <sub>10</sub> = 1T10 <sub>3</sub> ;  296 <sub>10</sub> = 11T00T <sub>3</sub> ; <br>  -24 <sub>10</sub> = T10 <sub>3</sub> ;  -137 <sub>10</sub> = T110T1 <sub>3</sub> </p><br><h1 id="ternary-arithmetics">  Aritm√©tica ternaria </h1><br><p>  La aritm√©tica ternaria puede ofrecer una notaci√≥n m√°s compacta que la aritm√©tica binaria, y habr√≠a sido una opci√≥n obvia si los fabricantes de hardware hubieran encontrado un interruptor ternario. </p><br><h2 id="balanced-ternary-addition-and-multiplication">  Suma ternaria equilibrada y multiplicaci√≥n </h2><br><p><img src="https://habrastorage.org/webt/-h/pd/sv/-hpdsvbvtkll5wyqdncputn77d8.jpeg" width="240"><img src="https://habrastorage.org/webt/je/hw/6h/jehw6hq7g7mvdquoiknjhk1ouqa.jpeg" width="250"></p><br><p>  Ejemplos: <br><img src="https://habrastorage.org/webt/km/yf/6i/kmyf6iaam07brnlj5tbudbzdero.jpeg" width="230"><img src="https://habrastorage.org/webt/5b/fp/30/5bfp30zoys2d46y_nutw2sznynk.jpeg" width="210"></p><br><h1 id="ternary-combinational-circuits-ternary-gates">  Circuitos combinacionales ternarios (compuertas ternarias) </h1><br><p>  Un circuito combinacional consta de variables de entrada, compuertas l√≥gicas ternarias y variables de salida.  La salida del circuito depende solo de la entrada actual.  Las puertas l√≥gicas aceptan se√±ales de las variables de entrada y generan se√±ales de salida.  Este proceso transforma la informaci√≥n ternaria de <br>  los datos de entrada dados a los datos de salida ternarios requeridos. </p><br><p>  Como se mencion√≥ anteriormente, podemos nombrar f√°cilmente una fracci√≥n significativa de los operadores booleanos (no, y, o, nand, ni, exclusivos o, equivalencia, implicaci√≥n), sin embargo, no es razonable intentar nombrar todos menos una peque√±a fracci√≥n de los posibles operadores ternarios.  Consideraremos los siguientes circuitos ternarios: </p><br><p>  <em>Y (Min)</em> : es natural extender el booleano y la funci√≥n a una funci√≥n ternaria declarando que el resultado es verdadero solo si ambas entradas son verdaderas, falso si alguna entrada es falsa y, de lo contrario, se desconoce. </p><br><div class="spoiler">  <b class="spoiler_title">Y circuito / tabla de verdad</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/k6/kl/n_/k6kln_sefeoshlbmsizcbrfwu4u.jpeg" width="400"><img src="https://habrastorage.org/webt/n9/cs/ts/n9cstsdmrwqf73lpgxf5b16govc.png" width="200"></p></div></div><br><p>  <em>O (M√°x.)</em> : Tambi√©n es natural extender el booleano o la funci√≥n a ternario al declarar que el resultado es verdadero si alguna entrada es verdadera, falsa solo si ambas entradas son falsas y, de lo contrario, se desconoce. </p><br><div class="spoiler">  <b class="spoiler_title">O circuito / tabla de verdad</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/sj/yq/pr/sjyqprtdxabqzygeggarwuo4zay.jpeg" width="400"><img src="https://habrastorage.org/webt/6_/tm/qt/6_tmqt1pqnrcv5frgi2igulrlkm.png" width="200"></p></div></div><br><p>  <em>Consenso</em> : en l√≥gica booleana, el inverso de exclusivo o verdadero es verdadero cuando las dos entradas son iguales, y falso cuando son diferentes.  Hay varias extensiones naturales de esta idea a la l√≥gica ternaria.  Uno de ellos es el consenso l√≥gico de un conjunto de variables, que es verdadero si todos son verdaderos, falso si todos son falsos y de otro modo desconocido </p><br><div class="spoiler">  <b class="spoiler_title">Circuito de consenso / tabla de verdad</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/ab/sa/kg/absakgzsohkirdhmslwdvqij08o.jpeg" width="400"><img src="https://habrastorage.org/webt/y_/nj/ig/y_njigvrvorsuiivknbgho_vh0o.png" width="200"></p></div></div><br><p>  <em>Cualquiera</em> : cuando el consenso requiera que ambas entradas est√©n de acuerdo antes de afirmar cualquier cosa menos desconocida, el operador aceptar cualquier cosa declara una conclusi√≥n desconocida solo si ambas entradas son desconocidas o est√°n en desacuerdo activamente.  De lo contrario, salta a una conclusi√≥n de cualquier entrada no desconocida disponible. </p><br><div class="spoiler">  <b class="spoiler_title">Cualquier circuito / tabla de verdad</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/ls/v6/7f/lsv67fd3h8jdn80esxj7qg7lwhm.jpeg" width="400"><img src="https://habrastorage.org/webt/82/kc/ss/82kcssyfihrdkay-eiwf5bqtpdk.png" width="200"></p></div></div><br><p>  <em>Incremento y decremento</em> : en la l√≥gica booleana, se puede considerar que el inversor aumenta o disminuye su argumento m√≥dulo 2. La l√≥gica interna, las funciones de incremento y decremento del m√≥dulo 3 son bastante distintas de la inversi√≥n. </p><br><div class="spoiler">  <b class="spoiler_title">Circuito de incremento y decremento</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/za/h2/an/zah2an0rcm7e-kbxdtpyhfwtnls.jpeg" width="300"><img src="https://habrastorage.org/webt/xa/la/99/xala99-ou8gwzaentnen23ktsag.jpeg" width="300"></p></div></div><br><h2 id="synthesis-minimization-and-realization-for-ternary-functions">  S√≠ntesis, minimizaci√≥n y realizaci√≥n de funciones ternarias </h2><br><p>  Relaciones interrelacionadas en el sistema l√≥gico ternario. </p><br><p><img src="https://habrastorage.org/webt/bi/ps/hv/bipshv8jztb6v7s-enuhbt2thhe.png" width="200"><img src="https://habrastorage.org/webt/qz/eh/1p/qzeh1puaizftiy7izk049diii58.png" width="270"><img src="https://habrastorage.org/webt/ba/-z/nd/ba-znddyvfjkbrg2ai_62qosmz4.png" width="300"><img src="https://habrastorage.org/webt/nc/_y/wc/nc_ywcalio72izsdrk1bdqwq8fq.png" width="200"><img src="https://habrastorage.org/webt/gz/ne/i3/gznei3-ti5lvckg3pepv3aaklo0.png" width="160"></p><br><p>  Una funci√≥n l√≥gica ternaria se puede representar como una expresi√≥n Max-Min.  Las expresiones ternarias Max-Min se definen de la siguiente manera: <br>  <em>Variable</em> : cualquier s√≠mbolo que tome valor del conjunto T ‚àà {0,1,2} es una variable ternaria. <br>  <em>Literal</em> : los literales son formas transformadas de una variable.  Se usan para formar expresiones Max-Min. </p><br><p>  En la literatura se usan com√∫nmente dos tipos de literales: literales de publicaci√≥n 1-reducidos y literales de publicaci√≥n 2-reducidos.  Un literal de Post 1 reducido de una variable x se representa como x <sub>i</sub> , donde i ‚àà {0,1,2}.  Cuando x = i, entonces x <sub>i</sub> = 1, de lo contrario x <sub>i</sub> = 0. A continuaci√≥n se muestran los literales Post reducidos en 1 de una variable. </p><br><p>  Un literal de Post 2 reducido de una variable x se representa como x <sub>i</sub> , donde i ‚àà {0,1,2}.  Cuando x = i, entonces x <sub>i</sub> = 2, de lo contrario x <sub>i</sub> = 0. A continuaci√≥n se muestran los literales Post reducidos en 2 de una variable.  Este ejemplo hace uso de diferentes conjuntos de literales para formar expresiones Max-Min como se discuti√≥ anteriormente. </p><br><p><img src="https://habrastorage.org/webt/g-/el/8h/g-el8hdxodjaxlkpi2epjh2phqs.png" width="250"><img src="https://habrastorage.org/webt/aw/pb/nx/awpbnxod11cict52_8xtkrwjs8m.png" width="240"><img src="https://habrastorage.org/webt/zc/uy/gt/zcuygt1t0x_6b0gkrkr0qmzui60.png" width="130"></p><br><p>  <strong>Minterm</strong> : cuando los literales de las variables de una funci√≥n se combinan mediante la operaci√≥n Min, el t√©rmino se denomina minterm.  Por ejemplo, para una funci√≥n l√≥gica ternaria de 3 variables F (x, y, z), xyz y xz son dos ejemplos de minterms. </p><br><p>  <strong>Expresi√≥n Max-Min</strong> : cuando dos o m√°s minterms se combinan mediante operaciones Max, la expresi√≥n se denomina expresi√≥n Max of minterms (Max-Min).  Por ejemplo, para una funci√≥n l√≥gica ternaria de 3 variables F (x, y, z) = xy + yz + xyz es un ejemplo de una expresi√≥n Max-Min. </p><br><p>  Cualquier funci√≥n F (x, y, z) siempre se puede representar como </p><br><img src="https://habrastorage.org/webt/k6/ym/oe/k6ymoexzhobo2u2jka3wsvzfcse.png" width="230"><br><p><br>  Tres m√©todos b√°sicos para minimizar las funciones ternarias son: </p><br><ol><li>  Manipulaci√≥n de la expresi√≥n algebraica como en el √°lgebra booleana. </li><li>  El m√©todo tabular. </li><li>  M√©todo de mapa K. ternario. <br>  Para la implementaci√≥n de circuitos ternarios, es necesario convertir la variable ternaria en variable unaria (utilizando la tabla 2-Post Literales reducidos). </li></ol><br><h1 id="ternary-half-adder">  Sumador ternario </h1><br><p>  Un circuito para la suma de dos n√∫meros de 1 trit se denomina medio sumador.  el circuito no considera un carry generado en la adici√≥n anterior.  El proceso de adici√≥n en el sistema de l√≥gica ternaria se muestra a continuaci√≥n.  Aqu√≠ A y B son dos entradas y suma (S) y carry (CARRY) <br>  Son dos salidas. </p><br><img src="https://habrastorage.org/webt/1r/0i/9h/1r0i9hfkpbig_jstbggckqg3opg.png" width="400"><br><p><br>  <strong>An√°lisis</strong> </p><br><p>  Un mapa de karnaugh (K-map) se usa para representar la suma y la salida de transporte.  Los mapas K son √∫tiles para minimizar y optimizar los circuitos l√≥gicos.  Aqu√≠ se usa un K-map de 2 entradas.  Como no es posible agrupar 2 y 1 ', la ecuaci√≥n de salida es la siguiente. </p><br><p><img src="https://habrastorage.org/webt/x9/yn/7s/x9yn7szwuqyscpokre3_s1lmxyo.png" width="300"><img src="https://habrastorage.org/webt/cv/yu/74/cvyu74b0_9pmwtv3zuwk-pnr1fq.png" width="300"></p><br><p>  <strong>Implementaci√≥n</strong> </p><br><div class="spoiler">  <b class="spoiler_title">Circuito sumador ternario / verilog</b> <div class="spoiler_text"><pre><code class="plaintext hljs">module half_adder ( input [1:0] A, [1:0] B, output [1:0] sum, [1:0] carry ); wire [1:0] temp = 2'b01; wire [1:0] a0, a1, a2, b0, b1, b2; wire [1:0] i0, i1, i2, i3, i4, i5; wire [1:0] o0, o1, o2, o3, o4; wire [1:0] c0, c1, c2, c3; mask msk_1(A, a0, a1, a2); mask msk_2(B, b0, b1, b2); andgate and_1(a2,b0,i0); andgate and_2(a1,b1,i1); andgate and_3(a0,b2,i2); // partial products orgate or_1(i0, i1, o0); orgate or_2(o0, i2, o1); // f1 andgate and_4(a1,b0,i3); andgate and_5(a0,b1,i4); andgate and_6(a2,b2,i5); // partial products orgate or_3(i3, i4, o2); orgate or_4(o2, i5, o3); // f2 andgate and_7(o3,temp,o4); // 1.f2 andgate andc_0(a2,b1,c0); andgate andc_1(a1,b2,c1); orgate orc_0(c0,c1,c2); orgate orc_1(c2,i5,c3); andgate andc_2(c3,temp,carry); // carry orgate or_5(o1, o4, sum); // sum endmodule</code> </pre> </div></div><br><h1 id="ternary-full-adder">  Sumador ternario completo </h1><br><p>  Al igual que con los medios sumadores, una etapa de un sumador ternario completo puede describirse mediante una tabla num√©rica que proporciona la suma <em>SUMA</em> y realiza <em>CARRY</em> en funci√≥n de las tres entradas <em>A, B,</em> junto con el carry en <em>C</em> : </p><br><img src="https://habrastorage.org/webt/tb/re/7u/tbre7ug6vxqbc6jkd0syxh1izog.png" width="400"><br><p><br></p><br><p>  <strong>An√°lisis</strong> </p><br><p>  Un mapa de karnaugh (K-map) se usa para representar la suma y la salida de transporte.  Los mapas K son √∫tiles para minimizar y optimizar los circuitos l√≥gicos.  Aqu√≠ se utiliza un mapa K de 3 entradas. </p><br><p><img src="https://habrastorage.org/webt/vg/ix/sz/vgixszs7s3zmvtwvqqxm0zstc8y.png" width="350"><img src="https://habrastorage.org/webt/tz/cc/xo/tzccxoy0vcguqtpvtqih9v9r6ie.png" width="300"></p><br><p><img src="https://habrastorage.org/webt/gy/rw/qh/gyrwqhm-qvv8iuscx8mlndyw1qc.png" width="350"><img src="https://habrastorage.org/webt/7d/fk/rf/7dfkrfolvkwzigvgxglbc2t2vty.png" width="300"></p><br><p>  <strong>Implementaci√≥n</strong> </p><br><div class="spoiler">  <b class="spoiler_title">Circuito sumador ternario / verilog</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_full_adder ( input [1:0] A, [1:0] B, [1:0] c_in, output [1:0] sum, [1:0] c_out ); wire [1:0] temp1 = 2'b01; wire [1:0] temp2 = 2'b00; wire [1:0] a0, a1, a2, b0, b1, b2, a20; wire [1:0] i0, i1, i2, i3, i4; wire [1:0] i5, i6, i7, i8, i9, i10, i11, i12, i13, i14, i15, i16, i17; wire [1:0] o0, o1, o2, o3, o4, o5, o6, o7, o8, o9; wire [1:0] c0, c1, c2; wire [1:0] h0, h1, h2, h3, h4, h5, h6, h7; wire [1:0] t0, t1, t2, t3, t4, t5, t6, t7, t8, t9, t10, t11, t12, t13, t14, t15, t16; wire [1:0] g0, g1, g2, g3, g4, g5, g6, g7, g8, g9, g10, g11, g12, g13, g14, g15; mask mk_1(A, a0, a1, a2); mask mk_2(B, b0, b1, b2); mask mk_3(c_in, c0, c1, c2); andgate3 and3_1(a2,b0,c0, i0); andgate3 and3_2(a1,b0,c1, i1); andgate3 and3_3(a0,b0,c2, i2); andgate3 and3_4(a1,b1,c0, i3); andgate3 and3_5(a0,b1,c1, i4); andgate3 and3_6(a2,b1,c2, i5); andgate3 and3_7(a0,b2,c0, i6); andgate3 and3_8(a2,b2,c1, i7); andgate3 and3_9(a1,b2,c2, i8); andgate3 and3_10(a1,b0,c0, i9); andgate3 and3_11(a0,b0,c1, i10); orgate or__(a2, a0, a20); andgate3 and3_12(a20,b0,c2, i11); // note a20 andgate3 and3_13(a0,b1,c0, i12); andgate3 and3_14(a2,b1,c1, i13); andgate3 and3_15(a1,B,c2, i14); andgate3 and3_16(a2,b2,c0, i15); andgate3 and3_17(a1,b2,c1, i16); andgate3 and3_18(temp2,b2,c2, i17); orgate or_1(i9, i10, o0); orgate or_2(o0, i11, o1); orgate or_3(o1, i12, o2); orgate or_4(o2, i13, o3); orgate or_5(o3, i14, o4); orgate or_6(o4, i15, o5); orgate or_7(o5, i16, o6); orgate or_8(o6, i17, o7); andgate and_1(o7, temp1, o8); // 1.f2 orgate or_9(i0, i1, h0); orgate or_10(h0, i2, h1); orgate or_11(h1, i3, h2); orgate or_12(h2, i4, h3); orgate or_13(h3, i5, h4); orgate or_14(h4, i6, h5); orgate or_15(h5, i7, h6); orgate or_16(h6, i8, h7); orgate or_17_(h7, o8, sum); // sum // carry andgate3 and3_19(a2,b2,c2, t0); // f1 andgate3 and3_20(a0,b1,c2, t1); andgate3 and3_21(a0,b2,c2, t2); andgate3 and3_22(a0,b2,c1, t3); andgate3 and3_23(a1,b2,c0, t4); andgate3 and3_24(a2,b2,c0, t5); andgate3 and3_25(a1,b1,c1, t6); andgate3 and3_26(a1,b2,c1, t7); andgate3 and3_27(a1,b0,c2, t8); andgate3 and3_28(a1,b1,c2, t9); andgate3 and3_29(a1,b2,c2, t10); andgate3 and3_25_(a2,b0,c2, t11); andgate3 and3_26_(a2,b1,c2, t12); andgate3 and3_27_(a2,b0,c1, t13); andgate3 and3_28_(a2,b1,c1, t14); andgate3 and3_29_(a2,b2,c1, t15); andgate3 and3_9_(a2,b1,c0, t16); orgate or_17(t1, t2, g0); orgate or_18(g0, t3, g1); orgate or_19(g1, t4, g2); orgate or_20(g2, t5, g3); orgate or_21(g3, t6, g4); orgate or_22(g4, t7, g5); orgate or_23(g5, t8, g6); orgate or_24(g6, t9, g7); orgate or_25(g7, t10, g8); orgate or_21_(g8, t11, g9); orgate or_22_(g9, t12, g10); orgate or_23_(g10, t13, g11); orgate or_24_(g11, t14, g12); orgate or_25_(g12, t15, g13); orgate or_5_(g13, t16, g14); //f2 andgate and_2(g14, temp1, g15); // 1.f2 orgate or_26(g15, t0, c_out); // carry endmodule</code> </pre> </div></div><br><h1 id="ternary-full-subtractor">  Subtractor completo ternario </h1><br><p>  Ternary full-Subtractor es un circuito que resta dos entradas y pr√©stamos anteriores.  La tabla de verdad para Subtractor se muestra a continuaci√≥n </p><br><img src="https://habrastorage.org/webt/rs/em/yj/rsemyjk_c08-9regakdq8zfl8ve.png" width="350"><br><div class="spoiler">  <b class="spoiler_title">An√°lisis e implementaci√≥n del sustractor completo ternario</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/q6/ft/a4/q6fta4jdumlp-a1rkn8ztcd-nok.png" width="300"><img src="https://habrastorage.org/webt/lx/dc/p4/lxdcp4h6fwhybpjqh-piev_szl4.png" width="300"></p><br><img src="https://habrastorage.org/webt/fn/-e/uq/fn-euquomq2xo5p48w9rdckyoxm.png" width="500"><br><img src="https://habrastorage.org/webt/nu/53/te/nu53tesyiintihz2pr3l1cioeng.png" width="500"><br><div class="spoiler">  <b class="spoiler_title">C√≥digo</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module full_subtractor( input [1:0] P, Q, b_in, output [1:0] diff, b_out ); wire [1:0] temp1 = 2'b01; wire [1:0] temp2 = 2'b10; wire [1:0] a0, a1, a2, b0, b1, b2; wire [1:0] i0, i1, i2, i3, i4, i5, i6, i7, i8, i9, i10, i11, i12, i13, i14, i15, i16, i17; wire [1:0] c0, c1, c2, c3; wire [1:0] h0, h1, h2, h3, h4, h5, h6, h7, h8, h9, h10, h11; wire [1:0] t0, t1, t2, t3, t4, t5, t6, t7, t8, t9; wire [1:0] p0, p1, p2; wire [1:0] q0, q1, q2; mask mk_1(P, p0, p1, p2); mask mk_2(Q, q0, q1, q2); mask mk_3(b_in, b0, b1, b2); andgate and_0(p0, q1, i0); andgate3 and3_0(p2, p1, q2, i1); orgate or_0(i0, i1, i2); andgate and_1(b0, i2, i3); // first expression andgate and_2(p0, q0, i4); andgate and_3(p1, q1, i5); andgate and_4(p2, q2, i6); orgate or_1(i4, i5, i7); orgate or_2(i7, i6, i8); andgate and_5(i8, b1, i9); // second expression andgate and_6(p1, q0, i10); andgate and_7(p0, q2, i11); andgate and_8(p2, q1, i12); orgate or_3(i10, i11, i13); orgate or_4(i13, i12, i14); andgate and_9(i14, b2, i15); // third expression orgate or_5(i3, i9, i16); orgate or_6(i16, i15, c0); //f1 orgate or_7(i10, i12, t0); orgate or_8(t0, i11, t1); andgate and_10(t1, b0, t2); // 1 expression andgate and_11(p1, q2, i17); orgate or_9(i4, i17, t3); andgate and_12(t3, b1, t4); // 1- expression orgate or_10(i4, i5, t5); orgate or_11(t5, i6, t6); andgate and_12_(t6, b2, t7); // 1-- expression orgate or_12(t2, t4, t8); orgate or_13(t8, t7, t9); andgate and_13(t9, temp1, c1); orgate or_14(c0, c1, diff); // difference orgate or_15(q1, q2, h0); andgate and_14(h0, temp2, h1); andgate and_15(h1, b2, h3); // 1 b orgate or_16(i0, i11, h4); andgate and_16(h4, temp2, h5); // 1- b andgate and_17(i17, temp2, h6); // 1-- b andgate3 and3_1(p2, q2, b1, h7); // 1--- b andgate3 and3_2(p1, q0, b2, h8); // 1---- b orgate or_17(h3, h5, h9); orgate or_18(h9, h6, h10); orgate or_19(h10, h7, h11); orgate or_20(h11, h8, b_out); // borrow endmodule</code> </pre> </div></div></div></div><br><h1 id="ternary-ripple-carry-adder">  Ondulaci√≥n Ternaria </h1><br><p>  El sumador Ripple-carry (RCA) es un circuito bien conocido para realizar la suma de dos n√∫meros mediante la suma de ternarios sumadores completos.  Un RCA ternario es bastante similar a su contraparte binaria.  Un medio sumador ternario se emplea para agregar los d√≠gitos ternarios menos significativos.  El resto se resume en Ternary Full Adders.  Como se mencion√≥ anteriormente, Ternary Full Adder agrega tres variables de entrada Ternary. </p><br><img src="https://habrastorage.org/webt/ek/na/sr/eknasrimeeonnceutvyzjzfml5w.png"><br><p>  <strong>Implementaci√≥n</strong> </p><br><div class="spoiler">  <b class="spoiler_title">c√≥digo verilog: sumador de transporte de ondas ternarias</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_ripple_adder ( input [15:0] input1 , input [15:0] input2 , output [15:0] out , output [1:0] overflow_trit ); wire [15:0] carry ; reg tem; assign carry[0] = tem; assign carry[1] = tem; always @(input1, input2) begin tem &lt;= 1'b0; end generate genvar i; for (i = 0; i &lt;= 12; i=i+2) begin full_add af({input1[i+1],input1[i]}, {input2[i+1],input2[i]}, {carry[i+1],carry[i]}, {out[i+1], out[i]}, {carry[i+3],carry[i+2]}); end full_add af({input1[15],input1[14]}, {input2[15],input2[14]}, {carry[15],carry[14]}, {out[15], out[14]}, overflow_trit); endgenerate endmodule</code> </pre> </div></div><br><h1 id="ternary-comparators">  Comparadores ternarios </h1><br><p>  Circuito comparador ternario camper dos entradas X <sub>1</sub> , X <sub>2</sub> y en consecuencia genera salida como X <sub>1</sub> = X <sub>2</sub> , X <sub>1</sub> &gt; X <sub>2</sub> , X <sub>1</sub> &lt;X <sub>2</sub> .  La tabla de verdad para un comparador ternario se muestra a continuaci√≥n </p><br><img src="https://habrastorage.org/webt/lh/0_/r_/lh0_r_dre7sfrm-_-fazrp4jgfq.png" width="300"><br><p><br></p><br><div class="spoiler">  <b class="spoiler_title">An√°lisis e implementaci√≥n</b> <div class="spoiler_text"><p>  La ecuaci√≥n de salida para X <sub>1</sub> = X <sub>2</sub> , X <sub>1</sub> &gt; X <sub>2</sub> , X <sub>1</sub> &lt;X <sub>2</sub> son: <br><br></p><br><img src="https://habrastorage.org/webt/kr/1b/xl/kr1bxlm7k1uly92ng6vtukbeecc.png" width="250"><br><p><br>  Los k-mapas correspondientes se muestran a continuaci√≥n <br><br><img src="https://habrastorage.org/webt/fw/6g/5f/fw6g5ffpx7svuikxzwnw4pc_xx0.png" width="200"><img src="https://habrastorage.org/webt/lz/bm/dc/lzbmdczv675meisdmlxhd1iteb8.png" width="200"><img src="https://habrastorage.org/webt/1z/lk/zb/1zlkzbrmvhkzms2fjryckhzgrou.png" width="200"></p><br><div class="spoiler">  <b class="spoiler_title">C√≥digo</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_comparators ( input [1:0] x1, x2, output [1:0] f1, f2, f3 ); wire [1:0] t0, t1, t2, t3, t4, t5, t6, t7; wire [1:0] h0, h1, h2, h3, h4, h5; wire [1:0] x10, x11, x12; wire [1:0] x20, x21, x22; mask mk_1(x1, x10, x11, x12); mask mk_2(x2, x20, x21, x22); andgate and_0(x10, x20, t0); andgate and_1(x22, x22, t1); orgate or_0(t0, t1, h0); orgate or_1(h0, x11, h1); orgate or_2(h1, x21, f1); // x1 == x2 andgate and_2(x11, x20, t2); andgate and_3(x12, x20, t3); andgate and_4(x12, x21, t4); orgate or_3(t2, t3, h3); orgate or_4(h3, t4, f2); // x1&gt;x2 andgate and_5(x10, x21, t5); andgate and_6(x10, x22, t6); andgate and_7(x11, x22, t7); orgate or_5(t5, t6, h4); orgate or_6(h4, t7, f3); // x1&lt;X2 endmodule</code> </pre> </div></div></div></div><br><h1 id="ternary-multiplier">  Multiplicador ternario </h1><br><p>  El multiplicador ternario es un circuito que multiplica dos n√∫meros de entrada y genera el producto correspondiente.  La tabla de verdad para este circuito se muestra a continuaci√≥n: </p><br><img src="https://habrastorage.org/webt/fd/uu/v1/fduuv1gzss5fvup5bmm9tklkrsa.png" width="250"><br><p><br></p><br><div class="spoiler">  <b class="spoiler_title">An√°lisis e implementaci√≥n</b> <div class="spoiler_text"><p>  La expresi√≥n resultante para el producto y el carry se muestran: </p><br><img src="https://habrastorage.org/webt/rm/ij/y4/rmijy4wgg9tdy4b5msszkuteeu8.png" width="300"><br><p><br>  Se muestran los mapas K correspondientes: <br><br><img src="https://habrastorage.org/webt/um/ng/5b/umng5byk6oymxo8v0tu7vlqljxk.png" width="250"><img src="https://habrastorage.org/webt/s1/lf/ux/s1lfuxq_vqs720zq4uaypox7ifi.png" width="250"></p><br><div class="spoiler">  <b class="spoiler_title">C√≥digo</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_multiplier ( input [1:0] A, [1:0] B, output [1:0] product, [1:0] carry ); wire [1:0] temp = 2'b01; wire [1:0] a0, a1, a2, b0, b1, b2; wire [1:0] i0, i1, i2, i3, i4, i5; wire [1:0] o0, o1, o2, o3, o4; mask msk_1(A, a0, a1, a2); mask msk_2(B, b0, b1, b2); andgate and_1(a1,b2,i0); andgate and_2(a2,b1,i1); orgate or_1(i0, i1, o0); // f1 andgate and_4(a1,b1,i3); andgate and_5(a2,b2,i4); orgate or_3(i3, i4, o2); andgate and_3(temp,o2,o3); orgate or_4(o3, o0, product); // product andgate andc_0(a2,b2,o4); andgate andc_1(temp,o4,carry); // carry endmodule</code> </pre> </div></div></div></div><br><h1 id="ternary-multiplexers-and-demultiplexers">  Multiplexores ternarios y demultiplexores </h1><br><p>  El multiplexor es un circuito que tiene m√∫ltiples entradas y una sola salida.  Tambi√©n se conoce como decodificador.  La funci√≥n de salida del multiplexor est√° determinada por el n√∫mero de l√≠neas de funci√≥n.  As√≠ por 2 trit <br>  multiplexor la salida ser√° 3 <sup>2</sup> = 9 y dos ser√°n las l√≠neas de selecci√≥n de funci√≥n.  Multiplexor, es decir, funci√≥n <br>  La l√≥gica de selecci√≥n selecciona 1 de 9 funciones como salida.  La l√≥gica de selecci√≥n de funciones se implementa utilizando puertas l√≥gicas.  La ecuaci√≥n de salida de la l√≥gica de selecci√≥n de funciones es: </p><br><img src="https://habrastorage.org/webt/gh/qt/-j/ghqt-jyk-xoc3fth0ejacsotazy.png" width="500"><br><div class="spoiler">  <b class="spoiler_title">An√°lisis</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/sz/x1/sv/szx1svchlgdpchhueqzpkfsr7ua.png" width="300"><img src="https://habrastorage.org/webt/db/bj/4a/dbbj4a4c_esxzsahk_x-wsywvic.png" width="200"></p><br><p>  El demultiplexor tambi√©n se conoce como codificador.  Su funcionalidad es inversa a la del multiplexor.  Acepta la entrada √∫nica y la distribuye en varias salidas. </p></div></div><br><h1 id="simple-ternary-d-latch">  Pestillo ternario simple d </h1><br><p>  Aunque el dise√±o de circuitos que implementan l√≥gica ternaria combinatoria es sencillo, el dise√±o de un elemento de memoria ternario simple y robusto (es decir, pestillo) adecuado para la implementaci√≥n de circuitos integrados (IC) ha sido un desaf√≠o.  Sin embargo, se puede obtener un cierre ternario simple reemplazando las compuertas binarias NOR o NAND utilizadas con las compuertas ternarias T_NOR o T_NAND correspondientes. </p><br><img src="https://habrastorage.org/webt/2m/x7/fg/2mx7fg6gctsgvxnbbowgrf5tdc0.png" width="550"><br><h1 id="simple-ternary-d-flip-flap-flop">  Flip-Flap-Flop Ternario D simple </h1><br><p>  El Flip-Flap-Flop (FFF) ternario D maestro esclavo (MS) se realiza en funci√≥n de los pestillos D ternarios.  Esto es similar a la forma en que el binario D Flip-Flop (FF) se realiza utilizando pestillos binarios D.  El diagrama l√≥gico y la descripci√≥n de la operaci√≥n del flip-flop binario D de MS son bien conocidos.  Para implementar el <abbr title="Maestro esclavo">MS</abbr> ternary D <abbr title="Flip flap flop">FFF</abbr> , reemplazamos los pestillos D binarios con pestillos D ternarios (realizados con compuertas ternarias m√≠nimas negadas de dos entradas - NAND) y los inversores binarios con inversores ternarios simples (STI).  Se muestran las tablas de verdad tanto para los circuitos NAND ternarios como para los circuitos STI ternarios. </p><br><div class="spoiler">  <b class="spoiler_title">Tabla de verdad para circuitos nand y sti</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/6k/11/so/6k11sode99527pwa_juppe2-oh0.png" width="350"><img src="https://habrastorage.org/webt/tu/wi/pz/tuwipzzcpk7atmn8mc2f39rtir4.png" width="200"></p></div></div><br><p>  Para MS ternary D FFF con reloj binario, los datos son ternarios (l√≥gica 0, 1 y 2) y el reloj es binario (bajo y alto - en nuestro <br>  implementaci√≥n, l√≥gica 0 y 2).  El MS ternario D FFF con <br>  El reloj binario puede leer los datos cuando el reloj pasa de bajo a <br>  alto (borde positivo) o de alto a bajo (borde negativo), dependiendo <br>  sobre el n√∫mero de ITS. </p><br><p>  Las entradas del ternario D FFF son Data y Clk, y las salidas son Q y Not_Q.  La se√±al de reloj es binaria y los niveles l√≥gicos se denotan 0 y 2, para mantener la correspondencia con la implementaci√≥n el√©ctrica. </p><br><div class="spoiler">  <b class="spoiler_title">Simulaci√≥n</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/rb/1d/fm/rb1dfmjougqamdhp1wwp4ebuvkm.png" width="350"><img src="https://habrastorage.org/webt/uk/4u/zw/uk4uzwfhqa-lfga625eh01uqpds.png" width="300"></p></div></div><br><hr><br><img src="https://habrastorage.org/webt/j5/sx/0p/j5sx0p1fb2aiqhkdkfelhpipelw.png" width="600"><br><p><br></p><br><h1 id="1-bit-ternary-arithmetic-and-logic-unit-t-alu">  Unidad aritm√©tica y l√≥gica ternaria de 1 bit (T-ALU) </h1><br><p>  La Unidad de l√≥gica aritm√©tica ternaria (ALU) es un circuito digital utilizado para realizar operaciones aritm√©ticas y l√≥gicas.  Representa el bloque de construcci√≥n fundamental de la Unidad Central de Procesamiento (CPU) de una computadora ternaria.  ALU realiza operaciones aritm√©ticas como suma, resta, multiplicaci√≥n y comparaci√≥n de operaciones l√≥gicas, NAND, NOR, NOT, AND y OR.  A continuaci√≥n se muestra una arquitectura primitiva de una ALU de 1 trit </p><br><img src="https://habrastorage.org/webt/1c/za/nr/1czanrqwlzh-mg4zkbr7pgspjtm.png" width="600"><br><div class="spoiler">  <b class="spoiler_title">Tabla de verdad y funcionamiento para T-ALU</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/ke/s4/-q/kes4-qpjjg25fkz8gvrptpxiju4.png" width="300"><img src="https://habrastorage.org/webt/yb/e-/ud/ybe-udn3yfiz63ihwgtniya8epa.png" width="260"></p></div></div><br><p>  Los componentes b√°sicos de ALU son decodificadores, l√≥gica de selecci√≥n de funciones (multiplexor), puerta de transmisi√≥n y m√≥dulos de procesamiento separados.  La l√≥gica de selecci√≥n de funciones selecciona 1 de las 9 funciones enumeradas dependiendo del estado l√≥gico en las l√≠neas de selecci√≥n de funciones W y Z. </p><br><p>  Las l√≠neas de salida de la l√≥gica de selecci√≥n est√°n conectadas a TG (puerta ternaria) asociada con cada m√≥dulo.  Cualquier m√≥dulo se selecciona solo cuando el TG asociado est√° habilitado; de lo contrario, est√° aislado de las l√≠neas de datos.  Por ejemplo, si la entrada de las l√≠neas de selecci√≥n W y Z = 0, la salida E <sub>0</sub> de la l√≥gica de selecci√≥n es alta (2) mientras que E <sub>1</sub> , a E <sub>8</sub> es baja (0), entonces, el TG asociado con el m√≥dulo sumador permitir√° los datos <br>  l√≠neas que se conectar√°n a los m√≥dulos sumadores mientras que otros m√≥dulos est√°n aislados de las l√≠neas de datos. </p><br><p>  Finalmente, al poner en cascada <strong>n / 2</strong> trit ALU cortes, se puede formar un <strong>n</strong> trit ALU. </p></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/es431726/">https://habr.com/ru/post/es431726/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es431716/index.html">Robotron BIC A5105 - Personal desconocido RDA</a></li>
<li><a href="../es431718/index.html">Vista de √°rbol RecyclerView (sin bibliotecas de terceros y matrices secundarias)</a></li>
<li><a href="../es431720/index.html">UX Designer Portfolio Consejos y trucos</a></li>
<li><a href="../es431722/index.html">Retrospectiva: c√≥mo comenz√≥ la era de los transistores y c√≥mo se desarroll√≥ la cultura de inicio en las d√©cadas de 1940 y 1950</a></li>
<li><a href="../es431724/index.html">Tableau Software presenta la interfaz de visualizaci√≥n de lenguaje natural</a></li>
<li><a href="../es431730/index.html">Windows Server 2019</a></li>
<li><a href="../es431732/index.html">Opini√≥n del probador sobre la capacidad de mantenimiento del software</a></li>
<li><a href="../es431734/index.html">C√≥mo actualizar belong_to para trabajar el doble de r√°pido (gem_validations de base de datos)</a></li>
<li><a href="../es431736/index.html">La puerta se cierra. Queda exactamente un mes antes de que se reduzca el umbral para compras libres de impuestos</a></li>
<li><a href="../es431740/index.html">Transmisi√≥n en vivo de Microsoft Connect Conference (); 2018</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>