TimeQuest Timing Analyzer report for top
Sat Nov 30 19:36:38 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 12. Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 36. Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 38. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 39. Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Output Enable Times
 49. Minimum Output Enable Times
 50. Output Disable Times
 51. Minimum Output Disable Times
 52. Slow 1200mV 0C Model Metastability Report
 53. Fast 1200mV 0C Model Setup Summary
 54. Fast 1200mV 0C Model Hold Summary
 55. Fast 1200mV 0C Model Recovery Summary
 56. Fast 1200mV 0C Model Removal Summary
 57. Fast 1200mV 0C Model Minimum Pulse Width Summary
 58. Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 59. Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 60. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 61. Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 62. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 63. Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Output Enable Times
 72. Minimum Output Enable Times
 73. Output Disable Times
 74. Minimum Output Disable Times
 75. Fast 1200mV 0C Model Metastability Report
 76. Multicorner Timing Analysis Summary
 77. Setup Times
 78. Hold Times
 79. Clock to Output Times
 80. Minimum Clock to Output Times
 81. Board Trace Model Assignments
 82. Input Transition Times
 83. Signal Integrity Metrics (Slow 1200mv 0c Model)
 84. Signal Integrity Metrics (Slow 1200mv 85c Model)
 85. Signal Integrity Metrics (Fast 1200mv 0c Model)
 86. Setup Transfers
 87. Hold Transfers
 88. Report TCCS
 89. Report RSKM
 90. Unconstrained Paths
 91. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; top                                               ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE115F29C7                                     ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.25        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  18.6%      ;
;     3 processors           ;  16.3%      ;
;     4 processors           ;  14.0%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; CLOCK_50                                       ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK_50 }                                       ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 30.000 ; 33.33 MHz ; 0.000 ; 15.000 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pl|altpll_component|auto_generated|pll1|inclk[0] ; { pl|altpll_component|auto_generated|pll1|clk[0] } ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pl|altpll_component|auto_generated|pll1|inclk[0] ; { pl|altpll_component|auto_generated|pll1|clk[1] } ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 37.3 MHz   ; 37.3 MHz        ; pl|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 91.6 MHz   ; 91.6 MHz        ; CLOCK_50                                       ;      ;
; 155.62 MHz ; 155.62 MHz      ; pl|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.552 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 1.911 ; 0.000         ;
; CLOCK_50                                       ; 6.609 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; CLOCK_50                                       ; 0.387 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.392 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.403 ; 0.000         ;
+------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 4.608  ; 0.000         ;
; CLOCK_50                                       ; 9.574  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 14.527 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                              ;
+-------+-------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                           ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 0.552 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_en            ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.011     ; 5.385      ;
; 0.570 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_en            ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.011     ; 5.367      ;
; 0.665 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.036     ; 5.247      ;
; 0.680 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|count_24[1]       ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.984     ; 5.284      ;
; 0.683 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.036     ; 5.229      ;
; 0.698 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|count_24[1]       ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.984     ; 5.266      ;
; 0.778 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_en            ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.011     ; 5.159      ;
; 0.839 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_en            ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.011     ; 5.098      ;
; 0.863 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_en            ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.009     ; 5.076      ;
; 0.867 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|GPU_en            ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.011     ; 5.070      ;
; 0.869 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.627     ; 5.452      ;
; 0.869 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.627     ; 5.452      ;
; 0.887 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.627     ; 5.434      ;
; 0.887 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.627     ; 5.434      ;
; 0.891 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.036     ; 5.021      ;
; 0.906 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|count_24[1]       ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.984     ; 5.058      ;
; 0.952 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.036     ; 4.960      ;
; 0.967 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|count_24[1]       ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.984     ; 4.997      ;
; 0.976 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.034     ; 4.938      ;
; 0.980 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.036     ; 4.932      ;
; 0.987 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_en            ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.009     ; 4.952      ;
; 0.991 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|count_24[1]       ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.982     ; 4.975      ;
; 0.995 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|count_24[1]       ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.984     ; 4.969      ;
; 1.002 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_en            ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.009     ; 4.937      ;
; 1.095 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.627     ; 5.226      ;
; 1.095 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.627     ; 5.226      ;
; 1.100 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.034     ; 4.814      ;
; 1.115 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.034     ; 4.799      ;
; 1.115 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|count_24[1]       ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.982     ; 4.851      ;
; 1.130 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|count_24[1]       ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.982     ; 4.836      ;
; 1.156 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.627     ; 5.165      ;
; 1.156 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.627     ; 5.165      ;
; 1.180 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.625     ; 5.143      ;
; 1.180 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.625     ; 5.143      ;
; 1.184 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.627     ; 5.137      ;
; 1.184 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.627     ; 5.137      ;
; 1.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.111      ;
; 1.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.111      ;
; 1.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.111      ;
; 1.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.111      ;
; 1.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[11]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.111      ;
; 1.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.111      ;
; 1.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.111      ;
; 1.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[13]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.111      ;
; 1.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.111      ;
; 1.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.111      ;
; 1.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.111      ;
; 1.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.111      ;
; 1.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.111      ;
; 1.233 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.093      ;
; 1.233 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.093      ;
; 1.233 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.093      ;
; 1.233 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.093      ;
; 1.233 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[11]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.093      ;
; 1.233 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.093      ;
; 1.233 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.093      ;
; 1.233 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[13]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.093      ;
; 1.233 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.093      ;
; 1.233 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.093      ;
; 1.233 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.093      ;
; 1.233 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.093      ;
; 1.233 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 5.093      ;
; 1.304 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.625     ; 5.019      ;
; 1.304 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.625     ; 5.019      ;
; 1.319 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.625     ; 5.004      ;
; 1.319 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.625     ; 5.004      ;
; 1.441 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.885      ;
; 1.441 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.885      ;
; 1.441 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.885      ;
; 1.441 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.885      ;
; 1.441 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[11]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.885      ;
; 1.441 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.885      ;
; 1.441 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.885      ;
; 1.441 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[13]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.885      ;
; 1.441 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.885      ;
; 1.441 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.885      ;
; 1.441 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.885      ;
; 1.441 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.885      ;
; 1.441 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.885      ;
; 1.450 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.009     ; 4.489      ;
; 1.452 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; vram_control:vc|GPU_en            ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.009     ; 4.487      ;
; 1.490 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|VGA_data_hold[16] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.001     ; 4.457      ;
; 1.490 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|VGA_data_hold[19] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.001     ; 4.457      ;
; 1.490 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|VGA_data_hold[22] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.001     ; 4.457      ;
; 1.490 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|VGA_data_hold[26] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.001     ; 4.457      ;
; 1.490 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|VGA_data_hold[27] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.001     ; 4.457      ;
; 1.495 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; vram_control:vc|GPU_en            ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.009     ; 4.444      ;
; 1.502 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.824      ;
; 1.502 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.824      ;
; 1.502 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.824      ;
; 1.502 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.824      ;
; 1.502 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[11]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.824      ;
; 1.502 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.824      ;
; 1.502 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.824      ;
; 1.502 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[13]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.824      ;
; 1.502 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.824      ;
; 1.502 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.824      ;
; 1.502 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.824      ;
; 1.502 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.824      ;
; 1.502 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.622     ; 4.824      ;
+-------+-------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------+-----------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                 ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 1.911 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][5]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.344     ; 7.733      ;
; 1.917 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][1]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.354     ; 7.717      ;
; 1.930 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][13]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.344     ; 7.714      ;
; 1.930 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][5]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.344     ; 7.714      ;
; 2.075 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][26] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.319     ; 7.594      ;
; 2.075 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][31] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.319     ; 7.594      ;
; 2.075 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][27] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.319     ; 7.594      ;
; 2.075 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][22] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.319     ; 7.594      ;
; 2.078 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][9]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.343     ; 7.567      ;
; 2.086 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][7]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.393     ; 7.509      ;
; 2.093 ; vram_control:vc|GPU_en ; gpu:gp|clut[73][0]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.347     ; 7.548      ;
; 2.093 ; vram_control:vc|GPU_en ; gpu:gp|clut[73][3]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.347     ; 7.548      ;
; 2.093 ; vram_control:vc|GPU_en ; gpu:gp|clut[73][11]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.347     ; 7.548      ;
; 2.120 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.328     ; 7.540      ;
; 2.120 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][1]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.328     ; 7.540      ;
; 2.120 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.328     ; 7.540      ;
; 2.120 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.328     ; 7.540      ;
; 2.120 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.328     ; 7.540      ;
; 2.120 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][24] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.328     ; 7.540      ;
; 2.135 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][3]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.343     ; 7.510      ;
; 2.135 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][11]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.343     ; 7.510      ;
; 2.151 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][0]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.324     ; 7.513      ;
; 2.151 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][16] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.324     ; 7.513      ;
; 2.151 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.324     ; 7.513      ;
; 2.157 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][8]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.329     ; 7.502      ;
; 2.157 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][10] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.329     ; 7.502      ;
; 2.157 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.329     ; 7.502      ;
; 2.157 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][2]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.329     ; 7.502      ;
; 2.157 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.329     ; 7.502      ;
; 2.157 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.329     ; 7.502      ;
; 2.157 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.329     ; 7.502      ;
; 2.157 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][18] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.329     ; 7.502      ;
; 2.157 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.329     ; 7.502      ;
; 2.167 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][27] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.322     ; 7.499      ;
; 2.167 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.322     ; 7.499      ;
; 2.167 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.322     ; 7.499      ;
; 2.167 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.322     ; 7.499      ;
; 2.167 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][18] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.322     ; 7.499      ;
; 2.167 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.322     ; 7.499      ;
; 2.167 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.322     ; 7.499      ;
; 2.167 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][29] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.322     ; 7.499      ;
; 2.169 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][10]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.390     ; 7.429      ;
; 2.169 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.390     ; 7.429      ;
; 2.169 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][5]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.390     ; 7.429      ;
; 2.169 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][3]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.390     ; 7.429      ;
; 2.172 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][28] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.324     ; 7.492      ;
; 2.172 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][25] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.324     ; 7.492      ;
; 2.172 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.324     ; 7.492      ;
; 2.172 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][17] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.324     ; 7.492      ;
; 2.172 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.324     ; 7.492      ;
; 2.172 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][24] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.324     ; 7.492      ;
; 2.174 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.330     ; 7.484      ;
; 2.177 ; vram_control:vc|GPU_en ; gpu:gp|clut[196][4]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.391     ; 7.420      ;
; 2.178 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][2]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.326     ; 7.484      ;
; 2.178 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.326     ; 7.484      ;
; 2.178 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.326     ; 7.484      ;
; 2.178 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.326     ; 7.484      ;
; 2.182 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][26] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.323     ; 7.483      ;
; 2.182 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][31] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.323     ; 7.483      ;
; 2.182 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][1]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.323     ; 7.483      ;
; 2.182 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.323     ; 7.483      ;
; 2.183 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][0]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.345     ; 7.460      ;
; 2.183 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][4]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.343     ; 7.462      ;
; 2.183 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][3]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.345     ; 7.460      ;
; 2.183 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][11]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.345     ; 7.460      ;
; 2.183 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][14]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.343     ; 7.462      ;
; 2.183 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][15]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.343     ; 7.462      ;
; 2.187 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][10]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.347     ; 7.454      ;
; 2.187 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][2]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.347     ; 7.454      ;
; 2.187 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][13]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.347     ; 7.454      ;
; 2.190 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][4]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.341     ; 7.457      ;
; 2.190 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][14]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.341     ; 7.457      ;
; 2.190 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][15]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.341     ; 7.457      ;
; 2.192 ; vram_control:vc|GPU_en ; gpu:gp|clut[194][13]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.387     ; 7.409      ;
; 2.193 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][8]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.304     ; 7.491      ;
; 2.193 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.304     ; 7.491      ;
; 2.193 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][16] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.304     ; 7.491      ;
; 2.193 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][9]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.304     ; 7.491      ;
; 2.193 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.304     ; 7.491      ;
; 2.204 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.327     ; 7.457      ;
; 2.204 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.327     ; 7.457      ;
; 2.206 ; vram_control:vc|GPU_en ; gpu:gp|clut[194][4]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.398     ; 7.384      ;
; 2.206 ; vram_control:vc|GPU_en ; gpu:gp|clut[194][7]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.398     ; 7.384      ;
; 2.207 ; vram_control:vc|GPU_en ; gpu:gp|clut[207][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.392     ; 7.389      ;
; 2.209 ; vram_control:vc|GPU_en ; gpu:gp|clut[64][10]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.354     ; 7.425      ;
; 2.209 ; vram_control:vc|GPU_en ; gpu:gp|clut[64][2]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.354     ; 7.425      ;
; 2.209 ; vram_control:vc|GPU_en ; gpu:gp|clut[64][13]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.354     ; 7.425      ;
; 2.212 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][12]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.338     ; 7.438      ;
; 2.212 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][8]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.338     ; 7.438      ;
; 2.212 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][2]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.338     ; 7.438      ;
; 2.212 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][6]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.338     ; 7.438      ;
; 2.212 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][4]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.338     ; 7.438      ;
; 2.212 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][7]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.338     ; 7.438      ;
; 2.212 ; vram_control:vc|GPU_en ; gpu:gp|clut[194][11]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.380     ; 7.396      ;
; 2.212 ; vram_control:vc|GPU_en ; gpu:gp|clut[193][11]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.379     ; 7.397      ;
; 2.212 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][14]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.338     ; 7.438      ;
; 2.212 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][15]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.338     ; 7.438      ;
; 2.215 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][0]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.340     ; 7.433      ;
; 2.215 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][12]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.340     ; 7.433      ;
; 2.215 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][10]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.340     ; 7.433      ;
+-------+------------------------+-----------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                              ;
+-------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                      ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 6.609 ; gpu:gp|dis_y_tl[4]                                    ; display_out:dc|y_tl_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.160      ; 6.469      ;
; 6.770 ; gpu:gp|dis_y_tl[0]                                    ; display_out:dc|y_tl_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.159      ; 6.307      ;
; 6.774 ; gpu:gp|dis_x_tl[3]                                    ; display_out:dc|x_tl_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.147      ; 6.291      ;
; 6.836 ; gpu:gp|dis_y_tl[2]                                    ; display_out:dc|y_tl_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.148      ; 6.230      ;
; 6.854 ; gpu:gp|dis_x_tl[6]                                    ; display_out:dc|x_tl_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.146      ; 6.210      ;
; 6.864 ; gpu:gp|dis_w[9]                                       ; display_out:dc|dis_w_hold[9] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.833      ;
; 6.872 ; gpu:gp|dis_y_tl[3]                                    ; display_out:dc|y_tl_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.147      ; 6.193      ;
; 6.882 ; gpu:gp|dis_x_tl[2]                                    ; display_out:dc|x_tl_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.147      ; 6.183      ;
; 6.932 ; gpu:gp|dis_y_tl[7]                                    ; display_out:dc|y_tl_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.159      ; 6.145      ;
; 6.946 ; gpu:gp|dis_y_tl[8]                                    ; display_out:dc|y_tl_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.148      ; 6.120      ;
; 6.950 ; gpu:gp|dis_x_tl[5]                                    ; display_out:dc|x_tl_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.146      ; 6.114      ;
; 6.951 ; gpu:gp|dis_y_tl[5]                                    ; display_out:dc|y_tl_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.159      ; 6.126      ;
; 6.956 ; gpu:gp|dis_x_tl[8]                                    ; display_out:dc|x_tl_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.147      ; 6.109      ;
; 6.960 ; gpu:gp|dis_x_tl[0]                                    ; display_out:dc|x_tl_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.147      ; 6.105      ;
; 6.961 ; gpu:gp|dis_x_tl[7]                                    ; display_out:dc|x_tl_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.147      ; 6.104      ;
; 7.011 ; gpu:gp|dis_x_tl[1]                                    ; display_out:dc|x_tl_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.147      ; 6.054      ;
; 7.032 ; gpu:gp|dis_x_tl[4]                                    ; display_out:dc|x_tl_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.147      ; 6.033      ;
; 7.045 ; gpu:gp|dis_y_tl[1]                                    ; display_out:dc|y_tl_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.159      ; 6.032      ;
; 7.105 ; gpu:gp|dis_y_tl[6]                                    ; display_out:dc|y_tl_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.160      ; 5.973      ;
; 7.128 ; gpu:gp|dis_x_tl[9]                                    ; display_out:dc|x_tl_hold[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.159      ; 5.949      ;
; 7.176 ; gpu:gp|dis_w[7]                                       ; display_out:dc|dis_w_hold[7] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.521      ;
; 7.271 ; gpu:gp|dis_w[3]                                       ; display_out:dc|dis_w_hold[3] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.426      ;
; 7.285 ; gpu:gp|dis_w[6]                                       ; display_out:dc|dis_w_hold[6] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.412      ;
; 7.363 ; gpu:gp|dis_h[4]                                       ; display_out:dc|dis_h_hold[4] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.334      ;
; 7.368 ; gpu:gp|dis_h[9]                                       ; display_out:dc|dis_h_hold[9] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.329      ;
; 7.374 ; gpu:gp|dis_w[5]                                       ; display_out:dc|dis_w_hold[5] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.323      ;
; 7.375 ; gpu:gp|dis_h[7]                                       ; display_out:dc|dis_h_hold[7] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.322      ;
; 7.378 ; gpu:gp|dis_w[8]                                       ; display_out:dc|dis_w_hold[8] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.319      ;
; 7.407 ; gpu:gp|dis_h[0]                                       ; display_out:dc|dis_h_hold[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.290      ;
; 7.416 ; gpu:gp|dis_h[6]                                       ; display_out:dc|dis_h_hold[6] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.281      ;
; 7.419 ; gpu:gp|dis_w[4]                                       ; display_out:dc|dis_w_hold[4] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.278      ;
; 7.420 ; gpu:gp|dis_h[2]                                       ; display_out:dc|dis_h_hold[2] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.277      ;
; 7.428 ; gpu:gp|dis_h[5]                                       ; display_out:dc|dis_h_hold[5] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.269      ;
; 7.449 ; gpu:gp|dis_h[1]                                       ; display_out:dc|dis_h_hold[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.248      ;
; 7.491 ; gpu:gp|dis_h[3]                                       ; display_out:dc|dis_h_hold[3] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.206      ;
; 7.541 ; gpu:gp|dis_h[8]                                       ; display_out:dc|dis_h_hold[8] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 3.001      ; 5.156      ;
; 9.083 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.473     ;
; 9.083 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.473     ;
; 9.083 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.473     ;
; 9.083 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.473     ;
; 9.083 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.473     ;
; 9.111 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.443     ;
; 9.111 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.443     ;
; 9.111 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.443     ;
; 9.111 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.443     ;
; 9.111 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.443     ;
; 9.129 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.425     ;
; 9.129 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.425     ;
; 9.129 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.425     ;
; 9.129 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.425     ;
; 9.129 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.425     ;
; 9.161 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.395     ;
; 9.161 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.395     ;
; 9.161 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.395     ;
; 9.161 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.395     ;
; 9.161 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.395     ;
; 9.183 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.650     ; 9.943      ;
; 9.183 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.650     ; 9.943      ;
; 9.183 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.650     ; 9.943      ;
; 9.183 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.650     ; 9.943      ;
; 9.183 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.650     ; 9.943      ;
; 9.323 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.233     ;
; 9.323 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.233     ;
; 9.323 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.233     ;
; 9.323 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.233     ;
; 9.323 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.233     ;
; 9.398 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.156     ;
; 9.398 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.156     ;
; 9.398 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.156     ;
; 9.398 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.156     ;
; 9.398 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 10.156     ;
; 9.440 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.116     ;
; 9.440 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.116     ;
; 9.440 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.116     ;
; 9.440 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.116     ;
; 9.440 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 10.116     ;
; 9.697 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.225     ; 9.854      ;
; 9.697 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.225     ; 9.854      ;
; 9.697 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.225     ; 9.854      ;
; 9.697 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.225     ; 9.854      ;
; 9.697 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.225     ; 9.854      ;
; 9.704 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 9.850      ;
; 9.704 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 9.850      ;
; 9.704 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 9.850      ;
; 9.704 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 9.850      ;
; 9.704 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.222     ; 9.850      ;
; 9.740 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 9.816      ;
; 9.740 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 9.816      ;
; 9.740 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 9.816      ;
; 9.740 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 9.816      ;
; 9.740 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 9.816      ;
; 9.755 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 9.801      ;
; 9.755 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 9.801      ;
; 9.755 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 9.801      ;
; 9.755 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 9.801      ;
; 9.755 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 9.801      ;
; 9.921 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 9.635      ;
; 9.921 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 9.635      ;
; 9.921 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 9.635      ;
; 9.921 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.220     ; 9.635      ;
+-------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.669      ;
; 0.404 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; display_out:dc|flag                                   ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.422 ; display_out:dc|flag_ld                                ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.687      ;
; 0.637 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.902      ;
; 0.639 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.904      ;
; 0.639 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.904      ;
; 0.639 ; display_out:dc|x_tl_hold[6]                           ; display_out:dc|int_x[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.904      ;
; 0.639 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.904      ;
; 0.641 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; display_out:dc|y_tl_hold[6]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.906      ;
; 0.646 ; display_out:dc|y_tl_hold[8]                           ; display_out:dc|int_y[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.911      ;
; 0.661 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.925      ;
; 0.661 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.925      ;
; 0.666 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.930      ;
; 0.669 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.933      ;
; 0.672 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.936      ;
; 0.672 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.936      ;
; 0.674 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.938      ;
; 0.674 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.938      ;
; 0.676 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.940      ;
; 0.691 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.955      ;
; 0.694 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.430      ; 1.346      ;
; 0.807 ; display_out:dc|x_tl_hold[2]                           ; display_out:dc|int_x[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.071      ;
; 0.817 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.430      ; 1.469      ;
; 0.835 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[0]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.101      ;
; 0.837 ; display_out:dc|y_tl_hold[5]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.103      ;
; 0.838 ; display_out:dc|y_tl_hold[7]                           ; display_out:dc|int_y[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.104      ;
; 0.845 ; display_out:dc|x_tl_hold[0]                           ; display_out:dc|int_x[0]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.109      ;
; 0.846 ; display_out:dc|x_tl_hold[7]                           ; display_out:dc|int_x[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.110      ;
; 0.848 ; display_out:dc|x_tl_hold[8]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.112      ;
; 0.913 ; display_out:dc|x_tl_hold[9]                           ; display_out:dc|int_x[9]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.174      ;
; 0.926 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.431      ; 1.579      ;
; 0.954 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.219      ;
; 0.955 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.609      ;
; 0.956 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.221      ;
; 0.966 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.231      ;
; 0.966 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.231      ;
; 0.966 ; display_out:dc|x_tl_hold[6]                           ; display_out:dc|int_x[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.231      ;
; 0.968 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.233      ;
; 0.968 ; display_out:dc|y_tl_hold[6]                           ; display_out:dc|int_y[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.233      ;
; 0.971 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.236      ;
; 0.971 ; display_out:dc|x_tl_hold[6]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.236      ;
; 0.971 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.236      ;
; 0.973 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.238      ;
; 0.973 ; display_out:dc|y_tl_hold[6]                           ; display_out:dc|int_y[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.238      ;
; 0.978 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.242      ;
; 0.984 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.248      ;
; 0.986 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.250      ;
; 0.988 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.252      ;
; 0.990 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.254      ;
; 0.991 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.255      ;
; 0.993 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.257      ;
; 0.995 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.259      ;
; 0.999 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.263      ;
; 0.999 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.263      ;
; 1.001 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.265      ;
; 1.004 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.268      ;
; 1.004 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.430      ; 1.656      ;
; 1.004 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.268      ;
; 1.006 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.270      ;
; 1.008 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.272      ;
; 1.026 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.290      ;
; 1.049 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.431      ; 1.702      ;
; 1.054 ; display_out:dc|x_tl_hold[3]                           ; display_out:dc|int_x[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.316      ;
; 1.075 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.340      ;
; 1.077 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.342      ;
; 1.078 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.732      ;
; 1.080 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.345      ;
; 1.082 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.347      ;
; 1.092 ; display_out:dc|x_tl_hold[6]                           ; display_out:dc|int_x[9]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.357      ;
; 1.092 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.357      ;
; 1.092 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.357      ;
; 1.094 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.359      ;
; 1.096 ; display_out:dc|y_tl_hold[1]                           ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.362      ;
; 1.097 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.362      ;
; 1.099 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.364      ;
; 1.099 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.363      ;
; 1.102 ; display_out:dc|y_tl_hold[3]                           ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.371      ;
; 1.104 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.368      ;
; 1.105 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.369      ;
; 1.107 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.371      ;
; 1.109 ; display_out:dc|dis_w_hold[3]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[3]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[3]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[4]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[5]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[6]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[7]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[8]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[9]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[4]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[5]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[6]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[7]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[8]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[9]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
; 1.109 ; display_out:dc|dis_w_hold[4]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.118      ; 1.026      ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.392 ; inst_addr[1]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a6~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 1.047      ;
; 0.398 ; inst_addr[10]                            ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a6~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 1.053      ;
; 0.399 ; inst_addr[6]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a6~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 1.054      ;
; 0.402 ; inst_addr[9]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a6~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 1.057      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][26] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][26]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][26] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][26]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][31] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][31]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][31] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][31]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][28] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][28]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][28] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][28]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][30] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][30]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][8]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][8]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][8]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][8]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][2]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][2]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][2]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][2]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][4]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][4]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][4]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][4]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][9]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][9]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][9]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][9]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][17] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][17]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][17] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][17]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][12] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][12]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][12] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][12]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][18] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][18]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][18] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][18]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][13] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][13]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][13] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][13]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][14] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][14]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][14] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][14]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][19] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][19]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][20] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][20]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][20] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][20]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][21] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][21]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][21] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][21]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][31]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][31]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][28]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][28]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][25] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][25]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][25] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][25]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][27] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][27]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][27] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][27]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][27]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][27]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][30] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][30]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][30]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][30]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][0]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][0]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][0]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][0]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][0]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][0]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][0]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][0]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][8]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][8]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][8]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][8]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][7]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][7]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][7]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][7]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][7]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][7]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][23] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][23]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][23] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][23]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][23]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][23]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][16] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][16]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][16] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][16]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][16]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][16]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][16]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][16]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][10] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][10]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][10] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][10]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][10]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][10]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][10]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][10]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][11] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][11]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][11] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][11]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][11]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][11]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][11]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][11]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][1]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][1]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][1]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][1]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][1]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][1]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][1]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][1]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][2]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][2]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][3]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][3]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][3]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][3]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][5]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][5]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][5]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][5]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][6]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][6]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][6]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][6]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][6]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][6]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][9]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][9]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][9]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][9]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][12]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][12]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][18]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][18]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][13]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][13]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][19] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][19]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][19]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][19]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][15] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][15]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][15] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][15]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][20]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][20]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][20]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][20]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][21]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][21]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][21]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][21]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][22] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][22]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][22] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][22]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][22]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][22]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][22]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][22]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][24] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][24]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                         ;
+-------+-------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.403 ; vram_control:vc|count_24[1]   ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.669      ;
; 0.405 ; vram_control:vc|counter[1]    ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vram_control:vc|counter[2]    ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vram_control:vc|GPU_en        ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.669      ;
; 0.408 ; vram_control:vc|count_24[0]   ; vram_control:vc|count_24[0]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.674      ;
; 0.410 ; vram_control:vc|counter[0]    ; vram_control:vc|counter[0]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.674      ;
; 0.451 ; vram_control:vc|counter[0]    ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.715      ;
; 0.638 ; vram_control:vc|count_24[0]   ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.904      ;
; 0.937 ; vram_control:vc|counter[2]    ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.206      ;
; 1.028 ; vram_control:vc|counter[2]    ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.292      ;
; 1.120 ; vram_control:vc|counter[1]    ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.379      ;
; 1.160 ; vram_control:vc|counter[0]    ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.429      ;
; 1.247 ; gpu:gp|GPU_status.depth       ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.346      ; 1.809      ;
; 1.348 ; vram_control:vc|counter[0]    ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.612      ;
; 1.466 ; gpu:gp|GPU_status.depth       ; vram_control:vc|count_24[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.346      ; 2.028      ;
; 1.607 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.866      ;
; 2.467 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.478      ; 3.131      ;
; 2.467 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.478      ; 3.131      ;
; 2.467 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.478      ; 3.131      ;
; 2.467 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.478      ; 3.131      ;
; 2.467 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.478      ; 3.131      ;
; 2.467 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.478      ; 3.131      ;
; 2.467 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.478      ; 3.131      ;
; 2.467 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.478      ; 3.131      ;
; 2.467 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.478      ; 3.131      ;
; 2.467 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.478      ; 3.131      ;
; 2.467 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.478      ; 3.131      ;
; 2.467 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.478      ; 3.131      ;
; 2.467 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.478      ; 3.131      ;
; 2.704 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 3.691      ;
; 2.704 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 3.691      ;
; 2.704 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 3.691      ;
; 2.704 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 3.691      ;
; 2.704 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 3.691      ;
; 2.704 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 3.691      ;
; 2.704 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 3.691      ;
; 2.704 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 3.691      ;
; 2.704 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 3.691      ;
; 2.704 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 3.691      ;
; 2.704 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 3.691      ;
; 2.704 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 3.691      ;
; 2.704 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 3.691      ;
; 2.778 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.798      ; 3.792      ;
; 2.778 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.798      ; 3.792      ;
; 2.778 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.798      ; 3.792      ;
; 2.778 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.798      ; 3.792      ;
; 2.778 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.798      ; 3.792      ;
; 2.778 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.798      ; 3.792      ;
; 2.778 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.798      ; 3.792      ;
; 2.778 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.798      ; 3.792      ;
; 2.778 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.798      ; 3.792      ;
; 2.778 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.798      ; 3.792      ;
; 2.778 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.798      ; 3.792      ;
; 2.778 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.798      ; 3.792      ;
; 2.778 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.798      ; 3.792      ;
; 2.799 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.473      ; 3.458      ;
; 2.799 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.473      ; 3.458      ;
; 2.923 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.344      ; 3.483      ;
; 2.953 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[18] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.344      ; 3.513      ;
; 2.996 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 3.260      ;
; 3.028 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 3.261      ;
; 3.036 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.766      ; 4.018      ;
; 3.036 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.766      ; 4.018      ;
; 3.094 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[18] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 3.358      ;
; 3.096 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 4.083      ;
; 3.096 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 4.083      ;
; 3.096 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 4.083      ;
; 3.096 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 4.083      ;
; 3.096 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 4.083      ;
; 3.096 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 4.083      ;
; 3.096 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 4.083      ;
; 3.096 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 4.083      ;
; 3.096 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 4.083      ;
; 3.096 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 4.083      ;
; 3.096 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 4.083      ;
; 3.096 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 4.083      ;
; 3.096 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.771      ; 4.083      ;
; 3.110 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.793      ; 4.119      ;
; 3.110 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.793      ; 4.119      ;
; 3.115 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 3.676      ;
; 3.115 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 3.676      ;
; 3.115 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[28] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 3.676      ;
; 3.115 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[31] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 3.676      ;
; 3.256 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.521      ;
; 3.256 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.521      ;
; 3.256 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[28] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.521      ;
; 3.256 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[31] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.521      ;
; 3.265 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.340      ; 3.821      ;
; 3.274 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 3.835      ;
; 3.274 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 3.835      ;
; 3.274 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 3.835      ;
; 3.274 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 3.835      ;
; 3.275 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.346      ; 3.837      ;
; 3.275 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.346      ; 3.837      ;
; 3.295 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.804      ; 4.315      ;
; 3.295 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.804      ; 4.315      ;
; 3.295 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.804      ; 4.315      ;
; 3.295 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.804      ; 4.315      ;
; 3.295 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.804      ; 4.315      ;
; 3.295 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.804      ; 4.315      ;
+-------+-------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; 4.608 ; 4.828        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.608 ; 4.828        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.608 ; 4.828        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.608 ; 4.828        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.608 ; 4.828        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.608 ; 4.828        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.608 ; 4.828        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.608 ; 4.828        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.608 ; 4.828        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.608 ; 4.828        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.608 ; 4.828        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.608 ; 4.828        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.608 ; 4.828        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.610 ; 4.830        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.610 ; 4.830        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.610 ; 4.830        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.610 ; 4.830        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.611 ; 4.831        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[0]       ;
; 4.611 ; 4.831        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[1]       ;
; 4.611 ; 4.831        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[16] ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[17] ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[19] ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[22] ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[24] ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[25] ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[26] ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[27] ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[30] ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.612 ; 4.832        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.613 ; 4.833        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.613 ; 4.833        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.613 ; 4.833        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[15] ;
; 4.613 ; 4.833        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[18] ;
; 4.613 ; 4.833        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[20] ;
; 4.613 ; 4.833        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[21] ;
; 4.613 ; 4.833        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[23] ;
; 4.613 ; 4.833        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[28] ;
; 4.613 ; 4.833        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[29] ;
; 4.613 ; 4.833        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.613 ; 4.833        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[31] ;
; 4.613 ; 4.833        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.613 ; 4.833        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.613 ; 4.833        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.616 ; 4.836        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.616 ; 4.836        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.863 ; 4.863        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[10]|clk           ;
; 4.863 ; 4.863        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[11]|clk           ;
; 4.863 ; 4.863        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[12]|clk           ;
; 4.863 ; 4.863        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[13]|clk           ;
; 4.863 ; 4.863        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[14]|clk           ;
; 4.863 ; 4.863        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[15]|clk           ;
; 4.863 ; 4.863        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[1]|clk            ;
; 4.863 ; 4.863        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[4]|clk            ;
; 4.863 ; 4.863        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[5]|clk            ;
; 4.863 ; 4.863        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[6]|clk            ;
; 4.863 ; 4.863        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[7]|clk            ;
; 4.863 ; 4.863        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[8]|clk            ;
; 4.863 ; 4.863        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[9]|clk            ;
; 4.865 ; 4.865        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[0]|clk            ;
; 4.865 ; 4.865        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_en|clk                     ;
; 4.865 ; 4.865        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[0]|clk                 ;
; 4.865 ; 4.865        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[2]|clk                 ;
; 4.866 ; 4.866        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|count_24[0]|clk                ;
; 4.866 ; 4.866        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|count_24[1]|clk                ;
; 4.866 ; 4.866        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[1]|clk                 ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[0]|clk           ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[10]|clk          ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[11]|clk          ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[14]|clk          ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[16]|clk          ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[17]|clk          ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[19]|clk          ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[1]|clk           ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[22]|clk          ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[24]|clk          ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[25]|clk          ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[26]|clk          ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[27]|clk          ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[30]|clk          ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[3]|clk           ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[6]|clk           ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[8]|clk           ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[9]|clk           ;
; 4.868 ; 4.868        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[12]|clk          ;
; 4.868 ; 4.868        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[13]|clk          ;
; 4.868 ; 4.868        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[15]|clk          ;
; 4.868 ; 4.868        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[18]|clk          ;
; 4.868 ; 4.868        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[20]|clk          ;
; 4.868 ; 4.868        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[21]|clk          ;
; 4.868 ; 4.868        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[23]|clk          ;
; 4.868 ; 4.868        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[28]|clk          ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 9.574 ; 9.925        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[3]                                                                                              ;
; 9.574 ; 9.925        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[4]                                                                                              ;
; 9.574 ; 9.925        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[5]                                                                                              ;
; 9.574 ; 9.925        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[6]                                                                                              ;
; 9.574 ; 9.925        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[7]                                                                                              ;
; 9.574 ; 9.925        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[8]                                                                                              ;
; 9.574 ; 9.925        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[9]                                                                                              ;
; 9.574 ; 9.925        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[7]                                                                                                  ;
; 9.574 ; 9.925        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[8]                                                                                                  ;
; 9.574 ; 9.925        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[9]                                                                                                  ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[0]                                                                                              ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[1]                                                                                              ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[2]                                                                                              ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[3]                                                                                              ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[4]                                                                                              ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[5]                                                                                              ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[6]                                                                                              ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[7]                                                                                              ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[8]                                                                                              ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[9]                                                                                              ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[5]                                                                                                  ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[6]                                                                                                  ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[7]                                                                                                  ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[8]                                                                                                  ;
; 9.575 ; 9.926        ; 0.351          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[9]                                                                                                  ;
; 9.623 ; 9.843        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[0]                                                                                                   ;
; 9.623 ; 9.843        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[1]                                                                                                   ;
; 9.623 ; 9.843        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[2]                                                                                                   ;
; 9.623 ; 9.843        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[3]                                                                                                   ;
; 9.623 ; 9.843        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[4]                                                                                                   ;
; 9.623 ; 9.843        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[5]                                                                                                   ;
; 9.623 ; 9.843        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[6]                                                                                                   ;
; 9.623 ; 9.843        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[7]                                                                                                   ;
; 9.623 ; 9.843        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[8]                                                                                                   ;
; 9.623 ; 9.843        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                      ;
; 9.623 ; 9.843        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[2]                                                                                               ;
; 9.623 ; 9.843        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[4]                                                                                               ;
; 9.623 ; 9.843        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[6]                                                                                               ;
; 9.623 ; 9.843        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[8]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag                                                                                                       ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag_ld                                                                                                    ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[0]                                                                                                   ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[1]                                                                                                   ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[2]                                                                                                   ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[3]                                                                                                   ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[4]                                                                                                   ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[5]                                                                                                   ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[6]                                                                                                   ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[7]                                                                                                   ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[8]                                                                                                   ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[9]                                                                                                   ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]                                                                      ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]                                                                      ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                      ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                      ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                      ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                      ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]                                                                      ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                      ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[0]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[1]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[2]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[3]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[4]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[5]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[6]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[7]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[8]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[9]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[0]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[1]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[3]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[5]                                                                                               ;
; 9.624 ; 9.844        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[7]                                                                                               ;
; 9.625 ; 9.845        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                      ;
; 9.625 ; 9.845        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                     ;
; 9.625 ; 9.845        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                      ;
; 9.625 ; 9.845        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                      ;
; 9.625 ; 9.845        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                      ;
; 9.625 ; 9.845        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                      ;
; 9.625 ; 9.845        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                      ;
; 9.625 ; 9.845        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                      ;
; 9.625 ; 9.845        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                      ;
; 9.625 ; 9.845        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                      ;
; 9.625 ; 9.845        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                      ;
; 9.625 ; 9.845        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]                                                                      ;
; 9.674 ; 9.909        ; 0.235          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[18]                         ;
; 9.674 ; 9.909        ; 0.235          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[19]                         ;
; 9.674 ; 9.909        ; 0.235          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[20]                         ;
; 9.674 ; 9.909        ; 0.235          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[21]                         ;
; 9.674 ; 9.909        ; 0.235          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[22]                         ;
; 9.674 ; 9.909        ; 0.235          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[23]                         ;
; 9.674 ; 9.909        ; 0.235          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0 ;
; 9.675 ; 9.910        ; 0.235          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[0]                          ;
; 9.675 ; 9.910        ; 0.235          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[10]                         ;
; 9.675 ; 9.910        ; 0.235          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[11]                         ;
; 9.675 ; 9.910        ; 0.235          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[12]                         ;
; 9.675 ; 9.910        ; 0.235          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[13]                         ;
; 9.675 ; 9.910        ; 0.235          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[14]                         ;
; 9.675 ; 9.910        ; 0.235          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[15]                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][18] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][19] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][20] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][21] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][22] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][23] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][24] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][25] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][26] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][27] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][28] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][29] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][30] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][31] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][18] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][19] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][20] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][21] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][22] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][23] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][24] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][25] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][26] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][27] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][28] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][29] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][30] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][31] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][18] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][19] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][20] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][21] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][22] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][23] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][24] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][25] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][26] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][27] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][28] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][29] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][30] ;
; 14.527 ; 14.878       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][31] ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][0]  ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][10] ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][11] ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][12] ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][13] ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][14] ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][15] ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][16] ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][17] ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][1]  ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][2]  ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][3]  ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][4]  ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][5]  ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][6]  ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][7]  ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][8]  ;
; 14.528 ; 14.879       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][9]  ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][0]  ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][10] ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][11] ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][12] ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][13] ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][14] ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][15] ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][16] ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][17] ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][1]  ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][2]  ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][3]  ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][4]  ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][5]  ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][6]  ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][7]  ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][8]  ;
; 14.529 ; 14.880       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][9]  ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][0]  ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][10] ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][11] ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][12] ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][13] ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][14] ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][15] ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][16] ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][17] ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][1]  ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][2]  ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][3]  ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][4]  ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][5]  ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][6]  ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][7]  ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][8]  ;
; 14.530 ; 14.881       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][9]  ;
; 14.614 ; 14.834       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_u|remain_cs[18][12] ;
; 14.614 ; 14.834       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[21][20] ;
; 14.614 ; 14.834       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[22][20] ;
; 14.615 ; 14.835       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|remain_cs[10][18] ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.718 ; 8.341 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.473 ; 8.000 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.397 ; 5.037 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.309 ; 5.957 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.675 ; 5.402 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.718 ; 8.341 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.431 ; 7.124 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.921 ; 6.339 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.336 ; 5.885 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.783 ; 6.094 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.777 ; 4.360 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.331 ; 6.871 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.161 ; 7.717 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.481 ; 4.820 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.202 ; 4.838 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.318 ; 5.561 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.177 ; 6.637 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; -2.581 ; -2.911 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -3.453 ; -4.042 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -2.681 ; -3.234 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -3.697 ; -4.388 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -2.837 ; -3.324 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -4.043 ; -4.662 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -3.238 ; -3.844 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -3.723 ; -4.214 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -3.422 ; -3.876 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -3.427 ; -3.808 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -2.581 ; -2.911 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -4.635 ; -5.014 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -4.640 ; -5.173 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -3.144 ; -3.660 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -2.742 ; -3.228 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -3.420 ; -3.976 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -3.501 ; -4.132 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 27.111 ; 26.953 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 23.852 ; 24.243 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 25.366 ; 25.182 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 25.106 ; 25.065 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 27.111 ; 26.953 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 26.394 ; 26.578 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 25.969 ; 25.837 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 24.721 ; 24.690 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 22.789 ; 22.693 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 24.484 ; 24.425 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 26.524 ; 26.376 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 24.606 ; 24.580 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 22.426 ; 22.724 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 23.823 ; 23.981 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 22.379 ; 22.435 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 23.172 ; 23.267 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 24.580 ; 24.723 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 22.222 ; 22.268 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 22.655 ; 22.864 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 24.308 ; 24.742 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 26.982 ; 27.306 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 25.684 ; 25.622 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 26.982 ; 27.306 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 26.707 ; 26.507 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 24.227 ; 24.363 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 24.620 ; 24.779 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 25.109 ; 25.093 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 24.025 ; 24.015 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 23.410 ; 23.435 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 23.504 ; 23.605 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 24.496 ; 24.498 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 22.617 ; 23.009 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 25.673 ; 25.816 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 26.014 ; 25.867 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 25.216 ; 25.195 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 24.417 ; 24.380 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 24.845 ; 24.744 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 19.482 ; 19.523 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 22.876 ; 22.942 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 20.503 ; 20.326 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 18.501 ; 18.395 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 18.838 ; 18.749 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 18.318 ; 18.189 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 19.504 ; 19.339 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 19.754 ; 19.612 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 19.420 ; 19.330 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 20.503 ; 20.326 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 19.696 ; 19.567 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 13.354 ; 13.414 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.485  ; 7.658  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 20.774 ; 20.717 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 18.253 ; 18.133 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 19.502 ; 19.435 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 19.352 ; 19.198 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 19.432 ; 19.285 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 20.774 ; 20.717 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 19.237 ; 19.190 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 19.618 ; 19.514 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 20.349 ; 20.206 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 12.967 ; 12.820 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 20.553 ; 20.453 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 17.689 ; 17.535 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 18.616 ; 18.502 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 17.607 ; 17.587 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 19.023 ; 18.911 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 19.804 ; 19.749 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 18.970 ; 18.844 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 20.553 ; 20.453 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 19.710 ; 19.535 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 14.007 ; 13.764 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.485  ; 7.658  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 36.112 ; 35.918 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 29.833 ; 29.813 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 36.112 ; 35.850 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 34.140 ; 34.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 36.075 ; 35.918 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 35.104 ; 35.261 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 35.907 ; 35.620 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 33.845 ; 33.742 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 30.688 ; 30.585 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 32.088 ; 31.699 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 32.967 ; 32.616 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 33.939 ; 33.559 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 31.416 ; 31.349 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 32.820 ; 32.614 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 31.718 ; 31.383 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 32.990 ; 32.716 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 34.185 ; 33.905 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 31.470 ; 31.119 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 31.595 ; 31.399 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 33.925 ; 33.912 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 35.169 ; 35.059 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 33.871 ; 33.375 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 35.169 ; 35.059 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 34.894 ; 34.260 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 32.414 ; 32.116 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 32.807 ; 32.532 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 33.296 ; 32.846 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 32.212 ; 31.768 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 31.597 ; 31.188 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 31.691 ; 31.358 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 32.683 ; 32.251 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 30.804 ; 30.762 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 33.860 ; 33.569 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 34.201 ; 33.620 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 33.403 ; 32.948 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 32.604 ; 32.133 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 33.032 ; 32.497 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 18.706 ; 18.583 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 30.629 ; 31.129 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 12.950 ; 12.807 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 12.157 ; 12.128 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 12.203 ; 12.176 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 12.182 ; 12.122 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 12.082 ; 11.908 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 12.259 ; 12.181 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 11.861 ; 11.771 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 12.950 ; 12.807 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 12.152 ; 12.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 13.264 ; 13.158 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 11.972 ; 11.881 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 12.928 ; 12.771 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 12.481 ; 12.392 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 11.982 ; 11.826 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 13.264 ; 13.158 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 12.285 ; 12.238 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 12.477 ; 12.415 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 12.838 ; 12.733 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 13.086 ; 12.987 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 11.430 ; 11.335 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 11.977 ; 11.923 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 10.797 ; 10.700 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 11.587 ; 11.494 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 12.319 ; 12.232 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 11.438 ; 11.331 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 13.086 ; 12.987 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 12.473 ; 12.292 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 25.595 ; 25.358 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 18.961 ; 19.236 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 25.297 ; 25.102 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 23.382 ; 23.284 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 25.493 ; 25.336 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 24.415 ; 24.612 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 25.595 ; 25.358 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 23.075 ; 22.967 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 20.243 ; 20.131 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 20.812 ; 20.670 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 21.520 ; 21.397 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 22.492 ; 22.315 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 19.969 ; 20.105 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 21.373 ; 21.370 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 20.271 ; 20.139 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 21.543 ; 21.472 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 22.738 ; 22.661 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 20.023 ; 19.875 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 20.148 ; 20.155 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 22.478 ; 22.668 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 24.289 ; 24.527 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 22.991 ; 22.843 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 24.289 ; 24.527 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 24.014 ; 23.728 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 21.534 ; 21.584 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 21.927 ; 22.000 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 22.416 ; 22.314 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 21.332 ; 21.236 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 20.717 ; 20.656 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 20.811 ; 20.826 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 21.803 ; 21.719 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 19.924 ; 20.230 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 22.980 ; 23.037 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 23.321 ; 23.088 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 22.523 ; 22.416 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 21.724 ; 21.601 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 22.152 ; 21.965 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 17.143 ; 17.149 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 20.097 ; 20.249 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 10.946 ; 10.780 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 9.425  ; 9.417  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 9.013  ; 8.978  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 9.767  ; 9.723  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 9.370  ; 9.196  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 9.462  ; 9.376  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 9.468  ; 9.378  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 10.946 ; 10.780 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 10.523 ; 10.394 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 11.449 ; 11.376 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 9.431  ; 9.364  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 9.882  ; 9.801  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 10.598 ; 10.461 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 9.463  ; 9.307  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 11.449 ; 11.376 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 9.950  ; 9.915  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 9.614  ; 9.552  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 10.332 ; 10.192 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 10.481 ; 10.412 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 8.746  ; 8.660  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 8.967  ; 8.927  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 8.897  ; 8.791  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 8.875  ; 8.782  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 10.481 ; 10.412 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 9.462  ; 9.336  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 10.245 ; 10.146 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 9.976  ; 9.795  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 15.838 ; 15.776 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 18.932 ; 19.200 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 19.513 ; 19.342 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 18.444 ; 18.412 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 20.262 ; 20.205 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 20.205 ; 20.371 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 19.035 ; 18.883 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 18.866 ; 18.840 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 16.110 ; 16.071 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 17.732 ; 17.704 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 19.759 ; 19.628 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 18.937 ; 18.787 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 16.611 ; 16.785 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 18.553 ; 18.660 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 16.748 ; 16.681 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 16.240 ; 16.238 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 18.994 ; 19.097 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 15.838 ; 15.776 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 16.128 ; 16.201 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 17.331 ; 17.650 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 20.776 ; 20.954 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 23.723 ; 23.463 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 24.967 ; 25.079 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 24.703 ; 24.312 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 22.324 ; 22.254 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 22.700 ; 22.654 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 23.169 ; 22.955 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 22.130 ; 21.920 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 21.539 ; 21.363 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 21.628 ; 21.526 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 22.579 ; 22.382 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 20.776 ; 20.954 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 23.710 ; 23.648 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 24.036 ; 23.696 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 23.272 ; 23.053 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 22.504 ; 22.270 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 22.915 ; 22.619 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 17.667 ; 17.423 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 20.827 ; 21.090 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 11.136 ; 11.031 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 11.622 ; 11.509 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 11.136 ; 11.031 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 12.029 ; 11.863 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 12.890 ; 12.742 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 12.115 ; 11.980 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 12.981 ; 12.952 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 13.358 ; 13.200 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 12.761 ; 12.568 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 12.433 ; 12.536 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.245  ; 7.408  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 11.832 ; 11.689 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 12.412 ; 12.338 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 11.832 ; 11.689 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 13.263 ; 13.166 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 12.810 ; 12.659 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 13.396 ; 13.274 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 13.255 ; 13.203 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 12.567 ; 12.373 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 12.813 ; 12.666 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 11.047 ; 11.002 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 11.294 ; 11.173 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 11.543 ; 11.476 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 11.294 ; 11.173 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 11.944 ; 11.854 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 11.798 ; 11.646 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 12.952 ; 12.858 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 12.091 ; 11.973 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 13.592 ; 13.481 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 13.463 ; 13.306 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 11.616 ; 11.529 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.245  ; 7.408  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 11.399 ; 11.280 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 13.860 ; 14.206 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 15.102 ; 14.918 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 13.810 ; 13.804 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 15.607 ; 15.561 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 15.515 ; 15.755 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 15.508 ; 15.407 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 14.306 ; 14.289 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 11.411 ; 11.376 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 13.866 ; 13.773 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 15.521 ; 15.500 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 13.985 ; 13.778 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 11.881 ; 12.055 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 13.275 ; 13.319 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 11.639 ; 11.527 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 12.856 ; 12.811 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 13.803 ; 13.775 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 11.399 ; 11.280 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 11.875 ; 11.951 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 13.953 ; 14.218 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 12.059 ; 12.390 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 14.446 ; 14.304 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 15.718 ; 16.000 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 15.185 ; 14.930 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 13.078 ; 13.179 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 13.967 ; 14.072 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 13.655 ; 13.579 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 13.513 ; 13.423 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 12.677 ; 12.693 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 12.733 ; 12.817 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 13.768 ; 13.755 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 12.059 ; 12.390 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 14.420 ; 14.541 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 15.249 ; 15.085 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 14.519 ; 14.455 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 13.480 ; 13.356 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 14.043 ; 13.920 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 13.738 ; 13.775 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 16.241 ; 16.372 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 7.923  ; 7.844  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 8.394  ; 8.372  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 8.425  ; 8.402  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 8.908  ; 8.840  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 8.554  ; 8.485  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 8.488  ; 8.434  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 9.183  ; 9.159  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 9.088  ; 9.003  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 7.923  ; 7.844  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 8.935  ; 8.868  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 9.493  ; 9.452  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 9.059  ; 8.990  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 9.972  ; 9.922  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 8.935  ; 8.868  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 9.708  ; 9.664  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 9.566  ; 9.546  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 9.075  ; 8.996  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 9.188  ; 9.121  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 8.373  ; 8.331  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 8.480  ; 8.426  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 8.457  ; 8.412  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 8.934  ; 8.875  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 8.373  ; 8.331  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 9.398  ; 9.369  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 8.829  ; 8.752  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 9.453  ; 9.416  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 9.797  ; 9.687  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 11.651 ; 11.608 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 13.157 ; 13.410 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 15.615 ; 15.447 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 14.178 ; 14.079 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 16.498 ; 16.349 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 15.507 ; 15.727 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 16.191 ; 16.075 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 14.925 ; 14.880 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 11.651 ; 11.608 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 14.850 ; 14.771 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 15.621 ; 15.526 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 16.023 ; 15.838 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 13.892 ; 13.984 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 15.283 ; 15.244 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 13.888 ; 13.781 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 14.609 ; 14.512 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 16.055 ; 16.033 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 13.719 ; 13.589 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 14.113 ; 14.124 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 15.701 ; 15.926 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 13.418 ; 13.648 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 16.404 ; 16.175 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 17.676 ; 17.869 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 17.387 ; 17.028 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 15.028 ; 15.039 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 15.338 ; 15.343 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 15.851 ; 15.669 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 14.795 ; 14.616 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 14.176 ; 14.051 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 14.264 ; 14.213 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 15.269 ; 15.151 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 13.418 ; 13.648 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 16.417 ; 16.437 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 16.676 ; 16.388 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 15.913 ; 15.746 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 15.114 ; 14.891 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 15.584 ; 15.318 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 13.236 ; 13.099 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 14.279 ; 14.484 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 7.357  ; 7.232  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 8.100  ; 7.965  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 8.156  ; 8.032  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 8.129  ; 7.972  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 7.838  ; 7.678  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 7.357  ; 7.232  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 7.751  ; 7.672  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 7.798  ; 7.647  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 8.013  ; 7.830  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 8.180  ; 8.081  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 8.353  ; 8.322  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 8.865  ; 8.727  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 9.399  ; 9.332  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 8.180  ; 8.081  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 8.929  ; 8.885  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 8.509  ; 8.460  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 8.187  ; 8.123  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 8.302  ; 8.259  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 7.492  ; 7.402  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 7.492  ; 7.402  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 8.116  ; 8.024  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 7.751  ; 7.717  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 7.704  ; 7.613  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 8.362  ; 8.341  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 7.777  ; 7.670  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 8.548  ; 8.457  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 8.716  ; 8.606  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 22.149 ; 22.052 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 24.645 ; 24.548 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 24.092 ; 23.995 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 24.557 ; 24.460 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 24.557 ; 24.460 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 24.619 ; 24.522 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 25.193 ; 25.096 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 25.193 ; 25.096 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 22.149 ; 22.052 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 22.756 ; 22.679 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 23.127 ; 23.050 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 22.462 ; 22.385 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 22.783 ; 22.706 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 23.505 ; 23.428 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 24.529 ; 24.432 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 24.619 ; 24.522 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 24.529 ; 24.432 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 30.336 ; 30.239 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 32.832 ; 32.735 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 32.279 ; 32.182 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 32.744 ; 32.647 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 32.744 ; 32.647 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 32.806 ; 32.709 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 33.380 ; 33.283 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 33.380 ; 33.283 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 30.336 ; 30.239 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 30.943 ; 30.866 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 31.314 ; 31.237 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 30.649 ; 30.572 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 30.970 ; 30.893 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 31.692 ; 31.615 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 32.716 ; 32.619 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 32.806 ; 32.709 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 32.716 ; 32.619 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 19.456 ; 19.359 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 21.952 ; 21.855 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 21.399 ; 21.302 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 21.864 ; 21.767 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 21.864 ; 21.767 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 21.926 ; 21.829 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 22.500 ; 22.403 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 22.500 ; 22.403 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 19.456 ; 19.359 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 20.063 ; 19.986 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 20.434 ; 20.357 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 19.769 ; 19.692 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 20.090 ; 20.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 20.812 ; 20.735 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 21.836 ; 21.739 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 21.926 ; 21.829 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 21.836 ; 21.739 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 20.302 ; 20.205 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 22.699 ; 22.602 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 22.168 ; 22.071 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 22.614 ; 22.517 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 22.614 ; 22.517 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 22.674 ; 22.577 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 23.225 ; 23.128 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 23.225 ; 23.128 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 20.302 ; 20.205 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 20.918 ; 20.841 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 21.273 ; 21.196 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 20.636 ; 20.559 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 20.943 ; 20.866 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 21.637 ; 21.560 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 22.587 ; 22.490 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 22.674 ; 22.577 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 22.587 ; 22.490 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 15.584 ; 15.487 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 17.981 ; 17.884 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 17.450 ; 17.353 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 17.896 ; 17.799 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 17.896 ; 17.799 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 17.956 ; 17.859 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 18.507 ; 18.410 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 18.507 ; 18.410 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 15.584 ; 15.487 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 16.200 ; 16.123 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 16.555 ; 16.478 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 15.918 ; 15.841 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 16.225 ; 16.148 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 16.919 ; 16.842 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 17.869 ; 17.772 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 17.956 ; 17.859 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 17.869 ; 17.772 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 13.696 ; 13.599 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 16.093 ; 15.996 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 15.562 ; 15.465 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 16.008 ; 15.911 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 16.008 ; 15.911 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 16.068 ; 15.971 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 16.619 ; 16.522 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 16.619 ; 16.522 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.696 ; 13.599 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 14.312 ; 14.235 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 14.667 ; 14.590 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 14.030 ; 13.953 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 14.337 ; 14.260 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 15.031 ; 14.954 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 15.981 ; 15.884 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 16.068 ; 15.971 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 15.981 ; 15.884 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 22.097    ; 22.194    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 24.466    ; 24.563    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 23.957    ; 24.054    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 24.370    ; 24.467    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 24.370    ; 24.467    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 24.447    ; 24.544    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 24.971    ; 25.068    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 24.971    ; 25.068    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 22.097    ; 22.194    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 22.679    ; 22.756    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 23.042    ; 23.119    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 22.380    ; 22.457    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 22.695    ; 22.772    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 23.411    ; 23.488    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 24.337    ; 24.434    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 24.447    ; 24.544    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 24.337    ; 24.434    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 29.850    ; 29.947    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 32.219    ; 32.316    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 31.710    ; 31.807    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 32.123    ; 32.220    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 32.123    ; 32.220    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 32.200    ; 32.297    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 32.724    ; 32.821    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 32.724    ; 32.821    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 29.850    ; 29.947    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 30.432    ; 30.509    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 30.795    ; 30.872    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 30.133    ; 30.210    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 30.448    ; 30.525    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 31.164    ; 31.241    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 32.090    ; 32.187    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 32.200    ; 32.297    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 32.090    ; 32.187    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 19.318    ; 19.415    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 21.687    ; 21.784    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 21.178    ; 21.275    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 21.591    ; 21.688    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 21.591    ; 21.688    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 21.668    ; 21.765    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 22.192    ; 22.289    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 22.192    ; 22.289    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 19.318    ; 19.415    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 19.900    ; 19.977    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 20.263    ; 20.340    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 19.601    ; 19.678    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 19.916    ; 19.993    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 20.632    ; 20.709    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 21.558    ; 21.655    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 21.668    ; 21.765    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 21.558    ; 21.655    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 20.050    ; 20.147    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 22.324    ; 22.421    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 21.836    ; 21.933    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 22.232    ; 22.329    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 22.232    ; 22.329    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 22.307    ; 22.404    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 22.809    ; 22.906    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 22.809    ; 22.906    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 20.050    ; 20.147    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 20.642    ; 20.719    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 20.990    ; 21.067    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 20.355    ; 20.432    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 20.658    ; 20.735    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 21.345    ; 21.422    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 22.201    ; 22.298    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 22.307    ; 22.404    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 22.201    ; 22.298    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 15.464    ; 15.561    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 17.738    ; 17.835    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 17.250    ; 17.347    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 17.646    ; 17.743    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 17.646    ; 17.743    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 17.721    ; 17.818    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 18.223    ; 18.320    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 18.223    ; 18.320    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 15.464    ; 15.561    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 16.056    ; 16.133    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 16.404    ; 16.481    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 15.769    ; 15.846    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 16.072    ; 16.149    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 16.759    ; 16.836    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 17.615    ; 17.712    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 17.721    ; 17.818    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 17.615    ; 17.712    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 13.502    ; 13.599    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 15.776    ; 15.873    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 15.288    ; 15.385    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 15.684    ; 15.781    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 15.684    ; 15.781    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 15.759    ; 15.856    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 16.261    ; 16.358    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 16.261    ; 16.358    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.502    ; 13.599    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 14.094    ; 14.171    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 14.442    ; 14.519    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.807    ; 13.884    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 14.110    ; 14.187    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 14.797    ; 14.874    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 15.653    ; 15.750    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 15.759    ; 15.856    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 15.653    ; 15.750    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                    ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 40.48 MHz  ; 40.48 MHz       ; pl|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 101.17 MHz ; 101.17 MHz      ; CLOCK_50                                       ;      ;
; 170.59 MHz ; 170.59 MHz      ; pl|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 1.499 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 2.524 ; 0.000         ;
; CLOCK_50                                       ; 6.687 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; CLOCK_50                                       ; 0.338 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.352 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.354 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 4.552  ; 0.000         ;
; CLOCK_50                                       ; 9.652  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 14.512 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                              ;
+-------+-------------------------------------------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 1.499 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.554     ; 4.896      ;
; 1.516 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.554     ; 4.879      ;
; 1.584 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.580     ; 4.785      ;
; 1.587 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.580     ; 4.782      ;
; 1.614 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.526     ; 4.809      ;
; 1.631 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.526     ; 4.792      ;
; 1.700 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.554     ; 4.695      ;
; 1.714 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.580     ; 4.655      ;
; 1.748 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.203     ; 4.998      ;
; 1.748 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.203     ; 4.998      ;
; 1.751 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.203     ; 4.995      ;
; 1.751 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.203     ; 4.995      ;
; 1.754 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.554     ; 4.641      ;
; 1.777 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.552     ; 4.620      ;
; 1.782 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.580     ; 4.587      ;
; 1.783 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.554     ; 4.612      ;
; 1.794 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.578     ; 4.577      ;
; 1.825 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.526     ; 4.598      ;
; 1.867 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.580     ; 4.502      ;
; 1.869 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.526     ; 4.554      ;
; 1.878 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.203     ; 4.868      ;
; 1.878 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.203     ; 4.868      ;
; 1.887 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.552     ; 4.510      ;
; 1.892 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.524     ; 4.533      ;
; 1.898 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.526     ; 4.525      ;
; 1.903 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.552     ; 4.494      ;
; 1.912 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.578     ; 4.459      ;
; 1.946 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.203     ; 4.800      ;
; 1.946 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.203     ; 4.800      ;
; 1.950 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.578     ; 4.421      ;
; 1.958 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.201     ; 4.790      ;
; 1.958 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.201     ; 4.790      ;
; 2.002 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.524     ; 4.423      ;
; 2.018 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.524     ; 4.407      ;
; 2.031 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.203     ; 4.715      ;
; 2.031 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.203     ; 4.715      ;
; 2.076 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.201     ; 4.672      ;
; 2.076 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.201     ; 4.672      ;
; 2.114 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.201     ; 4.634      ;
; 2.114 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.201     ; 4.634      ;
; 2.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.629      ;
; 2.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[15] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.629      ;
; 2.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.629      ;
; 2.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.629      ;
; 2.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[11] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.629      ;
; 2.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.629      ;
; 2.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.629      ;
; 2.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[13] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.629      ;
; 2.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.629      ;
; 2.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.629      ;
; 2.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.629      ;
; 2.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.629      ;
; 2.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.629      ;
; 2.124 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.626      ;
; 2.124 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[15] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.626      ;
; 2.124 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.626      ;
; 2.124 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.626      ;
; 2.124 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[11] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.626      ;
; 2.124 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.626      ;
; 2.124 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.626      ;
; 2.124 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[13] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.626      ;
; 2.124 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.626      ;
; 2.124 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.626      ;
; 2.124 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.626      ;
; 2.124 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.626      ;
; 2.124 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.626      ;
; 2.251 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.499      ;
; 2.251 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[15] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.499      ;
; 2.251 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.499      ;
; 2.251 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.499      ;
; 2.251 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[11] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.499      ;
; 2.251 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.499      ;
; 2.251 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.499      ;
; 2.251 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[13] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.499      ;
; 2.251 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.499      ;
; 2.251 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.499      ;
; 2.251 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.499      ;
; 2.251 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.499      ;
; 2.251 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.499      ;
; 2.319 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.431      ;
; 2.319 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[15] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.431      ;
; 2.319 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.431      ;
; 2.319 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.431      ;
; 2.319 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[11] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.431      ;
; 2.319 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.431      ;
; 2.319 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.431      ;
; 2.319 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[13] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.431      ;
; 2.319 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.431      ;
; 2.319 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.431      ;
; 2.319 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.431      ;
; 2.319 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.431      ;
; 2.319 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.199     ; 4.431      ;
; 2.331 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.197     ; 4.421      ;
; 2.331 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[15] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.197     ; 4.421      ;
; 2.331 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.197     ; 4.421      ;
; 2.331 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.197     ; 4.421      ;
; 2.331 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[11] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.197     ; 4.421      ;
; 2.331 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.197     ; 4.421      ;
; 2.331 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.197     ; 4.421      ;
; 2.331 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[13] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.197     ; 4.421      ;
+-------+-------------------------------------------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+-------+------------------------+-----------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                 ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 2.524 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][5]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.303     ; 7.162      ;
; 2.527 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][1]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.313     ; 7.149      ;
; 2.546 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][13]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.303     ; 7.140      ;
; 2.546 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][5]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.303     ; 7.140      ;
; 2.668 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][9]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.302     ; 7.019      ;
; 2.692 ; vram_control:vc|GPU_en ; gpu:gp|clut[73][0]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.306     ; 6.991      ;
; 2.692 ; vram_control:vc|GPU_en ; gpu:gp|clut[73][3]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.306     ; 6.991      ;
; 2.692 ; vram_control:vc|GPU_en ; gpu:gp|clut[73][11]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.306     ; 6.991      ;
; 2.704 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][7]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.352     ; 6.933      ;
; 2.734 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][3]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.302     ; 6.953      ;
; 2.734 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][11]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.302     ; 6.953      ;
; 2.768 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][10]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.349     ; 6.872      ;
; 2.768 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.349     ; 6.872      ;
; 2.768 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][5]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.349     ; 6.872      ;
; 2.768 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][3]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.349     ; 6.872      ;
; 2.776 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][0]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.304     ; 6.909      ;
; 2.776 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][3]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.304     ; 6.909      ;
; 2.776 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][11]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.304     ; 6.909      ;
; 2.779 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][4]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.302     ; 6.908      ;
; 2.779 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][14]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.302     ; 6.908      ;
; 2.779 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][15]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.302     ; 6.908      ;
; 2.782 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][10]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.306     ; 6.901      ;
; 2.782 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][2]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.306     ; 6.901      ;
; 2.782 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][13]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.306     ; 6.901      ;
; 2.786 ; vram_control:vc|GPU_en ; gpu:gp|clut[196][4]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.350     ; 6.853      ;
; 2.787 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][4]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.902      ;
; 2.787 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][14]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.902      ;
; 2.787 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][15]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.902      ;
; 2.790 ; vram_control:vc|GPU_en ; gpu:gp|clut[194][13]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.347     ; 6.852      ;
; 2.797 ; vram_control:vc|GPU_en ; gpu:gp|clut[194][4]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.359     ; 6.833      ;
; 2.797 ; vram_control:vc|GPU_en ; gpu:gp|clut[194][7]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.359     ; 6.833      ;
; 2.800 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][26] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.276     ; 6.913      ;
; 2.800 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][31] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.276     ; 6.913      ;
; 2.800 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][27] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.276     ; 6.913      ;
; 2.800 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][22] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.276     ; 6.913      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][0]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][12]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][10]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][8]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][2]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][1]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][13]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][6]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][5]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][4]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][3]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][7]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][11]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][14]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.802 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][15]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.300     ; 6.887      ;
; 2.805 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][12]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.298     ; 6.886      ;
; 2.805 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][8]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.298     ; 6.886      ;
; 2.805 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][2]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.298     ; 6.886      ;
; 2.805 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][6]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.298     ; 6.886      ;
; 2.805 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][4]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.298     ; 6.886      ;
; 2.805 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][7]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.298     ; 6.886      ;
; 2.805 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][14]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.298     ; 6.886      ;
; 2.805 ; vram_control:vc|GPU_en ; gpu:gp|clut[72][15]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.298     ; 6.886      ;
; 2.811 ; vram_control:vc|GPU_en ; gpu:gp|clut[194][11]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.337     ; 6.841      ;
; 2.813 ; vram_control:vc|GPU_en ; gpu:gp|clut[207][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.353     ; 6.823      ;
; 2.816 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.887      ;
; 2.816 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][1]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.887      ;
; 2.816 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.887      ;
; 2.816 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.887      ;
; 2.816 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.887      ;
; 2.816 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][24] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.887      ;
; 2.820 ; vram_control:vc|GPU_en ; gpu:gp|clut[64][10]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.313     ; 6.856      ;
; 2.820 ; vram_control:vc|GPU_en ; gpu:gp|clut[64][2]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.313     ; 6.856      ;
; 2.820 ; vram_control:vc|GPU_en ; gpu:gp|clut[64][13]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.313     ; 6.856      ;
; 2.821 ; vram_control:vc|GPU_en ; gpu:gp|clut[193][11]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.337     ; 6.831      ;
; 2.827 ; vram_control:vc|GPU_en ; gpu:gp|clut[196][9]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.341     ; 6.821      ;
; 2.835 ; vram_control:vc|GPU_en ; gpu:gp|clut[197][0]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.345     ; 6.809      ;
; 2.835 ; vram_control:vc|GPU_en ; gpu:gp|clut[197][10]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.345     ; 6.809      ;
; 2.835 ; vram_control:vc|GPU_en ; gpu:gp|clut[197][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.345     ; 6.809      ;
; 2.835 ; vram_control:vc|GPU_en ; gpu:gp|clut[197][13]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.345     ; 6.809      ;
; 2.835 ; vram_control:vc|GPU_en ; gpu:gp|clut[197][5]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.345     ; 6.809      ;
; 2.835 ; vram_control:vc|GPU_en ; gpu:gp|clut[197][3]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.345     ; 6.809      ;
; 2.839 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][0]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.332     ; 6.818      ;
; 2.839 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][11]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.332     ; 6.818      ;
; 2.849 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][8]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.854      ;
; 2.849 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][10] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.854      ;
; 2.849 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.854      ;
; 2.849 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][2]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.854      ;
; 2.849 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.854      ;
; 2.849 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.854      ;
; 2.849 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.854      ;
; 2.849 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][18] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.854      ;
; 2.849 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.854      ;
; 2.852 ; vram_control:vc|GPU_en ; gpu:gp|clut[142][12]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.290     ; 6.847      ;
; 2.852 ; vram_control:vc|GPU_en ; gpu:gp|clut[164][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.294     ; 6.843      ;
; 2.852 ; vram_control:vc|GPU_en ; gpu:gp|clut[164][3]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.294     ; 6.843      ;
; 2.856 ; vram_control:vc|GPU_en ; gpu:gp|clut[136][0]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.283     ; 6.850      ;
; 2.856 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][10]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.355     ; 6.778      ;
; 2.856 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][5]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.355     ; 6.778      ;
; 2.856 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][4]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.355     ; 6.778      ;
; 2.856 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][9]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.355     ; 6.778      ;
; 2.856 ; vram_control:vc|GPU_en ; gpu:gp|clut[136][15]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.283     ; 6.850      ;
; 2.861 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.289     ; 6.839      ;
; 2.862 ; vram_control:vc|GPU_en ; gpu:gp|clut[136][12]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.281     ; 6.846      ;
; 2.862 ; vram_control:vc|GPU_en ; gpu:gp|clut[136][10]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.281     ; 6.846      ;
+-------+------------------------+-----------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                      ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 6.687  ; gpu:gp|dis_y_tl[4]                                    ; display_out:dc|y_tl_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.790      ; 6.022      ;
; 6.891  ; gpu:gp|dis_x_tl[6]                                    ; display_out:dc|x_tl_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.778      ; 5.806      ;
; 6.898  ; gpu:gp|dis_w[9]                                       ; display_out:dc|dis_w_hold[9] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 5.446      ;
; 6.907  ; gpu:gp|dis_y_tl[3]                                    ; display_out:dc|y_tl_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.778      ; 5.790      ;
; 6.929  ; gpu:gp|dis_y_tl[7]                                    ; display_out:dc|y_tl_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.789      ; 5.779      ;
; 6.943  ; gpu:gp|dis_x_tl[3]                                    ; display_out:dc|x_tl_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.778      ; 5.754      ;
; 6.958  ; gpu:gp|dis_y_tl[5]                                    ; display_out:dc|y_tl_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.789      ; 5.750      ;
; 6.965  ; gpu:gp|dis_x_tl[0]                                    ; display_out:dc|x_tl_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.779      ; 5.733      ;
; 6.992  ; gpu:gp|dis_x_tl[5]                                    ; display_out:dc|x_tl_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.778      ; 5.705      ;
; 6.992  ; gpu:gp|dis_x_tl[8]                                    ; display_out:dc|x_tl_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.779      ; 5.706      ;
; 7.001  ; gpu:gp|dis_x_tl[7]                                    ; display_out:dc|x_tl_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.779      ; 5.697      ;
; 7.011  ; gpu:gp|dis_y_tl[0]                                    ; display_out:dc|y_tl_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.789      ; 5.697      ;
; 7.031  ; gpu:gp|dis_y_tl[2]                                    ; display_out:dc|y_tl_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.778      ; 5.666      ;
; 7.035  ; gpu:gp|dis_y_tl[1]                                    ; display_out:dc|y_tl_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.789      ; 5.673      ;
; 7.047  ; gpu:gp|dis_x_tl[2]                                    ; display_out:dc|x_tl_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.779      ; 5.651      ;
; 7.050  ; gpu:gp|dis_y_tl[8]                                    ; display_out:dc|y_tl_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.778      ; 5.647      ;
; 7.051  ; gpu:gp|dis_x_tl[1]                                    ; display_out:dc|x_tl_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.778      ; 5.646      ;
; 7.060  ; gpu:gp|dis_x_tl[4]                                    ; display_out:dc|x_tl_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.778      ; 5.637      ;
; 7.140  ; gpu:gp|dis_y_tl[6]                                    ; display_out:dc|y_tl_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.790      ; 5.569      ;
; 7.153  ; gpu:gp|dis_x_tl[9]                                    ; display_out:dc|x_tl_hold[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.790      ; 5.556      ;
; 7.207  ; gpu:gp|dis_w[7]                                       ; display_out:dc|dis_w_hold[7] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 5.137      ;
; 7.298  ; gpu:gp|dis_w[6]                                       ; display_out:dc|dis_w_hold[6] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 5.046      ;
; 7.345  ; gpu:gp|dis_w[8]                                       ; display_out:dc|dis_w_hold[8] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 4.999      ;
; 7.371  ; gpu:gp|dis_h[9]                                       ; display_out:dc|dis_h_hold[9] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 4.973      ;
; 7.376  ; gpu:gp|dis_w[5]                                       ; display_out:dc|dis_w_hold[5] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 4.968      ;
; 7.382  ; gpu:gp|dis_h[7]                                       ; display_out:dc|dis_h_hold[7] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 4.962      ;
; 7.405  ; gpu:gp|dis_h[0]                                       ; display_out:dc|dis_h_hold[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 4.939      ;
; 7.412  ; gpu:gp|dis_w[3]                                       ; display_out:dc|dis_w_hold[3] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 4.932      ;
; 7.412  ; gpu:gp|dis_h[6]                                       ; display_out:dc|dis_h_hold[6] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 4.932      ;
; 7.416  ; gpu:gp|dis_w[4]                                       ; display_out:dc|dis_w_hold[4] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 4.928      ;
; 7.421  ; gpu:gp|dis_h[2]                                       ; display_out:dc|dis_h_hold[2] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 4.923      ;
; 7.422  ; gpu:gp|dis_h[5]                                       ; display_out:dc|dis_h_hold[5] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 4.922      ;
; 7.441  ; gpu:gp|dis_h[4]                                       ; display_out:dc|dis_h_hold[4] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 4.903      ;
; 7.444  ; gpu:gp|dis_h[1]                                       ; display_out:dc|dis_h_hold[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 4.900      ;
; 7.485  ; gpu:gp|dis_h[3]                                       ; display_out:dc|dis_h_hold[3] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 4.859      ;
; 7.516  ; gpu:gp|dis_h[8]                                       ; display_out:dc|dis_h_hold[8] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 2.633      ; 4.828      ;
; 10.116 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.461      ;
; 10.116 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.461      ;
; 10.116 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.461      ;
; 10.116 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.461      ;
; 10.116 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.461      ;
; 10.130 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.449      ;
; 10.130 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.449      ;
; 10.130 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.449      ;
; 10.130 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.449      ;
; 10.130 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.449      ;
; 10.133 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.444      ;
; 10.133 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.444      ;
; 10.133 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.444      ;
; 10.133 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.444      ;
; 10.133 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.444      ;
; 10.160 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.419      ;
; 10.160 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.419      ;
; 10.160 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.419      ;
; 10.160 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.419      ;
; 10.160 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.419      ;
; 10.196 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.607     ; 8.988      ;
; 10.196 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.607     ; 8.988      ;
; 10.196 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.607     ; 8.988      ;
; 10.196 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.607     ; 8.988      ;
; 10.196 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.607     ; 8.988      ;
; 10.335 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.244      ;
; 10.335 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.244      ;
; 10.335 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.244      ;
; 10.335 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.244      ;
; 10.335 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.244      ;
; 10.371 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.206      ;
; 10.371 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.206      ;
; 10.371 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.206      ;
; 10.371 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.206      ;
; 10.371 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 9.206      ;
; 10.443 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.136      ;
; 10.443 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.136      ;
; 10.443 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.136      ;
; 10.443 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.136      ;
; 10.443 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 9.136      ;
; 10.640 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.217     ; 8.934      ;
; 10.640 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.217     ; 8.934      ;
; 10.640 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.217     ; 8.934      ;
; 10.640 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.217     ; 8.934      ;
; 10.640 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.217     ; 8.934      ;
; 10.666 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 8.913      ;
; 10.666 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 8.913      ;
; 10.666 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 8.913      ;
; 10.666 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 8.913      ;
; 10.666 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 8.913      ;
; 10.683 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 8.894      ;
; 10.683 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 8.894      ;
; 10.683 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 8.894      ;
; 10.683 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 8.894      ;
; 10.683 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.214     ; 8.894      ;
; 10.710 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 8.869      ;
; 10.710 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 8.869      ;
; 10.710 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 8.869      ;
; 10.710 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 8.869      ;
; 10.710 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 8.869      ;
; 10.815 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 8.764      ;
; 10.815 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 8.764      ;
; 10.815 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 8.764      ;
; 10.815 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.212     ; 8.764      ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.597      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; display_out:dc|flag                                   ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.381 ; display_out:dc|flag_ld                                ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.624      ;
; 0.581 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.825      ;
; 0.582 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.825      ;
; 0.582 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.825      ;
; 0.582 ; display_out:dc|x_tl_hold[6]                           ; display_out:dc|int_x[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.825      ;
; 0.584 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.827      ;
; 0.584 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.828      ;
; 0.584 ; display_out:dc|y_tl_hold[6]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.828      ;
; 0.589 ; display_out:dc|y_tl_hold[8]                           ; display_out:dc|int_y[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.833      ;
; 0.601 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.603 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.606 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.849      ;
; 0.610 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.853      ;
; 0.612 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.855      ;
; 0.612 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.855      ;
; 0.613 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.856      ;
; 0.614 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.857      ;
; 0.614 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.857      ;
; 0.628 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.871      ;
; 0.639 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 1.224      ;
; 0.750 ; display_out:dc|x_tl_hold[2]                           ; display_out:dc|int_x[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.992      ;
; 0.752 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 1.337      ;
; 0.775 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[0]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.020      ;
; 0.776 ; display_out:dc|y_tl_hold[5]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.021      ;
; 0.777 ; display_out:dc|y_tl_hold[7]                           ; display_out:dc|int_y[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.022      ;
; 0.780 ; display_out:dc|x_tl_hold[8]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.022      ;
; 0.785 ; display_out:dc|x_tl_hold[7]                           ; display_out:dc|int_x[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.027      ;
; 0.788 ; display_out:dc|x_tl_hold[0]                           ; display_out:dc|int_x[0]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.030      ;
; 0.840 ; display_out:dc|x_tl_hold[9]                           ; display_out:dc|int_x[9]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 1.079      ;
; 0.848 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.434      ;
; 0.869 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.112      ;
; 0.869 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.113      ;
; 0.870 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.113      ;
; 0.870 ; display_out:dc|x_tl_hold[6]                           ; display_out:dc|int_x[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.113      ;
; 0.871 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.114      ;
; 0.872 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.116      ;
; 0.872 ; display_out:dc|y_tl_hold[6]                           ; display_out:dc|int_y[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.116      ;
; 0.874 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.461      ;
; 0.880 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.124      ;
; 0.881 ; display_out:dc|x_tl_hold[6]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.124      ;
; 0.881 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.124      ;
; 0.883 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.127      ;
; 0.883 ; display_out:dc|y_tl_hold[6]                           ; display_out:dc|int_y[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.127      ;
; 0.889 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.892 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.897 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.140      ;
; 0.900 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.143      ;
; 0.900 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.143      ;
; 0.900 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.143      ;
; 0.901 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.144      ;
; 0.902 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.911 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.154      ;
; 0.911 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.154      ;
; 0.913 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.156      ;
; 0.915 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.158      ;
; 0.926 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 1.511      ;
; 0.930 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.173      ;
; 0.961 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.547      ;
; 0.963 ; display_out:dc|x_tl_hold[3]                           ; display_out:dc|int_x[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.203      ;
; 0.968 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.211      ;
; 0.970 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.213      ;
; 0.979 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.222      ;
; 0.979 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.223      ;
; 0.980 ; display_out:dc|x_tl_hold[6]                           ; display_out:dc|int_x[9]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.223      ;
; 0.980 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.223      ;
; 0.981 ; display_out:dc|y_tl_hold[1]                           ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.226      ;
; 0.981 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.224      ;
; 0.982 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.226      ;
; 0.987 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.574      ;
; 0.989 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.990 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.234      ;
; 0.991 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.234      ;
; 0.991 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.234      ;
; 0.993 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.237      ;
; 0.996 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.999 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.002 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.002 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.007 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.250      ;
; 1.010 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.253      ;
; 1.010 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.253      ;
; 1.010 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.253      ;
; 1.013 ; display_out:dc|dis_w_hold[3]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.107      ; 0.937      ;
; 1.013 ; display_out:dc|dis_w_hold[3]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.107      ; 0.937      ;
; 1.013 ; display_out:dc|dis_w_hold[3]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.107      ; 0.937      ;
; 1.013 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.013 ; display_out:dc|dis_w_hold[4]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.107      ; 0.937      ;
; 1.013 ; display_out:dc|dis_w_hold[5]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.107      ; 0.937      ;
; 1.013 ; display_out:dc|dis_w_hold[6]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.107      ; 0.937      ;
; 1.013 ; display_out:dc|dis_w_hold[7]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.107      ; 0.937      ;
; 1.013 ; display_out:dc|dis_w_hold[8]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.107      ; 0.937      ;
; 1.013 ; display_out:dc|dis_w_hold[9]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.107      ; 0.937      ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                            ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][26] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][26] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][26] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][26] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][31] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][31] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][31] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][31] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][31]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][31]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][28] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][28] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][28] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][28] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][28]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][28]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][25] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][25] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][25] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][25] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][27] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][27] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][27] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][27] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][27]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][27]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][30] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][30] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][30] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][30] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][30]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][30]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][0]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][0]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][0]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][0]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][8]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][8]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][8]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][8]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][7]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][7]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][23] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][23] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][23]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][23]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][16] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][16] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][16] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][16] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][16]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][16]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][16]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][16]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][10] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][10] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][10]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][10]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][11] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][11] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][11]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][11]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][1]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][1]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][1]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][1]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][2]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][2]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][2]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][3]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][3]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][4]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][4]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][5]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][5]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][6]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][6]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][6]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][9]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][9]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][9]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][9]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][17] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][17] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][17] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][17] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][12] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][12] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][12]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][18] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][18] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][18] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][18] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][18]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][18]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][13] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][13] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][13]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][14] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][14] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][19] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][19] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][19]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][19]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][15] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][15] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][20] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][20] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][20]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][20]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][20]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][20]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][21] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][21] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][21]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][21]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][21]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][21]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][22] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][22] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][22]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][22]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][22]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][22]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][24] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][24] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][24] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][24] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][24]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][24]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][29] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][29] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][29] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][29] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+-------+-------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.354 ; vram_control:vc|count_24[1]   ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vram_control:vc|counter[2]    ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vram_control:vc|GPU_en        ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; vram_control:vc|counter[1]    ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.597      ;
; 0.365 ; vram_control:vc|count_24[0]   ; vram_control:vc|count_24[0]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; vram_control:vc|counter[0]    ; vram_control:vc|counter[0]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.608      ;
; 0.405 ; vram_control:vc|counter[0]    ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.648      ;
; 0.583 ; vram_control:vc|count_24[0]   ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.826      ;
; 0.872 ; vram_control:vc|counter[2]    ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.077      ; 1.120      ;
; 0.921 ; vram_control:vc|counter[2]    ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.164      ;
; 1.037 ; vram_control:vc|counter[1]    ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.274      ;
; 1.054 ; vram_control:vc|counter[0]    ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.077      ; 1.302      ;
; 1.154 ; gpu:gp|GPU_status.depth       ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.304      ; 1.659      ;
; 1.216 ; vram_control:vc|counter[0]    ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.459      ;
; 1.361 ; gpu:gp|GPU_status.depth       ; vram_control:vc|count_24[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.304      ; 1.866      ;
; 1.457 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.694      ;
; 2.224 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.435      ; 2.830      ;
; 2.224 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.435      ; 2.830      ;
; 2.224 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.435      ; 2.830      ;
; 2.224 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.435      ; 2.830      ;
; 2.224 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.435      ; 2.830      ;
; 2.224 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.435      ; 2.830      ;
; 2.224 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.435      ; 2.830      ;
; 2.224 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.435      ; 2.830      ;
; 2.224 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.435      ; 2.830      ;
; 2.224 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.435      ; 2.830      ;
; 2.224 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.435      ; 2.830      ;
; 2.224 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.435      ; 2.830      ;
; 2.224 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.435      ; 2.830      ;
; 2.457 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.354      ;
; 2.457 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.354      ;
; 2.457 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.354      ;
; 2.457 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.354      ;
; 2.457 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.354      ;
; 2.457 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.354      ;
; 2.457 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.354      ;
; 2.457 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.354      ;
; 2.457 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.354      ;
; 2.457 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.354      ;
; 2.457 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.354      ;
; 2.457 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.354      ;
; 2.457 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.354      ;
; 2.529 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.722      ; 3.452      ;
; 2.529 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.722      ; 3.452      ;
; 2.529 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.722      ; 3.452      ;
; 2.529 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.722      ; 3.452      ;
; 2.529 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.722      ; 3.452      ;
; 2.529 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.722      ; 3.452      ;
; 2.529 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.722      ; 3.452      ;
; 2.529 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.722      ; 3.452      ;
; 2.529 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.722      ; 3.452      ;
; 2.529 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.722      ; 3.452      ;
; 2.529 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.722      ; 3.452      ;
; 2.529 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.722      ; 3.452      ;
; 2.529 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.722      ; 3.452      ;
; 2.581 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.431      ; 3.183      ;
; 2.581 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.431      ; 3.183      ;
; 2.648 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.302      ; 3.151      ;
; 2.689 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[18] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.302      ; 3.192      ;
; 2.750 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 3.643      ;
; 2.750 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 3.643      ;
; 2.770 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 2.979      ;
; 2.792 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 3.033      ;
; 2.808 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.303      ; 3.312      ;
; 2.808 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.303      ; 3.312      ;
; 2.808 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[28] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.303      ; 3.312      ;
; 2.808 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[31] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.303      ; 3.312      ;
; 2.822 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.718      ; 3.741      ;
; 2.822 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.718      ; 3.741      ;
; 2.824 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.721      ;
; 2.824 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.721      ;
; 2.824 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.721      ;
; 2.824 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.721      ;
; 2.824 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.721      ;
; 2.824 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.721      ;
; 2.824 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.721      ;
; 2.824 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.721      ;
; 2.824 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.721      ;
; 2.824 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.721      ;
; 2.824 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.721      ;
; 2.824 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.721      ;
; 2.824 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.696      ; 3.721      ;
; 2.866 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[18] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 3.107      ;
; 2.967 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.299      ; 3.467      ;
; 2.971 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.729      ; 3.901      ;
; 2.971 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.729      ; 3.901      ;
; 2.971 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.729      ; 3.901      ;
; 2.971 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.729      ; 3.901      ;
; 2.971 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.729      ; 3.901      ;
; 2.971 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.729      ; 3.901      ;
; 2.971 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.729      ; 3.901      ;
; 2.971 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.729      ; 3.901      ;
; 2.971 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.729      ; 3.901      ;
; 2.971 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.729      ; 3.901      ;
; 2.971 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.729      ; 3.901      ;
; 2.971 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.729      ; 3.901      ;
; 2.971 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.729      ; 3.901      ;
; 2.985 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 3.227      ;
; 2.985 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 3.227      ;
; 2.985 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[28] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 3.227      ;
+-------+-------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; 4.552 ; 4.770        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.552 ; 4.770        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.552 ; 4.770        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.552 ; 4.770        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.552 ; 4.770        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.552 ; 4.770        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.552 ; 4.770        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.552 ; 4.770        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.552 ; 4.770        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.552 ; 4.770        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.552 ; 4.770        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.552 ; 4.770        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.552 ; 4.770        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.558 ; 4.776        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.558 ; 4.776        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.569 ; 4.787        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.569 ; 4.787        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.569 ; 4.787        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.570 ; 4.788        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.571 ; 4.789        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.571 ; 4.789        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.571 ; 4.789        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[23] ;
; 4.571 ; 4.789        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[29] ;
; 4.571 ; 4.789        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[15] ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[17] ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[18] ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[20] ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[21] ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[24] ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[25] ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[28] ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[30] ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[31] ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[0]       ;
; 4.572 ; 4.790        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[1]       ;
; 4.573 ; 4.791        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.573 ; 4.791        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.573 ; 4.791        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.573 ; 4.791        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[16] ;
; 4.573 ; 4.791        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[19] ;
; 4.573 ; 4.791        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[22] ;
; 4.573 ; 4.791        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[26] ;
; 4.573 ; 4.791        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[27] ;
; 4.573 ; 4.791        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.573 ; 4.791        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.810 ; 4.810        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[10]|clk           ;
; 4.810 ; 4.810        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[11]|clk           ;
; 4.810 ; 4.810        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[12]|clk           ;
; 4.810 ; 4.810        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[13]|clk           ;
; 4.810 ; 4.810        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[14]|clk           ;
; 4.810 ; 4.810        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[15]|clk           ;
; 4.810 ; 4.810        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[1]|clk            ;
; 4.810 ; 4.810        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[4]|clk            ;
; 4.810 ; 4.810        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[5]|clk            ;
; 4.810 ; 4.810        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[6]|clk            ;
; 4.810 ; 4.810        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[7]|clk            ;
; 4.810 ; 4.810        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[8]|clk            ;
; 4.810 ; 4.810        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[9]|clk            ;
; 4.816 ; 4.816        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[2]|clk            ;
; 4.816 ; 4.816        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[3]|clk            ;
; 4.827 ; 4.827        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_en|clk                     ;
; 4.827 ; 4.827        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[0]|clk                 ;
; 4.827 ; 4.827        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[2]|clk                 ;
; 4.828 ; 4.828        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[1]|clk                 ;
; 4.829 ; 4.829        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[0]|clk            ;
; 4.829 ; 4.829        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[13]|clk          ;
; 4.829 ; 4.829        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[23]|clk          ;
; 4.829 ; 4.829        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[29]|clk          ;
; 4.829 ; 4.829        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[7]|clk           ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[12]|clk          ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[14]|clk          ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[15]|clk          ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[17]|clk          ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[18]|clk          ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[1]|clk           ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[20]|clk          ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[21]|clk          ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[24]|clk          ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[25]|clk          ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[28]|clk          ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[2]|clk           ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[30]|clk          ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[31]|clk          ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[4]|clk           ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[5]|clk           ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[8]|clk           ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[9]|clk           ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|count_24[0]|clk                ;
; 4.830 ; 4.830        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|count_24[1]|clk                ;
; 4.831 ; 4.831        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[0]|clk           ;
; 4.831 ; 4.831        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[10]|clk          ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                     ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------+
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[0]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[1]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[2]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[3]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[4]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[5]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[6]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[7]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[8]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[9]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[3]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[4]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[5]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[6]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[7]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[8]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[9]                          ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[7]                              ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[8]                              ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[9]                              ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[5]                              ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[6]                              ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[7]                              ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[8]                              ;
; 9.652 ; 9.982        ; 0.330          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[9]                              ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[0]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[1]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[2]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[3]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[4]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[5]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[6]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[7]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[8]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[9]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[3]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[4]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[5]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[6]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[7]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[8]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[9]                          ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[7]                              ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[8]                              ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[9]                              ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[5]                              ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[6]                              ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[7]                              ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[8]                              ;
; 9.673 ; 10.003       ; 0.330          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[9]                              ;
; 9.676 ; 9.894        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ;
; 9.691 ; 9.909        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ;
; 9.691 ; 9.909        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]  ;
; 9.691 ; 9.909        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ;
; 9.692 ; 9.910        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag                                   ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag_ld                                ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[0]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[1]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[2]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[3]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[4]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[5]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[6]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[7]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[8]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[9]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[0]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[1]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[2]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[3]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[4]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[5]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[6]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[7]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[8]                               ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[0]                           ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[1]                           ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[2]                           ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[3]                           ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[4]                           ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[5]                           ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[6]                           ;
; 9.693 ; 9.911        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[7]                           ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+
; 14.512 ; 14.842       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][18] ;
; 14.512 ; 14.842       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][19] ;
; 14.512 ; 14.842       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][20] ;
; 14.512 ; 14.842       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][21] ;
; 14.512 ; 14.842       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][22] ;
; 14.512 ; 14.842       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][23] ;
; 14.512 ; 14.842       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][24] ;
; 14.512 ; 14.842       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][25] ;
; 14.512 ; 14.842       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][26] ;
; 14.512 ; 14.842       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][27] ;
; 14.512 ; 14.842       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][28] ;
; 14.512 ; 14.842       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][29] ;
; 14.512 ; 14.842       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][30] ;
; 14.512 ; 14.842       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][31] ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][0]  ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][10] ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][11] ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][12] ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][13] ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][14] ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][15] ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][16] ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][17] ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][1]  ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][2]  ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][3]  ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][4]  ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][5]  ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][6]  ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][7]  ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][8]  ;
; 14.513 ; 14.843       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][9]  ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][0]  ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][10] ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][11] ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][12] ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][13] ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][14] ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][15] ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][16] ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][17] ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][1]  ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][2]  ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][3]  ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][4]  ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][5]  ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][6]  ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][7]  ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][8]  ;
; 14.516 ; 14.846       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][9]  ;
; 14.518 ; 14.848       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][18] ;
; 14.518 ; 14.848       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][19] ;
; 14.518 ; 14.848       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][20] ;
; 14.518 ; 14.848       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][21] ;
; 14.518 ; 14.848       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][22] ;
; 14.518 ; 14.848       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][23] ;
; 14.518 ; 14.848       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][24] ;
; 14.518 ; 14.848       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][25] ;
; 14.518 ; 14.848       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][26] ;
; 14.518 ; 14.848       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][27] ;
; 14.518 ; 14.848       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][28] ;
; 14.518 ; 14.848       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][29] ;
; 14.518 ; 14.848       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][30] ;
; 14.518 ; 14.848       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][31] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][0]  ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][10] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][11] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][12] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][13] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][14] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][15] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][16] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][17] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][18] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][19] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][1]  ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][20] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][21] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][22] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][23] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][24] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][25] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][26] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][27] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][28] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][29] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][2]  ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][30] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][31] ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][3]  ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][4]  ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][5]  ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][6]  ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][7]  ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][8]  ;
; 14.519 ; 14.849       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][9]  ;
; 14.555 ; 14.773       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_r|remain_cx[13][25] ;
; 14.555 ; 14.773       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_r|remain_cx[13][26] ;
; 14.555 ; 14.773       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_r|remain_cx[13][27] ;
; 14.556 ; 14.774       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|remain_cx[33][4]  ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.011 ; 7.255 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.742 ; 7.014 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.925 ; 4.284 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.759 ; 5.134 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.186 ; 4.618 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.011 ; 7.255 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.827 ; 6.153 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.327 ; 5.447 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.771 ; 5.043 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.196 ; 5.252 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.340 ; 3.712 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.729 ; 5.934 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.503 ; 6.713 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.983 ; 4.110 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.737 ; 4.114 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.754 ; 4.775 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 5.586 ; 5.749 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; -2.248 ; -2.400 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -3.083 ; -3.419 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -2.347 ; -2.677 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -3.320 ; -3.720 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -2.495 ; -2.760 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -3.609 ; -3.963 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -2.866 ; -3.238 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -3.314 ; -3.575 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -3.040 ; -3.258 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -3.036 ; -3.225 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -2.248 ; -2.400 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -4.195 ; -4.289 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -4.177 ; -4.458 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -2.779 ; -3.059 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -2.396 ; -2.693 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -3.044 ; -3.362 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -3.121 ; -3.489 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 24.945 ; 24.371 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 21.858 ; 21.864 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 23.319 ; 22.790 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 22.980 ; 22.621 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 24.945 ; 24.371 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 24.190 ; 23.953 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 23.860 ; 23.365 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 22.620 ; 22.290 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 20.898 ; 20.523 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 22.378 ; 22.030 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 24.312 ; 23.782 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 22.696 ; 22.174 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 20.605 ; 20.486 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 21.834 ; 21.554 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 20.596 ; 20.240 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 21.325 ; 20.977 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 22.509 ; 22.253 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 20.370 ; 20.113 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 20.788 ; 20.624 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 22.323 ; 22.304 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 24.819 ; 24.618 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 23.618 ; 23.141 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 24.819 ; 24.618 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 24.632 ; 23.898 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 22.250 ; 21.976 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 22.629 ; 22.348 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 23.079 ; 22.658 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 22.136 ; 21.636 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 21.477 ; 21.142 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 21.610 ; 21.281 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 22.553 ; 22.088 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 20.749 ; 20.740 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 23.625 ; 23.281 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 24.010 ; 23.312 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 23.154 ; 22.752 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 22.469 ; 21.967 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 22.888 ; 22.299 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 17.931 ; 17.560 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 20.658 ; 21.058 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 18.715 ; 18.468 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 16.833 ; 16.672 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 17.138 ; 16.993 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 16.687 ; 16.462 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 17.751 ; 17.540 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 17.988 ; 17.814 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 17.652 ; 17.527 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 18.715 ; 18.468 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 17.908 ; 17.723 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 12.025 ; 12.211 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 6.834  ; 6.946  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 18.919 ; 18.746 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 16.617 ; 16.413 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 17.782 ; 17.602 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 17.651 ; 17.353 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 17.707 ; 17.490 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 18.919 ; 18.746 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 17.514 ; 17.391 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 17.871 ; 17.681 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 18.577 ; 18.348 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 11.746 ; 11.586 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 18.765 ; 18.564 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 16.079 ; 15.880 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 16.947 ; 16.762 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 16.008 ; 15.927 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 17.302 ; 17.137 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 18.045 ; 17.891 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 17.204 ; 17.076 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 18.765 ; 18.564 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 17.975 ; 17.703 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 12.647 ; 12.490 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 6.834  ; 6.946  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 33.373 ; 32.652 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 27.378 ; 27.087 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 33.373 ; 32.598 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 31.491 ; 30.916 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 33.336 ; 32.652 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 32.437 ; 32.024 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 33.193 ; 32.410 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 31.292 ; 30.712 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 28.320 ; 27.835 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 29.555 ; 28.776 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 30.303 ; 29.538 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 31.256 ; 30.508 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 28.837 ; 28.525 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 30.074 ; 29.600 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 29.162 ; 28.554 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 30.338 ; 29.758 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 31.324 ; 30.759 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 28.852 ; 28.345 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 29.005 ; 28.552 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 31.231 ; 30.752 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 32.365 ; 31.794 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 31.164 ; 30.317 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 32.365 ; 31.794 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 32.178 ; 31.074 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 29.796 ; 29.152 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 30.175 ; 29.524 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 30.625 ; 29.834 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 29.682 ; 28.812 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 29.023 ; 28.318 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 29.156 ; 28.457 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 30.099 ; 29.264 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 28.295 ; 27.916 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 31.171 ; 30.457 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 31.556 ; 30.488 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 30.700 ; 29.928 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 30.015 ; 29.143 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 30.434 ; 29.475 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 17.171 ; 16.872 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 27.834 ; 28.604 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 11.993 ; 11.746 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 11.234 ; 10.975 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 11.275 ; 11.018 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 11.284 ; 10.953 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 11.142 ; 10.931 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 11.282 ; 11.108 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 10.930 ; 10.805 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 11.993 ; 11.746 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 11.186 ; 11.001 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 12.192 ; 12.024 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 11.087 ; 10.746 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 11.978 ; 11.540 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 11.554 ; 11.194 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 11.002 ; 10.785 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 12.192 ; 12.024 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 11.335 ; 11.232 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 11.517 ; 11.309 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 11.870 ; 11.641 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 12.060 ; 11.859 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 10.561 ; 10.248 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 11.081 ; 10.781 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 9.959  ; 9.692  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 10.693 ; 10.538 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 11.333 ; 11.179 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 10.480 ; 10.334 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 12.060 ; 11.859 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 11.538 ; 11.261 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 23.682 ; 22.950 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 17.396 ; 17.497 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 23.448 ; 22.673 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 21.589 ; 21.035 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 23.602 ; 22.913 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 22.634 ; 22.221 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 23.682 ; 22.950 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 21.404 ; 20.824 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 18.699 ; 18.209 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 19.165 ; 18.784 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 19.814 ; 19.367 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 20.767 ; 20.313 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 18.387 ; 18.330 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 19.585 ; 19.405 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 18.673 ; 18.359 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 19.849 ; 19.563 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 20.835 ; 20.564 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 18.363 ; 18.150 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 18.516 ; 18.357 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 20.742 ; 20.557 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 22.478 ; 22.143 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 21.277 ; 20.666 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 22.478 ; 22.143 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 22.291 ; 21.423 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 19.909 ; 19.501 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 20.288 ; 19.873 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 20.738 ; 20.183 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 19.795 ; 19.161 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 19.136 ; 18.667 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 19.269 ; 18.806 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 20.212 ; 19.613 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 18.408 ; 18.265 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 21.284 ; 20.806 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 21.669 ; 20.837 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 20.813 ; 20.277 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 20.128 ; 19.492 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 20.547 ; 19.824 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 15.810 ; 15.532 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 18.183 ; 18.717 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 10.104 ; 9.857  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 8.637  ; 8.538  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 8.251  ; 8.148  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 8.997  ; 8.806  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 8.561  ; 8.345  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 8.679  ; 8.505  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 8.636  ; 8.511  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 10.104 ; 9.857  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 9.654  ; 9.413  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 10.552 ; 10.314 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 8.670  ; 8.480  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 9.080  ; 8.877  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 9.775  ; 9.461  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 8.669  ; 8.452  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 10.552 ; 10.314 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 9.131  ; 9.002  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 8.786  ; 8.653  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 9.523  ; 9.294  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 9.642  ; 9.488  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 8.014  ; 7.848  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 8.236  ; 8.097  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 8.160  ; 7.977  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 8.103  ; 7.969  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 9.642  ; 9.488  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 8.634  ; 8.506  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 9.426  ; 9.225  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 9.154  ; 8.877  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 14.484 ; 14.216 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 17.348 ; 17.286 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 17.954 ; 17.392 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 16.938 ; 16.558 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 18.636 ; 18.168 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 18.612 ; 18.283 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 17.493 ; 16.981 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 17.334 ; 16.937 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 14.770 ; 14.446 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 16.270 ; 15.910 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 18.101 ; 17.595 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 17.474 ; 16.888 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 15.232 ; 15.092 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 16.963 ; 16.727 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 15.405 ; 15.000 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 14.927 ; 14.597 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 17.347 ; 17.140 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 14.484 ; 14.216 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 14.770 ; 14.571 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 15.878 ; 15.869 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 18.950 ; 18.952 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 21.702 ; 21.257 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 22.854 ; 22.673 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 22.676 ; 21.983 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 20.390 ; 20.138 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 20.752 ; 20.494 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 21.185 ; 20.791 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 20.279 ; 19.812 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 19.646 ; 19.336 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 19.778 ; 19.472 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 20.681 ; 20.246 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 18.950 ; 18.952 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 21.711 ; 21.393 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 22.080 ; 21.421 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 21.256 ; 20.883 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 20.599 ; 20.129 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 21.001 ; 20.447 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 16.140 ; 15.754 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 18.872 ; 19.246 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 10.055 ; 9.921  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 10.501 ; 10.354 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 10.055 ; 9.921  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 10.916 ; 10.655 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 11.698 ; 11.447 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 10.954 ; 10.802 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 11.734 ; 11.674 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 12.136 ; 11.890 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 11.567 ; 11.322 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 11.182 ; 11.396 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 6.596  ; 6.703  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 10.726 ; 10.501 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 11.263 ; 11.085 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 10.726 ; 10.501 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 12.059 ; 11.829 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 11.584 ; 11.368 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 12.185 ; 11.923 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 12.015 ; 11.906 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 11.417 ; 11.106 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 11.636 ; 11.409 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 9.991  ; 9.901  ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 10.213 ; 10.040 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 10.428 ; 10.308 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 10.213 ; 10.040 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 10.798 ; 10.665 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 10.689 ; 10.458 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 11.734 ; 11.579 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 10.933 ; 10.768 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 12.371 ; 12.096 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 12.249 ; 11.947 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 10.508 ; 10.385 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 6.596  ; 6.703  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 10.512 ; 10.213 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 12.805 ; 12.822 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 14.041 ; 13.469 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 12.790 ; 12.464 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 14.485 ; 14.048 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 14.427 ; 14.196 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 14.399 ; 13.913 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 13.302 ; 12.905 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 10.590 ; 10.276 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 12.853 ; 12.478 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 14.364 ; 13.922 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 13.021 ; 12.435 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 10.989 ; 10.888 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 12.214 ; 11.962 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 10.812 ; 10.414 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 11.937 ; 11.571 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 12.690 ; 12.385 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 10.512 ; 10.213 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 10.965 ; 10.798 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 12.895 ; 12.833 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 11.149 ; 11.177 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 13.375 ; 12.945 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 14.542 ; 14.432 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 14.122 ; 13.469 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 12.082 ; 11.901 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 12.936 ; 12.702 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 12.635 ; 12.285 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 12.565 ; 12.092 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 11.729 ; 11.469 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 11.826 ; 11.574 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 12.765 ; 12.419 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 11.149 ; 11.177 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 13.360 ; 13.129 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 14.214 ; 13.602 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 13.425 ; 13.079 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 12.522 ; 12.040 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 13.056 ; 12.557 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 12.673 ; 12.498 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 14.716 ; 15.105 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 7.274  ; 7.130  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 7.705  ; 7.604  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 7.734  ; 7.632  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 8.219  ; 8.010  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 7.861  ; 7.697  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 7.802  ; 7.654  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 8.443  ; 8.300  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 8.384  ; 8.151  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 7.274  ; 7.130  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 8.240  ; 8.029  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 8.746  ; 8.550  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 8.351  ; 8.149  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 9.209  ; 8.983  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 8.240  ; 8.029  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 8.963  ; 8.748  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 8.815  ; 8.655  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 8.366  ; 8.141  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 8.485  ; 8.262  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 7.692  ; 7.551  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 7.795  ; 7.635  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 7.782  ; 7.627  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 8.212  ; 8.050  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 7.692  ; 7.551  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 8.658  ; 8.480  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 8.112  ; 7.932  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 8.718  ; 8.521  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 9.053  ; 8.761  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 10.753 ; 10.522 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 12.116 ; 12.145 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 14.476 ; 13.973 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 13.084 ; 12.745 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 15.278 ; 14.799 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 14.367 ; 14.209 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 14.990 ; 14.524 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 13.828 ; 13.466 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 10.753 ; 10.522 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 13.699 ; 13.337 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 14.394 ; 13.981 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 14.896 ; 14.333 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 12.855 ; 12.646 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 14.076 ; 13.716 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 12.882 ; 12.478 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 13.545 ; 13.125 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 14.762 ; 14.456 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 12.643 ; 12.327 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 13.027 ; 12.783 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 14.499 ; 14.396 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 12.401 ; 12.317 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 15.187 ; 14.648 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 16.361 ; 16.137 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 16.164 ; 15.377 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 13.892 ; 13.596 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 14.199 ; 13.854 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 14.671 ; 14.184 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 13.749 ; 13.174 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 13.092 ; 12.696 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 13.223 ; 12.830 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 14.169 ; 13.676 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 12.401 ; 12.317 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 15.216 ; 14.855 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 15.529 ; 14.784 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 14.706 ; 14.247 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 14.025 ; 13.426 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 14.475 ; 13.813 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 12.277 ; 11.828 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 12.944 ; 13.372 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 6.719  ; 6.573  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 7.409  ; 7.222  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 7.457  ; 7.280  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 7.465  ; 7.219  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 7.172  ; 6.966  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 6.719  ; 6.573  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 7.082  ; 6.966  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 7.151  ; 6.933  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 7.342  ; 7.103  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 7.513  ; 7.317  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 7.665  ; 7.537  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 8.148  ; 7.899  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 8.665  ; 8.447  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 7.513  ; 7.317  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 8.224  ; 8.045  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 7.831  ; 7.674  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 7.516  ; 7.351  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 7.632  ; 7.488  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 6.859  ; 6.713  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 6.859  ; 6.713  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 7.441  ; 7.265  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 7.099  ; 7.010  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 7.057  ; 6.922  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 7.674  ; 7.557  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 7.131  ; 6.955  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 7.868  ; 7.652  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 8.034  ; 7.796  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 20.301 ; 20.232 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 22.660 ; 22.591 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 22.149 ; 22.080 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 22.584 ; 22.515 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 22.584 ; 22.515 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 22.639 ; 22.570 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 23.174 ; 23.105 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 23.174 ; 23.105 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 20.301 ; 20.232 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 20.926 ; 20.838 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 21.269 ; 21.181 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 20.652 ; 20.564 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 20.944 ; 20.856 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 21.620 ; 21.532 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 22.567 ; 22.498 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 22.639 ; 22.570 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 22.567 ; 22.498 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 27.847 ; 27.778 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 30.206 ; 30.137 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 29.695 ; 29.626 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 30.130 ; 30.061 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 30.130 ; 30.061 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 30.185 ; 30.116 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 30.720 ; 30.651 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 30.720 ; 30.651 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 27.847 ; 27.778 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 28.472 ; 28.384 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 28.815 ; 28.727 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 28.198 ; 28.110 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 28.490 ; 28.402 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 29.166 ; 29.078 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 30.113 ; 30.044 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 30.185 ; 30.116 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 30.113 ; 30.044 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 17.960 ; 17.891 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 20.319 ; 20.250 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 19.808 ; 19.739 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 20.243 ; 20.174 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 20.243 ; 20.174 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 20.298 ; 20.229 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 20.833 ; 20.764 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 20.833 ; 20.764 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 17.960 ; 17.891 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 18.585 ; 18.497 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 18.928 ; 18.840 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 18.311 ; 18.223 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 18.603 ; 18.515 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 19.279 ; 19.191 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 20.226 ; 20.157 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 20.298 ; 20.229 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 20.226 ; 20.157 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 18.504 ; 18.435 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 20.768 ; 20.699 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 20.278 ; 20.209 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 20.695 ; 20.626 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 20.695 ; 20.626 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 20.747 ; 20.678 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 21.262 ; 21.193 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 21.262 ; 21.193 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 18.504 ; 18.435 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 19.142 ; 19.054 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 19.471 ; 19.383 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 18.879 ; 18.791 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 19.159 ; 19.071 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 19.808 ; 19.720 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 20.679 ; 20.610 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 20.747 ; 20.678 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 20.679 ; 20.610 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 14.363 ; 14.294 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 16.627 ; 16.558 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 16.137 ; 16.068 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 16.554 ; 16.485 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 16.554 ; 16.485 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 16.606 ; 16.537 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 17.121 ; 17.052 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 17.121 ; 17.052 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 14.363 ; 14.294 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 15.001 ; 14.913 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 15.330 ; 15.242 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 14.738 ; 14.650 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 15.018 ; 14.930 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 15.667 ; 15.579 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 16.538 ; 16.469 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 16.606 ; 16.537 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 16.538 ; 16.469 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 12.630 ; 12.561 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 14.894 ; 14.825 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 14.404 ; 14.335 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 14.821 ; 14.752 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 14.821 ; 14.752 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 14.873 ; 14.804 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 15.388 ; 15.319 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 15.388 ; 15.319 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 12.630 ; 12.561 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.268 ; 13.180 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.597 ; 13.509 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.005 ; 12.917 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.285 ; 13.197 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 13.934 ; 13.846 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 14.805 ; 14.736 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 14.873 ; 14.804 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 14.805 ; 14.736 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 19.935    ; 20.004    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 22.064    ; 22.133    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 21.612    ; 21.681    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 21.964    ; 22.033    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 21.964    ; 22.033    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 22.047    ; 22.116    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 22.514    ; 22.583    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 22.514    ; 22.583    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 19.935    ; 20.004    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 20.435    ; 20.523    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 20.761    ; 20.849    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 20.165    ; 20.253    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 20.450    ; 20.538    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 21.100    ; 21.188    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 21.949    ; 22.018    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 22.047    ; 22.116    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 21.949    ; 22.018    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 27.111    ; 27.180    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 29.240    ; 29.309    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 28.788    ; 28.857    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 29.140    ; 29.209    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 29.140    ; 29.209    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 29.223    ; 29.292    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 29.690    ; 29.759    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 29.690    ; 29.759    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 27.111    ; 27.180    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 27.611    ; 27.699    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 27.937    ; 28.025    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 27.341    ; 27.429    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 27.626    ; 27.714    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 28.276    ; 28.364    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 29.125    ; 29.194    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 29.223    ; 29.292    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 29.125    ; 29.194    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 17.460    ; 17.529    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 19.589    ; 19.658    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 19.137    ; 19.206    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 19.489    ; 19.558    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 19.489    ; 19.558    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 19.572    ; 19.641    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 20.039    ; 20.108    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 20.039    ; 20.108    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 17.460    ; 17.529    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 17.960    ; 18.048    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 18.286    ; 18.374    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 17.690    ; 17.778    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 17.975    ; 18.063    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 18.625    ; 18.713    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 19.474    ; 19.543    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 19.572    ; 19.641    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 19.474    ; 19.543    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 18.161    ; 18.230    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 20.204    ; 20.273    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 19.770    ; 19.839    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 20.108    ; 20.177    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 20.108    ; 20.177    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 20.187    ; 20.256    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 20.636    ; 20.705    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 20.636    ; 20.705    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 18.161    ; 18.230    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 18.678    ; 18.766    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 18.991    ; 19.079    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 18.418    ; 18.506    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 18.692    ; 18.780    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 19.316    ; 19.404    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 20.093    ; 20.162    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 20.187    ; 20.256    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 20.093    ; 20.162    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 14.005    ; 14.074    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 16.048    ; 16.117    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 15.614    ; 15.683    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 15.952    ; 16.021    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 15.952    ; 16.021    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 16.031    ; 16.100    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 16.480    ; 16.549    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 16.480    ; 16.549    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 14.005    ; 14.074    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 14.522    ; 14.610    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 14.835    ; 14.923    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 14.262    ; 14.350    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 14.536    ; 14.624    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 15.160    ; 15.248    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 15.937    ; 16.006    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 16.031    ; 16.100    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 15.937    ; 16.006    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 12.233    ; 12.302    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 14.276    ; 14.345    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 13.842    ; 13.911    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 14.180    ; 14.249    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 14.180    ; 14.249    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 14.259    ; 14.328    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 14.708    ; 14.777    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 14.708    ; 14.777    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 12.233    ; 12.302    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 12.750    ; 12.838    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.063    ; 13.151    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.490    ; 12.578    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.764    ; 12.852    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 13.388    ; 13.476    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 14.165    ; 14.234    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 14.259    ; 14.328    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 14.165    ; 14.234    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 4.946 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 5.935 ; 0.000         ;
; CLOCK_50                                       ; 7.968 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.165 ; 0.000         ;
; CLOCK_50                                       ; 0.174 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.182 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 4.744  ; 0.000         ;
; CLOCK_50                                       ; 9.557  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 14.711 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                              ;
+-------+-------------------------------------------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 4.946 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.294     ; 2.697      ;
; 4.947 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.265     ; 2.725      ;
; 4.954 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.294     ; 2.689      ;
; 4.955 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.265     ; 2.717      ;
; 5.024 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.104     ; 2.809      ;
; 5.024 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.104     ; 2.809      ;
; 5.032 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.104     ; 2.801      ;
; 5.032 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.104     ; 2.801      ;
; 5.036 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.239     ; 2.662      ;
; 5.044 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.239     ; 2.654      ;
; 5.050 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.294     ; 2.593      ;
; 5.051 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.265     ; 2.621      ;
; 5.068 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.292     ; 2.577      ;
; 5.069 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.263     ; 2.605      ;
; 5.086 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.294     ; 2.557      ;
; 5.087 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.265     ; 2.585      ;
; 5.101 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.294     ; 2.542      ;
; 5.102 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.265     ; 2.570      ;
; 5.128 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.104     ; 2.705      ;
; 5.128 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.104     ; 2.705      ;
; 5.139 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.292     ; 2.506      ;
; 5.140 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.263     ; 2.534      ;
; 5.140 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.239     ; 2.558      ;
; 5.146 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.102     ; 2.689      ;
; 5.146 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.102     ; 2.689      ;
; 5.147 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_data_out[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.292     ; 2.498      ;
; 5.148 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.263     ; 2.526      ;
; 5.158 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.237     ; 2.542      ;
; 5.164 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.104     ; 2.669      ;
; 5.164 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.104     ; 2.669      ;
; 5.176 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.239     ; 2.522      ;
; 5.179 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.104     ; 2.654      ;
; 5.179 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.104     ; 2.654      ;
; 5.191 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.239     ; 2.507      ;
; 5.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.625      ;
; 5.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[15] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.625      ;
; 5.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.625      ;
; 5.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.625      ;
; 5.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[11] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.625      ;
; 5.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.625      ;
; 5.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.625      ;
; 5.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[13] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.625      ;
; 5.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.625      ;
; 5.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.625      ;
; 5.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.625      ;
; 5.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.625      ;
; 5.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; vram_control:vc|GPU_data_out[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.625      ;
; 5.217 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.102     ; 2.618      ;
; 5.217 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.102     ; 2.618      ;
; 5.222 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.617      ;
; 5.222 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[15] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.617      ;
; 5.222 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.617      ;
; 5.222 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.617      ;
; 5.222 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[11] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.617      ;
; 5.222 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.617      ;
; 5.222 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.617      ;
; 5.222 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[13] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.617      ;
; 5.222 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.617      ;
; 5.222 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.617      ;
; 5.222 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.617      ;
; 5.222 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.617      ;
; 5.222 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; vram_control:vc|GPU_data_out[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.617      ;
; 5.225 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_data_out[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.102     ; 2.610      ;
; 5.225 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_data_out[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.102     ; 2.610      ;
; 5.229 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.237     ; 2.471      ;
; 5.237 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|count_24[1]      ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.237     ; 2.463      ;
; 5.318 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.521      ;
; 5.318 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[15] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.521      ;
; 5.318 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.521      ;
; 5.318 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.521      ;
; 5.318 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[11] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.521      ;
; 5.318 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.521      ;
; 5.318 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.521      ;
; 5.318 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[13] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.521      ;
; 5.318 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.521      ;
; 5.318 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.521      ;
; 5.318 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.521      ;
; 5.318 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.521      ;
; 5.318 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; vram_control:vc|GPU_data_out[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.521      ;
; 5.333 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.263     ; 2.341      ;
; 5.336 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.096     ; 2.505      ;
; 5.336 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[15] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.096     ; 2.505      ;
; 5.336 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.096     ; 2.505      ;
; 5.336 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.096     ; 2.505      ;
; 5.336 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[11] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.096     ; 2.505      ;
; 5.336 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.096     ; 2.505      ;
; 5.336 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.096     ; 2.505      ;
; 5.336 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[13] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.096     ; 2.505      ;
; 5.336 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.096     ; 2.505      ;
; 5.336 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.096     ; 2.505      ;
; 5.336 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.096     ; 2.505      ;
; 5.336 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.096     ; 2.505      ;
; 5.336 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.096     ; 2.505      ;
; 5.340 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.263     ; 2.334      ;
; 5.350 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; vram_control:vc|GPU_en           ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.263     ; 2.324      ;
; 5.354 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.485      ;
; 5.354 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[15] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.485      ;
; 5.354 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.485      ;
; 5.354 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.485      ;
; 5.354 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; vram_control:vc|GPU_data_out[11] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.098     ; 2.485      ;
+-------+-------------------------------------------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+-------+------------------------+-----------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                 ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 5.935 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][7]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.210     ; 3.832      ;
; 5.955 ; vram_control:vc|GPU_en ; gpu:gp|clut[207][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.210     ; 3.812      ;
; 5.959 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][5]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.166     ; 3.852      ;
; 5.966 ; vram_control:vc|GPU_en ; gpu:gp|clut[194][4]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.218     ; 3.793      ;
; 5.966 ; vram_control:vc|GPU_en ; gpu:gp|clut[194][7]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.218     ; 3.793      ;
; 5.968 ; vram_control:vc|GPU_en ; gpu:gp|clut[76][1]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.173     ; 3.836      ;
; 5.969 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][10]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.207     ; 3.801      ;
; 5.969 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.207     ; 3.801      ;
; 5.969 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][5]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.207     ; 3.801      ;
; 5.969 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][3]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.207     ; 3.801      ;
; 5.970 ; vram_control:vc|GPU_en ; gpu:gp|clut[194][13]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.204     ; 3.803      ;
; 5.972 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][13]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.166     ; 3.839      ;
; 5.972 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][5]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.166     ; 3.839      ;
; 5.978 ; vram_control:vc|GPU_en ; gpu:gp|clut[196][4]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.207     ; 3.792      ;
; 5.988 ; vram_control:vc|GPU_en ; gpu:gp|clut[194][11]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.198     ; 3.791      ;
; 5.997 ; vram_control:vc|GPU_en ; gpu:gp|clut[193][11]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.197     ; 3.783      ;
; 6.006 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][10]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.215     ; 3.756      ;
; 6.006 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][5]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.215     ; 3.756      ;
; 6.006 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][4]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.215     ; 3.756      ;
; 6.006 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][9]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.215     ; 3.756      ;
; 6.009 ; vram_control:vc|GPU_en ; gpu:gp|clut[197][0]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.201     ; 3.767      ;
; 6.009 ; vram_control:vc|GPU_en ; gpu:gp|clut[197][10]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.201     ; 3.767      ;
; 6.009 ; vram_control:vc|GPU_en ; gpu:gp|clut[197][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.201     ; 3.767      ;
; 6.009 ; vram_control:vc|GPU_en ; gpu:gp|clut[197][13]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.201     ; 3.767      ;
; 6.009 ; vram_control:vc|GPU_en ; gpu:gp|clut[197][5]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.201     ; 3.767      ;
; 6.009 ; vram_control:vc|GPU_en ; gpu:gp|clut[197][3]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.201     ; 3.767      ;
; 6.018 ; vram_control:vc|GPU_en ; gpu:gp|clut[200][7]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.214     ; 3.745      ;
; 6.027 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][0]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.192     ; 3.758      ;
; 6.027 ; vram_control:vc|GPU_en ; gpu:gp|clut[205][11]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.192     ; 3.758      ;
; 6.028 ; vram_control:vc|GPU_en ; gpu:gp|clut[206][8]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.200     ; 3.749      ;
; 6.028 ; vram_control:vc|GPU_en ; gpu:gp|clut[206][6]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.200     ; 3.749      ;
; 6.030 ; vram_control:vc|GPU_en ; gpu:gp|clut[196][9]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.202     ; 3.745      ;
; 6.035 ; vram_control:vc|GPU_en ; gpu:gp|clut[193][0]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.203     ; 3.739      ;
; 6.035 ; vram_control:vc|GPU_en ; gpu:gp|clut[193][10]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.203     ; 3.739      ;
; 6.035 ; vram_control:vc|GPU_en ; gpu:gp|clut[193][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.203     ; 3.739      ;
; 6.035 ; vram_control:vc|GPU_en ; gpu:gp|clut[193][13]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.203     ; 3.739      ;
; 6.035 ; vram_control:vc|GPU_en ; gpu:gp|clut[193][5]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.203     ; 3.739      ;
; 6.035 ; vram_control:vc|GPU_en ; gpu:gp|clut[193][3]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.203     ; 3.739      ;
; 6.035 ; vram_control:vc|GPU_en ; gpu:gp|clut[193][9]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.203     ; 3.739      ;
; 6.038 ; vram_control:vc|GPU_en ; gpu:gp|clut[73][0]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.169     ; 3.770      ;
; 6.038 ; vram_control:vc|GPU_en ; gpu:gp|clut[200][8]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.213     ; 3.726      ;
; 6.038 ; vram_control:vc|GPU_en ; gpu:gp|clut[73][3]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.169     ; 3.770      ;
; 6.038 ; vram_control:vc|GPU_en ; gpu:gp|clut[73][11]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.169     ; 3.770      ;
; 6.038 ; vram_control:vc|GPU_en ; gpu:gp|clut[200][14]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.213     ; 3.726      ;
; 6.038 ; vram_control:vc|GPU_en ; gpu:gp|clut[200][15]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.213     ; 3.726      ;
; 6.040 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][0]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.192     ; 3.745      ;
; 6.040 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][13]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.192     ; 3.745      ;
; 6.040 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][11]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.192     ; 3.745      ;
; 6.042 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][2]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.213     ; 3.722      ;
; 6.042 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][6]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.213     ; 3.722      ;
; 6.042 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][14]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.213     ; 3.722      ;
; 6.042 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][15]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.213     ; 3.722      ;
; 6.043 ; vram_control:vc|GPU_en ; gpu:gp|clut[206][0]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.193     ; 3.741      ;
; 6.043 ; vram_control:vc|GPU_en ; gpu:gp|clut[206][13]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.193     ; 3.741      ;
; 6.044 ; vram_control:vc|GPU_en ; gpu:gp|clut[206][2]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.201     ; 3.732      ;
; 6.044 ; vram_control:vc|GPU_en ; gpu:gp|clut[206][14]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.201     ; 3.732      ;
; 6.044 ; vram_control:vc|GPU_en ; gpu:gp|clut[206][15]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.201     ; 3.732      ;
; 6.045 ; vram_control:vc|GPU_en ; gpu:gp|clut[206][10]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.215     ; 3.717      ;
; 6.045 ; vram_control:vc|GPU_en ; gpu:gp|clut[206][5]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.215     ; 3.717      ;
; 6.045 ; vram_control:vc|GPU_en ; gpu:gp|clut[206][4]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.215     ; 3.717      ;
; 6.045 ; vram_control:vc|GPU_en ; gpu:gp|clut[206][9]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.215     ; 3.717      ;
; 6.048 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][26] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.137     ; 3.792      ;
; 6.048 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][31] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.137     ; 3.792      ;
; 6.048 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][27] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.137     ; 3.792      ;
; 6.048 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][22] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.137     ; 3.792      ;
; 6.051 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[0][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.142     ; 3.784      ;
; 6.054 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.147     ; 3.776      ;
; 6.054 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][1]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.147     ; 3.776      ;
; 6.054 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.147     ; 3.776      ;
; 6.054 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.147     ; 3.776      ;
; 6.054 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.147     ; 3.776      ;
; 6.054 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][24] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.147     ; 3.776      ;
; 6.055 ; vram_control:vc|GPU_en ; gpu:gp|clut[196][6]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.212     ; 3.710      ;
; 6.055 ; vram_control:vc|GPU_en ; gpu:gp|clut[196][15]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.212     ; 3.710      ;
; 6.056 ; vram_control:vc|GPU_en ; gpu:gp|clut[74][9]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.165     ; 3.756      ;
; 6.058 ; vram_control:vc|GPU_en ; gpu:gp|clut[201][12]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.724      ;
; 6.058 ; vram_control:vc|GPU_en ; gpu:gp|clut[201][8]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.724      ;
; 6.058 ; vram_control:vc|GPU_en ; gpu:gp|clut[201][2]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.724      ;
; 6.058 ; vram_control:vc|GPU_en ; gpu:gp|clut[201][6]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.724      ;
; 6.058 ; vram_control:vc|GPU_en ; gpu:gp|clut[201][4]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.724      ;
; 6.058 ; vram_control:vc|GPU_en ; gpu:gp|clut[201][7]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.724      ;
; 6.058 ; vram_control:vc|GPU_en ; gpu:gp|clut[201][14]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.724      ;
; 6.058 ; vram_control:vc|GPU_en ; gpu:gp|clut[201][15]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.724      ;
; 6.059 ; vram_control:vc|GPU_en ; gpu:gp|clut[164][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.153     ; 3.765      ;
; 6.059 ; vram_control:vc|GPU_en ; gpu:gp|clut[164][3]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.153     ; 3.765      ;
; 6.062 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][3]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.165     ; 3.750      ;
; 6.062 ; vram_control:vc|GPU_en ; gpu:gp|clut[78][11]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.165     ; 3.750      ;
; 6.066 ; vram_control:vc|GPU_en ; gpu:gp|clut[196][0]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.202     ; 3.709      ;
; 6.066 ; vram_control:vc|GPU_en ; gpu:gp|clut[196][10]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.202     ; 3.709      ;
; 6.066 ; vram_control:vc|GPU_en ; gpu:gp|clut[196][8]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.202     ; 3.709      ;
; 6.066 ; vram_control:vc|GPU_en ; gpu:gp|clut[196][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.202     ; 3.709      ;
; 6.066 ; vram_control:vc|GPU_en ; gpu:gp|clut[196][13]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.202     ; 3.709      ;
; 6.066 ; vram_control:vc|GPU_en ; gpu:gp|clut[196][5]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.202     ; 3.709      ;
; 6.066 ; vram_control:vc|GPU_en ; gpu:gp|clut[196][3]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.202     ; 3.709      ;
; 6.069 ; vram_control:vc|GPU_en ; gpu:gp|clut[64][10]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.173     ; 3.735      ;
; 6.069 ; vram_control:vc|GPU_en ; gpu:gp|clut[64][2]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.173     ; 3.735      ;
; 6.069 ; vram_control:vc|GPU_en ; gpu:gp|clut[64][13]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.173     ; 3.735      ;
; 6.070 ; vram_control:vc|GPU_en ; gpu:gp|clut[206][7]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.214     ; 3.693      ;
; 6.076 ; vram_control:vc|GPU_en ; gpu:gp|clut[136][0]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.141     ; 3.760      ;
; 6.076 ; vram_control:vc|GPU_en ; gpu:gp|clut[204][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.208     ; 3.693      ;
+-------+------------------------+-----------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                      ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 7.968  ; gpu:gp|dis_y_tl[4]                                    ; display_out:dc|y_tl_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.790      ; 3.729      ;
; 8.088  ; gpu:gp|dis_x_tl[3]                                    ; display_out:dc|x_tl_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.783      ; 3.602      ;
; 8.111  ; gpu:gp|dis_y_tl[2]                                    ; display_out:dc|y_tl_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.783      ; 3.579      ;
; 8.127  ; gpu:gp|dis_y_tl[8]                                    ; display_out:dc|y_tl_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.783      ; 3.563      ;
; 8.195  ; gpu:gp|dis_y_tl[0]                                    ; display_out:dc|y_tl_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.789      ; 3.501      ;
; 8.250  ; gpu:gp|dis_x_tl[2]                                    ; display_out:dc|x_tl_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.784      ; 3.441      ;
; 8.292  ; gpu:gp|dis_y_tl[3]                                    ; display_out:dc|y_tl_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.783      ; 3.398      ;
; 8.332  ; gpu:gp|dis_w[9]                                       ; display_out:dc|dis_w_hold[9] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.723      ; 3.183      ;
; 8.333  ; gpu:gp|dis_x_tl[8]                                    ; display_out:dc|x_tl_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.784      ; 3.358      ;
; 8.336  ; gpu:gp|dis_x_tl[5]                                    ; display_out:dc|x_tl_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.783      ; 3.354      ;
; 8.343  ; gpu:gp|dis_x_tl[1]                                    ; display_out:dc|x_tl_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.783      ; 3.347      ;
; 8.353  ; gpu:gp|dis_y_tl[5]                                    ; display_out:dc|y_tl_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.789      ; 3.343      ;
; 8.355  ; gpu:gp|dis_y_tl[7]                                    ; display_out:dc|y_tl_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.789      ; 3.341      ;
; 8.366  ; gpu:gp|dis_x_tl[7]                                    ; display_out:dc|x_tl_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.784      ; 3.325      ;
; 8.379  ; gpu:gp|dis_x_tl[0]                                    ; display_out:dc|x_tl_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.784      ; 3.312      ;
; 8.381  ; gpu:gp|dis_x_tl[6]                                    ; display_out:dc|x_tl_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.783      ; 3.309      ;
; 8.383  ; gpu:gp|dis_y_tl[6]                                    ; display_out:dc|y_tl_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.790      ; 3.314      ;
; 8.407  ; gpu:gp|dis_y_tl[1]                                    ; display_out:dc|y_tl_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.789      ; 3.289      ;
; 8.439  ; gpu:gp|dis_x_tl[9]                                    ; display_out:dc|x_tl_hold[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.790      ; 3.258      ;
; 8.449  ; gpu:gp|dis_w[7]                                       ; display_out:dc|dis_w_hold[7] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.723      ; 3.066      ;
; 8.450  ; gpu:gp|dis_x_tl[4]                                    ; display_out:dc|x_tl_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.783      ; 3.240      ;
; 8.502  ; gpu:gp|dis_w[3]                                       ; display_out:dc|dis_w_hold[3] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.723      ; 3.013      ;
; 8.522  ; gpu:gp|dis_w[6]                                       ; display_out:dc|dis_w_hold[6] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.723      ; 2.993      ;
; 8.557  ; gpu:gp|dis_h[4]                                       ; display_out:dc|dis_h_hold[4] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.722      ; 2.957      ;
; 8.586  ; gpu:gp|dis_w[5]                                       ; display_out:dc|dis_w_hold[5] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.723      ; 2.929      ;
; 8.588  ; gpu:gp|dis_h[9]                                       ; display_out:dc|dis_h_hold[9] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.722      ; 2.926      ;
; 8.610  ; gpu:gp|dis_h[0]                                       ; display_out:dc|dis_h_hold[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.722      ; 2.904      ;
; 8.611  ; gpu:gp|dis_h[7]                                       ; display_out:dc|dis_h_hold[7] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.722      ; 2.903      ;
; 8.613  ; gpu:gp|dis_w[4]                                       ; display_out:dc|dis_w_hold[4] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.723      ; 2.902      ;
; 8.623  ; gpu:gp|dis_h[5]                                       ; display_out:dc|dis_h_hold[5] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.722      ; 2.891      ;
; 8.635  ; gpu:gp|dis_h[2]                                       ; display_out:dc|dis_h_hold[2] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.722      ; 2.879      ;
; 8.639  ; gpu:gp|dis_h[6]                                       ; display_out:dc|dis_h_hold[6] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.722      ; 2.875      ;
; 8.641  ; gpu:gp|dis_h[1]                                       ; display_out:dc|dis_h_hold[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.722      ; 2.873      ;
; 8.659  ; gpu:gp|dis_h[3]                                       ; display_out:dc|dis_h_hold[3] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.722      ; 2.855      ;
; 8.701  ; gpu:gp|dis_h[8]                                       ; display_out:dc|dis_h_hold[8] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.722      ; 2.813      ;
; 8.716  ; gpu:gp|dis_w[8]                                       ; display_out:dc|dis_w_hold[8] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 1.723      ; 2.799      ;
; 14.714 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 5.064      ;
; 14.714 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 5.064      ;
; 14.714 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 5.064      ;
; 14.714 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 5.064      ;
; 14.714 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 5.064      ;
; 14.751 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 5.025      ;
; 14.751 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 5.025      ;
; 14.751 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 5.025      ;
; 14.751 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 5.025      ;
; 14.751 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 5.025      ;
; 14.759 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 5.017      ;
; 14.759 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 5.017      ;
; 14.759 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 5.017      ;
; 14.759 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 5.017      ;
; 14.759 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 5.017      ;
; 14.776 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.298     ; 4.798      ;
; 14.776 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.298     ; 4.798      ;
; 14.776 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.298     ; 4.798      ;
; 14.776 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.298     ; 4.798      ;
; 14.776 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.298     ; 4.798      ;
; 14.792 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.986      ;
; 14.792 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.986      ;
; 14.792 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.986      ;
; 14.792 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.986      ;
; 14.792 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.986      ;
; 14.847 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.931      ;
; 14.847 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.931      ;
; 14.847 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.931      ;
; 14.847 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.931      ;
; 14.847 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.931      ;
; 14.885 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 4.891      ;
; 14.885 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 4.891      ;
; 14.885 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 4.891      ;
; 14.885 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 4.891      ;
; 14.885 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 4.891      ;
; 14.898 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.880      ;
; 14.898 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.880      ;
; 14.898 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.880      ;
; 14.898 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.880      ;
; 14.898 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.880      ;
; 14.903 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 4.873      ;
; 14.903 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 4.873      ;
; 14.903 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 4.873      ;
; 14.903 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 4.873      ;
; 14.903 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.096     ; 4.873      ;
; 14.946 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.832      ;
; 14.946 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.832      ;
; 14.946 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.832      ;
; 14.946 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.832      ;
; 14.946 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.832      ;
; 14.992 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.786      ;
; 14.992 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.786      ;
; 14.992 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.786      ;
; 14.992 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.786      ;
; 14.992 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.786      ;
; 15.018 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.101     ; 4.753      ;
; 15.018 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.101     ; 4.753      ;
; 15.018 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.101     ; 4.753      ;
; 15.018 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.101     ; 4.753      ;
; 15.018 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.101     ; 4.753      ;
; 15.076 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.702      ;
; 15.076 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.702      ;
; 15.076 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.702      ;
; 15.076 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.094     ; 4.702      ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.165 ; inst_addr[1]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a6~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.494      ;
; 0.169 ; inst_addr[10]                            ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a6~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.498      ;
; 0.170 ; inst_addr[6]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a6~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.499      ;
; 0.171 ; inst_addr[9]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a6~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.500      ;
; 0.174 ; inst_addr[2]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a6~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.503      ;
; 0.175 ; inst_addr[7]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a6~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.504      ;
; 0.177 ; inst_addr[4]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a6~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.506      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][27] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][27]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][30] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][30]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][0]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][0]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][0]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][0]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][11] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][11]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][11] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][11]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][1]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][1]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][3]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][3]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][3]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][3]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][5]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][5]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][5]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][5]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][15] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][15]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][15] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][15]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][24] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][24]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][24] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][24]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][29] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][29]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][26] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][26]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][26] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][26]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][31] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][31]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][31] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][31]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][31]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][31]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][28] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][28]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][28] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][28]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][28]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][28]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][25] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][25]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][25] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][25]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][27] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][27]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][27]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][27]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][30] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][30]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][30]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][30]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][0]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][0]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][0]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][0]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][8]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][8]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][8]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][8]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][8]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][8]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][8]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][8]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][7]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][7]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][7]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][7]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][7]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][7]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][23] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][23]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][23] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][23]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][23]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][23]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][16] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][16]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][16] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][16]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][16]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][16]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][16]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][16]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][10] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][10]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][10] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][10]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][10]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][10]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][10]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][10]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][11]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][11]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][11]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][11]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][1]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][1]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][1]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][1]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][1]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][1]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][2]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][2]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][2]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][2]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][2]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][2]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][4]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][4]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][4]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][4]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][6]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][6]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][6]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][6]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][6]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][6]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][9]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][9]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][9]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][9]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][9]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][9]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][9]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][9]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][17] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][17]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][17] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][17]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][12] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][12]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][12] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][12]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][12]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][12]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][18] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][18]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][18] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][18]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][18]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][18]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][13] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][13]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][13] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][13]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][13]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][13]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][14] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][14]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][14] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][14]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][19] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][19]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][19] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][19]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][19]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][19]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][20] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][20]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][20] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][20]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][20]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[2][20]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][20]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][20]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][21] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][21]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][21] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][21]                                                                   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][21]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][21]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                    ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 0.174 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; display_out:dc|flag                                   ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.190 ; display_out:dc|flag_ld                                ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.315      ;
; 0.261 ; gpu:gp|dis_h[8]                                       ; display_out:dc|dis_h_hold[8]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.202      ; 2.410      ;
; 0.274 ; gpu:gp|dis_w[8]                                       ; display_out:dc|dis_w_hold[8]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.204      ; 2.425      ;
; 0.289 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[1]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.414      ;
; 0.291 ; display_out:dc|x_tl_hold[6]                           ; display_out:dc|int_x[6]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.416      ;
; 0.291 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.416      ;
; 0.291 ; display_out:dc|y_tl_hold[6]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.416      ;
; 0.292 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[4]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[5]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.294 ; display_out:dc|y_tl_hold[8]                           ; display_out:dc|int_y[8]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.301 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.304 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.429      ;
; 0.305 ; gpu:gp|dis_x_tl[9]                                    ; display_out:dc|x_tl_hold[9]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.251      ; 2.710      ;
; 0.305 ; gpu:gp|dis_h[3]                                       ; display_out:dc|dis_h_hold[3]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.202      ; 2.454      ;
; 0.305 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.430      ;
; 0.306 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.307 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.432      ;
; 0.308 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.433      ;
; 0.308 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.433      ;
; 0.310 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.435      ;
; 0.317 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.442      ;
; 0.319 ; gpu:gp|dis_h[2]                                       ; display_out:dc|dis_h_hold[2]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.202      ; 2.468      ;
; 0.320 ; gpu:gp|dis_h[1]                                       ; display_out:dc|dis_h_hold[1]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.202      ; 2.469      ;
; 0.323 ; gpu:gp|dis_h[6]                                       ; display_out:dc|dis_h_hold[6]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.202      ; 2.472      ;
; 0.338 ; gpu:gp|dis_h[5]                                       ; display_out:dc|dis_h_hold[5]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.202      ; 2.487      ;
; 0.343 ; gpu:gp|dis_h[0]                                       ; display_out:dc|dis_h_hold[0]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.202      ; 2.492      ;
; 0.344 ; gpu:gp|dis_w[4]                                       ; display_out:dc|dis_w_hold[4]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.204      ; 2.495      ;
; 0.346 ; gpu:gp|dis_h[7]                                       ; display_out:dc|dis_h_hold[7]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.202      ; 2.495      ;
; 0.350 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.219      ; 0.673      ;
; 0.359 ; gpu:gp|dis_y_tl[1]                                    ; display_out:dc|y_tl_hold[1]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.252      ; 2.765      ;
; 0.361 ; display_out:dc|x_tl_hold[2]                           ; display_out:dc|int_x[2]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.485      ;
; 0.362 ; gpu:gp|dis_h[4]                                       ; display_out:dc|dis_h_hold[4]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.202      ; 2.511      ;
; 0.364 ; gpu:gp|dis_h[9]                                       ; display_out:dc|dis_h_hold[9]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.202      ; 2.513      ;
; 0.369 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[0]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.495      ;
; 0.370 ; display_out:dc|y_tl_hold[5]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.496      ;
; 0.371 ; gpu:gp|dis_w[5]                                       ; display_out:dc|dis_w_hold[5]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.204      ; 2.522      ;
; 0.371 ; display_out:dc|y_tl_hold[7]                           ; display_out:dc|int_y[7]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.497      ;
; 0.373 ; gpu:gp|dis_x_tl[0]                                    ; display_out:dc|x_tl_hold[0]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.245      ; 2.772      ;
; 0.374 ; gpu:gp|dis_x_tl[4]                                    ; display_out:dc|x_tl_hold[4]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.244      ; 2.772      ;
; 0.374 ; display_out:dc|x_tl_hold[0]                           ; display_out:dc|int_x[0]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.498      ;
; 0.375 ; gpu:gp|dis_w[3]                                       ; display_out:dc|dis_w_hold[3]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.204      ; 2.526      ;
; 0.375 ; display_out:dc|x_tl_hold[7]                           ; display_out:dc|int_x[7]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.499      ;
; 0.375 ; display_out:dc|x_tl_hold[8]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.499      ;
; 0.381 ; gpu:gp|dis_y_tl[6]                                    ; display_out:dc|y_tl_hold[6]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.252      ; 2.787      ;
; 0.401 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.219      ; 0.724      ;
; 0.404 ; gpu:gp|dis_w[6]                                       ; display_out:dc|dis_w_hold[6]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.204      ; 2.555      ;
; 0.414 ; display_out:dc|x_tl_hold[9]                           ; display_out:dc|int_x[9]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.037      ; 0.535      ;
; 0.424 ; gpu:gp|dis_x_tl[1]                                    ; display_out:dc|x_tl_hold[1]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.244      ; 2.822      ;
; 0.424 ; gpu:gp|dis_y_tl[5]                                    ; display_out:dc|y_tl_hold[5]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.252      ; 2.830      ;
; 0.432 ; gpu:gp|dis_x_tl[6]                                    ; display_out:dc|x_tl_hold[6]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.244      ; 2.830      ;
; 0.438 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[2]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.563      ;
; 0.441 ; gpu:gp|dis_x_tl[7]                                    ; display_out:dc|x_tl_hold[7]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.245      ; 2.840      ;
; 0.441 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[6]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.566      ;
; 0.443 ; gpu:gp|dis_y_tl[7]                                    ; display_out:dc|y_tl_hold[7]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.252      ; 2.849      ;
; 0.445 ; gpu:gp|dis_w[7]                                       ; display_out:dc|dis_w_hold[7]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.204      ; 2.596      ;
; 0.449 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; display_out:dc|y_tl_hold[6]                           ; display_out:dc|int_y[7]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; display_out:dc|x_tl_hold[6]                           ; display_out:dc|int_x[7]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[5]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; display_out:dc|y_tl_hold[6]                           ; display_out:dc|int_y[8]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; display_out:dc|x_tl_hold[6]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[6]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.457 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.582      ;
; 0.459 ; gpu:gp|dis_x_tl[5]                                    ; display_out:dc|x_tl_hold[5]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.244      ; 2.857      ;
; 0.459 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.462 ; gpu:gp|dis_x_tl[8]                                    ; display_out:dc|x_tl_hold[8]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.245      ; 2.861      ;
; 0.462 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.464 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.465 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.590      ;
; 0.466 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.591      ;
; 0.467 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.220      ; 0.791      ;
; 0.467 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.592      ;
; 0.468 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.593      ;
; 0.468 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.593      ;
; 0.471 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.596      ;
; 0.474 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.599      ;
; 0.474 ; display_out:dc|x_tl_hold[3]                           ; display_out:dc|int_x[3]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.597      ;
; 0.480 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.220      ; 0.804      ;
; 0.483 ; gpu:gp|dis_x_tl[2]                                    ; display_out:dc|x_tl_hold[2]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.245      ; 2.882      ;
; 0.485 ; display_out:dc|y_tl_hold[1]                           ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.611      ;
; 0.487 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.219      ; 0.810      ;
; 0.499 ; display_out:dc|y_tl_hold[3]                           ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.044      ; 0.627      ;
; 0.500 ; gpu:gp|dis_y_tl[3]                                    ; display_out:dc|y_tl_hold[3]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 2.245      ; 2.899      ;
; 0.501 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[3]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.626      ;
; 0.504 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[4]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.629      ;
; 0.504 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[7]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.629      ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+-------+-------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.182 ; vram_control:vc|count_24[1]   ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vram_control:vc|counter[1]    ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; vram_control:vc|counter[2]    ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vram_control:vc|GPU_en        ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.307      ;
; 0.189 ; vram_control:vc|count_24[0]   ; vram_control:vc|count_24[0]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; vram_control:vc|counter[0]    ; vram_control:vc|counter[0]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.314      ;
; 0.205 ; vram_control:vc|counter[0]    ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.329      ;
; 0.290 ; vram_control:vc|count_24[0]   ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.415      ;
; 0.431 ; vram_control:vc|counter[2]    ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.043      ; 0.558      ;
; 0.488 ; vram_control:vc|counter[2]    ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.612      ;
; 0.520 ; vram_control:vc|counter[1]    ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.642      ;
; 0.534 ; vram_control:vc|counter[0]    ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.043      ; 0.661      ;
; 0.577 ; gpu:gp|GPU_status.depth       ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.164      ; 0.855      ;
; 0.631 ; vram_control:vc|counter[0]    ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.755      ;
; 0.672 ; gpu:gp|GPU_status.depth       ; vram_control:vc|count_24[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.164      ; 0.950      ;
; 0.758 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.880      ;
; 1.177 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.212      ; 1.473      ;
; 1.177 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.212      ; 1.473      ;
; 1.177 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.212      ; 1.473      ;
; 1.177 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.212      ; 1.473      ;
; 1.177 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.212      ; 1.473      ;
; 1.177 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.212      ; 1.473      ;
; 1.177 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.212      ; 1.473      ;
; 1.177 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.212      ; 1.473      ;
; 1.177 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.212      ; 1.473      ;
; 1.177 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.212      ; 1.473      ;
; 1.177 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.212      ; 1.473      ;
; 1.177 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.212      ; 1.473      ;
; 1.177 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.212      ; 1.473      ;
; 1.336 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.813      ;
; 1.336 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.813      ;
; 1.336 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.813      ;
; 1.336 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.813      ;
; 1.336 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.813      ;
; 1.336 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.813      ;
; 1.336 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.813      ;
; 1.336 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.813      ;
; 1.336 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.813      ;
; 1.336 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.813      ;
; 1.336 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.813      ;
; 1.336 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.813      ;
; 1.336 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.813      ;
; 1.360 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.206      ; 1.650      ;
; 1.360 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.206      ; 1.650      ;
; 1.365 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.390      ; 1.869      ;
; 1.365 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.390      ; 1.869      ;
; 1.365 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.390      ; 1.869      ;
; 1.365 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.390      ; 1.869      ;
; 1.365 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.390      ; 1.869      ;
; 1.365 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.390      ; 1.869      ;
; 1.365 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.390      ; 1.869      ;
; 1.365 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.390      ; 1.869      ;
; 1.365 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.390      ; 1.869      ;
; 1.365 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.390      ; 1.869      ;
; 1.365 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.390      ; 1.869      ;
; 1.365 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.390      ; 1.869      ;
; 1.365 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.390      ; 1.869      ;
; 1.369 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.162      ; 1.645      ;
; 1.375 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[18] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.162      ; 1.651      ;
; 1.442 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.164      ; 1.720      ;
; 1.442 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.164      ; 1.720      ;
; 1.442 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[28] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.164      ; 1.720      ;
; 1.442 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[31] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.164      ; 1.720      ;
; 1.444 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.921      ;
; 1.444 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.921      ;
; 1.444 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.921      ;
; 1.444 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.921      ;
; 1.444 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.921      ;
; 1.444 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.921      ;
; 1.444 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.921      ;
; 1.444 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.921      ;
; 1.444 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.921      ;
; 1.444 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.921      ;
; 1.444 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.921      ;
; 1.444 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.921      ;
; 1.444 ; gpu:gp|clut_state.GETMEM_CLUT ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.363      ; 1.921      ;
; 1.449 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 1.572      ;
; 1.450 ; vram_control:vc|counter[1]    ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 1.542      ;
; 1.486 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[18] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 1.609      ;
; 1.512 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.357      ; 1.983      ;
; 1.512 ; gpu:gp|clut_count[8]          ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.357      ; 1.983      ;
; 1.512 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.394      ; 2.020      ;
; 1.512 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.394      ; 2.020      ;
; 1.512 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.394      ; 2.020      ;
; 1.512 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.394      ; 2.020      ;
; 1.512 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.394      ; 2.020      ;
; 1.512 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.394      ; 2.020      ;
; 1.512 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.394      ; 2.020      ;
; 1.512 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.394      ; 2.020      ;
; 1.512 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.394      ; 2.020      ;
; 1.512 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.394      ; 2.020      ;
; 1.512 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.394      ; 2.020      ;
; 1.512 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.394      ; 2.020      ;
; 1.512 ; gpu:gp|wb_stage.in_shape[0]   ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.394      ; 2.020      ;
; 1.533 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.384      ; 2.031      ;
; 1.533 ; gpu:gp|wb_count[7]            ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.384      ; 2.031      ;
; 1.547 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.165      ; 1.826      ;
; 1.547 ; gpu:gp|GPU_status.depth       ; vram_control:vc|VGA_data_hold[29] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.165      ; 1.826      ;
; 1.553 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 1.678      ;
; 1.553 ; vram_control:vc|count_24[1]   ; vram_control:vc|VGA_data_hold[21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 1.678      ;
+-------+-------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; 4.744 ; 4.928        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.744 ; 4.928        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.748 ; 4.932        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.748 ; 4.932        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.748 ; 4.932        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.748 ; 4.932        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.748 ; 4.932        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.748 ; 4.932        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.748 ; 4.932        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.748 ; 4.932        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.748 ; 4.932        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.748 ; 4.932        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.748 ; 4.932        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.748 ; 4.932        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.748 ; 4.932        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.769 ; 4.953        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[18] ;
; 4.769 ; 4.953        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.769 ; 4.953        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[0]       ;
; 4.769 ; 4.953        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[1]       ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[15] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[16] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[17] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[19] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[20] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[21] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[22] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[23] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[24] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[25] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[26] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[27] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[28] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[29] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[30] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[31] ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.770 ; 4.954        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.771 ; 4.955        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.825 ; 5.041        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.825 ; 5.041        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.825 ; 5.041        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.825 ; 5.041        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[15] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[16] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[17] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[18] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[19] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[20] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[21] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[22] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[23] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[24] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[25] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[26] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[27] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[28] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[29] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[30] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[31] ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[0]       ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[1]       ;
; 4.826 ; 5.042        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.847 ; 5.063        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.847 ; 5.063        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.847 ; 5.063        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.847 ; 5.063        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.847 ; 5.063        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.847 ; 5.063        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.847 ; 5.063        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                                                                                                     ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.557 ; 9.787        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.557 ; 9.787        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 9.557 ; 9.787        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[0]                           ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[10]                          ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[11]                          ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[12]                          ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[13]                          ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[14]                          ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[15]                          ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[16]                          ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[17]                          ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[18]                          ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[19]                          ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[1]                           ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[20]                          ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[21]                          ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[22]                          ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[23]                          ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[2]                           ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[3]                           ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[4]                           ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[5]                           ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[6]                           ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[7]                           ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[8]                           ;
; 9.558 ; 9.788        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[9]                           ;
; 9.559 ; 9.789        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.559 ; 9.789        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 9.559 ; 9.789        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 9.574 ; 9.574        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0]                                                                             ;
; 9.574 ; 9.574        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1]                                                                             ;
; 9.574 ; 9.574        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pl|altpll_component|auto_generated|pll1|observablevcoout                                                                   ;
; 9.595 ; 9.774        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[3]                                                                                               ;
; 9.595 ; 9.774        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[4]                                                                                               ;
; 9.595 ; 9.774        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[5]                                                                                               ;
; 9.595 ; 9.774        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[6]                                                                                               ;
; 9.595 ; 9.774        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[7]                                                                                               ;
; 9.595 ; 9.774        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[8]                                                                                               ;
; 9.595 ; 9.774        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[9]                                                                                               ;
; 9.595 ; 9.774        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[7]                                                                                                   ;
; 9.595 ; 9.774        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[8]                                                                                                   ;
; 9.595 ; 9.774        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[9]                                                                                                   ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[0]                                                                                               ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[1]                                                                                               ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[2]                                                                                               ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[3]                                                                                               ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[4]                                                                                               ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[5]                                                                                               ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[6]                                                                                               ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[7]                                                                                               ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[8]                                                                                               ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[9]                                                                                               ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[5]                                                                                                   ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[6]                                                                                                   ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[7]                                                                                                   ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[8]                                                                                                   ;
; 9.597 ; 9.776        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[9]                                                                                                   ;
; 9.602 ; 9.786        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ;
; 9.620 ; 9.620        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                                                                                           ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[0]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[1]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[2]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[3]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[4]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[5]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[6]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[7]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[8]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[9]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[0]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[1]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[2]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[3]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[4]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[5]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[6]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[7]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[8]                                                                                                    ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]                                                                       ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]                                                                       ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]                                                                       ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[1]                                                                                                ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[4]                                                                                                ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[5]                                                                                                ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[6]                                                                                                ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[9]                                                                                                ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[0]                                                                                                ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[1]                                                                                                ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[2]                                                                                                ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[4]                                                                                                ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[5]                                                                                                ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[6]                                                                                                ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[7]                                                                                                ;
; 9.622 ; 9.806        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[8]                                                                                                ;
; 9.623 ; 9.807        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag                                                                                                        ;
; 9.623 ; 9.807        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag_ld                                                                                                     ;
; 9.623 ; 9.807        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ;
; 9.623 ; 9.807        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                          ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a10~porta_address_reg0 ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a14~porta_address_reg0 ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a1~porta_address_reg0  ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a24~porta_address_reg0 ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a28~porta_address_reg0 ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a6~porta_address_reg0  ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[0]                           ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[10]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[11]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[14]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[15]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[18]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[19]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[1]                           ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[20]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[21]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[24]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[27]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[28]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[29]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[2]                           ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[4]                           ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[6]                           ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[7]                           ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a22~porta_address_reg0 ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[12]                          ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[13]                          ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[16]                          ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[17]                          ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[22]                          ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[23]                          ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[8]                           ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[9]                           ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a25~porta_address_reg0 ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a30~porta_address_reg0 ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a3~porta_address_reg0  ;
; 14.714 ; 14.944       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[25]                          ;
; 14.714 ; 14.944       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[26]                          ;
; 14.714 ; 14.944       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[30]                          ;
; 14.714 ; 14.944       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[31]                          ;
; 14.714 ; 14.944       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[3]                           ;
; 14.714 ; 14.944       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[5]                           ;
; 14.747 ; 14.931       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|remain_cx[27][0]                                                                         ;
; 14.747 ; 14.931       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|remain_cx[27][3]                                                                         ;
; 14.747 ; 14.931       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|remain_cx[27][4]                                                                         ;
; 14.747 ; 14.931       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|remain_cx[27][5]                                                                         ;
; 14.747 ; 14.931       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|remain_cx[27][6]                                                                         ;
; 14.748 ; 14.932       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|abs_det[0]                                                                               ;
; 14.748 ; 14.932       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|abs_det[1]                                                                               ;
; 14.748 ; 14.932       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|abs_det[7]                                                                               ;
; 14.748 ; 14.932       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|remain_cx[28][22]                                                                        ;
; 14.748 ; 14.932       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|remain_cx[33][12]                                                                        ;
; 14.748 ; 14.932       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|remain_cx[33][20]                                                                        ;
; 14.748 ; 14.932       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|remain_cx[33][4]                                                                         ;
; 14.748 ; 14.932       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_u|remain_cs[15][20]                                                                        ;
; 14.748 ; 14.932       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_u|remain_cx[37][24]                                                                        ;
; 14.749 ; 14.933       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_r|remain_cx[13][7]                                                                         ;
; 14.749 ; 14.933       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_r|remain_cx[13][9]                                                                         ;
; 14.750 ; 14.934       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_g|remain_cx[10][24]                                                                        ;
; 14.750 ; 14.934       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_g|remain_cx[10][28]                                                                        ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|abs_det[11]                                                                              ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|abs_det[13]                                                                              ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|abs_det[15]                                                                              ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|abs_det[20]                                                                              ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|abs_det[21]                                                                              ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|abs_det[22]                                                                              ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|abs_det[23]                                                                              ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|abs_det[9]                                                                               ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_r|remain_cy[39][24]                                                                        ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_r|remain_cy[39][25]                                                                        ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_r|remain_cy[39][26]                                                                        ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_r|remain_cy[39][27]                                                                        ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_r|remain_cy[39][29]                                                                        ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_r|remain_cy[39][30]                                                                        ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_u|remain_cs[17][16]                                                                        ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_u|remain_cx[16][18]                                                                        ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|abs_ndiv_cy[6]                                                                           ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[10][0]                                                                         ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[11][0]                                                                         ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[11][15]                                                                        ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[15][25]                                                                        ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[16][16]                                                                        ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[16][1]                                                                         ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[18][19]                                                                        ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[18][20]                                                                        ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[21][0]                                                                         ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[23][0]                                                                         ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[23][1]                                                                         ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[23][2]                                                                         ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[23][3]                                                                         ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[23][4]                                                                         ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[23][5]                                                                         ;
; 14.751 ; 14.935       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_v|remain_cy[23][6]                                                                         ;
; 14.752 ; 14.936       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|remain_cx[23][20]                                                                        ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 3.976 ; 5.104 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 3.976 ; 5.104 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.375 ; 3.286 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.804 ; 3.730 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.562 ; 3.521 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.971 ; 5.104 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.337 ; 4.394 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 3.069 ; 4.032 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.781 ; 3.713 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.994 ; 3.860 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.085 ; 2.917 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.315 ; 4.327 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.754 ; 4.849 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.320 ; 3.143 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.289 ; 3.192 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.720 ; 3.497 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.192 ; 4.121 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; -1.361 ; -2.042 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.915 ; -2.769 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -1.458 ; -2.259 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -2.080 ; -3.014 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -1.534 ; -2.319 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -2.113 ; -3.017 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.782 ; -2.641 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.951 ; -2.786 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -1.807 ; -2.627 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -1.820 ; -2.577 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -1.361 ; -2.042 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -2.361 ; -3.220 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -2.451 ; -3.367 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.720 ; -2.518 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.499 ; -2.237 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.875 ; -2.725 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.895 ; -2.782 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 13.730 ; 14.450 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 12.331 ; 12.998 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 12.852 ; 13.463 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 12.812 ; 13.418 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 13.730 ; 14.450 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 13.535 ; 14.244 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 13.177 ; 13.800 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 12.678 ; 13.256 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 11.620 ; 12.018 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 12.494 ; 13.007 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 13.630 ; 14.232 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 12.549 ; 13.314 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 11.504 ; 12.199 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 12.380 ; 13.063 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 11.462 ; 12.097 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 11.829 ; 12.531 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 12.813 ; 13.549 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 11.423 ; 12.018 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 11.631 ; 12.309 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 12.481 ; 13.325 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 13.808 ; 14.812 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 13.101 ; 13.938 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 13.808 ; 14.812 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 13.531 ; 14.379 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 12.391 ; 13.147 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 12.594 ; 13.385 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 12.827 ; 13.615 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 12.219 ; 12.914 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 11.926 ; 12.604 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 11.997 ; 12.725 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 12.476 ; 13.228 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 11.639 ; 12.381 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 13.139 ; 14.002 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 13.175 ; 13.995 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 12.878 ; 13.682 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 12.389 ; 13.122 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 12.601 ; 13.327 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 9.974  ; 10.611 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 12.384 ; 11.735 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 10.514 ; 10.590 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 9.576  ; 9.675  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 9.740  ; 9.846  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 9.458  ; 9.551  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 10.022 ; 10.087 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 10.168 ; 10.223 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 9.981  ; 10.063 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 10.514 ; 10.590 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 10.106 ; 10.192 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 7.126  ; 6.924  ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.324  ; 4.112  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 10.691 ; 10.846 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 9.436  ; 9.546  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 9.998  ; 10.183 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 9.955  ; 10.134 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 9.954  ; 10.028 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 10.691 ; 10.846 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 9.933  ; 10.065 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 10.041 ; 10.144 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 10.437 ; 10.536 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 6.767  ; 6.792  ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 10.515 ; 10.640 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 9.140  ; 9.188  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 9.589  ; 9.670  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 9.127  ; 9.243  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 9.755  ; 9.816  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 10.184 ; 10.305 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 9.775  ; 9.808  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 10.515 ; 10.640 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 10.089 ; 10.190 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 7.341  ; 7.225  ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.324  ; 4.112  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 18.042 ; 18.843 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 15.123 ; 15.635 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 18.000 ; 18.779 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 17.064 ; 17.760 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 18.042 ; 18.843 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 17.666 ; 18.462 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 17.919 ; 18.712 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 16.952 ; 17.625 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 15.368 ; 15.820 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 16.059 ; 16.651 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 16.681 ; 17.304 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 17.023 ; 17.543 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 15.855 ; 16.301 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 16.738 ; 17.174 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 15.990 ; 16.328 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 16.601 ; 17.050 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 17.409 ; 17.893 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 15.904 ; 16.194 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 15.897 ; 16.336 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 16.986 ; 17.802 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 17.722 ; 18.589 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 17.015 ; 17.715 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 17.722 ; 18.589 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 17.445 ; 18.156 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 16.305 ; 16.924 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 16.508 ; 17.162 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 16.741 ; 17.392 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 16.133 ; 16.691 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 15.840 ; 16.381 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 15.911 ; 16.502 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 16.390 ; 17.005 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 15.553 ; 16.158 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 17.053 ; 17.779 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 17.089 ; 17.772 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 16.792 ; 17.459 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 16.303 ; 16.899 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 16.515 ; 17.104 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 9.426  ; 9.670  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 16.161 ; 15.649 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 6.653  ; 6.729  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 6.063  ; 6.410  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 6.088  ; 6.442  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 6.041  ; 6.380  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 6.221  ; 6.286  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 6.353  ; 6.408  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 6.085  ; 6.174  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 6.653  ; 6.729  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 6.195  ; 6.259  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 6.757  ; 6.912  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 5.944  ; 6.281  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 6.373  ; 6.734  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 6.195  ; 6.561  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 6.138  ; 6.205  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 6.757  ; 6.912  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 6.331  ; 6.444  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 6.404  ; 6.507  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 6.620  ; 6.719  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 6.701  ; 6.826  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 5.659  ; 5.952  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 5.934  ; 6.261  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 5.395  ; 5.627  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 5.955  ; 6.016  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 6.276  ; 6.385  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 5.817  ; 5.870  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 6.701  ; 6.826  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 6.360  ; 6.461  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 12.725 ; 13.510 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 9.670  ; 10.056 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 12.544 ; 13.323 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 11.609 ; 12.305 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 12.699 ; 13.507 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 12.258 ; 13.054 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 12.725 ; 13.510 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 11.529 ; 12.202 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 10.100 ; 10.552 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 10.449 ; 10.885 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 11.018 ; 11.443 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 11.360 ; 11.682 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 10.192 ; 10.597 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 11.075 ; 11.313 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 10.327 ; 10.467 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 10.938 ; 11.189 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 11.746 ; 12.032 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 10.241 ; 10.333 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 10.234 ; 10.495 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 11.323 ; 11.941 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 12.141 ; 13.157 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 11.434 ; 12.283 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 12.141 ; 13.157 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 11.864 ; 12.724 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 10.724 ; 11.492 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 10.927 ; 11.730 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 11.160 ; 11.960 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 10.552 ; 11.259 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 10.259 ; 10.949 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 10.330 ; 11.070 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 10.809 ; 11.573 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 9.972  ; 10.726 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 11.472 ; 12.347 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 11.508 ; 12.340 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 11.211 ; 12.027 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 10.722 ; 11.467 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 10.934 ; 11.672 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 8.599  ; 9.040  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 10.729 ; 10.068 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 5.560  ; 5.636  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 4.735  ; 4.909  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 4.549  ; 4.691  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 4.886  ; 5.069  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 4.717  ; 4.782  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 4.820  ; 4.875  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 4.796  ; 4.878  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 5.560  ; 5.636  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 5.318  ; 5.404  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 5.815  ; 5.970  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 4.711  ; 4.883  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 4.905  ; 5.091  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 5.278  ; 5.522  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.783  ; 4.850  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 5.815  ; 5.970  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 5.066  ; 5.198  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 4.821  ; 4.924  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 5.230  ; 5.329  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 5.302  ; 5.423  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 4.357  ; 4.475  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 4.479  ; 4.611  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 4.471  ; 4.600  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 4.451  ; 4.512  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 5.302  ; 5.423  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 4.787  ; 4.820  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 5.150  ; 5.275  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 4.996  ; 5.097  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.252  ; 8.648  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 9.749  ; 10.337 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 9.917  ; 10.532 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 9.447  ; 10.053 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 10.348 ; 11.065 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 10.366 ; 11.108 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 9.735  ; 10.324 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 9.654  ; 10.242 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 8.303  ; 8.704  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 9.064  ; 9.603  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 10.250 ; 10.814 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 9.717  ; 10.332 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 8.632  ; 9.180  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 9.845  ; 10.462 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 8.660  ; 9.151  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 8.404  ; 8.896  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 10.089 ; 10.739 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.252  ; 8.648  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 8.384  ; 8.863  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 9.026  ; 9.654  ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 10.902 ; 11.211 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 12.302 ; 12.703 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 12.980 ; 13.540 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 12.715 ; 13.125 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 11.621 ; 11.943 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 11.814 ; 12.170 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 12.039 ; 12.391 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 11.454 ; 11.718 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 11.174 ; 11.421 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 11.246 ; 11.543 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 11.706 ; 12.024 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 10.902 ; 11.211 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 12.342 ; 12.768 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 12.376 ; 12.761 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 12.088 ; 12.455 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 11.618 ; 11.917 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 11.822 ; 12.115 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 9.264  ; 9.424  ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 11.209 ; 10.989 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 5.881  ; 5.934  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 6.119  ; 6.184  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 5.881  ; 5.934  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 6.275  ; 6.373  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 6.684  ; 6.829  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 6.295  ; 6.334  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 6.735  ; 6.808  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 6.868  ; 6.949  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 6.590  ; 6.655  ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 6.670  ; 6.511  ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.200  ; 3.981  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 6.175  ; 6.269  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 6.476  ; 6.631  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 6.175  ; 6.269  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 6.894  ; 7.089  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 6.600  ; 6.673  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 6.963  ; 7.143  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 6.876  ; 6.985  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 6.503  ; 6.617  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 6.635  ; 6.717  ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 5.797  ; 5.895  ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 5.920  ; 5.983  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 6.036  ; 6.126  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 5.920  ; 5.983  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 6.263  ; 6.364  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 6.134  ; 6.214  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 6.695  ; 6.797  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 6.296  ; 6.396  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 6.979  ; 7.143  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 6.941  ; 7.083  ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 6.102  ; 6.200  ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.200  ; 3.981  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 5.751  ; 6.096  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.026  ; 7.664  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.520  ; 8.103  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 6.893  ; 7.437  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.837  ; 8.472  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.842  ; 8.536  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 7.747  ; 8.381  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.174  ; 7.790  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.751  ; 6.105  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.949  ; 7.396  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.928  ; 8.535  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.984  ; 7.476  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.019  ; 6.478  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.897  ; 7.346  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.858  ; 6.227  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.442  ; 6.922  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.185  ; 7.651  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 5.770  ; 6.096  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.000  ; 6.418  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 7.057  ; 7.675  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.150  ; 6.676  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 7.268  ; 7.835  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 7.959  ; 8.703  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 7.567  ; 8.139  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.604  ; 7.110  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 7.051  ; 7.624  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 6.895  ; 7.409  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 6.751  ; 7.242  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 6.348  ; 6.825  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.407  ; 6.926  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.919  ; 7.461  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.150  ; 6.676  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 7.307  ; 7.917  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 7.600  ; 8.201  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 7.321  ; 7.901  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.721  ; 7.207  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.997  ; 7.523  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 6.944  ; 7.300  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 8.696  ; 8.195  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 4.019  ; 4.130  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 4.272  ; 4.446  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 4.291  ; 4.466  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 4.493  ; 4.681  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 4.319  ; 4.485  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 4.297  ; 4.454  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 4.626  ; 4.859  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 4.558  ; 4.761  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 4.019  ; 4.130  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 4.484  ; 4.682  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 4.760  ; 5.006  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 4.549  ; 4.753  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 5.019  ; 5.298  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.484  ; 4.682  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 4.884  ; 5.141  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 4.860  ; 5.115  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 4.553  ; 4.754  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 4.637  ; 4.839  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 4.220  ; 4.386  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 4.271  ; 4.438  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 4.268  ; 4.435  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 4.518  ; 4.717  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 4.220  ; 4.386  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 4.719  ; 4.967  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 4.443  ; 4.627  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 4.753  ; 4.995  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 4.884  ; 5.136  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 5.923  ; 6.162  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 6.747  ; 7.177  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.751  ; 8.310  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 7.135  ; 7.535  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 8.310  ; 8.881  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.894  ; 8.470  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 8.066  ; 8.646  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.514  ; 8.020  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.923  ; 6.162  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 7.388  ; 7.868  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 8.043  ; 8.503  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 8.054  ; 8.590  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.030  ; 7.484  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.905  ; 8.349  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.011  ; 7.421  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.343  ; 7.802  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 8.339  ; 8.847  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 6.963  ; 7.321  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.148  ; 7.583  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 7.964  ; 8.557  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.819  ; 7.372  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.243  ; 8.877  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.939  ; 9.754  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 8.658  ; 9.302  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 7.575  ; 8.151  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 7.727  ; 8.327  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 7.981  ; 8.566  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 7.375  ; 7.880  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 7.086  ; 7.576  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 7.157  ; 7.697  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 7.641  ; 8.221  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.819  ; 7.372  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 8.300  ; 8.981  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 8.291  ; 8.919  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 8.003  ; 8.615  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 7.514  ; 8.035  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 7.746  ; 8.279  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 6.631  ; 7.082  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 7.723  ; 7.297  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 3.727  ; 3.770  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 4.079  ; 4.164  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 4.107  ; 4.203  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 4.065  ; 4.145  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 3.940  ; 4.015  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 3.727  ; 3.770  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 3.926  ; 4.016  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 3.900  ; 3.975  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 4.027  ; 4.096  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 4.065  ; 4.183  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 4.179  ; 4.335  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 4.388  ; 4.541  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 4.690  ; 4.911  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.065  ; 4.183  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 4.483  ; 4.670  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 4.306  ; 4.480  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 4.075  ; 4.214  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 4.186  ; 4.319  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 3.741  ; 3.827  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 3.741  ; 3.827  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 4.046  ; 4.157  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 3.906  ; 4.019  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 3.837  ; 3.892  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 4.200  ; 4.356  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 3.893  ; 3.996  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 4.254  ; 4.415  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 4.336  ; 4.493  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 11.352 ; 11.338 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 12.546 ; 12.532 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 12.302 ; 12.288 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.491 ; 12.477 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.491 ; 12.477 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.541 ; 12.527 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.803 ; 12.789 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.803 ; 12.789 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.352 ; 11.338 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 11.649 ; 11.648 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 11.825 ; 11.824 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 11.490 ; 11.489 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.645 ; 11.644 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.022 ; 12.021 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 12.490 ; 12.476 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.541 ; 12.527 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 12.490 ; 12.476 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 15.266 ; 15.252 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 16.460 ; 16.446 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 16.216 ; 16.202 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 16.405 ; 16.391 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 16.405 ; 16.391 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 16.455 ; 16.441 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 16.717 ; 16.703 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 16.717 ; 16.703 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 15.266 ; 15.252 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 15.563 ; 15.562 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 15.739 ; 15.738 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 15.404 ; 15.403 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 15.559 ; 15.558 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 15.936 ; 15.935 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 16.404 ; 16.390 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 16.455 ; 16.441 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 16.404 ; 16.390 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 9.685  ; 9.671  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.879 ; 10.865 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.635 ; 10.621 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.824 ; 10.810 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.824 ; 10.810 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.874 ; 10.860 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.136 ; 11.122 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.136 ; 11.122 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.685  ; 9.671  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.982  ; 9.981  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.158 ; 10.157 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.823  ; 9.822  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 9.978  ; 9.977  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 10.355 ; 10.354 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.823 ; 10.809 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.874 ; 10.860 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 10.823 ; 10.809 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 10.621 ; 10.607 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.767 ; 11.753 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.533 ; 11.519 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.714 ; 11.700 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.714 ; 11.700 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.762 ; 11.748 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.014 ; 12.000 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.014 ; 12.000 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.621 ; 10.607 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.915 ; 10.914 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 11.085 ; 11.084 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.763 ; 10.762 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.911 ; 10.910 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.274 ; 11.273 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.713 ; 11.699 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.762 ; 11.748 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 11.713 ; 11.699 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.827  ; 7.813  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.973  ; 8.959  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.739  ; 8.725  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.920  ; 8.906  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.920  ; 8.906  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.968  ; 8.954  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.220  ; 9.206  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.220  ; 9.206  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.827  ; 7.813  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.121  ; 8.120  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.291  ; 8.290  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.969  ; 7.968  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.117  ; 8.116  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.480  ; 8.479  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.919  ; 8.905  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.968  ; 8.954  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.919  ; 8.905  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 6.929  ; 6.915  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.075  ; 8.061  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.841  ; 7.827  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.022  ; 8.008  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.022  ; 8.008  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.070  ; 8.056  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.322  ; 8.308  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.322  ; 8.308  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.929  ; 6.915  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.223  ; 7.222  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.393  ; 7.392  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.071  ; 7.070  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.219  ; 7.218  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.582  ; 7.581  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.021  ; 8.007  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.070  ; 8.056  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.021  ; 8.007  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 11.946    ; 11.960    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 13.280    ; 13.294    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 13.004    ; 13.018    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 13.214    ; 13.228    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 13.214    ; 13.228    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 13.275    ; 13.289    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 13.563    ; 13.577    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 13.563    ; 13.577    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.946    ; 11.960    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 12.284    ; 12.285    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 12.486    ; 12.487    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.110    ; 12.111    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.286    ; 12.287    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.709    ; 12.710    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 13.208    ; 13.222    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 13.275    ; 13.289    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 13.208    ; 13.222    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 15.723    ; 15.737    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 17.057    ; 17.071    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 16.781    ; 16.795    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 16.991    ; 17.005    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 16.991    ; 17.005    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 17.052    ; 17.066    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 17.340    ; 17.354    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 17.340    ; 17.354    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 15.723    ; 15.737    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 16.061    ; 16.062    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 16.263    ; 16.264    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 15.887    ; 15.888    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 16.063    ; 16.064    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 16.486    ; 16.487    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 16.985    ; 16.999    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 17.052    ; 17.066    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 16.985    ; 16.999    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.291    ; 10.305    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.625    ; 11.639    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.349    ; 11.363    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.559    ; 11.573    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.559    ; 11.573    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.620    ; 11.634    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.908    ; 11.922    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.908    ; 11.922    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.291    ; 10.305    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.629    ; 10.630    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.831    ; 10.832    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.455    ; 10.456    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.631    ; 10.632    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.054    ; 11.055    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.553    ; 11.567    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.620    ; 11.634    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 11.553    ; 11.567    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 10.787    ; 10.801    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 12.067    ; 12.081    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.803    ; 11.817    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.004    ; 12.018    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.004    ; 12.018    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.063    ; 12.077    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.340    ; 12.354    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.340    ; 12.354    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.787    ; 10.801    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 11.122    ; 11.123    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 11.316    ; 11.317    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.954    ; 10.955    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.123    ; 11.124    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.530    ; 11.531    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.998    ; 12.012    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.063    ; 12.077    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 11.998    ; 12.012    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 8.274     ; 8.288     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.554     ; 9.568     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.290     ; 9.304     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.491     ; 9.505     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.491     ; 9.505     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.550     ; 9.564     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.827     ; 9.841     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.827     ; 9.841     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.274     ; 8.288     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.609     ; 8.610     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.803     ; 8.804     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.441     ; 8.442     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.610     ; 8.611     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.017     ; 9.018     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.485     ; 9.499     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.550     ; 9.564     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.485     ; 9.499     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.301     ; 7.315     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.581     ; 8.595     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.317     ; 8.331     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.518     ; 8.532     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.518     ; 8.532     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.577     ; 8.591     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.854     ; 8.868     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.854     ; 8.868     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.301     ; 7.315     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.636     ; 7.637     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.830     ; 7.831     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.468     ; 7.469     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.637     ; 7.638     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.044     ; 8.045     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.512     ; 8.526     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.577     ; 8.591     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.512     ; 8.526     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                           ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 0.552 ; 0.165 ; N/A      ; N/A     ; 4.552               ;
;  CLOCK_50                                       ; 6.609 ; 0.174 ; N/A      ; N/A     ; 9.557               ;
;  pl|altpll_component|auto_generated|pll1|clk[0] ; 1.911 ; 0.165 ; N/A      ; N/A     ; 14.512              ;
;  pl|altpll_component|auto_generated|pll1|clk[1] ; 0.552 ; 0.182 ; N/A      ; N/A     ; 4.552               ;
; Design-wide TNS                                 ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                       ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.718 ; 8.341 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.473 ; 8.000 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.397 ; 5.037 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.309 ; 5.957 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.675 ; 5.402 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.718 ; 8.341 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.431 ; 7.124 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.921 ; 6.339 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.336 ; 5.885 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.783 ; 6.094 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.777 ; 4.360 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.331 ; 6.871 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.161 ; 7.717 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.481 ; 4.820 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.202 ; 4.838 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.318 ; 5.561 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.177 ; 6.637 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; -1.361 ; -2.042 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.915 ; -2.769 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -1.458 ; -2.259 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -2.080 ; -3.014 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -1.534 ; -2.319 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -2.113 ; -3.017 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.782 ; -2.641 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.951 ; -2.786 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -1.807 ; -2.627 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -1.820 ; -2.577 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -1.361 ; -2.042 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -2.361 ; -3.220 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -2.451 ; -3.367 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.720 ; -2.518 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.499 ; -2.237 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.875 ; -2.725 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.895 ; -2.782 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 27.111 ; 26.953 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 23.852 ; 24.243 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 25.366 ; 25.182 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 25.106 ; 25.065 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 27.111 ; 26.953 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 26.394 ; 26.578 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 25.969 ; 25.837 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 24.721 ; 24.690 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 22.789 ; 22.693 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 24.484 ; 24.425 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 26.524 ; 26.376 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 24.606 ; 24.580 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 22.426 ; 22.724 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 23.823 ; 23.981 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 22.379 ; 22.435 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 23.172 ; 23.267 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 24.580 ; 24.723 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 22.222 ; 22.268 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 22.655 ; 22.864 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 24.308 ; 24.742 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 26.982 ; 27.306 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 25.684 ; 25.622 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 26.982 ; 27.306 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 26.707 ; 26.507 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 24.227 ; 24.363 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 24.620 ; 24.779 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 25.109 ; 25.093 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 24.025 ; 24.015 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 23.410 ; 23.435 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 23.504 ; 23.605 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 24.496 ; 24.498 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 22.617 ; 23.009 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 25.673 ; 25.816 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 26.014 ; 25.867 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 25.216 ; 25.195 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 24.417 ; 24.380 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 24.845 ; 24.744 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 19.482 ; 19.523 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 22.876 ; 22.942 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 20.503 ; 20.326 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 18.501 ; 18.395 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 18.838 ; 18.749 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 18.318 ; 18.189 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 19.504 ; 19.339 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 19.754 ; 19.612 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 19.420 ; 19.330 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 20.503 ; 20.326 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 19.696 ; 19.567 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 13.354 ; 13.414 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.485  ; 7.658  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 20.774 ; 20.717 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 18.253 ; 18.133 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 19.502 ; 19.435 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 19.352 ; 19.198 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 19.432 ; 19.285 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 20.774 ; 20.717 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 19.237 ; 19.190 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 19.618 ; 19.514 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 20.349 ; 20.206 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 12.967 ; 12.820 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 20.553 ; 20.453 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 17.689 ; 17.535 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 18.616 ; 18.502 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 17.607 ; 17.587 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 19.023 ; 18.911 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 19.804 ; 19.749 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 18.970 ; 18.844 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 20.553 ; 20.453 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 19.710 ; 19.535 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 14.007 ; 13.764 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.485  ; 7.658  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 36.112 ; 35.918 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 29.833 ; 29.813 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 36.112 ; 35.850 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 34.140 ; 34.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 36.075 ; 35.918 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 35.104 ; 35.261 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 35.907 ; 35.620 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 33.845 ; 33.742 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 30.688 ; 30.585 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 32.088 ; 31.699 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 32.967 ; 32.616 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 33.939 ; 33.559 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 31.416 ; 31.349 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 32.820 ; 32.614 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 31.718 ; 31.383 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 32.990 ; 32.716 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 34.185 ; 33.905 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 31.470 ; 31.119 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 31.595 ; 31.399 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 33.925 ; 33.912 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 35.169 ; 35.059 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 33.871 ; 33.375 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 35.169 ; 35.059 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 34.894 ; 34.260 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 32.414 ; 32.116 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 32.807 ; 32.532 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 33.296 ; 32.846 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 32.212 ; 31.768 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 31.597 ; 31.188 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 31.691 ; 31.358 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 32.683 ; 32.251 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 30.804 ; 30.762 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 33.860 ; 33.569 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 34.201 ; 33.620 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 33.403 ; 32.948 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 32.604 ; 32.133 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 33.032 ; 32.497 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 18.706 ; 18.583 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 30.629 ; 31.129 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 12.950 ; 12.807 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 12.157 ; 12.128 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 12.203 ; 12.176 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 12.182 ; 12.122 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 12.082 ; 11.908 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 12.259 ; 12.181 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 11.861 ; 11.771 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 12.950 ; 12.807 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 12.152 ; 12.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 13.264 ; 13.158 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 11.972 ; 11.881 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 12.928 ; 12.771 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 12.481 ; 12.392 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 11.982 ; 11.826 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 13.264 ; 13.158 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 12.285 ; 12.238 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 12.477 ; 12.415 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 12.838 ; 12.733 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 13.086 ; 12.987 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 11.430 ; 11.335 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 11.977 ; 11.923 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 10.797 ; 10.700 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 11.587 ; 11.494 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 12.319 ; 12.232 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 11.438 ; 11.331 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 13.086 ; 12.987 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 12.473 ; 12.292 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 25.595 ; 25.358 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 18.961 ; 19.236 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 25.297 ; 25.102 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 23.382 ; 23.284 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 25.493 ; 25.336 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 24.415 ; 24.612 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 25.595 ; 25.358 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 23.075 ; 22.967 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 20.243 ; 20.131 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 20.812 ; 20.670 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 21.520 ; 21.397 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 22.492 ; 22.315 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 19.969 ; 20.105 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 21.373 ; 21.370 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 20.271 ; 20.139 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 21.543 ; 21.472 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 22.738 ; 22.661 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 20.023 ; 19.875 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 20.148 ; 20.155 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 22.478 ; 22.668 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 24.289 ; 24.527 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 22.991 ; 22.843 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 24.289 ; 24.527 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 24.014 ; 23.728 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 21.534 ; 21.584 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 21.927 ; 22.000 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 22.416 ; 22.314 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 21.332 ; 21.236 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 20.717 ; 20.656 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 20.811 ; 20.826 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 21.803 ; 21.719 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 19.924 ; 20.230 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 22.980 ; 23.037 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 23.321 ; 23.088 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 22.523 ; 22.416 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 21.724 ; 21.601 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 22.152 ; 21.965 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 17.143 ; 17.149 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 20.097 ; 20.249 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 10.946 ; 10.780 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 9.425  ; 9.417  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 9.013  ; 8.978  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 9.767  ; 9.723  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 9.370  ; 9.196  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 9.462  ; 9.376  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 9.468  ; 9.378  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 10.946 ; 10.780 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 10.523 ; 10.394 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 11.449 ; 11.376 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 9.431  ; 9.364  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 9.882  ; 9.801  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 10.598 ; 10.461 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 9.463  ; 9.307  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 11.449 ; 11.376 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 9.950  ; 9.915  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 9.614  ; 9.552  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 10.332 ; 10.192 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 10.481 ; 10.412 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 8.746  ; 8.660  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 8.967  ; 8.927  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 8.897  ; 8.791  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 8.875  ; 8.782  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 10.481 ; 10.412 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 9.462  ; 9.336  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 10.245 ; 10.146 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 9.976  ; 9.795  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.252  ; 8.648  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 9.749  ; 10.337 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 9.917  ; 10.532 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 9.447  ; 10.053 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 10.348 ; 11.065 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 10.366 ; 11.108 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 9.735  ; 10.324 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 9.654  ; 10.242 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 8.303  ; 8.704  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 9.064  ; 9.603  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 10.250 ; 10.814 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 9.717  ; 10.332 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 8.632  ; 9.180  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 9.845  ; 10.462 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 8.660  ; 9.151  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 8.404  ; 8.896  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 10.089 ; 10.739 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.252  ; 8.648  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 8.384  ; 8.863  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 9.026  ; 9.654  ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 10.902 ; 11.211 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 12.302 ; 12.703 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 12.980 ; 13.540 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 12.715 ; 13.125 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 11.621 ; 11.943 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 11.814 ; 12.170 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 12.039 ; 12.391 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 11.454 ; 11.718 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 11.174 ; 11.421 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 11.246 ; 11.543 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 11.706 ; 12.024 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 10.902 ; 11.211 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 12.342 ; 12.768 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 12.376 ; 12.761 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 12.088 ; 12.455 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 11.618 ; 11.917 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 11.822 ; 12.115 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 9.264  ; 9.424  ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 11.209 ; 10.989 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 5.881  ; 5.934  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 6.119  ; 6.184  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 5.881  ; 5.934  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 6.275  ; 6.373  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 6.684  ; 6.829  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 6.295  ; 6.334  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 6.735  ; 6.808  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 6.868  ; 6.949  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 6.590  ; 6.655  ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 6.670  ; 6.511  ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.200  ; 3.981  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 6.175  ; 6.269  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 6.476  ; 6.631  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 6.175  ; 6.269  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 6.894  ; 7.089  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 6.600  ; 6.673  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 6.963  ; 7.143  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 6.876  ; 6.985  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 6.503  ; 6.617  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 6.635  ; 6.717  ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 5.797  ; 5.895  ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 5.920  ; 5.983  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 6.036  ; 6.126  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 5.920  ; 5.983  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 6.263  ; 6.364  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 6.134  ; 6.214  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 6.695  ; 6.797  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 6.296  ; 6.396  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 6.979  ; 7.143  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 6.941  ; 7.083  ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 6.102  ; 6.200  ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.200  ; 3.981  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 5.751  ; 6.096  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.026  ; 7.664  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.520  ; 8.103  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 6.893  ; 7.437  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.837  ; 8.472  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.842  ; 8.536  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 7.747  ; 8.381  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.174  ; 7.790  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.751  ; 6.105  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.949  ; 7.396  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.928  ; 8.535  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.984  ; 7.476  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.019  ; 6.478  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.897  ; 7.346  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.858  ; 6.227  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.442  ; 6.922  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.185  ; 7.651  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 5.770  ; 6.096  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.000  ; 6.418  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 7.057  ; 7.675  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.150  ; 6.676  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 7.268  ; 7.835  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 7.959  ; 8.703  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 7.567  ; 8.139  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.604  ; 7.110  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 7.051  ; 7.624  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 6.895  ; 7.409  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 6.751  ; 7.242  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 6.348  ; 6.825  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.407  ; 6.926  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.919  ; 7.461  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.150  ; 6.676  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 7.307  ; 7.917  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 7.600  ; 8.201  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 7.321  ; 7.901  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.721  ; 7.207  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.997  ; 7.523  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 6.944  ; 7.300  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 8.696  ; 8.195  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 4.019  ; 4.130  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 4.272  ; 4.446  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 4.291  ; 4.466  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 4.493  ; 4.681  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 4.319  ; 4.485  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 4.297  ; 4.454  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 4.626  ; 4.859  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 4.558  ; 4.761  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 4.019  ; 4.130  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 4.484  ; 4.682  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 4.760  ; 5.006  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 4.549  ; 4.753  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 5.019  ; 5.298  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.484  ; 4.682  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 4.884  ; 5.141  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 4.860  ; 5.115  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 4.553  ; 4.754  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 4.637  ; 4.839  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 4.220  ; 4.386  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 4.271  ; 4.438  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 4.268  ; 4.435  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 4.518  ; 4.717  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 4.220  ; 4.386  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 4.719  ; 4.967  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 4.443  ; 4.627  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 4.753  ; 4.995  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 4.884  ; 5.136  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 5.923  ; 6.162  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 6.747  ; 7.177  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.751  ; 8.310  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 7.135  ; 7.535  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 8.310  ; 8.881  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.894  ; 8.470  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 8.066  ; 8.646  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.514  ; 8.020  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.923  ; 6.162  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 7.388  ; 7.868  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 8.043  ; 8.503  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 8.054  ; 8.590  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.030  ; 7.484  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.905  ; 8.349  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.011  ; 7.421  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.343  ; 7.802  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 8.339  ; 8.847  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 6.963  ; 7.321  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.148  ; 7.583  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 7.964  ; 8.557  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.819  ; 7.372  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.243  ; 8.877  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.939  ; 9.754  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 8.658  ; 9.302  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 7.575  ; 8.151  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 7.727  ; 8.327  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 7.981  ; 8.566  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 7.375  ; 7.880  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 7.086  ; 7.576  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 7.157  ; 7.697  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 7.641  ; 8.221  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.819  ; 7.372  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 8.300  ; 8.981  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 8.291  ; 8.919  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 8.003  ; 8.615  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 7.514  ; 8.035  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 7.746  ; 8.279  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 6.631  ; 7.082  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 7.723  ; 7.297  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 3.727  ; 3.770  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 4.079  ; 4.164  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 4.107  ; 4.203  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 4.065  ; 4.145  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 3.940  ; 4.015  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 3.727  ; 3.770  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 3.926  ; 4.016  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 3.900  ; 3.975  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 4.027  ; 4.096  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 4.065  ; 4.183  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 4.179  ; 4.335  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 4.388  ; 4.541  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 4.690  ; 4.911  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.065  ; 4.183  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 4.483  ; 4.670  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 4.306  ; 4.480  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 4.075  ; 4.214  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 4.186  ; 4.319  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 3.741  ; 3.827  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 3.741  ; 3.827  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 4.046  ; 4.157  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 3.906  ; 4.019  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 3.837  ; 3.892  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 4.200  ; 4.356  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 3.893  ; 3.996  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 4.254  ; 4.415  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 4.336  ; 4.493  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_HS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BLANK_N   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_SYNC_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LB_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UB_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_SYNC_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_SYNC_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_SYNC_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; 9294         ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50                                       ; 36           ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10884        ; 0        ; 0        ; 0        ;
; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 470          ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 1346         ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 142          ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; 9294         ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50                                       ; 36           ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10884        ; 0        ; 0        ; 0        ;
; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 470          ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 1346         ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 142          ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 18    ; 18    ;
; Unconstrained Input Port Paths  ; 24730 ; 24730 ;
; Unconstrained Output Ports      ; 65    ; 65    ;
; Unconstrained Output Port Paths ; 7107  ; 7107  ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sat Nov 30 19:35:52 2013
Info: Command: quartus_sta gpu_test -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {pl|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {pl|altpll_component|auto_generated|pll1|clk[0]} {pl|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pl|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {pl|altpll_component|auto_generated|pll1|clk[1]} {pl|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.552
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.552         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     1.911         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     6.609         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.387         0.000 CLOCK_50 
    Info (332119):     0.392         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.403         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.608
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.608         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.574         0.000 CLOCK_50 
    Info (332119):    14.527         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.499         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     2.524         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     6.687         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.338         0.000 CLOCK_50 
    Info (332119):     0.352         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.354         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.552
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.552         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.652         0.000 CLOCK_50 
    Info (332119):    14.512         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 4.946
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.946         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     5.935         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     7.968         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.165
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.165         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.174         0.000 CLOCK_50 
    Info (332119):     0.182         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.744
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.744         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.557         0.000 CLOCK_50 
    Info (332119):    14.711         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 1046 megabytes
    Info: Processing ended: Sat Nov 30 19:36:38 2013
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:01:00


