{"patent_id": "10-2021-0185008", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0095483", "출원번호": "10-2021-0185008", "발명의 명칭": "적층 칩들을 포함하는 이미지 센서", "출원인": "삼성전자주식회사", "발명자": "이정진"}}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 하부 칩; 및상기 제1 하부 칩 상에서 상기 제1 하부 칩과 접합된 상부 칩을 포함하되,상기 제1 하부 칩 및 상부 칩은 복수의 픽셀들을 공유하고,상기 복수의 픽셀들 각각은, 상기 상부 칩 내에 배치되는 광전 변환 소자, 플로팅 디퓨전 영역, 접지 영역, 및 전송 게이트; 및상기 제1 하부 칩 내에 배치되는 복수의 하부 트랜지스터들을 포함하고,상기 복수의 하부 트랜지스터들 중 제1 하부 트랜지스터는 수직하게 적층되는 복수의 제1 채널 층들, 및 상기복수의 제1 채널 층들을 가로지르며 각각의 상기 복수의 제1 채널 층들을 둘러싸는 제1 게이트를 포함하는 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 제1 하부 트랜지스터는 상기 플로팅 디퓨전 영역과 전기적으로 연결되며 상기 플로팅 디퓨전과 수직하게중첩하는 소스/드레인을 포함하는 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 복수의 하부 트랜지스터들 중 제2 하부 트랜지스터는 교대로 반복적으로 적층되는 제1 반도체 층들 및 제2반도체 층들을 포함하는 채널 구조물, 및 상기 채널 구조물을 가로지르며 상기 채널 구조물의 양측면 및 상부면을 덮는 제2 게이트를 포함하고,상기 제1 반도체 층들의 물질 및 상기 제2 반도체 층들의 물질은 서로 다른 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 상부 칩은 상부 배선 구조물 및 상기 상부 배선 구조물과 전기적으로 연결되는 상부 접합 패드들을 포함하고,상기 제1 하부 칩은 하부 배선 구조물 및 상기 하부 배선 구조물과 전기적으로 연결되는 하부 접합 패드들을 포함하고,상기 하부 접합 패드들은 상기 상부 접합 패드들과 접촉하면서 접합되고,상기 하부 접합 패드들과 상기 상부 접합 패드들 중 어느 하나의 서로 접합되는 하부 접합 패드 및 상부 접합패드는 상기 플로팅 디퓨전 영역과 수직하게 중첩하는 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "공개특허 10-2023-0095483-3-제 4 항에 있어서,상기 상부 칩은,상기 접지 영역과 접촉하는 접지 컨택;상기 플로팅 디퓨전 영역과 접촉하는 플로팅 디퓨전 컨택; 및상기 전송 게이트의 전송 게이트 전극과 접촉하는 전송 게이트 컨택을 더 포함하고,상기 접지 컨택, 상기 플로팅 디퓨전 컨택 및 상기 전송 게이트 컨택은 상기 상부 배선 구조물을 통해서 상기상부 접합 패드들과 전기적으로 연결되는 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 상부 칩은, 서로 대향하는 제1 면 및 제2 면을 갖는 반도체 기판;상기 반도체 기판의 상기 제2 면 상의 절연성 구조물;상기 반도체 기판 내의 픽셀 분리 구조물; 및상기 절연성 구조물 상의 컬러 필터들을 더 포함하고, 상기 광전 변환 소자는 상기 픽셀 분리 구조물 사이에서 상기 반도체 기판 내에 배치되고,상기 플로팅 디퓨전 영역 및 상기 접지 영역은 상기 제1 면과 인접하는 상기 반도체 기판 내에 배치되는 이미지센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 6 항에 있어서,상기 상부 칩은 상기 접지 영역과 상기 플로팅 디퓨전 영역 사이의 소자분리 층을 더 포함하고,상기 전송 게이트의 적어도 일부는 상기 반도체 기판의 상기 제1 면으로부터 상기 반도체 기판의 상기 제2 면을향하는 방향으로 리세스된 영역 내에 배치되는 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서,상기 플로팅 디퓨전 영역은 기둥 부분(pillar portion)을 포함하고,상기 전송 게이트는 상기 플로팅 디퓨전 영역의 상기 기둥 부분의 측면의 적어도 일부를 덮는 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항에 있어서,상기 상부 칩 내에 배치되는 상부 트랜지스터를 더 포함하되,상기 상부 트랜지스터는 수직하게 적층되는 복수의 상부 채널 층들, 및 상기 복수의 상부 채널 층들을 가로지르며 각각의 상기 복수의 상부 채널 층들을 둘러싸는 상부 게이트 구조물을 포함하는 이미지 센서.공개특허 10-2023-0095483-4-청구항 10 제 9 항에 있어서,상기 플로팅 디퓨전 영역은 교대로 적층된 제1 반도체 층들 및 제2 반도체 층들을 포함하고, 상기 제1 반도체 층들의 물질 및 상기 제2 반도체 층들의 물질은 서로 다른 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 1 항에 있어서,상기 제1 하부 칩 하부의 제2 하부 칩을 더 포함하되,상기 제2 하부 칩은 상기 복수의 픽셀들을 포함하는 픽셀 어레이를 제어하는 회로를 포함하는 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 제2 하부 칩의 회로는 제1의 3차원 트랜지스터 및 제2의 3차원 트랜지스터 중 적어도 하나를 포함하고,상기 제1의 3차원 트랜지스터는 수직하게 적층되는 복수의 하부 채널 층들, 및 상기 복수의 하부 채널 층들을가로지르며 각각의 상기 복수의 하부 채널 층들을 둘러싸는 제1 하부 게이트를 포함하고,상기 제2의 3차원 트랜지스터는 교대로 반복적으로 적층되는 제1 하부 반도체 층들 및 제2 하부 반도체 층들을포함하는 하부 채널 구조물, 및 상기 하부 채널 구조물을 가로지르며 상기 하부 채널 구조물의 양측면 및 상부면을 덮는 제2 하부 게이트를 포함하는 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1 하부 칩;상기 제1 하부 칩 상에서 상기 제1 하부 칩과 접합된 상부 칩; 및상기 제1 하부 칩 아래에서 상기 제1 하부 칩과 접합된 제2 하부 칩을 포함하되,상기 제1 하부 칩 및 상부 칩은 복수의 픽셀들을 포함하는 픽셀 어레이를 포함하고,상기 제2 하부 칩은 상기 픽셀 어레이를 제어하는 제어 회로를 포함하고,상기 복수의 픽셀들 각각은 광전 변환 소자, 플로팅 디퓨전 영역, 접지 영역, 전송 게이트, 리셋 트랜지스터,선택 트랜지스터, 및 구동 트랜지스터를 포함하고, 상기 상부 칩은 상기 광전 변환 소자, 상기 플로팅 디퓨전 영역, 상기 접지 영역, 및 상기 전송 게이트를 포함하고,상기 제1 하부 칩은 상기 리셋 트랜지스터, 상기 선택 트랜지스터, 및 상기 구동 트랜지스터 중 적어도 하나의트랜지스터를 포함하고,상기 제1 하부 칩의 상기 적어도 하나의 트랜지스터는 수직하게 적층되는 복수의 제1 채널 층들, 및 상기 복수의 제1 채널 층들을 가로지르며 각각의 상기 복수의 제1 채널 층들을 둘러싸는 제1 게이트를 포함하는 제1의 3차원 트랜지스터인 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서,공개특허 10-2023-0095483-5-상기 적어도 하나의 트랜지스터는 상기 구동 트랜지스터인 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 13 항에 있어서,상기 제1 하부 칩에서, 상기 리셋 트랜지스터, 상기 선택 트랜지스터, 및 상기 구동 트랜지스터는 상기 제1의 3차원 트랜지스터, 및 상기 제1의 3차원 트랜지스터와 다른 제2의 3차원 트랜지스터로 구성되고,상기 제2의 3차원 트랜지스터는 교대로 반복적으로 적층되는 제1 반도체 층들 및 제2 반도체 층들을 포함하는채널 구조물, 및 상기 채널 구조물을 가로지르며 상기 채널 구조물의 양측면 및 상부면을 덮는 제2 게이트를 포함하고,상기 제1 반도체 층들의 물질 및 상기 제2 반도체 층들의 물질은 서로 다른 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 15 항에 있어서,상기 제2 하부 칩의 상기 제어 회로는 상기 제1의 3차원 트랜지스터와 상기 제2의 3차원 트랜지스터로 구성되는이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제1 하부 칩;상기 제1 하부 칩 상에서 상기 제1 하부 칩과 접합된 상부 칩; 및상기 제1 하부 칩 아래에서 상기 제1 하부 칩과 접합된 제2 하부 칩을 포함하되,상기 제1 하부 칩 및 상부 칩은 복수의 픽셀들을 포함하는 픽셀 어레이를 포함하고,상기 제2 하부 칩은 상기 픽셀 어레이를 제어하는 제어 회로를 포함하고,상기 복수의 픽셀들 각각은 광전 변환 소자, 플로팅 디퓨전 영역, 접지 영역, 전송 게이트, 리셋 트랜지스터,선택 트랜지스터, 및 구동 트랜지스터를 포함하고, 상기 상부 칩은 상기 광전 변환 소자, 상기 플로팅 디퓨전 영역, 상기 접지 영역, 및 상기 전송 게이트를 포함하고,상기 제1 하부 칩은 상기 리셋 트랜지스터, 상기 선택 트랜지스터, 및 상기 구동 트랜지스터 중 적어도 하나의트랜지스터를 포함하고,상기 상부 칩은, 서로 대향하는 제1 면 및 제2 면을 갖는 상부 반도체 기판;상기 상부 반도체 기판의 상기 제2 면 상의 컬러 필터들;상기 상부 반도체 기판 내의 픽셀 분리 구조물;상기 상부 반도체 기판의 상기 제1 면 아래의 상부 절연성 구조물; 및상기 상부 절연성 구조물 내에 매립되고 상기 상부 절연성 구조물의 하부면과 공면을 이루는 하부면들을 갖는상부 접합 패드들을 더 포함하고, 상기 광전 변환 소자는 상기 픽셀 분리 구조물 사이에서 상기 상부 반도체 기판 내에 배치되고,상기 플로팅 디퓨전 영역 및 상기 접지 영역은 상기 상부 반도체 기판의 상기 제1 면과 인접하는 상기 상부 반도체 기판 내에 배치되고,공개특허 10-2023-0095483-6-상기 제1 하부 칩은, 제1 하부 반도체 기판;상기 제1 하부 반도체 기판 상의 제1 하부 절연성 구조물;상기 제1 하부 절연성 구조물 내에 매립되고 상기 제1 하부 절연성 구조물의 상부면과 공면을 이루는 상부면들을 갖는 제1 하부 접합 패드들; 및상기 제1 하부 반도체 기판 아래의 하부 보호 절연 층을 더 포함하고, 상기 제2 하부 칩은, 제2 하부 반도체 기판; 및상기 제2 하부 반도체 기판 상의 제2 하부 절연성 구조물을 더 포함하고,상기 제1 하부 접합 패드들 및 상기 상부 접합 패드들은 서로 접촉하면서 접합되고,상기 제1 하부 칩의 상기 적어도 하나의 트랜지스터는 수직하게 적층되는 복수의 제1 채널 층들, 및 상기 복수의 제1 채널 층들을 가로지르며 각각의 상기 복수의 제1 채널 층들을 둘러싸는 제1 게이트를 포함하는 제1의 3차원 트랜지스터인 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 17 항에 있어서,상기 제1 하부 칩에서, 상기 리셋 트랜지스터, 상기 선택 트랜지스터, 및 상기 구동 트랜지스터는 상기 제1의 3차원 트랜지스터, 및 상기 제1의 3차원 트랜지스터와 다른 제2의 3차원 트랜지스터로 구성되고,상기 제2의 3차원 트랜지스터는 교대로 반복적으로 적층되는 제1 반도체 층들 및 제2 반도체 층들을 포함하는채널 구조물, 및 상기 채널 구조물을 가로지르며 상기 채널 구조물의 양측면 및 상부면을 덮는 제2 게이트를 포함하고,상기 제1 반도체 층들의 물질 및 상기 제2 반도체 층들의 물질은 서로 다른 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 17 항에 있어서,상기 상부 칩은, 상기 상부 절연성 구조물 내의 상부 배선 구조물;상기 상부 반도체 기판을 관통하며 상기 상부 배선 구조물과 접촉하는 상부 관통 전극 구조물; 및상기 상부 관통 전극 구조물 상의 패드 패턴을 더 포함하고,상기 제1 하부 칩은, 상기 제1 하부 절연성 구조물 내의 제1 하부 배선 구조물; 및상기 제1 하부 반도체 기판을 관통하는 하부 관통 전극 구조물을 더 포함하고,상기 픽셀 분리 구조물은 제1 방향으로 연장되는 제1 라인 부분, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 라인 부분, 및 상기 제1 라인 부분과 상기 제2 라인 부분이 교차하는 교차 영역을 포함하고,상기 하부 관통 전극 구조물은 상기 교차 영역과 수직하게 중첩하는 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "공개특허 10-2023-0095483-7-제 17 항에 있어서,상기 상부 칩의 패드 영역을 관통하며, 상기 제1 하부 칩 내로 연장되는 상부 관통 전극 구조물을 더 포함하고,상기 제1 하부 칩은, 상기 제1 하부 절연성 구조물 내의 제1 하부 배선 구조물; 및상기 제1 하부 반도체 기판을 관통하는 하부 관통 전극 구조물을 더 포함하고,상기 픽셀 분리 구조물은 제1 방향으로 연장되는 제1 라인 부분, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 라인 부분, 및 상기 제1 라인 부분과 상기 제2 라인 부분이 교차하는 교차 영역을 포함하고,상기 하부 관통 전극 구조물은 상기 교차 영역과 수직하게 중첩하고,상기 상부 관통 전극 구조물은 상기 제1 하부 배선 구조물과 전기적으로 연결되는 이미지 센서."}
{"patent_id": "10-2021-0185008", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "이미지 센서를 제공한다. 이 이미지 센서는 제1 하부 칩; 및 상기 제1 하부 칩 상에서 상기 제1 하부 칩과 접합 된 상부 칩을 포함한다. 상기 제1 하부 칩 및 상부 칩은 복수의 픽셀들을 공유하고, 상기 복수의 픽셀들 각각은, 상기 상부 칩 내에 배치되는 광전 변환 소자, 플로팅 디퓨전 영역, 접지 영역, 및 전송 게이트; 및 상기 제1 하 부 칩 내에 배치되는 복수의 하부 트랜지스터들을 포함하고, 상기 복수의 하부 트랜지스터들 중 제1 하부 트랜지 스터는 수직하게 적층되는 복수의 제1 채널 층들, 및 상기 복수의 제1 채널 층들을 가로지르며 각각의 상기 복수 의 제1 채널 층들을 둘러싸는 제1 게이트를 포함한다."}
{"patent_id": "10-2021-0185008", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 적층 칩들을 포함하는 이미지 센서에 관한 것이다."}
{"patent_id": "10-2021-0185008", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "이미지 센서는 빛을 받아들여 전기 신호를 생성하는 반도체 기반의 센서로서, 복수의 픽셀들을 갖는 픽셀 어레 이와, 픽셀 어레이를 구동하고 이미지를 생성하기 위한 로직 회로 등을 포함할 수 있다. 픽셀들 각각은 포토 다 이오드, 포토 다이오드에서 생성된 전하를 전기 신호로 변환하는 픽셀 회로를 포함할 수 있다."}
{"patent_id": "10-2021-0185008", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 픽셀 회로를 하부 칩과 상부 칩에 배치함으로 써, 집적도를 증가시키고, 성능을 개선할 수 있는 이미지 센서를 제공하는데 있다."}
{"patent_id": "10-2021-0185008", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 기술적 사상의 일 실시 예에 따른 이미지 센서를 제공한다. 이 이미지 센서는 제1 하부 칩; 및 상기 제1 하부 칩 상에서 상기 제1 하부 칩과 접합된 상부 칩을 포함한다. 상기 제1 하부 칩 및 상부 칩은 복수의 픽 셀들을 공유하고, 상기 복수의 픽셀들 각각은, 상기 상부 칩 내에 배치되는 광전 변환 소자, 플로팅 디퓨전 영 역, 접지 영역, 및 전송 게이트; 및 상기 제1 하부 칩 내에 배치되는 복수의 하부 트랜지스터들을 포함하고, 상 기 복수의 하부 트랜지스터들 중 제1 하부 트랜지스터는 수직하게 적층되는 복수의 제1 채널 층들, 및 상기 복 수의 제1 채널 층들을 가로지르며 각각의 상기 복수의 제1 채널 층들을 둘러싸는 제1 게이트를 포함한다. 본 발명의 기술적 사상의 일 실시 예에 따른 이미지 센서를 제공한다. 이 이미지 센서는 제1 하부 칩; 상기 제1 하부 칩 상에서 상기 제1 하부 칩과 접합된 상부 칩; 및 상기 제1 하부 칩 아래에서 상기 제1 하부 칩과 접합된 제2 하부 칩을 포함한다. 상기 제1 하부 칩 및 상부 칩은 복수의 픽셀들을 포함하는 픽셀 어레이를 포함하고, 상기 제2 하부 칩은 상기 픽셀 어레이를 제어하는 제어 회로를 포함하고, 상기 복수의 픽셀들 각각은 광전 변환 소자, 플로팅 디퓨전 영역, 접지 영역, 전송 게이트, 리셋 트랜지스터, 선택 트랜지스터, 및 구동 트랜지스터를 포함하고, 상기 상부 칩은 상기 광전 변환 소자, 상기 플로팅 디퓨전 영역, 상기 접지 영역, 및 상기 전송 게이 트를 포함하고, 상기 제1 하부 칩은 상기 리셋 트랜지스터, 상기 선택 트랜지스터, 및 상기 구동 트랜지스터 중적어도 하나의 트랜지스터를 포함하고, 상기 제1 하부 칩의 상기 적어도 하나의 트랜지스터는 수직하게 적층되 는 복수의 제1 채널 층들, 및 상기 복수의 제1 채널 층들을 가로지르며 각각의 상기 복수의 제1 채널 층들을 둘 러싸는 제1 게이트를 포함하는 제1의 3차원 트랜지스터이다. 본 발명의 기술적 사상의 일 실시 예에 따른 이미지 센서를 제공한다. 이 이미지 센서는 제1 하부 칩; 상기 제1 하부 칩 상에서 상기 제1 하부 칩과 접합된 상부 칩; 및 상기 제1 하부 칩 아래에서 상기 제1 하부 칩과 접합된 제2 하부 칩을 포함한다. 상기 제1 하부 칩 및 상부 칩은 복수의 픽셀들을 포함하는 픽셀 어레이를 포함하고, 상기 제2 하부 칩은 상기 픽셀 어레이를 제어하는 제어 회로를 포함하고, 상기 복수의 픽셀들 각각은 광전 변환 소자, 플로팅 디퓨전 영역, 접지 영역, 전송 게이트, 리셋 트랜지스터, 선택 트랜지스터, 및 구동 트랜지스터를 포함한다. 상기 상부 칩은 상기 광전 변환 소자, 상기 플로팅 디퓨전 영역, 상기 접지 영역, 및 상기 전송 게이 트를 포함한다. 상기 제1 하부 칩은 상기 리셋 트랜지스터, 상기 선택 트랜지스터, 및 상기 구동 트랜지스터 중 적어도 하나의 트랜지스터를 포함한다. 상기 상부 칩은, 서로 대향하는 제1 면 및 제2 면을 갖는 상부 반도체 기판; 상기 상부 반도체 기판의 상기 제2 면 상의 컬러 필터들; 상기 상부 반도체 기판 내의 픽셀 분리 구조물; 상기 상부 반도체 기판의 상기 제1 면 아래의 상부 절연성 구조물; 및 상기 상부 절연성 구조물 내에 매립되고 상기 상부 절연성 구조물의 하부면과 공면을 이루는 하부면들을 갖는 상부 접합 패드들을 더 포함한다. 상기 광전 변환 소자는 상기 픽셀 분리 구조물 사이에서 상기 상부 반도체 기판 내에 배치되고, 상기 플로팅 디퓨전 영역 및 상기 접지 영역은 상기 상부 반도체 기판의 상기 제1 면과 인접하는 상기 상부 반도체 기판 내에 배치 된다. 상기 제1 하부 칩은, 제1 하부 반도체 기판; 상기 제1 하부 반도체 기판 상의 제1 하부 절연성 구조물; 상기 제1 하부 절연성 구조물 내에 매립되고 상기 제1 하부 절연성 구조물의 상부면과 공면을 이루는 상부면들 을 갖는 제1 하부 접합 패드들; 및 상기 제1 하부 반도체 기판 아래의 하부 보호 절연 층을 더 포함한다. 상기 제2 하부 칩은, 제2 하부 반도체 기판; 및 상기 제2 하부 반도체 기판 상의 제2 하부 절연성 구조물을 더 포함 한다. 상기 제1 하부 접합 패드들 및 상기 상부 접합 패드들은 서로 접촉하면서 접합된다. 상기 제1 하부 칩의 상기 적어도 하나의 트랜지스터는 수직하게 적층되는 복수의 제1 채널 층들, 및 상기 복수의 제1 채널 층들을 가로지르며 각각의 상기 복수의 제1 채널 층들을 둘러싸는 제1 게이트를 포함하는 제1의 3차원 트랜지스터이다."}
{"patent_id": "10-2021-0185008", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 기술적 사상의 실시 예들에 따르면, 수직하게 접합된 상부 칩 및 하부 칩을 포함하는 이미지 센서를 제공할 수 있다. 이미지 센서의 픽셀 회로를 구성하는 소자들(elements)을 상부 칩과 하부 칩에 각각 나누어 배 치함으로써, 픽셀 어레이 영역에 포함되는 픽셀들 각각의 크기를 감소시키고, 동일한 면적의 픽셀 어레이 내에 보다 많은 픽셀들을 배치할 수 있다. 따라서, 고해상도의 이미지를 생성할 수 있는 이미지 센서를 제공할 수 있 다. 또한, 픽셀 회로를 구성하는 소자들(elements) 중 일부 트랜지스터는 게이트 올 어라운드 게이트 구조의 고성능 트랜지스터로 형성할 수 있다. 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다."}
{"patent_id": "10-2021-0185008", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서, '상', '상부', '상면', '하', '하부', '하면', '측면','상단', '하단' 등의 용어는 도면부호로 표기 되어 별도로 지칭되는 경우를 제외하고, 도면을 기준으로 지칭하는 것으로 이해될 수 있다. 도 1을 참조하여, 본 발명의 일 실시예에 따른 이미지 센서를 설명하기로 한다. 도 1은 본 발명의 일 실시예에 따른 이미지 센서를 간단하게 나타낸 블록도이다. 도 1을 참조하면, 이미지 센서는 픽셀 어레이와 로직 회로 등을 포함할 수 있다. 상기 픽셀 어레이는 복수의 행들과 복수의 열들을 따라서 어레이 형태로 배치되는 복수의 픽셀들(PX)을 포 함할 수 있다. 상기 복수의 픽셀들(PX) 각각은 빛에 응답하여 전하를 생성하는 적어도 하나의 광전 변환 소자, 및 광전 변환 소자가 생성한 전하에 대응하는 픽셀 신호를 생성하는 픽셀 회로 등을 포함할 수 있다. 광전 변환 소자는 반도체 물질로 형성되는 포토 다이오드, 및/또는 유기 물질로 형성되는 유기 포토 다이오드 등을 포함할 수 있다. 예를 들어, 상기 픽셀 회로는 플로팅 디퓨전, 전송 트랜지스터, 리셋 트랜지스터, 구동 트랜지스터, 및 선택 트랜지스터 등을 포함할 수 있다. 실시예들에 따라 상기 픽셀들(PX)의 구성은 달라질 수 있다. 일 예에서, 상기 픽셀들(PX) 각각은 유기 물질을 포함하는 유기 포토 다이오드를 포함하거나, 또는 디지털 픽셀로 구현될 수도 있다. 상기 픽셀들(PX)이 디지털 픽셀로 구현되는 경우, 상기 픽셀들(PX) 각각은 디지털 픽셀 신호를 출력하기 위한 아날로그-디지털 컨버터를 포함할 수 있다. 상기 로직 회로는 상기 픽셀 어레이를 제어하기 위한 회로들을 포함할 수 있다. 일 예에서, 상기 로직 회로는 로우 드라이버, 리드아웃 회로, 칼럼 드라이버, 컨트롤 로직 등을 포함할 수 있다. 상기 로우 드라이버는 픽셀 어레이를 로우(ROW) 라인들 단위로 구동할 수 있다. 예를 들어, 로우 드라 이버는 픽셀 회로의 전송 트랜지스터를 제어하는 전송 제어 신호, 리셋 트랜지스터를 제어하는 리셋 제어 신호, 선택 트랜지스터를 제어하는 선택 제어 신호 등을 생성하여 상기 픽셀 어레이에 로우 라인 단위로 입 력할 수 있다. 상기 리드아웃 회로는 상관 이중 샘플러(Correlated Double Sampler, CDS), 아날로그-디지털 컨버터 (Analog-to-Digital Converter, ADC) 등을 포함할 수 있다. 상기 상관 이중 샘플러들은, 픽셀들(PX)과 칼럼 라 인들을 통해 연결될 수 있다. 상기 상관 이중 샘플러들은 상기 로우 드라이버의 로우 라인 선택 신호에 의 해 선택되는 로우 라인에 연결되는 상기 픽셀들(PX)로부터, 칼럼 라인들을 통해 픽셀 신호를 읽어올 수 있다. 아날로그-디지털 컨버터는 상관 이중 샘플러가 검출한 픽셀 신호를 디지털 픽셀 신호로 변환하여 상기 칼럼 드 라이버에 전달할 수 있다. 상기 칼럼 드라이버는 디지털 픽셀 신호를 임시로 저장할 수 있는 래치 또는 버퍼 회로와 증폭 회로 등을 포함할 수 있으며, 상기 리드아웃 회로로부터 수신한 디지털 픽셀 신호를 처리할 수 있다. 상기 로우 드라이버, 상기 리드아웃 회로 및 상기 칼럼 드라이버는 상기 컨트롤 로직에 의해 제어될 수 있다. 상기 컨트롤 로직은 상기 로우 드라이버, 상기 리드아웃 회로 및 상기 칼럼 드라 이버의 동작 타이밍을 제어하기 위한 타이밍 컨트롤러 등을 포함할 수 있다. 상기 픽셀들(PX) 중에서 가로 방향으로 같은 위치에 배치되는 픽셀들(PX)은 동일한 칼럼 라인을 공유할 수 있다. 일례로, 세로 방향으로 같은 위치에 배치되는 상기 픽셀들(PX)은 상기 로우 드라이버에 의해 동시에선택되며 칼럼 라인들을 통해 픽셀 신호를 출력할 수 있다. 일 실시예에서 상기 리드아웃 회로는 칼럼 라인들을 통해 로우 드라이버가 선택한 픽셀들(PX)로부터 픽 셀 신호를 동시에 획득할 수 있다. 픽셀 신호는 리셋 전압과 픽셀 전압을 포함할 수 있으며, 상기 픽셀 전압은 상기 픽셀들(PX) 각각에서 빛에 반응하여 생성된 전하가 리셋 전압에 반영된 전압일 수 있다. 도 1과 함께, 도 2를 참조하여, 본 발명의 일 실시예에 따른 이미지 센서의 일 예에 대하여 설명하기로 한다. 도 2는 본 발명의 일 실시예에 따른 이미지 센서를 개략적으로 나타낸 사시도이다. 도 1 및 도 2를 참조하면, 상기 이미지 센서는 차례로 적층된 복수의 칩들을 포함할 수 있다. 예를 들어, 상 기 복수의 칩들은 상부 칩(CH_U), 상기 상부 칩(CH_U) 하부의 제1 하부 칩(CH_L1), 및 상기 제1 하부 칩 (CH_L1) 하부의 제2 하부 칩(CH_L2)을 포함할 수 있다. 상기 제1 하부 칩(CH_L1) 및 상기 상부 칩(CH_U)은 상기 픽셀 어레이를 포함할 수 있고, 상기 제2 하부 칩 (CH_L2)은 상기 로직 회로를 포함할 수 있다. 따라서, 상기 픽셀 어레이를 구성하는 각각의 상기 픽셀들(도 1의 PX)의 구성요소들(elements)은 상기 제1 하부 칩(CH_L1)과 상기 상부 칩(CH_U)에 나뉘어 배치될 수 있다. 예를 들어, 상기 상부 칩(CH_U)은 제1 픽셀 영 역(PA1)을 포함할 수 있고, 상기 제1 하부 칩(CH_L1)은 상기 제1 픽셀 영역(PA1)과 수직하게 중첩하는 제2 픽셀 영역(PA2)을 포함할 수 있다. 상기 상부 칩(CH_U)은 상기 픽셀 어레이의 적어도 일 측에 배치되는 패드 영역(PAD)을 더 포함할 수 있다. 다음으로, 도 1및 도 2와 함께, 도 3a를 참조하여, 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 회로의 일 예를 설명하기로 한다. 도 3a는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 회로의 일 예를 간략하게 도시한 도면이다. 도 1및 도 2와 함께, 도 3a를 참조하면, 상기 복수의 픽셀들(도 1의 PX) 각각은 광전 변환 소자(PD)와 픽셀 회 로를 포함할 수 있고, 상기 픽셀 회로는 전송 트랜지스터(TX)와 리셋 트랜지스터(RX), 선택 트랜지스터(SX), 및 구동 트랜지스터(DX) 등을 포함할 수 있다. 또한 상기 픽셀 회로는, 상기 광전 변환 소자(PD)에서 생성된 전하 가 축적되는 플로팅 디퓨전 영역(FD)을 더 포함할 수 있다. 이하에서, 상기 광전 변환 소자(PD)는 상기 광전 변환 소자(PD)의 일 예인 포토 다이오드로 지칭하여 설명하기 로 한다. 상기 포토 다이오드(PD)는 외부에서 입사된 빛에 반응하여 전하를 생성 및 축적할 수 있다. 상기 포토 다이오드 (PD)는 실시예들에 따라 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드 등으로 대체될 수도 있다. 상기 전송 트랜지스터(TX)는 상기 전송 게이트(TG)에 입력되는 전송 제어 신호에 의해 턴-온 되거나, 턴-오프 될 수 있다. 상기 전송 트랜지스터(TX)는 상기 포토 다이오드(PD)에서 생성된 전하를 상기 플로팅 디퓨전 영역 (FD)으로 이동시킬 수 있다. 상기 플로팅 디퓨전 영역(FD)은 상기 포토 다이오드(PD)에서 생성된 전하를 저장할 수 있다. 상기 플로팅 디퓨전 영역(FD)에 축적된 전하의 양에 따라 상기 구동 트랜지스터(DX)가 출력하는 전압 이 달라질 수 있다. 상기 리셋 트랜지스터(RX)는 상기 플로팅 디퓨전 영역(FD)에 축적된 전하를 제거하여 상기 플로팅 디퓨전 영역 (FD)의 전압을 리셋시킬 수 있다. 상기 리셋 트랜지스터(RX)의 드레인 전극은 상기 플로팅 디퓨전 영역(FD)과 연결되며 소스 전극은 전원 전압(VDD)에 연결될 수 있다. 상기 리셋 트랜지스터(RX)가 턴 온되면, 상기 리셋 트 랜지스터(RX)의 소스 전극과 연결된 상기 전원 전압(VDD)이 상기 플로팅 디퓨전 영역(FD)에 인가되며, 상기 리 셋 트랜지스터(RX)가 상기 플로팅 디퓨전 영역(FD)에 축적된 전하가 제거될 수 있다. 상기 구동 트랜지스터(DX)는 소스 팔로워 버퍼 증폭기(source follower buffer amplifier)로 동작할 수 있다. 상기 구동 트랜지스터(DX)는 상기 플로팅 디퓨전 영역(FD)의 전압 변화를 증폭하고, 이를 칼럼 라인들(COL1, COL2) 중 하나로 출력할 수 있다. 상기 선택 트랜지스터(SX)는 행 단위로 읽어낼 상기 픽셀들(PX)을 선택할 수 있다. 상기 선택 트랜지스터(SX)가 턴 온될 때, 상기 구동 트랜지스터(DX)의 전압이 칼럼 라인들(COL1, COL2) 중 하나로 출력될 수 있다. 일례로, 상기 선택 트랜지스터(SX)가 턴 온될 때, 상기 칼럼 라인들(COL1, COL2)을통해 리셋 전압 또는 픽셀 전압이 출력될 수 있다. 각각의 상기 복수의 픽셀들(PX)은 접지 전압을 입력 받을 수 있는 접지 영역(GND)을 더 포함할 수 있다. 따라서, 각각의 상기 복수의 픽셀들(PX)은 상기 접지 영역(GND), 상기 포토 다이오드(PD), 상기 전송 트랜지스 터(TX), 상기 리셋 트랜지스터(RX), 상기 선택 트랜지스터(SX), 및 상기 구동 트랜지스터(DX)를 포함할 수 있다. 각각의 상기 복수의 픽셀들(PX)에서, 상기 접지 영역(GND), 상기 포토 다이오드(PD), 및 상기 전송 게이트(TG) 를 포함하는 상기 전송 트랜지스터(TX)는 도 2에서의 상기 상부 칩(CH_U)의 상기 제1 픽셀 영역(PA1) 내에 배치 될 수 있고, 상기 리셋 트랜지스터(RX), 상기 선택 트랜지스터(SX), 및 상기 구동 트랜지스터(DX)는 도 2에서의 상기 상부 칩(CH_U)의 상기 제2 픽셀 영역(PA2) 내에 배치될 수 있다. 다음으로, 도 3b를 참조하여, 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 회로의 다른 예를 설명하기로 한다. 도 3b는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 회로의 다른 예를 간략하게 도시한 도면이다. 도 1 및 도 2와 함께, 도 3b를 참조하여, 서로 인접한 둘 이상의 픽셀들이, 픽셀 회로에 포함되는 트랜지스터들 중 적어도 일부를 공유할 수 있다. 예를 들어, 서로 인접한 네 개의 픽셀들은 리셋 트랜지스터(RX), 구동 트랜 지스터들(DX1, DX2) 및 선택 트랜지스터(SX)를 공유할 수 있다. 각각의 서로 인접한 네 개의 픽셀들은 포토 다이오드(PD1-PD4), 접지 영역(GND), 전송 게이트(TG1-TG4)를 갖는 전송 트랜지스터(TX1-TX4), 및 플로팅 디퓨전 영역(FD1-FD4)을 포함할 수 있다. 일 예에서, 상기 네 개의 픽셀들 중 첫 번째 픽셀이 배치되는 제1 영역(PA1a)은 접지 영역(GND), 제1 포토 다이 오드(PD1), 제1 플로팅 디퓨전 영역(FD1), 및 제1 전송 게이트(TG1)을 갖는 제1 전송 트랜지스터(TX1)를 포함할 수 있다. 제1 영역(PA1a)에서, 상기 제1 포토 다이오드(PD1)는 상기 제1 전송 트랜지스터(TX1)을 통해, 상기 제 1 플로팅 디퓨전 영역(FD1)에 연결될 수 있다. 이와 마찬가지로, 상기 네 개의 픽셀들 중 두 번째 내지 네 번째 픽셀들이 배치되는 제2 내지 제4 영역들(PA1b-PA1d)의 제2 내지 제4 포토 다이오드들(PD2-PD4)은, 제2 내지 제4 전송 게이트들(TG2-TG4)를 각각 포함하는 제2 내지 제4 전송 트랜지스터들(TX2-TX4)을 통해, 제2 내지 제4 플로 팅 디퓨전 영역(FD2-FD4)에 연결될 수 있다. 서로 인접한 네 개의 픽셀들에서, 상기 제1 내지 제4 플로팅 디퓨전 영역들(FD1-FD4)은 배선 등으로 서로 연결 하여, 하나의 플로팅 디퓨전 영역(FD)으로 동작할 수 있으며, 이와 같은 상기 제1 내지 제4 플로팅 디퓨전 영역 들(FD1-FD4)을 서로 연결한 상기 하나의 플로팅 디퓨전 영역(FD)에 상기 제1 내지 제4 전송 트랜지스터들(TX1- TX4)을 공통으로 연결할 수 있다. 상기 픽셀 회로는 상기 리셋 트랜지스터(RX), 상기 제1 및 제2 구동 트랜지스터들(DX1, DX2), 및 상기 선택 트 랜지스터(SX)를 포함할 수 있다. 상기 리셋 트랜지스터(RX)는 리셋 제어 신호(RG)에 의해 제어되며, 상기 선택 트랜지스터(SX)는 선택 제어 신호(SEL)에 의해 제어될 수 있다. 예를 들어, 네 개의 픽셀들(PX) 각각은 상기 전 송 트랜지스터(TX)외에 하나의 트랜지스터를 더 포함할 수 있다. 네 개의 픽셀들에 포함되는 네 개의 트랜지스 터들 중에서 두 개는 서로 병렬로 연결되어 상기 제1 및 제2 구동 트랜지스터들(DX1, DX2)을 제공하고, 남은 두 개의 트랜지스터들 중 하나는 상기 선택 트랜지스터(SX)로 제공되며, 나머지 하나는 상기 리셋 트랜지스터(RX) 를 제공하도록 구성될 수 있다. 도 3b를 참조하여 설명한 상기 픽셀 회로는 하나의 실시 예일 뿐이며, 반드시 이와 같은 형태로 한정되는 것은 아니다. 예를 들어, 네 개의 트랜지스터들 중 하나를 구동 트랜지스터로 할당하고, 하나를 선택 트랜지스터로 할당할 수 있다. 또한, 나머지 두 개를 서로 직렬로 연결하여 제1 및 제2 리셋 트랜지스터들로 할당함으로써, 픽셀의 변환 이득을 조절할 수 있는 이미지 센서를 구현할 수 있다. 또는, 상기 픽셀들(PX) 각각에 포함되는 트 랜지스터의 개수에 따라 픽셀 회로가 달라질 수 있다. 다음으로, 도 1, 도 2, 및 도 3a와 함께, 도 4를 참조하여, 상기 상부 칩(CH_U)의 상기 제1 픽셀 영역(PA1) 내 의 1개의 픽셀(PX)을 설명하기로 한다. 도 4는 상기 상부 칩(CH_U)의 상기 제1 픽셀 영역(PA1) 내의 1개의 픽셀 (PX)을 개략적으로 나타낸 탑 뷰이다. 도 1, 도 2, 도 3a와 함께, 도 4를 참조하면, 상기 이미지 센서는 탑 뷰에서, 1개의 상기 픽셀(PX)을 둘러싸 는 픽셀 분리 영역(PI)을 더 포함할 수 있다. 상기 픽셀(PX)은 플로팅 디퓨전 영역(FD), 접지 영역(GND), 및 전 송 게이트(TG)를 포함할 수 있다. 상기 이미지 센서는 상기 플로팅 디퓨전 영역(FD)과 상기 접지 영역(GND) 사이의 소자분리 영역(STI)을 더 포함할 수 있다. 상기 이미지 센서는 상기 플로팅 디퓨전 영역(FD)과 전기적으로 연결되는 플로팅 디퓨전 컨택(FD_C), 및 상 기 접지 영역(GND)을 접지하기 위한 접지 컨택(GND_C), 상기 전송 게이트(TG)와 전기적으로 연결되는 전송 게이 트 컨택(TG_)을 더 포함할 수 있다. 다음으로, 도 1, 도 2, 및 도 3b와 함께, 도 5 및 도 6을 참조하여, 상기 상부 칩(CH_U)의 상기 제1 픽셀 영역 (PA1) 내에 배치되는 복수의 픽셀들(PX)을 설명하기로 한다. 도 5는 상기 상부 칩(CH_U)의 상기 제1 픽셀 영역 (PA1) 내에 배치되는 복수의 픽셀들(PX)을 개략적으로 나타낸 탑 뷰이고, 도 6은 도 5의 I-I'선, II-II'선 및 III-III'선을 따라 취해진 영역들을 나타낸 단면도이다. 도 1, 도 2, 및 도 3b와 함께, 도 5 및 도 6을 참조하면, 상기 이미지 센서에서, 상기 상부 칩(CH_U)은, 탑 뷰에서, 복수의 픽셀들(PX)을 각각 둘러싸는 픽셀 분리 영역(PI)을 더 포함할 수 있다. 각각의 상기 복수의 픽 셀들(PX)은 상기 플로팅 디퓨전 영역(FD), 상기 접지 영역(GND), 및 상기 전송 게이트(TG)를 포함할 수 있다. 상기 상부 칩(CH_U)은 서로 대향하는 제1 면(103S1) 및 제2 면(103S2)을 갖는 상부 반도체 기판을 더 포함 할 수 있다. 상기 상부 반도체 기판은 단결정 실리콘 기판일 수 있지만, 실시예는 이에 한정하지 않는다. 예를 들어, 상기 상부 반도체 기판은 화합물 반도체 물질을 포함하는 반도체 기판일 수 있다. 상기 포토 다이오드들(PD)은 상기 상부 반도체 기판 내에 배치될 수 있다. 상기 픽셀 분리 영역(PI)은 상기 상부 반도체 기판 내에 배치될 수 있으며, 상기 포토 다이오드들(PD) 사 이에 배치될 수 있다. 상기 픽셀 분리 영역(PI)은 격자 모양으로 배치될 수 있다. 일 예에서, 상기 복수의 픽셀들(PX)은 도 3b에서 설명한 상기 제1 내지 제4 픽셀들(PX1-PX4)을 포함할 수 있다. 예를 들어, 도 3b에서 설명한 것과 같이, 상기 제1 픽셀(PX1)은 상기 접지 영역(GND), 상기 제1 포토 다이오드 (PD1), 상기 제1 플로팅 디퓨전 영역(FD1), 및 상기 제1 전송 게이트(TG1)를 포함할 수 있고, 상기 제2 픽셀 (PX2)은 상기 접지 영역(GND), 상기 제2 포토 다이오드(PD2), 상기 제2 플로팅 디퓨전 영역(FD2), 및 상기 제2 전송 게이트(TG2)를 포함할 수 있고, 상기 제3 픽셀(PX3)은 상기 접지 영역(GND), 상기 제3 포토 다이오드 (PD3), 상기 제3 플로팅 디퓨전 영역(FD3), 및 상기 제3 전송 게이트(TG3)를 포함할 수 있고, 상기 제4 픽셀 (PX4)은 상기 접지 영역(GND), 상기 제4 포토 다이오드(PD4), 상기 제4 플로팅 디퓨전 영역(FD4), 및 상기 제4 전송 게이트(TG4)를 포함할 수 있다. 상기 상부 칩(CH_U)은 상기 접지 영역들(GND), 상기 제1 내지 제4 포토 다이오드들(PD1-PD4), 상기 제1 내지 제 4 플로팅 디퓨전 영역(FD1-FD4), 및 상기 제4 전송 게이트들(TG1-TG4)을 포함할 수 있다. 상기 접지 영역(GND), 상기 제4 포토 다이오드(PD4) 및 상기 제4 플로팅 디퓨전 영역(FD4)은 상기 상부 반도체 기판 내에 배치될 수 있다. 상기 접지 영역들(GND) 및 상기 플로팅 디퓨전 영역들(FD)은 상기 상부 반도체 기판의 상기 제1 면(103S1)에 인접하고, 상기 포토 다이오드들(PD) 아래에 위치하는 상기 반도체 기판 내에 배치될 수 있다. 각각의 상기 전송 게이트들(TG)은 전송 게이트 전극(TGb) 및 상기 전송 게이트 전극(TGb)과 상기 상부 반도체 기판 사이의 게이트 유전체(TGa)를 포함할 수 있다. 각각의 상기 전송 게이트들(TG)은 상기 상부 반도체 기판의 상기 제1 면(103S1)으로부터 상기 제1 면 (103S1)에서 상기 제2 면(103S2)을 향하는 방향으로 연장될 수 있다. 상기 전송 게이트들(TG)은 상기 반도체 기 판의 상기 제1 면(103S1)으로부터 상기 제2 면(103S2)을 향하는 방향으로 리세스된 영역 내에 배치되는 적 어도 일부를 포함할 수 있다. 상기 상부 칩(CH_U)은 상기 상부 반도체 기판의 상기 제1 면(103s1)에 배치되는 소자분리 영역(STI)을 더 포함할 수 있다. 상기 소자분리 영역(STI)은 얕은 트렌치 아이솔레이션으로 형성될 수 있다. 예를 들어, 상기 소자분리 영역(STI)은 트렌치를 채우는 실리콘 산화물 등과 같은 절연성 물질로 형성될 수 있다. 상기 소자분리 영역(STI)은 각각의 상기 접지 영역들(GND) 및 상기 플로팅 디퓨전 영역들(FD)을 둘러싸도록 배 치될 수 있다. 상기 상부 칩(CH_U)은 상기 상부 반도체 기판의 상기 제2 면(103S2) 상에 배치되는 절연성 구조물(ARL), 상기 절연성 구조물(ARL) 상에 배치되는 컬러 필터들, 상기 절연성 구조물(ARL) 상에서 상기 컬러 필터들 사이에 배치되는 그리드 구조물, 및 상기 컬러 필터들 상에 배치되는 마이크로 렌즈들을 더 포함할 수 있다. 상기 절연성 구조물(ARL)은 실리콘으로 형성될 수 있는 상기 상부 반도체 기판의 상기 제2 면(103S2)에서 의 급격한 굴절율 변화에 의해 발생할 수 있는 빛의 반사를 방지할 수 있는 반사 방지 층을 포함할 수 있다. 상 기 마이크로 렌즈들은 입사하는 빛을 상기 포토 다이오드들(PD) 내로 집광시킬 수 있다. 상기 상부 칩(CH_U)은 상기 상부 반도체 기판의 상기 제1 면(103S1) 아래에 배치되는 상부 절연성 구조물 을 더 포함할 수 있다. 상기 이미지 센서는 상기 플로팅 디퓨전 영역들(FD)과 전기적으로 연결되는 플로팅 디퓨전 컨택들(FD_C), 상 기 접지 영역들(GND)을 접지하기 위한 접지 컨택들(GND_C), 및 상기 전송 게이트들(TG)과 전기적으로 연결되는 전송 게이트 컨택들(TG_C)을 더 포함할 수 있다. 상기 플로팅 디퓨전 컨택들(FD_C), 상기 접지 컨택들(GND_C), 상기 전송 게이트 컨택들(TG_C)은 상기 상부 절연성 구조물 내에 배치될 수 있고, 도전성 물질로 형성될 수 있다. 상기 이미지 센서는 상기 상부 절연 구조물 내에 매립되고 상기 상부 절연 구조물의 하부면과 공 면을 이루는 하부면들을 갖는 상부 접합 패드들, 및 상기 상부 절연 구조물 내에 배치되고 상기 상부 접합 패드들과 상기 컨택들(FD_C, GND_C, TG_C)을 전기적으로 연결하는 상부 배선 구조물을 더 포함 할 수 있다. 상기 상부 접합 패드들은 구리 등과 같은 금속 물질을 포함할 수 있다. 상기 제1 하부 칩(CH_L1)은 제1 하부 반도체 기판, 상기 제1 하부 반도체 기판 상에 배치되는 복수의 트랜지스터들(TR1, TR2, TR3, TR4), 상기 제1 하부 반도체 기판 상에서 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4)을 덮는 제1 하부 절연 구조물, 상기 제1 하부 절연 구조물 내에 매립되고 상기 제1 하부 절연 구조물의 상부면과 공면을 이루는 상부면들을 갖는 제1 하부 접합 패드들, 및 상기 제1 하 부 절연 구조물 내에 배치되고 상기 제1 하부 접합 패드들과 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4)을 전기적으로 연결하는 제1 하부 배선 구조물을 포함할 수 있다. 일 예에서, 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4)은 도 3b에서 설명한 상기 리셋 트랜지스터(RX), 상 기 구동 트랜지스터들(DX1, DX2) 및 상기 선택 트랜지스터(SX)를 구성할 수 있다. 도 3b에서 설명한 바와 같이, 상기 픽셀들(PX) 각각에 포함되는 트랜지스터의 개수는 증가할 수 있으므로, 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4)의 개수는 증가할 수 있다. 일 예에서, 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4) 중 적어도 하나는 상기 리셋 트랜지스터(RX)를 구성 할 수 있다. 예를 들어, 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4) 중 상기 제1 트랜지스터(TR1)가 상기 리셋 트랜지스터(RX)인 경우에, 상기 제1 트랜지스터(TR1)는 제1 소스/드레인(SD1), 제2 소스/드레인(SD2), 및 게이트(G1)를 포함할 수 있고, 상기 제2 소스/드레인(SD2)는 상기 제1 하부 배선 구조물, 상기 제1 하부 접합 패드, 상기 상부 접합 패드, 상기 상부 배선 구조물, 및 상기 플로팅 디퓨전 컨택(FD_C)을 통해서 상기 플로팅 디퓨전 영역(FD)과 전기적으로 연결될 수 있다. 상기 제2 소스/드레인(SD2)는 상기 플로팅 디퓨전 영역(FD)과 전기적으로 연결될 수 있고, 상기 플로팅 디퓨전 영역(FD)과 수직하게 중첩할 수 있다. 상기 제2 소스/드레인(SD2)과 상기 플로팅 디퓨전 영역(FD) 사이에, 서로 접합되는 상기 제1 하부 접합 패드 및 상기 상부 접합 패드가 배치될 수 있다. 서로 접합되는 상기 제1 하부 접합 패드 및 상기 상부 접합 패드는 상기 플로팅 디퓨전 영역(FD)과 수직하게 중첩할 수 있다. 따라서, 상기 제2 소스/드레 인(SD2)와 상기 플로팅 디퓨전 영역(FD) 사이의 신호 전송 경로를 최소화할 수 있기 때문에, 상기 이미지 센서 의 성능을 개선할 수 있다. 일 예에서, 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4) 중 서로 인접하는 한 쌍의 트랜지스터들은 하나의 소스/드레인 영역을 공유할 수 있다. 예를 들어, 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4) 중 한 쌍의 제 1 및 제2 트랜지스터들(TR1, TR2)은 하나의 소스/드레인(SD1)을 공유할 수 있다. 따라서, 상기 제1 트랜지스터(TR1)는 게이트(G1), 상기 게이트(G1)의 일 측의 공유 소스/드레인(SD1), 상기 게이트(G1)의 타 측의 소스/드레 인(SD2)을 포함할 수 있고, 상기 제2 트랜지스터(TR2)는 게이트(G2), 상기 게이트(G2)의 일 측의 공유 소스/드 레인(SD1), 상기 게이트(G2)의 타 측의 소스/드레인(SD3)을 포함할 수 있다. 다른 예에서, 상기 제1 및 제2 트랜지스터들(TR1, TR2)은 하나의 소스/드레인(SD1)을 공유하지 않고, 각각 소스 /드레인을 포함할 수도 있다. 각각의 상기 제3 및 제4 트랜지스터들(TR3, TR4)은 게이트들(G) 및 소스/드레인들(S/D)을 포함할 수 있다. 실시 예에서, 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4) 각각의 적어도 어느 한 측에 더미 구조물(DT)이 배치될 수 있다. 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4) 중에서, 인접하는 다른 구성요소와 전기적으로 분리해야 하는 소스/드레인 옆에 상기 더미 구조물(DT)을 배치할 수 있다. 상기 더미 구조물(DT)은 트렌치 소자 분리 층, 더미 게이트를 포함하는 더미 구조물, 및 더미 분리 구조물 중 어느 하나일 수 있다. 일 예에서, 상기 이미지 센서의 성능을 개선할 수 있도록 신호 전달 경로를 최소화하기 위해서, 상기 제2 소 스/드레인(SD2), 상기 제1 하부 배선 구조물, 상기 제1 하부 접합 패드, 상기 상부 접합 패드, 상기 상부 배선 구조물, 상기 플로팅 디퓨전 컨택(FD_C), 및 상기 플로팅 디퓨전 영역(FD)은 수직하게 정 렬될 수 있다. 상기 제1 하부 접합 패드들은 상기 상부 접합 패드들과 동일한 물질, 예를 들어 구리 물질을 포함할 수 있다. 상기 제1 하부 접합 패드들은 상기 상부 접합 패드들과 접촉하면서 접합될 수 있다. 상기 제1 하부 절연 구조물의 상부면과 상기 상부 절연 구조물의 하부면은 서로 접촉하면서 접합될 수 있 다. 따라서, 상기 상부 칩(CH_U)과 상기 제1 하부 칩(CH_L1) 사이의 접합 면(B1)은 상기 제1 하부 접합 패드들 과 상기 상부 접합 패드들 사이의 접합 면들, 및 상기 제1 하부 절연 구조물과 상기 상부 절연 구조물의 접합면 일 수 있다. 상기 제1 하부 칩(CH_L1)은 상기 제1 하부 반도체 기판 내의 소자분리 영역, 상기 제1 하부 반도체 기판 아래의 하부 보호 절연 층, 상기 하부 보호 절연 층 내에서 상기 하부 보호 절연 층 의 하부면과 공면을 이루는 하부면을 갖는 제2 하부 접합 패드, 상기 하부 보호 절연 층 내에 배치되 고 상기 제2 하부 접합 패드와 접촉하는 하부 재배선, 상기 제1 하부 반도체 기판 및 상기 소자 분리 영역을 관통하고, 상기 제1 하부 배선 구조물과 상기 하부 재배선을 전기적으로 연결하는 관통 전극 구조물을 더 포함할 수 있다. 상기 관통 전극 구조물은 도전성 물질로 형성될 수 있는 관통 전극 및 절연성 물질로 형성될 수 있고 상기 관통 전극의 측면을 둘러싸는 절연성 스페이서를 포함할 수 있다. 상기 관통 전극 구조물은 상기 픽셀 분리 영역(PI)과 수직하게 중첩할 수 있다. 상기 관통 전극 구조물 은 상기 픽셀 분리 영역(PI)의 교차 영역(PI_C)과 수직하게 중첩할 수 있다. 예를 들어, 상기 픽셀 분리 영역(PI)은, 탑 뷰에서, 제1 방향(X)으로 연장되는 제1 라인 부분들(PI_H1), 상기 제1 방향(X)과 수직한 제2 방 향(Y)으로 연장되는 제2 라인 부분들(PI_H2), 및 상기 제1 라인 부분들(PI_H1)과 상기 제2 라인 부분들(PI_H2) 이 교차하는 교차 영역들(PI_C)을 포함할 수 있다. 따라서, 상기 관통 전극 구조물은 상기 픽셀 분리 영역 (PI)의 교차 영역(PI_C)과 수직 방향(Z)에서 중첩할 수 있다. 상기 제2 하부 칩(CH_L2)은 제2 하부 반도체 기판, 상기 제2 하부 반도체 기판 상에 배치되는 복수의 하부 트랜지스터들(TR_L1, TR_L2), 상기 제2 하부 반도체 기판 상에서 상기 복수의 하부 트랜지스터들 (TR_L1, TR_L2)을 덮는 제1 하부 절연 구조물, 상기 제2 하부 절연 구조물 내에 매립되고 상기 제2 하부 절연 구조물의 상부면과 공면을 이루는 상부면들을 갖는 제3 하부 접합 패드들, 및 상기 제2 하 부 절연 구조물 내에 배치되고 상기 제3 하부 접합 패드들과 상기 복수의 하부 트랜지스터들(TR_L1, TR_L2)을 전기적으로 연결하는 제2 하부 배선 구조물을 포함할 수 있다. 상기 제3 하부 접합 패드들은 상기 제2 하부 접합 패드들과 동일한 물질, 예를 들어 구리 물질을 포 함할 수 있다. 상기 제3 하부 접합 패드들은 상기 제2 하부 접합 패드들과 접촉하면서 접합될 수 있 다. 상기 제2 하부 절연 구조물의 상부면과 상기 하부 보호 절연 층의 하부면은 서로 접촉하면서 접 합될 수 있다. 따라서, 상기 제2 하부 칩(CH_L2)과 상기 제1 하부 칩(CH_L1) 사이의 접합 면(B2)은 상기 제3 하 부 접합 패드들과 상기 제2 하부 접합 패드들 사이의 접합면들, 및 상기 제2 하부 절연 구조물과 상기 하부 보호 절연 층 사이의 접합면일 수 있다. 상기 복수의 하부 트랜지스터들(TR_L1, TR_L2)은 게이트(GL1) 및 소스/드레인(SD1)을 포함하는 제1 하부 트랜지 스터(TR_L1), 및 게이트(GL2) 및 소스/드레인(SD2)을 포함하는 제2 하부 트랜지스터(TR_L2)를 포함할 수 있다. 상기 복수의 하부 트랜지스터들(TR_L1, TR_L2)은 도 1에서 설명한 상기 로직 회로를 구성하는 트랜지스터들 일 수 있다. 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4) 및 상기 복수의 하부 트랜지스터들(TR_L1, TR_L2)은 3차원 구조 의 채널을 포함하는 3차원 트랜지스터로 형성될 수 있다. 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4) 및 상기 복수의 하부 트랜지스터들(TR_L1, TR_L2)은 제1 채널 구조를 포함하는 제1의 3차원 트랜지스터(도 7-9의 TR_A)와, 상기 제1 채널 구조와 다른 제2 채널 구조를 포함 하는 제2의 3차원 트랜지스터(도 7-9의 TR_B)로 구성될 수 있다. 일 예에서, 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4)은 상기 제1의 3차원 트랜지스터(도 7-9의 TR_A)와, 상기 제2의 3차원 트랜지스터(도 7-9의 TR_B)로 구성될 수 있고, 상기 복수의 하부 트랜지스터들(TR_L1, TR_L 2)은 상기 제1의 3차원 트랜지스터(도 7-9의 TR_A)와, 상기 제2의 3차원 트랜지스터(도 7-9의 TR_B)로 구성될 수 있다. 다른 예에서, 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4)은 상기 제1의 3차원 트랜지스터(도 7-9의 TR_A)로 구성될 수 있다. 일 예에서, 상기 복수의 트랜지스터들(TR1, TR2, TR3, TR4) 중에서, 상기 제1 및 제2 구동 트랜지스터들(DX1, DX2)일 수 있는 트랜지스터들은 상기 제1의 3차원 트랜지스터(도 7-9의 TR_A)로 구성될 수 있고, 상기 리셋 트 랜지스터(RX) 및 상기 선택 트랜지스터(SX)일 수 있는 트랜지스터들은 상기 제2의 3차원 트랜지스터(도 7-9의 TR_B)로 구성될 수 있다. 이하에서, 도 7, 도 8 및 도 9를 참조하여, 상기 제1 채널 구조를 포함하는 상기 제1의 3차원 트랜지스터(도 7- 9의 TR_A)와, 상기 제2 채널 구조를 포함하는 상기 제2의 3차원 트랜지스터(도 7-9의 TR_B)의 예시적인 예를 설 명하기로 한다. 도 7은 상기 제1 채널 구조를 포함하는 상기 제1의 3차원 트랜지스터(도 7-9의 TR_A)와, 상기 제2 채널 구조를 포함하는 상기 제2의 3차원 트랜지스터(도 7-9의 TR_B)의 예시적인 예를 개략적으로 나타낸 탑 뷰이고, 도 8은 도 7의 IVa-IVa'선, 및 Va-Va'선을 따라 취해진 영역들을 개략적으로 나타낸 단면도이고, 도 9 는 도 7의 IVb-IVb'선, 및 Vb-Vb'선을 따라 취해진 영역들을 개략적으로 나타낸 단면도이다. 우선, 도 7 및 도 8를 참조하면, 반도체 기판(403a) 상에서 소자분리 영역(406a)에 의해 한정되고, 제1 방향 (D1)으로 연장되는 제1 활성 핀(409a)이 배치될 수 있다. 상기 제1의 3차원 트랜지스터(TR_A)는 상기 제1 활성 핀(409a) 상에서 서로 이격되는 제1 소스/드레인들(SD_A), 상기 제1 활성 핀(409a) 상에서 수직 방향(Z)으로 서 로 이격되면서 적층되고 상기 제1 소스/드레인들(SD_A) 사이에 배치되는 복수의 채널 층들(CH_A), 상기 활성 핀 (409a) 상에서 상기 제1 방향(D1)과 수직한 제2 방향(D2)으로 상기 활성 핀(409a)을 가로지르며, 상기 복수의 채널 층들(CH_A)을 각각 둘러싸는 제1 게이트(G_A)를 포함할 수 있다. 상기 복수의 채널 층들(CH_A)은 실리콘 등과 같은 반도체 물질로 형성될 수 있다. 상기 제1 게이트(G_A)는 제1 게이트 유전체(GI_A) 및 상기 제1 게이트 유전체(GI_A) 상의 제1 게이트 전극 (GE_A)을 포함할 수 있다. 상기 제1 게이트 유전체(GI_A)는 상기 복수의 채널 층들(CH_A), 및 상기 제1 활성 핀(409a)과 접촉하는 부분들 을 포함할 수 있다. 상기 제1 게이트 전극(GE_A)은 상기 제1 게이트 유전체(GI_A)와 함께, 상기 복수의 채널 층들(CH_A) 사이를 채 우고, 상기 복수의 채널 층들(CH_A)과 상기 제1 활성 핀(409a) 사이를 채울 수 있다. 상기 제1 게이트 유전체(GI_A)는 상기 복수의 채널 층들(CH_A) 중 최상위 채널 층 보다 높은 레벨에서, 상기 제 1 게이트 전극(GE_A)의 하부면 및 측면을 덮을 수 있다. 상기 제1의 3차원 트랜지스터(TR_A)는 게이트-올-어라운드(Gate-All-Around)형 전계 효과 트랜지스터인 MBCFETTM(Multi Bridge Channel FET) 구조의 트랜지스터일 수 있다. 상기 제1 게이트(G_A) 상에 절연성의 게이트 캐핑 층(GC_A)이 배치될 수 있고, 상기 제1 게이트(G_A) 및 상기 게이트 캐핑 층(GC_A)의 양 측면들 상에 절연성의 게이트 스페이서들(GS_A)이 배치될 수 있다. 상기 제1 게이트(G_A) 양 옆에서, 상기 제1 소스/드레인들(SD_A)과 인접하는 더미 구조물들(D_A)이 배치될 수 있다. 상기 더미 구조물들(D_A) 사이에, 상기 제1의 3차원 트랜지스터(TR_A)가 배치될 수 있다. 상기 더미 구조 물들(D_A)은 다양한 형태, 예를 들어 더미 게이트 또는 더미 분리 구조물과 같은 형태로 배치될 수 있다. 다음으로, 도 7 및 도 9를 참조하면, 반도체 기판(403b) 상에서 소자분리 영역(406b)에 의해 한정되고, 제1 방 향(D1)으로 연장되는 제2 활성 핀(409b)이 배치될 수 있다. 상기 제2의 3차원 트랜지스터(TR_B)는 상기 제2 활 성 핀(409b) 상에서 서로 이격되는 제2 소스/드레인들(SD_B), 상기 제2 활성 핀(409b) 상에서 수직 방향(Z)으로 교대로 반복적으로 적층되는 제1 반도체 층들(S_1) 및 제2 반도체 층들(S_2)을 포함하고 상기 제2 소스/드레인 들(SD_B) 사이에 배치되는 채널 구조물(CH_B), 상기 제2 활성 핀(409b) 상에서 상기 제2 방향(D2)으로 상기 제2 활성 핀(409b)을 가로지르며, 상기 채널 구조물(CH_B)의 상부면 및 측면을 덮는 제2 게이트(G_B)를 포함할 수 있다. 상기 채널 구조물(CH_B)에서, 상기 제1 반도체 층들(S_1)은 제1 물질로 형성될 수 있고, 상기 제2 반도체 층들 (S_2)은 상기 제1 물질과 다른 제2 물질로 형성될 수 있다. 예를 들어, 상기 제1 반도체 층들(S_1)은 실리콘 층 들일 수 있고, 상기 제2 반도체 층들(S_2)은 실리콘-저마늄 층들일 수 있다. 상기 제2 게이트(G_B)는 제2 게이트 유전체(GI_B) 및 상기 제2 게이트 유전체(GI_B) 상의 제2 게이트 전극 (GE_B)을 포함할 수 있다. 상기 제2의 3차원 트랜지스터(TR_B)는 상기 제2 게이트(G_B)와 상기 채널 구조물(CH_B) 사이의 버퍼 층(PL)을 더 포함할 수 있다. 상기 버퍼 층(PL)은 상기 채널 구조물(CH_B)로부터 에피택시얼 성장한 반도체 층으로 형성 될 수 있다. 상기 제2 게이트(G_B) 상에 절연성의 게이트 캐핑 층(GC_B)이 배치될 수 있고, 상기 제2 게이트(G_B) 및 상기 게이트 캐핑 층(GC_B)의 양 측면들 상에 절연성의 게이트 스페이서들(GS_B)이 배치될 수 있다. 상기 제2 게이트(G_B) 양 옆에서, 상기 제2 소스/드레인들(SD_B)과 인접하는 더미 구조물들(D_B)이 배치될 수 있다. 상기 더미 구조물들(D_B) 사이에, 상기 제2의 3차원 트랜지스터(TR_B)가 배치될 수 있다. 상기 더미 구조 물들(D_B)은 다양한 형태, 예를 들어 더미 게이트 또는 더미 분리 구조물과 같은 형태로 배치될 수 있다. 상술한 실시예들에 따르면, 수직하게 접합된 상기 상부 칩(CH_U) 및 상기 제1 하부 칩(CH_L1) 내에, 상기 이미 지 센서의 픽셀 회로를 구성하는 소자들(elements)을 나누어 배치함으로써, 상기 픽셀 어레이에 포함되 는 픽셀들(PX) 각각의 크기를 감소시키고, 동일한 면적의 픽셀 어레이 내에 보다 많은 픽셀들(PX)을 배치할 수 있다. 따라서, 고해상도의 이미지를 생성할 수 있는 이미지 센서를 제공할 수 있다. 또한, 픽셀 회로를 구성하는 소자들(elements) 중 일부 트랜지스터는 게이트 올 어라운드 게이트 구조의 고성능 트랜지스터, 예를 들어 상기 제1의 3차원 트랜지스터(TR_A)로 형성할 수 있다. 또한, 상기 로직 회로를 구성하는 트랜지스터들을 상기 제1의 3차원 트랜지스터(TR_A) 및 상기 제2의 3차원 트랜지스터(TR_B)로 구성함으로써, 상기 이미지 센서의 성능을 향상시킬 수 있다. 또한, 상기 상부 칩(CH_U), 상기 제1 하부 칩(CH_L1) 및 상기 제2 하부 칩(CH_L2)을 금속간 접합을 이용하여 접 합시킴으로써, 수직 두께를 최소화할 수 있고, 신호 전송 경로를 최소화할 수 있다. 따라서, 상기 이미지 센서 의 성능을 향상시킬 수 있다. 이하에서, 상기 이미지 센서의 다양한 변형 예들에 대하여 설명하기로 한다. 이하에서 설명하는 상기 이미지 센서의 다양한 변형 예들은 변형되는 구성요소 또는 대체되는 구성요소를 중심으로 설명하기로 한다. 우선, 도 10 및 도 11을 각각 참조하여, 상기 이미지 센서의 변형 예를 설명하기로 한다. 도 10은 본 발명의 일 실 시예에 따른 이미지 센서의 변형 예를 나타낸 개략적인 사시도이고, 도 11은 본 발명의 일 실시예에 따른 이미지 센서의 다른 변형 예를 나타낸 개략적인 사시도이다. 변형 예에서, 도 10을 참조하면, 이미지 센서(1')는 차례로 적층되면서 본딩된 하부 칩(CH_L') 및 상부 칩 (CH_U')을 포함할 수 있다. 상기 상부 칩(CH_U')은 도 1에서 설명한 상기 픽셀 어레이를 포함할 수 있고, 상기 하부 칩(CH_L')은 도 1에서 설명한 상기 로직 회로를 포함할 수 있다. 상기 상부 칩(CH_U')은 상기 픽 셀 어레이를 구성하는 각각의 상기 픽셀들(도 1의 PX)의 구성요소들(elements)을 포함할 수 있다. 예를 들 어, 상기 상부 칩(CH_U')은 도 6에서 설명한 상기 상부 칩(도 6의 CH_U)의 모든 구성요소들과 함께, 도 3b에서 설명한 상기 리셋 트랜지스터(RX), 상기 구동 트랜지스터들(DX1, DX2) 및 상기 선택 트랜지스터(SX)를 포함할 수 있다. 일 예에서, 상기 리셋 트랜지스터(RX), 상기 구동 트랜지스터들(DX1, DX2) 및 상기 선택 트랜지스터(SX)은 도 7 내지 도 9에서 설명한 상기 제1의 3차원 트랜지스터(도 7-9의 TR_A)로 구성될 수 있다. 다른 예에서, 상기 리셋 트랜지스터(RX), 상기 구동 트랜지스터들(DX1, DX2) 및 상기 선택 트랜지스터(SX)은 도 7 내지 도 9에서 설명한 상기 제1의 3차원 트랜지스터(도 7-9의 TR_A)와 상기 제2의 3차원 트랜지스터(도 7-9의 TR_B)로 구성될 수 있다. 예를 들어, 상기 구동 트랜지스터들(DX1, DX2)은 도 7 내지 도 9에서 설명한 상기 제1 의 3차원 트랜지스터(도 7-9의 TR_A)로 구성될 수 있고, 상기 리셋 트랜지스터(RX), 및 상기 선택 트랜지스터 (SX)은 도 7 내지 도 9에서 설명한 상기 제2의 3차원 트랜지스터(도 7-9의 TR_B)로 구성될 수 있다. 변형 예에서, 도 11을 참조하면, 이미지 센서(1\")는 도 3에서와 같은 상기 상부 칩(CH_U), 상기 제1 하부 칩 (CH_L1) 및 상기 제2 하부 칩(CH_L2)을 포함할 수 있다. 상기 이미지 센서(1\")는 상기 제2 하부 칩(CH_L2) 아래 에 배치되는 제3 하부 칩(CH_L3)을 더 포함할 수 있다. 상기 제3 하부 칩(CH_L3)은 로직 회로(LOGIC) 및 메모리 (MEMORY)를 포함할 수 있다. 상기 제3 하부 칩(CH_L3)에서, 상기 로직 회로(LOGIC)는 인공지능(AI)을 위한 회로 를 포함할 수 있다. 상기 제3 하부 칩(CH_L3)에서, 상기 메모리(MEMORY)는 정보를 저장할 수 있는 휘발성 메모 리 및/또는 정보를 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 상기 제3 하부 칩(CH_L3)에서, 상기 로직 회로(LOGIC) 및 상기 메모리(MEMORY)에서 이용되는 트랜지스터들은 도 7 내지 도 9에서 설명한 상기 제1의 3차원 트랜지스터(도 7-9의 TR_A) 및 상기 제2의 3차원 트랜지스터(도 7- 9의 TR_B) 중 적어도 하나를 이용하여 구성될 수 있다. 도 12를 참조하여, 상기 이미지 센서의 변형 예를 설명하기로 한다. 도 12는 도 6의 I-I'선, II-II'선 및 III-III'선을 따라 취해진 영역들에 각각 대응할 수 있는 영역들을 개략적으로 나타낸 단면도이다. 도 12를 참조하면, 이미지 센서(1a)는 도 5 및 도 6에서 설명한 상기 접지 영역(GND), 상기 플로팅 디퓨전 영역 (FD) 및 상기 전송 게이트(TG)가 각각 변형된 접지 영역(GND'), 플로팅 디퓨전 영역(FD') 및 전송 게이트(TG') 를 포함할 수 있다. 상기 이미지 센서(1a)는 상기 상부 반도체 기판의 상기 제1 면(103S1) 아래에 배치되는 절연 층(ILD)를 포 함할 수 있다. 상기 접지 영역(GND')은 상기 상부 반도체 기판의 상기 제1 면(103S1)으로부터 상기 제1 하부 칩(CH_L1)을 향하는 방향으로 돌출되는 기둥 모양일 수 있다. 기둥 모양의 상기 접지 영역(GND')은 상기 절연 층(ILD)을 관 통할 수 있다. 상기 플로팅 디퓨전 영역(FD')의 적어도 일부는 상기 상부 반도체 기판의 상기 제1 면(103S1)으로부터 상 기 제1 하부 칩(CH_L1)을 향하는 방향으로 돌출되는 기둥 모양일 수 있다. 기둥 모양의 상기 플로팅 디퓨전 영 역(FD')의 적어도 일부는 상기 절연 층(ILD)을 관통할 수 있다. 상기 전송 게이트(TG')는 상기 절연 층(ILD) 아래에서, 기둥 모양의 상기 플로팅 디퓨전 영역(FD'), 즉 기둥 부 분의 측면을 덮을 수 있다. 상기 전송 게이트(TG')는 전송 게이트 전극(TGb) 및 상기 전송 게이트 전극(TGb) 과 상기 플로팅 디퓨전 영역(FD') 사이의 게이트 유전체(TGa)를 포함할 수 있다. 도 13 및 도 14를 참조하여, 상기 이미지 센서의 변형 예를 설명하기로 한다. 도 13은 이미지 센서의 변형 예에서, 어느 하나의 픽셀을 개략적으로 나타낸 탑 뷰이고, 도 14는 도 13의 Ia-Ia'선, IIa-IIa'선 및 IIIa- IIIa'선을 따라 취해진 영역들에 각각 대응할 수 있는 영역들을 개략적으로 나타낸 단면도이다. 도 13 및 도 14를 참조하면, 도 3에서와 같은 상기 상부 칩(CH_U), 상기 제1 하부 칩(CH_L1) 및 상기 제2 하부 칩(CH_L2)을 포함하는 이미지 센서에서, 상기 상부 칩(CH_U)은 적어도 하나의 상부 트랜지스터(TR')를 포함 할 수 있다. 따라서, 상기 적어도 하나의 상부 트랜지스터(TR')를 포함하는 상기 상부 칩(CH_U)을 포함하는 이 미지 센서(1b)를 제공할 수 있다. 상기 상부 칩(CH_U)에서, 상기 적어도 하나의 상부 트랜지스터(TR')는 도 3a에서 설명한 상기 리셋 트랜지스터 (RX), 상기 선택 트랜지스터(SX), 및 상기 구동 트랜지스터(DX) 중 적어도 하나, 또는 도 3b에서 설명한 상기 리셋 트랜지스터(RX), 상기 제1 및 제2 구동 트랜지스터들(DX1, DX2), 및 상기 선택 트랜지스터(SX) 중 적어도 하나를 포함할 수 있다. 상기 적어도 하나의 상부 트랜지스터(TR')는 상부 게이트(G'), 및 상기 소스/드레인 (SD')을 포함할 수 있다. 상기 상부 게이트(G')는 상부 게이트 컨택(G_C)에 의해 상기 상부 배선 구조물과 전기적으로 연결될 수 있다. 상기 적어도 하나의 상부 트랜지스터(TR')는 도 7 내지 도 9에서 설명한 상기 제1의 3차원 트랜지스터(도 7-9의 TR_A) 및 상기 제2의 3차원 트랜지스터(도 7-9의 TR_B) 중 어느 하나, 예를 들어 상기 복수의 채널 층들(도 8의 CH_A)을 포함하는 상기 제1의 3차원 트랜지스터(도 7-9의 TR_A)로 구성될 수 있다. 따라서, 상기 적어도 하나의 상부 트랜지스터(TR')는 상기 복수의 채널 층들(도 8의 CH_A)과 실질적으로 동일한 복수의 채널 층들(CH_A')을 포함할 수 있다. 일 예에서, 상기 접지 영역(GND) 및 상기 플로팅 디퓨전 영역(FD)은 도 9에서 설명한 상기 제1 반도체 층들 (S_1) 및 상기 제2 반도체 층들(S_2)을 포함하는 상기 채널 구조물(CH_B)과 실질적으로 동일한 구조로 형성될 수 있다. 예를 들어, 상기 접지 영역(GND) 및 상기 플로팅 디퓨전 영역(FD)은 교대로 반복적으로 적층되는 제1 반도체 층들 및 제2 반도체 층들을 포함할 수 있다. 여기서, 상기 제1 반도체 층들은 제1 물질로 형성될 수 있 고, 상기 제2 반도체 층들은 상기 제1 물질과 다른 제2 물질로 형성될 수 있다. 예를 들어, 상기 제1 반도체 층 들은 실리콘 층들일 수 있고, 상기 제2 반도체 층들은 실리콘-저마늄 층들일 수 있다. 도 15를 참조하여, 상기 이미지 센서의 변형 예를 설명하기로 한다. 도 15는 앞에서 상술한 상기 이미지 센 서에서, 상기 상부 칩(CH_U)의 일부를 개략적으로 나타낸 단면도이다. 도 15를 참조하면, 이미지 센서(1c)는 앞에서 상술한 것과 같은 상기 절연성 구조물(ARL), 상기 그리드 구조물 및 상기 컬러 필터들을 포함할 수 있다. 상기 이미지 센서(1c)는 상기 그리드 구조물 및 상기 컬러 필터들 상에 배치되는 프리즘(prism) 구조 물을 더 포함할 수 있다. 상기 프리즘 구조물은 계면 물질(interface material, 135) 및 상기 계면 물질 내에 매립된 메타 패턴(137a, 137b)을 포함할 수 있다. 상기 프리즘 구조물(135, 137a, 137b)은 평면 렌즈일 수 있다. 이와 같은 상기 프리즘 구조물(135, 137a, 137b)은 도 6에서 설명한 상기 마이크로 렌즈(도 6의 130)을 대체할 수 있다. 도 16을 참조하여, 상기 이미지 센서의 변형 예를 설명하기로 한다. 도 16은 앞에서 상술한 상기 이미지 센 서에서, 상기 패드 영역(도 2의 PAD)의 단면 구조를 더 포함하는 단면도이다. 도 16을 참조하면, 이미지 센서(1d)는 상기 상부 칩(CH_U)의 상기 패드 영역(PAD) 내에 배치되는 상부 관통 전 극 구조물 및 상기 상부 관통 전극 구조물 상의 패드 패턴을 더 포함할 수 있다. 상기 상부 관 통 전극 구조물은 상기 절연성 구조물(ARL), 상기 상부 반도체 기판을 관통하며 상기 상부 배선 구조 물과 접촉할 수 있다. 상기 관통 전극 구조물은 관통 전극(180b) 및 상기 관통 전극(180b)의 측면을 덮는 절연성 스페이서(180a)를 포함할 수 있다. 상기 패드 패턴은, 상기 상부 관통 전극 구조물, 상기 상부 배선 구조물, 상기 상부 접합 패드 및 상기 제1 하부 접합 패드, 상기 제1 하부 배선 구조물, 상기 관통 전극 구조물, 상기 하부 재배선, 상기 제2 및 제3 하부 접합 패드들(280, 340), 및 상기 제2 하부 배선 구조물을 통하여, 상기 제2 하부 칩(CH_L2)의 상기 로직 회로와 전기적으로 연결될 수 있다. 도 17을 참조하여, 상기 이미지 센서의 변형 예를 설명하기로 한다. 도 17은 앞에서 상술한 상기 이미지 센 서에서, 상기 패드 영역(도 2의 PAD)의 단면 구조를 더 포함하는 단면도이다. 도 17을 참조하면, 이미지 센서(1e)는 상기 상부 칩(CH_U)의 상기 패드 영역(PAD)을 관통하며 상기 제1 하부 칩 (CH_L1)의 상기 제1 하부 배선 구조물과 접촉하는 상부 관통 전극 구조물(180') 및 상기 상부 관통 전극 구조물 상의 패드 패턴을 더 포함할 수 있다. 상기 상부 관통 전극 구조물(180')은 관통 전극(180b) 및 상기 관통 전극(180b)의 측면을 덮는 절연성 스페이서(180a)를 포함할 수 있다. 상기 패드 패턴은, 상기 상부 관통 전극 구조물, 상기 제1 하부 배선 구조물, 상기 관통 전극 구조물, 상기 하부 재배선, 상기 제2 및 제3 하부 접합 패드들(280, 340), 및 상기 제2 하부 배선 구 조물을 통하여, 상기 제2 하부 칩(CH_L2)의 상기 로직 회로와 전기적으로 연결될 수 있다."}
{"patent_id": "10-2021-0185008", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식 을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정 적이 아닌 것으로 이해해야만 한다."}
{"patent_id": "10-2021-0185008", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 이미지 센서를 간략하게 나타낸 블록도이다. 도 2는 본 발명의 일 실시예에 따른 이미지 센서를 개략적으로 나타낸 사시도이다. 도 3a는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 회로의 일 예를 간략하게 도시한 도면이다. 도 3b는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 회로의 다른 예를 간략하게 도시한 도면이다. 도 4는 본 발명의 일 실시예에 따른 이미지 센서의 일 예를 개략적으로 나타낸 탑 뷰이다. 도 5, 도 6, 도 7, 도 8 및 도 9는 본 발명의 일 실시예에 따른 이미지 센서의 일 예를 개략적으로 나타낸 도면들이다. 도 10은 본 발명의 일 실시예에 따른 이미지 센서의 변형 예를 개략적으로 나타낸 사시도이다. 도 11은 본 발명의 일 실시예에 따른 이미지 센서의 변형 예를 개략적으로 나타낸 사시도이다. 도 12는 본 발명의 일 실시예에 따른 이미지 센서의 변형 예를 개략적으로 나타낸 단면도이다. 도 13 및 도 14는 본 발명의 일 실시예에 따른 이미지 센서의 변형 예를 개략적으로 나타낸 도면들이다. 도 15는 본 발명의 일 실시예에 따른 이미지 센서의 변형 예를 개략적으로 나타낸 단면도이다. 도 16은 본 발명의 일 실시예에 따른 이미지 센서의 변형 예를 개략적으로 나타낸 단면도이다. 도 17은 본 발명의 일 실시예에 따른 이미지 센서의 변형 예를 개략적으로 나타낸 단면도이다."}
