{
    "original_text": "Fast frequency acquisition phase-frequency detectors for Gsamples/s phase-locked loops This paper describes two techniques for designing phase-frequency detectors (PFDs) with higher operating frequencies [periods of less than 8* the delay of a fan-out-4 inverter (FO-4)] and faster frequency acquisition. Prototypes designed in 0.25- mu m CMOS process exhibit operating frequencies of 1.25 GHz [=1/(8.FO-4)] and 1.5 GHz [=1/(6.7.FO-4)] for two techniques, respectively, whereas a conventional PFD operates at <1 GHz [=1/(10.FO-4)]. The two proposed PFDs achieve a capture range of 1.7* and 1.4* the conventional design, respectively",
    "original_translation": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-mu m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente.",
    "error_count": 12,
    "keys": {
        "phase-frequency detectors": {
            "translated_key": "detectores de frecuencias de fase",
            "translated_annotated_text": "Adquisición rápida de frecuencias <br>detectores de frecuencias de fase</br> para bucles de Gsamples/s bloqueados por fase Este artículo describe dos técnicas para diseñar detectores de frecuencias de fase</br> (PFD) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición más rápida de frecuencia. Los prototipos diseñados en el proceso CMOS de 0,25-mu m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": [
                ""
            ]
        },
        "fast frequency acquisition": {
            "translated_key": [],
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-mu m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": []
        },
        "CMOS process": {
            "translated_key": " proceso CMOS",
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en 0,25-mu m <br> proceso CMOS</br> muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": [
                ""
            ]
        },
        "clock generator": {
            "translated_key": [],
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-mu m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": []
        },
        "latch-based PFD architecture": {
            "translated_key": [],
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-mu m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": []
        },
        "phase-locked loop": {
            "translated_key": [],
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-mu m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": []
        },
        "GSamples/s PLL": {
            "translated_key": [],
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-mu m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": []
        },
        "pass-transistor DFF PFD architecture": {
            "translated_key": [],
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-mu m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": []
        },
        "1.25 GHz": {
            "translated_key": "1,25 GHz",
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-m m muestran frecuencias de funcionamiento de <br>1,25 GHz</br> [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": [
                ""
            ]
        },
        "1.5 GHz": {
            "translated_key": "1,5 GHz",
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-m m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y <br>1,5 GHz</br> [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": [
                ""
            ]
        },
        "0.25 micron": {
            "translated_key": [],
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-mu m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": []
        },
        "CMOS digital integrated circuits": {
            "translated_key": [],
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-mu m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": []
        },
        "detector circuits": {
            "translated_key": [],
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-mu m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": []
        },
        "digital phase locked loops": {
            "translated_key": [],
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-mu m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": []
        },
        "high-speed integrated circuits": {
            "translated_key": [],
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-mu m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": []
        },
        "timing circuits": {
            "translated_key": [],
            "translated_annotated_text": "Detectores de frecuencia de adquisición rápida de frecuencias de fase para bucles de Gsamples/s bloqueados en fase Este artículo describe dos técnicas para diseñar detectores de frecuencia de fase (PFDs) con frecuencias de funcionamiento más altas [períodos de menos de 8* el retraso de un inversor de ventilador-out-4 (FO-4)] y una adquisición de frecuencia más rápida. Los prototipos diseñados en el proceso CMOS de 0,25-mu m muestran frecuencias de funcionamiento de 1,25 GHz [=1/(8.FO-4)] y 1,5 GHz [=1/(6.7.FO-4)] para dos técnicas, respectivamente, mientras que un PFD convencional funciona a <1 GHz [=1/(10.FO-4)]. Los dos DLP propuestos alcanzan un rango de captura de 1,7* y 1,4* el diseño convencional, respectivamente. ",
            "error": []
        }
    }
}