/*
###############################################################
#  Generated by:      Cadence Innovus 16.12-s051_1
#  OS:                Linux x86_64(Host ID ecegrid-thin7.ecn.purdue.edu)
#  Generated on:      Thu Apr 16 21:45:59 2020
#  Design:            ring_oscillator_61_stage
#  Command:           saveNetlist /home/sparclab/a/ghosh69/march_20_tapeout/current_source_controller/logs/ring_oscillator_61_stage_power.gate.v -includepowerground -excludeLeafCell
###############################################################
*/
/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Expert(TM) in wire load mode
// Version   : L-2016.03-SP2
// Date      : Sat Apr  4 22:41:04 2020
/////////////////////////////////////////////////////////////
module ring_oscillator_61_stage (
	start, 
	osc_out, 
	VDD, 
	VSS);
   input start;
   output osc_out;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n0;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;

   // Module instantiations
   ND2D0 U1 (
	.A1(osc_out),
	.A2(start),
	.ZN(n0), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N0 (
	.I(n0),
	.ZN(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N1 (
	.I(n1),
	.ZN(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N2 (
	.I(n2),
	.ZN(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N3 (
	.I(n3),
	.ZN(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N4 (
	.I(n4),
	.ZN(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N5 (
	.I(n5),
	.ZN(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N6 (
	.I(n6),
	.ZN(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N7 (
	.I(n7),
	.ZN(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N8 (
	.I(n8),
	.ZN(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N9 (
	.I(n9),
	.ZN(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N10 (
	.I(n10),
	.ZN(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N11 (
	.I(n11),
	.ZN(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N12 (
	.I(n12),
	.ZN(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N13 (
	.I(n13),
	.ZN(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N14 (
	.I(n14),
	.ZN(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N15 (
	.I(n15),
	.ZN(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N16 (
	.I(n16),
	.ZN(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N17 (
	.I(n17),
	.ZN(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N18 (
	.I(n18),
	.ZN(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N19 (
	.I(n19),
	.ZN(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N20 (
	.I(n20),
	.ZN(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N21 (
	.I(n21),
	.ZN(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N22 (
	.I(n22),
	.ZN(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N23 (
	.I(n23),
	.ZN(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N24 (
	.I(n24),
	.ZN(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N25 (
	.I(n25),
	.ZN(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N26 (
	.I(n26),
	.ZN(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N27 (
	.I(n27),
	.ZN(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N28 (
	.I(n28),
	.ZN(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N29 (
	.I(n29),
	.ZN(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N30 (
	.I(n30),
	.ZN(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N31 (
	.I(n31),
	.ZN(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N32 (
	.I(n32),
	.ZN(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N33 (
	.I(n33),
	.ZN(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N34 (
	.I(n34),
	.ZN(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N35 (
	.I(n35),
	.ZN(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N36 (
	.I(n36),
	.ZN(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N37 (
	.I(n37),
	.ZN(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N38 (
	.I(n38),
	.ZN(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N39 (
	.I(n39),
	.ZN(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N40 (
	.I(n40),
	.ZN(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N41 (
	.I(n41),
	.ZN(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N42 (
	.I(n42),
	.ZN(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N43 (
	.I(n43),
	.ZN(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N44 (
	.I(n44),
	.ZN(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N45 (
	.I(n45),
	.ZN(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N46 (
	.I(n46),
	.ZN(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N47 (
	.I(n47),
	.ZN(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N48 (
	.I(n48),
	.ZN(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N49 (
	.I(n49),
	.ZN(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N50 (
	.I(n50),
	.ZN(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N51 (
	.I(n51),
	.ZN(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N52 (
	.I(n52),
	.ZN(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N53 (
	.I(n53),
	.ZN(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N54 (
	.I(n54),
	.ZN(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N55 (
	.I(n55),
	.ZN(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N56 (
	.I(n56),
	.ZN(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N57 (
	.I(n57),
	.ZN(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N58 (
	.I(n58),
	.ZN(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   INVD0 N59 (
	.I(n59),
	.ZN(osc_out), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

