0.6
2019.1
May 24 2019
15:06:07
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK/WCLK.v,1664945840,verilog,,,,WCLK,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK/WCLK_clk_wiz.v,1664945840,verilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK/WCLK.v,,WCLK_clk_wiz,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Repo/lab03spi-g03/Ejercicios/scr/xci/dist_mem_gen_0/sim/dist_mem_gen_0.v,1664949692,verilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK/WCLK_clk_wiz.v,,dist_mem_gen_0,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Compartido/module_seg7_control.sv,1663790468,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/pmodALS/module_state_machine_pmod.sv,,module_seg7_control,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio1/module_leds_rgb.sv,1665058567,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_memoria.sv,,module_leds_rgb,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_clk_divider_spi.sv,1664036153,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/module_control_micro.sv,,module_clk_divider_spi,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_control_spi.sv,1664056119,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/module_counter_with_load.sv,,module_control_spi,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_memoria.sv,1664055526,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Proyectos/Ejercicio4/vivado_project.srcs/sources_1/new/module_mux_condiciones.sv,,module_memoria,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_mux_salida.sv,1663790468,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_mux_we.sv,,module_mux_salida,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_mux_we.sv,1663861980,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/pmodALS/module_pmodALS.sv,,module_mux_we,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_reg_control.sv,1665056419,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_reg_datos.sv,,module_reg_control,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_reg_datos.sv,1664055749,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_reg_miso.sv,,module_reg_datos,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_reg_miso.sv,1663814103,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_reg_mosi.sv,,module_reg_miso,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_reg_mosi.sv,1663815860,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Compartido/module_seg7_control.sv,,module_reg_mosi,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_state_machine_spi.sv,1663790789,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/modulo_controlador_micro.sv,,module_state_machine_spi,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/pkg_global.sv,1665048299,systemVerilog,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_control_spi.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_memoria.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_reg_control.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_reg_datos.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/top_interface_spi.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/top_master_race_spi.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/module_buffer_sensor.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/module_control_micro.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/module_inicializar_SD.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/pmodALS/module_control_pmodALS.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/pmodALS/top_pmodALS.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/top_memoria_SD.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/top_micro.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/top_sensor_luz.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v8/Ejercicio3/top_tactico_machine.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v9/Ejercicio4/module_flags_sd.sv,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/module_buffer_sensor.sv,,pkg_global,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/top_interface_spi.sv,1665026466,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/top_master_race_spi.sv,,top_interface_spi,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/top_master_race_spi.sv,1665026374,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/top_memoria_SD.sv,,top_master_race_spi,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/module_buffer_sensor.sv,1665035684,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/pmodALS/module_clk1s.sv,,module_buffer_sensor,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/module_control_micro.sv,1665049230,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/pmodALS/module_control_pmodALS.sv,,module_control_micro,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/module_counter_with_load.sv,1664951180,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/module_debounce_timer.sv,,module_counter_with_load,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/module_debounce_timer.sv,1665058911,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v9/Ejercicio4/module_flags_sd.sv,,module_debounce_timer,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/module_inicializar_SD.sv,1665075566,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio1/module_leds_rgb.sv,,module_inicializar_SD,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/modulo_controlador_micro.sv,1664950816,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/top_interface_spi.sv,,modulo_controlador_micro,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/pmodALS/module_clk1s.sv,1664952658,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_clk_divider_spi.sv,,module_clk1s,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/pmodALS/module_control_pmodALS.sv,1664047636,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_control_spi.sv,,module_control_pmodALS,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/pmodALS/module_pmodALS.sv,1664056253,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_reg_control.sv,,module_pmodALS,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/pmodALS/module_state_machine_pmod.sv,1664045837,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_state_machine_spi.sv,,module_state_machine_pmodALS,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/pmodALS/top_pmodALS.sv,1665043129,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/top_sensor_luz.sv,,top_pmodALS,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/tb_ejc4.sv,1665054306,systemVerilog,,,,tb_spi_pmodALS,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/top_memoria_SD.sv,1665056196,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/top_micro.sv,,top_memoria_SD,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/top_micro.sv,1665050811,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/pmodALS/top_pmodALS.sv,,top_micro,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/top_sensor_luz.sv,1665041153,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v8/Ejercicio3/top_tactico_machine.sv,,top_sensor_luz,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Proyectos/Ejercicio4/vivado_project.sim/sim_1/behav/xsim/glbl.v,1558713910,verilog,,,,glbl,,,,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Proyectos/Ejercicio4/vivado_project.srcs/sources_1/new/module_mux_condiciones.sv,1664938647,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio2/module_mux_salida.sv,,module_mux_condiciones,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v8/Ejercicio3/top_tactico_machine.sv,1665054248,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/tb_ejc4.sv,,top_tactico,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v9/Ejercicio4/module_flags_sd.sv,1665051193,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v10/Ejercicio4/module_inicializar_SD.sv,,module_flags_sd,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
