
module sysgen_constant_88effd842b(output [(0-1)+2:0] op,
                                  input  clk,
                                  input  ce,
                                  input  clr);

  assign op = 2'b11;
endmodule

