#Substrate Graph
# noVertices
30
# noArcs
88
# Vertices: id availableCpu routingCapacity isCenter
0 279 279 1
1 591 591 1
2 279 279 1
3 474 474 1
4 150 150 0
5 225 225 1
6 660 660 1
7 125 125 0
8 125 125 0
9 150 150 0
10 261 261 1
11 125 125 0
12 261 261 1
13 100 100 0
14 150 150 0
15 150 150 0
16 697 697 1
17 279 279 1
18 261 261 1
19 261 261 1
20 125 125 0
21 125 125 0
22 125 125 0
23 125 125 0
24 137 137 1
25 648 648 1
26 125 125 0
27 125 125 0
28 261 261 1
29 125 125 0
# Arcs: idS idT delay bandwidth
0 1 2 93
0 2 2 93
0 3 16 93
4 5 7 75
4 6 7 75
7 8 6 50
7 5 6 75
9 6 1 75
9 3 1 75
11 12 1 75
11 13 2 50
15 6 1 75
15 3 1 75
12 1 2 93
12 11 1 75
12 16 2 93
2 0 2 93
2 17 1 93
2 16 1 93
14 3 2 75
14 18 1 75
18 6 2 93
18 19 8 93
18 14 1 75
19 20 11 75
19 18 8 93
19 16 13 93
24 25 43 62
24 26 1 75
27 25 4 75
27 20 1 50
26 24 1 75
26 13 43 50
10 28 1 93
10 21 1 75
10 6 8 93
28 6 8 93
28 22 1 75
28 10 1 93
8 5 1 75
8 7 6 50
5 8 1 75
5 4 7 75
5 7 6 75
20 27 1 50
20 19 11 75
21 22 1 50
21 10 1 75
22 28 1 75
22 21 1 50
23 25 4 75
23 29 4 50
16 1 1 156
16 25 1 187
16 29 1 75
16 12 2 93
16 2 1 93
16 19 13 93
25 1 1 156
25 27 4 75
25 24 43 62
25 23 4 75
25 17 1 93
25 16 1 187
29 23 4 50
29 16 1 75
13 26 43 50
13 11 2 50
17 1 1 93
17 25 1 93
17 2 1 93
1 25 1 156
1 0 2 93
1 12 2 93
1 17 1 93
1 16 1 156
6 4 7 75
6 9 1 75
6 18 2 93
6 10 8 93
6 28 8 93
6 3 1 156
6 15 1 75
3 0 16 93
3 9 1 75
3 14 2 75
3 6 1 156
3 15 1 75
