# GRF_log

## 定义表

- 太多啦，直接放图
- ![定义表](pict/%E5%AE%9A%E4%B9%89%E8%A1%A8.jpg)

## 分析目标

- 有时钟，时序电路
- 寄存器功能大部分重合，就是太多了，注意打好labal

## 分层

- 32个寄存器统一一层，端口：addrees, input, output, reset, en;

## debug

- 要统一一个寄存器模块，不然没输出
- 全开三态（虽然我也不知道为啥
- 注意标签打对，不要连错线！
- 0的特殊处理
