
<!DOCTYPE HTML>
<html lang="" >
    <head>
        <meta charset="UTF-8">
        <meta content="text/html; charset=utf-8" http-equiv="Content-Type">
        <title>FPGA 简介 · WQ GitBook</title>
        <meta http-equiv="X-UA-Compatible" content="IE=edge" />
        <meta name="description" content="">
        <meta name="generator" content="GitBook 3.2.3">
        
        
        
    
    <link rel="stylesheet" href="../gitbook/style.css">

    
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-intopic-toc/style.css">
                
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-callouts/plugin.css">
                
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-page-footer-ex/style/plugin.css">
                
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-highlight/website.css">
                
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-search/search.css">
                
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-fontsettings/website.css">
                
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-theme-comscore/test.css">
                
            
        

    

    
        
        <link rel="stylesheet" href="../styles/styles.css">
        
    

        
    
    
    <meta name="HandheldFriendly" content="true"/>
    <meta name="viewport" content="width=device-width, initial-scale=1, user-scalable=no">
    <meta name="apple-mobile-web-app-capable" content="yes">
    <meta name="apple-mobile-web-app-status-bar-style" content="black">
    <link rel="apple-touch-icon-precomposed" sizes="152x152" href="../gitbook/images/apple-touch-icon-precomposed-152.png">
    <link rel="shortcut icon" href="../gitbook/images/favicon.ico" type="image/x-icon">

    
    <link rel="next" href="whyfpga.html" />
    
    
    <link rel="prev" href="introduction.html" />
    

    </head>
    <body>
        
<div class="book">
    <div class="book-summary">
        
            
<div id="book-search-input" role="search">
    <input type="text" placeholder="Type to search" />
</div>

            
                <nav role="navigation">
                


<ul class="summary">
    
    

    

    
        
        
    
        <li class="chapter " data-level="1.1" data-path="../">
            
                <a href="../">
            
                    
                    Introduction
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.2" data-path="introduction.html">
            
                <a href="introduction.html">
            
                    
                    LAB0: 工欲善其事 必先利其器
            
                </a>
            

            
            <ul class="articles">
                
    
        <li class="chapter active" data-level="1.2.1" data-path="FPGAintro.html">
            
                <a href="FPGAintro.html">
            
                    
                    FPGA 简介
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.2.2" data-path="whyfpga.html">
            
                <a href="whyfpga.html">
            
                    
                    为什么是 FPGA？
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.2.3" data-path="design_method.html">
            
                <a href="design_method.html">
            
                    
                    设计方法
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.2.4" data-path="board_intro.html">
            
                <a href="board_intro.html">
            
                    
                    平台介绍
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.2.5" data-path="intro_tools.html">
            
                <a href="intro_tools.html">
            
                    
                    软硬件关系
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.2.6" data-path="keil.html">
            
                <a href="keil.html">
            
                    
                    Keil
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.2.7" data-path="td.html">
            
                <a href="td.html">
            
                    
                    TD
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.2.8" data-path="modelsim.html">
            
                <a href="modelsim.html">
            
                    
                    Modelsim
            
                </a>
            

            
        </li>
    

            </ul>
            
        </li>
    
        <li class="chapter " data-level="1.3" data-path="../verilog/introduction.html">
            
                <a href="../verilog/introduction.html">
            
                    
                    附录
            
                </a>
            

            
            <ul class="articles">
                
    
        <li class="chapter " data-level="1.3.1" data-path="../verilog/grammar.html">
            
                <a href="../verilog/grammar.html">
            
                    
                    Verilog基本语法
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.3.2" data-path="../verilog/enable_signal.html">
            
                <a href="../verilog/enable_signal.html">
            
                    
                    使能信号
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.3.3" data-path="../verilog/decoder.html">
            
                <a href="../verilog/decoder.html">
            
                    
                    总线译码器
            
                </a>
            

            
        </li>
    

            </ul>
            
        </li>
    
        <li class="chapter " data-level="1.4" data-path="../faq/introduction.html">
            
                <a href="../faq/introduction.html">
            
                    
                    常见问题
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.5" data-path="../add_notice.html">
            
                <a href="../add_notice.html">
            
                    
                    补充通知
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.6" data-path="../about/introduction.html">
            
                <a href="../about/introduction.html">
            
                    
                    About
            
                </a>
            

            
        </li>
    

    

    <li class="divider"></li>

    <li>
        <a href="https://www.gitbook.com" target="blank" class="gitbook-link">
            Published with GitBook
        </a>
    </li>
</ul>


                </nav>
            
        
    </div>

    <div class="book-body">
        
            <div class="body-inner">
                
                    

<div class="book-header" role="navigation">
    

    <!-- Title -->
    <h1>
        <i class="fa fa-circle-o-notch fa-spin"></i>
        <a href=".." >FPGA 简介</a>
    </h1>
</div>




                    <div class="page-wrapper" tabindex="-1" role="main">
                        <div class="page-inner">
                            
<div id="book-search-results">
    <div class="search-noresults">
    
                                <section class="normal markdown-section">
                                
                                <h1 id="fpga&#x7B80;&#x4ECB;">FPGA&#x7B80;&#x4ECB;</h1>
<h2 id="&#x4EC0;&#x4E48;&#x662F;fpga&#xFF1F;">&#x4EC0;&#x4E48;&#x662F;FPGA&#xFF1F;</h2>
<p>FPGA &#x4E2D;&#x6587;&#x540D;&#x662F;&#x53EF;&#x7F16;&#x7A0B;&#x903B;&#x8F91;&#x95E8;&#x9635;&#x5217;,  &#x82F1;&#x6587;&#x5168;&#x79F0;&#x662F; Field Programmable Gate Arrays , &#x662F;&#x4E00;&#x79CD;&#x5305;&#x542B;&#x7531;&#x53EF;&#x914D;&#x7F6E;&#x7684;&#x4E92;&#x8FDE;&#x7EBF;&#x8FDB;&#x884C;&#x4E92;&#x8FDE;&#x7684;&#x53EF;&#x7F16;&#x7A0B;&#x903B;&#x8F91;&#x5757;&#x7684;&#x6570;&#x5B57;&#x96C6;&#x6210;&#x7535;&#x8DEF;. &#x8BBE;&#x8BA1;&#x8005;&#x53EF;&#x4EE5;&#x901A;&#x8FC7;&#x7F16;&#x7A0B;&#x5BF9; FPGA &#x8FDB;&#x884C;&#x914D;&#x7F6E;, &#x5B9E;&#x73B0;&#x4E0D;&#x540C;&#x7684;&#x7535;&#x8DEF;&#x529F;&#x80FD;. </p>
<p>&#x4E0A;&#x4E16;&#x7EAA; 80 &#x5E74;&#x4EE3;&#x4E2D;&#x671F; FPGA &#x521A;&#x95EE;&#x4E16;&#x65F6;, &#x5B83;&#x901A;&#x5E38;&#x88AB;&#x7528;&#x4E8E;&#x4E2D;&#x7B49;&#x590D;&#x6742;&#x5EA6;&#x72B6;&#x6001;&#x673A;&#x7684;&#x5B9E;&#x73B0;, &#x6216;&#x8005;&#x4E00;&#x4E9B;&#x53D7;&#x9650;&#x7684;&#x6570;&#x636E;&#x5904;&#x7406;&#x4EFB;&#x52A1;. &#x5728; 90 &#x5E74;&#x4EE3;&#x65E9;&#x671F;, &#x968F;&#x7740; FPGA &#x7684;&#x89C4;&#x6A21;&#x548C;&#x590D;&#x6742;&#x7A0B;&#x5EA6;&#x7684;&#x63D0;&#x9AD8;&#xFF0C;&#x5B83;&#x4EEC;&#x7684;&#x5E94;&#x7528;&#x573A;&#x666F;&#x901A;&#x5E38;&#x662F;&#x901A;&#x4FE1;&#x548C;&#x7F51;&#x7EDC;&#x9886;&#x57DF;&#x91CC;&#x7684;&#x66F4;&#x52A0;&#x590D;&#x6742;&#x7684;&#x4FE1;&#x53F7;&#x5904;&#x7406;&#x4EFB;&#x52A1;. &#x5230;&#x4E86; 90 &#x5E74;&#x4EE3;&#x540E;&#x671F;, FPGA &#x5728;&#x5B9A;&#x5236;&#x5316;&#x3001;&#x81EA;&#x52A8;&#x5316;&#x53CA;&#x90E8;&#x5206;&#x5DE5;&#x4E1A;&#x5E94;&#x7528;&#x4E2D;&#x5360;&#x7684;&#x6BD4;&#x91CD;&#x8D8A;&#x6765;&#x8D8A;&#x5927;. </p>
<p>FPGA &#x901A;&#x5E38;&#x7528;&#x4E8E;&#x4E13;&#x7528;&#x96C6;&#x6210;&#x7535;&#x8DEF;(ASIC)&#x7684;&#x539F;&#x578B;&#x8BBE;&#x8BA1;&#xFF0C;&#x4E5F;&#x662F;&#x4E00;&#x79CD;&#x7528;&#x4E8E;&#x9A8C;&#x8BC1;&#x7B97;&#x6CD5;&#x5B9E;&#x73B0;&#x7684;&#x786C;&#x4EF6;&#x5E73;&#x53F0;. &#x4F46;&#x662F;&#xFF0C;FPGA &#x7684;&#x4F4E;&#x6210;&#x672C;&#x548C;&#x5F00;&#x53D1;&#x5FEB;&#x6377;&#x4E24;&#x5927;&#x7279;&#x70B9;&#x610F;&#x5473;&#x7740; FPGA &#x5728;&#x8F93;&#x51FA;&#x4EA7;&#x54C1;&#x65F6;&#x6709;&#x7740; ASIC &#x6240;&#x4E0D;&#x80FD;&#x6BD4;&#x62DF;&#x7684;&#x4F18;&#x52BF;.  &#x8FDB;&#x5165; 21 &#x4E16;&#x7EAA;&#x4EE5;&#x540E;, &#x51FA;&#x73B0;&#x5305;&#x542B;&#x6709;&#x767E;&#x4E07;&#x7EA7;&#x95E8;&#x7535;&#x8DEF;&#x7684;&#x9AD8;&#x6027;&#x80FD; FPGA, &#x8FD9;&#x7C7B; FPGA &#x4E00;&#x822C;&#x7528;&#x4E8E;&#x5B9E;&#x73B0;&#x5D4C;&#x5165;&#x5F0F;&#x5FAE;&#x5904;&#x7406;&#x5668;&#x6838;, &#x9AD8;&#x901F; IO &#x63A5;&#x53E3;&#x7B49;&#x7535;&#x8DEF;, &#x5E76;&#x4E14; FPGA &#x7684;&#x89C4;&#x6A21;&#x548C;&#x6027;&#x80FD;&#x90FD;&#x5728;&#x98DE;&#x901F;&#x53D1;&#x5C55;. &#x6700;&#x7EC8;&#x7ED3;&#x679C;&#x662F;&#x73B0;&#x5728;&#x7684; FPGA &#x53EF;&#x4EE5;&#x7528;&#x6765;&#x5B9E;&#x73B0;&#x51E0;&#x4E4E;&#x6240;&#x6709;&#x53EF;&#x4EE5;&#x7528; ASIC &#x5B9E;&#x73B0;&#x7684;&#x529F;&#x80FD;, &#x5305;&#x62EC;&#x901A;&#x4FE1;&#x8BBE;&#x5907;, &#x6570;&#x5B57;&#x4FE1;&#x53F7;&#x5904;&#x7406;&#x5668;(DSP), &#x7247;&#x4E0A;&#x7CFB;&#x7EDF;(SoC). </p>
<div class="panel panel-info"><div class="panel-heading"><h3 class="panel-title" id="&#x4EC0;&#x4E48;&#x662F;-asic"><i class="fa fa-comment"></i> &#x4EC0;&#x4E48;&#x662F; asic?</h3></div><div class="panel-body"><p>asic,&#x5168;&#x7A0B;Application Specific Integrated Circuit,&#x4E2D;&#x6587;&#x540D;&#x4E3A;&#x4E13;&#x7528;&#x96C6;&#x6210;&#x7535;&#x8DEF;, &#x662F;&#x4E00;&#x79CD;&#x4F9D;&#x4EA7;&#x54C1;&#x9700;&#x6C42;&#x4E0D;&#x540C;&#x800C;&#x5168;&#x5B9A;&#x5236;&#x7684;&#x7279;&#x6B8A;&#x89C4;&#x683C;&#x96C6;&#x6210;&#x7535;&#x8DEF;.</p><p>&#x4E86;&#x89E3;&#x66F4;&#x591A;:</p><ul>
<li><p><a href="https://zh.wikipedia.org/wiki/%E7%89%B9%E6%AE%8A%E6%87%89%E7%94%A8%E7%A9%8D%E9%AB%94%E9%9B%BB%E8%B7%AF" target="_blank">&#x5173;&#x4E8E;asic</a> </p>
</li>
<li><p><a href="http://www.elecfans.com/d/672204.html" target="_blank">asic&#x548C;&#x5176;&#x4ED6;&#x82AF;&#x7247;&#x6709;&#x4EC0;&#x4E48;&#x4E0D;&#x540C;?</a></p>
</li>
</ul></div></div>
<p>FPGA &#x901A;&#x5E38;&#x88AB;&#x7528;&#x6765;&#x4E0E; ASIC &#x8FDB;&#x884C;&#x6BD4;&#x8F83;, &#x4E0E; ASIC &#x76F8;&#x6BD4;, FPGA &#x66F4;&#x52A0;&#x7075;&#x6D3B;, ASIC &#x4E00;&#x65E6;&#x6D41;&#x7247;&#x4FBF;&#x65E0;&#x6CD5;&#x4FEE;&#x6539;, &#x5E76;&#x4E14;&#x4E00;&#x6B21;&#x6D41;&#x7247;&#x8D39;&#x7528;&#x9AD8;&#x6602;, &#x4E00;&#x822C;&#x4EBA;&#x96BE;&#x4EE5;&#x627F;&#x53D7;; &#x800C; FPGA &#x662F;&#x53EF;&#x7F16;&#x7A0B;&#x7684;, &#x5982;&#x679C;&#x53D1;&#x73B0;&#x529F;&#x80FD;&#x4E0D;&#x5BF9;, &#x4FBF;&#x53EF;&#x4EE5;&#x901A;&#x8FC7;&#x518D;&#x4E00;&#x6B21;&#x7F16;&#x7A0B;&#x914D;&#x7F6E;&#x7684;&#x65B9;&#x5F0F;&#x8FDB;&#x884C;&#x4FEE;&#x6539;. &#x4F46;&#x662F;, &#x901A;&#x5E38;&#x6765;&#x8BF4;, FPGA &#x6BD4;&#x540C;&#x79CD;&#x5DE5;&#x827A;&#x4E0B;&#x7684; ASIC &#x6027;&#x80FD;&#x5DEE;, &#x8FD9;&#x5C31;&#x9700;&#x8981;&#x8BBE;&#x8BA1;&#x8005;&#x5728;&#x6027;&#x80FD;&#x548C;&#x7075;&#x6D3B;&#x6027;&#x4E0A;&#x505A;&#x4E00;&#x5B9A;&#x7684;&#x53D6;&#x820D;. </p>
<div class="panel panel-info"><div class="panel-heading"><h3 class="panel-title" id="&#x4E00;&#x79CD;&#x5173;&#x4E8E;-fpga-&#x548C;--asic-&#x7684;&#x5EB8;&#x4FD7;&#x5316;&#x7406;&#x89E3;"><i class="fa fa-edit"></i> &#x4E00;&#x79CD;&#x5173;&#x4E8E; FPGA &#x548C;  ASIC &#x7684;&#x5EB8;&#x4FD7;&#x5316;&#x7406;&#x89E3;</h3></div><div class="panel-body"><p>&#x53EF;&#x4EE5;&#x8BA4;&#x4E3A; FPGA &#x76F8;&#x5F53;&#x4E8E;&#x79EF;&#x6728;, ASIC &#x76F8;&#x5F53;&#x4E8E;&#x6A21;&#x578B;, &#x4F7F;&#x7528;&#x79EF;&#x6728;&#x65F6;,&#x53EF;&#x4EE5;&#x968F;&#x5FC3;&#x6240;&#x6B32;&#x5730;&#x642D;&#x5EFA;&#x4F60;&#x60F3;&#x8981;&#x7684;&#x4E1C;&#x897F;(&#x53EF;&#x4EE5;&#x7406;&#x89E3;&#x4E3A; FPGA &#x7684;&#x53EF;&#x7F16;&#x7A0B;&#x6027;); &#x800C;&#x4E00;&#x4E2A;&#x6A21;&#x578B;&#x505A;&#x51FA;&#x6765;&#x4E4B;&#x540E;(&#x7C7B;&#x4F3C;&#x4E8E; asic &#x6D41;&#x7247;&#x4E4B;&#x540E;) &#x60F3;&#x8981;&#x518D;&#x6B21; diy &#x5C31;&#x662F;&#x4E00;&#x4EF6;&#x5F88;&#x56F0;&#x96BE;&#x7684;&#x4E8B;, &#x5982;&#x679C;&#x4F60;&#x60F3;&#x8981;&#x65B0;&#x7684;&#x73A9;&#x6CD5;, &#x6700;&#x597D;&#x7684;&#x65B9;&#x6CD5;&#x662F;&#x518D;&#x4E70;&#x4E00;&#x4E2A;(&#x5982;&#x679C;&#x4F60;&#x80FD;&#x627F;&#x53D7;&#x6602;&#x8D35;&#x7684;&#x8D39;&#x7528;&#x7684;&#x8BDD;).</p></div></div>
<h2 id="fpga&#x7684;&#x57FA;&#x672C;&#x7ED3;&#x6784;">FPGA&#x7684;&#x57FA;&#x672C;&#x7ED3;&#x6784;</h2>
<p>FPGA &#x4E4B;&#x6240;&#x4EE5;&#x662F;&#x53EF;&#x7F16;&#x7A0B;&#x7684;, &#x662F;&#x56E0;&#x4E3A; FPGA &#x7684;&#x57FA;&#x672C;&#x903B;&#x8F91;&#x5355;&#x5143;&#x53EF;&#x4EE5;&#x901A;&#x8FC7;&#x914D;&#x7F6E;&#x5B9E;&#x73B0;&#x4E0D;&#x540C;&#x7684;&#x903B;&#x8F91;&#x529F;&#x80FD;, &#x4E14; FPGA &#x5185;&#x90E8;&#x903B;&#x8F91;&#x5355;&#x5143;&#x4E4B;&#x95F4;&#x7684;&#x4E92;&#x8FDE;&#x7EBF;&#x4E5F;&#x53EF;&#x4EE5;&#x901A;&#x8FC7;&#x914D;&#x7F6E;&#x5B9E;&#x73B0;&#x57FA;&#x672C;&#x903B;&#x8F91;&#x529F;&#x80FD;&#x7684;&#x6269;&#x5C55;. &#x5728; Xilinx FPGA &#x4E2D;, &#x57FA;&#x672C;&#x903B;&#x8F91;&#x5355;&#x5143;&#x4E00;&#x822C;&#x88AB;&#x79F0;&#x4E3A; LC(logic cell), &#x4E00;&#x4E2A; LC &#x4E00;&#x822C;&#x7531;&#x4E00;&#x4E2A;&#x67E5;&#x627E;&#x8868;(LUT)&#x3001; &#x4E00;&#x4E2A;&#x591A;&#x8DEF;&#x590D;&#x7528;&#x5668;(MUX)&#x548C;&#x4E00;&#x4E2A;&#x5BC4;&#x5B58;&#x5668;&#x7EC4;&#x6210;, &#x5176;&#x4E2D; LUT &#x4E5F;&#x53EF;&#x4EE5;&#x662F;&#x4E00;&#x4E2A; RAM &#x6216;&#x8005;&#x79FB;&#x4F4D;&#x5BC4;&#x5B58;&#x5668;(SR), &#x5982;&#x4E0B;&#x56FE;&#x6240;&#x793A;. </p>
<p><div align="center"><img src="../img/lab0/02.png" alt="fpga&#x57FA;&#x672C;&#x903B;&#x8F91;&#x5355;&#x5143;" style="zoom:120%;"><div align="center"></div></div></p>
<center style="color:#000000;font-size:10pt;">FPGA &#x57FA;&#x672C;&#x903B;&#x8F91;&#x5355;&#x5143;</center>

<p>&#x9664;&#x4E86;&#x67E5;&#x627E;&#x8868;&#x3001;&#x591A;&#x8DEF;&#x590D;&#x7528;&#x5668;&#x548C;&#x5BC4;&#x5B58;&#x5668;&#x4E4B;&#x5916;, &#x4E00;&#x4E2A;&#x57FA;&#x672C;&#x7684;&#x903B;&#x8F91;&#x5355;&#x5143;&#x4E00;&#x822C;&#x8FD8;&#x4F1A;&#x5305;&#x62EC;&#x4E00;&#x4E9B;&#x7279;&#x6B8A;&#x7684;&#x5FEB;&#x901F;&#x8FDB;&#x4F4D;&#x5355;&#x5143;&#x7528;&#x4E8E;&#x7B97;&#x672F;&#x64CD;&#x4F5C;.</p>
<p>&#x6709;&#x4E86;&#x57FA;&#x672C;&#x7684;&#x903B;&#x8F91;&#x5355;&#x5143;&#x4EE5;&#x540E;&#xFF0C;&#x4F7F;&#x7528;&#x4E24;&#x4E2A;&#x57FA;&#x672C;&#x903B;&#x8F91;&#x5355;&#x5143; LC &#x4FBF;&#x53EF;&#x6784;&#x6210;&#x4E00;&#x4E2A; Slice(&#x5728;&#x5B89;&#x8DEF;FPGA &#x4E2D;&#x56DB;&#x4E2A; LC &#x6784;&#x6210;&#x7684;&#x5355;&#x5143;&#x88AB;&#x79F0;&#x4E3A; slice, &#x5728; Intel FPGA &#x4E2D;&#x6709;&#x53E6;&#x5916;&#x7684;&#x540D;&#x79F0;). &#x901A;&#x8FC7;&#x903B;&#x8F91;&#x5355;&#x5143;&#x7684;&#x7EC4;&#x5408;&#x53EF;&#x4EE5;&#x8D77;&#x5230;&#x6269;&#x5C55;&#x529F;&#x80FD;&#x7684;&#x4F5C;&#x7528;. &#x503C;&#x5F97;&#x4E00;&#x63D0;&#x7684;&#x662F;, &#x5728;&#x4E00;&#x4E2A; slice &#x4E2D;&#x867D;&#x7136;&#x6BCF;&#x4E00;&#x4E2A;&#x903B;&#x8F91;&#x5355;&#x5143;&#x6709;&#x72EC;&#x7ACB;&#x7684;&#x67E5;&#x627E;&#x8868;&#x3001;&#x591A;&#x8DEF;&#x590D;&#x7528;&#x5668;, &#x4F46;&#x662F;&#x6BCF;&#x4E2A; slice &#x5185;&#x90E8;&#x7684;&#x5404;&#x903B;&#x8F91;&#x5355;&#x5143;&#x90FD;&#x4F7F;&#x7528;&#x540C;&#x4E00;&#x4E2A;&#x65F6;&#x949F;&#x548C;&#x4F7F;&#x80FD;&#x4FE1;&#x53F7;. </p>
<p>&#x7531;&#x591A;&#x4E2A; slice(&#x4E00;&#x822C;&#x4E3A; 2 &#x4E2A;&#x6216; 4 &#x4E2A;) &#x53EF;&#x4EE5;&#x7EC4;&#x6210; &#x5B89;&#x8DEF; FPGA &#x4E2D;&#x7684;&#x57FA;&#x672C;&#x53EF;&#x914D;&#x7F6E;&#x903B;&#x8F91;&#x5757;(Configurable Logic Block&#xFF0C;CLB), &#x5728; Intel FPGA&#x4E2D;&#x4E00;&#x822C;&#x79F0;&#x4E3A;&#x903B;&#x8F91;&#x9635;&#x5217;&#x5757;(Logic Array Block&#xFF0C;LAB).</p>
<p>&#x5728; FPGA &#x4E2D;, &#x5404;&#x4E2A;&#x57FA;&#x672C;&#x53EF;&#x914D;&#x7F6E;&#x903B;&#x8F91;&#x5757;(CLB)&#x662F;&#x901A;&#x8FC7;&#x53EF;&#x914D;&#x7F6E;&#x7684;&#x4E92;&#x8FDE;&#x7EBF;&#x76F8;&#x4E92;&#x8FDE;&#x63A5;&#x7684;. &#x4ECE;&#x6700;&#x57FA;&#x672C;&#x7684;&#x903B;&#x8F91;&#x5355;&#x5143; LC &#x5230;&#x4E24;&#x4E2A;&#x57FA;&#x672C;&#x903B;&#x8F91;&#x5355;&#x5143; LC &#x7EC4;&#x6210;&#x7684; slice &#x5355;&#x5143;&#x518D;&#x5230; 2 &#x4E2A;&#x6216; 4 &#x4E2A; slice &#x7EC4;&#x6210;&#x7684;&#x57FA;&#x672C;&#x53EF;&#x914D;&#x7F6E;&#x903B;&#x8F91;&#x5757;(CLB), &#x8FD9;&#x4E00;&#x7EA7;&#x53C8;&#x4E00;&#x7EA7;&#x7684;&#x7EC4;&#x6210;&#x5C42;&#x6B21;, &#x5B9E;&#x9645;&#x662F;&#x7531;&#x4E92;&#x8FDE;&#x7684;&#x5C42;&#x6B21;&#x7ED3;&#x6784;&#x51B3;&#x5B9A;&#x7684;. &#x5728; slice &#x5355;&#x5143;&#x91CC;&#x7684;&#x4E24;&#x4E2A;&#x903B;&#x8F91;&#x5355;&#x5143; LC &#x4E4B;&#x95F4;&#x7684;&#x4E92;&#x8FDE;&#x662F;&#x5F88;&#x5FEB;&#x7684;, &#x5230;&#x57FA;&#x672C;&#x53EF;&#x914D;&#x7F6E;&#x903B;&#x8F91;&#x5757;(CLB) &#x5185;&#x7684;&#x51E0;&#x4E2A; slice &#x5355;&#x5143;&#x4E4B;&#x95F4;&#x7684;&#x4E92;&#x8FDE;&#x65F6;, &#x901F;&#x5EA6;&#x4FBF;&#x6709;&#x4E86;&#x660E;&#x663E;&#x7684;&#x4E0B;&#x964D;. &#x8FD9;&#x79CD;&#x5C42;&#x6B21;&#x7ED3;&#x6784;&#x672C;&#x8D28;&#x4E0A;&#x662F;&#x4E92;&#x8FDE;&#x7684;&#x4FBF;&#x6377;&#x6027;&#x548C;&#x5EF6;&#x8FDF;(&#x901F;&#x5EA6;) &#x7684;&#x4E00;&#x79CD;&#x6743;&#x8861;&#x53D6;&#x820D;. </p>
<p>&#x7531;&#x4E8E;&#x7EDD;&#x5927;&#x591A;&#x6570;&#x5E94;&#x7528;&#x90FD;&#x9700;&#x8981;&#x4F7F;&#x7528;&#x5B58;&#x50A8;&#x5355;&#x5143;&#x8FDB;&#x884C;&#x6570;&#x636E;&#x5B58;&#x50A8;, &#x6240;&#x4EE5; FPGA &#x4E2D;&#x9700;&#x8981;&#x5B58;&#x50A8;&#x5355;&#x5143;, &#x5982;&#x679C;&#x7528; CLB &#x6765;&#x5B9E;&#x73B0;&#x5B58;&#x50A8;, &#x5C06;&#x4F1A;&#x5BFC;&#x81F4;&#x5927;&#x91CF;&#x7684;&#x8D44;&#x6E90;&#x6D6A;&#x8D39;, &#x6240;&#x4EE5;&#x4E00;&#x822C;&#x91C7;&#x7528;&#x5728; FPGA &#x7ED3;&#x6784;&#x4E2D;&#x653E;&#x7F6E; RAM &#x5355;&#x5143;&#x7684;&#x65B9;&#x6CD5;&#x5B9E;&#x73B0;&#x5B58;&#x50A8;&#x529F;&#x80FD;. &#x8FD9;&#x79CD;&#x653E;&#x7F6E;&#x5728; FPGA &#x7ED3;&#x6784;&#x4E2D;&#x7684; RAM &#x5728; Xilinx FPGA &#x4E2D;&#x4E00;&#x822C;&#x79F0;&#x4E3A; Block RAM, &#x6BCF;&#x4E2A; Block RAM &#x65E2;&#x53EF;&#x4EE5;&#x72EC;&#x7ACB;&#x4F7F;&#x7528;, &#x4E5F;&#x53EF;&#x4EE5;&#x88AB;&#x7EC4;&#x7EC7;&#x6210;&#x4EFB;&#x610F;&#x4F4D;&#x5BBD;&#x7684; RAM, &#x8FD8;&#x53EF;&#x4EE5;&#x7528;&#x4E8E;&#x5B9E;&#x73B0;&#x5F02;&#x6B65; FIFO.</p>
<p>&#x7EDD;&#x5927;&#x591A;&#x6570;&#x7684;&#x7B97;&#x672F;&#x5355;&#x5143;&#x5982;&#x679C;&#x4F7F;&#x7528;LUT&#x6765;&#x5B9E;&#x73B0;&#x5C06;&#x4F1A;&#x975E;&#x5E38;&#x6D6A;&#x8D39;&#x8D44;&#x6E90;, &#x4E3A;&#x4E86;&#x89E3;&#x51B3;&#x8FD9;&#x7C7B;&#x95EE;&#x9898;, &#x5728; FPGA &#x4E2D;&#x4E00;&#x822C;&#x4F1A;&#x5D4C;&#x5165;&#x4E00;&#x4E9B;&#x7B97;&#x672F;&#x64CD;&#x4F5C;&#x5355;&#x5143;, &#x5982;&#x4E58;&#x7D2F;&#x52A0;(MAC), &#x6216;&#x8005;&#x5D4C;&#x5165;&#x6570;&#x5B57;&#x4FE1;&#x53F7;&#x5904;&#x7406;&#x5668;(Digital Signal Processor, DSP). &#x4E00;&#x822C; DSP &#x53EF;&#x4EE5;&#x5B9E;&#x73B0; MAC, FIR &#x6EE4;&#x6CE2;, &#x5F00;&#x6839;&#x7B49;&#x64CD;&#x4F5C;, &#x6240;&#x4EE5;&#x5229;&#x7528;FPGA&#x4E2D;&#x7684;DSP&#x5757;&#x8FDB;&#x884C;&#x590D;&#x6742;&#x7B97;&#x672F;&#x64CD;&#x4F5C;&#x5C06;&#x4F1A;&#x975E;&#x5E38;&#x65B9;&#x4FBF;&#x5E76;&#x4E14;&#x8282;&#x7701;&#x8D44;&#x6E90;.</p>
<p>&#x9664;&#x4E86;&#x4E0A;&#x8FF0;&#x8D44;&#x6E90;&#x5916;, &#x90E8;&#x5206; FPGA &#x4E2D;&#x5D4C;&#x5165;&#x4E86;&#x786C;&#x6838;&#x5FAE;&#x5904;&#x7406;&#x5668;, &#x5C06;&#x5728;&#x4E0B;&#x4E00;&#x8282;&#x5177;&#x4F53;&#x4ECB;&#x7ECD;. &#x53E6;&#x5916;, FPGA &#x4E2D;&#x6709;&#x5927;&#x91CF;&#x7684; I/O &#x7AEF;&#x53E3;, &#x65B9;&#x4FBF;&#x4E0E;&#x5916;&#x754C;&#x7535;&#x8DEF;&#x901A;&#x4FE1;, &#x4F46;&#x5373;&#x4FBF;&#x5982;&#x6B64;, I/O &#x7AEF;&#x53E3;&#x7684;&#x6570;&#x91CF;&#x4F9D;&#x65E7;&#x662F;&#x4E00;&#x4E2A;&#x74F6;&#x9888;, &#x968F;&#x7740;&#x903B;&#x8F91;&#x9010;&#x6E10;&#x590D;&#x6742;, &#x6240;&#x9700;&#x7684; I/O &#x7AEF;&#x53E3;&#x8D8A;&#x6765;&#x8D8A;&#x591A;, &#x4F46; FPGA &#x66F4;&#x65B0;&#x65F6;, I/O &#x7AEF;&#x53E3;&#x7684;&#x6570;&#x91CF;&#x589E;&#x52A0;&#x5F97;&#x5F88;&#x5C11;.</p>
<p>FPGA &#x4E2D;&#x7684;&#x65F6;&#x949F;&#x4FE1;&#x53F7;&#x7531;&#x5916;&#x90E8;&#x4E16;&#x754C;&#x4EA7;&#x751F;, &#x5E76;&#x8FDE;&#x5230;&#x5408;&#x9002;&#x7684;&#x5BC4;&#x5B58;&#x5668;&#x4E0A;. &#x5728; FPGA &#x5185;&#x90E8;&#x6709;&#x4E00;&#x4E2A;&#x65F6;&#x949F;&#x6811;&#x7ED3;&#x6784;, &#x8BE5;&#x7ED3;&#x6784;&#x7528;&#x4E8E;&#x786E;&#x4FDD;&#x6240;&#x6709;&#x7684;&#x89E6;&#x53D1;&#x5668;&#x63A5;&#x6536;&#x5230;&#x7684;&#x65F6;&#x949F;&#x4FE1;&#x53F7;&#x5C3D;&#x53EF;&#x80FD;&#x7684;&#x4E00;&#x81F4;, &#x5982;&#x679C;&#x6CA1;&#x6709;&#x65F6;&#x949F;&#x6811;&#x7ED3;&#x6784;&#x7684;&#x5B58;&#x5728;, &#x7531;&#x4E8E;&#x65F6;&#x949F;&#x4FE1;&#x53F7;&#x5230;&#x5404;&#x4E2A;&#x5BC4;&#x5B58;&#x5668;&#x7684;&#x8DDD;&#x79BB;&#x4E0D;&#x540C;, &#x5EF6;&#x8FDF;&#x4E0D;&#x540C;, &#x5404;&#x89E6;&#x53D1;&#x5668;&#x63A5;&#x6536;&#x5230;&#x7684;&#x65F6;&#x949F;&#x4FE1;&#x53F7;&#x4FBF;&#x4F1A;&#x6709;&#x4E00;&#x5B9A;&#x7684;&#x504F;&#x5DEE;. &#x79BB;&#x65F6;&#x949F;&#x4FE1;&#x53F7;&#x6700;&#x8FD1;&#x7684;&#x5BC4;&#x5B58;&#x5668;&#x5C06;&#x4F1A;&#x66F4;&#x65E9;&#x88AB;&#x89E6;&#x53D1;, &#x8FD9;&#x79CD;&#x73B0;&#x8C61;&#x88AB;&#x79F0;&#x4E3A;&#x65F6;&#x949F;&#x504F;&#x659C;(skew), &#x53EF;&#x80FD;&#x5F15;&#x8D77;&#x4E00;&#x7CFB;&#x5217;&#x66F4;&#x4E25;&#x91CD;&#x7684;&#x95EE;&#x9898;.</p>
<h2 id="&#x5FAE;&#x5904;&#x7406;&#x5668;--fpga">&#x5FAE;&#x5904;&#x7406;&#x5668; + FPGA</h2>
<p>&#x51E0;&#x4E4E;&#x6240;&#x6709;&#x7684;&#x903B;&#x8F91;&#x529F;&#x80FD;&#x90FD;&#x53EF;&#x4EE5;&#x7528;&#x786C;&#x4EF6;&#x6216;&#x8F6F;&#x4EF6;&#x5B9E;&#x73B0;, &#x5176;&#x4E2D;&#x786C;&#x4EF6;&#x4E3B;&#x8981;&#x6307;&#x4F7F;&#x7528;&#x903B;&#x8F91;&#x95E8;&#x548C;&#x5BC4;&#x5B58;&#x5668;&#x7B49;, &#x8F6F;&#x4EF6;&#x4E3B;&#x8981;&#x6307;&#x53EF;&#x4EE5;&#x88AB;&#x5904;&#x7406;&#x5668;&#x6267;&#x884C;&#x7684;&#x4E00;&#x6761;&#x6761;&#x6307;&#x4EE4;. &#x786C;&#x4EF6;&#x5B9E;&#x73B0;&#x548C;&#x8F6F;&#x4EF6;&#x5B9E;&#x73B0;&#x662F;&#x9700;&#x8981;&#x6743;&#x8861;&#x53D6;&#x820D;&#x7684;&#x4E24;&#x79CD;&#x5B9E;&#x73B0;&#x65B9;&#x6CD5;, &#x4F7F;&#x7528;&#x786C;&#x4EF6;&#x5B9E;&#x73B0;&#x867D;&#x7136;&#x901F;&#x5EA6;&#x66F4;&#x5FEB;, &#x4F46;&#x7075;&#x6D3B;&#x6027;&#x5DEE;; &#x4F7F;&#x7528;&#x8F6F;&#x4EF6;&#x5B9E;&#x73B0;&#x867D;&#x7136;&#x7075;&#x6D3B;&#x6027;&#x66F4;&#x597D;, &#x4F46;&#x662F;&#x901F;&#x5EA6;&#x901A;&#x5E38;&#x6162;&#x4E8E;&#x76F4;&#x63A5;&#x4F7F;&#x7528;&#x786C;&#x4EF6;&#x5B9E;&#x73B0;. &#x6240;&#x4EE5;, &#x4E3A;&#x4E86;&#x5728;&#x8FD0;&#x884C;&#x901F;&#x5EA6;&#x548C;&#x7075;&#x6D3B;&#x6027;&#x4E4B;&#x95F4;&#x505A;&#x6743;&#x8861;&#x53D6;&#x820D;, &#x5F88;&#x591A;&#x65F6;&#x5019;&#x9700;&#x8981;&#x8F6F;&#x786C;&#x4EF6;&#x534F;&#x540C;&#x8BBE;&#x8BA1;&#x7684;&#x601D;&#x60F3;&#x6765;&#x6307;&#x5BFC;&#x8BBE;&#x8BA1;, &#x5229;&#x7528;&#x8F6F;&#x4EF6;&#x5B9E;&#x73B0;&#x63A7;&#x5236;&#x529F;&#x80FD;, &#x800C;&#x786C;&#x4EF6;&#x5B9E;&#x73B0;&#x8BA1;&#x7B97;, &#x5F53;&#x7136;, &#x5728;&#x786C;&#x4EF6;&#x5B9E;&#x73B0;&#x8BA1;&#x7B97;&#x65F6;&#x901A;&#x5E38;&#x4E5F;&#x9700;&#x8981;&#x8003;&#x8651;&#x786C;&#x4EF6;&#x7684;&#x5E76;&#x884C;&#x6027;&#x80FD;&#x5426;&#x5F88;&#x597D;&#x5730;&#x52A0;&#x901F;&#x8BA1;&#x7B97;&#x7684;&#x95EE;&#x9898;.</p>
<p>&#x7531;&#x4E8E; FPGA &#x7684;&#x7075;&#x6D3B;&#x6027;, &#x8FD1;&#x5E74;&#x6765;&#x6709;&#x5F88;&#x591A;&#x5229;&#x7528;FPGA&#x5BF9;&#x590D;&#x6742;&#x8FD0;&#x7B97;&#x8FDB;&#x884C;&#x52A0;&#x901F;&#x7684;&#x5E94;&#x7528;, &#x6BD4;&#x5982;&#x5728; FPGA &#x5E73;&#x53F0;&#x4E0A;&#x5B9E;&#x73B0;&#x5377;&#x79EF;&#x795E;&#x7ECF;&#x7F51;&#x7EDC;(CNN) &#x52A0;&#x901F;,&#x901A;&#x5E38;&#x7531;&#x4E3B;&#x673A;&#x63A7;&#x5236;&#x6570;&#x636E;&#x642C;&#x8FD0;&#x8FC7;&#x7A0B;, &#x7531; FPGA &#x4E0A;&#x5B9E;&#x73B0;&#x7684;&#x52A0;&#x901F;&#x7535;&#x8DEF;&#x8FDB;&#x884C;&#x8FD0;&#x7B97;.</p>
<p>&#x65E2;&#x7136; FPGA &#x4F5C;&#x4E3A;&#x4E00;&#x79CD;&#x7279;&#x6B8A;&#x7684;&#x6570;&#x5B57;&#x7535;&#x8DEF;, &#x901A;&#x8FC7;&#x4E0B;&#x8F7D;&#x4E0D;&#x540C;&#x8BBE;&#x8BA1;&#x7684;&#x6BD4;&#x7279;&#x6D41;, &#x4FBF;&#x53EF;&#x4EE5;&#x914D;&#x7F6E;&#x6210;&#x5404;&#x79CD;&#x4E0D;&#x540C;&#x529F;&#x80FD;&#x7684;&#x7535;&#x8DEF;. &#x6240;&#x4EE5;, FPGA &#x5382;&#x5546;&#x5728;&#x90E8;&#x5206; FPGA &#x4E2D;&#x5D4C;&#x5165;&#x4E86;&#x5FAE;&#x5904;&#x7406;&#x5668;&#x786C;&#x6838;, &#x5F00;&#x53D1;&#x8005;&#x4FBF;&#x53EF;&#x4EE5;&#x901A;&#x8FC7;&#x7F16;&#x5199;&#x8F6F;&#x4EF6;&#x7A0B;&#x5E8F;&#x5229;&#x7528;&#x5FAE;&#x5904;&#x7406;&#x5668;&#x7684;&#x5F3A;&#x5927;&#x63A7;&#x5236;&#x80FD;&#x529B;, &#x4E5F;&#x53EF;&#x4EE5;&#x5229;&#x7528;FPGA&#x7684;&#x7075;&#x6D3B;&#x6027;, &#x5B9E;&#x73B0;&#x66F4;&#x590D;&#x6742;&#x7684;&#x529F;&#x80FD;&#x7684;&#x540C;&#x65F6;&#x62E5;&#x6709;&#x66F4;&#x5F3A;&#x7684;&#x6027;&#x80FD;.</p>
<p>&#x5FAE;&#x5904;&#x7406;&#x5668;&#x786C;&#x6838;&#x88AB;&#x89C6;&#x4E3A;&#x4E00;&#x4E2A;&#x201C;&#x9ED1;&#x76D2;&#x201D;&#x5D4C;&#x5165; FPGA &#x4E2D;, &#x901A;&#x5E38;&#x6709;&#x4E24;&#x79CD;&#x65B9;&#x5F0F;, &#x7B2C;&#x4E00;&#x79CD;&#x662F;&#x548C; RAM, I/O &#x53E3;&#x7B49;&#x7535;&#x8DEF;&#x90E8;&#x5206;&#x4F5C;&#x4E3A;&#x4E00;&#x4E2A;&#x6574;&#x4F53;, &#x4E0D;&#x653E;&#x5728; FPGA &#x7684;&#x4E3B;&#x9635;&#x5217;&#x4E2D;. &#x5728;&#x8FD9;&#x79CD;&#x65B9;&#x5F0F;&#x4E0B;, &#x6240;&#x6709;&#x7684;&#x5668;&#x4EF6;&#x90FD;&#x88AB;&#x5C01;&#x88C5;&#x5728;&#x540C;&#x4E00;&#x7845;&#x7247;&#x4E0A;. &#x4E3B;&#x8981;&#x7684; FPGA &#x90E8;&#x5206;&#x4F9D;&#x7136;&#x5305;&#x62EC;&#x5D4C;&#x5165;&#x7684; RAM&#x3001;&#x4E58;&#x6CD5;&#x5668;&#x7B49;&#x6A21;&#x5757;. &#x8FD9;&#x79CD;&#x5B9E;&#x73B0;&#x65B9;&#x5F0F;&#x7684;&#x4E00;&#x5927;&#x4F18;&#x52BF;&#x5728;&#x4E8E;&#x4E3B;&#x8981;&#x7684; FPGA &#x7ED3;&#x6784;&#x5B9E;&#x73B0;&#x4E0E;&#x5D4C;&#x5165;&#x5F0F;&#x5FAE;&#x5904;&#x7406;&#x5668;&#x786C;&#x6838;&#x5B9E;&#x73B0;&#x65E0;&#x5173;, &#x8FD9;&#x6837;&#x4FBF;&#x53EF;&#x4EE5;&#x4F7F;&#x8BBE;&#x8BA1;&#x5DE5;&#x5177;&#x66F4;&#x52A0;&#x7B80;&#x5355;, &#x53E6;&#x4E00;&#x5927;&#x4F18;&#x52BF;&#x5728;&#x4E8E; FPGA &#x5382;&#x5546;&#x53EF;&#x4EE5;&#x6253;&#x5305;&#x4E00;&#x4E9B;&#x989D;&#x5916;&#x7684;&#x529F;&#x80FD;&#xFF0C;&#x7528;&#x4E3B;&#x8981;FPGA&#x7ED3;&#x6784;&#x4E4B;&#x5916;&#x7684;&#x90E8;&#x5206;(&#x5982;&#x5FAE;&#x5904;&#x7406;&#x5668;&#x3001;RAM &#x7B49;&#x6A21;&#x5757;) &#x5B9E;&#x73B0;.</p>
<p>&#x53E6;&#x4E00;&#x79CD;&#x5728; FPGA &#x4E2D;&#x5D4C;&#x5165;&#x786C;&#x6838;&#x7684;&#x65B9;&#x6CD5;&#x4FBF;&#x662F;&#x76F4;&#x63A5;&#x5C06;&#x5176;&#x5D4C;&#x5165;FPGA&#x7684;&#x4E3B;&#x8981;&#x7ED3;&#x6784;&#x4E2D;. &#x540C;&#x6837;, &#x4E3B;&#x8981;&#x7684; FPGA &#x90E8;&#x5206;&#x5305;&#x62EC;&#x5D4C;&#x5165;&#x7684; RAM&#x3001;&#x4E58;&#x6CD5;&#x5668;&#x7B49;&#x6A21;&#x5757;. &#x8FD9;&#x6837;, &#x6240;&#x6709;&#x7684;&#x5B58;&#x50A8;&#x5355;&#x5143;&#x90FD;&#x53EF;&#x4EE5;&#x4F7F;&#x7528;&#x5D4C;&#x5165;&#x7684; RAM &#x6A21;&#x5757;&#xFF0C;&#x4EFB;&#x610F;&#x5916;&#x8BBE;&#x529F;&#x80FD;&#x90FD;&#x53EF;&#x4EE5;&#x7528;&#x53EF;&#x7F16;&#x7A0B;&#x903B;&#x8F91;&#x5757;&#x5B9E;&#x73B0;, &#x53E6;&#x5916;, &#x5C06;&#x5FAE;&#x5904;&#x7406;&#x5668;&#x786C;&#x6838;&#x5D4C;&#x5165; FPGA &#x4E2D;&#x8FD8;&#x6709;&#x4E00;&#x5B9A;&#x7684;&#x901F;&#x5EA6;&#x4F18;&#x52BF;.</p>
<div class="panel panel-info"><div class="panel-heading"><h3 class="panel-title" id="&#x4E00;&#x4E2A;&#x4F8B;&#x5B50;&#x5E2E;&#x4F60;&#x7406;&#x89E3;-fpga-&#x548C;&#x5FAE;&#x5904;&#x7406;&#x5668;&#x7684;&#x533A;&#x522B;"><i class="fa fa-edit"></i> &#x4E00;&#x4E2A;&#x4F8B;&#x5B50;&#x5E2E;&#x4F60;&#x7406;&#x89E3; FPGA &#x548C;&#x5FAE;&#x5904;&#x7406;&#x5668;&#x7684;&#x533A;&#x522B;</h3></div><div class="panel-body"><p>&#x5F53;&#x4F60;&#x6253;&#x7B97;&#x7528;&#x4E00;&#x4E2A;&#x5F00;&#x5173;&#x53BB;&#x63A7;&#x5236;&#x4E00;&#x4E2A; LED &#x706F;&#x65F6;, &#x5982;&#x679C;&#x4F7F;&#x7528;&#x5D4C;&#x5165;&#x5F0F;&#x8FDB;&#x884C;&#x63A7;&#x5236;, &#x4F60;&#x9700;&#x8981;&#x7F16;&#x5199;&#x8F6F;&#x4EF6;&#x4EE3;&#x7801;&#x5230;&#x5FAE;&#x5904;&#x7406;&#x5668;&#x4E2D;, &#x4E4B;&#x540E;&#x5FAE;&#x5904;&#x7406;&#x5668;&#x4F1A;&#x4E0D;&#x65AD;&#x5730;&#x626B;&#x63CF;&#x68C0;&#x6D4B;&#x5F00;&#x5173;&#x662F;&#x5426;&#x6253;&#x5F00;, &#x7136;&#x540E;&#x7ED9; LED &#x706F;&#x53D1;&#x51FA;&#x662F;&#x5426;&#x70B9;&#x4EAE;&#x7684;&#x6307;&#x4EE4;; &#x5982;&#x679C;&#x4F7F;&#x7528; FPGA &#x8FDB;&#x884C;&#x63A7;&#x5236;, &#x4F60;&#x53EA;&#x9700;&#x8981;&#x5229;&#x7528;&#x786C;&#x4EF6;&#x63CF;&#x8FF0;&#x8BED;&#x8A00;(VHDL &#x6216;&#x8005; Verilog HDL) &#x628A;&#x5F00;&#x5173;&#x548C; LED &#x706F;&#x7528;&#x4E00;&#x6839;&#x7EBF;&#x8FDE;&#x8D77;&#x6765;&#x5C31;&#x53EF;&#x4EE5;&#x4E86;. </p></div></div>
<footer class="page-footer-ex"> <span class="page-footer-ex-copyright"> By UESTC Intelligent Chip and System Design Lab. &#x91C7;&#x7528;<a href="https://creativecommons.org/licenses/by-nc-sa/3.0/cn/" target="_blank">&#x77E5;&#x8BC6;&#x5171;&#x4EAB; &#x7F72;&#x540D;-&#x975E;&#x5546;&#x4E1A;&#x6027;&#x4F7F;&#x7528;-&#x76F8;&#x540C;&#x65B9;&#x5F0F;&#x5171;&#x4EAB; 3.0 &#x4E2D;&#x56FD;&#x5927;&#x9646; &#x8BB8;&#x53EF;&#x534F;&#x8BAE;</a>&#x53D1;&#x5E03; </span> &#xA0;&#xA0;&#xA0;&#xA0;&#xA0;&#xA0;&#xA0;&#xA0;&#xA0;&#xA0; <span class="page-footer-ex-footer-update"> &#x6B64;&#x9875;&#x9762;&#x4FEE;&#x8BA2;&#x4E8E; 2025-10-28 19:55:55 </span> </footer>
                                
                                </section>
                            
    </div>
    <div class="search-results">
        <div class="has-results">
            
            <h1 class="search-results-title"><span class='search-results-count'></span> results matching "<span class='search-query'></span>"</h1>
            <ul class="search-results-list"></ul>
            
        </div>
        <div class="no-results">
            
            <h1 class="search-results-title">No results matching "<span class='search-query'></span>"</h1>
            
        </div>
    </div>
</div>

                        </div>
                    </div>
                
            </div>

            
                
                <a href="introduction.html" class="navigation navigation-prev " aria-label="Previous page: LAB0: 工欲善其事 必先利其器">
                    <i class="fa fa-angle-left"></i>
                </a>
                
                
                <a href="whyfpga.html" class="navigation navigation-next " aria-label="Next page: 为什么是 FPGA？">
                    <i class="fa fa-angle-right"></i>
                </a>
                
            
        
    </div>

    <script>
        var gitbook = gitbook || [];
        gitbook.push(function() {
            gitbook.page.hasChanged({"page":{"title":"FPGA 简介","level":"1.2.1","depth":2,"next":{"title":"为什么是 FPGA？","level":"1.2.2","depth":2,"path":"lab0/whyfpga.md","ref":"lab0/whyfpga.md","articles":[]},"previous":{"title":"LAB0: 工欲善其事 必先利其器","level":"1.2","depth":1,"path":"lab0/introduction.md","ref":"lab0/introduction.md","articles":[{"title":"FPGA 简介","level":"1.2.1","depth":2,"path":"lab0/FPGAintro.md","ref":"lab0/FPGAintro.md","articles":[]},{"title":"为什么是 FPGA？","level":"1.2.2","depth":2,"path":"lab0/whyfpga.md","ref":"lab0/whyfpga.md","articles":[]},{"title":"设计方法","level":"1.2.3","depth":2,"path":"lab0/design_method.md","ref":"lab0/design_method.md","articles":[]},{"title":"平台介绍","level":"1.2.4","depth":2,"path":"lab0/board_intro.md","ref":"lab0/board_intro.md","articles":[]},{"title":"软硬件关系","level":"1.2.5","depth":2,"path":"lab0/intro_tools.md","ref":"lab0/intro_tools.md","articles":[]},{"title":"Keil","level":"1.2.6","depth":2,"path":"lab0/keil.md","ref":"lab0/keil.md","articles":[]},{"title":"TD","level":"1.2.7","depth":2,"path":"lab0/td.md","ref":"lab0/td.md","articles":[]},{"title":"Modelsim","level":"1.2.8","depth":2,"path":"lab0/modelsim.md","ref":"lab0/modelsim.md","articles":[]}]},"dir":"ltr"},"config":{"plugins":["intopic-toc","callouts","page-footer-ex","livereload","theme-comscore","-sharing","livereload"],"styles":{"website":"styles/styles.css"},"pluginsConfig":{"callouts":{"important":{"alert":"danger","picto":"fa-bullhorn"},"danger":{"alert":"danger","picto":"fa-exclamation-circle"},"question":{"alert":"info","picto":"fa-question-circle"},"hint":{"alert":"success","picto":"fa-lightbulb-o"},"showTypeInHeader":false,"must":{"alert":"warning","picto":"fa-edit"},"flag":{"alert":"success","picto":"fa-flag"},"info":{"alert":"info","picto":"fa-info-circle"},"note":{"alert":"info","picto":"fa-edit"},"fread":{"alert":"info","picto":"fa-comment"}},"intopic-toc":{"isCollapsed":true,"isScrollspyActive":true,"label":"导航","maxDepth":6,"mode":"nested","selector":".markdown-section h1, .markdown-section h2, .markdown-section h3, .markdown-section h4","visible":true},"livereload":{},"page-footer-ex":{"copyright":"By UESTC Intelligent Chip and System Design Lab. 采用[知识共享 署名-非商业性使用-相同方式共享 3.0 中国大陆 许可协议](https://creativecommons.org/licenses/by-nc-sa/3.0/cn/)发布","markdown":true,"update_format":"YYYY-MM-DD HH:mm:ss","update_label":"此页面修订于"},"search":{},"lunr":{"maxIndexSize":1000000,"ignoreSpecialCharacters":false},"fontsettings":{"theme":"white","family":"sans","size":2},"highlight":{},"theme-comscore":{},"theme-default":{"styles":{"pdf":"styles/pdf.css","epub":"styles/epub.css","mobi":"styles/mobi.css","ebook":"styles/ebook.css","print":"styles/print.css","website":"styles/website.css"},"showLevel":false}},"theme":"default","pdf":{"pageNumbers":true,"fontSize":12,"fontFamily":"Arial","paperSize":"a4","chapterMark":"pagebreak","pageBreaksBefore":"/","margin":{"right":62,"left":62,"top":56,"bottom":56}},"structure":{"langs":"LANGS.md","readme":"README.md","glossary":"GLOSSARY.md","summary":"SUMMARY.md"},"variables":{},"title":"WQ GitBook","gitbook":"*"},"file":{"path":"lab0/FPGAintro.md","mtime":"2025-10-28T11:55:55.208Z","type":"markdown"},"gitbook":{"version":"3.2.3","time":"2025-10-29T09:56:14.122Z"},"basePath":"..","book":{"language":""}});
        });
    </script>
</div>

        
    <script src="../gitbook/gitbook.js"></script>
    <script src="../gitbook/theme.js"></script>
    
        
        <script src="../gitbook/gitbook-plugin-intopic-toc/anchor.min.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-intopic-toc/gumshoe.polyfills.min.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-intopic-toc/plugin.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-livereload/plugin.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-search/search-engine.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-search/search.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-lunr/lunr.min.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-lunr/search-lunr.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-fontsettings/fontsettings.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-theme-comscore/test.js"></script>
        
    

    </body>
</html>

