|jk_trigger_verilog
j => Mux1.IN3
j => Mux0.IN3
k => Mux1.IN4
k => Mux0.IN4
clk => q~reg0.CLK
clk => qn~reg0.CLK
clr => q~0.IN1
clr => q~reg0.ACLR
clr => qn~reg0.PRESET
cls => q~0.IN0
q <= q~reg0.DB_MAX_OUTPUT_PORT_TYPE
qn <= qn~reg0.DB_MAX_OUTPUT_PORT_TYPE


