TimeQuest Timing Analyzer report for SeqDet1001
Mon May 20 19:31:09 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:clkdivider|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:clkdivider|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:clkdivider|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:clkdivider|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:clkdivider|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:clkdivider|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; SeqDet1001                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; ClkDividerN:clkdivider|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:clkdivider|clkOut } ;
; CLOCK_50                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                      ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                             ;
+-------------+-----------------+-------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                    ; Note                                           ;
+-------------+-----------------+-------------------------------+------------------------------------------------+
; 180.34 MHz  ; 180.34 MHz      ; CLOCK_50                      ;                                                ;
; 1149.43 MHz ; 437.64 MHz      ; ClkDividerN:clkdivider|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+-------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -4.545 ; -103.427      ;
; ClkDividerN:clkdivider|clkOut ; 0.130  ; 0.000         ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; ClkDividerN:clkdivider|clkOut ; 0.433 ; 0.000         ;
; CLOCK_50                      ; 0.641 ; 0.000         ;
+-------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -40.265       ;
; ClkDividerN:clkdivider|clkOut ; -1.285 ; -3.855        ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                          ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.545 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 5.460      ;
; -4.538 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 5.453      ;
; -4.421 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 5.336      ;
; -4.296 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 5.211      ;
; -4.244 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 5.159      ;
; -4.232 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 5.147      ;
; -4.191 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 5.106      ;
; -4.135 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 5.050      ;
; -4.130 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 5.045      ;
; -4.127 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 5.042      ;
; -4.122 ; ClkDividerN:clkdivider|s_divCounter[4]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 5.037      ;
; -4.094 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.012      ;
; -4.013 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.928      ;
; -3.976 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.894      ;
; -3.967 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.882      ;
; -3.936 ; ClkDividerN:clkdivider|s_divCounter[26] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.854      ;
; -3.857 ; ClkDividerN:clkdivider|s_divCounter[24] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.775      ;
; -3.801 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.719      ;
; -3.768 ; ClkDividerN:clkdivider|s_divCounter[18] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.686      ;
; -3.764 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.682      ;
; -3.724 ; ClkDividerN:clkdivider|s_divCounter[25] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.642      ;
; -3.680 ; ClkDividerN:clkdivider|s_divCounter[13] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.595      ;
; -3.658 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.576      ;
; -3.625 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.625 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.625 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.625 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.625 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.625 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.625 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.625 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.625 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.625 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.625 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.625 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.625 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.625 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.618 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.536      ;
; -3.618 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.536      ;
; -3.618 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.536      ;
; -3.618 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.536      ;
; -3.618 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.536      ;
; -3.618 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.536      ;
; -3.618 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.536      ;
; -3.618 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.536      ;
; -3.618 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.536      ;
; -3.618 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.536      ;
; -3.618 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.536      ;
; -3.618 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.536      ;
; -3.618 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.536      ;
; -3.618 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.536      ;
; -3.568 ; ClkDividerN:clkdivider|s_divCounter[16] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.486      ;
; -3.564 ; ClkDividerN:clkdivider|s_divCounter[22] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.482      ;
; -3.501 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.501 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.501 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.501 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.501 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.501 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.501 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.501 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.501 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.501 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.501 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.501 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.501 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.501 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.498 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.416      ;
; -3.443 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.361      ;
; -3.438 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.353      ;
; -3.438 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.353      ;
; -3.438 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.353      ;
; -3.438 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.353      ;
; -3.438 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.353      ;
; -3.438 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.353      ;
; -3.438 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.353      ;
; -3.438 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.353      ;
; -3.438 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.353      ;
; -3.438 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.353      ;
; -3.438 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.353      ;
; -3.438 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.353      ;
; -3.438 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.353      ;
; -3.438 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.353      ;
; -3.431 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.346      ;
; -3.431 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.346      ;
; -3.431 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.346      ;
; -3.431 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.346      ;
; -3.431 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.346      ;
; -3.431 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.346      ;
; -3.431 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.346      ;
; -3.431 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.346      ;
; -3.431 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.346      ;
; -3.431 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.346      ;
; -3.431 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.346      ;
; -3.431 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.346      ;
; -3.431 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.346      ;
; -3.431 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.346      ;
; -3.406 ; ClkDividerN:clkdivider|s_divCounter[27] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.324      ;
; -3.376 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.294      ;
; -3.376 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.294      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:clkdivider|clkOut'                                                                                                   ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.130 ; SeqDetFSM:seqdet|PS.C ; SeqDetFSM:seqdet|PS.D ; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; 1.000        ; -0.077     ; 0.791      ;
; 0.132 ; SeqDetFSM:seqdet|PS.B ; SeqDetFSM:seqdet|PS.C ; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; 1.000        ; -0.077     ; 0.789      ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:clkdivider|clkOut'                                                                                                    ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.433 ; SeqDetFSM:seqdet|PS.B ; SeqDetFSM:seqdet|PS.C ; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; 0.000        ; 0.077      ; 0.696      ;
; 0.434 ; SeqDetFSM:seqdet|PS.C ; SeqDetFSM:seqdet|PS.D ; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; 0.000        ; 0.077      ; 0.697      ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                          ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.641 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.907      ;
; 0.642 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.647 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.913      ;
; 0.656 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; ClkDividerN:clkdivider|s_divCounter[25] ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; ClkDividerN:clkdivider|s_divCounter[27] ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; ClkDividerN:clkdivider|s_divCounter[26] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.663 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.929      ;
; 0.663 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.929      ;
; 0.664 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.930      ;
; 0.667 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.933      ;
; 0.667 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.933      ;
; 0.667 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.933      ;
; 0.668 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.934      ;
; 0.668 ; ClkDividerN:clkdivider|s_divCounter[16] ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.934      ;
; 0.669 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.935      ;
; 0.669 ; ClkDividerN:clkdivider|s_divCounter[18] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.935      ;
; 0.677 ; ClkDividerN:clkdivider|s_divCounter[13] ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.943      ;
; 0.680 ; ClkDividerN:clkdivider|s_divCounter[4]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.946      ;
; 0.685 ; ClkDividerN:clkdivider|s_divCounter[24] ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.951      ;
; 0.831 ; ClkDividerN:clkdivider|s_divCounter[22] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.097      ;
; 0.844 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.110      ;
; 0.959 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.225      ;
; 0.960 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.973 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.239      ;
; 0.974 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:clkdivider|s_divCounter[25] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.978 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.244      ;
; 0.979 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.245      ;
; 0.981 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.247      ;
; 0.981 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.247      ;
; 0.981 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.247      ;
; 0.984 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.984 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.986 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.252      ;
; 0.987 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.253      ;
; 0.988 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; ClkDividerN:clkdivider|s_divCounter[26] ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.991 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.257      ;
; 0.992 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.258      ;
; 0.993 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.259      ;
; 0.994 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 0.995 ; ClkDividerN:clkdivider|s_divCounter[16] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.261      ;
; 0.995 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.261      ;
; 0.996 ; ClkDividerN:clkdivider|s_divCounter[18] ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.262      ;
; 0.998 ; ClkDividerN:clkdivider|s_divCounter[13] ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.261      ;
; 1.000 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.266      ;
; 1.000 ; ClkDividerN:clkdivider|s_divCounter[16] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.266      ;
; 1.001 ; ClkDividerN:clkdivider|s_divCounter[18] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.267      ;
; 1.002 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.265      ;
; 1.007 ; ClkDividerN:clkdivider|s_divCounter[4]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.273      ;
; 1.012 ; ClkDividerN:clkdivider|s_divCounter[24] ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.278      ;
; 1.012 ; ClkDividerN:clkdivider|s_divCounter[4]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.278      ;
; 1.017 ; ClkDividerN:clkdivider|s_divCounter[24] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.283      ;
; 1.080 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.346      ;
; 1.081 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.085 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.351      ;
; 1.086 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.095 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.361      ;
; 1.096 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; ClkDividerN:clkdivider|s_divCounter[25] ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.099 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.365      ;
; 1.100 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.366      ;
; 1.100 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.102 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.102 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.102 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.104 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.370      ;
; 1.105 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.371      ;
; 1.105 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.371      ;
; 1.105 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.371      ;
; 1.107 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.373      ;
; 1.107 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.373      ;
; 1.107 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.373      ;
; 1.110 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.376      ;
; 1.110 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.376      ;
; 1.112 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.378      ;
; 1.113 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.379      ;
; 1.114 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.380      ;
; 1.114 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.380      ;
; 1.117 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.383      ;
; 1.118 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.384      ;
; 1.119 ; ClkDividerN:clkdivider|s_divCounter[13] ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.382      ;
; 1.119 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.385      ;
; 1.119 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.385      ;
; 1.121 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.387      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                              ;
+-------------+-----------------+-------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                    ; Note                                           ;
+-------------+-----------------+-------------------------------+------------------------------------------------+
; 194.86 MHz  ; 194.86 MHz      ; CLOCK_50                      ;                                                ;
; 1277.14 MHz ; 437.64 MHz      ; ClkDividerN:clkdivider|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+-------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -4.132 ; -92.682       ;
; ClkDividerN:clkdivider|clkOut ; 0.217  ; 0.000         ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; ClkDividerN:clkdivider|clkOut ; 0.399 ; 0.000         ;
; CLOCK_50                      ; 0.586 ; 0.000         ;
+-------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -40.265       ;
; ClkDividerN:clkdivider|clkOut ; -1.285 ; -3.855        ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                           ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.132 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 5.056      ;
; -4.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 5.050      ;
; -4.030 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.954      ;
; -3.912 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.836      ;
; -3.811 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.735      ;
; -3.799 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.723      ;
; -3.718 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.642      ;
; -3.711 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.635      ;
; -3.709 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.633      ;
; -3.699 ; ClkDividerN:clkdivider|s_divCounter[4]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.623      ;
; -3.671 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.595      ;
; -3.624 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.552      ;
; -3.603 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.527      ;
; -3.565 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.489      ;
; -3.549 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.477      ;
; -3.507 ; ClkDividerN:clkdivider|s_divCounter[26] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.435      ;
; -3.477 ; ClkDividerN:clkdivider|s_divCounter[24] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.405      ;
; -3.368 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.296      ;
; -3.368 ; ClkDividerN:clkdivider|s_divCounter[18] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.296      ;
; -3.349 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.277      ;
; -3.318 ; ClkDividerN:clkdivider|s_divCounter[13] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.242      ;
; -3.307 ; ClkDividerN:clkdivider|s_divCounter[25] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.235      ;
; -3.273 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.201      ;
; -3.246 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.173      ;
; -3.246 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.173      ;
; -3.246 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.173      ;
; -3.246 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.173      ;
; -3.246 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.173      ;
; -3.246 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.173      ;
; -3.246 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.173      ;
; -3.246 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.173      ;
; -3.246 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.173      ;
; -3.246 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.173      ;
; -3.246 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.173      ;
; -3.246 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.173      ;
; -3.246 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.173      ;
; -3.246 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.173      ;
; -3.240 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.167      ;
; -3.240 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.167      ;
; -3.240 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.167      ;
; -3.240 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.167      ;
; -3.240 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.167      ;
; -3.240 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.167      ;
; -3.240 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.167      ;
; -3.240 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.167      ;
; -3.240 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.167      ;
; -3.240 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.167      ;
; -3.240 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.167      ;
; -3.240 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.167      ;
; -3.240 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.167      ;
; -3.240 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.167      ;
; -3.199 ; ClkDividerN:clkdivider|s_divCounter[16] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.127      ;
; -3.181 ; ClkDividerN:clkdivider|s_divCounter[22] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.109      ;
; -3.168 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.096      ;
; -3.144 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.071      ;
; -3.144 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.071      ;
; -3.144 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.071      ;
; -3.144 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.071      ;
; -3.144 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.071      ;
; -3.144 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.071      ;
; -3.144 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.071      ;
; -3.144 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.071      ;
; -3.144 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.071      ;
; -3.144 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.071      ;
; -3.144 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.071      ;
; -3.144 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.071      ;
; -3.144 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.071      ;
; -3.144 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.071      ;
; -3.089 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.017      ;
; -3.079 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.003      ;
; -3.079 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.003      ;
; -3.079 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.003      ;
; -3.079 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.003      ;
; -3.079 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.003      ;
; -3.079 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.003      ;
; -3.079 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.003      ;
; -3.079 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.003      ;
; -3.079 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.003      ;
; -3.079 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.003      ;
; -3.079 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.003      ;
; -3.079 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.003      ;
; -3.079 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.003      ;
; -3.079 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.003      ;
; -3.073 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.997      ;
; -3.073 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.997      ;
; -3.073 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.997      ;
; -3.073 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.997      ;
; -3.073 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.997      ;
; -3.073 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.997      ;
; -3.073 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.997      ;
; -3.073 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.997      ;
; -3.073 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.997      ;
; -3.073 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.997      ;
; -3.073 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.997      ;
; -3.073 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.997      ;
; -3.073 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.997      ;
; -3.073 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.997      ;
; -3.057 ; ClkDividerN:clkdivider|s_divCounter[27] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.985      ;
; -3.026 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.953      ;
; -3.026 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.953      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:clkdivider|clkOut'                                                                                                    ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.217 ; SeqDetFSM:seqdet|PS.C ; SeqDetFSM:seqdet|PS.D ; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; 1.000        ; -0.070     ; 0.712      ;
; 0.218 ; SeqDetFSM:seqdet|PS.B ; SeqDetFSM:seqdet|PS.C ; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; 1.000        ; -0.070     ; 0.711      ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:clkdivider|clkOut'                                                                                                     ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.399 ; SeqDetFSM:seqdet|PS.B ; SeqDetFSM:seqdet|PS.C ; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; 0.000        ; 0.070      ; 0.640      ;
; 0.400 ; SeqDetFSM:seqdet|PS.C ; SeqDetFSM:seqdet|PS.D ; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; 0.000        ; 0.070      ; 0.641      ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                           ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.586 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.591 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.601 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; ClkDividerN:clkdivider|s_divCounter[25] ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; ClkDividerN:clkdivider|s_divCounter[27] ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.604 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.606 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.849      ;
; 0.606 ; ClkDividerN:clkdivider|s_divCounter[26] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.607 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.849      ;
; 0.608 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.850      ;
; 0.609 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.852      ;
; 0.610 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.853      ;
; 0.611 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.854      ;
; 0.611 ; ClkDividerN:clkdivider|s_divCounter[16] ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.853      ;
; 0.611 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.853      ;
; 0.611 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.853      ;
; 0.612 ; ClkDividerN:clkdivider|s_divCounter[18] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.854      ;
; 0.617 ; ClkDividerN:clkdivider|s_divCounter[13] ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.860      ;
; 0.619 ; ClkDividerN:clkdivider|s_divCounter[4]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.862      ;
; 0.625 ; ClkDividerN:clkdivider|s_divCounter[24] ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.867      ;
; 0.770 ; ClkDividerN:clkdivider|s_divCounter[22] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.012      ;
; 0.782 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.025      ;
; 0.872 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.115      ;
; 0.873 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.878 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.121      ;
; 0.879 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.122      ;
; 0.887 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.887 ; ClkDividerN:clkdivider|s_divCounter[25] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.889 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.892 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.135      ;
; 0.894 ; ClkDividerN:clkdivider|s_divCounter[26] ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.136      ;
; 0.895 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.137      ;
; 0.897 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.140      ;
; 0.898 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.140      ;
; 0.898 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.140      ;
; 0.898 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; ClkDividerN:clkdivider|s_divCounter[16] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.141      ;
; 0.900 ; ClkDividerN:clkdivider|s_divCounter[18] ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.142      ;
; 0.901 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.143      ;
; 0.903 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.145      ;
; 0.907 ; ClkDividerN:clkdivider|s_divCounter[13] ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 1.146      ;
; 0.907 ; ClkDividerN:clkdivider|s_divCounter[4]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.150      ;
; 0.909 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.152      ;
; 0.910 ; ClkDividerN:clkdivider|s_divCounter[16] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.152      ;
; 0.911 ; ClkDividerN:clkdivider|s_divCounter[18] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.153      ;
; 0.912 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 1.151      ;
; 0.913 ; ClkDividerN:clkdivider|s_divCounter[24] ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.155      ;
; 0.918 ; ClkDividerN:clkdivider|s_divCounter[4]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.161      ;
; 0.924 ; ClkDividerN:clkdivider|s_divCounter[24] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.166      ;
; 0.971 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.214      ;
; 0.972 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.215      ;
; 0.982 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.225      ;
; 0.983 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.986 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.986 ; ClkDividerN:clkdivider|s_divCounter[25] ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.988 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.991 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.234      ;
; 0.992 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.234      ;
; 0.994 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.236      ;
; 0.997 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 0.997 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 0.997 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 0.999 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 0.999 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 0.999 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.242      ;
; 1.002 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.002 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.002 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.002 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.244      ;
; 1.003 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.245      ;
; 1.005 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.247      ;
; 1.006 ; ClkDividerN:clkdivider|s_divCounter[13] ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 1.245      ;
; 1.008 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.008 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.250      ;
; 1.008 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.250      ;
; 1.009 ; ClkDividerN:clkdivider|s_divCounter[16] ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.251      ;
; 1.010 ; ClkDividerN:clkdivider|s_divCounter[18] ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.252      ;
; 1.011 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 1.250      ;
; 1.011 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.253      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -1.806 ; -34.664       ;
; ClkDividerN:clkdivider|clkOut ; 0.574  ; 0.000         ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; ClkDividerN:clkdivider|clkOut ; 0.191 ; 0.000         ;
; CLOCK_50                      ; 0.292 ; 0.000         ;
+-------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -33.812       ;
; ClkDividerN:clkdivider|clkOut ; -1.000 ; -3.000        ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                           ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.806 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.750      ;
; -1.805 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.749      ;
; -1.758 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.702      ;
; -1.693 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.637      ;
; -1.588 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.532      ;
; -1.581 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.525      ;
; -1.566 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.510      ;
; -1.564 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.508      ;
; -1.563 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.507      ;
; -1.558 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.502      ;
; -1.550 ; ClkDividerN:clkdivider|s_divCounter[4]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.494      ;
; -1.531 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.478      ;
; -1.519 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.463      ;
; -1.477 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.424      ;
; -1.471 ; ClkDividerN:clkdivider|s_divCounter[26] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.418      ;
; -1.459 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.403      ;
; -1.451 ; ClkDividerN:clkdivider|s_divCounter[24] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.398      ;
; -1.417 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.364      ;
; -1.416 ; ClkDividerN:clkdivider|s_divCounter[18] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.363      ;
; -1.415 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.362      ;
; -1.414 ; ClkDividerN:clkdivider|s_divCounter[25] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.361      ;
; -1.345 ; ClkDividerN:clkdivider|s_divCounter[13] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.289      ;
; -1.334 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.281      ;
; -1.324 ; ClkDividerN:clkdivider|s_divCounter[16] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.271      ;
; -1.321 ; ClkDividerN:clkdivider|s_divCounter[22] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.268      ;
; -1.278 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.225      ;
; -1.265 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.212      ;
; -1.224 ; ClkDividerN:clkdivider|s_divCounter[27] ; ClkDividerN:clkdivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.171      ;
; -1.221 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.220 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.220 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.220 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.220 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.220 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.220 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.220 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.220 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.220 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.220 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.220 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.220 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.220 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.220 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.173 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.119      ;
; -1.173 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.119      ;
; -1.173 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.119      ;
; -1.173 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.119      ;
; -1.173 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.119      ;
; -1.173 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.119      ;
; -1.173 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.119      ;
; -1.173 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.119      ;
; -1.173 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.119      ;
; -1.173 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.119      ;
; -1.173 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.119      ;
; -1.173 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.119      ;
; -1.173 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.119      ;
; -1.173 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.119      ;
; -1.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.069      ;
; -1.125 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.068      ;
; -1.125 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.068      ;
; -1.125 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.068      ;
; -1.125 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.068      ;
; -1.125 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.068      ;
; -1.125 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.068      ;
; -1.125 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.068      ;
; -1.125 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.068      ;
; -1.125 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.068      ;
; -1.125 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.068      ;
; -1.125 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.068      ;
; -1.125 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.068      ;
; -1.125 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.068      ;
; -1.125 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.068      ;
; -1.108 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.054      ;
; -1.108 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.054      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:clkdivider|clkOut'                                                                                                    ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.574 ; SeqDetFSM:seqdet|PS.C ; SeqDetFSM:seqdet|PS.D ; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; 1.000        ; -0.039     ; 0.374      ;
; 0.575 ; SeqDetFSM:seqdet|PS.B ; SeqDetFSM:seqdet|PS.C ; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; 1.000        ; -0.039     ; 0.373      ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:clkdivider|clkOut'                                                                                                     ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.191 ; SeqDetFSM:seqdet|PS.B ; SeqDetFSM:seqdet|PS.C ; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; 0.000        ; 0.039      ; 0.314      ;
; 0.192 ; SeqDetFSM:seqdet|PS.C ; SeqDetFSM:seqdet|PS.D ; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; 0.000        ; 0.039      ; 0.315      ;
+-------+-----------------------+-----------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.292 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.293 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.295 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.300 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:clkdivider|s_divCounter[27] ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:clkdivider|s_divCounter[25] ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; ClkDividerN:clkdivider|s_divCounter[26] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.428      ;
; 0.304 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.429      ;
; 0.304 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.429      ;
; 0.304 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.429      ;
; 0.306 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[0]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; ClkDividerN:clkdivider|s_divCounter[16] ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; ClkDividerN:clkdivider|s_divCounter[18] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.310 ; ClkDividerN:clkdivider|s_divCounter[13] ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.435      ;
; 0.312 ; ClkDividerN:clkdivider|s_divCounter[4]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.437      ;
; 0.314 ; ClkDividerN:clkdivider|s_divCounter[24] ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.439      ;
; 0.373 ; ClkDividerN:clkdivider|s_divCounter[22] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.498      ;
; 0.379 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.504      ;
; 0.441 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.566      ;
; 0.442 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.449 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; ClkDividerN:clkdivider|s_divCounter[25] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.452 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[1]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.455 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.455 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.459 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; ClkDividerN:clkdivider|s_divCounter[26] ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; ClkDividerN:clkdivider|s_divCounter[13] ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.584      ;
; 0.462 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[13] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.464 ; ClkDividerN:clkdivider|s_divCounter[18] ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.464 ; ClkDividerN:clkdivider|s_divCounter[16] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.464 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.467 ; ClkDividerN:clkdivider|s_divCounter[10] ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.592      ;
; 0.467 ; ClkDividerN:clkdivider|s_divCounter[18] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.592      ;
; 0.467 ; ClkDividerN:clkdivider|s_divCounter[16] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.592      ;
; 0.468 ; ClkDividerN:clkdivider|s_divCounter[12] ; ClkDividerN:clkdivider|s_divCounter[14] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.590      ;
; 0.470 ; ClkDividerN:clkdivider|s_divCounter[4]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.595      ;
; 0.472 ; ClkDividerN:clkdivider|s_divCounter[24] ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.597      ;
; 0.473 ; ClkDividerN:clkdivider|s_divCounter[4]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.598      ;
; 0.475 ; ClkDividerN:clkdivider|s_divCounter[24] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.600      ;
; 0.499 ; ClkDividerN:clkdivider|clkOut           ; ClkDividerN:clkdivider|clkOut           ; ClkDividerN:clkdivider|clkOut ; CLOCK_50    ; 0.000        ; 1.634      ; 2.352      ;
; 0.504 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.629      ;
; 0.505 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.507 ; ClkDividerN:clkdivider|s_divCounter[3]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.632      ;
; 0.508 ; ClkDividerN:clkdivider|s_divCounter[1]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.512 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|s_divCounter[7]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|s_divCounter[21] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; ClkDividerN:clkdivider|s_divCounter[25] ; ClkDividerN:clkdivider|s_divCounter[27] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.515 ; ClkDividerN:clkdivider|s_divCounter[5]  ; ClkDividerN:clkdivider|s_divCounter[8]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; ClkDividerN:clkdivider|s_divCounter[19] ; ClkDividerN:clkdivider|s_divCounter[22] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.516 ; ClkDividerN:clkdivider|s_divCounter[7]  ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.641      ;
; 0.516 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|s_divCounter[19] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.641      ;
; 0.516 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.641      ;
; 0.518 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.518 ; ClkDividerN:clkdivider|s_divCounter[15] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.518 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|s_divCounter[25] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.519 ; ClkDividerN:clkdivider|s_divCounter[9]  ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:clkdivider|s_divCounter[17] ; ClkDividerN:clkdivider|s_divCounter[20] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[5]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.521 ; ClkDividerN:clkdivider|s_divCounter[21] ; ClkDividerN:clkdivider|s_divCounter[24] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.521 ; ClkDividerN:clkdivider|s_divCounter[23] ; ClkDividerN:clkdivider|s_divCounter[26] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.522 ; ClkDividerN:clkdivider|s_divCounter[2]  ; ClkDividerN:clkdivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.522 ; ClkDividerN:clkdivider|s_divCounter[0]  ; ClkDividerN:clkdivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.525 ; ClkDividerN:clkdivider|s_divCounter[13] ; ClkDividerN:clkdivider|s_divCounter[15] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.647      ;
; 0.525 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|s_divCounter[9]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.525 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|s_divCounter[17] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.525 ; ClkDividerN:clkdivider|s_divCounter[20] ; ClkDividerN:clkdivider|s_divCounter[23] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.526 ; ClkDividerN:clkdivider|s_divCounter[8]  ; ClkDividerN:clkdivider|s_divCounter[11] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.651      ;
; 0.528 ; ClkDividerN:clkdivider|s_divCounter[13] ; ClkDividerN:clkdivider|s_divCounter[16] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.650      ;
; 0.528 ; ClkDividerN:clkdivider|s_divCounter[11] ; ClkDividerN:clkdivider|s_divCounter[12] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.528 ; ClkDividerN:clkdivider|s_divCounter[6]  ; ClkDividerN:clkdivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.528 ; ClkDividerN:clkdivider|s_divCounter[14] ; ClkDividerN:clkdivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+--------------------------------+----------+-------+----------+---------+---------------------+
; Clock                          ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack               ; -4.545   ; 0.191 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                      ; -4.545   ; 0.292 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:clkdivider|clkOut ; 0.130    ; 0.191 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                ; -103.427 ; 0.0   ; 0.0      ; 0.0     ; -44.12              ;
;  CLOCK_50                      ; -103.427 ; 0.000 ; N/A      ; N/A     ; -40.265             ;
;  ClkDividerN:clkdivider|clkOut ; 0.000    ; 0.000 ; N/A      ; N/A     ; -3.855              ;
+--------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; 2        ; 0        ; 0        ; 0        ;
; ClkDividerN:clkdivider|clkOut ; CLOCK_50                      ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                      ; CLOCK_50                      ; 1449     ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; 2        ; 0        ; 0        ; 0        ;
; ClkDividerN:clkdivider|clkOut ; CLOCK_50                      ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                      ; CLOCK_50                      ; 1449     ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 7     ; 7    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------+
; Clock Status Summary                                                               ;
+-------------------------------+-------------------------------+------+-------------+
; Target                        ; Clock                         ; Type ; Status      ;
+-------------------------------+-------------------------------+------+-------------+
; CLOCK_50                      ; CLOCK_50                      ; Base ; Constrained ;
; ClkDividerN:clkdivider|clkOut ; ClkDividerN:clkdivider|clkOut ; Base ; Constrained ;
+-------------------------------+-------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Mon May 20 19:31:07 2019
Info: Command: quartus_sta SeqDet1001 -c SeqDet1001
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqDet1001.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:clkdivider|clkOut ClkDividerN:clkdivider|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.545
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.545            -103.427 CLOCK_50 
    Info (332119):     0.130               0.000 ClkDividerN:clkdivider|clkOut 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 ClkDividerN:clkdivider|clkOut 
    Info (332119):     0.641               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 CLOCK_50 
    Info (332119):    -1.285              -3.855 ClkDividerN:clkdivider|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.132
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.132             -92.682 CLOCK_50 
    Info (332119):     0.217               0.000 ClkDividerN:clkdivider|clkOut 
Info (332146): Worst-case hold slack is 0.399
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.399               0.000 ClkDividerN:clkdivider|clkOut 
    Info (332119):     0.586               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 CLOCK_50 
    Info (332119):    -1.285              -3.855 ClkDividerN:clkdivider|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.806
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.806             -34.664 CLOCK_50 
    Info (332119):     0.574               0.000 ClkDividerN:clkdivider|clkOut 
Info (332146): Worst-case hold slack is 0.191
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.191               0.000 ClkDividerN:clkdivider|clkOut 
    Info (332119):     0.292               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.812 CLOCK_50 
    Info (332119):    -1.000              -3.000 ClkDividerN:clkdivider|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4869 megabytes
    Info: Processing ended: Mon May 20 19:31:09 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


