
180307.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         0000000a  00800100  00000506  0000059a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000506  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000a  0080010a  0080010a  000005a4  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000005a4  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  000005d4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000100  00000000  00000000  00000610  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000117d  00000000  00000000  00000710  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000aee  00000000  00000000  0000188d  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000a1e  00000000  00000000  0000237b  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000258  00000000  00000000  00002d9c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000567  00000000  00000000  00002ff4  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000a9f  00000000  00000000  0000355b  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000100  00000000  00000000  00003ffa  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	45 c0       	rjmp	.+138    	; 0x8c <__ctors_end>
   2:	00 00       	nop
   4:	60 c0       	rjmp	.+192    	; 0xc6 <__bad_interrupt>
   6:	00 00       	nop
   8:	5e c0       	rjmp	.+188    	; 0xc6 <__bad_interrupt>
   a:	00 00       	nop
   c:	5c c0       	rjmp	.+184    	; 0xc6 <__bad_interrupt>
   e:	00 00       	nop
  10:	5a c0       	rjmp	.+180    	; 0xc6 <__bad_interrupt>
  12:	00 00       	nop
  14:	58 c0       	rjmp	.+176    	; 0xc6 <__bad_interrupt>
  16:	00 00       	nop
  18:	56 c0       	rjmp	.+172    	; 0xc6 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	54 c0       	rjmp	.+168    	; 0xc6 <__bad_interrupt>
  1e:	00 00       	nop
  20:	52 c0       	rjmp	.+164    	; 0xc6 <__bad_interrupt>
  22:	00 00       	nop
  24:	50 c0       	rjmp	.+160    	; 0xc6 <__bad_interrupt>
  26:	00 00       	nop
  28:	4e c0       	rjmp	.+156    	; 0xc6 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	4c c0       	rjmp	.+152    	; 0xc6 <__bad_interrupt>
  2e:	00 00       	nop
  30:	0b c1       	rjmp	.+534    	; 0x248 <__vector_12>
  32:	00 00       	nop
  34:	48 c0       	rjmp	.+144    	; 0xc6 <__bad_interrupt>
  36:	00 00       	nop
  38:	46 c0       	rjmp	.+140    	; 0xc6 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	60 c1       	rjmp	.+704    	; 0x2fe <__vector_15>
  3e:	00 00       	nop
  40:	42 c0       	rjmp	.+132    	; 0xc6 <__bad_interrupt>
  42:	00 00       	nop
  44:	40 c0       	rjmp	.+128    	; 0xc6 <__bad_interrupt>
  46:	00 00       	nop
  48:	3e c0       	rjmp	.+124    	; 0xc6 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	3c c0       	rjmp	.+120    	; 0xc6 <__bad_interrupt>
  4e:	00 00       	nop
  50:	3a c0       	rjmp	.+116    	; 0xc6 <__bad_interrupt>
  52:	00 00       	nop
  54:	38 c0       	rjmp	.+112    	; 0xc6 <__bad_interrupt>
  56:	00 00       	nop
  58:	36 c0       	rjmp	.+108    	; 0xc6 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	34 c0       	rjmp	.+104    	; 0xc6 <__bad_interrupt>
  5e:	00 00       	nop
  60:	32 c0       	rjmp	.+100    	; 0xc6 <__bad_interrupt>
  62:	00 00       	nop
  64:	30 c0       	rjmp	.+96     	; 0xc6 <__bad_interrupt>
  66:	00 00       	nop
  68:	2e c0       	rjmp	.+92     	; 0xc6 <__bad_interrupt>
  6a:	00 00       	nop
  6c:	2c c0       	rjmp	.+88     	; 0xc6 <__bad_interrupt>
  6e:	00 00       	nop
  70:	2a c0       	rjmp	.+84     	; 0xc6 <__bad_interrupt>
  72:	00 00       	nop
  74:	28 c0       	rjmp	.+80     	; 0xc6 <__bad_interrupt>
  76:	00 00       	nop
  78:	26 c0       	rjmp	.+76     	; 0xc6 <__bad_interrupt>
  7a:	00 00       	nop
  7c:	24 c0       	rjmp	.+72     	; 0xc6 <__bad_interrupt>
  7e:	00 00       	nop
  80:	22 c0       	rjmp	.+68     	; 0xc6 <__bad_interrupt>
  82:	00 00       	nop
  84:	20 c0       	rjmp	.+64     	; 0xc6 <__bad_interrupt>
  86:	00 00       	nop
  88:	1e c0       	rjmp	.+60     	; 0xc6 <__bad_interrupt>
	...

0000008c <__ctors_end>:
  8c:	11 24       	eor	r1, r1
  8e:	1f be       	out	0x3f, r1	; 63
  90:	cf ef       	ldi	r28, 0xFF	; 255
  92:	d0 e1       	ldi	r29, 0x10	; 16
  94:	de bf       	out	0x3e, r29	; 62
  96:	cd bf       	out	0x3d, r28	; 61

00000098 <__do_copy_data>:
  98:	11 e0       	ldi	r17, 0x01	; 1
  9a:	a0 e0       	ldi	r26, 0x00	; 0
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	e6 e0       	ldi	r30, 0x06	; 6
  a0:	f5 e0       	ldi	r31, 0x05	; 5
  a2:	00 e0       	ldi	r16, 0x00	; 0
  a4:	0b bf       	out	0x3b, r16	; 59
  a6:	02 c0       	rjmp	.+4      	; 0xac <__do_copy_data+0x14>
  a8:	07 90       	elpm	r0, Z+
  aa:	0d 92       	st	X+, r0
  ac:	aa 30       	cpi	r26, 0x0A	; 10
  ae:	b1 07       	cpc	r27, r17
  b0:	d9 f7       	brne	.-10     	; 0xa8 <__do_copy_data+0x10>

000000b2 <__do_clear_bss>:
  b2:	21 e0       	ldi	r18, 0x01	; 1
  b4:	aa e0       	ldi	r26, 0x0A	; 10
  b6:	b1 e0       	ldi	r27, 0x01	; 1
  b8:	01 c0       	rjmp	.+2      	; 0xbc <.do_clear_bss_start>

000000ba <.do_clear_bss_loop>:
  ba:	1d 92       	st	X+, r1

000000bc <.do_clear_bss_start>:
  bc:	a4 31       	cpi	r26, 0x14	; 20
  be:	b2 07       	cpc	r27, r18
  c0:	e1 f7       	brne	.-8      	; 0xba <.do_clear_bss_loop>
  c2:	b6 d0       	rcall	.+364    	; 0x230 <main>
  c4:	1e c2       	rjmp	.+1084   	; 0x502 <_exit>

000000c6 <__bad_interrupt>:
  c6:	9c cf       	rjmp	.-200    	; 0x0 <__vectors>

000000c8 <led_init>:
	char i;
	for(i=0;i<9;i++){
		LED_PORT = 0b11111111 >> i;
		_delay_ms(200);
	}
}
  c8:	8f ef       	ldi	r24, 0xFF	; 255
  ca:	84 bb       	out	0x14, r24	; 20
  cc:	15 ba       	out	0x15, r1	; 21
  ce:	08 95       	ret

000000d0 <led_on_upto>:
void led_on_upto(void){
  d0:	88 e0       	ldi	r24, 0x08	; 8
  d2:	90 e0       	ldi	r25, 0x00	; 0
	char i;
	for(i=0;i<9;i++){
		LED_PORT = 0b11111111 >> (8-i);
  d4:	4f ef       	ldi	r20, 0xFF	; 255
  d6:	50 e0       	ldi	r21, 0x00	; 0
  d8:	9a 01       	movw	r18, r20
  da:	08 2e       	mov	r0, r24
  dc:	02 c0       	rjmp	.+4      	; 0xe2 <led_on_upto+0x12>
  de:	35 95       	asr	r19
  e0:	27 95       	ror	r18
  e2:	0a 94       	dec	r0
  e4:	e2 f7       	brpl	.-8      	; 0xde <led_on_upto+0xe>
  e6:	25 bb       	out	0x15, r18	; 21
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  e8:	2f ef       	ldi	r18, 0xFF	; 255
  ea:	33 ec       	ldi	r19, 0xC3	; 195
  ec:	69 e0       	ldi	r22, 0x09	; 9
  ee:	21 50       	subi	r18, 0x01	; 1
  f0:	30 40       	sbci	r19, 0x00	; 0
  f2:	60 40       	sbci	r22, 0x00	; 0
  f4:	e1 f7       	brne	.-8      	; 0xee <led_on_upto+0x1e>
  f6:	00 c0       	rjmp	.+0      	; 0xf8 <led_on_upto+0x28>
  f8:	00 00       	nop
  fa:	01 97       	sbiw	r24, 0x01	; 1
  fc:	68 f7       	brcc	.-38     	; 0xd8 <led_on_upto+0x8>
		_delay_ms(200);
	}
}
  fe:	08 95       	ret

00000100 <FND_UPDATE>:
	for (i=0;i<4;i++){
		FND_CONTROL_PORT = 0b00000001<<i;
		FND_DATA_PORT = FND[i];
		_delay_ms(2);
		}
}
 100:	cf 93       	push	r28
 102:	df 93       	push	r29
 104:	ac 01       	movw	r20, r24
 106:	cc e0       	ldi	r28, 0x0C	; 12
 108:	d1 e0       	ldi	r29, 0x01	; 1
 10a:	9c 01       	movw	r18, r24
 10c:	36 95       	lsr	r19
 10e:	27 95       	ror	r18
 110:	36 95       	lsr	r19
 112:	27 95       	ror	r18
 114:	36 95       	lsr	r19
 116:	27 95       	ror	r18
 118:	a5 ec       	ldi	r26, 0xC5	; 197
 11a:	b0 e2       	ldi	r27, 0x20	; 32
 11c:	b1 d1       	rcall	.+866    	; 0x480 <__umulhisi3>
 11e:	fc 01       	movw	r30, r24
 120:	f2 95       	swap	r31
 122:	e2 95       	swap	r30
 124:	ef 70       	andi	r30, 0x0F	; 15
 126:	ef 27       	eor	r30, r31
 128:	ff 70       	andi	r31, 0x0F	; 15
 12a:	ef 27       	eor	r30, r31
 12c:	9f 01       	movw	r18, r30
 12e:	ad ec       	ldi	r26, 0xCD	; 205
 130:	bc ec       	ldi	r27, 0xCC	; 204
 132:	a6 d1       	rcall	.+844    	; 0x480 <__umulhisi3>
 134:	96 95       	lsr	r25
 136:	87 95       	ror	r24
 138:	96 95       	lsr	r25
 13a:	87 95       	ror	r24
 13c:	96 95       	lsr	r25
 13e:	87 95       	ror	r24
 140:	9c 01       	movw	r18, r24
 142:	22 0f       	add	r18, r18
 144:	33 1f       	adc	r19, r19
 146:	88 0f       	add	r24, r24
 148:	99 1f       	adc	r25, r25
 14a:	88 0f       	add	r24, r24
 14c:	99 1f       	adc	r25, r25
 14e:	88 0f       	add	r24, r24
 150:	99 1f       	adc	r25, r25
 152:	82 0f       	add	r24, r18
 154:	93 1f       	adc	r25, r19
 156:	e8 1b       	sub	r30, r24
 158:	f9 0b       	sbc	r31, r25
 15a:	e0 50       	subi	r30, 0x00	; 0
 15c:	ff 4f       	sbci	r31, 0xFF	; 255
 15e:	80 81       	ld	r24, Z
 160:	88 83       	st	Y, r24
 162:	9a 01       	movw	r18, r20
 164:	36 95       	lsr	r19
 166:	27 95       	ror	r18
 168:	36 95       	lsr	r19
 16a:	27 95       	ror	r18
 16c:	ab e7       	ldi	r26, 0x7B	; 123
 16e:	b4 e1       	ldi	r27, 0x14	; 20
 170:	87 d1       	rcall	.+782    	; 0x480 <__umulhisi3>
 172:	fc 01       	movw	r30, r24
 174:	f6 95       	lsr	r31
 176:	e7 95       	ror	r30
 178:	9f 01       	movw	r18, r30
 17a:	ad ec       	ldi	r26, 0xCD	; 205
 17c:	bc ec       	ldi	r27, 0xCC	; 204
 17e:	80 d1       	rcall	.+768    	; 0x480 <__umulhisi3>
 180:	96 95       	lsr	r25
 182:	87 95       	ror	r24
 184:	96 95       	lsr	r25
 186:	87 95       	ror	r24
 188:	96 95       	lsr	r25
 18a:	87 95       	ror	r24
 18c:	9c 01       	movw	r18, r24
 18e:	22 0f       	add	r18, r18
 190:	33 1f       	adc	r19, r19
 192:	88 0f       	add	r24, r24
 194:	99 1f       	adc	r25, r25
 196:	88 0f       	add	r24, r24
 198:	99 1f       	adc	r25, r25
 19a:	88 0f       	add	r24, r24
 19c:	99 1f       	adc	r25, r25
 19e:	82 0f       	add	r24, r18
 1a0:	93 1f       	adc	r25, r19
 1a2:	e8 1b       	sub	r30, r24
 1a4:	f9 0b       	sbc	r31, r25
 1a6:	e0 50       	subi	r30, 0x00	; 0
 1a8:	ff 4f       	sbci	r31, 0xFF	; 255
 1aa:	80 81       	ld	r24, Z
 1ac:	89 83       	std	Y+1, r24	; 0x01
 1ae:	9a 01       	movw	r18, r20
 1b0:	67 d1       	rcall	.+718    	; 0x480 <__umulhisi3>
 1b2:	fc 01       	movw	r30, r24
 1b4:	f6 95       	lsr	r31
 1b6:	e7 95       	ror	r30
 1b8:	f6 95       	lsr	r31
 1ba:	e7 95       	ror	r30
 1bc:	f6 95       	lsr	r31
 1be:	e7 95       	ror	r30
 1c0:	9f 01       	movw	r18, r30
 1c2:	5e d1       	rcall	.+700    	; 0x480 <__umulhisi3>
 1c4:	96 95       	lsr	r25
 1c6:	87 95       	ror	r24
 1c8:	96 95       	lsr	r25
 1ca:	87 95       	ror	r24
 1cc:	96 95       	lsr	r25
 1ce:	87 95       	ror	r24
 1d0:	9c 01       	movw	r18, r24
 1d2:	22 0f       	add	r18, r18
 1d4:	33 1f       	adc	r19, r19
 1d6:	88 0f       	add	r24, r24
 1d8:	99 1f       	adc	r25, r25
 1da:	88 0f       	add	r24, r24
 1dc:	99 1f       	adc	r25, r25
 1de:	88 0f       	add	r24, r24
 1e0:	99 1f       	adc	r25, r25
 1e2:	82 0f       	add	r24, r18
 1e4:	93 1f       	adc	r25, r19
 1e6:	df 01       	movw	r26, r30
 1e8:	a8 1b       	sub	r26, r24
 1ea:	b9 0b       	sbc	r27, r25
 1ec:	a0 50       	subi	r26, 0x00	; 0
 1ee:	bf 4f       	sbci	r27, 0xFF	; 255
 1f0:	8c 91       	ld	r24, X
 1f2:	8a 83       	std	Y+2, r24	; 0x02
 1f4:	cf 01       	movw	r24, r30
 1f6:	88 0f       	add	r24, r24
 1f8:	99 1f       	adc	r25, r25
 1fa:	ee 0f       	add	r30, r30
 1fc:	ff 1f       	adc	r31, r31
 1fe:	ee 0f       	add	r30, r30
 200:	ff 1f       	adc	r31, r31
 202:	ee 0f       	add	r30, r30
 204:	ff 1f       	adc	r31, r31
 206:	e8 0f       	add	r30, r24
 208:	f9 1f       	adc	r31, r25
 20a:	4e 1b       	sub	r20, r30
 20c:	5f 0b       	sbc	r21, r31
 20e:	fa 01       	movw	r30, r20
 210:	e0 50       	subi	r30, 0x00	; 0
 212:	ff 4f       	sbci	r31, 0xFF	; 255
 214:	80 81       	ld	r24, Z
 216:	8b 83       	std	Y+3, r24	; 0x03
 218:	df 91       	pop	r29
 21a:	cf 91       	pop	r28
 21c:	08 95       	ret

0000021e <FND_init>:

void FND_init(void){
 FND_DATA_DDR = 0xff;
 21e:	8f ef       	ldi	r24, 0xFF	; 255
 220:	8a bb       	out	0x1a, r24	; 26
 FND_DATA_PORT =0;
 222:	1b ba       	out	0x1b, r1	; 27
 FND_CONTROL_DDR = 0x0f;  //led 4Í∞ú
 224:	8f e0       	ldi	r24, 0x0F	; 15
 226:	80 93 64 00 	sts	0x0064, r24	; 0x800064 <__TEXT_REGION_LENGTH__+0x7e0064>
 FND_CONTROL_PORT=0; //led Ï¥àÍ∏∞Ìôî
 22a:	10 92 65 00 	sts	0x0065, r1	; 0x800065 <__TEXT_REGION_LENGTH__+0x7e0065>
 22e:	08 95       	ret

00000230 <main>:

char hour_inc_flag;

int main(void){
	
 led_init();	
 230:	4b df       	rcall	.-362    	; 0xc8 <led_init>
	
  FND_init();
 232:	f5 df       	rcall	.-22     	; 0x21e <FND_init>
  Timer0_Init();
 234:	96 d0       	rcall	.+300    	; 0x362 <Timer0_Init>
  Timer1A_Init(2);
 236:	82 e0       	ldi	r24, 0x02	; 2
 238:	90 e0       	ldi	r25, 0x00	; 0
 23a:	9e d0       	rcall	.+316    	; 0x378 <Timer1A_Init>
  
  FND_UPDATE(0);  //Ï¥àÍ∏∞ÌôîÎßå Ìï¥Ï§òÎèÑ whileÎ¨∏Ïóê Ìï®ÏàòÍ∞Ä Îì§Ïñ¥Í∞ÄÏßÄ ÏïäÏïÑÎèÑ ISRÎ°ú Ï†ïÌï¥Ï£ºÎ©¥ ÌïòÎìúÏõ®Ïñ¥Í∞Ä Ìò∏Ï∂úÌïòÍ∏∞ÎïåÎ¨∏Ïóê Íµ¨ÎèôÎêúÎã§.
 23c:	80 e0       	ldi	r24, 0x00	; 0
 23e:	90 e0       	ldi	r25, 0x00	; 0
 240:	5f df       	rcall	.-322    	; 0x100 <FND_UPDATE>
  sei();
 242:	78 94       	sei
 
 
    while (1) 
    {

	led_on_upto();
 244:	45 df       	rcall	.-374    	; 0xd0 <led_on_upto>
 246:	fe cf       	rjmp	.-4      	; 0x244 <main+0x14>

00000248 <__vector_12>:
 248:	1f 92       	push	r1
{

}
*/

ISR(TIMER1_COMPA_vect){			//AtmelStudio ªÁøÎΩ√ ¿Œ≈Õ∑¥∆Æ º≠∫ÒΩ∫ ∑Á∆æ //timer1_compa_vect∞° ¡÷º“∞™¿Ã¥Ÿ.
 24a:	0f 92       	push	r0
 24c:	0f b6       	in	r0, 0x3f	; 63
 24e:	0f 92       	push	r0
 250:	11 24       	eor	r1, r1
 252:	0b b6       	in	r0, 0x3b	; 59
 254:	0f 92       	push	r0
 256:	2f 93       	push	r18
 258:	3f 93       	push	r19
 25a:	4f 93       	push	r20
 25c:	5f 93       	push	r21
 25e:	6f 93       	push	r22
 260:	7f 93       	push	r23
 262:	8f 93       	push	r24
 264:	9f 93       	push	r25
 266:	af 93       	push	r26
 268:	bf 93       	push	r27
 26a:	ef 93       	push	r30
 26c:	ff 93       	push	r31
	dmsec++;
 26e:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <dmsec>
 272:	90 91 13 01 	lds	r25, 0x0113	; 0x800113 <dmsec+0x1>
 276:	01 96       	adiw	r24, 0x01	; 1
 278:	90 93 13 01 	sts	0x0113, r25	; 0x800113 <dmsec+0x1>
 27c:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <dmsec>
	if(dmsec>=500){
 280:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <dmsec>
 284:	90 91 13 01 	lds	r25, 0x0113	; 0x800113 <dmsec+0x1>
 288:	84 3f       	cpi	r24, 0xF4	; 244
 28a:	91 40       	sbci	r25, 0x01	; 1
 28c:	2c f1       	brlt	.+74     	; 0x2d8 <__vector_12+0x90>
		dmsec=0;
 28e:	10 92 13 01 	sts	0x0113, r1	; 0x800113 <dmsec+0x1>
 292:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <dmsec>
		sec++;
 296:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <sec>
 29a:	8f 5f       	subi	r24, 0xFF	; 255
 29c:	80 93 11 01 	sts	0x0111, r24	; 0x800111 <sec>
		if(sec>=60){
 2a0:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <sec>
 2a4:	8c 33       	cpi	r24, 0x3C	; 60
 2a6:	68 f0       	brcs	.+26     	; 0x2c2 <__vector_12+0x7a>
			sec=0;
 2a8:	10 92 11 01 	sts	0x0111, r1	; 0x800111 <sec>
			min++;
 2ac:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <min>
 2b0:	8f 5f       	subi	r24, 0xFF	; 255
 2b2:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <min>
			if(min>=60){
 2b6:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <min>
 2ba:	8c 33       	cpi	r24, 0x3C	; 60
 2bc:	10 f0       	brcs	.+4      	; 0x2c2 <__vector_12+0x7a>
				min=0;
 2be:	10 92 10 01 	sts	0x0110, r1	; 0x800110 <min>
			}  //π´¡∂∞« 2ms∞° ∞…∏∞¥Ÿ.
		}
		FND_UPDATE(min*100+sec);
 2c2:	20 91 10 01 	lds	r18, 0x0110	; 0x800110 <min>
 2c6:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <sec>
 2ca:	90 e0       	ldi	r25, 0x00	; 0
 2cc:	34 e6       	ldi	r19, 0x64	; 100
 2ce:	23 9f       	mul	r18, r19
 2d0:	80 0d       	add	r24, r0
 2d2:	91 1d       	adc	r25, r1
 2d4:	11 24       	eor	r1, r1
 2d6:	14 df       	rcall	.-472    	; 0x100 <FND_UPDATE>
	}
}
 2d8:	ff 91       	pop	r31
 2da:	ef 91       	pop	r30
 2dc:	bf 91       	pop	r27
 2de:	af 91       	pop	r26
 2e0:	9f 91       	pop	r25
 2e2:	8f 91       	pop	r24
 2e4:	7f 91       	pop	r23
 2e6:	6f 91       	pop	r22
 2e8:	5f 91       	pop	r21
 2ea:	4f 91       	pop	r20
 2ec:	3f 91       	pop	r19
 2ee:	2f 91       	pop	r18
 2f0:	0f 90       	pop	r0
 2f2:	0b be       	out	0x3b, r0	; 59
 2f4:	0f 90       	pop	r0
 2f6:	0f be       	out	0x3f, r0	; 63
 2f8:	0f 90       	pop	r0
 2fa:	1f 90       	pop	r1
 2fc:	18 95       	reti

000002fe <__vector_15>:
ISR(TIMER0_COMP_vect){			
 2fe:	1f 92       	push	r1
 300:	0f 92       	push	r0
 302:	0f b6       	in	r0, 0x3f	; 63
 304:	0f 92       	push	r0
 306:	11 24       	eor	r1, r1
 308:	0b b6       	in	r0, 0x3b	; 59
 30a:	0f 92       	push	r0
 30c:	8f 93       	push	r24
 30e:	9f 93       	push	r25
 310:	ef 93       	push	r30
 312:	ff 93       	push	r31
	static char i=0;
	
	FND_CONTROL_PORT = 0b00000001 <<i;
 314:	81 e0       	ldi	r24, 0x01	; 1
 316:	90 e0       	ldi	r25, 0x00	; 0
 318:	00 90 0a 01 	lds	r0, 0x010A	; 0x80010a <__data_end>
 31c:	02 c0       	rjmp	.+4      	; 0x322 <__vector_15+0x24>
 31e:	88 0f       	add	r24, r24
 320:	99 1f       	adc	r25, r25
 322:	0a 94       	dec	r0
 324:	e2 f7       	brpl	.-8      	; 0x31e <__vector_15+0x20>
 326:	80 93 65 00 	sts	0x0065, r24	; 0x800065 <__TEXT_REGION_LENGTH__+0x7e0065>
	FND_DATA_PORT = FND[i];
 32a:	e0 91 0a 01 	lds	r30, 0x010A	; 0x80010a <__data_end>
 32e:	f0 e0       	ldi	r31, 0x00	; 0
 330:	e4 5f       	subi	r30, 0xF4	; 244
 332:	fe 4f       	sbci	r31, 0xFE	; 254
 334:	80 81       	ld	r24, Z
 336:	8b bb       	out	0x1b, r24	; 27
	i++;
 338:	80 91 0a 01 	lds	r24, 0x010A	; 0x80010a <__data_end>
 33c:	8f 5f       	subi	r24, 0xFF	; 255
	if(i==4){i=0;}
 33e:	84 30       	cpi	r24, 0x04	; 4
 340:	19 f0       	breq	.+6      	; 0x348 <__vector_15+0x4a>
ISR(TIMER0_COMP_vect){			
	static char i=0;
	
	FND_CONTROL_PORT = 0b00000001 <<i;
	FND_DATA_PORT = FND[i];
	i++;
 342:	80 93 0a 01 	sts	0x010A, r24	; 0x80010a <__data_end>
 346:	02 c0       	rjmp	.+4      	; 0x34c <__vector_15+0x4e>
	if(i==4){i=0;}
 348:	10 92 0a 01 	sts	0x010A, r1	; 0x80010a <__data_end>
		
}
 34c:	ff 91       	pop	r31
 34e:	ef 91       	pop	r30
 350:	9f 91       	pop	r25
 352:	8f 91       	pop	r24
 354:	0f 90       	pop	r0
 356:	0b be       	out	0x3b, r0	; 59
 358:	0f 90       	pop	r0
 35a:	0f be       	out	0x3f, r0	; 63
 35c:	0f 90       	pop	r0
 35e:	1f 90       	pop	r1
 360:	18 95       	reti

00000362 <Timer0_Init>:

void Timer0_Init(void){
	TCCR0 = 0b00001110;
 362:	8e e0       	ldi	r24, 0x0E	; 14
 364:	83 bf       	out	0x33, r24	; 51
	OCR0 =124;  //2ms∏∂¥Ÿ§ø µπæ∆∞°∞‘ µ«¿÷¥¬∞Õ
 366:	8c e7       	ldi	r24, 0x7C	; 124
 368:	81 bf       	out	0x31, r24	; 49
	TIMSK |= 1<<OCIE0;
 36a:	87 b7       	in	r24, 0x37	; 55
 36c:	82 60       	ori	r24, 0x02	; 2
 36e:	87 bf       	out	0x37, r24	; 55
	TIFR = 0X00;                                 // clear all interrupt flags
 370:	16 be       	out	0x36, r1	; 54
	ETIFR = 0X00;
 372:	10 92 7c 00 	sts	0x007C, r1	; 0x80007c <__TEXT_REGION_LENGTH__+0x7e007c>
 376:	08 95       	ret

00000378 <Timer1A_Init>:
}
void Timer1A_Init(int ms){	//∏≈∞≥∫Øºˆ∑Œ ≥—∞‹πﬁ¥¬ Ω√∞£ ¡÷±‚∑Œ ¿Œ≈Õ∑¥∆Æ πﬂª˝(¥‹¿ß ms)
 378:	cf 92       	push	r12
 37a:	df 92       	push	r13
 37c:	ef 92       	push	r14
 37e:	ff 92       	push	r15
 380:	cf 93       	push	r28
 382:	df 93       	push	r29
 384:	c8 2f       	mov	r28, r24
 386:	d9 2f       	mov	r29, r25
	int divider;

	TCCR1A |= 0;     
 388:	8f b5       	in	r24, 0x2f	; 47
 38a:	8f bd       	out	0x2f, r24	; 47
	         //don't output OC1A  //timercounter control register
	TCCR1B |= (1<<WGM12) | (1<<CS12);  //Timer1A CTC_mod ∫–¡÷¥¬ 256∫–¡÷
 38c:	8e b5       	in	r24, 0x2e	; 46
 38e:	8c 60       	ori	r24, 0x0C	; 12
 390:	8e bd       	out	0x2e, r24	; 46
	//WGM12¿« ∫Ò∆Æºˆ(3)¿ª Ω¨«¡∆Æ«œ¥œ±Ó 1000¿Ã µ«∞Ì ¿Ã∏¶ TCCR1BøÕ orø¨ªÍ
	//CS12¥¬ ∫–¡÷∞ËªÍ¿ª ¿ß«ÿº≠
	TCCR1C |= 0;       
 392:	ea e7       	ldi	r30, 0x7A	; 122
 394:	f0 e0       	ldi	r31, 0x00	; 0
 396:	80 81       	ld	r24, Z
 398:	80 83       	st	Z, r24

	switch(TCCR1B & 0b00000111){
 39a:	8e b5       	in	r24, 0x2e	; 46
 39c:	87 70       	andi	r24, 0x07	; 7
 39e:	83 30       	cpi	r24, 0x03	; 3
 3a0:	89 f0       	breq	.+34     	; 0x3c4 <Timer1A_Init+0x4c>
 3a2:	28 f4       	brcc	.+10     	; 0x3ae <Timer1A_Init+0x36>
 3a4:	81 30       	cpi	r24, 0x01	; 1
 3a6:	41 f0       	breq	.+16     	; 0x3b8 <Timer1A_Init+0x40>
 3a8:	82 30       	cpi	r24, 0x02	; 2
 3aa:	49 f0       	breq	.+18     	; 0x3be <Timer1A_Init+0x46>
 3ac:	13 c0       	rjmp	.+38     	; 0x3d4 <Timer1A_Init+0x5c>
 3ae:	84 30       	cpi	r24, 0x04	; 4
 3b0:	61 f0       	breq	.+24     	; 0x3ca <Timer1A_Init+0x52>
 3b2:	85 30       	cpi	r24, 0x05	; 5
 3b4:	69 f0       	breq	.+26     	; 0x3d0 <Timer1A_Init+0x58>
 3b6:	0e c0       	rjmp	.+28     	; 0x3d4 <Timer1A_Init+0x5c>
		case 0b001 : divider = 1;	    break;
 3b8:	21 e0       	ldi	r18, 0x01	; 1
 3ba:	30 e0       	ldi	r19, 0x00	; 0
 3bc:	0b c0       	rjmp	.+22     	; 0x3d4 <Timer1A_Init+0x5c>
		case 0b010 : divider = 8;		break;
 3be:	28 e0       	ldi	r18, 0x08	; 8
 3c0:	30 e0       	ldi	r19, 0x00	; 0
 3c2:	08 c0       	rjmp	.+16     	; 0x3d4 <Timer1A_Init+0x5c>
		case 0b011 : divider = 64;		break;
 3c4:	20 e4       	ldi	r18, 0x40	; 64
 3c6:	30 e0       	ldi	r19, 0x00	; 0
 3c8:	05 c0       	rjmp	.+10     	; 0x3d4 <Timer1A_Init+0x5c>
		case 0b100 : divider = 256;		break;
 3ca:	20 e0       	ldi	r18, 0x00	; 0
 3cc:	31 e0       	ldi	r19, 0x01	; 1
 3ce:	02 c0       	rjmp	.+4      	; 0x3d4 <Timer1A_Init+0x5c>
		case 0b101 : divider = 1024;	break;
 3d0:	20 e0       	ldi	r18, 0x00	; 0
 3d2:	34 e0       	ldi	r19, 0x04	; 4
		default : break;
	}

 	OCR1AH = (((F_CPU/divider)*ms/1000-1) >> 8);  //2ms
 3d4:	69 01       	movw	r12, r18
 3d6:	33 0f       	add	r19, r19
 3d8:	ee 08       	sbc	r14, r14
 3da:	ff 08       	sbc	r15, r15
 3dc:	60 e0       	ldi	r22, 0x00	; 0
 3de:	74 e2       	ldi	r23, 0x24	; 36
 3e0:	84 ef       	ldi	r24, 0xF4	; 244
 3e2:	90 e0       	ldi	r25, 0x00	; 0
 3e4:	a7 01       	movw	r20, r14
 3e6:	96 01       	movw	r18, r12
 3e8:	2f d0       	rcall	.+94     	; 0x448 <__divmodsi4>
 3ea:	ac 2f       	mov	r26, r28
 3ec:	bd 2f       	mov	r27, r29
 3ee:	57 d0       	rcall	.+174    	; 0x49e <__mulshisi3>
 3f0:	28 ee       	ldi	r18, 0xE8	; 232
 3f2:	33 e0       	ldi	r19, 0x03	; 3
 3f4:	40 e0       	ldi	r20, 0x00	; 0
 3f6:	50 e0       	ldi	r21, 0x00	; 0
 3f8:	27 d0       	rcall	.+78     	; 0x448 <__divmodsi4>
 3fa:	da 01       	movw	r26, r20
 3fc:	c9 01       	movw	r24, r18
 3fe:	01 97       	sbiw	r24, 0x01	; 1
 400:	a1 09       	sbc	r26, r1
 402:	b1 09       	sbc	r27, r1
 404:	89 2f       	mov	r24, r25
 406:	9a 2f       	mov	r25, r26
 408:	ab 2f       	mov	r26, r27
 40a:	bb 27       	eor	r27, r27
 40c:	a7 fd       	sbrc	r26, 7
 40e:	ba 95       	dec	r27
 410:	8b bd       	out	0x2b, r24	; 43
	OCR1AL = (F_CPU/divider/1000*ms-1) & 0XFF; 
 412:	60 e8       	ldi	r22, 0x80	; 128
 414:	7e e3       	ldi	r23, 0x3E	; 62
 416:	80 e0       	ldi	r24, 0x00	; 0
 418:	90 e0       	ldi	r25, 0x00	; 0
 41a:	a7 01       	movw	r20, r14
 41c:	96 01       	movw	r18, r12
 41e:	14 d0       	rcall	.+40     	; 0x448 <__divmodsi4>
 420:	2c 9f       	mul	r18, r28
 422:	20 2d       	mov	r18, r0
 424:	11 24       	eor	r1, r1
 426:	21 50       	subi	r18, 0x01	; 1
 428:	2a bd       	out	0x2a, r18	; 42
	
	TCNT1H = 0x00;                               // clear Timer/Counter1
 42a:	1d bc       	out	0x2d, r1	; 45
	TCNT1L = 0x00;
 42c:	1c bc       	out	0x2c, r1	; 44

	TIMSK |= 1<<OCIE1A;                          // enable OC1A interrupt
 42e:	87 b7       	in	r24, 0x37	; 55
 430:	80 61       	ori	r24, 0x10	; 16
 432:	87 bf       	out	0x37, r24	; 55

	TIFR = 0X00;                                 // clear all interrupt flags
 434:	16 be       	out	0x36, r1	; 54
	ETIFR = 0X00;
 436:	10 92 7c 00 	sts	0x007C, r1	; 0x80007c <__TEXT_REGION_LENGTH__+0x7e007c>
}	
 43a:	df 91       	pop	r29
 43c:	cf 91       	pop	r28
 43e:	ff 90       	pop	r15
 440:	ef 90       	pop	r14
 442:	df 90       	pop	r13
 444:	cf 90       	pop	r12
 446:	08 95       	ret

00000448 <__divmodsi4>:
 448:	05 2e       	mov	r0, r21
 44a:	97 fb       	bst	r25, 7
 44c:	16 f4       	brtc	.+4      	; 0x452 <__divmodsi4+0xa>
 44e:	00 94       	com	r0
 450:	0f d0       	rcall	.+30     	; 0x470 <__negsi2>
 452:	57 fd       	sbrc	r21, 7
 454:	05 d0       	rcall	.+10     	; 0x460 <__divmodsi4_neg2>
 456:	29 d0       	rcall	.+82     	; 0x4aa <__udivmodsi4>
 458:	07 fc       	sbrc	r0, 7
 45a:	02 d0       	rcall	.+4      	; 0x460 <__divmodsi4_neg2>
 45c:	46 f4       	brtc	.+16     	; 0x46e <__divmodsi4_exit>
 45e:	08 c0       	rjmp	.+16     	; 0x470 <__negsi2>

00000460 <__divmodsi4_neg2>:
 460:	50 95       	com	r21
 462:	40 95       	com	r20
 464:	30 95       	com	r19
 466:	21 95       	neg	r18
 468:	3f 4f       	sbci	r19, 0xFF	; 255
 46a:	4f 4f       	sbci	r20, 0xFF	; 255
 46c:	5f 4f       	sbci	r21, 0xFF	; 255

0000046e <__divmodsi4_exit>:
 46e:	08 95       	ret

00000470 <__negsi2>:
 470:	90 95       	com	r25
 472:	80 95       	com	r24
 474:	70 95       	com	r23
 476:	61 95       	neg	r22
 478:	7f 4f       	sbci	r23, 0xFF	; 255
 47a:	8f 4f       	sbci	r24, 0xFF	; 255
 47c:	9f 4f       	sbci	r25, 0xFF	; 255
 47e:	08 95       	ret

00000480 <__umulhisi3>:
 480:	a2 9f       	mul	r26, r18
 482:	b0 01       	movw	r22, r0
 484:	b3 9f       	mul	r27, r19
 486:	c0 01       	movw	r24, r0
 488:	a3 9f       	mul	r26, r19
 48a:	70 0d       	add	r23, r0
 48c:	81 1d       	adc	r24, r1
 48e:	11 24       	eor	r1, r1
 490:	91 1d       	adc	r25, r1
 492:	b2 9f       	mul	r27, r18
 494:	70 0d       	add	r23, r0
 496:	81 1d       	adc	r24, r1
 498:	11 24       	eor	r1, r1
 49a:	91 1d       	adc	r25, r1
 49c:	08 95       	ret

0000049e <__mulshisi3>:
 49e:	b7 ff       	sbrs	r27, 7
 4a0:	26 c0       	rjmp	.+76     	; 0x4ee <__muluhisi3>

000004a2 <__mulohisi3>:
 4a2:	25 d0       	rcall	.+74     	; 0x4ee <__muluhisi3>
 4a4:	82 1b       	sub	r24, r18
 4a6:	93 0b       	sbc	r25, r19
 4a8:	08 95       	ret

000004aa <__udivmodsi4>:
 4aa:	a1 e2       	ldi	r26, 0x21	; 33
 4ac:	1a 2e       	mov	r1, r26
 4ae:	aa 1b       	sub	r26, r26
 4b0:	bb 1b       	sub	r27, r27
 4b2:	fd 01       	movw	r30, r26
 4b4:	0d c0       	rjmp	.+26     	; 0x4d0 <__udivmodsi4_ep>

000004b6 <__udivmodsi4_loop>:
 4b6:	aa 1f       	adc	r26, r26
 4b8:	bb 1f       	adc	r27, r27
 4ba:	ee 1f       	adc	r30, r30
 4bc:	ff 1f       	adc	r31, r31
 4be:	a2 17       	cp	r26, r18
 4c0:	b3 07       	cpc	r27, r19
 4c2:	e4 07       	cpc	r30, r20
 4c4:	f5 07       	cpc	r31, r21
 4c6:	20 f0       	brcs	.+8      	; 0x4d0 <__udivmodsi4_ep>
 4c8:	a2 1b       	sub	r26, r18
 4ca:	b3 0b       	sbc	r27, r19
 4cc:	e4 0b       	sbc	r30, r20
 4ce:	f5 0b       	sbc	r31, r21

000004d0 <__udivmodsi4_ep>:
 4d0:	66 1f       	adc	r22, r22
 4d2:	77 1f       	adc	r23, r23
 4d4:	88 1f       	adc	r24, r24
 4d6:	99 1f       	adc	r25, r25
 4d8:	1a 94       	dec	r1
 4da:	69 f7       	brne	.-38     	; 0x4b6 <__udivmodsi4_loop>
 4dc:	60 95       	com	r22
 4de:	70 95       	com	r23
 4e0:	80 95       	com	r24
 4e2:	90 95       	com	r25
 4e4:	9b 01       	movw	r18, r22
 4e6:	ac 01       	movw	r20, r24
 4e8:	bd 01       	movw	r22, r26
 4ea:	cf 01       	movw	r24, r30
 4ec:	08 95       	ret

000004ee <__muluhisi3>:
 4ee:	c8 df       	rcall	.-112    	; 0x480 <__umulhisi3>
 4f0:	a5 9f       	mul	r26, r21
 4f2:	90 0d       	add	r25, r0
 4f4:	b4 9f       	mul	r27, r20
 4f6:	90 0d       	add	r25, r0
 4f8:	a4 9f       	mul	r26, r20
 4fa:	80 0d       	add	r24, r0
 4fc:	91 1d       	adc	r25, r1
 4fe:	11 24       	eor	r1, r1
 500:	08 95       	ret

00000502 <_exit>:
 502:	f8 94       	cli

00000504 <__stop_program>:
 504:	ff cf       	rjmp	.-2      	; 0x504 <__stop_program>
