# 电气电子工程师学会 SystemVerilog 标准——统一的硬件设计、描述和验证语言

IEEE Std 1800™-2012

赞助者：IEEE 设计自动化标准委员会、IEEE 标准协会企业咨询组

通过时间：2012 年 12 月 5 日
## 摘要
SystemVerilog 的语言、语法和语义的定义，它是一种统一的硬件设计、规范和验证语言。这个标准包括行为、寄存器传输级（RTL）和门级的硬件建模支持，以及使用覆盖率、断言、面向对象编程和受限的随机验证来编写测试平台。
该标准还为其它编程语言提供了应用程序接口（API）。
## 关键字
断言、设计自动化、设计验证、硬件描述语言、HDL、HDVL、编程语言接口、SystemVerilog、Verilog®、VPI
## 介绍
本标准的目的是为电子设计自动化（EDA）、半导体和系统设计界提供一个定义明确的、官方的 IEEE 统一的硬件设计、规范和验证标准语言。该语言旨在与设计人员目前使用的硬件描述和验证语言（HDVLs）共存，并加强这些语言中缺乏的功能。
SystemVerilog 是统一的硬件设计、规范和验证语言，基于 2004 年发布的 Accellera SystemVerilog 3.1a 对 Verilog 硬件描述语言（HDL）的扩展的。Accellera 是一个由 EDA、半导体和系统公司组成的联合体。IEEE Std 1800 使设计和验证的生产力得到提高，涵盖设计、仿真、验证和基于形式断言的验证流程。
SystemVerilog 能够使用统一的语言对设计、断言的规范、覆盖率以及手动或自动的验证平台进行抽象和详细说明。SystemVerilog 为覆盖率、断言以及访问专有功能的直接编程接口（DPI）提供了应用程序接口（API）。SystemVerilog 提供了一些方法，允许设计者在必要时继续使用目前的设计语言，以利用现有的设计和知识产权（IP）。这个标准化项目将为 VLSI 设计工程师提供一个定义明确的 IEEE 标准，满足他们在设计和验证方面的要求，并且这将使他们的生产力得到进一步的提高。这个标准化项目也将为 EDA 行业提供一个可供遵守的标准，他们可以支持这个标准，以提供这个领域的解决方案。
## 其他
关于使用IEEE文件的通知和免责声明、翻译、正式声明、对标准的评论、复印件、法律法规、版权、IEEE 文档更新、勘误、专利、参与者：略
