Fitter report for top_meteo_de0cv
Fri May 17 15:17:06 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri May 17 15:17:06 2024       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; top_meteo_de0cv                             ;
; Top-level Entity Name           ; top_meteo_de0cv                             ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 4,339 / 18,480 ( 23 % )                     ;
; Total registers                 ; 536                                         ;
; Total pins                      ; 52 / 224 ( 23 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                             ;
; Total DSP Blocks                ; 66 / 66 ( 100 % )                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 4 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.5%      ;
;     Processor 3            ;   1.6%      ;
;     Processor 4            ;   1.5%      ;
;     Processor 5            ;   1.4%      ;
;     Processor 6            ;   1.3%      ;
;     Processor 7            ;   1.3%      ;
;     Processor 8            ;   1.3%      ;
;     Processor 9            ;   1.2%      ;
;     Processor 10           ;   1.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                              ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                              ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------+------------------+-----------------------+
; pll_cv:pll|pll_cv_0002:pll_cv_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                               ;                  ;                       ;
; pll_cv:pll|pll_cv_0002:pll_cv_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                               ;                  ;                       ;
; bme280_reader:i_reader|DigH1[0]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~405                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH1[0]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH1[0]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH1[0]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH1[1]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~405                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH1[1]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH1[1]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH1[1]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH1[2]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~405                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH1[2]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH1[2]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH1[2]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH1[3]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~405                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH1[3]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH1[3]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH1[3]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH1[4]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~405                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH1[4]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH1[4]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH1[4]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH1[5]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~405                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH1[5]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH1[5]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH1[5]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH1[6]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~405                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH1[6]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH1[6]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH1[6]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH1[7]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~405                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH1[7]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH1[7]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH1[7]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult19~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH3[0]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~374                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH3[0]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH3[0]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH3[0]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH3[1]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~374                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH3[1]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH3[1]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH3[1]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH3[2]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~374                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH3[2]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH3[2]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH3[2]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH3[3]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~374                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH3[3]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH3[3]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH3[3]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH3[4]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~374                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH3[4]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH3[4]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH3[4]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH3[5]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~374                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH3[5]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH3[5]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH3[5]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH3[6]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~374                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH3[6]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH3[6]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH3[6]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH3[7]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~374                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH3[7]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH3[7]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH3[7]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult14~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH6[0]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~381                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH6[0]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH6[0]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH6[0]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH6[1]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~381                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH6[1]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH6[1]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH6[1]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH6[2]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~381                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH6[2]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH6[2]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH6[2]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH6[3]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~381                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH6[3]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH6[3]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH6[3]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH6[4]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~381                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH6[4]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH6[4]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH6[4]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH6[5]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~381                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH6[5]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH6[5]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH6[5]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH6[6]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~381                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH6[6]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH6[6]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH6[6]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigH6[7]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~381                                         ; AY               ;                       ;
; bme280_reader:i_reader|DigH6[7]                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigH6[7]~_Duplicate_1                                  ; Q                ;                       ;
; bme280_reader:i_reader|DigH6[7]~_Duplicate_1                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult13~8                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigT2[11]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult0~387                                          ; AY               ;                       ;
; bme280_reader:i_reader|DigT2[11]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigT2[11]~_Duplicate_1                                 ; Q                ;                       ;
; bme280_reader:i_reader|DigT2[11]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|tvar1[0]                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigT2[12]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult0~387                                          ; AY               ;                       ;
; bme280_reader:i_reader|DigT2[12]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigT2[12]~_Duplicate_1                                 ; Q                ;                       ;
; bme280_reader:i_reader|DigT2[12]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|tvar1[0]                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigT2[13]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult0~387                                          ; AY               ;                       ;
; bme280_reader:i_reader|DigT2[13]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigT2[13]~_Duplicate_1                                 ; Q                ;                       ;
; bme280_reader:i_reader|DigT2[13]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|tvar1[0]                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigT2[14]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult0~387                                          ; AY               ;                       ;
; bme280_reader:i_reader|DigT2[14]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigT2[14]~_Duplicate_1                                 ; Q                ;                       ;
; bme280_reader:i_reader|DigT2[14]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|tvar1[0]                                           ; AX               ;                       ;
; bme280_reader:i_reader|DigT2[15]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|Mult0~387                                          ; AY               ;                       ;
; bme280_reader:i_reader|DigT2[15]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_reader:i_reader|DigT2[15]~_Duplicate_1                                 ; Q                ;                       ;
; bme280_reader:i_reader|DigT2[15]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bme280_compensation:i_comp|tvar1[0]                                           ; AX               ;                       ;
; bme280_i2c_ctrl:bme280_i2c_ctrl|Dbus_addr[0]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_i2c_ctrl:bme280_i2c_ctrl|Dbus_addr[0]~DUPLICATE                        ;                  ;                       ;
; bme280_i2c_ctrl:bme280_i2c_ctrl|Dbus_addr[1]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_i2c_ctrl:bme280_i2c_ctrl|Dbus_addr[1]~DUPLICATE                        ;                  ;                       ;
; bme280_i2c_ctrl:bme280_i2c_ctrl|Dbus_addr[2]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_i2c_ctrl:bme280_i2c_ctrl|Dbus_addr[2]~DUPLICATE                        ;                  ;                       ;
; bme280_i2c_ctrl:bme280_i2c_ctrl|Dbus_wr                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_i2c_ctrl:bme280_i2c_ctrl|Dbus_wr~DUPLICATE                             ;                  ;                       ;
; bme280_i2c_ctrl:bme280_i2c_ctrl|last[0]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_i2c_ctrl:bme280_i2c_ctrl|last[0]~DUPLICATE                             ;                  ;                       ;
; bme280_i2c_ctrl:bme280_i2c_ctrl|last[1]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_i2c_ctrl:bme280_i2c_ctrl|last[1]~DUPLICATE                             ;                  ;                       ;
; bme280_i2c_ctrl:bme280_i2c_ctrl|last[2]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_i2c_ctrl:bme280_i2c_ctrl|last[2]~DUPLICATE                             ;                  ;                       ;
; bme280_i2c_ctrl:bme280_i2c_ctrl|last[3]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_i2c_ctrl:bme280_i2c_ctrl|last[3]~DUPLICATE                             ;                  ;                       ;
; bme280_i2c_ctrl:bme280_i2c_ctrl|state.CHECK_TIP                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_i2c_ctrl:bme280_i2c_ctrl|state.CHECK_TIP~DUPLICATE                     ;                  ;                       ;
; bme280_i2c_ctrl:bme280_i2c_ctrl|state.IDLE                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_i2c_ctrl:bme280_i2c_ctrl|state.IDLE~DUPLICATE                          ;                  ;                       ;
; bme280_reader:i_reader|DigH5[1]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigH5[1]~DUPLICATE                                     ;                  ;                       ;
; bme280_reader:i_reader|DigP1[2]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP1[2]~DUPLICATE                                     ;                  ;                       ;
; bme280_reader:i_reader|DigP1[7]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP1[7]~DUPLICATE                                     ;                  ;                       ;
; bme280_reader:i_reader|DigP1[9]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP1[9]~DUPLICATE                                     ;                  ;                       ;
; bme280_reader:i_reader|DigP1[10]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP1[10]~DUPLICATE                                    ;                  ;                       ;
; bme280_reader:i_reader|DigP1[13]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP1[13]~DUPLICATE                                    ;                  ;                       ;
; bme280_reader:i_reader|DigP3[1]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP3[1]~DUPLICATE                                     ;                  ;                       ;
; bme280_reader:i_reader|DigP3[4]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP3[4]~DUPLICATE                                     ;                  ;                       ;
; bme280_reader:i_reader|DigP3[6]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP3[6]~DUPLICATE                                     ;                  ;                       ;
; bme280_reader:i_reader|DigP3[7]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP3[7]~DUPLICATE                                     ;                  ;                       ;
; bme280_reader:i_reader|DigP3[11]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP3[11]~DUPLICATE                                    ;                  ;                       ;
; bme280_reader:i_reader|DigP3[14]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP3[14]~DUPLICATE                                    ;                  ;                       ;
; bme280_reader:i_reader|DigP6[6]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP6[6]~DUPLICATE                                     ;                  ;                       ;
; bme280_reader:i_reader|DigP6[15]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP6[15]~DUPLICATE                                    ;                  ;                       ;
; bme280_reader:i_reader|DigP8[13]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP8[13]~DUPLICATE                                    ;                  ;                       ;
; bme280_reader:i_reader|DigP9[12]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigP9[12]~DUPLICATE                                    ;                  ;                       ;
; bme280_reader:i_reader|DigT3[3]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigT3[3]~DUPLICATE                                     ;                  ;                       ;
; bme280_reader:i_reader|DigT3[5]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigT3[5]~DUPLICATE                                     ;                  ;                       ;
; bme280_reader:i_reader|DigT3[8]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|DigT3[8]~DUPLICATE                                     ;                  ;                       ;
; bme280_reader:i_reader|HumBin[1]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|HumBin[1]~DUPLICATE                                    ;                  ;                       ;
; bme280_reader:i_reader|HumBin[3]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|HumBin[3]~DUPLICATE                                    ;                  ;                       ;
; bme280_reader:i_reader|I2CC_rdwr                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|I2CC_rdwr~DUPLICATE                                    ;                  ;                       ;
; bme280_reader:i_reader|byteCnt[0]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|byteCnt[0]~DUPLICATE                                   ;                  ;                       ;
; bme280_reader:i_reader|byteCnt[1]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|byteCnt[1]~DUPLICATE                                   ;                  ;                       ;
; bme280_reader:i_reader|byteCnt[3]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|byteCnt[3]~DUPLICATE                                   ;                  ;                       ;
; bme280_reader:i_reader|last.GET_DATA                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|last.GET_DATA~DUPLICATE                                ;                  ;                       ;
; bme280_reader:i_reader|last.RD_CAL00                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|last.RD_CAL00~DUPLICATE                                ;                  ;                       ;
; bme280_reader:i_reader|last.RESET                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|last.RESET~DUPLICATE                                   ;                  ;                       ;
; bme280_reader:i_reader|last.STATUS                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|last.STATUS~DUPLICATE                                  ;                  ;                       ;
; bme280_reader:i_reader|last.WR_CFG                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|last.WR_CFG~DUPLICATE                                  ;                  ;                       ;
; bme280_reader:i_reader|state.ERROR                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|state.ERROR~DUPLICATE                                  ;                  ;                       ;
; bme280_reader:i_reader|state.MEASURE                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|state.MEASURE~DUPLICATE                                ;                  ;                       ;
; bme280_reader:i_reader|state.RD_ID                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|state.RD_ID~DUPLICATE                                  ;                  ;                       ;
; bme280_reader:i_reader|state.STATUS                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|state.STATUS~DUPLICATE                                 ;                  ;                       ;
; bme280_reader:i_reader|state.WAIT_1S                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|state.WAIT_1S~DUPLICATE                                ;                  ;                       ;
; bme280_reader:i_reader|state.WAIT_END                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bme280_reader:i_reader|state.WAIT_END~DUPLICATE                               ;                  ;                       ;
; gray_timer:gtimer|gray_code[0]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gray_timer:gtimer|gray_code[0]~DUPLICATE                                      ;                  ;                       ;
; gray_timer:gtimer|gray_code[1]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gray_timer:gtimer|gray_code[1]~DUPLICATE                                      ;                  ;                       ;
; gray_timer:gtimer|gray_code[2]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gray_timer:gtimer|gray_code[2]~DUPLICATE                                      ;                  ;                       ;
; gray_timer:gtimer|gray_code[3]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gray_timer:gtimer|gray_code[3]~DUPLICATE                                      ;                  ;                       ;
; gray_timer:gtimer|gray_code[6]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gray_timer:gtimer|gray_code[6]~DUPLICATE                                      ;                  ;                       ;
; gray_timer:gtimer|gray_code[7]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gray_timer:gtimer|gray_code[7]~DUPLICATE                                      ;                  ;                       ;
; gray_timer:gtimer|gray_code[8]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gray_timer:gtimer|gray_code[8]~DUPLICATE                                      ;                  ;                       ;
; gray_timer:gtimer|gray_code[10]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gray_timer:gtimer|gray_code[10]~DUPLICATE                                     ;                  ;                       ;
; gray_timer:gtimer|gray_code[11]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gray_timer:gtimer|gray_code[11]~DUPLICATE                                     ;                  ;                       ;
; gray_timer:gtimer|gray_code[12]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gray_timer:gtimer|gray_code[12]~DUPLICATE                                     ;                  ;                       ;
; gray_timer:gtimer|gray_code[16]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gray_timer:gtimer|gray_code[16]~DUPLICATE                                     ;                  ;                       ;
; gray_timer:gtimer|gray_code[17]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gray_timer:gtimer|gray_code[17]~DUPLICATE                                     ;                  ;                       ;
; gray_timer:gtimer|gray_code[18]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gray_timer:gtimer|gray_code[18]~DUPLICATE                                     ;                  ;                       ;
; gray_timer:gtimer|gray_code[19]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gray_timer:gtimer|gray_code[19]~DUPLICATE                                     ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_bit_ctrl:i_bit|Ack                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_bit_ctrl:i_bit|Ack~DUPLICATE             ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_bit_ctrl:i_bit|I2C_al                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_bit_ctrl:i_bit|I2C_al~DUPLICATE          ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_bit_ctrl:i_bit|state.IDLE                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_bit_ctrl:i_bit|state.IDLE~DUPLICATE      ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_bit_ctrl:i_bit|state.STOP_D                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_bit_ctrl:i_bit|state.STOP_D~DUPLICATE    ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_byte_ctrl:i_byte|dcnt[0]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_byte_ctrl:i_byte|dcnt[0]~DUPLICATE       ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_byte_ctrl:i_byte|dcnt[1]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_byte_ctrl:i_byte|dcnt[1]~DUPLICATE       ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_byte_ctrl:i_byte|state.ST_ACK                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_byte_ctrl:i_byte|state.ST_ACK~DUPLICATE  ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_byte_ctrl:i_byte|state.ST_IDLE               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_byte_ctrl:i_byte|state.ST_IDLE~DUPLICATE ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_byte_ctrl:i_byte|state.ST_STOP               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_byte_ctrl:i_byte|state.ST_STOP~DUPLICATE ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_regs:i_regs|cr[4]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_regs:i_regs|cr[4]~DUPLICATE              ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_regs:i_regs|cr[5]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_regs:i_regs|cr[5]~DUPLICATE              ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_regs:i_regs|cr[7]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_regs:i_regs|cr[7]~DUPLICATE              ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_regs:i_regs|prer[3]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_regs:i_regs|prer[3]~DUPLICATE            ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_regs:i_regs|txr[0]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_regs:i_regs|txr[0]~DUPLICATE             ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_regs:i_regs|txr[4]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_regs:i_regs|txr[4]~DUPLICATE             ;                  ;                       ;
; i2c_master_top:i2c_master|i2c_master_regs:i_regs|txr[5]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_top:i2c_master|i2c_master_regs:i_regs|txr[5]~DUPLICATE             ;                  ;                       ;
+-----------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8680 ) ; 0.00 % ( 0 / 8680 )        ; 0.00 % ( 0 / 8680 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8680 ) ; 0.00 % ( 0 / 8680 )        ; 0.00 % ( 0 / 8680 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8671 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/HP/Documents/Universitat/8e/DSSD/pracs/p4/syn/output_files/top_meteo_de0cv.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,339 / 18,480        ; 23 %  ;
; ALMs needed [=A-B+C]                                        ; 4,339                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,304 / 18,480        ; 23 %  ;
;         [a] ALMs used for LUT logic and registers           ; 123                   ;       ;
;         [b] ALMs used for LUT logic                         ; 4,074                 ;       ;
;         [c] ALMs used for registers                         ; 107                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 119 / 18,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 154 / 18,480          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 154                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 569 / 1,848           ; 31 %  ;
;     -- Logic LABs                                           ; 569                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 8,017                 ;       ;
;     -- 7 input functions                                    ; 4                     ;       ;
;     -- 6 input functions                                    ; 354                   ;       ;
;     -- 5 input functions                                    ; 1,225                 ;       ;
;     -- 4 input functions                                    ; 2,305                 ;       ;
;     -- <=3 input functions                                  ; 4,129                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 130                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 536                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 460 / 36,960          ; 1 %   ;
;         -- Secondary logic registers                        ; 76 / 36,960           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 460                   ;       ;
;         -- Routing optimization registers                   ; 76                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 52 / 224              ; 23 %  ;
;     -- Clock pins                                           ; 4 / 9                 ; 44 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 308               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 3,153,920         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 66 / 66               ; 100 % ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 12.9% / 11.8% / 16.4% ;       ;
; Peak interconnect usage (total/H/V)                         ; 36.8% / 33.5% / 47.5% ;       ;
; Maximum fan-out                                             ; 507                   ;       ;
; Highest non-global fan-out                                  ; 505                   ;       ;
; Total fan-out                                               ; 33659                 ;       ;
; Average fan-out                                             ; 3.80                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4339 / 18480 ( 23 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4339                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4304 / 18480 ( 23 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 123                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4074                  ; 0                              ;
;         [c] ALMs used for registers                         ; 107                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 119 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 154 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 154                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 569 / 1848 ( 31 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 569                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 8017                  ; 0                              ;
;     -- 7 input functions                                    ; 4                     ; 0                              ;
;     -- 6 input functions                                    ; 354                   ; 0                              ;
;     -- 5 input functions                                    ; 1225                  ; 0                              ;
;     -- 4 input functions                                    ; 2305                  ; 0                              ;
;     -- <=3 input functions                                  ; 4129                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 130                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 460 / 36960 ( 1 % )   ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 76 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 460                   ; 0                              ;
;         -- Routing optimization registers                   ; 76                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 51                    ; 1                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; DSP block                                                   ; 66 / 66 ( 100 % )     ; 0 / 66 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 104 ( 0 % )       ; 2 / 104 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 2 / 36 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 546                   ; 0                              ;
;     -- Registered Input Connections                         ; 536                   ; 0                              ;
;     -- Output Connections                                   ; 2                     ; 544                            ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 35067                 ; 590                            ;
;     -- Registered Connections                               ; 3104                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 4                     ; 544                            ;
;     -- hard_block:auto_generated_inst                       ; 544                   ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 5                     ; 1                              ;
;     -- Output Ports                                         ; 45                    ; 2                              ;
;     -- Bidir Ports                                          ; 2                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Clk_i    ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Rst_n_i  ; U7    ; 3A       ; 10           ; 0            ; 91           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Sel_i[0] ; U13   ; 4A       ; 33           ; 0            ; 40           ; 47                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Sel_i[1] ; V13   ; 4A       ; 33           ; 0            ; 57           ; 48                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Sel_i[2] ; T13   ; 4A       ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Dec0_o[0]       ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec0_o[1]       ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec0_o[2]       ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec0_o[3]       ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec0_o[4]       ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec0_o[5]       ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec0_o[6]       ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec1_o[0]       ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec1_o[1]       ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec1_o[2]       ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec1_o[3]       ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec1_o[4]       ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec1_o[5]       ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec1_o[6]       ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec2_o[0]       ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec2_o[1]       ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec2_o[2]       ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec2_o[3]       ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec2_o[4]       ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec2_o[5]       ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec2_o[6]       ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec3_o[0]       ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec3_o[1]       ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec3_o[2]       ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec3_o[3]       ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec3_o[4]       ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec3_o[5]       ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec3_o[6]       ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec4_o[0]       ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec4_o[1]       ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec4_o[2]       ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec4_o[3]       ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec4_o[4]       ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec4_o[5]       ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec4_o[6]       ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec5_o[0]       ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec5_o[1]       ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec5_o[2]       ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec5_o[3]       ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec5_o[4]       ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec5_o[5]       ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dec5_o[6]       ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Enable_i2c_o    ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ErrFlag_o       ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SlaveAddr_LSb_o ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; SCL_io ; P18   ; 5A       ; 54           ; 17           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SDA_io ; T20   ; 5A       ; 54           ; 14           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 39 / 48 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; ErrFlag_o                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; Enable_i2c_o                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; Dec2_o[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; Dec1_o[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; Dec1_o[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; Dec1_o[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; Dec1_o[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; Dec0_o[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; Dec2_o[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; Dec1_o[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; Dec1_o[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; Dec2_o[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; Dec2_o[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; Dec5_o[4]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; Dec5_o[5]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; SlaveAddr_LSb_o                 ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; Dec5_o[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; Clk_i                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; Dec5_o[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; Dec4_o[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; Dec5_o[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; SCL_io                          ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; Sel_i[2]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; Dec5_o[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; SDA_io                          ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; Rst_n_i                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; Sel_i[0]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; Dec4_o[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; Dec4_o[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; Dec3_o[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; Dec4_o[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; Dec0_o[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; Dec1_o[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; Sel_i[1]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; Dec2_o[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; Dec3_o[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; Dec3_o[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; Dec3_o[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; Dec4_o[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; Dec0_o[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; Dec3_o[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; Dec5_o[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; Dec0_o[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; Dec0_o[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; Dec2_o[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; Dec4_o[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; Dec3_o[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; Dec3_o[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; Dec2_o[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; Dec4_o[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; Dec0_o[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; Dec0_o[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; SlaveAddr_LSb_o ; Incomplete set of assignments ;
; Enable_i2c_o    ; Incomplete set of assignments ;
; ErrFlag_o       ; Incomplete set of assignments ;
; Dec0_o[0]       ; Incomplete set of assignments ;
; Dec0_o[1]       ; Incomplete set of assignments ;
; Dec0_o[2]       ; Incomplete set of assignments ;
; Dec0_o[3]       ; Incomplete set of assignments ;
; Dec0_o[4]       ; Incomplete set of assignments ;
; Dec0_o[5]       ; Incomplete set of assignments ;
; Dec0_o[6]       ; Incomplete set of assignments ;
; Dec1_o[0]       ; Incomplete set of assignments ;
; Dec1_o[1]       ; Incomplete set of assignments ;
; Dec1_o[2]       ; Incomplete set of assignments ;
; Dec1_o[3]       ; Incomplete set of assignments ;
; Dec1_o[4]       ; Incomplete set of assignments ;
; Dec1_o[5]       ; Incomplete set of assignments ;
; Dec1_o[6]       ; Incomplete set of assignments ;
; Dec2_o[0]       ; Incomplete set of assignments ;
; Dec2_o[1]       ; Incomplete set of assignments ;
; Dec2_o[2]       ; Incomplete set of assignments ;
; Dec2_o[3]       ; Incomplete set of assignments ;
; Dec2_o[4]       ; Incomplete set of assignments ;
; Dec2_o[5]       ; Incomplete set of assignments ;
; Dec2_o[6]       ; Incomplete set of assignments ;
; Dec3_o[0]       ; Incomplete set of assignments ;
; Dec3_o[1]       ; Incomplete set of assignments ;
; Dec3_o[2]       ; Incomplete set of assignments ;
; Dec3_o[3]       ; Incomplete set of assignments ;
; Dec3_o[4]       ; Incomplete set of assignments ;
; Dec3_o[5]       ; Incomplete set of assignments ;
; Dec3_o[6]       ; Incomplete set of assignments ;
; Dec4_o[0]       ; Incomplete set of assignments ;
; Dec4_o[1]       ; Incomplete set of assignments ;
; Dec4_o[2]       ; Incomplete set of assignments ;
; Dec4_o[3]       ; Incomplete set of assignments ;
; Dec4_o[4]       ; Incomplete set of assignments ;
; Dec4_o[5]       ; Incomplete set of assignments ;
; Dec4_o[6]       ; Incomplete set of assignments ;
; Dec5_o[0]       ; Incomplete set of assignments ;
; Dec5_o[1]       ; Incomplete set of assignments ;
; Dec5_o[2]       ; Incomplete set of assignments ;
; Dec5_o[3]       ; Incomplete set of assignments ;
; Dec5_o[4]       ; Incomplete set of assignments ;
; Dec5_o[5]       ; Incomplete set of assignments ;
; Dec5_o[6]       ; Incomplete set of assignments ;
; SCL_io          ; Incomplete set of assignments ;
; SDA_io          ; Incomplete set of assignments ;
; Sel_i[0]        ; Incomplete set of assignments ;
; Sel_i[1]        ; Incomplete set of assignments ;
; Sel_i[2]        ; Incomplete set of assignments ;
; Clk_i           ; Incomplete set of assignments ;
; Rst_n_i         ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                          ;                           ;
+----------------------------------------------------------------------------------------------------------+---------------------------+
; pll_cv:pll|pll_cv_0002:pll_cv_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                          ; Integer PLL               ;
;     -- PLL Location                                                                                      ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                           ; none                      ;
;     -- PLL Bandwidth                                                                                     ; Auto                      ;
;         -- PLL Bandwidth Range                                                                           ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                         ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                        ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                 ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                                ; Direct                    ;
;     -- PLL Freq Min Lock                                                                                 ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                 ; 133.333333 MHz            ;
;     -- PLL Enable                                                                                        ; On                        ;
;     -- PLL Fractional Division                                                                           ; N/A                       ;
;     -- M Counter                                                                                         ; 12                        ;
;     -- N Counter                                                                                         ; 2                         ;
;     -- PLL Refclk Select                                                                                 ;                           ;
;             -- PLL Refclk Select Location                                                                ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                        ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                        ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                           ; N/A                       ;
;             -- CORECLKIN source                                                                          ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                        ; N/A                       ;
;             -- PLLIQCLKIN source                                                                         ; N/A                       ;
;             -- RXIQCLKIN source                                                                          ; N/A                       ;
;             -- CLKIN(0) source                                                                           ; Clk_i~input               ;
;             -- CLKIN(1) source                                                                           ; N/A                       ;
;             -- CLKIN(2) source                                                                           ; N/A                       ;
;             -- CLKIN(3) source                                                                           ; N/A                       ;
;     -- PLL Output Counter                                                                                ;                           ;
;         -- pll_cv:pll|pll_cv_0002:pll_cv_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                    ; 100.0 MHz                 ;
;             -- Output Clock Location                                                                     ; PLLOUTPUTCOUNTER_X0_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                    ; On                        ;
;             -- Duty Cycle                                                                                ; 50.0000                   ;
;             -- Phase Shift                                                                               ; 0.000000 degrees          ;
;             -- C Counter                                                                                 ; 3                         ;
;             -- C Counter PH Mux PRST                                                                     ; 0                         ;
;             -- C Counter PRST                                                                            ; 1                         ;
;         -- pll_cv:pll|pll_cv_0002:pll_cv_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                    ; 1.0 MHz                   ;
;             -- Output Clock Location                                                                     ; PLLOUTPUTCOUNTER_X0_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                    ; Off                       ;
;             -- Duty Cycle                                                                                ; 50.0000                   ;
;             -- Phase Shift                                                                               ; 0.000000 degrees          ;
;             -- C Counter                                                                                 ; 300                       ;
;             -- C Counter PH Mux PRST                                                                     ; 0                         ;
;             -- C Counter PRST                                                                            ; 1                         ;
;                                                                                                          ;                           ;
+----------------------------------------------------------------------------------------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                        ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                      ; Entity Name          ; Library Name ;
+---------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |top_meteo_de0cv                                  ; 4339.0 (64.3)        ; 4304.0 (67.3)                    ; 118.5 (3.1)                                       ; 153.5 (0.1)                      ; 0.0 (0.0)            ; 8017 (112)          ; 536 (0)                   ; 0 (0)         ; 0                 ; 0     ; 66         ; 52   ; 0            ; |top_meteo_de0cv                                                                                                                                                         ; top_meteo_de0cv      ; work         ;
;    |bcd2seg:i_h_bcd0|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_h_bcd0                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_h_bcd1|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_h_bcd1                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_h_bcd2|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_h_bcd2                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_h_bcd3|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_h_bcd3                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_h_bcd4|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_h_bcd4                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_p_bcd0|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_p_bcd0                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_p_bcd1|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_p_bcd1                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_p_bcd2|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_p_bcd2                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_p_bcd3|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_p_bcd3                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_p_bcd4|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_p_bcd4                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_p_bcd5|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_p_bcd5                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_t_bcd0|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_t_bcd0                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_t_bcd1|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_t_bcd1                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_t_bcd2|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_t_bcd2                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_t_bcd3|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_t_bcd3                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_t_bcd4|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_t_bcd4                                                                                                                                        ; bcd2seg              ; work         ;
;    |bcd2seg:i_t_bcd5|                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bcd2seg:i_t_bcd5                                                                                                                                        ; bcd2seg              ; work         ;
;    |bin2bcd:i_h_bcd|                              ; 99.8 (99.8)          ; 101.8 (101.8)                    ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 171 (171)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bin2bcd:i_h_bcd                                                                                                                                         ; bin2bcd              ; work         ;
;    |bin2bcd:i_p_bcd|                              ; 202.8 (202.8)        ; 205.5 (205.5)                    ; 3.0 (3.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 246 (246)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bin2bcd:i_p_bcd                                                                                                                                         ; bin2bcd              ; work         ;
;    |bin2bcd:i_t_bcd|                              ; 335.7 (335.7)        ; 340.5 (340.5)                    ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 637 (637)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bin2bcd:i_t_bcd                                                                                                                                         ; bin2bcd              ; work         ;
;    |bme280_compensation:i_comp|                   ; 3337.4 (628.2)       ; 3193.8 (596.6)                   ; 5.5 (2.7)                                         ; 149.1 (34.4)                     ; 0.0 (0.0)            ; 6408 (1221)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 66         ; 0    ; 0            ; |top_meteo_de0cv|bme280_compensation:i_comp                                                                                                                              ; bme280_compensation  ; work         ;
;       |lpm_divide:Div0|                           ; 2699.2 (0.0)         ; 2587.3 (0.0)                     ; 2.8 (0.0)                                         ; 114.7 (0.0)                      ; 0.0 (0.0)            ; 5167 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_compensation:i_comp|lpm_divide:Div0                                                                                                              ; lpm_divide           ; work         ;
;          |lpm_divide_5ro:auto_generated|          ; 2699.2 (0.0)         ; 2587.3 (0.0)                     ; 2.8 (0.0)                                         ; 114.7 (0.0)                      ; 0.0 (0.0)            ; 5167 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_compensation:i_comp|lpm_divide:Div0|lpm_divide_5ro:auto_generated                                                                                ; lpm_divide_5ro       ; work         ;
;             |abs_divider_edg:divider|             ; 2699.2 (67.5)        ; 2587.3 (63.8)                    ; 2.8 (0.0)                                         ; 114.7 (3.7)                      ; 0.0 (0.0)            ; 5167 (128)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_compensation:i_comp|lpm_divide:Div0|lpm_divide_5ro:auto_generated|abs_divider_edg:divider                                                        ; abs_divider_edg      ; work         ;
;                |alt_u_div_c3f:divider|            ; 2599.4 (2599.4)      ; 2491.5 (2491.5)                  ; 3.0 (3.0)                                         ; 110.9 (110.9)                    ; 0.0 (0.0)            ; 4975 (4975)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_compensation:i_comp|lpm_divide:Div0|lpm_divide_5ro:auto_generated|abs_divider_edg:divider|alt_u_div_c3f:divider                                  ; alt_u_div_c3f        ; work         ;
;                |lpm_abs_9p9:my_abs_num|           ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_compensation:i_comp|lpm_divide:Div0|lpm_divide_5ro:auto_generated|abs_divider_edg:divider|lpm_abs_9p9:my_abs_num                                 ; lpm_abs_9p9          ; work         ;
;       |lpm_mult:Mult8_rtl_0|                      ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_compensation:i_comp|lpm_mult:Mult8_rtl_0                                                                                                         ; lpm_mult             ; work         ;
;          |multcore:mult_core|                     ; 10.0 (6.0)           ; 10.0 (6.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_compensation:i_comp|lpm_mult:Mult8_rtl_0|multcore:mult_core                                                                                      ; multcore             ; work         ;
;             |mpar_add:padder|                     ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_compensation:i_comp|lpm_mult:Mult8_rtl_0|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add             ; work         ;
;                |lpm_add_sub:adder[0]|             ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_compensation:i_comp|lpm_mult:Mult8_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub          ; work         ;
;                   |add_sub_32h:auto_generated|    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_compensation:i_comp|lpm_mult:Mult8_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_32h:auto_generated                      ; add_sub_32h          ; work         ;
;                |mpar_add:sub_par_add|             ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_compensation:i_comp|lpm_mult:Mult8_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add             ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_compensation:i_comp|lpm_mult:Mult8_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub          ; work         ;
;                      |add_sub_1dh:auto_generated| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_compensation:i_comp|lpm_mult:Mult8_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_1dh:auto_generated ; add_sub_1dh          ; work         ;
;    |bme280_i2c_ctrl:bme280_i2c_ctrl|              ; 41.4 (41.4)          ; 43.1 (43.1)                      ; 1.9 (1.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 56 (56)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_i2c_ctrl:bme280_i2c_ctrl                                                                                                                         ; bme280_i2c_ctrl      ; work         ;
;    |bme280_reader:i_reader|                       ; 110.8 (110.8)        ; 188.9 (188.9)                    ; 81.9 (81.9)                                       ; 3.8 (3.8)                        ; 0.0 (0.0)            ; 138 (138)           ; 331 (331)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|bme280_reader:i_reader                                                                                                                                  ; bme280_reader        ; work         ;
;    |digital_por:por_100MHz|                       ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|digital_por:por_100MHz                                                                                                                                  ; digital_por          ; work         ;
;    |digital_por:por_1MHz|                         ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|digital_por:por_1MHz                                                                                                                                    ; digital_por          ; work         ;
;    |gray_timer:gtimer|                            ; 25.5 (25.5)          ; 28.2 (28.2)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|gray_timer:gtimer                                                                                                                                       ; gray_timer           ; work         ;
;    |i2c_master_top:i2c_master|                    ; 69.7 (0.0)           ; 81.5 (0.0)                       ; 11.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (0)             ; 118 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|i2c_master_top:i2c_master                                                                                                                               ; i2c_master_top       ; work         ;
;       |i2c_bit_timer:i_timer|                     ; 6.4 (6.4)            ; 6.7 (6.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|i2c_master_top:i2c_master|i2c_bit_timer:i_timer                                                                                                         ; i2c_bit_timer        ; work         ;
;       |i2c_master_bit_ctrl:i_bit|                 ; 16.7 (16.7)          ; 19.1 (19.1)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|i2c_master_top:i2c_master|i2c_master_bit_ctrl:i_bit                                                                                                     ; i2c_master_bit_ctrl  ; work         ;
;       |i2c_master_byte_ctrl:i_byte|               ; 19.3 (19.3)          ; 20.8 (20.8)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|i2c_master_top:i2c_master|i2c_master_byte_ctrl:i_byte                                                                                                   ; i2c_master_byte_ctrl ; work         ;
;       |i2c_master_regs:i_regs|                    ; 22.8 (22.8)          ; 30.5 (30.5)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|i2c_master_top:i2c_master|i2c_master_regs:i_regs                                                                                                        ; i2c_master_regs      ; work         ;
;       |shiftreg:i_sr|                             ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|i2c_master_top:i2c_master|shiftreg:i_sr                                                                                                                 ; shiftreg             ; work         ;
;    |pll_cv:pll|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|pll_cv:pll                                                                                                                                              ; pll_cv               ; pll_cv       ;
;       |pll_cv_0002:pll_cv_inst|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|pll_cv:pll|pll_cv_0002:pll_cv_inst                                                                                                                      ; pll_cv_0002          ; pll_cv       ;
;          |altera_pll:altera_pll_i|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|pll_cv:pll|pll_cv_0002:pll_cv_inst|altera_pll:altera_pll_i                                                                                              ; altera_pll           ; work         ;
;    |sync_reg:sync|                                ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_meteo_de0cv|sync_reg:sync                                                                                                                                           ; sync_reg             ; work         ;
+---------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; SlaveAddr_LSb_o ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Enable_i2c_o    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ErrFlag_o       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec0_o[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec0_o[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec0_o[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec0_o[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec0_o[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec0_o[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec0_o[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec1_o[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec1_o[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec1_o[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec1_o[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec1_o[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec1_o[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec1_o[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec2_o[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec2_o[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec2_o[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec2_o[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec2_o[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec2_o[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec2_o[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec3_o[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec3_o[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec3_o[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec3_o[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec3_o[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec3_o[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec3_o[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec4_o[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec4_o[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec4_o[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec4_o[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec4_o[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec4_o[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec4_o[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec5_o[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec5_o[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec5_o[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec5_o[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec5_o[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec5_o[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dec5_o[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SCL_io          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDA_io          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sel_i[0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Sel_i[1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Sel_i[2]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Clk_i           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rst_n_i         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                    ;
+-------------------------------------+-------------------+---------+
; Source Pin / Fanout                 ; Pad To Core Index ; Setting ;
+-------------------------------------+-------------------+---------+
; SCL_io                              ;                   ;         ;
; SDA_io                              ;                   ;         ;
; Sel_i[0]                            ;                   ;         ;
;      - Mux2~4                       ; 1                 ; 0       ;
;      - Mux35~0                      ; 1                 ; 0       ;
;      - Mux42~0                      ; 1                 ; 0       ;
;      - Mux36~0                      ; 1                 ; 0       ;
;      - Mux37~3                      ; 1                 ; 0       ;
;      - Mux37~4                      ; 1                 ; 0       ;
;      - Mux38~0                      ; 1                 ; 0       ;
;      - Mux39~0                      ; 1                 ; 0       ;
;      - Mux40~0                      ; 1                 ; 0       ;
;      - Mux41~0                      ; 1                 ; 0       ;
;      - Mux28~0                      ; 1                 ; 0       ;
;      - Mux29~0                      ; 1                 ; 0       ;
;      - Mux30~3                      ; 1                 ; 0       ;
;      - Mux30~4                      ; 1                 ; 0       ;
;      - Mux31~0                      ; 1                 ; 0       ;
;      - Mux32~0                      ; 1                 ; 0       ;
;      - Mux33~0                      ; 1                 ; 0       ;
;      - Mux34~0                      ; 1                 ; 0       ;
;      - Mux21~0                      ; 1                 ; 0       ;
;      - Mux22~0                      ; 1                 ; 0       ;
;      - Mux23~3                      ; 1                 ; 0       ;
;      - Mux23~5                      ; 1                 ; 0       ;
;      - Mux24~0                      ; 1                 ; 0       ;
;      - Mux25~0                      ; 1                 ; 0       ;
;      - Mux26~0                      ; 1                 ; 0       ;
;      - Mux27~0                      ; 1                 ; 0       ;
;      - Mux14~0                      ; 1                 ; 0       ;
;      - Mux15~0                      ; 1                 ; 0       ;
;      - Mux16~5                      ; 1                 ; 0       ;
;      - Mux17~0                      ; 1                 ; 0       ;
;      - Mux18~0                      ; 1                 ; 0       ;
;      - Mux19~0                      ; 1                 ; 0       ;
;      - Mux20~0                      ; 1                 ; 0       ;
;      - Mux7~0                       ; 1                 ; 0       ;
;      - Mux8~0                       ; 1                 ; 0       ;
;      - Mux9~3                       ; 1                 ; 0       ;
;      - Mux10~0                      ; 1                 ; 0       ;
;      - Mux11~0                      ; 1                 ; 0       ;
;      - Mux12~0                      ; 1                 ; 0       ;
;      - Mux13~0                      ; 1                 ; 0       ;
;      - Mux0~0                       ; 1                 ; 0       ;
;      - Mux1~0                       ; 1                 ; 0       ;
;      - Mux2~1                       ; 1                 ; 0       ;
;      - Mux3~0                       ; 1                 ; 0       ;
;      - Mux4~0                       ; 1                 ; 0       ;
;      - Mux5~0                       ; 1                 ; 0       ;
;      - Mux6~0                       ; 1                 ; 0       ;
; Sel_i[1]                            ;                   ;         ;
;      - Mux2~4                       ; 0                 ; 0       ;
;      - Mux35~0                      ; 0                 ; 0       ;
;      - Mux42~0                      ; 0                 ; 0       ;
;      - Mux36~0                      ; 0                 ; 0       ;
;      - Mux37~0                      ; 0                 ; 0       ;
;      - Mux37~4                      ; 0                 ; 0       ;
;      - Mux38~0                      ; 0                 ; 0       ;
;      - Mux39~0                      ; 0                 ; 0       ;
;      - Mux40~0                      ; 0                 ; 0       ;
;      - Mux41~0                      ; 0                 ; 0       ;
;      - Mux28~0                      ; 0                 ; 0       ;
;      - Mux29~0                      ; 0                 ; 0       ;
;      - Mux30~0                      ; 0                 ; 0       ;
;      - Mux30~4                      ; 0                 ; 0       ;
;      - Mux31~0                      ; 0                 ; 0       ;
;      - Mux32~0                      ; 0                 ; 0       ;
;      - Mux33~0                      ; 0                 ; 0       ;
;      - Mux34~0                      ; 0                 ; 0       ;
;      - Mux21~0                      ; 0                 ; 0       ;
;      - Mux22~0                      ; 0                 ; 0       ;
;      - Mux23~1                      ; 0                 ; 0       ;
;      - Mux23~5                      ; 0                 ; 0       ;
;      - Mux24~0                      ; 0                 ; 0       ;
;      - Mux25~0                      ; 0                 ; 0       ;
;      - Mux26~0                      ; 0                 ; 0       ;
;      - Mux27~0                      ; 0                 ; 0       ;
;      - Mux14~0                      ; 0                 ; 0       ;
;      - Mux15~0                      ; 0                 ; 0       ;
;      - Mux16~0                      ; 0                 ; 0       ;
;      - Mux16~2                      ; 0                 ; 0       ;
;      - Mux17~0                      ; 0                 ; 0       ;
;      - Mux18~0                      ; 0                 ; 0       ;
;      - Mux19~0                      ; 0                 ; 0       ;
;      - Mux20~0                      ; 0                 ; 0       ;
;      - Mux7~0                       ; 0                 ; 0       ;
;      - Mux8~0                       ; 0                 ; 0       ;
;      - Mux9~0                       ; 0                 ; 0       ;
;      - Mux9~1                       ; 0                 ; 0       ;
;      - Mux10~0                      ; 0                 ; 0       ;
;      - Mux11~0                      ; 0                 ; 0       ;
;      - Mux12~0                      ; 0                 ; 0       ;
;      - Mux13~0                      ; 0                 ; 0       ;
;      - Mux0~0                       ; 0                 ; 0       ;
;      - Mux1~0                       ; 0                 ; 0       ;
;      - Mux3~0                       ; 0                 ; 0       ;
;      - Mux4~0                       ; 0                 ; 0       ;
;      - Mux5~0                       ; 0                 ; 0       ;
;      - Mux6~0                       ; 0                 ; 0       ;
; Sel_i[2]                            ;                   ;         ;
;      - Mux42~0                      ; 0                 ; 0       ;
; Clk_i                               ;                   ;         ;
; Rst_n_i                             ;                   ;         ;
;      - digital_por:por_100MHz|rff1  ; 1                 ; 0       ;
;      - digital_por:por_100MHz|Rst_n ; 1                 ; 0       ;
;      - digital_por:por_1MHz|Rst_n   ; 1                 ; 0       ;
;      - digital_por:por_1MHz|rff1    ; 1                 ; 0       ;
+-------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                               ;
+---------------------------------------------------------------------------+---------------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location                  ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+---------------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Mux42~0                                                                   ; LABCELL_X35_Y7_N30        ; 42      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; Rst_n_i                                                                   ; PIN_U7                    ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; bme280_i2c_ctrl:bme280_i2c_ctrl|state.GET_DATA                            ; FF_X17_Y14_N20            ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_i2c_ctrl:bme280_i2c_ctrl|state.SET_TXR                             ; FF_X17_Y15_N5             ; 21      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigH1[0]~0                                         ; MLABCELL_X18_Y18_N6       ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigH2[0]~0                                         ; MLABCELL_X18_Y17_N48      ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigH2[8]~1                                         ; LABCELL_X16_Y16_N6        ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigH3[0]~0                                         ; LABCELL_X17_Y19_N42       ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigH4[4]~0                                         ; MLABCELL_X18_Y17_N3       ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigH5[0]~0                                         ; LABCELL_X17_Y19_N24       ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigH5[4]~1                                         ; LABCELL_X10_Y17_N0        ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigH6[0]~0                                         ; LABCELL_X12_Y17_N36       ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP1[0]~0                                         ; MLABCELL_X13_Y21_N42      ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP1[8]~1                                         ; MLABCELL_X18_Y18_N48      ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP2[0]~1                                         ; LABCELL_X14_Y23_N18       ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP2[8]~2                                         ; LABCELL_X12_Y21_N33       ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP3[0]~1                                         ; MLABCELL_X18_Y18_N9       ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP3[8]~2                                         ; LABCELL_X12_Y21_N15       ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP4[0]~0                                         ; MLABCELL_X9_Y27_N36       ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP4[8]~1                                         ; MLABCELL_X9_Y27_N42       ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP6[0]~0                                         ; MLABCELL_X18_Y19_N0       ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP6[8]~1                                         ; MLABCELL_X18_Y19_N3       ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP7[0]~0                                         ; MLABCELL_X18_Y19_N54      ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP7[8]~1                                         ; MLABCELL_X18_Y19_N45      ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP8[0]~0                                         ; MLABCELL_X18_Y19_N15      ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP8[8]~1                                         ; MLABCELL_X18_Y19_N42      ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP9[0]~1                                         ; MLABCELL_X18_Y19_N18      ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigP9[8]~2                                         ; MLABCELL_X18_Y19_N21      ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigT1[0]~0                                         ; MLABCELL_X18_Y17_N51      ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigT1[8]~1                                         ; LABCELL_X14_Y19_N54       ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigT2[11]~0                                        ; LABCELL_X17_Y19_N0        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigT3[0]~0                                         ; LABCELL_X17_Y19_N12       ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|DigT3[8]~1                                         ; LABCELL_X16_Y17_N45       ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|HumBin[0]~0                                        ; LABCELL_X14_Y13_N3        ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|HumBin[8]~1                                        ; LABCELL_X14_Y13_N54       ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|I2CC_addr[3]~2                                     ; MLABCELL_X18_Y16_N12      ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|I2CC_txd[5]~2                                      ; LABCELL_X16_Y16_N54       ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|PressBin[0]~1                                      ; LABCELL_X17_Y19_N39       ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|PressBin[12]~3                                     ; MLABCELL_X18_Y17_N15      ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|PressBin[4]~2                                      ; LABCELL_X17_Y19_N6        ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|TempBin[12]~2                                      ; LABCELL_X16_Y19_N57       ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|TempBin[4]~1                                       ; LABCELL_X17_Y19_N51       ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bme280_reader:i_reader|byteCnt[4]~0                                       ; MLABCELL_X18_Y17_N36      ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                    ; LABCELL_X17_Y14_N51       ; 35      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; digital_por:por_100MHz|Rst_n                                              ; FF_X19_Y13_N41            ; 505     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c_master|i2c_bit_timer:i_timer|Out                       ; FF_X16_Y10_N20            ; 21      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c_master|i2c_bit_timer:i_timer|always1~0                 ; LABCELL_X16_Y10_N24       ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c_master|i2c_bit_timer:i_timer|counter[0]~0              ; LABCELL_X16_Y10_N0        ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c_master|i2c_master_byte_ctrl:i_byte|SR_load             ; FF_X19_Y12_N20            ; 12      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c_master|i2c_master_regs:i_regs|Decoder0~0               ; LABCELL_X17_Y12_N54       ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c_master|i2c_master_regs:i_regs|Decoder0~1               ; LABCELL_X17_Y12_N57       ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c_master|i2c_master_regs:i_regs|Decoder0~2               ; MLABCELL_X18_Y12_N57      ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c_master|i2c_master_regs:i_regs|cr[2]~6                  ; MLABCELL_X18_Y12_N51      ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c_master|i2c_master_regs:i_regs|cr~9                     ; LABCELL_X17_Y12_N24       ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c_master|shiftreg:i_sr|register[1]~0                     ; MLABCELL_X18_Y13_N54      ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pll_cv:pll|pll_cv_0002:pll_cv_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y2_N1 ; 507     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pll_cv:pll|pll_cv_0002:pll_cv_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 37      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------------------------------------------------------+---------------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                           ;
+---------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; pll_cv:pll|pll_cv_0002:pll_cv_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y2_N1 ; 507     ; Global Clock         ; GCLK2            ; --                        ;
; pll_cv:pll|pll_cv_0002:pll_cv_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 37      ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------+
; Non-Global High Fan-Out Signals        ;
+------------------------------+---------+
; Name                         ; Fan-Out ;
+------------------------------+---------+
; digital_por:por_100MHz|Rst_n ; 505     ;
+------------------------------+---------+


+--------------------------------------------------------+
; Fitter DSP Block Usage Summary                         ;
+------------------------------------------+-------------+
; Statistic                                ; Number Used ;
+------------------------------------------+-------------+
; Two Independent 18x18                    ; 16          ;
; Sum of two 18x18                         ; 15          ;
; Independent 27x27                        ; 35          ;
; Total number of DSP blocks               ; 66          ;
;                                          ;             ;
; Fixed Point Unsigned Multiplier          ; 69          ;
; Fixed Point Mixed Sign Multiplier        ; 12          ;
; Fixed Point Dedicated Output Adder Chain ; 1           ;
+------------------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; bme280_compensation:i_comp|Mult7~132                ; Independent 27x27     ; DSP_X33_Y25_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult7~473                ; Two Independent 18x18 ; DSP_X33_Y27_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult7~814                ; Independent 27x27     ; DSP_X33_Y29_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult19~8                 ; Two Independent 18x18 ; DSP_X15_Y5_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult17~mult_llmac        ; Two Independent 18x18 ; DSP_X8_Y5_N0   ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult0~mult_llmac         ; Two Independent 18x18 ; DSP_X15_Y19_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult5~8                  ; Independent 27x27     ; DSP_X15_Y27_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult7~1279               ; Sum of two 18x18      ; DSP_X33_Y37_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult7~1620               ; Independent 27x27     ; DSP_X33_Y33_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult7~1961               ; Independent 27x27     ; DSP_X33_Y31_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult11~124               ; Independent 27x27     ; DSP_X33_Y21_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult11~457               ; Independent 27x27     ; DSP_X33_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult11~798               ; Two Independent 18x18 ; DSP_X33_Y23_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult18~8                 ; Two Independent 18x18 ; DSP_X15_Y1_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult17~387               ; Sum of two 18x18      ; DSP_X8_Y7_N0   ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult19~405               ; Sum of two 18x18      ; DSP_X15_Y3_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult2~56                 ; Sum of two 18x18      ; DSP_X15_Y13_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult2~397                ; Two Independent 18x18 ; DSP_X15_Y17_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult0~387                ; Sum of two 18x18      ; DSP_X15_Y21_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult6~148                ; Independent 27x27     ; DSP_X15_Y23_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult6~493                ; Two Independent 18x18 ; DSP_X15_Y33_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult4~8                  ; Independent 27x27     ; DSP_X15_Y25_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult8~12                 ; Independent 27x27     ; DSP_X15_Y39_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult8~353                ; Independent 27x27     ; DSP_X15_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult10~104               ; Independent 27x27     ; DSP_X33_Y7_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult11~1227              ; Sum of two 18x18      ; DSP_X33_Y19_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult10~mult_h_mult_hlmac ; Independent 27x27     ; DSP_X33_Y11_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; bme280_compensation:i_comp|Mult16~8                 ; Two Independent 18x18 ; DSP_X8_Y3_N0   ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult16~349               ; Sum of two 18x18      ; DSP_X8_Y1_N0   ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult1~8                  ; Two Independent 18x18 ; DSP_X15_Y15_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult5~449                ; Two Independent 18x18 ; DSP_X15_Y29_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult5~790                ; Independent 27x27     ; DSP_X8_Y29_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult6~890                ; Independent 27x27     ; DSP_X8_Y31_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult3~mult_l_mult_l_mac  ; Independent 27x27     ; DSP_X15_Y37_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult10~825               ; Independent 27x27     ; DSP_X33_Y15_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult10~1166              ; Independent 27x27     ; DSP_X33_Y9_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult11~1608              ; Independent 27x27     ; DSP_X15_Y7_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult11~1949              ; Independent 27x27     ; DSP_X33_Y41_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult10~1513              ; Independent 27x27     ; DSP_X33_Y13_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult12~mult_llmac        ; Two Independent 18x18 ; DSP_X15_Y9_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult12~403               ; Sum of two 18x18      ; DSP_X8_Y9_N0   ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult15~8                 ; Two Independent 18x18 ; DSP_X8_Y43_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult1~405                ; Sum of two 18x18      ; DSP_X15_Y11_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult5~1203               ; Sum of two 18x18      ; DSP_X15_Y31_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult5~1544               ; Independent 27x27     ; DSP_X8_Y25_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult5~1885               ; Independent 27x27     ; DSP_X8_Y27_N0  ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult6~1315               ; Sum of two 18x18      ; DSP_X33_Y39_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult9~116                ; Independent 27x27     ; DSP_X33_Y17_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult9~457                ; Independent 27x27     ; DSP_X33_Y3_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult9~798                ; Independent 27x27     ; DSP_X33_Y5_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult13~8                 ; Two Independent 18x18 ; DSP_X33_Y43_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult14~8                 ; Two Independent 18x18 ; DSP_X15_Y43_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult15~393               ; Sum of two 18x18      ; DSP_X8_Y41_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult4~457                ; Independent 27x27     ; DSP_X8_Y21_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult4~798                ; Independent 27x27     ; DSP_X8_Y23_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult3~442                ; Independent 27x27     ; DSP_X8_Y37_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult13~381               ; Sum of two 18x18      ; DSP_X8_Y13_N0  ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult14~374               ; Sum of two 18x18      ; DSP_X8_Y11_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult3~923                ; Sum of two 18x18      ; DSP_X8_Y39_N0  ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult3~1268               ; Independent 27x27     ; DSP_X8_Y33_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult3~1609               ; Independent 27x27     ; DSP_X8_Y35_N0  ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult3~2014               ; Two Independent 18x18 ; DSP_X15_Y41_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult9~1219               ; Independent 27x27     ; DSP_X33_Y1_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult4~1259               ; Independent 27x27     ; DSP_X8_Y15_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult4~1600               ; Independent 27x27     ; DSP_X8_Y19_N0  ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bme280_compensation:i_comp|Mult4~1941               ; Independent 27x27     ; DSP_X8_Y17_N0  ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 17,807 / 140,056 ( 13 % ) ;
; C12 interconnects            ; 958 / 6,048 ( 16 % )      ;
; C2 interconnects             ; 7,612 / 54,648 ( 14 % )   ;
; C4 interconnects             ; 4,133 / 25,920 ( 16 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 1,813 / 140,056 ( 1 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Local interconnects          ; 2,766 / 36,960 ( 7 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 864 / 5,984 ( 14 % )      ;
; R14/C12 interconnect drivers ; 1,640 / 9,504 ( 17 % )    ;
; R3 interconnects             ; 8,901 / 60,192 ( 15 % )   ;
; R6 interconnects             ; 11,318 / 127,072 ( 9 % )  ;
; Spine clocks                 ; 5 / 120 ( 4 % )           ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 52        ; 0            ; 52        ; 0            ; 0            ; 52        ; 52        ; 0            ; 52        ; 52        ; 0            ; 47           ; 0            ; 0            ; 0            ; 0            ; 47           ; 0            ; 0            ; 0            ; 2            ; 47           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 52           ; 0         ; 52           ; 52           ; 0         ; 0         ; 52           ; 0         ; 0         ; 52           ; 5            ; 52           ; 52           ; 52           ; 52           ; 5            ; 52           ; 52           ; 52           ; 50           ; 5            ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; SlaveAddr_LSb_o    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Enable_i2c_o       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ErrFlag_o          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec0_o[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec0_o[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec0_o[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec0_o[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec0_o[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec0_o[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec0_o[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec1_o[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec1_o[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec1_o[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec1_o[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec1_o[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec1_o[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec1_o[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec2_o[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec2_o[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec2_o[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec2_o[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec2_o[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec2_o[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec2_o[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec3_o[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec3_o[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec3_o[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec3_o[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec3_o[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec3_o[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec3_o[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec4_o[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec4_o[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec4_o[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec4_o[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec4_o[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec4_o[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec4_o[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec5_o[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec5_o[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec5_o[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec5_o[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec5_o[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec5_o[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dec5_o[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SCL_io             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDA_io             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sel_i[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sel_i[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sel_i[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Clk_i              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rst_n_i            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                           ;
+----------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                            ; Destination Clock(s)                                                   ; Delay Added in ns ;
+----------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
; pll|pll_cv_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk     ; pll|pll_cv_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 102.8             ;
; I/O                                                                        ; Sel_i[0]                                                               ; 78.9              ;
; pll|pll_cv_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,I/O ; Sel_i[0]                                                               ; 75.2              ;
; pll|pll_cv_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk     ; pll|pll_cv_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 44.9              ;
+----------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                       ;
+-----------------------------------------------+---------------------------------+-------------------+
; Source Register                               ; Destination Register            ; Delay Added in ns ;
+-----------------------------------------------+---------------------------------+-------------------+
; gray_timer:gtimer|gray_code[16]               ; gray_timer:gtimer|gray_code[1]  ; 9.297             ;
; gray_timer:gtimer|gray_code[17]               ; gray_timer:gtimer|gray_code[1]  ; 9.295             ;
; gray_timer:gtimer|gray_code[19]               ; gray_timer:gtimer|gray_code[1]  ; 9.292             ;
; gray_timer:gtimer|gray_code[18]               ; gray_timer:gtimer|gray_code[1]  ; 9.258             ;
; gray_timer:gtimer|gray_code[15]               ; gray_timer:gtimer|gray_code[1]  ; 9.195             ;
; gray_timer:gtimer|gray_code[14]               ; gray_timer:gtimer|gray_code[1]  ; 9.051             ;
; gray_timer:gtimer|gray_code[10]               ; gray_timer:gtimer|gray_code[1]  ; 8.857             ;
; gray_timer:gtimer|gray_code[11]               ; gray_timer:gtimer|gray_code[1]  ; 8.855             ;
; gray_timer:gtimer|gray_code[12]               ; gray_timer:gtimer|gray_code[1]  ; 8.827             ;
; gray_timer:gtimer|gray_code[9]                ; gray_timer:gtimer|gray_code[1]  ; 8.767             ;
; gray_timer:gtimer|gray_code[7]                ; gray_timer:gtimer|gray_code[1]  ; 4.557             ;
; gray_timer:gtimer|gray_code[6]                ; gray_timer:gtimer|gray_code[1]  ; 4.548             ;
; gray_timer:gtimer|gray_code[5]                ; gray_timer:gtimer|gray_code[1]  ; 4.545             ;
; gray_timer:gtimer|gray_code[8]                ; gray_timer:gtimer|gray_code[1]  ; 4.454             ;
; Sel_i[0]                                      ; Dec1_o[0]$latch                 ; 3.894             ;
; gray_timer:gtimer|gray_code[4]                ; gray_timer:gtimer|gray_code[18] ; 3.034             ;
; gray_timer:gtimer|gray_code[2]                ; gray_timer:gtimer|gray_code[18] ; 3.003             ;
; gray_timer:gtimer|gray_code[1]                ; gray_timer:gtimer|gray_code[18] ; 3.003             ;
; gray_timer:gtimer|gray_code[3]                ; gray_timer:gtimer|gray_code[18] ; 3.001             ;
; gray_timer:gtimer|gray_code[13]               ; gray_timer:gtimer|gray_code[1]  ; 2.960             ;
; gray_timer:gtimer|gray_code[0]                ; gray_timer:gtimer|gray_code[18] ; 2.618             ;
; bme280_reader:i_reader|DigT2[11]              ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[3]             ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT2[11]~_Duplicate_1 ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[0]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[1]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[2]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[3]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[4]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[5]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[6]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[7]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[8]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[9]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[10]              ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[11]              ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[12]              ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[13]              ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[14]              ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT3[15]              ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[4]             ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[0]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[5]             ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[1]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[6]             ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[2]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[7]             ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[3]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[8]             ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[4]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[9]             ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[5]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[10]            ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[6]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[11]            ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[7]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[12]            ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[8]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[13]            ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[9]               ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[14]            ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[10]              ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[15]            ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[11]              ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[16]            ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[12]              ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[17]            ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[13]              ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[18]            ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[14]              ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|TempBin[19]            ; Dec2_o[2]$latch                 ; 2.608             ;
; bme280_reader:i_reader|DigT1[15]              ; Dec2_o[2]$latch                 ; 2.608             ;
; Sel_i[1]                                      ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|DigH1[0]               ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|DigH1[0]~_Duplicate_1  ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|DigH4[11]              ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|DigH4[10]              ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|HumBin[15]             ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|DigH4[9]               ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|HumBin[14]             ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|DigH4[8]               ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|HumBin[13]             ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|DigH4[7]               ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|HumBin[12]             ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|DigH4[6]               ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|HumBin[11]             ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|DigH4[5]               ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|HumBin[10]             ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|DigH4[4]               ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|HumBin[9]              ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|DigH4[3]               ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|HumBin[8]              ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|DigH4[2]               ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|HumBin[7]              ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|DigH4[1]               ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|HumBin[6]              ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|DigH4[0]               ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|HumBin[5]              ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|HumBin[4]              ; Dec1_o[0]$latch                 ; 1.947             ;
; bme280_reader:i_reader|HumBin[3]              ; Dec1_o[0]$latch                 ; 1.947             ;
+-----------------------------------------------+---------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "top_meteo_de0cv"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance pll_cv:pll|pll_cv_0002:pll_cv_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll_cv:pll|pll_cv_0002:pll_cv_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): pll_cv:pll|pll_cv_0002:pll_cv_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 466 fanout uses global clock CLKCTRL_G2
    Info (11162): pll_cv:pll|pll_cv_0002:pll_cv_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 23 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): The Timing Analyzer is analyzing 42 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_meteo_de0cv.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pll|pll_cv_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll|pll_cv_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll|pll_cv_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll|pll_cv_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 58 registers into blocks of type DSP block
    Extra Info (176220): Created 29 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:52
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:31
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X11_Y23 to location X21_Y33
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:33
Info (11888): Total time spent on timing analysis during the Fitter is 20.35 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:11
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SCL_io has a permanently enabled output enable File: C:/Users/HP/Documents/Universitat/8e/DSSD/pracs/p4/rtl/top_meteo_de0cv.v Line: 9
    Info (169065): Pin SDA_io has a permanently enabled output enable File: C:/Users/HP/Documents/Universitat/8e/DSSD/pracs/p4/rtl/top_meteo_de0cv.v Line: 10
Info (144001): Generated suppressed messages file C:/Users/HP/Documents/Universitat/8e/DSSD/pracs/p4/syn/output_files/top_meteo_de0cv.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 6996 megabytes
    Info: Processing ended: Fri May 17 15:17:07 2024
    Info: Elapsed time: 00:07:46
    Info: Total CPU time (on all processors): 00:11:54


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/HP/Documents/Universitat/8e/DSSD/pracs/p4/syn/output_files/top_meteo_de0cv.fit.smsg.


