+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; sopc_module|Lab1_SOPC_reset_clock_to_SDRAM_domain_synch                                                         ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|Lab1_SOPC_reset_clock_from_board_domain_synch                                                       ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|Lab1_SOPC_reset_clock_to_CPU_domain_synch                                                           ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_toggle_switches_controller                                                                      ; 22    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_toggle_switches_controller_s1                                                                   ; 53    ; 0              ; 2            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_timestamp_timer                                                                                 ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_timestamp_timer_s1                                                                              ; 84    ; 0              ; 18           ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_system_clock_timer                                                                              ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_system_clock_timer_s1                                                                           ; 84    ; 0              ; 18           ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_sysid                                                                                           ; 3     ; 20             ; 1            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_sysid_control_slave                                                                             ; 67    ; 0              ; 2            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_red_LEDs_controller                                                                             ; 24    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_red_LEDs_controller_s1                                                                          ; 85    ; 0              ; 16           ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_push_button_switches_controller                                                                 ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_push_button_switches_controller_s1                                                              ; 39    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_on_chip_memory|the_altsyncram|auto_generated|mux2                                               ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_on_chip_memory|the_altsyncram|auto_generated|deep_decode                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_on_chip_memory|the_altsyncram|auto_generated|decode3                                            ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_on_chip_memory|the_altsyncram|auto_generated                                                    ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_on_chip_memory                                                                                  ; 54    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_on_chip_memory_s1                                                                               ; 135   ; 1              ; 4            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_green_LEDs_controller                                                                           ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_green_LEDs_controller_s1                                                                        ; 79    ; 0              ; 29           ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_SSRAM_bridge_avalon_slave                                                                       ; 103   ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_SDRAM_controller|the_SDRAM_controller_input_efifo_module                                        ; 65    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_SDRAM_controller                                                                                ; 65    ; 1              ; 1            ; 1              ; 58     ; 1               ; 1             ; 1               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_SDRAM_controller_s1|rdv_fifo_for_Lab1_SOPC_clock_2_out_to_SDRAM_controller_s1                   ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_SDRAM_controller_s1|rdv_fifo_for_Lab1_SOPC_clock_1_out_to_SDRAM_controller_s1                   ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_SDRAM_controller_s1                                                                             ; 164   ; 0              ; 4            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_PLL|stdsync2|dffpipe3                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_PLL|stdsync2                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_PLL                                                                                             ; 38    ; 31             ; 30           ; 31             ; 36     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_PLL_pll_slave                                                                                   ; 72    ; 1              ; 2            ; 1              ; 74     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_2|endofpacket_bit_pipe                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_2|master_FSM                                                                    ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_2|write_request_edge_to_pulse                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_2|read_request_edge_to_pulse                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_2|slave_FSM                                                                     ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_2|write_done_edge_to_pulse                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_2|read_done_edge_to_pulse                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_2                                                                               ; 126   ; 1              ; 0            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_2_out                                                                           ; 105   ; 0              ; 39           ; 0              ; 60     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_2_in                                                                            ; 105   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_1|endofpacket_bit_pipe                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_1|master_FSM                                                                    ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_1|write_request_edge_to_pulse                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_1|read_request_edge_to_pulse                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_1|slave_FSM                                                                     ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_1|write_done_edge_to_pulse                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_1|read_done_edge_to_pulse                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_1                                                                               ; 126   ; 33             ; 0            ; 33             ; 122    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_1_out                                                                           ; 105   ; 0              ; 39           ; 0              ; 60     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_1_in                                                                            ; 68    ; 5              ; 0            ; 5              ; 96     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_0|endofpacket_bit_pipe                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_0|master_FSM                                                                    ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_0|write_request_edge_to_pulse                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_0|read_request_edge_to_pulse                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_0|slave_FSM                                                                     ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_0|write_done_edge_to_pulse                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_0|read_done_edge_to_pulse                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_0                                                                               ; 82    ; 1              ; 0            ; 1              ; 78     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_0_out                                                                           ; 81    ; 0              ; 41           ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Lab1_SOPC_clock_0_in                                                                            ; 105   ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_LCD_controller                                                                                  ; 13    ; 0              ; 1            ; 0              ; 11     ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_LCD_controller_control_slave                                                                    ; 79    ; 0              ; 29           ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram2    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_r|rfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_r|rfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_r                                                    ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram2    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_w|wfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_w|wfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller|the_JTAG_controller_scfifo_w                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller                                                                                 ; 38    ; 10             ; 23           ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_JTAG_controller_avalon_jtag_slave                                                               ; 103   ; 0              ; 2            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_Flash_bridge_avalon_slave                                                                       ; 91    ; 0              ; 6            ; 0              ; 70     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_CPU                                                                                             ; 151   ; 0              ; 29           ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_CPU_instruction_master                                                                          ; 202   ; 0              ; 3            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_CPU_data_master                                                                                 ; 481   ; 29             ; 9            ; 29             ; 115    ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module|the_CPU_jtag_debug_module                                                                           ; 137   ; 0              ; 4            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sopc_module                                                                                                     ; 24    ; 1              ; 0            ; 1              ; 110    ; 1               ; 1             ; 1               ; 88    ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
