void F_1 ( T_1 * V_1 , T_2 * V_2 , int V_3 )
{
register T_1 V_4 , V_5 , V_6 , V_7 ;
register T_1 * V_8 ;
V_5 = V_1 [ 0 ] ;
V_4 = V_1 [ 1 ] ;
F_2 ( V_5 , V_4 ) ;
V_5 = F_3 ( V_5 , 29 ) & 0xffffffffL ;
V_4 = F_3 ( V_4 , 29 ) & 0xffffffffL ;
V_8 = V_2 -> V_2 -> V_9 ;
if ( V_3 ) {
F_4 ( V_4 , V_5 , 0 ) ;
F_4 ( V_5 , V_4 , 2 ) ;
F_4 ( V_4 , V_5 , 4 ) ;
F_4 ( V_5 , V_4 , 6 ) ;
F_4 ( V_4 , V_5 , 8 ) ;
F_4 ( V_5 , V_4 , 10 ) ;
F_4 ( V_4 , V_5 , 12 ) ;
F_4 ( V_5 , V_4 , 14 ) ;
F_4 ( V_4 , V_5 , 16 ) ;
F_4 ( V_5 , V_4 , 18 ) ;
F_4 ( V_4 , V_5 , 20 ) ;
F_4 ( V_5 , V_4 , 22 ) ;
F_4 ( V_4 , V_5 , 24 ) ;
F_4 ( V_5 , V_4 , 26 ) ;
F_4 ( V_4 , V_5 , 28 ) ;
F_4 ( V_5 , V_4 , 30 ) ;
} else {
F_4 ( V_4 , V_5 , 30 ) ;
F_4 ( V_5 , V_4 , 28 ) ;
F_4 ( V_4 , V_5 , 26 ) ;
F_4 ( V_5 , V_4 , 24 ) ;
F_4 ( V_4 , V_5 , 22 ) ;
F_4 ( V_5 , V_4 , 20 ) ;
F_4 ( V_4 , V_5 , 18 ) ;
F_4 ( V_5 , V_4 , 16 ) ;
F_4 ( V_4 , V_5 , 14 ) ;
F_4 ( V_5 , V_4 , 12 ) ;
F_4 ( V_4 , V_5 , 10 ) ;
F_4 ( V_5 , V_4 , 8 ) ;
F_4 ( V_4 , V_5 , 6 ) ;
F_4 ( V_5 , V_4 , 4 ) ;
F_4 ( V_4 , V_5 , 2 ) ;
F_4 ( V_5 , V_4 , 0 ) ;
}
V_4 = F_3 ( V_4 , 3 ) & 0xffffffffL ;
V_5 = F_3 ( V_5 , 3 ) & 0xffffffffL ;
F_5 ( V_5 , V_4 ) ;
V_1 [ 0 ] = V_4 ;
V_1 [ 1 ] = V_5 ;
V_4 = V_5 = V_6 = V_7 = 0 ;
}
void F_6 ( T_1 * V_1 , T_2 * V_2 , int V_3 )
{
register T_1 V_4 , V_5 , V_6 , V_7 ;
register T_1 * V_8 ;
V_5 = V_1 [ 0 ] ;
V_4 = V_1 [ 1 ] ;
V_5 = F_3 ( V_5 , 29 ) & 0xffffffffL ;
V_4 = F_3 ( V_4 , 29 ) & 0xffffffffL ;
V_8 = V_2 -> V_2 -> V_9 ;
if ( V_3 ) {
F_4 ( V_4 , V_5 , 0 ) ;
F_4 ( V_5 , V_4 , 2 ) ;
F_4 ( V_4 , V_5 , 4 ) ;
F_4 ( V_5 , V_4 , 6 ) ;
F_4 ( V_4 , V_5 , 8 ) ;
F_4 ( V_5 , V_4 , 10 ) ;
F_4 ( V_4 , V_5 , 12 ) ;
F_4 ( V_5 , V_4 , 14 ) ;
F_4 ( V_4 , V_5 , 16 ) ;
F_4 ( V_5 , V_4 , 18 ) ;
F_4 ( V_4 , V_5 , 20 ) ;
F_4 ( V_5 , V_4 , 22 ) ;
F_4 ( V_4 , V_5 , 24 ) ;
F_4 ( V_5 , V_4 , 26 ) ;
F_4 ( V_4 , V_5 , 28 ) ;
F_4 ( V_5 , V_4 , 30 ) ;
} else {
F_4 ( V_4 , V_5 , 30 ) ;
F_4 ( V_5 , V_4 , 28 ) ;
F_4 ( V_4 , V_5 , 26 ) ;
F_4 ( V_5 , V_4 , 24 ) ;
F_4 ( V_4 , V_5 , 22 ) ;
F_4 ( V_5 , V_4 , 20 ) ;
F_4 ( V_4 , V_5 , 18 ) ;
F_4 ( V_5 , V_4 , 16 ) ;
F_4 ( V_4 , V_5 , 14 ) ;
F_4 ( V_5 , V_4 , 12 ) ;
F_4 ( V_4 , V_5 , 10 ) ;
F_4 ( V_5 , V_4 , 8 ) ;
F_4 ( V_4 , V_5 , 6 ) ;
F_4 ( V_5 , V_4 , 4 ) ;
F_4 ( V_4 , V_5 , 2 ) ;
F_4 ( V_5 , V_4 , 0 ) ;
}
V_1 [ 0 ] = F_3 ( V_4 , 3 ) & 0xffffffffL ;
V_1 [ 1 ] = F_3 ( V_5 , 3 ) & 0xffffffffL ;
V_4 = V_5 = V_6 = V_7 = 0 ;
}
void F_7 ( T_1 * V_1 , T_2 * V_10 ,
T_2 * V_11 , T_2 * V_12 )
{
register T_1 V_4 , V_5 ;
V_4 = V_1 [ 0 ] ;
V_5 = V_1 [ 1 ] ;
F_2 ( V_4 , V_5 ) ;
V_1 [ 0 ] = V_4 ;
V_1 [ 1 ] = V_5 ;
F_6 ( ( T_1 * ) V_1 , V_10 , V_13 ) ;
F_6 ( ( T_1 * ) V_1 , V_11 , V_14 ) ;
F_6 ( ( T_1 * ) V_1 , V_12 , V_13 ) ;
V_4 = V_1 [ 0 ] ;
V_5 = V_1 [ 1 ] ;
F_5 ( V_5 , V_4 ) ;
V_1 [ 0 ] = V_4 ;
V_1 [ 1 ] = V_5 ;
}
void F_8 ( T_1 * V_1 , T_2 * V_10 ,
T_2 * V_11 , T_2 * V_12 )
{
register T_1 V_4 , V_5 ;
V_4 = V_1 [ 0 ] ;
V_5 = V_1 [ 1 ] ;
F_2 ( V_4 , V_5 ) ;
V_1 [ 0 ] = V_4 ;
V_1 [ 1 ] = V_5 ;
F_6 ( ( T_1 * ) V_1 , V_12 , V_14 ) ;
F_6 ( ( T_1 * ) V_1 , V_11 , V_13 ) ;
F_6 ( ( T_1 * ) V_1 , V_10 , V_14 ) ;
V_4 = V_1 [ 0 ] ;
V_5 = V_1 [ 1 ] ;
F_5 ( V_5 , V_4 ) ;
V_1 [ 0 ] = V_4 ;
V_1 [ 1 ] = V_5 ;
}
void F_9 ( const unsigned char * V_15 , unsigned char * V_16 ,
long V_17 , T_2 * V_10 ,
T_2 * V_11 , T_2 * V_12 ,
T_3 * V_18 , int V_3 )
{
register T_1 V_19 , V_20 ;
register T_1 V_21 , V_22 , V_23 , V_24 ;
register const unsigned char * V_25 ;
unsigned char * V_26 ;
register long V_4 = V_17 ;
T_1 V_27 [ 2 ] ;
unsigned char * V_28 ;
V_25 = V_15 ;
V_26 = V_16 ;
V_28 = & ( * V_18 ) [ 0 ] ;
if ( V_3 ) {
F_10 ( V_28 , V_21 ) ;
F_10 ( V_28 , V_22 ) ;
for ( V_4 -= 8 ; V_4 >= 0 ; V_4 -= 8 ) {
F_10 ( V_25 , V_19 ) ;
F_10 ( V_25 , V_20 ) ;
V_19 ^= V_21 ;
V_20 ^= V_22 ;
V_27 [ 0 ] = V_19 ;
V_27 [ 1 ] = V_20 ;
F_7 ( ( T_1 * ) V_27 , V_10 , V_11 , V_12 ) ;
V_21 = V_27 [ 0 ] ;
V_22 = V_27 [ 1 ] ;
F_11 ( V_21 , V_26 ) ;
F_11 ( V_22 , V_26 ) ;
}
if ( V_4 != - 8 ) {
F_12 ( V_25 , V_19 , V_20 , V_4 + 8 ) ;
V_19 ^= V_21 ;
V_20 ^= V_22 ;
V_27 [ 0 ] = V_19 ;
V_27 [ 1 ] = V_20 ;
F_7 ( ( T_1 * ) V_27 , V_10 , V_11 , V_12 ) ;
V_21 = V_27 [ 0 ] ;
V_22 = V_27 [ 1 ] ;
F_11 ( V_21 , V_26 ) ;
F_11 ( V_22 , V_26 ) ;
}
V_28 = & ( * V_18 ) [ 0 ] ;
F_11 ( V_21 , V_28 ) ;
F_11 ( V_22 , V_28 ) ;
} else {
register T_1 V_29 , V_30 ;
F_10 ( V_28 , V_23 ) ;
F_10 ( V_28 , V_24 ) ;
for ( V_4 -= 8 ; V_4 >= 0 ; V_4 -= 8 ) {
F_10 ( V_25 , V_19 ) ;
F_10 ( V_25 , V_20 ) ;
V_29 = V_19 ;
V_30 = V_20 ;
V_27 [ 0 ] = V_19 ;
V_27 [ 1 ] = V_20 ;
F_8 ( ( T_1 * ) V_27 , V_10 , V_11 , V_12 ) ;
V_21 = V_27 [ 0 ] ;
V_22 = V_27 [ 1 ] ;
V_21 ^= V_23 ;
V_22 ^= V_24 ;
F_11 ( V_21 , V_26 ) ;
F_11 ( V_22 , V_26 ) ;
V_23 = V_29 ;
V_24 = V_30 ;
}
if ( V_4 != - 8 ) {
F_10 ( V_25 , V_19 ) ;
F_10 ( V_25 , V_20 ) ;
V_29 = V_19 ;
V_30 = V_20 ;
V_27 [ 0 ] = V_19 ;
V_27 [ 1 ] = V_20 ;
F_8 ( ( T_1 * ) V_27 , V_10 , V_11 , V_12 ) ;
V_21 = V_27 [ 0 ] ;
V_22 = V_27 [ 1 ] ;
V_21 ^= V_23 ;
V_22 ^= V_24 ;
F_13 ( V_21 , V_22 , V_26 , V_4 + 8 ) ;
V_23 = V_29 ;
V_24 = V_30 ;
}
V_28 = & ( * V_18 ) [ 0 ] ;
F_11 ( V_23 , V_28 ) ;
F_11 ( V_24 , V_28 ) ;
}
V_19 = V_20 = V_21 = V_22 = V_23 = V_24 = 0 ;
V_27 [ 0 ] = V_27 [ 1 ] = 0 ;
}
