{
    "hands_on_practices": [
        {
            "introduction": "在数据通路中，多路选择器（MUX）扮演着关键的“交通指挥”角色，负责将数据从多个来源引导至算术逻辑单元（ALU）等核心部件。本练习将引导您思考如何随着指令集功能的扩展，高效地管理日益增多的数据源。通过设计一个分层MUX网络，您将实践如何优化控制信号并理解复杂数字系统中的设计权衡。",
            "id": "3633232",
            "problem": "一位数据路径设计师正在修改算术逻辑单元 (ALU) 的第一个操作数端口的输入选择网络。当前设计使用一个扁平的 $k$ 输入多路复用器 (MUX) 从 $k$ 个现有源中进行选择，所有这些源都与下文描述的计划新增部分不同且不相交。为了支持新的操作，此 ALU 输入端必须提供五个额外的源选项：程序计数器 (PC)、寄存器堆输出 $A$、符号扩展的立即数 $imm$、硬连线常量 $zero$ 以及特殊寄存器 $HI$ 和 $LO$ 作为两个独立的可选源。\n\n您必须通过提出并分析一个具有以下约束的层次结构来确定其所需的控制（选择）线数量，该层次结构旨在减少扇入：\n- 首先，使用一个 $2$-to-$1$ MUX 在 $HI$ 和 $LO$ 之间进行选择。\n- 然后，使用一个 MUX 从五个新源 $\\{PC, A, imm, zero, \\text{以及 } HI/LO \\text{ 的选择结果}\\}$ 中进行选择。\n- 最后，使用一个顶层 MUX 在聚合的新源输出和 $k$ 个现有源之间进行选择。\n\n假设每个 MUX 都由唯一选择其输入之一所需的最少选择线数量来控制。使用关于二进制编码和控制信号最小化的基本原理，推导此层次结构设计中所有多路复用器所需的总选择线数量，并将其表示为 $k$ 的函数。将您的最终答案表示为关于 $k$ 的单个封闭形式解析表达式。无需取整。",
            "solution": "首先对问题进行验证。\n\n### 步骤 1：提取已知条件\n- 现有数据路径中有一个用于 ALU 第一个操作数端口的 $k$ 输入多路复用器 (MUX)。\n- 有 $k$ 个现有的、不同的且不相交的源。\n- 将添加五个额外的源选项，具体为：程序计数器 ($PC$)、寄存器堆输出 $A$、符号扩展的立即数 $imm$、硬连线常量 $zero$ 以及特殊寄存器 $HI$ 和 $LO$ 作为两个独立的可选源。\n- 提出了一个具有以下结构的两级层次化设计：\n    1. 一个 $2$-to-$1$ MUX 在 $HI$ 和 $LO$ 之间进行选择。\n    2. 第二个 MUX 从五个源中选择：$\\{PC, A, imm, zero, \\text{以及 } HI/LO \\text{ 的选择输出}\\}$。\n    3. 一个顶层 MUX 在聚合的新源输出（来自第二个 MUX）和 $k$ 个现有源之间进行选择。\n- 假设：每个 MUX 使用所需的最少数量的选择线。\n- 目标：推导整个层次化设计的总选择线数，作为 $k$ 的函数。\n\n### 步骤 2：使用提取的已知条件进行验证\n该问题在科学上基于数字逻辑设计和计算机体系结构的原理，特别是关于多路复用器等数据路径组件。所用术语（$ALU, PC, MUX, HI, LO$ 等）是该领域的标准术语。问题定义明确，为待分析的层次化 MUX 结构提供了清晰无歧义的规范。尽管最初描述“五个额外的源选项”时列出了六个信号（$PC, A, imm, zero, HI, LO$）看似模糊，但随后关于层次结构的详细约束精确地阐明了结构。问题是客观的，不含任何推测性或主观性陈述。问题是完整的，包含了推导唯一解所需的所有必要信息。所要求的任务是基本原理的直接应用，并且可以在数学上形式化。\n\n### 步骤 3：结论与行动\n问题被判定为**有效**。将根据所提供的规范推导解决方案。\n\n### 推导过程\n指导多路复用器设计的基本原理是，一个 $N$ 输入的 MUX 需要至少 $S$ 条选择线，其中 $S$ 是满足不等式 $2^S \\ge N$ 的最小整数。这在数学上使用向上取整函数表示为：\n$$S = \\lceil \\log_2(N) \\rceil$$\n我们将此原理应用于指定层次结构设计中的每个多路复用器，以确定其所需的选择线数量。总数将是每个 MUX 的选择线之和，因为它们的控制信号是独立的。\n\n层次化设计由三个不同的多路复用器组成。我们来逐一分析。\n\n1.  **用于 HI/LO 选择的第一级 MUX：**\n    该 MUX 被指定用于在两个特殊寄存器 $HI$ 和 $LO$ 之间进行选择。\n    - 输入数量为 $N_1 = 2$。\n    - 因此，选择线的数量 $S_1$ 为：\n      $$S_1 = \\lceil \\log_2(N_1) \\rceil = \\lceil \\log_2(2) \\rceil = \\lceil 1 \\rceil = 1$$\n    这个 $2$-to-$1$ MUX 需要 $1$ 条选择线。\n\n2.  **用于新源聚合的第一级 MUX：**\n    该 MUX 用于聚合新源。其输入被指定为集合 $\\{PC, A, imm, zero, \\text{以及 } HI/LO \\text{ 的选择结果}\\}$。第五个输入是来自第一个 MUX 的一位输出。\n    - 输入数量为 $N_2 = 5$。\n    - 选择线的数量 $S_2$ 为：\n      $$S_2 = \\lceil \\log_2(N_2) \\rceil = \\lceil \\log_2(5) \\rceil$$\n      因为 $2^2 = 4$ 且 $2^3 = 8$，所以大于或等于 $5$ 的最小的 $2$ 的整数次幂是 $8$。因此，我们需要 $3$ 条选择线。\n      $$S_2 = 3$$\n    这个 $5$-to-$1$ MUX (实际上实现为一个有 $3$ 个未使用输入的 $8$-to-$1$ MUX) 需要 $3$ 条选择线。\n\n3.  **用于最终选择的顶层 MUX：**\n    这个 MUX 为 ALU 操作数端口做出最终选择。其输入包括 $k$ 个现有源和上一步中描述的新源聚合 MUX 的单个聚合输出。\n    - 总输入数量为 $N_3 = k + 1$。\n    - 选择线的数量 $S_3$ 是 $k$ 的函数：\n      $$S_3 = \\lceil \\log_2(N_3) \\rceil = \\lceil \\log_2(k+1) \\rceil$$\n    在不知道 $k$ 的具体值的情况下，该表达式无法进一步简化。\n\n**总选择线数：**\n整个层次化设计的总选择线数 $S_{total}$ 是三个独立多路复用器的选择线数之和。\n$$S_{total} = S_1 + S_2 + S_3$$\n代入推导出的值：\n$$S_{total} = 1 + 3 + \\lceil \\log_2(k+1) \\rceil$$\n$$S_{total} = 4 + \\lceil \\log_2(k+1) \\rceil$$\n这就是指定层次化数据路径结构所需的总控制线数的最终封闭形式解析表达式，是关于现有源数量 $k$ 的函数。",
            "answer": "$$\n\\boxed{4 + \\lceil \\log_2(k+1) \\rceil}\n$$"
        },
        {
            "introduction": "在掌握了ALU输入选择的基本原理后，我们来探讨一个更具体的设计挑战：处理指令中的立即数。本练习将分析一个经典的工程权衡问题，即应该在主输入MUX之前还是之后执行符号或零扩展操作。通过对两种方案的路径延迟进行量化比较，您将深入理解数据通路中组件布局对整体性能的直接影响。",
            "id": "3633277",
            "problem": "一个三十二位的数据通路实现了一个算术逻辑单元 (ALU)，其两个输入分别由输入多路复用器 (MUX) 选择的一组源驱动。其中一个 ALU 输入，表示为 $B$ 输入，可以由寄存器文件 (RF) 的输出或指令中的立即数字段驱动。该立即数字段为 $16$ 位，且必须根据指令进行符号扩展或零扩展至 $32$ 位。\n\n考虑两种关于符号/零扩展硬件相对于 ALU $B$ 输入 MUX 的放置位置的设计选项：\n\n- 选项 $\\mathcal{P}$ (在 MUX 之前扩展)：数据通路包含两个独立的 $32$ 位扩展源，一个用于符号扩展，一个用于零扩展，两者都馈入一个单一的 $B$ 输入 MUX，该 MUX 也接收 $32$ 位的 RF 输出。因此，此选项中的 $B$ 输入 MUX 有 $m_{\\mathcal{P}} = 3$ 个输入，每个输入的位宽为 $w_{\\text{ALU}} = 32$ 位。\n\n- 选项 $\\mathcal{Q}$ (在立即数选择之后、ALU 输入 MUX 之前扩展)：数据通路首先使用一个 $16$ 位的 MUX 在原始的 $16$ 位立即数字段和一个 $16$ 位的零常数之间进行选择，然后应用一个单一的 $32$ 位扩展单元，该单元在指令控制下产生符号扩展或零扩展。该扩展单元的 $32$ 位输出与 $32$ 位的 RF 输出一起馈入一个 $2$ 输入的 $B$ 输入 MUX。因此，立即数选择 MUX 有 $m_{\\text{imm}} = 2$ 个输入，位宽为 $w_{\\text{imm}} = 16$ 位，而 $B$ 输入 MUX 有 $m_{\\mathcal{Q}} = 2$ 个输入，位宽为 $w_{\\text{ALU}} = 32$ 位。\n\n假设使用以下基本组合逻辑模型：\n\n1. 任何 $m$-to-$1$ MUX 都由 $2$-to-$1$ 位片级联组成的树形结构构建，数据通路上需要 $n = \\lceil \\log_{2}(m) \\rceil$ 个级联级。跨级联级的传播延迟是各级延迟之和。\n\n2. 一个 $2$-to-$1$ MUX 位片级的传播延迟由一个门延迟项 $t_{\\text{bit}}$ 和一个与位宽 $w$ 呈线性的选择负载项 $k \\cdot w$ 组成。因此，每级的延迟为 $t_{\\text{stage}}(w) = t_{\\text{bit}} + k \\cdot w$。\n\n3. 符号/零扩展硬件是纯组合逻辑电路；其数据通路延迟为 $t_{\\text{ext}}$，与扩展模式无关。复制最高有效位 (MSB) 进行符号扩展或插入零进行零扩展所产生的延迟相同。\n\n忽略连线延迟和任何 ALU 内部延迟；仅关注到达 ALU 输入的路径。使用以下参数值进行数值评估：\n\n- $t_{\\text{bit}} = 45 \\,\\text{ps}$，\n- $k = 0.12 \\,\\text{ps}$，\n- $t_{\\text{ext}} = 20 \\,\\text{ps}$，\n- $w_{\\text{imm}} = 16$，\n- $w_{\\text{ALU}} = 32$。\n\n使用这些模型，推导选项 $\\mathcal{P}$ 和选项 $\\mathcal{Q}$ 中到 ALU $B$ 输入的最坏情况立即数操作数路径延迟的表达式，并计算差值 $\\Delta t = t_{\\mathcal{P}} - t_{\\mathcal{Q}}$。以皮秒为单位表示最终的延迟差，并将您的答案四舍五入到四位有效数字。不要在最终的方框答案中包含单位。",
            "solution": "目标是计算两种数据通路设计选项 $\\mathcal{P}$ 和 $\\mathcal{Q}$ 之间，立即数操作数的最坏情况传播延迟的差值 $\\Delta t = t_{\\mathcal{P}} - t_{\\mathcal{Q}}$。根据题目要求，分析将仅集中于从立即数字段到 ALU 的 $B$ 输入的路径。我们将首先根据所提供的组件模型推导出延迟 $t_{\\mathcal{P}}$ 和 $t_{\\mathcal{Q}}$ 的符号表达式，然后计算它们的差值，最后代入给定的数值。\n\n单个 $w$ 位 $2$-to-$1$ MUX 级的基本延迟模型是 $t_{\\text{stage}}(w) = t_{\\text{bit}} + k \\cdot w$。一个 $m$-to-$1$ MUX 由 $n = \\lceil \\log_{2}(m) \\rceil$ 个级联级组成，因此其总延迟为 $t_{\\text{MUX}}(m, w) = n \\cdot t_{\\text{stage}}(w) = \\lceil \\log_{2}(m) \\rceil \\cdot (t_{\\text{bit}} + k \\cdot w)$。扩展硬件的延迟是一个常数 $t_{\\text{ext}}$。\n\n首先，我们分析选项 $\\mathcal{P}$。\n在此设计中，$16$ 位的立即数字段首先由一个扩展单元处理。这可以是符号扩展或零扩展，但题目说明无论何种模式，延迟都是 $t_{\\text{ext}}$。扩展后，现在已是 $32$ 位的值被馈入一个 $3$ 输入的 MUX。该 MUX 的另外两个输入是另一个扩展单元的输出和寄存器文件的输出，但对于立即数操作数路径，我们追踪来自扩展器的信号。此 MUX 的延迟是扩展后的关键部分。\n该 MUX 有 $m_{\\mathcal{P}} = 3$ 个输入，位宽为 $w_{\\text{ALU}} = 32$ 位。级数为 $n_{\\mathcal{P}} = \\lceil \\log_{2}(3) \\rceil = 2$。\n因此，该 MUX 的延迟为：\n$$t_{\\text{MUX}, \\mathcal{P}} = n_{\\mathcal{P}} \\cdot (t_{\\text{bit}} + k \\cdot w_{\\text{ALU}}) = 2(t_{\\text{bit}} + k \\cdot w_{\\text{ALU}})$$\n选项 $\\mathcal{P}$ 中立即数操作数路径的总延迟是扩展延迟和 MUX 延迟之和：\n$$t_{\\mathcal{P}} = t_{\\text{ext}} + t_{\\text{MUX}, \\mathcal{P}} = t_{\\text{ext}} + 2(t_{\\text{bit}} + k \\cdot w_{\\text{ALU}})$$\n\n接下来，我们分析选项 $\\mathcal{Q}$。\n在此设计中，$16$ 位的立即数操作数首先通过一个位宽为 $w_{\\text{imm}} = 16$ 的 $2$ 输入 MUX。该 MUX 的级数为 $n_{\\text{imm}} = \\lceil \\log_{2}(2) \\rceil = 1$。第一个 MUX 的延迟是：\n$$t_{\\text{MUX, imm}} = 1 \\cdot (t_{\\text{bit}} + k \\cdot w_{\\text{imm}}) = t_{\\text{bit}} + k \\cdot w_{\\text{imm}}$$\n该 MUX 的 $16$ 位输出随后被馈入一个单一的扩展单元，产生 $t_{\\text{ext}}$ 的延迟。最后，扩展器的 $32$ 位输出进入第二个 MUX。这是主 ALU $B$ 输入 MUX，它有 $m_{\\mathcal{Q}} = 2$ 个输入，位宽为 $w_{\\text{ALU}} = 32$ 位。级数为 $n_{\\mathcal{Q}} = \\lceil \\log_{2}(2) \\rceil = 1$。第二个 MUX 的延迟是：\n$$t_{\\text{MUX}, \\mathcal{Q}} = 1 \\cdot (t_{\\text{bit}} + k \\cdot w_{\\text{ALU}}) = t_{\\text{bit}} + k \\cdot w_{\\text{ALU}}$$\n选项 $\\mathcal{Q}$ 中立即数操作数路径的总延迟是所有串联组件的延迟之和：\n$$t_{\\mathcal{Q}} = t_{\\text{MUX, imm}} + t_{\\text{ext}} + t_{\\text{MUX}, \\mathcal{Q}} = (t_{\\text{bit}} + k \\cdot w_{\\text{imm}}) + t_{\\text{ext}} + (t_{\\text{bit}} + k \\cdot w_{\\text{ALU}})$$\n$$t_{\\mathcal{Q}} = t_{\\text{ext}} + 2t_{\\text{bit}} + k(w_{\\text{imm}} + w_{\\text{ALU}})$$\n\n现在，我们计算差值 $\\Delta t = t_{\\mathcal{P}} - t_{\\mathcal{Q}}$。\n$$t_{\\mathcal{P}} = t_{\\text{ext}} + 2t_{\\text{bit}} + 2k \\cdot w_{\\text{ALU}}$$\n$$t_{\\mathcal{Q}} = t_{\\text{ext}} + 2t_{\\text{bit}} + k \\cdot w_{\\text{imm}} + k \\cdot w_{\\text{ALU}}$$\n从 $t_{\\mathcal{P}}$ 中减去 $t_{\\mathcal{Q}}$ 的表达式：\n$$\\Delta t = (t_{\\text{ext}} + 2t_{\\text{bit}} + 2k \\cdot w_{\\text{ALU}}) - (t_{\\text{ext}} + 2t_{\\text{bit}} + k \\cdot w_{\\text{imm}} + k \\cdot w_{\\text{ALU}})$$\n$t_{\\text{ext}}$ 和 $2t_{\\text{bit}}$ 项相互抵消：\n$$\\Delta t = 2k \\cdot w_{\\text{ALU}} - (k \\cdot w_{\\text{imm}} + k \\cdot w_{\\text{ALU}})$$\n$$\\Delta t = k \\cdot w_{\\text{ALU}} - k \\cdot w_{\\text{imm}}$$\n$$\\Delta t = k(w_{\\text{ALU}} - w_{\\text{imm}})$$\n这个简化的符号表达式表明，延迟差仅取决于 MUX 与位宽相关的项 $k$ 以及主数据通路和立即数字段的位宽差。\n\n最后，我们代入给定的数值以求得结果。\n参数为 $k = 0.12 \\,\\text{ps}$，$w_{\\text{ALU}} = 32$ 和 $w_{\\text{imm}} = 16$。\n$$\\Delta t = 0.12 \\cdot (32 - 16)$$\n$$\\Delta t = 0.12 \\cdot 16$$\n$$\\Delta t = 1.92 \\,\\text{ps}$$\n题目要求答案四舍五入到四位有效数字。计算值为 $1.92$，可以写成 $1.920$ 来满足此要求。\n$\\Delta t$ 的正值表示选项 $\\mathcal{P}$ 的立即数操作数路径延迟比选项 $\\mathcal{Q}$ 更长。",
            "answer": "$$\n\\boxed{1.920}\n$$"
        },
        {
            "introduction": "现在，我们将注意力从ALU转向另一个关键的数据通路元件——程序计数器（PC）的更新逻辑。本练习将分析不同PC更新路径的时序特性，特别是比较通过加法器计算下一条指令地址与通过位拼接（wiring）形成跳转地址这两种方式。通过量化这两种路径的延迟差异，您将体会到硬件设计如何直接决定指令执行的速度，并理解为何某些操作在硬件层面本质上就比其他操作更快。",
            "id": "3677861",
            "problem": "一个用于采用固定格式跳转指令的架构的$32$位单周期数据通路，通过组合程序计数器（PC）的高位比特和指令寄存器（IR）的低位比特，并对低位进行字对齐，来形成跳转目标地址。具体而言，目标总线由 $ \\{ PC[31:28],\\, IR[25:0],\\, 00 \\} $ 组装而成，其中$IR[25:0]$左移$2$位（以实现字对齐），最低两位为零，最高四位来自$PC[31:28]$。该数据通路包含一个计算$PC + 4$的$32$位加法器和一个$32$位$2$选$1$多路复用器（MUX），该MUX选择$PC + 4$或形成的跳转目标以提供给下一个$PC$。\n\n使用同步组合逻辑时序的第一性原理——即通过串行组合的组合逻辑级的总传播延迟是各级延迟之和——以及固定左移和比特拼接可以通过布线（无逻辑门）实现的硬件事实，在总线级别构建比特拼接硬件，并将其延迟建模为布线贡献之和。然后，量化通过拼接形成跳转目标的延迟与PC加法器和输出选择MUX的组合延迟相比较的结果。\n\n假设以下物理上合理的延迟：\n- $t_{\\text{add}} = 0.36\\,\\text{ns}$，用于产生$PC+4$的$32$位加法器，\n- $t_{\\text{mux}} = 0.11\\,\\text{ns}$，用于$32$位$2$选$1$ MUX，\n- $t_{\\text{shift}} = 0.02\\,\\text{ns}$，用于将$IR[25:0]$布线到总线位置$[27:2]$（通过布线实现左移$2$位），\n- $t_{\\text{top}} = 0.01\\,\\text{ns}$，用于将$PC[31:28]$布线到总线位置$[31:28]$，\n- $t_{\\text{concat}} = 0.03\\,\\text{ns}$，用于将三个子总线 $\\{ PC[31:28] \\}$, $\\{ IR[25:0] \\ll 2 \\}$ 和 $\\{ 00 \\}$ 拼接成一个$32$位目标总线。\n\n定义相对延迟$R$为完全归因于通过比特拼接形成跳转目标的延迟与加法器和MUX延迟之和的比率。根据所述原理推导$R$，并使用上述参数计算其数值。将您的答案四舍五入到四位有效数字。答案是无单位的；提供无单位的最终值$R$。",
            "solution": "该问题陈述已经过严格验证，并被证实具有科学依据、提法明确、客观且内部一致。它提出了一个计算机数据通路时序分析中的标准问题，包含了所有必要的参数和明确的目标。因此，可以构建一个正式的解决方案。\n\n目标是确定相对延迟$R$，其定义为形成跳转目标地址的延迟与程序计数器（PC）加法器和输出选择多路复用器（MUX）的组合延迟之比。该问题置于一个$32$位单周期数据通路的背景下。\n\n相对延迟$R$由以下公式给出：\n$$\nR = \\frac{T_{\\text{jump\\_formation}}}{T_{\\text{adder\\_mux}}}\n$$\n其中，$T_{\\text{jump\\_formation}}$是完全归因于形成跳转目标地址的延迟，而$T_{\\text{adder\\_mux}}$是加法器和MUX延迟的总和。我们将分别计算这两个量。\n\n首先，我们确定形成跳转目标的延迟，$T_{\\text{jump\\_formation}}$。问题指明，跳转目标地址是通过拼接三个字段组装而成的：$\\{ PC[31:28], IR[25:0] \\ll 2, 00_2 \\}$。问题将此操作的总延迟建模为布线和拼接贡献之和。给定的延迟是：\n-   $t_{\\text{top}} = 0.01\\,\\text{ns}$：将程序计数器的高位比特$PC[31:28]$布线到目标总线位置$[31:28]$的延迟。\n-   $t_{\\text{shift}} = 0.02\\,\\text{ns}$：将指令寄存器比特$IR[25:0]$通过布线左移到目标总线位置$[27:2]$的延迟。\n-   $t_{\\text{concat}} = 0.03\\,\\text{ns}$：将三个子总线（PC比特、移位的IR比特以及硬连线的低位比特$00_2$）拼接成最终$32$位总线的延迟。\n\n根据串行级延迟求和的原理（问题指导我们将其应用于这些贡献），跳转目标形成的总延迟是：\n$$\nT_{\\text{jump\\_formation}} = t_{\\text{top}} + t_{\\text{shift}} + t_{\\text{concat}}\n$$\n代入给定的数值：\n$$\nT_{\\text{jump\\_formation}} = 0.01\\,\\text{ns} + 0.02\\,\\text{ns} + 0.03\\,\\text{ns} = 0.06\\,\\text{ns}\n$$\n\n接下来，我们计算加法器和MUX的组合延迟，$T_{\\text{adder\\_mux}}$。在非跳转指令的数据通路控制流中，该路径涉及两个串行组件：计算$PC+4$的$32$位加法器，以及选择下一个PC值的$2$选$1$ MUX。问题要求的是它们各自延迟的总和，而不是通过它们的关键路径时间。给定的延迟是：\n-   $t_{\\text{add}} = 0.36\\,\\text{ns}$：$32$位加法器的传播延迟。\n-   $t_{\\text{mux}} = 0.11\\,\\text{ns}$：$32$位$2$选$1$ MUX的传播延迟。\n\n这些延迟的总和是：\n$$\nT_{\\text{adder\\_mux}} = t_{\\text{add}} + t_{\\text{mux}}\n$$\n代入给定的数值：\n$$\nT_{\\text{adder\\_mux}} = 0.36\\,\\text{ns} + 0.11\\,\\text{ns} = 0.47\\,\\text{ns}\n$$\n\n最后，我们通过计算$T_{\\text{jump\\_formation}}$与$T_{\\text{adder\\_mux}}$的比率来计算相对延迟$R$：\n$$\nR = \\frac{T_{\\text{jump\\_formation}}}{T_{\\text{adder\\_mux}}} = \\frac{0.06\\,\\text{ns}}{0.47\\,\\text{ns}}\n$$\n纳秒（$\\text{ns}$）的单位相互抵消，留下一个无量纲的比率。\n$$\nR = \\frac{0.06}{0.47} \\approx 0.12765957...\n$$\n问题要求将答案四舍五入到四位有效数字。\n$$\nR \\approx 0.1277\n$$\n这个结果量化地说明，通过布线和拼接形成跳转地址的延迟大约是加法器和选择MUX级组合延迟的$12.77\\%$。",
            "answer": "$$\n\\boxed{0.1277}\n$$"
        }
    ]
}