[Inputs]
clk
[Outputs]
rst
[BiDir]
[ATTRIBUTES]
VeriModel CLK_RST

