Fitter report for avs_to_hram_converter
Tue Nov 28 16:30:10 2023
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Bidir Pins
 11. Dual Purpose and Dedicated Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. PLL Summary
 15. PLL Usage
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Failed - Tue Nov 28 16:30:10 2023              ;
; Quartus Prime Version              ; 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Revision Name                      ; avs_to_hram_converter                          ;
; Top-level Entity Name              ; avs_to_hram_converter                          ;
; Family                             ; Cyclone 10 LP                                  ;
; Device                             ; 10CL025YE144C8G                                ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 494 / 24,624 ( 2 % )                           ;
;     Total combinational functions  ; 339 / 24,624 ( 1 % )                           ;
;     Dedicated logic registers      ; 323 / 24,624 ( 1 % )                           ;
; Total registers                    ; 323                                            ;
; Total pins                         ; 10 / 77 ( 13 % )                               ;
; Total virtual pins                 ; 84                                             ;
; Total memory bits                  ; 33 / 608,256 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                 ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10CL025YE144C8G                       ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+---------------------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------+--------------------------------------------------------+
; Node                                                                                                             ; Action     ; Operation   ; Reason                 ; Node Port ; Node Port Name                                          ; Destination Node                                                                                           ; Destination Port ; Destination Port Name                                  ;
+------------------------------------------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+---------------------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------+--------------------------------------------------------+
;    avs_to_hram_converter_EU:EU|shifter360:RWDS_360|altpll:altpll_component|shifter360_altpll:auto_generated|pll1 ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; EU|RWDS_360|altpll_component|auto_generated|pll1/clk[0] ; avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|pll1 ; CLK              ; EU|RWDS_90|altpll_component|auto_generated|pll1/clk[1] ;
+------------------------------------------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+---------------------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                   ;
+---------------------+------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]    ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+------------------+----------------------------+--------------------------+
; Placement (by node) ;                  ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;                     ;                  ;                            ;                          ;
; Routing (by net)    ;                  ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 494 / 24,624 ( 2 % )    ;
;     -- Combinational with no register       ; 171                     ;
;     -- Register only                        ; 155                     ;
;     -- Combinational with a register        ; 168                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 190                     ;
;     -- 3 input functions                    ; 60                      ;
;     -- <=2 input functions                  ; 89                      ;
;     -- Register only                        ; 155                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 306                     ;
;     -- arithmetic mode                      ; 33                      ;
;                                             ;                         ;
; Total registers*                            ; 323 / 24,934 ( 1 % )    ;
;     -- Dedicated logic registers            ; 323 / 24,624 ( 1 % )    ;
;     -- I/O registers                        ; 0 / 310 ( 0 % )         ;
;                                             ;                         ;
; Total LABs                                  ; Not available           ;
; Virtual pins                                ; 84                      ;
; I/O pins                                    ; 10 / 77 ( 13 % )        ;
;     -- Clock pins                           ; 0 / 8 ( 0 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; M9Ks                                        ; 1 / 66 ( 2 % )          ;
; Total block memory bits                     ; 33 / 608,256 ( < 1 % )  ;
; Total block memory implementation bits      ; 9,216 / 608,256 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )         ;
; PLLs                                        ; 2 / 4 ( 50 % )          ;
; Global signals                              ; 3                       ;
;     -- Global clocks                        ; 3 / 20 ( 15 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Maximum fan-out                             ; 248                     ;
; Highest non-global fan-out                  ; 248                     ;
; Total fan-out                               ; 2205                    ;
; Average fan-out                             ; 2.78                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                    ;
+------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk  ; Unassigned ; --       ; 248                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------+
; Name       ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                               ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------+
; hram_DQ[0] ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; avs_to_hram_converter_CU:CU|WideOr20~2 (inverted) ;
; hram_DQ[1] ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; avs_to_hram_converter_CU:CU|WideOr20~2 (inverted) ;
; hram_DQ[2] ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; avs_to_hram_converter_CU:CU|WideOr20~2 (inverted) ;
; hram_DQ[3] ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; avs_to_hram_converter_CU:CU|WideOr20~2 (inverted) ;
; hram_DQ[4] ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; avs_to_hram_converter_CU:CU|WideOr20~2 (inverted) ;
; hram_DQ[5] ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; avs_to_hram_converter_CU:CU|WideOr20~2 (inverted) ;
; hram_DQ[6] ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; avs_to_hram_converter_CU:CU|WideOr20~2 (inverted) ;
; hram_DQ[7] ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; avs_to_hram_converter_CU:CU|WideOr20~2 (inverted) ;
; hram_RWDS  ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; avs_to_hram_converter_CU:CU|WideOr22 (inverted)   ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; 9        ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; 14       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; 21       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; 92       ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; 94       ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; 96       ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 9 ( 0 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 6 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 10 ( 0 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 12 ( 0 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 9 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 0 / 9 ( 0 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 11 ( 0 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 11 ( 0 % ) ; 2.5V          ; --           ;
; Unknown  ; 12             ; --            ;              ;
+----------+----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 9        ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; 13       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 14       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 20         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 21         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 23         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 25         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 26         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 27         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 28         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 39       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 86         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 53       ; 87         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 54       ; 88         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 55       ; 89         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 56       ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 65       ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 71       ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 74       ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 75       ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 76       ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 85       ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 148        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 149        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 150        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 151        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 162        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 102      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 105      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 209        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 127      ; 210        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 128      ; 211        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 129      ; 212        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 130      ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 139      ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                           ;
+-------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+
; Name                          ; avs_to_hram_converter_EU:EU|shifter90:CK_90|altpll:altpll_component|shifter90_altpll:auto_generated|pll1 ; avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; EU|CK_90|altpll_component|auto_generated|pll1                                                            ; EU|RWDS_90|altpll_component|auto_generated|pll1                                                            ;
; PLL mode                      ; Normal                                                                                                   ; Normal                                                                                                     ;
; Compensate clock              ; clock0                                                                                                   ; clock0                                                                                                     ;
; Compensated input/output pins ; --                                                                                                       ; --                                                                                                         ;
; Switchover type               ; --                                                                                                       ; --                                                                                                         ;
; Input frequency 0             ; 100.0 MHz                                                                                                ; 100.0 MHz                                                                                                  ;
; Input frequency 1             ; --                                                                                                       ; --                                                                                                         ;
; Nominal PFD frequency         ; 100.0 MHz                                                                                                ; 100.0 MHz                                                                                                  ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                                ; 600.0 MHz                                                                                                  ;
; VCO post scale K counter      ; 2                                                                                                        ; 2                                                                                                          ;
; VCO frequency control         ; Auto                                                                                                     ; Auto                                                                                                       ;
; VCO phase shift step          ; 208 ps                                                                                                   ; 208 ps                                                                                                     ;
; VCO multiply                  ; --                                                                                                       ; --                                                                                                         ;
; VCO divide                    ; --                                                                                                       ; --                                                                                                         ;
; Freq min lock                 ; 50.01 MHz                                                                                                ; 50.01 MHz                                                                                                  ;
; Freq max lock                 ; 108.37 MHz                                                                                               ; 108.37 MHz                                                                                                 ;
; M VCO Tap                     ; 0                                                                                                        ; 0                                                                                                          ;
; M Initial                     ; 1                                                                                                        ; 1                                                                                                          ;
; M value                       ; 6                                                                                                        ; 6                                                                                                          ;
; N value                       ; 1                                                                                                        ; 1                                                                                                          ;
; Charge pump current           ; setting 1                                                                                                ; setting 1                                                                                                  ;
; Loop filter resistance        ; setting 27                                                                                               ; setting 27                                                                                                 ;
; Loop filter capacitance       ; setting 0                                                                                                ; setting 0                                                                                                  ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                     ; 1.03 MHz to 1.97 MHz                                                                                       ;
; Bandwidth type                ; Medium                                                                                                   ; Medium                                                                                                     ;
; Real time reconfigurable      ; Off                                                                                                      ; Off                                                                                                        ;
; Scan chain MIF file           ; --                                                                                                       ; --                                                                                                         ;
; Preserve PLL counter order    ; Off                                                                                                      ; Off                                                                                                        ;
; PLL location                  ; Unassigned                                                                                               ; Unassigned                                                                                                 ;
; Inclk0 signal                 ; clk                                                                                                      ; hram_RWDS                                                                                                  ;
; Inclk1 signal                 ; --                                                                                                       ; --                                                                                                         ;
; Inclk0 signal type            ; Dedicated Pin                                                                                            ; Dedicated Pin                                                                                              ;
; Inclk1 signal type            ; --                                                                                                       ; --                                                                                                         ;
+-------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------+
; Name                                                                                                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                           ;
+------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------+
; avs_to_hram_converter_EU:EU|shifter90:CK_90|altpll:altpll_component|shifter90_altpll:auto_generated|wire_pll1_clk[0]   ; clock0       ; 1    ; 1   ; 100.0 MHz        ; 90 (2500 ps)   ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 2       ; 4       ; EU|CK_90|altpll_component|auto_generated|pll1|clk[0]   ;
; avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 100.0 MHz        ; 90 (2500 ps)   ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 2       ; 4       ; EU|RWDS_90|altpll_component|auto_generated|pll1|clk[0] ;
; avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 100.0 MHz        ; 360 (10000 ps) ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 7       ; 0       ; EU|RWDS_90|altpll_component|auto_generated|pll1|clk[1] ;
+------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; hram_DQ[0] ; Incomplete set of assignments ;
; hram_DQ[1] ; Incomplete set of assignments ;
; hram_DQ[2] ; Incomplete set of assignments ;
; hram_DQ[3] ; Incomplete set of assignments ;
; hram_DQ[4] ; Incomplete set of assignments ;
; hram_DQ[5] ; Incomplete set of assignments ;
; hram_DQ[6] ; Incomplete set of assignments ;
; hram_DQ[7] ; Incomplete set of assignments ;
; hram_RWDS  ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; hram_DQ[0] ; Missing location assignment   ;
; hram_DQ[1] ; Missing location assignment   ;
; hram_DQ[2] ; Missing location assignment   ;
; hram_DQ[3] ; Missing location assignment   ;
; hram_DQ[4] ; Missing location assignment   ;
; hram_DQ[5] ; Missing location assignment   ;
; hram_DQ[6] ; Missing location assignment   ;
; hram_DQ[7] ; Missing location assignment   ;
; hram_RWDS  ; Missing location assignment   ;
; clk        ; Missing location assignment   ;
+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                  ; Entity Name              ; Library Name ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; |avs_to_hram_converter                              ; 0 (0)       ; 323 (0)                   ; 0 (0)         ; 33          ; 0            ; 0       ; 0         ; 10   ; 84           ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter                                                                                                                                                                               ; avs_to_hram_converter    ; work         ;
;    |avs_to_hram_converter_CU:CU|                    ; 0 (0)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_CU:CU                                                                                                                                                   ; avs_to_hram_converter_CU ; work         ;
;    |avs_to_hram_converter_EU:EU|                    ; 0 (0)       ; 283 (0)                   ; 0 (0)         ; 33          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU                                                                                                                                                   ; avs_to_hram_converter_EU ; work         ;
;       |CA_unpacker:CA_unpacked_inst|                ; 0 (0)       ; 24 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|CA_unpacker:CA_unpacked_inst                                                                                                                      ; CA_unpacker              ; work         ;
;          |reg:CA0|                                  ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|CA_unpacker:CA_unpacked_inst|reg:CA0                                                                                                              ; reg                      ; work         ;
;          |reg:CA1|                                  ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|CA_unpacker:CA_unpacked_inst|reg:CA1                                                                                                              ; reg                      ; work         ;
;          |reg:CA2|                                  ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|CA_unpacker:CA_unpacked_inst|reg:CA2                                                                                                              ; reg                      ; work         ;
;       |DDR_to_SDR_converter:readdata_converter|     ; 0 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|DDR_to_SDR_converter:readdata_converter                                                                                                           ; DDR_to_SDR_converter     ; work         ;
;          |reg:msb|                                  ; 0 (0)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|DDR_to_SDR_converter:readdata_converter|reg:msb                                                                                                   ; reg                      ; work         ;
;          |reg_negedge:lsb|                          ; 0 (0)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|DDR_to_SDR_converter:readdata_converter|reg_negedge:lsb                                                                                           ; reg_negedge              ; work         ;
;       |SDR_to_DDR_converter:writedata_converter|    ; 0 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|SDR_to_DDR_converter:writedata_converter                                                                                                          ; SDR_to_DDR_converter     ; work         ;
;          |mux_2to1:outmux|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|SDR_to_DDR_converter:writedata_converter|mux_2to1:outmux                                                                                          ; mux_2to1                 ; work         ;
;          |reg:input_reg|                            ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|SDR_to_DDR_converter:writedata_converter|reg:input_reg                                                                                            ; reg                      ; work         ;
;       |adder_22bit_1pipe:addressgen|                ; 0 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|adder_22bit_1pipe:addressgen                                                                                                                      ; adder_22bit_1pipe        ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|        ; 0 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|adder_22bit_1pipe:addressgen|lpm_add_sub:LPM_ADD_SUB_component                                                                                    ; lpm_add_sub              ; work         ;
;             |add_sub_89k:auto_generated|            ; 0 (0)       ; 22 (22)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|adder_22bit_1pipe:addressgen|lpm_add_sub:LPM_ADD_SUB_component|add_sub_89k:auto_generated                                                         ; add_sub_89k              ; work         ;
;       |clk_gater:CK_gater|                          ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|clk_gater:CK_gater                                                                                                                                ; clk_gater                ; work         ;
;          |d_flipflop:antiglitch|                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|clk_gater:CK_gater|d_flipflop:antiglitch                                                                                                          ; d_flipflop               ; work         ;
;       |comparator_Nbit:burst_cmp|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|comparator_Nbit:burst_cmp                                                                                                                         ; comparator_Nbit          ; work         ;
;       |comparator_Nbit:fakeburst_cmp|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|comparator_Nbit:fakeburst_cmp                                                                                                                     ; comparator_Nbit          ; work         ;
;       |d_flipflop:burst_tracker|                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|d_flipflop:burst_tracker                                                                                                                          ; d_flipflop               ; work         ;
;       |d_flipflop:dpd_req_tracker|                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|d_flipflop:dpd_req_tracker                                                                                                                        ; d_flipflop               ; work         ;
;       |d_flipflop:op_tracker|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|d_flipflop:op_tracker                                                                                                                             ; d_flipflop               ; work         ;
;       |d_flipflop:rwds_tracker|                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|d_flipflop:rwds_tracker                                                                                                                           ; d_flipflop               ; work         ;
;       |mux_2to1:readdatamux|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|mux_2to1:readdatamux                                                                                                                              ; mux_2to1                 ; work         ;
;       |mux_4to1:address_mux|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|mux_4to1:address_mux                                                                                                                              ; mux_4to1                 ; work         ;
;       |mux_4to1:dq_mux|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|mux_4to1:dq_mux                                                                                                                                   ; mux_4to1                 ; work         ;
;       |reg:addr_reg|                                ; 0 (0)       ; 22 (22)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|reg:addr_reg                                                                                                                                      ; reg                      ; work         ;
;       |reg:burstcnt_reg|                            ; 0 (0)       ; 11 (11)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|reg:burstcnt_reg                                                                                                                                  ; reg                      ; work         ;
;       |reg:cntpipe1|                                ; 0 (0)       ; 4 (0)                     ; 0 (0)         ; 33          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|reg:cntpipe1                                                                                                                                      ; reg                      ; work         ;
;          |altshift_taps:dout_rtl_0|                 ; 0 (0)       ; 4 (0)                     ; 0 (0)         ; 33          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0                                                                                                             ; altshift_taps            ; work         ;
;             |shift_taps_06m:auto_generated|         ; 0 (0)       ; 4 (2)                     ; 0 (0)         ; 33          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated                                                                               ; shift_taps_06m           ; work         ;
;                |altsyncram_ik31:altsyncram4|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 33          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4                                                   ; altsyncram_ik31          ; work         ;
;                |cntr_vof:cntr1|                     ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1                                                                ; cntr_vof                 ; work         ;
;       |reg:datain_reg|                              ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|reg:datain_reg                                                                                                                                    ; reg                      ; work         ;
;       |shifter90:CK_90|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|shifter90:CK_90                                                                                                                                   ; shifter90                ; work         ;
;          |altpll:altpll_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|shifter90:CK_90|altpll:altpll_component                                                                                                           ; altpll                   ; work         ;
;             |shifter90_altpll:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|shifter90:CK_90|altpll:altpll_component|shifter90_altpll:auto_generated                                                                           ; shifter90_altpll         ; work         ;
;       |shifter90:RWDS_90|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|shifter90:RWDS_90                                                                                                                                 ; shifter90                ; work         ;
;          |altpll:altpll_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component                                                                                                         ; altpll                   ; work         ;
;             |shifter90_altpll:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated                                                                         ; shifter90_altpll         ; work         ;
;       |sr_flipflop:dpd_tracker|                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|sr_flipflop:dpd_tracker                                                                                                                           ; sr_flipflop              ; work         ;
;       |sr_flipflop:init_tracker|                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|sr_flipflop:init_tracker                                                                                                                          ; sr_flipflop              ; work         ;
;       |synchronizer:synchronizer_inst|              ; 0 (0)       ; 131 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst                                                                                                                    ; synchronizer             ; work         ;
;          |synchronizer_CU:CU|                       ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU                                                                                                 ; synchronizer_CU          ; work         ;
;          |synchronizer_EU:EU|                       ; 0 (0)       ; 125 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU                                                                                                 ; synchronizer_EU          ; work         ;
;             |comparator_Nbit:burstlen_cmp|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|comparator_Nbit:burstlen_cmp                                                                    ; comparator_Nbit          ; work         ;
;             |counter_11bit_updown:burstlen_counter| ; 0 (0)       ; 11 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter                                                           ; counter_11bit_updown     ; work         ;
;                |lpm_counter:LPM_COUNTER_component|  ; 0 (0)       ; 11 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component                         ; lpm_counter              ; work         ;
;                   |cntr_7lh:auto_generated|         ; 0 (0)       ; 11 (11)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated ; cntr_7lh                 ; work         ;
;             |counter_Nbit:code_counter|             ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter                                                                       ; counter_Nbit             ; work         ;
;                |t_flipflop:\g1:1:chain_tff|         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff                                            ; t_flipflop               ; work         ;
;                |t_flipflop:entry_tff|               ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff                                                  ; t_flipflop               ; work         ;
;             |counter_Nbit:data_counter|             ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter                                                                       ; counter_Nbit             ; work         ;
;                |t_flipflop:\g1:1:chain_tff|         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:\g1:1:chain_tff                                            ; t_flipflop               ; work         ;
;                |t_flipflop:entry_tff|               ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff                                                  ; t_flipflop               ; work         ;
;             |d_flipflop:busy_pipe|                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|d_flipflop:busy_pipe                                                                            ; d_flipflop               ; work         ;
;             |d_flipflop:valid_pipe|                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|d_flipflop:valid_pipe                                                                           ; d_flipflop               ; work         ;
;             |decoder_2bit:dec|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|decoder_2bit:dec                                                                                ; decoder_2bit             ; work         ;
;             |mux_4to1:datamux|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|mux_4to1:datamux                                                                                ; mux_4to1                 ; work         ;
;             |reg:burstlen|                          ; 0 (0)       ; 11 (11)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen                                                                                    ; reg                      ; work         ;
;             |reg:din11|                             ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11                                                                                       ; reg                      ; work         ;
;             |reg:outpipe|                           ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outpipe                                                                                     ; reg                      ; work         ;
;             |reg:outreg|                            ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg                                                                                      ; reg                      ; work         ;
;             |reg:readdata00|                        ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:readdata00                                                                                  ; reg                      ; work         ;
;             |reg:readdata01|                        ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:readdata01                                                                                  ; reg                      ; work         ;
;             |reg:readdata10|                        ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:readdata10                                                                                  ; reg                      ; work         ;
;             |sr_flipflop:synchronizer|              ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer                                                                        ; sr_flipflop              ; work         ;
;       |timer_14bit:deadline_timer|                  ; 0 (0)       ; 14 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer                                                                                                                        ; timer_14bit              ; work         ;
;          |counter_Nbit:cnt|                         ; 0 (0)       ; 14 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt                                                                                                       ; counter_Nbit             ; work         ;
;             |t_flipflop:\g1:10:chain_tff|           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff                                                                           ; t_flipflop               ; work         ;
;             |t_flipflop:\g1:11:chain_tff|           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff                                                                           ; t_flipflop               ; work         ;
;             |t_flipflop:\g1:12:chain_tff|           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff                                                                           ; t_flipflop               ; work         ;
;             |t_flipflop:\g1:13:chain_tff|           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff                                                                           ; t_flipflop               ; work         ;
;             |t_flipflop:\g1:1:chain_tff|            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff                                                                            ; t_flipflop               ; work         ;
;             |t_flipflop:\g1:2:chain_tff|            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff                                                                            ; t_flipflop               ; work         ;
;             |t_flipflop:\g1:3:chain_tff|            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:3:chain_tff                                                                            ; t_flipflop               ; work         ;
;             |t_flipflop:\g1:4:chain_tff|            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:4:chain_tff                                                                            ; t_flipflop               ; work         ;
;             |t_flipflop:\g1:5:chain_tff|            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff                                                                            ; t_flipflop               ; work         ;
;             |t_flipflop:\g1:6:chain_tff|            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:6:chain_tff                                                                            ; t_flipflop               ; work         ;
;             |t_flipflop:\g1:7:chain_tff|            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:7:chain_tff                                                                            ; t_flipflop               ; work         ;
;             |t_flipflop:\g1:8:chain_tff|            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:8:chain_tff                                                                            ; t_flipflop               ; work         ;
;             |t_flipflop:\g1:9:chain_tff|            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:9:chain_tff                                                                            ; t_flipflop               ; work         ;
;             |t_flipflop:entry_tff|                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |avs_to_hram_converter|avs_to_hram_converter_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:entry_tff                                                                                  ; t_flipflop               ; work         ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; hram_DQ[0] ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; hram_DQ[1] ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; hram_DQ[2] ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; hram_DQ[3] ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; hram_DQ[4] ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; hram_DQ[5] ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; hram_DQ[6] ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; hram_DQ[7] ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; hram_RWDS  ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; hram_DQ[0]          ;                   ;         ;
; hram_DQ[1]          ;                   ;         ;
; hram_DQ[2]          ;                   ;         ;
; hram_DQ[3]          ;                   ;         ;
; hram_DQ[4]          ;                   ;         ;
; hram_DQ[5]          ;                   ;         ;
; hram_DQ[6]          ;                   ;         ;
; hram_DQ[7]          ;                   ;         ;
; hram_RWDS           ;                   ;         ;
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                              ; Location   ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; avs_to_hram_converter_CU:CU|WideOr11                                                                                                                                              ; Unassigned ; 17      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_CU:CU|WideOr12~0                                                                                                                                            ; Unassigned ; 18      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_CU:CU|WideOr14                                                                                                                                              ; Unassigned ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_CU:CU|WideOr17                                                                                                                                              ; Unassigned ; 23      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_CU:CU|WideOr20~2                                                                                                                                            ; Unassigned ; 8       ; Output enable ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_CU:CU|cmd_load~0                                                                                                                                            ; Unassigned ; 41      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_CU:CU|present_state.stop_burst                                                                                                                              ; Unassigned ; 27      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_EU:EU|shifter90:CK_90|altpll:altpll_component|shifter90_altpll:auto_generated|wire_pll1_clk[0]                                                              ; Unassigned ; 2       ; Clock         ; yes    ; Global Clock         ; Not Available    ; --                        ;
; avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|wire_pll1_clk[0]                                                            ; Unassigned ; 16      ; Clock         ; yes    ; Global Clock         ; Not Available    ; --                        ;
; avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|wire_pll1_clk[1]                                                            ; Unassigned ; 78      ; Clock         ; yes    ; Global Clock         ; Not Available    ; --                        ;
; avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|busy                                                                                                ; Unassigned ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                                                                  ; Unassigned ; 13      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                                                         ; Unassigned ; 24      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|_~1 ; Unassigned ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|decoder_2bit:dec|Mux2~0                                                                             ; Unassigned ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|decoder_2bit:dec|Mux2~1                                                                             ; Unassigned ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|decoder_2bit:dec|Mux2~2                                                                             ; Unassigned ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|din00_enable                                                                                        ; Unassigned ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; avs_to_hram_converter_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|effective_burstlen_cnt_clear~0                                                                      ; Unassigned ; 12      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                               ; Unassigned ; 248     ; Clock         ; no     ; --                   ; --               ; --                        ;
; hram_RWDS                                                                                                                                                                         ; Unassigned ; 2       ; Clock         ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                                                                                                                           ; Unassigned ; 51      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                   ; Location   ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; avs_to_hram_converter_EU:EU|shifter90:CK_90|altpll:altpll_component|shifter90_altpll:auto_generated|wire_pll1_clk[0]   ; Unassigned ; 2       ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|wire_pll1_clk[0] ; Unassigned ; 16      ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|wire_pll1_clk[1] ; Unassigned ; 78      ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
+------------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; avs_to_hram_converter_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 11           ; 3            ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 33   ; 3                           ; 11                          ; 3                           ; 11                          ; 33                  ; 1    ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 3     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 7     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Unchecked    ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Unchecked    ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Unchecked    ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Unchecked    ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Unchecked    ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Unchecked    ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Unchecked    ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020 ; IO_000019    ; IO_000018    ; IO_000015 ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 1         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 9            ; 1            ; 0            ; 0            ; 10        ; 0            ; 0            ; 1         ; 0            ; 0            ; 0            ; 0            ; 1         ; 1         ; 1         ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 9         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 9            ; 0            ; 9         ; 0            ; 0            ; 9            ; 0            ; 9         ; 9         ; 9         ; 0            ; 0            ;
; Total Inapplicable ; 10           ; 10           ; 10           ; 10           ; 10           ; 0         ; 10           ; 10           ; 10           ; 10           ; 10           ; 10           ; 10           ; 1            ; 9            ; 10           ; 10           ; 0         ; 1            ; 10           ; 0         ; 10           ; 10           ; 1            ; 10           ; 0         ; 0         ; 0         ; 10           ; 10           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; hram_DQ[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Unchecked    ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ;
; hram_DQ[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Unchecked    ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ;
; hram_DQ[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Unchecked    ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ;
; hram_DQ[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Unchecked    ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ;
; hram_DQ[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Unchecked    ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ;
; hram_DQ[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Unchecked    ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ;
; hram_DQ[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Unchecked    ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ;
; hram_DQ[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Unchecked    ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ;
; hram_RWDS          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Unchecked    ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; Unreserved               ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; Unreserved               ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10CL025YE144C8G for design "avs_to_hram_converter"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "avs_to_hram_converter_EU:EU|shifter90:CK_90|altpll:altpll_component|shifter90_altpll:auto_generated|pll1" as Cyclone 10 LP PLL type File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/db/shifter90_altpll.v Line: 47
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 90 degrees (2500 ps) for avs_to_hram_converter_EU:EU|shifter90:CK_90|altpll:altpll_component|shifter90_altpll:auto_generated|wire_pll1_clk[0] port File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/db/shifter90_altpll.v Line: 47
Info (15535): Implemented PLL "avs_to_hram_converter_EU:EU|shifter360:RWDS_360|altpll:altpll_component|shifter360_altpll:auto_generated|pll1" as Cyclone 10 LP PLL type File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/db/shifter360_altpll.v Line: 47
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 360 degrees (10000 ps) for avs_to_hram_converter_EU:EU|shifter360:RWDS_360|altpll:altpll_component|shifter360_altpll:auto_generated|wire_pll1_clk[0] port File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/db/shifter360_altpll.v Line: 47
Info (15535): Implemented PLL "avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|pll1" as Cyclone 10 LP PLL type File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/db/shifter90_altpll.v Line: 47
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 90 degrees (2500 ps) for avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|wire_pll1_clk[0] port File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/db/shifter90_altpll.v Line: 47
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10CL006YE144C8G is compatible
    Info (176445): Device 10CL010YE144C8G is compatible
    Info (176445): Device 10CL016YE144C8G is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 10 pins of 10 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (176132): Successfully merged PLL avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|pll1 and PLL avs_to_hram_converter_EU:EU|shifter360:RWDS_360|altpll:altpll_component|shifter360_altpll:auto_generated|pll1 File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/db/shifter90_altpll.v Line: 81
Error (176558): Can't place  PLL "avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|pll1" in PLL location PLL_1 due to device constraints File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 246
    Error (176559): Can't place  PLL "avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|pll1" in PLL location PLL_1 because I/O cell "hram_RWDS" cannot be placed in I/O pin Pin_88 (port type INCLK of the PLL) File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 246
        Error (169009): Cannot place output or bidirectional pin hram_RWDS in input pin location 88 File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 34
    Error (176559): Can't place  PLL "avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|pll1" in PLL location PLL_1 because I/O cell "hram_RWDS" cannot be placed in I/O pin Pin_89 (port type INCLK of the PLL) File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 246
        Error (169009): Cannot place output or bidirectional pin hram_RWDS in input pin location 89 File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 34
    Error (176559): Can't place  PLL "avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|pll1" in PLL location PLL_1 because I/O cell "hram_RWDS" cannot be placed in I/O pin Pin_90 (port type INCLK of the PLL) File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 246
        Error (169009): Cannot place output or bidirectional pin hram_RWDS in input pin location 90 File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 34
    Error (176559): Can't place  PLL "avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|pll1" in PLL location PLL_1 because I/O cell "hram_RWDS" cannot be placed in I/O pin Pin_91 (port type INCLK of the PLL) File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 246
        Error (169009): Cannot place output or bidirectional pin hram_RWDS in input pin location 91 File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 34
    Error (176559): Can't place  PLL "avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|pll1" in PLL location PLL_1 because I/O cell "hram_RWDS" cannot be placed in I/O pin Pin_127 (port type INCLK of the PLL) File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 246
        Error (169009): Cannot place output or bidirectional pin hram_RWDS in input pin location 127 File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 34
    Error (176559): Can't place  PLL "avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|pll1" in PLL location PLL_1 because I/O cell "hram_RWDS" cannot be placed in I/O pin Pin_128 (port type INCLK of the PLL) File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 246
        Error (169009): Cannot place output or bidirectional pin hram_RWDS in input pin location 128 File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 34
    Error (176559): Can't place  PLL "avs_to_hram_converter_EU:EU|shifter90:RWDS_90|altpll:altpll_component|shifter90_altpll:auto_generated|pll1" in PLL location PLL_1 because I/O cell "hram_RWDS" cannot be placed in I/O pin Pin_129 (port type INCLK of the PLL) File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 246
        Error (169009): Cannot place output or bidirectional pin hram_RWDS in input pin location 129 File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_to_hram_converter/hdl/avs_to_hram_converter.vhd Line: 34
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Error (171000): Can't fit design in device
Error: Quartus Prime Fitter was unsuccessful. 16 errors, 4 warnings
    Error: Peak virtual memory: 394 megabytes
    Error: Processing ended: Tue Nov 28 16:30:10 2023
    Error: Elapsed time: 00:00:02
    Error: Total CPU time (on all processors): 00:00:02


