---
title: FPGA知识总结
author: yasheng
img: /medias/featureimages/fpga.jpg
toc: true
mathjax: true
summary: 本文整理FPGA知识总结
categories: ☸ FPGA
tags:
  - FPGA
  - 总结
password: 1df1854015e31ca286d015345eaff29a6c6073f70984a3a746823d4cac16b075
abbrlink: 40300579
date: 2020-04-30 11:27:09
---

## FPGA知识总结

---


注 : 本文内容来自网络收集总结

## 名词解释

**CMOS** （Complementary Metal Oxide Semiconductor ）， 互补金属氧化物半导体，电压控制的一种放大器件。是组成 CMOS 数字集成电路的基本单元。
**MCU**(Micro Controller Unit) 中文名称为 微控制单元，又称单片微型计算机(Single Chip Microcomputer) 或者单片机，是指随着大规模集成电路的出现及其发展，将计算机的 CPU 、RAM 、ROM 、定时数计 器和多种 I/O 接口集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。
**RISC** （reduced instruction set computer ，精简指令集计算机）是一种执行较少类型计算机指令的微处理器，起源于 80 年代的 MIPS 主机（即 RISC 机）， RISC 机中采用的微处理器统称 RISC 处理器。 这样一来， 它能够以更快的速度执行操作 （每秒执行更多百万条指令，即 MIPS ）。因为计算机执行每个指令类型都需要额外的晶体管和电路元件，计算机指令集越大就会使微处理器更复杂，执行操作也会更慢。CISC 是复杂指令系统计算机（ Complex Instruction Set Computer ）的简称，微处理器是台式计算机系统的基本处理部件， 每个微处理器的核心是运行指令的电路。 指令由完成任务的多个步骤所组成，把数值传送进寄存器或进行相加运算。
**DSP** （digital signal processor ）是一种独特的 微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为 0 或 1 的数字信号。再对数字信号进行修改、删除、 强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。 它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序， 远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。 它的强大数据处理能力和高运行速度， 是最值得称道的两大特色。**FPGA** （Field －Programmable Gate Array ），即现场可编程门阵列，它是在 PAL 、GAL 、CPLD 等可编程器件的基础上进一步发展的产物。它是作为 专用集成电路（ ASIC ）领域中的一种半定制电路而出现的， 既解决了定制电路的不足， 又克服了原有可编程器件门电路数有限的缺点。
**ASIC**: 专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它 ASIC(Application Specific IC) 相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。**PCI**(Peripheral Component Interconnect)  ，中文意思是“外围器件互联”，一种局部并行总线标准 ，外围组件互连， 一种由英特尔（ Intel）公司 1991年推出的用于定义局部 总线的标准。
PCI 总线特点

(1)传输速率高 最大数据传输率为 132MB/s ，当数据宽度升级到 64 位，数据传输率可达 264MB/s 。这是
其他总线难以比拟的。 它大大缓解了数据 I/O 瓶颈， 使高性能 CPU 的功能得以充分发挥， 适应高速设备数
据传输的需要 .
(2) 多总线共存采用 PCI 总线可在一个系统中让 多种总线共存，容纳不同速度的设备一起工作 。通过
HOST-PCI 桥接组件芯片，使 CPU 总线和 PCI 总线桥接；通过 PCI-ISA/EISA 桥接组件芯片，将 PCI 总线
与 ISA/EISA 总线桥接，构成一个分层次的多总线系统。高速设备从 ISA/EISA 总线卸下来，移到 PCI 总线
上，低速设备仍可挂在 ISA/EISA 总线上，继承原有资源，扩大了系统的兼容性 .
(3)独立于 CPU PCI 总线不依附于某一具体处理器，即 PCI 总线支持多种处理器及将来发展的新处理器，
在更改处理器品种时，更换相应的桥接组件即可 .
(4)自动识别与配置外设 ,用户使用方便 .
(5)并行操作能力 。

**ECC** 是―Error Correcting Code ‖ 的简写，中文名称是 ―错误检查和纠正 ‖。ECC 是一种能够实现―错误检查和纠正 ‖的技术， ECC 内存就是应用了这种技术的内存， 一般多应用在 服务器及图形工作站上，这将使整个电脑系统在工作时更趋于安全稳定。DDR=Double Data Rate 双倍速率同步动态随机存储器。严格的说 DDR 应该叫 DDR
**SDRAM** ，人们习惯称为 DDR ，其中， SDRAM 是 Synchronous Dynamic Random Access Memory 的缩写，即同步动态 随机存取存储器。
**IRQ** 全称为 Interrupt Request ，即是 ―中断请求 ‖的意思（以下使用 IRQ 称呼）。 IRQ 的作用就是在我们所用的电脑中，执行硬件中断请求的动作，用来停止其相关硬件的工作状态
**USB** , 是英文 Universal Serial BUS （通用串行总线）的缩写，而其中文简称为 ―通串线，是一个外部总线标准，用于规范电脑与外部设备的连接和通讯。
**BIOS** 是英文 "Basic Input Output System" 的缩略语，直译过来后中文名称就是 "基本输入输出系统 "。其实，它是一组固化到计算机内主板上一个 ROM 芯片上的程序，它保存着计算机最重要的基本输入输出的程序、系统设置信息、开机后自检程序和系统自启动程序。 其主要功能是为计算机提供最底层的、最直接的硬件设置和控制。

**时钟抖动（jitter:）**：由于晶振本身稳定性，电源以及温度变化等原因造成了时钟频率的变化，就是jitter,指的是时钟周期的变化。指两个时钟周期之间存在的差值，这个误差是在时钟发生器内部产生的，和晶振或者PLL内部电路有关，布线对其没有影响。由于跟晶振本身的工艺有关，所以在设计中无法避免它能带来的影响，通产只能在设计中留有一定的margin。

**时钟歪斜（skew）**：是指同样的时钟产生的多个子时钟信号之间的延时差异。skew通常是时钟相位上的不确定。由于时钟源到达不同寄存器所经历路径的驱动和负载的不同，时钟边沿的位置有所差异，因此就带来了skew。完成布局布线后，物理路径延时是固定的，所以在设计中考虑到时钟偏移，就可以避免偏移带来的影响。

抖动有两种主要类型：确定性抖动和随机性抖动。

确定性抖动：指由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。

随机抖动：指由较难预测的因素导致的时序变化。例如，能够影响半导体晶体材料迁移率的温度因素，就可能造成载子流的随机变化。另外，半导体加工工艺的变化，例如掺杂密度不均，也可能造成抖动。

**数字集成电路** 是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。
**模拟信号** 是指幅度随时间连续变化的信号。例如，人对着话筒讲话，话筒输出的音频电信号就是模拟信号，收音机、收录机、音响设备及电视机中接收、放大的音频信号、电视信号，也是模拟信号。
**数字信号** 是指在时间上和幅度上离散取值的信号，例如，电报电码信号，按一下电键，产生一个电信号，而产生的电信号是不连续的。这种不连续的电信号，一般叫做电脉冲或脉冲信号，计算机中运行的信号是脉冲信号，但这些脉冲信号均代表着确切的数字，因而又叫做数字信号。在电子技术中，通常又把模拟信号以外的非连续变化的信号，统称为数字信号。
**单极型晶体管** 也称场效应管，简称 FET(Field Effect Transistor) 。它是一种电压控制型器件，由输入电压产生的电场效应来控制输出电流的大小。它工作时只有一种载流子（多数载流子）参与导电，故称为单极型晶体管 ,分 MOSFET 和 JFET两种。
**双极型晶体管** 也称晶体三极管，分 NPN 型管和 PNP 型管，它是一种电流控制型器件，由输入电流控制输出电流。它工作时有电子和空穴两种载流子参与导电过程，故称为双极型三极管。同场效应晶体管相比，双极型晶体管开关速度慢，输入阻抗小，功耗大。双极型晶体管体积小、重量轻、耗电少、寿命长、可靠性高 .
**CMOS** 即互补金属氧化物半导体 nhyikuuu ，由 PMOS 管和 NMOS 管共同构成，它的特点是低功耗。由于 CMOS 中一对 MOS 组成的门电路在瞬间要么 PMOS 导通、要么 NMOS 导通、要么都截止， 比线性的三极管 (BJT)效率要高得多，因此功耗很低。

优点 :1.允许的电源电压范围宽 ,方便电源电路的设计 2.逻辑摆幅大 ,使电路抗干扰能力强 3.静态功耗低。 4.隔离栅结构使 CMOS 器件的输入电阻极大 ,从而使 CMOS 器件驱动同类逻辑门的能力比其他系列强得多。

**查找表 (LUT)** ，本质上就是一个 RAM 。目前 FPGA 中多使用 4 输入 LUT，所以每一个 LUT 可以看成一个有 4 位地址线的 16×1 的 RAM 。当用户通过原理图或 HDL 语言描述了一个逻辑电路以后， FPGA 开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入 RAM ，输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。

**IRQ** ：中断请求
**BIOS** ：BIOS 是英文 "Basic Input Output System" 的缩略语，直译过来后中 文名称就是 "基本输入输出系统 "。其实，它是一组固化到计算机内主板上一个 ROM 芯片上的程序，它保存着计算机最重要的基本输入输出的程序、 系统设置 信息、 开机后自检程序和系统自启动程序。其主要功能是为计算机提供最底层的、 最直接的硬件设置和控制。 (3) USB ：USB，是英文 Universal Serial BUS （通用串行总线）的缩写，而其 中文简称为“通串线，是一个外部总线标准，用于规范电脑与外部设备的连接和 通讯。
**VHD L**： VHDL  的 英 文 全 写 是 ： VHSIC （ Very  High  Speed  Integrated  Circuit ） Hardware Description Language. 翻译成中文就是超高速集成电路硬件描述语言。 主要用于描述数字系统的结构、行为、功能和接口。
**SDR** ：软件无线电，一种无线电广播通信技术，它基于软件定义的无线 通信协议而非通过硬连线实现。换言之，频带、空中接口协议和功能可通过软件 下载和更新来升级，而不用完全更换硬件。 SDR 针对构建多模式、多频和多功 能无线通信设备的问题提供有效而安全的解决方案。

**RAM** (Random Access Memory)  随机存储器。 存储单元的内容可按需随意取出或存入， 且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。 按照存储信息的不同，随机存储器又分为静态随机存储器（ Static RAM,SRAM) 和动态随机存储器（Dynamic RAM,DRAM) 。
**ROM** (Read-Only Memory) 只读存储器， 是一种只能读出事先所存数据的固态半导体存储器。 其特性是一
旦储存资料就无法再将之改变或删除。通常用在不需经常变更资料的电子或电脑系统中，资料并且不会因
为电源关闭而消失。
**SRAM** （Static RAM ）静态随机存储器 ,不需要刷新电路即能保存它内部存储的数据。
**DRAM** （Dynamic RAM ）动态随机存储器 ,每隔一段时间，要刷新充电一次，否则内部的数据即会消失。因此 SRAM 具有较高的性能，但是 SRAM 也有它的缺点，即它的集成度较低，相同容量的 DRAM 内存可以设计为较小的体积，但是 SRAM 却需要很大的体积，且功耗较大。所以在主板上 SRAM 存储器要占用一部分面积。
SRAM 的速率高、性能好，它主要有如下应用：
1）CPU 与主存之间的高速缓存。
2）CPU 内部的 L1／L2 或外部的 L2 高速缓存。
SSRAM （Synchronous SRAM ）即同步静态随机存取存储器。同步是指 Memory 工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；随机是指数据不是线性依次存储，而是由指定地址进行数据读写。
对于 SSRAM 的所有访问都在时钟的上升 /下降沿启动。 地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步 SRAM 不同，异步 SRAM 的访问独立于时钟，数据输入和输出都由地址的变化控制。

**SDRAM** （Synchronous DRAM ）即同步动态随机存取存储器。同步是指 Memory 工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。
**DDR** =Double Data Rate 双倍速率同步动态随机存储器。严格的说 DDR 应该叫 DDR SDRAM, SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而 DDR 内存则是一个时钟周期内传输两次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双倍速率同步动态随机存储器 DDR 内存是在 SDRAM 内存基础上发展而来的， 仍然沿用 SDRAM 生产体系， 因此对于内存厂商而言，只需对制造普通 SDRAM 的设备稍加改进， 即可实现 DDR 内存的生产，可有效的降低成本。 

**DDR2** 是 DDRSDRAM  内存的第二代产品 ,虽然同是采用了在时钟的上升 / 下降延同时进行数据传输的基本方式，但DDR2 内存却拥有两倍于上一代 DDR 内存预读取能力（即： 4bit 数据预读取）。换句话说， DDR2 内存每个时钟能够以 4 倍外部总线的速度读 / 写数据，并且能够以内部控制总线 4 倍的速度运行。 

**DDR3** 的预取为 8bit, 电压从 DDR2 的 1.8V 降低到 1.5V.DDR3L 是 DDR3 的低电压版， 其工作电压为 1.35V, 1.6Gbps 。
**FLASH** 即闪存。它是一种长寿命的非易失性（在断电情况下仍能保持所存储的数据信息）的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位（注意： NOR Flash  为字节存储。），区块大小一般为 256KB 到 20MB 。
**EEPROM** 即电子可擦除只读存储器。 EEPROM 与闪存不同的是，它能在字节水平上进行删除和重写而不是整个芯片擦写，这样闪存就比 EEPROM 的更新速度快。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的 BIOS（基本输入输出程序）、 PDA（个人数字助理）、数码相机中保存资料等有限状态机 (FSM) ：时序电路设计中经常采用的一种方法，尤其适用于设计数字系统的控制模块，在一些需要控制高速器件的场合，用状态机设计具有速度快、结构简单、可靠性高等优点。
**摩尔型状态机**（ Moore ）的输出只是当前状态的函数（只与当前状态有关）

**米利型状态机**（ Mealy ）的输出则是当前状态和当前输入的函数，其输出在输入变化后立即变化。摩尔型需等待时钟信号到来、状态变化才导致输出变化，因此比米里型状态机要多等待一个时钟周期。
**BCD 码**： Binary-coded-Decimal . 二进制编码的十进制码，用 4 位二进制表示 1 位十进制中的 0~9.



**短沟道效应**：短沟道效应：缓变沟道的近似不再成立，这个二维[电势](https://baike.baidu.com/item/电势/2869498)分布会导致[阈值电压](https://baike.baidu.com/item/阈值电压/5802338)随L的缩短而下降，亚[阈值](https://baike.baidu.com/item/阈值/7442398)特征的降级以及由于隧穿穿透效应而使电流饱和失效，在沟道出现二维电势分布以及高电场，这些不同于长沟道MOS场效应晶体管特性的现象，统称为短沟道效应。

**闩锁效应**：闩锁效应是CMOS工艺所特有的寄生效应，严重会导致电路的失效，甚至烧毁芯片。闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的，当其中一个三极管正偏时，就会构成正反馈形成闩锁。避免闩锁的方法就是要减小衬底和N阱的寄生电阻，使寄生的三极管不会处于正偏状态。

**体效应**：对于NMOS器件，当其源端电位高于NMOS管的体（P衬底或地）电位时，[阈值电压](https://www.baidu.com/s?wd=阈值电压&tn=SE_PcZhidaonwhc_ngpagmjz&rsv_dl=gh_pc_zhidao)会增加。这一变化称为体效应。



查查PPT查看名词解释解决



## 简答题

### 1、什么是同步逻辑和异步逻辑

同步逻辑中时钟之间有固定的因果关系。异步逻辑中各个时钟之间没有固定的因果关系。
**同步时序逻辑电路**： 各触发器的时钟端全部连接在一起， 并接在系统时钟端， 只有当时钟脉冲到来时， 电路的状态才能改变。 改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入 x 有无变化，状态表中的每个状态都是稳定的。
**异步时序逻辑电路**：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件， 电路中没有统一的时钟， 电路状态的改变由外部输入的变化直接引起。

同步逻辑是时钟之间有固定的因果关系。 异步逻辑是各时钟之间没有固定的因果关系。电路设计可分类为同步电路和异步电路设计。 同步电路利用时钟脉冲使其子系统同步运作， 而异步电路不使用时钟脉冲做同步， 其子系统是使用特殊的“开始”和“完成”信号使之同步。 由于异步电路具有下列优点 -- 无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性 -- 因此近年来对异步电路研究增加快速，论文发表数以倍增，而 Intel  Pentium 4 处理器设计，也开始采用异步电路设计。
异步电路主要是组合逻辑电路，用于产生地址译码器、 FIFO 或 RAM的读写控制信号脉冲， 其逻辑输出与任何时钟信号都没有关系， 译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路 ( 寄存器和各种触发器 ) 和组合逻辑电路
构成的电路， 其所有操作都是在严格的时钟控制下完成的。 这些时序电路共享同一个时钟 CLK，而所有的状态变化都是在时钟的上升沿 ( 或下降沿 ) 完成的。

### 2、同步电路和异步电路的区别

**同步电路**： 存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源， 因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
**异步电路**： 电路没有统一的时钟， 有些触发器的时钟输入端与时钟脉冲源相连， 只有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。

异步电路主要是组合逻辑电路，用于产生地址译码器、 FIFO 或 RAM的读写控制信号脉冲， 但它同时也用在时序电路中， 此时它没有统一的时钟， 状态变化的时刻是不稳定的， 通常输入信号只在电路处于稳定状态时才发生变化。 也就是
说一个时刻允许一个输入发生变化， 以避免输入信号之间造成的竞争冒险。 电路的稳定需要有可靠的建立时间和持时间，待下面介绍。
同步电路是由时序电路 ( 寄存器和各种触发器 ) 和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。 这些时序电路共享同一个时钟 CLK，而所有的状态变化都是在时钟的上升沿 (或下降沿 )完成的。比如 D触发器，当上升延到来时，寄存器把 D端的电平传到 Q输出端。在同步电路设计中一般采用 D触发器，异步电路设计中一般采用 Latch 。

### 3、时序设计的实质

时序设计的实质就是满足每一个触发器的 **建立/保持** 时间的要求。

### 4、建立时间与保持时间

建立时间：触发器在时钟上升沿到来之前，其输入端的数据必须保持不变的 最小时间。
保持时间：触发器在时钟上升沿到来之后，其输入端的数据必须保持不变的 最小时间。

### 5、建立时间和保持时间的作用

因为触发器内部数据的形成是需要一定的时间的， 如果不满足建立和保持时间， 触发器将进入亚稳态，进入亚稳态后触发器的输出将不稳定，在 0 和 1 之间变化，这时需要经过一个恢复时间， 其输出才能稳定， 但稳定后的值并不一定是你的输入值。 这就是为什么 要用两级触发器来同步异步输入信号。 这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中，导致亚稳态的传播。

**换个方式理解**：需要建立时间是因为触发器的 D 端像一个锁存器在接受数据， 为了稳定的设置前级门的状态需要一段稳定时间； 需要保持时间是因为在时钟沿到来之后，触发器要通过反馈来 锁存状态，从后级门传到前级门需要时间。

### 6、什么是亚稳态？为什么两级触发器可以防止亚稳态传播？

这也是一个 异步电路同步化的问题。 亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。使用两级触发器来使异步电路同步化的电路其实叫做 -->位 同步器，他只能用来对一位异步信号进行同步。 

**两级触发器可防止亚稳态传播的原理**： 假设第一级触发器的输入不满足其建立保持时间， 它在第一个脉冲沿到来后输出的数据就为亚稳态， 那么在下一个脉冲沿到来之前， 其输出的亚稳态数据在一段恢复时间后必须稳定下来， 而且稳定
的数据必须满足第二级触发器的建立时间， 如果都满足了， 在下一个脉冲沿到来时， 第二级触发器将不会出现亚稳态，因为其输入端的数据满足其建立保持时间。 

**同步器有效的条件**：第一级触发器进入亚稳态后的恢复时间 + 第二级触发器的建立时间 <= 时钟周期 。更确切地说， 输入脉冲宽度必须大于同步时钟周期与第一级触发器所需的保持时间之和。 最保险的脉冲宽度是两倍同步时钟周期。 所以，这样的同步电路对于从较慢的时钟域来的异步信号进入较快的时钟域比较有效，<font color=red>对于进入一个较慢的时钟域，则没有作用 </font>

### 7、系统最高速度计算（最快时钟频率）和流水线设计思想：

同步电路的速度是指同步系统时钟的速度， 同步时钟愈快， 电路处理数据的时间间隔越短，电路在单位时间内处理的数据量就愈大。假设 Tco 是触发器的输入数据被时钟打入到触发器到数据到达触发器输出端的延时时间(Tco=Tsetup+Thold) ；Tdelay 是组合逻辑的延时； Tsetup 是 Ｄ触发器的建立时间。假设数据已被时钟打入 D 触发器，那么数据到达第一个触发器的Ｑ输出端需要的延时时间是 Tco ，经过组合逻辑的延时时间为 Tdelay ，然后到
达第二个触发器的 Ｄ端，要希望时钟能在第二个触发器再次被稳定地打入触发器， 则时钟的延迟必须大于 Tco＋ Tdelay ＋Tsetup ，也就是说<font color=red>最小的时钟周期 Tmin =Tco ＋ Tdelay ＋Tsetup </font>，即最快的时钟频率 Fmax =1/Tmin 。FPGA 开发软件也是通过这种方法来计算系统最高运行速度 Fmax 。因为 Tco 和 Tsetup 是由具体的器件工艺决定的，故<font color=red>设计电路时只能改变组合逻辑的延迟时间 Tdelay</font> ，所以说缩短触发器间组合逻辑的延时时间是提高同步电路速度的关键所在。

 由于一般同步电路都大于一级锁存， 而要使电路稳定工作， 时钟周期必须满足最大延时要求。 故只有缩短最长延时路径， 才能提高电路的工作频率。 可以将较大的组合逻辑分解为较小的 N 块，通过适当的方法平均分配组合逻辑，然后在中间插入触发器，并和原触发器使用相同的时钟 ，就可以避免在两个触发器之间出现过大的延时， 消除速度瓶颈，这样可以提高电路的工作频率。这就是所谓 "流水线 "技术的基本设计思想 ，即<font color=red>原设计速度受限部分用一个时钟周期实现，采用流水线技术插入触发器后，可用 N 个时钟周期实现，因此系统的工作速度可以加快， 吞吐量加大</font>。 注意，流水线设计会在原数据通路上加入延时，另外硬件面积也会稍有增加。

### 8、时序约束的概念和基本策略

时序约束主要包括<font color=green>周期约束、偏移约束， 静态时序路径约束</font>三种。 

通过附加时序约束可以综合布线工具调整映射和布局布线， 使设计达到时序要求。附加时序约束的一般策略是先附加全局约束， 然后对快速和慢速例外路径附加专门约束。 附加全局约束时， 首先定义设计的所有时钟， 对各时钟域内的同步元件进行分组， 对分组附加周期约束，然后对 FPGA/CPLD 输入输出 PAD 附加偏移约束、 对全组合逻辑的 PAD TO PAD路径附加约束。 附加专门约束时，首先约束分组之间的路径， 然后约束快、 慢速例外路径和多周期路径，以及其他特殊路径。

### 9、附加约束的作用

1. 提高设计的工作频率（减少了逻辑和布线延时）；

2. 获得正确的时序分析报告；（静态时序分析工具以约束作为判断时序是否满足设计要求的标准， 因此要求设计者正确输入约束，以便静态时序分析工具可以正确的输出时序报告） 

3. 指定 FPGA/CPLD 的电气标准和引脚位置。

### 10、多位的异步信号同步

对一位的异步信号可以使用 --> 一位同步器进行同步 ‖（使用两级触发器） ，

而对于多位的异步信号，可以采用如下方法： 

1. 可以采用保持寄存器加握手信号的方法（多数据，控制，地址）；
2. 特殊的具体应用电路结构 ,根据应用的不同而不同； 
3. 异步 FIFO（最常用的缓存单元是 DPRAM ，双口RAM）

###  11、FPGA和 CPLD的区别

1. CPLD 更适合完成各种算法和组合逻辑， FPGA 更适合于完成时序逻辑。 换句话说，FPGA 更适合于触发器丰富的结构，而 CPLD 更适合于触发器有限而乘积项丰富的结构。 
2. CPLD 的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而 FPGA 的分段式布线结构决定了其延迟的不可预测性。
3. 在编程上 FPGA 比 CPLD 具有更大的灵活性。 CPLD 通过修改具有固定内连电路的逻辑功能来编程，FPGA 主要通过改变内部连线的布线来编程； FPGA 可在逻辑门下编程，而 CPLD 是在逻辑块下编程。
4. FPGA 的集成度比 CPLD 高，具有更复杂的布线结构和逻辑实现。 
5. CPLD 比 FPGA 使用起来更方便。CPLD 的编程采用 E2PROM 或 FASTFLASH 技术， 无需外部存储器芯片，使用简单。 而 FPGA 的编程信息需存放在外部存储器上，使用方法复杂。 
6. CPLD 的速度比 FPGA 快，并且具有较大的时间可预测性。这是由于 FPGA 是门级编程，并且 CLB 之间采用分布式互联，而 CPLD 是逻辑块级编程，并且其逻辑块之间的互联是集总式的。 
7. 在编程方式上， CPLD 主要是基于 E2PROM 或 FLASH 存储器编程， 编程次数可达1 万次，优点是系统断电时编程信息也不丢失。 CPLD 又可分为在编 程器上编程和在系统编程两类。 FPGA大部分是基于 SRAM 编程，编程信息在系统断电时丢失，每次上电时，需从器件外部将编程数据重新写入SRAM 中。其 优点是可以编程任意次， 可在工作中快速编程， 从而实现板级和系统级的动态配置。 
8. CPLD可加密保密性好， FPGA 保密性差。 
9. 一般情况下， CPLD 的功耗要比 FPGA 大，且集成度越高越明显。随著复杂可编程逻辑器件 (CPLD) 密度的提高，数字器件设计人员在进行大型设计时，既灵活又容易，而且产品可以很快进入市常许多设计人员已经感受到 CPLD 容易使用。时序可预测和速度高等优点，然而，在过去由于受到 CPLD 密度的限制，他们只好转向 FPGA 和 ASIC。现在，设计人员可以体会到密度 高达数十万门的 CPLD 所带来的好处。

|          | CPLD                     | FPGA                      |
| -------- | ------------------------ | ------------------------- |
| 内部结构 | Product term(基于乘积项) | Look up Table(基于查找表) |
| 程序存储 | 内部EEPROM/FLASH         | SRAM，外挂EEPROM          |
| 资源类型 | 组合逻辑资源丰富         | 时序逻辑资源丰富          |
| 集成度   | 低                       | 高                        |
| 使用场合 | 完成控制逻辑             | 实现复杂算法              |
| 其他资源 | -                        | PLL、RAM、乘法器          |

### 12、锁存器（ latch ）和触发器（ flip-flop ）

电平敏感的存储器件称为**锁存器**。 可分为高电平锁存器和低电平锁存器， 用于不同时钟之间的信号同步。

有交叉耦合的门构成的双稳态的存储原件称为**触发器**。分为上升沿触发和下降沿触发。可以认为是两个不同电平敏感的锁存器串连而成。前一个锁存器决定了触发器的建立时间，后一个锁存器则决定了保持时间。

###  13、FPGA芯片内两种存储器资源

FPGA 芯片内有两种存储器资源： 一种叫 BLOCK RAM, 另一种是由 LUT 配置成的内部存储器（也就是分布式 RAM ）。 BLOCK RAM 由一定数量固定大小的存储块构成的，使用BLOCK RAM 资源不占用额外的逻辑资源，并且速度快。但是使用的时候消耗的 BLOCK RAM 资源是其块大小的整数倍。

### 14、门控时钟

在许多应用中，整个设计项目都采用外部的全局时钟是不可能或不实际的。 PLD 具有乘积项逻辑阵列时钟（即时钟是由逻辑产生的） ，允许任意函数单独地钟控各个触发器。然而，当你用阵列时钟时，应仔细地分析时钟函数，以避免毛刺。
通常用阵列时钟构成门控时钟。门控时钟常常同微处理器接口有关，用地址线去控制写脉冲。然而，每当用组合函数钟控触发器时，通常都存在着门控时钟。如果符合下述条件，门控时钟可以象全局时钟一样可靠地工作：

### 15、FPGA设计中时钟的使用

FPGA 芯片有固定的时钟路由，这些路由能有减少时钟抖动和偏差。需要对时钟进行相位移动或变频的时候， 一般不允许对时钟进行逻辑操作， 这样不仅会增加时钟的偏差和抖动，还会使时钟带上毛刺。 一般的处理方法是采用 FPGA 芯片自带的时钟管理器如 PLL,DLL或 DCM ，或者把逻辑转换到触发器的 D 输入 （这些也是对时钟逻辑操作的替代方案）。

### 16、FPGA中实现同步时序电路的延时

**异步电路**：一般是通过加 buffer 、两级与非门等来实现延时（不是很清楚），但这是不适合同步电路实现延时的。

**同步电路**：对于比较大的和特殊要求的延时，一般通过高速时钟产生计数器，通过计数器来控制延时；对于比较小的延时，可以通过触发器打一拍，不过这样只能延迟一个时钟周期。

### 17、FPGA综合实现为 RAM/ROM/CAM 的注意事项

三种资源： BLOCK RAM ，触发器（ FF），查找表（ LUT ）；注意事项：

1. 在生成 RAM 等存储单元时，应该首选 BLOCK RAM 资源；其原因有二：第一：使用BLOCK RAM 等资源， 可以节约更多的 FF 和 4-LUT 等底层可编程单元。 使用 BLOCK RAM可以说是 不用白不用，是最大程度发挥器件效能， 节约成本的一种体现； 第二：BLOCK RAM是一种可以配置的硬件结构， 其可靠性和速度与用 LUT 和 REGISTER 构建的存储器更有优势。
2. 弄清 FPGA 的硬件结构，合理使用 BLOCK RAM 资源；
3. 分析 BLOCK RAM 容量，高效使用 BLOCK RAM 资源；
4. 分布式 RAM 资源（ DISTRIBUTE RAM ）

### 18、Xilinx 中与全局时钟资源和 DLL相关的硬件原语

常用的与全局时钟资源相关的 Xilinx 器件原语包括：
IBUFG,IBUFGDS,BUFG,BUFGP,BUFGCE,BUFGMUX,BUFGDLL,DCM 等

###  19、HDL语言的层次概念

HDL 语言是分层次的、类型的，最常用的层次概念有系统与标准级、功能模块级，行为级，寄存器传输级和门级。

**系统级，算法级， RTL 级(行为级 )，门级，开关级**

### 20、查找表的原理与结构

查找表（ look-up-table ）简称为 LUT ，LUT 本质上就是一个 RAM 。目前 FPGA 中多使用 4 输入的 LUT ，所以每一个 LUT 可以看成一个有 4 位地址线的 16x1 的 RAM 。 当用户通过原理图或 HDL 语言描述了一个逻辑电路以后， PLD/FPGA 开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入 RAM, 这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可

###  21、IC 设计前端到后端的流程和 EDA工具

设计前端也称逻辑设计， 后端设计也称物理设计， 两者并没有严格的界限， 一般涉及到与工艺有关的设计就是后端设计。

1. 规格制定：客户向芯片设计公司提出设计要求。
2. 详细设计：芯片设计公司（ Fabless ）根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。目前架构的验证一般基于 systemC 语言，对价后模型的仿真可以使用 systemC 的仿真工具。例如： CoCentric 和 Visual Elite 等。
3.  HDL 编码：设计输入工具： ultra ，visual VHDL 等
4. 仿真验证： modelsim
5. 逻辑综合： synplify
6. 静态时序分析： synopsys 的 Prime Time
7. 形式验证： Synopsys 的 Formality.

### 22、寄生效应在 IC 设计中怎样加以克服和利用

所谓寄生效应就是那些在你的 PCB 并在电路中大施破坏、 令人头痛、 原因不明的小故障。它们就是 渗入高速电路中隐藏的寄生电容和寄生电感。 其中包括由封装引脚和印制线过长形成的寄生电感； 焊盘到地、 焊盘到电源平面和焊盘到印制线之间形成的寄生电容； 通孔之间的相互影响，以及许多其它可能的寄生效应 。

理想状态下，导线是没有电阻，电容和电感的。而在实际中，导线用到了金属铜，它有一定的电阻率， 如果导线足够长，积累的电阻也相当可观。两条平行的导线，如果互相之间有电压差异， 就相当于形成了一个平行板电容器 （你想象一下） 。通电的导线周围会形成磁场 （特别是电流变化时）， 磁场会产生感生电场，会对电子的移动产生影响， 可以说每条实际的导线包括元器件的管脚都会产生感生电动势，这也就是寄生电感。在直流或者低频情况下， 这种寄生效应看不太出来。 而在交流特别是高频交流条件下， 影响就非常巨大了。 根据复阻抗公式， 电容、电感会在交流情况下会对电流的移动产生巨大阻碍，也就可以折算成阻抗。这种寄生效应很难克服，也难摸到。只能通过优化线路，尽量使用管脚短的 SMT 元器件来减少其影响，要完全消除是不可能的。

### 23、什么是 " 线与 " 逻辑 , 要实现它 , 在硬件特性上的具体要求 ?

线与逻辑是两个输出信号相连可以实现与的功能。在硬件上 ,要用 oc 门来实现 ,由于不用 oc 门可能使灌电流过大 ,而烧坏逻辑门 。同时在输出端口应加一个上拉电阻。 oc 门就是集电极开路门。 od 门是漏极开路门。

### 24、什么是竞争与冒险现象 ?怎样判断 ?如何消除 ?

在组合电路中， 某一输入变量经过不同途径传输后， 到达电路中某一汇合点的时间有先有后， 这种现象称竞争； 由于竞争而使电路输出发生瞬时错误的现象叫做冒险。（也就是由于竞争产生的毛刺叫做冒险）。
**判断方法**：

1. 代数法（如果布尔式中有相反的信号则可能产生竞争和冒险现象）；

2. 卡诺图：有两个相切的卡诺圈并且相切处没有被其他卡诺圈包围， 就有可能出现竞争冒险； 

3. 实验法： 示波器观测；

**解决方法**： 1：加滤波电容 ，消除毛刺的影响； 2：加选通信号，避开毛刺； 3：增加冗余项消除逻辑冒险。
门电路两个输入信号同时向相反的逻辑电平跳变称为竞争；由于竞争而在电路的输出端可能产生尖峰脉冲的现象称为竞争冒险。如果逻辑函数在一定条件下可以化简成 Y=A+A’或 Y=AA’则可以判断存在竞争冒险现象 （只是一个变量变化的情况）。消除方法，接入滤波电容，引入选通脉冲，增加冗余逻辑

### 25、你知道那些常用逻辑电平 ?TTL 与 COMS电平可以直接互连吗？

常用逻辑电平： TTL 、CMOS 、LVTTL 、LVCMOS 、ECL（Emitter Coupled Logic ）、PECL（Pseudo/Positive Emitter Coupled Logic ）、LVDS（Low Voltage Differential Signaling ）、GTL（Gunning Transceiver Logic ）、BTL（Backplane Transceiver Logic ）、ETL（ enhanced transceiver logic ）、GTLP （Gunning Transceiver Logic Plus ）；RS232 、RS422 、RS485（12V ， 5V，3.3V ）；
也有一种答案是：常用逻辑电平： 12V ，5V，3.3V 。

TTL 和 CMOS 不可以直接互连， 由于 TTL 是在 0.3-3.6V 之间，而 CMOS 则是有在 12V 的有在 5V 的。 

**CMOS 接 TTL**： 是可以直接互连。 

**TTL 接 CMOS**： 需要在输出端口加一上拉电阻接到 5V 或者 12V 。用 CMOS 可直接驱动 TTL; 加上拉电阻后 ,TTL 可驱动 CMOS。

**上拉电阻用途：**

1. 当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平 （一般为 3.5V ），这时就需要在 TTL 的输出端接上拉电阻， 以提高输出高电平的值。
2. OC 门电路必须加上拉电阻，以提高输出的高 电平值。
3. 为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4. 在 COMS 芯片上，为了防止静造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5. 芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6. 提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7. 长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

**上拉电阻阻值的选择原则包括 :**

1. 从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2. 从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3. 对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点 ,通常在 1k 到 10k之间选取。对下拉电阻也有类似道理。OC 门电路必须加上拉电阻，以提高输出的高 电平值。OC 门电路要输出 ―1‖ 时才需要加上拉电阻不加根本就没有高电平在有时我们用 OC 门作驱动（例如控制一个 LED）灌电流工作时就可以不加上拉电阻总之加上拉电阻能够提高驱动能力。

### 26、Moore与 Mealy状态机的特征

**Moore 状态机**：输出仅与当前状态值有关 , 且只在时钟边沿到来时才会有状态变化。
**Mealy  状态机**：输出不仅与当前状态值有关 , 而且与当前输入值有关。

### 27、多时域设计中 , 如何处理信号跨时域

不同的时钟域之间信号通信时需要进行同步处理，这样可以防止新时钟域中第一级触发器的亚稳态信号对下级逻辑造成影响。
**单个信号跨时钟域时**： 可以采用两级触发器来同步； 

**数据或地址总线跨时钟域**：采用异步 FIFO 来实现时钟同步；第三种方法就是采用握手信号。

### 28、静态、动态时序模拟的优缺点

**静态时序分析**：是采用穷尽分析方法来提取出整个电路存在的所有时序路径， 计算信号在这些路径上的传播延时， 检查信号的建立和保持时间是否满足时序要求， 通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。它不需要输入向量就能穷尽所有的路径，且运行速度很快、 占用内存较少， 不仅可以对芯片设计进行全面的时序功能检查， 而且还可利用时序分析的结果来优化设计， 因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。
**动态时序模拟**：就是通常的仿真， 因为不可能产生完备的测试向量， 覆盖门级网表中的每一条路径。因此在动态时序分析中，无法暴露一些路径上可能存在的时序问题；

### 29、一个四级的 Mux，其中第二级信号为关键信号 如何改善 timing

关键： 将第二级信号放到最后输出一级输出， 同时注意修改片选信号， 保证其优先级未被修改。（为什么？）

### 30、关键路径

给出一个门级的图 , 又给了各个门的传输延时 , 问关键路径是什么 , 还问给出输入 ,  使得输出依赖于关键路径？
**关键路径就是输入到输出延时最大的路径，找到了关键路径便能求得最大时钟频率。**

### 31、标准的倒相器中 P管的宽长比要比 N管的宽长比大 

和载流子有关， P 管是空穴导电， N 管是电子导电，电子的迁移率大于空穴，同样的电场下， N 管的电流大于 P 管，因此要增大 P 管的宽长比，使之对称，这样才能使得两者上升时间下降时间相等、高低电平的噪声容限一样、充电放电的时间相等。

### 32、什么是状态图

状态图是以几何图形的方式来描述时序逻辑电路的状态转移规律以及输出与输入的关系

### 33、可编程逻辑器件有哪些

PAL ，PLA ，GAL ，CPLD ，FPGA

ROM( 只读存储器 )、PLA( 可编程逻辑阵列 )、FPLA( 现场可编程逻辑阵列 )、PAL(可编程阵列逻辑 )GAL( 通用
阵列逻辑 )，EPLD(可擦除的可编程逻辑器件 )、 FPGA( 现场可编程门阵列 )、CPLD( 复杂可编程逻辑器件 )等 ，其中 ROM 、FPLA、 PAL、GAL 、EPLD 是出现较早的可编程逻辑器件，而 FPGA 和 CPLD 是当
今最 流行的两类可编程逻辑器件。 FPGA 是基于查找表结构的，而 CPLD 是基于乘积 项结构的。

### 34、SRAM、FALSH MEMORY、DRAM 、SSRAM及 SDRAM的区别 

SRAM ：静态随机存储器，存取速度快，但容量小，掉电后数据会丢失，不像 DRAM 需要不停的 REFRESH ，制造成本较高，通常用来作为快取 (CACHE) 记忆体使用。
FLASH ：闪存，存取速度慢，容量大，掉电后数据不会丢失
DRAM ：动态随机存储器，必须不断的重新的加强 (REFRESHED)  电位差量，否则电位差将降低至无法有足够的能量表现每一个记忆单位处于何种状态。价格比 SRAM 便宜，但访问速度较慢，耗电量较大，常用作计算机的内存使用。
SSRAM ：即同步静态随机存取存储器。 对于 SSRAM 的所有访问都在时钟的上升 /下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。
SDRAM ：即同步动态随机存取存储器。

### 35、四种复用方式

四种复用方式：频分多路复用（ FDMA ），时分多路复用（ TDMA ），码分多路复用（CDMA ），波分多路复用（ WDMA）。

### 36、修正Setup time violation和 Hold time violation

ASIC设计流程中什么时候修正 Setup time violation  和 Hold time violation? 如何修正？解释 setup 和 hold time violation ，画图说明，并说明解决办法。（威盛VIA2003.11.06  上海笔试试题）见前面的建立时间和保持时间 ，violation 违反，不满足

Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求 .建立时间是指触发器的时钟信号上升沿到来以前 ,数据稳定不变的时间 .输入信号应提前时钟上升沿 (如上升沿有效)T 时间到达芯片 ,这个 T就是建立时间 -Setup time. 如不满足 setup time, 这个数据就不能被这一时钟打入触发器 ,只有在下一个时钟上升沿 ,数据才能被打入触发器 . 保持时间是指触发
器的时钟信号上升沿到来以后 ,数据稳定不变的时间 .如果 hold time 不够 ,数据同样不能被打入触发器 .建立时间 (Setup Time)和保持时间 (Hold time).建立时间是指在时钟边沿前 ,数据信号需要保持不变的时间 .保持时间是指时钟跳变边沿后数据信号需要保持不变的时间 .如果不满足建立和保持时间的话 ,那么 DFF将不能正确地采样到数据 ,将会出现 metastability 的情况 .如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间 ,那么超过量就分别被称为建立时间裕量和保持时间裕量 .



### 37、如何防止亚稳态

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。 当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间， 触发器输出一些中间级电平， 或者可能处于振荡状态， 并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
解决方法：
1 降低系统时钟频率
2 用反应更快的 FF
3 引入同步机制，防止亚稳态传播（可以采用前面说的加两级触发器）。
4 改善时钟质量，用边沿变化快速的时钟信号

### 38、基尔霍夫定理的内容

基尔霍夫定律包括电流定律和电压定律：
电流定律： 在集总电路中， 在任一瞬时， 流向某一结点的电流之和恒等于由该结点流出的电流之和 。
电压定律： 在集总电路中，在任一瞬间， 沿电路中的任一回路绕行一周，在该回路上电动势之和恒等于各电阻上的电压降之和 。

### 39、反馈电路的概念及应用。

反馈，就是在电路系统中，把输出回路中的电量 （电压或电流） 输入到输入回路中去。

**反馈的类型**有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。

**负反馈的优点**： 降低放大器的增益灵敏度， 改变输入电阻和输出电阻， 改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。
电压负反馈的特点：电路的输出电压趋向于维持恒定。
电流负反馈的特点：电路的输出电流趋向于维持恒定。

### 40、有源滤波器和无源滤波器的区别

**无源滤波器**：这种电路主要有无源元件 R、L 和 C组成
**有源滤波器**：集成运放和 R、C 组成，具有不用电感、体积小、重量轻等优点。
集成运放的开环电压增益和输入阻抗均很高， 输出电阻小， 构成有源滤波电路后还具有一定的电压放大和缓冲作用。 但集成运放带宽有限， 所以目前的有源滤波电路的工作频率难以做得很高。

### 41、建立、保持时间

Tdelay < Tperiod - Tsetup –Thold
Tperiod > Tsetup + Thold +Tdelay  （用来计算最高时钟频率）
Tco = Tsetup + Thold 即触发器的传输延时

时钟周期为 T, 触发器 D1的寄存器到输出时间（触发器延时 Tco）最大为 T1max，最小为 T1min。组合逻辑电路最大延迟为 T2max,最小为 T2min。问，触发器 D2的建立时间 T3和保持时间应满足什么条件。
T3setup>T+T2max 时钟沿到来之前数据稳定的时间（越大越好），一个时钟周期 T 加上最大的逻辑延时。
T3hold>T1min+T2min 时钟沿到来之后数据保持的最短时间， 一定要大于最小的延时也就是 T1min+T2min

给出某个一般时序电路的图， 有 Tsetup ，Tdelay ，Tck->q（Tco），还有 clock 的 delay,写出决定最大时钟的因素，同时给出表达式。
T+Tclkdealy>Tsetup+Tco+Tdelay;
Thold>Tclkdelay+Tco+Tdelay; 保持时间与时钟周期无关

### 42、 OTP片(OTP（一次性可编程） ) 、掩膜片，两者的区别何在？

OTP 与掩膜 OTP 是一次性写入的单片机。过去认为一个单片机产品的成熟是以投产掩膜型单片机为标志的。由于掩膜需要一定的生产周期，而 OTP 型单片机价格不断下降，使得近年来直接使用 OTP 完成最终产品制造更为流行。它较之掩膜具有生产周期短、风险小的特点。近年来， OTP 型单片机需量大幅度上扬，为适应这种需求许多单片机都采用了在系
统编程技术 (In System Programming) 。未编程的 OTP 芯片可采用裸片 Bonding 技术或表面贴技术， 先焊在印刷板上，然后通过单片机上引出的编程线、串行数据、 时钟线等对单片机编程。解决了批量写 OTP 芯片时容易出现的芯片与写入器接触不好的问题。使 OTP 的裸片得以广泛使用，降低了产品的成本。编程线与 I/O 线共用，不增加单片机的额外引脚。而一些生产厂商推出的单片机不再有掩膜型，全部为有 ISP 功能的 OTP 。

### 43、集成电路设计的表达方式有哪几种？



### 44、描述你对集成电路设计流程的认识

制定规格书 -任务划分 -设计输入 -功能仿真 -综合 -优化 -布局布线 -时序仿真时序分析 -芯片流
片-芯片测试验证

### 45、描述你对集成电路工艺的认识

工艺分类： TTL ，CMOS 两种比较流行， TTL 速度快功耗高， CMOS 速度慢功耗低。集成电路的工艺主要是指 CMOS 电路的制造工艺， 主要分为以下几个步骤： 衬底准备 -氧化、光刻 -扩散和离子注入 -淀积 -刻蚀 -平面化。

### 46、简述 FPGA等可编程逻辑器件设计流程

通常可将 FPGA/CPLD 设计流程归纳为以下 7 个步骤，这与 ASIC 设计有相似之处。
1.设计输入。 Verilog 或 VHDL 编写代码。
2.前仿真（功能仿真）。设计的电路必须在布局布线前验证电路功能是否有效。（ ASCI 设
计中，这一步骤称为第一次 Sign-off ）PLD 设计中，有时跳过这一步。
3.设计编译（综合） 。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化
翻译过程， 即把设计输入的某种或某几种数据格式 (网表 )转化为软件可识别的某种数据格式
(网表 )。
4.优化。对于上述综合生成的网表，根据布尔方程功能等效的原则，用更小更快的综合结果
代替一些复杂的单元， 并与指定的库映射生成新的网表， 这是减小电路规模的一条必由之路。
5.布局布线。
6.后仿真 （时序仿真） 需要利用在布局布线中获得的精确参数再次验证电路的时序。 （ASCI
设计中，这一步骤称为第二次 Sign —off）。
7.生产。布线和后仿真完成之后，就可以开始 ASCI 或 PLD 芯片的投产

![image-20200430102730985](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430102730985.png)



### 47、数字 IC 设计流程

1.需求分析 ( 制定规格书 )。分析用户或市场的需求， 并将其翻译成对芯片产品的技术需求 。
2.算法设计。设计和优化芯片钟所使用的算法。 这一阶段一般使用高级编程语言 （如 C/C++ ），
利用算法级建模和仿真工具（如 MATLAB ，SPW ）进行浮点和定点的仿真，进而对算法进
行评估和优化。
3.构架设计。 根据设计的功能需求和算法分析的结果，设计芯片的构架，并对不同的方案进
行比较，选择性能价格最优的方案。这一阶段可以使用 SystemC 语言对芯片构架进行模拟
和分析。
4.RTL 设计（代码输入）。 使用 HDL 语言完成对设计实体的 RTL 级描述。这一阶段使用
VHDL 和 Verilog HDL 语言的输入工具编写代码。

5.RTL 验证 （功能仿真）。 使用仿真工具或其他 RTL 代码分析工具，验证 RTL 代码的质
量和性能。
6.综合。 从 RTL 代码生成描述实际电路的门级网表文件。
7.门级验证（综合后仿真）。 对综合产生的门级网表进行验证。这一阶段通常会使用仿真、
静态时序分析和形式验证等工具。

8.布局布线。 后端设计对综合产生的门级网表进行布局规划（ Floorplanning ）、布局
（Placement ）、布线（ Routing ），生成生产用的版图。
9.电路参数提取确定芯片中互连线的寄生参数，从而获得门级的延时信息。
10.版图后验证。 根据后端设计后取得的新的延时信息，再次验证设计是否能够实现所有的
功能和性能指标。
11.芯片生产。 生产在特定的芯片工艺线上制造出芯片。

12.芯片 测试 。对制造好的芯片进行测试，检测生产中产生的缺陷和问题。

### 48、数字 IC 后端设计流程

1. 数据准备。 对于 Cadance 的 SE而言后端设计所需的数据主要有是 Foundry 厂提供的标
   准单元、宏单元和 I/O Pad 的库文件 ,它包括物理库、时序库及网表库 ,分别以 .lef、 .tlf 和.v
   的形式给出。前端的芯片设计经过综合后生成的门级网表 ,具有时序约束和时钟定义的脚本
   文件和由此产生的 .gcf 约束文件以及定义电源 Pad 的 DEF （Design  Exchange  Format ）
   文件。 (对 synopsys 的 Astro 而言 , 经过综合后生成的门级网表 ,时序约束文件 SDC 是一
   样的 ,Pad 的定义文件 --tdf , .tf 文件 --technology  file, Foundry 厂提供的标准单元、宏
   单元和 I/O Pad 的库文件 就与 FRAM,  CELL view, LM view 形式给出 (Milkway 参考
   库 and DB, LIB file)
   2.布局规划。 主要是标准单元、 I/O Pad 和宏单元的布局。 I/O Pad 预先给出了位置 ,而宏单
   元则根据时序要求进行摆放 ,标准单元则是给出了一定的区域由工具自动摆放。 布局规划后 ,
   芯片的大小 ,Core 的面积 ,Row 的形式、电源及地线的 Ring 和 Strip 都确定下来了。如果必
   要在自动放置标准单元和宏单元之后 , 你可以先做一次 PNA(power  network  analysis ）--I
   R drop and EM .
2. Placement  -自动放置标准单元。 布局规划后 ,宏单元、 I/O Pad 的位置和放置标准单元
   的区域都已确定 ,这些信息 SE（Silicon Ensemble ）会通过 DEF 文件传递给 PC(Physical
   Compiler),PC 根据由综合给出的 .DB 文件获得网表和时序约束信息进行自动放置标准单元 ,
   同时进行时序检查和单元放置优化。如果你用的是 PC +Astro 那你可用 write_milkway,  re
   ad_milkway 传递数据。
3. 时钟树生成 (CTS Clock  tree synthesis) 。芯片中的时钟网络要驱动电路中所有的时序
   单元 ,所以时钟源端门单元带载很多 ,其负载延时很大并且不平衡 ,需要插入缓冲器减小负载
   和平衡延时。时钟网络及其上的缓冲器构成了时钟树。一般要反复几次才可以做出一个比
   较理想的时钟树。
4. STA 静态时序分析和后仿真。 时钟树插入后 ,每个单元的位置都确定下来了 ,工具可以提
   出 Global Route 形式的连线寄生参数 ,此时对延时参数的提取就比较准确了。 SE 把.V 和.S
   DF 文件传递给 PrimeTime 做静态时序分析。确认没有时序违规后 ,将这来两个文件传递给
   前端人员做后仿真。 对 Astro 而言 ,在 detail routing 之后 , 用 starRC XT 参数提取 ,生成的 E.
   V 和.SDF 文件传递给 PrimeTime 做静态时序分析 ,那将会更准确。
5. ECO(Engineering  Change  Order) 。针对静态时序分析和后仿真中出现的问题 ,对电路
   和单元布局进行小范围的改动 .
6. f iller 的插入 (pad fliier,  cell filler) 。Filler 指的是标准单元库和 I/O Pad 库中定义的与
   逻辑无关的填充物 ,用来填充标准单元和标准单元之间 ,I/O Pad 和 I/O Pad 之间的间隙 ,它
   主要是把扩散层连接起来 ,满足 DRC 规则和设计需要。
   8.布线 (Routing) 。Global route-- Track assign --Detail routing —Routing optimization
   布线是指在满足工艺规则和布线层数限制、线宽、线间距限制和各线网可靠绝缘的电性能
   约束的条件下 ,根据电路的连接关系将各单元和 I/O Pad 用互连线连接起来 ,这些是在时序驱
   动(Timing  driven ) 的条件下进行的 ,保证关键时序路径上的连线长度能够最小。 --Timing  r
   eport clear
7. Dummy  Metal 的增加。 Foundry 厂都有对金属密度的规定 ,使其金属密度不要低于一定
   的值 ,以防在芯片制造过程中的刻蚀阶段对连线的金属层过度刻蚀从而降低电路的性能。加
   入 Dummy Metal 是为了增加金属的密度。
8. DRC 和 LVS 。 DRC 是对芯片版图中的各层物理图形进行设计规则检查 (spacing  ,widt
   h),它也包括天线效应的检查 ,以确保芯片正常流片。 LVS 主要是将版图和电路网表进行比较 ,
   来保证流片出来的版图电路和实际需要的电路一致。 DRC 和 LVS 的检查 --EDA 工具 Syno
   psy hercules/  mentor calibre/  CDN Dracula 进行的 .Astro also include LVS/DRC che
   ck commands.
9. Tape out 。在所有检查和验证都正确无误的情况下把最后的版图 GDS Ⅱ文件传递给 F
   oundry 厂进行掩膜制造

### 49、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元素？

自动布局布线 其基本流程如下：
1、读入网表，跟 foundry 提供的标准单元库和 Pad 库以及宏模块库进行映射；
2、整体布局，规定了芯片的大致面积和管脚位置以及宏单元位置等粗略的信息；
3、读入时序约束文件， 设置好 timing setup 菜单， 为后面进行时序驱动的布局布线做准备；
4、详细布局，力求使后面布线能顺利满足布线布通率 100% 的要求和时序的要求；
5、时钟树综合，为了降低 clock skew 而产生由许多 buffer 单元组成的 ―时钟树 ‖；
6、布线，先对电源线和时钟信号布线，然后对信号线布线，目标是最大程度地满足时序；
7、为满足 design rule 从而 foundry 能成功制造出该芯片而做的修补工作，如填充一些
dummy 等。
常用的工具有 Synopsys 的 ASTRO ，Cadence 的 SE，ISE，Quartus II 也可实现布局布线

### 50、列举几种集成电路典型工艺。工艺上常提到 0.25,0.18 指的是什么？

典型工艺：氧化，离子注入，光刻，刻蚀，扩散，淀积。 /0.13,90,65
制造工艺：我们经常说的 0.18 微米、 0.13 微米制程，就是指制造工艺了。制造工艺直接关系到 cpu 的电气性能。 而 0.18 微米、0.13 微米这个尺度就是指的是 cpu 核心中 线路的宽度。线宽越小， cpu 的功耗和发热量就越低，并可以工作在更高的频率上了。所以以前 0.18 微米的 cpu 最高的频率比较低，用 0.13 微米制造工艺的 cpu 会比 0.18 微米的制造工艺的发热量低都是这个道理了。

### 51、半导体工艺中，掺杂有哪几种方式

根据掺入的杂质不同，杂质半导体可以分为 N 型和 P 型两大类 。 N 型半导体中掺入的杂质为磷等五价元素， 磷原子在取代原晶体结构中的原子并构成共价键时， 多余的第五个价电子很容易摆脱磷原子核的束缚而成为自由电子，于是半导体中的自由电子数目大量增加，自由电子成为多数载流子， 空穴则成为少数载流子。 P 型半导体中掺入的杂质为硼或其他三
价元素， 硼原子在取代原晶体结构中的原子并构成共价键时， 将因缺少一个价电子而形成一个空穴， 于是半导体中的空穴数目大量增加， 空穴成为多数载流子， 而自由电子则成为少数载流子。

热扩散，离子注入

### 52、描述 CMOS电路中闩锁效应产生的过程及最后的结果

闩锁效应是 CMOS 工艺所特有的寄生效应， 严重会导致电路的失效， 甚至烧毁芯片。 闩锁效应是由 NMOS 的有源区、 P衬底、 N 阱、PMOS的有源区构成的 n-p-n-p 结构产生的， 当其中一个三极管正偏时，就会构成正反馈形成闩锁。避免闩锁的方法就是要减小衬底和 N 阱的寄生电阻，使寄生的三极管不会处于正偏状态。 静电是一种看不见的破坏力，会对电子元器件产生影响。 ESD 和相关的电压瞬变都会引起闩锁效应（ latch-up ）是半导体器件失效的主要原因之一。 如果有一个强电场施加在器件结构中的氧化物薄膜上， 则该氧化物薄膜就会因介质击穿而损坏。 很细的金属化迹线会由于大电流而损坏， 并会由于浪涌电流造成的过热而形成开路。这就是所谓的 “闩锁效应 ”。在闩锁情况下，器件在电源与地之间形成短路，造成大电流、 EOS（电过载）和器件损坏。

### 53、解释 latch-up 现象和 Antenna effect 及其预防措施 

在芯片生产过程中， 暴露的金属线或者多晶硅 (polysilicon) 等导体， 就象是一根根天线， 会收集电荷（如等离子刻蚀产生的带电粒子）导致电位升高。天线越长，收集的电荷也就越多，电压就越高。若这片导体碰巧只接了 MOS 的栅，那么高电压就可能把薄栅氧化层击穿，使电路失效，这种现象我们称之为 “天线效应 ”。随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大

### 54、FPGA公司

目前世界上有十几家生产 CPLD/FPGA的公司，最大的两家是： ( )和 ( )。
答案 ：Xilinx、Altera

### 55、可编程单元

FPGA 的基本结构由 3 种可编程单元和一个用于存放编程数据的静态存储器组成。这 3
种可编程的单元分别是（） 、（）和（）。
答案 ：IOB——输入输出模块 、CLB——可编程逻辑模块、IR—互联资源或可编程内部连线

### 56、时序组合逻辑

Verilog 语言信号赋值包括非阻塞赋值和阻塞赋值，一般非阻塞赋值用在 ( )描述中，阻塞赋值用在 ( )描述中；
答案 ：时序电路 、组合逻辑

### 57、列出你熟悉的前仿真验证工具，并以一种为例简单描述仿真步骤？

答案：modelsim 、vcs 、NC等；
步骤：
1) 创建工程 (new procject)
2) 导入设计文件（ add file）
3) 编译文件（ compile）
4) 添加仿真库（ library ）
5) 加载设计 (load design)
6) 运行仿真器（ run）



### 58、列出仿真过程中常用的 verilog 系统任务并描述出该任务在仿真过程中的作用

1).显示任务：$display、$write
主要作用是在仿真过程中将仿真数据打印输出到屏幕；
2).监控任务 $monitor
主要用于监控仿真过程中指定的参数，并将参数值输出打印至屏幕；
3)探测任务$strobe
主要用于在指定的时间之后显示仿真数据；
4) 文件输入和输出任务$fopen、$fdisplay、$fclose
用于 打开 硬盘上的某个文件。 主要用于将仿真信息 写入 到某个文件， 形成仿真日志， 待仿真
完成后分析；$fread、$readmemb和$readmemh
用于从文件中读出数据； 可以将仿真读取的数据加载到存储器中， 待需要使用的时候取出数
据；
5）模拟控制任务
$stop ：该任务可以使仿真器被挂起。
$finish :  该任务使仿真器退出；
6）模拟时间任务
$time :用于返回 64 位整型模拟时间；
$stime :返回 32 位时间
$realtime: 返回实型模拟时间；
7）$random: 用于产生 32 位有符号整数；

### 59、如何解决亚稳态

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。 当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间， 触发器输出一些中间级电平， 或者可能处于振荡状态， 并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

### 60、FPGA与 CPLD内部结构区别？ 

CPLD以 altraMAX7000 这种 PLD 为例，可分为三块结构：宏单元（ Marocell) ，可编程连线（ PIA)和 I/O 控制块。宏单元是 PLD的基本结构，由它来实现基本的逻辑功能。可编程连线负责信号传递，连接所有的宏单元。 I/O 控制块负责输入输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等。这种基于乘积项（实际就是与或阵列）的 PLD基本都是由 EEPROM和 Flash 工艺制造的，一上电就可以工作，无需其他芯片配合。布线方式是全局的，所以延时可预测。 CPLD适合做逻辑设计。
FPGA
FPGA基于 LUT，LUT本质上就是一个 RAM，每一个 LUT可以看成一个有 4 位地址线的 16x1 的 RAM。这也是为什么 FPGA需要外接一个 rom 来上电配置。以 xilinx 的 Spartan-II 为例，主要包括 CLBs，I/O 块，RAM 块和可编程连线。 在 spartan-II 中，一个 CLB包括 2 个 Slices,每个 slices包括两个 LUT，两个触发器和相关逻辑。 Slices可以看成是 SpartanII 实现逻辑的最基本结构。FPGA的制造工艺确定了 FPGA芯片中包含的 LUT和触发器的数量非常多，往往都是几千上万，PLD一般只能做到 512 个逻辑单元， 而且如果用芯片价格除以逻辑单元数量， FPGA的平均逻辑单元成本大大低于 PLD。所以如果设计中使用到大量触发器， 例如设计一个复杂的时序逻辑，那么使用 FPGA就是一个很好选择。

### 61、PC Chipset

芯片组（Chipset ）是主板的核心组成部分， 按照在主板上的排列位置的不同， 一般分为北桥芯片和南桥芯片。北桥芯片提供对 CPU的类型和主频、内存的类型和最大容量、 ISA/PCI/AGP 插槽、ECC纠错等支持。南桥芯片则提供对 KBC（键盘控制器）、RTC（实时时钟控制器）、USB（通用串行总线）、Ultra  DMA/33(66)EIDE 数据传输方式和ACPI （高级能源管理）等的支持。其中北桥芯片起着主导性的作用， 也称为主桥（Host Bridge ）。除了最通用的南北桥结构外， 当前芯片组正向更高级的加速集线架构发展， Intel 的 8xx 系列芯片组就是这类芯片组的代表， 它将一些子系统如 IDE 接口、音效、 MODEM 和 USB直接接入主芯片，能够提供比 PCI 总线宽一倍的带宽， 达到资料仅供参考了 266MB/s。





### 62、短沟道效应



### 66、基本知识

数字信号、模拟信号

相关的内容 ( 如讲清楚模拟、 数字、双极型、CMOS 、MCU 、RISC、CISC、DSP、ASIC、



时序约束是什么

）用常用的逻辑门搭一个 3 位宽的计数器； 2）FIR 滤波器和 IIR 滤波器的区别，以及
各自应用场合； 3）处理器结构； 4）串口线最长能传输多少米； 5）如何同步时钟相位； 6）
双绞线远距离传输有毛刺怎么办； 7）做一个序列检测器，用两种方法； 8）画一个十字路口
红绿灯信号等； 9）用场效应管搭一个逻辑电路如 y=ab+cd；9）跨时钟域时如何处理跨时钟；
10）DCM 相位； 11）IBUFG 的作用。





## 选择题

1. 电子系统设计优化， 主要考虑提高资源利用率减少功耗 （即面积优化） ，以及提高运行速
   度(即速度优化 )，下列方法 ( A )不属于面积优化。
   A 流水线设计 B 资源共享 C 逻辑优化 D 串行化

2. 下列方法中不能消除竞争冒险现象的是： (D)
   A. 接入滤波电容 B.修改逻辑设计 C.引入选通脉冲 D.使用组合逻辑
   3 . 大规模可编程器件主要有 CPLD和 FPGA两类，
3. 下面对 FPGA结构与工作原理描述中，正确的是 ( C )
   A FPGA全称为复杂可编程逻辑器件
   B FPGA是基于乘积项结构的可编程逻辑器件。
   C. 基于 SRAM的 FPGA器件，每次上电后必须进行一次配置。
   D 在 Altera 公司生产的器件中， MAX7000 系列属于 FPGA结构

4. 基于 VHDL 设计的仿真包括有①门级时序仿真、②行为仿真、③功能
   仿真和④前端功能仿真这四种，按照自顶向下的设计流程，其先后顺序应该是：
   ______D___
   A．①②③④ B.②①④③ C．④③②① D．②④③①
5. 执行 Quartus II 的 B 命令，可以检查设计电路错误。
   A Create Default Symbol B Compiler----编译
   C Simulator ----时序仿真 D Timing Analyzer ---时序分析

6. 在设计输入完成后，应立即对设计文件进行（ C ）。
   A 编辑 B 编译 C 功能仿真 D 时序仿真

7. 在 VHDL 中用（ C ）来把特定的结构体关联一个确定的实体，为一个
   大型系统的设计提供管理和进行工程组织。
   A 输入 B 输出 C 综合 D 配置
8. 电子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），
   以及提高运行速度 (即速度优化 )，下列方法 A 不属于面积优化。
   A 流水线设计 B 资源共享 C 逻辑优化 D 串行化
9.  不完整地 IF 语句，其综合结果可实现
   A 时序逻辑电路 B 组合逻辑电路 C 双向电路 D 三态控制电路
10. 下面对利用原理图输入设计方法进行数字电路系统设计， 那一种说法是
    不正确的 ______。
    A. 原理图输入设计方法直观便捷， 但不适合完成较大规模的电路系统设计；
    B. 原理图输入设计方法一般是一种自底向上的设计方法；
    C. 原理图输入设计方法无法对电路进行功能描述；
    D. 原理图输入设计方法也可进行层次化设计。
11. 在 VHDL 语言中，下列对进程（ PROCESS）语句的语句结构及语法规
    则的描述中，不正确的是 ___C____。
    A. PROCESS为一无限循环语句； 敏感信号发生更新时启动进程， 执行完成
    后，等待下一次进程启动。
    B. 敏感信号参数表中，不一定要列出进程中使用的所有输入信号；
    C. 进程由说明部分、结构体部分、和敏感信号三部分组成；
    D. 当前进程中声明的变量不可用于其他进程
12. IP 核在 EDA 技术和开发中占有很重要的地位， 提供 VHDL 硬件描述语言
    功能块，但不涉及实现该功能模块的具体电路的 IP 核为 C
    A 硬件 IP B 固件 IP C 软件 IP D 都不是
13. 综合是 EDA 设计的关键步骤， 下面对综合的描述中错误的是 A 综合就
    是把抽象设计中的一种表示转换成另一种表示的过程。
    B 综合就是将电路的高级语言转换成低级的， 可与 FPGA/CPLD 相映射的功
    能网表文件。
    C 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综
    合约束。
    D 综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果
    是唯一的。
14. 大规模可编程器件主要有 CPLD 和 FPGA 两类，下面对 FPGA 结构与工
    作原理描述中，正确的是
    A FPGA 全称为复杂可编程逻辑器件
    B FPGA 是基于乘积项结构的可编程逻辑器件。
    C 基于 SRAM 的 FPGA 器件，每次上电后必须进行一次配置。
    D 在 Altera 公司生产的器件中， MAX7000 系列属于 FPGA 结构
15. 大规模可编程器件主要有 CPLD 和 FPGA 两类，其中 CPLD 通过实现其
    逻辑功能。
    A 可编程乘积项逻辑； B 查找表 (LUT) C 输入缓冲 D 输出缓冲
16. 进程中的信号赋值语句，其信号更新是
    A 按顺序完成 B 比变量更快完成 C 在进程最后完成 D 都不对
17. VHDL 语言是一种结构化的语言，一个设计实体 (电路模块 )包括实体说
    明与结构体两部分，结构体描述
    A 器件的外部特性 B 器件的内部功能
    C 器件的综合约束 D 器件外部特性与内部功能
18. 关于 VHDL 的数字，请找出以下数字中最大的一个 A 2#1111_1110# B
    8#276# C 10#170# D 16#E#E1



<font color=green>周期约束、偏移约束， 静态时序路径约束</font>



## 笔试题

### 1、题目1

flip-flop 和 logic-gate 设计一个 1 位加法器，输入 carryin 和 current-stage ，输出 carryout 和 next-stage ？
carryout=carryin*current-stage ；与门
next- stage=carryin ’*curren -stage+carryin*current- stage ’;与门，非门，或门（或者异或门）

```verilog
module(
    input clk, 
    input current-stage,
    input carryin,
    output next-stage,
    output carryout
);
    always@(posedge clk)begin
        carryout <= carryin & next-stage;
        nextstage <= carryin*curren -stage+carryin*current- stage
    end
endmodule
```

### 2、题目2

设计一个自动饮料售卖机，饮料 10 分钱，硬币有 5 分和 10 分两种，并考虑找零，

1. 画出 fsm（有限状态机）
2. 用 verilog 编程，语法要符合 FPGA设计的要求
3. 设计工程中可使用的工具及设计大致过程？
   设计过程：
   1、首先确定输入输出， A=1 表示投入 10 分，B=1 表示投入 5 分，Y=1 表示弹出饮料， Z=1
   表示找零。
   2、确定电路的状态， S0 表示没有进行投币， S1 表示已经有 5 分硬币。
   3、画出状态转移图。

```verilog
module sell(clk,rst,a,b,y,z);
    input clk,rst,a,b;
    output y,z;
    parameter s0=0,s1=1;
    reg state,next_state;
    always@(posedge clk)
        begin
            if(!rst)
                state<=s0;
            else
                state<=next_state;
        end
    always@(a or b or cstate)
        begin
            y=0;z=0;
            case(state)
                s0: if(a==1&&b==0) next_state=s1;
                else if(a==0&&b==1)
                    begin
                        next_state=s0; y=1;
                    end
                else
                    next_state=s0;
                s1: if(a==1&&b==0)
                    begin
                        next_state=s0;y=1;
                    end
                else if(a==0&&b==1)
                    begin
                        next_state=s0; y=1;z=1;
                    end
                else
                    next_state=s0;
                default: next_state=s0;
            endcase
        end
endmodule
```

扩展：设计一个自动售饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币后给出饮料；投入两元硬币时给出饮料并找回五角。

1. 确定输入输出，投入一元硬币 A=1 ，投入五角硬币 B=1，给出饮料 Y=1，找回五角Z=1；

2. 确定电路的状态数，投币前初始状态为 S0，投入五角硬币为 S1，投入一元硬币为S2。画出转该转移图，根据状态转移图可以写成 Verilog 代码。

![image-20200430090833587](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430090833587.png)



### 3、题目3

用 mos管搭出一个二输入与非门？

与非门：上并下串 或非门：上串下并

![image-20200430092930703](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430092930703.png)

### 4、题目4

画出 NOT、NAND、NOR 的符号 , 真值表 , 还有 transistor level （晶体管级）的电路？

<数字电子技术基础（第五版） > 117 页— 134 页



### 5、题目5

画出 CMOS的图 , 画出 tow-to-one  mux gate.( 二选一选择器 ) 
Y=SA+S’B 利用与非门和反相器，进行变换后 Y=((SA) ’*(S ’A)’) ’，三个与非门，一个反相器。也可以用传输门来实现数据选择器或者是异或门。

![image-20200430093218977](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430093218977.png)

### 6、题目6

用一个二选一 mux和一个 inv 实现异或？

其中 :B 连接的是地址输入端， A 和 A 非连接的是数据选择端 ,F 对应的的是输出端 ,使能端固
定接地置零 (没有画出来 ).
Y=BA’+B’A
利用 4 选 1 实现 

F(x,y,z)=xz+yz'
F(x,y,z)=x yz+xy’z+xyz' +x’yz’=x’y’0+x’yz’+xy’z+xy1
Y=A’B’D0+A’BD1+AB’D2+ABD3
所以 D0=0 ，D1=z ’，D2=z ，D3=1

### 7、题目7

画出 CMOS电路的晶体管级电路图 , 实现 Y=A*B+C(D+E).( 仕兰微电子 ) ？

画出 Y=A*B+C 的 CMOS 电路图，画出 Y=A*B+C*D 的 CMOS 电路图。
利用与非门和或非门实现
Y=A*B+C(D+E) =((AB ’)(CD) ’(CE)’) ’ 三个两输入与非门，一个三输入与非门
Y=A*B+C=((AB)’C’)  一个反相器，两个两输入与非门
Y=A*B+C*D=((AB)’(CD)’) ’ 三个两输入与非门

### 8、题目8

用与非门等设计全加法器？（华为）

![image-20200430093425789](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430093425789.png)

### 9、题目9

A,B,C,D,E 进行投票 , 多数服从少数 , 输出是 F( 也就是如果 A,B,C,D,E 中 1 的个数比0  多, 那么 F 输出为 1, 否则 F 为 0), 用与非门实现 , 输入数目没有限制？ （与非 - 与非形式）先画出卡诺图来化简，化成与或形式，再两次取反便可。

### 10、题目10

画出一种 CMOS的 D锁存器的电路图和版图？

![image-20200430093542421](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430093542421.png)

### 11、题目11

用 D触发器做个二分频的电路？画出逻辑电路？

```verilog
module div2 (clk,rst,clk_out);
    input clk,rst;
    output  reg  clk_out;
    always@(posedge clk)
        begin
            if(!rst)
                clk_out <=0;
            else
                clk_out <=~ clk_out;
        end
endmodule
```

现实 工程设计中一般不采用这样的方式来设计，二分频一般通过 DCM 来实现。通过 DCM得到的分频信号没有相位差。或者是从 Q 端引出加一个反相器，**相当于过一拍取反一次。如果是四分频，就用两个触发器，过两拍取反一次，以此类推**

![image-20200430093752901](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430093752901.png)

### 12、题目12

用你熟悉的设计方式设计一个可预置初值的 7 进制循环计数器 ,15 进制的呢？

```verilog
module counter7(clk,rst,load,data,cout);
    input clk,rst,load;
    input [2:0] data;
    output reg [2:0] cout;
    always@(posedge clk)
        begin
            if(!rst)
                cout<=3 ’d0;
            else if(load)
                cout<=data;
            else if(cout>=3 ’d6)
                cout<=3 ’d0;
            else
                cout<=cout+3 ’d1;
        end
endmodule
```

### 13、题目13

用 Verilog 或 VHDL写一段代码 , 实现消除一个 glitch （毛刺）？
将传输过来的信号经过两级触发器就可以消除毛刺。 （这是我自己采用的方式： 这种方式消除毛刺是需要满足一定条件的，并不能保证一定可以消除）

```verilog
module(clk,data,q_out)
    input clk,data;
    output reg q_out;
    reg q1;
    always@(posedge clk)
        begin
            q1<=data;
            q_out<=q1;
        end
endmodule
```

### 14、题目14

给出一个组合逻辑电路，要求分析逻辑功能。所谓组合逻辑电路的分析， 就是找出给定逻辑电路输出和输入之间的关系， 并指出电路的逻辑功能。
分析过程一般按下列步骤进行：
1：根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。
2：根据输出函数表达式列出真值表；
3：用文字概括处电路的逻辑功能；

### 15、题目15

实现三分频电路， 3/2 分频电路等（偶数倍分频 奇数倍分频）
图 2 是 3 分频电路，用 JK-FF 实现 3 分频很方便，不需要附加任何逻辑电路就能实现同步计数分频。 但用 D-FF 实现 3 分频时， 必须附加译码反馈电路， 如图 2 所示的译码复位电路，强制计数状态返回到初始全零状态，就是用 NOR 门电路把 Q2，Q1=―11B‖的状态译码产生―H‖ 电平复位脉冲，强迫 FF1 和 FF2 同时瞬间（在下一时钟输入 Fi 的脉冲到来之前）复零，于是 Q2， Q1=―11B‖状态仅瞬间作为 ―毛刺 ‖存在而不影响分频的周期，这种 ―毛刺 ‖仅在 Q1中存在， 实用中可能会造成错误， 应当附加时钟同步电路或阻容低通滤波电路来滤除， 或者仅使用 Q2 作为输出。 D-FF 的 3 分频，还可以用 AND 门对 Q2，Q1 译码来实现返回复零。

![image-20200430095024992](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430095024992.png)

### 16、题目6

三极管特性曲线

![image-20200430095414631](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430095414631.png)

### 17、题目17

 Please show the CMOS inverter schematic,  layout and its cross section  with P-well process.  Plot its transfer  curve (Vout-Vin)  and also explain the operation region of PMOS and NMOS for each segment of the transfer  curve?  （威盛笔试题 circuit design-beijing-03.11.09 ）

### 18、题目18

 To design a CMOS inverter  with  balance rise and fall  time,  please define the ration of channel width of PMOS and NMOS and explain?  P管要比 N管宽

### 19、题目19

Please draw the transistor level schematic of a  CMOS 2 input AND gate and explain which input has faster response for output rising edge.(less delay time) 。（威盛笔试题 circuit design-beijing-03.11.09 ）

### 20、题目20

为了实现逻辑 Y=A’B+AB’+CD，请选用以下逻辑中的一种，并说明为什么？
1）INV  2 ）AND  3 ）OR  4 ）NAND  5 ）NOR  6 ）XOR
答案： NAND （未知）

### 21、题目21

用波形表示 D触发器的功能。（扬智电子笔试）

![image-20200430095804455](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430095804455.png)

### 22、题目22

用传输门和倒向器搭一个边沿触发器（ DFF）。（扬智电子笔试）--通过级联两个 D 锁存器组成

![image-20200430095857669](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430095857669.png)

### 23、题目23

用逻辑门画出 D触发器。（威盛 VIA 2003.11.06  上海笔试试题）

![image-20200430095953557](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430095953557.png)

![image-20200430100007729](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430100007729.png)

### 24、题目24

画出 DFF的结构图 , 用 verilog 实现之。（威盛）

```verilog
module dff(clk,d,qout
           input 	clk,
           input	d,
           output reg qout
          );
    always@(posedge clk)begin
        if(!reset)
            qout<=0;
        else
            qout<=d;
    end
endmodule
```

### 25、题目25

画出一种 CMOS的 D锁存器的电路图和版图。（未知）或者是利用前面与非门搭的 D 锁存器实现

![image-20200430100203528](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430100203528.png)

### 26、题目26

用 D触发器做个 4 进制的计数。（华为）
按照时序逻辑电路的设计步骤来：
写出状态转换表
寄存器的个数确定
状态编码
卡诺图化简
状态方程，驱动方程等
阎石数字电路 P314

### 27、题目27

实现 N位 Johnson Counter,  N=5。（南山之桥）

### 28、题目28

数字电路设计当然必问 Verilog/VHDL ，如设计计数器。（未知）

### 29、题目29

请用 HDL描述四位的全加法器、 5 分频电路。（仕兰微电子）

```verilog
module adder4(a,b,ci,s,co);
    input ci;
    input [3:0] a,b;
    output co;
    output [3:0] s;
    assign {co,s}=a+b+ci;
endmodule
module div5(clk,rst,clk_out);
    input clk,rst;
    output clk_out;
    reg [3:0] count;
    always@(posedge clk)
        begin
            if(!rst)
                begin
                    count<=0;
                    clk_out=0;
                end
            else if(count==3 ’d5)
                begin
                    count<=0;
                    clk_out=~clk_out;
                end
            else
                count<=count+1;
        end
endmodule
实现奇数倍分频且占空比为 50% 的情况：
module div 7 ( clk, reset_n, clkout );
    input clk, reset_n;
    output clkout;
    reg [ 3:0] count;
    reg div1;
    reg div2;
    always @( posedge clk )
        begin
            if ( ! reset_n )
                count <= 3'b000;
            else
                case ( count )
                    3'b000 : count <= 3'b001;
                    3'b001 : count <= 3'b010;
                    3'b010 : count <= 3'b011;
                    3'b011 : count <= 3'b100;
                    3'b100 : count <= 3'b101;
                    3'b101 : count <= 3'b110;
                    3'b110 : count <= 3'b000;
                    default :
                        count <= 3'b000;
                endcase
        end
    always @( posedge clk )
        begin
            if ( ! reset_n )
                div1 <= 1'b0;
            else if ( count == 3'b000 )
                div1 <= ~ div1;
        end
    always @( negedge clk )
        begin
            if ( ! reset_n )
                div2 <= 1'b0;
            else if ( count == 3'b100 )
                div2 <= ~ div2;
        end
    assign clkout = div1 ^ div2;
endmodule
```

### 30、题目30

用 VERILOG或 VHDL写一段代码，实现 10 进制计数器。（未知）

```verilog
module counter10 (clk,rst, count);
    input clk,rst;
    output [3:0] coun t;
    reg [3:0] count;
    always@(posedge clk)
        begin
            if(!rst)
                count<=0;
            else if(count >=4’d 9)
                count<=0;
            else
                count<=count+1;
        end
endmodule
```

### 31、题目31

画状态机，接受 1，2，5 分钱的卖报机，每份报纸 5 分钱。（扬智电子笔试）
1、确定输入输出，投 1 分钱 A=1 ，投 2 分钱 B=1 ，投 5 分钱 C=1 ，给出报纸 Y=1
2、确定状态数画出状态转移图，没有投币之前的初始状态 S0，投入了 1 分硬币 S1，投入
了 2 分硬币 S2，投入了 3 分硬币 S3 ，投入了 4 分硬币 S4。
3、画卡诺图或者是利用 verilog 编码

### 32、题目32

设计一个自动售货机系统，卖 soda 水的，只能投进三种硬币，要正确的找回钱
数。 （1）画出 fsm（有限状态机）；（ 2）用 verilog 编程，语法要符合
fpga 设计的要求。（未知）

### 33、题目33

设计一个自动饮料售卖机，饮料 10 分钱，硬币有 5 分和 10 分两种，并考虑找零： （ 1）
画出 fsm（有限状态机）；（ 2）用 verilog 编程，语法要符合 fpga 设计的要求；（ 3）设
计工程中可使用的工具及设计大致过程。（未知）
1、输入 A=1 表示投 5 分钱， B=1 表示投 10 分钱，输出 Y=1 表示给饮料， Z=1 表示找零
2、确定状态数，没投币之前 S0，投入了 5 分 S1

### 34、题目34

画出可以检测 10010 串的状态图 , 并 verilog 实现之。（威盛）
1、输入 data，1 和 0 两种情况，输出 Y=1 表示连续输入了 10010
2、确定状态数没输入之前 S0，输入一个 0 到了 S1,10 为 S2,010 为 S3,0010 为 S4

### 35、题目35

用 FSM实现 101101 的序列检测模块。（南山之桥）
a 为输入端， b 为输出端，如果 a 连续输入为 101101 则 b 输出为 1，否则为 0。
例如 a： 0001100110110110100110
b： 0000000000100100000000
请画出 state machine ；请用 RTL描述其 state machine 。（未知）
确定状态数，没有输入或输入 0 为 S0，1 为 S1，01 为 S2,101 为 S3,1101 为 S4，01101
为 S5。知道了输入输出和状态转移的关系很容易写出状态机的 verilog 代码，一般采用两段
式状态机

### 36、题目36

给出单管 DRAM的原理图

![image-20200430102217785](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430102217785.png)

### 37、题目37

用 verilog/vhdl 写一个 fifo 控制器包括空，满，半满信号。

### 38、题目38

用 verilog/vddl 检测 stream 中的特定字符串分状态用状态机写。

### 39、题目39

CMOS结构

![image-20200430112437794](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430112437794.png)CMOS

### 40、题目40

典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器 /缓冲器）。

![image-20200430111322080](C:\Users\yasheng\AppData\Roaming\Typora\typora-user-images\image-20200430111322080.png)



### 41、题目41

x^4+a*x^3+x^2+c*x+d  最少需要做几次乘法？ (Dephi)







第一题：用 mos 管搭出一个二输入与非门。
第二题：集成电路前段设计流程，写出相关的工具。

第四题： unix 命令 cp -r, rm,uname
第五题：用波形表示 D 触发器的功能
第六题：写异步 D 触发器的 verilog module
第七题： What is PC Chipset?
第八题：用传输门和倒向器搭一个边沿触发器
第九题：画状态机，接受 1，2， 5 分钱的卖报机，每份报纸 5 分钱。

1.用与非门等设计全加法器
2.给出两个门电路让你分析异同
3.名词 :sram,ssram,sdram
DRAM ，动态随机存取存储器，需要不断的刷新，才能保存数据。
SRAM 是 Static Random Access Memory 的缩写，中文含义为静态随机访问存储器
SDRAM 代表的是同步 DRAM （Synchronous DRAM ），这与 SRAM 是完全不同的。
4.信号与系统 :在时域与频域关系
5.信号与系统 :和 4 题差不多
6.晶体振荡器 ,好像是给出振荡频率让你求周期 (应该是单片机的 ,12 分之一周期 ..
..)
7.串行通信与同步通信异同 ,特点 ,比较
8.RS232c 高电平脉冲对应的 TTL 逻辑是 ?(负逻辑 ?)
9.延时问题 ,判错
10.史密斯特电路 ,求回差电压
11.VCO 是什么 ,什么参数 (压控振荡器 ?)

12. 用 D 触发器做个二分颦的电路 .又问什么是状态图
13. 什么耐奎斯特定律 ,怎么由模拟信号转为数字信号
14. 用 D 触发器做个 4 进制的计数
    15.那种排序方法最快 ?

d 触发器和 d 锁存器的区别
（2）有源滤波器和无源滤波器的原理及区别
（3）sram，falsh memory，及 dram 的区别？
（4）iir ，fir 滤波器的异同
（5）冒泡排序的原理
（6）操作系统的功能
（7）学过的计算机语言及开发的系统
（8）拉氏变换和傅立叶变换的表达式及联系。





基尔霍夫定理的内容是什么？（仕兰微电子）
2、平板电容公式 (C=ε S/4πkd)。（未知）
3、最基本的如三极管曲线特性。 （未知）
4、描述反馈电路的概念，列举他们的应用。 （仕兰微电子）
5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈） ；负反 馈
的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非 线
性失真，有效地扩展放大器的通频带，自动调节作用） （未知）
6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）
7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。 （未知）
8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。 （凹凸）
9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器） ，优缺 点，
特别是广泛采用差分结构的原因。 （未知）
10、给出一差分电路，告诉其输出电压 Y+和 Y-,求共模分量和差模分量。 （未知）
11、画差放的两个输入管。 （凹凸）
12、画出由运放构成加法、 减法、微分、积分运算的电路原理图。 并画出一个晶体管级的 运
放电路。（仕兰微电子）
13、用运算放大器组成一个 10 倍的放大器。（未知）
14、给出一个简单电路， 让你分析输出电压的特性 （就是个积分电路） ，并求输出端某点 的
rise/fall 时间。 (Infineon 笔试试题 )
15、电阻 R 和电容 C 串联，输入电压为 R 和 C 之间的电压，输出电压分别为 C 上电压和 R
上电 压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通
滤 波器。当 RC<< period - setup – hold
16、时钟周期为 T,触发器 D1 的建立时间最大为 T1max，最小为 T1min。组合逻辑电路最大
延 迟为 T2max,最小为 T2min。问，触发器 D2 的建立时间 T3 和保持时间应满足什么条件。
（华 为）
17、给出某个一般时序电路的图，有 Tsetup,Tdelay,Tck->q, 还有 clock 的 delay,写出决 定最大
时钟的因素，同时给出表达式。 （威盛 VIA 2003.11.06 上海笔试试题）
18、说说静态、动态时序模拟的优缺点。 （威盛 VIA 2003.11.06 上海笔试试题）
19、一个四级的 Mux,其中第二级信号为关键信号 如何改善 timing 。（威盛 VIA 2003.11.06 上
海笔试试题）
20、给出一个门级的图， 又给了各个门的传输延时， 问关键路径是什么， 还问给出输入， 使
得输出依赖于关键路径。 （未知）
21、逻辑方面数字电路的卡诺图化简， 时序（同步异步差异） ，触发器有几种 （区别， 优 点），
全加器等等。 （未知）
22、卡诺图写出逻辑表达使。 （威盛 VIA 2003.11.06 上海笔试试题）
23、化简 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）
24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot
its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each
segment of the transfer curve? （威 盛笔试题 circuit design-beijing-03.11.09 ）
25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel
width of PMOS and NMOS and explain?
26、为什么一个标准的倒相器中 P管的宽长比要比 N 管的宽长比大？（仕兰微电子）
27、用 mos 管搭出一个二输入与非门。 （扬智电子笔试）
28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which
input has faster response for output rising edge.(less delay time) 。（威盛笔试题 circuit
design-beijing-03.11.09 ）
29、画出 NOT,NAND,NOR的符号，真值表，还有 transistor level 的电路。（Infineon 笔 试）
30、画出 CMOS的图，画出 tow-to-one mux gate 。（威盛 VIA 2003.11.06 上海笔试试题）
31、用一个二选一 mux 和一个 inv 实现异或。（飞利浦－大唐笔试）
32、画出 Y=A*B+C的 cmos 电路图。（科广试题）
33、用逻辑们和 cmos 电路实现 ab+cd。（飞利浦－大唐笔试）
34、画出 CMOS电路的晶体管级电路图，实现 Y=A*B+C(D+E) 。（仕兰微电子）
35、利用 4 选 1 实现 F(x,y,z)=xz+yz’。（未知）
36、给一个表达式 f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化 简）。
37、给出一个简单的由多个 NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。
（Infineon 笔试）
38、为了实现逻辑 （A XOR B）OR （C AND D），请选用以下逻辑中的一种， 并说明为什 么？
1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案： NAND（未知）
39、用与非门等设计全加法器。 （华为）
40、给出两个门电路让你分析异同。 （华为）
41、用简单电路实现，当 A 为输入时，输出 B 波形为⋯（仕兰微电子）
42、A,B,C,D,E进行投票， 多数服从少数， 输出是 F（也就是如果 A,B,C,D,E中 1 的个数比 0 多，
那么 F输出为 1，否则 F为 0），用与非门实现，输入数目没有限制。 （未知）
43、用波形表示 D 触发器的功能。 （扬智电子笔试）
44、用传输门和倒向器搭一个边沿触发器。 （扬智电子笔试）
45、用逻辑们画出 D 触发器。（威盛 VIA 2003.11.06 上海笔试试题）
46、画出 DFF的结构图 ,用 verilog 实现之。（威盛）
47、画出一种 CMOS的 D 锁存器的电路图和版图。 （未知）
48、D 触发器和 D 锁存器的区别。 （新太硬件面试）
49、简述 latch 和 filp-flop 的异同。（未知）
50、LATCH和 DFF的概念和区别。 （未知）
51、latch 与 register 的区别 ,为什么现在多用 register.行为级描述中 latch 如何产生的。 （南
山之桥）
52、用 D 触发器做个二分颦的电路 .又问什么是状态图。 （华为）
53、请画出用 D 触发器实现 2倍分频的逻辑电路？（汉王笔试）
54、怎样用 D 触发器、与或非门组成二分频电路？（东信笔试）
55、How many flip-flop circuits are needed to divide by 164 (Intel) 16 分频？
56、用 filp-flop 和 logic-gate 设计一个 1 位加法器，输入 carryin 和 current-stage，输出 carryout
和 next-stage. （未知）
57、用 D 触发器做个 4 进制的计数。 （华为）
58、实现 N 位 Johnson Counter,N=5。（南山之桥）
59、用你熟悉的设计方式设计一个可预置初值的 7 进制循环计数器， 15 进制的呢？ （仕兰 微
电子）
60、数字电路设计当然必问 Verilog/VHDL，如设计计数器。 （未知）
61、BLOCKING NONBLOCKING 赋值的区别。 （南山之桥）
62、写异步 D 触发器的 verilog module 。 （扬智电子笔试） module dff8(clk , reset, d, q); input clk;
input reset; input [7:0] d; output [7:0] q; reg [7:0] q; always @ (posedge clk or posedge reset)
if(reset) q <= 0; else q <= d; endmodule
63、用 D 触发器实现 2 倍分频的 Verilog 描述？ （汉王笔试） module divide2( clk , clk_o, reset);
input clk , reset; output clk_o; wire in; reg out ; always @ ( posedge clk or posedge reset) if ( reset)
out <= 0; else out <= in; assign in = ~out; assign clk_o = out; endmodule
6?、可编程逻辑器件在现代电子设计中越来越重要，请问： a) 你所知道的可编程逻辑器 件
有哪些？ b) 试用 VHDL或 VERILOG、ABLE描述 8 位 D 触发器逻辑。（汉王笔试） PAL，PLD，
CPLD，FPGA。 module dff8(clk , reset, d, q); input clk; input reset; input d; output q; reg q; always
@ (posedge clk or posedge reset) if(reset) q <= 0; else q <= d; endmodule
65、请用 HDL描述四位的全加法器、 5 分频电路。（仕兰微电子） 66、用 VERILOG或 VHDL
写一段代码，实现 10 进制计数器。 （未知） 67、用 VERILOG或 VHDL写一段代码，实现消
除一个 glitch。（未知）
68、一个状态机的题目用 verilog 实现（不过这个状态机画的实在比较差，很容易误解 的）。
（威盛 VIA 2003.11.06 上海笔试试题）
69、描述一个交通信号灯的设计。 （仕兰微电子）
70、画状态机，接受 1， 2，5 分钱的卖报机，每份报纸 5 分钱。（扬智电子笔试）
71、设计一个自动售货机系统， 卖 soda 水的，只能投进三种硬币， 要正确的找回钱 数。（ 1）
画出 fsm（有限状态机） ；（2）用 verilog 编程，语法要符合 fpga 设计 的要求。（未知）
72、设计一个自动饮料售卖机，饮料 10 分钱，硬币有 5 分和 10 分两种，并考虑找零： （ 1）
画出 fsm（有限状态机） ；（2）用 verilog 编程，语法要符合 fpga 设计的要求； （3）设计 工
程中可使用的工具及设计大致过程。 （未知）
73、画出可以检测 10010 串的状态图 ,并 verilog 实现之。（威盛）
74、用 FSM 实现 101101 的序列检测模块。 （南山之桥） a 为输入端， b 为输出端，如果 a
连续输入为 1101 则 b 输出为 1，否则为 0。 例如 a： 0001100110110100100110 b：
0000000000100100000000 请画出 state machine ；请用 RTL描述其 state machine 。（未知）
75、用 verilog/vddl 检测 stream 中的特定字符串（分状态用状态机写） 。（飞利浦－大唐 笔
试）
76、用 verilog/vhdl 写一个 fifo 控制器 (包括空，满，半满信号 )。（飞利浦－大唐笔试）
77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能： y=lnx，其中， x 为
4 位二进制整数输入信号。 y 为二进制小数输出， 要求保留两位小数。 电源电压为 3~5v 假 设
公司接到该项目后， 交由你来负责该产品的设计， 试讨论该产品的设计全程。 （仕兰微 电子）
78、 sram，falsh memory，及 dram 的区别？（新太硬件面试）
79、给出单管 DRAM 的原理图 (西电版《数字电子技术基础》作者杨颂华、冯毛官 205 页图
9 －14b)，问你有什么办法提高 refresh time ，总共有 5 个问题，记不起来了。 （降低温 度，
增大电容存储容量） （Infineon 笔试）
80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can
store data and which node is word line control?  （威盛笔试题 circuit design-beijing-03.11.09 ）
81、名词 :sram,ssram,sdram 名词 IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic
Input Output System USB: Universal Serial Bus VHDL: VHIC Hardware Description Language SDR:
Single Data Rate  压控振荡器的英文缩写 (VCO)。 动态随机存储器的英文缩写
(DRAM)。 名词解释，无聊的外文缩写罢了，比如 PCI、 ECC、 DDR、interrupt 、pipeline 、
IRQ,BIOS,USB,VHDL,VLSI VCO( 压控振荡器 ) RAM (动态随机存储器 )，FIR IIR DFT( 离散 傅立叶变
换)或者是中文的，比如： a.量化误差 b.直方图 c.白平衡



## 面试经验

这段时间去面试了几家公司， 发现比较大的公司相对于重视基础问题。 这里边又有几个问题
特别的突出。他们是：同步时钟设计、亚稳态、异步 FIFO。可以说，这些个问题要是弄清
楚了，就至少满足了技术方面 1/3 的要求，另外的 2/3 是什么，我就说不清楚了。又有人发
了竞争冒险毛刺的问题， 不过， 对于采用同步设计方法的系统，这些问题一般不会遇到。下
面就谈谈我对这些问题的看法， 要是你觉得看这些东西觉得类似一堆狗屎， 那么恭喜你， 你
面试成功的机会增加了 1/3 ；要是你你觉得阿， 什么样的牛人拉了一堆牛屎， 那么不好意思，
还是再去补补课把。这里推荐一本《数字设计——原理和实践》 (John F.Wakerly)的书，仔细
看一遍吧。
同步时钟设计简单说就是一个系统中 （或系统中的一部分） 都采用同一个时钟触发。 系统中
的(D)触发器全部都连接到一个时钟，而且只控制触发器的同步端（输入，同步置位，同步
复位）。这样的系统是相对于异步系统而言的，异步系统并不是不同的触发器时钟端连接到
不同的时钟信号的系统 （一般的这样叫做跨时钟系统， 是相对几个较小的同步系统的组合） ，
而是更本没有了时钟的概念， 依靠和触发器构造一样的反馈电路组成。 相对于异步系统， 同
步系统更好设计（异步设计则象一个魔术 , 类似于汇编和高级语言的关系） ，更容易进行时
序分析 (为什么要用 D 触发器而不用 D 锁存器 )——在这里组合逻辑的竞争冒险毛刺问题都不
存在了。应该说，同步系统最大的问题在于时钟的偏斜 (skew)。同步时钟系统也存在一些涉
及的技巧， 这些技巧一般围绕着降低关键路径的延时和时间和空间的平衡。 这些都是平衡的
艺术（了解了基本的部件之后，剩下的工作就是一个字 "平衡 "),这里边的方法就太具体，而
且本人也知道得不多，不敢乱说了。 不过，只要你用过一种方法， 就可以体会到其中的精神
了。
亚稳态这是跨时钟设计中最基础的一个问题 (宏观的问题是 FIFO)，按照我的观察，上论坛问
问题多的一般不明白这个， 请一定要注意了。 什么是亚稳态？数字电路中的简单双稳态电路
就是两个反相器首尾相连组成（加一些控制逻辑变成了锁存器，触发器） ，然而并不像名字
显示的，这种电路其实还有第三种半稳定态——就是当两个反相器都处于中间值得情况——
这称之为亚稳态。 我们知道反相器在非逻辑值范围的反馈系数是相当大的， 一旦因为干扰或
者噪音离开了这个中心点，就会很快地进入逻辑值范围（稳态） 。数学分析，从亚稳态进入
稳态，正如放射元素的衰变，是一个指数的规律（为什么是指数的规律？你要是想不明白，
说明你还没有搞明白亚稳态） 。那么，亚稳态的危害到底是什么呢？消耗功率； ），其实不是
（虽然亚稳态消耗很大的功率） ，亚稳态的问题在于其电平并不处于有效逻辑电平范围内，
而且在变化。这就导致与其相连其他数字部件将其作出不同的判断（注意，不同） ，有的作
为'1',有的作为 '0'，有的也进入了亚稳态，数字部件就会逻辑混乱。那么究竟如何避免（或
者减小 )亚稳态的危险呢？注意到亚稳态的触发器继续停留在亚稳态的几率按照指数减少，
那么办法就是等——等足够长的时间， 直到这个几率变得小的实际上不会发生。 到底需要有
多长呢？有的厂商有一个数据， 有的没有， 按照普通的做法， 至少等一个时钟周期——这也
就是所谓的异步数据要用两个触发器打一下。 这一段有点糊涂， 不容易说明白， 你看了要是
觉得云里雾里， 不知所云，那们你只有找一本书学习了； 要是觉得作者表达不清， 那么恭喜
你，面试通过了的几率增加了。 关于这个问题有很多糊涂的认识， 要是你的主考官和你争论，
你就顺着他的意思，毕竟没有人想找一个管教不了的手下。
异步 FIFO 异步 FIFO是跨时钟域设计方法的集中体现， 体现了很多的方法。 不过，其中最重
要的有两点， 一个就是亚稳态， 一个就是和亚稳态类似但不相同的——多个控制 /状态信号
的跨时钟传递。 具体地说， 就是当你把一组信号传递到另外一个时钟域的话， 这一组信号可
能因为延迟不同， 这样到达新时钟域之后， 得到的数据相差一个老时钟域的时钟周期。 兴好，
对于 FIFO，需要传递的是一个计数器，这个计数器可以编码成格雷码（ gray code），这样的
编码每次只变化一个位，正好解决了上面的问题 (要是没有画过图，最好画一个图看一下） 。
真不清楚这是怎么发明的！ 注意，这里其实还对格雷码的相对延迟和相关的时钟周期有一个
要求。这就是异步 FIFO中最关键的一点， 至于指针如何控制， 稍微考虑一下都很容易清楚。
需要注意的事，这些东西不是用嘴能说清楚的，最好画一个示意图，不要因为没有说清楚，
让主考官觉得你没有清楚。
当然， 除此之外还有很多很多的东西。比如组合逻辑的设计技巧， 俺就没有研究。 比如高速
布线信号完整性问题，俺也不敢多说。至于整个系统的设计思想， 更不敢妄语。不过如果只
要你有一个问题了解到了相当的深度，相信你很容易搞清楚其他问题。



**注：所有内容均来源于网络，如本文的内容对您的权利造成了影响，请<a href="mailto:1058349718@qq.com">邮件联系</a>，我们会在第一时间将涉及版权的内容进行删除。**

[  完  ]

