---
layout: docs
title:  "动机"
section: "chisel3"
---

# 动机 -- "为什么选择 Chisel?"

我们之所以开发新的硬件语言，是因为在研究项目和硬件设计课程中多年来与现有硬件描述语言的斗争。
_Verilog_ 和 _VHDL_ 最初是作为硬件 _仿真_ 语言开发的，后来才成为硬件 _综合_ 的基础。
这些语言的许多语义并不适合硬件综合，事实上，许多语言结构根本就无法综合。
其他语言结构在如何映射到硬件实现方面也不直观，或者它们的使用可能会意外地导致高度低效的硬件结构。
虽然使用这些语言的一个子集仍然可以获得可接受的结果，但它们仍然呈现出一个杂乱而令人困惑的规范模型，尤其是在教学环境中。

然而，我们开发新硬件语言的最强动力是我们希望改变电子系统设计的方式。
我们认为，不仅要教导学生如何设计电路，还要教他们如何设计 *电路生成器* —— 能够根据高层次的设计参数和约束自动生成设计的程序。
通过电路生成器，我们希望能够利用设计专家的辛勤工作，为每个人提高设计抽象的层次。
为了表达灵活和可扩展的电路构建，电路生成器必须采用复杂的编程技术，以便根据高层次参数值和约束做出关于如何最佳定制其输出电路的决策。
虽然 Verilog 和 VHDL 包含一些用于程序化电路生成的原始结构，但它们缺乏现代编程语言中存在的强大功能，如面向对象编程、类型推断、函数式编程支持和反射。

我们没有从头开始构建新的硬件设计语言，而是选择将硬件构建原语嵌入到现有语言中。
我们选择 Scala 不仅是因为它包含了我们认为对构建电路生成器很重要的编程特性，还因为它是专门开发作为领域特定语言基础的语言。
