declare riscv_top {
    input       UART_TX;
    output      UART_RX;

    input       MODE;
}



module riscv_top {
    uart        uart;
    mem_wrap    mem_wrap;
    core        core;


    uart.uart_tx = UART_TX;
    uart.uart_rx = UART_RX;

    mem_wrap.iaddr = 
    mem_wrap.iwdata = 
}

