Fitter report for 8bitbrain
Thu Mar 25 19:58:04 2010
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Clock Delay Control Summary
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing
 36. Advanced Data - General
 37. Advanced Data - Placement Preparation
 38. Advanced Data - Placement
 39. Advanced Data - Routing
 40. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Thu Mar 25 19:58:03 2010        ;
; Quartus II Version                 ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name                      ; 8bitbrain                                    ;
; Top-level Entity Name              ; 8bitbrain                                    ;
; Family                             ; Cyclone II                                   ;
; Device                             ; EP2C8T144C8                                  ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 8,002 / 8,256 ( 97 % )                       ;
;     Total combinational functions  ; 7,660 / 8,256 ( 93 % )                       ;
;     Dedicated logic registers      ; 1,210 / 8,256 ( 15 % )                       ;
; Total registers                    ; 1210                                         ;
; Total pins                         ; 34 / 85 ( 40 % )                             ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 16,384 / 165,888 ( 10 % )                    ;
; Embedded Multiplier 9-bit elements ; 22 / 36 ( 61 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                ;
+------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C8T144C8                    ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                   ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------+------------------+-----------------------+
; Node                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                  ; Destination Port ; Destination Port Name ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------+------------------+-----------------------+
; modulator:inst3|attack_ctr1[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[0]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[0]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr1[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[1]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[1]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr1[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[2]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[2]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr1[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[3]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[3]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr1[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[4]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[4]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr1[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[5]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[5]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr1[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[6]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[6]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr1[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[7]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[7]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr2[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[0]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[0]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr2[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[1]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[1]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr2[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[2]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[2]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr2[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[3]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[3]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr2[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[4]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[4]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr2[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[5]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[5]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr2[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[6]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[6]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr2[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[7]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[7]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr3[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[0]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[0]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr3[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[1]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[1]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr3[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[2]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[2]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr3[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[3]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[3]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr3[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[4]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[4]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr3[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[5]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[5]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr3[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[6]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[6]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; modulator:inst3|attack_ctr3[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[7]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[7]~_Duplicate_1                       ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 8979 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 8979 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; sld_hub:sld_hub_inst           ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; sld_hub:sld_hub_inst           ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 8014    ; 0                 ; N/A                     ; Source File       ;
; sld_signaltap:auto_signaltap_0 ; 744     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:sld_hub_inst           ; 221     ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in c:/workspace/8bitbrain/8bitbrain.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 8,002 / 8,256 ( 97 % )    ;
;     -- Combinational with no register       ; 6792                      ;
;     -- Register only                        ; 342                       ;
;     -- Combinational with a register        ; 868                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 2898                      ;
;     -- 3 input functions                    ; 2409                      ;
;     -- <=2 input functions                  ; 2353                      ;
;     -- Register only                        ; 342                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 5449                      ;
;     -- arithmetic mode                      ; 2211                      ;
;                                             ;                           ;
; Total registers*                            ; 1,210 / 8,487 ( 14 % )    ;
;     -- Dedicated logic registers            ; 1,210 / 8,256 ( 15 % )    ;
;     -- I/O registers                        ; 0 / 231 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 511 / 516 ( 99 % )        ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 34 / 85 ( 40 % )          ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )            ;
; Global signals                              ; 8                         ;
; M4Ks                                        ; 7 / 36 ( 19 % )           ;
; Total block memory bits                     ; 16,384 / 165,888 ( 10 % ) ;
; Total block memory implementation bits      ; 32,256 / 165,888 ( 19 % ) ;
; Embedded Multiplier 9-bit elements          ; 22 / 36 ( 61 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 8 / 8 ( 100 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 28% / 29% / 26%           ;
; Peak interconnect usage (total/H/V)         ; 31% / 33% / 30%           ;
; Maximum fan-out node                        ; clk~clkctrl               ;
; Maximum fan-out                             ; 833                       ;
; Highest non-global fan-out signal           ; controller:inst1|keyn~492 ;
; Highest non-global fan-out                  ; 240                       ;
; Total fan-out                               ; 27163                     ;
; Average fan-out                             ; 2.96                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                ;
+---------------------------------------------+----------------------+--------------------------------+----------------------+
; Statistic                                   ; Top                  ; sld_signaltap:auto_signaltap_0 ; sld_hub:sld_hub_inst ;
+---------------------------------------------+----------------------+--------------------------------+----------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ; Low                  ;
;                                             ;                      ;                                ;                      ;
; Total logic elements                        ; 7337 / 8256 ( 88 % ) ; 527 / 8256 ( 6 % )             ; 138 / 8256 ( 1 % )   ;
;     -- Combinational with no register       ; 6671                 ; 74                             ; 47                   ;
;     -- Register only                        ; 82                   ; 252                            ; 8                    ;
;     -- Combinational with a register        ; 584                  ; 201                            ; 83                   ;
;                                             ;                      ;                                ;                      ;
; Logic element usage by number of LUT inputs ;                      ;                                ;                      ;
;     -- 4 input functions                    ; 2730                 ; 102                            ; 66                   ;
;     -- 3 input functions                    ; 2281                 ; 89                             ; 39                   ;
;     -- <=2 input functions                  ; 2244                 ; 84                             ; 25                   ;
;     -- Register only                        ; 82                   ; 252                            ; 8                    ;
;                                             ;                      ;                                ;                      ;
; Logic elements by mode                      ;                      ;                                ;                      ;
;     -- normal mode                          ; 5088                 ; 235                            ; 126                  ;
;     -- arithmetic mode                      ; 2167                 ; 40                             ; 4                    ;
;                                             ;                      ;                                ;                      ;
; Total registers                             ; 666                  ; 453                            ; 91                   ;
;     -- Dedicated logic registers            ; 666 / 8256 ( 8 % )   ; 453 / 8256 ( 5 % )             ; 91 / 8256 ( 1 % )    ;
;     -- I/O registers                        ; 0                    ; 0                              ; 0                    ;
;                                             ;                      ;                                ;                      ;
; Total LABs:  partially or completely used   ; 473 / 516 ( 91 % )   ; 40 / 516 ( 7 % )               ; 12 / 516 ( 2 % )     ;
;                                             ;                      ;                                ;                      ;
; Virtual pins                                ; 0                    ; 0                              ; 0                    ;
; I/O pins                                    ; 34                   ; 0                              ; 0                    ;
; Embedded Multiplier 9-bit elements          ; 22 / 36 ( 61 % )     ; 0 / 36 ( 0 % )                 ; 0 / 36 ( 0 % )       ;
; Total memory bits                           ; 11776                ; 4608                           ; 0                    ;
; Total RAM block bits                        ; 27648                ; 4608                           ; 0                    ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )        ;
; M4K                                         ; 6 / 36 ( 16 % )      ; 1 / 36 ( 2 % )                 ; 0 / 36 ( 0 % )       ;
; Clock control block                         ; 8 / 10 ( 80 % )      ; 0 / 10 ( 0 % )                 ; 0 / 10 ( 0 % )       ;
; Clock delay control block                   ; 1 / 8 ( 12 % )       ; 0 / 8 ( 0 % )                  ; 0 / 8 ( 0 % )        ;
;                                             ;                      ;                                ;                      ;
; Connections                                 ;                      ;                                ;                      ;
;     -- Input Connections                    ; 95                   ; 573                            ; 139                  ;
;     -- Registered Input Connections         ; 48                   ; 498                            ; 98                   ;
;     -- Output Connections                   ; 665                  ; 1                              ; 141                  ;
;     -- Registered Output Connections        ; 18                   ; 0                              ; 140                  ;
;                                             ;                      ;                                ;                      ;
; Internal Connections                        ;                      ;                                ;                      ;
;     -- Total Connections                    ; 25169                ; 2369                           ; 896                  ;
;     -- Registered Connections               ; 2785                 ; 1420                           ; 636                  ;
;                                             ;                      ;                                ;                      ;
; External Connections                        ;                      ;                                ;                      ;
;     -- Top                                  ; 78                   ; 496                            ; 186                  ;
;     -- sld_signaltap:auto_signaltap_0       ; 496                  ; 0                              ; 78                   ;
;     -- sld_hub:sld_hub_inst                 ; 186                  ; 78                             ; 16                   ;
;                                             ;                      ;                                ;                      ;
; Partition Interface                         ;                      ;                                ;                      ;
;     -- Input Ports                          ; 46                   ; 94                             ; 28                   ;
;     -- Output Ports                         ; 32                   ; 47                             ; 45                   ;
;     -- Bidir Ports                          ; 0                    ; 0                              ; 0                    ;
;                                             ;                      ;                                ;                      ;
; Registered Ports                            ;                      ;                                ;                      ;
;     -- Registered Input Ports               ; 0                    ; 31                             ; 2                    ;
;     -- Registered Output Ports              ; 0                    ; 1                              ; 35                   ;
;                                             ;                      ;                                ;                      ;
; Port Connectivity                           ;                      ;                                ;                      ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ; 5                    ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ; 0                    ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ; 0                    ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ; 0                    ;
;     -- Input Ports with no Source           ; 0                    ; 35                             ; 0                    ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ; 0                    ;
;     -- Input Ports with no Fanout           ; 0                    ; 40                             ; 1                    ;
;     -- Output Ports with no Fanout          ; 0                    ; 38                             ; 17                   ;
+---------------------------------------------+----------------------+--------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                               ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; arpmodein          ; 8     ; 1        ; 0            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[0]         ; 125   ; 2        ; 18           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; btn_vec[1]         ; 53    ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[2]         ; 55    ; 4        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[3]         ; 57    ; 4        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[4]         ; 58    ; 4        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[5]         ; 59    ; 4        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[6]         ; 60    ; 4        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk                ; 17    ; 1        ; 0            ; 9            ; 0           ; 13                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[0]         ; 101   ; 3        ; 34           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[1]         ; 22    ; 1        ; 0            ; 9            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[2]         ; 21    ; 1        ; 0            ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[3]         ; 18    ; 1        ; 0            ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[4]         ; 143   ; 2        ; 1            ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[5]         ; 96    ; 3        ; 34           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[6]         ; 134   ; 2        ; 9            ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[7]         ; 69    ; 4        ; 32           ; 0            ; 3           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[8]         ; 67    ; 4        ; 30           ; 0            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[9]         ; 126   ; 2        ; 18           ; 19           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; edit_change_rot[0] ; 141   ; 2        ; 1            ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; edit_change_rot[1] ; 75    ; 3        ; 34           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; edit_select_rot[0] ; 41    ; 4        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; edit_select_rot[1] ; 7     ; 1        ; 0            ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset              ; 24    ; 1        ; 0            ; 8            ; 0           ; 27                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; wave_bank_rot[0]   ; 74    ; 3        ; 34           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; wave_bank_rot[1]   ; 30    ; 1        ; 0            ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; waveform_rot[0]    ; 87    ; 3        ; 34           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; waveform_rot[1]    ; 44    ; 4        ; 3            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; p2s_cs    ; 136   ; 2        ; 3            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_dout  ; 139   ; 2        ; 3            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_ioclk ; 137   ; 2        ; 3            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_ld    ; 86    ; 3        ; 34           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s2p_cs    ; 71    ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s2p_ioclk ; 70    ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 17 ( 59 % ) ; 3.3V          ; --           ;
; 2        ; 8 / 23 ( 35 % )  ; 3.3V          ; --           ;
; 3        ; 7 / 21 ( 33 % )  ; 3.3V          ; --           ;
; 4        ; 12 / 24 ( 50 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; edit_select_rot[1]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 18         ; 1        ; arpmodein                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 20         ; 1        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 11       ; 21         ; 1        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 12       ; 22         ; 1        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 13       ; 23         ; 1        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 14       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 27         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 28         ; 1        ; data_in[3]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 30         ; 1        ; data_in[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 22       ; 31         ; 1        ; data_in[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 51         ; 1        ; wave_bank_rot[1]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 55         ; 4        ; edit_select_rot[0]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 58         ; 4        ; waveform_rot[1]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 74         ; 4        ; btn_vec[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 75         ; 4        ; btn_vec[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 76         ; 4        ; btn_vec[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 77         ; 4        ; btn_vec[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 78         ; 4        ; btn_vec[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 79         ; 4        ; btn_vec[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 96         ; 4        ; data_in[8]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 97         ; 4        ; data_in[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; s2p_ioclk                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; s2p_cs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 102        ; 3        ; wave_bank_rot[0]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 105        ; 3        ; edit_change_rot[1]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 82       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 125        ; 3        ; p2s_ld                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 126        ; 3        ; waveform_rot[0]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 130        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 134        ; 3        ; data_in[5]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 97       ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 150        ; 3        ; data_in[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 153        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 154        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 161        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 173        ; 2        ; btn_vec[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ; 174        ; 2        ; data_in[9]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 180        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 185        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 186        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 187        ; 2        ; data_in[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 135      ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 196        ; 2        ; p2s_cs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 197        ; 2        ; p2s_ioclk                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 198        ; 2        ; p2s_dout                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 199        ; 2        ; edit_change_rot[0]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 200        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 201        ; 2        ; data_in[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 144      ; 202        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                  ;
+----------------------+------------+-----------------+------------------+---------------------+
; Name                 ; Source I/O ; Location        ; Delay Chain Mode ; Delay Chain Setting ;
+----------------------+------------+-----------------+------------------+---------------------+
; reset~clk_delay_ctrl ; reset      ; CLKDELAYCTRL_G1 ; none             ; N/A                 ;
+----------------------+------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                      ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |8bitbrain                                                                                           ; 8002 (8)    ; 1210 (6)                  ; 0 (0)         ; 16384       ; 7    ; 22           ; 0       ; 11        ; 34   ; 0            ; 6792 (2)     ; 342 (4)           ; 868 (2)          ; |8bitbrain                                                                                                                                                                                                                                                                                               ; work         ;
;    |arp_mux:inst10|                                                                                  ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 5 (0)            ; |8bitbrain|arp_mux:inst10                                                                                                                                                                                                                                                                                ; work         ;
;       |lpm_mux:lpm_mux_component|                                                                    ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 5 (0)            ; |8bitbrain|arp_mux:inst10|lpm_mux:lpm_mux_component                                                                                                                                                                                                                                                      ; work         ;
;          |mux_j4e:auto_generated|                                                                    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 5 (5)            ; |8bitbrain|arp_mux:inst10|lpm_mux:lpm_mux_component|mux_j4e:auto_generated                                                                                                                                                                                                                               ; work         ;
;    |btn_reg:inst4|                                                                                   ; 108 (108)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 28 (28)           ; 62 (62)          ; |8bitbrain|btn_reg:inst4                                                                                                                                                                                                                                                                                 ; work         ;
;    |controller:inst1|                                                                                ; 1917 (1917) ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1784 (1784)  ; 0 (0)             ; 133 (133)        ; |8bitbrain|controller:inst1                                                                                                                                                                                                                                                                              ; work         ;
;    |mixer:inst2|                                                                                     ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2                                                                                                                                                                                                                                                                                   ; work         ;
;       |mixeradd:add1|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add1                                                                                                                                                                                                                                                                     ; work         ;
;          |parallel_add:parallel_add_component|                                                       ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add1|parallel_add:parallel_add_component                                                                                                                                                                                                                                 ; work         ;
;             |par_add_mqe:auto_generated|                                                             ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add1|parallel_add:parallel_add_component|par_add_mqe:auto_generated                                                                                                                                                                                                      ; work         ;
;       |mixeradd:add2|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add2                                                                                                                                                                                                                                                                     ; work         ;
;          |parallel_add:parallel_add_component|                                                       ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add2|parallel_add:parallel_add_component                                                                                                                                                                                                                                 ; work         ;
;             |par_add_mqe:auto_generated|                                                             ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add2|parallel_add:parallel_add_component|par_add_mqe:auto_generated                                                                                                                                                                                                      ; work         ;
;       |mixermult:mult1|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult1                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_mult:lpm_mult_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                       ; work         ;
;             |mult_3bn:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult1|lpm_mult:lpm_mult_component|mult_3bn:auto_generated                                                                                                                                                                                                               ; work         ;
;       |mixermult:mult2|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult2                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_mult:lpm_mult_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult2|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                       ; work         ;
;             |mult_3bn:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult2|lpm_mult:lpm_mult_component|mult_3bn:auto_generated                                                                                                                                                                                                               ; work         ;
;       |mixersub:sub1|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub1                                                                                                                                                                                                                                                                     ; work         ;
;          |lpm_add_sub:lpm_add_sub_component|                                                         ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub1|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                                   ; work         ;
;             |add_sub_pmh:auto_generated|                                                             ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub1|lpm_add_sub:lpm_add_sub_component|add_sub_pmh:auto_generated                                                                                                                                                                                                        ; work         ;
;       |mixersub:sub2|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub2                                                                                                                                                                                                                                                                     ; work         ;
;          |lpm_add_sub:lpm_add_sub_component|                                                         ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub2|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                                   ; work         ;
;             |add_sub_pmh:auto_generated|                                                             ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub2|lpm_add_sub:lpm_add_sub_component|add_sub_pmh:auto_generated                                                                                                                                                                                                        ; work         ;
;    |modulator:inst3|                                                                                 ; 3828 (414)  ; 125 (125)                 ; 0 (0)         ; 0           ; 0    ; 18           ; 0       ; 9         ; 0    ; 0            ; 3703 (289)   ; 3 (3)             ; 122 (122)        ; |8bitbrain|modulator:inst3                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div0|                                                                              ; 401 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 401 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_fem:auto_generated|                                                             ; 401 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 401 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_fem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_plh:divider|                                                            ; 401 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 401 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_k2f:divider|                                                               ; 401 (401)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 401 (401)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div1|                                                                              ; 397 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_fem:auto_generated|                                                             ; 397 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1|lpm_divide_fem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_plh:divider|                                                            ; 397 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_k2f:divider|                                                               ; 397 (397)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (397)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div2|                                                                              ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_fem:auto_generated|                                                             ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2|lpm_divide_fem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_plh:divider|                                                            ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_k2f:divider|                                                               ; 340 (340)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (340)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div3|                                                                              ; 401 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 401 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_fem:auto_generated|                                                             ; 401 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 401 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_plh:divider|                                                            ; 401 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 401 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_k2f:divider|                                                               ; 401 (401)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 401 (401)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div4|                                                                              ; 397 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_fem:auto_generated|                                                             ; 397 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4|lpm_divide_fem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_plh:divider|                                                            ; 397 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_k2f:divider|                                                               ; 397 (397)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (397)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div5|                                                                              ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_fem:auto_generated|                                                             ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5|lpm_divide_fem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_plh:divider|                                                            ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_k2f:divider|                                                               ; 340 (340)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (340)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div6|                                                                              ; 401 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 401 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_fem:auto_generated|                                                             ; 401 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 401 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_fem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_plh:divider|                                                            ; 401 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 401 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_k2f:divider|                                                               ; 401 (401)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 401 (401)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div7|                                                                              ; 397 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_fem:auto_generated|                                                             ; 397 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7|lpm_divide_fem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_plh:divider|                                                            ; 397 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_k2f:divider|                                                               ; 397 (397)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (397)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div8|                                                                              ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_fem:auto_generated|                                                             ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8|lpm_divide_fem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_plh:divider|                                                            ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_k2f:divider|                                                               ; 340 (340)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (340)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult0|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult0                                                                                                                                                                                                                                                                ; work         ;
;          |mult_it01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult1                                                                                                                                                                                                                                                                ; work         ;
;          |mult_qt01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult1|mult_qt01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult2|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult2                                                                                                                                                                                                                                                                ; work         ;
;          |mult_qt01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult2|mult_qt01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult3|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult3                                                                                                                                                                                                                                                                ; work         ;
;          |mult_it01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult4|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult4                                                                                                                                                                                                                                                                ; work         ;
;          |mult_qt01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult4|mult_qt01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult5|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult5                                                                                                                                                                                                                                                                ; work         ;
;          |mult_qt01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult5|mult_qt01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult6|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult6                                                                                                                                                                                                                                                                ; work         ;
;          |mult_it01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult7|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult7                                                                                                                                                                                                                                                                ; work         ;
;          |mult_qt01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult7|mult_qt01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult8|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult8                                                                                                                                                                                                                                                                ; work         ;
;          |mult_qt01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult8|mult_qt01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;    |p2s:inst5|                                                                                       ; 28 (28)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 14 (14)          ; |8bitbrain|p2s:inst5                                                                                                                                                                                                                                                                                     ; work         ;
;    |s2p:inst|                                                                                        ; 103 (103)   ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 25 (25)           ; 45 (45)          ; |8bitbrain|s2p:inst                                                                                                                                                                                                                                                                                      ; work         ;
;    |sequencer:inst9|                                                                                 ; 159 (100)   ; 73 (39)                   ; 0 (0)         ; 7168        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (61)      ; 4 (0)             ; 69 (39)          ; |8bitbrain|sequencer:inst9                                                                                                                                                                                                                                                                               ; work         ;
;       |altsyncram:Mux12_rtl_0|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|sequencer:inst9|altsyncram:Mux12_rtl_0                                                                                                                                                                                                                                                        ; work         ;
;          |altsyncram_1j01:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|sequencer:inst9|altsyncram:Mux12_rtl_0|altsyncram_1j01:auto_generated                                                                                                                                                                                                                         ; work         ;
;       |maj7:sequence|                                                                                ; 59 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 4 (0)             ; 30 (0)           ; |8bitbrain|sequencer:inst9|maj7:sequence                                                                                                                                                                                                                                                                 ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 59 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 4 (0)             ; 30 (0)           ; |8bitbrain|sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram_pec1:auto_generated|                                                         ; 59 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 4 (0)             ; 30 (0)           ; |8bitbrain|sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated                                                                                                                                                                                                  ; work         ;
;                |altsyncram_en82:altsyncram1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|altsyncram_en82:altsyncram1                                                                                                                                                                      ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                           ; 59 (39)     ; 34 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (14)      ; 4 (4)             ; 30 (21)          ; |8bitbrain|sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                        ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                               ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |8bitbrain|sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                     ; work         ;
;    |sld_hub:sld_hub_inst|                                                                            ; 138 (99)    ; 91 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (36)      ; 8 (8)             ; 83 (58)          ; |8bitbrain|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                          ; work         ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |8bitbrain|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                  ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |8bitbrain|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 527 (1)     ; 453 (0)                   ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (1)       ; 252 (0)           ; 201 (0)          ; |8bitbrain|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 526 (148)   ; 453 (137)                 ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (11)      ; 252 (109)         ; 201 (9)          ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 54 (52)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 35 (35)           ; 18 (0)           ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                |decode_rqf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated                                                                                                             ; work         ;
;             |lpm_mux:mux|                                                                            ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ; work         ;
;                |mux_doc:auto_generated|                                                              ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_doc:auto_generated                                                                                                                        ; work         ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;             |altsyncram_tps3:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_tps3:auto_generated                                                                                                                                           ; work         ;
;                |altsyncram_aeq1:altsyncram1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_tps3:auto_generated|altsyncram_aeq1:altsyncram1                                                                                                               ; work         ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 80 (80)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 12 (12)           ; 39 (39)          ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;          |sld_ela_control:ela_control|                                                               ; 136 (1)     ; 111 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 89 (0)            ; 41 (1)           ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 114 (0)     ; 95 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 76 (0)            ; 38 (0)           ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 57 (57)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 57 (57)           ; 0 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 57 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 38 (0)           ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 17 (7)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 9 (0)             ; 2 (1)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 87 (9)      ; 71 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (9)       ; 0 (0)             ; 71 (0)           ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                |cntr_0ci:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0ci:auto_generated                                                       ; work         ;
;             |lpm_counter:read_pointer_counter|                                                       ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                |cntr_32j:auto_generated|                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_32j:auto_generated                                                                                ; work         ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                |cntr_vbi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_vbi:auto_generated                                                                      ; work         ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                |cntr_gui:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated                                                                         ; work         ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 18 (18)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
;    |wavegenerator:inst6|                                                                             ; 1161 (0)    ; 186 (0)                   ; 0 (0)         ; 4608        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 975 (0)      ; 18 (0)            ; 168 (0)          ; |8bitbrain|wavegenerator:inst6                                                                                                                                                                                                                                                                           ; work         ;
;       |addrgen:inst6|                                                                                ; 387 (51)    ; 62 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 325 (20)     ; 6 (6)             ; 56 (26)          ; |8bitbrain|wavegenerator:inst6|addrgen:inst6                                                                                                                                                                                                                                                             ; work         ;
;          |lpm_divide0:div1|                                                                          ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegenerator:inst6|addrgen:inst6|lpm_divide0:div1                                                                                                                                                                                                                                            ; work         ;
;             |lpm_divide:lpm_divide_component|                                                        ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegenerator:inst6|addrgen:inst6|lpm_divide0:div1|lpm_divide:lpm_divide_component                                                                                                                                                                                                            ; work         ;
;                |lpm_divide_gft:auto_generated|                                                       ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegenerator:inst6|addrgen:inst6|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_gft:auto_generated                                                                                                                                                                              ; work         ;
;                   |sign_div_unsign_q8i:divider|                                                      ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegenerator:inst6|addrgen:inst6|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_gft:auto_generated|sign_div_unsign_q8i:divider                                                                                                                                                  ; work         ;
;                      |alt_u_div_8nf:divider|                                                         ; 336 (336)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (305)    ; 0 (0)             ; 31 (31)          ; |8bitbrain|wavegenerator:inst6|addrgen:inst6|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_gft:auto_generated|sign_div_unsign_q8i:divider|alt_u_div_8nf:divider                                                                                                                            ; work         ;
;       |addrgen:inst7|                                                                                ; 387 (51)    ; 62 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 325 (20)     ; 6 (6)             ; 56 (26)          ; |8bitbrain|wavegenerator:inst6|addrgen:inst7                                                                                                                                                                                                                                                             ; work         ;
;          |lpm_divide0:div1|                                                                          ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegenerator:inst6|addrgen:inst7|lpm_divide0:div1                                                                                                                                                                                                                                            ; work         ;
;             |lpm_divide:lpm_divide_component|                                                        ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegenerator:inst6|addrgen:inst7|lpm_divide0:div1|lpm_divide:lpm_divide_component                                                                                                                                                                                                            ; work         ;
;                |lpm_divide_gft:auto_generated|                                                       ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegenerator:inst6|addrgen:inst7|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_gft:auto_generated                                                                                                                                                                              ; work         ;
;                   |sign_div_unsign_q8i:divider|                                                      ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegenerator:inst6|addrgen:inst7|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_gft:auto_generated|sign_div_unsign_q8i:divider                                                                                                                                                  ; work         ;
;                      |alt_u_div_8nf:divider|                                                         ; 336 (336)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (305)    ; 0 (0)             ; 31 (31)          ; |8bitbrain|wavegenerator:inst6|addrgen:inst7|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_gft:auto_generated|sign_div_unsign_q8i:divider|alt_u_div_8nf:divider                                                                                                                            ; work         ;
;       |addrgen:inst|                                                                                 ; 387 (51)    ; 62 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 325 (20)     ; 6 (6)             ; 56 (26)          ; |8bitbrain|wavegenerator:inst6|addrgen:inst                                                                                                                                                                                                                                                              ; work         ;
;          |lpm_divide0:div1|                                                                          ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegenerator:inst6|addrgen:inst|lpm_divide0:div1                                                                                                                                                                                                                                             ; work         ;
;             |lpm_divide:lpm_divide_component|                                                        ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegenerator:inst6|addrgen:inst|lpm_divide0:div1|lpm_divide:lpm_divide_component                                                                                                                                                                                                             ; work         ;
;                |lpm_divide_gft:auto_generated|                                                       ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegenerator:inst6|addrgen:inst|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_gft:auto_generated                                                                                                                                                                               ; work         ;
;                   |sign_div_unsign_q8i:divider|                                                      ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegenerator:inst6|addrgen:inst|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_gft:auto_generated|sign_div_unsign_q8i:divider                                                                                                                                                   ; work         ;
;                      |alt_u_div_8nf:divider|                                                         ; 336 (336)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (305)    ; 0 (0)             ; 31 (31)          ; |8bitbrain|wavegenerator:inst6|addrgen:inst|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_gft:auto_generated|sign_div_unsign_q8i:divider|alt_u_div_8nf:divider                                                                                                                             ; work         ;
;       |altsyncram0:inst3|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegenerator:inst6|altsyncram0:inst3                                                                                                                                                                                                                                                         ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegenerator:inst6|altsyncram0:inst3|altsyncram:altsyncram_component                                                                                                                                                                                                                         ; work         ;
;             |altsyncram_u1b1:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegenerator:inst6|altsyncram0:inst3|altsyncram:altsyncram_component|altsyncram_u1b1:auto_generated                                                                                                                                                                                          ; work         ;
;       |altsyncram0:inst4|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegenerator:inst6|altsyncram0:inst4                                                                                                                                                                                                                                                         ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegenerator:inst6|altsyncram0:inst4|altsyncram:altsyncram_component                                                                                                                                                                                                                         ; work         ;
;             |altsyncram_u1b1:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegenerator:inst6|altsyncram0:inst4|altsyncram:altsyncram_component|altsyncram_u1b1:auto_generated                                                                                                                                                                                          ; work         ;
;       |altsyncram0:inst5|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegenerator:inst6|altsyncram0:inst5                                                                                                                                                                                                                                                         ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegenerator:inst6|altsyncram0:inst5|altsyncram:altsyncram_component                                                                                                                                                                                                                         ; work         ;
;             |altsyncram_u1b1:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegenerator:inst6|altsyncram0:inst5|altsyncram:altsyncram_component|altsyncram_u1b1:auto_generated                                                                                                                                                                                          ; work         ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+--------------------+----------+---------------+---------------+-----------------------+-----+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------------+----------+---------------+---------------+-----------------------+-----+
; s2p_cs             ; Output   ; --            ; --            ; --                    ; --  ;
; data_in[6]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[5]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[4]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[3]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[2]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[1]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[0]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; s2p_ioclk          ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_cs             ; Output   ; --            ; --            ; --                    ; --  ;
; edit_change_rot[1] ; Input    ; 0             ; 0             ; --                    ; --  ;
; edit_change_rot[0] ; Input    ; 0             ; 0             ; --                    ; --  ;
; edit_select_rot[1] ; Input    ; 0             ; 0             ; --                    ; --  ;
; edit_select_rot[0] ; Input    ; 0             ; 0             ; --                    ; --  ;
; wave_bank_rot[1]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; wave_bank_rot[0]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; waveform_rot[1]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; waveform_rot[0]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; p2s_ioclk          ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_ld             ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_dout           ; Output   ; --            ; --            ; --                    ; --  ;
; reset              ; Input    ; 6             ; 6             ; --                    ; --  ;
; clk                ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[7]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[2]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[1]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[6]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[5]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[3]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[4]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; data_in[9]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; data_in[8]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[0]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; arpmodein          ; Input    ; 6             ; 6             ; --                    ; --  ;
+--------------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; data_in[6]                                  ;                   ;         ;
; data_in[5]                                  ;                   ;         ;
; data_in[4]                                  ;                   ;         ;
; data_in[3]                                  ;                   ;         ;
; data_in[2]                                  ;                   ;         ;
; data_in[1]                                  ;                   ;         ;
; data_in[0]                                  ;                   ;         ;
; edit_change_rot[1]                          ;                   ;         ;
; edit_change_rot[0]                          ;                   ;         ;
; edit_select_rot[1]                          ;                   ;         ;
; edit_select_rot[0]                          ;                   ;         ;
; wave_bank_rot[1]                            ;                   ;         ;
; wave_bank_rot[0]                            ;                   ;         ;
; waveform_rot[1]                             ;                   ;         ;
; waveform_rot[0]                             ;                   ;         ;
; reset                                       ;                   ;         ;
;      - controller:inst1|trig_vec[5]         ; 1                 ; 6       ;
;      - controller:inst1|diff_play_vec[0]~6  ; 1                 ; 6       ;
;      - controller:inst1|diff_play_vec[1]~7  ; 1                 ; 6       ;
;      - controller:inst1|diff_play_vec[2]~8  ; 1                 ; 6       ;
;      - controller:inst1|diff_play_vec[3]~9  ; 1                 ; 6       ;
;      - controller:inst1|diff_play_vec[4]~10 ; 1                 ; 6       ;
;      - controller:inst1|diff_play_vec[5]~11 ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[1]    ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[2]    ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[3]    ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[4]    ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[5]    ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[6]    ; 1                 ; 6       ;
;      - controller:inst1|trig_vec[1]~167     ; 1                 ; 6       ;
;      - controller:inst1|trig_vec[3]~181     ; 1                 ; 6       ;
;      - controller:inst1|trig_vec[6]~192     ; 1                 ; 6       ;
;      - controller:inst1|prev_str_1[7]~90    ; 1                 ; 6       ;
;      - controller:inst1|freq1[9]~308        ; 1                 ; 6       ;
;      - controller:inst1|gate1~27            ; 1                 ; 6       ;
;      - controller:inst1|gate1~31            ; 1                 ; 6       ;
;      - controller:inst1|gateblip1~6         ; 1                 ; 6       ;
;      - controller:inst1|prev_str_3[7]~90    ; 1                 ; 6       ;
;      - controller:inst1|prev_str_2[7]~90    ; 1                 ; 6       ;
;      - controller:inst1|gateblip3~6         ; 1                 ; 6       ;
;      - controller:inst1|gate1~33            ; 1                 ; 6       ;
;      - controller:inst1|gate1~34            ; 1                 ; 6       ;
; clk                                         ;                   ;         ;
; data_in[7]                                  ;                   ;         ;
;      - s2p:inst|tmp_data[7][7]              ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][5]              ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][4]              ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][2]              ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][1]              ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][0]~feeder       ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][3]~feeder       ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][6]~feeder       ; 0                 ; 6       ;
; btn_vec[2]                                  ;                   ;         ;
;      - btn_reg:inst4|shiftarr[2][9]~0       ; 0                 ; 6       ;
; btn_vec[1]                                  ;                   ;         ;
;      - btn_reg:inst4|shiftarr[1][9]~1       ; 1                 ; 6       ;
; btn_vec[6]                                  ;                   ;         ;
;      - btn_reg:inst4|shiftarr[6][9]~2       ; 0                 ; 6       ;
; btn_vec[5]                                  ;                   ;         ;
;      - btn_reg:inst4|shiftarr[5][9]~3       ; 0                 ; 6       ;
; btn_vec[3]                                  ;                   ;         ;
;      - btn_reg:inst4|shiftarr[3][9]~4       ; 1                 ; 6       ;
; btn_vec[4]                                  ;                   ;         ;
;      - btn_reg:inst4|shiftarr[4][9]~5       ; 1                 ; 6       ;
; data_in[9]                                  ;                   ;         ;
;      - s2p:inst|tmp_data[9][7]              ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][6]              ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][3]              ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][2]              ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][0]~feeder       ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][1]~feeder       ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][4]~feeder       ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][5]~feeder       ; 0                 ; 6       ;
; data_in[8]                                  ;                   ;         ;
;      - s2p:inst|tmp_data[8][7]              ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[8][6]              ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[8][3]              ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[8][2]              ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[8][1]              ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[8][0]~feeder       ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[8][4]~feeder       ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[8][5]~feeder       ; 1                 ; 6       ;
; btn_vec[0]                                  ;                   ;         ;
;      - btn_reg:inst4|shiftarr[0][9]~6       ; 0                 ; 6       ;
; arpmodein                                   ;                   ;         ;
;      - inst17~0                             ; 1                 ; 6       ;
+---------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                   ; JTAG_X1_Y10_N0     ; 322     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                   ; JTAG_X1_Y10_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; btn_reg:inst4|Equal16~1                                                                                                                                                                                                                                        ; LCCOMB_X16_Y12_N2  ; 12      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; btn_reg:inst4|btn_clk                                                                                                                                                                                                                                          ; LCFF_X30_Y3_N15    ; 9       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; btn_reg:inst4|btn_clk                                                                                                                                                                                                                                          ; LCFF_X30_Y3_N15    ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; clk                                                                                                                                                                                                                                                            ; PIN_17             ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                            ; PIN_17             ; 833     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; controller:inst1|Equal0~6                                                                                                                                                                                                                                      ; LCCOMB_X29_Y3_N22  ; 6       ; Latch enable               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; controller:inst1|freq1[11]~321                                                                                                                                                                                                                                 ; LCCOMB_X19_Y8_N6   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|freq1[9]~333                                                                                                                                                                                                                                  ; LCCOMB_X30_Y7_N20  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|freq1[9]~358                                                                                                                                                                                                                                  ; LCCOMB_X18_Y8_N6   ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|freq2[6]~500                                                                                                                                                                                                                                  ; LCCOMB_X13_Y8_N6   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|freq3[9]~478                                                                                                                                                                                                                                  ; LCCOMB_X13_Y8_N28  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|gate1                                                                                                                                                                                                                                         ; LCFF_X25_Y7_N1     ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|gate1                                                                                                                                                                                                                                         ; LCFF_X25_Y7_N1     ; 6       ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; controller:inst1|gate2                                                                                                                                                                                                                                         ; LCFF_X18_Y7_N1     ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|gate3                                                                                                                                                                                                                                         ; LCFF_X18_Y7_N27    ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|gateblip1~6                                                                                                                                                                                                                                   ; LCCOMB_X25_Y7_N24  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|play_vec[0]~73                                                                                                                                                                                                                                ; LCCOMB_X33_Y3_N22  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|prev_str_1[7]~90                                                                                                                                                                                                                              ; LCCOMB_X25_Y7_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|prev_str_2[7]~90                                                                                                                                                                                                                              ; LCCOMB_X18_Y8_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|prev_str_3[7]~90                                                                                                                                                                                                                              ; LCCOMB_X18_Y8_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|trig_vec[1]~167                                                                                                                                                                                                                               ; LCCOMB_X32_Y5_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|trig_vec[3]~181                                                                                                                                                                                                                               ; LCCOMB_X32_Y5_N10  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst18                                                                                                                                                                                                                                                         ; LCFF_X28_Y3_N29    ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay_ctr1[7]~42                                                                                                                                                                                                                               ; LCCOMB_X2_Y9_N18   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay_ctr2[0]~42                                                                                                                                                                                                                               ; LCCOMB_X14_Y13_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay_ctr3[1]~42                                                                                                                                                                                                                               ; LCCOMB_X24_Y2_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release_ctr1[0]~48                                                                                                                                                                                                                             ; LCCOMB_X21_Y10_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release_ctr2[0]~48                                                                                                                                                                                                                             ; LCCOMB_X19_Y14_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release_ctr3[0]~48                                                                                                                                                                                                                             ; LCCOMB_X21_Y2_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave1[10]~52                                                                                                                                                                                                                                   ; LCCOMB_X2_Y9_N2    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave1[10]~57                                                                                                                                                                                                                                   ; LCCOMB_X21_Y10_N2  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave2[8]~52                                                                                                                                                                                                                                    ; LCCOMB_X14_Y13_N0  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave2[8]~57                                                                                                                                                                                                                                    ; LCCOMB_X19_Y14_N4  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave3[0]~52                                                                                                                                                                                                                                    ; LCCOMB_X24_Y2_N8   ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave3[0]~57                                                                                                                                                                                                                                    ; LCCOMB_X21_Y2_N20  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; p2s:inst5|i_ioclk                                                                                                                                                                                                                                              ; LCFF_X1_Y8_N15     ; 5       ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; reset                                                                                                                                                                                                                                                          ; PIN_24             ; 27      ; Clock, Clock enable        ; no     ; --                   ; --               ; --                        ;
; reset~clk_delay_ctrl                                                                                                                                                                                                                                           ; CLKDELAYCTRL_G1    ; 59      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; s2p:inst|Decoder0~0                                                                                                                                                                                                                                            ; LCCOMB_X19_Y6_N8   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~1                                                                                                                                                                                                                                            ; LCCOMB_X19_Y6_N10  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~2                                                                                                                                                                                                                                            ; LCCOMB_X19_Y6_N12  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~3                                                                                                                                                                                                                                            ; LCCOMB_X19_Y6_N30  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~4                                                                                                                                                                                                                                            ; LCCOMB_X19_Y6_N16  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~5                                                                                                                                                                                                                                            ; LCCOMB_X19_Y6_N2   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~6                                                                                                                                                                                                                                            ; LCCOMB_X19_Y6_N28  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~7                                                                                                                                                                                                                                            ; LCCOMB_X19_Y6_N22  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Equal0~1                                                                                                                                                                                                                                              ; LCCOMB_X19_Y6_N26  ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|i_ioclk                                                                                                                                                                                                                                               ; LCFF_X19_Y4_N23    ; 24      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; s2p:inst|i_ioclk~4                                                                                                                                                                                                                                             ; LCCOMB_X19_Y4_N14  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|io_en[1]~23                                                                                                                                                                                                                                           ; LCCOMB_X19_Y4_N0   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sequencer:inst9|Equal0~2                                                                                                                                                                                                                                       ; LCCOMB_X12_Y12_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sequencer:inst9|Equal5~0                                                                                                                                                                                                                                       ; LCCOMB_X32_Y5_N6   ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sequencer:inst9|LessThan0~3                                                                                                                                                                                                                                    ; LCCOMB_X26_Y12_N20 ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                                                                                                ; LCCOMB_X25_Y13_N8  ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                                                                                          ; LCCOMB_X24_Y15_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                                                                                             ; LCCOMB_X25_Y12_N24 ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~7                                                                                                                             ; LCCOMB_X24_Y15_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~8                                                                                                                             ; LCCOMB_X24_Y15_N22 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]~17                                                                                                                  ; LCCOMB_X28_Y12_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~15                                                                        ; LCCOMB_X25_Y14_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~31                                                                   ; LCCOMB_X25_Y14_N2  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~32                                                                   ; LCCOMB_X25_Y14_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sequencer:inst9|process_2~0                                                                                                                                                                                                                                    ; LCCOMB_X26_Y12_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sequencer:inst9|reset                                                                                                                                                                                                                                          ; LCFF_X26_Y12_N23   ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                                                   ; LCFF_X21_Y14_N23   ; 50      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                             ; LCFF_X24_Y12_N1    ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]~115                                                                                                                                                                                                                         ; LCCOMB_X21_Y12_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                             ; LCFF_X24_Y12_N7    ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][0]~124                                                                                                                                                                                                                         ; LCCOMB_X21_Y12_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                             ; LCFF_X22_Y17_N17   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][7]                                                                                                                                                                                                                             ; LCFF_X22_Y17_N23   ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[2]~48                                                                                                                                                                                                                            ; LCCOMB_X21_Y16_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|node_ena~18                                                                                                                                                                                                                               ; LCCOMB_X23_Y14_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~98                                                                                                                                                                                                                   ; LCCOMB_X21_Y12_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[2][0]~108                                                                                                                                                                                                                  ; LCCOMB_X21_Y12_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~25                                                                                                                                                                                                     ; LCCOMB_X23_Y13_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~34                                                                                                                                                                                                ; LCCOMB_X23_Y13_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~39                                                                                                                                                                                                ; LCCOMB_X24_Y13_N6  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                        ; LCFF_X23_Y14_N9    ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                       ; LCFF_X23_Y14_N1    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                        ; LCFF_X21_Y14_N3    ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                        ; LCFF_X21_Y14_N1    ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~2                                                                                                                                                                                                                 ; LCCOMB_X23_Y14_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                       ; LCFF_X23_Y13_N1    ; 29      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~2                                                                 ; LCCOMB_X25_Y17_N28 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~1                                                                 ; LCCOMB_X26_Y15_N28 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                               ; LCFF_X26_Y16_N9    ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                              ; LCCOMB_X26_Y16_N10 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                                 ; LCFF_X21_Y14_N5    ; 185     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~7                                                                                                                            ; LCCOMB_X26_Y16_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~8                                                                                                             ; LCCOMB_X26_Y16_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                 ; LCCOMB_X31_Y17_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; LCCOMB_X31_Y17_N28 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0ci:auto_generated|counter_reg_bit1a[4]~6 ; LCCOMB_X31_Y17_N26 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_vbi:auto_generated|counter_reg_bit1a[4]~6                ; LCCOMB_X32_Y18_N16 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|counter_reg_bit1a[0]~2                   ; LCCOMB_X31_Y17_N18 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                             ; LCCOMB_X31_Y17_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~25                                                                                                                                                       ; LCCOMB_X24_Y15_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~23                                                                                                                                                  ; LCCOMB_X24_Y15_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                     ; LCCOMB_X22_Y14_N6  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                         ; LCCOMB_X22_Y14_N12 ; 79      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegenerator:inst6|addrgen:inst6|Equal0~0                                                                                                                                                                                                                     ; LCCOMB_X10_Y2_N0   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegenerator:inst6|addrgen:inst6|LessThan0~34                                                                                                                                                                                                                 ; LCCOMB_X9_Y1_N16   ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wavegenerator:inst6|addrgen:inst6|addr[0]~7                                                                                                                                                                                                                    ; LCCOMB_X15_Y14_N14 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegenerator:inst6|addrgen:inst6|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_gft:auto_generated|sign_div_unsign_q8i:divider|alt_u_div_8nf:divider|selnose[152]                                                                                ; LCCOMB_X2_Y3_N30   ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; wavegenerator:inst6|addrgen:inst7|Equal0~0                                                                                                                                                                                                                     ; LCCOMB_X15_Y6_N6   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegenerator:inst6|addrgen:inst7|LessThan0~34                                                                                                                                                                                                                 ; LCCOMB_X10_Y4_N16  ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wavegenerator:inst6|addrgen:inst7|addr[0]~7                                                                                                                                                                                                                    ; LCCOMB_X15_Y6_N4   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegenerator:inst6|addrgen:inst7|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_gft:auto_generated|sign_div_unsign_q8i:divider|alt_u_div_8nf:divider|selnose[152]                                                                                ; LCCOMB_X5_Y6_N26   ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; wavegenerator:inst6|addrgen:inst|Equal0~0                                                                                                                                                                                                                      ; LCCOMB_X15_Y12_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegenerator:inst6|addrgen:inst|LessThan0~34                                                                                                                                                                                                                  ; LCCOMB_X9_Y12_N16  ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wavegenerator:inst6|addrgen:inst|addr[0]~7                                                                                                                                                                                                                     ; LCCOMB_X15_Y12_N14 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegenerator:inst6|addrgen:inst|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_gft:auto_generated|sign_div_unsign_q8i:divider|alt_u_div_8nf:divider|selnose[152]                                                                                 ; LCCOMB_X5_Y14_N20  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                      ;
+------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                         ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP ; JTAG_X1_Y10_N0    ; 322     ; Global Clock         ; GCLK3            ; --                        ;
; btn_reg:inst4|btn_clk        ; LCFF_X30_Y3_N15   ; 12      ; Global Clock         ; GCLK5            ; --                        ;
; clk                          ; PIN_17            ; 833     ; Global Clock         ; GCLK2            ; --                        ;
; controller:inst1|Equal0~6    ; LCCOMB_X29_Y3_N22 ; 6       ; Global Clock         ; GCLK7            ; --                        ;
; controller:inst1|gate1       ; LCFF_X25_Y7_N1    ; 6       ; Global Clock         ; GCLK4            ; --                        ;
; p2s:inst5|i_ioclk            ; LCFF_X1_Y8_N15    ; 5       ; Global Clock         ; GCLK0            ; --                        ;
; reset~clk_delay_ctrl         ; CLKDELAYCTRL_G1   ; 59      ; Global Clock         ; GCLK1            ; --                        ;
; s2p:inst|i_ioclk             ; LCFF_X19_Y4_N23   ; 24      ; Global Clock         ; GCLK6            ; --                        ;
+------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                  ;
+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; controller:inst1|keyn~492                                                              ; 240     ;
; controller:inst1|keyn~499                                                              ; 222     ;
; controller:inst1|keyn~477                                                              ; 206     ;
; controller:inst1|keyn~515                                                              ; 188     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all         ; 185     ;
; controller:inst1|keyn~462                                                              ; 151     ;
; controller:inst1|keyn~510                                                              ; 148     ;
; sequencer:inst9|keyn~211                                                               ; 117     ;
; sequencer:inst9|keyn~205                                                               ; 116     ;
; controller:inst1|keyn~482                                                              ; 116     ;
; controller:inst1|keyn~467                                                              ; 108     ;
; controller:inst1|LessThan82~1                                                          ; 107     ;
; controller:inst1|Mux198~0                                                              ; 98      ;
; sequencer:inst9|keyn~194                                                               ; 97      ;
; sequencer:inst9|keyn~206                                                               ; 88      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena ; 79      ;
; controller:inst1|Mux163~0                                                              ; 67      ;
; sld_hub:sld_hub_inst|clr_reg                                                           ; 50      ;
; controller:inst1|Add16~0                                                               ; 50      ;
; controller:inst1|Add17~2                                                               ; 49      ;
; controller:inst1|Add22~0                                                               ; 49      ;
; ~GND                                                                                   ; 46      ;
; controller:inst1|Add17~0                                                               ; 44      ;
; controller:inst1|play_vec[4]                                                           ; 42      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                ; 40      ;
; controller:inst1|freq2[6]~479                                                          ; 40      ;
; controller:inst1|Add19~6                                                               ; 40      ;
; controller:inst1|Add17~6                                                               ; 39      ;
; controller:inst1|Add22~4                                                               ; 39      ;
; controller:inst1|Add21~2                                                               ; 38      ;
; controller:inst1|Add19~8                                                               ; 38      ;
; controller:inst1|Add17~4                                                               ; 38      ;
; controller:inst1|Add22~2                                                               ; 38      ;
; controller:inst1|Add18~8                                                               ; 38      ;
; controller:inst1|Add16~4                                                               ; 38      ;
; controller:inst1|Add16~2                                                               ; 38      ;
; controller:inst1|freq2[6]~485                                                          ; 37      ;
; controller:inst1|process_2~49                                                          ; 37      ;
; controller:inst1|Add21~0                                                               ; 37      ;
; controller:inst1|freq2[6]~486                                                          ; 36      ;
; controller:inst1|Add27~0                                                               ; 36      ;
; controller:inst1|Add16~6                                                               ; 36      ;
; controller:inst1|freq2[6]~478                                                          ; 35      ;
; controller:inst1|Add27~2                                                               ; 35      ;
; controller:inst1|Add19~10                                                              ; 35      ;
; controller:inst1|Add17~8                                                               ; 35      ;
; controller:inst1|Add22~6                                                               ; 34      ;
; controller:inst1|Add18~10                                                              ; 34      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                ; 33      ;
; controller:inst1|gate3                                                                 ; 33      ;
+----------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+--------------------------+
; Name                                                                                                                                                                                       ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                          ; Location                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+--------------------------+
; sequencer:inst9|altsyncram:Mux12_rtl_0|altsyncram_1j01:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; ROM            ; Single Clock ; 512          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 6144 ; 512                         ; 12                          ; --                          ; --                          ; 6144                ; 2    ; 8bitbrain.8bitbrain0.rtl.mif ; M4K_X11_Y11, M4K_X11_Y12 ;
; sequencer:inst9|maj7:sequence|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|altsyncram_en82:altsyncram1|ALTSYNCRAM                                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; maj7.mif                     ; M4K_X27_Y12              ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_tps3:auto_generated|altsyncram_aeq1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks  ; 256          ; 18           ; 256          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 4608 ; 256                         ; 18                          ; 256                         ; 18                          ; 4608                ; 1    ; None                         ; M4K_X27_Y17              ;
; wavegenerator:inst6|altsyncram0:inst3|altsyncram:altsyncram_component|altsyncram_u1b1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; triangle.mif                 ; M4K_X27_Y8               ;
; wavegenerator:inst6|altsyncram0:inst4|altsyncram:altsyncram_component|altsyncram_u1b1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; triangle.mif                 ; M4K_X27_Y16              ;
; wavegenerator:inst6|altsyncram0:inst5|altsyncram:altsyncram_component|altsyncram_u1b1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; triangle.mif                 ; M4K_X27_Y6               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+--------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 36                ;
; Simple Multipliers (18-bit)           ; 11          ; 1                   ; 18                ;
; Embedded Multiplier Blocks            ; 11          ; --                  ; 18                ;
; Embedded Multiplier 9-bit elements    ; 22          ; 2                   ; 36                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 11          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                         ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mixer:inst2|mixermult:mult1|lpm_mult:lpm_mult_component|mult_3bn:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mixer:inst2|mixermult:mult1|lpm_mult:lpm_mult_component|mult_3bn:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y11_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; mixer:inst2|mixermult:mult2|lpm_mult:lpm_mult_component|mult_3bn:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mixer:inst2|mixermult:mult2|lpm_mult:lpm_mult_component|mult_3bn:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y5_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult1|mult_qt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult1|mult_qt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y8_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult2|mult_qt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult2|mult_qt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y10_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y9_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult4|mult_qt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult4|mult_qt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y16_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult5|mult_qt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult5|mult_qt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y14_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y17_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult7|mult_qt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult7|mult_qt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y6_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult8|mult_qt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult8|mult_qt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y2_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y7_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 9,633 / 26,052 ( 37 % ) ;
; C16 interconnects          ; 49 / 1,156 ( 4 % )      ;
; C4 interconnects           ; 4,854 / 17,952 ( 27 % ) ;
; Direct links               ; 1,980 / 26,052 ( 8 % )  ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; Local interconnects        ; 3,896 / 8,256 ( 47 % )  ;
; R24 interconnects          ; 165 / 1,020 ( 16 % )    ;
; R4 interconnects           ; 6,452 / 22,440 ( 29 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.66) ; Number of LABs  (Total = 511) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 0                             ;
; 2                                           ; 0                             ;
; 3                                           ; 0                             ;
; 4                                           ; 0                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 1                             ;
; 8                                           ; 0                             ;
; 9                                           ; 4                             ;
; 10                                          ; 2                             ;
; 11                                          ; 1                             ;
; 12                                          ; 4                             ;
; 13                                          ; 7                             ;
; 14                                          ; 11                            ;
; 15                                          ; 51                            ;
; 16                                          ; 429                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.68) ; Number of LABs  (Total = 511) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 56                            ;
; 1 Clock                            ; 135                           ;
; 1 Clock enable                     ; 75                            ;
; 1 Sync. clear                      ; 10                            ;
; 1 Sync. load                       ; 16                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 20                            ;
; 2 Clocks                           ; 32                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.14) ; Number of LABs  (Total = 511) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 0                             ;
; 4                                            ; 0                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 5                             ;
; 8                                            ; 10                            ;
; 9                                            ; 2                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 5                             ;
; 14                                           ; 13                            ;
; 15                                           ; 142                           ;
; 16                                           ; 180                           ;
; 17                                           ; 19                            ;
; 18                                           ; 16                            ;
; 19                                           ; 15                            ;
; 20                                           ; 17                            ;
; 21                                           ; 9                             ;
; 22                                           ; 7                             ;
; 23                                           ; 5                             ;
; 24                                           ; 10                            ;
; 25                                           ; 9                             ;
; 26                                           ; 8                             ;
; 27                                           ; 9                             ;
; 28                                           ; 5                             ;
; 29                                           ; 7                             ;
; 30                                           ; 5                             ;
; 31                                           ; 1                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.83) ; Number of LABs  (Total = 511) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 13                            ;
; 2                                               ; 18                            ;
; 3                                               ; 21                            ;
; 4                                               ; 27                            ;
; 5                                               ; 36                            ;
; 6                                               ; 22                            ;
; 7                                               ; 27                            ;
; 8                                               ; 15                            ;
; 9                                               ; 64                            ;
; 10                                              ; 29                            ;
; 11                                              ; 35                            ;
; 12                                              ; 40                            ;
; 13                                              ; 40                            ;
; 14                                              ; 24                            ;
; 15                                              ; 33                            ;
; 16                                              ; 60                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
; 20                                              ; 2                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.51) ; Number of LABs  (Total = 511) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 7                             ;
; 4                                            ; 4                             ;
; 5                                            ; 9                             ;
; 6                                            ; 15                            ;
; 7                                            ; 24                            ;
; 8                                            ; 15                            ;
; 9                                            ; 17                            ;
; 10                                           ; 8                             ;
; 11                                           ; 7                             ;
; 12                                           ; 19                            ;
; 13                                           ; 10                            ;
; 14                                           ; 18                            ;
; 15                                           ; 23                            ;
; 16                                           ; 29                            ;
; 17                                           ; 37                            ;
; 18                                           ; 90                            ;
; 19                                           ; 34                            ;
; 20                                           ; 33                            ;
; 21                                           ; 17                            ;
; 22                                           ; 17                            ;
; 23                                           ; 14                            ;
; 24                                           ; 6                             ;
; 25                                           ; 21                            ;
; 26                                           ; 23                            ;
; 27                                           ; 2                             ;
; 28                                           ; 5                             ;
; 29                                           ; 3                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 5.71434           ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                       ;
+------------------------------------------------------------------+--------------------------+
; Name                                                             ; Value                    ;
+------------------------------------------------------------------+--------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 47                       ;
; Mid Slack - Fit Attempt 1                                        ; -94180                   ;
; Internal Atom Count - Fit Attempt 1                              ; 8868                     ;
; LE/ALM Count - Fit Attempt 1                                     ; 7999                     ;
; LAB Count - Fit Attempt 1                                        ; 511                      ;
; Outputs per Lab - Fit Attempt 1                                  ; 9.933                    ;
; Inputs per LAB - Fit Attempt 1                                   ; 16.299                   ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.434                    ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:479;1:30;2:2           ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:383;1:55;2:49;3:22;4:2 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:382;1:46;2:47;3:32;4:4 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:508;1:3                ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:344;1:112;2:52;3:3     ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:390;1:89;2:30;3:2      ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:386;1:93;2:32          ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:344;1:79;2:88          ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:344;1:132;2:35         ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:428;1:83               ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:496;1:15               ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:489;1:22               ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 1:402;2:92;3:15;4:2      ;
; LEs in Chains - Fit Attempt 1                                    ; 2474                     ;
; LEs in Long Chains - Fit Attempt 1                               ; 206                      ;
; LABs with Chains - Fit Attempt 1                                 ; 258                      ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 16                       ;
; Time - Fit Attempt 1                                             ; 17                       ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.313                    ;
+------------------------------------------------------------------+--------------------------+


+-----------------------------------------------+
; Advanced Data - Placement                     ;
+-------------------------------------+---------+
; Name                                ; Value   ;
+-------------------------------------+---------+
; Auto Fit Point 2 - Fit Attempt 1    ; f0      ;
; Early Wire Use - Fit Attempt 1      ; 21      ;
; Early Slack - Fit Attempt 1         ; -117592 ;
; Auto Fit Point 2 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff      ;
; Mid Wire Use - Fit Attempt 1        ; 32      ;
; Mid Slack - Fit Attempt 1           ; -99969  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff      ;
; Mid Wire Use - Fit Attempt 1        ; 26      ;
; Mid Slack - Fit Attempt 1           ; -99739  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Late Wire Use - Fit Attempt 1       ; 29      ;
; Late Slack - Fit Attempt 1          ; -99739  ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000   ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff      ;
; Time - Fit Attempt 1                ; 10      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 1.250   ;
+-------------------------------------+---------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -89516      ;
; Early Wire Use - Fit Attempt 1      ; 28          ;
; Peak Regional Wire - Fit Attempt 1  ; 29          ;
; Mid Slack - Fit Attempt 1           ; -91371      ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 30          ;
; Time - Fit Attempt 1                ; 7           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 2.656       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Mar 25 19:57:17 2010
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off 8bitbrain -c 8bitbrain
Info: Selected device EP2C8T144C8 for design "8bitbrain"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5T144C8 is compatible
    Info: Device EP2C5T144I8 is compatible
    Info: Device EP2C8T144I8 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
    Info: Pin ~LVDS54p/nCEO~ is reserved at location 76
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 9 pins of 34 total pins
    Info: Pin data_in[6] not assigned to an exact location on the device
    Info: Pin data_in[5] not assigned to an exact location on the device
    Info: Pin data_in[4] not assigned to an exact location on the device
    Info: Pin data_in[3] not assigned to an exact location on the device
    Info: Pin data_in[2] not assigned to an exact location on the device
    Info: Pin data_in[1] not assigned to an exact location on the device
    Info: Pin data_in[0] not assigned to an exact location on the device
    Info: Pin data_in[9] not assigned to an exact location on the device
    Info: Pin btn_vec[0] not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node p2s:inst5|i_ioclk
        Info: Destination node controller:inst1|gate1
        Info: Destination node btn_reg:inst4|btn_clk
        Info: Destination node controller:inst1|curbtns[2]
        Info: Destination node controller:inst1|curbtns[4]
        Info: Destination node controller:inst1|curbtns[0]
        Info: Destination node controller:inst1|curbtns[6]
        Info: Destination node controller:inst1|curbtns[1]
        Info: Destination node controller:inst1|curbtns[3]
        Info: Destination node controller:inst1|curbtns[5]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node s2p:inst|i_ioclk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node btn_reg:inst4|btn_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node btn_reg:inst4|btn_reg[6]
        Info: Destination node btn_reg:inst4|btn_reg[5]
        Info: Destination node btn_reg:inst4|btn_reg[4]
        Info: Destination node btn_reg:inst4|btn_reg[3]
        Info: Destination node btn_reg:inst4|btn_reg[2]
        Info: Destination node btn_reg:inst4|btn_reg[1]
        Info: Destination node btn_reg:inst4|btn_reg[0]
        Info: Destination node btn_reg:inst4|btn_clk~2
Info: Automatically promoted node controller:inst1|Equal0~6 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node controller:inst1|gate1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node modulator:inst3|attack_ctr1[0]
        Info: Destination node modulator:inst3|attack_ctr1[1]
        Info: Destination node modulator:inst3|attack_ctr1[2]
        Info: Destination node modulator:inst3|attack_ctr1[3]
        Info: Destination node modulator:inst3|attack_ctr1[4]
        Info: Destination node modulator:inst3|attack_ctr1[5]
        Info: Destination node modulator:inst3|attack_ctr1[6]
        Info: Destination node modulator:inst3|attack_ctr1[7]
        Info: Destination node modulator:inst3|release_ctr1[7]
        Info: Destination node modulator:inst3|release_ctr1[6]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node p2s:inst5|i_ioclk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node p2s:inst5|i_ioclk~1
        Info: Destination node p2s_ioclk
Info: Automatically promoted node reset (placed in PIN 24 (LVDS7p, DPCLK1/DQS1L/CQ1L#))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node controller:inst1|trig_vec[5]
        Info: Destination node controller:inst1|diff_play_vec[0]~6
        Info: Destination node controller:inst1|diff_play_vec[1]~7
        Info: Destination node controller:inst1|diff_play_vec[2]~8
        Info: Destination node controller:inst1|diff_play_vec[3]~9
        Info: Destination node controller:inst1|diff_play_vec[4]~10
        Info: Destination node controller:inst1|diff_play_vec[5]~11
        Info: Destination node controller:inst1|prev_trig_vec[1]
        Info: Destination node controller:inst1|prev_trig_vec[2]
        Info: Destination node controller:inst1|prev_trig_vec[3]
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 24 registers into blocks of type Embedded multiplier block
    Extra Info: Created 24 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 9 (unused VREF, 3.3V VCCIO, 9 input, 0 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 11 total pin(s) used --  10 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 4 total pin(s) used --  19 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  16 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  12 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:17
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:10
Info: Estimated most critical path is memory to register delay of 97.887 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X27_Y16; Fanout = 1; MEM Node = 'wavegenerator:inst6|altsyncram0:inst4|altsyncram:altsyncram_component|altsyncram_u1b1:auto_generated|ram_block1a11~porta_address_reg6'
    Info: 2: + IC(0.000 ns) + CELL(3.761 ns) = 3.761 ns; Loc. = M4K_X27_Y16; Fanout = 30; MEM Node = 'wavegenerator:inst6|altsyncram0:inst4|altsyncram:altsyncram_component|altsyncram_u1b1:auto_generated|q_a[11]'
    Info: 3: + IC(1.778 ns) + CELL(4.712 ns) = 10.251 ns; Loc. = DSPMULT_X20_Y17_N0; Fanout = 1; COMB Node = 'modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1~DATAOUT18'
    Info: 4: + IC(0.000 ns) + CELL(0.396 ns) = 10.647 ns; Loc. = DSPOUT_X20_Y17_N2; Fanout = 5; COMB Node = 'modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_out2~DATAOUT18'
    Info: 5: + IC(1.906 ns) + CELL(0.651 ns) = 13.204 ns; Loc. = LAB_X5_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[9]~332'
    Info: 6: + IC(1.285 ns) + CELL(0.621 ns) = 15.110 ns; Loc. = LAB_X9_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_11~3'
    Info: 7: + IC(0.000 ns) + CELL(0.086 ns) = 15.196 ns; Loc. = LAB_X9_Y17; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_11~5'
    Info: 8: + IC(0.000 ns) + CELL(0.506 ns) = 15.702 ns; Loc. = LAB_X9_Y17; Fanout = 10; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_11~6'
    Info: 9: + IC(0.894 ns) + CELL(0.624 ns) = 17.220 ns; Loc. = LAB_X5_Y17; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[19]~662'
    Info: 10: + IC(1.285 ns) + CELL(0.621 ns) = 19.126 ns; Loc. = LAB_X9_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_12~5'
    Info: 11: + IC(0.000 ns) + CELL(0.086 ns) = 19.212 ns; Loc. = LAB_X9_Y17; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_12~7'
    Info: 12: + IC(0.000 ns) + CELL(0.506 ns) = 19.718 ns; Loc. = LAB_X9_Y17; Fanout = 13; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_12~8'
    Info: 13: + IC(0.871 ns) + CELL(0.624 ns) = 21.213 ns; Loc. = LAB_X12_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[27]~296'
    Info: 14: + IC(1.284 ns) + CELL(0.621 ns) = 23.118 ns; Loc. = LAB_X8_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_13~3'
    Info: 15: + IC(0.000 ns) + CELL(0.086 ns) = 23.204 ns; Loc. = LAB_X8_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_13~5'
    Info: 16: + IC(0.000 ns) + CELL(0.086 ns) = 23.290 ns; Loc. = LAB_X8_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_13~7'
    Info: 17: + IC(0.000 ns) + CELL(0.086 ns) = 23.376 ns; Loc. = LAB_X8_Y17; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_13~9'
    Info: 18: + IC(0.000 ns) + CELL(0.506 ns) = 23.882 ns; Loc. = LAB_X8_Y17; Fanout = 16; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_13~10'
    Info: 19: + IC(1.289 ns) + CELL(0.202 ns) = 25.373 ns; Loc. = LAB_X5_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[36]~287'
    Info: 20: + IC(1.288 ns) + CELL(0.596 ns) = 27.257 ns; Loc. = LAB_X7_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~3'
    Info: 21: + IC(0.000 ns) + CELL(0.086 ns) = 27.343 ns; Loc. = LAB_X7_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~5'
    Info: 22: + IC(0.000 ns) + CELL(0.086 ns) = 27.429 ns; Loc. = LAB_X7_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~7'
    Info: 23: + IC(0.000 ns) + CELL(0.086 ns) = 27.515 ns; Loc. = LAB_X7_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~9'
    Info: 24: + IC(0.000 ns) + CELL(0.086 ns) = 27.601 ns; Loc. = LAB_X7_Y17; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~11'
    Info: 25: + IC(0.000 ns) + CELL(0.506 ns) = 28.107 ns; Loc. = LAB_X7_Y17; Fanout = 19; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~12'
    Info: 26: + IC(1.288 ns) + CELL(0.202 ns) = 29.597 ns; Loc. = LAB_X5_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[45]~269'
    Info: 27: + IC(0.912 ns) + CELL(0.596 ns) = 31.105 ns; Loc. = LAB_X6_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_15~3'
    Info: 28: + IC(0.000 ns) + CELL(0.086 ns) = 31.191 ns; Loc. = LAB_X6_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_15~5'
    Info: 29: + IC(0.000 ns) + CELL(0.086 ns) = 31.277 ns; Loc. = LAB_X6_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_15~7'
    Info: 30: + IC(0.000 ns) + CELL(0.086 ns) = 31.363 ns; Loc. = LAB_X6_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_15~9'
    Info: 31: + IC(0.000 ns) + CELL(0.086 ns) = 31.449 ns; Loc. = LAB_X6_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_15~11'
    Info: 32: + IC(0.000 ns) + CELL(0.086 ns) = 31.535 ns; Loc. = LAB_X6_Y17; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_15~13'
    Info: 33: + IC(0.000 ns) + CELL(0.506 ns) = 32.041 ns; Loc. = LAB_X6_Y17; Fanout = 22; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_15~14'
    Info: 34: + IC(0.748 ns) + CELL(0.366 ns) = 33.155 ns; Loc. = LAB_X7_Y17; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[57]~676'
    Info: 35: + IC(1.641 ns) + CELL(0.621 ns) = 35.417 ns; Loc. = LAB_X2_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_16~9'
    Info: 36: + IC(0.000 ns) + CELL(0.086 ns) = 35.503 ns; Loc. = LAB_X2_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_16~11'
    Info: 37: + IC(0.000 ns) + CELL(0.086 ns) = 35.589 ns; Loc. = LAB_X2_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_16~13'
    Info: 38: + IC(0.000 ns) + CELL(0.086 ns) = 35.675 ns; Loc. = LAB_X2_Y17; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_16~15'
    Info: 39: + IC(0.000 ns) + CELL(0.506 ns) = 36.181 ns; Loc. = LAB_X2_Y17; Fanout = 24; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_16~16'
    Info: 40: + IC(0.904 ns) + CELL(0.624 ns) = 37.709 ns; Loc. = LAB_X1_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[63]~224'
    Info: 41: + IC(1.294 ns) + CELL(0.621 ns) = 39.624 ns; Loc. = LAB_X1_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_17~3'
    Info: 42: + IC(0.000 ns) + CELL(0.086 ns) = 39.710 ns; Loc. = LAB_X1_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_17~5'
    Info: 43: + IC(0.000 ns) + CELL(0.086 ns) = 39.796 ns; Loc. = LAB_X1_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_17~7'
    Info: 44: + IC(0.000 ns) + CELL(0.086 ns) = 39.882 ns; Loc. = LAB_X1_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_17~9'
    Info: 45: + IC(0.000 ns) + CELL(0.086 ns) = 39.968 ns; Loc. = LAB_X1_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_17~11'
    Info: 46: + IC(0.000 ns) + CELL(0.086 ns) = 40.054 ns; Loc. = LAB_X1_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_17~13'
    Info: 47: + IC(0.000 ns) + CELL(0.086 ns) = 40.140 ns; Loc. = LAB_X1_Y17; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_17~15'
    Info: 48: + IC(0.000 ns) + CELL(0.086 ns) = 40.226 ns; Loc. = LAB_X1_Y17; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_17~17'
    Info: 49: + IC(0.000 ns) + CELL(0.506 ns) = 40.732 ns; Loc. = LAB_X1_Y17; Fanout = 24; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_17~18'
    Info: 50: + IC(1.289 ns) + CELL(0.202 ns) = 42.223 ns; Loc. = LAB_X4_Y17; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[72]~215'
    Info: 51: + IC(1.697 ns) + CELL(0.596 ns) = 44.516 ns; Loc. = LAB_X2_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_18~3'
    Info: 52: + IC(0.000 ns) + CELL(0.086 ns) = 44.602 ns; Loc. = LAB_X2_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_18~5'
    Info: 53: + IC(0.000 ns) + CELL(0.086 ns) = 44.688 ns; Loc. = LAB_X2_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_18~7'
    Info: 54: + IC(0.000 ns) + CELL(0.086 ns) = 44.774 ns; Loc. = LAB_X2_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_18~9'
    Info: 55: + IC(0.000 ns) + CELL(0.086 ns) = 44.860 ns; Loc. = LAB_X2_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_18~11'
    Info: 56: + IC(0.000 ns) + CELL(0.086 ns) = 44.946 ns; Loc. = LAB_X2_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_18~13'
    Info: 57: + IC(0.000 ns) + CELL(0.086 ns) = 45.032 ns; Loc. = LAB_X2_Y18; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_18~15'
    Info: 58: + IC(0.000 ns) + CELL(0.086 ns) = 45.118 ns; Loc. = LAB_X2_Y18; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_18~17'
    Info: 59: + IC(0.000 ns) + CELL(0.506 ns) = 45.624 ns; Loc. = LAB_X2_Y18; Fanout = 24; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_18~18'
    Info: 60: + IC(1.697 ns) + CELL(0.206 ns) = 47.527 ns; Loc. = LAB_X4_Y17; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[82]~756'
    Info: 61: + IC(1.295 ns) + CELL(0.621 ns) = 49.443 ns; Loc. = LAB_X3_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~5'
    Info: 62: + IC(0.000 ns) + CELL(0.086 ns) = 49.529 ns; Loc. = LAB_X3_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~7'
    Info: 63: + IC(0.000 ns) + CELL(0.086 ns) = 49.615 ns; Loc. = LAB_X3_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~9'
    Info: 64: + IC(0.000 ns) + CELL(0.086 ns) = 49.701 ns; Loc. = LAB_X3_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~11'
    Info: 65: + IC(0.000 ns) + CELL(0.086 ns) = 49.787 ns; Loc. = LAB_X3_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~13'
    Info: 66: + IC(0.000 ns) + CELL(0.086 ns) = 49.873 ns; Loc. = LAB_X3_Y18; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~15'
    Info: 67: + IC(0.000 ns) + CELL(0.086 ns) = 49.959 ns; Loc. = LAB_X3_Y18; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~17'
    Info: 68: + IC(0.000 ns) + CELL(0.506 ns) = 50.465 ns; Loc. = LAB_X3_Y18; Fanout = 24; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~18'
    Info: 69: + IC(0.893 ns) + CELL(0.624 ns) = 51.982 ns; Loc. = LAB_X7_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[90]~170'
    Info: 70: + IC(1.262 ns) + CELL(0.621 ns) = 53.865 ns; Loc. = LAB_X4_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~3'
    Info: 71: + IC(0.000 ns) + CELL(0.086 ns) = 53.951 ns; Loc. = LAB_X4_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~5'
    Info: 72: + IC(0.000 ns) + CELL(0.086 ns) = 54.037 ns; Loc. = LAB_X4_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~7'
    Info: 73: + IC(0.000 ns) + CELL(0.086 ns) = 54.123 ns; Loc. = LAB_X4_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~9'
    Info: 74: + IC(0.000 ns) + CELL(0.086 ns) = 54.209 ns; Loc. = LAB_X4_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~11'
    Info: 75: + IC(0.000 ns) + CELL(0.086 ns) = 54.295 ns; Loc. = LAB_X4_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~13'
    Info: 76: + IC(0.000 ns) + CELL(0.086 ns) = 54.381 ns; Loc. = LAB_X4_Y18; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~15'
    Info: 77: + IC(0.000 ns) + CELL(0.086 ns) = 54.467 ns; Loc. = LAB_X4_Y18; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~17'
    Info: 78: + IC(0.000 ns) + CELL(0.506 ns) = 54.973 ns; Loc. = LAB_X4_Y18; Fanout = 24; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~18'
    Info: 79: + IC(1.250 ns) + CELL(0.624 ns) = 56.847 ns; Loc. = LAB_X9_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[99]~152'
    Info: 80: + IC(1.284 ns) + CELL(0.621 ns) = 58.752 ns; Loc. = LAB_X5_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~3'
    Info: 81: + IC(0.000 ns) + CELL(0.086 ns) = 58.838 ns; Loc. = LAB_X5_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~5'
    Info: 82: + IC(0.000 ns) + CELL(0.086 ns) = 58.924 ns; Loc. = LAB_X5_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~7'
    Info: 83: + IC(0.000 ns) + CELL(0.086 ns) = 59.010 ns; Loc. = LAB_X5_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~9'
    Info: 84: + IC(0.000 ns) + CELL(0.086 ns) = 59.096 ns; Loc. = LAB_X5_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~11'
    Info: 85: + IC(0.000 ns) + CELL(0.086 ns) = 59.182 ns; Loc. = LAB_X5_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~13'
    Info: 86: + IC(0.000 ns) + CELL(0.086 ns) = 59.268 ns; Loc. = LAB_X5_Y18; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~15'
    Info: 87: + IC(0.000 ns) + CELL(0.086 ns) = 59.354 ns; Loc. = LAB_X5_Y18; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~17'
    Info: 88: + IC(0.000 ns) + CELL(0.506 ns) = 59.860 ns; Loc. = LAB_X5_Y18; Fanout = 24; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~18'
    Info: 89: + IC(1.290 ns) + CELL(0.624 ns) = 61.774 ns; Loc. = LAB_X7_Y16; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[108]~134'
    Info: 90: + IC(1.305 ns) + CELL(0.621 ns) = 63.700 ns; Loc. = LAB_X6_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~3'
    Info: 91: + IC(0.000 ns) + CELL(0.086 ns) = 63.786 ns; Loc. = LAB_X6_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~5'
    Info: 92: + IC(0.000 ns) + CELL(0.086 ns) = 63.872 ns; Loc. = LAB_X6_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~7'
    Info: 93: + IC(0.000 ns) + CELL(0.086 ns) = 63.958 ns; Loc. = LAB_X6_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~9'
    Info: 94: + IC(0.000 ns) + CELL(0.086 ns) = 64.044 ns; Loc. = LAB_X6_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~11'
    Info: 95: + IC(0.000 ns) + CELL(0.086 ns) = 64.130 ns; Loc. = LAB_X6_Y18; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~13'
    Info: 96: + IC(0.000 ns) + CELL(0.086 ns) = 64.216 ns; Loc. = LAB_X6_Y18; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~15'
    Info: 97: + IC(0.000 ns) + CELL(0.086 ns) = 64.302 ns; Loc. = LAB_X6_Y18; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~17'
    Info: 98: + IC(0.000 ns) + CELL(0.506 ns) = 64.808 ns; Loc. = LAB_X6_Y18; Fanout = 24; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~18'
    Info: 99: + IC(1.698 ns) + CELL(0.202 ns) = 66.708 ns; Loc. = LAB_X3_Y17; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[124]~118'
    Info: 100: + IC(2.077 ns) + CELL(0.596 ns) = 69.381 ns; Loc. = LAB_X8_Y18; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_5~17'
    Info: 101: + IC(0.000 ns) + CELL(0.506 ns) = 69.887 ns; Loc. = LAB_X8_Y18; Fanout = 24; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_5~18'
    Info: 102: + IC(1.332 ns) + CELL(0.202 ns) = 71.421 ns; Loc. = LAB_X7_Y16; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[126]~107'
    Info: 103: + IC(1.322 ns) + CELL(0.596 ns) = 73.339 ns; Loc. = LAB_X8_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~3'
    Info: 104: + IC(0.000 ns) + CELL(0.086 ns) = 73.425 ns; Loc. = LAB_X8_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~5'
    Info: 105: + IC(0.000 ns) + CELL(0.086 ns) = 73.511 ns; Loc. = LAB_X8_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~7'
    Info: 106: + IC(0.000 ns) + CELL(0.086 ns) = 73.597 ns; Loc. = LAB_X8_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~9'
    Info: 107: + IC(0.000 ns) + CELL(0.086 ns) = 73.683 ns; Loc. = LAB_X8_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~11'
    Info: 108: + IC(0.000 ns) + CELL(0.086 ns) = 73.769 ns; Loc. = LAB_X8_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~13'
    Info: 109: + IC(0.000 ns) + CELL(0.086 ns) = 73.855 ns; Loc. = LAB_X8_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~15'
    Info: 110: + IC(0.000 ns) + CELL(0.086 ns) = 73.941 ns; Loc. = LAB_X8_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~17'
    Info: 111: + IC(0.000 ns) + CELL(0.506 ns) = 74.447 ns; Loc. = LAB_X8_Y15; Fanout = 24; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~18'
    Info: 112: + IC(1.173 ns) + CELL(0.366 ns) = 75.986 ns; Loc. = LAB_X7_Y18; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[140]~728'
    Info: 113: + IC(1.305 ns) + CELL(0.621 ns) = 77.912 ns; Loc. = LAB_X8_Y16; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_7~13'
    Info: 114: + IC(0.000 ns) + CELL(0.086 ns) = 77.998 ns; Loc. = LAB_X8_Y16; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_7~15'
    Info: 115: + IC(0.000 ns) + CELL(0.086 ns) = 78.084 ns; Loc. = LAB_X8_Y16; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_7~17'
    Info: 116: + IC(0.000 ns) + CELL(0.506 ns) = 78.590 ns; Loc. = LAB_X8_Y16; Fanout = 24; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_7~18'
    Info: 117: + IC(0.904 ns) + CELL(0.624 ns) = 80.118 ns; Loc. = LAB_X7_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[144]~62'
    Info: 118: + IC(1.295 ns) + CELL(0.621 ns) = 82.034 ns; Loc. = LAB_X6_Y16; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~3'
    Info: 119: + IC(0.000 ns) + CELL(0.086 ns) = 82.120 ns; Loc. = LAB_X6_Y16; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~5'
    Info: 120: + IC(0.000 ns) + CELL(0.086 ns) = 82.206 ns; Loc. = LAB_X6_Y16; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~7'
    Info: 121: + IC(0.000 ns) + CELL(0.086 ns) = 82.292 ns; Loc. = LAB_X6_Y16; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~9'
    Info: 122: + IC(0.000 ns) + CELL(0.086 ns) = 82.378 ns; Loc. = LAB_X6_Y16; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~11'
    Info: 123: + IC(0.000 ns) + CELL(0.086 ns) = 82.464 ns; Loc. = LAB_X6_Y16; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~13'
    Info: 124: + IC(0.000 ns) + CELL(0.086 ns) = 82.550 ns; Loc. = LAB_X6_Y16; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~15'
    Info: 125: + IC(0.000 ns) + CELL(0.086 ns) = 82.636 ns; Loc. = LAB_X6_Y16; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~17'
    Info: 126: + IC(0.000 ns) + CELL(0.506 ns) = 83.142 ns; Loc. = LAB_X6_Y16; Fanout = 24; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~18'
    Info: 127: + IC(2.045 ns) + CELL(0.624 ns) = 85.811 ns; Loc. = LAB_X23_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[153]~44'
    Info: 128: + IC(2.391 ns) + CELL(0.621 ns) = 88.823 ns; Loc. = LAB_X5_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~3'
    Info: 129: + IC(0.000 ns) + CELL(0.086 ns) = 88.909 ns; Loc. = LAB_X5_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~5'
    Info: 130: + IC(0.000 ns) + CELL(0.086 ns) = 88.995 ns; Loc. = LAB_X5_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~7'
    Info: 131: + IC(0.000 ns) + CELL(0.086 ns) = 89.081 ns; Loc. = LAB_X5_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~9'
    Info: 132: + IC(0.000 ns) + CELL(0.086 ns) = 89.167 ns; Loc. = LAB_X5_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~11'
    Info: 133: + IC(0.000 ns) + CELL(0.086 ns) = 89.253 ns; Loc. = LAB_X5_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~13'
    Info: 134: + IC(0.000 ns) + CELL(0.086 ns) = 89.339 ns; Loc. = LAB_X5_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~15'
    Info: 135: + IC(0.000 ns) + CELL(0.086 ns) = 89.425 ns; Loc. = LAB_X5_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~17'
    Info: 136: + IC(0.000 ns) + CELL(0.506 ns) = 89.931 ns; Loc. = LAB_X5_Y15; Fanout = 16; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~18'
    Info: 137: + IC(1.124 ns) + CELL(0.366 ns) = 91.421 ns; Loc. = LAB_X7_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[164]~749'
    Info: 138: + IC(0.885 ns) + CELL(0.621 ns) = 92.927 ns; Loc. = LAB_X6_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~5'
    Info: 139: + IC(0.000 ns) + CELL(0.086 ns) = 93.013 ns; Loc. = LAB_X6_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~7'
    Info: 140: + IC(0.000 ns) + CELL(0.086 ns) = 93.099 ns; Loc. = LAB_X6_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~9'
    Info: 141: + IC(0.000 ns) + CELL(0.086 ns) = 93.185 ns; Loc. = LAB_X6_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~11'
    Info: 142: + IC(0.000 ns) + CELL(0.086 ns) = 93.271 ns; Loc. = LAB_X6_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~13'
    Info: 143: + IC(0.000 ns) + CELL(0.086 ns) = 93.357 ns; Loc. = LAB_X6_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~15'
    Info: 144: + IC(0.000 ns) + CELL(0.506 ns) = 93.863 ns; Loc. = LAB_X6_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div3|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~16'
    Info: 145: + IC(2.089 ns) + CELL(0.206 ns) = 96.158 ns; Loc. = LAB_X12_Y13; Fanout = 1; COMB Node = 'modulator:inst3|wave2~80'
    Info: 146: + IC(0.187 ns) + CELL(0.623 ns) = 96.968 ns; Loc. = LAB_X12_Y13; Fanout = 1; COMB Node = 'modulator:inst3|wave2~81'
    Info: 147: + IC(0.605 ns) + CELL(0.206 ns) = 97.779 ns; Loc. = LAB_X12_Y13; Fanout = 1; COMB Node = 'modulator:inst3|wave2~47'
    Info: 148: + IC(0.000 ns) + CELL(0.108 ns) = 97.887 ns; Loc. = LAB_X12_Y13; Fanout = 26; REG Node = 'modulator:inst3|wave2[0]'
    Info: Total cell delay = 45.526 ns ( 46.51 % )
    Info: Total interconnect delay = 52.361 ns ( 53.49 % )
Info: Fitter routing operations beginning
Info: 1 (of 22039) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers. Also, check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 25% of the available device resources
    Info: Peak interconnect usage is 28% of the available device resources in the region that extends from location X11_Y0 to location X22_Y9
Info: Fitter routing operations ending: elapsed time is 00:00:07
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 6 output pins without output pin load capacitance assignment
    Info: Pin "s2p_cs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s2p_ioclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_cs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_ioclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_ld" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_dout" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 240 megabytes
    Info: Processing ended: Thu Mar 25 19:58:12 2010
    Info: Elapsed time: 00:00:55
    Info: Total CPU time (on all processors): 00:00:55


