=====

wire wire123;
reg r1 = and(andd, orr);
