module alu(a,b,opcode,op);
input a,b,opcode;
wire a,b,opcode;
output op;
reg op;
always@(opcode or a or b)
begin
	case(opcode)
	4'b0000: op <= a&b;
	4'b0001: op <= a|b;
	4'b0010: op <= a+b;
	4'b0011: op <= a-b;
	4'b0100: op <= a*b;
	4'b0101: op <= a/b;
	endcase
end
endmodule
