# Projeto Cron√¥metro Digital FPGA AX301 - Quartus Web Edition

## üìå Descri√ß√£o do Projeto

Implementa√ß√£o de um cron√¥metro digital com contagem de **0:00 a 9:59 (minutos:segundos)** na placa **FPGA AX301 (Cyclone IV E - EP4CE6F17C8)**.

O cron√¥metro possui:

- Dois bot√µes f√≠sicos: **Start/Stop** e **Reset**.
- Exibi√ß√£o da contagem em **3 displays de 7 segmentos** com **l√≥gica invertida**.
- Multiplexa√ß√£o dos displays.
- Divisor de clock para gerar **1Hz** a partir dos **50MHz** da placa.
- Testbench para simula√ß√£o.

---

## ‚úÖ Estrutura de Arquivos

| Arquivo             | Fun√ß√£o                                  |
|---------------------|-----------------------------------------|
| `cronometro.vhd`    | C√≥digo fonte do cron√¥metro             |
| `tb_cronometro.vhd` | Testbench para simula√ß√£o               |
| `cronometro.qsf`    | Mapeamento de pinos (Pin Assignments)  |
| `cronometro.sdc`    | Restri√ß√µes de tempo (Clock Constraint) |

---

## ‚úÖ Passo a Passo de Implementa√ß√£o

### 1) Criando o Projeto no Quartus Web Edition

1. Abra o Quartus.
2. V√° em: **File ‚Üí New Project Wizard ‚Üí Next**.
3. Escolha uma pasta (ex: `C:\Projetos\CronometroAX301`).
4. Nome do projeto: **cronometro**.
5. Na sele√ß√£o de dispositivo:
   - **Family:** Cyclone IV E
   - **Device:** EP4CE6F17C8
6. Finalize clicando em **Finish**.

---

### 2) Adicionando os Arquivos VHDL

1. **File ‚Üí New ‚Üí VHDL File ‚Üí OK**.
2. C
