|SEG
Inp[0] => H_data[0].DATAIN
Inp[0] => L_data[0].DATAIN
Inp[1] => H_data[1].DATAIN
Inp[1] => L_data[1].DATAIN
Inp[2] => H_data[2].DATAIN
Inp[2] => L_data[2].DATAIN
Inp[3] => H_data[3].DATAIN
Inp[3] => L_data[3].DATAIN
Inp[4] => H_data[4].DATAIN
Inp[4] => L_data[4].DATAIN
Inp[5] => H_data[5].DATAIN
Inp[5] => L_data[5].DATAIN
Inp[6] => H_data[6].DATAIN
Inp[6] => L_data[6].DATAIN
Inp[7] => H_data[7].DATAIN
Inp[7] => L_data[7].DATAIN
HOL => H_data[1].IN0
HOL => L_data[0].IN0
LoadD => H_data[1].IN1
LoadD => L_data[0].IN1
dig1[0] << SDST:QW1.dig1[0]
dig1[1] << SDST:QW1.dig1[1]
dig1[2] << SDST:QW1.dig1[2]
dig1[3] << SDST:QW1.dig1[3]
dig1[4] << SDST:QW1.dig1[4]
dig1[5] << SDST:QW1.dig1[5]
dig1[6] << SDST:QW1.dig1[6]
dig2[0] << SDST:QW1.dig2[0]
dig2[1] << SDST:QW1.dig2[1]
dig2[2] << SDST:QW1.dig2[2]
dig2[3] << SDST:QW1.dig2[3]
dig2[4] << SDST:QW1.dig2[4]
dig2[5] << SDST:QW1.dig2[5]
dig2[6] << SDST:QW1.dig2[6]
dig3[0] << SDST:QW1.dig3[0]
dig3[1] << SDST:QW1.dig3[1]
dig3[2] << SDST:QW1.dig3[2]
dig3[3] << SDST:QW1.dig3[3]
dig3[4] << SDST:QW1.dig3[4]
dig3[5] << SDST:QW1.dig3[5]
dig3[6] << SDST:QW1.dig3[6]
dig4[0] << SDST:QW1.dig4[0]
dig4[1] << SDST:QW1.dig4[1]
dig4[2] << SDST:QW1.dig4[2]
dig4[3] << SDST:QW1.dig4[3]
dig4[4] << SDST:QW1.dig4[4]
dig4[5] << SDST:QW1.dig4[5]
dig4[6] << SDST:QW1.dig4[6]
dig5[0] << SDST:QW1.dig5[0]
dig5[1] << SDST:QW1.dig5[1]
dig5[2] << SDST:QW1.dig5[2]
dig5[3] << SDST:QW1.dig5[3]
dig5[4] << SDST:QW1.dig5[4]
dig5[5] << SDST:QW1.dig5[5]
dig5[6] << SDST:QW1.dig5[6]
clk => Clock_controll_50MHZ_T_50HZ:QW2.clkin


|SEG|SDST:QW1
INS[0] => CONVERTER:U1.INS[0]
INS[1] => CONVERTER:U1.INS[1]
INS[2] => CONVERTER:U1.INS[2]
INS[3] => CONVERTER:U1.INS[3]
INS[4] => CONVERTER:U1.INS[4]
INS[5] => CONVERTER:U1.INS[5]
INS[6] => CONVERTER:U1.INS[6]
INS[7] => CONVERTER:U1.INS[7]
INS[8] => CONVERTER:U1.INS[8]
INS[9] => CONVERTER:U1.INS[9]
INS[10] => CONVERTER:U1.INS[10]
INS[11] => CONVERTER:U1.INS[11]
INS[12] => CONVERTER:U1.INS[12]
INS[13] => CONVERTER:U1.INS[13]
INS[14] => CONVERTER:U1.INS[14]
INS[15] => CONVERTER:U1.INS[15]
dig1[0] <= dig1[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig1[1] <= dig1[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig1[2] <= dig1[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig1[3] <= dig1[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig1[4] <= dig1[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig1[5] <= dig1[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig1[6] <= dig1[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig2[0] <= dig2[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig2[1] <= dig2[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig2[2] <= dig2[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig2[3] <= dig2[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig2[4] <= dig2[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig2[5] <= dig2[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig2[6] <= dig2[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig3[0] <= dig3[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig3[1] <= dig3[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig3[2] <= dig3[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig3[3] <= dig3[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig3[4] <= dig3[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig3[5] <= dig3[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig3[6] <= dig3[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig4[0] <= dig4[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig4[1] <= dig4[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig4[2] <= dig4[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig4[3] <= dig4[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig4[4] <= dig4[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig4[5] <= dig4[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig4[6] <= dig4[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig5[0] <= dig5[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig5[1] <= dig5[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig5[2] <= dig5[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig5[3] <= dig5[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig5[4] <= dig5[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig5[5] <= dig5[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dig5[6] <= dig5[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
clk => CONVERTER:U1.clk
clk => dig5[0]~reg0.CLK
clk => dig5[1]~reg0.CLK
clk => dig5[2]~reg0.CLK
clk => dig5[3]~reg0.CLK
clk => dig5[4]~reg0.CLK
clk => dig5[5]~reg0.CLK
clk => dig5[6]~reg0.CLK
clk => dig4[0]~reg0.CLK
clk => dig4[1]~reg0.CLK
clk => dig4[2]~reg0.CLK
clk => dig4[3]~reg0.CLK
clk => dig4[4]~reg0.CLK
clk => dig4[5]~reg0.CLK
clk => dig4[6]~reg0.CLK
clk => dig3[0]~reg0.CLK
clk => dig3[1]~reg0.CLK
clk => dig3[2]~reg0.CLK
clk => dig3[3]~reg0.CLK
clk => dig3[4]~reg0.CLK
clk => dig3[5]~reg0.CLK
clk => dig3[6]~reg0.CLK
clk => dig2[0]~reg0.CLK
clk => dig2[1]~reg0.CLK
clk => dig2[2]~reg0.CLK
clk => dig2[3]~reg0.CLK
clk => dig2[4]~reg0.CLK
clk => dig2[5]~reg0.CLK
clk => dig2[6]~reg0.CLK
clk => dig1[0]~reg0.CLK
clk => dig1[1]~reg0.CLK
clk => dig1[2]~reg0.CLK
clk => dig1[3]~reg0.CLK
clk => dig1[4]~reg0.CLK
clk => dig1[5]~reg0.CLK
clk => dig1[6]~reg0.CLK


|SEG|SDST:QW1|CONVERTER:U1
INS[0] => Mod0.IN31
INS[0] => Div0.IN19
INS[1] => Mod0.IN30
INS[1] => Div0.IN18
INS[2] => Mod0.IN29
INS[2] => Div0.IN17
INS[3] => Mod0.IN28
INS[3] => Div0.IN16
INS[4] => Mod0.IN27
INS[4] => Div0.IN15
INS[5] => Mod0.IN26
INS[5] => Div0.IN14
INS[6] => Mod0.IN25
INS[6] => Div0.IN13
INS[7] => Mod0.IN24
INS[7] => Div0.IN12
INS[8] => Mod0.IN23
INS[8] => Div0.IN11
INS[9] => Mod0.IN22
INS[9] => Div0.IN10
INS[10] => Mod0.IN21
INS[10] => Div0.IN9
INS[11] => Mod0.IN20
INS[11] => Div0.IN8
INS[12] => Mod0.IN19
INS[12] => Div0.IN7
INS[13] => Mod0.IN18
INS[13] => Div0.IN6
INS[14] => Mod0.IN17
INS[14] => Div0.IN5
INS[15] => Mod0.IN16
INS[15] => Div0.IN4
datadig1[0] <= Mod0.DB_MAX_OUTPUT_PORT_TYPE
datadig1[1] <= Mod0.DB_MAX_OUTPUT_PORT_TYPE
datadig1[2] <= Mod0.DB_MAX_OUTPUT_PORT_TYPE
datadig1[3] <= Mod0.DB_MAX_OUTPUT_PORT_TYPE
datadig2[0] <= Mod1.DB_MAX_OUTPUT_PORT_TYPE
datadig2[1] <= Mod1.DB_MAX_OUTPUT_PORT_TYPE
datadig2[2] <= Mod1.DB_MAX_OUTPUT_PORT_TYPE
datadig2[3] <= Mod1.DB_MAX_OUTPUT_PORT_TYPE
datadig3[0] <= Mod2.DB_MAX_OUTPUT_PORT_TYPE
datadig3[1] <= Mod2.DB_MAX_OUTPUT_PORT_TYPE
datadig3[2] <= Mod2.DB_MAX_OUTPUT_PORT_TYPE
datadig3[3] <= Mod2.DB_MAX_OUTPUT_PORT_TYPE
datadig4[0] <= Mod3.DB_MAX_OUTPUT_PORT_TYPE
datadig4[1] <= Mod3.DB_MAX_OUTPUT_PORT_TYPE
datadig4[2] <= Mod3.DB_MAX_OUTPUT_PORT_TYPE
datadig4[3] <= Mod3.DB_MAX_OUTPUT_PORT_TYPE
datadig5[0] <= Mod4.DB_MAX_OUTPUT_PORT_TYPE
datadig5[1] <= Mod4.DB_MAX_OUTPUT_PORT_TYPE
datadig5[2] <= Mod4.DB_MAX_OUTPUT_PORT_TYPE
datadig5[3] <= Mod4.DB_MAX_OUTPUT_PORT_TYPE
clk => ~NO_FANOUT~


|SEG|Clock_controll_50MHZ_T_50HZ:QW2
clkin => clkout_s.CLK
clkin => CH[0].CLK
clkin => CH[1].CLK
clkin => CH[2].CLK
clkin => CH[3].CLK
clkin => CH[4].CLK
clkin => CH[5].CLK
clkin => CH[6].CLK
clkin => CH[7].CLK
clkin => CH[8].CLK
clkin => CH[9].CLK
clkin => CH[10].CLK
clkin => CH[11].CLK
clkin => CH[12].CLK
clkin => CH[13].CLK
clkin => CH[14].CLK
clkin => CH[15].CLK
clkin => CH[16].CLK
clkin => CH[17].CLK
clkin => CH[18].CLK
clkin => CH[19].CLK
EN => CH[19].IN0
EN => clkout_s.ENA
EN => CH[19].ENA
EN => CH[18].ENA
EN => CH[17].ENA
EN => CH[16].ENA
EN => CH[15].ENA
EN => CH[14].ENA
EN => CH[13].ENA
EN => CH[12].ENA
EN => CH[11].ENA
EN => CH[10].ENA
EN => CH[9].ENA
EN => CH[8].ENA
EN => CH[7].ENA
EN => CH[6].ENA
EN => CH[5].ENA
EN => CH[4].ENA
EN => CH[3].ENA
EN => CH[2].ENA
EN => CH[1].ENA
EN => CH[0].ENA
reset => clkout_s.OUTPUTSELECT
reset => CH[19].IN1
clkout <= clkout_s.DB_MAX_OUTPUT_PORT_TYPE


