<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1661865718">
  <File Type="PA-TCL" Name="system_top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="system_top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="system_top_reports.tcl"/>
  <File Type="RDS-RDS" Name="system_top.vds"/>
  <File Type="RDS-UTIL" Name="system_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="system_top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="system_top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="system_top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="system_top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/system/system.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../axidma_axiuart/AxiLite_Uart/AxiLite_Uart.srcs/sources_1/bd/system/system.bd"/>
        <Attr Name="ImportTime" Val="1645925960"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/pl_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../axidma_axiuart/axidma_axiuart/axidma_axiuart.srcs/sources_1/new/pl_top.v"/>
        <Attr Name="ImportTime" Val="1649600754"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/system/hdl/system_wrapper.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../axidma_axiuart/AxiLite_Uart/AxiLite_Uart.srcs/sources_1/bd/system/hdl/system_wrapper.v"/>
        <Attr Name="ImportTime" Val="1645925961"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/uart_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../self_learning/Alinx/Alinx7010/AX7010_2017.4.1/course_s1_fpga/10_rs232_test/rs232_test.srcs/sources_1/new/uart_rx.v"/>
        <Attr Name="ImportTime" Val="1572575302"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/system_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../axidma_axiuart/axidma_axiuart/axidma_axiuart.srcs/sources_1/new/system_top.v"/>
        <Attr Name="ImportTime" Val="1646880216"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="system_top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/cstr.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../axidma_axiuart/AxiLite_Uart/AxiLite_Uart.srcs/constrs_1/new/cstr.xdc"/>
        <Attr Name="ImportTime" Val="1645625989"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/cstr.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="rxdata_distmem"/>
  <BlockFileSet Type="BlockSrcs" Name="system_axis_switch_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="axis_data_fifo_0"/>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_axi_gpio_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_xlconcat_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_axi_dma_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_axi_smc_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_auto_pc_0"/>
</GenRun>
