#Design_MIPS_CPU #Instruction_Execution #Pipeline_MIPS 

  
![](https://blog.kakaocdn.net/dn/dYKUft/btrBYC35Bzh/L7VGOsTfKVrkuBMUhofHd0/img.png)![](https://blog.kakaocdn.net/dn/cfUCMH/btrBYru2Mmt/oO1o2dTYoCZKG0D2ah3nM1/img.png)
>IF ➡️ ID

![](https://blog.kakaocdn.net/dn/paNy5/btrB2rGO6cf/nAg8Zw2GVWzbgM1tRd6vh1/img.png)![](https://blog.kakaocdn.net/dn/c94tfM/btrBZzeI8nv/S7KtBlabhYcF2lDJxFIGt0/img.png)
>➡️ EX ➡️ MEM

![](https://blog.kakaocdn.net/dn/cRUqsE/btrB2rmwQ7a/ziHXEKBXN5bkWO2S9AbKkK/img.png)![](https://blog.kakaocdn.net/dn/cMksXq/btrB1nSbCXH/mkfUJJhvriolQgL5yCrNV1/img.png)
>➡️ WB

WB 단계에서 주의할 점
- Write register를 저장해두었다가 사용
	- WB 단계에서 lw $s0, 8($t1) 명령어를 처리중인데, 그 시점에 Write register 에 접근하면 lw 명령어 이후에 fetch한 다른 명령어로 부터 나온 타겟($s0 이 아닌 것)을 가리킬 수 도 있음
	- 따라서 lw에서의 타겟을 알맞게 지칭하려면 예전에 Fetch/Decode 했던 내용을 기억해뒀다가 사용