INFO: [VRFC 10-163] Analyzing VHDL file "D:/Desktop/magistrale/1_anno/1_SEMESTRE/architettura/esercizi/UART_tappo/UART_tappo.srcs/sim_1/new/UART_tappo_TB.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'UART_tappo_TB'
