Fitter report for ethernet_project
Fri Oct 24 00:23:58 2025
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri Oct 24 00:23:58 2025       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; ethernet_project                            ;
; Top-level Entity Name           ; ethernet_top                                ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,230 / 56,480 ( 2 % )                      ;
; Total registers                 ; 2209                                        ;
; Total pins                      ; 24 / 268 ( 9 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.8%      ;
;     Processor 3            ;   2.6%      ;
;     Processor 4            ;   2.6%      ;
;     Processor 5            ;   2.6%      ;
;     Processor 6            ;   2.5%      ;
;     Processor 7            ;   2.5%      ;
;     Processor 8            ;   2.5%      ;
;     Processor 9            ;   2.4%      ;
;     Processor 10           ;   2.3%      ;
;     Processor 11           ;   2.3%      ;
;     Processor 12           ;   2.3%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------+------------------+-----------------------+
; Node                                                   ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                 ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                  ;                  ;                       ;
; rst~inputCLKENA0                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                  ;                  ;                       ;
; data_capture:u_data_capture|fifo_wr_data[0]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_capture:u_data_capture|fifo_wr_data[0]~DUPLICATE            ;                  ;                       ;
; data_capture:u_data_capture|frame_complete             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_capture:u_data_capture|frame_complete~DUPLICATE             ;                  ;                       ;
; data_capture:u_data_capture|last_four[2]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_capture:u_data_capture|last_four[2]~DUPLICATE               ;                  ;                       ;
; data_capture:u_data_capture|last_four[10]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_capture:u_data_capture|last_four[10]~DUPLICATE              ;                  ;                       ;
; data_capture:u_data_capture|total_frame_byte_count[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_capture:u_data_capture|total_frame_byte_count[3]~DUPLICATE  ;                  ;                       ;
; data_capture:u_data_capture|total_frame_byte_count[7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_capture:u_data_capture|total_frame_byte_count[7]~DUPLICATE  ;                  ;                       ;
; data_capture:u_data_capture|total_frame_byte_count[15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_capture:u_data_capture|total_frame_byte_count[15]~DUPLICATE ;                  ;                       ;
; fifo_buffer:u_fifo|empty                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_buffer:u_fifo|empty~DUPLICATE                               ;                  ;                       ;
; fifo_buffer:u_fifo|wr_ptr[0]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_buffer:u_fifo|wr_ptr[0]~DUPLICATE                           ;                  ;                       ;
; fifo_buffer:u_fifo|wr_ptr[1]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_buffer:u_fifo|wr_ptr[1]~DUPLICATE                           ;                  ;                       ;
; fifo_buffer:u_fifo|wr_ptr[2]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_buffer:u_fifo|wr_ptr[2]~DUPLICATE                           ;                  ;                       ;
; fifo_buffer:u_fifo|wr_ptr[3]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_buffer:u_fifo|wr_ptr[3]~DUPLICATE                           ;                  ;                       ;
; fifo_buffer:u_fifo|wr_ptr[4]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_buffer:u_fifo|wr_ptr[4]~DUPLICATE                           ;                  ;                       ;
; fifo_buffer:u_fifo|wr_ptr[5]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_buffer:u_fifo|wr_ptr[5]~DUPLICATE                           ;                  ;                       ;
; fifo_buffer:u_fifo|wr_ptr[6]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_buffer:u_fifo|wr_ptr[6]~DUPLICATE                           ;                  ;                       ;
; fifo_buffer:u_fifo|wr_ptr[7]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_buffer:u_fifo|wr_ptr[7]~DUPLICATE                           ;                  ;                       ;
+--------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3305 ) ; 0.00 % ( 0 / 3305 )        ; 0.00 % ( 0 / 3305 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3305 ) ; 0.00 % ( 0 / 3305 )        ; 0.00 % ( 0 / 3305 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3305 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/maruthi/Downloads/Ethernet_Receiver_project/ethernet_project.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,230 / 56,480        ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 1,230                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,619 / 56,480        ; 3 %   ;
;         [a] ALMs used for LUT logic and registers           ; 179                   ;       ;
;         [b] ALMs used for LUT logic                         ; 533                   ;       ;
;         [c] ALMs used for registers                         ; 907                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 516 / 56,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 127 / 56,480          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 127                   ;       ;
;         [c] Due to LAB input limits                         ; 0                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 266 / 5,648           ; 5 %   ;
;     -- Logic LABs                                           ; 266                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,062                 ;       ;
;     -- 7 input functions                                    ; 0                     ;       ;
;     -- 6 input functions                                    ; 729                   ;       ;
;     -- 5 input functions                                    ; 17                    ;       ;
;     -- 4 input functions                                    ; 259                   ;       ;
;     -- <=3 input functions                                  ; 57                    ;       ;
; Combinational ALUT usage for route-throughs                 ; 769                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,209                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,171 / 112,960       ; 2 %   ;
;         -- Secondary logic registers                        ; 38 / 112,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,193                 ;       ;
;         -- Routing optimization registers                   ; 16                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 24 / 268              ; 9 %   ;
;     -- Clock pins                                           ; 2 / 11                ; 18 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 686               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 7,024,640         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.0% / 1.0% / 1.0%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 25.9% / 26.4% / 24.2% ;       ;
; Maximum fan-out                                             ; 2209                  ;       ;
; Highest non-global fan-out                                  ; 256                   ;       ;
; Total fan-out                                               ; 15213                 ;       ;
; Average fan-out                                             ; 3.72                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1230 / 56480 ( 2 % )  ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1230                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1619 / 56480 ( 3 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 179                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 533                   ; 0                              ;
;         [c] ALMs used for registers                         ; 907                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 516 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 127 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 127                   ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 266 / 5648 ( 5 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 266                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1062                  ; 0                              ;
;     -- 7 input functions                                    ; 0                     ; 0                              ;
;     -- 6 input functions                                    ; 729                   ; 0                              ;
;     -- 5 input functions                                    ; 17                    ; 0                              ;
;     -- 4 input functions                                    ; 259                   ; 0                              ;
;     -- <=3 input functions                                  ; 57                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 769                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2171 / 112960 ( 2 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 38 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 2193                  ; 0                              ;
;         -- Routing optimization registers                   ; 16                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 24                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 2 / 122 ( 1 % )       ; 0 / 122 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 15213                 ; 0                              ;
;     -- Registered Connections                               ; 6660                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 12                    ; 0                              ;
;     -- Output Ports                                         ; 12                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk           ; M16   ; 5B       ; 89           ; 35           ; 60           ; 2209                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fifo_rd_en    ; P16   ; 5A       ; 89           ; 9            ; 3            ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rst           ; N16   ; 5B       ; 89           ; 35           ; 43           ; 2178                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rx_byte[0]    ; J22   ; 7A       ; 84           ; 81           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rx_byte[1]    ; B17   ; 7A       ; 84           ; 81           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rx_byte[2]    ; M21   ; 5B       ; 89           ; 37           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rx_byte[3]    ; L18   ; 5B       ; 89           ; 38           ; 20           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rx_byte[4]    ; L19   ; 5B       ; 89           ; 38           ; 3            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rx_byte[5]    ; K21   ; 5B       ; 89           ; 38           ; 37           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rx_byte[6]    ; M22   ; 5B       ; 89           ; 36           ; 37           ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rx_byte[7]    ; N20   ; 5B       ; 89           ; 35           ; 77           ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rx_byte_valid ; L22   ; 5B       ; 89           ; 36           ; 54           ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; crc_ok_led       ; K17   ; 5B       ; 89           ; 37           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; fifo_data_out[0] ; K22   ; 5B       ; 89           ; 38           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; fifo_data_out[1] ; N19   ; 5B       ; 89           ; 36           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; fifo_data_out[2] ; H16   ; 7A       ; 64           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; fifo_data_out[3] ; M18   ; 5B       ; 89           ; 36           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; fifo_data_out[4] ; V21   ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; fifo_data_out[5] ; N21   ; 5B       ; 89           ; 35           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; fifo_data_out[6] ; P17   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; fifo_data_out[7] ; G17   ; 7A       ; 70           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; fifo_empty       ; K19   ; 7A       ; 72           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; fifo_full        ; L17   ; 5B       ; 89           ; 37           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; frame_complete   ; M20   ; 5B       ; 89           ; 37           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 1 / 48 ( 2 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 2 / 16 ( 13 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 5 / 80 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; rx_byte[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; fifo_data_out[7]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; fifo_data_out[2]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; rx_byte[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; crc_ok_led                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; fifo_empty                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; rx_byte[5]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 291        ; 5B       ; fifo_data_out[0]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; fifo_full                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 290        ; 5B       ; rx_byte[3]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 288        ; 5B       ; rx_byte[4]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; rx_byte_valid                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; fifo_data_out[3]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; frame_complete                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 287        ; 5B       ; rx_byte[2]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 281        ; 5B       ; rx_byte[6]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; rst                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; fifo_data_out[1]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 277        ; 5B       ; rx_byte[7]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 279        ; 5B       ; fifo_data_out[5]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; fifo_rd_en                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 227        ; 5A       ; fifo_data_out[6]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; fifo_data_out[4]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+------------------+-------------------------------+
; Pin Name         ; Reason                        ;
+------------------+-------------------------------+
; fifo_full        ; Incomplete set of assignments ;
; fifo_empty       ; Incomplete set of assignments ;
; fifo_data_out[0] ; Incomplete set of assignments ;
; fifo_data_out[1] ; Incomplete set of assignments ;
; fifo_data_out[2] ; Incomplete set of assignments ;
; fifo_data_out[3] ; Incomplete set of assignments ;
; fifo_data_out[4] ; Incomplete set of assignments ;
; fifo_data_out[5] ; Incomplete set of assignments ;
; fifo_data_out[6] ; Incomplete set of assignments ;
; fifo_data_out[7] ; Incomplete set of assignments ;
; crc_ok_led       ; Incomplete set of assignments ;
; frame_complete   ; Incomplete set of assignments ;
; clk              ; Incomplete set of assignments ;
; rst              ; Incomplete set of assignments ;
; fifo_rd_en       ; Incomplete set of assignments ;
; rx_byte_valid    ; Incomplete set of assignments ;
; rx_byte[7]       ; Incomplete set of assignments ;
; rx_byte[6]       ; Incomplete set of assignments ;
; rx_byte[0]       ; Incomplete set of assignments ;
; rx_byte[1]       ; Incomplete set of assignments ;
; rx_byte[2]       ; Incomplete set of assignments ;
; rx_byte[3]       ; Incomplete set of assignments ;
; rx_byte[4]       ; Incomplete set of assignments ;
; rx_byte[5]       ; Incomplete set of assignments ;
; fifo_full        ; Missing location assignment   ;
; fifo_empty       ; Missing location assignment   ;
; fifo_data_out[0] ; Missing location assignment   ;
; fifo_data_out[1] ; Missing location assignment   ;
; fifo_data_out[2] ; Missing location assignment   ;
; fifo_data_out[3] ; Missing location assignment   ;
; fifo_data_out[4] ; Missing location assignment   ;
; fifo_data_out[5] ; Missing location assignment   ;
; fifo_data_out[6] ; Missing location assignment   ;
; fifo_data_out[7] ; Missing location assignment   ;
; crc_ok_led       ; Missing location assignment   ;
; frame_complete   ; Missing location assignment   ;
; clk              ; Missing location assignment   ;
; rst              ; Missing location assignment   ;
; fifo_rd_en       ; Missing location assignment   ;
; rx_byte_valid    ; Missing location assignment   ;
; rx_byte[7]       ; Missing location assignment   ;
; rx_byte[6]       ; Missing location assignment   ;
; rx_byte[0]       ; Missing location assignment   ;
; rx_byte[1]       ; Missing location assignment   ;
; rx_byte[2]       ; Missing location assignment   ;
; rx_byte[3]       ; Missing location assignment   ;
; rx_byte[4]       ; Missing location assignment   ;
; rx_byte[5]       ; Missing location assignment   ;
+------------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------+----------------+--------------+
; Compilation Hierarchy Node           ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                           ; Entity Name    ; Library Name ;
+--------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------+----------------+--------------+
; |ethernet_top                        ; 1229.5 (2.2)         ; 1618.5 (4.6)                     ; 516.0 (2.4)                                       ; 127.0 (0.0)                      ; 0.0 (0.0)            ; 1062 (1)            ; 2209 (10)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 24   ; 0            ; |ethernet_top                                 ; ethernet_top   ; work         ;
;    |crc_stub:u_crc|                  ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ethernet_top|crc_stub:u_crc                  ; crc_stub       ; work         ;
;    |data_capture:u_data_capture|     ; 24.8 (24.8)          ; 37.4 (37.4)                      ; 12.6 (12.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 97 (97)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ethernet_top|data_capture:u_data_capture     ; data_capture   ; work         ;
;    |fifo_buffer:u_fifo|              ; 1181.3 (1181.3)      ; 1554.8 (1554.8)                  ; 500.4 (500.4)                                     ; 127.0 (127.0)                    ; 0.0 (0.0)            ; 999 (999)           ; 2092 (2092)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ethernet_top|fifo_buffer:u_fifo              ; fifo_buffer    ; work         ;
;    |frame_detector:u_frame_detector| ; 17.4 (17.4)          ; 17.7 (17.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ethernet_top|frame_detector:u_frame_detector ; frame_detector ; work         ;
+--------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------+----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                             ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name             ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; fifo_full        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; fifo_empty       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; fifo_data_out[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; fifo_data_out[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; fifo_data_out[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; fifo_data_out[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; fifo_data_out[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; fifo_data_out[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; fifo_data_out[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; fifo_data_out[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; crc_ok_led       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; frame_complete   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk              ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst              ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fifo_rd_en       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rx_byte_valid    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rx_byte[7]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rx_byte[6]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rx_byte[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rx_byte[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rx_byte[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rx_byte[3]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rx_byte[4]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rx_byte[5]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; clk                                                         ;                   ;         ;
; rst                                                         ;                   ;         ;
;      - data_capture:u_data_capture|captured_crc_input[31]~0 ; 1                 ; 0       ;
; fifo_rd_en                                                  ;                   ;         ;
;      - fifo_buffer:u_fifo|Add1~9                            ; 1                 ; 0       ;
;      - fifo_buffer:u_fifo|Add1~5                            ; 1                 ; 0       ;
;      - fifo_buffer:u_fifo|Add1~33                           ; 1                 ; 0       ;
;      - fifo_buffer:u_fifo|Add1~29                           ; 1                 ; 0       ;
;      - fifo_buffer:u_fifo|Add1~25                           ; 1                 ; 0       ;
;      - fifo_buffer:u_fifo|Add1~21                           ; 1                 ; 0       ;
;      - fifo_buffer:u_fifo|Add1~17                           ; 1                 ; 0       ;
;      - fifo_buffer:u_fifo|Add1~1                            ; 1                 ; 0       ;
;      - fifo_buffer:u_fifo|always0~0                         ; 1                 ; 0       ;
;      - fifo_buffer:u_fifo|used~0                            ; 1                 ; 0       ;
; rx_byte_valid                                               ;                   ;         ;
;      - rx_byte_valid_s                                      ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector4~1          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector6~0          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector3~0          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector8~0          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector4~4          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector5~1          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector5~2          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|preamble_count[2]~0  ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|preamble_count[2]~1  ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector3~3          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector4~5          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector4~6          ; 1                 ; 0       ;
; rx_byte[7]                                                  ;                   ;         ;
;      - rx_byte_s[7]                                         ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector0~1          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Equal0~0             ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector3~0          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector8~0          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector7~0          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector1~0          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|preamble_count[2]~0  ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector2~0          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector3~2          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector4~5          ; 1                 ; 0       ;
; rx_byte[6]                                                  ;                   ;         ;
;      - rx_byte_s[6]                                         ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector0~1          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Equal0~0             ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector3~0          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector8~0          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector7~0          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector1~0          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|preamble_count[2]~0  ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector2~0          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector3~2          ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Selector4~5          ; 1                 ; 0       ;
; rx_byte[0]                                                  ;                   ;         ;
;      - rx_byte_s[0]                                         ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Equal2~0             ; 1                 ; 0       ;
; rx_byte[1]                                                  ;                   ;         ;
;      - frame_detector:u_frame_detector|Equal2~0             ; 1                 ; 0       ;
;      - rx_byte_s[1]~feeder                                  ; 1                 ; 0       ;
; rx_byte[2]                                                  ;                   ;         ;
;      - rx_byte_s[2]                                         ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Equal2~0             ; 1                 ; 0       ;
; rx_byte[3]                                                  ;                   ;         ;
;      - frame_detector:u_frame_detector|Equal2~0             ; 0                 ; 0       ;
;      - rx_byte_s[3]~feeder                                  ; 0                 ; 0       ;
; rx_byte[4]                                                  ;                   ;         ;
;      - rx_byte_s[4]                                         ; 0                 ; 0       ;
;      - frame_detector:u_frame_detector|Equal2~0             ; 0                 ; 0       ;
; rx_byte[5]                                                  ;                   ;         ;
;      - rx_byte_s[5]                                         ; 1                 ; 0       ;
;      - frame_detector:u_frame_detector|Equal2~0             ; 1                 ; 0       ;
+-------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                     ;
+------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                 ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                  ; PIN_M16              ; 2209    ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; data_capture:u_data_capture|always0~0                ; MLABCELL_X87_Y35_N3  ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_capture:u_data_capture|captured_crc_input[31]~0 ; MLABCELL_X87_Y37_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_capture:u_data_capture|fifo_wr_en~0             ; MLABCELL_X87_Y34_N57 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_capture:u_data_capture|last_four[31]~0          ; MLABCELL_X87_Y37_N42 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~1                        ; LABCELL_X71_Y30_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~100                      ; LABCELL_X68_Y31_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~101                      ; LABCELL_X71_Y33_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~102                      ; LABCELL_X68_Y34_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~103                      ; LABCELL_X71_Y33_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~104                      ; MLABCELL_X78_Y36_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~105                      ; MLABCELL_X78_Y35_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~106                      ; LABCELL_X73_Y33_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~107                      ; LABCELL_X73_Y33_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~108                      ; LABCELL_X67_Y34_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~109                      ; LABCELL_X67_Y34_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~11                       ; LABCELL_X68_Y34_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~110                      ; LABCELL_X67_Y34_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~111                      ; LABCELL_X67_Y34_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~112                      ; LABCELL_X71_Y29_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~113                      ; LABCELL_X77_Y31_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~114                      ; LABCELL_X79_Y28_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~115                      ; LABCELL_X71_Y31_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~116                      ; MLABCELL_X72_Y27_N45 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~117                      ; LABCELL_X77_Y29_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~118                      ; MLABCELL_X72_Y29_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~119                      ; LABCELL_X66_Y29_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~120                      ; LABCELL_X74_Y27_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~121                      ; LABCELL_X66_Y30_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~122                      ; LABCELL_X79_Y28_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~123                      ; LABCELL_X73_Y30_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~124                      ; LABCELL_X75_Y27_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~125                      ; MLABCELL_X72_Y30_N33 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~126                      ; LABCELL_X70_Y28_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~127                      ; MLABCELL_X72_Y30_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~128                      ; LABCELL_X74_Y29_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~129                      ; LABCELL_X73_Y33_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~13                       ; LABCELL_X73_Y33_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~130                      ; MLABCELL_X72_Y34_N57 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~131                      ; MLABCELL_X72_Y34_N42 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~132                      ; LABCELL_X70_Y29_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~133                      ; LABCELL_X70_Y29_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~134                      ; LABCELL_X66_Y33_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~135                      ; LABCELL_X66_Y33_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~136                      ; LABCELL_X71_Y29_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~137                      ; LABCELL_X75_Y33_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~138                      ; MLABCELL_X72_Y34_N21 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~139                      ; MLABCELL_X72_Y34_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~140                      ; LABCELL_X71_Y29_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~141                      ; LABCELL_X70_Y31_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~142                      ; LABCELL_X66_Y33_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~143                      ; MLABCELL_X65_Y33_N45 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~145                      ; MLABCELL_X84_Y31_N42 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~146                      ; MLABCELL_X84_Y31_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~148                      ; MLABCELL_X78_Y31_N39 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~149                      ; LABCELL_X77_Y31_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~15                       ; LABCELL_X70_Y29_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~150                      ; MLABCELL_X84_Y31_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~151                      ; MLABCELL_X84_Y31_N39 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~152                      ; LABCELL_X77_Y31_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~153                      ; LABCELL_X77_Y31_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~155                      ; MLABCELL_X82_Y31_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~156                      ; MLABCELL_X82_Y31_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~158                      ; LABCELL_X77_Y34_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~159                      ; LABCELL_X77_Y34_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~160                      ; MLABCELL_X82_Y31_N33 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~161                      ; MLABCELL_X82_Y31_N45 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~162                      ; LABCELL_X77_Y34_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~163                      ; LABCELL_X77_Y34_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~165                      ; LABCELL_X63_Y28_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~167                      ; MLABCELL_X65_Y31_N15 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~169                      ; MLABCELL_X72_Y27_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~17                       ; LABCELL_X70_Y31_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~171                      ; LABCELL_X63_Y35_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~172                      ; LABCELL_X64_Y28_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~173                      ; MLABCELL_X65_Y31_N33 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~174                      ; LABCELL_X77_Y29_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~175                      ; LABCELL_X66_Y31_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~176                      ; LABCELL_X64_Y28_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~177                      ; MLABCELL_X65_Y31_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~178                      ; LABCELL_X70_Y29_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~179                      ; LABCELL_X66_Y31_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~180                      ; LABCELL_X64_Y28_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~181                      ; MLABCELL_X65_Y31_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~182                      ; MLABCELL_X65_Y26_N39 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~183                      ; LABCELL_X64_Y34_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~185                      ; LABCELL_X80_Y31_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~186                      ; MLABCELL_X78_Y31_N57 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~188                      ; LABCELL_X81_Y35_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~189                      ; LABCELL_X81_Y34_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~19                       ; LABCELL_X73_Y29_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~190                      ; MLABCELL_X78_Y31_N21 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~191                      ; MLABCELL_X78_Y31_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~192                      ; LABCELL_X81_Y32_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~193                      ; LABCELL_X80_Y32_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~195                      ; LABCELL_X75_Y27_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~196                      ; LABCELL_X79_Y30_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~198                      ; LABCELL_X75_Y35_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~199                      ; MLABCELL_X78_Y35_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~200                      ; MLABCELL_X72_Y28_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~201                      ; LABCELL_X74_Y31_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~202                      ; LABCELL_X81_Y31_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~203                      ; LABCELL_X71_Y34_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~205                      ; LABCELL_X66_Y27_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~206                      ; LABCELL_X66_Y27_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~208                      ; LABCELL_X75_Y26_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~209                      ; LABCELL_X74_Y30_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~21                       ; LABCELL_X74_Y27_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~210                      ; LABCELL_X66_Y27_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~211                      ; LABCELL_X64_Y30_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~212                      ; LABCELL_X74_Y30_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~213                      ; LABCELL_X74_Y30_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~215                      ; MLABCELL_X65_Y32_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~216                      ; LABCELL_X63_Y30_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~218                      ; LABCELL_X73_Y32_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~219                      ; LABCELL_X68_Y31_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~220                      ; LABCELL_X66_Y32_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~221                      ; LABCELL_X66_Y32_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~222                      ; LABCELL_X71_Y30_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~223                      ; LABCELL_X66_Y33_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~224                      ; MLABCELL_X84_Y31_N57 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~225                      ; LABCELL_X64_Y28_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~226                      ; LABCELL_X77_Y32_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~227                      ; LABCELL_X66_Y27_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~228                      ; MLABCELL_X82_Y31_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~229                      ; MLABCELL_X65_Y31_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~23                       ; LABCELL_X71_Y27_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~230                      ; LABCELL_X81_Y32_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~231                      ; LABCELL_X66_Y32_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~232                      ; LABCELL_X77_Y31_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~233                      ; LABCELL_X73_Y30_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~234                      ; LABCELL_X77_Y27_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~235                      ; LABCELL_X74_Y30_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~236                      ; LABCELL_X77_Y34_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~237                      ; LABCELL_X71_Y31_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~238                      ; LABCELL_X77_Y31_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~239                      ; MLABCELL_X72_Y30_N21 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~240                      ; MLABCELL_X84_Y31_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~241                      ; LABCELL_X64_Y28_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~242                      ; MLABCELL_X78_Y31_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~243                      ; LABCELL_X66_Y27_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~244                      ; MLABCELL_X82_Y31_N15 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~245                      ; LABCELL_X63_Y29_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~246                      ; LABCELL_X81_Y32_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~247                      ; MLABCELL_X65_Y32_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~248                      ; LABCELL_X77_Y31_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~249                      ; LABCELL_X71_Y30_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~25                       ; LABCELL_X73_Y33_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~250                      ; MLABCELL_X78_Y29_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~251                      ; LABCELL_X74_Y30_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~252                      ; LABCELL_X77_Y34_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~253                      ; LABCELL_X64_Y32_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~254                      ; LABCELL_X60_Y32_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~255                      ; LABCELL_X70_Y34_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~256                      ; MLABCELL_X84_Y31_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~257                      ; LABCELL_X64_Y28_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~258                      ; MLABCELL_X82_Y31_N57 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~259                      ; LABCELL_X64_Y28_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~260                      ; LABCELL_X77_Y31_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~261                      ; LABCELL_X70_Y28_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~262                      ; LABCELL_X77_Y34_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~263                      ; LABCELL_X68_Y31_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~264                      ; MLABCELL_X78_Y31_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~265                      ; LABCELL_X66_Y27_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~266                      ; LABCELL_X81_Y32_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~267                      ; LABCELL_X66_Y32_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~268                      ; LABCELL_X79_Y29_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~269                      ; LABCELL_X74_Y30_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~27                       ; MLABCELL_X72_Y36_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~270                      ; LABCELL_X77_Y32_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~271                      ; LABCELL_X71_Y34_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~272                      ; MLABCELL_X84_Y31_N15 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~273                      ; MLABCELL_X82_Y31_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~274                      ; LABCELL_X77_Y31_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~275                      ; LABCELL_X77_Y34_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~276                      ; LABCELL_X64_Y28_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~277                      ; MLABCELL_X65_Y31_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~278                      ; LABCELL_X66_Y31_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~279                      ; LABCELL_X68_Y31_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~280                      ; MLABCELL_X78_Y31_N33 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~281                      ; LABCELL_X81_Y32_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~282                      ; MLABCELL_X78_Y29_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~283                      ; LABCELL_X77_Y32_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~284                      ; LABCELL_X66_Y27_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~285                      ; LABCELL_X66_Y32_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~286                      ; LABCELL_X74_Y30_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~287                      ; LABCELL_X70_Y34_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~29                       ; MLABCELL_X72_Y34_N45 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~3                        ; LABCELL_X71_Y31_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~31                       ; LABCELL_X66_Y33_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~32                       ; LABCELL_X66_Y31_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~33                       ; LABCELL_X67_Y29_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~34                       ; LABCELL_X73_Y31_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~35                       ; LABCELL_X77_Y29_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~36                       ; MLABCELL_X72_Y36_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~37                       ; LABCELL_X71_Y33_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~38                       ; LABCELL_X73_Y33_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~39                       ; LABCELL_X70_Y29_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~40                       ; LABCELL_X73_Y32_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~41                       ; LABCELL_X73_Y29_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~42                       ; MLABCELL_X78_Y30_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~43                       ; MLABCELL_X72_Y30_N45 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~44                       ; LABCELL_X71_Y35_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~45                       ; LABCELL_X67_Y34_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~46                       ; MLABCELL_X72_Y34_N51 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~47                       ; MLABCELL_X65_Y33_N39 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~48                       ; LABCELL_X71_Y30_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~49                       ; LABCELL_X71_Y31_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~5                        ; LABCELL_X83_Y31_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~50                       ; LABCELL_X71_Y31_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~51                       ; LABCELL_X73_Y29_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~52                       ; LABCELL_X70_Y34_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~53                       ; LABCELL_X68_Y34_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~54                       ; MLABCELL_X72_Y31_N42 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~55                       ; LABCELL_X67_Y34_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~56                       ; MLABCELL_X72_Y30_N51 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~57                       ; LABCELL_X73_Y26_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~58                       ; LABCELL_X71_Y31_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~59                       ; MLABCELL_X72_Y30_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~60                       ; LABCELL_X75_Y33_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~61                       ; LABCELL_X70_Y29_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~62                       ; MLABCELL_X72_Y34_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~63                       ; LABCELL_X66_Y33_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~64                       ; MLABCELL_X72_Y30_N42 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~65                       ; LABCELL_X67_Y31_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~66                       ; MLABCELL_X72_Y36_N51 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~67                       ; LABCELL_X68_Y34_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~68                       ; LABCELL_X71_Y27_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~69                       ; LABCELL_X66_Y31_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~7                        ; LABCELL_X71_Y31_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~70                       ; LABCELL_X66_Y31_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~71                       ; LABCELL_X70_Y29_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~72                       ; LABCELL_X71_Y31_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~73                       ; LABCELL_X73_Y29_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~74                       ; LABCELL_X71_Y31_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~75                       ; LABCELL_X67_Y34_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~76                       ; LABCELL_X71_Y27_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~77                       ; LABCELL_X71_Y27_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~78                       ; MLABCELL_X72_Y34_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~79                       ; MLABCELL_X65_Y33_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~80                       ; LABCELL_X71_Y30_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~81                       ; MLABCELL_X72_Y29_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~82                       ; LABCELL_X77_Y28_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~83                       ; MLABCELL_X72_Y37_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~84                       ; LABCELL_X70_Y31_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~85                       ; LABCELL_X68_Y29_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~86                       ; LABCELL_X71_Y30_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~87                       ; LABCELL_X67_Y31_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~88                       ; LABCELL_X80_Y31_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~89                       ; LABCELL_X80_Y33_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~9                        ; LABCELL_X71_Y35_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~90                       ; LABCELL_X77_Y33_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~91                       ; LABCELL_X77_Y33_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~92                       ; LABCELL_X73_Y29_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~93                       ; LABCELL_X73_Y29_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~94                       ; LABCELL_X73_Y29_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~95                       ; LABCELL_X73_Y29_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~96                       ; LABCELL_X73_Y36_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~97                       ; MLABCELL_X72_Y36_N27 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~98                       ; MLABCELL_X72_Y36_N45 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|Decoder0~99                       ; MLABCELL_X72_Y36_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|always0~0                         ; LABCELL_X73_Y31_N27  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|always0~1                         ; MLABCELL_X72_Y31_N45 ; 48      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_buffer:u_fifo|used~0                            ; LABCELL_X75_Y29_N21  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; frame_detector:u_frame_detector|preamble_count[2]~1  ; LABCELL_X88_Y35_N54  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst                                                  ; PIN_N16              ; 2177    ; Async. clear ; yes    ; Global Clock         ; GCLK8            ; --                        ;
+------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 2209    ; Global Clock         ; GCLK10           ; --                        ;
; rst  ; PIN_N16  ; 2177    ; Global Clock         ; GCLK8            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 5,272 / 374,484 ( 1 % )   ;
; C12 interconnects            ; 69 / 16,664 ( < 1 % )     ;
; C2 interconnects             ; 1,586 / 155,012 ( 1 % )   ;
; C4 interconnects             ; 957 / 72,600 ( 1 % )      ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 264 / 374,484 ( < 1 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 801 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 126 / 15,868 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 182 / 27,256 ( < 1 % )    ;
; R3 interconnects             ; 1,775 / 169,296 ( 1 % )   ;
; R6 interconnects             ; 2,970 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 8 / 480 ( 2 % )           ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 24        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 12           ; 0            ; 24        ; 24        ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 24           ; 24           ; 24           ; 24           ; 24           ; 0         ; 24           ; 24           ; 24           ; 24           ; 24           ; 24           ; 24           ; 12           ; 24           ; 24           ; 24           ; 24           ; 12           ; 24           ; 24           ; 24           ; 24           ; 12           ; 24           ; 0         ; 0         ; 24           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; fifo_full          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; fifo_empty         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; fifo_data_out[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; fifo_data_out[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; fifo_data_out[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; fifo_data_out[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; fifo_data_out[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; fifo_data_out[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; fifo_data_out[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; fifo_data_out[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; crc_ok_led         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; frame_complete     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; fifo_rd_en         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rx_byte_valid      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rx_byte[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rx_byte[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rx_byte[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rx_byte[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rx_byte[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rx_byte[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rx_byte[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rx_byte[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 12.8              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                      ;
+-------------------------------------------------------+--------------------------------------------------------+-------------------+
; Source Register                                       ; Destination Register                                   ; Delay Added in ns ;
+-------------------------------------------------------+--------------------------------------------------------+-------------------+
; data_capture:u_data_capture|total_frame_byte_count[1] ; data_capture:u_data_capture|total_frame_byte_count[15] ; 0.592             ;
; frame_detector:u_frame_detector|preamble_count[2]     ; frame_detector:u_frame_detector|state.CAPTURE          ; 0.465             ;
; frame_detector:u_frame_detector|preamble_count[1]     ; frame_detector:u_frame_detector|state.CAPTURE          ; 0.465             ;
; frame_detector:u_frame_detector|state.IDLE            ; frame_detector:u_frame_detector|state.CAPTURE          ; 0.465             ;
; frame_detector:u_frame_detector|preamble_count[0]     ; frame_detector:u_frame_detector|state.CAPTURE          ; 0.465             ;
; data_capture:u_data_capture|frame_complete            ; frame_detector:u_frame_detector|state.CAPTURE          ; 0.465             ;
; frame_detector:u_frame_detector|state.CAPTURE         ; frame_detector:u_frame_detector|state.CAPTURE          ; 0.465             ;
; frame_detector:u_frame_detector|state.SFD             ; frame_detector:u_frame_detector|state.IDLE             ; 0.439             ;
; data_capture:u_data_capture|captured_crc_input[8]     ; crc_stub:u_crc|crc_ok                                  ; 0.432             ;
; data_capture:u_data_capture|captured_crc_input[7]     ; crc_stub:u_crc|crc_ok                                  ; 0.432             ;
; data_capture:u_data_capture|captured_crc_input[6]     ; crc_stub:u_crc|crc_ok                                  ; 0.432             ;
; data_capture:u_data_capture|captured_crc_input[5]     ; crc_stub:u_crc|crc_ok                                  ; 0.432             ;
; data_capture:u_data_capture|captured_crc_input[4]     ; crc_stub:u_crc|crc_ok                                  ; 0.432             ;
; data_capture:u_data_capture|captured_crc_input[3]     ; crc_stub:u_crc|crc_ok                                  ; 0.432             ;
; frame_detector:u_frame_detector|state.PREAMBLE        ; frame_detector:u_frame_detector|state.IDLE             ; 0.402             ;
; frame_detector:u_frame_detector|state.DONE            ; frame_detector:u_frame_detector|state.CAPTURE          ; 0.365             ;
; fifo_buffer:u_fifo|rd_ptr[1]                          ; fifo_buffer:u_fifo|data_out[4]                         ; 0.327             ;
; fifo_buffer:u_fifo|mem[34][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.261             ;
; fifo_buffer:u_fifo|mem[50][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.261             ;
; fifo_buffer:u_fifo|mem[38][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.261             ;
; fifo_buffer:u_fifo|mem[54][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.261             ;
; fifo_buffer:u_fifo|rd_ptr[4]                          ; fifo_buffer:u_fifo|data_out[0]                         ; 0.261             ;
; fifo_buffer:u_fifo|rd_ptr[2]                          ; fifo_buffer:u_fifo|data_out[0]                         ; 0.261             ;
; fifo_buffer:u_fifo|mem[148][0]                        ; fifo_buffer:u_fifo|data_out[0]                         ; 0.256             ;
; data_capture:u_data_capture|captured_crc_input[14]    ; crc_stub:u_crc|crc_ok                                  ; 0.240             ;
; data_capture:u_data_capture|captured_crc_input[13]    ; crc_stub:u_crc|crc_ok                                  ; 0.240             ;
; data_capture:u_data_capture|captured_crc_input[12]    ; crc_stub:u_crc|crc_ok                                  ; 0.240             ;
; data_capture:u_data_capture|captured_crc_input[11]    ; crc_stub:u_crc|crc_ok                                  ; 0.240             ;
; data_capture:u_data_capture|captured_crc_input[10]    ; crc_stub:u_crc|crc_ok                                  ; 0.240             ;
; data_capture:u_data_capture|captured_crc_input[9]     ; crc_stub:u_crc|crc_ok                                  ; 0.240             ;
; fifo_buffer:u_fifo|mem[32][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.231             ;
; fifo_buffer:u_fifo|mem[48][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.231             ;
; fifo_buffer:u_fifo|mem[36][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.231             ;
; fifo_buffer:u_fifo|mem[52][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.231             ;
; fifo_buffer:u_fifo|mem[40][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.231             ;
; fifo_buffer:u_fifo|mem[56][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.231             ;
; fifo_buffer:u_fifo|mem[44][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.231             ;
; fifo_buffer:u_fifo|mem[60][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.231             ;
; fifo_buffer:u_fifo|mem[42][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.231             ;
; fifo_buffer:u_fifo|mem[58][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.231             ;
; fifo_buffer:u_fifo|mem[46][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.231             ;
; fifo_buffer:u_fifo|mem[62][0]                         ; fifo_buffer:u_fifo|data_out[0]                         ; 0.231             ;
; fifo_buffer:u_fifo|rd_ptr[3]                          ; fifo_buffer:u_fifo|data_out[0]                         ; 0.231             ;
; frame_detector:u_frame_detector|capturing             ; frame_detector:u_frame_detector|capturing              ; 0.225             ;
; fifo_buffer:u_fifo|mem[108][2]                        ; fifo_buffer:u_fifo|data_out[2]                         ; 0.213             ;
; fifo_buffer:u_fifo|mem[124][2]                        ; fifo_buffer:u_fifo|data_out[2]                         ; 0.213             ;
; fifo_buffer:u_fifo|mem[109][2]                        ; fifo_buffer:u_fifo|data_out[2]                         ; 0.213             ;
; fifo_buffer:u_fifo|mem[125][2]                        ; fifo_buffer:u_fifo|data_out[2]                         ; 0.213             ;
; fifo_buffer:u_fifo|rd_ptr[0]                          ; fifo_buffer:u_fifo|data_out[2]                         ; 0.213             ;
; fifo_buffer:u_fifo|mem[124][1]                        ; fifo_buffer:u_fifo|data_out[1]                         ; 0.208             ;
; fifo_buffer:u_fifo|mem[108][1]                        ; fifo_buffer:u_fifo|data_out[1]                         ; 0.198             ;
; fifo_buffer:u_fifo|mem[236][1]                        ; fifo_buffer:u_fifo|data_out[1]                         ; 0.198             ;
; fifo_buffer:u_fifo|mem[252][1]                        ; fifo_buffer:u_fifo|data_out[1]                         ; 0.198             ;
; fifo_buffer:u_fifo|rd_ptr[7]                          ; fifo_buffer:u_fifo|data_out[1]                         ; 0.198             ;
; fifo_buffer:u_fifo|mem[0][4]                          ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[32][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[16][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[48][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[2][4]                          ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[34][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[18][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[50][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[8][4]                          ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[40][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[24][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[56][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[10][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[42][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[26][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[58][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[64][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[96][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[80][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[112][4]                        ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[66][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[98][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[82][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[114][4]                        ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[72][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[104][4]                        ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[88][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[120][4]                        ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[74][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[106][4]                        ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[90][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[122][4]                        ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[4][4]                          ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[36][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[20][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[52][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[6][4]                          ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[38][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[22][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[54][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[12][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[44][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[28][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[60][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[14][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
; fifo_buffer:u_fifo|mem[46][4]                         ; fifo_buffer:u_fifo|data_out[4]                         ; 0.164             ;
+-------------------------------------------------------+--------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "ethernet_project"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 24 pins of 24 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 2193 fanout uses global clock CLKCTRL_G10
    Info (11162): rst~inputCLKENA0 with 2161 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ethernet_project.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:12
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X67_Y23 to location X77_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (11888): Total time spent on timing analysis during the Fitter is 2.33 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:07
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 2465 megabytes
    Info: Processing ended: Fri Oct 24 00:23:59 2025
    Info: Elapsed time: 00:01:06
    Info: Total CPU time (on all processors): 00:03:25


