# Notes about Hierarquia de Mem√≥ria :)
##### üìåTerceira Unidade da disciplina "Arquitetura de Computadores" do curso de BTI na UFRN

M√©moria √© um lugar para o armazenamento de informa√ß√µes, e suas √∫nicas a√ß√µes s√£o: leitura e escrita.

- Mem√≥ria endere√ß√°vel - Pois via um endere√ßo, voc√™ pode ter acesso a um determinado dado.

Qual √© o tamanho ideal? O maior tamanho poss√≠vel e a localiza√ß√£o mais perto do processador.

O que temos? Tecnologias de mem√≥ria velozes, mas s√£o muito caros. Por outro lado, temos algumas baratas, mas s√£o muito lentas.

#### Memory Wall
- Realizar o processamento √© muito mais r√°pido hoje em dia, do que busca o/a dado/instru√ß√£o na mem√≥ria. No gr√°fico temos o "PERFORMANCE GAP", da evolu√ß√£o da mem√≥ria e do 
processador ao passar dos anos.
- Quando eu tenho os dados se torna mais f√°cil fazer a conta!!
- Como posso melhorar isso??

### Hierarquia de Mem√≥ria
- Registradores: Eles s√£o muito caros de se fabricar üò´ Mas s√£o mem√≥rias cada vez __mais r√°pidas__.
- Mem√≥ria Cache: Cache L1,L2,L3...s√£o os n√≠veis, quanto menor o n√∫mero mais pr√≥ximo ao processador ela est√°
  - Os registradores e a cache L1 est√£o DENTRO DO PROCESSADOR, dependendo do processador, ele tamb√©m pode ter a cache L2 e L3 dentro do processador
- Mem√≥ria Principal: Mem√≥ria RAM (Random Acess Memory), o custo por BIT √© mais barato do que o da mem√≥ria cache, mas ela fica FORA do processador.
- Mem√≥ria Externa: (Ou mem√≥ria secund√°ria, mem√≥ria de massa) HD¬¥s, mem√≥ria Flash. O custo por BIT √© menor do que todos os custos por BIT de mem√≥ria j√° citados anteriormente.

Mais acima da pir√¢mida: Maior o CUSTO (o pre√ßo baseado em custo por BIT, s√£o mais caras) e maior a VELOCIDADE (a rapidez de resposta de busca na mem√≥ria).
Mais abaixo na pir√¢mide: Maior o TEMPO DE ACESSO (ou seja, mais lento) e Maior a CAPACIDADE (pode armazenar mais)

 
 #### Como s√£o formadas?
 
 - Mem√≥ria Cache: Tecnologia √© a SRAM (Static Random Acess Memory).
 - Mem√≥ria Principal: Tecnologia √© a DRAM (Dynamic Random Acess Memory)
 - Mem√≥ria virtual (ou externa): Tecnologia √© HDD, SSD.

<div align="center"> 
  <image src="images/disco_computador.png" width=350 height=200>
</div>

<div align="center">
  <image src="images/disco_celular.png" width=350 height=200>
</div>


- __Hierarquia Inclusiva__: Tudo o que est√° dentro do registrador est√° dentro da cache, tudo o que est√° dentro da cache, est√° na principal, e tudo o que est√° na principal est√° no disco. Ou seja, s√£o sub-conjuntos uma da outra, baseado na ordem de hierarquia.

   - Os discos r√≠gidos e as mem√≥rias principais s√£o os √∫nicos N√ÉO VOL√ÅTEIS. Assim, para acessar, os dados v√£o sendo copiados at√© chegar aos registrados e aos usu√°rios.

  - A mem√≥ria principal pode ser acessada pelo processador.
  - A mem√≥ria secund√°ria n√£o pode ser acessada diretamente! O dado DEVE PASSAR PELA MEM√ìRIA PRINCIPAL para poder ser lido/escrito na mem√≥ria secund√°ria.

<div align="center">
 
 __CACHE__
 </div>

 Para melhorar o tempo de busca do dado dentro da mem√≥ria, a cache foi criada. Assim, quando o processador busca alguma informa√ß√£o na mem√≥ria, inicialmente ela:
  - Verifica se existe dentro da mem√≥ria cache. Caso sim, h√° um _cache hit_. Caso n√£o esteja l√°, √© um _cache miss_.

A ordem de comunica√ß√£o ocorre nesta ordem:

CPU -> Cache L1 -> Cache L2 -> Cache L3 -> Mem√≥ria Principal -> DISCO

- Se o dado estiver na Mem√≥ria principal, o dado √© devolvido para a mem√≥ria cache, e de l√°, devolve-se para a CPU por meio da repeti√ß√£o da busca da CPU na mem√≥ria Cache.

- Da CPU a Mem√≥ria Principal, tudo √© feito pelo Hardware (exist√™ncia do dado, transfer√™ncia do dado).
- J√° a partir do DISCO, e executado pelo Sistema Operacional (SO).

A CACHE guarda sempre as √∫ltimas informa√ß√µes solicitadas pelo computador.

> üìö __PRINC√çPIO DA LOCALIDADE__ : √â uma _guess_ de comportamento de usu√°rio, e de pedidos do processador. Diz que, se um item (leitura/escrita) foi referenciado, h√° uma probabilidade de que ele seja acessado novamente (LOCALIDADE TEMPORAL) ou que um de seus vizinhos sejam acessados daqui h√° pouco (LOCALIDADE TEMPORAL).

- Exemplo de Localidade Temporal: LOOPS
- Exemplo de Localidade Espacial: ESTRUTURAS - VETORES, MATRIZES, STRUCTS...

Esses princ√≠pios s√£o seguidos por serem nossa maneira de programar h√° muito tempo. E essa localidade faz com que a hierarquia de mem√≥ria (guardando os sub-conjuntos) funcione de forma usual. -----

Implementei um exemplo de acesso por coluna/linha de uma matriz 1000x1000 e comparei os tempos para conferirmos como custa mais para a mem√≥ria procurar, baseado neste princ√≠pio da localidade.
Esse √© um exemplo de baixa localidade temporal e baixa localidade espacial. Pois a mem√≥ria cache n√£o guarda os dados na mesma forma em que foram guardados na mem√≥ria

> [Exemplo de tempo de execu√ß√£o do programa com mem√≥ria cache e uma matriz 1000x1000](main.cpp)

```c++ 
auto inicio =  std::chrono::steady_clock::now();

    for(int j = 0; j < 1000; j++){
        for(int i = 0; i < 1000; i++){
            soma += my_matrix.at(i).at(j);
        }
    }
    auto fim = std::chrono::steady_clock::now();
    std::chrono::duration<double> diff_2 = fim - inicio;
```

Perceba que neste trecho do c√≥digo, o iterador percorre o vetor de uma forma n√£o convencional, e assim, n√£o da forma em que est√° guardada na mem√≥ria. Como o princ√≠pio da localidade considera essa forma de programa√ß√£o, ele sofre um pouco ao tentar ser aplicado neste caso, j√° que os 'vizinhos' s√£o diferentes.


- √â uma mem√≥ria r√°pida, de pequena capacidade. Itens referenciados com frequ√™ncia.

- Entre CPU e Cache, apenas o dado requerido √© devolvido. Mas entre Cache e Mem√≥ria Principal, por conta do PRINC√çPIO DA LOCALIDADE, h√° uma transfer√™ncia de blocos, a cache tamb√©m recebe os vizinhos dos dados.
<div align="center">

  #### T E R M I N O L O G I A S

</div>

  - Taxa de _hit_: Quantas vezes ocorreu um _cache hit_, em que o dado estava na cache.
  - Taxa de _miss_: Quantas vezes ocorreu um _cache miss_, em que o dado n√£o estava na cache.
  - Tempo de hit: Tempo para definir se o dado est√° ou n√£o na cache, e entregar o dado para a mem√≥ria principal.
  - Penalidade de miss: Tempo para determinar se houve miss, para entregar para a mem√≥ria principal e para que a mem√≥ria principal retorne o dado para a mem√≥ria cache. 
  - Palavra: unidade de sistema de mem√≥ria.
  - Bloco: Coletivo de palavras dentro da mem√≥ria.
  - Linha: Coletivo de palavras dentro da cache. (O bloco, por√©m dentro da cache)
  - Tag: o nome dos blocos, identificadores.