# Diagrama de Conexiones FÃ­sicas en Logisim

**Fecha**: 2025-12-13
**PropÃ³sito**: VisualizaciÃ³n detallada de conexiones de cachÃ© para implementaciÃ³n en Logisim

---

## ğŸ¨ INSTRUCTION CACHE - Diagrama de Conexiones

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                     INSTRUCTION CACHE                          â”‚
â”‚                   @ posiciÃ³n (510, 1210)                       â”‚
â”‚                                                                â”‚
â”‚  ENTRADAS (lado izquierdo):                                   â”‚
â”‚                                                                â”‚
â”‚  PC (32 bits) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: PC]                        â”‚
â”‚                              â†‘                                 â”‚
â”‚                              â””â”€ Desde Program Counter          â”‚
â”‚                                                                â”‚
â”‚  FETCH_REQ (1 bit) â—„â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: I_FETCH_REQ] ğŸ†•         â”‚
â”‚                              â†‘                                 â”‚
â”‚                              â””â”€ Desde Control Unit             â”‚
â”‚                                 (estado START_FETCH)           â”‚
â”‚                                                                â”‚
â”‚  CLK (1 bit) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: CLK]                     â”‚
â”‚                              â†‘                                 â”‚
â”‚                              â””â”€ Clock global                   â”‚
â”‚                                                                â”‚
â”‚  RESET (1 bit) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: CLR]                     â”‚
â”‚                              â†‘                                 â”‚
â”‚                              â””â”€ Reset global                   â”‚
â”‚                                                                â”‚
â”‚  W0 (32 bits) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: MC_BLOCK[31:0]]          â”‚
â”‚  W1 (32 bits) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: MC_BLOCK[63:32]]         â”‚
â”‚  W2 (32 bits) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: MC_BLOCK[95:64]]         â”‚
â”‚  W3 (32 bits) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: MC_BLOCK[127:96]]        â”‚
â”‚                              â†‘                                 â”‚
â”‚                              â””â”€ Desde Memory Control           â”‚
â”‚                                 (bloque de 4 palabras)         â”‚
â”‚                                                                â”‚
â”‚  MC_END (1 bit) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: MC_END_I] ğŸ†•             â”‚
â”‚                              â†‘                                 â”‚
â”‚                              â””â”€ Desde Memory Control DEMUX     â”‚
â”‚                                                                â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚                                                                â”‚
â”‚  SALIDAS (lado derecho):                                      â”‚
â”‚                                                                â”‚
â”‚  INSTRUCTION (32 bits) â”€â”€â”€â”€â”€â”€â–º [TÃºnel: INST_IN] ğŸ”„           â”‚
â”‚                                 â”‚                              â”‚
â”‚                                 â””â”€â–º Hacia Instruction Register â”‚
â”‚                                     (reemplaza conexiÃ³n de MC) â”‚
â”‚                                                                â”‚
â”‚  I_CACHE_READY (1 bit) â”€â”€â”€â”€â”€â”€â–º [TÃºnel: I_READY] ğŸ†•           â”‚
â”‚                                 â”‚                              â”‚
â”‚                                 â””â”€â–º Hacia Control Unit         â”‚
â”‚                                     (estado WAIT_INST_CACHE)   â”‚
â”‚                                                                â”‚
â”‚  MC_START (1 bit) â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–º [TÃºnel: MC_START_I] ğŸ†•       â”‚
â”‚                                 â”‚                              â”‚
â”‚                                 â””â”€â–º Hacia Memory Control MUX   â”‚
â”‚                                                                â”‚
â”‚  MC_ADDRESS (32 bits) â”€â”€â”€â”€â”€â”€â”€â”€â–º [TÃºnel: MC_ADDR_I] ğŸ†•        â”‚
â”‚                                 â”‚                              â”‚
â”‚                                 â””â”€â–º Hacia Memory Control MUX   â”‚
â”‚                                                                â”‚
â”‚  MC_READ_WRITE (1 bit) â”€â”€â”€â”€â”€â”€â”€â–º [TÃºnel: MC_RW_I] ğŸ†•          â”‚
â”‚                                 â”‚   (siempre = 0)              â”‚
â”‚                                 â””â”€â–º Hacia Memory Control MUX   â”‚
â”‚                                                                â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### Pasos para Conectar en Logisim:

1. **Seleccionar el componente** "InstructionCache" en (510, 1210)

2. **Conectar entradas** (lado izquierdo):
   - Usar herramienta "Tunnel" (tÃºnel) del menÃº Wiring
   - Cada pin de entrada debe conectarse al tÃºnel correspondiente
   - Si el tÃºnel no existe (marcado ğŸ†•), crÃ©alo primero

3. **Conectar salidas** (lado derecho):
   - Crear tÃºneles nuevos (ğŸ†•) donde sea necesario
   - Modificar conexiones existentes (ğŸ”„) donde se indica

4. **Separar MC_BLOCK**:
   - Usar componente "Splitter" de 128 bits a 4Ã—32 bits
   - Configurar: incoming=128, fanout=4, bit distribution: [31:0], [63:32], [95:64], [127:96]

---

## ğŸ¨ DATA CACHE - Diagrama de Conexiones

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                       DATA CACHE                               â”‚
â”‚                   @ posiciÃ³n (940, 1200)                       â”‚
â”‚                   Label: "DataCache"                           â”‚
â”‚                                                                â”‚
â”‚  ENTRADAS (lado izquierdo):                                   â”‚
â”‚                                                                â”‚
â”‚  ADDRESS (32 bits) â—„â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: mem_address] âœ…         â”‚
â”‚                               â†‘                                â”‚
â”‚                               â””â”€ Desde ALU RESULT              â”‚
â”‚                                  (ya existe en Data Path)      â”‚
â”‚                                                                â”‚
â”‚  DATA_WRITE (32 bits) â—„â”€â”€â”€â”€â”€â”€ [TÃºnel: mem_write_Data] âœ…     â”‚
â”‚                               â†‘                                â”‚
â”‚                               â””â”€ Desde Register File           â”‚
â”‚                                  READ_DATA_2 (ya existe)       â”‚
â”‚                                                                â”‚
â”‚  READ_REQ (1 bit) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: D_READ_REQ] ğŸ†•         â”‚
â”‚                               â†‘                                â”‚
â”‚                               â””â”€ Desde Control Unit            â”‚
â”‚                                  (estado START_MEM_READ)       â”‚
â”‚                                                                â”‚
â”‚  WRITE_REQ (1 bit) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: D_WRITE_REQ] ğŸ†•        â”‚
â”‚                               â†‘                                â”‚
â”‚                               â””â”€ Desde Control Unit            â”‚
â”‚                                  (estado START_MEM_WRITE)      â”‚
â”‚                                                                â”‚
â”‚  CLK (1 bit) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: CLK] âœ…                 â”‚
â”‚                               â†‘                                â”‚
â”‚                               â””â”€ Clock global                  â”‚
â”‚                                                                â”‚
â”‚  RESET (1 bit) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: CLR] âœ…                 â”‚
â”‚                               â†‘                                â”‚
â”‚                               â””â”€ Reset global                  â”‚
â”‚                                                                â”‚
â”‚  W0 (32 bits) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: MC_BLOCK[31:0]]         â”‚
â”‚  W1 (32 bits) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: MC_BLOCK[63:32]]        â”‚
â”‚  W2 (32 bits) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: MC_BLOCK[95:64]]        â”‚
â”‚  W3 (32 bits) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: MC_BLOCK[127:96]]       â”‚
â”‚                               â†‘                                â”‚
â”‚                               â””â”€ Desde Memory Control          â”‚
â”‚                                  (mismo que I-Cache)           â”‚
â”‚                                                                â”‚
â”‚  MC_END (1 bit) â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: MC_END_D] ğŸ†•            â”‚
â”‚                               â†‘                                â”‚
â”‚                               â””â”€ Desde Memory Control DEMUX    â”‚
â”‚                                                                â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚                                                                â”‚
â”‚  SALIDAS (lado derecho):                                      â”‚
â”‚                                                                â”‚
â”‚  DATA_READ (32 bits) â”€â”€â”€â”€â”€â”€â”€â”€â–º [TÃºnel: mem_data_out] ğŸ”„      â”‚
â”‚                                 â”‚                              â”‚
â”‚                                 â””â”€â–º Hacia MUX Writeback        â”‚
â”‚                                     (reemplaza MC directo)     â”‚
â”‚                                                                â”‚
â”‚  D_CACHE_READY (1 bit) â”€â”€â”€â”€â”€â”€â–º [TÃºnel: D_READY] ğŸ†•           â”‚
â”‚                                 â”‚                              â”‚
â”‚                                 â””â”€â–º Hacia Control Unit         â”‚
â”‚                                     (estado WAIT_DATA_CACHE)   â”‚
â”‚                                                                â”‚
â”‚  MC_START (1 bit) â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–º [TÃºnel: MC_START_D] ğŸ†•       â”‚
â”‚                                 â”‚                              â”‚
â”‚                                 â””â”€â–º Hacia Memory Control MUX   â”‚
â”‚                                                                â”‚
â”‚  MC_ADDRESS (32 bits) â”€â”€â”€â”€â”€â”€â”€â”€â–º [TÃºnel: MC_ADDR_D] ğŸ†•        â”‚
â”‚                                 â”‚                              â”‚
â”‚                                 â””â”€â–º Hacia Memory Control MUX   â”‚
â”‚                                                                â”‚
â”‚  MC_READ_WRITE (1 bit) â”€â”€â”€â”€â”€â”€â”€â–º [TÃºnel: MC_RW_D] ğŸ†•          â”‚
â”‚                                 â”‚   (0=read, 1=write)          â”‚
â”‚                                 â””â”€â–º Hacia Memory Control MUX   â”‚
â”‚                                                                â”‚
â”‚  MC_DATA_WRITE (32 bits) â”€â”€â”€â”€â”€â–º [TÃºnel: MC_DATA_WR] ğŸ†•       â”‚
â”‚                                 â”‚                              â”‚
â”‚                                 â””â”€â–º Hacia Memory Control       â”‚
â”‚                                     (para SW)                  â”‚
â”‚                                                                â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

## ğŸ¨ MEMORY CONTROL - Modificaciones con Multiplexor

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                    MEMORY CONTROL                              â”‚
â”‚                  (con arbitraje I/D)                           â”‚
â”‚                                                                â”‚
â”‚  ENTRADAS MULTIPLEXADAS:                                      â”‚
â”‚                                                                â”‚
â”‚  [TÃºnel: MC_START_I] â”€â”€â”€â”€â”€â”                                   â”‚
â”‚                           â”‚                                    â”‚
â”‚  [TÃºnel: MC_START_D] â”€â”€â”€â”€â”€â”¼â”€â”€â–º [OR GATE] â”€â”€â–º MC_START_int    â”‚
â”‚                           â”‚         â”‚                          â”‚
â”‚                           â”‚         â”‚                          â”‚
â”‚  [TÃºnel: MC_ADDR_I] â”€â”€â”€â”€â”€â”€â”¤         â”‚                         â”‚
â”‚  (32 bits)                â”‚         â”‚                         â”‚
â”‚                           â”œâ”€â–º [MUX 2:1] â”€â”€â–º MC_ADDRESS_int    â”‚
â”‚  [TÃºnel: MC_ADDR_D] â”€â”€â”€â”€â”€â”€â”¤    32 bits                        â”‚
â”‚  (32 bits)                â”‚    select = MC_START_D            â”‚
â”‚                           â”‚                                    â”‚
â”‚  MC_RW_I (constante 0) â”€â”€â”€â”¤                                   â”‚
â”‚                           â”‚                                    â”‚
â”‚                           â”œâ”€â–º [MUX 2:1] â”€â”€â–º MC_RW_int         â”‚
â”‚  [TÃºnel: MC_RW_D] â”€â”€â”€â”€â”€â”€â”€â”€â”¤    1 bit                          â”‚
â”‚  (1 bit)                  â”‚    select = MC_START_D            â”‚
â”‚                           â”‚                                    â”‚
â”‚  [TÃºnel: MC_DATA_WR] â”€â”€â”€â”€â”€â”˜ (solo para Data Cache writes)    â”‚
â”‚  (32 bits)                                                     â”‚
â”‚                                                                â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚                                                                â”‚
â”‚  SALIDAS DEMULTIPLEXADAS:                                     â”‚
â”‚                                                                â”‚
â”‚  MC_BLOCK_DATA_int â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â–º [TÃºnel: MC_BLOCK]       â”‚
â”‚  (128 bits desde RAM)            â”‚    (compartido)             â”‚
â”‚                                  â”‚                             â”‚
â”‚                                  â””â”€â–º Hacia I-Cache y D-Cache  â”‚
â”‚                                                                â”‚
â”‚                                                                â”‚
â”‚  MC_END_int â”€â”€â”€â”€â”€â–º [DEMUX 1:2] â”€â”¬â”€â–º [TÃºnel: MC_END_I] ğŸ†•    â”‚
â”‚                    select =      â”‚                             â”‚
â”‚                    MC_START_D    â””â”€â–º [TÃºnel: MC_END_D] ğŸ†•    â”‚
â”‚                                                                â”‚
â”‚  LÃ³gica de select del DEMUX:                                  â”‚
â”‚  - Si MC_START_D = 1 â†’ salida va a MC_END_D                   â”‚
â”‚  - Si MC_START_D = 0 â†’ salida va a MC_END_I                   â”‚
â”‚                                                                â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  IMPLEMENTACIÃ“N DEL MULTIPLEXOR EN LOGISIM:                   â”‚
â”‚                                                                â”‚
â”‚  Componentes necesarios:                                      â”‚
â”‚  â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”‚
â”‚                                                                â”‚
â”‚  1. [OR Gate] (2 entradas, 1 salida)                          â”‚
â”‚     - Entrada 0: MC_START_I                                   â”‚
â”‚     - Entrada 1: MC_START_D                                   â”‚
â”‚     - Salida: MC_START_internal                               â”‚
â”‚                                                                â”‚
â”‚  2. [Multiplexer] (32 bits, 2 entradas, select 1 bit)         â”‚
â”‚     - Entrada 0: MC_ADDR_I                                    â”‚
â”‚     - Entrada 1: MC_ADDR_D                                    â”‚
â”‚     - Select: MC_START_D                                      â”‚
â”‚     - Salida: MC_ADDRESS_internal                             â”‚
â”‚                                                                â”‚
â”‚  3. [Multiplexer] (1 bit, 2 entradas, select 1 bit)           â”‚
â”‚     - Entrada 0: Constante 0 (MC_RW_I)                        â”‚
â”‚     - Entrada 1: MC_RW_D                                      â”‚
â”‚     - Select: MC_START_D                                      â”‚
â”‚     - Salida: MC_RW_internal                                  â”‚
â”‚                                                                â”‚
â”‚  4. [Demultiplexer] (1 bit, 1 entrada, 2 salidas)             â”‚
â”‚     - Entrada: MC_END_internal                                â”‚
â”‚     - Select: MC_START_D                                      â”‚
â”‚     - Salida 0: MC_END_I (cuando select=0)                    â”‚
â”‚     - Salida 1: MC_END_D (cuando select=1)                    â”‚
â”‚                                                                â”‚
â”‚  UbicaciÃ³n sugerida:                                          â”‚
â”‚  - Agregar estos componentes en la entrada de Memory Control  â”‚
â”‚  - Antes de la lÃ³gica FSM existente                           â”‚
â”‚                                                                â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

## ğŸ¨ CONTROL UNIT - Nuevas SeÃ±ales

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                     CONTROL UNIT (FSM)                         â”‚
â”‚                                                                â”‚
â”‚  NUEVAS SALIDAS a agregar:                                    â”‚
â”‚                                                                â”‚
â”‚  I_FETCH_REQ â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–º [TÃºnel: I_FETCH_REQ] ğŸ†•         â”‚
â”‚  (1 bit)                      â”‚                                â”‚
â”‚                               â””â”€â–º Hacia Instruction Cache      â”‚
â”‚                                   Pin FETCH_REQ                â”‚
â”‚                                                                â”‚
â”‚  D_READ_REQ â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–º [TÃºnel: D_READ_REQ] ğŸ†•          â”‚
â”‚  (1 bit)                      â”‚                                â”‚
â”‚                               â””â”€â–º Hacia Data Cache             â”‚
â”‚                                   Pin READ_REQ                 â”‚
â”‚                                                                â”‚
â”‚  D_WRITE_REQ â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–º [TÃºnel: D_WRITE_REQ] ğŸ†•         â”‚
â”‚  (1 bit)                      â”‚                                â”‚
â”‚                               â””â”€â–º Hacia Data Cache             â”‚
â”‚                                   Pin WRITE_REQ                â”‚
â”‚                                                                â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚                                                                â”‚
â”‚  NUEVAS ENTRADAS a agregar:                                   â”‚
â”‚                                                                â”‚
â”‚  I_CACHE_READY â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: I_READY] ğŸ†•           â”‚
â”‚  (1 bit)                        â†‘                              â”‚
â”‚                                 â””â”€ Desde Instruction Cache     â”‚
â”‚                                    Pin I_CACHE_READY           â”‚
â”‚                                                                â”‚
â”‚  D_CACHE_READY â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ [TÃºnel: D_READY] ğŸ†•           â”‚
â”‚  (1 bit)                        â†‘                              â”‚
â”‚                                 â””â”€ Desde Data Cache            â”‚
â”‚                                    Pin D_CACHE_READY           â”‚
â”‚                                                                â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚                                                                â”‚
â”‚  SEÃ‘ALES A REMOVER/MODIFICAR:                                 â”‚
â”‚                                                                â”‚
â”‚  MC_START â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–º âŒ ELIMINAR                     â”‚
â”‚                                  (reemplazado por I/D_REQ)    â”‚
â”‚                                                                â”‚
â”‚  MC_END â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ âŒ ELIMINAR                    â”‚
â”‚                                  (reemplazado por I/D_READY)  â”‚
â”‚                                                                â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  DIAGRAMA DE ESTADOS MODIFICADO:                              â”‚
â”‚                                                                â”‚
â”‚  ANTES (sin cachÃ©s):                                          â”‚
â”‚  â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€                                             â”‚
â”‚                                                                â”‚
â”‚    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                                           â”‚
â”‚    â”‚ START_FETCH  â”‚                                           â”‚
â”‚    â”‚ MC_START=1   â”‚                                           â”‚
â”‚    â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜                                           â”‚
â”‚           â”‚                                                    â”‚
â”‚           â†“                                                    â”‚
â”‚    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                                           â”‚
â”‚    â”‚WAIT_INST_READâ”‚                                           â”‚
â”‚    â”‚if MC_END=1   â”‚                                           â”‚
â”‚    â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜                                           â”‚
â”‚           â”‚                                                    â”‚
â”‚           â†“                                                    â”‚
â”‚    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                                           â”‚
â”‚    â”‚  LOAD_INST   â”‚                                           â”‚
â”‚    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                                           â”‚
â”‚                                                                â”‚
â”‚  DESPUÃ‰S (con Instruction Cache):                             â”‚
â”‚  â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€                                 â”‚
â”‚                                                                â”‚
â”‚    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                                           â”‚
â”‚    â”‚ START_FETCH  â”‚                                           â”‚
â”‚    â”‚ I_FETCH_REQ=1â”‚ ğŸ”„                                        â”‚
â”‚    â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜                                           â”‚
â”‚           â”‚                                                    â”‚
â”‚           â†“                                                    â”‚
â”‚    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                                       â”‚
â”‚    â”‚WAIT_INST_CACHE   â”‚ ğŸ†•                                    â”‚
â”‚    â”‚if I_READY=1      â”‚ ğŸ†•                                    â”‚
â”‚    â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                                       â”‚
â”‚           â”‚                                                    â”‚
â”‚           â†“                                                    â”‚
â”‚    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                                           â”‚
â”‚    â”‚  LOAD_INST   â”‚                                           â”‚
â”‚    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                                           â”‚
â”‚                                                                â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

## ğŸ”§ ORDEN DE IMPLEMENTACIÃ“N RECOMENDADO

### Fase 1: Preparar TÃºneles (30 min)

1. Crear todos los tÃºneles nuevos (ğŸ†•) en el Ã¡rea de trabajo:
   - `I_FETCH_REQ`
   - `I_READY`
   - `D_READ_REQ`
   - `D_WRITE_REQ`
   - `D_READY`
   - `MC_START_I`
   - `MC_START_D`
   - `MC_ADDR_I`
   - `MC_ADDR_D`
   - `MC_RW_D`
   - `MC_DATA_WR`
   - `MC_END_I`
   - `MC_END_D`

### Fase 2: Conectar Instruction Cache (1-2 horas)

1. Localizar componente en (510, 1210)
2. Conectar entradas existentes: PC, CLK, CLR
3. Conectar entradas nuevas: I_FETCH_REQ
4. Conectar salidas: INSTRUCTION â†’ INST_IN, I_CACHE_READY â†’ I_READY
5. Conectar Memory Control: MC_START_I, MC_ADDR_I, MC_BLOCK, MC_END_I

### Fase 3: Conectar Data Cache (1-2 horas)

1. Localizar componente en (940, 1200)
2. Conectar entradas existentes: mem_address, mem_write_Data, CLK, CLR
3. Conectar entradas nuevas: D_READ_REQ, D_WRITE_REQ
4. Conectar salidas: DATA_READ â†’ mem_data_out, D_CACHE_READY â†’ D_READY
5. Conectar Memory Control: MC_START_D, MC_ADDR_D, MC_RW_D, MC_DATA_WR, MC_BLOCK, MC_END_D

### Fase 4: Modificar Memory Control (2-3 horas)

1. Agregar OR gate para MC_START
2. Agregar MUX para MC_ADDRESS (32 bits, select=MC_START_D)
3. Agregar MUX para MC_RW (1 bit, select=MC_START_D)
4. Agregar DEMUX para MC_END (1â†’2, select=MC_START_D)
5. Conectar tÃºneles de entrada/salida

### Fase 5: Modificar Control Unit (3-4 horas)

1. Agregar salidas: I_FETCH_REQ, D_READ_REQ, D_WRITE_REQ
2. Agregar entradas: I_READY, D_READY
3. Modificar estado START_FETCH: usar I_FETCH_REQ en vez de MC_START
4. Crear estado WAIT_INST_CACHE: esperar I_READY
5. Crear estado WAIT_DATA_CACHE: esperar D_READY
6. Modificar START_MEM_READ/WRITE: usar D_READ_REQ/D_WRITE_REQ

### Fase 6: Testing (2-4 horas)

1. Test simple: ADDI (debe usar Instruction Cache)
2. Test LW/SW: verificar Data Cache funciona
3. Test loop: verificar hit rate > 50%
4. Test miss: verificar Memory Control se invoca correctamente

---

## ğŸ“ NOTAS FINALES

### Leyenda de SÃ­mbolos

- âœ… = TÃºnel/conexiÃ³n ya existe, no crear
- ğŸ†• = TÃºnel/conexiÃ³n nueva, debe crearse
- ğŸ”„ = TÃºnel/conexiÃ³n existente que debe modificarse
- âŒ = Eliminar o reemplazar

### Errores Comunes a Evitar

1. **No compartir MC_BLOCK correctamente**: Ambas cachÃ©s deben leer del mismo tÃºnel
2. **Olvidar el DEMUX de MC_END**: Cada cachÃ© necesita su propia seÃ±al END
3. **Prioridad incorrecta**: Data Cache debe tener prioridad sobre Instruction Cache
4. **Anchos de bus incorrectos**: MC_BLOCK es 128 bits, debe dividirse en 4Ã—32 bits
5. **No usar Splitter para MC_BLOCK**: Necesitas separar 128 bits en W0, W1, W2, W3

---

**Con estos diagramas, puedes implementar las conexiones de cachÃ© en Logisim paso a paso.**
