# Как запустить симуляцию модуля в Vivado

В разделе Simulation Sources, помимо наших файлов RTL, мы видим еще один уровень иерархии — самый верхний. Это так называемый test bench (tb) — виртуальный стенд, куда мы поместили наш `top` модуль. Надо обратить внимание, что `tb` модуль не имеет портов ввода-вывода: входные сигналы для нашей схемы назначаются непосредственно средствами языка Verilog.

Иерархия модулей проекта.

![Иерархия ТБ](../../../technical/Labs/Pic/Run_sim1.png) 

Есть 2 способа запустить симуляцию

1. На панели слева в разделе `SIMULLATION` нажать `Run Simulation` - `Run Behavioral Simulation`.

![Способ 1](../../../technical/Labs/Pic/Run_sim2.png) 

2. В иерархии проекта нажать по папке `sim_1` ПКМ, далее выбрать `Run Simulation`.

![Способ 2](../../../technical/Labs/Pic/Run_sim3.png) 

Автоматически симуляция запускается только на 800ns, что, обычно, не хватает для прохождения всех этапов, поэтому необходимо обратиться к появившимся вверху кнопкам управления и нажать на `Run All`, после чего убедившиться, что в консоли выдало информацию о достижении конца симуляции.

Важное замечание: если вы сначала использовали одну симуляцию, а потом выбрали главной другую, то вам необходимо закрыть первую. Без этого вторая не сможет запуститься и будет выдавать ошибку. Это сделать можно нажав ПКМ по шапке, расположенной сразу под кнопками управления симуляцией и выбрать `Close`, так же можно найти справа крестик этой шапки, что так же закроет текущую симуляцию.

![Close](../../../technical/Labs/Pic/Run_sim4.png) 

Для перезапуска симуляции не обязательно запускать так, как описано в двух способах выше, можно воспользоваться иконкой закругленной стрелки, она это делает в один клик.