# 流水线 CPU 设计 [Verilog]

包含了 P5 至 P7 的 CPU 设计，仅供参考，杜绝抄袭。

使用 `git checkout P5` 可以切换到 P5 处的代码，P6 与 P7 同理。

总结与经验分享[参阅此处](https://swktk.top/jump/pipeline)，这是我的博客喵 ~
