TimeQuest Timing Analyzer report for pipeCPU
Thu Jun 15 18:24:52 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clock'
 26. Fast Model Hold: 'clock'
 27. Fast Model Minimum Pulse Width: 'clock'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; pipeCPU                                            ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 44.11 MHz ; 44.11 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -17.136 ; -7327.383     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -1690.456             ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                         ;
+---------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.136 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]  ; clock        ; clock       ; 1.000        ; 0.002      ; 18.174     ;
; -17.136 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]  ; clock        ; clock       ; 1.000        ; 0.002      ; 18.174     ;
; -17.136 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11] ; clock        ; clock       ; 1.000        ; 0.002      ; 18.174     ;
; -17.136 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12] ; clock        ; clock       ; 1.000        ; 0.002      ; 18.174     ;
; -17.136 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14] ; clock        ; clock       ; 1.000        ; 0.002      ; 18.174     ;
; -17.136 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16] ; clock        ; clock       ; 1.000        ; 0.002      ; 18.174     ;
; -17.136 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]  ; clock        ; clock       ; 1.000        ; 0.002      ; 18.174     ;
; -17.085 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[27] ; clock        ; clock       ; 1.000        ; 0.033      ; 18.154     ;
; -17.041 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]  ; clock        ; clock       ; 1.000        ; -0.002     ; 18.075     ;
; -17.041 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]  ; clock        ; clock       ; 1.000        ; -0.002     ; 18.075     ;
; -17.041 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11] ; clock        ; clock       ; 1.000        ; -0.002     ; 18.075     ;
; -17.041 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12] ; clock        ; clock       ; 1.000        ; -0.002     ; 18.075     ;
; -17.041 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14] ; clock        ; clock       ; 1.000        ; -0.002     ; 18.075     ;
; -17.041 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16] ; clock        ; clock       ; 1.000        ; -0.002     ; 18.075     ;
; -17.041 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]  ; clock        ; clock       ; 1.000        ; -0.002     ; 18.075     ;
; -16.992 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 18.034     ;
; -16.992 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 18.034     ;
; -16.990 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[27] ; clock        ; clock       ; 1.000        ; 0.029      ; 18.055     ;
; -16.988 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 18.030     ;
; -16.988 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 18.030     ;
; -16.986 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[17] ; clock        ; clock       ; 1.000        ; 0.002      ; 18.024     ;
; -16.986 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[19] ; clock        ; clock       ; 1.000        ; 0.002      ; 18.024     ;
; -16.976 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]  ; clock        ; clock       ; 1.000        ; -0.029     ; 17.983     ;
; -16.976 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]  ; clock        ; clock       ; 1.000        ; -0.029     ; 17.983     ;
; -16.976 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11] ; clock        ; clock       ; 1.000        ; -0.029     ; 17.983     ;
; -16.976 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12] ; clock        ; clock       ; 1.000        ; -0.029     ; 17.983     ;
; -16.976 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14] ; clock        ; clock       ; 1.000        ; -0.029     ; 17.983     ;
; -16.976 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16] ; clock        ; clock       ; 1.000        ; -0.029     ; 17.983     ;
; -16.976 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]  ; clock        ; clock       ; 1.000        ; -0.029     ; 17.983     ;
; -16.925 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[27] ; clock        ; clock       ; 1.000        ; 0.002      ; 17.963     ;
; -16.922 ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]  ; clock        ; clock       ; 1.000        ; -0.011     ; 17.947     ;
; -16.922 ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]  ; clock        ; clock       ; 1.000        ; -0.011     ; 17.947     ;
; -16.922 ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11] ; clock        ; clock       ; 1.000        ; -0.011     ; 17.947     ;
; -16.922 ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12] ; clock        ; clock       ; 1.000        ; -0.011     ; 17.947     ;
; -16.922 ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14] ; clock        ; clock       ; 1.000        ; -0.011     ; 17.947     ;
; -16.922 ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16] ; clock        ; clock       ; 1.000        ; -0.011     ; 17.947     ;
; -16.922 ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]  ; clock        ; clock       ; 1.000        ; -0.011     ; 17.947     ;
; -16.897 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[21] ; clock        ; clock       ; 1.000        ; 0.002      ; 17.935     ;
; -16.897 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[25] ; clock        ; clock       ; 1.000        ; 0.002      ; 17.935     ;
; -16.893 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[18] ; clock        ; clock       ; 1.000        ; 0.002      ; 17.931     ;
; -16.893 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[20] ; clock        ; clock       ; 1.000        ; 0.002      ; 17.931     ;
; -16.891 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[17] ; clock        ; clock       ; 1.000        ; -0.002     ; 17.925     ;
; -16.891 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[19] ; clock        ; clock       ; 1.000        ; -0.002     ; 17.925     ;
; -16.871 ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[27] ; clock        ; clock       ; 1.000        ; 0.020      ; 17.927     ;
; -16.832 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[21] ; clock        ; clock       ; 1.000        ; -0.025     ; 17.843     ;
; -16.832 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[25] ; clock        ; clock       ; 1.000        ; -0.025     ; 17.843     ;
; -16.828 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[18] ; clock        ; clock       ; 1.000        ; -0.025     ; 17.839     ;
; -16.828 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[20] ; clock        ; clock       ; 1.000        ; -0.025     ; 17.839     ;
; -16.827 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 17.863     ;
; -16.827 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]  ; clock        ; clock       ; 1.000        ; 0.000      ; 17.863     ;
; -16.827 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11] ; clock        ; clock       ; 1.000        ; 0.000      ; 17.863     ;
; -16.827 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12] ; clock        ; clock       ; 1.000        ; 0.000      ; 17.863     ;
; -16.827 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14] ; clock        ; clock       ; 1.000        ; 0.000      ; 17.863     ;
; -16.827 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16] ; clock        ; clock       ; 1.000        ; 0.000      ; 17.863     ;
; -16.827 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]  ; clock        ; clock       ; 1.000        ; 0.000      ; 17.863     ;
; -16.826 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[17] ; clock        ; clock       ; 1.000        ; -0.029     ; 17.833     ;
; -16.826 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[19] ; clock        ; clock       ; 1.000        ; -0.029     ; 17.833     ;
; -16.778 ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[21] ; clock        ; clock       ; 1.000        ; -0.007     ; 17.807     ;
; -16.778 ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[25] ; clock        ; clock       ; 1.000        ; -0.007     ; 17.807     ;
; -16.776 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[27] ; clock        ; clock       ; 1.000        ; 0.031      ; 17.843     ;
; -16.774 ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[18] ; clock        ; clock       ; 1.000        ; -0.007     ; 17.803     ;
; -16.774 ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[20] ; clock        ; clock       ; 1.000        ; -0.007     ; 17.803     ;
; -16.772 ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[17] ; clock        ; clock       ; 1.000        ; -0.011     ; 17.797     ;
; -16.772 ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[19] ; clock        ; clock       ; 1.000        ; -0.011     ; 17.797     ;
; -16.724 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|inst[19] ; clock        ; clock       ; 1.000        ; 0.009      ; 17.769     ;
; -16.724 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|inst[18] ; clock        ; clock       ; 1.000        ; 0.009      ; 17.769     ;
; -16.724 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|inst[16] ; clock        ; clock       ; 1.000        ; 0.009      ; 17.769     ;
; -16.724 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|inst[11] ; clock        ; clock       ; 1.000        ; 0.009      ; 17.769     ;
; -16.724 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|inst[17] ; clock        ; clock       ; 1.000        ; 0.009      ; 17.769     ;
; -16.724 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|inst[12] ; clock        ; clock       ; 1.000        ; 0.009      ; 17.769     ;
; -16.724 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|inst[24] ; clock        ; clock       ; 1.000        ; 0.009      ; 17.769     ;
; -16.724 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|inst[8]  ; clock        ; clock       ; 1.000        ; 0.009      ; 17.769     ;
; -16.724 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|inst[13] ; clock        ; clock       ; 1.000        ; 0.009      ; 17.769     ;
; -16.724 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|inst[25] ; clock        ; clock       ; 1.000        ; 0.009      ; 17.769     ;
; -16.683 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[21] ; clock        ; clock       ; 1.000        ; 0.004      ; 17.723     ;
; -16.683 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[25] ; clock        ; clock       ; 1.000        ; 0.004      ; 17.723     ;
; -16.679 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[18] ; clock        ; clock       ; 1.000        ; 0.004      ; 17.719     ;
; -16.679 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[20] ; clock        ; clock       ; 1.000        ; 0.004      ; 17.719     ;
; -16.677 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[17] ; clock        ; clock       ; 1.000        ; 0.000      ; 17.713     ;
; -16.677 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[19] ; clock        ; clock       ; 1.000        ; 0.000      ; 17.713     ;
; -16.670 ; pipelined_computer:CPU|pipedereg:de_reg|ea[0]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]  ; clock        ; clock       ; 1.000        ; -0.006     ; 17.700     ;
; -16.670 ; pipelined_computer:CPU|pipedereg:de_reg|ea[0]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]  ; clock        ; clock       ; 1.000        ; -0.006     ; 17.700     ;
; -16.670 ; pipelined_computer:CPU|pipedereg:de_reg|ea[0]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11] ; clock        ; clock       ; 1.000        ; -0.006     ; 17.700     ;
; -16.670 ; pipelined_computer:CPU|pipedereg:de_reg|ea[0]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12] ; clock        ; clock       ; 1.000        ; -0.006     ; 17.700     ;
; -16.670 ; pipelined_computer:CPU|pipedereg:de_reg|ea[0]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14] ; clock        ; clock       ; 1.000        ; -0.006     ; 17.700     ;
; -16.670 ; pipelined_computer:CPU|pipedereg:de_reg|ea[0]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16] ; clock        ; clock       ; 1.000        ; -0.006     ; 17.700     ;
; -16.670 ; pipelined_computer:CPU|pipedereg:de_reg|ea[0]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]  ; clock        ; clock       ; 1.000        ; -0.006     ; 17.700     ;
; -16.664 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[7]  ; clock        ; clock       ; 1.000        ; 0.035      ; 17.735     ;
; -16.664 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[13] ; clock        ; clock       ; 1.000        ; 0.035      ; 17.735     ;
; -16.664 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[22] ; clock        ; clock       ; 1.000        ; 0.035      ; 17.735     ;
; -16.664 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[23] ; clock        ; clock       ; 1.000        ; 0.035      ; 17.735     ;
; -16.664 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[28] ; clock        ; clock       ; 1.000        ; 0.035      ; 17.735     ;
; -16.664 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[30] ; clock        ; clock       ; 1.000        ; 0.035      ; 17.735     ;
; -16.657 ; pipelined_computer:CPU|pipedereg:de_reg|eb[12]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]  ; clock        ; clock       ; 1.000        ; -0.001     ; 17.692     ;
; -16.657 ; pipelined_computer:CPU|pipedereg:de_reg|eb[12]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]  ; clock        ; clock       ; 1.000        ; -0.001     ; 17.692     ;
; -16.657 ; pipelined_computer:CPU|pipedereg:de_reg|eb[12]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11] ; clock        ; clock       ; 1.000        ; -0.001     ; 17.692     ;
; -16.657 ; pipelined_computer:CPU|pipedereg:de_reg|eb[12]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12] ; clock        ; clock       ; 1.000        ; -0.001     ; 17.692     ;
; -16.657 ; pipelined_computer:CPU|pipedereg:de_reg|eb[12]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14] ; clock        ; clock       ; 1.000        ; -0.001     ; 17.692     ;
; -16.657 ; pipelined_computer:CPU|pipedereg:de_reg|eb[12]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16] ; clock        ; clock       ; 1.000        ; -0.001     ; 17.692     ;
; -16.657 ; pipelined_computer:CPU|pipedereg:de_reg|eb[12]  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]  ; clock        ; clock       ; 1.000        ; -0.001     ; 17.692     ;
+---------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                             ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; pipelined_computer:CPU|pipeir:inst_reg|inst[26]         ; pipelined_computer:CPU|pipeir:inst_reg|inst[26]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipelined_computer:CPU|pipeir:inst_reg|inst[28]         ; pipelined_computer:CPU|pipeir:inst_reg|inst[28]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipelined_computer:CPU|pipeir:inst_reg|inst[27]         ; pipelined_computer:CPU|pipeir:inst_reg|inst[27]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipelined_computer:CPU|pipeir:inst_reg|inst[0]          ; pipelined_computer:CPU|pipeir:inst_reg|inst[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipelined_computer:CPU|pipeir:inst_reg|inst[4]          ; pipelined_computer:CPU|pipeir:inst_reg|inst[4]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipelined_computer:CPU|pipeir:inst_reg|inst[1]          ; pipelined_computer:CPU|pipeir:inst_reg|inst[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipelined_computer:CPU|pipeir:inst_reg|inst[2]          ; pipelined_computer:CPU|pipeir:inst_reg|inst[2]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipelined_computer:CPU|pipeir:inst_reg|inst[3]          ; pipelined_computer:CPU|pipeir:inst_reg|inst[3]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipelined_computer:CPU|pipeir:inst_reg|inst[5]          ; pipelined_computer:CPU|pipeir:inst_reg|inst[5]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.518 ; pipelined_computer:CPU|pipedereg:de_reg|ewmem           ; pipelined_computer:CPU|pipeemreg:em_reg|mwmem                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.784      ;
; 0.523 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]          ; pipelined_computer:CPU|pipedereg:de_reg|epc4[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.527 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[14]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.793      ;
; 0.530 ; pipelined_computer:CPU|pipedereg:de_reg|ern0[4]         ; pipelined_computer:CPU|pipeemreg:em_reg|mrn[4]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[21]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[21]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[16]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.800      ;
; 0.538 ; pipelined_computer:CPU|pipedereg:de_reg|eb[3]           ; pipelined_computer:CPU|pipeemreg:em_reg|mb[3]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.804      ;
; 0.551 ; pipelined_computer:CPU|pipeir:inst_reg|inst[26]         ; pipelined_computer:CPU|pipedereg:de_reg|ejal                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.817      ;
; 0.658 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[12]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.924      ;
; 0.660 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[11]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[30]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[30]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.926      ;
; 0.662 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]          ; pipelined_computer:CPU|pipedereg:de_reg|epc4[9]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.928      ;
; 0.664 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[24]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[24]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[22]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[22]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.930      ;
; 0.665 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[11]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[11]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.931      ;
; 0.667 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[29]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[29]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[25]        ; pipelined_computer:CPU|pipedereg:de_reg|eb[25]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.933      ;
; 0.668 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[26]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[26]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.934      ;
; 0.668 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[16]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[16]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.934      ;
; 0.670 ; pipelined_computer:CPU|pipeir:inst_reg|inst[4]          ; pipelined_computer:CPU|pipedereg:de_reg|eimm[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.936      ;
; 0.670 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[20]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[20]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.936      ;
; 0.672 ; pipelined_computer:CPU|pipeemreg:em_reg|mm2reg          ; pipelined_computer:CPU|pipemwreg:mw_reg|wm2reg                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.938      ;
; 0.674 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[25]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[25]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.940      ;
; 0.676 ; pipelined_computer:CPU|pipeemreg:em_reg|mrn[1]          ; pipelined_computer:CPU|pipemwreg:mw_reg|wrn[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.942      ;
; 0.677 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[7]         ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.943      ;
; 0.681 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[7]         ; pipelined_computer:CPU|pipemwreg:mw_reg|wmo[6]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.947      ;
; 0.689 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[4]         ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.955      ;
; 0.752 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[28]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[28]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.002     ; 1.016      ;
; 0.789 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[8]         ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.802 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[1]         ; pipelined_computer:CPU|pipedereg:de_reg|ea[1]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.809 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[12]        ; pipelined_computer:CPU|pipedereg:de_reg|ea[12]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.075      ;
; 0.826 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[17]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[17]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.092      ;
; 0.836 ; pipelined_computer:CPU|pipeir:inst_reg|inst[27]         ; pipelined_computer:CPU|pipedereg:de_reg|em2reg                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.102      ;
; 0.844 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[6]         ; pipelined_computer:CPU|pipedereg:de_reg|eb[6]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.110      ;
; 0.848 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[6]         ; pipelined_computer:CPU|pipedereg:de_reg|ea[6]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.114      ;
; 0.851 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[27]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[27]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.117      ;
; 0.851 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[4]         ; pipelined_computer:CPU|pipedereg:de_reg|ea[4]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[4]         ; pipelined_computer:CPU|pipedereg:de_reg|eb[4]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[7]         ; pipelined_computer:CPU|pipedereg:de_reg|ea[7]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.119      ;
; 0.856 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[1]         ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.122      ;
; 0.862 ; pipelined_computer:CPU|pipeir:inst_reg|inst[27]         ; pipelined_computer:CPU|pipedereg:de_reg|ealuc[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.128      ;
; 0.870 ; pipelined_computer:CPU|pipeir:inst_reg|inst[17]         ; pipelined_computer:CPU|pipedereg:de_reg|ern0[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.004      ; 1.140      ;
; 0.873 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[18]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[18]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.139      ;
; 0.874 ; pipelined_computer:CPU|pipeemreg:em_reg|mrn[0]          ; pipelined_computer:CPU|pipemwreg:mw_reg|wrn[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.140      ;
; 0.883 ; pipelined_computer:CPU|pipeir:inst_reg|inst[0]          ; pipelined_computer:CPU|pipedereg:de_reg|eimm[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.149      ;
; 0.932 ; pipelined_computer:CPU|pipedereg:de_reg|ern0[2]         ; pipelined_computer:CPU|pipeemreg:em_reg|mrn[2]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.198      ;
; 0.936 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[14]        ; pipelined_computer:CPU|pipedereg:de_reg|eb[14]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.202      ;
; 0.938 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[9]         ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[9]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.007      ; 1.211      ;
; 0.946 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[19]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[19]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.031      ; 1.243      ;
; 0.961 ; pipelined_computer:CPU|pipeir:inst_reg|inst[6]          ; pipelined_computer:CPU|pipedereg:de_reg|eimm[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.028      ; 1.255      ;
; 0.965 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[6]         ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[6]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 1.230      ;
; 0.969 ; pipelined_computer:CPU|pipeir:inst_reg|inst[11]         ; pipelined_computer:CPU|pipedereg:de_reg|eimm[11]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.004      ; 1.239      ;
; 0.970 ; pipelined_computer:CPU|pipedereg:de_reg|ewreg           ; pipelined_computer:CPU|pipeemreg:em_reg|mwreg                                                                                                                ; clock        ; clock       ; 0.000        ; 0.007      ; 1.243      ;
; 0.994 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[10]        ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.260      ;
; 0.996 ; pipelined_computer:CPU|pipeir:inst_reg|inst[16]         ; pipelined_computer:CPU|pipedereg:de_reg|ern0[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.004      ; 1.266      ;
; 0.997 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[27]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[27]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.029     ; 1.234      ;
; 1.007 ; pipelined_computer:CPU|pipedereg:de_reg|eb[11]          ; pipelined_computer:CPU|pipeemreg:em_reg|mb[11]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.006     ; 1.267      ;
; 1.022 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[30]        ; pipelined_computer:CPU|pipedereg:de_reg|ea[30]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.288      ;
; 1.023 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[29]        ; pipelined_computer:CPU|pipedereg:de_reg|ea[29]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.002      ; 1.291      ;
; 1.030 ; pipelined_computer:CPU|pipeir:inst_reg|inst[13]         ; pipelined_computer:CPU|pipedereg:de_reg|ern0[2]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.007     ; 1.289      ;
; 1.036 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[19]        ; pipelined_computer:CPU|pipedereg:de_reg|ea[19]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.002      ; 1.304      ;
; 1.055 ; pipelined_computer:CPU|pipeir:inst_reg|inst[4]          ; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[6]                                                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.321      ;
; 1.072 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[1]          ; pipelined_computer:CPU|pipedereg:de_reg|epc4[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.029      ; 1.367      ;
; 1.085 ; pipelined_computer:CPU|pipedereg:de_reg|eb[14]          ; pipelined_computer:CPU|pipeemreg:em_reg|mb[14]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.001     ; 1.350      ;
; 1.089 ; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[0] ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[0]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.001     ; 1.354      ;
; 1.090 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[18]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[18]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.356      ;
; 1.098 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[14]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[14]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.002      ; 1.366      ;
; 1.102 ; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[1] ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[1]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.001     ; 1.367      ;
; 1.102 ; pipelined_computer:CPU|pipeir:inst_reg|inst[26]         ; pipelined_computer:CPU|pipedereg:de_reg|em2reg                                                                                                               ; clock        ; clock       ; 0.000        ; -0.011     ; 1.357      ;
; 1.105 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[15]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[15]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.002      ; 1.373      ;
; 1.117 ; pipelined_computer:CPU|pipedereg:de_reg|eb[2]           ; pipelined_computer:CPU|pipeemreg:em_reg|mb[2]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.383      ;
; 1.120 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[0]          ; pipelined_computer:CPU|pipedereg:de_reg|epc4[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.029      ; 1.415      ;
; 1.123 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[13]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[13]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.004      ; 1.393      ;
; 1.131 ; pipelined_computer:CPU|pipeemreg:em_reg|mb[29]          ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg11 ; clock        ; clock       ; -0.500       ; 0.060      ; 0.925      ;
; 1.132 ; pipelined_computer:CPU|pipeemreg:em_reg|mb[27]          ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg9  ; clock        ; clock       ; -0.500       ; 0.060      ; 0.926      ;
; 1.140 ; pipelined_computer:CPU|pipeemreg:em_reg|mb[22]          ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a8~porta_datain_reg14 ; clock        ; clock       ; -0.500       ; 0.060      ; 0.934      ;
; 1.141 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[31]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[31]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.003      ; 1.410      ;
; 1.142 ; pipelined_computer:CPU|pipeemreg:em_reg|mb[31]          ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg13 ; clock        ; clock       ; -0.500       ; 0.060      ; 0.936      ;
; 1.142 ; pipelined_computer:CPU|pipeemreg:em_reg|mb[26]          ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg8  ; clock        ; clock       ; -0.500       ; 0.060      ; 0.936      ;
; 1.142 ; pipelined_computer:CPU|pipeemreg:em_reg|mb[25]          ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a8~porta_datain_reg17 ; clock        ; clock       ; -0.500       ; 0.060      ; 0.936      ;
; 1.142 ; pipelined_computer:CPU|pipeemreg:em_reg|mb[21]          ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a8~porta_datain_reg13 ; clock        ; clock       ; -0.500       ; 0.060      ; 0.936      ;
; 1.142 ; pipelined_computer:CPU|pipeemreg:em_reg|mb[20]          ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a8~porta_datain_reg12 ; clock        ; clock       ; -0.500       ; 0.060      ; 0.936      ;
; 1.142 ; pipelined_computer:CPU|pipeemreg:em_reg|mb[19]          ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a8~porta_datain_reg11 ; clock        ; clock       ; -0.500       ; 0.060      ; 0.936      ;
; 1.146 ; pipelined_computer:CPU|pipeemreg:em_reg|mb[30]          ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg12 ; clock        ; clock       ; -0.500       ; 0.060      ; 0.940      ;
; 1.149 ; pipelined_computer:CPU|pipeemreg:em_reg|mrn[3]          ; pipelined_computer:CPU|pipemwreg:mw_reg|wrn[3]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.004     ; 1.411      ;
; 1.149 ; pipelined_computer:CPU|pipeemreg:em_reg|mb[28]          ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg10 ; clock        ; clock       ; -0.500       ; 0.060      ; 0.943      ;
; 1.151 ; pipelined_computer:CPU|pipeemreg:em_reg|mb[23]          ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a8~porta_datain_reg15 ; clock        ; clock       ; -0.500       ; 0.060      ; 0.945      ;
; 1.152 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[23]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[23]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.002     ; 1.416      ;
; 1.152 ; pipelined_computer:CPU|pipeemreg:em_reg|mb[24]          ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a8~porta_datain_reg16 ; clock        ; clock       ; -0.500       ; 0.060      ; 0.946      ;
; 1.153 ; pipelined_computer:CPU|pipeemreg:em_reg|mrn[2]          ; pipelined_computer:CPU|pipemwreg:mw_reg|wrn[2]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.004     ; 1.415      ;
; 1.153 ; pipelined_computer:CPU|pipeemreg:em_reg|mb[9]           ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a8~porta_datain_reg1  ; clock        ; clock       ; -0.500       ; 0.060      ; 0.947      ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a18~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a18~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a19~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a19~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a20~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a20~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a21~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a21~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a22~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a22~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a23~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a23~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a24~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a24~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a25~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a25~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a26~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a26~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a27~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a27~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a28~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a28~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a29~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a29~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a30~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a30~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a31~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a31~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a7~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; op1[*]    ; clock      ; 0.469 ; 0.469 ; Fall       ; clock           ;
;  op1[0]   ; clock      ; 0.019 ; 0.019 ; Fall       ; clock           ;
;  op1[1]   ; clock      ; 0.469 ; 0.469 ; Fall       ; clock           ;
;  op1[2]   ; clock      ; 0.307 ; 0.307 ; Fall       ; clock           ;
;  op1[3]   ; clock      ; 0.269 ; 0.269 ; Fall       ; clock           ;
; op2[*]    ; clock      ; 1.080 ; 1.080 ; Fall       ; clock           ;
;  op2[0]   ; clock      ; 0.175 ; 0.175 ; Fall       ; clock           ;
;  op2[1]   ; clock      ; 0.175 ; 0.175 ; Fall       ; clock           ;
;  op2[2]   ; clock      ; 0.347 ; 0.347 ; Fall       ; clock           ;
;  op2[3]   ; clock      ; 1.080 ; 1.080 ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; op1[*]    ; clock      ; 0.211  ; 0.211  ; Fall       ; clock           ;
;  op1[0]   ; clock      ; 0.211  ; 0.211  ; Fall       ; clock           ;
;  op1[1]   ; clock      ; -0.239 ; -0.239 ; Fall       ; clock           ;
;  op1[2]   ; clock      ; -0.077 ; -0.077 ; Fall       ; clock           ;
;  op1[3]   ; clock      ; -0.039 ; -0.039 ; Fall       ; clock           ;
; op2[*]    ; clock      ; 0.055  ; 0.055  ; Fall       ; clock           ;
;  op2[0]   ; clock      ; 0.055  ; 0.055  ; Fall       ; clock           ;
;  op2[1]   ; clock      ; 0.055  ; 0.055  ; Fall       ; clock           ;
;  op2[2]   ; clock      ; -0.117 ; -0.117 ; Fall       ; clock           ;
;  op2[3]   ; clock      ; -0.850 ; -0.850 ; Fall       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; testlight       ; clock      ; 8.090  ; 8.090  ; Rise       ; clock           ;
; hex6[*]         ; clock      ; 10.227 ; 10.227 ; Fall       ; clock           ;
;  hex6[0]        ; clock      ; 10.100 ; 10.100 ; Fall       ; clock           ;
;  hex6[1]        ; clock      ; 9.984  ; 9.984  ; Fall       ; clock           ;
;  hex6[2]        ; clock      ; 8.934  ; 8.934  ; Fall       ; clock           ;
;  hex6[3]        ; clock      ; 10.219 ; 10.219 ; Fall       ; clock           ;
;  hex6[4]        ; clock      ; 9.855  ; 9.855  ; Fall       ; clock           ;
;  hex6[6]        ; clock      ; 10.227 ; 10.227 ; Fall       ; clock           ;
; hex7[*]         ; clock      ; 10.836 ; 10.836 ; Fall       ; clock           ;
;  hex7[0]        ; clock      ; 9.652  ; 9.652  ; Fall       ; clock           ;
;  hex7[1]        ; clock      ; 10.274 ; 10.274 ; Fall       ; clock           ;
;  hex7[2]        ; clock      ; 10.276 ; 10.276 ; Fall       ; clock           ;
;  hex7[3]        ; clock      ; 10.434 ; 10.434 ; Fall       ; clock           ;
;  hex7[4]        ; clock      ; 10.257 ; 10.257 ; Fall       ; clock           ;
;  hex7[5]        ; clock      ; 10.836 ; 10.836 ; Fall       ; clock           ;
;  hex7[6]        ; clock      ; 10.264 ; 10.264 ; Fall       ; clock           ;
; outputLight[*]  ; clock      ; 7.633  ; 7.633  ; Fall       ; clock           ;
;  outputLight[0] ; clock      ; 6.940  ; 6.940  ; Fall       ; clock           ;
;  outputLight[1] ; clock      ; 6.959  ; 6.959  ; Fall       ; clock           ;
;  outputLight[2] ; clock      ; 6.943  ; 6.943  ; Fall       ; clock           ;
;  outputLight[3] ; clock      ; 6.937  ; 6.937  ; Fall       ; clock           ;
;  outputLight[4] ; clock      ; 7.633  ; 7.633  ; Fall       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; testlight       ; clock      ; 8.090 ; 8.090 ; Rise       ; clock           ;
; hex6[*]         ; clock      ; 7.466 ; 7.466 ; Fall       ; clock           ;
;  hex6[0]        ; clock      ; 8.650 ; 8.650 ; Fall       ; clock           ;
;  hex6[1]        ; clock      ; 8.570 ; 8.570 ; Fall       ; clock           ;
;  hex6[2]        ; clock      ; 7.466 ; 7.466 ; Fall       ; clock           ;
;  hex6[3]        ; clock      ; 8.769 ; 8.769 ; Fall       ; clock           ;
;  hex6[4]        ; clock      ; 8.386 ; 8.386 ; Fall       ; clock           ;
;  hex6[6]        ; clock      ; 8.777 ; 8.777 ; Fall       ; clock           ;
; hex7[*]         ; clock      ; 8.080 ; 8.080 ; Fall       ; clock           ;
;  hex7[0]        ; clock      ; 8.085 ; 8.085 ; Fall       ; clock           ;
;  hex7[1]        ; clock      ; 8.769 ; 8.769 ; Fall       ; clock           ;
;  hex7[2]        ; clock      ; 8.253 ; 8.253 ; Fall       ; clock           ;
;  hex7[3]        ; clock      ; 8.253 ; 8.253 ; Fall       ; clock           ;
;  hex7[4]        ; clock      ; 8.251 ; 8.251 ; Fall       ; clock           ;
;  hex7[5]        ; clock      ; 8.505 ; 8.505 ; Fall       ; clock           ;
;  hex7[6]        ; clock      ; 8.080 ; 8.080 ; Fall       ; clock           ;
; outputLight[*]  ; clock      ; 6.937 ; 6.937 ; Fall       ; clock           ;
;  outputLight[0] ; clock      ; 6.940 ; 6.940 ; Fall       ; clock           ;
;  outputLight[1] ; clock      ; 6.959 ; 6.959 ; Fall       ; clock           ;
;  outputLight[2] ; clock      ; 6.943 ; 6.943 ; Fall       ; clock           ;
;  outputLight[3] ; clock      ; 6.937 ; 6.937 ; Fall       ; clock           ;
;  outputLight[4] ; clock      ; 7.633 ; 7.633 ; Fall       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; op1[0]     ; inputLight[0] ; 5.611 ;    ;    ; 5.611 ;
; op1[1]     ; inputLight[1] ; 5.673 ;    ;    ; 5.673 ;
; op1[2]     ; inputLight[2] ; 5.204 ;    ;    ; 5.204 ;
; op1[3]     ; inputLight[3] ; 5.425 ;    ;    ; 5.425 ;
; op2[0]     ; inputLight[4] ; 5.280 ;    ;    ; 5.280 ;
; op2[1]     ; inputLight[5] ; 5.420 ;    ;    ; 5.420 ;
; op2[2]     ; inputLight[6] ; 5.461 ;    ;    ; 5.461 ;
; op2[3]     ; inputLight[7] ; 6.103 ;    ;    ; 6.103 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; op1[0]     ; inputLight[0] ; 5.611 ;    ;    ; 5.611 ;
; op1[1]     ; inputLight[1] ; 5.673 ;    ;    ; 5.673 ;
; op1[2]     ; inputLight[2] ; 5.204 ;    ;    ; 5.204 ;
; op1[3]     ; inputLight[3] ; 5.425 ;    ;    ; 5.425 ;
; op2[0]     ; inputLight[4] ; 5.280 ;    ;    ; 5.280 ;
; op2[1]     ; inputLight[5] ; 5.420 ;    ;    ; 5.420 ;
; op2[2]     ; inputLight[6] ; 5.461 ;    ;    ; 5.461 ;
; op2[3]     ; inputLight[7] ; 6.103 ;    ;    ; 6.103 ;
+------------+---------------+-------+----+----+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -7.149 ; -3002.632     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -1690.456             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                        ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.149 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]  ; clock        ; clock       ; 1.000        ; -0.024     ; 8.157      ;
; -7.149 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]  ; clock        ; clock       ; 1.000        ; -0.024     ; 8.157      ;
; -7.149 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11] ; clock        ; clock       ; 1.000        ; -0.024     ; 8.157      ;
; -7.149 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12] ; clock        ; clock       ; 1.000        ; -0.024     ; 8.157      ;
; -7.149 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14] ; clock        ; clock       ; 1.000        ; -0.024     ; 8.157      ;
; -7.149 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16] ; clock        ; clock       ; 1.000        ; -0.024     ; 8.157      ;
; -7.149 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]  ; clock        ; clock       ; 1.000        ; -0.024     ; 8.157      ;
; -7.104 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[27] ; clock        ; clock       ; 1.000        ; 0.001      ; 8.137      ;
; -7.088 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]  ; clock        ; clock       ; 1.000        ; -0.002     ; 8.118      ;
; -7.088 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]  ; clock        ; clock       ; 1.000        ; -0.002     ; 8.118      ;
; -7.088 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11] ; clock        ; clock       ; 1.000        ; -0.002     ; 8.118      ;
; -7.088 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12] ; clock        ; clock       ; 1.000        ; -0.002     ; 8.118      ;
; -7.088 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14] ; clock        ; clock       ; 1.000        ; -0.002     ; 8.118      ;
; -7.088 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16] ; clock        ; clock       ; 1.000        ; -0.002     ; 8.118      ;
; -7.088 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]  ; clock        ; clock       ; 1.000        ; -0.002     ; 8.118      ;
; -7.080 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 8.112      ;
; -7.080 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]  ; clock        ; clock       ; 1.000        ; 0.000      ; 8.112      ;
; -7.080 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11] ; clock        ; clock       ; 1.000        ; 0.000      ; 8.112      ;
; -7.080 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12] ; clock        ; clock       ; 1.000        ; 0.000      ; 8.112      ;
; -7.080 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14] ; clock        ; clock       ; 1.000        ; 0.000      ; 8.112      ;
; -7.080 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16] ; clock        ; clock       ; 1.000        ; 0.000      ; 8.112      ;
; -7.080 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]  ; clock        ; clock       ; 1.000        ; 0.000      ; 8.112      ;
; -7.067 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[21] ; clock        ; clock       ; 1.000        ; -0.020     ; 8.079      ;
; -7.067 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[25] ; clock        ; clock       ; 1.000        ; -0.020     ; 8.079      ;
; -7.066 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[17] ; clock        ; clock       ; 1.000        ; -0.025     ; 8.073      ;
; -7.066 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[19] ; clock        ; clock       ; 1.000        ; -0.025     ; 8.073      ;
; -7.061 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[18] ; clock        ; clock       ; 1.000        ; -0.020     ; 8.073      ;
; -7.061 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[20] ; clock        ; clock       ; 1.000        ; -0.020     ; 8.073      ;
; -7.043 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[27] ; clock        ; clock       ; 1.000        ; 0.023      ; 8.098      ;
; -7.035 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[27] ; clock        ; clock       ; 1.000        ; 0.025      ; 8.092      ;
; -7.006 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[21] ; clock        ; clock       ; 1.000        ; 0.002      ; 8.040      ;
; -7.006 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[25] ; clock        ; clock       ; 1.000        ; 0.002      ; 8.040      ;
; -7.005 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[17] ; clock        ; clock       ; 1.000        ; -0.003     ; 8.034      ;
; -7.005 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[19] ; clock        ; clock       ; 1.000        ; -0.003     ; 8.034      ;
; -7.000 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[18] ; clock        ; clock       ; 1.000        ; 0.002      ; 8.034      ;
; -7.000 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[20] ; clock        ; clock       ; 1.000        ; 0.002      ; 8.034      ;
; -6.998 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[21] ; clock        ; clock       ; 1.000        ; 0.004      ; 8.034      ;
; -6.998 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[25] ; clock        ; clock       ; 1.000        ; 0.004      ; 8.034      ;
; -6.997 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[17] ; clock        ; clock       ; 1.000        ; -0.001     ; 8.028      ;
; -6.997 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[19] ; clock        ; clock       ; 1.000        ; -0.001     ; 8.028      ;
; -6.994 ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]  ; clock        ; clock       ; 1.000        ; -0.009     ; 8.017      ;
; -6.994 ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]  ; clock        ; clock       ; 1.000        ; -0.009     ; 8.017      ;
; -6.994 ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.017      ;
; -6.994 ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.017      ;
; -6.994 ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.017      ;
; -6.994 ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.017      ;
; -6.994 ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]  ; clock        ; clock       ; 1.000        ; -0.009     ; 8.017      ;
; -6.992 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[18] ; clock        ; clock       ; 1.000        ; 0.004      ; 8.028      ;
; -6.992 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[20] ; clock        ; clock       ; 1.000        ; 0.004      ; 8.028      ;
; -6.967 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]  ; clock        ; clock       ; 1.000        ; 0.002      ; 8.001      ;
; -6.967 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]  ; clock        ; clock       ; 1.000        ; 0.002      ; 8.001      ;
; -6.967 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11] ; clock        ; clock       ; 1.000        ; 0.002      ; 8.001      ;
; -6.967 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12] ; clock        ; clock       ; 1.000        ; 0.002      ; 8.001      ;
; -6.967 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14] ; clock        ; clock       ; 1.000        ; 0.002      ; 8.001      ;
; -6.967 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16] ; clock        ; clock       ; 1.000        ; 0.002      ; 8.001      ;
; -6.967 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]  ; clock        ; clock       ; 1.000        ; 0.002      ; 8.001      ;
; -6.966 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|inst[19] ; clock        ; clock       ; 1.000        ; -0.018     ; 7.980      ;
; -6.966 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|inst[18] ; clock        ; clock       ; 1.000        ; -0.018     ; 7.980      ;
; -6.966 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|inst[16] ; clock        ; clock       ; 1.000        ; -0.018     ; 7.980      ;
; -6.966 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|inst[11] ; clock        ; clock       ; 1.000        ; -0.018     ; 7.980      ;
; -6.966 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|inst[17] ; clock        ; clock       ; 1.000        ; -0.018     ; 7.980      ;
; -6.966 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|inst[12] ; clock        ; clock       ; 1.000        ; -0.018     ; 7.980      ;
; -6.966 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|inst[24] ; clock        ; clock       ; 1.000        ; -0.018     ; 7.980      ;
; -6.966 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|inst[8]  ; clock        ; clock       ; 1.000        ; -0.018     ; 7.980      ;
; -6.966 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|inst[13] ; clock        ; clock       ; 1.000        ; -0.018     ; 7.980      ;
; -6.966 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|inst[25] ; clock        ; clock       ; 1.000        ; -0.018     ; 7.980      ;
; -6.949 ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[27] ; clock        ; clock       ; 1.000        ; 0.016      ; 7.997      ;
; -6.922 ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[27] ; clock        ; clock       ; 1.000        ; 0.027      ; 7.981      ;
; -6.917 ; pipelined_computer:CPU|pipedereg:de_reg|ea[0]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]  ; clock        ; clock       ; 1.000        ; -0.005     ; 7.944      ;
; -6.917 ; pipelined_computer:CPU|pipedereg:de_reg|ea[0]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]  ; clock        ; clock       ; 1.000        ; -0.005     ; 7.944      ;
; -6.917 ; pipelined_computer:CPU|pipedereg:de_reg|ea[0]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.944      ;
; -6.917 ; pipelined_computer:CPU|pipedereg:de_reg|ea[0]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.944      ;
; -6.917 ; pipelined_computer:CPU|pipedereg:de_reg|ea[0]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.944      ;
; -6.917 ; pipelined_computer:CPU|pipedereg:de_reg|ea[0]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.944      ;
; -6.917 ; pipelined_computer:CPU|pipedereg:de_reg|ea[0]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]  ; clock        ; clock       ; 1.000        ; -0.005     ; 7.944      ;
; -6.912 ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[21] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.939      ;
; -6.912 ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[25] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.939      ;
; -6.911 ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[17] ; clock        ; clock       ; 1.000        ; -0.010     ; 7.933      ;
; -6.911 ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[19] ; clock        ; clock       ; 1.000        ; -0.010     ; 7.933      ;
; -6.906 ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[18] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.933      ;
; -6.906 ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]   ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.933      ;
; -6.905 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|inst[19] ; clock        ; clock       ; 1.000        ; 0.004      ; 7.941      ;
; -6.905 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|inst[18] ; clock        ; clock       ; 1.000        ; 0.004      ; 7.941      ;
; -6.905 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|inst[16] ; clock        ; clock       ; 1.000        ; 0.004      ; 7.941      ;
; -6.905 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|inst[11] ; clock        ; clock       ; 1.000        ; 0.004      ; 7.941      ;
; -6.905 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|inst[17] ; clock        ; clock       ; 1.000        ; 0.004      ; 7.941      ;
; -6.905 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|inst[12] ; clock        ; clock       ; 1.000        ; 0.004      ; 7.941      ;
; -6.905 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|inst[24] ; clock        ; clock       ; 1.000        ; 0.004      ; 7.941      ;
; -6.905 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|inst[8]  ; clock        ; clock       ; 1.000        ; 0.004      ; 7.941      ;
; -6.905 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|inst[13] ; clock        ; clock       ; 1.000        ; 0.004      ; 7.941      ;
; -6.905 ; pipelined_computer:CPU|pipedereg:de_reg|ealuimm ; pipelined_computer:CPU|pipeir:inst_reg|inst[25] ; clock        ; clock       ; 1.000        ; 0.004      ; 7.941      ;
; -6.903 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[7]  ; clock        ; clock       ; 1.000        ; 0.003      ; 7.938      ;
; -6.903 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[13] ; clock        ; clock       ; 1.000        ; 0.003      ; 7.938      ;
; -6.903 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[22] ; clock        ; clock       ; 1.000        ; 0.003      ; 7.938      ;
; -6.903 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[23] ; clock        ; clock       ; 1.000        ; 0.003      ; 7.938      ;
; -6.903 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[28] ; clock        ; clock       ; 1.000        ; 0.003      ; 7.938      ;
; -6.903 ; pipelined_computer:CPU|pipedereg:de_reg|eshift  ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[30] ; clock        ; clock       ; 1.000        ; 0.003      ; 7.938      ;
; -6.897 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|inst[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 7.935      ;
; -6.897 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|inst[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 7.935      ;
; -6.897 ; pipelined_computer:CPU|pipedereg:de_reg|eb[9]   ; pipelined_computer:CPU|pipeir:inst_reg|inst[16] ; clock        ; clock       ; 1.000        ; 0.006      ; 7.935      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                         ;
+-------+---------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; pipelined_computer:CPU|pipeir:inst_reg|inst[26]         ; pipelined_computer:CPU|pipeir:inst_reg|inst[26]          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipelined_computer:CPU|pipeir:inst_reg|inst[28]         ; pipelined_computer:CPU|pipeir:inst_reg|inst[28]          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipelined_computer:CPU|pipeir:inst_reg|inst[27]         ; pipelined_computer:CPU|pipeir:inst_reg|inst[27]          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipelined_computer:CPU|pipeir:inst_reg|inst[0]          ; pipelined_computer:CPU|pipeir:inst_reg|inst[0]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipelined_computer:CPU|pipeir:inst_reg|inst[4]          ; pipelined_computer:CPU|pipeir:inst_reg|inst[4]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipelined_computer:CPU|pipeir:inst_reg|inst[1]          ; pipelined_computer:CPU|pipeir:inst_reg|inst[1]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipelined_computer:CPU|pipeir:inst_reg|inst[2]          ; pipelined_computer:CPU|pipeir:inst_reg|inst[2]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipelined_computer:CPU|pipeir:inst_reg|inst[3]          ; pipelined_computer:CPU|pipeir:inst_reg|inst[3]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipelined_computer:CPU|pipeir:inst_reg|inst[5]          ; pipelined_computer:CPU|pipeir:inst_reg|inst[5]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; pipelined_computer:CPU|pipedereg:de_reg|ewmem           ; pipelined_computer:CPU|pipeemreg:em_reg|mwmem            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.246 ; pipelined_computer:CPU|pipedereg:de_reg|ern0[4]         ; pipelined_computer:CPU|pipeemreg:em_reg|mrn[4]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; pipelined_computer:CPU|pipedereg:de_reg|eb[3]           ; pipelined_computer:CPU|pipeemreg:em_reg|mb[3]            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.400      ;
; 0.256 ; pipelined_computer:CPU|pipeir:inst_reg|inst[26]         ; pipelined_computer:CPU|pipedereg:de_reg|ejal             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]          ; pipelined_computer:CPU|pipedereg:de_reg|epc4[6]          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.411      ;
; 0.262 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[14]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.414      ;
; 0.263 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[21]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[21]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.415      ;
; 0.267 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[16]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.419      ;
; 0.290 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[12]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.442      ;
; 0.291 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[11]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.443      ;
; 0.293 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]          ; pipelined_computer:CPU|pipedereg:de_reg|epc4[9]          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.445      ;
; 0.300 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[25]        ; pipelined_computer:CPU|pipedereg:de_reg|eb[25]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.452      ;
; 0.301 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[7]         ; pipelined_computer:CPU|pipedereg:de_reg|eb[7]            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.453      ;
; 0.306 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[7]         ; pipelined_computer:CPU|pipemwreg:mw_reg|wmo[6]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.324 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[30]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[30]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[24]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[24]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[22]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[22]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[11]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[11]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[29]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[29]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[26]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[26]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[16]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[16]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; pipelined_computer:CPU|pipeir:inst_reg|inst[4]          ; pipelined_computer:CPU|pipedereg:de_reg|eimm[4]          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[20]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[20]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.482      ;
; 0.333 ; pipelined_computer:CPU|pipeemreg:em_reg|mm2reg          ; pipelined_computer:CPU|pipemwreg:mw_reg|wm2reg           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; pipelined_computer:CPU|pipeemreg:em_reg|mrn[1]          ; pipelined_computer:CPU|pipemwreg:mw_reg|wrn[1]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.486      ;
; 0.336 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[25]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[25]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.342 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[4]         ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[4]          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.494      ;
; 0.362 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[12]        ; pipelined_computer:CPU|pipedereg:de_reg|ea[12]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.371 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[28]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[28]         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.521      ;
; 0.374 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[6]         ; pipelined_computer:CPU|pipedereg:de_reg|eb[6]            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.379 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[6]         ; pipelined_computer:CPU|pipedereg:de_reg|ea[6]            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[4]         ; pipelined_computer:CPU|pipedereg:de_reg|ea[4]            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[4]         ; pipelined_computer:CPU|pipedereg:de_reg|eb[4]            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[8]         ; pipelined_computer:CPU|pipedereg:de_reg|eb[8]            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.533      ;
; 0.383 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[7]         ; pipelined_computer:CPU|pipedereg:de_reg|ea[7]            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; pipelined_computer:CPU|pipeir:inst_reg|inst[27]         ; pipelined_computer:CPU|pipedereg:de_reg|ealuc[0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.537      ;
; 0.388 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[1]         ; pipelined_computer:CPU|pipedereg:de_reg|ea[1]            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.540      ;
; 0.392 ; pipelined_computer:CPU|pipeir:inst_reg|inst[27]         ; pipelined_computer:CPU|pipedereg:de_reg|em2reg           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[18]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[18]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.544      ;
; 0.398 ; pipelined_computer:CPU|pipeir:inst_reg|inst[17]         ; pipelined_computer:CPU|pipedereg:de_reg|ern0[1]          ; clock        ; clock       ; 0.000        ; 0.002      ; 0.552      ;
; 0.409 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[17]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[17]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[27]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[27]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.562      ;
; 0.414 ; pipelined_computer:CPU|pipedereg:de_reg|ern0[2]         ; pipelined_computer:CPU|pipeemreg:em_reg|mrn[2]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.566      ;
; 0.417 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[1]         ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[1]          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.569      ;
; 0.427 ; pipelined_computer:CPU|pipeemreg:em_reg|mrn[0]          ; pipelined_computer:CPU|pipemwreg:mw_reg|wrn[0]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.579      ;
; 0.428 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[9]         ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[9]          ; clock        ; clock       ; 0.000        ; 0.004      ; 0.584      ;
; 0.431 ; pipelined_computer:CPU|pipeir:inst_reg|inst[0]          ; pipelined_computer:CPU|pipedereg:de_reg|eimm[0]          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.583      ;
; 0.436 ; pipelined_computer:CPU|pipeir:inst_reg|inst[6]          ; pipelined_computer:CPU|pipedereg:de_reg|eimm[6]          ; clock        ; clock       ; 0.000        ; 0.022      ; 0.610      ;
; 0.439 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[6]         ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[6]          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.590      ;
; 0.442 ; pipelined_computer:CPU|pipeir:inst_reg|inst[11]         ; pipelined_computer:CPU|pipedereg:de_reg|eimm[11]         ; clock        ; clock       ; 0.000        ; 0.002      ; 0.596      ;
; 0.446 ; pipelined_computer:CPU|pipedereg:de_reg|ewreg           ; pipelined_computer:CPU|pipeemreg:em_reg|mwreg            ; clock        ; clock       ; 0.000        ; 0.004      ; 0.602      ;
; 0.446 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[19]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[19]         ; clock        ; clock       ; 0.000        ; 0.026      ; 0.624      ;
; 0.453 ; pipelined_computer:CPU|pipeir:inst_reg|inst[16]         ; pipelined_computer:CPU|pipedereg:de_reg|ern0[0]          ; clock        ; clock       ; 0.000        ; 0.002      ; 0.607      ;
; 0.455 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[29]        ; pipelined_computer:CPU|pipedereg:de_reg|ea[29]           ; clock        ; clock       ; 0.000        ; 0.002      ; 0.609      ;
; 0.456 ; pipelined_computer:CPU|pipeir:inst_reg|inst[4]          ; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.608      ;
; 0.460 ; pipelined_computer:CPU|pipedereg:de_reg|eb[11]          ; pipelined_computer:CPU|pipeemreg:em_reg|mb[11]           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.608      ;
; 0.460 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[30]        ; pipelined_computer:CPU|pipedereg:de_reg|ea[30]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.612      ;
; 0.473 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[19]        ; pipelined_computer:CPU|pipedereg:de_reg|ea[19]           ; clock        ; clock       ; 0.000        ; 0.002      ; 0.627      ;
; 0.473 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[10]        ; pipelined_computer:CPU|pipedereg:de_reg|eb[10]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.625      ;
; 0.473 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[14]        ; pipelined_computer:CPU|pipedereg:de_reg|eb[14]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.625      ;
; 0.480 ; pipelined_computer:CPU|pipeir:inst_reg|inst[13]         ; pipelined_computer:CPU|pipedereg:de_reg|ern0[2]          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.626      ;
; 0.485 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[27]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[27]         ; clock        ; clock       ; 0.000        ; -0.024     ; 0.613      ;
; 0.504 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[1]          ; pipelined_computer:CPU|pipedereg:de_reg|epc4[1]          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.680      ;
; 0.513 ; pipelined_computer:CPU|pipedereg:de_reg|eb[14]          ; pipelined_computer:CPU|pipeemreg:em_reg|mb[14]           ; clock        ; clock       ; 0.000        ; -0.002     ; 0.663      ;
; 0.517 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[18]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[18]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.669      ;
; 0.521 ; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[0] ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[0]           ; clock        ; clock       ; 0.000        ; -0.002     ; 0.671      ;
; 0.525 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[14]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[14]         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.678      ;
; 0.528 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[15]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[15]         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.681      ;
; 0.528 ; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[1] ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[1]           ; clock        ; clock       ; 0.000        ; -0.002     ; 0.678      ;
; 0.531 ; pipelined_computer:CPU|pipedereg:de_reg|eb[2]           ; pipelined_computer:CPU|pipeemreg:em_reg|mb[2]            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[23]         ; pipelined_computer:CPU|pipedereg:de_reg|epc4[23]         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.682      ;
; 0.532 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[7]         ; pipelined_computer:CPU|pipedereg:de_reg|ea[6]            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; pipelined_computer:CPU|pipeir:inst_reg|inst[2]          ; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[30]         ; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; pipelined_computer:CPU|pipeir:inst_reg|dpc4[0]          ; pipelined_computer:CPU|pipedereg:de_reg|epc4[0]          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.710      ;
; 0.540 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[31]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[31]         ; clock        ; clock       ; 0.000        ; 0.002      ; 0.694      ;
; 0.542 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[13]        ; pipelined_computer:CPU|pipemwreg:mw_reg|walu[13]         ; clock        ; clock       ; 0.000        ; 0.004      ; 0.698      ;
; 0.542 ; pipelined_computer:CPU|pipeir:inst_reg|inst[26]         ; pipelined_computer:CPU|pipedereg:de_reg|em2reg           ; clock        ; clock       ; 0.000        ; -0.010     ; 0.684      ;
; 0.544 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[29]        ; pipelined_computer:CPU|pipedereg:de_reg|eb[29]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; pipelined_computer:CPU|pipeemreg:em_reg|mrn[3]          ; pipelined_computer:CPU|pipemwreg:mw_reg|wrn[3]           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.694      ;
; 0.548 ; pipelined_computer:CPU|pipeemreg:em_reg|mrn[2]          ; pipelined_computer:CPU|pipemwreg:mw_reg|wrn[2]           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.696      ;
; 0.550 ; pipelined_computer:CPU|pipeemreg:em_reg|mwreg           ; pipelined_computer:CPU|pipemwreg:mw_reg|wwreg            ; clock        ; clock       ; 0.000        ; -0.005     ; 0.697      ;
; 0.555 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[25]        ; pipelined_computer:CPU|pipedereg:de_reg|ea[25]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.707      ;
; 0.566 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[15]        ; pipelined_computer:CPU|pipedereg:de_reg|eb[15]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[24]        ; pipelined_computer:CPU|pipedereg:de_reg|eb[24]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; pipelined_computer:CPU|pipeir:inst_reg|inst[11]         ; pipelined_computer:CPU|pipedereg:de_reg|ern0[0]          ; clock        ; clock       ; 0.000        ; 0.002      ; 0.721      ;
; 0.569 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[24]        ; pipelined_computer:CPU|pipedereg:de_reg|ea[24]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.721      ;
; 0.572 ; pipelined_computer:CPU|pipeir:inst_reg|inst[27]         ; pipelined_computer:CPU|pipedereg:de_reg|ealuc[2]         ; clock        ; clock       ; 0.000        ; 0.004      ; 0.728      ;
; 0.576 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[11]        ; pipelined_computer:CPU|pipedereg:de_reg|eb[11]           ; clock        ; clock       ; 0.000        ; 0.004      ; 0.732      ;
; 0.577 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[11]        ; pipelined_computer:CPU|pipedereg:de_reg|ea[11]           ; clock        ; clock       ; 0.000        ; 0.004      ; 0.733      ;
; 0.581 ; pipelined_computer:CPU|pipeemreg:em_reg|malu[28]        ; pipelined_computer:CPU|pipedereg:de_reg|ea[28]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.733      ;
+-------+---------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a18~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a18~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a19~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a19~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a20~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a20~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a21~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a21~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a22~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a22~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a23~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a23~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a24~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a24~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a25~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a25~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a26~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a26~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a27~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a27~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a28~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a28~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a29~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a29~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a30~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a30~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a31~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a31~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ram_block1a7~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; op1[*]    ; clock      ; -0.078 ; -0.078 ; Fall       ; clock           ;
;  op1[0]   ; clock      ; -0.271 ; -0.271 ; Fall       ; clock           ;
;  op1[1]   ; clock      ; -0.078 ; -0.078 ; Fall       ; clock           ;
;  op1[2]   ; clock      ; -0.134 ; -0.134 ; Fall       ; clock           ;
;  op1[3]   ; clock      ; -0.102 ; -0.102 ; Fall       ; clock           ;
; op2[*]    ; clock      ; 0.305  ; 0.305  ; Fall       ; clock           ;
;  op2[0]   ; clock      ; -0.209 ; -0.209 ; Fall       ; clock           ;
;  op2[1]   ; clock      ; -0.231 ; -0.231 ; Fall       ; clock           ;
;  op2[2]   ; clock      ; -0.154 ; -0.154 ; Fall       ; clock           ;
;  op2[3]   ; clock      ; 0.305  ; 0.305  ; Fall       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; op1[*]    ; clock      ; 0.391  ; 0.391  ; Fall       ; clock           ;
;  op1[0]   ; clock      ; 0.391  ; 0.391  ; Fall       ; clock           ;
;  op1[1]   ; clock      ; 0.198  ; 0.198  ; Fall       ; clock           ;
;  op1[2]   ; clock      ; 0.254  ; 0.254  ; Fall       ; clock           ;
;  op1[3]   ; clock      ; 0.222  ; 0.222  ; Fall       ; clock           ;
; op2[*]    ; clock      ; 0.351  ; 0.351  ; Fall       ; clock           ;
;  op2[0]   ; clock      ; 0.329  ; 0.329  ; Fall       ; clock           ;
;  op2[1]   ; clock      ; 0.351  ; 0.351  ; Fall       ; clock           ;
;  op2[2]   ; clock      ; 0.274  ; 0.274  ; Fall       ; clock           ;
;  op2[3]   ; clock      ; -0.185 ; -0.185 ; Fall       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; testlight       ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
; hex6[*]         ; clock      ; 5.391 ; 5.391 ; Fall       ; clock           ;
;  hex6[0]        ; clock      ; 5.378 ; 5.378 ; Fall       ; clock           ;
;  hex6[1]        ; clock      ; 5.338 ; 5.338 ; Fall       ; clock           ;
;  hex6[2]        ; clock      ; 4.826 ; 4.826 ; Fall       ; clock           ;
;  hex6[3]        ; clock      ; 5.374 ; 5.374 ; Fall       ; clock           ;
;  hex6[4]        ; clock      ; 5.231 ; 5.231 ; Fall       ; clock           ;
;  hex6[6]        ; clock      ; 5.391 ; 5.391 ; Fall       ; clock           ;
; hex7[*]         ; clock      ; 5.599 ; 5.599 ; Fall       ; clock           ;
;  hex7[0]        ; clock      ; 5.111 ; 5.111 ; Fall       ; clock           ;
;  hex7[1]        ; clock      ; 5.374 ; 5.374 ; Fall       ; clock           ;
;  hex7[2]        ; clock      ; 5.395 ; 5.395 ; Fall       ; clock           ;
;  hex7[3]        ; clock      ; 5.445 ; 5.445 ; Fall       ; clock           ;
;  hex7[4]        ; clock      ; 5.376 ; 5.376 ; Fall       ; clock           ;
;  hex7[5]        ; clock      ; 5.599 ; 5.599 ; Fall       ; clock           ;
;  hex7[6]        ; clock      ; 5.386 ; 5.386 ; Fall       ; clock           ;
; outputLight[*]  ; clock      ; 4.269 ; 4.269 ; Fall       ; clock           ;
;  outputLight[0] ; clock      ; 3.908 ; 3.908 ; Fall       ; clock           ;
;  outputLight[1] ; clock      ; 3.923 ; 3.923 ; Fall       ; clock           ;
;  outputLight[2] ; clock      ; 3.918 ; 3.918 ; Fall       ; clock           ;
;  outputLight[3] ; clock      ; 3.909 ; 3.909 ; Fall       ; clock           ;
;  outputLight[4] ; clock      ; 4.269 ; 4.269 ; Fall       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; testlight       ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
; hex6[*]         ; clock      ; 4.118 ; 4.118 ; Fall       ; clock           ;
;  hex6[0]        ; clock      ; 4.698 ; 4.698 ; Fall       ; clock           ;
;  hex6[1]        ; clock      ; 4.652 ; 4.652 ; Fall       ; clock           ;
;  hex6[2]        ; clock      ; 4.118 ; 4.118 ; Fall       ; clock           ;
;  hex6[3]        ; clock      ; 4.694 ; 4.694 ; Fall       ; clock           ;
;  hex6[4]        ; clock      ; 4.497 ; 4.497 ; Fall       ; clock           ;
;  hex6[6]        ; clock      ; 4.711 ; 4.711 ; Fall       ; clock           ;
; hex7[*]         ; clock      ; 4.368 ; 4.368 ; Fall       ; clock           ;
;  hex7[0]        ; clock      ; 4.373 ; 4.373 ; Fall       ; clock           ;
;  hex7[1]        ; clock      ; 4.650 ; 4.650 ; Fall       ; clock           ;
;  hex7[2]        ; clock      ; 4.434 ; 4.434 ; Fall       ; clock           ;
;  hex7[3]        ; clock      ; 4.433 ; 4.433 ; Fall       ; clock           ;
;  hex7[4]        ; clock      ; 4.428 ; 4.428 ; Fall       ; clock           ;
;  hex7[5]        ; clock      ; 4.523 ; 4.523 ; Fall       ; clock           ;
;  hex7[6]        ; clock      ; 4.368 ; 4.368 ; Fall       ; clock           ;
; outputLight[*]  ; clock      ; 3.908 ; 3.908 ; Fall       ; clock           ;
;  outputLight[0] ; clock      ; 3.908 ; 3.908 ; Fall       ; clock           ;
;  outputLight[1] ; clock      ; 3.923 ; 3.923 ; Fall       ; clock           ;
;  outputLight[2] ; clock      ; 3.918 ; 3.918 ; Fall       ; clock           ;
;  outputLight[3] ; clock      ; 3.909 ; 3.909 ; Fall       ; clock           ;
;  outputLight[4] ; clock      ; 4.269 ; 4.269 ; Fall       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; op1[0]     ; inputLight[0] ; 2.994 ;    ;    ; 2.994 ;
; op1[1]     ; inputLight[1] ; 3.023 ;    ;    ; 3.023 ;
; op1[2]     ; inputLight[2] ; 2.830 ;    ;    ; 2.830 ;
; op1[3]     ; inputLight[3] ; 2.915 ;    ;    ; 2.915 ;
; op2[0]     ; inputLight[4] ; 2.842 ;    ;    ; 2.842 ;
; op2[1]     ; inputLight[5] ; 2.917 ;    ;    ; 2.917 ;
; op2[2]     ; inputLight[6] ; 2.944 ;    ;    ; 2.944 ;
; op2[3]     ; inputLight[7] ; 3.330 ;    ;    ; 3.330 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; op1[0]     ; inputLight[0] ; 2.994 ;    ;    ; 2.994 ;
; op1[1]     ; inputLight[1] ; 3.023 ;    ;    ; 3.023 ;
; op1[2]     ; inputLight[2] ; 2.830 ;    ;    ; 2.830 ;
; op1[3]     ; inputLight[3] ; 2.915 ;    ;    ; 2.915 ;
; op2[0]     ; inputLight[4] ; 2.842 ;    ;    ; 2.842 ;
; op2[1]     ; inputLight[5] ; 2.917 ;    ;    ; 2.917 ;
; op2[2]     ; inputLight[6] ; 2.944 ;    ;    ; 2.944 ;
; op2[3]     ; inputLight[7] ; 3.330 ;    ;    ; 3.330 ;
+------------+---------------+-------+----+----+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -17.136   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -17.136   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -7327.383 ; 0.0   ; 0.0      ; 0.0     ; -1690.456           ;
;  clock           ; -7327.383 ; 0.000 ; N/A      ; N/A     ; -1690.456           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; op1[*]    ; clock      ; 0.469 ; 0.469 ; Fall       ; clock           ;
;  op1[0]   ; clock      ; 0.019 ; 0.019 ; Fall       ; clock           ;
;  op1[1]   ; clock      ; 0.469 ; 0.469 ; Fall       ; clock           ;
;  op1[2]   ; clock      ; 0.307 ; 0.307 ; Fall       ; clock           ;
;  op1[3]   ; clock      ; 0.269 ; 0.269 ; Fall       ; clock           ;
; op2[*]    ; clock      ; 1.080 ; 1.080 ; Fall       ; clock           ;
;  op2[0]   ; clock      ; 0.175 ; 0.175 ; Fall       ; clock           ;
;  op2[1]   ; clock      ; 0.175 ; 0.175 ; Fall       ; clock           ;
;  op2[2]   ; clock      ; 0.347 ; 0.347 ; Fall       ; clock           ;
;  op2[3]   ; clock      ; 1.080 ; 1.080 ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; op1[*]    ; clock      ; 0.391  ; 0.391  ; Fall       ; clock           ;
;  op1[0]   ; clock      ; 0.391  ; 0.391  ; Fall       ; clock           ;
;  op1[1]   ; clock      ; 0.198  ; 0.198  ; Fall       ; clock           ;
;  op1[2]   ; clock      ; 0.254  ; 0.254  ; Fall       ; clock           ;
;  op1[3]   ; clock      ; 0.222  ; 0.222  ; Fall       ; clock           ;
; op2[*]    ; clock      ; 0.351  ; 0.351  ; Fall       ; clock           ;
;  op2[0]   ; clock      ; 0.329  ; 0.329  ; Fall       ; clock           ;
;  op2[1]   ; clock      ; 0.351  ; 0.351  ; Fall       ; clock           ;
;  op2[2]   ; clock      ; 0.274  ; 0.274  ; Fall       ; clock           ;
;  op2[3]   ; clock      ; -0.185 ; -0.185 ; Fall       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; testlight       ; clock      ; 8.090  ; 8.090  ; Rise       ; clock           ;
; hex6[*]         ; clock      ; 10.227 ; 10.227 ; Fall       ; clock           ;
;  hex6[0]        ; clock      ; 10.100 ; 10.100 ; Fall       ; clock           ;
;  hex6[1]        ; clock      ; 9.984  ; 9.984  ; Fall       ; clock           ;
;  hex6[2]        ; clock      ; 8.934  ; 8.934  ; Fall       ; clock           ;
;  hex6[3]        ; clock      ; 10.219 ; 10.219 ; Fall       ; clock           ;
;  hex6[4]        ; clock      ; 9.855  ; 9.855  ; Fall       ; clock           ;
;  hex6[6]        ; clock      ; 10.227 ; 10.227 ; Fall       ; clock           ;
; hex7[*]         ; clock      ; 10.836 ; 10.836 ; Fall       ; clock           ;
;  hex7[0]        ; clock      ; 9.652  ; 9.652  ; Fall       ; clock           ;
;  hex7[1]        ; clock      ; 10.274 ; 10.274 ; Fall       ; clock           ;
;  hex7[2]        ; clock      ; 10.276 ; 10.276 ; Fall       ; clock           ;
;  hex7[3]        ; clock      ; 10.434 ; 10.434 ; Fall       ; clock           ;
;  hex7[4]        ; clock      ; 10.257 ; 10.257 ; Fall       ; clock           ;
;  hex7[5]        ; clock      ; 10.836 ; 10.836 ; Fall       ; clock           ;
;  hex7[6]        ; clock      ; 10.264 ; 10.264 ; Fall       ; clock           ;
; outputLight[*]  ; clock      ; 7.633  ; 7.633  ; Fall       ; clock           ;
;  outputLight[0] ; clock      ; 6.940  ; 6.940  ; Fall       ; clock           ;
;  outputLight[1] ; clock      ; 6.959  ; 6.959  ; Fall       ; clock           ;
;  outputLight[2] ; clock      ; 6.943  ; 6.943  ; Fall       ; clock           ;
;  outputLight[3] ; clock      ; 6.937  ; 6.937  ; Fall       ; clock           ;
;  outputLight[4] ; clock      ; 7.633  ; 7.633  ; Fall       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; testlight       ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
; hex6[*]         ; clock      ; 4.118 ; 4.118 ; Fall       ; clock           ;
;  hex6[0]        ; clock      ; 4.698 ; 4.698 ; Fall       ; clock           ;
;  hex6[1]        ; clock      ; 4.652 ; 4.652 ; Fall       ; clock           ;
;  hex6[2]        ; clock      ; 4.118 ; 4.118 ; Fall       ; clock           ;
;  hex6[3]        ; clock      ; 4.694 ; 4.694 ; Fall       ; clock           ;
;  hex6[4]        ; clock      ; 4.497 ; 4.497 ; Fall       ; clock           ;
;  hex6[6]        ; clock      ; 4.711 ; 4.711 ; Fall       ; clock           ;
; hex7[*]         ; clock      ; 4.368 ; 4.368 ; Fall       ; clock           ;
;  hex7[0]        ; clock      ; 4.373 ; 4.373 ; Fall       ; clock           ;
;  hex7[1]        ; clock      ; 4.650 ; 4.650 ; Fall       ; clock           ;
;  hex7[2]        ; clock      ; 4.434 ; 4.434 ; Fall       ; clock           ;
;  hex7[3]        ; clock      ; 4.433 ; 4.433 ; Fall       ; clock           ;
;  hex7[4]        ; clock      ; 4.428 ; 4.428 ; Fall       ; clock           ;
;  hex7[5]        ; clock      ; 4.523 ; 4.523 ; Fall       ; clock           ;
;  hex7[6]        ; clock      ; 4.368 ; 4.368 ; Fall       ; clock           ;
; outputLight[*]  ; clock      ; 3.908 ; 3.908 ; Fall       ; clock           ;
;  outputLight[0] ; clock      ; 3.908 ; 3.908 ; Fall       ; clock           ;
;  outputLight[1] ; clock      ; 3.923 ; 3.923 ; Fall       ; clock           ;
;  outputLight[2] ; clock      ; 3.918 ; 3.918 ; Fall       ; clock           ;
;  outputLight[3] ; clock      ; 3.909 ; 3.909 ; Fall       ; clock           ;
;  outputLight[4] ; clock      ; 4.269 ; 4.269 ; Fall       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; op1[0]     ; inputLight[0] ; 5.611 ;    ;    ; 5.611 ;
; op1[1]     ; inputLight[1] ; 5.673 ;    ;    ; 5.673 ;
; op1[2]     ; inputLight[2] ; 5.204 ;    ;    ; 5.204 ;
; op1[3]     ; inputLight[3] ; 5.425 ;    ;    ; 5.425 ;
; op2[0]     ; inputLight[4] ; 5.280 ;    ;    ; 5.280 ;
; op2[1]     ; inputLight[5] ; 5.420 ;    ;    ; 5.420 ;
; op2[2]     ; inputLight[6] ; 5.461 ;    ;    ; 5.461 ;
; op2[3]     ; inputLight[7] ; 6.103 ;    ;    ; 6.103 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; op1[0]     ; inputLight[0] ; 2.994 ;    ;    ; 2.994 ;
; op1[1]     ; inputLight[1] ; 3.023 ;    ;    ; 3.023 ;
; op1[2]     ; inputLight[2] ; 2.830 ;    ;    ; 2.830 ;
; op1[3]     ; inputLight[3] ; 2.915 ;    ;    ; 2.915 ;
; op2[0]     ; inputLight[4] ; 2.842 ;    ;    ; 2.842 ;
; op2[1]     ; inputLight[5] ; 2.917 ;    ;    ; 2.917 ;
; op2[2]     ; inputLight[6] ; 2.944 ;    ;    ; 2.944 ;
; op2[3]     ; inputLight[7] ; 3.330 ;    ;    ; 3.330 ;
+------------+---------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 19719991 ; 362804   ; 9032     ; 32       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 19719991 ; 362804   ; 9032     ; 32       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 1375  ; 1375 ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 70    ; 70   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Thu Jun 15 18:24:50 2017
Info: Command: quartus_sta pipeCPU -c pipeCPU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pipeCPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.136
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.136     -7327.383 clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1690.456 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.149
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.149     -3002.632 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1690.456 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 474 megabytes
    Info: Processing ended: Thu Jun 15 18:24:52 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


