<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from yosys
rc: 0 (means success: 1)
should_fail: 0
tags: yosys
incdirs: /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/asicworld
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tools/yosys/tests/asicworld/code_tidbits_fsm_using_single_always.v.html" target="file-frame">third_party/tools/yosys/tests/asicworld/code_tidbits_fsm_using_single_always.v</a>
time_elapsed: 0.004s
ram usage: 9592 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/asicworld -e fsm_using_single_always <a href="../../../../third_party/tools/yosys/tests/asicworld/code_tidbits_fsm_using_single_always.v.html" target="file-frame">third_party/tools/yosys/tests/asicworld/code_tidbits_fsm_using_single_always.v</a>
proc %fsm_using_single_always.always.255.0 (i1$ %clock, i1$ %reset, i1$ %req_0, i1$ %req_1) -&gt; (i1$ %gnt_0, i1$ %gnt_1, i3$ %state) {
0:
    br %init
init:
    %clock1 = prb i1$ %clock
    wait %check, %clock
check:
    %clock2 = prb i1$ %clock
    %1 = const i1 0
    %2 = eq i1 %clock1, %1
    %3 = neq i1 %clock2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init, %event
event:
    %reset1 = prb i1$ %reset
    %4 = const i1 1
    %5 = eq i1 %reset1, %4
    br %5, %if_false, %if_true
if_true:
    %6 = const i3 1
    %7 = const i32 1
    drv i3$ %state, %6, %7
    %8 = const i32 0
    %9 = exts i1, i32 %8, 0, 1
    %10 = const time 0s 1d
    drv i1$ %gnt_0, %9, %10
    %11 = const i32 0
    %12 = exts i1, i32 %11, 0, 1
    %13 = const time 0s 1d
    drv i1$ %gnt_1, %12, %13
    br %if_exit
if_false:
    %state1 = prb i3$ %state
    %14 = const i1 0
    %15 = const i3 1
    %16 = eq i3 %state1, %15
    %17 = or i1 %14, %16
    br %17, %18, %case_body
if_exit:
    br %0
case_exit:
    br %if_exit
case_body:
    %req_01 = prb i1$ %req_0
    %19 = const i1 1
    %20 = eq i1 %req_01, %19
    br %20, %if_false1, %if_true1
18:
    %21 = const i1 0
    %22 = const i3 2
    %23 = eq i3 %state1, %22
    %24 = or i1 %21, %23
    br %24, %25, %case_body1
if_true1:
    %26 = const i3 2
    %27 = const i32 1
    drv i3$ %state, %26, %27
    %28 = const i32 1
    %29 = exts i1, i32 %28, 0, 1
    %30 = const time 0s 1d
    drv i1$ %gnt_0, %29, %30
    br %if_exit1
if_false1:
    %req_11 = prb i1$ %req_1
    %31 = const i1 1
    %32 = eq i1 %req_11, %31
    br %32, %if_false2, %if_true2
if_exit1:
    br %case_exit
if_true2:
    %33 = const i32 1
    %34 = exts i1, i32 %33, 0, 1
    %35 = const time 0s 1d
    drv i1$ %gnt_1, %34, %35
    %36 = const i3 4
    %37 = const i32 1
    drv i3$ %state, %36, %37
    br %if_exit2
if_false2:
    %38 = const i3 1
    %39 = const i32 1
    drv i3$ %state, %38, %39
    br %if_exit2
if_exit2:
    br %if_exit1
case_body1:
    %req_02 = prb i1$ %req_0
    %40 = const i1 1
    %41 = eq i1 %req_02, %40
    br %41, %if_false3, %if_true3
25:
    %42 = const i1 0
    %43 = const i3 4
    %44 = eq i3 %state1, %43
    %45 = or i1 %42, %44
    br %45, %46, %case_body2
if_true3:
    %47 = const i3 2
    %48 = const i32 1
    drv i3$ %state, %47, %48
    br %if_exit3
if_false3:
    %49 = const i32 0
    %50 = exts i1, i32 %49, 0, 1
    %51 = const time 0s 1d
    drv i1$ %gnt_0, %50, %51
    %52 = const i3 1
    %53 = const i32 1
    drv i3$ %state, %52, %53
    br %if_exit3
if_exit3:
    br %case_exit
case_body2:
    %req_12 = prb i1$ %req_1
    %54 = const i1 1
    %55 = eq i1 %req_12, %54
    br %55, %if_false4, %if_true4
46:
    %56 = const i3 1
    %57 = const i32 1
    drv i3$ %state, %56, %57
    br %case_exit
if_true4:
    %58 = const i3 4
    %59 = const i32 1
    drv i3$ %state, %58, %59
    br %if_exit4
if_false4:
    %60 = const i32 0
    %61 = exts i1, i32 %60, 0, 1
    %62 = const time 0s 1d
    drv i1$ %gnt_1, %61, %62
    %63 = const i3 1
    %64 = const i32 1
    drv i3$ %state, %63, %64
    br %if_exit4
if_exit4:
    br %case_exit
}

entity @fsm_using_single_always (i1$ %clock, i1$ %reset, i1$ %req_0, i1$ %req_1) -&gt; (i1$ %gnt_0, i1$ %gnt_1) {
    %0 = const i1 0
    %clock1 = sig i1 %0
    %1 = const i1 0
    %reset1 = sig i1 %1
    %2 = const i1 0
    %req_01 = sig i1 %2
    %3 = const i1 0
    %req_11 = sig i1 %3
    %4 = const i1 0
    %gnt_01 = sig i1 %4
    %5 = const i1 0
    %gnt_11 = sig i1 %5
    %6 = const i3 0
    %state = sig i3 %6
    %7 = const i3 0
    %next_state = sig i3 %7
    inst %fsm_using_single_always.always.255.0 (i1$ %clock1, i1$ %reset1, i1$ %req_01, i1$ %req_11) -&gt; (i1$ %gnt_01, i1$ %gnt_11, i3$ %state)
    %8 = const i1 0
    %9 = const time 0s
    drv i1$ %gnt_0, %8, %9
    %10 = const i1 0
    %11 = const time 0s
    drv i1$ %gnt_1, %10, %11
}

</pre>
</body>