---
title: Verilog笔记
date: 2025-09-09 21:52:33
categories:
  - 学习
tags:
  - Verilog
  - FPGA
---
# 基本组成
- **模块（module）**：Verilog 的基本结构单元，用于描述硬件功能。
- **端口（ports）**：模块的输入、输出和双向信号接口。
- **数据类型 (Data Types)**：wire (线网) 和 reg (寄存器)。
- **逻辑描述方式**：



```verilog
module 模块名([端口列表])；
    [端口信号声明;]
    [参数声明;]

    内部信号声明
    底层模块或门原语句调用
endmodule
```
# 常用运算符
## 算术型
| 运算符 | 描述       | 示例         |
|--------|------------|--------------|
| +      | 加法       | `a + b`      |
| -      | 减法       | `a - b`      |
| *      | 乘法       | `a * b`      |
| /      | 除法       | `a / b`      |
| %      | 取模       | `a % b`      |
| **     | 求幂       | `a ** b`     |

## 逻辑型
| 运算符 | 描述       | 示例         |
|--------|------------|--------------|
| &&     | 逻辑与     | `a && b`     |
| ||     | 逻辑或     | `a || b`     |
| !      | 逻辑非     | `!a`         |



# 组合逻辑

组合逻辑可以使用 `assign` 语句实现。`assign` 用于连续赋值，适合描述组合逻辑电路。只要右侧表达式的输入信号发生变化，输出信号会立即更新。

**示例：与门**
```verilog
module AndGate (
    input  a,
    input  b,
    output y
);
    // 当 a 或 b 变化时，y 会立即更新
    assign y = a & b; 
endmodule
```
在上述代码中，`assign y = a & b;` 表示 y 始终等于 a 和 b 的与运算结果，无需时钟参与，属于组合逻辑。

# 时序逻辑
时序逻辑复制使用 `<=` 替换 `=`，前者为非阻塞赋值