Fitter report for divider
Thu Aug 22 16:18:38 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Thu Aug 22 16:18:38 2013     ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; divider                                   ;
; Top-level Entity Name              ; divider_mux                               ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE75F23C7                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 651 / 75,408 ( < 1 % )                    ;
;     Total combinational functions  ; 524 / 75,408 ( < 1 % )                    ;
;     Dedicated logic registers      ; 313 / 75,408 ( < 1 % )                    ;
; Total registers                    ; 313                                       ;
; Total pins                         ; 196 / 293 ( 67 % )                        ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 0 / 2,810,880 ( 0 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 400 ( 0 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE75F23C7                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.71        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  25.0%      ;
+----------------------------+-------------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+------------------+-------------------------------+
; Pin Name         ; Reason                        ;
+------------------+-------------------------------+
; d_ana_proc_o[0]  ; Incomplete set of assignments ;
; d_ana_proc_o[1]  ; Incomplete set of assignments ;
; d_ana_proc_o[2]  ; Incomplete set of assignments ;
; d_ana_proc_o[3]  ; Incomplete set of assignments ;
; d_ana_proc_o[4]  ; Incomplete set of assignments ;
; d_ana_proc_o[5]  ; Incomplete set of assignments ;
; d_ana_proc_o[6]  ; Incomplete set of assignments ;
; d_ana_proc_o[7]  ; Incomplete set of assignments ;
; d_ana_proc_o[8]  ; Incomplete set of assignments ;
; d_ana_proc_o[9]  ; Incomplete set of assignments ;
; d_ana_proc_o[10] ; Incomplete set of assignments ;
; d_ana_proc_o[11] ; Incomplete set of assignments ;
; d_ana_proc_o[12] ; Incomplete set of assignments ;
; d_ana_proc_o[13] ; Incomplete set of assignments ;
; d_ana_proc_o[14] ; Incomplete set of assignments ;
; d_ana_proc_o[15] ; Incomplete set of assignments ;
; d_ana_proc_o[16] ; Incomplete set of assignments ;
; d_ana_proc_o[17] ; Incomplete set of assignments ;
; d_ana_proc_o[18] ; Incomplete set of assignments ;
; d_ana_proc_o[19] ; Incomplete set of assignments ;
; d_ana_proc_o[20] ; Incomplete set of assignments ;
; d_ana_proc_o[21] ; Incomplete set of assignments ;
; d_ana_proc_o[22] ; Incomplete set of assignments ;
; d_ana_proc_o[23] ; Incomplete set of assignments ;
; d_ana_proc_o[24] ; Incomplete set of assignments ;
; d_ana_proc_o[25] ; Incomplete set of assignments ;
; d_ana_proc_o[26] ; Incomplete set of assignments ;
; d_ana_proc_o[27] ; Incomplete set of assignments ;
; d_ana_proc_o[28] ; Incomplete set of assignments ;
; d_ana_proc_o[29] ; Incomplete set of assignments ;
; d_ana_proc_o[30] ; Incomplete set of assignments ;
; d_ana_proc_o[31] ; Incomplete set of assignments ;
; d_ana_proc_o[32] ; Incomplete set of assignments ;
; d_ana_proc_o[33] ; Incomplete set of assignments ;
; d_ana_proc_o[34] ; Incomplete set of assignments ;
; d_ana_proc_o[35] ; Incomplete set of assignments ;
; d_ana_proc_o[36] ; Incomplete set of assignments ;
; d_ana_proc_o[37] ; Incomplete set of assignments ;
; d_ana_proc_o[38] ; Incomplete set of assignments ;
; d_ana_proc_o[39] ; Incomplete set of assignments ;
; d_ana_proc_o[40] ; Incomplete set of assignments ;
; d_ana_proc_o[41] ; Incomplete set of assignments ;
; d_ana_proc_o[42] ; Incomplete set of assignments ;
; d_ana_proc_o[43] ; Incomplete set of assignments ;
; d_ana_proc_o[44] ; Incomplete set of assignments ;
; d_ana_proc_o[45] ; Incomplete set of assignments ;
; d_ana_proc_o[46] ; Incomplete set of assignments ;
; d_ana_proc_o[47] ; Incomplete set of assignments ;
; d_ana_proc_o[48] ; Incomplete set of assignments ;
; d_ana_proc_o[49] ; Incomplete set of assignments ;
; d_ana_proc_o[50] ; Incomplete set of assignments ;
; d_ana_proc_o[51] ; Incomplete set of assignments ;
; d_ana_proc_o[52] ; Incomplete set of assignments ;
; d_ana_proc_o[53] ; Incomplete set of assignments ;
; d_ana_proc_o[54] ; Incomplete set of assignments ;
; d_ana_proc_o[55] ; Incomplete set of assignments ;
; d_ana_proc_o[56] ; Incomplete set of assignments ;
; d_ana_proc_o[57] ; Incomplete set of assignments ;
; d_ana_proc_o[58] ; Incomplete set of assignments ;
; d_ana_proc_o[59] ; Incomplete set of assignments ;
; d_ana_proc_o[60] ; Incomplete set of assignments ;
; d_ana_proc_o[61] ; Incomplete set of assignments ;
; d_ana_proc_o[62] ; Incomplete set of assignments ;
; d_ana_proc_o[63] ; Incomplete set of assignments ;
; ready_data_o     ; Incomplete set of assignments ;
; sysclk           ; Incomplete set of assignments ;
; n_reset          ; Incomplete set of assignments ;
; start_div_i      ; Incomplete set of assignments ;
; d_ana_i[95]      ; Incomplete set of assignments ;
; d_ana_i[31]      ; Incomplete set of assignments ;
; d_ana_i[0]       ; Incomplete set of assignments ;
; d_ana_i[64]      ; Incomplete set of assignments ;
; d_ana_i[97]      ; Incomplete set of assignments ;
; d_ana_i[33]      ; Incomplete set of assignments ;
; d_ana_i[65]      ; Incomplete set of assignments ;
; d_ana_i[1]       ; Incomplete set of assignments ;
; d_ana_i[96]      ; Incomplete set of assignments ;
; d_ana_i[32]      ; Incomplete set of assignments ;
; d_ana_i[100]     ; Incomplete set of assignments ;
; d_ana_i[36]      ; Incomplete set of assignments ;
; d_ana_i[68]      ; Incomplete set of assignments ;
; d_ana_i[4]       ; Incomplete set of assignments ;
; d_ana_i[101]     ; Incomplete set of assignments ;
; d_ana_i[37]      ; Incomplete set of assignments ;
; d_ana_i[69]      ; Incomplete set of assignments ;
; d_ana_i[5]       ; Incomplete set of assignments ;
; d_ana_i[102]     ; Incomplete set of assignments ;
; d_ana_i[38]      ; Incomplete set of assignments ;
; d_ana_i[70]      ; Incomplete set of assignments ;
; d_ana_i[6]       ; Incomplete set of assignments ;
; d_ana_i[103]     ; Incomplete set of assignments ;
; d_ana_i[39]      ; Incomplete set of assignments ;
; d_ana_i[71]      ; Incomplete set of assignments ;
; d_ana_i[7]       ; Incomplete set of assignments ;
; d_ana_i[99]      ; Incomplete set of assignments ;
; d_ana_i[35]      ; Incomplete set of assignments ;
; d_ana_i[67]      ; Incomplete set of assignments ;
; d_ana_i[3]       ; Incomplete set of assignments ;
; d_ana_i[104]     ; Incomplete set of assignments ;
; d_ana_i[40]      ; Incomplete set of assignments ;
; d_ana_i[72]      ; Incomplete set of assignments ;
; d_ana_i[8]       ; Incomplete set of assignments ;
; d_ana_i[105]     ; Incomplete set of assignments ;
; d_ana_i[41]      ; Incomplete set of assignments ;
; d_ana_i[73]      ; Incomplete set of assignments ;
; d_ana_i[9]       ; Incomplete set of assignments ;
; d_ana_i[106]     ; Incomplete set of assignments ;
; d_ana_i[42]      ; Incomplete set of assignments ;
; d_ana_i[74]      ; Incomplete set of assignments ;
; d_ana_i[10]      ; Incomplete set of assignments ;
; d_ana_i[108]     ; Incomplete set of assignments ;
; d_ana_i[44]      ; Incomplete set of assignments ;
; d_ana_i[76]      ; Incomplete set of assignments ;
; d_ana_i[12]      ; Incomplete set of assignments ;
; d_ana_i[109]     ; Incomplete set of assignments ;
; d_ana_i[45]      ; Incomplete set of assignments ;
; d_ana_i[77]      ; Incomplete set of assignments ;
; d_ana_i[13]      ; Incomplete set of assignments ;
; d_ana_i[110]     ; Incomplete set of assignments ;
; d_ana_i[46]      ; Incomplete set of assignments ;
; d_ana_i[78]      ; Incomplete set of assignments ;
; d_ana_i[14]      ; Incomplete set of assignments ;
; d_ana_i[111]     ; Incomplete set of assignments ;
; d_ana_i[47]      ; Incomplete set of assignments ;
; d_ana_i[79]      ; Incomplete set of assignments ;
; d_ana_i[15]      ; Incomplete set of assignments ;
; d_ana_i[112]     ; Incomplete set of assignments ;
; d_ana_i[48]      ; Incomplete set of assignments ;
; d_ana_i[80]      ; Incomplete set of assignments ;
; d_ana_i[16]      ; Incomplete set of assignments ;
; d_ana_i[113]     ; Incomplete set of assignments ;
; d_ana_i[49]      ; Incomplete set of assignments ;
; d_ana_i[81]      ; Incomplete set of assignments ;
; d_ana_i[17]      ; Incomplete set of assignments ;
; d_ana_i[114]     ; Incomplete set of assignments ;
; d_ana_i[50]      ; Incomplete set of assignments ;
; d_ana_i[82]      ; Incomplete set of assignments ;
; d_ana_i[18]      ; Incomplete set of assignments ;
; d_ana_i[115]     ; Incomplete set of assignments ;
; d_ana_i[51]      ; Incomplete set of assignments ;
; d_ana_i[83]      ; Incomplete set of assignments ;
; d_ana_i[19]      ; Incomplete set of assignments ;
; d_ana_i[116]     ; Incomplete set of assignments ;
; d_ana_i[52]      ; Incomplete set of assignments ;
; d_ana_i[84]      ; Incomplete set of assignments ;
; d_ana_i[20]      ; Incomplete set of assignments ;
; d_ana_i[117]     ; Incomplete set of assignments ;
; d_ana_i[53]      ; Incomplete set of assignments ;
; d_ana_i[85]      ; Incomplete set of assignments ;
; d_ana_i[21]      ; Incomplete set of assignments ;
; d_ana_i[87]      ; Incomplete set of assignments ;
; d_ana_i[23]      ; Incomplete set of assignments ;
; d_ana_i[119]     ; Incomplete set of assignments ;
; d_ana_i[55]      ; Incomplete set of assignments ;
; d_ana_i[118]     ; Incomplete set of assignments ;
; d_ana_i[54]      ; Incomplete set of assignments ;
; d_ana_i[86]      ; Incomplete set of assignments ;
; d_ana_i[22]      ; Incomplete set of assignments ;
; d_ana_i[120]     ; Incomplete set of assignments ;
; d_ana_i[56]      ; Incomplete set of assignments ;
; d_ana_i[88]      ; Incomplete set of assignments ;
; d_ana_i[24]      ; Incomplete set of assignments ;
; d_ana_i[121]     ; Incomplete set of assignments ;
; d_ana_i[57]      ; Incomplete set of assignments ;
; d_ana_i[89]      ; Incomplete set of assignments ;
; d_ana_i[25]      ; Incomplete set of assignments ;
; d_ana_i[122]     ; Incomplete set of assignments ;
; d_ana_i[58]      ; Incomplete set of assignments ;
; d_ana_i[90]      ; Incomplete set of assignments ;
; d_ana_i[26]      ; Incomplete set of assignments ;
; d_ana_i[107]     ; Incomplete set of assignments ;
; d_ana_i[43]      ; Incomplete set of assignments ;
; d_ana_i[75]      ; Incomplete set of assignments ;
; d_ana_i[11]      ; Incomplete set of assignments ;
; d_ana_i[123]     ; Incomplete set of assignments ;
; d_ana_i[59]      ; Incomplete set of assignments ;
; d_ana_i[91]      ; Incomplete set of assignments ;
; d_ana_i[27]      ; Incomplete set of assignments ;
; d_ana_i[124]     ; Incomplete set of assignments ;
; d_ana_i[60]      ; Incomplete set of assignments ;
; d_ana_i[92]      ; Incomplete set of assignments ;
; d_ana_i[28]      ; Incomplete set of assignments ;
; d_ana_i[125]     ; Incomplete set of assignments ;
; d_ana_i[61]      ; Incomplete set of assignments ;
; d_ana_i[93]      ; Incomplete set of assignments ;
; d_ana_i[29]      ; Incomplete set of assignments ;
; d_ana_i[127]     ; Incomplete set of assignments ;
; d_ana_i[63]      ; Incomplete set of assignments ;
; d_ana_i[98]      ; Incomplete set of assignments ;
; d_ana_i[34]      ; Incomplete set of assignments ;
; d_ana_i[66]      ; Incomplete set of assignments ;
; d_ana_i[2]       ; Incomplete set of assignments ;
; d_ana_i[126]     ; Incomplete set of assignments ;
; d_ana_i[62]      ; Incomplete set of assignments ;
; d_ana_i[94]      ; Incomplete set of assignments ;
; d_ana_i[30]      ; Incomplete set of assignments ;
+------------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1241 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1241 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1231    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/gdl/Desktop/mux_divider/altera_test/output_files/divider.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 651 / 75,408 ( < 1 % ) ;
;     -- Combinational with no register       ; 338                    ;
;     -- Register only                        ; 127                    ;
;     -- Combinational with a register        ; 186                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 178                    ;
;     -- 3 input functions                    ; 261                    ;
;     -- <=2 input functions                  ; 85                     ;
;     -- Register only                        ; 127                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 362                    ;
;     -- arithmetic mode                      ; 162                    ;
;                                             ;                        ;
; Total registers*                            ; 313 / 76,801 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 313 / 75,408 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,393 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 46 / 4,713 ( < 1 % )   ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 196 / 293 ( 67 % )     ;
;     -- Clock pins                           ; 6 / 7 ( 86 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M9Ks                                        ; 0 / 305 ( 0 % )        ;
; Total block memory bits                     ; 0 / 2,810,880 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 2,810,880 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 400 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 8% / 6% / 10%          ;
; Maximum fan-out                             ; 313                    ;
; Highest non-global fan-out                  ; 75                     ;
; Total fan-out                               ; 3145                   ;
; Average fan-out                             ; 2.33                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 651 / 75408 ( < 1 % ) ; 0 / 75408 ( 0 % )              ;
;     -- Combinational with no register       ; 338                   ; 0                              ;
;     -- Register only                        ; 127                   ; 0                              ;
;     -- Combinational with a register        ; 186                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 178                   ; 0                              ;
;     -- 3 input functions                    ; 261                   ; 0                              ;
;     -- <=2 input functions                  ; 85                    ; 0                              ;
;     -- Register only                        ; 127                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 362                   ; 0                              ;
;     -- arithmetic mode                      ; 162                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 313                   ; 0                              ;
;     -- Dedicated logic registers            ; 313 / 75408 ( < 1 % ) ; 0 / 75408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 46 / 4713 ( < 1 % )   ; 0 / 4713 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 196                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 3140                  ; 5                              ;
;     -- Registered Connections               ; 1013                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 131                   ; 0                              ;
;     -- Output Ports                         ; 65                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; d_ana_i[0]   ; C17   ; 7        ; 78           ; 62           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[100] ; AB15  ; 4        ; 58           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[101] ; AB14  ; 4        ; 56           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[102] ; AA17  ; 4        ; 73           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[103] ; J18   ; 6        ; 94           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[104] ; C22   ; 6        ; 94           ; 53           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[105] ; J1    ; 1        ; 0            ; 37           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[106] ; D19   ; 7        ; 85           ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[107] ; V22   ; 5        ; 94           ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[108] ; B6    ; 8        ; 34           ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[109] ; M4    ; 2        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[10]  ; F19   ; 6        ; 94           ; 49           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[110] ; A16   ; 7        ; 67           ; 62           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[111] ; K19   ; 6        ; 94           ; 36           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[112] ; U15   ; 4        ; 69           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[113] ; H22   ; 6        ; 94           ; 39           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[114] ; D22   ; 6        ; 94           ; 49           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[115] ; H21   ; 6        ; 94           ; 40           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[116] ; R19   ; 5        ; 94           ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[117] ; T20   ; 5        ; 94           ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[118] ; V14   ; 4        ; 67           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[119] ; U14   ; 4        ; 67           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[11]  ; V15   ; 4        ; 69           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[120] ; J21   ; 6        ; 94           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[121] ; D15   ; 7        ; 73           ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[122] ; U20   ; 5        ; 94           ; 11           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[123] ; AB18  ; 4        ; 73           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[124] ; Y17   ; 4        ; 78           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[125] ; G21   ; 6        ; 94           ; 31           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[126] ; B17   ; 7        ; 67           ; 62           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[127] ; J22   ; 6        ; 94           ; 38           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[12]  ; C19   ; 7        ; 85           ; 62           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[13]  ; E14   ; 7        ; 62           ; 62           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[14]  ; F21   ; 6        ; 94           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[15]  ; W14   ; 4        ; 62           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[16]  ; AB16  ; 4        ; 62           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[17]  ; B22   ; 6        ; 94           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[18]  ; A18   ; 7        ; 73           ; 62           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[19]  ; T21   ; 5        ; 94           ; 31           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[1]   ; V9    ; 3        ; 31           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[20]  ; U22   ; 5        ; 94           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[21]  ; M20   ; 5        ; 94           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[22]  ; AB8   ; 3        ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[23]  ; W19   ; 5        ; 94           ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[24]  ; N18   ; 5        ; 94           ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[25]  ; M21   ; 5        ; 94           ; 30           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[26]  ; G18   ; 6        ; 94           ; 50           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[27]  ; AB11  ; 3        ; 49           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[28]  ; G22   ; 6        ; 94           ; 31           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[29]  ; B21   ; 6        ; 94           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[2]   ; C20   ; 6        ; 94           ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[30]  ; J19   ; 6        ; 94           ; 44           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[31]  ; A17   ; 7        ; 69           ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[32]  ; AB7   ; 3        ; 20           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[33]  ; M1    ; 2        ; 0            ; 28           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[34]  ; R17   ; 5        ; 94           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[35]  ; E22   ; 6        ; 94           ; 47           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[36]  ; Y21   ; 5        ; 94           ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[37]  ; Y15   ; 4        ; 60           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[38]  ; U21   ; 5        ; 94           ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[39]  ; B18   ; 7        ; 73           ; 62           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[3]   ; N22   ; 5        ; 94           ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[40]  ; B19   ; 7        ; 78           ; 62           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[41]  ; H20   ; 6        ; 94           ; 45           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[42]  ; U12   ; 4        ; 60           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[43]  ; AA19  ; 4        ; 76           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[44]  ; U11   ; 3        ; 45           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[45]  ; L22   ; 6        ; 94           ; 35           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[46]  ; E15   ; 7        ; 71           ; 62           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[47]  ; J20   ; 6        ; 94           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[48]  ; V21   ; 5        ; 94           ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[49]  ; E21   ; 6        ; 94           ; 47           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[4]   ; W13   ; 4        ; 58           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[50]  ; W17   ; 4        ; 78           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[51]  ; R22   ; 5        ; 94           ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[52]  ; N19   ; 5        ; 94           ; 26           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[53]  ; P20   ; 5        ; 94           ; 21           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[54]  ; V13   ; 4        ; 62           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[55]  ; AB19  ; 4        ; 76           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[56]  ; L21   ; 6        ; 94           ; 35           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[57]  ; AA20  ; 4        ; 80           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[58]  ; R21   ; 5        ; 94           ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[59]  ; N21   ; 5        ; 94           ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[5]   ; Y13   ; 4        ; 58           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[60]  ; AA18  ; 4        ; 73           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[61]  ; C21   ; 6        ; 94           ; 53           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[62]  ; P22   ; 5        ; 94           ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[63]  ; V10   ; 3        ; 31           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[64]  ; AB9   ; 3        ; 38           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[65]  ; AA14  ; 4        ; 53           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[66]  ; U19   ; 5        ; 94           ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[67]  ; R18   ; 5        ; 94           ; 18           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[68]  ; AA13  ; 4        ; 51           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[69]  ; V12   ; 4        ; 56           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[6]   ; AB17  ; 4        ; 73           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[70]  ; H17   ; 6        ; 94           ; 50           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[71]  ; M16   ; 5        ; 94           ; 30           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[72]  ; M19   ; 5        ; 94           ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[73]  ; H19   ; 6        ; 94           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[74]  ; A20   ; 7        ; 83           ; 62           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[75]  ; M22   ; 5        ; 94           ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[76]  ; F13   ; 7        ; 62           ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[77]  ; AA9   ; 3        ; 38           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[78]  ; H18   ; 6        ; 94           ; 47           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[79]  ; D21   ; 6        ; 94           ; 49           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[7]   ; P21   ; 5        ; 94           ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[80]  ; F22   ; 6        ; 94           ; 42           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[81]  ; B16   ; 7        ; 67           ; 62           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[82]  ; T19   ; 5        ; 94           ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[83]  ; T22   ; 5        ; 94           ; 31           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[84]  ; N20   ; 5        ; 94           ; 26           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[85]  ; W20   ; 5        ; 94           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[86]  ; AA16  ; 4        ; 62           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[87]  ; W21   ; 5        ; 94           ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[88]  ; L6    ; 2        ; 0            ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[89]  ; A19   ; 7        ; 78           ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[8]   ; R20   ; 5        ; 94           ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[90]  ; K21   ; 6        ; 94           ; 38           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[91]  ; AA11  ; 3        ; 49           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[92]  ; W22   ; 5        ; 94           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[93]  ; W15   ; 4        ; 71           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[94]  ; T15   ; 4        ; 71           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[95]  ; AB12  ; 4        ; 49           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[96]  ; C15   ; 7        ; 62           ; 62           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[97]  ; AA8   ; 3        ; 36           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[98]  ; M3    ; 2        ; 0            ; 26           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[99]  ; F20   ; 6        ; 94           ; 49           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; d_ana_i[9]   ; K18   ; 6        ; 94           ; 40           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; n_reset      ; T2    ; 2        ; 0            ; 30           ; 14           ; 252                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; start_div_i  ; AA12  ; 4        ; 49           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sysclk       ; G1    ; 1        ; 0            ; 30           ; 7            ; 313                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; d_ana_proc_o[0]  ; Y14   ; 4        ; 60           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[10] ; B10   ; 8        ; 45           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[11] ; A3    ; 8        ; 18           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[12] ; Y10   ; 3        ; 47           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[13] ; D6    ; 8        ; 18           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[14] ; F8    ; 8        ; 20           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[15] ; Y8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[16] ; A10   ; 8        ; 45           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[17] ; G3    ; 1        ; 0            ; 58           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[18] ; C7    ; 8        ; 29           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[19] ; B3    ; 8        ; 18           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[1]  ; A13   ; 7        ; 51           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[20] ; A6    ; 8        ; 34           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[21] ; B5    ; 8        ; 25           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[22] ; C3    ; 8        ; 7            ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[23] ; G7    ; 8        ; 5            ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[24] ; A5    ; 8        ; 27           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[25] ; A4    ; 8        ; 23           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[26] ; D7    ; 8        ; 23           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[27] ; AB10  ; 3        ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[28] ; AB13  ; 4        ; 51           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[29] ; AA15  ; 4        ; 58           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[2]  ; A15   ; 7        ; 60           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[30] ; V11   ; 3        ; 45           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[31] ; A9    ; 8        ; 43           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[32] ; W10   ; 3        ; 45           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[33] ; D13   ; 7        ; 60           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[34] ; B8    ; 8        ; 36           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[35] ; C6    ; 8        ; 23           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[36] ; B13   ; 7        ; 51           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[37] ; B15   ; 7        ; 60           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[38] ; A8    ; 8        ; 36           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[39] ; C13   ; 7        ; 60           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[3]  ; B20   ; 7        ; 83           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[40] ; E13   ; 7        ; 53           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[41] ; F11   ; 7        ; 49           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[42] ; F10   ; 8        ; 25           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[43] ; E7    ; 8        ; 16           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[44] ; C10   ; 8        ; 40           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[45] ; E11   ; 7        ; 49           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[46] ; H2    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[47] ; E12   ; 7        ; 49           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[48] ; D10   ; 8        ; 45           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[49] ; C4    ; 8        ; 7            ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[4]  ; A14   ; 7        ; 53           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[50] ; A7    ; 8        ; 34           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[51] ; E9    ; 8        ; 31           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[52] ; B7    ; 8        ; 34           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[53] ; C8    ; 8        ; 29           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[54] ; B4    ; 8        ; 23           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[55] ; E8    ; 8        ; 27           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[56] ; D8    ; 8        ; 27           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[57] ; J2    ; 1        ; 0            ; 38           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[58] ; M6    ; 2        ; 0            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[59] ; J4    ; 1        ; 0            ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[5]  ; D17   ; 7        ; 88           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[60] ; M2    ; 2        ; 0            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[61] ; B9    ; 8        ; 43           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[62] ; H1    ; 1        ; 0            ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[63] ; J3    ; 1        ; 0            ; 38           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[6]  ; B14   ; 7        ; 53           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[7]  ; G4    ; 1        ; 0            ; 58           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[8]  ; D18   ; 7        ; 88           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d_ana_proc_o[9]  ; AA10  ; 3        ; 47           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ready_data_o     ; U10   ; 3        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; DIFFIO_R23n, DEV_OE                      ; Use as regular IO        ; d_ana_i[3]              ; Dual Purpose Pin          ;
; N21      ; DIFFIO_R23p, DEV_CLRn                    ; Use as regular IO        ; d_ana_i[59]             ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R20n, INIT_DONE                   ; Use as regular IO        ; d_ana_i[45]             ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R20p, CRC_ERROR                   ; Use as regular IO        ; d_ana_i[56]             ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R19n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R19p, CLKUSR                      ; Use as regular IO        ; d_ana_i[90]             ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R11n, nWE                         ; Use as regular IO        ; d_ana_i[35]             ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R11p, nOE                         ; Use as regular IO        ; d_ana_i[49]             ; Dual Purpose Pin          ;
; F20      ; DIFFIO_R9n, nAVD                         ; Use as regular IO        ; d_ana_i[99]             ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R9p                               ; Use as regular IO        ; d_ana_i[10]             ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R8n, PADD23                       ; Use as regular IO        ; d_ana_i[26]             ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R5n, PADD22                       ; Use as regular IO        ; d_ana_i[17]             ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R5p, PADD21                       ; Use as regular IO        ; d_ana_i[29]             ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R4n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; d_ana_i[2]              ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T39p, PADD0                       ; Use as regular IO        ; d_ana_i[39]             ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T36n, PADD1                       ; Use as regular IO        ; d_ana_i[31]             ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T36p, PADD2                       ; Use as regular IO        ; d_ana_i[126]            ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T33n, PADD3                       ; Use as regular IO        ; d_ana_i[13]             ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T33p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; d_ana_i[76]             ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T32n, PADD5                       ; Use as regular IO        ; d_ana_proc_o[2]         ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T32p, PADD6                       ; Use as regular IO        ; d_ana_proc_o[37]        ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T31n, PADD7                       ; Use as regular IO        ; d_ana_proc_o[39]        ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T31p, PADD8                       ; Use as regular IO        ; d_ana_proc_o[33]        ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T27n, PADD9                       ; Use as regular IO        ; d_ana_proc_o[4]         ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T27p, PADD10                      ; Use as regular IO        ; d_ana_proc_o[6]         ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T26n, PADD11                      ; Use as regular IO        ; d_ana_proc_o[1]         ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T26p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; d_ana_proc_o[36]        ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T25n, PADD13                      ; Use as regular IO        ; d_ana_proc_o[45]        ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T25p, PADD14                      ; Use as regular IO        ; d_ana_proc_o[41]        ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, PADD15                      ; Use as regular IO        ; d_ana_proc_o[10]        ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T22n, PADD16                      ; Use as regular IO        ; d_ana_proc_o[31]        ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T22p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; d_ana_proc_o[61]        ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T19n, DATA2                       ; Use as regular IO        ; d_ana_proc_o[38]        ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T19p, DATA3                       ; Use as regular IO        ; d_ana_proc_o[34]        ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T18n, PADD18                      ; Use as regular IO        ; d_ana_proc_o[50]        ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA4                       ; Use as regular IO        ; d_ana_proc_o[52]        ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T17n, PADD19                      ; Use as regular IO        ; d_ana_proc_o[20]        ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T17p, DATA15                      ; Use as regular IO        ; d_ana_i[108]            ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T15n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; d_ana_proc_o[53]        ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T15p, DATA13                      ; Use as regular IO        ; d_ana_proc_o[18]        ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T13p, DATA5                       ; Use as regular IO        ; d_ana_proc_o[24]        ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T12p, DATA6                       ; Use as regular IO        ; d_ana_proc_o[42]        ; Dual Purpose Pin          ;
; C6       ; DIFFIO_T11n, DATA7                       ; Use as regular IO        ; d_ana_proc_o[35]        ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T10p, DATA8                       ; Use as regular IO        ; d_ana_proc_o[54]        ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T9n, DATA9                        ; Use as regular IO        ; d_ana_proc_o[14]        ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T7n, DATA10                       ; Use as regular IO        ; d_ana_proc_o[11]        ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T7p, DATA11                       ; Use as regular IO        ; d_ana_proc_o[19]        ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T3p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; d_ana_proc_o[49]        ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 31 ( 42 % ) ; 2.5V          ; --           ;
; 2        ; 7 / 37 ( 19 % )  ; 2.5V          ; --           ;
; 3        ; 17 / 36 ( 47 % ) ; 2.5V          ; --           ;
; 4        ; 33 / 40 ( 83 % ) ; 2.5V          ; --           ;
; 5        ; 34 / 38 ( 89 % ) ; 2.5V          ; --           ;
; 6        ; 33 / 35 ( 94 % ) ; 2.5V          ; --           ;
; 7        ; 32 / 38 ( 84 % ) ; 2.5V          ; --           ;
; 8        ; 32 / 38 ( 84 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 422        ; 8        ; d_ana_proc_o[11]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 416        ; 8        ; d_ana_proc_o[25]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 410        ; 8        ; d_ana_proc_o[24]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 401        ; 8        ; d_ana_proc_o[20]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 399        ; 8        ; d_ana_proc_o[50]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 397        ; 8        ; d_ana_proc_o[38]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 390        ; 8        ; d_ana_proc_o[31]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 388        ; 8        ; d_ana_proc_o[16]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 384        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 382        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 377        ; 7        ; d_ana_proc_o[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 375        ; 7        ; d_ana_proc_o[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 363        ; 7        ; d_ana_proc_o[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 356        ; 7        ; d_ana_i[110]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 354        ; 7        ; d_ana_i[31]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 348        ; 7        ; d_ana_i[18]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 346        ; 7        ; d_ana_i[89]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 339        ; 7        ; d_ana_i[74]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 144        ; 3        ; d_ana_i[97]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 146        ; 3        ; d_ana_i[77]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 158        ; 3        ; d_ana_proc_o[9]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 160        ; 3        ; d_ana_i[91]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 162        ; 4        ; start_div_i                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 166        ; 4        ; d_ana_i[68]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 171        ; 4        ; d_ana_i[65]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 177        ; 4        ; d_ana_proc_o[29]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 183        ; 4        ; d_ana_i[86]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 198        ; 4        ; d_ana_i[102]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 200        ; 4        ; d_ana_i[60]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA19     ; 201        ; 4        ; d_ana_i[43]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA20     ; 205        ; 4        ; d_ana_i[57]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA21     ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 128        ; 3        ; d_ana_i[32]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 145        ; 3        ; d_ana_i[22]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; d_ana_i[64]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 159        ; 3        ; d_ana_proc_o[27]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 161        ; 3        ; d_ana_i[27]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 163        ; 4        ; d_ana_i[95]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 167        ; 4        ; d_ana_proc_o[28]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 172        ; 4        ; d_ana_i[101]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 178        ; 4        ; d_ana_i[100]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 184        ; 4        ; d_ana_i[16]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 199        ; 4        ; d_ana_i[6]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ; 197        ; 4        ; d_ana_i[123]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 202        ; 4        ; d_ana_i[55]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB20     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 423        ; 8        ; d_ana_proc_o[19]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 417        ; 8        ; d_ana_proc_o[54]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 411        ; 8        ; d_ana_proc_o[21]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 402        ; 8        ; d_ana_i[108]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 400        ; 8        ; d_ana_proc_o[52]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 398        ; 8        ; d_ana_proc_o[34]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 391        ; 8        ; d_ana_proc_o[61]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 389        ; 8        ; d_ana_proc_o[10]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 385        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 383        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 378        ; 7        ; d_ana_proc_o[36]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 376        ; 7        ; d_ana_proc_o[6]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 364        ; 7        ; d_ana_proc_o[37]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 357        ; 7        ; d_ana_i[81]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 355        ; 7        ; d_ana_i[126]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 349        ; 7        ; d_ana_i[39]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 345        ; 7        ; d_ana_i[40]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 340        ; 7        ; d_ana_proc_o[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 315        ; 6        ; d_ana_i[29]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B22      ; 314        ; 6        ; d_ana_i[17]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 432        ; 8        ; d_ana_proc_o[22]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ; 433        ; 8        ; d_ana_proc_o[49]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 414        ; 8        ; d_ana_proc_o[35]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 406        ; 8        ; d_ana_proc_o[18]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 405        ; 8        ; d_ana_proc_o[53]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 394        ; 8        ; d_ana_proc_o[44]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 365        ; 7        ; d_ana_proc_o[39]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 360        ; 7        ; d_ana_i[96]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 344        ; 7        ; d_ana_i[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 332        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 337        ; 7        ; d_ana_i[12]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 316        ; 6        ; d_ana_i[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C21      ; 313        ; 6        ; d_ana_i[61]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C22      ; 312        ; 6        ; d_ana_i[104]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 425        ; 8        ; d_ana_proc_o[13]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 415        ; 8        ; d_ana_proc_o[26]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 407        ; 8        ; d_ana_proc_o[56]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 386        ; 8        ; d_ana_proc_o[48]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 366        ; 7        ; d_ana_proc_o[33]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 350        ; 7        ; d_ana_i[121]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 334        ; 7        ; d_ana_proc_o[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 333        ; 7        ; d_ana_proc_o[8]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 338        ; 7        ; d_ana_i[106]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 305        ; 6        ; d_ana_i[79]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D22      ; 304        ; 6        ; d_ana_i[114]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 426        ; 8        ; d_ana_proc_o[43]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 408        ; 8        ; d_ana_proc_o[55]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 403        ; 8        ; d_ana_proc_o[51]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E11      ; 380        ; 7        ; d_ana_proc_o[45]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 379        ; 7        ; d_ana_proc_o[47]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 374        ; 7        ; d_ana_proc_o[40]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 361        ; 7        ; d_ana_i[13]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 351        ; 7        ; d_ana_i[46]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 327        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 301        ; 6        ; d_ana_i[49]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E22      ; 300        ; 6        ; d_ana_i[35]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 418        ; 8        ; d_ana_proc_o[14]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 413        ; 8        ; d_ana_proc_o[42]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 381        ; 7        ; d_ana_proc_o[41]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 362        ; 7        ; d_ana_i[76]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 330        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 328        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 307        ; 6        ; d_ana_i[10]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F20      ; 306        ; 6        ; d_ana_i[99]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F21      ; 294        ; 6        ; d_ana_i[14]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 293        ; 6        ; d_ana_i[80]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 53         ; 1        ; sysclk                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; d_ana_proc_o[17]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 0          ; 1        ; d_ana_proc_o[7]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 435        ; 8        ; d_ana_proc_o[23]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ; 308        ; 6        ; d_ana_i[26]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 273        ; 6        ; d_ana_i[125]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G22      ; 272        ; 6        ; d_ana_i[28]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 30         ; 1        ; d_ana_proc_o[62]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 29         ; 1        ; d_ana_proc_o[46]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ; 309        ; 6        ; d_ana_i[70]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H18      ; 302        ; 6        ; d_ana_i[78]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H19      ; 299        ; 6        ; d_ana_i[73]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ; 298        ; 6        ; d_ana_i[41]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H21      ; 288        ; 6        ; d_ana_i[115]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ; 287        ; 6        ; d_ana_i[113]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 40         ; 1        ; d_ana_i[105]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 39         ; 1        ; d_ana_proc_o[57]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 36         ; 1        ; d_ana_proc_o[63]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 27         ; 1        ; d_ana_proc_o[59]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J18      ; 290        ; 6        ; d_ana_i[103]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ; 296        ; 6        ; d_ana_i[30]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J20      ; 295        ; 6        ; d_ana_i[47]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 286        ; 6        ; d_ana_i[120]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 285        ; 6        ; d_ana_i[127]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 45         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 44         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 46         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ; 289        ; 6        ; d_ana_i[9]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 282        ; 6        ; d_ana_i[111]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ; 278        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 284        ; 6        ; d_ana_i[90]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 283        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 49         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 48         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 51         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 50         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 47         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 56         ; 2        ; d_ana_i[88]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 277        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 276        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 280        ; 6        ; d_ana_i[56]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ; 279        ; 6        ; d_ana_i[45]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 60         ; 2        ; d_ana_i[33]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 59         ; 2        ; d_ana_proc_o[60]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 62         ; 2        ; d_ana_i[98]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 61         ; 2        ; d_ana_i[109]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 57         ; 2        ; d_ana_proc_o[58]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 269        ; 5        ; d_ana_i[71]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 275        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 274        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 268        ; 5        ; d_ana_i[72]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 267        ; 5        ; d_ana_i[21]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 266        ; 5        ; d_ana_i[25]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 265        ; 5        ; d_ana_i[75]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 262        ; 5        ; d_ana_i[24]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ; 260        ; 5        ; d_ana_i[52]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N20      ; 258        ; 5        ; d_ana_i[84]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 264        ; 5        ; d_ana_i[59]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 263        ; 5        ; d_ana_i[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 251        ; 5        ; d_ana_i[53]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ; 255        ; 5        ; d_ana_i[7]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P22      ; 254        ; 5        ; d_ana_i[62]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R16      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 237        ; 5        ; d_ana_i[34]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ; 245        ; 5        ; d_ana_i[67]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R19      ; 246        ; 5        ; d_ana_i[116]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R20      ; 241        ; 5        ; d_ana_i[8]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ; 250        ; 5        ; d_ana_i[58]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 249        ; 5        ; d_ana_i[51]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 55         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 54         ; 2        ; n_reset                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ; 196        ; 4        ; d_ana_i[94]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 236        ; 5        ; d_ana_i[82]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T20      ; 235        ; 5        ; d_ana_i[117]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T21      ; 271        ; 5        ; d_ana_i[19]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 270        ; 5        ; d_ana_i[83]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 143        ; 3        ; ready_data_o                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 154        ; 3        ; d_ana_i[44]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 179        ; 4        ; d_ana_i[42]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ; 190        ; 4        ; d_ana_i[119]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U15      ; 191        ; 4        ; d_ana_i[112]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 230        ; 5        ; d_ana_i[66]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U20      ; 229        ; 5        ; d_ana_i[122]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ; 244        ; 5        ; d_ana_i[38]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 243        ; 5        ; d_ana_i[20]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V8       ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 139        ; 3        ; d_ana_i[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 140        ; 3        ; d_ana_i[63]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 155        ; 3        ; d_ana_proc_o[30]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 173        ; 4        ; d_ana_i[69]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 185        ; 4        ; d_ana_i[54]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 189        ; 4        ; d_ana_i[118]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 192        ; 4        ; d_ana_i[11]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 240        ; 5        ; d_ana_i[48]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 239        ; 5        ; d_ana_i[107]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 156        ; 3        ; d_ana_proc_o[32]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 175        ; 4        ; d_ana_i[4]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 186        ; 4        ; d_ana_i[15]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 193        ; 4        ; d_ana_i[93]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 203        ; 4        ; d_ana_i[50]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 226        ; 5        ; d_ana_i[23]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W20      ; 225        ; 5        ; d_ana_i[85]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 234        ; 5        ; d_ana_i[87]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W22      ; 233        ; 5        ; d_ana_i[92]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 129        ; 3        ; d_ana_proc_o[15]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 157        ; 3        ; d_ana_proc_o[12]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 176        ; 4        ; d_ana_i[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 181        ; 4        ; d_ana_proc_o[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 182        ; 4        ; d_ana_i[37]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 204        ; 4        ; d_ana_i[124]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 228        ; 5        ; d_ana_i[36]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y22      ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                      ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name            ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------+--------------+
; |divider_mux               ; 651 (237)   ; 313 (199)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 196  ; 0            ; 338 (38)     ; 127 (127)         ; 186 (71)         ; |divider_mux                   ;              ;
;    |divider:divider_1|     ; 415 (415)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (300)    ; 0 (0)             ; 115 (115)        ; |divider_mux|divider:divider_1 ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; d_ana_proc_o[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[32] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[33] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[34] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[35] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[36] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[37] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[38] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[39] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[40] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[41] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[42] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[43] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[44] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[45] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[46] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[47] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[48] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[49] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[50] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[51] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[52] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[53] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[54] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[55] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[56] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[57] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[58] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[59] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[60] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[61] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[62] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_ana_proc_o[63] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ready_data_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sysclk           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; n_reset          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; start_div_i      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; d_ana_i[95]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; d_ana_i[31]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[0]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[64]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[97]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[33]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[65]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[1]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[96]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[32]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[100]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[36]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[68]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[4]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[101]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[37]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[69]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[5]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[102]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[38]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[70]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[6]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[103]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[39]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[71]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[7]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[99]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[35]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[67]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[3]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[104]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[40]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[72]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[8]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[105]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[41]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[73]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[9]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[106]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[42]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[74]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[10]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[108]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[44]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[76]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[12]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[109]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[45]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[77]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[13]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[110]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[46]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[78]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[14]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[111]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[47]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[79]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[15]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[112]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[48]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[80]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[16]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[113]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[49]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[81]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[17]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[114]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[50]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[82]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[18]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[115]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[51]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[83]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; d_ana_i[19]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; d_ana_i[116]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[52]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[84]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[20]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[117]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[53]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[85]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[21]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[87]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[23]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[119]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[55]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[118]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[54]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[86]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[22]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[120]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[56]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[88]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[24]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[121]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[57]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[89]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[25]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[122]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[58]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[90]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[26]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[107]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[43]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[75]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[11]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[123]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[59]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[91]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; d_ana_i[27]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; d_ana_i[124]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[60]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[92]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[28]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; d_ana_i[125]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; d_ana_i[61]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[93]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[29]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[127]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[63]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[98]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[34]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[66]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[2]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[126]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[62]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_ana_i[94]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_ana_i[30]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                   ;
+------------------------------------+-------------------+---------+
; Source Pin / Fanout                ; Pad To Core Index ; Setting ;
+------------------------------------+-------------------+---------+
; sysclk                             ;                   ;         ;
; n_reset                            ;                   ;         ;
; start_div_i                        ;                   ;         ;
; d_ana_i[95]                        ;                   ;         ;
; d_ana_i[31]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][31]        ; 0                 ; 6       ;
; d_ana_i[0]                         ;                   ;         ;
;      - D_ANA_I_ARRAY[0][0]~feeder  ; 1                 ; 6       ;
; d_ana_i[64]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][0]~feeder  ; 0                 ; 6       ;
; d_ana_i[97]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[3][1]~feeder  ; 1                 ; 6       ;
; d_ana_i[33]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][1]         ; 0                 ; 6       ;
; d_ana_i[65]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][1]~feeder  ; 0                 ; 6       ;
; d_ana_i[1]                         ;                   ;         ;
;      - D_ANA_I_ARRAY[0][1]         ; 1                 ; 6       ;
; d_ana_i[96]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[3][0]~feeder  ; 1                 ; 6       ;
; d_ana_i[32]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][0]         ; 0                 ; 6       ;
; d_ana_i[100]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][4]~feeder  ; 1                 ; 6       ;
; d_ana_i[36]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][4]         ; 0                 ; 6       ;
; d_ana_i[68]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][4]~feeder  ; 1                 ; 6       ;
; d_ana_i[4]                         ;                   ;         ;
;      - D_ANA_I_ARRAY[0][4]         ; 1                 ; 6       ;
; d_ana_i[101]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][5]~feeder  ; 0                 ; 6       ;
; d_ana_i[37]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][5]         ; 0                 ; 6       ;
; d_ana_i[69]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][5]         ; 0                 ; 6       ;
; d_ana_i[5]                         ;                   ;         ;
;      - D_ANA_I_ARRAY[0][5]         ; 0                 ; 6       ;
; d_ana_i[102]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][6]~feeder  ; 0                 ; 6       ;
; d_ana_i[38]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][6]         ; 0                 ; 6       ;
; d_ana_i[70]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][6]         ; 0                 ; 6       ;
; d_ana_i[6]                         ;                   ;         ;
;      - D_ANA_I_ARRAY[0][6]         ; 0                 ; 6       ;
; d_ana_i[103]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][7]~feeder  ; 1                 ; 6       ;
; d_ana_i[39]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][7]         ; 0                 ; 6       ;
; d_ana_i[71]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][7]~feeder  ; 0                 ; 6       ;
; d_ana_i[7]                         ;                   ;         ;
;      - D_ANA_I_ARRAY[0][7]         ; 0                 ; 6       ;
; d_ana_i[99]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[3][3]         ; 1                 ; 6       ;
; d_ana_i[35]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][3]         ; 1                 ; 6       ;
; d_ana_i[67]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][3]         ; 0                 ; 6       ;
; d_ana_i[3]                         ;                   ;         ;
;      - D_ANA_I_ARRAY[0][3]         ; 0                 ; 6       ;
; d_ana_i[104]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][8]         ; 1                 ; 6       ;
; d_ana_i[40]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][8]         ; 0                 ; 6       ;
; d_ana_i[72]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][8]~feeder  ; 0                 ; 6       ;
; d_ana_i[8]                         ;                   ;         ;
;      - D_ANA_I_ARRAY[0][8]         ; 0                 ; 6       ;
; d_ana_i[105]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][9]~feeder  ; 0                 ; 6       ;
; d_ana_i[41]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][9]         ; 0                 ; 6       ;
; d_ana_i[73]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][9]~feeder  ; 0                 ; 6       ;
; d_ana_i[9]                         ;                   ;         ;
;      - D_ANA_I_ARRAY[0][9]         ; 1                 ; 6       ;
; d_ana_i[106]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][10]        ; 0                 ; 6       ;
; d_ana_i[42]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][10]        ; 0                 ; 6       ;
; d_ana_i[74]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][10]        ; 0                 ; 6       ;
; d_ana_i[10]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][10]        ; 0                 ; 6       ;
; d_ana_i[108]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][12]        ; 1                 ; 6       ;
; d_ana_i[44]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][12]        ; 0                 ; 6       ;
; d_ana_i[76]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][12]~feeder ; 0                 ; 6       ;
; d_ana_i[12]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][12]        ; 0                 ; 6       ;
; d_ana_i[109]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][13]~feeder ; 0                 ; 6       ;
; d_ana_i[45]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][13]        ; 1                 ; 6       ;
; d_ana_i[77]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][13]        ; 1                 ; 6       ;
; d_ana_i[13]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][13]        ; 0                 ; 6       ;
; d_ana_i[110]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][14]        ; 1                 ; 6       ;
; d_ana_i[46]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][14]        ; 0                 ; 6       ;
; d_ana_i[78]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][14]~feeder ; 0                 ; 6       ;
; d_ana_i[14]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][14]        ; 0                 ; 6       ;
; d_ana_i[111]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][15]        ; 0                 ; 6       ;
; d_ana_i[47]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][15]        ; 0                 ; 6       ;
; d_ana_i[79]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][15]~feeder ; 0                 ; 6       ;
; d_ana_i[15]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][15]        ; 0                 ; 6       ;
; d_ana_i[112]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][16]~feeder ; 1                 ; 6       ;
; d_ana_i[48]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][16]        ; 0                 ; 6       ;
; d_ana_i[80]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][16]~feeder ; 1                 ; 6       ;
; d_ana_i[16]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][16]        ; 1                 ; 6       ;
; d_ana_i[113]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][17]        ; 0                 ; 6       ;
; d_ana_i[49]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][17]        ; 1                 ; 6       ;
; d_ana_i[81]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][17]~feeder ; 0                 ; 6       ;
; d_ana_i[17]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][17]        ; 1                 ; 6       ;
; d_ana_i[114]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][18]        ; 1                 ; 6       ;
; d_ana_i[50]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][18]        ; 0                 ; 6       ;
; d_ana_i[82]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][18]~feeder ; 0                 ; 6       ;
; d_ana_i[18]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][18]        ; 0                 ; 6       ;
; d_ana_i[115]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][19]        ; 0                 ; 6       ;
; d_ana_i[51]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][19]        ; 0                 ; 6       ;
; d_ana_i[83]                        ;                   ;         ;
; d_ana_i[19]                        ;                   ;         ;
; d_ana_i[116]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][20]~feeder ; 0                 ; 6       ;
; d_ana_i[52]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][20]        ; 1                 ; 6       ;
; d_ana_i[84]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][20]        ; 1                 ; 6       ;
; d_ana_i[20]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][20]        ; 0                 ; 6       ;
; d_ana_i[117]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][21]~feeder ; 0                 ; 6       ;
; d_ana_i[53]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][21]        ; 0                 ; 6       ;
; d_ana_i[85]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][21]~feeder ; 1                 ; 6       ;
; d_ana_i[21]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][21]        ; 0                 ; 6       ;
; d_ana_i[87]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][23]        ; 1                 ; 6       ;
; d_ana_i[23]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][23]        ; 0                 ; 6       ;
; d_ana_i[119]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][23]~feeder ; 1                 ; 6       ;
; d_ana_i[55]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][23]        ; 1                 ; 6       ;
; d_ana_i[118]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][22]~feeder ; 0                 ; 6       ;
; d_ana_i[54]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][22]        ; 0                 ; 6       ;
; d_ana_i[86]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][22]~feeder ; 0                 ; 6       ;
; d_ana_i[22]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][22]        ; 0                 ; 6       ;
; d_ana_i[120]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][24]~feeder ; 1                 ; 6       ;
; d_ana_i[56]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][24]        ; 0                 ; 6       ;
; d_ana_i[88]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][24]~feeder ; 0                 ; 6       ;
; d_ana_i[24]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][24]        ; 1                 ; 6       ;
; d_ana_i[121]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][25]~feeder ; 0                 ; 6       ;
; d_ana_i[57]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][25]        ; 0                 ; 6       ;
; d_ana_i[89]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][25]~feeder ; 0                 ; 6       ;
; d_ana_i[25]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][25]        ; 1                 ; 6       ;
; d_ana_i[122]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][26]        ; 0                 ; 6       ;
; d_ana_i[58]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][26]        ; 0                 ; 6       ;
; d_ana_i[90]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][26]~feeder ; 0                 ; 6       ;
; d_ana_i[26]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][26]        ; 1                 ; 6       ;
; d_ana_i[107]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][11]~feeder ; 0                 ; 6       ;
; d_ana_i[43]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][11]        ; 0                 ; 6       ;
; d_ana_i[75]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][11]~feeder ; 0                 ; 6       ;
; d_ana_i[11]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][11]        ; 0                 ; 6       ;
; d_ana_i[123]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][27]~feeder ; 1                 ; 6       ;
; d_ana_i[59]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][27]        ; 1                 ; 6       ;
; d_ana_i[91]                        ;                   ;         ;
; d_ana_i[27]                        ;                   ;         ;
; d_ana_i[124]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][28]        ; 0                 ; 6       ;
; d_ana_i[60]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][28]        ; 0                 ; 6       ;
; d_ana_i[92]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][28]~feeder ; 0                 ; 6       ;
; d_ana_i[28]                        ;                   ;         ;
; d_ana_i[125]                       ;                   ;         ;
; d_ana_i[61]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][29]        ; 0                 ; 6       ;
; d_ana_i[93]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][29]        ; 0                 ; 6       ;
; d_ana_i[29]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][29]        ; 0                 ; 6       ;
; d_ana_i[127]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][31]        ; 0                 ; 6       ;
; d_ana_i[63]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][31]        ; 0                 ; 6       ;
; d_ana_i[98]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[3][2]~feeder  ; 0                 ; 6       ;
; d_ana_i[34]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][2]         ; 0                 ; 6       ;
; d_ana_i[66]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][2]~feeder  ; 1                 ; 6       ;
; d_ana_i[2]                         ;                   ;         ;
;      - D_ANA_I_ARRAY[0][2]         ; 0                 ; 6       ;
; d_ana_i[126]                       ;                   ;         ;
;      - D_ANA_I_ARRAY[3][30]~feeder ; 0                 ; 6       ;
; d_ana_i[62]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[1][30]        ; 1                 ; 6       ;
; d_ana_i[94]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[2][30]~feeder ; 0                 ; 6       ;
; d_ana_i[30]                        ;                   ;         ;
;      - D_ANA_I_ARRAY[0][30]        ; 1                 ; 6       ;
+------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                     ;
+-------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; D_ANA_O_ARRAY[0][16]~0                    ; LCCOMB_X62_Y35_N26 ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; D_ANA_O_ARRAY[1][31]~1                    ; LCCOMB_X62_Y35_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Mux0~2                                    ; LCCOMB_X62_Y34_N10 ; 65      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; den_addr_ptr_reg[1]                       ; FF_X62_Y34_N17     ; 74      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; divider:divider_1|Selector43~0            ; LCCOMB_X62_Y36_N6  ; 30      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; divider:divider_1|i_count_reg[0]~14       ; LCCOMB_X62_Y37_N4  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; divider:divider_1|shift_vector_reg[60]~67 ; LCCOMB_X62_Y36_N20 ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; divider:divider_1|state_reg.LOAD          ; FF_X62_Y36_N29     ; 75      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; n_reset                                   ; PIN_T2             ; 250     ; Async. clear              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; quo_addr_ptr_reg[1]~2                     ; LCCOMB_X62_Y32_N18 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sysclk                                    ; PIN_G1             ; 313     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+-------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                               ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; n_reset ; PIN_T2   ; 250     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; sysclk  ; PIN_G1   ; 313     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------+
; Non-Global High Fan-Out Signals                     ;
+-------------------------------------------+---------+
; Name                                      ; Fan-Out ;
+-------------------------------------------+---------+
; divider:divider_1|state_reg.LOAD          ; 75      ;
; den_addr_ptr_reg[1]                       ; 74      ;
; divider:divider_1|state_reg.MULT          ; 73      ;
; divider:divider_1|state_reg.SUBT          ; 72      ;
; Mux0~2                                    ; 65      ;
; divider:divider_1|shift_vector_reg[29]~63 ; 52      ;
; divider:divider_1|shift_vector_reg[29]~64 ; 50      ;
; divider:divider_1|state_reg.IDLE          ; 50      ;
; divider:divider_1|state_reg.FIX_SIGN      ; 39      ;
; den_addr_ptr_reg[0]                       ; 37      ;
; Mux0~0                                    ; 35      ;
; divider:divider_1|shift_vector_reg[60]~67 ; 33      ;
; D_ANA_O_ARRAY[1][31]~1                    ; 32      ;
; D_ANA_O_ARRAY[0][16]~0                    ; 31      ;
; divider:divider_1|Selector43~0            ; 30      ;
; state_reg.LOAD_DIV                        ; 12      ;
; divider:divider_1|state_reg.CHECK         ; 8       ;
; divider:divider_1|state_reg.IDLE~3        ; 7       ;
; state_reg.WAIT_READY                      ; 7       ;
; divider:divider_1|i_count_reg[0]~14       ; 6       ;
; divider:divider_1|shift_vector_reg[31]    ; 6       ;
; divider:divider_1|shift_vector_reg[0]     ; 6       ;
; state_reg.IDLE                            ; 5       ;
; divider:divider_1|shift_vector_reg[64]    ; 5       ;
; divider:divider_1|state_reg.DONE_ST       ; 5       ;
; divider:divider_1|Equal1~1                ; 4       ;
; divider:divider_1|Equal0~10               ; 4       ;
; Mux8~0                                    ; 4       ;
; divider:divider_1|shift_vector_reg[32]    ; 4       ;
; divider:divider_1|shift_vector_reg[33]    ; 4       ;
; divider:divider_1|shift_vector_reg[34]    ; 4       ;
; divider:divider_1|shift_vector_reg[35]    ; 4       ;
; divider:divider_1|shift_vector_reg[36]    ; 4       ;
; divider:divider_1|shift_vector_reg[37]    ; 4       ;
; divider:divider_1|shift_vector_reg[38]    ; 4       ;
; divider:divider_1|shift_vector_reg[39]    ; 4       ;
; divider:divider_1|shift_vector_reg[40]    ; 4       ;
; divider:divider_1|shift_vector_reg[41]    ; 4       ;
; divider:divider_1|shift_vector_reg[42]    ; 4       ;
; divider:divider_1|shift_vector_reg[43]    ; 4       ;
; divider:divider_1|shift_vector_reg[44]    ; 4       ;
; divider:divider_1|shift_vector_reg[45]    ; 4       ;
; divider:divider_1|shift_vector_reg[46]    ; 4       ;
; divider:divider_1|shift_vector_reg[47]    ; 4       ;
; divider:divider_1|shift_vector_reg[48]    ; 4       ;
; divider:divider_1|shift_vector_reg[49]    ; 4       ;
; divider:divider_1|shift_vector_reg[50]    ; 4       ;
; divider:divider_1|shift_vector_reg[51]    ; 4       ;
; divider:divider_1|shift_vector_reg[52]    ; 4       ;
; divider:divider_1|shift_vector_reg[53]    ; 4       ;
; divider:divider_1|shift_vector_reg[54]    ; 4       ;
; divider:divider_1|shift_vector_reg[55]    ; 4       ;
; divider:divider_1|shift_vector_reg[56]    ; 4       ;
; divider:divider_1|shift_vector_reg[57]    ; 4       ;
; divider:divider_1|shift_vector_reg[58]    ; 4       ;
; divider:divider_1|shift_vector_reg[59]    ; 4       ;
; divider:divider_1|shift_vector_reg[60]    ; 4       ;
; divider:divider_1|shift_vector_reg[61]    ; 4       ;
; divider:divider_1|shift_vector_reg[62]    ; 4       ;
; divider:divider_1|shift_vector_reg[63]    ; 4       ;
; divider:divider_1|shift_vector_reg[30]    ; 4       ;
; divider:divider_1|shift_vector_reg[29]    ; 4       ;
; divider:divider_1|shift_vector_reg[28]    ; 4       ;
; divider:divider_1|shift_vector_reg[27]    ; 4       ;
; divider:divider_1|shift_vector_reg[26]    ; 4       ;
; divider:divider_1|shift_vector_reg[25]    ; 4       ;
; divider:divider_1|shift_vector_reg[24]    ; 4       ;
; divider:divider_1|shift_vector_reg[23]    ; 4       ;
; divider:divider_1|shift_vector_reg[22]    ; 4       ;
; divider:divider_1|shift_vector_reg[21]    ; 4       ;
; divider:divider_1|shift_vector_reg[20]    ; 4       ;
; divider:divider_1|shift_vector_reg[19]    ; 4       ;
; divider:divider_1|shift_vector_reg[18]    ; 4       ;
; divider:divider_1|shift_vector_reg[17]    ; 4       ;
; divider:divider_1|shift_vector_reg[16]    ; 4       ;
; divider:divider_1|shift_vector_reg[15]    ; 4       ;
; divider:divider_1|shift_vector_reg[14]    ; 4       ;
; divider:divider_1|shift_vector_reg[13]    ; 4       ;
; divider:divider_1|shift_vector_reg[12]    ; 4       ;
; divider:divider_1|shift_vector_reg[11]    ; 4       ;
; divider:divider_1|shift_vector_reg[10]    ; 4       ;
; divider:divider_1|shift_vector_reg[9]     ; 4       ;
; divider:divider_1|shift_vector_reg[8]     ; 4       ;
; divider:divider_1|shift_vector_reg[7]     ; 4       ;
; divider:divider_1|shift_vector_reg[6]     ; 4       ;
; divider:divider_1|shift_vector_reg[5]     ; 4       ;
; divider:divider_1|shift_vector_reg[4]     ; 4       ;
; divider:divider_1|shift_vector_reg[3]     ; 4       ;
; divider:divider_1|shift_vector_reg[2]     ; 4       ;
; divider:divider_1|shift_vector_reg[1]     ; 4       ;
; divider:divider_1|LessThan0~62            ; 4       ;
; start_div_i~input                         ; 3       ;
; divider:divider_1|den_sign_reg            ; 3       ;
; divider:divider_1|shift_vector_reg[60]~66 ; 3       ;
; divider:divider_1|fix_quo_sign_reg        ; 3       ;
; quo_addr_ptr_reg[1]~2                     ; 3       ;
; Mux1~2                                    ; 3       ;
; Mux1~1                                    ; 3       ;
; Mux29~2                                   ; 3       ;
; Mux29~1                                   ; 3       ;
; Mux2~2                                    ; 3       ;
; Mux2~1                                    ; 3       ;
; Mux3~2                                    ; 3       ;
; Mux3~1                                    ; 3       ;
; Mux4~2                                    ; 3       ;
; Mux4~1                                    ; 3       ;
; Mux20~2                                   ; 3       ;
; Mux20~1                                   ; 3       ;
; Mux5~2                                    ; 3       ;
; Mux5~1                                    ; 3       ;
; Mux6~2                                    ; 3       ;
; Mux6~1                                    ; 3       ;
; Mux7~2                                    ; 3       ;
; Mux7~1                                    ; 3       ;
; Mux9~2                                    ; 3       ;
; Mux9~1                                    ; 3       ;
; Mux10~2                                   ; 3       ;
; Mux10~1                                   ; 3       ;
; Mux11~2                                   ; 3       ;
; Mux11~1                                   ; 3       ;
; Mux12~2                                   ; 3       ;
; Mux12~1                                   ; 3       ;
; Mux13~2                                   ; 3       ;
; Mux13~1                                   ; 3       ;
; Mux14~2                                   ; 3       ;
; Mux14~1                                   ; 3       ;
; Mux15~2                                   ; 3       ;
; Mux15~1                                   ; 3       ;
; Mux16~2                                   ; 3       ;
; Mux16~1                                   ; 3       ;
; Mux17~2                                   ; 3       ;
; Mux17~1                                   ; 3       ;
; Mux18~2                                   ; 3       ;
; Mux18~1                                   ; 3       ;
; Mux19~2                                   ; 3       ;
; Mux19~1                                   ; 3       ;
; Mux21~2                                   ; 3       ;
; Mux21~1                                   ; 3       ;
; Mux22~2                                   ; 3       ;
; Mux22~1                                   ; 3       ;
; Mux23~2                                   ; 3       ;
; Mux23~1                                   ; 3       ;
; Mux28~2                                   ; 3       ;
; Mux28~1                                   ; 3       ;
; Mux24~2                                   ; 3       ;
; Mux24~1                                   ; 3       ;
; Mux25~2                                   ; 3       ;
; Mux25~1                                   ; 3       ;
; Mux26~2                                   ; 3       ;
; Mux26~1                                   ; 3       ;
; Mux27~2                                   ; 3       ;
; Mux27~1                                   ; 3       ;
; Mux30~2                                   ; 3       ;
; Mux30~1                                   ; 3       ;
; D_ANA_I_ARRAY[2][0]                       ; 3       ;
; D_ANA_I_ARRAY[0][0]                       ; 3       ;
; D_ANA_I_ARRAY[0][31]                      ; 3       ;
; D_ANA_I_ARRAY[2][31]                      ; 3       ;
; divider:divider_1|i_count_reg[4]          ; 3       ;
; divider:divider_1|i_count_reg[5]          ; 3       ;
; n_reset~input                             ; 2       ;
; divider:divider_1|num_sign_reg            ; 2       ;
; divider:divider_1|Selector2~1             ; 2       ;
; Mux8~2                                    ; 2       ;
; divider:divider_1|fix_rema_sign_reg       ; 2       ;
; divider:divider_1|WideOr8~0               ; 2       ;
; divider:divider_1|Selector43~2            ; 2       ;
; divider:divider_1|Equal1~0                ; 2       ;
; Mux0~1                                    ; 2       ;
; Mux8~1                                    ; 2       ;
; Mux31~3                                   ; 2       ;
; Mux31~2                                   ; 2       ;
; Mux31~1                                   ; 2       ;
; quo_addr_ptr_reg[1]                       ; 2       ;
; divider:divider_1|i_count_reg[3]          ; 2       ;
; divider:divider_1|i_count_reg[2]          ; 2       ;
; divider:divider_1|i_count_reg[1]          ; 2       ;
; divider:divider_1|i_count_reg[0]          ; 2       ;
; divider:divider_1|b_reg[0]                ; 2       ;
; divider:divider_1|b_reg[1]                ; 2       ;
; divider:divider_1|b_reg[2]                ; 2       ;
; divider:divider_1|b_reg[3]                ; 2       ;
; divider:divider_1|b_reg[4]                ; 2       ;
; divider:divider_1|b_reg[5]                ; 2       ;
; divider:divider_1|b_reg[6]                ; 2       ;
; divider:divider_1|b_reg[7]                ; 2       ;
; divider:divider_1|b_reg[8]                ; 2       ;
; divider:divider_1|b_reg[9]                ; 2       ;
; divider:divider_1|b_reg[10]               ; 2       ;
; divider:divider_1|b_reg[11]               ; 2       ;
; divider:divider_1|b_reg[12]               ; 2       ;
; divider:divider_1|b_reg[13]               ; 2       ;
; divider:divider_1|b_reg[14]               ; 2       ;
; divider:divider_1|b_reg[15]               ; 2       ;
; divider:divider_1|b_reg[16]               ; 2       ;
; divider:divider_1|b_reg[17]               ; 2       ;
; divider:divider_1|b_reg[18]               ; 2       ;
; divider:divider_1|b_reg[19]               ; 2       ;
; divider:divider_1|b_reg[20]               ; 2       ;
; divider:divider_1|b_reg[21]               ; 2       ;
; divider:divider_1|b_reg[22]               ; 2       ;
; divider:divider_1|b_reg[23]               ; 2       ;
; divider:divider_1|b_reg[24]               ; 2       ;
; divider:divider_1|b_reg[25]               ; 2       ;
; divider:divider_1|b_reg[26]               ; 2       ;
; divider:divider_1|b_reg[27]               ; 2       ;
; divider:divider_1|b_reg[28]               ; 2       ;
; divider:divider_1|b_reg[29]               ; 2       ;
; divider:divider_1|b_reg[30]               ; 2       ;
; divider:divider_1|b_reg[31]               ; 2       ;
; d_ana_i[30]~input                         ; 1       ;
; d_ana_i[94]~input                         ; 1       ;
; d_ana_i[62]~input                         ; 1       ;
; d_ana_i[126]~input                        ; 1       ;
; d_ana_i[2]~input                          ; 1       ;
; d_ana_i[66]~input                         ; 1       ;
; d_ana_i[34]~input                         ; 1       ;
; d_ana_i[98]~input                         ; 1       ;
; d_ana_i[63]~input                         ; 1       ;
; d_ana_i[127]~input                        ; 1       ;
; d_ana_i[29]~input                         ; 1       ;
; d_ana_i[93]~input                         ; 1       ;
; d_ana_i[61]~input                         ; 1       ;
; d_ana_i[125]~input                        ; 1       ;
; d_ana_i[28]~input                         ; 1       ;
; d_ana_i[92]~input                         ; 1       ;
; d_ana_i[60]~input                         ; 1       ;
; d_ana_i[124]~input                        ; 1       ;
; d_ana_i[27]~input                         ; 1       ;
; d_ana_i[91]~input                         ; 1       ;
; d_ana_i[59]~input                         ; 1       ;
; d_ana_i[123]~input                        ; 1       ;
; d_ana_i[11]~input                         ; 1       ;
; d_ana_i[75]~input                         ; 1       ;
; d_ana_i[43]~input                         ; 1       ;
; d_ana_i[107]~input                        ; 1       ;
; d_ana_i[26]~input                         ; 1       ;
; d_ana_i[90]~input                         ; 1       ;
; d_ana_i[58]~input                         ; 1       ;
; d_ana_i[122]~input                        ; 1       ;
; d_ana_i[25]~input                         ; 1       ;
; d_ana_i[89]~input                         ; 1       ;
; d_ana_i[57]~input                         ; 1       ;
; d_ana_i[121]~input                        ; 1       ;
; d_ana_i[24]~input                         ; 1       ;
; d_ana_i[88]~input                         ; 1       ;
; d_ana_i[56]~input                         ; 1       ;
; d_ana_i[120]~input                        ; 1       ;
; d_ana_i[22]~input                         ; 1       ;
; d_ana_i[86]~input                         ; 1       ;
; d_ana_i[54]~input                         ; 1       ;
; d_ana_i[118]~input                        ; 1       ;
; d_ana_i[55]~input                         ; 1       ;
; d_ana_i[119]~input                        ; 1       ;
; d_ana_i[23]~input                         ; 1       ;
; d_ana_i[87]~input                         ; 1       ;
; d_ana_i[21]~input                         ; 1       ;
; d_ana_i[85]~input                         ; 1       ;
; d_ana_i[53]~input                         ; 1       ;
; d_ana_i[117]~input                        ; 1       ;
; d_ana_i[20]~input                         ; 1       ;
; d_ana_i[84]~input                         ; 1       ;
; d_ana_i[52]~input                         ; 1       ;
; d_ana_i[116]~input                        ; 1       ;
; d_ana_i[19]~input                         ; 1       ;
; d_ana_i[83]~input                         ; 1       ;
; d_ana_i[51]~input                         ; 1       ;
; d_ana_i[115]~input                        ; 1       ;
; d_ana_i[18]~input                         ; 1       ;
; d_ana_i[82]~input                         ; 1       ;
; d_ana_i[50]~input                         ; 1       ;
; d_ana_i[114]~input                        ; 1       ;
; d_ana_i[17]~input                         ; 1       ;
; d_ana_i[81]~input                         ; 1       ;
; d_ana_i[49]~input                         ; 1       ;
; d_ana_i[113]~input                        ; 1       ;
; d_ana_i[16]~input                         ; 1       ;
; d_ana_i[80]~input                         ; 1       ;
; d_ana_i[48]~input                         ; 1       ;
; d_ana_i[112]~input                        ; 1       ;
; d_ana_i[15]~input                         ; 1       ;
; d_ana_i[79]~input                         ; 1       ;
; d_ana_i[47]~input                         ; 1       ;
; d_ana_i[111]~input                        ; 1       ;
; d_ana_i[14]~input                         ; 1       ;
; d_ana_i[78]~input                         ; 1       ;
; d_ana_i[46]~input                         ; 1       ;
; d_ana_i[110]~input                        ; 1       ;
; d_ana_i[13]~input                         ; 1       ;
; d_ana_i[77]~input                         ; 1       ;
; d_ana_i[45]~input                         ; 1       ;
; d_ana_i[109]~input                        ; 1       ;
; d_ana_i[12]~input                         ; 1       ;
; d_ana_i[76]~input                         ; 1       ;
; d_ana_i[44]~input                         ; 1       ;
; d_ana_i[108]~input                        ; 1       ;
; d_ana_i[10]~input                         ; 1       ;
; d_ana_i[74]~input                         ; 1       ;
; d_ana_i[42]~input                         ; 1       ;
; d_ana_i[106]~input                        ; 1       ;
; d_ana_i[9]~input                          ; 1       ;
; d_ana_i[73]~input                         ; 1       ;
; d_ana_i[41]~input                         ; 1       ;
; d_ana_i[105]~input                        ; 1       ;
; d_ana_i[8]~input                          ; 1       ;
; d_ana_i[72]~input                         ; 1       ;
; d_ana_i[40]~input                         ; 1       ;
; d_ana_i[104]~input                        ; 1       ;
; d_ana_i[3]~input                          ; 1       ;
; d_ana_i[67]~input                         ; 1       ;
; d_ana_i[35]~input                         ; 1       ;
; d_ana_i[99]~input                         ; 1       ;
; d_ana_i[7]~input                          ; 1       ;
; d_ana_i[71]~input                         ; 1       ;
; d_ana_i[39]~input                         ; 1       ;
; d_ana_i[103]~input                        ; 1       ;
; d_ana_i[6]~input                          ; 1       ;
; d_ana_i[70]~input                         ; 1       ;
; d_ana_i[38]~input                         ; 1       ;
; d_ana_i[102]~input                        ; 1       ;
; d_ana_i[5]~input                          ; 1       ;
; d_ana_i[69]~input                         ; 1       ;
; d_ana_i[37]~input                         ; 1       ;
; d_ana_i[101]~input                        ; 1       ;
; d_ana_i[4]~input                          ; 1       ;
; d_ana_i[68]~input                         ; 1       ;
; d_ana_i[36]~input                         ; 1       ;
; d_ana_i[100]~input                        ; 1       ;
; d_ana_i[32]~input                         ; 1       ;
; d_ana_i[96]~input                         ; 1       ;
; d_ana_i[1]~input                          ; 1       ;
; d_ana_i[65]~input                         ; 1       ;
; d_ana_i[33]~input                         ; 1       ;
; d_ana_i[97]~input                         ; 1       ;
; d_ana_i[64]~input                         ; 1       ;
; d_ana_i[0]~input                          ; 1       ;
; d_ana_i[31]~input                         ; 1       ;
; d_ana_i[95]~input                         ; 1       ;
; ~GND                                      ; 1       ;
; divider:divider_1|num_sign_reg~0          ; 1       ;
; divider:divider_1|den_sign_reg~1          ; 1       ;
; divider:divider_1|den_sign_reg~0          ; 1       ;
; divider:divider_1|fix_rema_sign_reg~1     ; 1       ;
; divider:divider_1|fix_rema_sign_reg~0     ; 1       ;
; divider:divider_1|fix_quo_sign_reg~0      ; 1       ;
; divider:divider_1|Selector2~2             ; 1       ;
; divider:divider_1|state_reg~18            ; 1       ;
; state_reg~9                               ; 1       ;
; divider:divider_1|Selector10~0            ; 1       ;
; divider:divider_1|Add3~131                ; 1       ;
; divider:divider_1|state_reg~17            ; 1       ;
; divider:divider_1|state_reg~16            ; 1       ;
; divider:divider_1|Selector2~0             ; 1       ;
; divider:divider_1|state_reg~15            ; 1       ;
; divider:divider_1|state_reg~14            ; 1       ;
; state_reg~8                               ; 1       ;
; den_addr_ptr_reg[0]~1                     ; 1       ;
; divider:divider_1|state_reg~13            ; 1       ;
; divider:divider_1|state_reg~12            ; 1       ;
; divider:divider_1|Selector42~0            ; 1       ;
; divider:divider_1|Selector41~0            ; 1       ;
; divider:divider_1|Selector40~0            ; 1       ;
; divider:divider_1|Selector39~0            ; 1       ;
; divider:divider_1|Selector38~0            ; 1       ;
; divider:divider_1|Selector37~0            ; 1       ;
; divider:divider_1|Selector36~0            ; 1       ;
; divider:divider_1|Selector35~0            ; 1       ;
; divider:divider_1|Selector34~0            ; 1       ;
; divider:divider_1|Selector33~0            ; 1       ;
; divider:divider_1|Selector32~0            ; 1       ;
; divider:divider_1|Selector31~0            ; 1       ;
; divider:divider_1|Selector30~0            ; 1       ;
; divider:divider_1|Selector29~0            ; 1       ;
; divider:divider_1|Selector28~0            ; 1       ;
; divider:divider_1|Selector27~0            ; 1       ;
; divider:divider_1|Selector26~0            ; 1       ;
; divider:divider_1|Selector25~0            ; 1       ;
; divider:divider_1|Selector24~0            ; 1       ;
; divider:divider_1|Selector23~0            ; 1       ;
; divider:divider_1|Selector22~0            ; 1       ;
; divider:divider_1|Selector21~0            ; 1       ;
; divider:divider_1|Selector20~0            ; 1       ;
; divider:divider_1|Selector19~0            ; 1       ;
; divider:divider_1|Selector18~0            ; 1       ;
; divider:divider_1|Selector17~0            ; 1       ;
; divider:divider_1|Selector16~0            ; 1       ;
; divider:divider_1|Selector15~0            ; 1       ;
; divider:divider_1|Selector14~0            ; 1       ;
; divider:divider_1|Selector13~0            ; 1       ;
; divider:divider_1|Selector12~0            ; 1       ;
; divider:divider_1|b_next~0                ; 1       ;
; Mux0~3                                    ; 1       ;
; divider:divider_1|Selector11~0            ; 1       ;
; divider:divider_1|Add3~64                 ; 1       ;
; divider:divider_1|Add3~63                 ; 1       ;
; divider:divider_1|Add3~62                 ; 1       ;
; divider:divider_1|Add3~61                 ; 1       ;
; divider:divider_1|Add3~60                 ; 1       ;
; divider:divider_1|Add3~59                 ; 1       ;
; divider:divider_1|Add3~58                 ; 1       ;
; divider:divider_1|Add3~57                 ; 1       ;
; divider:divider_1|Add3~56                 ; 1       ;
; divider:divider_1|Add3~55                 ; 1       ;
; divider:divider_1|Add3~54                 ; 1       ;
; divider:divider_1|Add3~53                 ; 1       ;
; divider:divider_1|Add3~52                 ; 1       ;
; divider:divider_1|Add3~51                 ; 1       ;
; divider:divider_1|Add3~50                 ; 1       ;
; divider:divider_1|Add3~49                 ; 1       ;
; divider:divider_1|Add3~48                 ; 1       ;
; divider:divider_1|Add3~47                 ; 1       ;
; divider:divider_1|Add3~46                 ; 1       ;
; divider:divider_1|Add3~45                 ; 1       ;
; divider:divider_1|Add3~44                 ; 1       ;
; divider:divider_1|Add3~43                 ; 1       ;
; divider:divider_1|Add3~42                 ; 1       ;
; divider:divider_1|Add3~41                 ; 1       ;
; divider:divider_1|Add3~40                 ; 1       ;
; divider:divider_1|Add3~39                 ; 1       ;
; divider:divider_1|Add3~38                 ; 1       ;
; divider:divider_1|Add3~37                 ; 1       ;
; divider:divider_1|Add3~36                 ; 1       ;
; divider:divider_1|Add3~35                 ; 1       ;
; divider:divider_1|Add3~34                 ; 1       ;
; divider:divider_1|Add3~33                 ; 1       ;
; divider:divider_1|Add3~32                 ; 1       ;
; divider:divider_1|Add3~31                 ; 1       ;
; divider:divider_1|Add3~30                 ; 1       ;
; divider:divider_1|Add3~29                 ; 1       ;
; divider:divider_1|Add3~28                 ; 1       ;
; divider:divider_1|Add3~27                 ; 1       ;
; divider:divider_1|Add3~26                 ; 1       ;
; divider:divider_1|Add3~25                 ; 1       ;
; divider:divider_1|Add3~24                 ; 1       ;
; divider:divider_1|Add3~23                 ; 1       ;
; divider:divider_1|Add3~22                 ; 1       ;
; divider:divider_1|Add3~21                 ; 1       ;
; divider:divider_1|Add3~20                 ; 1       ;
; divider:divider_1|Add3~19                 ; 1       ;
; divider:divider_1|Add3~18                 ; 1       ;
; divider:divider_1|Add3~17                 ; 1       ;
; divider:divider_1|Add3~16                 ; 1       ;
; divider:divider_1|Add3~15                 ; 1       ;
; divider:divider_1|Add3~14                 ; 1       ;
; divider:divider_1|Add3~13                 ; 1       ;
; divider:divider_1|Add3~12                 ; 1       ;
; divider:divider_1|Add3~11                 ; 1       ;
; divider:divider_1|Add3~10                 ; 1       ;
; divider:divider_1|Add3~9                  ; 1       ;
; divider:divider_1|Add3~8                  ; 1       ;
; divider:divider_1|Add3~7                  ; 1       ;
; divider:divider_1|Add3~6                  ; 1       ;
; divider:divider_1|Add3~5                  ; 1       ;
; divider:divider_1|Add3~4                  ; 1       ;
; divider:divider_1|Add3~3                  ; 1       ;
; divider:divider_1|Add3~2                  ; 1       ;
; divider:divider_1|Add3~1                  ; 1       ;
; Selector5~0                               ; 1       ;
; divider:divider_1|state_reg~11            ; 1       ;
; divider:divider_1|state_reg.IDLE~2        ; 1       ;
; divider:divider_1|state_reg.IDLE~1        ; 1       ;
; divider:divider_1|state_reg.IDLE~0        ; 1       ;
; state_reg~7                               ; 1       ;
; divider:divider_1|Selector43~5            ; 1       ;
; divider:divider_1|Selector43~4            ; 1       ;
; divider:divider_1|Selector43~3            ; 1       ;
; divider:divider_1|Selector43~1            ; 1       ;
; divider:divider_1|Selector44~3            ; 1       ;
; divider:divider_1|Selector44~2            ; 1       ;
; divider:divider_1|Selector44~1            ; 1       ;
; divider:divider_1|Selector44~0            ; 1       ;
; divider:divider_1|Selector45~3            ; 1       ;
; divider:divider_1|Selector45~2            ; 1       ;
; divider:divider_1|Selector45~1            ; 1       ;
; divider:divider_1|Selector45~0            ; 1       ;
; divider:divider_1|Selector46~3            ; 1       ;
; divider:divider_1|Selector46~2            ; 1       ;
; divider:divider_1|Selector46~1            ; 1       ;
; divider:divider_1|Selector46~0            ; 1       ;
; divider:divider_1|Selector47~3            ; 1       ;
; divider:divider_1|Selector47~2            ; 1       ;
; divider:divider_1|Selector47~1            ; 1       ;
; divider:divider_1|Selector47~0            ; 1       ;
; divider:divider_1|Selector48~2            ; 1       ;
; divider:divider_1|Selector48~1            ; 1       ;
; divider:divider_1|Selector48~0            ; 1       ;
; divider:divider_1|Selector49~2            ; 1       ;
; divider:divider_1|Selector49~1            ; 1       ;
; divider:divider_1|Selector49~0            ; 1       ;
; divider:divider_1|Selector50~2            ; 1       ;
; divider:divider_1|Selector50~1            ; 1       ;
; divider:divider_1|Selector50~0            ; 1       ;
; divider:divider_1|Selector51~2            ; 1       ;
; divider:divider_1|Selector51~1            ; 1       ;
; divider:divider_1|Selector51~0            ; 1       ;
; divider:divider_1|Selector52~2            ; 1       ;
; divider:divider_1|Selector52~1            ; 1       ;
; divider:divider_1|Selector52~0            ; 1       ;
; divider:divider_1|Selector53~2            ; 1       ;
; divider:divider_1|Selector53~1            ; 1       ;
; divider:divider_1|Selector53~0            ; 1       ;
; divider:divider_1|Selector54~2            ; 1       ;
; divider:divider_1|Selector54~1            ; 1       ;
; divider:divider_1|Selector54~0            ; 1       ;
; divider:divider_1|Selector55~2            ; 1       ;
; divider:divider_1|Selector55~1            ; 1       ;
; divider:divider_1|Selector55~0            ; 1       ;
; divider:divider_1|Selector56~2            ; 1       ;
; divider:divider_1|Selector56~1            ; 1       ;
; divider:divider_1|Selector56~0            ; 1       ;
; divider:divider_1|Selector57~2            ; 1       ;
; divider:divider_1|Selector57~1            ; 1       ;
; divider:divider_1|Selector57~0            ; 1       ;
; divider:divider_1|Selector58~2            ; 1       ;
; divider:divider_1|Selector58~1            ; 1       ;
; divider:divider_1|Selector58~0            ; 1       ;
; divider:divider_1|Selector59~2            ; 1       ;
; divider:divider_1|Selector59~1            ; 1       ;
; divider:divider_1|Selector59~0            ; 1       ;
; divider:divider_1|Selector60~2            ; 1       ;
; divider:divider_1|Selector60~1            ; 1       ;
; divider:divider_1|Selector60~0            ; 1       ;
; divider:divider_1|Selector61~2            ; 1       ;
; divider:divider_1|Selector61~1            ; 1       ;
; divider:divider_1|Selector61~0            ; 1       ;
; divider:divider_1|Selector62~2            ; 1       ;
; divider:divider_1|Selector62~1            ; 1       ;
; divider:divider_1|Selector62~0            ; 1       ;
; divider:divider_1|Selector63~2            ; 1       ;
; divider:divider_1|Selector63~1            ; 1       ;
; divider:divider_1|Selector63~0            ; 1       ;
; divider:divider_1|Selector64~2            ; 1       ;
; divider:divider_1|Selector64~1            ; 1       ;
; divider:divider_1|Selector64~0            ; 1       ;
; divider:divider_1|Selector65~2            ; 1       ;
; divider:divider_1|Selector65~1            ; 1       ;
; divider:divider_1|Selector65~0            ; 1       ;
; divider:divider_1|Selector66~2            ; 1       ;
; divider:divider_1|Selector66~1            ; 1       ;
; divider:divider_1|Selector66~0            ; 1       ;
; divider:divider_1|Selector67~2            ; 1       ;
; divider:divider_1|Selector67~1            ; 1       ;
; divider:divider_1|Selector67~0            ; 1       ;
; divider:divider_1|Selector68~2            ; 1       ;
; divider:divider_1|Selector68~1            ; 1       ;
; divider:divider_1|Selector68~0            ; 1       ;
; divider:divider_1|Selector69~2            ; 1       ;
; divider:divider_1|Selector69~1            ; 1       ;
; divider:divider_1|Selector69~0            ; 1       ;
; divider:divider_1|Selector70~2            ; 1       ;
; divider:divider_1|Selector70~1            ; 1       ;
; divider:divider_1|Selector70~0            ; 1       ;
; divider:divider_1|Selector71~2            ; 1       ;
; divider:divider_1|Selector71~1            ; 1       ;
; divider:divider_1|Selector71~0            ; 1       ;
; divider:divider_1|Selector72~2            ; 1       ;
; divider:divider_1|Selector72~1            ; 1       ;
; divider:divider_1|Selector72~0            ; 1       ;
; divider:divider_1|shift_vector_reg[60]~65 ; 1       ;
; divider:divider_1|Selector73~2            ; 1       ;
; divider:divider_1|Selector73~1            ; 1       ;
; divider:divider_1|Selector73~0            ; 1       ;
; Selector4~0                               ; 1       ;
; divider:divider_1|Selector74~5            ; 1       ;
; divider:divider_1|Selector74~4            ; 1       ;
; divider:divider_1|Selector74~3            ; 1       ;
; divider:divider_1|Selector74~2            ; 1       ;
; divider:divider_1|Selector74~1            ; 1       ;
; divider:divider_1|Equal0~9                ; 1       ;
; D_ANA_I_ARRAY[0][30]                      ; 1       ;
; D_ANA_I_ARRAY[2][30]                      ; 1       ;
; Mux1~0                                    ; 1       ;
; D_ANA_I_ARRAY[1][30]                      ; 1       ;
; D_ANA_I_ARRAY[3][30]                      ; 1       ;
; D_ANA_I_ARRAY[0][2]                       ; 1       ;
; D_ANA_I_ARRAY[2][2]                       ; 1       ;
; Mux29~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][2]                       ; 1       ;
; D_ANA_I_ARRAY[3][2]                       ; 1       ;
; D_ANA_I_ARRAY[1][31]                      ; 1       ;
; D_ANA_I_ARRAY[3][31]                      ; 1       ;
; D_ANA_I_ARRAY[0][29]                      ; 1       ;
; D_ANA_I_ARRAY[2][29]                      ; 1       ;
; Mux2~0                                    ; 1       ;
; D_ANA_I_ARRAY[1][29]                      ; 1       ;
; D_ANA_I_ARRAY[3][29]                      ; 1       ;
; divider:divider_1|Equal0~8                ; 1       ;
; D_ANA_I_ARRAY[0][28]                      ; 1       ;
; D_ANA_I_ARRAY[2][28]                      ; 1       ;
; Mux3~0                                    ; 1       ;
; D_ANA_I_ARRAY[1][28]                      ; 1       ;
; D_ANA_I_ARRAY[3][28]                      ; 1       ;
; D_ANA_I_ARRAY[0][27]                      ; 1       ;
; D_ANA_I_ARRAY[2][27]                      ; 1       ;
; Mux4~0                                    ; 1       ;
; D_ANA_I_ARRAY[1][27]                      ; 1       ;
; D_ANA_I_ARRAY[3][27]                      ; 1       ;
; D_ANA_I_ARRAY[0][11]                      ; 1       ;
; D_ANA_I_ARRAY[2][11]                      ; 1       ;
; Mux20~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][11]                      ; 1       ;
; D_ANA_I_ARRAY[3][11]                      ; 1       ;
; D_ANA_I_ARRAY[0][26]                      ; 1       ;
; D_ANA_I_ARRAY[2][26]                      ; 1       ;
; Mux5~0                                    ; 1       ;
; D_ANA_I_ARRAY[1][26]                      ; 1       ;
; D_ANA_I_ARRAY[3][26]                      ; 1       ;
; divider:divider_1|Equal0~7                ; 1       ;
; D_ANA_I_ARRAY[0][25]                      ; 1       ;
; D_ANA_I_ARRAY[2][25]                      ; 1       ;
; Mux6~0                                    ; 1       ;
; D_ANA_I_ARRAY[1][25]                      ; 1       ;
; D_ANA_I_ARRAY[3][25]                      ; 1       ;
; D_ANA_I_ARRAY[0][24]                      ; 1       ;
; D_ANA_I_ARRAY[2][24]                      ; 1       ;
; Mux7~0                                    ; 1       ;
; D_ANA_I_ARRAY[1][24]                      ; 1       ;
; D_ANA_I_ARRAY[3][24]                      ; 1       ;
; divider:divider_1|Equal0~6                ; 1       ;
; D_ANA_I_ARRAY[0][22]                      ; 1       ;
; D_ANA_I_ARRAY[2][22]                      ; 1       ;
; Mux9~0                                    ; 1       ;
; D_ANA_I_ARRAY[1][22]                      ; 1       ;
; D_ANA_I_ARRAY[3][22]                      ; 1       ;
; D_ANA_I_ARRAY[1][23]                      ; 1       ;
; D_ANA_I_ARRAY[3][23]                      ; 1       ;
; D_ANA_I_ARRAY[0][23]                      ; 1       ;
; D_ANA_I_ARRAY[2][23]                      ; 1       ;
; divider:divider_1|Equal0~5                ; 1       ;
; D_ANA_I_ARRAY[0][21]                      ; 1       ;
; D_ANA_I_ARRAY[2][21]                      ; 1       ;
; Mux10~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][21]                      ; 1       ;
; D_ANA_I_ARRAY[3][21]                      ; 1       ;
; D_ANA_I_ARRAY[0][20]                      ; 1       ;
; D_ANA_I_ARRAY[2][20]                      ; 1       ;
; Mux11~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][20]                      ; 1       ;
; D_ANA_I_ARRAY[3][20]                      ; 1       ;
; D_ANA_I_ARRAY[0][19]                      ; 1       ;
; D_ANA_I_ARRAY[2][19]                      ; 1       ;
; Mux12~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][19]                      ; 1       ;
; D_ANA_I_ARRAY[3][19]                      ; 1       ;
; D_ANA_I_ARRAY[0][18]                      ; 1       ;
; D_ANA_I_ARRAY[2][18]                      ; 1       ;
; Mux13~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][18]                      ; 1       ;
; D_ANA_I_ARRAY[3][18]                      ; 1       ;
; divider:divider_1|Equal0~4                ; 1       ;
; divider:divider_1|Equal0~3                ; 1       ;
; D_ANA_I_ARRAY[0][17]                      ; 1       ;
; D_ANA_I_ARRAY[2][17]                      ; 1       ;
; Mux14~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][17]                      ; 1       ;
; D_ANA_I_ARRAY[3][17]                      ; 1       ;
; D_ANA_I_ARRAY[0][16]                      ; 1       ;
; D_ANA_I_ARRAY[2][16]                      ; 1       ;
; Mux15~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][16]                      ; 1       ;
; D_ANA_I_ARRAY[3][16]                      ; 1       ;
; D_ANA_I_ARRAY[0][15]                      ; 1       ;
; D_ANA_I_ARRAY[2][15]                      ; 1       ;
; Mux16~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][15]                      ; 1       ;
; D_ANA_I_ARRAY[3][15]                      ; 1       ;
; D_ANA_I_ARRAY[0][14]                      ; 1       ;
; D_ANA_I_ARRAY[2][14]                      ; 1       ;
; Mux17~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][14]                      ; 1       ;
; D_ANA_I_ARRAY[3][14]                      ; 1       ;
; divider:divider_1|Equal0~2                ; 1       ;
; D_ANA_I_ARRAY[0][13]                      ; 1       ;
; D_ANA_I_ARRAY[2][13]                      ; 1       ;
; Mux18~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][13]                      ; 1       ;
; D_ANA_I_ARRAY[3][13]                      ; 1       ;
; D_ANA_I_ARRAY[0][12]                      ; 1       ;
; D_ANA_I_ARRAY[2][12]                      ; 1       ;
; Mux19~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][12]                      ; 1       ;
; D_ANA_I_ARRAY[3][12]                      ; 1       ;
; D_ANA_I_ARRAY[0][10]                      ; 1       ;
; D_ANA_I_ARRAY[2][10]                      ; 1       ;
; Mux21~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][10]                      ; 1       ;
; D_ANA_I_ARRAY[3][10]                      ; 1       ;
; D_ANA_I_ARRAY[0][9]                       ; 1       ;
; D_ANA_I_ARRAY[2][9]                       ; 1       ;
; Mux22~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][9]                       ; 1       ;
; D_ANA_I_ARRAY[3][9]                       ; 1       ;
; divider:divider_1|Equal0~1                ; 1       ;
; D_ANA_I_ARRAY[0][8]                       ; 1       ;
; D_ANA_I_ARRAY[2][8]                       ; 1       ;
; Mux23~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][8]                       ; 1       ;
; D_ANA_I_ARRAY[3][8]                       ; 1       ;
; D_ANA_I_ARRAY[0][3]                       ; 1       ;
; D_ANA_I_ARRAY[2][3]                       ; 1       ;
; Mux28~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][3]                       ; 1       ;
; D_ANA_I_ARRAY[3][3]                       ; 1       ;
; D_ANA_I_ARRAY[0][7]                       ; 1       ;
; D_ANA_I_ARRAY[2][7]                       ; 1       ;
; Mux24~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][7]                       ; 1       ;
; D_ANA_I_ARRAY[3][7]                       ; 1       ;
; D_ANA_I_ARRAY[0][6]                       ; 1       ;
; D_ANA_I_ARRAY[2][6]                       ; 1       ;
; Mux25~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][6]                       ; 1       ;
; D_ANA_I_ARRAY[3][6]                       ; 1       ;
; divider:divider_1|Equal0~0                ; 1       ;
; D_ANA_I_ARRAY[0][5]                       ; 1       ;
; D_ANA_I_ARRAY[2][5]                       ; 1       ;
; Mux26~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][5]                       ; 1       ;
; D_ANA_I_ARRAY[3][5]                       ; 1       ;
; D_ANA_I_ARRAY[0][4]                       ; 1       ;
; D_ANA_I_ARRAY[2][4]                       ; 1       ;
; Mux27~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][4]                       ; 1       ;
; D_ANA_I_ARRAY[3][4]                       ; 1       ;
; D_ANA_I_ARRAY[1][0]                       ; 1       ;
; D_ANA_I_ARRAY[3][0]                       ; 1       ;
; D_ANA_I_ARRAY[0][1]                       ; 1       ;
; D_ANA_I_ARRAY[2][1]                       ; 1       ;
; Mux30~0                                   ; 1       ;
; D_ANA_I_ARRAY[1][1]                       ; 1       ;
; D_ANA_I_ARRAY[3][1]                       ; 1       ;
; divider:divider_1|Selector74~0            ; 1       ;
; Mux31~0                                   ; 1       ;
; divider:divider_1|shift_vector_next~0     ; 1       ;
; ready_data_o_next~0                       ; 1       ;
; ready_data_o_reg                          ; 1       ;
; D_ANA_O_ARRAY[1][31]                      ; 1       ;
; D_ANA_O_ARRAY[1][30]                      ; 1       ;
; D_ANA_O_ARRAY[1][29]                      ; 1       ;
; D_ANA_O_ARRAY[1][28]                      ; 1       ;
; D_ANA_O_ARRAY[1][27]                      ; 1       ;
; D_ANA_O_ARRAY[1][26]                      ; 1       ;
; D_ANA_O_ARRAY[1][25]                      ; 1       ;
; D_ANA_O_ARRAY[1][24]                      ; 1       ;
; D_ANA_O_ARRAY[1][23]                      ; 1       ;
; D_ANA_O_ARRAY[1][22]                      ; 1       ;
; D_ANA_O_ARRAY[1][21]                      ; 1       ;
; D_ANA_O_ARRAY[1][20]                      ; 1       ;
; D_ANA_O_ARRAY[1][19]                      ; 1       ;
; D_ANA_O_ARRAY[1][18]                      ; 1       ;
; D_ANA_O_ARRAY[1][17]                      ; 1       ;
; D_ANA_O_ARRAY[1][16]                      ; 1       ;
; D_ANA_O_ARRAY[1][15]                      ; 1       ;
; D_ANA_O_ARRAY[1][14]                      ; 1       ;
; D_ANA_O_ARRAY[1][13]                      ; 1       ;
; D_ANA_O_ARRAY[1][12]                      ; 1       ;
; D_ANA_O_ARRAY[1][11]                      ; 1       ;
; D_ANA_O_ARRAY[1][10]                      ; 1       ;
; D_ANA_O_ARRAY[1][9]                       ; 1       ;
; D_ANA_O_ARRAY[1][8]                       ; 1       ;
; D_ANA_O_ARRAY[1][7]                       ; 1       ;
; D_ANA_O_ARRAY[1][6]                       ; 1       ;
; D_ANA_O_ARRAY[1][5]                       ; 1       ;
; D_ANA_O_ARRAY[1][4]                       ; 1       ;
; D_ANA_O_ARRAY[1][3]                       ; 1       ;
; D_ANA_O_ARRAY[1][2]                       ; 1       ;
; D_ANA_O_ARRAY[1][1]                       ; 1       ;
; D_ANA_O_ARRAY[1][0]                       ; 1       ;
; D_ANA_O_ARRAY[0][31]                      ; 1       ;
; D_ANA_O_ARRAY[0][30]                      ; 1       ;
; D_ANA_O_ARRAY[0][29]                      ; 1       ;
; D_ANA_O_ARRAY[0][28]                      ; 1       ;
; D_ANA_O_ARRAY[0][27]                      ; 1       ;
; D_ANA_O_ARRAY[0][26]                      ; 1       ;
; D_ANA_O_ARRAY[0][25]                      ; 1       ;
; D_ANA_O_ARRAY[0][24]                      ; 1       ;
; D_ANA_O_ARRAY[0][23]                      ; 1       ;
; D_ANA_O_ARRAY[0][22]                      ; 1       ;
; D_ANA_O_ARRAY[0][21]                      ; 1       ;
; D_ANA_O_ARRAY[0][20]                      ; 1       ;
; D_ANA_O_ARRAY[0][19]                      ; 1       ;
; D_ANA_O_ARRAY[0][18]                      ; 1       ;
; D_ANA_O_ARRAY[0][17]                      ; 1       ;
; D_ANA_O_ARRAY[0][16]                      ; 1       ;
; D_ANA_O_ARRAY[0][15]                      ; 1       ;
; D_ANA_O_ARRAY[0][14]                      ; 1       ;
; D_ANA_O_ARRAY[0][13]                      ; 1       ;
; D_ANA_O_ARRAY[0][12]                      ; 1       ;
; D_ANA_O_ARRAY[0][11]                      ; 1       ;
; D_ANA_O_ARRAY[0][10]                      ; 1       ;
; D_ANA_O_ARRAY[0][9]                       ; 1       ;
; D_ANA_O_ARRAY[0][8]                       ; 1       ;
; D_ANA_O_ARRAY[0][7]                       ; 1       ;
; D_ANA_O_ARRAY[0][6]                       ; 1       ;
; D_ANA_O_ARRAY[0][5]                       ; 1       ;
; D_ANA_O_ARRAY[0][4]                       ; 1       ;
; D_ANA_O_ARRAY[0][3]                       ; 1       ;
; D_ANA_O_ARRAY[0][2]                       ; 1       ;
; D_ANA_O_ARRAY[0][1]                       ; 1       ;
; D_ANA_O_ARRAY[0][0]                       ; 1       ;
; divider:divider_1|i_count_reg[5]~23       ; 1       ;
; divider:divider_1|i_count_reg[4]~22       ; 1       ;
; divider:divider_1|i_count_reg[4]~21       ; 1       ;
; divider:divider_1|i_count_reg[3]~20       ; 1       ;
; divider:divider_1|i_count_reg[3]~19       ; 1       ;
; divider:divider_1|i_count_reg[2]~18       ; 1       ;
; divider:divider_1|i_count_reg[2]~17       ; 1       ;
; divider:divider_1|i_count_reg[1]~16       ; 1       ;
; divider:divider_1|i_count_reg[1]~15       ; 1       ;
; divider:divider_1|i_count_reg[0]~13       ; 1       ;
; divider:divider_1|i_count_reg[0]~12       ; 1       ;
; divider:divider_1|Add3~132                ; 1       ;
; divider:divider_1|b_reg[31]~94            ; 1       ;
; divider:divider_1|b_reg[30]~93            ; 1       ;
; divider:divider_1|b_reg[30]~92            ; 1       ;
; divider:divider_1|b_reg[29]~91            ; 1       ;
; divider:divider_1|b_reg[29]~90            ; 1       ;
; divider:divider_1|b_reg[28]~89            ; 1       ;
; divider:divider_1|b_reg[28]~88            ; 1       ;
; divider:divider_1|b_reg[27]~87            ; 1       ;
; divider:divider_1|b_reg[27]~86            ; 1       ;
; divider:divider_1|b_reg[26]~85            ; 1       ;
; divider:divider_1|b_reg[26]~84            ; 1       ;
; divider:divider_1|b_reg[25]~83            ; 1       ;
; divider:divider_1|b_reg[25]~82            ; 1       ;
; divider:divider_1|b_reg[24]~81            ; 1       ;
; divider:divider_1|b_reg[24]~80            ; 1       ;
; divider:divider_1|b_reg[23]~79            ; 1       ;
; divider:divider_1|b_reg[23]~78            ; 1       ;
; divider:divider_1|b_reg[22]~77            ; 1       ;
; divider:divider_1|b_reg[22]~76            ; 1       ;
; divider:divider_1|b_reg[21]~75            ; 1       ;
; divider:divider_1|b_reg[21]~74            ; 1       ;
; divider:divider_1|b_reg[20]~73            ; 1       ;
; divider:divider_1|b_reg[20]~72            ; 1       ;
; divider:divider_1|b_reg[19]~71            ; 1       ;
; divider:divider_1|b_reg[19]~70            ; 1       ;
; divider:divider_1|b_reg[18]~69            ; 1       ;
; divider:divider_1|b_reg[18]~68            ; 1       ;
; divider:divider_1|b_reg[17]~67            ; 1       ;
; divider:divider_1|b_reg[17]~66            ; 1       ;
; divider:divider_1|b_reg[16]~65            ; 1       ;
; divider:divider_1|b_reg[16]~64            ; 1       ;
; divider:divider_1|b_reg[15]~63            ; 1       ;
; divider:divider_1|b_reg[15]~62            ; 1       ;
; divider:divider_1|b_reg[14]~61            ; 1       ;
; divider:divider_1|b_reg[14]~60            ; 1       ;
; divider:divider_1|b_reg[13]~59            ; 1       ;
; divider:divider_1|b_reg[13]~58            ; 1       ;
; divider:divider_1|b_reg[12]~57            ; 1       ;
; divider:divider_1|b_reg[12]~56            ; 1       ;
; divider:divider_1|b_reg[11]~55            ; 1       ;
; divider:divider_1|b_reg[11]~54            ; 1       ;
; divider:divider_1|b_reg[10]~53            ; 1       ;
; divider:divider_1|b_reg[10]~52            ; 1       ;
; divider:divider_1|b_reg[9]~51             ; 1       ;
; divider:divider_1|b_reg[9]~50             ; 1       ;
; divider:divider_1|b_reg[8]~49             ; 1       ;
; divider:divider_1|b_reg[8]~48             ; 1       ;
; divider:divider_1|b_reg[7]~47             ; 1       ;
; divider:divider_1|b_reg[7]~46             ; 1       ;
; divider:divider_1|b_reg[6]~45             ; 1       ;
; divider:divider_1|b_reg[6]~44             ; 1       ;
; divider:divider_1|b_reg[5]~43             ; 1       ;
; divider:divider_1|b_reg[5]~42             ; 1       ;
; divider:divider_1|b_reg[4]~41             ; 1       ;
; divider:divider_1|b_reg[4]~40             ; 1       ;
; divider:divider_1|b_reg[3]~39             ; 1       ;
; divider:divider_1|b_reg[3]~38             ; 1       ;
; divider:divider_1|b_reg[2]~37             ; 1       ;
; divider:divider_1|b_reg[2]~36             ; 1       ;
; divider:divider_1|b_reg[1]~35             ; 1       ;
; divider:divider_1|b_reg[1]~34             ; 1       ;
; divider:divider_1|b_reg[0]~33             ; 1       ;
; divider:divider_1|b_reg[0]~32             ; 1       ;
; divider:divider_1|Add3~130                ; 1       ;
; divider:divider_1|Add3~129                ; 1       ;
; divider:divider_1|Add3~128                ; 1       ;
; divider:divider_1|Add3~127                ; 1       ;
; divider:divider_1|Add3~126                ; 1       ;
; divider:divider_1|Add3~125                ; 1       ;
; divider:divider_1|Add3~124                ; 1       ;
; divider:divider_1|Add3~123                ; 1       ;
; divider:divider_1|Add3~122                ; 1       ;
; divider:divider_1|Add3~121                ; 1       ;
; divider:divider_1|Add3~120                ; 1       ;
; divider:divider_1|Add3~119                ; 1       ;
; divider:divider_1|Add3~118                ; 1       ;
; divider:divider_1|Add3~117                ; 1       ;
; divider:divider_1|Add3~116                ; 1       ;
; divider:divider_1|Add3~115                ; 1       ;
; divider:divider_1|Add3~114                ; 1       ;
; divider:divider_1|Add3~113                ; 1       ;
; divider:divider_1|Add3~112                ; 1       ;
; divider:divider_1|Add3~111                ; 1       ;
; divider:divider_1|Add3~110                ; 1       ;
; divider:divider_1|Add3~109                ; 1       ;
; divider:divider_1|Add3~108                ; 1       ;
; divider:divider_1|Add3~107                ; 1       ;
; divider:divider_1|Add3~106                ; 1       ;
; divider:divider_1|Add3~105                ; 1       ;
; divider:divider_1|Add3~104                ; 1       ;
; divider:divider_1|Add3~103                ; 1       ;
; divider:divider_1|Add3~102                ; 1       ;
; divider:divider_1|Add3~101                ; 1       ;
; divider:divider_1|Add3~100                ; 1       ;
; divider:divider_1|Add3~99                 ; 1       ;
; divider:divider_1|Add3~98                 ; 1       ;
; divider:divider_1|Add3~97                 ; 1       ;
; divider:divider_1|Add3~96                 ; 1       ;
; divider:divider_1|Add3~95                 ; 1       ;
; divider:divider_1|Add3~94                 ; 1       ;
; divider:divider_1|Add3~93                 ; 1       ;
; divider:divider_1|Add3~92                 ; 1       ;
; divider:divider_1|Add3~91                 ; 1       ;
; divider:divider_1|Add3~90                 ; 1       ;
; divider:divider_1|Add3~89                 ; 1       ;
; divider:divider_1|Add3~88                 ; 1       ;
; divider:divider_1|Add3~87                 ; 1       ;
; divider:divider_1|Add3~86                 ; 1       ;
; divider:divider_1|Add3~85                 ; 1       ;
; divider:divider_1|Add3~84                 ; 1       ;
; divider:divider_1|Add3~83                 ; 1       ;
; divider:divider_1|Add3~82                 ; 1       ;
; divider:divider_1|Add3~81                 ; 1       ;
; divider:divider_1|Add3~80                 ; 1       ;
; divider:divider_1|Add3~79                 ; 1       ;
; divider:divider_1|Add3~78                 ; 1       ;
; divider:divider_1|Add3~77                 ; 1       ;
; divider:divider_1|Add3~76                 ; 1       ;
; divider:divider_1|Add3~75                 ; 1       ;
; divider:divider_1|Add3~74                 ; 1       ;
; divider:divider_1|Add3~73                 ; 1       ;
; divider:divider_1|Add3~72                 ; 1       ;
; divider:divider_1|Add3~71                 ; 1       ;
; divider:divider_1|Add3~70                 ; 1       ;
; divider:divider_1|Add3~69                 ; 1       ;
; divider:divider_1|Add3~68                 ; 1       ;
; divider:divider_1|Add3~67                 ; 1       ;
; divider:divider_1|Add3~66                 ; 1       ;
; divider:divider_1|Add5~62                 ; 1       ;
; divider:divider_1|Add0~62                 ; 1       ;
; divider:divider_1|Add5~61                 ; 1       ;
; divider:divider_1|Add5~60                 ; 1       ;
; divider:divider_1|Add0~61                 ; 1       ;
; divider:divider_1|Add0~60                 ; 1       ;
; divider:divider_1|Add0~59                 ; 1       ;
; divider:divider_1|Add0~58                 ; 1       ;
; divider:divider_1|Add5~59                 ; 1       ;
; divider:divider_1|Add5~58                 ; 1       ;
; divider:divider_1|Add5~57                 ; 1       ;
; divider:divider_1|Add5~56                 ; 1       ;
; divider:divider_1|Add0~57                 ; 1       ;
; divider:divider_1|Add0~56                 ; 1       ;
; divider:divider_1|Add5~55                 ; 1       ;
; divider:divider_1|Add5~54                 ; 1       ;
; divider:divider_1|Add0~55                 ; 1       ;
; divider:divider_1|Add0~54                 ; 1       ;
; divider:divider_1|Add5~53                 ; 1       ;
; divider:divider_1|Add5~52                 ; 1       ;
; divider:divider_1|Add0~53                 ; 1       ;
; divider:divider_1|Add0~52                 ; 1       ;
; divider:divider_1|Add5~51                 ; 1       ;
; divider:divider_1|Add5~50                 ; 1       ;
; divider:divider_1|Add0~51                 ; 1       ;
; divider:divider_1|Add0~50                 ; 1       ;
; divider:divider_1|Add5~49                 ; 1       ;
; divider:divider_1|Add5~48                 ; 1       ;
; divider:divider_1|Add0~49                 ; 1       ;
; divider:divider_1|Add0~48                 ; 1       ;
; divider:divider_1|Add5~47                 ; 1       ;
; divider:divider_1|Add5~46                 ; 1       ;
; divider:divider_1|Add0~47                 ; 1       ;
; divider:divider_1|Add0~46                 ; 1       ;
; divider:divider_1|Add5~45                 ; 1       ;
; divider:divider_1|Add5~44                 ; 1       ;
; divider:divider_1|Add0~45                 ; 1       ;
; divider:divider_1|Add0~44                 ; 1       ;
; divider:divider_1|Add5~43                 ; 1       ;
; divider:divider_1|Add5~42                 ; 1       ;
; divider:divider_1|Add0~43                 ; 1       ;
; divider:divider_1|Add0~42                 ; 1       ;
; divider:divider_1|Add5~41                 ; 1       ;
; divider:divider_1|Add5~40                 ; 1       ;
; divider:divider_1|Add0~41                 ; 1       ;
; divider:divider_1|Add0~40                 ; 1       ;
; divider:divider_1|Add5~39                 ; 1       ;
; divider:divider_1|Add5~38                 ; 1       ;
; divider:divider_1|Add0~39                 ; 1       ;
; divider:divider_1|Add0~38                 ; 1       ;
; divider:divider_1|Add5~37                 ; 1       ;
; divider:divider_1|Add5~36                 ; 1       ;
; divider:divider_1|Add0~37                 ; 1       ;
; divider:divider_1|Add0~36                 ; 1       ;
; divider:divider_1|Add5~35                 ; 1       ;
; divider:divider_1|Add5~34                 ; 1       ;
; divider:divider_1|Add0~35                 ; 1       ;
; divider:divider_1|Add0~34                 ; 1       ;
; divider:divider_1|Add5~33                 ; 1       ;
; divider:divider_1|Add5~32                 ; 1       ;
+-------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 848 / 238,469 ( < 1 % ) ;
; C16 interconnects           ; 216 / 7,238 ( 3 % )     ;
; C4 interconnects            ; 684 / 146,424 ( < 1 % ) ;
; Direct links                ; 117 / 238,469 ( < 1 % ) ;
; Global clocks               ; 2 / 20 ( 10 % )         ;
; Local interconnects         ; 295 / 81,264 ( < 1 % )  ;
; R24 interconnects           ; 229 / 7,153 ( 3 % )     ;
; R4 interconnects            ; 557 / 201,722 ( < 1 % ) ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.15) ; Number of LABs  (Total = 46) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 4                            ;
; 16                                          ; 32                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.00) ; Number of LABs  (Total = 46) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 32                           ;
; 1 Clock                            ; 36                           ;
; 1 Clock enable                     ; 16                           ;
; 1 Sync. clear                      ; 1                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.80) ; Number of LABs  (Total = 46) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 1                            ;
; 1                                            ; 3                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 6                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 3                            ;
; 22                                           ; 3                            ;
; 23                                           ; 3                            ;
; 24                                           ; 4                            ;
; 25                                           ; 3                            ;
; 26                                           ; 3                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.26) ; Number of LABs  (Total = 46) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 3                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 4                            ;
; 6                                               ; 8                            ;
; 7                                               ; 6                            ;
; 8                                               ; 2                            ;
; 9                                               ; 4                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 2                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 13                           ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.74) ; Number of LABs  (Total = 46) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 4                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 4                            ;
; 17                                           ; 7                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 4                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 2                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 196       ; 0            ; 0            ; 196       ; 196       ; 0            ; 65           ; 0            ; 0            ; 131          ; 0            ; 65           ; 131          ; 0            ; 0            ; 0            ; 65           ; 0            ; 0            ; 0            ; 0            ; 0            ; 196       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 196          ; 196          ; 196          ; 196          ; 196          ; 0         ; 196          ; 196          ; 0         ; 0         ; 196          ; 131          ; 196          ; 196          ; 65           ; 196          ; 131          ; 65           ; 196          ; 196          ; 196          ; 131          ; 196          ; 196          ; 196          ; 196          ; 196          ; 0         ; 196          ; 196          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; d_ana_proc_o[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[10]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[11]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[12]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[13]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[14]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[15]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[16]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[17]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[18]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[19]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[20]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[21]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[22]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[23]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[24]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[25]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[26]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[27]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[28]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[29]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[30]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[31]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[32]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[33]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[34]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[35]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[36]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[37]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[38]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[39]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[40]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[41]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[42]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[43]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[44]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[45]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[46]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[47]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[48]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[49]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[50]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[51]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[52]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[53]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[54]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[55]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[56]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[57]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[58]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[59]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[60]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[61]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[62]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_proc_o[63]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ready_data_o       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sysclk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; n_reset            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; start_div_i        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[95]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[64]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[97]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[33]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[65]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[96]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[32]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[100]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[36]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[68]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[101]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[37]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[69]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[102]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[38]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[70]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[103]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[39]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[71]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[99]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[35]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[67]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[104]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[40]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[72]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[105]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[41]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[73]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[106]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[42]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[74]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[108]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[44]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[76]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[109]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[45]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[77]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[110]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[46]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[78]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[111]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[47]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[79]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[112]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[48]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[80]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[113]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[49]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[81]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[114]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[50]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[82]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[115]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[51]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[83]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[116]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[52]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[84]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[117]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[53]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[85]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[87]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[119]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[55]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[118]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[54]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[86]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[120]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[56]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[88]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[121]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[57]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[89]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[122]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[58]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[90]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[107]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[43]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[75]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[123]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[59]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[91]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[124]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[60]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[92]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[125]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[61]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[93]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[127]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[63]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[98]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[34]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[66]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[126]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[62]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[94]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_ana_i[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Thu Aug 22 16:18:22 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off divider -c divider
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE75F23C7 for design "divider"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23A7 is compatible
    Info (176445): Device EP4CE15F23C7 is compatible
    Info (176445): Device EP4CE15F23I7 is compatible
    Info (176445): Device EP4CE40F23A7 is compatible
    Info (176445): Device EP4CE40F23C7 is compatible
    Info (176445): Device EP4CE40F23I7 is compatible
    Info (176445): Device EP4CE30F23A7 is compatible
    Info (176445): Device EP4CE30F23C7 is compatible
    Info (176445): Device EP4CE30F23I7 is compatible
    Info (176445): Device EP4CE55F23C7 is compatible
    Info (176445): Device EP4CE55F23I7 is compatible
    Info (176445): Device EP4CE75F23I7 is compatible
    Info (176445): Device EP4CE115F23C7 is compatible
    Info (176445): Device EP4CE115F23I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 196 pins of 196 total pins
    Info (169086): Pin d_ana_proc_o[0] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[1] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[2] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[3] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[4] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[5] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[6] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[7] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[8] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[9] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[10] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[11] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[12] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[13] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[14] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[15] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[16] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[17] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[18] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[19] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[20] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[21] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[22] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[23] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[24] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[25] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[26] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[27] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[28] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[29] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[30] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[31] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[32] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[33] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[34] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[35] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[36] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[37] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[38] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[39] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[40] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[41] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[42] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[43] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[44] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[45] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[46] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[47] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[48] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[49] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[50] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[51] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[52] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[53] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[54] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[55] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[56] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[57] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[58] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[59] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[60] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[61] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[62] not assigned to an exact location on the device
    Info (169086): Pin d_ana_proc_o[63] not assigned to an exact location on the device
    Info (169086): Pin ready_data_o not assigned to an exact location on the device
    Info (169086): Pin sysclk not assigned to an exact location on the device
    Info (169086): Pin n_reset not assigned to an exact location on the device
    Info (169086): Pin start_div_i not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[95] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[31] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[0] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[64] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[97] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[33] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[65] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[1] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[96] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[32] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[100] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[36] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[68] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[4] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[101] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[37] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[69] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[5] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[102] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[38] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[70] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[6] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[103] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[39] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[71] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[7] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[99] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[35] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[67] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[3] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[104] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[40] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[72] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[8] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[105] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[41] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[73] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[9] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[106] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[42] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[74] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[10] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[108] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[44] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[76] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[12] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[109] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[45] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[77] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[13] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[110] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[46] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[78] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[14] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[111] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[47] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[79] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[15] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[112] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[48] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[80] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[16] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[113] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[49] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[81] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[17] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[114] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[50] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[82] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[18] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[115] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[51] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[83] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[19] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[116] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[52] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[84] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[20] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[117] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[53] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[85] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[21] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[87] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[23] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[119] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[55] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[118] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[54] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[86] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[22] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[120] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[56] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[88] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[24] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[121] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[57] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[89] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[25] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[122] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[58] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[90] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[26] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[107] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[43] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[75] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[11] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[123] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[59] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[91] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[27] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[124] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[60] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[92] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[28] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[125] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[61] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[93] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[29] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[127] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[63] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[98] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[34] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[66] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[2] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[126] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[62] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[94] not assigned to an exact location on the device
    Info (169086): Pin d_ana_i[30] not assigned to an exact location on the device
Info (332104): Reading SDC File: 'divider.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000    clock_100
Info (176353): Automatically promoted node sysclk~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node n_reset~input (placed in PIN T2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node D_ANA_O_ARRAY[0][16]~0
        Info (176357): Destination node D_ANA_O_ARRAY[1][31]~1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 194 (unused VREF, 2.5V VCCIO, 129 input, 65 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  38 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X59_Y25 to location X70_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/gdl/Desktop/mux_divider/altera_test/output_files/divider.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 629 megabytes
    Info: Processing ended: Thu Aug 22 16:18:39 2013
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/gdl/Desktop/mux_divider/altera_test/output_files/divider.fit.smsg.


