Устройства умножения - электронные схемы, способные выполнять операцию умножения чисел в двоичном коде
<Фото - устройство умножения (упрощенная схема)>
Таблица умножения одноразрядных двоичных чисел совпадает с таблицей истинности логического &
Таким образом, устройство умножения должно осуществлять последовательное умножение каждого разряда первого многоразрядного числа на каждый разряд второго многоразрядного числа, сдвиг и сложение
Устройство умножения содержит ячейки памяти, где хранились бы два сомножителя и результат, логические элементы &, устройство сдвига и сумматор
В параллельный регистр RG A в обычной форме (Q1 - младший разряд) заносится первый номер. В сдвиговый регистр RG B заносится второй множитель младшим разрядом в Qn. Регистры произведения Q1 и Q2 обнуляются. Тогда n-разрядное число A с помощью логических & умножается на младший разряд числа B. Результат умножения поступает на входы B0..n сумматора и складывается с нулём. При поступлении первого тактового импульса первая промежуточная сумма записывается в регистр P2 и сдвигается в сторону младших разрядов, при этом младший разряд суммы записывается в регистр P1 и далее в вычислениях не участвует. В регистре B в результате сдвига, а на его место на выход Qn выдвигается следующий по старшинству разряд. Число A поразрядно умножается на второй разряд числа B и складывается с предыдущей суммой, хранящейся в регистре P2. При поступлении второго тактового импульса вторая промежуточная сумма записывается в регистр P2 и сдвигается в сторону младших разрядов. В регистр P1 записывается следующий разряд, сдвигая первый. Одновременно в регистре B на выход выдвигается третий разряд и т.д.
Таким образом после n тактов в регистре P1 будет записан код произведения чисел A и B
Регистр P1 с удвоенной разрядностью