SIMLOG:: Cycle           4 PC:     0000 I:     0000 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Cycle           5 PC:     0000 I:     0000 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Cycle           6 PC:     0000 I:     0000 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Cycle           7 PC:     0000 I:     0000 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Cycle           8 PC:     0000 I:     0000 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Cycle           9 PC:     0000 I:     0000 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Cycle          10 PC:     0000 I:     0000 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Cycle          11 PC:     0000 I:     0000 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Cycle          12 PC:     0000 I:     0000 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Cycle          13 PC:     0000 I:     0000 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Cycle          14 PC:     0000 I:     c118 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Cycle          15 PC:     0002 I:     5147 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Cycle          16 PC:     0002 I:     5147 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Cycle          17 PC:     0004 I:     0000 R: 0   0     0000 M: 0 0     0018     0000
SIMLOG:: Cycle          18 PC:     0004 I:     0000 R: 1   1     0018 M: 0 0     0018     0000
SIMLOG:: Cycle          19 PC:     0006 I:     0000 R: 0   1     0018 M: 0 0     001f     0000
SIMLOG:: Cycle          20 PC:     0006 I:     0000 R: 1   2     001f M: 0 0     001f     001f
SIMLOG:: Cycle          21 PC:     0008 I:     0000 R: 0   2     001f M: 0 0     0000     0000
SIMLOG:: Cycle          22 PC:     0008 I:     0000 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Cycle          23 PC:     0008 I:     0000 R: 0   0     0000 M: 0 0     0000     0000
SIMLOG:: Processor halted

SIMLOG:: sim_cycles          23

SIMLOG:: inst_count           3

SIMLOG:: dcachehit_count           0

SIMLOG:: icachehit_count           0

SIMLOG:: dcachereq_count           0

SIMLOG:: icachereq_count           0

