참고: 제가 읽은 자료는 업로드하신 포트폴리오(포트폴리오_김민규_블루닷.pdf)입니다.
아래는 **면접관 입장**에서 바로 말할 수 있게끔, 프로젝트별로 “말할 문장(스크립트)” + 예상 질문과 답변까지 **세세하게** 정리한 것입니다. 현장에서 바로 말하면 자연스럽도록 **짧은(엘리베이터 피치)** 버전과 **깊게 파는(long-form)** 버전을 모두 포함했습니다. 그대로 외워도 되고, 핵심 문장만 골라 쓰셔도 됩니다.

---

# 0) 인터뷰 시작 — 30초 엘리베이터 피치 (오프닝)

> “안녕하십니까, 가천대학교 전자공학과 김민규입니다. 저는 FPGA/RTL 설계와 영상처리, 그리고 CNN 기반 응용을 연결해서 ‘알고리즘 → 하드웨어 → 임베디드/서비스’로 이어지는 엔드투엔드 개발을 해왔습니다. 특히 FPGA에서의 fixed-point 최적화(512-point FFT 프로젝트)와 OV7670 → Basys3 기반의 실시간 영상처리 포토부스(필터 HW화), 그리고 CNN 기반 8클래스 피부 진단 경험을 통해 블루닷의 영상 AI 하드웨어 개발에 실무적으로 기여할 수 있다고 생각합니다. 오늘은 주요 프로젝트 세 개(FFT, RISC-V CPU, 실시간 포토부스)를 중심으로 설명드리겠습니다.”

(암기 포인트: 관심분야 = ‘영상처리 + 하드웨어 가속’ / 강점 = ‘정밀 최적화 + 엔드투엔드 경험’)

---

# 1) 프로젝트: **512-point FFT Pipeline Architecture** (팀)

## 1-1 말할 요약 (1분)

> “목표는 512 샘플을 처리하는 파이프라인 FFT를 FPGA에 구현해 실시간 주파수 변환을 가능하게 하는 것이었습니다. 저는 MATLAB 레퍼런스 코드로 Golden-reference를 만들고, butterfly와 twiddle factor 곱셈 부분의 RTL 설계·검증을 담당했습니다. fixed-point 연산에서 발생하는 양자화 오류를 추적하여 CBFP(Convergent Block Floating Point) 구조를 도입해 정확도를 확보했고, 파이프라인/레지스터 배치 최적화를 통해 latency를 줄였습니다.”

## 1-2 깊게 설명(3–5분) — 말할 스크립트

* **문제 정의:** “512-point FFT는 연산량이 많아 소규모 FPGA에서 fixed-point으로 구현하면 양자화(quantization) 오류가 누적되어 출력 SNR가 떨어집니다. 또한 파이프라인화 하더라도 레지스터 배치·데이터 흐름 설계가 미흡하면 latency가 커집니다.”
* **접근:**

  1. MATLAB로 Golden reference(복소수 연산, floating-point) 모델을 만들고 시뮬레이션으로 기대 SNR/스펙트럼을 확보.
  2. Fixed-point 모델로 변환하면서 각 단계별 오차(각 버터플라이 연산 후 error)를 추적.
  3. CBFP 설계 도입: 블록 단위로 exponent를 조절해 고정소수점의 표현범위를 넓혀 오차 축소.
  4. RTL: Butterfly 모듈, Twiddle factor multiplication(ROM + DSP/mult) 설계. 파이프라인 단계별로 register 삽입과 레지스터 배치 최적화 수행.
  5. 검증: MATLAB vs RTL(behavioral) → RTL 시뮬레이션(waveform) → 합성 후 타이밍·면적 확인 → 보드(Avnet UltraZed-7EV)에서 HW 비교 테스트.
* **내 역할(구체적):** “MATLAB golden reference 작성, fixed-point 모델링, butterfly/twiddle RTL 모듈 설계(Verilog/SystemVerilog), 테스트벤치 작성, MATLAB-RTL 비교 스크립트 작성, 합성 분석용 Python 스크립트로 area/timing parsing 담당.”
* **검증/성과(어떻게 보여줄지):**

  * MATLAB 스펙트럼과 FPGA 출력 스펙트럼 오버레이 (before/after).
  * SNR(또는 MSE) 비교 그래프: floating vs fixed vs CBFP.
  * 합성 리포트에서 timing slack, LUT/FF/BRAM/DSP 사용률(화면 캡처).
  * 실제 보드에서 연속 입력 처리 및 throughput 확인.
* **어려웠던 점 & 해결:**

  * *문제*: 초기 fixed-point 변환 후 출력에서 큰 에러가 누적됨.
  * *원인 분석*: 각 스테이지에서 스케일링(오버플로/언더플로)과 rounding이 누적됨.
  * *해결책*: 각 stage별 비트 확대/축소 정책과 CBFP 적용으로 exponent를 블록 단위로 맞추고, twiddle factor를 정밀하게 quantize. 파이프라인 레지스터 위치를 조정해 데이터 경로 균형을 맞춤.
* **면접관에게 보여줄 자료(권장):** MATLAB vs RTL 출력 플롯, SNR/MSE 수치표, synthesis resource table, 보드 동작 영상 또는 데모(짧은).

## 1-3 예상 질문 & 대답 예시

* Q: “왜 CBFP를 선택했나요?”
  A: “단순 비트 확장/rounding만으로는 스테이지간 exponent 차이가 커서 누적 오차가 심했습니다. CBFP는 블록 단위로 exponent를 맞춰 고정소수점에서의 동적범위를 확보해 주기 때문에 정확도/자원 균형에서 유리했습니다.”
* Q: “Twiddle factor는 어떻게 저장/연산했나요?”
  A: “정밀도와 리소스 균형을 고려해 ROM에 quantized twiddle을 저장하고, DSP 블록으로 곱셈을 수행했습니다. 필요한 경우 CORDIC 대체도 검토했습니다.”
* Q: “성능(throughput/latency)을 어떻게 측정했나요?”
  A: “파이프라인 단계 수와 클럭 주파수로 latency 산정, 보드에서의 처리율을 수행해 MATLAB reference와 비교하는 방식으로 검증했습니다.”

---

# 2) 프로젝트: **32-Bit Multicycle RISC-V CPU (개인)**

## 2-1 요약 (1분)

> “RISC-V 기반 32비트 멀티사이클 CPU를 Verilog로 설계했고, ALU·레지스터 파일·제어유닛을 구현했습니다. FSM으로 FETCH/DECODE/EXE/L_MEM/L_WB 등 사이클을 분리해 명령어별 사이클을 관리했고, 테스트벤치로 기능·버그를 검증한 뒤 FPGA에 합성해 동작 확인까지 했습니다.”

## 2-2 깊게 설명(3–4분)

* **핵심 설계 포인트:** 멀티사이클 구조로 각 명령어를 최소한의 하드웨어로 처리하며 사이클별로 분리한 FSM 설계.
* **구현 상세:**

  * FSM state: FETCH → DECODE → EXE → (L_MEM → L_WB) / (S_EXE → S_MEM) 등으로 분기.
  * ALU: 산술/논리/시프트/비교 연산 구현.
  * 레지스터 파일: 읽기/쓰기 포트, 스택 포인터 관리.
  * 데이터 메모리: 간단한 RAM 모델로 Load/Store 동작 검증.
* **검증:** C로 작성한 버블소트 프로그램을 cross-compile → 어셈블 → 기계어로 로드하여 실제 동작 확인(레지스터/메모리 값 비교).
* **어려움 & 해결:**

  * *문제*: 메모리 alignment와 store 동작에서 원하는 바이트/halfword 크기 쓰기가 제대로 안됨.
  * *해결*: 주소의 LSB 2비트를 이용한 control signal 분기(사이즈에 따라 write enable mask 분할) 및 데이터 정렬 로직을 설계.
* **보여줄 것:** 시뮬레이션 파형(PC/IR/Reg/Memory), 간단한 어셈블 결과물과 레지스터 덤프, FPGA 보드에서 실행한 짧은 데모.

## 2-3 예상 질문 & 대답

* Q: “멀티사이클을 선택한 이유?”
  A: “하드웨어 리소스를 절약하고 각 단계의 설계·디버깅을 명확히 하기 위해서입니다. 파이프라인화는 향후 확장으로 고려했지만, 우선 아키텍처 동작 원리와 제어유닛을 튼튼히 하기 위해 멀티사이클을 선택했습니다.”
* Q: “브랜치 예측이나 hazard는 어떻게 처리했나요?”
  A: “이 구현은 간단한 멀티사이클 모델로 branch는 DECODE 단계에서 PC를 결정해 fetch를 제어했습니다. 파이프라인 단계는 구현하지 않아 hazard 처리는 필요하지 않았습니다. 향후 파이프라인 확장 시 forwarding/flush 로직을 설계할 계획입니다.”

---

# 3) 프로젝트: **FPGA 기반 실시간 영상처리 포토부스 (팀)**

(Basys3 + OV7670 → VGA 출력, 11개 필터 하드웨어화)

## 3-1 요약 (1분)

> “목표는 FPGA에서 실시간으로 다양한 필터를 적용할 수 있는 포토부스를 만들어 ‘서비스 가능한’ 엔드투엔드 시스템을 만드는 것이었습니다. 저는 스티커 필터 RTL 설계와 GUI 백엔드(촬영·필터 조합 제어)를 담당했고, 하드웨어와 소프트웨어 간 통신 안정화(FSM 개선) 문제를 해결했습니다.”

## 3-2 깊게 설명(3–5분)

* **시스템 구성:** OV7670 카메라 → Basys3 FPGA(픽셀 클럭 처리, Line/Frame sync) → FPGA에서 필터 처리(Gaussian, Sobel, Sharpen, Posterize, Cartoon 등) → VGA 출력. 제어는 Python GUI와 UART로 통신.
* **내 역할(구체적):** Sticker filter RTL 설계(예: alpha blending, mask 처리), UART 프로토콜 정의 및 Python 백엔드 구현(pyserial), GUI와의 통합 테스트.
* **기술적 핵심 포인트:**

  * 픽셀 클럭과 VGA 타이밍 동기화: pixel clock, hsync/vsync 처리 및 line/frame 신호 파싱.
  * FSM 안정화: Python에서 UART로 펄스를 보내는 시나리오에서 rx_done 신호가 짧아 데이터 손실이 발생 → RTL의 FSM을 재설계해 rx_done을 샘플링하고 핸드쉐이크(ACK/NAK)로 안정화.
  * 필터 HW화: 가우시안/소벨 같은 컨볼루션 필터를 스트리밍 방식으로 구현(라인버퍼 + 윈도우 처리)하여 메모리 사용 최소화.
* **어려움 & 해결:**

  * *문제*: UART로 제어 명령을 보낼 때 데이터가 인식되지 않거나 길이가 잘못 수신되는 문제 발생.
  * *원인 분석*: rx_done 신호가 pulse형이라 SW-HW 사이에 타이밍 문제가 있었음.
  * *해결*: RTL FSM에서 rx_done을 동기화 레지스터로 샘플링하고, 수신 완료 후 명령 큐에 push하는 방식으로 변경. 또한, 소프트웨어 쪽은 command retry/ACK 로직 추가.
* **검증/성과:** 11개 필터를 실시간으로 전환 가능, 사용자 촬영→필터 적용→저장까지 엔드투엔드 동작 확인. 데모 영상 또는 GUI 시연 준비 권장.

## 3-3 예상 질문 & 대답

* Q: “OV7670에서 오는 데이터 포맷(예: RGB565 등)을 어떻게 처리했나요?”
  A: “카메라 출력 포맷을 파싱해 내부에서 사용할 포맷(예: RGB444 또는 YCbCr 변환)을 결정했고, 필터 계산에 맞춰 정규화 처리 후 연산했습니다.”
* Q: “실시간 필터에서 메모리/레지스터가 부족하면 어떻게 하시겠습니까?”
  A: “스트리밍 아키텍처를 유지하고 line buffer 크기 최소화, 윈도우 재사용, 그리고 필요한 경우 BRAM을 활용해 처리합니다. 또한, 필터 파라미터를 줄이거나 FPGA 내 DSP 활용을 최적화해 리소스 균형을 맞춥니다.”

---

# 4) CNN 기반 8개 병변 탐지 어플리케이션 (팀) — 간단 요약

* **요약 말할 문장:** “의료 영상을 대상으로 8클래스 분류 CNN을 설계·학습했고, 데이터 증강과 정규화, 모델 경량화 기법을 적용해 정확도를 개선했습니다. FPGA 가속화 가능성도 분석했습니다.”
* **구현/성과:** Colab에서 학습, 데이터 증강(회전/좌우/스케일 등), dropout/regularization 적용. 결과는 confusion matrix와 accuracy/recall 지표로 제시.
* **면접 질문 대비:** “FPGA에 CNN을 올린다면 어떤 전략?” → quantization(8/16-bit), layer fusion, Winograd/FFT conv, systolic array 설계, 메모리 인터리빙 등으로 설명.

---

# 5) 데모/자료 준비 체크리스트 (면접 당일 챙길 것)

1. **간단 데모 영상(30–60초)**: FFT 스펙트럼 비교, 포토부스 실시간 작동, RISC-V 동작 영상.
2. **핵심 스크린샷**: Vivado synthesis 리포트(리소스 사용률), MATLAB vs RTL 스펙트럼 플롯, 시뮬레이션 파형(예: FFT butterfly error 추적), Python으로 파싱한 area/timing 스크립트 출력.
3. **숫자표**: (표로) Resource(LUT/FF/BRAM/DSP), Clock target, Latency(클럭수), SNR 또는 MSE 비교. — *수치는 실측값을 넣으세요.*
4. **짧은 코드 스니펫**: 핵심 모듈(버터플라이 인터페이스, FSM state enum, UART 핸드셰이크) — 면접관이 원하면 바로 보여줄 수 있게 준비.

---

# 6) 자주 나오는 면접 질문(기술·행동)과 권장 답변 템플릿

* Q: “이 프로젝트에서 당신이 직접 한 가장 기술적으로 도전적이었던 일은?”
  A: “512-point FFT의 양자화 오류 분석과 CBFP 적용입니다. 각 스테이지 오차를 추적하고, 블록 단위 exponent 조정을 통해 fixed-point 환경에서 floating-point에 근접한 출력 정확도를 얻어낸 점을 가장 도전적이라고 봅니다.”
* Q: “팀에서 갈등이 있었나요? 있었다면 어떻게 해결했나요?”
  A (STAR):

  * 상황(S): 프로젝트 마감 직전 GUI/FPGA 인터페이스 문제로 데모가 불안정했음.
  * 과제(T): 안정적 데모를 위해 빠른 원인 분석이 필요했음.
  * 행동(A): 저는 우선 문제를 재현 가능한 스텝으로 쪼갰고, UART 로그와 시뮬레이션 파형을 바탕으로 race condition을 발견해 RTL FSM을 수정함. 동시에 SW팀과 핸드오버 문서를 만들어 테스트 케이스를 표준화함.
  * 결과(R): 데모 안정화, 데모 성공, 팀 신뢰 회복.
* Q: “블루닷에서 무엇을 하고 싶나요?”
  A: “블루닷의 Super Resolution/영상 AI 칩 개발 팀에서 알고리즘을 하드웨어로 실용화하는 과정(quantization, kernel mapping, 메모리 계층 설계 등)에 기여하고 싶습니다. 특히 fixed-point 최적화와 FPGA 검증 경험을 바탕으로 빠르게 제품 적용 가능한 가속기 설계에 기여할 수 있습니다.”

---

# 7) 면접 팁(말투·전달법)

* **숫자·증거 제시**: “어제 만든 거예요”보다 “MATLAB과 RTL을 비교한 SNR 그래프(슬라이드)를 보시면 ~dB 개선이 있었습니다”처럼 수치/그래프로 말하세요. (수치가 없다면 “측정용 스크립트를 준비해 두었습니다”라고 하세요.)
* **역할 강조**: “팀”이 아닌 “제가 맡은 부분”을 분명히 하세요. 예: “팀은 전체 아키텍처를 설계했고, 저는 butterfly와 twiddle 모듈, 그리고 fixed-point 오차 분석을 담당했습니다.”
* **문제→해결→결과(숫자)** 구조로 말하면 면접관이 빠르게 이해합니다.
* **질문할 것 준비**: 팀의 툴체인(Quantization 워크플로, ASIC/FPGA 파이프라인, 데이터셋/평가지표) 등을 물어보면 관심과 실무 이해도를 보여줍니다.

---

# 8) 즉답용 ‘한 문장 요약’ (면접 중 빠르게 말할 문장)

* FFT: “MATLAB golden과 비교해 fixed-point 오차를 CBFP로 줄여 실사용 수준의 512-point FFT를 구현했습니다.”
* RISC-V: “멀티사이클로 CPU의 동작 원리를 구현·검증했고, 실제 코드(버블소트)를 실행해 기능을 증명했습니다.”
* 포토부스: “FPGA에서 실시간으로 11개 필터를 작동시키고, SW-HW 통신 안정화까지 포함한 엔드투엔드 시스템을 완성했습니다.”

---

# 9) 마무리 — 블루닷에 대한 ‘기여 포인트’ (면접 마감 멘트)

> “저는 알고리즘(영상처리/CNN) 이해와 하드웨어(RTL/FPGA) 구현을 잇는 엔지니어입니다. 블루닷의 Super Resolution 가속기 설계 과정에서, fixed-point quantization 문제 해결, 필터/conv 연산의 HW 매핑, 그리고 엔드투엔드 데모·검증을 빠르게 수행해 제품화 속도를 높이는데 기여하겠습니다.”

---

원하시면 제가 위 스크립트를 **면접별(예: 서류면접 한 문장/기술면접 5분 답변/심층기술 토픽별 Q&A)** 로 더 깔끔히 정리해서 출력해 드릴게요.
또는 실제 질문을 제가 면접관 역할로 던지면, 사용자가 답하고 제가 피드백해주는 **모의면접(롤플레이)** 도 바로 해드릴 수 있습니다. 어느 쪽으로 도와드릴까요?
