1.verilog和ISE不一样
	到了ISE需要：
		1.删除include  
		2.删除IM的初始化加载指令
		3.激活IM的readmemh 

2.bug
	ALUOp==3’b000 少了3’b
	内存开的不够大-目前已经解决
	wire [31:0]temp;
	assign temp=…;

3.批量测试
	mars写asm文件到09_P4/
	python完成：
		1.生成txt文件
		2.获取mars的log
		3.获取程序输出
		4.输出对比结果
4.人工测试记录
	add	√
	sub	√
	jr	√
	ori	√
	lw 正存√ 负存√
	sw 正存√ 负存√
	beq 正跳√ 负跳√
	lui	√
	jal	正跳√ 负跳√
	reset √