# 使用分析
**通过修改项目下的Makefile文件**:  
1. 根据需要修改`SDC_FILE`  
2. 修改变量`DESIGN`为要评估的项目的`顶层模块`  
3. 修改变量`RTL_FILE`: 添加项目的`.v`文件  


# 时序结果分析
`Fanout`: 指某节点的输出连接到多少个其他节点。<font color = red>越大，可能导致更大的延迟</font>。  

`Capacitance`: 指电容; 越大，信号的传输延迟越大  

`Delta Delay`:指延迟差, 路径中该点的延迟增加值.<font color = red>帮助量化每个节点对整体延迟的影响,反应具体哪个部分是延迟的主要来源</font>  

`Incr`： 路径中每个节点加入后的延迟增加量  

`Path`: 到达该节点，已经经历的路径延迟  
