//--------------------------------------------------------------------
// Created by Microsemi SmartDesign Wed May 29 10:36:42 2019
// Parameters for COREFIR
//--------------------------------------------------------------------


parameter CFG_ARCH = 1;
parameter CLOCK_RATE = 10000000;
parameter COEF_RAM = 0;
parameter COEF_SETS = 1;
parameter COEF_SYMM = 1;
parameter COEF_TYPE = 1;
parameter COEF_UNSIGN = 0;
parameter COEF_WIDTH = 16;
parameter COEFFS = "coefficient_set_1";
parameter DATA_RAM = 0;
parameter DATA_UNSIGN = 0;
parameter DATA_WIDTH = 16;
parameter DIE_SIZE = 10;
parameter FAMILY = 19;
parameter FPGA_FAMILY = 19;
parameter HDL_license = "U";
parameter ID_WIDTH = 12;
parameter INP_REG = 1;
parameter L = 2;
parameter M = 2;
parameter RADIX = 10;
parameter SAMPLE_RATE = 1000000;
parameter SAMPLEID = 0;
parameter SYSTOLIC = 0;
parameter TAPS = 31;
parameter testbench = 1;
parameter URAM_MAXDEPTH = 0;
