具不可靠電路元件的自我測試與錯誤復原系統之設計
“Built-In Self Test and Error-Resilient System Design with Unreliable Circuit Component”
計畫編號：NSC96-2221-E-259-026
執行期間：96 年 8 月 1日 至 97 年 7 月 31 日
主持人：紀新洲 東華大學資訊工程系副教授
一、中文摘要
隨著半導體製程技術的不斷微縮，單一晶
片內含的電晶體數目是以倍增速率般快速增
加。對於電路設計者而言，為保證設計之正確
性，必須在設計之初就考量如何驗證電路的正
常功能，然而對於龐大的系統測試時間是非常
耗時的，因此設計者可使用內建的自我偵測模
式來降低驗證的時間，可測性設計（design for
testability）的工具亦因前述因素而顯得日益重
要。再則，IP 與 IP 之間連線的錯誤也越來越
重要，即使 IP 本身並無錯誤，但因連線發生
錯誤亦將使整個晶片失效，又製程的進展使得
連線之延遲時間不可測，因此 IP 之間之通訊
錯誤偵測與校正功能日顯重要。本計劃目的在
於針對可能發生錯誤的不可靠元件，設計低成
本的自我測試 (built-in self test)與錯誤復原
(error-resilient) 電路，並研究低測試功率、時
間的測試演算法。其中對象包含組合、循序邏
輯電路、傳輸錯誤及軟錯誤。我們亦將儘可能
降低測試時間，以提供其系統的效率。
英文摘要
System-on-chip design provides designers
to reuse and integrate intellectual properties
(IPs). Such design methodology can be used to
rapidly develop a custom-oriented complex
system, such as personal computation tools,
personal mobile communication products, and
multimedia processors, for time-to-market
purpose. The success of SoC design relies on
employing appropriate IP designs and process
technologies. In such design, the major work
for designers is testing and refining. With
advance of semiconductor technology, the
feature size decreases significantly. By the end
of this decade, a single chip will accommodate
up to one-billion transistors. Test will become
difficult and will be very time-costly. Designers
can use the built-in self-test (BIST) circuit to
lower down the test time. Thus, the design for
testability is the major issue for future SoC
design. In this project, we examine the general
problems of BIST and error-resilient system
design in digital logic systems, sequential logic
systems, communication systems. The BIST
test problem includes identification of
erroneous test vectors, faulty scan cells, and
faulty items. The correcting ability of the test
circuit can maintain system robustness when
communication and soft errors occur.
二、計畫的緣由與目的
隨著半導體製程的快速進步，超大型積體
電路晶片上的電子元件不停的微型化，五十年
來幾乎每隔兩年，電腦的速度與密度就加快了
一倍。根據估計，在 2010 年以前，一個單晶
片系統將可以使用 0.050 微米的電晶體線
寬，晶片上可以有四十億個電晶體，工作頻率
可以高達 10GHz。由於製程的進展，使得晶
感度列入考慮。嚴謹的資料其正確性和可靠對
於企業和網路應用是必須的，企業和網路應用
對於軟錯誤特別的要求，不僅僅只在於
SRAMs，且後續的元件和早期產品開發所建立
的組合邏輯也一樣重視其軟錯誤。
有關嵌入式軟錯誤恢復系統 (built-in soft
error resilience, BISER) 技術應用於閂鎖器
(latch)、正反器和組合邏輯閘，BISER 技術能
有效縮減晶片層的軟錯誤發生機率且使用最
小面積來實現，約增加 6-10%晶片層功率消耗
和造成 1-5%效能影響，而幾個傳統的錯誤更
正技術需要增加 40-100%功率、效能、面積，
而且需要驗證經恢復後的架構結果為一致。研
究中也分析設計組合 BISER 和現有的錯誤更
正技術。
組合電路邏輯閘的軟錯誤更正可使用兩
種技術 — 利用複製電路更正錯誤 (error
correction using duplication) 和利用時間移位
更正錯誤 (error correction using time-shifted
outputs)。我們可利用複製電路更正組合電路
邏輯閘軟錯誤，複製了兩倍輸出取代了原本比
較的內容，可更有效地減少約 60 倍以上的在
組合電路邏輯閘發生軟錯誤機率。此技術也可
更正閂鎖器當 Clock 為 0 時的軟錯誤，但也代
表在價格、功率、面積方面組合電路邏輯閘也
複製了兩倍。
時間移位更正錯誤不需要兩倍的組合電
路邏輯閘，但是需要額外的效能代價。此技術
優點在於用延遲一段時間過後的輸出當作另
一個輸出，跟上一個方法比起來大大地節省了
功率及面積，另外也省去了兩倍電路複雜的控
制訊號。如果將延遲時間定義為τ，經過模擬
結果後，最能減少軟錯誤發生在當τ為 21ps，
而使用了時間移位更正錯誤技術所增加的功
率消耗約 7%。
在系統效能隨著通訊系統改善而提升的
同時，晶片網路 (network-on-chip) 需支援更
高的流量(throughput)、低延遲的通訊以及低功
率消耗等等。連結 (link) 管線化能夠增加連接
的流量以及減低傳輸延遲，連結上面的管線數
目，隨著連結的長度以及每個單位時間訊號所
能達到的最大距離而有所不同。因此，在這麼
多的管線之下，若我們使用積極的設計方法，
將有可能發生時差錯誤。
傳統上我們用資料加上額外的資訊
(redundant bit) 來偵測資料傳送的過程中是否
有受到干擾而產生錯誤，若有錯誤則要求來源
端重送該筆資料。這種方法除了增加了延遲時
間外，也同時消耗能多功率，進而造成系統過
熱的問題。
在 TERROR 系統內，每一個管線緩衝區
(pipeline buffer) 會搭配一個備用正反器
(second flip-flop)，如圖一所示:
圖一、TERROR 系統內管線緩衝區結構
圖二所示為管線緩衝區詳細結構，我們稱
主要緩衝區為 MFF，而備用緩衝區為 DFF。
MFF 在 ck 時脈下運作，而 DFF 則是在 ckd 下
運作。當資料進入緩衝區時，該筆資料將會被
記錄兩次，一次紀錄在 MFF，另外一次紀錄在
DFF 內。MFF 與 DFF 的距離是經過特別設計
的，即時資料在進入 MFF 時可能是有錯的，
可是我們讓 ckd 與 ck 的時間距離設計成足夠
讓 DFF 紀錄下正確資料的間距。每次資料傳
送到 MFF 以及 DFF 後，錯誤偵測電路將測試
兩者的資料是否相符，若兩者的資料不符，代
表目前在 MFF 內的資料有時差錯誤，這時候
系統將會進入延遲狀態(delayed mode)，此時
main
flip-flop
delay
flip-flop
buffer
flip-flop
M
U
X
2
clk
clkd
error
enable clk
select2
M
U
X
1
select1
in
out
圖四、管線緩衝區內的正反器組織
當發生時序錯誤時，控制電路會致能
enable 訊號，使得 buffer 正反器開始運作，除
了 enable 訊號外亦會將 select1 和 select2 訊號
致能，select1 訊號為控制 buffer 正反器輸入的
資料路徑，當 select1 訊號致能後，delay 正反
器裡的正確資料就能傳入到 buffer 正反器，然
後再由 buffer 正反器提供正確的資料，以完成
時序錯誤復原的動作，select1 訊號接著在下一
個時序週期隨即恢復成未致能狀態，發生時序
錯誤後的下筆資料就先進入到 main 正反器，
然後在下一個時脈週期時送入到 buffer 正反
器，這樣就能無需延遲的維持電路管線化正常
運作。
select2 訊號為管線緩衝區輸出資料路徑
的選擇訊號，在沒有發生時序錯誤時為未致能
狀態，資料輸出由 main 正反器提供，發生時
序錯誤時將 select2 訊號致能，使得輸出為
buffer 正反器所提供復原後的資料。
而我們所設計的正反器組織還有一特
性，當第一次時序錯誤發生時，使得 buffer 正
反器開始運作，來當成錯誤復原後的資料緩衝
區，當前一階管線緩衝區輸出為無效的資料，
而進入到 main 正反器，接著將無效的資料送
進 buffer 正反器後，即把 select2 訊號恢復成未
致能狀態，由 main 正反器提供下一筆有效的
資料，並將此階管線緩衝區恢復成一般的運作
形態，使得電路運作更有效率。
我們將設計的錯誤復原方法應用於 DSP
電路上，包含了 FIR 與 IIR 兩個範例電路，如
圖六與圖七所示。
× +
×
×
×
×
×
×
+ + + + +
outin
h1
h2
h3
h0
h2
h1
h0
P1 pipeline buffer with
regular control circuit
pipeline buffer with
forward control circuit
P2
P1
P2
P2 P2 P2 P2 P2 P2
P2
P2
P2
P2
P2
:
:
圖六、錯誤復原的 FIR 電路
P
P
P
P
P
P
P
P
P
P
+
+
++
×
×
+ +
× ×
+
×
× + +
+
+
×
×
+
×
×+
× ×
+
+
in0
in1
in2
out0
out1
out2
圖七、錯誤復原的 IIR 電路
我們對這兩個範例電路實作了三個不同
位元數的版本來做比較，驗證功能性正確無誤
後，我們的設計方法能確實能提供電路的時序
錯誤容錯性，經由 cell-based IC 設計流程完成
合成與佈局結果，看到了應用我們的設計之
後，工作頻率也能維持電路原有的速度，增加
了我們設計應用的實用性。
我們已經整理出計畫的研究成果，撰寫成
會議論文與期刊論文，目前正投稿至相關的國
際會議與國際期刊。
四、結論與討論
表 Y04
國科會出席國際學術會議報告
97 年 2 月 22 日
報告人姓名
紀新洲
服務機構
及職稱
國立東華大學資工系副教授
兼電算中心主任
時間
會議
地點
2008/1/23 ~ 2008/1/25
香港
會議
名稱
(中文) 國際電子設計測試與應用會議
(英文) IEEE International Symposium on Electronic Design, Test and Applications
發表
論文
題目
(中文) 電路交換晶片網路架構的整合映射與排程設計
(英文) Integrated Mapping and Scheduling for Circuit-Switched Network-on-Chip
Architectures
