lbl_801D2790:
/* 801D2790  94 21 FF B0 */	stwu r1, -0x50(r1)
/* 801D2794  7C 08 02 A6 */	mflr r0
/* 801D2798  90 01 00 54 */	stw r0, 0x54(r1)
/* 801D279C  80 83 0C A4 */	lwz r4, 0xca4(r3)
/* 801D27A0  80 A4 00 04 */	lwz r5, 4(r4)
/* 801D27A4  38 61 00 08 */	addi r3, r1, 8
/* 801D27A8  38 C1 00 20 */	addi r6, r1, 0x20
/* 801D27AC  38 E0 00 00 */	li r7, 0
/* 801D27B0  39 00 00 00 */	li r8, 0
/* 801D27B4  39 20 00 00 */	li r9, 0
/* 801D27B8  48 08 24 D9 */	bl getGlobalVtx__8CPaneMgrFP7J2DPanePA3_A4_fUcbs
/* 801D27BC  80 61 00 08 */	lwz r3, 8(r1)
/* 801D27C0  80 01 00 0C */	lwz r0, 0xc(r1)
/* 801D27C4  90 61 00 14 */	stw r3, 0x14(r1)
/* 801D27C8  90 01 00 18 */	stw r0, 0x18(r1)
/* 801D27CC  80 01 00 10 */	lwz r0, 0x10(r1)
/* 801D27D0  90 01 00 1C */	stw r0, 0x1c(r1)
/* 801D27D4  C0 21 00 18 */	lfs f1, 0x18(r1)
/* 801D27D8  80 01 00 54 */	lwz r0, 0x54(r1)
/* 801D27DC  7C 08 03 A6 */	mtlr r0
/* 801D27E0  38 21 00 50 */	addi r1, r1, 0x50
/* 801D27E4  4E 80 00 20 */	blr 
