Flow report for Data_Extraction_System
Wed Apr 24 00:27:44 2019
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Flow Summary                                                                     ;
+------------------------------------+---------------------------------------------+
; Flow Status                        ; Successful - Wed Apr 24 00:27:44 2019       ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                      ; Data_Extraction_System                      ;
; Top-level Entity Name              ; Data_Extraction_System                      ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,748 / 22,320 ( 8 % )                      ;
;     Total combinational functions  ; 1,642 / 22,320 ( 7 % )                      ;
;     Dedicated logic registers      ; 1,076 / 22,320 ( 5 % )                      ;
; Total registers                    ; 1076                                        ;
; Total pins                         ; 25 / 154 ( 16 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 300 / 608,256 ( < 1 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+--------------------------------------------+
; Flow Settings                              ;
+-------------------+------------------------+
; Option            ; Setting                ;
+-------------------+------------------------+
; Start date & time ; 04/24/2019 00:27:01    ;
; Main task         ; Compilation            ;
; Revision Name     ; Data_Extraction_System ;
+-------------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                             ;
+--------------------------------------+----------------------------------------------------+---------------+-------------+------------------------------------+
; Assignment Name                      ; Value                                              ; Default Value ; Entity Name ; Section Id                         ;
+--------------------------------------+----------------------------------------------------+---------------+-------------+------------------------------------+
; COMPILER_SIGNATURE_ID                ; 247207024423183.155606202105736                    ; --            ; --          ; --                                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; SendData1_vhd_tst                  ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; tst_vhd_tst                        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; UART_Transmitter_vhd_tst           ;
; EDA_DESIGN_INSTANCE_NAME             ; i1                                                 ; --            ; --          ; DESrx_vhd_tst                      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; SPIpulse1_vhd_tst                  ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; DES_TEST_vhd_tst                   ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; addressBlock_vhd_tst               ;
; EDA_DESIGN_INSTANCE_NAME             ; i1                                                 ; --            ; --          ; DEStx_vhd_tst                      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; Data_Extraction_System4_vhd_tst    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; ID_Decoder_vhd_tst                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; Data_Extraction_Controller_vhd_tst ;
; EDA_DESIGN_INSTANCE_NAME             ; i1                                                 ; --            ; --          ; accessControl_vhd_tst              ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; genPulse_vhd_tst                   ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; Data_Extraction_System3_vhd_tst    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; FIFObufferWC_vhd_tst               ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; WC_Controller_vhd_tst              ;
; EDA_DESIGN_INSTANCE_NAME             ; i1                                                 ; --            ; --          ; FIFObuffer_vhd_tst                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; SystemTestx_vhd_tst                ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; ReadMPU1_vhd_tst                   ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; Data_Extraction_System_vhd_tst     ;
; EDA_DESIGN_INSTANCE_NAME             ; i1                                                 ; --            ; --          ; xDomain_s2f_vhd_tst                ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                 ; --            ; --          ; ReadMPU2_vhd_tst                   ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; UART_Transmitter_vhd_tst                           ; --            ; --          ; eda_simulation                     ;
; EDA_OUTPUT_DATA_FORMAT               ; Vhdl                                               ; --            ; --          ; eda_simulation                     ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (VHDL)                             ; <None>        ; --          ; --                                 ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                                    ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/SendData1.vht                  ; --            ; --          ; SendData1_vhd_tst                  ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/tst.vht                        ; --            ; --          ; tst_vhd_tst                        ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/UART_Transmitter.vht           ; --            ; --          ; UART_Transmitter_vhd_tst           ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/DESrx.vht                      ; --            ; --          ; DESrx_vhd_tst                      ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/SPIpulse1.vht                  ; --            ; --          ; SPIpulse1_vhd_tst                  ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/DES_TEST.vht                   ; --            ; --          ; DES_TEST_vhd_tst                   ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/addressBlock.vht               ; --            ; --          ; addressBlock_vhd_tst               ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/DEStx.vht                      ; --            ; --          ; DEStx_vhd_tst                      ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/Data_Extraction_System4.vht    ; --            ; --          ; Data_Extraction_System4_vhd_tst    ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/ID_Decoder.vht                 ; --            ; --          ; ID_Decoder_vhd_tst                 ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/Data_Extraction_Controller.vht ; --            ; --          ; Data_Extraction_Controller_vhd_tst ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/accessControl.vht              ; --            ; --          ; accessControl_vhd_tst              ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/genPulse.vht                   ; --            ; --          ; genPulse_vhd_tst                   ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/Data_Extraction_System3.vht    ; --            ; --          ; Data_Extraction_System3_vhd_tst    ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/FIFObufferWC.vht               ; --            ; --          ; FIFObufferWC_vhd_tst               ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/WC_Controller.vht              ; --            ; --          ; WC_Controller_vhd_tst              ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/FIFObuffer.vht                 ; --            ; --          ; FIFObuffer_vhd_tst                 ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/SystemTestx.vht                ; --            ; --          ; SystemTestx_vhd_tst                ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/ReadMPU1.vht                   ; --            ; --          ; ReadMPU1_vhd_tst                   ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/Data_Extraction_System.vht     ; --            ; --          ; Data_Extraction_System_vhd_tst     ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/xDomain_s2f.vht                ; --            ; --          ; xDomain_s2f_vhd_tst                ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/ReadMPU2.vht                   ; --            ; --          ; ReadMPU2_vhd_tst                   ;
; EDA_TEST_BENCH_MODULE_NAME           ; SendData1_vhd_tst                                  ; --            ; --          ; SendData1_vhd_tst                  ;
; EDA_TEST_BENCH_MODULE_NAME           ; tst_vhd_tst                                        ; --            ; --          ; tst_vhd_tst                        ;
; EDA_TEST_BENCH_MODULE_NAME           ; UART_Transmitter_vhd_tst                           ; --            ; --          ; UART_Transmitter_vhd_tst           ;
; EDA_TEST_BENCH_MODULE_NAME           ; DESrx_vhd_tst                                      ; --            ; --          ; DESrx_vhd_tst                      ;
; EDA_TEST_BENCH_MODULE_NAME           ; SPIpulse1_vhd_tst                                  ; --            ; --          ; SPIpulse1_vhd_tst                  ;
; EDA_TEST_BENCH_MODULE_NAME           ; DES_TEST_vhd_tst                                   ; --            ; --          ; DES_TEST_vhd_tst                   ;
; EDA_TEST_BENCH_MODULE_NAME           ; addressBlock_vhd_tst                               ; --            ; --          ; addressBlock_vhd_tst               ;
; EDA_TEST_BENCH_MODULE_NAME           ; DEStx_vhd_tst                                      ; --            ; --          ; DEStx_vhd_tst                      ;
; EDA_TEST_BENCH_MODULE_NAME           ; Data_Extraction_System4_vhd_tst                    ; --            ; --          ; Data_Extraction_System4_vhd_tst    ;
; EDA_TEST_BENCH_MODULE_NAME           ; ID_Decoder_vhd_tst                                 ; --            ; --          ; ID_Decoder_vhd_tst                 ;
; EDA_TEST_BENCH_MODULE_NAME           ; Data_Extraction_Controller_vhd_tst                 ; --            ; --          ; Data_Extraction_Controller_vhd_tst ;
; EDA_TEST_BENCH_MODULE_NAME           ; accessControl_vhd_tst                              ; --            ; --          ; accessControl_vhd_tst              ;
; EDA_TEST_BENCH_MODULE_NAME           ; genPulse_vhd_tst                                   ; --            ; --          ; genPulse_vhd_tst                   ;
; EDA_TEST_BENCH_MODULE_NAME           ; Data_Extraction_System3_vhd_tst                    ; --            ; --          ; Data_Extraction_System3_vhd_tst    ;
; EDA_TEST_BENCH_MODULE_NAME           ; FIFObufferWC_vhd_tst                               ; --            ; --          ; FIFObufferWC_vhd_tst               ;
; EDA_TEST_BENCH_MODULE_NAME           ; WC_Controller_vhd_tst                              ; --            ; --          ; WC_Controller_vhd_tst              ;
; EDA_TEST_BENCH_MODULE_NAME           ; FIFObuffer_vhd_tst                                 ; --            ; --          ; FIFObuffer_vhd_tst                 ;
; EDA_TEST_BENCH_MODULE_NAME           ; SystemTestx_vhd_tst                                ; --            ; --          ; SystemTestx_vhd_tst                ;
; EDA_TEST_BENCH_MODULE_NAME           ; ReadMPU1_vhd_tst                                   ; --            ; --          ; ReadMPU1_vhd_tst                   ;
; EDA_TEST_BENCH_MODULE_NAME           ; Data_Extraction_System_vhd_tst                     ; --            ; --          ; Data_Extraction_System_vhd_tst     ;
; EDA_TEST_BENCH_MODULE_NAME           ; xDomain_s2f_vhd_tst                                ; --            ; --          ; xDomain_s2f_vhd_tst                ;
; EDA_TEST_BENCH_MODULE_NAME           ; ReadMPU2_vhd_tst                                   ; --            ; --          ; ReadMPU2_vhd_tst                   ;
; EDA_TEST_BENCH_NAME                  ; Data_Extraction_Controller_vhd_tst                 ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; genPulse_vhd_tst                                   ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; xDomain_s2f_vhd_tst                                ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; FIFObuffer_vhd_tst                                 ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; Data_Extraction_System_vhd_tst                     ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; DES_TEST_vhd_tst                                   ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; accessControl_vhd_tst                              ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; tst_vhd_tst                                        ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; ReadMPU1_vhd_tst                                   ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; ReadMPU2_vhd_tst                                   ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; SendData1_vhd_tst                                  ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; SPIpulse1_vhd_tst                                  ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; Data_Extraction_System3_vhd_tst                    ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; Data_Extraction_System4_vhd_tst                    ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; SystemTestx_vhd_tst                                ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; DESrx_vhd_tst                                      ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; DEStx_vhd_tst                                      ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; addressBlock_vhd_tst                               ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; WC_Controller_vhd_tst                              ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; ID_Decoder_vhd_tst                                 ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; FIFObufferWC_vhd_tst                               ; --            ; --          ; eda_simulation                     ;
; EDA_TEST_BENCH_NAME                  ; UART_Transmitter_vhd_tst                           ; --            ; --          ; eda_simulation                     ;
; EDA_TIME_SCALE                       ; 1 ps                                               ; --            ; --          ; eda_simulation                     ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                                 ; --            ; --          ; --                                 ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                                  ; --            ; --          ; --                                 ;
; NOMINAL_CORE_SUPPLY_VOLTAGE          ; 1.2V                                               ; --            ; --          ; --                                 ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family)             ; --            ; --          ; Top                                ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family)             ; --            ; --          ; Top                                ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family)             ; --            ; --          ; Top                                ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                                ; --            ; --          ; --                                 ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW              ; --            ; --          ; --                                 ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                                       ; --            ; --          ; --                                 ;
+--------------------------------------+----------------------------------------------------+---------------+-------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:13     ; 1.0                     ; 4885 MB             ; 00:00:25                           ;
; Fitter                    ; 00:00:16     ; 1.2                     ; 6171 MB             ; 00:00:36                           ;
; Assembler                 ; 00:00:02     ; 1.0                     ; 4696 MB             ; 00:00:01                           ;
; TimeQuest Timing Analyzer ; 00:00:04     ; 1.5                     ; 4915 MB             ; 00:00:03                           ;
; EDA Netlist Writer        ; 00:00:03     ; 1.0                     ; 4679 MB             ; 00:00:03                           ;
; Total                     ; 00:00:38     ; --                      ; --                  ; 00:01:08                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+-----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                         ;
+---------------------------+------------------+------------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+---------------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis      ; DESKTOP-GCBG30Q  ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; DESKTOP-GCBG30Q  ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; DESKTOP-GCBG30Q  ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; DESKTOP-GCBG30Q  ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer        ; DESKTOP-GCBG30Q  ; Windows 10 ; 10.0       ; x86_64         ;
+---------------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off Data_Extraction_System -c Data_Extraction_System
quartus_fit --read_settings_files=off --write_settings_files=off Data_Extraction_System -c Data_Extraction_System
quartus_asm --read_settings_files=off --write_settings_files=off Data_Extraction_System -c Data_Extraction_System
quartus_sta Data_Extraction_System -c Data_Extraction_System
quartus_eda --read_settings_files=off --write_settings_files=off Data_Extraction_System -c Data_Extraction_System



