Partition Merge report for C5G_HDMI_VPG
Wed Nov 07 14:56:05 2018
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Wed Nov 07 14:56:05 2018           ;
; Quartus Prime Version           ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                   ; C5G_HDMI_VPG                                    ;
; Top-level Entity Name           ; C5G_HDMI_VPG                                    ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; N/A                                             ;
; Total registers                 ; 3582                                            ;
; Total pins                      ; 141                                             ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 2,547,520                                       ;
; Total DSP Blocks                ; 3                                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 3                                               ;
; Total DLLs                      ; 0                                               ;
+---------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; Source File            ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------------------------------------+---------+
; Name                                                                                             ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                                ; Details ;
+--------------------------------------------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------------------------------------+---------+
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                             ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                              ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[0] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[0] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[0] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[0] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[1] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[1] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[1] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[1] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[2] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[2] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[2] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[2] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[3] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[3] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[3] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[3] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[4] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[4] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[4] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[4] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[5] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[5] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[5] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[5] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[6] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[6] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[6] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[6] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[7] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[7] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[7] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[7] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[8] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[8] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[8] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[8] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[9] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[9] ; N/A     ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[9] ; post-fitting ; connected ; Top                            ; post-synthesis    ; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|s_rdaddress_char[9] ; N/A     ;
; auto_stp_external_clock_0                                                                        ; dynamic pin  ; connected ; Top                            ; post-synthesis    ; auto_stp_external_clock_0                                                                        ; N/A     ;
+--------------------------------------------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                       ;
+---------------------------------------------+---------+---------------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top     ; pzdyqx:nabboc ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------+---------------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 2532    ; 53            ; 95               ; 226                            ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 3913    ; 94            ; 148              ; 219                            ; 0                              ;
;     -- 7 input functions                    ; 69      ; 3             ; 3                ; 0                              ; 0                              ;
;     -- 6 input functions                    ; 859     ; 13            ; 36               ; 57                             ; 0                              ;
;     -- 5 input functions                    ; 874     ; 15            ; 22               ; 36                             ; 0                              ;
;     -- 4 input functions                    ; 663     ; 18            ; 30               ; 24                             ; 0                              ;
;     -- <=3 input functions                  ; 1448    ; 45            ; 57               ; 102                            ; 0                              ;
; Memory ALUT usage                           ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 3000    ; 72            ; 119              ; 391                            ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
;                                             ;         ;               ;                  ;                                ;                                ;
; I/O pins                                    ; 138     ; 0             ; 0                ; 0                              ; 3                              ;
; I/O registers                               ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 2546240 ; 0             ; 0                ; 1280                           ; 0                              ;
; Total block memory implementation bits      ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0       ; 0             ; 0                ; 0                              ; 1                              ;
; DSP block                                   ; 3       ; 0             ; 0                ; 0                              ; 0                              ;
; Fractional PLL                              ; 0       ; 0             ; 0                ; 0                              ; 1                              ;
; PLL Output Counter                          ; 0       ; 0             ; 0                ; 0                              ; 1                              ;
; PLL Reconfiguration Block                   ; 0       ; 0             ; 0                ; 0                              ; 1                              ;
; PLL Reference Clock Select Block            ; 0       ; 0             ; 0                ; 0                              ; 1                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Connections                                 ;         ;               ;                  ;                                ;                                ;
;     -- Input Connections                    ; 4054    ; 63            ; 195              ; 689                            ; 38                             ;
;     -- Registered Input Connections         ; 3168    ; 28            ; 136              ; 430                            ; 0                              ;
;     -- Output Connections                   ; 283     ; 6             ; 463              ; 35                             ; 4252                           ;
;     -- Registered Output Connections        ; 29      ; 4             ; 463              ; 0                              ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Internal Connections                        ;         ;               ;                  ;                                ;                                ;
;     -- Total Connections                    ; 38463   ; 549           ; 1524             ; 2461                           ; 4340                           ;
;     -- Registered Connections               ; 16234   ; 349           ; 1206             ; 1434                           ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; External Connections                        ;         ;               ;                  ;                                ;                                ;
;     -- Top                                  ; 50      ; 1             ; 206              ; 210                            ; 3870                           ;
;     -- pzdyqx:nabboc                        ; 1       ; 0             ; 38               ; 0                              ; 30                             ;
;     -- sld_hub:auto_hub                     ; 206     ; 38            ; 28               ; 223                            ; 163                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 210     ; 0             ; 223              ; 64                             ; 227                            ;
;     -- hard_block:auto_generated_inst       ; 3870    ; 30            ; 163              ; 227                            ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Partition Interface                         ;         ;               ;                  ;                                ;                                ;
;     -- Input Ports                          ; 63      ; 11            ; 144              ; 99                             ; 43                             ;
;     -- Output Ports                         ; 97      ; 4             ; 161              ; 35                             ; 33                             ;
;     -- Bidir Ports                          ; 25      ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Registered Ports                            ;         ;               ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0       ; 2             ; 11               ; 25                             ; 0                              ;
;     -- Registered Output Ports              ; 0       ; 3             ; 88               ; 21                             ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Port Connectivity                           ;         ;               ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0       ; 0             ; 3                ; 17                             ; 2                              ;
;     -- Output Ports driven by GND           ; 0       ; 0             ; 53               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0       ; 0             ; 0                ; 15                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0       ; 0             ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0       ; 0             ; 113              ; 14                             ; 0                              ;
;     -- Output Ports with no Source          ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0       ; 2             ; 118              ; 28                             ; 1                              ;
;     -- Output Ports with no Fanout          ; 0       ; 0             ; 98               ; 23                             ; 0                              ;
+---------------------------------------------+---------+---------------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                                  ; Partition                      ; Type          ; Location ; Status                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+
; ADC_CONVST                                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- ADC_CONVST                                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_CONVST~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; ADC_SCK                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SCK                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SCK~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; ADC_SDI                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SDI                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SDI~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; ADC_SDO                                                                                                                                                                                               ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- ADC_SDO                                                                                                                                                                                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADC_SDO~input                                                                                                                                                                                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; AUD_ADCDAT                                                                                                                                                                                            ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- AUD_ADCDAT                                                                                                                                                                                     ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCDAT~input                                                                                                                                                                               ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; AUD_ADCLRCK                                                                                                                                                                                           ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_ADCLRCK                                                                                                                                                                                    ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCLRCK~output                                                                                                                                                                             ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; AUD_BCLK                                                                                                                                                                                              ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_BCLK                                                                                                                                                                                       ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_BCLK~output                                                                                                                                                                                ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; AUD_DACDAT                                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- AUD_DACDAT                                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_DACDAT~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; AUD_DACLRCK                                                                                                                                                                                           ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_DACLRCK                                                                                                                                                                                    ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_DACLRCK~output                                                                                                                                                                             ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; AUD_XCK                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- AUD_XCK                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_XCK~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; CLOCK_125_p                                                                                                                                                                                           ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_125_p                                                                                                                                                                                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_125_p~input                                                                                                                                                                              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; CLOCK_50_B5B                                                                                                                                                                                          ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50_B5B                                                                                                                                                                                   ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50_B5B~input                                                                                                                                                                             ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; CLOCK_50_B6A                                                                                                                                                                                          ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50_B6A                                                                                                                                                                                   ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50_B6A~input                                                                                                                                                                             ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; CLOCK_50_B7A                                                                                                                                                                                          ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50_B7A                                                                                                                                                                                   ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50_B7A~input                                                                                                                                                                             ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; CLOCK_50_B8A                                                                                                                                                                                          ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50_B8A                                                                                                                                                                                   ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50_B8A~input                                                                                                                                                                             ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; CPU_RESET_n                                                                                                                                                                                           ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CPU_RESET_n                                                                                                                                                                                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CPU_RESET_n~input                                                                                                                                                                              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_CLK                                                                                                                                                                                           ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_CLK                                                                                                                                                                                    ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_CLK~output                                                                                                                                                                             ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_DE                                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_DE                                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_DE~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[0]                                                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[0]                                                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[0]~output                                                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[10]                                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[10]                                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[10]~output                                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[11]                                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[11]                                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[11]~output                                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[12]                                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[12]                                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[12]~output                                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[13]                                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[13]                                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[13]~output                                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[14]                                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[14]                                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[14]~output                                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[15]                                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[15]                                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[15]~output                                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[16]                                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[16]                                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[16]~output                                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[17]                                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[17]                                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[17]~output                                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[18]                                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[18]                                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[18]~output                                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[19]                                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[19]                                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[19]~output                                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[1]                                                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[1]                                                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[1]~output                                                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[20]                                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[20]                                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[20]~output                                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[21]                                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[21]                                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[21]~output                                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[22]                                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[22]                                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[22]~output                                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[23]                                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[23]                                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[23]~output                                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[2]                                                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[2]                                                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[2]~output                                                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[3]                                                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[3]                                                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[3]~output                                                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[4]                                                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[4]                                                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[4]~output                                                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[5]                                                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[5]                                                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[5]~output                                                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[6]                                                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[6]                                                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[6]~output                                                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[7]                                                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[7]                                                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[7]~output                                                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[8]                                                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[8]                                                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[8]~output                                                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_D[9]                                                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_D[9]                                                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_D[9]~output                                                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_HS                                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_HS                                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_HS~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_INT                                                                                                                                                                                           ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- HDMI_TX_INT                                                                                                                                                                                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_INT~input                                                                                                                                                                              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HDMI_TX_VS                                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HDMI_TX_VS                                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HDMI_TX_VS~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HEX0[0]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HEX0[1]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HEX0[2]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HEX0[3]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HEX0[4]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HEX0[5]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HEX0[6]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HEX1[0]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HEX1[1]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HEX1[2]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HEX1[3]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HEX1[4]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HEX1[5]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; HEX1[6]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; I2C_SCL                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- I2C_SCL                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- I2C_SCL~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; I2C_SDA                                                                                                                                                                                               ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- I2C_SDA                                                                                                                                                                                        ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- I2C_SDA~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                                                                ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                                                                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                                                                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                                                                ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                                                                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                                                                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; KEY[2]                                                                                                                                                                                                ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[2]                                                                                                                                                                                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[2]~input                                                                                                                                                                                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; KEY[3]                                                                                                                                                                                                ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[3]                                                                                                                                                                                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[3]~input                                                                                                                                                                                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDG[0]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[0]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[0]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDG[1]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[1]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[1]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDG[2]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[2]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[2]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDG[3]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[3]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[3]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDG[4]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[4]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[4]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDG[5]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[5]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[5]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDG[6]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[6]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[6]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDG[7]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[7]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[7]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDR[0]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDR[1]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDR[2]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDR[3]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDR[4]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDR[5]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDR[6]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDR[7]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDR[8]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; LEDR[9]                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SD_CLK                                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SD_CLK                                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SD_CLK~output                                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SD_CMD                                                                                                                                                                                                ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_CMD                                                                                                                                                                                         ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_CMD~output                                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SD_DAT[0]                                                                                                                                                                                             ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[0]                                                                                                                                                                                      ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[0]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SD_DAT[1]                                                                                                                                                                                             ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[1]                                                                                                                                                                                      ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[1]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SD_DAT[2]                                                                                                                                                                                             ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[2]                                                                                                                                                                                      ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[2]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SD_DAT[3]                                                                                                                                                                                             ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[3]                                                                                                                                                                                      ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[3]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[0]                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[0]                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[0]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[10]                                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[10]                                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[10]~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[11]                                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[11]                                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[11]~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[12]                                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[12]                                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[12]~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[13]                                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[13]                                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[13]~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[14]                                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[14]                                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[14]~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[15]                                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[15]                                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[15]~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[16]                                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[16]                                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[16]~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[17]                                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[17]                                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[17]~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[1]                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[1]                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[1]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[2]                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[2]                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[2]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[3]                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[3]                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[3]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[4]                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[4]                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[4]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[5]                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[5]                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[5]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[6]                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[6]                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[6]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[7]                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[7]                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[7]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[8]                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[8]                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[8]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_A[9]                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_A[9]                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_A[9]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_CE_n                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_CE_n                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_CE_n~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[0]                                                                                                                                                                                             ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[0]                                                                                                                                                                                      ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[0]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[10]                                                                                                                                                                                            ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[10]                                                                                                                                                                                     ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[10]~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[11]                                                                                                                                                                                            ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[11]                                                                                                                                                                                     ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[11]~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[12]                                                                                                                                                                                            ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[12]                                                                                                                                                                                     ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[12]~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[13]                                                                                                                                                                                            ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[13]                                                                                                                                                                                     ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[13]~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[14]                                                                                                                                                                                            ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[14]                                                                                                                                                                                     ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[14]~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[15]                                                                                                                                                                                            ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[15]                                                                                                                                                                                     ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[15]~output                                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[1]                                                                                                                                                                                             ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[1]                                                                                                                                                                                      ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[1]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[2]                                                                                                                                                                                             ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[2]                                                                                                                                                                                      ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[2]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[3]                                                                                                                                                                                             ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[3]                                                                                                                                                                                      ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[3]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[4]                                                                                                                                                                                             ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[4]                                                                                                                                                                                      ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[4]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[5]                                                                                                                                                                                             ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[5]                                                                                                                                                                                      ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[5]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[6]                                                                                                                                                                                             ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[6]                                                                                                                                                                                      ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[6]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[7]                                                                                                                                                                                             ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[7]                                                                                                                                                                                      ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[7]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[8]                                                                                                                                                                                             ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[8]                                                                                                                                                                                      ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[8]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_D[9]                                                                                                                                                                                             ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_D[9]                                                                                                                                                                                      ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_D[9]~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_LB_n                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_LB_n                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_LB_n~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_OE_n                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_OE_n                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_OE_n~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_UB_n                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_UB_n                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_UB_n~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SRAM_WE_n                                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_WE_n                                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_WE_n~output                                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SW[0]                                                                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SW[1]                                                                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SW[2]                                                                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SW[3]                                                                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SW[4]                                                                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SW[5]                                                                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SW[6]                                                                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SW[7]                                                                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SW[8]                                                                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; SW[9]                                                                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; UART_RX                                                                                                                                                                                               ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- UART_RX                                                                                                                                                                                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- UART_RX~input                                                                                                                                                                                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; UART_TX                                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- UART_TX                                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UART_TX~output                                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                   ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                            ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                      ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                   ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                            ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                      ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                   ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                   ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                            ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                      ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; auto_stp_external_clock_0                                                                                                                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- auto_stp_external_clock_0                                                                                                                                                                      ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- auto_stp_external_clock_0~input                                                                                                                                                                ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;     -- sld_signaltap:auto_signaltap_0|acq_clk                                                                                                                                                         ; sld_signaltap:auto_signaltap_0 ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_HDMI_QSYS_jtag_uart_alt_jtag_atlantic_clr                                                                                                                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_HDMI_QSYS_jtag_uart_alt_jtag_atlantic_ena                                                                                                                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_HDMI_QSYS_jtag_uart_alt_jtag_atlantic_ir_in_0_                                                                                                                                   ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_HDMI_QSYS_jtag_uart_alt_jtag_atlantic_ir_out_0_                                                                                                                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_HDMI_QSYS_jtag_uart_alt_jtag_atlantic_jtag_state_cdr                                                                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_HDMI_QSYS_jtag_uart_alt_jtag_atlantic_jtag_state_rti                                                                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_HDMI_QSYS_jtag_uart_alt_jtag_atlantic_jtag_state_sdr                                                                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_HDMI_QSYS_jtag_uart_alt_jtag_atlantic_jtag_state_udr                                                                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_HDMI_QSYS_jtag_uart_alt_jtag_atlantic_raw_tck                                                                                                                                    ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_HDMI_QSYS_jtag_uart_alt_jtag_atlantic_tdi                                                                                                                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_HDMI_QSYS_jtag_uart_alt_jtag_atlantic_tdo                                                                                                                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_HDMI_QSYS_jtag_uart_alt_jtag_atlantic_usr1                                                                                                                                       ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; jtag.bp.u0_nios2_qsys_cpu_the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci_the_HDMI_QSYS_nios2_qsys_cpu_debug_slave_wrapper_HDMI_QSYS_nios2_qsys_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
; laejrgibqjgjcajif0v92jmfv                                                                                                                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;                                ;               ;          ;                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                      ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                         ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 2930                                                                          ;
;                                             ;                                                                               ;
; Combinational ALUT usage for logic          ; 4374                                                                          ;
;     -- 7 input functions                    ; 75                                                                            ;
;     -- 6 input functions                    ; 965                                                                           ;
;     -- 5 input functions                    ; 947                                                                           ;
;     -- 4 input functions                    ; 735                                                                           ;
;     -- <=3 input functions                  ; 1652                                                                          ;
;                                             ;                                                                               ;
; Dedicated logic registers                   ; 3582                                                                          ;
;                                             ;                                                                               ;
; I/O pins                                    ; 141                                                                           ;
; Total MLAB memory bits                      ; 0                                                                             ;
; Total block memory bits                     ; 2547520                                                                       ;
;                                             ;                                                                               ;
; Total DSP Blocks                            ; 3                                                                             ;
;                                             ;                                                                               ;
; Total PLLs                                  ; 3                                                                             ;
;     -- PLLs                                 ; 2                                                                             ;
;     -- Fractional PLLs                      ; 1                                                                             ;
;                                             ;                                                                               ;
; Maximum fan-out node                        ; HDMI_QSYS:u0|HDMI_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[0] ;
; Maximum fan-out                             ; 2631                                                                          ;
; Total fan-out                               ; 42013                                                                         ;
; Average fan-out                             ; 4.75                                                                          ;
+---------------------------------------------+-------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                         ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------------------------------+
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None                         ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None                         ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_cpu:cpu|HDMI_QSYS_nios2_qsys_cpu_bht_module:HDMI_QSYS_nios2_qsys_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512     ; None                         ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_cpu:cpu|HDMI_QSYS_nios2_qsys_cpu_dc_data_module:HDMI_QSYS_nios2_qsys_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; None                         ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_cpu:cpu|HDMI_QSYS_nios2_qsys_cpu_dc_tag_module:HDMI_QSYS_nios2_qsys_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_7pi1:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 64           ; 12           ; 64           ; 12           ; 768     ; None                         ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_cpu:cpu|HDMI_QSYS_nios2_qsys_cpu_dc_victim_module:HDMI_QSYS_nios2_qsys_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256     ; None                         ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_cpu:cpu|HDMI_QSYS_nios2_qsys_cpu_ic_data_module:HDMI_QSYS_nios2_qsys_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768   ; None                         ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_cpu:cpu|HDMI_QSYS_nios2_qsys_cpu_ic_tag_module:HDMI_QSYS_nios2_qsys_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_vgj1:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 128          ; 17           ; 128          ; 17           ; 2176    ; None                         ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_cpu:cpu|HDMI_QSYS_nios2_qsys_cpu_nios2_oci:the_HDMI_QSYS_nios2_qsys_cpu_nios2_oci|HDMI_QSYS_nios2_qsys_cpu_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_cpu_nios2_ocimem|HDMI_QSYS_nios2_qsys_cpu_ociram_sp_ram_module:HDMI_QSYS_nios2_qsys_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192    ; None                         ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_cpu:cpu|HDMI_QSYS_nios2_qsys_cpu_register_bank_a_module:HDMI_QSYS_nios2_qsys_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; None                         ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_cpu:cpu|HDMI_QSYS_nios2_qsys_cpu_register_bank_b_module:HDMI_QSYS_nios2_qsys_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; None                         ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_nhn1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; AUTO ; Single Port      ; 77500        ; 32           ; --           ; --           ; 2480000 ; HDMI_QSYS_onchip_memory2.hex ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8b84:auto_generated|ALTSYNCRAM                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; 128          ; 10           ; 128          ; 10           ; 1280    ; None                         ;
; vpg:u_vpg|vga_generator:u_vga_generator|background_generator:background_generator_inst0|background_memory:b2v_inst|altsyncram:altsyncram_component|altsyncram_9d14:auto_generated|ALTSYNCRAM                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; 512          ; 3            ; 512          ; 3            ; 1536    ; image.colour.mif             ;
; vpg:u_vpg|vga_generator:u_vga_generator|character_generator:pacman_generator|character_memory:character_memory_inst|altsyncram:altsyncram_component|altsyncram_5l14:auto_generated|ALTSYNCRAM                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; 576          ; 1            ; 576          ; 1            ; 576     ; pacman_4.mif                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------------------------------+


+-----------------------------------------------+
; Partition Merge DSP Block Usage Summary       ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 3           ;
; Total number of DSP blocks      ; 3           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition
    Info: Processing started: Wed Nov 07 14:56:02 2018
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off pacman -c C5G_HDMI_VPG --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus Prime software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "pzdyqx:nabboc"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 53 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 4 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 21 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 20 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "CLOCK_125_p" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 97
    Warning (15610): No output dependent on input pin "CLOCK_50_B5B" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 98
    Warning (15610): No output dependent on input pin "CLOCK_50_B6A" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 99
    Warning (15610): No output dependent on input pin "CLOCK_50_B8A" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 101
    Warning (15610): No output dependent on input pin "CPU_RESET_n" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 108
    Warning (15610): No output dependent on input pin "KEY[0]" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 109
    Warning (15610): No output dependent on input pin "KEY[3]" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 109
    Warning (15610): No output dependent on input pin "SW[0]" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 112
    Warning (15610): No output dependent on input pin "SW[1]" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 112
    Warning (15610): No output dependent on input pin "SW[2]" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 112
    Warning (15610): No output dependent on input pin "SW[3]" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 112
    Warning (15610): No output dependent on input pin "SW[4]" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 112
    Warning (15610): No output dependent on input pin "SW[5]" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 112
    Warning (15610): No output dependent on input pin "SW[6]" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 112
    Warning (15610): No output dependent on input pin "SW[7]" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 112
    Warning (15610): No output dependent on input pin "SW[8]" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 112
    Warning (15610): No output dependent on input pin "SW[9]" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 112
    Warning (15610): No output dependent on input pin "ADC_SDO" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 130
    Warning (15610): No output dependent on input pin "AUD_ADCDAT" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 133
    Warning (15610): No output dependent on input pin "UART_RX" File: D:/TL_MOREIRA_BERGES/TL_PACMAN/c5g_hdmi_vpg.v Line: 150
Info (21057): Implemented 7244 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 28 input pins
    Info (21059): Implemented 92 output pins
    Info (21060): Implemented 25 bidirectional pins
    Info (21061): Implemented 6516 logic cells
    Info (21064): Implemented 573 RAM segments
    Info (21065): Implemented 2 PLLs
    Info (21062): Implemented 3 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 684 megabytes
    Info: Processing ended: Wed Nov 07 14:56:06 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


