# 关于仿真波形图没有错误但是上板不通过的一些解决方法



- 前提是波形图正确并且在在线实验可以看到结果正确

![image-20241214175059658](D:\Internt_of_Thing\e_book\计算机组成原理\note\assets\image-20241214175059658.png)

- 注意小尾端形式存放数据



- 问题可能在于wns为负数或者过于小导致程序时序紧张导致测评不过
- 所以这里有一些办法增加wns

1. 一是对于代码而言，少用reg类型，多用wire类型，少用always语句，多用组合逻辑，少用if else语句嵌套，多用case

   1. 例如对于cu而言

      ```verilog
      module cu (
                 input wire[5:0] opcode,
                 output reg sign1,
                 //......
                 output reg signx
             );
      begin
          always @(*) begin
              case (opcode)
                  6'b000000: sign1 <= 0;
                  //6'bxxxxxx: signx=x;
              endcase  
      end
      endmodule
      ```

      太多的reg, always语句,不如直接使用组合逻辑电路，利用类似卡诺图化简或者观察

      ```verilog
      module cu (
                 input wire[5:0] opcode,
                 output wire sign1,
                 //......
                 output wire signx
             );
      begin
          assign sign1= //.......
      end
      endmodule
      ```

      2. 对于其他模板也是如此

2. 二是确保根据帮手文档将时钟频率修改为5M，同时传入cpu的为相应的时钟



3. 三是加入课程资料里的约束补充，并将两个需要调整的值变为1尝试是否通过再提高

```
set cpu_clk [get_clocks -of_objects [get_pins clock_gen/clk_out1]]

#这个值需要自己试，可能在0~10左右
set ram_input_delay [expr 1]
#这个值需要自己试，可能在0~5左右
set ram_output_delay [expr 1]  

set_input_delay -clock $cpu_clk $ram_input_delay [get_ports base_ram_data[*]]
set_input_delay -clock $cpu_clk $ram_input_delay [get_ports ext_ram_data[*]]

set_output_delay -clock $cpu_clk $ram_output_delay [get_ports base_ram_addr[*]]
set_output_delay -clock $cpu_clk $ram_output_delay [get_ports base_ram_be_n[*]]
set_output_delay -clock $cpu_clk $ram_output_delay [get_ports base_ram_data[*]]
set_output_delay -clock $cpu_clk $ram_output_delay [get_ports base_ram_oe_n]
set_output_delay -clock $cpu_clk $ram_output_delay [get_ports base_ram_we_n]
set_output_delay -clock $cpu_clk $ram_output_delay [get_ports ext_ram_addr[*]]
set_output_delay -clock $cpu_clk $ram_output_delay [get_ports ext_ram_be_n[*]]
set_output_delay -clock $cpu_clk $ram_output_delay [get_ports ext_ram_data[*]]
set_output_delay -clock $cpu_clk $ram_output_delay [get_ports ext_ram_oe_n]
set_output_delay -clock $cpu_clk $ram_output_delay [get_ports ext_ram_we_n]
set_output_delay -clock $cpu_clk $ram_output_delay [get_ports ext_ram_ce_n]

create_generated_clock -name cpuclk -source [get_ports clk_50M] -multiply_by 1 [get_pins clock_gen/clk_out1]
```

4. 四是将thinpad_top.v中数码管以下的Democode注释掉或者删除,这些代码不影响程序

```verilog
//7段数码管译码器演示，将number用16进制显示在数码管上面
wire[7:0] number;
SEG7_LUT segL(.oSEG1(dpy0), .iDIG(number[3:0])); //dpy0是低位数码管
SEG7_LUT segH(.oSEG1(dpy1), .iDIG(number[7:4])); //dpy1是高位数码管

reg[15:0] led_bits;
assign leds = led_bits;

always@(posedge clock_btn or posedge reset_btn) begin
    if(reset_btn)begin //复位按下，设置LED为初始值
        led_bits <= 16'h1;
    end
    else begin //每次按下时钟按钮，LED循环左移
        led_bits <= {led_bits[14:0],led_bits[15]};
    end
end

//直连串口接收发送演示，从直连串口收到的数据再发送出去
wire [7:0] ext_uart_rx;
reg  [7:0] ext_uart_buffer, ext_uart_tx;
wire ext_uart_ready, ext_uart_clear, ext_uart_busy;
reg ext_uart_start, ext_uart_avai;
    
assign number = ext_uart_buffer;

async_receiver #(.ClkFrequency(50000000),.Baud(9600)) //接收模块，9600无检验位
    ext_uart_r(
        .clk(clk_50M),                       //外部时钟信号
        .RxD(rxd),                           //外部串行信号输入
        .RxD_data_ready(ext_uart_ready),  //数据接收到标志
        .RxD_clear(ext_uart_clear),       //清除接收标志
        .RxD_data(ext_uart_rx)             //接收到的一字节数据
    );

assign ext_uart_clear = ext_uart_ready; //收到数据的同时，清除标志，因为数据已取到ext_uart_buffer中
always @(posedge clk_50M) begin //接收到缓冲区ext_uart_buffer
    if(ext_uart_ready)begin
        ext_uart_buffer <= ext_uart_rx;
        ext_uart_avai <= 1;
    end else if(!ext_uart_busy && ext_uart_avai)begin 
        ext_uart_avai <= 0;
    end
end
always @(posedge clk_50M) begin //将缓冲区ext_uart_buffer发送出去
    if(!ext_uart_busy && ext_uart_avai)begin 
        ext_uart_tx <= ext_uart_buffer;
        ext_uart_start <= 1;
    end else begin 
        ext_uart_start <= 0;
    end
end

async_transmitter #(.ClkFrequency(50000000),.Baud(9600)) //发送模块，9600无检验位
    ext_uart_t(
        .clk(clk_50M),                  //外部时钟信号
        .TxD(txd),                      //串行信号输出
        .TxD_busy(ext_uart_busy),       //发送器忙状态指示
        .TxD_start(ext_uart_start),    //开始发送信号
        .TxD_data(ext_uart_tx)        //待发送的数据
    );

//图像输出演示，分辨率800x600@75Hz，像素时钟为50MHz
wire [11:0] hdata;
assign video_red = hdata < 266 ? 3'b111 : 0; //红色竖条
assign video_green = hdata < 532 && hdata >= 266 ? 3'b111 : 0; //绿色竖条
assign video_blue = hdata >= 532 ? 2'b11 : 0; //蓝色竖条
assign video_clk = clk_50M;
vga #(12, 800, 856, 976, 1040, 600, 637, 643, 666, 1, 1) vga800x600at75 (
    .clk(clk_50M), 
    .hdata(hdata), //横坐标
    .vdata(),      //纵坐标
    .hsync(video_hsync),
    .vsync(video_vsync),
    .data_enable(video_de)
);
```



- 如果以上方法全都尝试请注意是否正确选中测评项目，选择自动评测里个人赛（MIPS)的一级评测，而不要选到LoongArch赛道