Simulator report for tt
Wed May 01 18:31:32 2024
Quartus II Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 167 nodes    ;
; Simulation Coverage         ;      69.43 % ;
; Total Number of Transitions ; 2278         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; MAX3000A     ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Functional ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      69.43 % ;
; Total nodes checked                                 ; 167          ;
; Total output ports checked                          ; 157          ;
; Total output ports with complete 1/0-value coverage ; 109          ;
; Total output ports with no 1/0-value coverage       ; 48           ;
; Total output ports with no 1-value coverage         ; 48           ;
; Total output ports with no 0-value coverage         ; 48           ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                          ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+------------------+
; Node Name                                                               ; Output Port Name                                                        ; Output Port Type ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+------------------+
; |tt|seg[2]~reg0                                                         ; |tt|seg[2]~reg0                                                         ; regout           ;
; |tt|seg[1]~reg0                                                         ; |tt|seg[1]~reg0                                                         ; regout           ;
; |tt|way~0                                                               ; |tt|way~0                                                               ; out              ;
; |tt|way~1                                                               ; |tt|way~1                                                               ; out              ;
; |tt|way~2                                                               ; |tt|way~2                                                               ; out              ;
; |tt|way~3                                                               ; |tt|way~3                                                               ; out              ;
; |tt|way~4                                                               ; |tt|way~4                                                               ; out              ;
; |tt|way~5                                                               ; |tt|way~5                                                               ; out              ;
; |tt|way~6                                                               ; |tt|way~6                                                               ; out              ;
; |tt|WideOr0                                                             ; |tt|WideOr0                                                             ; out0             ;
; |tt|seg~0                                                               ; |tt|seg~0                                                               ; out0             ;
; |tt|aaa[3]                                                              ; |tt|aaa[3]                                                              ; regout           ;
; |tt|aaa[2]                                                              ; |tt|aaa[2]                                                              ; regout           ;
; |tt|WideOr1                                                             ; |tt|WideOr1                                                             ; out0             ;
; |tt|aaa[1]                                                              ; |tt|aaa[1]                                                              ; regout           ;
; |tt|WideOr2                                                             ; |tt|WideOr2                                                             ; out0             ;
; |tt|aaa[0]                                                              ; |tt|aaa[0]                                                              ; regout           ;
; |tt|WideOr3                                                             ; |tt|WideOr3                                                             ; out0             ;
; |tt|seg~1                                                               ; |tt|seg~1                                                               ; out0             ;
; |tt|aaa~1                                                               ; |tt|aaa~1                                                               ; out              ;
; |tt|aaa~2                                                               ; |tt|aaa~2                                                               ; out              ;
; |tt|aaa~3                                                               ; |tt|aaa~3                                                               ; out              ;
; |tt|aaa~4                                                               ; |tt|aaa~4                                                               ; out              ;
; |tt|aaa~5                                                               ; |tt|aaa~5                                                               ; out              ;
; |tt|frequency[0]                                                        ; |tt|frequency[0]                                                        ; regout           ;
; |tt|seg[3]~reg0                                                         ; |tt|seg[3]~reg0                                                         ; regout           ;
; |tt|seg[4]~reg0                                                         ; |tt|seg[4]~reg0                                                         ; regout           ;
; |tt|seg[5]~reg0                                                         ; |tt|seg[5]~reg0                                                         ; regout           ;
; |tt|seg[6]~reg0                                                         ; |tt|seg[6]~reg0                                                         ; regout           ;
; |tt|seg[7]~reg0                                                         ; |tt|seg[7]~reg0                                                         ; regout           ;
; |tt|way[0]~reg0                                                         ; |tt|way[0]~reg0                                                         ; regout           ;
; |tt|way[1]~reg0                                                         ; |tt|way[1]~reg0                                                         ; regout           ;
; |tt|way[2]~reg0                                                         ; |tt|way[2]~reg0                                                         ; regout           ;
; |tt|way[3]~reg0                                                         ; |tt|way[3]~reg0                                                         ; regout           ;
; |tt|way[4]~reg0                                                         ; |tt|way[4]~reg0                                                         ; regout           ;
; |tt|way[5]~reg0                                                         ; |tt|way[5]~reg0                                                         ; regout           ;
; |tt|way[6]~reg0                                                         ; |tt|way[6]~reg0                                                         ; regout           ;
; |tt|way[7]~reg0                                                         ; |tt|way[7]~reg0                                                         ; regout           ;
; |tt|frequency[1]                                                        ; |tt|frequency[1]                                                        ; regout           ;
; |tt|clk                                                                 ; |tt|clk                                                                 ; out              ;
; |tt|seg[1]                                                              ; |tt|seg[1]                                                              ; pin_out          ;
; |tt|seg[2]                                                              ; |tt|seg[2]                                                              ; pin_out          ;
; |tt|seg[3]                                                              ; |tt|seg[3]                                                              ; pin_out          ;
; |tt|seg[4]                                                              ; |tt|seg[4]                                                              ; pin_out          ;
; |tt|seg[5]                                                              ; |tt|seg[5]                                                              ; pin_out          ;
; |tt|seg[6]                                                              ; |tt|seg[6]                                                              ; pin_out          ;
; |tt|seg[7]                                                              ; |tt|seg[7]                                                              ; pin_out          ;
; |tt|way[0]                                                              ; |tt|way[0]                                                              ; pin_out          ;
; |tt|way[1]                                                              ; |tt|way[1]                                                              ; pin_out          ;
; |tt|way[2]                                                              ; |tt|way[2]                                                              ; pin_out          ;
; |tt|way[3]                                                              ; |tt|way[3]                                                              ; pin_out          ;
; |tt|way[4]                                                              ; |tt|way[4]                                                              ; pin_out          ;
; |tt|way[5]                                                              ; |tt|way[5]                                                              ; pin_out          ;
; |tt|way[6]                                                              ; |tt|way[6]                                                              ; pin_out          ;
; |tt|way[7]                                                              ; |tt|way[7]                                                              ; pin_out          ;
; |tt|Decoder0~0                                                          ; |tt|Decoder0~0                                                          ; out0             ;
; |tt|Decoder0~1                                                          ; |tt|Decoder0~1                                                          ; out0             ;
; |tt|Decoder0~2                                                          ; |tt|Decoder0~2                                                          ; out0             ;
; |tt|Decoder0~3                                                          ; |tt|Decoder0~3                                                          ; out0             ;
; |tt|Decoder0~4                                                          ; |tt|Decoder0~4                                                          ; out0             ;
; |tt|Decoder0~5                                                          ; |tt|Decoder0~5                                                          ; out0             ;
; |tt|Decoder0~6                                                          ; |tt|Decoder0~6                                                          ; out0             ;
; |tt|Decoder0~7                                                          ; |tt|Decoder0~7                                                          ; out0             ;
; |tt|Decoder0~8                                                          ; |tt|Decoder0~8                                                          ; out0             ;
; |tt|Decoder0~9                                                          ; |tt|Decoder0~9                                                          ; out0             ;
; |tt|LessThan0~0                                                         ; |tt|LessThan0~0                                                         ; out0             ;
; |tt|LessThan0~1                                                         ; |tt|LessThan0~1                                                         ; out0             ;
; |tt|LessThan0~2                                                         ; |tt|LessThan0~2                                                         ; out0             ;
; |tt|LessThan0~3                                                         ; |tt|LessThan0~3                                                         ; out0             ;
; |tt|LessThan0~4                                                         ; |tt|LessThan0~4                                                         ; out0             ;
; |tt|LessThan0~5                                                         ; |tt|LessThan0~5                                                         ; out0             ;
; |tt|LessThan0~6                                                         ; |tt|LessThan0~6                                                         ; out0             ;
; |tt|Equal0~0                                                            ; |tt|Equal0~0                                                            ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[2]~2             ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[2]              ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[3]~3             ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[3]              ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3                  ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~0                 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~0                 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g4~0                ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g4~0                ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]~0             ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]~1             ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[3]     ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[3]     ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[4]   ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[4]   ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[0]               ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[1]~1             ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[1]              ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[0]               ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~1                 ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                             ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+------------------+
; Node Name                                                               ; Output Port Name                                                        ; Output Port Type ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+------------------+
; |tt|seg[0]~reg0                                                         ; |tt|seg[0]~reg0                                                         ; regout           ;
; |tt|aaa[5]                                                              ; |tt|aaa[5]                                                              ; regout           ;
; |tt|aaa[4]                                                              ; |tt|aaa[4]                                                              ; regout           ;
; |tt|WideOr4                                                             ; |tt|WideOr4                                                             ; out0             ;
; |tt|aaa~0                                                               ; |tt|aaa~0                                                               ; out              ;
; |tt|seg[0]                                                              ; |tt|seg[0]                                                              ; pin_out          ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[5]       ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[5]       ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[4]       ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[4]       ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]       ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]       ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]       ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]       ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0             ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]              ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[4]~4             ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[4]~4             ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[4]              ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[4]              ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[4]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[4]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[5]~5             ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[5]~5             ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[5]              ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[5]              ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[5]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[5]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[3]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[3]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[4]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[4]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|p2c[0]              ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|p2c[0]              ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[4]~0   ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[4]~0   ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[4]     ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[4]     ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~4                 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~4                 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[4]~2 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[4]~2 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~5                 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~5                 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[5]~3 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[5]~3 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[5]   ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[5]   ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[1]       ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[0]       ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[0]~0             ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[0]              ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[1]               ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[0]               ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~2                 ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                             ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+------------------+
; Node Name                                                               ; Output Port Name                                                        ; Output Port Type ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+------------------+
; |tt|seg[0]~reg0                                                         ; |tt|seg[0]~reg0                                                         ; regout           ;
; |tt|aaa[5]                                                              ; |tt|aaa[5]                                                              ; regout           ;
; |tt|aaa[4]                                                              ; |tt|aaa[4]                                                              ; regout           ;
; |tt|WideOr4                                                             ; |tt|WideOr4                                                             ; out0             ;
; |tt|aaa~0                                                               ; |tt|aaa~0                                                               ; out              ;
; |tt|seg[0]                                                              ; |tt|seg[0]                                                              ; pin_out          ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[5]       ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[5]       ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[4]       ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[4]       ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]       ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]       ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]       ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]       ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0             ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]              ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[4]~4             ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[4]~4             ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[4]              ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[4]              ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[4]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[4]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[5]~5             ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[5]~5             ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[5]              ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[5]              ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[5]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[5]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[3]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[3]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[4]               ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[4]               ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|p2c[0]              ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|p2c[0]              ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[4]~0   ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[4]~0   ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[4]     ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[4]     ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~4                 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~4                 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[4]~2 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[4]~2 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~5                 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~5                 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[5]~3 ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[5]~3 ; out0             ;
; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[5]   ; |tt|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[5]   ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[1]       ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[0]       ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[0]~0             ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[0]              ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[1]               ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[0]               ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~2                 ; |tt|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 01 18:31:32 2024
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off tt -c tt
Info: Using vector source file "C:/Vue/Verilog_CommonAnodeFour-DigitSeven1/tt.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      69.43 %
Info: Number of transitions in simulation is 2278
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 152 megabytes
    Info: Processing ended: Wed May 01 18:31:32 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


