一、选择题
1．推动计算机系统结构发展的关键是提高                               （    ）
  A. 计算机系统的并行性            B. 集成电路的集成度 
  C. 处理单元的速度                D. 主存速度
2．系列机是指具有相同____的一系列不同型号的机器。                  （    ）
  A. 组成        B. 实现技术       C. 系统结构      D. 硬联逻辑
3．规格化的浮点数的最大负数与____、_____相关。                       （    ）
  A．最大正尾数、最大阶码          B. 最小正尾数、最小阶码
  C. 最大负尾数、最小阶码          D. 最小负尾数、最大阶码
4．超流水处理机是利用____实现的并行技术。                          （    ）
  A. 资源重复设置                  B. 时间重叠 
  C. 共享资源                      D. 存储器
5．先行控制的预处理技术是把进入运算器的指令都处理成                （    ）
A.RM型指令                     B. MR型指令
C. RR型指令                     B. MM型指令
6．8个存储体构成低位交叉编址存储器，则多少低位地址作为体号？       （    ）
  A. 2                             B. 3
  C. 4                             D. 8
7．对于虚拟存储器，下列说法正确的是                                （    ）
A. 访主存命中率随页面大小增大而提高         
B. 访主存命中率随主存容量增大而提高
  C. 改变替换算法可提高命中率 
D. 主存命中率低时，改用堆栈型替换算法，并增大主存容量，可提高命中率
8．互联网络相互连接的输入端与输出端是一对多的，则称这种连接是____。 （    ）
A. 播送连接                      B. 置换连接
  C. 广播连接                      D. 互播连接
9．阵列控制器CU的功能不包括                                      （    ）
A. 对指令流进行控制、译码，执行标量操作指令
B. 向各处理单元发出执行数组操作指令所需的控制信号
C. 利用ADA修改指令地址，并形成有效地址经地址寄存器MAR送MLU
 D. 产生和向所有处理单元广播公共地址部分
10．分布式共享存储器系统DSM的访存模型是：                        （    ）
A. UMA结构                   B. NUMA结构
C. COMA结构                  D. NORMA结构
11．计算机系统性能的不断提高主要靠器件的变革和______的改进。          (    ) 
  A．计算机系统结构                B. 程序设计语言
  C．算法                          D．操作系统
12. 机器浮点数字长一定后，尾数长度的多少主要影响                (    )
  A. 可表示数的精度                B.数在数轴上分布的稀密程度 
  C. 可表示数的范围                D.数在运算过程中的精度损失
13．从复杂指令系统中删掉使用频度低且复杂的指令，这实际上是一个      （    ）
  A. 编译技术问题                  B. 软硬件功能的分配问题
  C. 软件技术问题                  D. 硬件技术问题 
14．多套部件并行执行多条指令，称之为_____并行。                      （    ）
A. 指令内部                      B. 指令之间
C. 任务或进程之间                D. 作业或程序之间
15．超流水处理方式是利用_______的并行技术来开发计算机系统的并行性。 （    ）
A. 时间重叠                      B. 资源重复
  C. 空间技术                      D. 软件控制
16．一个向量指令编队的执行时间是                                    （    ）
A. 需要时间最短的指令的执行时间
B. 所以指令执行时间之和
C. 需要时间最长的指令的执行时间                     
D. 第一条指令的启动时间加上最后一条指令的执行时间
17. n个多级存储器之间应满足以下哪个关系                                (   )
A. T1<T2<…<Tn                   B. T1>T2>…>Tn
C. C1<C2<…<Cn                    D. S1>S2>…>Sn
18．有四个Cache块,采用比较法来实现LRU，需要多少触发器：           （   ）
A. 3        B. 4            C. 5              D. 6 
19. 一个N=16的STARAN的级控信号F=0110，则该STARAN网络实现的置换连接可表示为                                                              （   ）
A. Cube3(Cube0(x3x2x1x0))            B. Cube2(Cube0(x3x2x1x0))
C. Cube2(Cube1(x3x2x1x0))        D. Cube3(Cube1(x3x2x1x0))
20．大规模并行处理机MPP的每个处理单元都有自己的                  （   ）
A．局部存储器                     B. CU
C. SC                             D. 标量处理单元
21．下列关于计算机层次结构的说法正确的是。                      （     ）
  A. 一般将计算机系统结构分为3层。
  B. 汇编语言级计算机是计算机软硬件的交接面。
  C. 上层计算机的一条语句往往需要下层计算机的多条语句来解释。
  D. 操作系统级计算机在汇编与高级语言级计算机之间。
22．计算机系统结构不包括。                                      （      ）
  A. 寻址方式                       
  B. 指令的操作类型和格式 
  C. 中断机构                      
  D. 主存速度
23．紧耦合多处理机实现处理机间通信靠的是                      （       ）
  A. 共享总线                          B. 共享主存
  C. 共享外设                          D. 共享I/O通道

24．在采用延迟转移技术时，效果最好的是哪一种方法?           (       ) 
   A.将转移指令前的某条指令能调度到延迟槽中 
B.将转移目标处的那条指令调度到延迟槽中 
C.将转移不发生时该执行的那条指令调度到延迟槽中 
D.在延迟槽中填入NOP空操作指令

25．下列哪一种说法是正确的：                               （      ）
A. 超标量处理机的性能优于超流水处理机的性能    
B. 超标量就是每个时钟周期分时发射多条指令
  C. 超流水就是每个时钟同时发射多条指令                      
D. 超长指令字就是将指令的地址码加长

26．在以下页面替换算法中，不属于堆栈型替换算法的是           (      )
A. 先进先出替换算法                  B. 近期最久未使用法
 C.  OPT算法                         D. 近期最少使用法

27．有四个Cache块,采用比较法来实现LRU,需要多少触发器：    （      ）
A. 3        B. 4            C. 5              D.6 

28．Omega网络开关的控制方式采用：                          （     ）
A. 级控方式                          B. 组控方式
C. 单元控制方式                      D. 其他
29．设8个处理器编号分别为0，1，2…，7用Cube2互联函数时，第5号处理机与第几号处理机相联。                                      （      ）
   A.1        B.3             C.4              D.6
30．一个STARAN网，其输入端数和输出端数都为N=2n，其开关的级数和每级开关数数分别为                                       （      ）
  A．n和N*n     B. N和N*n     C. log2 N和N/2   D. N和(N/2)*n
31. 下面的指令中， A 不属于RISC处理器指令集。
A. ADD R4, [1000]   B. LD R3, (R4)   C. SUB R4, R3    D. SD 0(R3），R4
32. 在其它部件性能保持不变的情况下，对CPU性能的不断改进并没有获得期望的结果，这主要是受到了A的影响。
A. Amdahl定律    B. 流水线     C. 指令集      D. 体系结构
33. 对cache性能进行分析时，我们发现 A 不受cache容量的影响。
A. 强制性失效    B. 容量失效   C. 冲突失效    D.  3C失效
34. 若某CPU只有一个存储器，采用DLX流水线并执行如下的程序段，①SD (R1)，R2 ②LD R3, (R1) #4 ③ADD 0 (R1），#8 ④SUB R3, R1；则该程序段中指令①和指令④的关系属于A 。
A. 数据相关      B. 名相关     C. 控制相关    D. 结构相关
35. 在下列存储器中访问速度最慢的是 D  。
A.  Cache        B. SDRAM      C. DRAM       D. Flash
36. 最近计算机上采用的SSD（固态硬盘）实质上是 A 存储器。
A. Flash          B. 磁盘        C. 磁带        D. 光盘
37. 计算机使用总线结构的主要优点是便于实现积本化，同时C 。
A. 减少了通信传输量             B. 提高了通信传输的速度
C. 减少了通信传输线的条数       D. 有利于芯片中布线
38. 下面关于流水线的说法不正确的是D 。
A. 流水线由若干个“段”或“级”组成   B. 流水线有“通过时间”
C. 流水线的“各段时间”应尽量相等     D. 流水线的”深度”越多越好
----------------------------------------------------------Jiangchang Cheng
39. 我们常说的32位处理器是指处理器的（A） 是32位的。
A. 数据总线     B. 控制总线     C. 地址总线     D. 所有的总线
40. 科学计算中采用向量处理机的主要原因是 A 较少。
A. 数据相关     B. 控制相关     C. 结构相关     D. 非向量处理机
41. 为了便于实现多级中断，保存现场信息最有效的方法是采用 B 。
A. 通用寄存器   B. 堆栈         C. 存储器       D. 外存
42. 在下面描述的RISC指令系统基本概念中不正确的表述是A 。
A. 选取使用频率低的一些复杂指令，指令条数多。
B. 指令长度固定
C. 指令功能简单
D. 指令运行速度快
43. 在下述I/O控制方式中，主要由程序实现的是 B 。
A. I/O处理机方式   B. 中断方式    C. DMA方式    D. 通道方式
44. 以下属于降低Cache失效率的方法是 B 。
A. 子块放置技术    B. 编译器优化  C. 采用两级Cache   D. 虚拟Cache
45. 现有一个Web服务器，其它部分不变的情况下，若采用如下的增强方式：采用40个CPU，想要达到30的加速比，则串行部分的比率最大是A
A. 0.11      B. 0.12      C. 0. 10     D. 0.13
46．计算机系统按功能划分成层次结构，其中第5级虚拟机对应的语言是  （    ）
  A. 高级语言                      B. 汇编语言 
  C. 微指令系统                    D. 应用语言
47．在其它部件性能保持不变的情况下，对CPU性能的不断改进并没有获得期望的结果，这主要是受到了什么的影响。                                   （    ）
A. Amdahl定律     B. 流水线     C. 指令集      D. 体系结构
48．CISC结构存在的主要问题包括                                     （    ）
  A. 指令的使用频率相差悬殊        B. 指令复杂不利于VLSI设计与集成
  C. 复杂指令使用频率高            D. 功能不均衡指令不利于采用流水线
49．超流水处理机是利用____实现的并行技术。                          （    ）
  A. 资源重复设置   B. 时间重叠   C. 共享资源     D. 存储器
50．某CPU只有一个存储器，采用DLX流水线并执行如下的程序段，①SD (R1)，R2 ②LD R3, 4(R1) ③ADD 0 (R1），#8 ④SUB R3, R1；则该程序段中指令②和指令④的关系属于。                                                       （    ）
A. 控制相关      B. 名相关     C. 数据相关    D. 结构相关
51．下列哪些存储器系统属于并行主存系统？                          （    ）
  A. 单体多字                      B. 单体单字
  C. 多体单字交叉                  D. 多体多字交叉
52．提高虚拟存储器等效访问速度的措施主要有                          （    ）
A. 提高主存命中率                B. 增大虚拟存储器容量
  C. 缩短访存时间                  D. 优化编译器
53．在设计互联网络时，应考虑的主要特征是                            （    ）
A. 通信工作方式   B. 控制策略    C. 交换方式      D. 网络拓扑
54．在对称共享存储器结构中，监听协议维持一致性的两种协议模式是      （    ）
A. 写作废      B. 写更新   C. 写直达   D. 写回法
55．一个简单的机群系统至少应该提供一下那些服务？                   （    ）
A. 单一登录                    B. 单一文件系统
C. 单一访存模型                D. 单一的作业管理系统
56．体系结构的概念用于描述计算机系统设计的                        （    ）
  A. 技术           B. 方法        C. 理论       D. 封装
57．在其它部件性能保持不变的情况下，对CPU性能的不断改进并没有获得期望的结果，这主要是受到了什么的影响。                                         （    ）
A. Amdahl定律     B. 流水线     C. 指令集      D. 体系结构
----------------------------------------------------------------------

58．CISC结构存在的主要问题包括                                     （    ）
  A. 指令的使用频率相差悬殊        B. 指令复杂不利于VLSI设计与集成
  C. 复杂指令使用频率高            D. 功能不均衡指令不利于采用流水线
59．资源共享使多个任务按一定时间顺序轮流使用同一套硬件设备的一种    （    ）
  A. 硬件方法     B. 软件方法   C. 软件加硬件的方法     D. 重叠方法
60．一旦流水线译码到一条指令是分支指令，且完成了目标地址的计算，按以下哪种方式，开始在分支目标地址处取指令执行。                           （    ）
A. 预测分支失败    B. 分支目标缓冲  C. 预测分支成功   D. 前瞻执行
61． Cache全相联映象的特点是：                                    （    ）
A．空间利用率高                  B. 冲突概率最低，
C. 实现最复杂                    D.  不需要块表
62．提高虚拟存储器等效访问速度的措施主要有                          （    ）
A. 提高主存命中率                B. 增大虚拟存储器容量
  C. 缩短访存时间                  D. 优化编译器
63．固态硬盘SSD的优点是：                                          （    ）
A. 永久性      B. 速度快    C. 高传送速率      D. 高可靠性
64．动态网络多处理机的互连是在程序控制下实现的，其三个主要操作特征是（    ）
A. 定时        B. 开关          C. 同步        D. 控制
65．机群系统的结点类型可分为                                       （    ）
A. 计算结点    B. 管理登录结点  C. I/O结点     D. 普通结点 
66．计算机体系结构是程序员看到的属性，即                    （    ）
  A. 概念结构                      B. 功能特性 
  C. 指令系统                      D. 应用语言
67．计算机体系结构包括计算机系统设计的三个方面：            （    ）
A. 流水线     B. 计算机指令系统  C. 计算机组成    D. 计算机硬件(实现)
3．CISC结构存在的主要问题包括                                 （    ）
  A. 指令的使用频率相差悬殊        B. 指令复杂不利于VLSI设计与集成
  C. 复杂指令使用频率高            D. 功能不均衡指令不利于采用流水线
4．按流水线所完成的功能来分类，流水线可以分为                   （    ）
  A. 静态流水线   B. 动态流水线   C. 单功能流水线     D. 多功能流水线
68．处理器中指令流出的能力是有限的，主要受哪些方面的影响？      （    ）
  A. 程序内在的指令级并行性        B. 硬件实现的困难
  C. 编译器限制                    D. 超标量和VLIW处理器固有的技术限制
69．根据CPU平均访存时间，可以从哪些方面改进Cache的性能？     （    ）
A. 降低失效率                    B. 减少失效开销
C. 减少Cache命中时间            D. 增大Cache 容量
70．磁盘接口从硬盘的缓冲将数据读出，交给相应的控制器的速度称为   （    ）
A. 外部数据传输率   B. 内部数据传输率   C. 持续传输率     D. 最大传输率
71．多机系统维持Cache一致性的共享数据状态跟踪技术是            （    ）
A. 写作废      B. 写更新   C. 目录   D. 监听
72．CISC结构存在的主要问题包括                                  （    ）
  A. 指令的使用频率相差悬殊        B. 指令复杂不利于VLSI设计与集成
  C. 复杂指令使用频率高            D. 功能不均衡指令不利于采用流水线
73．资源共享使多个任务按一定时间顺序轮流使用同一套硬件设备的一种    （    ）
  A. 硬件方法     B. 软件方法   C. 软件加硬件的方法     D. 重叠方法
74．一旦流水线译码到一条指令是分支指令，且完成了目标地址的计算，按以下哪种方式，开始在分支目标地址处取指令执行。                           （    ）
A. 预测分支失败    B. 分支目标缓冲  C. 预测分支成功   D. 前瞻执行
75．根据指令对寄存器的读写顺序，数据相关有以下几种。              （    ）
A. 写后读相关    B. 写后写相关  C. 读后写相关   D. 读后读相关 
76．动态网络多处理机的互连是在程序控制下实现的，其三个主要操作特征是（    ）
A. 定时        B. 开关          C. 同步        D. 控制
77．RAID 0的主要优点是                                           （    ）
A. 能实现纠错    B. 结构简单        C. 容易实现     D. 高I/O性能 

二、填空题
1．计算机的性能不仅与计算机的系统结构有关，而且与_________和_________有关。 
2．RISC采用固定的指令格式，可以使指令的_______________电路简化，从而使________________简化和提高指令的执行速度。
3．通过寻址方式来缩短地址码长度的方法有：                寻址、寄存器间接寻址和                      寻址。
4．多功能流水线可以分为    __   流水线和               流水线2种。
5．根据向量处理机的结构不同，向量处理机可以分为_______________处理机和_____________处理机。
6．程序在运行时，虚拟存储系统按照某种___________把虚地址转换成实地址称为地址变换，地址变换对应用程序员是______的，由存储系统自动完成。
7．当出现写Cache不命中时，是否要把包括所写字在内的一个块从主存读入Cache的问题，有两种处理方法，即            分配法和           分配法。
8．网络规模是指网络能连接的___________。两个结点之间相连的_____________称为这两个结点的距离。 
9. 根据存储器的分布方式，SIMD计算机有两种基本结构, 分别是    ______ 和
                 结构。
10．四态写回无效协议也称为MESI协议,它是采用________策略和_________策略的侦听协议。
11. 资源共享是利用___________方法让多个任务按一定顺序________使用一套资源。 
12．自定义数据表示主要有___          数据表示和___           数据表示。
13. 从复杂指令系统中________那些使用频度低且复杂的指令，这实际上是一个软硬件功能的______问题。
14.先行控制技术的关键是_______________技术和______________技术。
15.消除流水线的瓶颈段，以提高流水线吞吐率的方法有两种：    __________     瓶颈段和________        瓶颈段。
16. Cache存储器采用组相联的映象是组间_    _映象，组内各块间_   _映象。
17.单体多字并行存储器访问冲突概率大。访问冲突主要来自取指令冲突、读操作数冲突、  ___________冲突和_    ________冲突。 
18．在互连网络中，消息传递方式主要有两种，一种是                ，另一种是___________________。
19. SIMD的效率取决于计算程序________的程度；SIMD计算机的互连网络决定了SIMD计算机能适应的____________。
20. UMA访存模型的物理存储器（SM1-SMm）被所有处理器                。所有处理器访问任何存储器所需的时间都________。
21．计算机系统结构层次结构中的第0级机器由硬件实现的，第1级机器由
                         实现，第2级至第6级由软件实现。由软件实现的机器称为               。
22．自定义数据表示主要有两种即：              和                 。
23．程序花费CPU时间取决于三个因素：__             __，每条指令所需时钟周期数CPI以及                    。
24．能够在同一个编队执行的向量指令必须满足两个条件是
               和                    。
25．程序的局部性原理包括两个方面即：             局部性和      局部性。
26．对于16个处理器构成的ILLIAC网。它的网络直径是     ，它的PU0到PU10的结点距离是：       。
27．对于页式虚拟存储器加快地址变换的方法主要有
                   和                   。
28．Cache存储器采用组相联的映象是组间_      _映象，组内各块间_     _映象。
29．根据流水线中各功能段之间是否有反馈回路，可把流水线分为_    _流水线和_     _流水。
30．虚拟存储器主要是为解决主存_      _满足不了要求发展出来的，Cache存储器是为解决主存_       _满足不了要求发展出来的。
31. 系列机是指具有相同的 体系结构 ，但具有不同 组织和实现的一系列不同型号的机器。
32. 存储程序计算机结构上的主要特点之一是以  运算器  为中心。
33. 从计算机系统结构的多级层次结构可知，通常情况下，第1、2、3级用 解释 方法实现，第4或更高级用  翻译  方法实现。
34. 对于最常见的事件，通常赋予它优先的处理权和资源使用权，这是计算机体系结构设计中的  大概率事件  优先原则。
35. 容量为64块的Cache采用组相联方式映像，字块大小为128字节，每4块为一组，若主存容量为4096块，且以字编址，那么主存地址为 19位，主存区号为6位。
36. 可改进比例的值总是小于等于1
37. 一般有两种策略来保存寄存器的内容，即：调用者 保存和 被调用者 保存。
38. DLX指令集提供了 立即数寻址、寄存器寻址、 偏移寻址 和 寄存器间接寻址4种寻址方式。
39. 对某流水线处理器测试时发现其存在结构冲突，通常可采用 资源重复 和流水化功能单元方法解决该问题。
40. 编译器通过重新组织代码顺序消除暂停的技术被称为 指令调度 。
41. 按照流水的级别可以把流水线分为 部件级流水线 、处理机级流水线 和 处理机间流水线。
42. 为解决流水线使用非流水数据通路的寄存器引起冲突，在流水线设计中采用寄存器文件技术解决该问题。
43．Cache的替换算法常见的有FIFO、LRU 和 随机法。
44．改进Cache性能的方法主要有 降低失效率、减少失效开销 和 减少Cache命中时间。
45．减少流水线处理分支暂停时钟周期数的途径包括 尽早判断 分支转移是否成功 和 尽早计算出分支成功转移的PC值。
46．体系结构的概念用于描述计算机系统设计的_____________、_____________和理论，主要包括计算机指令系统、计算机组成和计算机硬件实现三个方面。 
47．指令系统的规整性：是指_______格式和_______格式一致。
48．RISC的大多数指令都可以在_______机器周期内完成，并且允许处理器在同一时间内执行_____________指令。
49．“延迟分支”从逻辑上延长分支指令的执行时间，所有顺序________指令都处于“分支延迟槽”中，无论分支成功与否，流水线都________执行这些指令。
50．记分牌算法的实现核心是系统中存在有一个“记分牌”，这个记分牌记录了__________和__________的数据相关性。
51．超标量：一种多指令流出技术。它在每个时钟周期流出的指令条数__________，依代码的具体情况而定，但有个__________。
52. 程序在运行时，虚拟存储系统按照某种___________把虚地址转换成实地址称为地址变换，当发生页面失效时，必须将虚拟地址变换成_____________实地址。
53．Cache存储器的地址变换、替换算法和调度算法等都是由________来实现的，它对应用程序员和系统程序员都是__________的。
54．网络直径(network diameter)：网络中任意两个结点之间最短路径的___________。网络直径应尽量______________。 
55. 根据存储器的结构分类，多处理机有两种基本结构, 分别是    ______ 和
                 结构。
56．解释技术是每当一条_______级指令被译码后，就直接去执行一串等效的______级指令，以此重复进行，在这个过程中不产生翻译出来的程序。
57．数据表示：硬件结构能够_______、指令系统可以____________的那些数据结构。
58．RISC的大多数指令都可以在_______机器周期内完成，并且允许处理器在同一时间内执行_____________指令。
59．减少流水线处理分支暂停时钟周期数的途径包括________分支转移是否成功和________出分支成功转移的PC值。
60．Tomasulo算法中，冲突检测和执行控制是_________的，利用__________实现。
61．VLIW处理机在每个时钟周期流出的指令条数是________的，这些指令构成一条长指令或者一个指令包，在这个指令包中，指令之间的并行性是通过指令__________地表示出来的。
62. 程序在运行时，虚拟存储系统按照某种___________把虚地址转换成实地址称为地址变换，当发生页面失效时，必须将虚拟地址变换成_____________实地址。
63． 改进Cache性能的方法主要有___________________、_____________________和 减少Cache命中时间。
64．二元n-立方体网路的节点数N是___________，其网络直径是______________。 
65. 根据存储器的结构分类，多处理机有两种基本结构, 分别是    ______ 和
                 结构。
66．对计算机系统成本产生影响的主要因素有：__________、__________和商品化等。
67．指令中的操作数可以被明确地_____________给出，也可以按照某种约定_____________给出。
68．在开发循环级并行的技术中，最基本的技术有指令调度技术、________________技术和________________技术。
69．记分牌技术的目标实在资源充足时，尽可能早的执行________________的指令，达到每个时钟周期执行________________。
70．多体交叉技术把多个存储模块组织为多个体，每个存储体的宽度都是____________，这些题并行工作，可以一次读或写____________。
71．体系结构的概念用于描述计算机系统设计的技术、方法、______________和____________。
72．指令系统的设计基本要求是：完整性、规整性、正交性、___________和___________。
73．向量处理机的向量处理方式主要分为水平处理方式、________处理方式和_______处理方式。
74．在动态调度流水线中，所有的指令在流出（IS）阶段是_________，在第二阶段读操作数时，只要指令运行所需资源满足且没有数据阻塞，则容许指令__________执行。
75. 编译器控制的预取技术包括________________预取和__________________预取。
76．Amdahl定律表明，计算机的整体性能是由系统      的部分决定。Moore定律表明，处理器的性能每      个月提高一倍。
77.  2元n-立方体网路的节点数N是___________，其网络直径是____________。

三、判断题
1. 计算机组成是计算机系统结构的逻辑实现。                             （  ）
2. 数据流是指由指令流调用的数据序列，包括输入数据和中间结果。      （  ）
3. RISC中的多数指令在单周期内执行完。                             （  ）
4. 浮点数中尾数长度p决定示数范围。                                （  ）
5. 指令重叠执行需要有独立的取指令、分析指令和执行指令部件。        （  ）
6. 流水线的全局相关是因为数据相关引起的。                          （  ）
7. Cache的管理由系统程序员实现，对应用程序员透明。                  （  ）
8. 把虚地址变换成磁盘存储器物理地址，称之为内部地址变换。          （  ）
9. 维序寻径按网格网中结点的坐标维的顺序来选择通信链路。            （  ）
10. MIMD和SIMD计算机都是依靠资源重复设置实现并行运算。        （  ）
11.并行软件和算法的性能与并行计算机的系统结构无关。               （  ）
12.用位冗余量来衡量编码优化的程度，位冗余量越大，编码越好。       （  ）
13.主存采用高位交叉的存储器，可以实现一个存储周期访问多个存储单元。  (   ）
14.在同一段时间内，动态多功能流水线的各段可以实现多种连接。    （  ）
15.同一个编队中的向量指令是不能数据相关的，但功能可以相关。    （  ）
16.增加页面数时，堆栈性替换算法不会降低主存的页命中率。       （  ）
17.两个相邻的存储器Mi和Mi+1之间调入/出块或页的操作对程序员透明。（  ）
18.互连网络消息传递方式中，虫蚀寻径是常用的一种切通寻径方式。 （  ）
19.阵列处理机的处理器阵列有固定的结构，其性能与算法没有关系。（  ）
20.当处理器执行写操作时，无论是否命中本地Cache，都要同时对内存中的相应块进行改写，这种方式是写直达。                           （  ）
21．软件与硬件的功能在逻辑上是等效的。                       （  ）
22．2个地址空间的组织方式中，CPU的通用寄存器与主存储器统一编址。（  ）
23．SIMD的效率取决于程序向量化的程度。                       （  ）
24．VLIW方式是由程序员对原程序中的指令判断并行运算的可能性。 （  ）
25．同一个编队中的向量指令是不能数据相关的。                  （  ）
26．Cache块替换算法采用软件来实现。                          （  ）
27．流水线的吞吐率是流出结果的数量。                          （  ）
28．RISC中只有LOAD与STORE指令来访问存贮器。                 （  ）
29．虚拟存储器主要是通过硬件来实现的。                        （  ）
30．互连网络寻径方法中，E-方体寻径法是一种查表寻径方法        （  ）
31. 加速处理频繁事件比加速处理稀少事件对系统性能影响要大。           （  ）
32. 数据表示是硬件结构能够识别、指令系统可以直接调用的那些数据结构。（  ）
33. RISC中的少部分指令在单周期内执行完。                           （  ）
34. 排空时间是最后一个任务输入后到完成的时间。                   （  ）
35. Cache-主存存储系统和主存-辅存存储系统在基本原理上是相同的。      （  ）
36. 动态调度通过软件在程序执行时重新安排代码的执行序列来减少竞争引起的流水线停顿时间。                                                       （  ）
37. 在I/O控制方式中，主要由程序实现的是DMA。                 （  ）
38. 能进行向量处理的处理机，就是向量流水处理机。                 （  ）
39. 虚拟Cache使用虚地址映射Cache并访问的Cache。                      （  ）
40. “等位密度”记录方式的外磁道扇区数量比内磁道的要多。        （  ）
41. 用微指令编写的微程序一般是直接有硬件解释实现的。           （  ）
42. 数据表示是硬件结构能够识别、指令系统可以直接调用的那些数据结构。（  ）
43. CISC的各种指令的使用频度相差不大。                       （  ）
44. 通过时间是指第一个任务进入流水线到流出结果所需的时间。        （  ）
45. Cache-主存存储系统和主存-辅存存储系统在基本原理上是相同的。      （  ）
46. 动态调度通过软件在程序执行时重新安排代码的执行序列来减少竞争引起的流水线停顿时间。                                                       （  ）
47. “请求字优先”调块时首先向存储器请求CPU所要的请求字。     （  ）
48. RAID2写数据到一个磁盘时也将其写到另外一个冗余（镜像）盘中。  （  ）
49. 交叉开关网络是单级网络，它由交叉点上的一元开关构成。         （  ）
50. Omega网络是一种无阻塞的多级开关网络。                       （  ）
51. 定向技术是将产生结果的地方直接送到其它指令需要的地方。     （  ）
52. 排空时间是最后一个任务输入后到完成的时间。                 （  ）
53. Cache是为了解决主存速度问题，辅存存储系统则是解决主存容量不足。（  ）
54. 为了减少竞争引起的流水线停顿，在程序执行时可以通过软件重新安排代码的执行序列。                                                   （  ）
55. NAND Flash具有随机存取和字节执行写操作能力。               （  ）
56. 多机系统采用分布式存储器可降低对互联网络的带宽要求。         （  ）
57. “等位密度”记录方式的外磁道扇区数量比内磁道的要多。        （  ）
58. 用机器指令集编写的程序只能由微程序进行解释。                   （  ）
59. MIMD的多个独立处理器在不同的数据上执行不同的指令。        （  ）
60. 通过时间是指第一个任务进入流水线到最后一个结果流出所需的时间。 （ ）
61. 预取指令的插入不会带来额外开销。                            （  ）
62. “尽早重启动”调块时首先向存储器请求CPU所要的请求字。     （  ）
63. 交叉开关网络是单级网络，它由交叉点上的一元开关构成。         （  ）
64. 集群的各个节点一般通过商品化网络连接在一起。               （  ）

四、简答题
1. 简述延迟分支方法中的三种调度策略的优缺点。

2. 什么是Little定律？其适用场合是什么？


3. 计算机并行性 



4．通用寄存器型机器 


5. 乱序流水线 


6．指令调度


7．等分带宽


8. 资源重复



9．为什么扩展编码的短码不能是长码的前缀？如何实现这一要求？



10. 部件级流水线



11．什么是程序的空间局部性？



12．消息寻径方式


13．简述CISC指令20%和80%规律



14．简述动态转移预测技术



15．Cache直接地址映像



16．交换置换



17．聚集带宽



18．计算机组成（Computer Organization）
   



19．延迟转移技术：
  


20．加速比；
  




21．切通寻径
 
   
22．解释如下几个缩写： RISC、ISA、MIMD、RAID、Cache.
RISC精简指令集计算机
ISA工业标准结构
MIMD多指令流多数据流
RAID廉价磁盘冗余阵列
Cache高速缓冲存储器
23．试说明名相关的两种类型。
反相关：指令i先执行，指令j写的名是指令i读的名。反相关指令之间的执行顺序是必须保证的，反相关就是先读后写相关。
输出相关：指令j和指令i写相同的名。输出相关指令的指令顺序是不允许颠倒的。输出相关就是写后写相关。
24．试说明定向技术的思想。
定向技术的思想是：在某条指令产生一个计算结果之前，其他指令并不真正需要该计算结果，如果将该计算结果产生的地方直接送到其他指令需要他的地方，那么就可以避免暂停。
25．试说明伪相联Cache的特点。
伪相联Cache既能获得多路组相联Cache的低失效率，又能保持直接映像Cache的命中速度。采用这种方法时，在命中情况下，访问Cache的过程和直接映像Cache中的情况相同，而发生失效时，在访问下一级存储器之前会先检查Cache另一个位置，看是否匹配。
26．试说明分布式共享多处理机的优缺点。
分布式存储器结构的优点：
(1) 如果大多数的访问是针对本结点的局部存储器，则可降低对存储器和互连网络的带宽要求；
(2) 对局部存储器的访问延迟低。
主要缺点：处理器之间的通信较为复杂，且各处理器之间访问延迟较大。
27. 计算机实现 



28．流水线加速比



29. 名相关



30．指令调度


31．路由



32. 简述“冻结”或“排空”流水线的方法和优点。



33. 什么是强制性失效？



34. 数据表示 


35．静态网络


36. 简述通用寄存器型指令集结构的主要优点。



37. 减少Cache三种失效（3C）的基本方法是什么？




38．循环展开



39．相联度



40. 传统存储程序计算机存在的主要问题有哪些？如何改进的？





41. 什么是强制性失效？


五、综合题
1．一台模型机共有7条指令，各指令的使用频率分别为：35%，25%，20%，10%，5%，3%，2%；有8个通用寄存器和2个变址寄存器。
若要设计8位字长的寄存器-寄存器型指令3条，16位字长的寄存器-变址寻址方式指令4条，变址范围-127~ +127，请设计指令格式，并给出指令各字段的长度和操作码编码。

2. 一个程序有0~4共5个虚页组成，访问虚页地址流如下：
     3, 4, 2, 1, 4, 0, 2, 1, 2, 4, 0, 2
采用近期最久使用LRU替换算法，在主存页不受限的情况下，可能达到的最大主存命中率是多少？为达到最大主存命中率最少应分配给该程序多少个主存实页？


3．一条动态多功能流水线由6段组成，加法用1、2、3、6段，乘法用1、4、5、6段，各段执行时间均为1t，流水线的输入端与输出端之间有直接数据通路，而且有足够的缓冲器。要求用尽可能短的时间完成计算f=(ai + bi)，i=1,2,3,4,写出流水线的运算顺序，画出流水线的时空图，并计算流水线的实际吞吐率、加速比、和效率。


4．在页式虚拟存储器中，一个程序由1～5共5个虚页组成，在程序执行过程中，访存虚页地址流为：
       1，2，1，5，4，1，3，4，2，4
假设系统分配给这个程序的主存有3个实页，采用LRU替换算法进行替换调度。
（1）画出页面调入、替换和命中的过程。
（2）计算这种替换算法的主存命中率。 


5．16个处理器用ILLIAC网络互连，画出该写出ILLIAC网络的互连函数，给出表示任何一个处理器PUi（         ）与其他处理器直接互连的一般表达式。

6、假设某个测试程序中求浮点平方根FPSQR占整个程序执行时间的20%，而所有浮点运算指令FP操作占整个程序执行时间的50%现有两种实现技术来提高系统性能，一种方法是使FPSQR操作的速度提高10倍。另一种方法是使所有浮点运算指令速度加倍。请比较两种改进方案。


7、设16个处理器编号分别为0、1、15，要用单级互连网络，若互连函数分别为：
(1) Cube3
(2) PM2+3
(3) PM2-0
(4) Shuffle
(5)  Shuffle(Shuffle)
第13号处理器与哪些处理器相连？（要求写出求解过程） （10分）



8.下图是写操作流水化的硬件结构，试说明采用该技术的原因及其工作特点。

每个写操作过程分为两个阶段完成，第一阶段进行标识比较，并把标识和数据存入延迟写缓冲器中，第二阶段再进行写入，这两个阶段按流水方式工作。这样，当前的写标识比较就可以和上一个写的数据写入并行起来，实现每个时钟周期完成一个写操作

9.下面是采用DLX浮点部件的Tomasulo算法执行过程中用到的状态表，试填写状态表中的相关空白。假定：浮点流水线的延迟如下：加法2个时钟周期，乘法10个时钟周期，除法40个时钟周期。给出SUBD将要写结果时状态表的信息。
只填写相关部分空格。
指令状态表
指令                IS             EX             WR
LD F6, 34 (R2)        √             √             √
LD F2, 45 (R3)        √             √             √
MULTD F0, F2, F4     √ 
SUBD F8, F6, F2      √              √
DIVD F10, F0, F6      √
ADDD F6, F8, F2      √              √  
部件                        保留站
名称    Busy    Op      vj               Vk                 Qj      Qk     A
Load1   no
Load2   no
Add1   yes     SUBD   Mem[45+Regs[R3]]  Mem[34+Regs[R2]]
Add2   yes     ADDD                     Mem[45+Regs[R3]]    Add1
Add3   no
Mult1  yes     MULTD  Mem[45+Regs[R3]]  Regs[4]
Mult2  yes     DIVD                     Mem[34+Regs [R2]]   Mult1
结果寄存器状态表
F0     F2      F4       F6       F8        F10     …   F30
部件名称 Mult1                    Add2     Add1      Mult2    …

10. 某RISC处理机各类指令使用频率和理想CPI（指令和数据访问Cache命中率为100%时的CPI）如下表所示。而实际测得的指令访问Cache缺失率（miss rate)为5%，数据访问的Cache缺失率为10%, Cache的缺失损失（miss penalty）为40个时钟周期。
指令类型	ALU操作	Loads	Stores	Branches
使用频率	40%	20%	15%	25%
CPI ideal	1	3	3	3
1）该机器在无Cache缺失（理想情况）时的CPI是多少？ (3分）
2）该机器在无Cache缺失（理想情况）时的速度比有Cache缺失时快几倍？ (4分）

1) CPI = 40%  1 + (20% + 15% + 25%)  3 = 2. 2
2) 对指令讲，指令Cache的访问占全部访问的100% / (100%+20%+15%) = 74%
对数据来讲，数据Cache的访问占全部访的(20% + 15%) /(100%+20%+15%)=26%
非理想平均访存时间 = 命中时间 + 失效率  失效开销
= 2.2 + (74%  5% + 26%  10%)  40 = 2. 2 + 2.52 = 4.72
则： 4.72/2.2 = 2.145
大约快2.145倍

11．在一台单流水线处理机上执行下面的程序。每条指令都要经过“取指令”、“译码”、“执行”和“写结果”4个流水段，每个流水段的执行时间都是10ns。采用基本的DLX流水线，执行如下指令段：
1         SUB R0, R0      ; R0 <= 0
2         LD  R1, #4      ; R1 <= 向量长度4
3  LOOP:  LD R2, A(R1)    ; R2 <= A向量的一个元素
4         MUL R2, R1      ; R2 <= (R2)  (R1)
5         ADD R0, R2      ; R0 <= (R0) + (R2)
6         BNEZ R1, LOOP   ; R1 <= (R1) - 1，若(R1)  0转向LOOP
7         SD (R3), R0     ; 保存结果
采用“预测分支失败技术”。画出指令流水线的时空图（中间部分可以省略，图中可用指令序号表示），计算流水线的加速比。（8分）

             加速比 S = 22  40 /(25  10) = 3.52

12. 假设有一个长流水线，仅仅对条件转移指令使用分支目标缓冲，假设分支预测错误的开销为4个时钟周期，缓冲不命中的开销为3个时钟周期。假设：命中率为90%, 预测精度为90%，分支频率为15%，没有分支的基本CPI为1.
(1）求程序执行的CPI.
(2）相对于采用固定的2个时钟周期延迟的分支处理，哪种方法程序执行速度更快？







13．一台模型机共有9条指令，各指令的使用频率分别为：30%，20%，20%，10%，8%，6%，3%，2%，1%；该模型机有8位和16位两种指令字长，8位字长指令为寄存器-寄存器（R-R）二地址类型，16位字长指令为寄存器-存储器（R-M）二地址类型。
(1)试设计有两种码长的扩展操作码,使其平均码长最短,并计算此种编码的平均码长La=，其中n是指令数，li和fi分别是第i条指令的长度和使用频率。
(2)在(1)的基础上,该机允许使用多少个可编址的通用寄存器?
(3)若采用通用寄存器作为变址寄存器,试设计该机的两种指令格式,并标出各字段的位数
(4)计算变址寻址的偏移地址范围。



14. 某RISC处理机各类指令使用频率和理想CPI（指令和数据访问Cache命中率为100%时的CPI）如下表所示。而实际测得的指令访问Cache缺失率（miss rate)为5%，数据访问Cache的缺失率为10%, Cache的缺失损失（miss penalty）为40个时钟周期。
指令类型	ALU操作	Loads	Stores	Branches
使用频率	40%	20%	15%	25%
CPI ideal	1	3	3	3
1）该机器在无Cache缺失（理想情况）时的CPI是多少？ (3分）
2）该机器在无Cache缺失（理想情况）时的速度比有Cache缺失时快几倍？ (4分）

15．计算机系统中有三个部件可以改进，这三个部件的部件加速比如下：
部件加速比1=30       部件加速比2=20       部件加速比3=10
（1）如果部件1和部件2的可改进比例均为30%，那么当部件3的可改进比例为多少时，系统加速比才可以达到10？
（2）如果三个部件的可改进比例分别为30%、30%和20%，三个部件同时改进，那么系统中不可加速部分的执行时间在总执行时间中古的比例是多少？
（3）如果相对某个测试程序三个部件的可改进比例分别为20%、20%和70%，要达到最好的改进效果，仅对一个部件改进时，要选择那个部作？如果允许改进两个部件，又如何选择？







16．一台模型机共有7条指令，各指令的使用频度分别为35%（I1），25%（I2），20%（I3），10%（I4），5%（I5），3%（I6），2%（I7），有8个通用寄存器和2个变址寄存器。若要求设计8位长的寄存器-寄存器类型指令3条，16位长的寄存器-存储器型变址寻址指令4条，变址范围为-127~+127，请你设计指令格式，并给出指令各字段的长度和操作码编码。










17. 请求字处理技术可被用于L1 Cache中以使CPU尽早得到所需数据从而改进性能，现考虑把该项技术用于L2 Cache中。假设1MB的L2 Cache块大小为64B，与存储器接口数据宽度为16B。该Cache每写入16B需4个周期，从存储器接收第一个16B的块需100个周期，接收其后每16B的块需16周期，且取回的数据可直接旁路到L2 Cache的读端口，假设忽略LI Cache失效请求的传输时间和数据送回L1 Cache的时间。问：
(1)采用和不采用请求字处理技术两种情况下，L2 Cache的失效开销有何不同？
(2)讨论请求字处理技术对于L1 Cache和L2 Cache哪个更重要？哪些因素将影叫该技术所带来的性能好处？

18.一台400MHz的计算机执行标准测试程序，程序中指令类型、执行数量和平均时钟周期数如下：
指令类型	指令执行数量	平均时钟周期数
整数	45000	1
数据传送	75000	2
浮点运算	8000	4
分支	1500	2
求该计算机的有效CPI、MIPS和程序执行时间。
19.假设在某程序的执行过程中，浮点操作占整个执行时间的10%，现希望对浮点操作加速。
(1)设对浮点操作的加速比为Sp。画出程序总加速比Sp和Sf之间的关系曲线。
(2)请问程序的最大加速比可达多少？
20.如果某一计算任务用向量化方式求解比用标量方式求解要快20倍，定义可用向量方式求解部分所花费的时间占总时间的百分比为可向量化百分比。
（1）请写出加速比与可向量化百分比之间的关系表达式。
（2）画出二者之间的关系曲线。
21.计算机系统中有三个部件可以改进，这三个部件的部件加速比如下：
部件加速比1=30
部件加速比2=20
部件加速比3=10
（1）如果部件1和部件2的可改进比例均为30%，那么当部件3的可改进比例为多少时，系统加速比才可以达到10？
（2）如果三个部件的可改进比例分别为30%、30%和20%，三个部件同时改进，那么系统中不可加速部分的执行时间在总执行时间中古的比例是多少？
（3）如果相对某个测试程序三个部件的可改进比例分别为20%、20%和70%，要达到最好的改进效果，仅对一个部件改进时，要选择那个部作？如果允许改进两个部件，又如何选择？


22. 假设某应用程序中有4类操作，通过改进，各操作获得不同的性能提高，具体数据参数如下表：
操作类型	程序中的数量
/百万条指令	改进前的执行时间/周期	改进后的执行时间/周期
操作1
操作2
操作3
操作4	10
30
35
15	2
20
10
4	1
15
3
1
（1）改进后，各类操作的加速比分别是多少？ 
（2）各类操作单独改进后，程序获得的加速比分别是多少？ 
（3）4类操作均改进后，整个程序的加速比是多少？

















23．在一个长流水线中，仅仅对条件转移指令使用分支目标缓冲，分支预测错误的开销为4个时钟周期，缓冲不命中的开销为3个时钟周期。若命中率为90%, 预测精度为90%，分支频率为15%，没有分支的基本CPI为1.
(1）求程序执行的CPI.
(2）相对于固定2个时钟周期延迟的分支处理，哪种方法程序执行速度更快？






















24. 假设基本存储器结构的性能为：送地址需4个时钟周期，每个字的访问时间为24个时钟周期，传送一个字的数据需4个时钟周期。
假设某台机器的特性及其Cache的性能为：块大小为1个字，存储器总线宽度为1个字（32位），Cache失效率为3 %，平均每条指令访存1.2次，Cache失效开销为32个时钟周期(和上面相同)，平均CPI(忽略Cache失效)为2，试问多体交叉和增加存储器宽度对提高性能各有何作用？    
如果把Cache块大小变为2个字时，失效率降为2%；块大小变为4个字时，失效率降为1%；求在采用2路、4路多体交叉存取以及将存储器和总线宽度增加一倍时，性能分别提高多少？


25. 根据需要展开下面的循环并进行指令调度，直到没有任何延迟，指令的延退如表所示. 

Loop:  LD F0, 0(R1)
MULTD F0, F0, F2 
LD F4, 0(R2) 
ADDD F0, F0, F4 
SD 0(R2), F0 
SUBI R1, R1, 8 
SUBI R2, R2, 8 
BNEQZ R1, LOOP




