TimeQuest Timing Analyzer report for Snake
Wed Jun 07 10:05:30 2017
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_reduce:reduce1|VGA_clk'
 13. Slow 1200mV 85C Model Setup: 'updateClk:UPDATE|update'
 14. Slow 1200mV 85C Model Setup: 'direction[0]'
 15. Slow 1200mV 85C Model Setup: 'master_clk'
 16. Slow 1200mV 85C Model Setup: 'good_collision'
 17. Slow 1200mV 85C Model Hold: 'clk_reduce:reduce1|VGA_clk'
 18. Slow 1200mV 85C Model Hold: 'updateClk:UPDATE|update'
 19. Slow 1200mV 85C Model Hold: 'good_collision'
 20. Slow 1200mV 85C Model Hold: 'master_clk'
 21. Slow 1200mV 85C Model Hold: 'direction[0]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'master_clk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'direction[0]'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'updateClk:UPDATE|update'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_reduce:reduce1|VGA_clk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'good_collision'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 85C Model Metastability Summary
 32. Slow 1200mV 0C Model Fmax Summary
 33. Slow 1200mV 0C Model Setup Summary
 34. Slow 1200mV 0C Model Hold Summary
 35. Slow 1200mV 0C Model Recovery Summary
 36. Slow 1200mV 0C Model Removal Summary
 37. Slow 1200mV 0C Model Minimum Pulse Width Summary
 38. Slow 1200mV 0C Model Setup: 'clk_reduce:reduce1|VGA_clk'
 39. Slow 1200mV 0C Model Setup: 'updateClk:UPDATE|update'
 40. Slow 1200mV 0C Model Setup: 'direction[0]'
 41. Slow 1200mV 0C Model Setup: 'master_clk'
 42. Slow 1200mV 0C Model Setup: 'good_collision'
 43. Slow 1200mV 0C Model Hold: 'good_collision'
 44. Slow 1200mV 0C Model Hold: 'clk_reduce:reduce1|VGA_clk'
 45. Slow 1200mV 0C Model Hold: 'master_clk'
 46. Slow 1200mV 0C Model Hold: 'updateClk:UPDATE|update'
 47. Slow 1200mV 0C Model Hold: 'direction[0]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'master_clk'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'direction[0]'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'updateClk:UPDATE|update'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_reduce:reduce1|VGA_clk'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'good_collision'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Slow 1200mV 0C Model Metastability Summary
 58. Fast 1200mV 0C Model Setup Summary
 59. Fast 1200mV 0C Model Hold Summary
 60. Fast 1200mV 0C Model Recovery Summary
 61. Fast 1200mV 0C Model Removal Summary
 62. Fast 1200mV 0C Model Minimum Pulse Width Summary
 63. Fast 1200mV 0C Model Setup: 'clk_reduce:reduce1|VGA_clk'
 64. Fast 1200mV 0C Model Setup: 'updateClk:UPDATE|update'
 65. Fast 1200mV 0C Model Setup: 'direction[0]'
 66. Fast 1200mV 0C Model Setup: 'master_clk'
 67. Fast 1200mV 0C Model Setup: 'good_collision'
 68. Fast 1200mV 0C Model Hold: 'clk_reduce:reduce1|VGA_clk'
 69. Fast 1200mV 0C Model Hold: 'master_clk'
 70. Fast 1200mV 0C Model Hold: 'updateClk:UPDATE|update'
 71. Fast 1200mV 0C Model Hold: 'direction[0]'
 72. Fast 1200mV 0C Model Hold: 'good_collision'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'master_clk'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'direction[0]'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'updateClk:UPDATE|update'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_reduce:reduce1|VGA_clk'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'good_collision'
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Fast 1200mV 0C Model Metastability Summary
 83. Multicorner Timing Analysis Summary
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Board Trace Model Assignments
 89. Input Transition Times
 90. Signal Integrity Metrics (Slow 1200mv 0c Model)
 91. Signal Integrity Metrics (Slow 1200mv 85c Model)
 92. Signal Integrity Metrics (Fast 1200mv 0c Model)
 93. Setup Transfers
 94. Hold Transfers
 95. Report TCCS
 96. Report RSKM
 97. Unconstrained Paths
 98. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; Snake                                              ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX150DF31C7                                    ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk_reduce:reduce1|VGA_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_reduce:reduce1|VGA_clk } ;
; direction[0]               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { direction[0] }               ;
; good_collision             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { good_collision }             ;
; master_clk                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { master_clk }                 ;
; updateClk:UPDATE|update    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { updateClk:UPDATE|update }    ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 36.68 MHz  ; 36.68 MHz       ; clk_reduce:reduce1|VGA_clk ;                                                ;
; 77.08 MHz  ; 77.08 MHz       ; direction[0]               ;                                                ;
; 237.59 MHz ; 237.59 MHz      ; master_clk                 ;                                                ;
; 298.06 MHz ; 298.06 MHz      ; updateClk:UPDATE|update    ;                                                ;
; 488.04 MHz ; 400.0 MHz       ; good_collision             ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; clk_reduce:reduce1|VGA_clk ; -26.715 ; -735.427      ;
; updateClk:UPDATE|update    ; -6.944  ; -10528.496    ;
; direction[0]               ; -5.987  ; -19.293       ;
; master_clk                 ; -3.209  ; -42.765       ;
; good_collision             ; -1.049  ; -5.256        ;
+----------------------------+---------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk_reduce:reduce1|VGA_clk ; 0.288 ; 0.000         ;
; updateClk:UPDATE|update    ; 0.382 ; 0.000         ;
; good_collision             ; 0.393 ; 0.000         ;
; master_clk                 ; 0.398 ; 0.000         ;
; direction[0]               ; 0.407 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; master_clk                 ; -3.000 ; -39.000       ;
; direction[0]               ; -3.000 ; -16.074       ;
; updateClk:UPDATE|update    ; -1.500 ; -3238.500     ;
; clk_reduce:reduce1|VGA_clk ; -1.500 ; -199.500      ;
; good_collision             ; -1.500 ; -12.000       ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_reduce:reduce1|VGA_clk'                                                                                       ;
+---------+------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; -26.715 ; snakeY[3][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.919     ;
; -26.713 ; snakeY[3][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.917     ;
; -26.680 ; snakeY[3][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.193      ; 27.871     ;
; -26.620 ; snakeY[4][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.192      ; 27.810     ;
; -26.596 ; snakeY[3][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.800     ;
; -26.581 ; snakeY[1][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.194      ; 27.773     ;
; -26.557 ; snakeY[1][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.194      ; 27.749     ;
; -26.529 ; snakeY[3][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.733     ;
; -26.476 ; snakeY[1][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.194      ; 27.668     ;
; -26.464 ; snakeX[4][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.191      ; 27.653     ;
; -26.462 ; snakeX[4][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.191      ; 27.651     ;
; -26.460 ; snakeY[4][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.207      ; 27.665     ;
; -26.456 ; snakeX[5][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.195      ; 27.649     ;
; -26.454 ; snakeX[3][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.192      ; 27.644     ;
; -26.454 ; snakeX[5][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.195      ; 27.647     ;
; -26.436 ; snakeY[4][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.207      ; 27.641     ;
; -26.412 ; snakeY[4][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.207      ; 27.617     ;
; -26.405 ; snakeX[4][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.191      ; 27.594     ;
; -26.392 ; snakeY[1][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.194      ; 27.584     ;
; -26.346 ; snakeX[5][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.196      ; 27.540     ;
; -26.343 ; snakeY[1][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.194      ; 27.535     ;
; -26.342 ; snakeX[5][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.195      ; 27.535     ;
; -26.335 ; snakeX[4][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.191      ; 27.524     ;
; -26.327 ; snakeY[4][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.207      ; 27.532     ;
; -26.317 ; snakeX[1][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.226     ; 27.089     ;
; -26.300 ; snakeX[5][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.195      ; 27.493     ;
; -26.285 ; snakeX[1][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.199      ; 27.482     ;
; -26.284 ; snakeX[4][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.191      ; 27.473     ;
; -26.283 ; snakeX[1][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.199      ; 27.480     ;
; -26.280 ; snakeY[4][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.207      ; 27.485     ;
; -26.276 ; snakeY[2][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.197      ; 27.471     ;
; -26.274 ; snakeY[2][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.197      ; 27.469     ;
; -26.262 ; VGA_gen:gen1|yCount[0] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.288      ; 27.548     ;
; -26.258 ; snakeY[1][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.194      ; 27.450     ;
; -26.250 ; snakeY[3][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.454     ;
; -26.210 ; snakeX[3][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.191      ; 27.399     ;
; -26.209 ; snakeY[1][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.194      ; 27.401     ;
; -26.194 ; snakeY[4][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.207      ; 27.399     ;
; -26.192 ; snakeX[5][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.195      ; 27.385     ;
; -26.187 ; snakeX[1][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.200      ; 27.385     ;
; -26.184 ; snakeX[2][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.196      ; 27.378     ;
; -26.177 ; snakeY[2][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.197      ; 27.372     ;
; -26.177 ; snakeX[3][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.191      ; 27.366     ;
; -26.171 ; VGA_gen:gen1|yCount[2] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.288      ; 27.457     ;
; -26.162 ; snakeX[2][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.196      ; 27.356     ;
; -26.151 ; snakeX[3][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.191      ; 27.340     ;
; -26.147 ; snakeX[5][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.195      ; 27.340     ;
; -26.141 ; snakeX[2][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.196      ; 27.335     ;
; -26.140 ; snakeX[4][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.191      ; 27.329     ;
; -26.130 ; snakeX[4][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.191      ; 27.319     ;
; -26.119 ; snakeX[2][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.196      ; 27.313     ;
; -26.117 ; snakeY[2][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.197      ; 27.312     ;
; -26.116 ; snakeY[3][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.320     ;
; -26.113 ; snakeY[8][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.317     ;
; -26.112 ; snakeY[8][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.316     ;
; -26.048 ; snakeY[2][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.197      ; 27.243     ;
; -26.041 ; snakeX[3][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.191      ; 27.230     ;
; -26.033 ; snakeY[5][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.237     ;
; -26.023 ; snakeY[7][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.217     ; 26.804     ;
; -26.022 ; snakeY[7][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.217     ; 26.803     ;
; -26.021 ; snakeY[8][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.225     ;
; -26.020 ; VGA_gen:gen1|yCount[4] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.288      ; 27.306     ;
; -26.011 ; snakeY[5][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.215     ;
; -26.004 ; snakeX[11][4]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.192      ; 27.194     ;
; -26.000 ; snakeY[7][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.217     ; 26.781     ;
; -25.986 ; snakeX[2][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.196      ; 27.180     ;
; -25.986 ; snakeX[2][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.229     ; 26.755     ;
; -25.983 ; VGA_gen:gen1|yCount[1] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.287      ; 27.268     ;
; -25.983 ; snakeY[1][8]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.232     ; 26.749     ;
; -25.971 ; snakeY[5][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.175     ;
; -25.968 ; snakeY[6][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.201      ; 27.167     ;
; -25.959 ; snakeY[8][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.163     ;
; -25.951 ; snakeY[2][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.197      ; 27.146     ;
; -25.950 ; snakeX[6][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.205      ; 27.153     ;
; -25.949 ; snakeX[11][1]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.192      ; 27.139     ;
; -25.945 ; VGA_gen:gen1|xCount[0] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.277      ; 27.220     ;
; -25.938 ; snakeX[8][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.198      ; 27.134     ;
; -25.927 ; snakeX[6][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.205      ; 27.130     ;
; -25.925 ; snakeX[11][2]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.192      ; 27.115     ;
; -25.921 ; snakeX[10][5]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.225     ; 26.694     ;
; -25.917 ; snakeX[8][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.198      ; 27.113     ;
; -25.915 ; VGA_gen:gen1|yCount[6] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.288      ; 27.201     ;
; -25.915 ; snakeY[7][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.217     ; 26.696     ;
; -25.908 ; snakeX[3][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.191      ; 27.097     ;
; -25.908 ; snakeX[3][8]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.192      ; 27.098     ;
; -25.901 ; snakeX[1][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.199      ; 27.098     ;
; -25.901 ; snakeX[8][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.198      ; 27.097     ;
; -25.888 ; snakeX[3][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.191      ; 27.077     ;
; -25.888 ; snakeX[11][3]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.192      ; 27.078     ;
; -25.887 ; snakeY[10][3]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.205      ; 27.090     ;
; -25.878 ; snakeX[11][5]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.192      ; 27.068     ;
; -25.876 ; snakeY[5][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.080     ;
; -25.867 ; snakeY[8][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.071     ;
; -25.864 ; snakeY[7][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.217     ; 26.645     ;
; -25.858 ; snakeY[6][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.201      ; 27.057     ;
; -25.855 ; snakeY[6][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.201      ; 27.054     ;
; -25.849 ; snakeX[7][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.230     ; 26.617     ;
; -25.845 ; snakeY[5][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.206      ; 27.049     ;
; -25.845 ; snakeY[10][1]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.205      ; 27.048     ;
; -25.843 ; snakeY[11][1]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.201      ; 27.042     ;
+---------+------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'updateClk:UPDATE|update'                                                                               ;
+--------+------------+----------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node        ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------+----------------------------+-------------------------+--------------+------------+------------+
; -6.944 ; control[0] ; snakeX[0][1]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.641     ; 1.791      ;
; -6.944 ; control[0] ; snakeX[0][2]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.641     ; 1.791      ;
; -6.944 ; control[0] ; snakeX[0][3]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.641     ; 1.791      ;
; -6.944 ; control[0] ; snakeX[0][4]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.641     ; 1.791      ;
; -6.944 ; control[0] ; snakeX[0][7]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.641     ; 1.791      ;
; -6.712 ; control[0] ; snakeY[0][4]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.649     ; 1.551      ;
; -6.712 ; control[0] ; snakeY[0][5]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.649     ; 1.551      ;
; -6.712 ; control[0] ; snakeY[0][6]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.649     ; 1.551      ;
; -6.676 ; control[1] ; snakeY[0][4]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.654     ; 1.510      ;
; -6.664 ; control[0] ; snakeX[0][6]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.643     ; 1.509      ;
; -6.664 ; control[0] ; snakeX[0][8]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.643     ; 1.509      ;
; -6.640 ; control[1] ; snakeY[0][6]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.654     ; 1.474      ;
; -6.615 ; control[1] ; snakeY[0][5]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.654     ; 1.449      ;
; -6.539 ; control[0] ; snakeX[0][9]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.646     ; 1.381      ;
; -6.526 ; control[0] ; snakeY[0][1]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.646     ; 1.368      ;
; -6.526 ; control[0] ; snakeY[0][2]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.646     ; 1.368      ;
; -6.526 ; control[0] ; snakeY[0][3]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.646     ; 1.368      ;
; -6.526 ; control[0] ; snakeY[0][8]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.646     ; 1.368      ;
; -6.499 ; control[0] ; snakeX[0][5]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.229     ; 1.758      ;
; -6.455 ; control[1] ; snakeY[0][3]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.651     ; 1.292      ;
; -6.453 ; control[1] ; snakeX[0][9]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.651     ; 1.290      ;
; -6.415 ; control[1] ; snakeX[0][4]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.646     ; 1.257      ;
; -6.384 ; control[1] ; snakeX[0][3]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.646     ; 1.226      ;
; -6.377 ; control[1] ; snakeX[0][8]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.648     ; 1.217      ;
; -6.372 ; control[1] ; snakeX[0][6]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.648     ; 1.212      ;
; -6.362 ; control[0] ; snakeY[0][7]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.270     ; 1.580      ;
; -6.298 ; control[1] ; snakeY[0][1]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.651     ; 1.135      ;
; -6.293 ; control[1] ; snakeY[0][8]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.651     ; 1.130      ;
; -6.290 ; control[1] ; snakeY[0][2]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.651     ; 1.127      ;
; -6.262 ; control[1] ; snakeY[0][7]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.275     ; 1.475      ;
; -6.220 ; control[1] ; snakeX[0][1]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.646     ; 1.062      ;
; -6.220 ; control[1] ; snakeX[0][2]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.646     ; 1.062      ;
; -6.220 ; control[1] ; snakeX[0][7]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.646     ; 1.062      ;
; -6.008 ; size[0]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.894      ;
; -6.008 ; size[0]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.894      ;
; -6.008 ; size[0]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.894      ;
; -5.962 ; size[0]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.848      ;
; -5.962 ; size[0]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.848      ;
; -5.959 ; size[0]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.122     ; 6.835      ;
; -5.911 ; size[1]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.797      ;
; -5.911 ; size[1]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.797      ;
; -5.911 ; size[1]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.797      ;
; -5.888 ; size[1]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.122     ; 6.764      ;
; -5.875 ; size[2]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.761      ;
; -5.875 ; size[2]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.761      ;
; -5.875 ; size[2]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.761      ;
; -5.870 ; size[1]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.756      ;
; -5.870 ; size[1]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.756      ;
; -5.869 ; size[1]    ; snakeY[65][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.149     ; 6.718      ;
; -5.829 ; size[2]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.715      ;
; -5.829 ; size[2]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.715      ;
; -5.826 ; size[2]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.122     ; 6.702      ;
; -5.815 ; size[0]    ; snakeY[13][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.122     ; 6.691      ;
; -5.815 ; size[0]    ; snakeY[13][7]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.122     ; 6.691      ;
; -5.811 ; control[1] ; snakeX[0][5]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.234     ; 1.065      ;
; -5.801 ; size[0]    ; snakeY[65][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.149     ; 6.650      ;
; -5.795 ; size[1]    ; snakeY[1][1]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 6.691      ;
; -5.795 ; size[1]    ; snakeY[1][2]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 6.691      ;
; -5.795 ; size[1]    ; snakeY[1][3]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 6.691      ;
; -5.795 ; size[1]    ; snakeY[1][4]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 6.691      ;
; -5.795 ; size[1]    ; snakeY[1][5]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 6.691      ;
; -5.795 ; size[1]    ; snakeY[1][6]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 6.691      ;
; -5.795 ; size[1]    ; snakeY[1][7]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 6.691      ;
; -5.778 ; size[3]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.664      ;
; -5.778 ; size[3]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.664      ;
; -5.778 ; size[3]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.664      ;
; -5.772 ; size[1]    ; snakeY[38][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.146     ; 6.624      ;
; -5.755 ; size[3]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.122     ; 6.631      ;
; -5.743 ; size[4]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.629      ;
; -5.743 ; size[4]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.629      ;
; -5.743 ; size[4]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.629      ;
; -5.737 ; size[3]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.623      ;
; -5.737 ; size[3]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.623      ;
; -5.735 ; size[1]    ; snakeX[65][1]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.156     ; 6.577      ;
; -5.735 ; size[1]    ; snakeX[65][8]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.156     ; 6.577      ;
; -5.727 ; size[0]    ; snakeY[1][1]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 6.623      ;
; -5.727 ; size[0]    ; snakeY[1][2]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 6.623      ;
; -5.727 ; size[0]    ; snakeY[1][3]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 6.623      ;
; -5.727 ; size[0]    ; snakeY[1][4]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 6.623      ;
; -5.727 ; size[0]    ; snakeY[1][5]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 6.623      ;
; -5.727 ; size[0]    ; snakeY[1][6]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 6.623      ;
; -5.727 ; size[0]    ; snakeY[1][7]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 6.623      ;
; -5.712 ; size[0]    ; snakeY[103][3] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.288      ; 6.998      ;
; -5.712 ; size[0]    ; snakeY[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.288      ; 6.998      ;
; -5.706 ; size[1]    ; snakeY[13][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.122     ; 6.582      ;
; -5.706 ; size[1]    ; snakeY[13][7]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.122     ; 6.582      ;
; -5.704 ; size[0]    ; snakeY[38][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.146     ; 6.556      ;
; -5.702 ; size[0]    ; snakeX[20][1]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.117     ; 6.583      ;
; -5.702 ; size[0]    ; snakeX[20][6]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.117     ; 6.583      ;
; -5.697 ; size[4]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.583      ;
; -5.697 ; size[4]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.112     ; 6.583      ;
; -5.694 ; size[4]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.122     ; 6.570      ;
; -5.684 ; size[1]    ; snakeX[66][1]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.167     ; 6.515      ;
; -5.682 ; size[2]    ; snakeY[13][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.122     ; 6.558      ;
; -5.682 ; size[2]    ; snakeY[13][7]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.122     ; 6.558      ;
; -5.675 ; size[1]    ; snakeX[34][3]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.131     ; 6.542      ;
; -5.675 ; size[1]    ; snakeX[34][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.131     ; 6.542      ;
; -5.667 ; size[0]    ; snakeX[65][1]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.156     ; 6.509      ;
; -5.667 ; size[0]    ; snakeX[65][8]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.156     ; 6.509      ;
; -5.644 ; size[0]    ; snakeY[12][1]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.120     ; 6.522      ;
+--------+------------+----------------+----------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'direction[0]'                                                               ;
+--------+--------------+------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node    ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------+--------------+--------------+--------------+------------+------------+
; -5.987 ; control[0]   ; temp[0]    ; direction[0] ; direction[0] ; 0.500        ; -3.837     ; 1.897      ;
; -5.764 ; control[0]   ; temp[0]    ; direction[0] ; direction[0] ; 1.000        ; -4.114     ; 1.897      ;
; -5.550 ; control[1]   ; temp[1]    ; direction[0] ; direction[0] ; 0.500        ; -3.843     ; 1.478      ;
; -5.327 ; control[1]   ; temp[1]    ; direction[0] ; direction[0] ; 1.000        ; -4.120     ; 1.478      ;
; -3.988 ; temp[0]      ; control[0] ; direction[0] ; direction[0] ; 0.500        ; 1.745      ; 5.349      ;
; -3.768 ; temp[1]      ; control[1] ; direction[0] ; direction[0] ; 0.500        ; 1.751      ; 5.145      ;
; -2.678 ; temp[0]      ; control[0] ; direction[0] ; direction[0] ; 1.000        ; 2.555      ; 5.349      ;
; -2.458 ; temp[1]      ; control[1] ; direction[0] ; direction[0] ; 1.000        ; 2.561      ; 5.145      ;
; -2.139 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 0.500        ; 4.632      ; 6.542      ;
; -2.078 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 0.500        ; 4.633      ; 6.458      ;
; -2.024 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 0.500        ; 4.909      ; 6.704      ;
; -1.963 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 0.500        ; 4.910      ; 6.620      ;
; -1.801 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 1.000        ; 4.632      ; 6.704      ;
; -1.740 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 1.000        ; 4.633      ; 6.620      ;
; -1.362 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 1.000        ; 4.909      ; 6.542      ;
; -1.301 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 1.000        ; 4.910      ; 6.458      ;
+--------+--------------+------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'master_clk'                                                                                              ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.209 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 4.114      ;
; -3.202 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 4.107      ;
; -3.128 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 4.033      ;
; -2.999 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.904      ;
; -2.950 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.857      ;
; -2.869 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.774      ;
; -2.857 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.764      ;
; -2.854 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.761      ;
; -2.853 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.758      ;
; -2.850 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.755      ;
; -2.844 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.749      ;
; -2.720 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.625      ;
; -2.688 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.593      ;
; -2.626 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.533      ;
; -2.565 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.472      ;
; -2.545 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.452      ;
; -2.541 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.449      ;
; -2.541 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.449      ;
; -2.540 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.448      ;
; -2.536 ; updateClk:UPDATE|count[16] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.521     ; 3.013      ;
; -2.534 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.442      ;
; -2.534 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.442      ;
; -2.533 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.441      ;
; -2.513 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.421      ;
; -2.513 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.421      ;
; -2.513 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.421      ;
; -2.512 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.417      ;
; -2.511 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.416      ;
; -2.505 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.410      ;
; -2.504 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.409      ;
; -2.458 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.365      ;
; -2.447 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.352      ;
; -2.447 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.352      ;
; -2.384 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.292      ;
; -2.384 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.292      ;
; -2.384 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.292      ;
; -2.351 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.258      ;
; -2.349 ; updateClk:UPDATE|count[19] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.256      ;
; -2.326 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.233      ;
; -2.324 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[4]  ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.229      ;
; -2.318 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.223      ;
; -2.318 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.223      ;
; -2.317 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[4]  ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.222      ;
; -2.308 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.088     ; 3.218      ;
; -2.308 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.088     ; 3.218      ;
; -2.308 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.088     ; 3.218      ;
; -2.272 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.179      ;
; -2.254 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.162      ;
; -2.254 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.162      ;
; -2.254 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.162      ;
; -2.253 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.160      ;
; -2.252 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.159      ;
; -2.248 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[4]  ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.153      ;
; -2.239 ; updateClk:UPDATE|count[20] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.521     ; 2.716      ;
; -2.235 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.143      ;
; -2.235 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.143      ;
; -2.235 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.143      ;
; -2.234 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.088     ; 3.144      ;
; -2.234 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.088     ; 3.144      ;
; -2.234 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.088     ; 3.144      ;
; -2.233 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|count[21] ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.140      ;
; -2.233 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[13] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.138      ;
; -2.228 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.136      ;
; -2.228 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.136      ;
; -2.228 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.136      ;
; -2.226 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[13] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.131      ;
; -2.212 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.120      ;
; -2.212 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.120      ;
; -2.212 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 3.120      ;
; -2.208 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|count[13] ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.115      ;
; -2.189 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.088     ; 3.099      ;
; -2.189 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.088     ; 3.099      ;
; -2.188 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.093      ;
; -2.188 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.093      ;
; -2.188 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.088     ; 3.098      ;
; -2.169 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.074      ;
; -2.169 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.074      ;
; -2.168 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.075      ;
; -2.168 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.075      ;
; -2.165 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.070      ;
; -2.162 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[13] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.067      ;
; -2.162 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.067      ;
; -2.162 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.067      ;
; -2.160 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.067      ;
; -2.159 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.066      ;
; -2.147 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.052      ;
; -2.146 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.051      ;
; -2.119 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[4]  ; master_clk   ; master_clk  ; 1.000        ; -0.093     ; 3.024      ;
; -2.100 ; updateClk:UPDATE|count[21] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.007      ;
; -2.099 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[16] ; master_clk   ; master_clk  ; 1.000        ; 0.320      ; 3.417      ;
; -2.098 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[20] ; master_clk   ; master_clk  ; 1.000        ; 0.320      ; 3.416      ;
; -2.092 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[16] ; master_clk   ; master_clk  ; 1.000        ; 0.320      ; 3.410      ;
; -2.091 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[20] ; master_clk   ; master_clk  ; 1.000        ; 0.320      ; 3.409      ;
; -2.073 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 2.981      ;
; -2.073 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 2.981      ;
; -2.073 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 2.981      ;
; -2.068 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 2.976      ;
; -2.068 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 2.976      ;
; -2.068 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.090     ; 2.976      ;
; -2.065 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[4]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 2.972      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'good_collision'                                                                                           ;
+--------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; -1.049 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.957      ;
; -1.049 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.957      ;
; -1.049 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.957      ;
; -1.018 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.926      ;
; -1.018 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.926      ;
; -1.018 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.926      ;
; -0.889 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.797      ;
; -0.889 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.797      ;
; -0.889 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.797      ;
; -0.835 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.743      ;
; -0.815 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.723      ;
; -0.779 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.687      ;
; -0.779 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.687      ;
; -0.779 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.687      ;
; -0.675 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.583      ;
; -0.576 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.484      ;
; -0.475 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.383      ;
; -0.420 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.328      ;
; -0.413 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.321      ;
; -0.379 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.287      ;
; -0.372 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.280      ;
; -0.270 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.178      ;
; -0.234 ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.142      ;
; -0.231 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.139      ;
; -0.215 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.123      ;
; -0.188 ; BCDcounter:C1|BCDout1[3] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.096      ;
; -0.136 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.044      ;
; -0.105 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.013      ;
; -0.103 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.011      ;
; -0.098 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 1.006      ;
; 0.039  ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 0.869      ;
; 0.061  ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 0.847      ;
; 0.143  ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 0.765      ;
; 0.143  ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[0] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 0.765      ;
; 0.143  ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 0.765      ;
; 0.143  ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 0.765      ;
; 0.143  ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 0.765      ;
; 0.143  ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 0.765      ;
; 0.143  ; BCDcounter:C1|BCDout1[3] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 0.765      ;
; 0.143  ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.090     ; 0.765      ;
+--------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_reduce:reduce1|VGA_clk'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.288 ; good_collision             ; appleX[8]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.172      ; 3.898      ;
; 0.293 ; good_collision             ; appleX[6]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.172      ; 3.903      ;
; 0.300 ; good_collision             ; appleY[4]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.195      ; 3.933      ;
; 0.300 ; good_collision             ; appleY[5]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.195      ; 3.933      ;
; 0.300 ; good_collision             ; appleY[7]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.195      ; 3.933      ;
; 0.300 ; good_collision             ; appleY[8]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.195      ; 3.933      ;
; 0.300 ; good_collision             ; appleY[1]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.195      ; 3.933      ;
; 0.300 ; good_collision             ; appleY[3]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.195      ; 3.933      ;
; 0.300 ; good_collision             ; appleY[6]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.195      ; 3.933      ;
; 0.308 ; good_collision             ; appleX[2]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.172      ; 3.918      ;
; 0.308 ; good_collision             ; appleX[3]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.172      ; 3.918      ;
; 0.308 ; good_collision             ; appleX[4]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.172      ; 3.918      ;
; 0.308 ; good_collision             ; appleX[5]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.172      ; 3.918      ;
; 0.308 ; good_collision             ; appleY[2]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.172      ; 3.918      ;
; 0.308 ; good_collision             ; appleX[1]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.172      ; 3.918      ;
; 0.308 ; good_collision             ; appleX[7]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.172      ; 3.918      ;
; 0.308 ; good_collision             ; appleX[9]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.172      ; 3.918      ;
; 0.394 ; game_over                  ; game_over                  ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.669      ;
; 0.418 ; bad_collision              ; game_over                  ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.693      ;
; 0.494 ; good_collision             ; good_collision             ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 3.172      ; 4.104      ;
; 0.549 ; apple_inX                  ; apple                      ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.824      ;
; 0.626 ; appleCount[17]             ; appleCount[17]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.902      ;
; 0.627 ; appleCount[31]             ; appleCount[31]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.903      ;
; 0.627 ; appleCount[29]             ; appleCount[29]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.903      ;
; 0.627 ; appleCount[19]             ; appleCount[19]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.903      ;
; 0.627 ; appleCount[15]             ; appleCount[15]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.902      ;
; 0.628 ; appleCount[27]             ; appleCount[27]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.904      ;
; 0.628 ; appleCount[25]             ; appleCount[25]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.904      ;
; 0.628 ; appleCount[23]             ; appleCount[23]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.904      ;
; 0.628 ; appleCount[21]             ; appleCount[21]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.904      ;
; 0.628 ; appleCount[13]             ; appleCount[13]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.903      ;
; 0.628 ; appleCount[11]             ; appleCount[11]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.903      ;
; 0.629 ; appleCount[16]             ; appleCount[16]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.905      ;
; 0.629 ; appleCount[9]              ; appleCount[9]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.904      ;
; 0.629 ; appleCount[7]              ; appleCount[7]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.904      ;
; 0.630 ; appleCount[30]             ; appleCount[30]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.906      ;
; 0.630 ; appleCount[28]             ; appleCount[28]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.906      ;
; 0.630 ; appleCount[22]             ; appleCount[22]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.906      ;
; 0.630 ; appleCount[20]             ; appleCount[20]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.906      ;
; 0.630 ; appleCount[18]             ; appleCount[18]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.906      ;
; 0.630 ; appleCount[14]             ; appleCount[14]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.905      ;
; 0.631 ; appleCount[26]             ; appleCount[26]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.907      ;
; 0.631 ; appleCount[24]             ; appleCount[24]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.907      ;
; 0.631 ; appleCount[12]             ; appleCount[12]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.906      ;
; 0.631 ; appleCount[6]              ; appleCount[6]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.906      ;
; 0.632 ; appleCount[10]             ; appleCount[10]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.907      ;
; 0.632 ; appleCount[8]              ; appleCount[8]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.907      ;
; 0.647 ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.923      ;
; 0.650 ; appleCount[5]              ; appleCount[5]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.925      ;
; 0.652 ; appleCount[2]              ; appleCount[2]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.927      ;
; 0.653 ; appleCount[4]              ; appleCount[4]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 0.928      ;
; 0.662 ; size[6]                    ; size[6]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.092      ; 0.940      ;
; 0.664 ; randomGrid:rand1|pointX[2] ; randomGrid:rand1|pointX[2] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.940      ;
; 0.670 ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|pointX[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.946      ;
; 0.673 ; randomGrid:rand1|pointX[4] ; randomGrid:rand1|pointX[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.949      ;
; 0.677 ; randomGrid:rand1|pointX[1] ; randomGrid:rand1|pointX[1] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.953      ;
; 0.680 ; randomGrid:rand1|pointX[3] ; randomGrid:rand1|pointX[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.956      ;
; 0.720 ; randomGrid:rand1|pointX[1] ; randomGrid:rand1|rand_X[2] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 0.996      ;
; 0.730 ; good_collision             ; appleY[4]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.195      ; 3.863      ;
; 0.730 ; good_collision             ; appleY[5]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.195      ; 3.863      ;
; 0.730 ; good_collision             ; appleY[7]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.195      ; 3.863      ;
; 0.730 ; good_collision             ; appleY[8]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.195      ; 3.863      ;
; 0.730 ; good_collision             ; appleY[1]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.195      ; 3.863      ;
; 0.730 ; good_collision             ; appleY[3]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.195      ; 3.863      ;
; 0.730 ; good_collision             ; appleY[6]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.195      ; 3.863      ;
; 0.737 ; good_collision             ; appleX[2]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.172      ; 3.847      ;
; 0.737 ; good_collision             ; appleX[3]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.172      ; 3.847      ;
; 0.737 ; good_collision             ; appleX[4]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.172      ; 3.847      ;
; 0.737 ; good_collision             ; appleX[5]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.172      ; 3.847      ;
; 0.737 ; good_collision             ; appleX[6]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.172      ; 3.847      ;
; 0.737 ; good_collision             ; appleX[8]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.172      ; 3.847      ;
; 0.737 ; good_collision             ; appleY[2]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.172      ; 3.847      ;
; 0.737 ; good_collision             ; appleX[1]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.172      ; 3.847      ;
; 0.737 ; good_collision             ; appleX[7]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.172      ; 3.847      ;
; 0.737 ; good_collision             ; appleX[9]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 3.172      ; 3.847      ;
; 0.814 ; size[3]                    ; size[3]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.092      ; 1.092      ;
; 0.817 ; size[1]                    ; size[1]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.092      ; 1.095      ;
; 0.850 ; size[4]                    ; size[4]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.092      ; 1.128      ;
; 0.862 ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 1.138      ;
; 0.863 ; size[0]                    ; size[0]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.092      ; 1.141      ;
; 0.863 ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 1.139      ;
; 0.863 ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 1.139      ;
; 0.890 ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 1.166      ;
; 0.895 ; apple_inY                  ; apple                      ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.066      ; 1.147      ;
; 0.917 ; VGA_gen:gen1|yCount[3]     ; VGA_gen:gen1|p_vSync       ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.092      ; 1.195      ;
; 0.935 ; appleCount[15]             ; appleCount[16]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.099      ; 1.220      ;
; 0.943 ; appleCount[17]             ; appleCount[18]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 1.219      ;
; 0.945 ; appleCount[29]             ; appleCount[30]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 1.221      ;
; 0.945 ; appleCount[19]             ; appleCount[20]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 1.221      ;
; 0.945 ; appleCount[25]             ; appleCount[26]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 1.221      ;
; 0.945 ; appleCount[23]             ; appleCount[24]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 1.221      ;
; 0.946 ; appleCount[27]             ; appleCount[28]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 1.222      ;
; 0.946 ; appleCount[21]             ; appleCount[22]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 1.222      ;
; 0.946 ; appleCount[13]             ; appleCount[14]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 1.221      ;
; 0.946 ; appleCount[11]             ; appleCount[12]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 1.221      ;
; 0.946 ; appleCount[9]              ; appleCount[10]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 1.221      ;
; 0.946 ; appleCount[7]              ; appleCount[8]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.089      ; 1.221      ;
; 0.952 ; appleCount[14]             ; appleCount[16]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.099      ; 1.237      ;
; 0.956 ; appleCount[16]             ; appleCount[17]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 1.232      ;
; 0.957 ; appleCount[30]             ; appleCount[31]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.090      ; 1.233      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'updateClk:UPDATE|update'                                                                                ;
+-------+----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.382 ; snakeY[124][8] ; snakeY[125][8] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.548      ; 1.116      ;
; 0.436 ; snakeX[51][3]  ; snakeX[52][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.714      ;
; 0.437 ; snakeX[94][3]  ; snakeX[95][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.090      ; 0.713      ;
; 0.437 ; snakeX[51][8]  ; snakeX[52][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.715      ;
; 0.437 ; snakeX[51][5]  ; snakeX[52][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.715      ;
; 0.438 ; snakeY[120][1] ; snakeY[121][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.090      ; 0.714      ;
; 0.438 ; snakeX[51][2]  ; snakeX[52][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.716      ;
; 0.441 ; snakeY[114][1] ; snakeY[115][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.719      ;
; 0.441 ; snakeX[59][9]  ; snakeX[60][9]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.719      ;
; 0.441 ; snakeY[65][5]  ; snakeY[66][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.090      ; 0.717      ;
; 0.442 ; snakeY[88][5]  ; snakeY[89][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.720      ;
; 0.444 ; snakeY[114][4] ; snakeY[115][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.722      ;
; 0.446 ; snakeY[114][3] ; snakeY[115][3] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.724      ;
; 0.447 ; snakeX[88][5]  ; snakeX[89][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.091      ; 0.724      ;
; 0.459 ; snakeY[37][6]  ; snakeY[38][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.518      ; 1.163      ;
; 0.467 ; snakeX[121][7] ; snakeX[122][7] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.507      ; 1.160      ;
; 0.473 ; snakeY[108][3] ; snakeY[109][3] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.513      ; 1.172      ;
; 0.484 ; snakeX[104][9] ; snakeX[105][9] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.518      ; 1.188      ;
; 0.496 ; snakeY[122][1] ; snakeY[123][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.506      ; 1.188      ;
; 0.497 ; snakeY[35][4]  ; snakeY[36][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.515      ; 1.198      ;
; 0.508 ; snakeY[108][4] ; snakeY[109][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.513      ; 1.207      ;
; 0.541 ; snakeY[48][3]  ; snakeY[49][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.517      ; 1.244      ;
; 0.567 ; snakeX[51][6]  ; snakeX[52][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.845      ;
; 0.570 ; snakeX[59][2]  ; snakeX[60][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.848      ;
; 0.572 ; snakeX[101][6] ; snakeX[102][6] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.850      ;
; 0.572 ; snakeX[101][1] ; snakeX[102][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.850      ;
; 0.573 ; snakeY[124][5] ; snakeY[125][5] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.108      ; 0.867      ;
; 0.577 ; snakeY[124][7] ; snakeY[125][7] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.108      ; 0.871      ;
; 0.577 ; snakeX[104][1] ; snakeX[105][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.518      ; 1.281      ;
; 0.580 ; snakeY[112][1] ; snakeY[113][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.091      ; 0.857      ;
; 0.586 ; snakeY[124][1] ; snakeY[125][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.108      ; 0.880      ;
; 0.587 ; snakeY[48][2]  ; snakeY[49][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.517      ; 1.290      ;
; 0.589 ; snakeY[82][3]  ; snakeY[83][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.867      ;
; 0.591 ; snakeX[118][6] ; snakeX[119][6] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.090      ; 0.867      ;
; 0.592 ; snakeX[118][4] ; snakeX[119][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.090      ; 0.868      ;
; 0.594 ; snakeY[120][8] ; snakeY[121][8] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.090      ; 0.870      ;
; 0.594 ; snakeY[120][5] ; snakeY[121][5] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.090      ; 0.870      ;
; 0.596 ; snakeY[124][4] ; snakeY[125][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.108      ; 0.890      ;
; 0.600 ; snakeX[64][7]  ; snakeX[65][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.515      ; 1.301      ;
; 0.604 ; snakeX[46][5]  ; snakeX[47][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.088      ; 0.878      ;
; 0.609 ; snakeY[37][8]  ; snakeY[38][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.518      ; 1.313      ;
; 0.610 ; snakeX[29][6]  ; snakeX[30][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.108      ; 0.904      ;
; 0.611 ; snakeY[81][6]  ; snakeY[82][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.889      ;
; 0.614 ; snakeX[29][7]  ; snakeX[30][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.108      ; 0.908      ;
; 0.614 ; snakeY[34][6]  ; snakeY[35][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.078      ; 0.878      ;
; 0.614 ; snakeY[82][6]  ; snakeY[83][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.892      ;
; 0.615 ; snakeY[81][4]  ; snakeY[82][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.893      ;
; 0.616 ; snakeX[121][2] ; snakeX[122][2] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.507      ; 1.309      ;
; 0.620 ; snakeX[19][3]  ; snakeX[20][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.515      ; 1.321      ;
; 0.622 ; snakeX[21][5]  ; snakeX[22][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.109      ; 0.917      ;
; 0.624 ; snakeY[81][1]  ; snakeY[82][1]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.902      ;
; 0.630 ; snakeX[103][2] ; snakeX[104][2] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.526      ; 1.342      ;
; 0.630 ; snakeX[71][4]  ; snakeX[72][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.090      ; 0.906      ;
; 0.636 ; snakeY[69][3]  ; snakeY[70][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.552      ; 1.374      ;
; 0.638 ; snakeX[103][6] ; snakeX[104][6] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.526      ; 1.350      ;
; 0.639 ; snakeX[95][1]  ; snakeX[96][1]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.090      ; 0.915      ;
; 0.645 ; snakeY[69][6]  ; snakeY[70][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.552      ; 1.383      ;
; 0.646 ; snakeX[81][7]  ; snakeX[82][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.522      ; 1.354      ;
; 0.647 ; snakeY[120][7] ; snakeY[121][7] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.090      ; 0.923      ;
; 0.650 ; snakeY[49][4]  ; snakeY[50][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.526      ; 1.362      ;
; 0.653 ; snakeX[120][5] ; snakeX[121][5] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.090      ; 0.929      ;
; 0.653 ; snakeY[64][8]  ; snakeY[65][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.522      ; 1.361      ;
; 0.657 ; snakeY[11][6]  ; snakeY[12][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.505      ; 1.348      ;
; 0.659 ; snakeX[41][8]  ; snakeX[42][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.514      ; 1.359      ;
; 0.660 ; snakeY[81][7]  ; snakeY[82][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.091      ; 0.937      ;
; 0.662 ; snakeY[88][4]  ; snakeY[89][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.092      ; 0.940      ;
; 0.662 ; snakeY[46][3]  ; snakeY[47][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.091      ; 0.939      ;
; 0.663 ; snakeY[69][2]  ; snakeY[70][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.552      ; 1.401      ;
; 0.665 ; snakeY[13][5]  ; snakeY[14][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.553      ; 1.404      ;
; 0.668 ; snakeX[80][2]  ; snakeX[81][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.516      ; 1.370      ;
; 0.670 ; snakeX[24][8]  ; snakeX[25][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.077      ; 0.933      ;
; 0.672 ; snakeX[108][4] ; snakeX[109][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.545      ; 1.403      ;
; 0.672 ; snakeX[60][6]  ; snakeX[61][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.548      ; 1.406      ;
; 0.676 ; snakeY[69][7]  ; snakeY[70][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.552      ; 1.414      ;
; 0.677 ; snakeY[110][4] ; snakeY[111][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.562      ; 1.425      ;
; 0.679 ; snakeY[112][7] ; snakeY[113][7] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.521      ; 1.386      ;
; 0.679 ; snakeX[60][7]  ; snakeX[61][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.548      ; 1.413      ;
; 0.679 ; snakeX[37][3]  ; snakeX[38][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.517      ; 1.382      ;
; 0.679 ; snakeY[49][8]  ; snakeY[50][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.526      ; 1.391      ;
; 0.681 ; snakeX[44][8]  ; snakeX[45][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.507      ; 1.374      ;
; 0.681 ; snakeY[64][7]  ; snakeY[65][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.522      ; 1.389      ;
; 0.682 ; snakeX[81][8]  ; snakeX[82][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.512      ; 1.380      ;
; 0.682 ; snakeY[76][4]  ; snakeY[77][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.513      ; 1.381      ;
; 0.687 ; snakeY[19][8]  ; snakeY[20][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.520      ; 1.393      ;
; 0.688 ; snakeX[80][3]  ; snakeX[81][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.516      ; 1.390      ;
; 0.688 ; snakeY[64][6]  ; snakeY[65][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.522      ; 1.396      ;
; 0.689 ; snakeY[112][2] ; snakeY[113][2] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.521      ; 1.396      ;
; 0.690 ; snakeY[13][7]  ; snakeY[14][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.553      ; 1.429      ;
; 0.690 ; snakeY[76][2]  ; snakeY[77][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.513      ; 1.389      ;
; 0.691 ; snakeX[112][8] ; snakeX[113][8] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.526      ; 1.403      ;
; 0.693 ; snakeY[102][5] ; snakeY[103][5] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.527      ; 1.406      ;
; 0.694 ; snakeX[32][8]  ; snakeX[33][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.515      ; 1.395      ;
; 0.694 ; snakeY[34][5]  ; snakeY[35][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.514      ; 1.394      ;
; 0.694 ; snakeY[117][6] ; snakeY[118][6] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.519      ; 1.399      ;
; 0.695 ; snakeX[121][6] ; snakeX[122][6] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.507      ; 1.388      ;
; 0.696 ; snakeX[44][2]  ; snakeX[45][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.511      ; 1.393      ;
; 0.697 ; snakeY[110][8] ; snakeY[111][8] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.562      ; 1.445      ;
; 0.699 ; snakeY[32][8]  ; snakeY[33][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.544      ; 1.429      ;
; 0.702 ; snakeY[34][1]  ; snakeY[35][1]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.514      ; 1.402      ;
; 0.703 ; snakeY[124][2] ; snakeY[125][2] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.108      ; 0.997      ;
+-------+----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'good_collision'                                                                                           ;
+-------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; 0.393 ; BCDcounter:C1|BCDout1[3] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.669      ;
; 0.398 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.674      ;
; 0.398 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[0] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.674      ;
; 0.459 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.735      ;
; 0.467 ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.743      ;
; 0.633 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.909      ;
; 0.636 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.912      ;
; 0.637 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.913      ;
; 0.668 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.944      ;
; 0.678 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.954      ;
; 0.683 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.959      ;
; 0.688 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.964      ;
; 0.692 ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.968      ;
; 0.707 ; BCDcounter:C1|BCDout1[3] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 0.983      ;
; 0.856 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.132      ;
; 0.858 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.134      ;
; 0.859 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.135      ;
; 0.884 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.160      ;
; 0.888 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.164      ;
; 1.035 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.311      ;
; 1.168 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.444      ;
; 1.260 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.536      ;
; 1.302 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.578      ;
; 1.441 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.717      ;
; 1.441 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.717      ;
; 1.441 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.717      ;
; 1.524 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.800      ;
; 1.524 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.800      ;
; 1.524 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.800      ;
; 1.658 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.934      ;
; 1.658 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.934      ;
; 1.658 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.934      ;
; 1.666 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.942      ;
; 1.666 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.942      ;
; 1.666 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.090      ; 1.942      ;
+-------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'master_clk'                                                                                                         ;
+-------+----------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.398 ; clk_reduce:reduce1|q       ; clk_reduce:reduce1|q       ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 0.674      ;
; 0.428 ; updateClk:UPDATE|count[21] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 0.705      ;
; 0.471 ; updateClk:UPDATE|update    ; updateClk:UPDATE|update    ; updateClk:UPDATE|update ; master_clk  ; 0.000        ; 3.401      ; 4.320      ;
; 0.638 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 0.914      ;
; 0.649 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 0.926      ;
; 0.650 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 0.927      ;
; 0.651 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 0.928      ;
; 0.651 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 0.928      ;
; 0.651 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[2]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 0.927      ;
; 0.653 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 0.930      ;
; 0.653 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 0.929      ;
; 0.654 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[3]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 0.930      ;
; 0.787 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.063      ;
; 0.789 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.065      ;
; 0.862 ; clk_reduce:reduce1|q       ; clk_reduce:reduce1|VGA_clk ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.136      ;
; 0.883 ; updateClk:UPDATE|count[19] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.521      ; 1.590      ;
; 0.884 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.521      ; 1.591      ;
; 0.955 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.231      ;
; 0.965 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.241      ;
; 0.968 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.245      ;
; 0.968 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[3]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.244      ;
; 0.970 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.246      ;
; 0.973 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.249      ;
; 0.976 ; updateClk:UPDATE|count[20] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.108      ; 1.270      ;
; 0.977 ; updateClk:UPDATE|count[16] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.108      ; 1.271      ;
; 0.978 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.255      ;
; 0.979 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[2]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.255      ;
; 0.980 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.257      ;
; 0.980 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.256      ;
; 0.980 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[2]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.256      ;
; 0.981 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.258      ;
; 0.984 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[3]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.260      ;
; 0.985 ; updateClk:UPDATE|count[19] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.262      ;
; 0.985 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[3]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.261      ;
; 0.986 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.263      ;
; 0.987 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.261      ;
; 0.992 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.521      ; 1.699      ;
; 0.993 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.521      ; 1.700      ;
; 0.996 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[17] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.273      ;
; 0.996 ; updateClk:UPDATE|count[19] ; updateClk:UPDATE|count[19] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.273      ;
; 1.004 ; updateClk:UPDATE|update    ; updateClk:UPDATE|update    ; updateClk:UPDATE|update ; master_clk  ; -0.500       ; 3.401      ; 4.353      ;
; 1.009 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.521      ; 1.716      ;
; 1.011 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.521      ; 1.718      ;
; 1.076 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.352      ;
; 1.081 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.357      ;
; 1.087 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.364      ;
; 1.091 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.367      ;
; 1.092 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.369      ;
; 1.094 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.371      ;
; 1.094 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.370      ;
; 1.098 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.372      ;
; 1.099 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.375      ;
; 1.104 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.380      ;
; 1.104 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.381      ;
; 1.106 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.383      ;
; 1.108 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.382      ;
; 1.108 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.382      ;
; 1.109 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.386      ;
; 1.111 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.388      ;
; 1.112 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.388      ;
; 1.117 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.521      ; 1.824      ;
; 1.128 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[13] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.405      ;
; 1.130 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[6]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.406      ;
; 1.134 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.521      ; 1.841      ;
; 1.135 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.521      ; 1.842      ;
; 1.199 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[5]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.475      ;
; 1.202 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.478      ;
; 1.209 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.483      ;
; 1.215 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.492      ;
; 1.215 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.491      ;
; 1.219 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.493      ;
; 1.219 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.493      ;
; 1.220 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.496      ;
; 1.220 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.496      ;
; 1.227 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.501      ;
; 1.232 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.506      ;
; 1.233 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.509      ;
; 1.233 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.510      ;
; 1.234 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.508      ;
; 1.236 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.512      ;
; 1.237 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.514      ;
; 1.237 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.513      ;
; 1.238 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.514      ;
; 1.239 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.513      ;
; 1.244 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.521      ; 1.951      ;
; 1.262 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.521      ; 1.969      ;
; 1.264 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.518      ; 1.968      ;
; 1.311 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|count[19] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.588      ;
; 1.328 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[17] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.605      ;
; 1.328 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[19] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.605      ;
; 1.330 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.604      ;
; 1.339 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.616      ;
; 1.341 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.617      ;
; 1.343 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.617      ;
; 1.345 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.619      ;
; 1.345 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.619      ;
; 1.346 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.091      ; 1.623      ;
; 1.346 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.090      ; 1.622      ;
; 1.348 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.622      ;
; 1.350 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.088      ; 1.624      ;
+-------+----------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'direction[0]'                                                               ;
+-------+--------------+------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node    ; To Node    ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------+--------------+--------------+--------------+------------+------------+
; 0.407 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 0.000        ; 5.612      ; 6.019      ;
; 0.414 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 0.000        ; 5.613      ; 6.027      ;
; 0.790 ; temp[1]      ; control[1] ; direction[0] ; direction[0] ; 0.000        ; 4.120      ; 4.910      ;
; 0.984 ; temp[0]      ; control[0] ; direction[0] ; direction[0] ; 0.000        ; 4.114      ; 5.098      ;
; 1.042 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; -0.500       ; 5.612      ; 6.174      ;
; 1.049 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; -0.500       ; 5.613      ; 6.182      ;
; 1.372 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 0.000        ; 4.802      ; 6.174      ;
; 1.379 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 0.000        ; 4.803      ; 6.182      ;
; 1.547 ; temp[1]      ; control[1] ; direction[0] ; direction[0] ; -0.500       ; 3.843      ; 4.910      ;
; 1.697 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; -0.500       ; 4.802      ; 6.019      ;
; 1.704 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; -0.500       ; 4.803      ; 6.027      ;
; 1.741 ; temp[0]      ; control[0] ; direction[0] ; direction[0] ; -0.500       ; 3.837      ; 5.098      ;
; 3.555 ; control[1]   ; temp[1]    ; direction[0] ; direction[0] ; -0.500       ; -1.751     ; 1.324      ;
; 3.885 ; control[1]   ; temp[1]    ; direction[0] ; direction[0] ; 0.000        ; -2.561     ; 1.324      ;
; 3.911 ; control[0]   ; temp[0]    ; direction[0] ; direction[0] ; -0.500       ; -1.745     ; 1.686      ;
; 4.241 ; control[0]   ; temp[0]    ; direction[0] ; direction[0] ; 0.000        ; -2.555     ; 1.686      ;
+-------+--------------+------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'master_clk'                                                                ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; master_clk ; Rise       ; master_clk                       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[10]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[11]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[12]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[13]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[14]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[15]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[16]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[17]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[18]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[19]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[1]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[20]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[21]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[2]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[3]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[4]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[5]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[6]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[7]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[8]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[9]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|update          ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[11]       ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[12]       ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[13]       ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[14]       ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[15]       ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[17]       ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[18]       ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[19]       ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[21]       ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[4]        ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|update          ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[10]       ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[1]        ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[2]        ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[3]        ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[5]        ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[6]        ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[7]        ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[8]        ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[9]        ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[16]       ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[20]       ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[16]       ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[20]       ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[10]       ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[11]       ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[12]       ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[13]       ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[14]       ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[15]       ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[17]       ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[18]       ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[19]       ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[1]        ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[21]       ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[2]        ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[3]        ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[4]        ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[5]        ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[6]        ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[7]        ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[8]        ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[9]        ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|update          ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~input|o               ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~inputclkctrl|inclk[0] ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~inputclkctrl|outclk   ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[11]|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[12]|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[13]|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[14]|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[15]|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[17]|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[18]|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[19]|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[21]|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[4]|clk              ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|update|clk                ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; reduce1|VGA_clk|clk              ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[10]|clk             ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[1]|clk              ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[2]|clk              ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[3]|clk              ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[5]|clk              ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[6]|clk              ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[7]|clk              ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[8]|clk              ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[9]|clk              ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; reduce1|q|clk                    ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[16]|clk             ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[20]|clk             ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'direction[0]'                                                      ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; direction[0] ; Rise       ; direction[0]           ;
; -0.911 ; -0.911       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9|combout         ;
; -0.901 ; -0.901       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9clkctrl|inclk[0] ;
; -0.901 ; -0.901       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9clkctrl|outclk   ;
; -0.791 ; -0.791       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; control[0]|datad       ;
; -0.788 ; -0.788       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; control[1]|datad       ;
; -0.762 ; -0.762       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; control[0]             ;
; -0.759 ; -0.759       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; control[1]             ;
; -0.745 ; -0.745       ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; control[1]             ;
; -0.741 ; -0.741       ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; control[0]             ;
; -0.715 ; -0.715       ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; control[1]|datad       ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; control[0]|datad       ;
; -0.597 ; -0.597       ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9clkctrl|inclk[0] ;
; -0.597 ; -0.597       ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9clkctrl|outclk   ;
; -0.587 ; -0.587       ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9|combout         ;
; -0.547 ; -0.547       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9|datad           ;
; -0.526 ; -0.526       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~8|combout         ;
; -0.237 ; -0.237       ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~8|combout         ;
; -0.227 ; -0.227       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~8|combout         ;
; -0.217 ; -0.217       ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9|datad           ;
; -0.207 ; -0.207       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; temp[0]                ;
; -0.207 ; -0.207       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; temp[1]                ;
; -0.200 ; -0.200       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; temp[0]|datac          ;
; -0.200 ; -0.200       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; temp[1]|datac          ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; temp[0]|datac          ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; temp[1]|datac          ;
; 0.156  ; 0.156        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; temp[0]                ;
; 0.156  ; 0.156        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; temp[1]                ;
; 0.177  ; 0.177        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~8|combout         ;
; 0.288  ; 0.288        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~7|combout         ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; temp[0]|datac          ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; temp[1]|datac          ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; temp[0]                ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; temp[1]                ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~8|datac           ;
; 0.317  ; 0.317        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~7|datad           ;
; 0.317  ; 0.317        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~8|datad           ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~10|combout        ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~8|datac           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~11|datad          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~8|combout         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9|datac           ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~8|datac           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9|datab           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~9|datac           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~7|datac           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~10|datac          ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~8|dataa           ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~10|datad          ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~9|combout         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~10|combout        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~7|combout         ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~11|combout        ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; direction[0]~input|o   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; direction[0]~input|i   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; direction[0]~input|i   ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; direction[0]~input|o   ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~11|combout        ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~10|combout        ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~7|combout         ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~10|datad          ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~9|combout         ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~8|dataa           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~10|datac          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~7|datac           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~9|datac           ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9|datab           ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~8|datac           ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9|datac           ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~8|combout         ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~11|datad          ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~8|datac           ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~10|combout        ;
; 0.681  ; 0.681        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~7|datad           ;
; 0.681  ; 0.681        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~8|datad           ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~8|datac           ;
; 0.689  ; 0.689        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; temp[0]                ;
; 0.689  ; 0.689        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; temp[1]                ;
; 0.696  ; 0.696        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; temp[0]|datac          ;
; 0.696  ; 0.696        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; temp[1]|datac          ;
; 0.711  ; 0.711        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~7|combout         ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'updateClk:UPDATE|update'                                        ;
+--------+--------------+----------------+------------+-------------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                   ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+-------------------------+------------+----------------+
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][1]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][2]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][3]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][4]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][5]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][6]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][7]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][8]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][9]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[10][1]  ;
+--------+--------------+----------------+------------+-------------------------+------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_reduce:reduce1|VGA_clk'                                                  ;
+--------+--------------+----------------+------------+----------------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                      ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------+----------------------------+------------+--------------------------+
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[0]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[1]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[2]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[3]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[4]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[5]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[6]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[7]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[0]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[1]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[2]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[3]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[4]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[5]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[6]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[7]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[0]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[1]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[2]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[3]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[4]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[5]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[6]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[7]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|displayArea ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_hSync     ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_vSync     ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[0]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[1]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[2]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[3]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[4]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[5]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[6]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[7]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[8]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[9]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[0]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[1]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[2]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[3]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[4]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[5]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[6]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[7]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[8]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[9]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; apple                    ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[10]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[11]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[12]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[13]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[14]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[15]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[16]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[17]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[18]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[19]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[1]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[20]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[21]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[22]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[23]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[24]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[25]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[26]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[27]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[28]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[29]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[2]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[30]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[31]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[3]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[4]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[5]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[6]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[7]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[8]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[9]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[1]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[2]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[3]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[4]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[5]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[6]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[7]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[8]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[9]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[1]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[2]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[3]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[4]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[5]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[6]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[7]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[8]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; apple_inX                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; apple_inY                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; bad_collision            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; border                   ;
+--------+--------------+----------------+------------+----------------------------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'good_collision'                                                               ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[0]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[1]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[2]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[3]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[0]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[1]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[2]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[3]        ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[0]        ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[1]        ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[2]        ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[3]        ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[0]        ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[1]        ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[2]        ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[3]        ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[0]        ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[1]        ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[2]        ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[3]        ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[0]        ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[1]        ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[2]        ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[3]        ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout0[0]|clk               ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout0[1]|clk               ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout0[2]|clk               ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout0[3]|clk               ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout1[0]|clk               ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout1[1]|clk               ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout1[2]|clk               ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout1[3]|clk               ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; good_collision~clkctrl|inclk[0] ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; good_collision~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; good_collision|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; good_collision|q                ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; good_collision~clkctrl|inclk[0] ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; good_collision~clkctrl|outclk   ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout0[0]|clk               ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout0[1]|clk               ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout0[2]|clk               ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout0[3]|clk               ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout1[0]|clk               ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout1[1]|clk               ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout1[2]|clk               ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout1[3]|clk               ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; start         ; clk_reduce:reduce1|VGA_clk ; 6.442 ; 7.018 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; direction[*]  ; direction[0]               ; 4.165 ; 4.685 ; Rise       ; direction[0]               ;
;  direction[0] ; direction[0]               ; 2.342 ; 2.504 ; Rise       ; direction[0]               ;
;  direction[1] ; direction[0]               ; 4.147 ; 4.643 ; Rise       ; direction[0]               ;
;  direction[2] ; direction[0]               ; 3.698 ; 4.123 ; Rise       ; direction[0]               ;
;  direction[3] ; direction[0]               ; 4.165 ; 4.685 ; Rise       ; direction[0]               ;
; direction[*]  ; direction[0]               ; 4.442 ; 4.962 ; Fall       ; direction[0]               ;
;  direction[0] ; direction[0]               ; 2.619 ; 2.781 ; Fall       ; direction[0]               ;
;  direction[1] ; direction[0]               ; 4.424 ; 4.920 ; Fall       ; direction[0]               ;
;  direction[2] ; direction[0]               ; 3.975 ; 4.400 ; Fall       ; direction[0]               ;
;  direction[3] ; direction[0]               ; 4.442 ; 4.962 ; Fall       ; direction[0]               ;
; start         ; updateClk:UPDATE|update    ; 6.811 ; 7.335 ; Rise       ; updateClk:UPDATE|update    ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; start         ; clk_reduce:reduce1|VGA_clk ; -3.363 ; -3.872 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; direction[*]  ; direction[0]               ; -0.407 ; -0.562 ; Rise       ; direction[0]               ;
;  direction[0] ; direction[0]               ; -0.407 ; -0.562 ; Rise       ; direction[0]               ;
;  direction[1] ; direction[0]               ; -2.146 ; -2.556 ; Rise       ; direction[0]               ;
;  direction[2] ; direction[0]               ; -0.778 ; -1.186 ; Rise       ; direction[0]               ;
;  direction[3] ; direction[0]               ; -1.210 ; -1.608 ; Rise       ; direction[0]               ;
; direction[*]  ; direction[0]               ; -1.217 ; -1.372 ; Fall       ; direction[0]               ;
;  direction[0] ; direction[0]               ; -1.217 ; -1.372 ; Fall       ; direction[0]               ;
;  direction[1] ; direction[0]               ; -2.956 ; -3.366 ; Fall       ; direction[0]               ;
;  direction[2] ; direction[0]               ; -1.588 ; -1.996 ; Fall       ; direction[0]               ;
;  direction[3] ; direction[0]               ; -2.020 ; -2.418 ; Fall       ; direction[0]               ;
; start         ; updateClk:UPDATE|update    ; -1.080 ; -1.513 ; Rise       ; updateClk:UPDATE|update    ;
+---------------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 6.015  ;        ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 8.060  ; 7.977  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 7.625  ; 7.595  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 7.008  ; 6.960  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 6.996  ; 6.951  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 6.967  ; 6.926  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 8.054  ; 7.960  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 7.184  ; 7.119  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 8.060  ; 7.977  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 6.965  ; 6.922  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 9.572  ; 9.581  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 9.006  ; 9.047  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 9.023  ; 9.056  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 8.778  ; 8.709  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 8.239  ; 8.222  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 9.572  ; 9.581  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 8.301  ; 8.304  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 8.576  ; 8.569  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 8.045  ; 8.067  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 7.271  ; 7.196  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 7.034  ; 6.987  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 7.199  ; 7.135  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 7.199  ; 7.137  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 7.019  ; 6.971  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 7.227  ; 7.164  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 7.200  ; 7.136  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 7.271  ; 7.196  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 6.997  ; 6.954  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 9.266  ; 9.323  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 9.619  ; 9.617  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 12.957 ; 12.974 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;        ; 5.894  ; Fall       ; clk_reduce:reduce1|VGA_clk ;
; HEX0[*]   ; good_collision             ; 11.348 ; 11.314 ; Rise       ; good_collision             ;
;  HEX0[0]  ; good_collision             ; 9.119  ; 9.004  ; Rise       ; good_collision             ;
;  HEX0[1]  ; good_collision             ; 10.007 ; 9.996  ; Rise       ; good_collision             ;
;  HEX0[2]  ; good_collision             ; 11.348 ; 11.314 ; Rise       ; good_collision             ;
;  HEX0[3]  ; good_collision             ; 10.211 ; 10.107 ; Rise       ; good_collision             ;
;  HEX0[4]  ; good_collision             ; 9.574  ; 9.501  ; Rise       ; good_collision             ;
;  HEX0[5]  ; good_collision             ; 9.518  ; 9.649  ; Rise       ; good_collision             ;
;  HEX0[6]  ; good_collision             ; 9.106  ; 8.974  ; Rise       ; good_collision             ;
; HEX1[*]   ; good_collision             ; 10.751 ; 10.708 ; Rise       ; good_collision             ;
;  HEX1[0]  ; good_collision             ; 9.423  ; 9.324  ; Rise       ; good_collision             ;
;  HEX1[1]  ; good_collision             ; 10.501 ; 10.571 ; Rise       ; good_collision             ;
;  HEX1[2]  ; good_collision             ; 9.268  ; 9.480  ; Rise       ; good_collision             ;
;  HEX1[3]  ; good_collision             ; 9.827  ; 9.706  ; Rise       ; good_collision             ;
;  HEX1[4]  ; good_collision             ; 9.804  ; 9.698  ; Rise       ; good_collision             ;
;  HEX1[5]  ; good_collision             ; 10.670 ; 10.708 ; Rise       ; good_collision             ;
;  HEX1[6]  ; good_collision             ; 10.751 ; 10.645 ; Rise       ; good_collision             ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 5.817  ;        ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 6.719  ; 6.676  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 7.351  ; 7.321  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 6.760  ; 6.713  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 6.750  ; 6.705  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 6.720  ; 6.679  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 7.762  ; 7.671  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 6.929  ; 6.866  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 7.768  ; 7.687  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 6.719  ; 6.676  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 7.756  ; 7.775  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 8.677  ; 8.715  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 8.694  ; 8.723  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 8.460  ; 8.392  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 7.942  ; 7.923  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 9.222  ; 9.229  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 8.000  ; 8.002  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 8.266  ; 8.258  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 7.756  ; 7.775  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 6.750  ; 6.706  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 6.786  ; 6.739  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 6.943  ; 6.880  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 6.943  ; 6.882  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 6.770  ; 6.722  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 6.970  ; 6.908  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 6.944  ; 6.881  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 7.013  ; 6.939  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 6.750  ; 6.706  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 8.928  ; 8.984  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 9.266  ; 9.266  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 12.469 ; 12.484 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;        ; 5.699  ; Fall       ; clk_reduce:reduce1|VGA_clk ;
; HEX0[*]   ; good_collision             ; 8.407  ; 8.303  ; Rise       ; good_collision             ;
;  HEX0[0]  ; good_collision             ; 8.408  ; 8.303  ; Rise       ; good_collision             ;
;  HEX0[1]  ; good_collision             ; 9.176  ; 9.103  ; Rise       ; good_collision             ;
;  HEX0[2]  ; good_collision             ; 10.512 ; 10.462 ; Rise       ; good_collision             ;
;  HEX0[3]  ; good_collision             ; 9.329  ; 9.233  ; Rise       ; good_collision             ;
;  HEX0[4]  ; good_collision             ; 8.914  ; 8.781  ; Rise       ; good_collision             ;
;  HEX0[5]  ; good_collision             ; 8.798  ; 8.974  ; Rise       ; good_collision             ;
;  HEX0[6]  ; good_collision             ; 8.407  ; 8.306  ; Rise       ; good_collision             ;
; HEX1[*]   ; good_collision             ; 8.732  ; 8.708  ; Rise       ; good_collision             ;
;  HEX1[0]  ; good_collision             ; 8.851  ; 8.708  ; Rise       ; good_collision             ;
;  HEX1[1]  ; good_collision             ; 9.978  ; 10.008 ; Rise       ; good_collision             ;
;  HEX1[2]  ; good_collision             ; 8.732  ; 8.879  ; Rise       ; good_collision             ;
;  HEX1[3]  ; good_collision             ; 8.920  ; 8.775  ; Rise       ; good_collision             ;
;  HEX1[4]  ; good_collision             ; 8.905  ; 8.810  ; Rise       ; good_collision             ;
;  HEX1[5]  ; good_collision             ; 9.683  ; 9.788  ; Rise       ; good_collision             ;
;  HEX1[6]  ; good_collision             ; 9.796  ; 9.682  ; Rise       ; good_collision             ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 39.55 MHz  ; 39.55 MHz       ; clk_reduce:reduce1|VGA_clk ;                                                               ;
; 86.4 MHz   ; 86.4 MHz        ; direction[0]               ;                                                               ;
; 262.12 MHz ; 250.0 MHz       ; master_clk                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 319.08 MHz ; 319.08 MHz      ; updateClk:UPDATE|update    ;                                                               ;
; 537.06 MHz ; 400.0 MHz       ; good_collision             ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; clk_reduce:reduce1|VGA_clk ; -24.681 ; -664.610      ;
; updateClk:UPDATE|update    ; -6.230  ; -9454.366     ;
; direction[0]               ; -5.287  ; -17.696       ;
; master_clk                 ; -2.815  ; -36.212       ;
; good_collision             ; -0.862  ; -4.076        ;
+----------------------------+---------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; good_collision             ; 0.343 ; 0.000         ;
; clk_reduce:reduce1|VGA_clk ; 0.346 ; 0.000         ;
; master_clk                 ; 0.354 ; 0.000         ;
; updateClk:UPDATE|update    ; 0.354 ; 0.000         ;
; direction[0]               ; 0.366 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; master_clk                 ; -3.000 ; -39.000       ;
; direction[0]               ; -3.000 ; -13.679       ;
; updateClk:UPDATE|update    ; -1.500 ; -3238.500     ;
; clk_reduce:reduce1|VGA_clk ; -1.500 ; -199.500      ;
; good_collision             ; -1.500 ; -12.000       ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_reduce:reduce1|VGA_clk'                                                                                        ;
+---------+------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; -24.681 ; snakeY[3][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.185      ; 25.865     ;
; -24.677 ; snakeY[3][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.185      ; 25.861     ;
; -24.675 ; snakeY[3][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.175      ; 25.849     ;
; -24.583 ; snakeY[4][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.755     ;
; -24.559 ; snakeY[3][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.185      ; 25.743     ;
; -24.537 ; snakeY[1][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.175      ; 25.711     ;
; -24.515 ; snakeY[1][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.175      ; 25.689     ;
; -24.511 ; snakeY[3][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.185      ; 25.695     ;
; -24.444 ; snakeX[3][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.616     ;
; -24.442 ; snakeY[4][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.186      ; 25.627     ;
; -24.435 ; snakeY[1][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.175      ; 25.609     ;
; -24.429 ; snakeX[4][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.601     ;
; -24.426 ; snakeX[4][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.598     ;
; -24.421 ; snakeY[4][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.186      ; 25.606     ;
; -24.416 ; snakeX[5][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.176      ; 25.591     ;
; -24.412 ; snakeX[5][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.176      ; 25.587     ;
; -24.394 ; snakeY[4][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.186      ; 25.579     ;
; -24.366 ; snakeX[4][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.538     ;
; -24.363 ; snakeY[1][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.175      ; 25.537     ;
; -24.324 ; snakeY[4][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.186      ; 25.509     ;
; -24.316 ; snakeY[1][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.175      ; 25.490     ;
; -24.314 ; snakeX[4][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.486     ;
; -24.306 ; snakeX[5][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.178      ; 25.483     ;
; -24.300 ; snakeX[5][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.176      ; 25.475     ;
; -24.293 ; snakeX[1][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.214     ; 25.078     ;
; -24.282 ; VGA_gen:gen1|yCount[0] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.265      ; 25.546     ;
; -24.279 ; snakeX[5][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.176      ; 25.454     ;
; -24.278 ; snakeY[4][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.186      ; 25.463     ;
; -24.266 ; snakeY[2][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.179      ; 25.444     ;
; -24.264 ; snakeX[1][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.179      ; 25.442     ;
; -24.263 ; snakeY[2][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.179      ; 25.441     ;
; -24.260 ; snakeX[4][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.432     ;
; -24.260 ; snakeX[1][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.179      ; 25.438     ;
; -24.251 ; snakeY[3][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.185      ; 25.435     ;
; -24.244 ; snakeY[1][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.175      ; 25.418     ;
; -24.208 ; VGA_gen:gen1|yCount[2] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.265      ; 25.472     ;
; -24.206 ; snakeY[4][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.186      ; 25.391     ;
; -24.199 ; snakeY[1][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.175      ; 25.373     ;
; -24.196 ; snakeX[3][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.368     ;
; -24.171 ; snakeX[5][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.176      ; 25.346     ;
; -24.168 ; snakeX[3][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.340     ;
; -24.162 ; snakeY[2][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.179      ; 25.340     ;
; -24.158 ; snakeX[1][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.179      ; 25.336     ;
; -24.152 ; snakeX[2][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.177      ; 25.328     ;
; -24.144 ; snakeX[5][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.176      ; 25.319     ;
; -24.138 ; snakeX[3][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.310     ;
; -24.134 ; snakeX[4][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.306     ;
; -24.132 ; snakeX[4][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.304     ;
; -24.129 ; snakeY[3][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.185      ; 25.313     ;
; -24.121 ; snakeY[2][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.179      ; 25.299     ;
; -24.121 ; snakeX[2][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.177      ; 25.297     ;
; -24.121 ; snakeX[2][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.177      ; 25.297     ;
; -24.114 ; snakeY[8][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.186      ; 25.299     ;
; -24.111 ; snakeY[8][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.186      ; 25.296     ;
; -24.105 ; snakeX[2][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.177      ; 25.281     ;
; -24.076 ; VGA_gen:gen1|yCount[4] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.265      ; 25.340     ;
; -24.052 ; snakeY[2][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.179      ; 25.230     ;
; -24.048 ; snakeY[7][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.209     ; 24.838     ;
; -24.045 ; snakeY[7][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.209     ; 24.835     ;
; -24.044 ; snakeX[3][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.216     ;
; -24.033 ; snakeY[5][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.185      ; 25.217     ;
; -24.019 ; snakeY[7][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.209     ; 24.809     ;
; -24.018 ; snakeY[8][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.186      ; 25.203     ;
; -24.016 ; snakeY[5][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.185      ; 25.200     ;
; -24.015 ; snakeY[1][8]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.221     ; 24.793     ;
; -24.004 ; snakeX[11][4]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.174      ; 25.177     ;
; -23.994 ; VGA_gen:gen1|xCount[0] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.255      ; 25.248     ;
; -23.988 ; snakeX[2][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.177      ; 25.164     ;
; -23.983 ; snakeY[6][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.183      ; 25.165     ;
; -23.983 ; snakeX[2][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.216     ; 24.766     ;
; -23.980 ; VGA_gen:gen1|yCount[6] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.265      ; 25.244     ;
; -23.979 ; snakeY[8][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.186      ; 25.164     ;
; -23.976 ; snakeY[2][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.179      ; 25.154     ;
; -23.976 ; snakeX[3][8]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.148     ;
; -23.968 ; VGA_gen:gen1|yCount[1] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.264      ; 25.231     ;
; -23.967 ; snakeY[5][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.185      ; 25.151     ;
; -23.959 ; snakeX[6][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.184      ; 25.142     ;
; -23.953 ; snakeY[7][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.209     ; 24.743     ;
; -23.942 ; snakeX[6][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.184      ; 25.125     ;
; -23.938 ; snakeX[8][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.177      ; 25.114     ;
; -23.935 ; snakeX[11][1]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.174      ; 25.108     ;
; -23.932 ; snakeX[3][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.104     ;
; -23.918 ; snakeX[8][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.177      ; 25.094     ;
; -23.913 ; snakeX[1][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.179      ; 25.091     ;
; -23.912 ; snakeX[11][2]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.174      ; 25.085     ;
; -23.910 ; snakeX[3][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.173      ; 25.082     ;
; -23.908 ; snakeX[10][5]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.214     ; 24.693     ;
; -23.898 ; snakeY[7][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.209     ; 24.688     ;
; -23.897 ; snakeY[5][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.185      ; 25.081     ;
; -23.895 ; snakeX[8][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.177      ; 25.071     ;
; -23.888 ; snakeY[10][3]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.183      ; 25.070     ;
; -23.887 ; snakeY[6][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.183      ; 25.069     ;
; -23.884 ; snakeY[6][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.183      ; 25.066     ;
; -23.882 ; snakeY[8][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.186      ; 25.067     ;
; -23.877 ; snakeX[11][3]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.174      ; 25.050     ;
; -23.868 ; snakeX[7][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.219     ; 24.648     ;
; -23.863 ; snakeY[8][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.186      ; 25.048     ;
; -23.863 ; snakeX[11][5]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.174      ; 25.036     ;
; -23.860 ; snakeY[6][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.183      ; 25.042     ;
; -23.853 ; snakeY[11][1]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.182      ; 25.034     ;
+---------+------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'updateClk:UPDATE|update'                                                                                ;
+--------+------------+----------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node        ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------+----------------------------+-------------------------+--------------+------------+------------+
; -6.230 ; control[0] ; snakeX[0][1]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.055     ; 1.664      ;
; -6.230 ; control[0] ; snakeX[0][2]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.055     ; 1.664      ;
; -6.230 ; control[0] ; snakeX[0][3]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.055     ; 1.664      ;
; -6.230 ; control[0] ; snakeX[0][4]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.055     ; 1.664      ;
; -6.230 ; control[0] ; snakeX[0][7]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.055     ; 1.664      ;
; -6.001 ; control[0] ; snakeY[0][4]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.063     ; 1.427      ;
; -6.001 ; control[0] ; snakeY[0][5]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.063     ; 1.427      ;
; -6.001 ; control[0] ; snakeY[0][6]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.063     ; 1.427      ;
; -5.984 ; control[1] ; snakeY[0][4]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.073     ; 1.400      ;
; -5.966 ; control[0] ; snakeX[0][6]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.058     ; 1.397      ;
; -5.966 ; control[0] ; snakeX[0][8]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.058     ; 1.397      ;
; -5.940 ; control[1] ; snakeY[0][6]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.073     ; 1.356      ;
; -5.924 ; control[1] ; snakeY[0][5]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.073     ; 1.340      ;
; -5.841 ; control[0] ; snakeX[0][9]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.061     ; 1.269      ;
; -5.819 ; control[0] ; snakeY[0][1]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.061     ; 1.247      ;
; -5.819 ; control[0] ; snakeY[0][2]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.061     ; 1.247      ;
; -5.819 ; control[0] ; snakeY[0][3]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.061     ; 1.247      ;
; -5.819 ; control[0] ; snakeY[0][8]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.061     ; 1.247      ;
; -5.819 ; control[0] ; snakeX[0][5]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -4.676     ; 1.632      ;
; -5.775 ; control[1] ; snakeY[0][3]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.071     ; 1.193      ;
; -5.774 ; control[1] ; snakeX[0][9]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.071     ; 1.192      ;
; -5.741 ; control[1] ; snakeX[0][4]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.065     ; 1.165      ;
; -5.707 ; control[1] ; snakeX[0][3]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.065     ; 1.131      ;
; -5.686 ; control[0] ; snakeY[0][7]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -4.719     ; 1.456      ;
; -5.680 ; control[1] ; snakeX[0][8]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.068     ; 1.101      ;
; -5.675 ; control[1] ; snakeX[0][6]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.068     ; 1.096      ;
; -5.644 ; control[1] ; snakeY[0][1]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.071     ; 1.062      ;
; -5.627 ; control[1] ; snakeY[0][8]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.071     ; 1.045      ;
; -5.624 ; control[1] ; snakeY[0][2]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.071     ; 1.042      ;
; -5.596 ; control[1] ; snakeY[0][7]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -4.729     ; 1.356      ;
; -5.566 ; control[1] ; snakeX[0][7]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.065     ; 0.990      ;
; -5.565 ; control[1] ; snakeX[0][1]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.065     ; 0.989      ;
; -5.565 ; control[1] ; snakeX[0][2]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -5.065     ; 0.989      ;
; -5.457 ; size[0]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.355      ;
; -5.457 ; size[0]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.355      ;
; -5.457 ; size[0]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.355      ;
; -5.406 ; size[0]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.304      ;
; -5.406 ; size[0]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.304      ;
; -5.391 ; size[0]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.108     ; 6.282      ;
; -5.359 ; size[1]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.257      ;
; -5.359 ; size[1]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.257      ;
; -5.359 ; size[1]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.257      ;
; -5.338 ; size[2]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.236      ;
; -5.338 ; size[2]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.236      ;
; -5.338 ; size[2]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.236      ;
; -5.308 ; size[1]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.206      ;
; -5.308 ; size[1]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.206      ;
; -5.293 ; size[1]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.108     ; 6.184      ;
; -5.287 ; size[2]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.185      ;
; -5.287 ; size[2]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.185      ;
; -5.284 ; size[0]    ; snakeY[13][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.108     ; 6.175      ;
; -5.284 ; size[0]    ; snakeY[13][7]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.108     ; 6.175      ;
; -5.272 ; size[1]    ; snakeY[65][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.136     ; 6.135      ;
; -5.272 ; size[2]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.108     ; 6.163      ;
; -5.243 ; size[3]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.141      ;
; -5.243 ; size[3]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.141      ;
; -5.243 ; size[3]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.141      ;
; -5.222 ; size[4]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.120      ;
; -5.222 ; size[4]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.120      ;
; -5.222 ; size[4]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.120      ;
; -5.221 ; size[1]    ; snakeY[1][1]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.090     ; 6.130      ;
; -5.221 ; size[1]    ; snakeY[1][2]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.090     ; 6.130      ;
; -5.221 ; size[1]    ; snakeY[1][3]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.090     ; 6.130      ;
; -5.221 ; size[1]    ; snakeY[1][4]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.090     ; 6.130      ;
; -5.221 ; size[1]    ; snakeY[1][5]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.090     ; 6.130      ;
; -5.221 ; size[1]    ; snakeY[1][6]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.090     ; 6.130      ;
; -5.221 ; size[1]    ; snakeY[1][7]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.090     ; 6.130      ;
; -5.212 ; size[0]    ; snakeY[65][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.136     ; 6.075      ;
; -5.208 ; size[1]    ; snakeY[38][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.133     ; 6.074      ;
; -5.192 ; size[3]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.090      ;
; -5.192 ; size[3]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.090      ;
; -5.189 ; size[0]    ; snakeX[20][1]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.104     ; 6.084      ;
; -5.189 ; size[0]    ; snakeX[20][6]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.104     ; 6.084      ;
; -5.189 ; control[1] ; snakeX[0][5]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -4.686     ; 0.992      ;
; -5.177 ; size[3]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.108     ; 6.068      ;
; -5.174 ; size[1]    ; snakeY[13][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.108     ; 6.065      ;
; -5.174 ; size[1]    ; snakeY[13][7]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.108     ; 6.065      ;
; -5.171 ; size[4]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.069      ;
; -5.171 ; size[4]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.101     ; 6.069      ;
; -5.169 ; size[0]    ; snakeY[103][3] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.270      ; 6.438      ;
; -5.169 ; size[0]    ; snakeY[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.270      ; 6.438      ;
; -5.165 ; size[2]    ; snakeY[13][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.108     ; 6.056      ;
; -5.165 ; size[2]    ; snakeY[13][7]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.108     ; 6.056      ;
; -5.161 ; size[0]    ; snakeY[1][1]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.090     ; 6.070      ;
; -5.161 ; size[0]    ; snakeY[1][2]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.090     ; 6.070      ;
; -5.161 ; size[0]    ; snakeY[1][3]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.090     ; 6.070      ;
; -5.161 ; size[0]    ; snakeY[1][4]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.090     ; 6.070      ;
; -5.161 ; size[0]    ; snakeY[1][5]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.090     ; 6.070      ;
; -5.161 ; size[0]    ; snakeY[1][6]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.090     ; 6.070      ;
; -5.161 ; size[0]    ; snakeY[1][7]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.090     ; 6.070      ;
; -5.156 ; size[4]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.108     ; 6.047      ;
; -5.148 ; size[0]    ; snakeY[38][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.133     ; 6.014      ;
; -5.143 ; size[1]    ; snakeX[65][1]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.142     ; 6.000      ;
; -5.143 ; size[1]    ; snakeX[65][8]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.142     ; 6.000      ;
; -5.135 ; size[0]    ; snakeY[12][1]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.105     ; 6.029      ;
; -5.135 ; size[0]    ; snakeY[12][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.105     ; 6.029      ;
; -5.135 ; size[0]    ; snakeY[12][7]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.105     ; 6.029      ;
; -5.108 ; size[1]    ; snakeX[20][1]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.104     ; 6.003      ;
; -5.108 ; size[1]    ; snakeX[20][6]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.104     ; 6.003      ;
; -5.104 ; size[1]    ; snakeX[66][1]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.154     ; 5.949      ;
+--------+------------+----------------+----------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'direction[0]'                                                                ;
+--------+--------------+------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node    ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------+--------------+--------------+--------------+------------+------------+
; -5.287 ; control[0]   ; temp[0]    ; direction[0] ; direction[0] ; 0.500        ; -3.316     ; 1.780      ;
; -5.136 ; control[0]   ; temp[0]    ; direction[0] ; direction[0] ; 1.000        ; -3.665     ; 1.780      ;
; -4.873 ; control[1]   ; temp[1]    ; direction[0] ; direction[0] ; 0.500        ; -3.327     ; 1.375      ;
; -4.722 ; control[1]   ; temp[1]    ; direction[0] ; direction[0] ; 1.000        ; -3.676     ; 1.375      ;
; -3.879 ; temp[0]      ; control[0] ; direction[0] ; direction[0] ; 0.500        ; 1.430      ; 4.983      ;
; -3.657 ; temp[1]      ; control[1] ; direction[0] ; direction[0] ; 0.500        ; 1.442      ; 4.788      ;
; -2.548 ; temp[0]      ; control[0] ; direction[0] ; direction[0] ; 1.000        ; 2.261      ; 4.983      ;
; -2.326 ; temp[1]      ; control[1] ; direction[0] ; direction[0] ; 1.000        ; 2.273      ; 4.788      ;
; -2.108 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 0.500        ; 4.188      ; 6.125      ;
; -1.997 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 0.500        ; 4.189      ; 5.995      ;
; -1.773 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 0.500        ; 4.537      ; 6.139      ;
; -1.662 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 0.500        ; 4.538      ; 6.009      ;
; -1.622 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 1.000        ; 4.188      ; 6.139      ;
; -1.511 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 1.000        ; 4.189      ; 6.009      ;
; -1.259 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 1.000        ; 4.537      ; 6.125      ;
; -1.148 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 1.000        ; 4.538      ; 5.995      ;
+--------+--------------+------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'master_clk'                                                                                               ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.815 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.085     ; 3.729      ;
; -2.813 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.085     ; 3.727      ;
; -2.808 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.085     ; 3.722      ;
; -2.665 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.085     ; 3.579      ;
; -2.623 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.540      ;
; -2.580 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.085     ; 3.494      ;
; -2.543 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.085     ; 3.457      ;
; -2.534 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.085     ; 3.448      ;
; -2.532 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.085     ; 3.446      ;
; -2.528 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.445      ;
; -2.508 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.425      ;
; -2.420 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.085     ; 3.334      ;
; -2.388 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.085     ; 3.302      ;
; -2.323 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.240      ;
; -2.259 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.176      ;
; -2.244 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.161      ;
; -2.239 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 3.155      ;
; -2.239 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 3.155      ;
; -2.239 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 3.155      ;
; -2.236 ; updateClk:UPDATE|count[16] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.476     ; 2.759      ;
; -2.207 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 3.123      ;
; -2.207 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 3.123      ;
; -2.207 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 3.123      ;
; -2.205 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 3.121      ;
; -2.205 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 3.121      ;
; -2.205 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 3.121      ;
; -2.176 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 3.089      ;
; -2.175 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 3.088      ;
; -2.144 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 3.057      ;
; -2.143 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 3.056      ;
; -2.142 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 3.055      ;
; -2.141 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 3.054      ;
; -2.086 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 3.002      ;
; -2.085 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 3.001      ;
; -2.085 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 3.001      ;
; -2.085 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 3.001      ;
; -2.083 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.000      ;
; -2.074 ; updateClk:UPDATE|count[19] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 2.991      ;
; -2.024 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.080     ; 2.943      ;
; -2.024 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.080     ; 2.943      ;
; -2.024 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.080     ; 2.943      ;
; -2.022 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.935      ;
; -2.021 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.934      ;
; -2.004 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.920      ;
; -2.004 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.920      ;
; -2.004 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.920      ;
; -1.986 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 2.903      ;
; -1.985 ; updateClk:UPDATE|count[20] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.476     ; 2.508      ;
; -1.980 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[4]  ; master_clk   ; master_clk  ; 1.000        ; -0.085     ; 2.894      ;
; -1.971 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[4]  ; master_clk   ; master_clk  ; 1.000        ; -0.085     ; 2.885      ;
; -1.971 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.887      ;
; -1.966 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[4]  ; master_clk   ; master_clk  ; 1.000        ; -0.085     ; 2.880      ;
; -1.961 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.877      ;
; -1.960 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.876      ;
; -1.952 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.868      ;
; -1.952 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.868      ;
; -1.952 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.868      ;
; -1.952 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.080     ; 2.871      ;
; -1.952 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.080     ; 2.871      ;
; -1.952 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.080     ; 2.871      ;
; -1.943 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.859      ;
; -1.943 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.859      ;
; -1.943 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.859      ;
; -1.942 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.858      ;
; -1.942 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.858      ;
; -1.942 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.858      ;
; -1.941 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.854      ;
; -1.940 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.853      ;
; -1.932 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.080     ; 2.851      ;
; -1.932 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.080     ; 2.851      ;
; -1.932 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.080     ; 2.851      ;
; -1.914 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[13] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.827      ;
; -1.890 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[13] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.803      ;
; -1.889 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.802      ;
; -1.889 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.805      ;
; -1.888 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.801      ;
; -1.888 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.804      ;
; -1.885 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[13] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.798      ;
; -1.880 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.793      ;
; -1.879 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.792      ;
; -1.879 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.792      ;
; -1.878 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.791      ;
; -1.874 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|count[21] ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.790      ;
; -1.869 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.785      ;
; -1.868 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.784      ;
; -1.864 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|count[13] ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.780      ;
; -1.861 ; updateClk:UPDATE|count[21] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 2.778      ;
; -1.844 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.760      ;
; -1.844 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.760      ;
; -1.844 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.760      ;
; -1.830 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.743      ;
; -1.826 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[4]  ; master_clk   ; master_clk  ; 1.000        ; -0.085     ; 2.740      ;
; -1.812 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.728      ;
; -1.812 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.728      ;
; -1.812 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.083     ; 2.728      ;
; -1.797 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[16] ; master_clk   ; master_clk  ; 1.000        ; 0.293      ; 3.089      ;
; -1.796 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[20] ; master_clk   ; master_clk  ; 1.000        ; 0.293      ; 3.088      ;
; -1.781 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.086     ; 2.694      ;
; -1.781 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[4]  ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 2.698      ;
; -1.765 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[16] ; master_clk   ; master_clk  ; 1.000        ; 0.293      ; 3.057      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'good_collision'                                                                                            ;
+--------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; -0.862 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.778      ;
; -0.862 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.778      ;
; -0.862 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.778      ;
; -0.832 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.748      ;
; -0.832 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.748      ;
; -0.832 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.748      ;
; -0.729 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.645      ;
; -0.729 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.645      ;
; -0.729 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.645      ;
; -0.655 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.571      ;
; -0.630 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.546      ;
; -0.622 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.538      ;
; -0.622 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.538      ;
; -0.622 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.538      ;
; -0.522 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.438      ;
; -0.420 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.336      ;
; -0.318 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.234      ;
; -0.277 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.193      ;
; -0.264 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.180      ;
; -0.240 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.156      ;
; -0.226 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.142      ;
; -0.137 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.053      ;
; -0.112 ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.028      ;
; -0.099 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.015      ;
; -0.097 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 1.013      ;
; -0.071 ; BCDcounter:C1|BCDout1[3] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.987      ;
; -0.025 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.941      ;
; 0.003  ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.913      ;
; 0.003  ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.913      ;
; 0.008  ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.908      ;
; 0.130  ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.786      ;
; 0.149  ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.767      ;
; 0.233  ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.683      ;
; 0.233  ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[0] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.683      ;
; 0.233  ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.683      ;
; 0.233  ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.683      ;
; 0.233  ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.683      ;
; 0.233  ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.683      ;
; 0.233  ; BCDcounter:C1|BCDout1[3] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.683      ;
; 0.233  ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.083     ; 0.683      ;
+--------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'good_collision'                                                                                            ;
+-------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; 0.343 ; BCDcounter:C1|BCDout1[3] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.597      ;
; 0.354 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.608      ;
; 0.354 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[0] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.608      ;
; 0.410 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.664      ;
; 0.420 ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.674      ;
; 0.584 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.838      ;
; 0.584 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.838      ;
; 0.588 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.842      ;
; 0.615 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.869      ;
; 0.618 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.872      ;
; 0.622 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.876      ;
; 0.627 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.881      ;
; 0.630 ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.884      ;
; 0.644 ; BCDcounter:C1|BCDout1[3] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 0.898      ;
; 0.794 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.048      ;
; 0.796 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.050      ;
; 0.800 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.054      ;
; 0.818 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.072      ;
; 0.822 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.076      ;
; 0.946 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.200      ;
; 1.047 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.301      ;
; 1.153 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.407      ;
; 1.167 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.421      ;
; 1.321 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.575      ;
; 1.321 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.575      ;
; 1.321 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.575      ;
; 1.394 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.648      ;
; 1.394 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.648      ;
; 1.394 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.648      ;
; 1.514 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.768      ;
; 1.514 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.768      ;
; 1.514 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.768      ;
; 1.528 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.782      ;
; 1.528 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.782      ;
; 1.528 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.083      ; 1.782      ;
+-------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_reduce:reduce1|VGA_clk'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.346 ; game_over                  ; game_over                  ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.597      ;
; 0.381 ; good_collision             ; appleY[4]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.874      ; 3.659      ;
; 0.381 ; good_collision             ; appleY[5]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.874      ; 3.659      ;
; 0.381 ; good_collision             ; appleY[7]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.874      ; 3.659      ;
; 0.381 ; good_collision             ; appleY[8]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.874      ; 3.659      ;
; 0.381 ; good_collision             ; appleY[1]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.874      ; 3.659      ;
; 0.381 ; good_collision             ; appleY[3]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.874      ; 3.659      ;
; 0.381 ; good_collision             ; appleY[6]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.874      ; 3.659      ;
; 0.384 ; bad_collision              ; game_over                  ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.635      ;
; 0.384 ; good_collision             ; appleX[8]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.853      ; 3.641      ;
; 0.386 ; good_collision             ; appleX[2]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.853      ; 3.643      ;
; 0.386 ; good_collision             ; appleX[3]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.853      ; 3.643      ;
; 0.386 ; good_collision             ; appleX[4]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.853      ; 3.643      ;
; 0.386 ; good_collision             ; appleX[5]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.853      ; 3.643      ;
; 0.386 ; good_collision             ; appleX[6]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.853      ; 3.643      ;
; 0.386 ; good_collision             ; appleY[2]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.853      ; 3.643      ;
; 0.386 ; good_collision             ; appleX[1]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.853      ; 3.643      ;
; 0.386 ; good_collision             ; appleX[7]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.853      ; 3.643      ;
; 0.386 ; good_collision             ; appleX[9]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.853      ; 3.643      ;
; 0.504 ; apple_inX                  ; apple                      ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.754      ;
; 0.562 ; good_collision             ; good_collision             ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 2.853      ; 3.819      ;
; 0.573 ; appleCount[31]             ; appleCount[31]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.824      ;
; 0.573 ; appleCount[29]             ; appleCount[29]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.824      ;
; 0.573 ; appleCount[19]             ; appleCount[19]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.824      ;
; 0.573 ; appleCount[15]             ; appleCount[15]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.823      ;
; 0.574 ; appleCount[27]             ; appleCount[27]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.825      ;
; 0.574 ; appleCount[21]             ; appleCount[21]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.825      ;
; 0.574 ; appleCount[13]             ; appleCount[13]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.824      ;
; 0.574 ; appleCount[11]             ; appleCount[11]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.824      ;
; 0.575 ; appleCount[22]             ; appleCount[22]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.826      ;
; 0.575 ; appleCount[17]             ; appleCount[17]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.826      ;
; 0.576 ; appleCount[25]             ; appleCount[25]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.827      ;
; 0.576 ; appleCount[23]             ; appleCount[23]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.827      ;
; 0.576 ; appleCount[6]              ; appleCount[6]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.826      ;
; 0.577 ; appleCount[30]             ; appleCount[30]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.828      ;
; 0.577 ; appleCount[18]             ; appleCount[18]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.828      ;
; 0.577 ; appleCount[16]             ; appleCount[16]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.828      ;
; 0.577 ; appleCount[9]              ; appleCount[9]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.827      ;
; 0.577 ; appleCount[7]              ; appleCount[7]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.827      ;
; 0.578 ; appleCount[28]             ; appleCount[28]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.829      ;
; 0.578 ; appleCount[26]             ; appleCount[26]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.829      ;
; 0.578 ; appleCount[24]             ; appleCount[24]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.829      ;
; 0.578 ; appleCount[20]             ; appleCount[20]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.829      ;
; 0.578 ; appleCount[14]             ; appleCount[14]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.828      ;
; 0.579 ; appleCount[12]             ; appleCount[12]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.829      ;
; 0.579 ; appleCount[10]             ; appleCount[10]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.829      ;
; 0.579 ; appleCount[8]              ; appleCount[8]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.829      ;
; 0.593 ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.844      ;
; 0.594 ; appleCount[5]              ; appleCount[5]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.844      ;
; 0.598 ; appleCount[4]              ; appleCount[4]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.848      ;
; 0.598 ; appleCount[2]              ; appleCount[2]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.848      ;
; 0.608 ; size[6]                    ; size[6]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.082      ; 0.861      ;
; 0.612 ; randomGrid:rand1|pointX[2] ; randomGrid:rand1|pointX[2] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.862      ;
; 0.615 ; randomGrid:rand1|pointX[4] ; randomGrid:rand1|pointX[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.865      ;
; 0.617 ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|pointX[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.867      ;
; 0.619 ; randomGrid:rand1|pointX[1] ; randomGrid:rand1|pointX[1] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.869      ;
; 0.623 ; randomGrid:rand1|pointX[3] ; randomGrid:rand1|pointX[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.873      ;
; 0.673 ; randomGrid:rand1|pointX[1] ; randomGrid:rand1|rand_X[2] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.924      ;
; 0.705 ; good_collision             ; appleY[4]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.874      ; 3.483      ;
; 0.705 ; good_collision             ; appleY[5]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.874      ; 3.483      ;
; 0.705 ; good_collision             ; appleY[7]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.874      ; 3.483      ;
; 0.705 ; good_collision             ; appleY[8]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.874      ; 3.483      ;
; 0.705 ; good_collision             ; appleY[1]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.874      ; 3.483      ;
; 0.705 ; good_collision             ; appleY[3]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.874      ; 3.483      ;
; 0.705 ; good_collision             ; appleY[6]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.874      ; 3.483      ;
; 0.709 ; good_collision             ; appleX[8]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.853      ; 3.466      ;
; 0.710 ; good_collision             ; appleX[2]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.853      ; 3.467      ;
; 0.710 ; good_collision             ; appleX[3]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.853      ; 3.467      ;
; 0.710 ; good_collision             ; appleX[4]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.853      ; 3.467      ;
; 0.710 ; good_collision             ; appleX[5]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.853      ; 3.467      ;
; 0.710 ; good_collision             ; appleX[6]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.853      ; 3.467      ;
; 0.710 ; good_collision             ; appleY[2]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.853      ; 3.467      ;
; 0.710 ; good_collision             ; appleX[1]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.853      ; 3.467      ;
; 0.710 ; good_collision             ; appleX[7]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.853      ; 3.467      ;
; 0.710 ; good_collision             ; appleX[9]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; -0.500       ; 2.853      ; 3.467      ;
; 0.754 ; size[3]                    ; size[3]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.082      ; 1.007      ;
; 0.760 ; size[1]                    ; size[1]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.082      ; 1.013      ;
; 0.780 ; size[4]                    ; size[4]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.082      ; 1.033      ;
; 0.786 ; size[0]                    ; size[0]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.082      ; 1.039      ;
; 0.799 ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.050      ;
; 0.800 ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.051      ;
; 0.800 ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.051      ;
; 0.802 ; apple_inY                  ; apple                      ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.059      ; 1.032      ;
; 0.823 ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.074      ;
; 0.830 ; VGA_gen:gen1|yCount[3]     ; VGA_gen:gen1|p_vSync       ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.082      ; 1.083      ;
; 0.852 ; appleCount[15]             ; appleCount[16]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.086      ; 1.109      ;
; 0.859 ; appleCount[29]             ; appleCount[30]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.110      ;
; 0.859 ; appleCount[19]             ; appleCount[20]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.110      ;
; 0.860 ; appleCount[21]             ; appleCount[22]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.111      ;
; 0.860 ; appleCount[27]             ; appleCount[28]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.111      ;
; 0.860 ; appleCount[13]             ; appleCount[14]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.110      ;
; 0.860 ; appleCount[11]             ; appleCount[12]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.110      ;
; 0.862 ; appleCount[17]             ; appleCount[18]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.113      ;
; 0.863 ; appleCount[25]             ; appleCount[26]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.114      ;
; 0.863 ; appleCount[23]             ; appleCount[24]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.114      ;
; 0.863 ; appleCount[22]             ; appleCount[23]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.114      ;
; 0.864 ; appleCount[9]              ; appleCount[10]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.114      ;
; 0.864 ; appleCount[7]              ; appleCount[8]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.114      ;
; 0.864 ; appleCount[6]              ; appleCount[7]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.114      ;
; 0.865 ; appleCount[30]             ; appleCount[31]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.116      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'master_clk'                                                                                                          ;
+-------+----------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.354 ; clk_reduce:reduce1|q       ; clk_reduce:reduce1|q       ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 0.608      ;
; 0.384 ; updateClk:UPDATE|count[21] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 0.638      ;
; 0.475 ; updateClk:UPDATE|update    ; updateClk:UPDATE|update    ; updateClk:UPDATE|update ; master_clk  ; 0.000        ; 3.093      ; 3.982      ;
; 0.582 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 0.836      ;
; 0.592 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 0.846      ;
; 0.593 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 0.847      ;
; 0.594 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[2]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 0.848      ;
; 0.595 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 0.849      ;
; 0.595 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 0.849      ;
; 0.595 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 0.849      ;
; 0.596 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 0.850      ;
; 0.596 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[3]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 0.850      ;
; 0.731 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 0.985      ;
; 0.731 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 0.985      ;
; 0.778 ; clk_reduce:reduce1|q       ; clk_reduce:reduce1|VGA_clk ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.029      ;
; 0.788 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.477      ; 1.436      ;
; 0.788 ; updateClk:UPDATE|count[19] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.477      ; 1.436      ;
; 0.870 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.124      ;
; 0.871 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.125      ;
; 0.878 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.132      ;
; 0.880 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[2]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.134      ;
; 0.881 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.135      ;
; 0.881 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[3]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.135      ;
; 0.881 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.477      ; 1.529      ;
; 0.881 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.135      ;
; 0.882 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.136      ;
; 0.883 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.137      ;
; 0.883 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.137      ;
; 0.883 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.137      ;
; 0.884 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.477      ; 1.532      ;
; 0.884 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[2]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.138      ;
; 0.891 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[3]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.145      ;
; 0.893 ; updateClk:UPDATE|count[20] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.098      ; 1.162      ;
; 0.894 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.148      ;
; 0.895 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.477      ; 1.543      ;
; 0.895 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[3]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.149      ;
; 0.896 ; updateClk:UPDATE|count[19] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.150      ;
; 0.897 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.148      ;
; 0.897 ; updateClk:UPDATE|count[16] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.098      ; 1.166      ;
; 0.897 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.477      ; 1.545      ;
; 0.903 ; updateClk:UPDATE|update    ; updateClk:UPDATE|update    ; updateClk:UPDATE|update ; master_clk  ; -0.500       ; 3.093      ; 3.910      ;
; 0.910 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[17] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.164      ;
; 0.913 ; updateClk:UPDATE|count[19] ; updateClk:UPDATE|count[19] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.167      ;
; 0.970 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.224      ;
; 0.979 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.233      ;
; 0.980 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.234      ;
; 0.980 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.234      ;
; 0.981 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.235      ;
; 0.990 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.244      ;
; 0.991 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.245      ;
; 0.992 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.246      ;
; 0.993 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.477      ; 1.641      ;
; 0.993 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.247      ;
; 0.994 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.248      ;
; 0.994 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.245      ;
; 0.996 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.247      ;
; 1.003 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.257      ;
; 1.004 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.258      ;
; 1.005 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.259      ;
; 1.007 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.477      ; 1.655      ;
; 1.007 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.477      ; 1.655      ;
; 1.018 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.272      ;
; 1.020 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[6]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.274      ;
; 1.021 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.272      ;
; 1.031 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[13] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.285      ;
; 1.080 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.334      ;
; 1.080 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.334      ;
; 1.085 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.339      ;
; 1.086 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.337      ;
; 1.090 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.344      ;
; 1.093 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.344      ;
; 1.094 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.345      ;
; 1.095 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[5]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.349      ;
; 1.100 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.477      ; 1.748      ;
; 1.101 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.355      ;
; 1.103 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.357      ;
; 1.104 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.358      ;
; 1.104 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.355      ;
; 1.106 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.357      ;
; 1.111 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.365      ;
; 1.115 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.369      ;
; 1.115 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.369      ;
; 1.115 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.369      ;
; 1.116 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.477      ; 1.764      ;
; 1.117 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.368      ;
; 1.120 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.474      ; 1.765      ;
; 1.131 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.382      ;
; 1.193 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.444      ;
; 1.193 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.444      ;
; 1.196 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|count[19] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.450      ;
; 1.196 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.447      ;
; 1.199 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.453      ;
; 1.200 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.454      ;
; 1.203 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.454      ;
; 1.203 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.080      ; 1.454      ;
; 1.207 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[19] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.461      ;
; 1.208 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.462      ;
; 1.210 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[17] ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.464      ;
; 1.210 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.464      ;
; 1.211 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.083      ; 1.465      ;
+-------+----------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'updateClk:UPDATE|update'                                                                                 ;
+-------+----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.354 ; snakeY[124][8] ; snakeY[125][8] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.503      ; 1.028      ;
; 0.401 ; snakeX[94][3]  ; snakeX[95][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.081      ; 0.653      ;
; 0.401 ; snakeX[51][3]  ; snakeX[52][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.654      ;
; 0.402 ; snakeY[120][1] ; snakeY[121][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.081      ; 0.654      ;
; 0.402 ; snakeX[51][8]  ; snakeX[52][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.655      ;
; 0.402 ; snakeX[51][5]  ; snakeX[52][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.655      ;
; 0.403 ; snakeX[51][2]  ; snakeX[52][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.656      ;
; 0.405 ; snakeY[65][5]  ; snakeY[66][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.081      ; 0.657      ;
; 0.406 ; snakeY[114][1] ; snakeY[115][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.659      ;
; 0.406 ; snakeX[59][9]  ; snakeX[60][9]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.659      ;
; 0.407 ; snakeY[88][5]  ; snakeY[89][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.660      ;
; 0.409 ; snakeY[114][4] ; snakeY[115][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.662      ;
; 0.411 ; snakeY[114][3] ; snakeY[115][3] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.664      ;
; 0.411 ; snakeX[88][5]  ; snakeX[89][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.664      ;
; 0.413 ; snakeY[37][6]  ; snakeY[38][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.477      ; 1.061      ;
; 0.425 ; snakeY[108][3] ; snakeY[109][3] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.472      ; 1.068      ;
; 0.426 ; snakeX[121][7] ; snakeX[122][7] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.466      ; 1.063      ;
; 0.441 ; snakeX[104][9] ; snakeX[105][9] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.474      ; 1.086      ;
; 0.443 ; snakeY[122][1] ; snakeY[123][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.467      ; 1.081      ;
; 0.449 ; snakeY[35][4]  ; snakeY[36][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.476      ; 1.096      ;
; 0.452 ; snakeY[108][4] ; snakeY[109][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.472      ; 1.095      ;
; 0.487 ; snakeY[48][3]  ; snakeY[49][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.478      ; 1.136      ;
; 0.521 ; snakeX[51][6]  ; snakeX[52][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.774      ;
; 0.523 ; snakeY[124][5] ; snakeY[125][5] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.097      ; 0.791      ;
; 0.524 ; snakeX[101][6] ; snakeX[102][6] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.777      ;
; 0.524 ; snakeX[59][2]  ; snakeX[60][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.777      ;
; 0.525 ; snakeX[101][1] ; snakeX[102][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.778      ;
; 0.525 ; snakeX[64][7]  ; snakeX[65][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.475      ; 1.171      ;
; 0.527 ; snakeY[124][7] ; snakeY[125][7] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.097      ; 0.795      ;
; 0.527 ; snakeY[48][2]  ; snakeY[49][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.478      ; 1.176      ;
; 0.534 ; snakeY[112][1] ; snakeY[113][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.081      ; 0.786      ;
; 0.537 ; snakeX[118][6] ; snakeX[119][6] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.790      ;
; 0.537 ; snakeY[82][3]  ; snakeY[83][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.790      ;
; 0.538 ; snakeX[118][4] ; snakeX[119][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.791      ;
; 0.539 ; snakeY[124][1] ; snakeY[125][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.097      ; 0.807      ;
; 0.543 ; snakeY[120][8] ; snakeY[121][8] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.081      ; 0.795      ;
; 0.543 ; snakeY[120][5] ; snakeY[121][5] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.081      ; 0.795      ;
; 0.546 ; snakeY[124][4] ; snakeY[125][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.097      ; 0.814      ;
; 0.547 ; snakeY[69][3]  ; snakeY[70][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.510      ; 1.228      ;
; 0.548 ; snakeX[104][1] ; snakeX[105][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.474      ; 1.193      ;
; 0.550 ; snakeX[19][3]  ; snakeX[20][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.475      ; 1.196      ;
; 0.553 ; snakeY[69][6]  ; snakeY[70][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.510      ; 1.234      ;
; 0.554 ; snakeX[46][5]  ; snakeX[47][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.077      ; 0.802      ;
; 0.559 ; snakeX[29][6]  ; snakeX[30][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.099      ; 0.829      ;
; 0.560 ; snakeY[81][6]  ; snakeY[82][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.813      ;
; 0.561 ; snakeY[82][6]  ; snakeY[83][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.814      ;
; 0.563 ; snakeX[29][7]  ; snakeX[30][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.099      ; 0.833      ;
; 0.564 ; snakeY[81][4]  ; snakeY[82][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.817      ;
; 0.565 ; snakeY[34][6]  ; snakeY[35][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.069      ; 0.805      ;
; 0.565 ; snakeY[64][8]  ; snakeY[65][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.484      ; 1.220      ;
; 0.565 ; snakeY[49][4]  ; snakeY[50][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.483      ; 1.219      ;
; 0.566 ; snakeX[81][7]  ; snakeX[82][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.478      ; 1.215      ;
; 0.567 ; snakeX[21][5]  ; snakeX[22][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.100      ; 0.838      ;
; 0.572 ; snakeY[69][2]  ; snakeY[70][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.510      ; 1.253      ;
; 0.573 ; snakeY[37][8]  ; snakeY[38][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.477      ; 1.221      ;
; 0.576 ; snakeY[81][1]  ; snakeY[82][1]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.829      ;
; 0.579 ; snakeY[13][5]  ; snakeY[14][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.510      ; 1.260      ;
; 0.579 ; snakeX[71][4]  ; snakeX[72][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.080      ; 0.830      ;
; 0.580 ; snakeX[60][6]  ; snakeX[61][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.507      ; 1.258      ;
; 0.582 ; snakeX[121][2] ; snakeX[122][2] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.466      ; 1.219      ;
; 0.582 ; snakeY[69][7]  ; snakeY[70][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.510      ; 1.263      ;
; 0.585 ; snakeX[108][4] ; snakeX[109][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.501      ; 1.257      ;
; 0.586 ; snakeX[80][2]  ; snakeX[81][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.471      ; 1.228      ;
; 0.587 ; snakeY[64][7]  ; snakeY[65][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.484      ; 1.242      ;
; 0.588 ; snakeX[60][7]  ; snakeX[61][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.507      ; 1.266      ;
; 0.591 ; snakeY[120][7] ; snakeY[121][7] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.081      ; 0.843      ;
; 0.591 ; snakeY[49][8]  ; snakeY[50][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.483      ; 1.245      ;
; 0.592 ; snakeX[95][1]  ; snakeX[96][1]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.845      ;
; 0.594 ; snakeX[103][2] ; snakeX[104][2] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.480      ; 1.245      ;
; 0.594 ; snakeX[44][8]  ; snakeX[45][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.467      ; 1.232      ;
; 0.594 ; snakeY[64][6]  ; snakeY[65][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.484      ; 1.249      ;
; 0.596 ; snakeX[120][5] ; snakeX[121][5] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.081      ; 0.848      ;
; 0.597 ; snakeY[13][7]  ; snakeY[14][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.510      ; 1.278      ;
; 0.598 ; snakeX[103][6] ; snakeX[104][6] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.480      ; 1.249      ;
; 0.598 ; snakeY[76][4]  ; snakeY[77][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.469      ; 1.238      ;
; 0.599 ; snakeX[81][8]  ; snakeX[82][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.466      ; 1.236      ;
; 0.603 ; snakeY[110][4] ; snakeY[111][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.514      ; 1.288      ;
; 0.604 ; snakeX[32][8]  ; snakeX[33][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.473      ; 1.248      ;
; 0.604 ; snakeY[88][4]  ; snakeY[89][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.082      ; 0.857      ;
; 0.604 ; snakeY[46][3]  ; snakeY[47][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.081      ; 0.856      ;
; 0.605 ; snakeY[32][8]  ; snakeY[33][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.503      ; 1.279      ;
; 0.605 ; snakeY[112][7] ; snakeY[113][7] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.478      ; 1.254      ;
; 0.606 ; snakeY[81][7]  ; snakeY[82][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.081      ; 0.858      ;
; 0.607 ; snakeY[76][2]  ; snakeY[77][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.469      ; 1.247      ;
; 0.607 ; snakeX[37][3]  ; snakeX[38][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.477      ; 1.255      ;
; 0.608 ; snakeY[117][6] ; snakeY[118][6] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.474      ; 1.253      ;
; 0.609 ; snakeY[112][2] ; snakeY[113][2] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.479      ; 1.259      ;
; 0.609 ; snakeX[41][8]  ; snakeX[42][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.475      ; 1.255      ;
; 0.609 ; snakeX[44][2]  ; snakeX[45][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.470      ; 1.250      ;
; 0.610 ; snakeX[108][8] ; snakeX[109][8] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.501      ; 1.282      ;
; 0.613 ; snakeY[112][3] ; snakeY[113][3] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.478      ; 1.262      ;
; 0.614 ; snakeX[80][6]  ; snakeX[81][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.471      ; 1.256      ;
; 0.616 ; snakeY[76][6]  ; snakeY[77][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.469      ; 1.256      ;
; 0.617 ; snakeY[11][6]  ; snakeY[12][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.466      ; 1.254      ;
; 0.617 ; snakeX[80][3]  ; snakeX[81][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.471      ; 1.259      ;
; 0.618 ; snakeX[24][8]  ; snakeX[25][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.064      ; 0.853      ;
; 0.620 ; snakeY[110][8] ; snakeY[111][8] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.514      ; 1.305      ;
; 0.621 ; snakeY[91][1]  ; snakeY[92][1]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.467      ; 1.259      ;
; 0.622 ; snakeX[108][5] ; snakeX[109][5] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.501      ; 1.294      ;
; 0.624 ; snakeY[19][8]  ; snakeY[20][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.476      ; 1.271      ;
+-------+----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'direction[0]'                                                                ;
+-------+--------------+------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node    ; To Node    ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------+--------------+--------------+--------------+------------+------------+
; 0.366 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 0.000        ; 5.170      ; 5.536      ;
; 0.373 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 0.000        ; 5.172      ; 5.545      ;
; 0.719 ; temp[1]      ; control[1] ; direction[0] ; direction[0] ; 0.000        ; 3.676      ; 4.395      ;
; 0.861 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; -0.500       ; 5.170      ; 5.551      ;
; 0.868 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; -0.500       ; 5.172      ; 5.560      ;
; 0.911 ; temp[0]      ; control[0] ; direction[0] ; direction[0] ; 0.000        ; 3.665      ; 4.576      ;
; 1.212 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 0.000        ; 4.339      ; 5.551      ;
; 1.219 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 0.000        ; 4.341      ; 5.560      ;
; 1.548 ; temp[1]      ; control[1] ; direction[0] ; direction[0] ; -0.500       ; 3.327      ; 4.395      ;
; 1.677 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; -0.500       ; 4.339      ; 5.536      ;
; 1.684 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; -0.500       ; 4.341      ; 5.545      ;
; 1.740 ; temp[0]      ; control[0] ; direction[0] ; direction[0] ; -0.500       ; 3.316      ; 4.576      ;
; 3.097 ; control[1]   ; temp[1]    ; direction[0] ; direction[0] ; -0.500       ; -1.442     ; 1.175      ;
; 3.407 ; control[0]   ; temp[0]    ; direction[0] ; direction[0] ; -0.500       ; -1.430     ; 1.497      ;
; 3.448 ; control[1]   ; temp[1]    ; direction[0] ; direction[0] ; 0.000        ; -2.273     ; 1.175      ;
; 3.758 ; control[0]   ; temp[0]    ; direction[0] ; direction[0] ; 0.000        ; -2.261     ; 1.497      ;
+-------+--------------+------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'master_clk'                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; master_clk ; Rise       ; master_clk                       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[10]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[11]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[12]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[13]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[14]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[15]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[16]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[17]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[18]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[19]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[1]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[20]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[21]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[2]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[3]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[4]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[5]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[6]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[7]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[8]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[9]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|update          ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[16]       ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[20]       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[10]       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[11]       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[12]       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[13]       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[14]       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[15]       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[17]       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[18]       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[19]       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[1]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[21]       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[2]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[3]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[4]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[5]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[6]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[7]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[8]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[9]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|update          ;
; 0.355  ; 0.541        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[11]       ;
; 0.355  ; 0.541        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[12]       ;
; 0.355  ; 0.541        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[13]       ;
; 0.355  ; 0.541        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[14]       ;
; 0.355  ; 0.541        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[15]       ;
; 0.355  ; 0.541        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[17]       ;
; 0.355  ; 0.541        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[18]       ;
; 0.355  ; 0.541        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[19]       ;
; 0.355  ; 0.541        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[21]       ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[10]       ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[1]        ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[2]        ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[3]        ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[4]        ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[5]        ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[6]        ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[7]        ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[8]        ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[9]        ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|update          ;
; 0.369  ; 0.555        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[16]       ;
; 0.369  ; 0.555        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[20]       ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~input|o               ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~inputclkctrl|inclk[0] ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~inputclkctrl|outclk   ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[16]|clk             ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[20]|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[10]|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[11]|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[12]|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[13]|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[14]|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[15]|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[17]|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[18]|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[19]|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[1]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[21]|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[2]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[3]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[4]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[5]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[6]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[7]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[8]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|count[9]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; UPDATE|update|clk                ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; reduce1|VGA_clk|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; reduce1|q|clk                    ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'direction[0]'                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; direction[0] ; Rise       ; direction[0]           ;
; -0.823 ; -0.823       ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; control[1]             ;
; -0.821 ; -0.821       ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; control[0]             ;
; -0.789 ; -0.789       ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; control[1]|datad       ;
; -0.787 ; -0.787       ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; control[0]|datad       ;
; -0.673 ; -0.673       ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9clkctrl|inclk[0] ;
; -0.673 ; -0.673       ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9clkctrl|outclk   ;
; -0.652 ; -0.652       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9|combout         ;
; -0.625 ; -0.625       ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9|combout         ;
; -0.605 ; -0.605       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9clkctrl|inclk[0] ;
; -0.605 ; -0.605       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9clkctrl|outclk   ;
; -0.495 ; -0.495       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; control[0]|datad       ;
; -0.494 ; -0.494       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; control[1]|datad       ;
; -0.461 ; -0.461       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; control[0]             ;
; -0.460 ; -0.460       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; control[1]             ;
; -0.320 ; -0.320       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9|datad           ;
; -0.303 ; -0.303       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~8|combout         ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~8|combout         ;
; -0.284 ; -0.284       ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9|datad           ;
; -0.114 ; -0.114       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~8|combout         ;
; -0.105 ; -0.105       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; temp[0]                ;
; -0.105 ; -0.105       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; temp[1]                ;
; -0.092 ; -0.092       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; temp[0]|datac          ;
; -0.092 ; -0.092       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; temp[1]|datac          ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; temp[0]|datac          ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; temp[1]|datac          ;
; 0.148  ; 0.148        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; temp[0]                ;
; 0.149  ; 0.149        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; temp[1]                ;
; 0.157  ; 0.157        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~8|combout         ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~7|combout         ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~8|datac           ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~7|datad           ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~8|datad           ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~10|combout        ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; direction[0]~input|o   ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; temp[0]|datac          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; temp[1]|datac          ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~10|datad          ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~11|datad          ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~8|datac           ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; temp[0]                ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; temp[1]                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~10|datac          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~7|datac           ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~9|datac           ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9|datab           ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~9|combout         ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~8|combout         ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~8|datac           ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9|datac           ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~8|dataa           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~10|combout        ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~7|combout         ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~11|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~11|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; direction[0]~input|i   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; direction[0]~input|i   ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~7|combout         ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~10|combout        ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~8|dataa           ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~8|datac           ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9|datac           ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~8|combout         ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9|datab           ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~9|combout         ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~10|datac          ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~7|datac           ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; temp[1]                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~9|datac           ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; temp[0]                ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~11|datad          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~8|datac           ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; temp[1]|datac          ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; temp[0]|datac          ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~10|datad          ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~10|combout        ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; direction[0]~input|o   ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~7|datad           ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~8|datad           ;
; 0.618  ; 0.618        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~8|datac           ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~7|combout         ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'updateClk:UPDATE|update'                                         ;
+--------+--------------+----------------+------------+-------------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                   ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+-------------------------+------------+----------------+
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][1]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][2]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][3]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][4]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][5]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][6]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][7]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][8]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][9]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][7] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][8] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][9] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[10][1]  ;
+--------+--------------+----------------+------------+-------------------------+------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_reduce:reduce1|VGA_clk'                                                   ;
+--------+--------------+----------------+------------+----------------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                      ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------+----------------------------+------------+--------------------------+
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[0]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[1]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[2]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[3]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[4]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[5]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[6]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[7]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[0]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[1]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[2]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[3]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[4]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[5]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[6]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[7]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[0]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[1]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[2]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[3]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[4]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[5]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[6]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[7]~reg0            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|displayArea ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_hSync     ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_vSync     ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[0]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[1]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[2]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[3]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[4]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[5]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[6]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[7]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[8]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[9]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[0]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[1]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[2]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[3]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[4]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[5]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[6]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[7]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[8]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[9]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; apple                    ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[10]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[11]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[12]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[13]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[14]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[15]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[16]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[17]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[18]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[19]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[1]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[20]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[21]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[22]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[23]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[24]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[25]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[26]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[27]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[28]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[29]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[2]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[30]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[31]           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[3]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[4]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[5]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[6]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[7]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[8]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[9]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[1]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[2]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[3]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[4]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[5]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[6]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[7]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[8]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[9]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[1]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[2]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[3]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[4]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[5]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[6]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[7]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[8]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; apple_inX                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; apple_inY                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; bad_collision            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; border                   ;
+--------+--------------+----------------+------------+----------------------------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'good_collision'                                                                ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[0]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[1]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[2]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[3]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[0]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[1]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[2]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[3]        ;
; 0.136  ; 0.354        ; 0.218          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[0]        ;
; 0.136  ; 0.354        ; 0.218          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[1]        ;
; 0.136  ; 0.354        ; 0.218          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[2]        ;
; 0.136  ; 0.354        ; 0.218          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[3]        ;
; 0.136  ; 0.354        ; 0.218          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[0]        ;
; 0.136  ; 0.354        ; 0.218          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[1]        ;
; 0.136  ; 0.354        ; 0.218          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[2]        ;
; 0.136  ; 0.354        ; 0.218          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[3]        ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout0[0]|clk               ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout0[1]|clk               ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout0[2]|clk               ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout0[3]|clk               ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout1[0]|clk               ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout1[1]|clk               ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout1[2]|clk               ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout1[3]|clk               ;
; 0.453  ; 0.639        ; 0.186          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[0]        ;
; 0.453  ; 0.639        ; 0.186          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[1]        ;
; 0.453  ; 0.639        ; 0.186          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[2]        ;
; 0.453  ; 0.639        ; 0.186          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[3]        ;
; 0.453  ; 0.639        ; 0.186          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[0]        ;
; 0.453  ; 0.639        ; 0.186          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[1]        ;
; 0.453  ; 0.639        ; 0.186          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[2]        ;
; 0.453  ; 0.639        ; 0.186          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[3]        ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; good_collision~clkctrl|inclk[0] ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; good_collision~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; good_collision|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; good_collision|q                ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; good_collision~clkctrl|inclk[0] ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; good_collision~clkctrl|outclk   ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout0[0]|clk               ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout0[1]|clk               ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout0[2]|clk               ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout0[3]|clk               ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout1[0]|clk               ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout1[1]|clk               ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout1[2]|clk               ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout1[3]|clk               ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; start         ; clk_reduce:reduce1|VGA_clk ; 5.840 ; 6.277 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; direction[*]  ; direction[0]               ; 3.717 ; 4.073 ; Rise       ; direction[0]               ;
;  direction[0] ; direction[0]               ; 2.239 ; 2.253 ; Rise       ; direction[0]               ;
;  direction[1] ; direction[0]               ; 3.699 ; 4.047 ; Rise       ; direction[0]               ;
;  direction[2] ; direction[0]               ; 3.313 ; 3.583 ; Rise       ; direction[0]               ;
;  direction[3] ; direction[0]               ; 3.717 ; 4.073 ; Rise       ; direction[0]               ;
; direction[*]  ; direction[0]               ; 4.066 ; 4.422 ; Fall       ; direction[0]               ;
;  direction[0] ; direction[0]               ; 2.588 ; 2.602 ; Fall       ; direction[0]               ;
;  direction[1] ; direction[0]               ; 4.048 ; 4.396 ; Fall       ; direction[0]               ;
;  direction[2] ; direction[0]               ; 3.662 ; 3.932 ; Fall       ; direction[0]               ;
;  direction[3] ; direction[0]               ; 4.066 ; 4.422 ; Fall       ; direction[0]               ;
; start         ; updateClk:UPDATE|update    ; 6.222 ; 6.521 ; Rise       ; updateClk:UPDATE|update    ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; start         ; clk_reduce:reduce1|VGA_clk ; -3.062 ; -3.370 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; direction[*]  ; direction[0]               ; -0.366 ; -0.381 ; Rise       ; direction[0]               ;
;  direction[0] ; direction[0]               ; -0.366 ; -0.381 ; Rise       ; direction[0]               ;
;  direction[1] ; direction[0]               ; -1.807 ; -2.048 ; Rise       ; direction[0]               ;
;  direction[2] ; direction[0]               ; -0.623 ; -0.833 ; Rise       ; direction[0]               ;
;  direction[3] ; direction[0]               ; -1.025 ; -1.200 ; Rise       ; direction[0]               ;
; direction[*]  ; direction[0]               ; -1.197 ; -1.212 ; Fall       ; direction[0]               ;
;  direction[0] ; direction[0]               ; -1.197 ; -1.212 ; Fall       ; direction[0]               ;
;  direction[1] ; direction[0]               ; -2.638 ; -2.879 ; Fall       ; direction[0]               ;
;  direction[2] ; direction[0]               ; -1.454 ; -1.664 ; Fall       ; direction[0]               ;
;  direction[3] ; direction[0]               ; -1.856 ; -2.031 ; Fall       ; direction[0]               ;
; start         ; updateClk:UPDATE|update    ; -0.931 ; -1.239 ; Rise       ; updateClk:UPDATE|update    ;
+---------------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 5.462  ;        ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 7.259  ; 7.130  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 6.849  ; 6.788  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 6.283  ; 6.226  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 6.273  ; 6.220  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 6.240  ; 6.194  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 7.258  ; 7.115  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 6.448  ; 6.370  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 7.259  ; 7.130  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 6.241  ; 6.192  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 8.677  ; 8.569  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 8.145  ; 8.088  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 8.173  ; 8.097  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 7.927  ; 7.797  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 7.441  ; 7.354  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 8.677  ; 8.569  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 7.489  ; 7.423  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 7.752  ; 7.660  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 7.255  ; 7.210  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 6.534  ; 6.441  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 6.312  ; 6.256  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 6.464  ; 6.387  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 6.466  ; 6.386  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 6.298  ; 6.239  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 6.489  ; 6.413  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 6.465  ; 6.388  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 6.534  ; 6.441  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 6.275  ; 6.224  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 8.285  ; 8.455  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 8.611  ; 8.726  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 11.828 ; 11.637 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;        ; 5.251  ; Fall       ; clk_reduce:reduce1|VGA_clk ;
; HEX0[*]   ; good_collision             ; 10.166 ; 10.181 ; Rise       ; good_collision             ;
;  HEX0[0]  ; good_collision             ; 8.208  ; 8.102  ; Rise       ; good_collision             ;
;  HEX0[1]  ; good_collision             ; 9.076  ; 8.981  ; Rise       ; good_collision             ;
;  HEX0[2]  ; good_collision             ; 10.166 ; 10.181 ; Rise       ; good_collision             ;
;  HEX0[3]  ; good_collision             ; 9.226  ; 9.124  ; Rise       ; good_collision             ;
;  HEX0[4]  ; good_collision             ; 8.675  ; 8.542  ; Rise       ; good_collision             ;
;  HEX0[5]  ; good_collision             ; 8.575  ; 8.702  ; Rise       ; good_collision             ;
;  HEX0[6]  ; good_collision             ; 8.196  ; 8.090  ; Rise       ; good_collision             ;
; HEX1[*]   ; good_collision             ; 9.742  ; 9.748  ; Rise       ; good_collision             ;
;  HEX1[0]  ; good_collision             ; 8.499  ; 8.379  ; Rise       ; good_collision             ;
;  HEX1[1]  ; good_collision             ; 9.436  ; 9.441  ; Rise       ; good_collision             ;
;  HEX1[2]  ; good_collision             ; 8.348  ; 8.558  ; Rise       ; good_collision             ;
;  HEX1[3]  ; good_collision             ; 8.921  ; 8.751  ; Rise       ; good_collision             ;
;  HEX1[4]  ; good_collision             ; 8.906  ; 8.716  ; Rise       ; good_collision             ;
;  HEX1[5]  ; good_collision             ; 9.583  ; 9.748  ; Rise       ; good_collision             ;
;  HEX1[6]  ; good_collision             ; 9.742  ; 9.616  ; Rise       ; good_collision             ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 5.270  ;        ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 6.009  ; 5.961  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 6.593  ; 6.534  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 6.051  ; 5.995  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 6.042  ; 5.990  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 6.009  ; 5.963  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 6.985  ; 6.847  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 6.208  ; 6.132  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 6.985  ; 6.861  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 6.009  ; 5.961  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 6.982  ; 6.938  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 7.836  ; 7.781  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 7.863  ; 7.790  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 7.629  ; 7.503  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 7.160  ; 7.076  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 8.348  ; 8.244  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 7.207  ; 7.143  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 7.461  ; 7.372  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 6.982  ; 6.938  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 6.042  ; 5.992  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 6.078  ; 6.023  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 6.223  ; 6.148  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 6.225  ; 6.148  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 6.063  ; 6.006  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 6.247  ; 6.173  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 6.224  ; 6.149  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 6.290  ; 6.201  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 6.042  ; 5.992  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 7.972  ; 8.135  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 8.285  ; 8.396  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 11.371 ; 11.187 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;        ; 5.066  ; Fall       ; clk_reduce:reduce1|VGA_clk ;
; HEX0[*]   ; good_collision             ; 7.586  ; 7.478  ; Rise       ; good_collision             ;
;  HEX0[0]  ; good_collision             ; 7.589  ; 7.478  ; Rise       ; good_collision             ;
;  HEX0[1]  ; good_collision             ; 8.306  ; 8.198  ; Rise       ; good_collision             ;
;  HEX0[2]  ; good_collision             ; 9.369  ; 9.431  ; Rise       ; good_collision             ;
;  HEX0[3]  ; good_collision             ; 8.452  ; 8.312  ; Rise       ; good_collision             ;
;  HEX0[4]  ; good_collision             ; 8.061  ; 7.909  ; Rise       ; good_collision             ;
;  HEX0[5]  ; good_collision             ; 7.925  ; 8.090  ; Rise       ; good_collision             ;
;  HEX0[6]  ; good_collision             ; 7.586  ; 7.483  ; Rise       ; good_collision             ;
; HEX1[*]   ; good_collision             ; 7.855  ; 7.827  ; Rise       ; good_collision             ;
;  HEX1[0]  ; good_collision             ; 7.986  ; 7.827  ; Rise       ; good_collision             ;
;  HEX1[1]  ; good_collision             ; 8.968  ; 8.949  ; Rise       ; good_collision             ;
;  HEX1[2]  ; good_collision             ; 7.855  ; 8.020  ; Rise       ; good_collision             ;
;  HEX1[3]  ; good_collision             ; 8.079  ; 7.902  ; Rise       ; good_collision             ;
;  HEX1[4]  ; good_collision             ; 8.066  ; 7.908  ; Rise       ; good_collision             ;
;  HEX1[5]  ; good_collision             ; 8.715  ; 8.886  ; Rise       ; good_collision             ;
;  HEX1[6]  ; good_collision             ; 8.897  ; 8.715  ; Rise       ; good_collision             ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; clk_reduce:reduce1|VGA_clk ; -12.776 ; -327.342      ;
; updateClk:UPDATE|update    ; -3.752  ; -4254.631     ;
; direction[0]               ; -3.359  ; -9.229        ;
; master_clk                 ; -1.075  ; -10.515       ;
; good_collision             ; 0.012   ; 0.000         ;
+----------------------------+---------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_reduce:reduce1|VGA_clk ; -0.020 ; -0.280        ;
; master_clk                 ; 0.076  ; 0.000         ;
; updateClk:UPDATE|update    ; 0.160  ; 0.000         ;
; direction[0]               ; 0.174  ; 0.000         ;
; good_collision             ; 0.176  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; master_clk                 ; -3.000 ; -27.398       ;
; direction[0]               ; -3.000 ; -11.007       ;
; updateClk:UPDATE|update    ; -1.000 ; -2159.000     ;
; clk_reduce:reduce1|VGA_clk ; -1.000 ; -133.000      ;
; good_collision             ; -1.000 ; -8.000        ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_reduce:reduce1|VGA_clk'                                                                                        ;
+---------+------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; -12.776 ; snakeY[4][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.071      ; 13.834     ;
; -12.694 ; snakeY[1][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.758     ;
; -12.691 ; snakeY[3][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.755     ;
; -12.660 ; snakeY[1][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.724     ;
; -12.649 ; snakeY[1][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.713     ;
; -12.638 ; snakeY[4][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.085      ; 13.710     ;
; -12.636 ; snakeY[3][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.084      ; 13.707     ;
; -12.636 ; snakeY[3][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.084      ; 13.707     ;
; -12.634 ; snakeX[4][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.070      ; 13.691     ;
; -12.631 ; snakeY[3][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.084      ; 13.702     ;
; -12.626 ; snakeY[1][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.690     ;
; -12.601 ; snakeY[4][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.085      ; 13.673     ;
; -12.592 ; snakeY[1][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.656     ;
; -12.591 ; snakeY[4][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.085      ; 13.663     ;
; -12.589 ; snakeX[4][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.070      ; 13.646     ;
; -12.589 ; snakeX[4][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.070      ; 13.646     ;
; -12.574 ; snakeX[4][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.070      ; 13.631     ;
; -12.570 ; snakeY[4][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.085      ; 13.642     ;
; -12.562 ; snakeX[5][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.076      ; 13.625     ;
; -12.557 ; snakeX[1][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.125     ; 13.419     ;
; -12.556 ; snakeY[1][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.620     ;
; -12.546 ; snakeX[3][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.070      ; 13.603     ;
; -12.545 ; snakeY[3][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.084      ; 13.616     ;
; -12.538 ; snakeY[3][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.084      ; 13.609     ;
; -12.535 ; snakeX[4][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.070      ; 13.592     ;
; -12.534 ; snakeY[4][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.085      ; 13.606     ;
; -12.530 ; VGA_gen:gen1|yCount[0] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.125      ; 13.642     ;
; -12.526 ; snakeX[2][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.075      ; 13.588     ;
; -12.523 ; snakeY[1][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.587     ;
; -12.511 ; snakeX[1][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.575     ;
; -12.504 ; snakeX[2][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.074      ; 13.565     ;
; -12.499 ; snakeY[2][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.563     ;
; -12.498 ; snakeX[4][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.070      ; 13.555     ;
; -12.489 ; VGA_gen:gen1|yCount[2] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.125      ; 13.601     ;
; -12.480 ; snakeX[2][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.075      ; 13.542     ;
; -12.476 ; snakeY[1][8]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.124     ; 13.339     ;
; -12.470 ; snakeX[2][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.075      ; 13.532     ;
; -12.469 ; snakeY[3][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.084      ; 13.540     ;
; -12.466 ; snakeX[3][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.071      ; 13.524     ;
; -12.465 ; snakeY[2][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.529     ;
; -12.464 ; snakeY[4][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.085      ; 13.536     ;
; -12.463 ; snakeY[2][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.527     ;
; -12.461 ; snakeX[5][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.074      ; 13.522     ;
; -12.461 ; snakeX[5][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.074      ; 13.522     ;
; -12.460 ; VGA_gen:gen1|yCount[1] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.123      ; 13.570     ;
; -12.459 ; snakeX[5][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.074      ; 13.520     ;
; -12.456 ; snakeX[4][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.070      ; 13.513     ;
; -12.444 ; snakeX[3][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.071      ; 13.502     ;
; -12.435 ; snakeY[2][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.499     ;
; -12.422 ; snakeX[3][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.071      ; 13.480     ;
; -12.414 ; snakeY[7][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.116     ; 13.285     ;
; -12.414 ; snakeX[3][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.071      ; 13.472     ;
; -12.403 ; snakeX[1][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.076      ; 13.466     ;
; -12.403 ; snakeX[1][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.076      ; 13.466     ;
; -12.401 ; snakeY[5][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.084      ; 13.472     ;
; -12.397 ; snakeY[2][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.461     ;
; -12.395 ; snakeY[6][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.080      ; 13.462     ;
; -12.392 ; VGA_gen:gen1|yCount[4] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.125      ; 13.504     ;
; -12.392 ; snakeX[5][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.074      ; 13.453     ;
; -12.383 ; snakeX[8][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.074      ; 13.444     ;
; -12.380 ; snakeX[5][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.074      ; 13.441     ;
; -12.379 ; snakeX[10][5]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.125     ; 13.241     ;
; -12.376 ; snakeY[10][3]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.082      ; 13.445     ;
; -12.373 ; VGA_gen:gen1|yCount[3] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.123      ; 13.483     ;
; -12.368 ; snakeY[5][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.084      ; 13.439     ;
; -12.365 ; snakeX[11][3]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.072      ; 13.424     ;
; -12.365 ; snakeY[7][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.116     ; 13.236     ;
; -12.364 ; snakeY[7][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.116     ; 13.235     ;
; -12.356 ; snakeY[5][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.084      ; 13.427     ;
; -12.355 ; snakeX[11][5]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.071      ; 13.413     ;
; -12.350 ; snakeX[7][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.128     ; 13.209     ;
; -12.343 ; snakeY[7][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.116     ; 13.214     ;
; -12.343 ; snakeY[8][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.085      ; 13.415     ;
; -12.341 ; VGA_gen:gen1|yCount[6] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.125      ; 13.453     ;
; -12.339 ; VGA_gen:gen1|yCount[5] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.123      ; 13.449     ;
; -12.338 ; snakeY[8][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.085      ; 13.410     ;
; -12.337 ; snakeY[8][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.085      ; 13.409     ;
; -12.335 ; snakeX[3][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.071      ; 13.393     ;
; -12.334 ; snakeY[6][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.080      ; 13.401     ;
; -12.334 ; snakeX[8][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.074      ; 13.395     ;
; -12.334 ; snakeY[6][2]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.080      ; 13.401     ;
; -12.333 ; snakeY[10][1]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.082      ; 13.402     ;
; -12.331 ; snakeY[5][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.084      ; 13.402     ;
; -12.328 ; snakeX[1][7]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.077      ; 13.392     ;
; -12.327 ; snakeX[11][1]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.072      ; 13.386     ;
; -12.326 ; snakeX[8][1]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.074      ; 13.387     ;
; -12.323 ; snakeX[3][9]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.131     ; 13.179     ;
; -12.323 ; snakeY[6][5]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.080      ; 13.390     ;
; -12.322 ; snakeX[11][4]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.071      ; 13.380     ;
; -12.321 ; VGA_gen:gen1|xCount[1] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.110      ; 13.418     ;
; -12.318 ; snakeY[10][2]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.082      ; 13.387     ;
; -12.315 ; snakeX[11][2]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.072      ; 13.374     ;
; -12.313 ; snakeX[7][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.073      ; 13.373     ;
; -12.310 ; snakeX[3][8]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.070      ; 13.367     ;
; -12.309 ; VGA_gen:gen1|xCount[0] ; snakeBody ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.112      ; 13.408     ;
; -12.309 ; snakeY[7][4]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.116     ; 13.180     ;
; -12.308 ; snakeX[2][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.126     ; 13.169     ;
; -12.304 ; snakeX[6][3]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.081      ; 13.372     ;
; -12.302 ; snakeY[11][3]          ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.084      ; 13.373     ;
; -12.301 ; snakeX[5][6]           ; snakeBody ; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.074      ; 13.362     ;
+---------+------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'updateClk:UPDATE|update'                                                                                ;
+--------+------------+----------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node        ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------+----------------------------+-------------------------+--------------+------------+------------+
; -3.752 ; control[0] ; snakeX[0][1]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.363     ; 0.866      ;
; -3.752 ; control[0] ; snakeX[0][2]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.363     ; 0.866      ;
; -3.752 ; control[0] ; snakeX[0][3]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.363     ; 0.866      ;
; -3.752 ; control[0] ; snakeX[0][4]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.363     ; 0.866      ;
; -3.752 ; control[0] ; snakeX[0][7]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.363     ; 0.866      ;
; -3.661 ; control[1] ; snakeY[0][6]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.380     ; 0.758      ;
; -3.659 ; control[1] ; snakeY[0][4]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.380     ; 0.756      ;
; -3.643 ; control[1] ; snakeY[0][5]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.380     ; 0.740      ;
; -3.622 ; control[0] ; snakeY[0][4]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.370     ; 0.729      ;
; -3.622 ; control[0] ; snakeY[0][5]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.370     ; 0.729      ;
; -3.622 ; control[0] ; snakeY[0][6]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.370     ; 0.729      ;
; -3.603 ; control[0] ; snakeX[0][6]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.365     ; 0.715      ;
; -3.603 ; control[0] ; snakeX[0][8]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.365     ; 0.715      ;
; -3.563 ; control[1] ; snakeY[0][3]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.377     ; 0.663      ;
; -3.560 ; control[1] ; snakeX[0][9]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.377     ; 0.660      ;
; -3.557 ; control[0] ; snakeX[0][9]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.367     ; 0.667      ;
; -3.539 ; control[0] ; snakeY[0][1]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.367     ; 0.649      ;
; -3.539 ; control[0] ; snakeY[0][2]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.367     ; 0.649      ;
; -3.539 ; control[0] ; snakeY[0][3]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.367     ; 0.649      ;
; -3.539 ; control[0] ; snakeY[0][8]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.367     ; 0.649      ;
; -3.536 ; control[0] ; snakeX[0][5]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.168     ; 0.845      ;
; -3.524 ; control[1] ; snakeX[0][4]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.373     ; 0.628      ;
; -3.522 ; control[1] ; snakeX[0][3]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.373     ; 0.626      ;
; -3.519 ; control[1] ; snakeX[0][8]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.375     ; 0.621      ;
; -3.513 ; control[1] ; snakeX[0][6]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.375     ; 0.615      ;
; -3.481 ; control[1] ; snakeY[0][7]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.200     ; 0.758      ;
; -3.481 ; control[1] ; snakeY[0][8]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.377     ; 0.581      ;
; -3.478 ; control[1] ; snakeY[0][2]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.377     ; 0.578      ;
; -3.465 ; control[1] ; snakeY[0][1]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.377     ; 0.565      ;
; -3.456 ; control[0] ; snakeY[0][7]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.190     ; 0.743      ;
; -3.438 ; control[1] ; snakeX[0][1]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.373     ; 0.542      ;
; -3.438 ; control[1] ; snakeX[0][2]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.373     ; 0.542      ;
; -3.438 ; control[1] ; snakeX[0][7]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.373     ; 0.542      ;
; -3.245 ; control[1] ; snakeX[0][5]   ; direction[0]               ; updateClk:UPDATE|update ; 0.500        ; -3.178     ; 0.544      ;
; -2.667 ; size[0]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.072     ; 3.582      ;
; -2.664 ; size[1]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.072     ; 3.579      ;
; -2.645 ; size[0]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.568      ;
; -2.645 ; size[0]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.568      ;
; -2.645 ; size[0]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.568      ;
; -2.642 ; size[1]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.565      ;
; -2.642 ; size[1]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.565      ;
; -2.642 ; size[1]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.565      ;
; -2.613 ; size[0]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.063     ; 3.537      ;
; -2.613 ; size[0]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.063     ; 3.537      ;
; -2.610 ; size[1]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.063     ; 3.534      ;
; -2.610 ; size[1]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.063     ; 3.534      ;
; -2.600 ; size[2]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.072     ; 3.515      ;
; -2.596 ; size[3]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.072     ; 3.511      ;
; -2.578 ; size[2]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.501      ;
; -2.578 ; size[2]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.501      ;
; -2.578 ; size[2]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.501      ;
; -2.574 ; size[3]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.497      ;
; -2.574 ; size[3]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.497      ;
; -2.574 ; size[3]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.497      ;
; -2.546 ; size[2]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.063     ; 3.470      ;
; -2.546 ; size[2]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.063     ; 3.470      ;
; -2.542 ; size[3]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.063     ; 3.466      ;
; -2.542 ; size[3]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.063     ; 3.466      ;
; -2.532 ; size[4]    ; snakeY[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.072     ; 3.447      ;
; -2.526 ; size[0]    ; snakeY[103][3] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.120      ; 3.633      ;
; -2.526 ; size[0]    ; snakeY[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.120      ; 3.633      ;
; -2.523 ; size[1]    ; snakeY[103][3] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.120      ; 3.630      ;
; -2.523 ; size[1]    ; snakeY[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.120      ; 3.630      ;
; -2.510 ; size[4]    ; snakeX[103][2] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.433      ;
; -2.510 ; size[4]    ; snakeX[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.433      ;
; -2.510 ; size[4]    ; snakeX[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.064     ; 3.433      ;
; -2.478 ; size[4]    ; snakeX[103][1] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.063     ; 3.402      ;
; -2.478 ; size[4]    ; snakeX[103][9] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.063     ; 3.402      ;
; -2.476 ; size[0]    ; snakeY[13][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.075     ; 3.388      ;
; -2.476 ; size[0]    ; snakeY[13][7]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.075     ; 3.388      ;
; -2.473 ; size[1]    ; snakeY[13][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.075     ; 3.385      ;
; -2.473 ; size[1]    ; snakeY[13][7]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.075     ; 3.385      ;
; -2.465 ; size[1]    ; snakeY[38][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.100     ; 3.352      ;
; -2.459 ; size[2]    ; snakeY[103][3] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.120      ; 3.566      ;
; -2.459 ; size[2]    ; snakeY[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.120      ; 3.566      ;
; -2.455 ; size[3]    ; snakeY[103][3] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.120      ; 3.562      ;
; -2.455 ; size[3]    ; snakeY[103][6] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.120      ; 3.562      ;
; -2.449 ; size[0]    ; snakeY[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.121      ; 3.557      ;
; -2.446 ; size[0]    ; snakeX[20][1]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.071     ; 3.362      ;
; -2.446 ; size[0]    ; snakeX[20][6]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.071     ; 3.362      ;
; -2.446 ; size[1]    ; snakeY[103][5] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.121      ; 3.554      ;
; -2.443 ; size[1]    ; snakeX[20][1]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.071     ; 3.359      ;
; -2.443 ; size[1]    ; snakeX[20][6]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.071     ; 3.359      ;
; -2.440 ; size[1]    ; snakeY[65][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.102     ; 3.325      ;
; -2.435 ; size[1]    ; snakeY[1][1]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.060     ; 3.362      ;
; -2.435 ; size[1]    ; snakeY[1][2]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.060     ; 3.362      ;
; -2.435 ; size[1]    ; snakeY[1][3]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.060     ; 3.362      ;
; -2.435 ; size[1]    ; snakeY[1][4]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.060     ; 3.362      ;
; -2.435 ; size[1]    ; snakeY[1][5]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.060     ; 3.362      ;
; -2.435 ; size[1]    ; snakeY[1][6]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.060     ; 3.362      ;
; -2.435 ; size[1]    ; snakeY[1][7]   ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.060     ; 3.362      ;
; -2.429 ; size[0]    ; snakeY[38][5]  ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; -0.100     ; 3.316      ;
; -2.421 ; size[0]    ; snakeX[103][3] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.131      ; 3.539      ;
; -2.421 ; size[0]    ; snakeX[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.131      ; 3.539      ;
; -2.421 ; size[0]    ; snakeX[103][7] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.131      ; 3.539      ;
; -2.421 ; size[0]    ; snakeX[103][8] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.131      ; 3.539      ;
; -2.418 ; size[1]    ; snakeX[103][3] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.131      ; 3.536      ;
; -2.418 ; size[1]    ; snakeX[103][4] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.131      ; 3.536      ;
; -2.418 ; size[1]    ; snakeX[103][7] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.131      ; 3.536      ;
; -2.418 ; size[1]    ; snakeX[103][8] ; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update ; 1.000        ; 0.131      ; 3.536      ;
+--------+------------+----------------+----------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'direction[0]'                                                                ;
+--------+--------------+------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node    ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------+--------------+--------------+--------------+------------+------------+
; -3.359 ; control[0]   ; temp[0]    ; direction[0] ; direction[0] ; 0.500        ; -2.569     ; 0.927      ;
; -3.156 ; control[1]   ; temp[1]    ; direction[0] ; direction[0] ; 0.500        ; -2.580     ; 0.724      ;
; -2.550 ; control[0]   ; temp[0]    ; direction[0] ; direction[0] ; 1.000        ; -2.260     ; 0.927      ;
; -2.347 ; control[1]   ; temp[1]    ; direction[0] ; direction[0] ; 1.000        ; -2.271     ; 0.724      ;
; -1.427 ; temp[0]      ; control[0] ; direction[0] ; direction[0] ; 0.500        ; 1.545      ; 3.039      ;
; -1.287 ; temp[1]      ; control[1] ; direction[0] ; direction[0] ; 0.500        ; 1.555      ; 2.908      ;
; -1.279 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 0.500        ; 2.410      ; 3.837      ;
; -1.234 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 0.500        ; 2.411      ; 3.782      ;
; -0.985 ; temp[0]      ; control[0] ; direction[0] ; direction[0] ; 1.000        ; 1.487      ; 3.039      ;
; -0.845 ; temp[1]      ; control[1] ; direction[0] ; direction[0] ; 1.000        ; 1.497      ; 2.908      ;
; -0.470 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 1.000        ; 2.719      ; 3.837      ;
; -0.425 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 1.000        ; 2.720      ; 3.782      ;
; -0.378 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 0.500        ; 2.719      ; 3.245      ;
; -0.333 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 0.500        ; 2.720      ; 3.190      ;
; -0.187 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 1.000        ; 2.410      ; 3.245      ;
; -0.142 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 1.000        ; 2.411      ; 3.190      ;
+--------+--------------+------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'master_clk'                                                                                               ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.075 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 2.011      ;
; -1.074 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 2.010      ;
; -1.009 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.945      ;
; -0.934 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.870      ;
; -0.884 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.822      ;
; -0.880 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.818      ;
; -0.874 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.810      ;
; -0.868 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.804      ;
; -0.855 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.793      ;
; -0.846 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.782      ;
; -0.843 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.779      ;
; -0.832 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.768      ;
; -0.781 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.719      ;
; -0.781 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.719      ;
; -0.780 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.718      ;
; -0.780 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.718      ;
; -0.780 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.718      ;
; -0.779 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.717      ;
; -0.771 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.707      ;
; -0.763 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.699      ;
; -0.763 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.699      ;
; -0.762 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.698      ;
; -0.762 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.698      ;
; -0.728 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.666      ;
; -0.728 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.666      ;
; -0.723 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.661      ;
; -0.715 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.653      ;
; -0.715 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.653      ;
; -0.714 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.652      ;
; -0.708 ; updateClk:UPDATE|count[16] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.250     ; 1.445      ;
; -0.704 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.642      ;
; -0.697 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.633      ;
; -0.697 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.633      ;
; -0.663 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[4]  ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.599      ;
; -0.662 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[4]  ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.598      ;
; -0.656 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.594      ;
; -0.633 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.571      ;
; -0.633 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.571      ;
; -0.633 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.571      ;
; -0.625 ; updateClk:UPDATE|count[19] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.563      ;
; -0.620 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|count[21] ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.558      ;
; -0.620 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[13] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.556      ;
; -0.619 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[13] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.555      ;
; -0.612 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.548      ;
; -0.609 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.547      ;
; -0.602 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.538      ;
; -0.597 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[4]  ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.533      ;
; -0.594 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|count[13] ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.532      ;
; -0.590 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.530      ;
; -0.590 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.530      ;
; -0.589 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.529      ;
; -0.586 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.526      ;
; -0.586 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.526      ;
; -0.585 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.525      ;
; -0.583 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.521      ;
; -0.580 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.518      ;
; -0.580 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.518      ;
; -0.579 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.517      ;
; -0.572 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.510      ;
; -0.572 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.510      ;
; -0.569 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[16] ; master_clk   ; master_clk  ; 1.000        ; 0.143      ; 1.699      ;
; -0.568 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[20] ; master_clk   ; master_clk  ; 1.000        ; 0.143      ; 1.698      ;
; -0.568 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.506      ;
; -0.568 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.506      ;
; -0.568 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[16] ; master_clk   ; master_clk  ; 1.000        ; 0.143      ; 1.698      ;
; -0.567 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.505      ;
; -0.567 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.505      ;
; -0.567 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.505      ;
; -0.567 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[20] ; master_clk   ; master_clk  ; 1.000        ; 0.143      ; 1.697      ;
; -0.565 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.501      ;
; -0.564 ; updateClk:UPDATE|count[20] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.250     ; 1.301      ;
; -0.562 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.498      ;
; -0.562 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.498      ;
; -0.561 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.501      ;
; -0.561 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.501      ;
; -0.560 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.500      ;
; -0.554 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[13] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.490      ;
; -0.549 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.487      ;
; -0.549 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.487      ;
; -0.548 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.486      ;
; -0.545 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.483      ;
; -0.545 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.483      ;
; -0.545 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.483      ;
; -0.543 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.481      ;
; -0.543 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.481      ;
; -0.538 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[1]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.476      ;
; -0.538 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[5]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.476      ;
; -0.537 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[6]  ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.475      ;
; -0.536 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.472      ;
; -0.536 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.472      ;
; -0.533 ; updateClk:UPDATE|count[4]  ; updateClk:UPDATE|count[20] ; master_clk   ; master_clk  ; 1.000        ; 0.145      ; 1.665      ;
; -0.531 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.467      ;
; -0.531 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.467      ;
; -0.521 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.457      ;
; -0.521 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[19] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.457      ;
; -0.520 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[17] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.456      ;
; -0.516 ; updateClk:UPDATE|count[21] ; updateClk:UPDATE|update    ; master_clk   ; master_clk  ; 1.000        ; -0.049     ; 1.454      ;
; -0.516 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[4]  ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.452      ;
; -0.509 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[21] ; master_clk   ; master_clk  ; 1.000        ; -0.051     ; 1.445      ;
; -0.503 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[16] ; master_clk   ; master_clk  ; 1.000        ; 0.143      ; 1.633      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'good_collision'                                                                                           ;
+-------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; 0.012 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.928      ;
; 0.012 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.928      ;
; 0.012 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.928      ;
; 0.016 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.924      ;
; 0.016 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.924      ;
; 0.016 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.924      ;
; 0.101 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.839      ;
; 0.101 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.839      ;
; 0.101 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.839      ;
; 0.109 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.831      ;
; 0.111 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.829      ;
; 0.129 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.811      ;
; 0.129 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.811      ;
; 0.129 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.811      ;
; 0.200 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.740      ;
; 0.222 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.718      ;
; 0.262 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.678      ;
; 0.290 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.650      ;
; 0.292 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.648      ;
; 0.311 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.629      ;
; 0.313 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.627      ;
; 0.373 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.567      ;
; 0.386 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.554      ;
; 0.387 ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.553      ;
; 0.405 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.535      ;
; 0.417 ; BCDcounter:C1|BCDout1[3] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.523      ;
; 0.429 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.511      ;
; 0.448 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.492      ;
; 0.451 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.489      ;
; 0.456 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.484      ;
; 0.524 ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.416      ;
; 0.542 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.398      ;
; 0.581 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.359      ;
; 0.581 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[0] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.359      ;
; 0.581 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.359      ;
; 0.581 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.359      ;
; 0.581 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.359      ;
; 0.581 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.359      ;
; 0.581 ; BCDcounter:C1|BCDout1[3] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.359      ;
; 0.581 ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 1.000        ; -0.047     ; 0.359      ;
+-------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_reduce:reduce1|VGA_clk'                                                                                                             ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.020 ; good_collision             ; appleY[4]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.666      ; 1.855      ;
; -0.020 ; good_collision             ; appleY[5]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.666      ; 1.855      ;
; -0.020 ; good_collision             ; appleY[7]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.666      ; 1.855      ;
; -0.020 ; good_collision             ; appleY[8]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.666      ; 1.855      ;
; -0.020 ; good_collision             ; appleY[1]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.666      ; 1.855      ;
; -0.020 ; good_collision             ; appleY[3]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.666      ; 1.855      ;
; -0.020 ; good_collision             ; appleY[6]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.666      ; 1.855      ;
; -0.014 ; good_collision             ; appleX[2]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.645      ; 1.840      ;
; -0.014 ; good_collision             ; appleX[3]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.645      ; 1.840      ;
; -0.014 ; good_collision             ; appleX[4]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.645      ; 1.840      ;
; -0.014 ; good_collision             ; appleX[5]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.645      ; 1.840      ;
; -0.014 ; good_collision             ; appleX[6]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.645      ; 1.840      ;
; -0.014 ; good_collision             ; appleX[8]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.645      ; 1.840      ;
; -0.014 ; good_collision             ; appleY[2]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.645      ; 1.840      ;
; -0.014 ; good_collision             ; appleX[1]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.645      ; 1.840      ;
; -0.014 ; good_collision             ; appleX[7]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.645      ; 1.840      ;
; -0.014 ; good_collision             ; appleX[9]                  ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.645      ; 1.840      ;
; 0.103  ; good_collision             ; good_collision             ; good_collision             ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 1.645      ; 1.957      ;
; 0.177  ; game_over                  ; game_over                  ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.307      ;
; 0.184  ; bad_collision              ; game_over                  ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.314      ;
; 0.248  ; apple_inX                  ; apple                      ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.378      ;
; 0.284  ; appleCount[31]             ; appleCount[31]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.415      ;
; 0.285  ; appleCount[29]             ; appleCount[29]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.416      ;
; 0.285  ; appleCount[27]             ; appleCount[27]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.416      ;
; 0.285  ; appleCount[23]             ; appleCount[23]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.416      ;
; 0.285  ; appleCount[21]             ; appleCount[21]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.416      ;
; 0.285  ; appleCount[19]             ; appleCount[19]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.416      ;
; 0.285  ; appleCount[17]             ; appleCount[17]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.416      ;
; 0.285  ; appleCount[16]             ; appleCount[16]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.416      ;
; 0.285  ; appleCount[15]             ; appleCount[15]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.415      ;
; 0.286  ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.417      ;
; 0.286  ; appleCount[30]             ; appleCount[30]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.417      ;
; 0.286  ; appleCount[25]             ; appleCount[25]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.417      ;
; 0.286  ; appleCount[24]             ; appleCount[24]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.417      ;
; 0.286  ; appleCount[22]             ; appleCount[22]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.417      ;
; 0.286  ; appleCount[18]             ; appleCount[18]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.417      ;
; 0.286  ; appleCount[13]             ; appleCount[13]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.416      ;
; 0.286  ; appleCount[11]             ; appleCount[11]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.416      ;
; 0.286  ; appleCount[9]              ; appleCount[9]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.416      ;
; 0.286  ; appleCount[7]              ; appleCount[7]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.416      ;
; 0.287  ; appleCount[28]             ; appleCount[28]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.418      ;
; 0.287  ; appleCount[26]             ; appleCount[26]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.418      ;
; 0.287  ; appleCount[20]             ; appleCount[20]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.418      ;
; 0.287  ; appleCount[14]             ; appleCount[14]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.417      ;
; 0.287  ; appleCount[12]             ; appleCount[12]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.417      ;
; 0.287  ; appleCount[8]              ; appleCount[8]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.417      ;
; 0.287  ; appleCount[6]              ; appleCount[6]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.417      ;
; 0.288  ; appleCount[10]             ; appleCount[10]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.418      ;
; 0.297  ; appleCount[5]              ; appleCount[5]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.427      ;
; 0.298  ; appleCount[2]              ; appleCount[2]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.428      ;
; 0.299  ; appleCount[4]              ; appleCount[4]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.429      ;
; 0.301  ; size[6]                    ; size[6]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.049      ; 0.434      ;
; 0.306  ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|pointX[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.437      ;
; 0.306  ; randomGrid:rand1|pointX[2] ; randomGrid:rand1|pointX[2] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.437      ;
; 0.311  ; randomGrid:rand1|pointX[4] ; randomGrid:rand1|pointX[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.442      ;
; 0.313  ; randomGrid:rand1|pointX[1] ; randomGrid:rand1|pointX[1] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.444      ;
; 0.316  ; randomGrid:rand1|pointX[3] ; randomGrid:rand1|pointX[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.447      ;
; 0.318  ; randomGrid:rand1|pointX[1] ; randomGrid:rand1|rand_X[2] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.449      ;
; 0.365  ; size[3]                    ; size[3]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.049      ; 0.498      ;
; 0.369  ; size[1]                    ; size[1]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.049      ; 0.502      ;
; 0.384  ; size[4]                    ; size[4]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.049      ; 0.517      ;
; 0.388  ; size[0]                    ; size[0]                    ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.049      ; 0.521      ;
; 0.392  ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.523      ;
; 0.393  ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.524      ;
; 0.394  ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.525      ;
; 0.402  ; VGA_gen:gen1|yCount[3]     ; VGA_gen:gen1|p_vSync       ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.049      ; 0.535      ;
; 0.404  ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.535      ;
; 0.420  ; apple_inY                  ; apple                      ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.026      ; 0.530      ;
; 0.426  ; appleCount[15]             ; appleCount[16]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.054      ; 0.564      ;
; 0.434  ; appleCount[29]             ; appleCount[30]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.565      ;
; 0.434  ; appleCount[23]             ; appleCount[24]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.565      ;
; 0.434  ; appleCount[21]             ; appleCount[22]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.565      ;
; 0.434  ; appleCount[17]             ; appleCount[18]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.565      ;
; 0.434  ; appleCount[27]             ; appleCount[28]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.565      ;
; 0.434  ; appleCount[19]             ; appleCount[20]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.565      ;
; 0.435  ; appleCount[25]             ; appleCount[26]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.566      ;
; 0.435  ; appleCount[13]             ; appleCount[14]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.565      ;
; 0.435  ; appleCount[11]             ; appleCount[12]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.565      ;
; 0.435  ; appleCount[7]              ; appleCount[8]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.565      ;
; 0.435  ; appleCount[9]              ; appleCount[10]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.565      ;
; 0.440  ; appleCount[14]             ; appleCount[16]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.054      ; 0.578      ;
; 0.443  ; appleCount[16]             ; appleCount[17]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.574      ;
; 0.444  ; appleCount[30]             ; appleCount[31]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.575      ;
; 0.444  ; appleCount[22]             ; appleCount[23]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.575      ;
; 0.444  ; appleCount[18]             ; appleCount[19]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.575      ;
; 0.444  ; appleCount[24]             ; appleCount[25]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.575      ;
; 0.445  ; appleCount[28]             ; appleCount[29]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.576      ;
; 0.445  ; appleCount[26]             ; appleCount[27]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.576      ;
; 0.445  ; appleCount[20]             ; appleCount[21]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.576      ;
; 0.445  ; appleCount[14]             ; appleCount[15]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.575      ;
; 0.445  ; appleCount[12]             ; appleCount[13]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.575      ;
; 0.445  ; appleCount[8]              ; appleCount[9]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.575      ;
; 0.445  ; appleCount[6]              ; appleCount[7]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.575      ;
; 0.446  ; appleCount[10]             ; appleCount[11]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.576      ;
; 0.446  ; appleCount[5]              ; appleCount[6]              ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.576      ;
; 0.446  ; appleCount[16]             ; appleCount[18]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.577      ;
; 0.447  ; appleCount[22]             ; appleCount[24]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.578      ;
; 0.447  ; appleCount[18]             ; appleCount[20]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.578      ;
; 0.447  ; appleCount[24]             ; appleCount[26]             ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.578      ;
; 0.448  ; randomGrid:rand1|pointX[5] ; randomGrid:rand1|rand_X[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.047      ; 0.579      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'master_clk'                                                                                                          ;
+-------+----------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.076 ; updateClk:UPDATE|update    ; updateClk:UPDATE|update    ; updateClk:UPDATE|update ; master_clk  ; 0.000        ; 1.803      ; 2.098      ;
; 0.181 ; clk_reduce:reduce1|q       ; clk_reduce:reduce1|q       ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.314      ;
; 0.192 ; updateClk:UPDATE|count[21] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.325      ;
; 0.289 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.422      ;
; 0.295 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[2]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.428      ;
; 0.296 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.429      ;
; 0.296 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.429      ;
; 0.296 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.429      ;
; 0.296 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.429      ;
; 0.296 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[3]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.429      ;
; 0.297 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.430      ;
; 0.349 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.482      ;
; 0.353 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.486      ;
; 0.389 ; clk_reduce:reduce1|q       ; clk_reduce:reduce1|VGA_clk ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.520      ;
; 0.407 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.250      ; 0.741      ;
; 0.407 ; updateClk:UPDATE|count[19] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.250      ; 0.741      ;
; 0.440 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.573      ;
; 0.442 ; updateClk:UPDATE|count[20] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.056      ; 0.582      ;
; 0.444 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[3]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.577      ;
; 0.444 ; updateClk:UPDATE|count[16] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.056      ; 0.584      ;
; 0.445 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.578      ;
; 0.447 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.580      ;
; 0.450 ; updateClk:UPDATE|count[19] ; updateClk:UPDATE|count[19] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.583      ;
; 0.450 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.583      ;
; 0.451 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[17] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.584      ;
; 0.453 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.586      ;
; 0.454 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.587      ;
; 0.454 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[2]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.587      ;
; 0.454 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.587      ;
; 0.455 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[2]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.588      ;
; 0.456 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.589      ;
; 0.457 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.590      ;
; 0.457 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[3]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.590      ;
; 0.458 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[3]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.591      ;
; 0.459 ; updateClk:UPDATE|count[19] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.592      ;
; 0.459 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.590      ;
; 0.459 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.250      ; 0.793      ;
; 0.460 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.250      ; 0.794      ;
; 0.460 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.593      ;
; 0.473 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.250      ; 0.807      ;
; 0.475 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.250      ; 0.809      ;
; 0.498 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.631      ;
; 0.503 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.636      ;
; 0.504 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.635      ;
; 0.506 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.639      ;
; 0.507 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.640      ;
; 0.510 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[6]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.643      ;
; 0.510 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.643      ;
; 0.511 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.644      ;
; 0.513 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.646      ;
; 0.514 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[13] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.647      ;
; 0.516 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.649      ;
; 0.518 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.649      ;
; 0.519 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.652      ;
; 0.520 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.653      ;
; 0.521 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.654      ;
; 0.522 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.653      ;
; 0.523 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.656      ;
; 0.523 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.656      ;
; 0.525 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.250      ; 0.859      ;
; 0.525 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.658      ;
; 0.538 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.250      ; 0.872      ;
; 0.538 ; updateClk:UPDATE|count[11] ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.250      ; 0.872      ;
; 0.550 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[5]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.683      ;
; 0.561 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.694      ;
; 0.566 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.697      ;
; 0.567 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.698      ;
; 0.569 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.702      ;
; 0.574 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.705      ;
; 0.574 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.707      ;
; 0.576 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.709      ;
; 0.581 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.712      ;
; 0.582 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[10] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.715      ;
; 0.586 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.719      ;
; 0.587 ; updateClk:UPDATE|count[5]  ; updateClk:UPDATE|count[11] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.718      ;
; 0.588 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.719      ;
; 0.589 ; updateClk:UPDATE|count[3]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.722      ;
; 0.589 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.722      ;
; 0.589 ; updateClk:UPDATE|count[1]  ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.722      ;
; 0.590 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.723      ;
; 0.590 ; clk_reduce:reduce1|q       ; updateClk:UPDATE|count[7]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.723      ;
; 0.591 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.722      ;
; 0.591 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.250      ; 0.925      ;
; 0.597 ; updateClk:UPDATE|count[18] ; updateClk:UPDATE|count[19] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.730      ;
; 0.606 ; updateClk:UPDATE|count[9]  ; updateClk:UPDATE|count[16] ; master_clk              ; master_clk  ; 0.000        ; 0.248      ; 0.938      ;
; 0.606 ; updateClk:UPDATE|count[13] ; updateClk:UPDATE|count[20] ; master_clk              ; master_clk  ; 0.000        ; 0.250      ; 0.940      ;
; 0.611 ; updateClk:UPDATE|count[15] ; updateClk:UPDATE|count[17] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.744      ;
; 0.611 ; updateClk:UPDATE|count[17] ; updateClk:UPDATE|count[19] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.744      ;
; 0.629 ; updateClk:UPDATE|count[8]  ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.760      ;
; 0.633 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.764      ;
; 0.636 ; updateClk:UPDATE|count[10] ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.767      ;
; 0.637 ; updateClk:UPDATE|count[6]  ; updateClk:UPDATE|count[12] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.768      ;
; 0.639 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[8]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.772      ;
; 0.639 ; updateClk:UPDATE|count[12] ; updateClk:UPDATE|count[18] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.772      ;
; 0.640 ; updateClk:UPDATE|count[20] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; -0.145     ; 0.579      ;
; 0.642 ; updateClk:UPDATE|count[2]  ; updateClk:UPDATE|count[9]  ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.775      ;
; 0.643 ; updateClk:UPDATE|count[14] ; updateClk:UPDATE|count[21] ; master_clk              ; master_clk  ; 0.000        ; 0.049      ; 0.776      ;
; 0.647 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[14] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.778      ;
; 0.650 ; updateClk:UPDATE|count[7]  ; updateClk:UPDATE|count[15] ; master_clk              ; master_clk  ; 0.000        ; 0.047      ; 0.781      ;
+-------+----------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'updateClk:UPDATE|update'                                                                                 ;
+-------+----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.160 ; snakeY[124][8] ; snakeY[125][8] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.260      ; 0.504      ;
; 0.193 ; snakeX[94][3]  ; snakeX[95][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.047      ; 0.324      ;
; 0.193 ; snakeX[51][5]  ; snakeX[52][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.048      ; 0.325      ;
; 0.193 ; snakeX[51][3]  ; snakeX[52][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.048      ; 0.325      ;
; 0.194 ; snakeY[120][1] ; snakeY[121][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.047      ; 0.325      ;
; 0.194 ; snakeY[114][1] ; snakeY[115][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.049      ; 0.327      ;
; 0.194 ; snakeX[51][8]  ; snakeX[52][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.048      ; 0.326      ;
; 0.195 ; snakeY[88][5]  ; snakeY[89][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.049      ; 0.328      ;
; 0.195 ; snakeX[59][9]  ; snakeX[60][9]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.049      ; 0.328      ;
; 0.195 ; snakeX[51][2]  ; snakeX[52][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.048      ; 0.327      ;
; 0.196 ; snakeY[65][5]  ; snakeY[66][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.047      ; 0.327      ;
; 0.198 ; snakeY[114][4] ; snakeY[115][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.049      ; 0.331      ;
; 0.199 ; snakeY[114][3] ; snakeY[115][3] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.049      ; 0.332      ;
; 0.200 ; snakeX[88][5]  ; snakeX[89][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.048      ; 0.332      ;
; 0.202 ; snakeY[37][6]  ; snakeY[38][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.249      ; 0.535      ;
; 0.216 ; snakeY[108][3] ; snakeY[109][3] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.244      ; 0.544      ;
; 0.218 ; snakeX[121][7] ; snakeX[122][7] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.239      ; 0.541      ;
; 0.223 ; snakeY[35][4]  ; snakeY[36][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.249      ; 0.556      ;
; 0.224 ; snakeX[104][9] ; snakeX[105][9] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.248      ; 0.556      ;
; 0.226 ; snakeY[48][3]  ; snakeY[49][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.251      ; 0.561      ;
; 0.227 ; snakeY[122][1] ; snakeY[123][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.239      ; 0.550      ;
; 0.228 ; snakeY[108][4] ; snakeY[109][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.244      ; 0.556      ;
; 0.245 ; snakeY[48][2]  ; snakeY[49][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.251      ; 0.580      ;
; 0.249 ; snakeY[124][5] ; snakeY[125][5] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.056      ; 0.389      ;
; 0.250 ; snakeY[124][7] ; snakeY[125][7] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.056      ; 0.390      ;
; 0.251 ; snakeY[112][1] ; snakeY[113][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.048      ; 0.383      ;
; 0.253 ; snakeY[124][1] ; snakeY[125][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.056      ; 0.393      ;
; 0.254 ; snakeY[82][3]  ; snakeY[83][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.049      ; 0.387      ;
; 0.255 ; snakeY[120][8] ; snakeY[121][8] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.047      ; 0.386      ;
; 0.255 ; snakeY[120][5] ; snakeY[121][5] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.047      ; 0.386      ;
; 0.256 ; snakeY[124][4] ; snakeY[125][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.056      ; 0.396      ;
; 0.256 ; snakeX[118][6] ; snakeX[119][6] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.048      ; 0.388      ;
; 0.256 ; snakeX[59][2]  ; snakeX[60][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.049      ; 0.389      ;
; 0.257 ; snakeX[118][4] ; snakeX[119][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.048      ; 0.389      ;
; 0.257 ; snakeX[51][6]  ; snakeX[52][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.048      ; 0.389      ;
; 0.258 ; snakeX[101][6] ; snakeX[102][6] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.049      ; 0.391      ;
; 0.258 ; snakeX[101][1] ; snakeX[102][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.049      ; 0.391      ;
; 0.263 ; snakeX[64][7]  ; snakeX[65][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.247      ; 0.594      ;
; 0.263 ; snakeX[19][3]  ; snakeX[20][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.249      ; 0.596      ;
; 0.264 ; snakeX[29][6]  ; snakeX[30][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.056      ; 0.404      ;
; 0.264 ; snakeY[81][6]  ; snakeY[82][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.049      ; 0.397      ;
; 0.265 ; snakeY[34][6]  ; snakeY[35][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.047      ; 0.396      ;
; 0.265 ; snakeY[82][6]  ; snakeY[83][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.049      ; 0.398      ;
; 0.265 ; snakeX[46][5]  ; snakeX[47][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.045      ; 0.394      ;
; 0.266 ; snakeX[104][1] ; snakeX[105][1] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.247      ; 0.597      ;
; 0.266 ; snakeY[81][4]  ; snakeY[82][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.049      ; 0.399      ;
; 0.268 ; snakeX[29][7]  ; snakeX[30][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.056      ; 0.408      ;
; 0.269 ; snakeX[21][5]  ; snakeX[22][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.057      ; 0.410      ;
; 0.271 ; snakeY[37][8]  ; snakeY[38][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.249      ; 0.604      ;
; 0.271 ; snakeY[81][1]  ; snakeY[82][1]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.049      ; 0.404      ;
; 0.274 ; snakeX[81][7]  ; snakeX[82][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.251      ; 0.609      ;
; 0.274 ; snakeX[71][4]  ; snakeX[72][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.047      ; 0.405      ;
; 0.278 ; snakeY[69][3]  ; snakeY[70][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.268      ; 0.630      ;
; 0.279 ; snakeX[41][8]  ; snakeX[42][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.247      ; 0.610      ;
; 0.281 ; snakeX[95][1]  ; snakeX[96][1]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.048      ; 0.413      ;
; 0.282 ; snakeY[69][6]  ; snakeY[70][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.268      ; 0.634      ;
; 0.283 ; snakeY[120][7] ; snakeY[121][7] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.047      ; 0.414      ;
; 0.285 ; snakeX[121][2] ; snakeX[122][2] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.239      ; 0.608      ;
; 0.287 ; snakeY[13][5]  ; snakeY[14][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.278      ; 0.649      ;
; 0.289 ; snakeY[49][4]  ; snakeY[50][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.259      ; 0.632      ;
; 0.290 ; snakeY[11][6]  ; snakeY[12][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.243      ; 0.617      ;
; 0.291 ; snakeY[64][8]  ; snakeY[65][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.258      ; 0.633      ;
; 0.292 ; snakeX[103][2] ; snakeX[104][2] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.251      ; 0.627      ;
; 0.292 ; snakeY[69][2]  ; snakeY[70][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.268      ; 0.644      ;
; 0.295 ; snakeX[103][6] ; snakeX[104][6] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.251      ; 0.630      ;
; 0.297 ; snakeX[60][6]  ; snakeX[61][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.272      ; 0.653      ;
; 0.297 ; snakeY[69][7]  ; snakeY[70][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.268      ; 0.649      ;
; 0.298 ; snakeY[13][7]  ; snakeY[14][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.278      ; 0.660      ;
; 0.298 ; snakeX[120][5] ; snakeX[121][5] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.047      ; 0.429      ;
; 0.299 ; snakeX[80][2]  ; snakeX[81][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.247      ; 0.630      ;
; 0.301 ; snakeY[112][7] ; snakeY[113][7] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.250      ; 0.635      ;
; 0.301 ; snakeY[64][7]  ; snakeY[65][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.258      ; 0.643      ;
; 0.302 ; snakeY[81][7]  ; snakeY[82][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.048      ; 0.434      ;
; 0.302 ; snakeY[49][8]  ; snakeY[50][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.259      ; 0.645      ;
; 0.303 ; snakeY[88][4]  ; snakeY[89][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.049      ; 0.436      ;
; 0.303 ; snakeY[46][3]  ; snakeY[47][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.048      ; 0.435      ;
; 0.304 ; snakeX[60][7]  ; snakeX[61][7]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.272      ; 0.660      ;
; 0.304 ; snakeX[24][8]  ; snakeX[25][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.043      ; 0.431      ;
; 0.304 ; snakeY[64][6]  ; snakeY[65][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.258      ; 0.646      ;
; 0.308 ; snakeY[34][5]  ; snakeY[35][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.249      ; 0.641      ;
; 0.308 ; snakeX[108][4] ; snakeX[109][4] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.257      ; 0.649      ;
; 0.308 ; snakeX[37][3]  ; snakeX[38][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.249      ; 0.641      ;
; 0.310 ; snakeY[117][6] ; snakeY[118][6] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.247      ; 0.641      ;
; 0.310 ; snakeX[81][8]  ; snakeX[82][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.242      ; 0.636      ;
; 0.311 ; snakeY[124][2] ; snakeY[125][2] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.056      ; 0.451      ;
; 0.311 ; snakeX[41][2]  ; snakeX[42][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.247      ; 0.642      ;
; 0.312 ; snakeY[19][8]  ; snakeY[20][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.251      ; 0.647      ;
; 0.313 ; snakeX[80][3]  ; snakeX[81][3]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.247      ; 0.644      ;
; 0.314 ; snakeY[112][3] ; snakeY[113][3] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.250      ; 0.648      ;
; 0.315 ; snakeX[80][6]  ; snakeX[81][6]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.247      ; 0.646      ;
; 0.315 ; snakeY[76][4]  ; snakeY[77][4]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.240      ; 0.639      ;
; 0.316 ; snakeX[32][8]  ; snakeX[33][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.248      ; 0.648      ;
; 0.316 ; snakeY[120][6] ; snakeY[121][6] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.047      ; 0.447      ;
; 0.316 ; snakeY[112][2] ; snakeY[113][2] ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.250      ; 0.650      ;
; 0.317 ; snakeY[34][1]  ; snakeY[35][1]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.249      ; 0.650      ;
; 0.319 ; snakeY[49][5]  ; snakeY[50][5]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.259      ; 0.662      ;
; 0.321 ; snakeY[76][2]  ; snakeY[77][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.240      ; 0.645      ;
; 0.321 ; snakeX[44][8]  ; snakeX[45][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.238      ; 0.643      ;
; 0.322 ; snakeY[32][8]  ; snakeY[33][8]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.258      ; 0.664      ;
; 0.322 ; snakeX[44][2]  ; snakeX[45][2]  ; updateClk:UPDATE|update ; updateClk:UPDATE|update ; 0.000        ; 0.240      ; 0.646      ;
+-------+----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'direction[0]'                                                                ;
+-------+--------------+------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node    ; To Node    ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------+--------------+--------------+--------------+------------+------------+
; 0.174 ; temp[1]      ; control[1] ; direction[0] ; direction[0] ; 0.000        ; 2.271      ; 2.445      ;
; 0.180 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 0.000        ; 2.750      ; 2.930      ;
; 0.183 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 0.000        ; 2.751      ; 2.934      ;
; 0.303 ; temp[0]      ; control[0] ; direction[0] ; direction[0] ; 0.000        ; 2.260      ; 2.563      ;
; 0.345 ; temp[1]      ; control[1] ; direction[0] ; direction[0] ; -0.500       ; 2.580      ; 2.445      ;
; 0.474 ; temp[0]      ; control[0] ; direction[0] ; direction[0] ; -0.500       ; 2.569      ; 2.563      ;
; 0.602 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; -0.500       ; 2.808      ; 2.930      ;
; 0.605 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; -0.500       ; 2.809      ; 2.934      ;
; 0.714 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; 0.000        ; 2.808      ; 3.522      ;
; 0.717 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; 0.000        ; 2.809      ; 3.526      ;
; 1.252 ; direction[0] ; temp[1]    ; direction[0] ; direction[0] ; -0.500       ; 2.750      ; 3.522      ;
; 1.255 ; direction[0] ; temp[0]    ; direction[0] ; direction[0] ; -0.500       ; 2.751      ; 3.526      ;
; 2.107 ; control[1]   ; temp[1]    ; direction[0] ; direction[0] ; 0.000        ; -1.497     ; 0.610      ;
; 2.276 ; control[0]   ; temp[0]    ; direction[0] ; direction[0] ; 0.000        ; -1.487     ; 0.789      ;
; 2.645 ; control[1]   ; temp[1]    ; direction[0] ; direction[0] ; -0.500       ; -1.555     ; 0.610      ;
; 2.814 ; control[0]   ; temp[0]    ; direction[0] ; direction[0] ; -0.500       ; -1.545     ; 0.789      ;
+-------+--------------+------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'good_collision'                                                                                            ;
+-------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; 0.176 ; BCDcounter:C1|BCDout1[3] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.307      ;
; 0.183 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.314      ;
; 0.183 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[0] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.314      ;
; 0.214 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.345      ;
; 0.218 ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.349      ;
; 0.283 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.414      ;
; 0.286 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.417      ;
; 0.288 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.419      ;
; 0.306 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.437      ;
; 0.312 ; BCDcounter:C1|BCDout1[0] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.443      ;
; 0.316 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.447      ;
; 0.321 ; BCDcounter:C1|BCDout1[2] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.452      ;
; 0.323 ; BCDcounter:C1|BCDout1[1] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.454      ;
; 0.325 ; BCDcounter:C1|BCDout1[3] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.456      ;
; 0.386 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.517      ;
; 0.390 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.521      ;
; 0.391 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout0[2] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.522      ;
; 0.406 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[3] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.537      ;
; 0.411 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout0[1] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.542      ;
; 0.472 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.603      ;
; 0.546 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.677      ;
; 0.580 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.711      ;
; 0.623 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[2] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.754      ;
; 0.664 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.795      ;
; 0.664 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.795      ;
; 0.664 ; BCDcounter:C1|BCDout0[3] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.795      ;
; 0.721 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.852      ;
; 0.721 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.852      ;
; 0.721 ; BCDcounter:C1|BCDout0[2] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.852      ;
; 0.772 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.903      ;
; 0.772 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.903      ;
; 0.772 ; BCDcounter:C1|BCDout0[0] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.903      ;
; 0.784 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[3] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.915      ;
; 0.784 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[1] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.915      ;
; 0.784 ; BCDcounter:C1|BCDout0[1] ; BCDcounter:C1|BCDout1[0] ; good_collision ; good_collision ; 0.000        ; 0.047      ; 0.915      ;
+-------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'master_clk'                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; master_clk ; Rise       ; master_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; updateClk:UPDATE|update          ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[16]       ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[20]       ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[11]       ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[12]       ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[13]       ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[14]       ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[15]       ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[17]       ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[18]       ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[19]       ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[21]       ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[4]        ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|update          ;
; -0.014 ; 0.170        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; -0.014 ; 0.170        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[10]       ;
; -0.014 ; 0.170        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[1]        ;
; -0.014 ; 0.170        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[2]        ;
; -0.014 ; 0.170        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[3]        ;
; -0.014 ; 0.170        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[5]        ;
; -0.014 ; 0.170        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[6]        ;
; -0.014 ; 0.170        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[7]        ;
; -0.014 ; 0.170        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[8]        ;
; -0.014 ; 0.170        ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; updateClk:UPDATE|count[9]        ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~input|o               ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~inputclkctrl|inclk[0] ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~inputclkctrl|outclk   ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[16]|clk             ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[20]|clk             ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[11]|clk             ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[12]|clk             ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[13]|clk             ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[14]|clk             ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[15]|clk             ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[17]|clk             ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[18]|clk             ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[19]|clk             ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[21]|clk             ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[4]|clk              ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|update|clk                ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; reduce1|VGA_clk|clk              ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[10]|clk             ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[1]|clk              ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[2]|clk              ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[3]|clk              ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[5]|clk              ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[6]|clk              ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[7]|clk              ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[8]|clk              ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; UPDATE|count[9]|clk              ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; reduce1|q|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; master_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~input|i               ;
; 0.613  ; 0.829        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; 0.613  ; 0.829        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[10]       ;
; 0.613  ; 0.829        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[1]        ;
; 0.613  ; 0.829        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[2]        ;
; 0.613  ; 0.829        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[3]        ;
; 0.613  ; 0.829        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[5]        ;
; 0.613  ; 0.829        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[6]        ;
; 0.613  ; 0.829        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[7]        ;
; 0.613  ; 0.829        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[8]        ;
; 0.613  ; 0.829        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[9]        ;
; 0.614  ; 0.830        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; 0.614  ; 0.830        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[11]       ;
; 0.614  ; 0.830        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[12]       ;
; 0.614  ; 0.830        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[13]       ;
; 0.614  ; 0.830        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[14]       ;
; 0.614  ; 0.830        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[15]       ;
; 0.614  ; 0.830        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[17]       ;
; 0.614  ; 0.830        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[18]       ;
; 0.614  ; 0.830        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[19]       ;
; 0.614  ; 0.830        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[21]       ;
; 0.614  ; 0.830        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|count[4]        ;
; 0.614  ; 0.830        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; updateClk:UPDATE|update          ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'direction[0]'                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; direction[0] ; Rise       ; direction[0]           ;
; -0.724 ; -0.724       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9clkctrl|inclk[0] ;
; -0.724 ; -0.724       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9clkctrl|outclk   ;
; -0.708 ; -0.708       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; control[1]|datad       ;
; -0.707 ; -0.707       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; control[0]|datad       ;
; -0.703 ; -0.703       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; control[1]             ;
; -0.702 ; -0.702       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; control[0]             ;
; -0.655 ; -0.655       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9|combout         ;
; -0.483 ; -0.483       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9|datad           ;
; -0.465 ; -0.465       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~8|combout         ;
; -0.230 ; -0.230       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~8|combout         ;
; -0.208 ; -0.208       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; temp[0]|datac          ;
; -0.208 ; -0.208       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; temp[1]|datac          ;
; -0.205 ; -0.205       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; temp[0]                ;
; -0.205 ; -0.205       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; temp[1]                ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; temp[0]                ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; temp[1]                ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; temp[0]|datac          ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; temp[1]|datac          ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~8|datac           ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9|datac           ;
; -0.064 ; -0.064       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~8|combout         ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~8|datac           ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~11|datad          ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~11|combout        ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~8|dataa           ;
; -0.042 ; -0.042       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~9|datab           ;
; -0.041 ; -0.041       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~10|combout        ;
; -0.041 ; -0.041       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~7|combout         ;
; -0.038 ; -0.038       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux5~10|datac          ;
; -0.038 ; -0.038       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~7|datac           ;
; -0.038 ; -0.038       ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; Mux6~9|datac           ;
; -0.034 ; -0.034       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~9|combout         ;
; -0.015 ; -0.015       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~10|combout        ;
; -0.010 ; -0.010       ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~10|datad          ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~7|combout         ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~7|datad           ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~8|datad           ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; direction[0] ; Fall       ; Mux6~8|datac           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; direction[0]~input|o   ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; direction[0]~input|i   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; direction[0] ; Rise       ; direction[0]~input|i   ;
; 0.535  ; 0.535        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; control[0]             ;
; 0.535  ; 0.535        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; control[1]             ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; control[0]|datad       ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; control[1]|datad       ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9clkctrl|inclk[0] ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9clkctrl|outclk   ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~8|combout         ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9|datad           ;
; 0.714  ; 0.714        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; temp[0]                ;
; 0.714  ; 0.714        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; temp[1]                ;
; 0.717  ; 0.717        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; temp[0]|datac          ;
; 0.717  ; 0.717        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; temp[1]|datac          ;
; 0.738  ; 0.738        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~8|combout         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; direction[0]~input|o   ;
; 0.975  ; 0.975        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~8|datac           ;
; 0.990  ; 0.990        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~7|datad           ;
; 0.990  ; 0.990        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~8|datad           ;
; 0.994  ; 0.994        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~7|combout         ;
; 1.007  ; 1.007        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~10|datad          ;
; 1.011  ; 1.011        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~10|combout        ;
; 1.030  ; 1.030        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; Mux6~9|combout         ;
; 1.033  ; 1.033        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~10|datac          ;
; 1.034  ; 1.034        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~7|datac           ;
; 1.034  ; 1.034        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~9|datac           ;
; 1.036  ; 1.036        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~10|combout        ;
; 1.037  ; 1.037        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~7|combout         ;
; 1.038  ; 1.038        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9|datab           ;
; 1.040  ; 1.040        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~8|dataa           ;
; 1.048  ; 1.048        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~11|combout        ;
; 1.052  ; 1.052        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~11|datad          ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~8|datac           ;
; 1.059  ; 1.059        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux6~8|combout         ;
; 1.068  ; 1.068        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~8|datac           ;
; 1.068  ; 1.068        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; Mux5~9|datac           ;
; 1.080  ; 1.080        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; temp[0]|datac          ;
; 1.080  ; 1.080        ; 0.000          ; High Pulse Width ; direction[0] ; Rise       ; temp[1]|datac          ;
; 1.083  ; 1.083        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; temp[0]                ;
; 1.083  ; 1.083        ; 0.000          ; Low Pulse Width  ; direction[0] ; Fall       ; temp[1]                ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'updateClk:UPDATE|update'                                         ;
+--------+--------------+----------------+------------+-------------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                   ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+-------------------------+------------+----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[100][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[101][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[102][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[103][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[104][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[105][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[106][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[107][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[108][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[109][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; updateClk:UPDATE|update ; Rise       ; snakeX[10][1]  ;
+--------+--------------+----------------+------------+-------------------------+------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_reduce:reduce1|VGA_clk'                                                   ;
+--------+--------------+----------------+------------+----------------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                      ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------+----------------------------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[7]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[7]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[7]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|displayArea ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_hSync     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_vSync     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; apple                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[24]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[25]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[26]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[27]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[28]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[29]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[30]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[31]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleCount[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleX[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; appleY[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; apple_inX                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; apple_inY                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; bad_collision            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_reduce:reduce1|VGA_clk ; Rise       ; border                   ;
+--------+--------------+----------------+------------+----------------------------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'good_collision'                                                                ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[3]        ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[0]        ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[1]        ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[2]        ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[3]        ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[0]        ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[1]        ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[2]        ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[3]        ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[0]        ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[1]        ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[2]        ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout0[3]        ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[0]        ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[1]        ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[2]        ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; good_collision ; Rise       ; BCDcounter:C1|BCDout1[3]        ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; good_collision~clkctrl|inclk[0] ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; good_collision~clkctrl|outclk   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout0[0]|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout0[1]|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout0[2]|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout0[3]|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout1[0]|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout1[1]|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout1[2]|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; C1|BCDout1[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; good_collision|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; good_collision ; Rise       ; good_collision|q                ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout0[0]|clk               ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout0[1]|clk               ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout0[2]|clk               ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout0[3]|clk               ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout1[0]|clk               ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout1[1]|clk               ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout1[2]|clk               ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; C1|BCDout1[3]|clk               ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; good_collision~clkctrl|inclk[0] ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; good_collision ; Rise       ; good_collision~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; start         ; clk_reduce:reduce1|VGA_clk ; 3.361 ; 4.046 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; direction[*]  ; direction[0]               ; 2.201 ; 2.884 ; Rise       ; direction[0]               ;
;  direction[0] ; direction[0]               ; 1.167 ; 1.759 ; Rise       ; direction[0]               ;
;  direction[1] ; direction[0]               ; 2.191 ; 2.870 ; Rise       ; direction[0]               ;
;  direction[2] ; direction[0]               ; 1.938 ; 2.621 ; Rise       ; direction[0]               ;
;  direction[3] ; direction[0]               ; 2.201 ; 2.884 ; Rise       ; direction[0]               ;
; direction[*]  ; direction[0]               ; 1.892 ; 2.575 ; Fall       ; direction[0]               ;
;  direction[0] ; direction[0]               ; 0.858 ; 1.450 ; Fall       ; direction[0]               ;
;  direction[1] ; direction[0]               ; 1.882 ; 2.561 ; Fall       ; direction[0]               ;
;  direction[2] ; direction[0]               ; 1.629 ; 2.312 ; Fall       ; direction[0]               ;
;  direction[3] ; direction[0]               ; 1.892 ; 2.575 ; Fall       ; direction[0]               ;
; start         ; updateClk:UPDATE|update    ; 3.441 ; 4.295 ; Rise       ; updateClk:UPDATE|update    ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; start         ; clk_reduce:reduce1|VGA_clk ; -1.730 ; -2.514 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; direction[*]  ; direction[0]               ; -0.180 ; -0.772 ; Rise       ; direction[0]               ;
;  direction[0] ; direction[0]               ; -0.180 ; -0.772 ; Rise       ; direction[0]               ;
;  direction[1] ; direction[0]               ; -1.122 ; -1.833 ; Rise       ; direction[0]               ;
;  direction[2] ; direction[0]               ; -0.478 ; -1.187 ; Rise       ; direction[0]               ;
;  direction[3] ; direction[0]               ; -0.686 ; -1.418 ; Rise       ; direction[0]               ;
; direction[*]  ; direction[0]               ; -0.122 ; -0.714 ; Fall       ; direction[0]               ;
;  direction[0] ; direction[0]               ; -0.122 ; -0.714 ; Fall       ; direction[0]               ;
;  direction[1] ; direction[0]               ; -1.064 ; -1.775 ; Fall       ; direction[0]               ;
;  direction[2] ; direction[0]               ; -0.420 ; -1.129 ; Fall       ; direction[0]               ;
;  direction[3] ; direction[0]               ; -0.628 ; -1.360 ; Fall       ; direction[0]               ;
; start         ; updateClk:UPDATE|update    ; -0.553 ; -1.200 ; Rise       ; updateClk:UPDATE|update    ;
+---------------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 3.148 ;       ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 4.209 ; 4.311 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 4.010 ; 4.101 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 3.707 ; 3.750 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 3.715 ; 3.755 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 3.687 ; 3.728 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 4.202 ; 4.300 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 3.798 ; 3.842 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 4.209 ; 4.311 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 3.689 ; 3.729 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 5.009 ; 5.243 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 4.713 ; 4.926 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 4.720 ; 4.932 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 4.591 ; 4.749 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 4.318 ; 4.458 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 5.009 ; 5.243 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 4.344 ; 4.494 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 4.494 ; 4.655 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 4.232 ; 4.363 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 3.844 ; 3.893 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 3.743 ; 3.784 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 3.813 ; 3.857 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 3.810 ; 3.857 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 3.719 ; 3.761 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 3.825 ; 3.871 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 3.812 ; 3.857 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 3.844 ; 3.893 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 3.715 ; 3.756 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 5.048 ; 4.852 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 5.295 ; 5.062 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 6.782 ; 7.264 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;       ; 3.324 ; Fall       ; clk_reduce:reduce1|VGA_clk ;
; HEX0[*]   ; good_collision             ; 6.268 ; 6.130 ; Rise       ; good_collision             ;
;  HEX0[0]  ; good_collision             ; 4.778 ; 4.776 ; Rise       ; good_collision             ;
;  HEX0[1]  ; good_collision             ; 5.256 ; 5.362 ; Rise       ; good_collision             ;
;  HEX0[2]  ; good_collision             ; 6.268 ; 6.130 ; Rise       ; good_collision             ;
;  HEX0[3]  ; good_collision             ; 5.345 ; 5.411 ; Rise       ; good_collision             ;
;  HEX0[4]  ; good_collision             ; 4.971 ; 5.067 ; Rise       ; good_collision             ;
;  HEX0[5]  ; good_collision             ; 5.091 ; 5.058 ; Rise       ; good_collision             ;
;  HEX0[6]  ; good_collision             ; 4.775 ; 4.777 ; Rise       ; good_collision             ;
; HEX1[*]   ; good_collision             ; 5.732 ; 5.841 ; Rise       ; good_collision             ;
;  HEX1[0]  ; good_collision             ; 4.900 ; 4.949 ; Rise       ; good_collision             ;
;  HEX1[1]  ; good_collision             ; 5.724 ; 5.841 ; Rise       ; good_collision             ;
;  HEX1[2]  ; good_collision             ; 4.932 ; 4.951 ; Rise       ; good_collision             ;
;  HEX1[3]  ; good_collision             ; 5.131 ; 5.178 ; Rise       ; good_collision             ;
;  HEX1[4]  ; good_collision             ; 5.122 ; 5.172 ; Rise       ; good_collision             ;
;  HEX1[5]  ; good_collision             ; 5.732 ; 5.581 ; Rise       ; good_collision             ;
;  HEX1[6]  ; good_collision             ; 5.600 ; 5.725 ; Rise       ; good_collision             ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 3.044 ;       ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 3.555 ; 3.595 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 3.866 ; 3.953 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 3.575 ; 3.616 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 3.583 ; 3.622 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 3.555 ; 3.595 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 4.049 ; 4.143 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 3.663 ; 3.706 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 4.056 ; 4.154 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 3.558 ; 3.596 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 4.078 ; 4.204 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 4.539 ; 4.744 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 4.546 ; 4.750 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 4.424 ; 4.576 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 4.161 ; 4.295 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 4.825 ; 5.050 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 4.185 ; 4.329 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 4.330 ; 4.485 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 4.078 ; 4.204 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 3.581 ; 3.621 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 3.610 ; 3.650 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 3.676 ; 3.719 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 3.672 ; 3.718 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 3.586 ; 3.627 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 3.687 ; 3.732 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 3.675 ; 3.718 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 3.705 ; 3.753 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 3.581 ; 3.621 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 4.862 ; 4.674 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 5.101 ; 4.876 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 6.525 ; 6.987 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;       ; 3.213 ; Fall       ; clk_reduce:reduce1|VGA_clk ;
; HEX0[*]   ; good_collision             ; 4.382 ; 4.401 ; Rise       ; good_collision             ;
;  HEX0[0]  ; good_collision             ; 4.382 ; 4.401 ; Rise       ; good_collision             ;
;  HEX0[1]  ; good_collision             ; 4.789 ; 4.873 ; Rise       ; good_collision             ;
;  HEX0[2]  ; good_collision             ; 5.835 ; 5.658 ; Rise       ; good_collision             ;
;  HEX0[3]  ; good_collision             ; 4.855 ; 4.943 ; Rise       ; good_collision             ;
;  HEX0[4]  ; good_collision             ; 4.637 ; 4.679 ; Rise       ; good_collision             ;
;  HEX0[5]  ; good_collision             ; 4.697 ; 4.708 ; Rise       ; good_collision             ;
;  HEX0[6]  ; good_collision             ; 4.385 ; 4.405 ; Rise       ; good_collision             ;
; HEX1[*]   ; good_collision             ; 4.595 ; 4.626 ; Rise       ; good_collision             ;
;  HEX1[0]  ; good_collision             ; 4.595 ; 4.626 ; Rise       ; good_collision             ;
;  HEX1[1]  ; good_collision             ; 5.441 ; 5.534 ; Rise       ; good_collision             ;
;  HEX1[2]  ; good_collision             ; 4.659 ; 4.630 ; Rise       ; good_collision             ;
;  HEX1[3]  ; good_collision             ; 4.628 ; 4.671 ; Rise       ; good_collision             ;
;  HEX1[4]  ; good_collision             ; 4.624 ; 4.716 ; Rise       ; good_collision             ;
;  HEX1[5]  ; good_collision             ; 5.191 ; 5.071 ; Rise       ; good_collision             ;
;  HEX1[6]  ; good_collision             ; 5.075 ; 5.197 ; Rise       ; good_collision             ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-----------------------------+------------+--------+----------+---------+---------------------+
; Clock                       ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -26.715    ; -0.020 ; N/A      ; N/A     ; -3.000              ;
;  clk_reduce:reduce1|VGA_clk ; -26.715    ; -0.020 ; N/A      ; N/A     ; -1.500              ;
;  direction[0]               ; -5.987     ; 0.174  ; N/A      ; N/A     ; -3.000              ;
;  good_collision             ; -1.049     ; 0.176  ; N/A      ; N/A     ; -1.500              ;
;  master_clk                 ; -3.209     ; 0.076  ; N/A      ; N/A     ; -3.000              ;
;  updateClk:UPDATE|update    ; -6.944     ; 0.160  ; N/A      ; N/A     ; -1.500              ;
; Design-wide TNS             ; -11331.237 ; -0.28  ; 0.0      ; 0.0     ; -3505.074           ;
;  clk_reduce:reduce1|VGA_clk ; -735.427   ; -0.280 ; N/A      ; N/A     ; -199.500            ;
;  direction[0]               ; -19.293    ; 0.000  ; N/A      ; N/A     ; -16.074             ;
;  good_collision             ; -5.256     ; 0.000  ; N/A      ; N/A     ; -12.000             ;
;  master_clk                 ; -42.765    ; 0.000  ; N/A      ; N/A     ; -39.000             ;
;  updateClk:UPDATE|update    ; -10528.496 ; 0.000  ; N/A      ; N/A     ; -3238.500           ;
+-----------------------------+------------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; start         ; clk_reduce:reduce1|VGA_clk ; 6.442 ; 7.018 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; direction[*]  ; direction[0]               ; 4.165 ; 4.685 ; Rise       ; direction[0]               ;
;  direction[0] ; direction[0]               ; 2.342 ; 2.504 ; Rise       ; direction[0]               ;
;  direction[1] ; direction[0]               ; 4.147 ; 4.643 ; Rise       ; direction[0]               ;
;  direction[2] ; direction[0]               ; 3.698 ; 4.123 ; Rise       ; direction[0]               ;
;  direction[3] ; direction[0]               ; 4.165 ; 4.685 ; Rise       ; direction[0]               ;
; direction[*]  ; direction[0]               ; 4.442 ; 4.962 ; Fall       ; direction[0]               ;
;  direction[0] ; direction[0]               ; 2.619 ; 2.781 ; Fall       ; direction[0]               ;
;  direction[1] ; direction[0]               ; 4.424 ; 4.920 ; Fall       ; direction[0]               ;
;  direction[2] ; direction[0]               ; 3.975 ; 4.400 ; Fall       ; direction[0]               ;
;  direction[3] ; direction[0]               ; 4.442 ; 4.962 ; Fall       ; direction[0]               ;
; start         ; updateClk:UPDATE|update    ; 6.811 ; 7.335 ; Rise       ; updateClk:UPDATE|update    ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; start         ; clk_reduce:reduce1|VGA_clk ; -1.730 ; -2.514 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; direction[*]  ; direction[0]               ; -0.180 ; -0.381 ; Rise       ; direction[0]               ;
;  direction[0] ; direction[0]               ; -0.180 ; -0.381 ; Rise       ; direction[0]               ;
;  direction[1] ; direction[0]               ; -1.122 ; -1.833 ; Rise       ; direction[0]               ;
;  direction[2] ; direction[0]               ; -0.478 ; -0.833 ; Rise       ; direction[0]               ;
;  direction[3] ; direction[0]               ; -0.686 ; -1.200 ; Rise       ; direction[0]               ;
; direction[*]  ; direction[0]               ; -0.122 ; -0.714 ; Fall       ; direction[0]               ;
;  direction[0] ; direction[0]               ; -0.122 ; -0.714 ; Fall       ; direction[0]               ;
;  direction[1] ; direction[0]               ; -1.064 ; -1.775 ; Fall       ; direction[0]               ;
;  direction[2] ; direction[0]               ; -0.420 ; -1.129 ; Fall       ; direction[0]               ;
;  direction[3] ; direction[0]               ; -0.628 ; -1.360 ; Fall       ; direction[0]               ;
; start         ; updateClk:UPDATE|update    ; -0.553 ; -1.200 ; Rise       ; updateClk:UPDATE|update    ;
+---------------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 6.015  ;        ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 8.060  ; 7.977  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 7.625  ; 7.595  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 7.008  ; 6.960  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 6.996  ; 6.951  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 6.967  ; 6.926  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 8.054  ; 7.960  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 7.184  ; 7.119  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 8.060  ; 7.977  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 6.965  ; 6.922  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 9.572  ; 9.581  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 9.006  ; 9.047  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 9.023  ; 9.056  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 8.778  ; 8.709  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 8.239  ; 8.222  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 9.572  ; 9.581  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 8.301  ; 8.304  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 8.576  ; 8.569  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 8.045  ; 8.067  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 7.271  ; 7.196  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 7.034  ; 6.987  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 7.199  ; 7.135  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 7.199  ; 7.137  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 7.019  ; 6.971  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 7.227  ; 7.164  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 7.200  ; 7.136  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 7.271  ; 7.196  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 6.997  ; 6.954  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 9.266  ; 9.323  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 9.619  ; 9.617  ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 12.957 ; 12.974 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;        ; 5.894  ; Fall       ; clk_reduce:reduce1|VGA_clk ;
; HEX0[*]   ; good_collision             ; 11.348 ; 11.314 ; Rise       ; good_collision             ;
;  HEX0[0]  ; good_collision             ; 9.119  ; 9.004  ; Rise       ; good_collision             ;
;  HEX0[1]  ; good_collision             ; 10.007 ; 9.996  ; Rise       ; good_collision             ;
;  HEX0[2]  ; good_collision             ; 11.348 ; 11.314 ; Rise       ; good_collision             ;
;  HEX0[3]  ; good_collision             ; 10.211 ; 10.107 ; Rise       ; good_collision             ;
;  HEX0[4]  ; good_collision             ; 9.574  ; 9.501  ; Rise       ; good_collision             ;
;  HEX0[5]  ; good_collision             ; 9.518  ; 9.649  ; Rise       ; good_collision             ;
;  HEX0[6]  ; good_collision             ; 9.106  ; 8.974  ; Rise       ; good_collision             ;
; HEX1[*]   ; good_collision             ; 10.751 ; 10.708 ; Rise       ; good_collision             ;
;  HEX1[0]  ; good_collision             ; 9.423  ; 9.324  ; Rise       ; good_collision             ;
;  HEX1[1]  ; good_collision             ; 10.501 ; 10.571 ; Rise       ; good_collision             ;
;  HEX1[2]  ; good_collision             ; 9.268  ; 9.480  ; Rise       ; good_collision             ;
;  HEX1[3]  ; good_collision             ; 9.827  ; 9.706  ; Rise       ; good_collision             ;
;  HEX1[4]  ; good_collision             ; 9.804  ; 9.698  ; Rise       ; good_collision             ;
;  HEX1[5]  ; good_collision             ; 10.670 ; 10.708 ; Rise       ; good_collision             ;
;  HEX1[6]  ; good_collision             ; 10.751 ; 10.645 ; Rise       ; good_collision             ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 3.044 ;       ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 3.555 ; 3.595 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 3.866 ; 3.953 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 3.575 ; 3.616 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 3.583 ; 3.622 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 3.555 ; 3.595 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 4.049 ; 4.143 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 3.663 ; 3.706 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 4.056 ; 4.154 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 3.558 ; 3.596 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 4.078 ; 4.204 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 4.539 ; 4.744 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 4.546 ; 4.750 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 4.424 ; 4.576 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 4.161 ; 4.295 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 4.825 ; 5.050 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 4.185 ; 4.329 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 4.330 ; 4.485 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 4.078 ; 4.204 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 3.581 ; 3.621 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 3.610 ; 3.650 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 3.676 ; 3.719 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 3.672 ; 3.718 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 3.586 ; 3.627 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 3.687 ; 3.732 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 3.675 ; 3.718 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 3.705 ; 3.753 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 3.581 ; 3.621 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 4.862 ; 4.674 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 5.101 ; 4.876 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 6.525 ; 6.987 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;       ; 3.213 ; Fall       ; clk_reduce:reduce1|VGA_clk ;
; HEX0[*]   ; good_collision             ; 4.382 ; 4.401 ; Rise       ; good_collision             ;
;  HEX0[0]  ; good_collision             ; 4.382 ; 4.401 ; Rise       ; good_collision             ;
;  HEX0[1]  ; good_collision             ; 4.789 ; 4.873 ; Rise       ; good_collision             ;
;  HEX0[2]  ; good_collision             ; 5.835 ; 5.658 ; Rise       ; good_collision             ;
;  HEX0[3]  ; good_collision             ; 4.855 ; 4.943 ; Rise       ; good_collision             ;
;  HEX0[4]  ; good_collision             ; 4.637 ; 4.679 ; Rise       ; good_collision             ;
;  HEX0[5]  ; good_collision             ; 4.697 ; 4.708 ; Rise       ; good_collision             ;
;  HEX0[6]  ; good_collision             ; 4.385 ; 4.405 ; Rise       ; good_collision             ;
; HEX1[*]   ; good_collision             ; 4.595 ; 4.626 ; Rise       ; good_collision             ;
;  HEX1[0]  ; good_collision             ; 4.595 ; 4.626 ; Rise       ; good_collision             ;
;  HEX1[1]  ; good_collision             ; 5.441 ; 5.534 ; Rise       ; good_collision             ;
;  HEX1[2]  ; good_collision             ; 4.659 ; 4.630 ; Rise       ; good_collision             ;
;  HEX1[3]  ; good_collision             ; 4.628 ; 4.671 ; Rise       ; good_collision             ;
;  HEX1[4]  ; good_collision             ; 4.624 ; 4.716 ; Rise       ; good_collision             ;
;  HEX1[5]  ; good_collision             ; 5.191 ; 5.071 ; Rise       ; good_collision             ;
;  HEX1[6]  ; good_collision             ; 5.075 ; 5.197 ; Rise       ; good_collision             ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DAC_clk       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_hSync     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_vSync     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blank_n       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; KB_clk              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; master_clk          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; direction[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; direction[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; direction[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; direction[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_hSync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_vSync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; blank_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.59e-09 V                   ; 2.37 V              ; -0.038 V            ; 0.188 V                              ; 0.093 V                              ; 3.06e-10 s                  ; 2.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.59e-09 V                  ; 2.37 V             ; -0.038 V           ; 0.188 V                             ; 0.093 V                             ; 3.06e-10 s                 ; 2.83e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_hSync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_vSync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; blank_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.55e-07 V                   ; 2.35 V              ; -0.00881 V          ; 0.093 V                              ; 0.011 V                              ; 4.44e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.55e-07 V                  ; 2.35 V             ; -0.00881 V         ; 0.093 V                             ; 0.011 V                             ; 4.44e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_hSync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_vSync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; blank_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.26e-08 V                   ; 2.73 V              ; -0.0622 V           ; 0.148 V                              ; 0.088 V                              ; 2.68e-10 s                  ; 2.25e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.26e-08 V                  ; 2.73 V             ; -0.0622 V          ; 0.148 V                             ; 0.088 V                             ; 2.68e-10 s                 ; 2.25e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 248399   ; 0        ; 0        ; 0        ;
; good_collision             ; clk_reduce:reduce1|VGA_clk ; 28       ; 28       ; 0        ; 0        ;
; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 668380   ; 0        ; 0        ; 0        ;
; direction[0]               ; direction[0]               ; 6        ; 10       ; 8        ; 12       ;
; good_collision             ; good_collision             ; 40       ; 0        ; 0        ; 0        ;
; master_clk                 ; master_clk                 ; 474      ; 0        ; 0        ; 0        ;
; updateClk:UPDATE|update    ; master_clk                 ; 1        ; 1        ; 0        ; 0        ;
; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update    ; 71366    ; 0        ; 0        ; 0        ;
; direction[0]               ; updateClk:UPDATE|update    ; 0        ; 34       ; 0        ; 0        ;
; updateClk:UPDATE|update    ; updateClk:UPDATE|update    ; 2304     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 248399   ; 0        ; 0        ; 0        ;
; good_collision             ; clk_reduce:reduce1|VGA_clk ; 28       ; 28       ; 0        ; 0        ;
; updateClk:UPDATE|update    ; clk_reduce:reduce1|VGA_clk ; 668380   ; 0        ; 0        ; 0        ;
; direction[0]               ; direction[0]               ; 6        ; 10       ; 8        ; 12       ;
; good_collision             ; good_collision             ; 40       ; 0        ; 0        ; 0        ;
; master_clk                 ; master_clk                 ; 474      ; 0        ; 0        ; 0        ;
; updateClk:UPDATE|update    ; master_clk                 ; 1        ; 1        ; 0        ; 0        ;
; clk_reduce:reduce1|VGA_clk ; updateClk:UPDATE|update    ; 71366    ; 0        ; 0        ; 0        ;
; direction[0]               ; updateClk:UPDATE|update    ; 0        ; 34       ; 0        ; 0        ;
; updateClk:UPDATE|update    ; updateClk:UPDATE|update    ; 2304     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 2199  ; 2199 ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 84    ; 84   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Wed Jun 07 10:05:22 2017
Info: Command: quartus_sta Snake -c Snake
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Snake.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_reduce:reduce1|VGA_clk clk_reduce:reduce1|VGA_clk
    Info (332105): create_clock -period 1.000 -name master_clk master_clk
    Info (332105): create_clock -period 1.000 -name updateClk:UPDATE|update updateClk:UPDATE|update
    Info (332105): create_clock -period 1.000 -name direction[0] direction[0]
    Info (332105): create_clock -period 1.000 -name good_collision good_collision
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Mux5~9  from: datab  to: combout
    Info (332098): Cell: Mux5~9  from: datac  to: combout
    Info (332098): Cell: Mux6~7  from: datac  to: combout
    Info (332098): Cell: Mux6~7  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -26.715
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -26.715            -735.427 clk_reduce:reduce1|VGA_clk 
    Info (332119):    -6.944          -10528.496 updateClk:UPDATE|update 
    Info (332119):    -5.987             -19.293 direction[0] 
    Info (332119):    -3.209             -42.765 master_clk 
    Info (332119):    -1.049              -5.256 good_collision 
Info (332146): Worst-case hold slack is 0.288
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.288               0.000 clk_reduce:reduce1|VGA_clk 
    Info (332119):     0.382               0.000 updateClk:UPDATE|update 
    Info (332119):     0.393               0.000 good_collision 
    Info (332119):     0.398               0.000 master_clk 
    Info (332119):     0.407               0.000 direction[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 master_clk 
    Info (332119):    -3.000             -16.074 direction[0] 
    Info (332119):    -1.500           -3238.500 updateClk:UPDATE|update 
    Info (332119):    -1.500            -199.500 clk_reduce:reduce1|VGA_clk 
    Info (332119):    -1.500             -12.000 good_collision 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Mux5~9  from: datab  to: combout
    Info (332098): Cell: Mux5~9  from: datac  to: combout
    Info (332098): Cell: Mux6~7  from: datac  to: combout
    Info (332098): Cell: Mux6~7  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -24.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -24.681            -664.610 clk_reduce:reduce1|VGA_clk 
    Info (332119):    -6.230           -9454.366 updateClk:UPDATE|update 
    Info (332119):    -5.287             -17.696 direction[0] 
    Info (332119):    -2.815             -36.212 master_clk 
    Info (332119):    -0.862              -4.076 good_collision 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 good_collision 
    Info (332119):     0.346               0.000 clk_reduce:reduce1|VGA_clk 
    Info (332119):     0.354               0.000 master_clk 
    Info (332119):     0.354               0.000 updateClk:UPDATE|update 
    Info (332119):     0.366               0.000 direction[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 master_clk 
    Info (332119):    -3.000             -13.679 direction[0] 
    Info (332119):    -1.500           -3238.500 updateClk:UPDATE|update 
    Info (332119):    -1.500            -199.500 clk_reduce:reduce1|VGA_clk 
    Info (332119):    -1.500             -12.000 good_collision 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Mux5~9  from: datab  to: combout
    Info (332098): Cell: Mux5~9  from: datac  to: combout
    Info (332098): Cell: Mux6~7  from: datac  to: combout
    Info (332098): Cell: Mux6~7  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.776
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.776            -327.342 clk_reduce:reduce1|VGA_clk 
    Info (332119):    -3.752           -4254.631 updateClk:UPDATE|update 
    Info (332119):    -3.359              -9.229 direction[0] 
    Info (332119):    -1.075             -10.515 master_clk 
    Info (332119):     0.012               0.000 good_collision 
Info (332146): Worst-case hold slack is -0.020
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.020              -0.280 clk_reduce:reduce1|VGA_clk 
    Info (332119):     0.076               0.000 master_clk 
    Info (332119):     0.160               0.000 updateClk:UPDATE|update 
    Info (332119):     0.174               0.000 direction[0] 
    Info (332119):     0.176               0.000 good_collision 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.398 master_clk 
    Info (332119):    -3.000             -11.007 direction[0] 
    Info (332119):    -1.000           -2159.000 updateClk:UPDATE|update 
    Info (332119):    -1.000            -133.000 clk_reduce:reduce1|VGA_clk 
    Info (332119):    -1.000              -8.000 good_collision 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 878 megabytes
    Info: Processing ended: Wed Jun 07 10:05:30 2017
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


