# ignore .vvp, .vcd and .out files
/src/verilog/*.o
/src/verilog/*.vcd
/src/verilog/*.out
