# 集创赛龙芯杯工程项目

`make init` 初始化

`make verilog` 生成verilog



## 参考项目
chiplab, rocket-chip, ysyx-soc
