1 
基於 Radix 22 FFT之熵型語音訊號補償系統晶片設計 
Radix 2 2  FFT based entropy-type speech enhancement SOC design 
計畫編號： NSC 98-2221-E-260-028 
執行期間：98 年 8 月 1 日 至 99 年 7 月 31 日 
主持人：吳俊德 國立暨南國際大學電機工程系 副教授 
 
一、 中文摘要 
本計畫提出基於 radix-2
2
 FFT 之熵型語
音訊號補償系統晶片設計。由於 radix-2
2
架
構在複數乘法的運算量上比 radix-2架構低，
因此 radix-2
2
 FFT 被整合進系統晶片以有效
實現熵型語音訊號補償演算法。此外，為了降
低晶片面積，我們採用除法韌體運算法代替除
法器電路。而為了強化晶片執行效能，我們採
用管線式(pipeline)架構設計。本計劃利用
Verilog 硬體描述語言並使用 CIC 所提供之
cell-based library來合成電路。此語音訊號
補償系統晶片已經順利於 CIC 下線，晶片有
scan chain 與 BIST的設計，以有效檢測晶片
內部電路是否有誤。 
 
關鍵詞：radix-2
2
 FFT、熵、語音訊號補償、
系統晶片、管線式架構。 
 
英文摘要 
This project proposes the SOC design of 
radix-2
2
 FFT based entropy-type speech 
enhancement. Since the number of 
complex-multipliers in radix-2
2
 architecture is 
fewer than the number in radix-2, the radix-2
2
 
FFT architecture is adopted to efficiently 
implement the entropy-type speech enhancement 
SOC design. Besides, to reduce the chip area, the 
firmware of reciprocal algorithm is used to 
instead of the division circuit. To further 
increase the chip performance, the pipeline 
architecture is applied. This chip is designed by 
Verilog Hardware Description Language and 
synthesized by the cell-based library provided by 
CIC. Finally, the design has been fabricated 
successfully. The scan chain and BIST are added 
into our chip in order to check the status of 
internal circuits. 
Keywords: SOC, radix-2
2
 FFT, entropy, speech 
enhancement, pipeline architecture. 
 
二、 計畫的緣由與目的 
FFT 已被廣泛地運用在語音訊號處理、影
像處理和通訊系統方面。本計劃主要關注在語
音訊號補償方面。為實現所提之熵型語音訊
號補償演算法，本計劃成功地發展出高效能
語音訊號補償處理器晶片。此語音訊號補償採
用頻譜消去的方法，如圖一所示。在此，FFT
在計算量方面佔有不小比量。為提升效能，FFT
的架構設計變顯得十分重要。 
 
windowingY(n) FFT
Magnitude Magnitude 
Averaging
Half-Wave 
Rectification
Reduce Noise 
Residual
Addition Signal 
Attenuation During 
Non-speech
Phase
IFFT
Overlap 
Add
S(n)
          
圖一、語音訊號補償的流程圖 
 
3 
ar
cr
ai
ci
br
dr
bi
di
+
+
+
+
-
-
-
-
+
+
-
-
-
+
+
-
-j
wr
xr
yr
zr
zi
yi
xi
wi
rom 1
rom 2
rom 3
n
NW
2
n
NW
3
n
NW
T1
T1
T2
T2
T3
T3
T4
T4
 
圖四、radix-22蝶行網路硬體架構 
 
其中 
 
                                     (14) 
                                     (15) 
                                     (16) 
                                     (17) 
 
 
與 radix-4的蝶行網路比較，我們減少了乘法
的複雜度。並且，radix-22 FFT 比傳統的
radix-2 FFT 快速許多。為進一步分析，FFT
的輸入資料可以分為實部和虛部如以下所示: 
  
                                     (18) 
                                      (19) 
                                      (20) 
                                        (21) 
 
輸出可以分為 4個實部 4個虛部如下所示： 
 
                                    (22) 
                                   (23) 
                                   (24) 
                                   (25) 
 
最後，圖四為我們所提出之 radix-22蝶行網路
硬體示意圖。圖五為整體的 FFT 架構圖。我們
採用非同步設計以減少晶片功率消耗。架構中
包含了三層管線式設計。第一層為選擇模組
（SE）。這個階段可以選擇輸入資料並且定義
此電路為 FFT 或是 IFFT。第二層為 radix-22
蝶型架構的硬體。第三層為暫存器陣列（RA），
此為儲存運算結果以及讀取輸入資料。 
 
 
 
FFT-
IFFT
Selector
Signal
input
Signal
output
Register
Array
sw1
Num_buf
Num_stageen
addr
regWr
Coefficient
ROM
Control Unit
Wn
dataWr
finaleifftfft _sel
Address
Generator
Radix-22
Butterfly
Unit
length
ar
ai
br
bi
cr
ci
dr
di
wr
wi
xr
xi
yr
yi
zr
zi
er
ei
fr
fi
gr
gi
hr
hi
s0
s1
s2
s3
s4
s5
s6
s7
sw2 sw3 sw4
 
圖五、可自我調整 FFT處理器架構 
 
5 
當 SW訊號經由 SW訊號產生器（SWGB）產生後，
八個暫存器會讀取到位址。圖七(b)為 SWGB的
示意圖。舉例來說，我們使用 16 點的 FFT，在
這裡是需要執行兩個階段的 radix-22 FFT。每
個階段都需要執行 BF 4 次，我們需要 2bit的 
num_buf 訊號去運算。運算結束之後，我們得
到 16 個實部與 16個虛部結果。因此，我們需
要 8 bits的 ”sw1, sw2, sw3 and sw4” 訊號來
選擇暫存器組的位址。 
 
    最後，我們將上述的FFT架構嵌入到我們
自行開發的DSP處理器中。圖八為所提出的DSP
處理器架構圖。此DSP處理器包含4096 x 24 bit
的SRAM。與ARM處理器相比較，我們所提出的
處理器內建式SRAM較多，並且我們提供雙ALU
以增加平行運算功能。具有平行運算功能的設
計可有效率地執行語音訊號補償演算法。圖九
為本計畫所提出的SOC架構圖(包含FFT與DSP
處理器)。在此我們內建了24 bit的資料匯流
排以作為FFT與DSP之間的溝通橋樑，並以內部
的中斷向量來做為資料的控制訊號。圖十為在
CIC成功下線的晶片圖。 
 
 
 
 
表二為我們所提出的 FFT 架構所節省的
power 與其他方法的比較表。此表是以 CMOS
電流轉換公式 psw作為比較基礎。 
 
                            
          (26) 
 
其中 Vdd是供應電壓，f是時脈，     是電容
值，k是轉換常數。因為我們所提出的 FFT是
以與時脈非同步設計暫存器，因此會比其他傳
統的 FFT更為低功率。 
 
 
 
 
SRAM
Dual-ALU 
processerFFT
24
24
24
24
INT
ROM
Reset
Data bus
 
圖九、基於 FFT架構的數位訊號處理器 
 
 
 
圖十、下線晶片圖 
 
 
Program 
ROM
Program 
sequencer
INST
DECODE
Addressing 
DECODE
Stack DP 
CONTROL 
UNIT
INST PIPE
Control Signals and Instruction Bus
Internal  Data BUS
A
L
U
1
A
L
U
2
M
U
X
M
U
X
Register 
file
SRAM
Control Signals and Instruction Bus
In
te
rn
al
 D
at
a 
B
u
s
In
te
rn
al
 D
at
a 
B
u
s
Port_IO
MEM_AG
Computational unit
圖八、DSP架構圖 
無研發成果推廣資料 
