INFO: [VRFC 10-2263] Analyzing Verilog file "D:/Estudio/OneDrive - Universidad de Antioquia/Estudio/Materias/S5/Digitales I/Laboratorio/P2/ALU_F/ALU_F/ALUU/ALUU.sim/sim_1/synth/timing/xsim/tb_ALU_time_synth.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module ALU
INFO: [VRFC 10-311] analyzing module glbl
