# Calculadora_Digital2025-2
Diseño e implementación de una calculadora capaz de realizar operaciones básicas (suma, resta, multiplicación, división y raíz) en una FPGA Lattice ECP5 usando Verilog con una interfaz de control por UART para leer los resultados desde el computador.

Prueba Division FPGA:
https://youtu.be/6cxFfCsGUvk

Oscar Miguel Murillo Loreo  No. SIA 2180209716

David Felipe Zorro Pulido   No. SIA 2179771396 

Juan Jose Sanchez Vargas    No. SIA 2179786452
