image::https://github.com/bahadirturkoglu/fpga/raw/master/kurulum_1.PNG[R]

= VERİLOG MULTIPLEXER TASARIMI +
== (ZYBO ZYNQ-7000 KARTI KULLANILMIŞTIR.) +

image::https://github.com/bahadirturkoglu/fpga/raw/master/MUX_1.PNG[R]


= MULTIPLEXER NEDİR +

Multiplexer devresi, bir çok giriş hattındaki bilgilerden birisini seçerek sadece uygun olan birini +
çıkışa aktaran devredir. Bir giriş hattının seçilmesi, seçme bitleri ile kontrol  edilmektedir. +
Multiplexer kısaca MUX olarak bilinir. Multiplex'in Türkçe karşılığı ise *'veri çoklayıcılar'* anlamına gelmektedir. +
2n giriş hatlı bir MUX devresinde n tane select bit (seçme biti) vardır. MUX’ a veri seçici veya bilgi seçici adı verilmektedir. +


image::https://github.com/bahadirturkoglu/fpga/raw/master/mux-tablo_1.PNG[R]

== MULTIPLEXER KODU VE BLOK ŞEMASI +

[source,verilog]
---------------------------------------------------------------------


module mux (sel, i1, i2, i3, i4, o1);

input [1:0] sel;
input  i1, i2, i3, i4;
output  o1;
  reg  o1;

always @(sel or i1 or i2 or i3 or i4)
  begin
   case (sel)

      2'b00: o1 = i1;
      2'b01: o1 = i2;
      2'b10: o1 = i3;
      2'b11: o1 = i4;
    endcase
  end
endmodule


---------------------------------------------------------------------


image::https://github.com/bahadirturkoglu/fpga/raw/master/MUX-2.PNG[R]

== MULTIPLEXER TESTBENCH KODU +

[source,verilog]
---------------------------------------------------------------------


module test();

reg [1:0] sel;
reg  i1, i2, i3, i4;
wire  o1;

mux uut(.sel(sel), .i1(i1), .i2(i2), .i3(i3), .i4(i4), .o1(o1)  );
initial 
    begin
        i1=1;
        i2=0;
        i3=1;
        i4=0;
         #10
         sel= 2'b00;
         #10
         sel= 2'b01;
         #10
         sel= 2'b10;
         #10
         sel= 2'b11;
         #10
         $finish;
    end            
endmodule

---------------------------------------------------------------------

== SİMÜLASYON ÇIKTISI +

image::https://github.com/bahadirturkoglu/fpga/raw/master/MUX-4.PNG[R]


