//
// Milkyway Hierarchical Verilog Dump:
// Generated on 05/29/2018 at 10:36:02
// Design Generated by Consolidated Verilog Reader
// File produced by Consolidated Verilog Writer
// Library Name :BITDETECTOR
// Cell Name    :bitdetector
// Hierarchy delimiter:'/'
// Write Command : write_verilog -pg -no_physical_only_cells ../results/bitdetector_post.v
//


module bitdetector (i_valid , o_ready , reset_n , clk , VDD , VSS , 
    outp , o_eop , o_sop , o_valid , i_ready , inp , i_eop , i_sop );
input  i_valid ;
input  o_ready ;
input  reset_n ;
input  clk ;
inout  VDD ;
inout  VSS ;
output outp ;
output o_eop ;
output o_sop ;
output o_valid ;
output i_ready ;
input  inp ;
input  i_eop ;
input  i_sop ;

supply1 VDD ;
supply0 VSS ;

wire [31:0] state ;

DFFX1 o_sop_reg (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( clk ) , .QN ( n29 ) 
    , .Q ( o_sop ) , .D ( N145 ) ) ;
DFFX1 inp_pre_reg (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( clk ) , .Q ( inp_pre ) 
    , .D ( n2 ) ) ;
OA221X1 U28 (.IN2 ( n28 ) , .IN4 ( o_ready ) , .VDD ( VDD ) , .Q ( n18 ) 
    , .IN5 ( n20 ) , .IN1 ( 1'b0 ), .IN3 ( state[0] ) , .VSS ( VSS ) ) ;
NAND3X0 U27 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n20 ) , .IN3 ( n29 ) 
    , .IN2 ( state[0] ) , .IN1 ( i_sop ) ) ;
DFFX1 outp_reg (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( clk ) , .Q ( outp ) 
    , .D ( N147 ) ) ;
DFFX1 o_valid_reg (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( clk ) , .Q ( o_valid ) 
    , .D ( N148 ) ) ;
DFFX1 i_ready_reg (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( clk ) , .Q ( i_ready ) 
    , .D ( N146 ) ) ;
DFFX1 \state_reg[0] (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( clk ) , .Q ( state[0] ) 
    , .D ( N17 ) ) ;
DFFX1 o_eop_reg (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( clk ) , .QN ( n30 ) 
    , .Q ( o_eop ) , .D ( N149 ) ) ;
DFFX1 \state_reg[1] (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( clk ) , .QN ( n28 ) 
    , .Q ( state[1] ) , .D ( N18 ) ) ;
AO21X1 U36 (.VDD ( VDD ) , .IN2 ( n28 ) , .IN1 ( state[0] ) , .IN3 ( n23 ) 
    , .Q ( n27 ) , .VSS ( VSS ) ) ;
NOR2X0 U35 (.QN ( N18 ) , .IN1 ( n22 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n21 ) ) ;
INVX0 U34 (.ZN ( n21 ) , .VDD ( VDD ) , .INP ( reset_n ) , .VSS ( VSS ) ) ;
OA22X1 U33 (.IN2 ( n20 ) , .IN4 ( n25 ) , .VDD ( VDD ) , .IN1 ( state[1] ) 
    , .IN3 ( n19 ) , .Q ( n22 ) , .VSS ( VSS ) ) ;
INVX0 U32 (.ZN ( n25 ) , .VDD ( VDD ) , .INP ( n23 ) , .VSS ( VSS ) ) ;
OA221X1 U31 (.IN2 ( n19 ) , .IN4 ( n23 ) , .VDD ( VDD ) , .Q ( N17 ) 
    , .IN5 ( reset_n ) , .IN1 ( n18 ) , .IN3 ( n18 ) , .VSS ( VSS ) ) ;
NOR2X0 U30 (.QN ( n23 ) , .IN1 ( state[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n28 ) ) ;
NOR2X0 U29 (.QN ( n19 ) , .IN1 ( i_eop ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n30 ) ) ;
MUX21X1 U44 (.S ( reset_n ) , .IN2 ( inp ) , .IN1 ( inp_pre ) , .Q ( n2 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U43 (.IN1 ( i_sop ) , .IN2 ( n27 ) , .Q ( N145 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND3X1 U42 (.IN2 ( o_ready ) , .IN1 ( reset_n ) , .IN3 ( n26 ) , .Q ( N146 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND2X0 U41 (.VDD ( VDD ) , .IN1 ( state[1] ) , .VSS ( VSS ) , .IN2 ( state[0] ) 
    , .QN ( n26 ) ) ;
NOR3X0 U40 (.IN2 ( n25 ) , .QN ( N147 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( o_eop ) , .IN3 ( n24 ) ) ;
NAND4X0 U39 (.IN1 ( o_ready ) , .QN ( n24 ) , .IN2 ( i_valid ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( inp ) , .IN4 ( inp_pre ) ) ;
AND3X1 U38 (.IN2 ( i_valid ) , .IN1 ( o_ready ) , .IN3 ( n27 ) , .Q ( N148 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U37 (.IN1 ( i_eop ) , .IN2 ( n27 ) , .Q ( N149 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
endmodule


