# Progetto di Reti Logiche (2019)
Lo sviluppo di questo progetto è parte integrante del corso di reti logiche del Politecnico di Milano, e in qualità di prova finale è necessario per il conseguimento della laurea triennale in ingegneria informatica.
Lo scopo è quello di descrivere in linguaggio VHDL un componente elettronico in grado di risolvere un problema di carattere matematico.
