.TH "APSR_Type" 3 "Viernes, 14 de Septiembre de 2018" "Ejercicio 1 - TP 5" \" -*- nroff -*-
.ad l
.nh
.SH NAME
APSR_Type \- Union type to access the Application Program Status Register (APSR)\&.  

.SH SYNOPSIS
.br
.PP
.PP
\fC#include <core_cm0\&.h>\fP
.SS "Campos de datos"

.in +1c
.ti -1c
.RI "struct {"
.br
.ti -1c
.RI "   uint32_t \fB_reserved0\fP:27"
.br
.ti -1c
.RI "   uint32_t \fBQ\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBV\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBC\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBZ\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBN\fP:1"
.br
.ti -1c
.RI "} \fBb\fP"
.br
.ti -1c
.RI "uint32_t \fBw\fP"
.br
.ti -1c
.RI "struct {"
.br
.ti -1c
.RI "   uint32_t \fB_reserved0\fP:27"
.br
.ti -1c
.RI "   uint32_t \fBQ\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBV\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBC\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBZ\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBN\fP:1"
.br
.ti -1c
.RI "} \fBb\fP"
.br
.ti -1c
.RI "struct {"
.br
.ti -1c
.RI "   uint32_t \fB_reserved0\fP:27"
.br
.ti -1c
.RI "   uint32_t \fBQ\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBV\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBC\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBZ\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBN\fP:1"
.br
.ti -1c
.RI "} \fBb\fP"
.br
.ti -1c
.RI "struct {"
.br
.ti -1c
.RI "   uint32_t \fB_reserved0\fP:16"
.br
.ti -1c
.RI "   uint32_t \fBGE\fP:4"
.br
.ti -1c
.RI "   uint32_t \fB_reserved1\fP:7"
.br
.ti -1c
.RI "   uint32_t \fBQ\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBV\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBC\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBZ\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBN\fP:1"
.br
.ti -1c
.RI "} \fBb\fP"
.br
.ti -1c
.RI "struct {"
.br
.ti -1c
.RI "   uint32_t \fB_reserved0\fP:27"
.br
.ti -1c
.RI "   uint32_t \fBQ\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBV\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBC\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBZ\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBN\fP:1"
.br
.ti -1c
.RI "} \fBb\fP"
.br
.ti -1c
.RI "struct {"
.br
.ti -1c
.RI "   uint32_t \fB_reserved0\fP:27"
.br
.ti -1c
.RI "   uint32_t \fBQ\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBV\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBC\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBZ\fP:1"
.br
.ti -1c
.RI "   uint32_t \fBN\fP:1"
.br
.ti -1c
.RI "} \fBb\fP"
.br
.in -1c
.SH "Descripción detallada"
.PP 
Union type to access the Application Program Status Register (APSR)\&. 
.PP
Definición en la línea 195 del archivo core_cm0\&.h\&.
.SH "Documentación de los campos"
.PP 
.SS "uint32_t _reserved0"
bit: 0\&.\&.26 Reserved
.PP
bit: 0\&.\&.15 Reserved 
.PP
Definición en la línea 200 del archivo core_cm0\&.h\&.
.SS "uint32_t _reserved1"
bit: 20\&.\&.26 Reserved 
.PP
Definición en la línea 260 del archivo core_cm4\&.h\&.
.SS "struct { \&.\&.\&. }   b"
Structure used for bit access 
.SS "struct { \&.\&.\&. }   b"
Structure used for bit access 
.SS "struct { \&.\&.\&. }   b"
Structure used for bit access 
.SS "struct { \&.\&.\&. }   b"
Structure used for bit access 
.SS "struct { \&.\&.\&. }   b"
Structure used for bit access 
.SS "struct { \&.\&.\&. }   b"
Structure used for bit access 
.SS "uint32_t C"
bit: 29 Carry condition code flag 
.PP
Definición en la línea 208 del archivo core_cm0\&.h\&.
.SS "uint32_t GE"
bit: 16\&.\&.19 Greater than or Equal flags 
.PP
Definición en la línea 259 del archivo core_cm4\&.h\&.
.SS "uint32_t N"
bit: 31 Negative condition code flag 
.PP
Definición en la línea 210 del archivo core_cm0\&.h\&.
.SS "uint32_t Q"
bit: 27 Saturation condition flag 
.PP
Definición en la línea 206 del archivo core_cm0\&.h\&.
.SS "uint32_t V"
bit: 28 Overflow condition code flag 
.PP
Definición en la línea 207 del archivo core_cm0\&.h\&.
.SS "uint32_t w"
Type used for word access 
.PP
Definición en la línea 212 del archivo core_cm0\&.h\&.
.SS "uint32_t Z"
bit: 30 Zero condition code flag 
.PP
Definición en la línea 209 del archivo core_cm0\&.h\&.

.SH "Autor"
.PP 
Generado automáticamente por Doxygen para Ejercicio 1 - TP 5 del código fuente\&.
