
 순서논리회로(1)



 # 순서논리회로의 개요.

조합논리회로.
현재 시간의 입력에 의해 출력이 결정.

순서논리회로.
조합논리회로에 저장요소를 추가한 회로.
	1. 외부로부터 2진 정보를 전달받게 된다.
	2. 이 외부로 부터의 입력은 저장요소에 저장된 현재 상태와 함께 출력의 2진 값을 결정.

순서논리회로 종류.
비동기 순서논리회로.
	● 시간지연소자를 사용.
	● 시간지연소자는 신호가 전달되려면 일정한 시간이 걸리므로 기억능력을 갖게 됨.
	● 자주 사용되지 않음.
동기 순서논리회로.
	● 특정 순간에서만 저장요소 내용을 변화시킬 수 있는 신호를 사용 - 클럭 펄스.
	● 클럭 펄스는 시스템 전체에 제공.
	● 저장요소 입력에 클럭 펄스를 제공하는 동기 순서논리회로를 "클럭을 가진 순서논리회로"라고 한다.

플립플롭 FF Flip Flop.
입력신호에 의해 상태를 바꾸도록 지시가 있을 때까지 현재의 2진 상태를 유지하는 논리소자.
한 비트의 2진 정보를 저장할 수 있는 장치.
클럭 신호에 의해 출력상태를 바꾼다.

플립플롭의 종류.
SR 래치.
	● 넓은 의미의 플립플롭.
	● 구동방법이 다름( 구동입력이 1일 때 출력이 바뀜 )
	● 비동기 순서논리소자.
RS 플립플롭, D 플립플롭, JK F/F, T F/F, 마스터-슬레이브 ㄹ/F
	● 클럭신호에 의해 출력이 바뀜.
	● 동기 순서논리소자.



 # 플립플롭.

SR 래치 latch.
두 개의 NOR 게이트나 두 개의 NAND 게이트로 구성.
각각 세트( set )와 리셋( reset )의 두 입력을 갖는다.
	● 미정 상태를 갖게된다. ( 0, 0 ) 또는 ( 1, 1 )

제어입력을 가진 SR 래치. ( RS 플립플롭 )
SR 래치는 비동기 순서논리회로.
여기에 게이트를 추가하여 SR 래치의 동작을 개선.
SR 래치가 한 클럭펄스 발생기간 동안 입력에 응답하도록 만들 수 있다.
	● 미정 상태를 갖게 된다. ( 0, 0 ) 또는 ( 1, 1 )

D 플립플롭.
RS 플립플롭의 문제점 해결을 위한 방법.
	● 미정상태라는 불필요한 상태를 제거하는 방법.
	● S, R이 동시에 1을 갖지 않도록 한다.
	● 입력을 D 하나만 받고 회로에서 D와 NOTD를 통해 상태를 제어한다.

JK 플립플롭.
RS 플립플롭의 문제점을 개량한 형태.
	● 가장 많이 사용되는 플립플롭.
	● J와 K는 S와 R에 대응된다.
	● RS 플립플롭에 미정 상태를 의미하는 값을 가지면 보수를 의미하게 된다.
문제점.
	● J, K가 모두 1이여서 보수를 취한 다음에 클럭펄스가 남아있으면 반복적으로 보수를 취함.
	● 레이스 현상.

T 플립플롭.
JK 플립플롭의 변화된 형태.
JK 플립플롭의 두 입력을 하나로 묶어서 만든 것.
	● T = Toggle에서 유래.
	● 0 = 무변화상태, 1 = 상태 반전.

플립플롭의 트리거링.
트리거.
	● 플립플롭의 상태는 제어신호의 순간적인 변화에 따라 바뀐다.
	● 이 순간적인 변화를 트리거라 한다.
	● 클럭펄스가 활동 레벨을 유지하는 동안에 데이터 입력의 변화에 따라 D 플립플롭의 상태가 변하게 된다.

트리거 종류.
레벨 트리거 level trigger 방법.
	● 클럭펄스가 논리-1인 동안 입력이 출력에 영향을 미친다.
에지 트리거 edge trigger 방법.
	● 클럭펄스의 에지, 즉 상승 에지나 하강 에지 동안에 입력이 출력에 영향을 미치게 된다.
	● 상승 에지 : 논리-0 에서 논리-1로 천이하는 것.
	● 하강 에지 : 논리-1 에서 논리-0으로 천이하는 것.

마스터-슬레이브 플립플롭.
JK 플립플롭의 레이스 문제점을 해결.
주와 종의 역할을 하는 두 개의 별도 플립플롭으로 구성.
기존의 플립플롭에 인버터를 추가하여 구성.
	● 클럭펄스의 상승 에지에서 첫 번째 플립플롭을 세트한다.
	● 클럭펄스의 하강 에지에서 두 번째 플립플롭에 신호를 전달하도록 구성.
	● 두 개의 플립플롭이 동시에 활동할 수 없다.

