# 数字逻辑电路基础

## 晶体管

![image-20251213211317036](Typara用到的图片/image-20251213211317036.png)



主要是CMOS部分

![image-20251213211550134](Typara用到的图片/image-20251213211550134.png)

> 注意pMOS带圆圈，栅极与源极电压差大时导通，也就是和上方比电压
>
> nMOS不带圆圈，也是栅极与源极电压差大时导通，但是和下方比电压

## 通过晶体管搭建门电路

### 非门

上图就是非门，会将输入取反

![image-20251213211644191](Typara用到的图片/image-20251213211644191.png)

### 与非门

![image-20251213211717803](Typara用到的图片/image-20251213211717803.png)

> 主要就是模拟输入端AB的所有情况，列出输出Y的所有结果判断是什么门电路。为了得到Y的结果，在过程中也需要记录N和P的结果

|  A   |  B   |  P1  |  P2  |  N1  |  N2  |  Y   |
| :--: | :--: | :--: | :--: | :--: | :--: | :--: |
|  0   |  0   | 导通 | 导通 | 截止 | 截止 |  1   |
|  0   |  1   | 导通 | 截止 | 截止 | 导通 |  1   |
|  1   |  0   | 截止 | 导通 | 导通 | 截止 |  1   |
|  1   |  1   | 截止 | 截止 | 导通 | 导通 |  0   |

### 与门

就是在与非门原来的Y处后面接个非门

![image-20251213212242720](Typara用到的图片/image-20251213212242720.png)

|  A   |  B   |  P1  |  P2  | P3   |  N1  |  N2  | N3   |  Y   |
| :--: | :--: | :--: | :--: | ---- | :--: | :--: | ---- | :--: |
|  0   |  0   | 导通 | 导通 | 截止 | 截止 | 截止 | 导通 |  0   |
|  0   |  1   | 导通 | 截止 | 截止 | 截止 | 导通 | 导通 |  0   |
|  1   |  0   | 截止 | 导通 | 截止 | 导通 | 截止 | 导通 |  0   |
|  1   |  1   | 截止 | 截止 | 导通 | 导通 | 导通 | 截止 |  1   |



### 或非门

![image-20251213213050583](Typara用到的图片/image-20251213213050583.png)

|  A   |  B   |  P1  |  P2  |  N1  |  N2  |  Y   |
| :--: | :--: | :--: | :--: | :--: | :--: | :--: |
|  0   |  0   | 导通 | 导通 | 截止 | 截止 |  1   |
|  0   |  1   | 导通 | 截止 | 截止 | 导通 |  0   |
|  1   |  0   | 截止 | 导通 | 导通 | 截止 |  0   |
|  1   |  1   | 截止 | 截止 | 导通 | 导通 |  0   |

通过以上表格可以看出这是一个或非门

### 或门

晶体管结构如下图

其实就是上面的或非门加上个非门

![image-20251213214932590](Typara用到的图片/image-20251213214932590.png)

|  A   |  B   |  P1  |  P2  | P3   |  N1  |  N2  | N3   |  Y   |
| :--: | :--: | :--: | :--: | ---- | :--: | :--: | ---- | :--: |
|  0   |  0   | 导通 | 导通 | 截止 | 截止 | 截止 | 导通 |  0   |
|  0   |  1   | 导通 | 截止 | 导通 | 截止 | 导通 | 截止 |  1   |
|  1   |  0   | 截止 | 导通 | 导通 | 导通 | 截止 | 截止 |  1   |
|  1   |  1   | 截止 | 截止 | 导通 | 导通 | 导通 | 截止 |  1   |

### 三输入与非门

与非门不止有两个输入的，还可以有更多输入，下面是3个输入的情况

![image-20251213215429109](Typara用到的图片/image-20251213215429109.png)

可以通过一个与门和一个与非门实现，也可以只使用晶体管重新设计实现

![image-20251213215628230](Typara用到的图片/image-20251213215628230.png)

在不考虑面积的情况下，前者需要6+4=10个晶体管，后者只需要6个晶体管

### 异或门

不相同输出1，相同输出0



> ### 真值表到逻辑表达式的转换
>
> 看真值表的表项，是1就写本身，是0就写本身的取反
>
> 将所有的表项与起来
>
> 最后将输出为1的结构或一下
>
> 如下图
>
> ![image-20251213222002796](Typara用到的图片/image-20251213222002796.png)

依照上述结果可以简单的通过与门和或门实现

![image-20251213222748658](Typara用到的图片/image-20251213222748658.png)

共使用6\*2+2\*2+6=22个晶体管

#### 异或门的优化

可以使用或非门和与门来实现

其逻辑表达式可转化为(A & B) NOR (A NOR B)

![image-20251214082630187](Typara用到的图片/image-20251214082630187.png)

#### 异或门的全定制电路

![image-20251214082751028](Typara用到的图片/image-20251214082751028.png)

它在最后使用了一个传输门，当A是1时，传输门关闭，只考虑左侧的B即可，是0则上侧导通就输出1，是0则下侧导通输出0

当A是0时，右侧电路N2下方是高电平，P2上方是低电平，无论左侧的B是0还是1都不会影响Y的值。但此时右侧的传输门是联通的，Y值与右侧的B完全相同。

> 注意，我的理解传输门是双向联通的，但是logisim里却好像有方向，是单向联通，所以必须使得箭头向左才能实现。如下图，上面是对的。好像在这里只能让它从**源极流向漏极**
>
> ![image-20251214085349340](Typara用到的图片/image-20251214085349340.png)

### 同或门

相同输出1，不同输出0

最简单的实现和就是异或的取反

![image-20251213225011656](Typara用到的图片/image-20251213225011656.png)

或者按照查真值表构建表达式的方式构建如下，可以省一个非门

![image-20251213225503530](Typara用到的图片/image-20251213225503530.png)

> 上述描述方式是错的，第一个同或门使用或非门实现反而更省晶体管。。

#### 同或门的全定制电路

![image-20251214092657300](Typara用到的图片/image-20251214092657300.png)

就是将异或门的反过来