{
 "cells": [
  {
   "cell_type": "markdown",
   "id": "99101bd6",
   "metadata": {},
   "source": [
    "# **Logbook es. 09**\n",
    "\n",
    "## **Introduzione**\n",
    "\n",
    "Con questa esperienza si vuole lavorare sulla logica sequenziale, in particolare operando sui flip flop e registri a scorrimento, i quali verrano infine utilizzati per assemblare un generatore di numeri pseudocasuali sul quale ci si concentrerà per studiarne il periodo di generazione."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "fda5751c",
   "metadata": {},
   "source": [
    "### **Task 3**\n",
    "\n",
    "<img src=\"schema_divisore_freq_task3.png\" alt=\"schema divisore frequenza con 2 flip flop\" width=\"400\"/>\n",
    "\n",
    "*Figura X: Schema di un divisore in frequenza costruito utilizzando 2 flip flop.*\n",
    "\n",
    "Obiettivi:\n",
    "\n",
    "1. Ricostruire tabella di verità e diagramma di stato del circuito riportato sopra.\n",
    "\n",
    "2. Descrivere l'evoluzione temporale di ognuna delle 4 configurazioni possibili del circuito (00, 01, 10, 11), dopo un ciclo di CLOCK.\n",
    "\n",
    "3. Tracciare il diagramma temporale atteso includendo tutti i segnali rilevanti del circuito.\n",
    "\n",
    "\n",
    "Inizio notando che il segnale di clock è il medesimo per entrambe i flip-flop, quindi il circuito è sincrono; procedo poi riportando la tabella di verità del circuito:\n",
    "\n",
    "| Stato n | $IN = \\overline{Q_1^n \\cdot Q_2^n}$ | Stato n+1 | $OUT = Q_2^{n+1}$ |\n",
    "|:---:|:---:|:---:|:---:|\n",
    "| 00 | 1 | 10 | 0 |\n",
    "| 10 | 1 | 11 | 1 |\n",
    "| 01 | 1 | 10 | 0 |\n",
    "| 11 | 0 | 01 | 1 |\n",
    "\n",
    "Il modo in cui il circuito opera è il seguente: quando il segnale di clock sale il bit memorizzato nel primo flip-flop viene sovrascritto dal bit in uscita dal NAND dato dal NAND dei due vecchi bit memorizzati nello stato n del circuito. Contemporaneamente, il bit nel primo flip-flop passa al secondo che viene sovrascritto e quindi perso definitivamente. Lo stato finale è quindi dato dal bit ottenuto operando un NAND sui due precedenti e dal vecchio immagazzinato nel flip-flop, che passa al secondo.\n",
    "\n",
    "Lo schema di stato riportato sopra mostra come il circuito trasformi lo stato 00 in 10, 10 in 11, 11 in 01 ed infine 01 in 10, senza mai tornare allo stato 00.\n",
    "\n",
    "Di seguito si riporta un diagramma temporale del circuito dove si viasualizza l'uscita $Q_2$ ed il segnale di clock:\n",
    "\n",
    "<img src=\"freq_divider_terzi_sim.png\" alt=\"simulazione divisore f/3\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Simulazione del diagramma temporale del circuito in esame (assumendo che esso non assuma lo stato 00). Notare il duty cycle dell'output pari a 66.6%*\n",
    "\n",
    "Si vede dalla simulazione sopra che il circuito si comporta come un divisore in frequenza, in particolare l'output ha frequenza pari ad un terzo della frequenza del segnale di clock, mi aspetto di ritrovare tale comportamento nell'osservazione sperimentale del circuito.\n",
    "\n",
    "\n",
    "* PER TASK 1-4: configurazione usata dal chip SET = RESET = 0 per avere una configurazione di \"HOLD\".\n"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "291f92d1",
   "metadata": {},
   "source": [
    "### **Task 4**\n",
    "\n",
    "Obiettivo:\n",
    "\n",
    "1. Realizzare il circuito usando uno dei NAND dell’integrato CD4011 e verificare sperimentalmente la correttezza del diagramma temporale ricavato nel precedente esercizio.\n",
    "\n",
    "2.  Riassumere i risultati in una misura Divisori.pdf in cui mostrare l’evoluzione temporale del clock e dell’uscita dei due divisori di frequenza.\n",
    "\n",
    "Il CA4013 è stato mantenuto nella stessa configurazione dei canali SET e RESET, quella utilizzata nel task 2."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "106ccf12",
   "metadata": {},
   "source": [
    "### **Task 6**\n",
    "\n",
    "<img src=\"valori_log_ingressi_MC_task6.png\" alt=\"schema divisore frequenza con 2 flip flop\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Tabelle logiche per le varie configurazioni in cui operare con il  MC14557.*\n",
    "\n",
    "Si è scelto di configurare gli ingressi RESET e $\\overline{CE}$ a ZERO, mentre si è collegato il segnale W2 a A/B, sulla base di quanto riportato sunella prima e seconda riga della tabella di verità sulla sinistra: scegliendo A come ingresso, pongo A/B SELECT a 1, così che Q riproduca A.\n",
    "\n",
    "Al fine di configurare il registro con un dato numero di bit (64, 48, 32, 16), ci si è invece rifatti alla tabella sulla destra, dove sono riportate le configurazioni dei selettori di lunghezza del registro necessarie per avere un certo numero di bit.\n"
   ]
  }
 ],
 "metadata": {
  "language_info": {
   "name": "python"
  }
 },
 "nbformat": 4,
 "nbformat_minor": 5
}
