// vsgt
VI_VI_LOOP
({
    WRITE_RD(sreg_t(simm5) > sreg_t(vs2));
})
