Fitter report for pipemultAssgmt
Sun May 31 20:30:20 2020
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun May 31 20:30:20 2020       ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                      ; pipemultAssgmt                              ;
; Top-level Entity Name              ; pipemult                                    ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M08DAF484C8GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 635 / 8,064 ( 8 % )                         ;
;     Total combinational functions  ; 533 / 8,064 ( 7 % )                         ;
;     Dedicated logic registers      ; 365 / 8,064 ( 5 % )                         ;
; Total registers                    ; 398                                         ;
; Total pins                         ; 167 / 250 ( 67 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 512 / 387,072 ( < 1 % )                     ;
; Embedded Multiplier 9-bit elements ; 1 / 48 ( 2 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M08DAF484C8GES                      ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                                ; 4.0                                   ; 1.0                                   ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                     ;
+------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node       ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; inst2[1]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q[1]~output      ; I                ;                       ;
; inst2[3]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q[3]~output      ; I                ;                       ;
; inst2[5]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q[5]~output      ; I                ;                       ;
; inst2[7]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q[7]~output      ; I                ;                       ;
; inst2[15]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q[15]~output     ; I                ;                       ;
; inst7[0]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CCout[0]~output  ; I                ;                       ;
; inst7[1]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CCout[1]~output  ; I                ;                       ;
; inst7[2]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CCout[2]~output  ; I                ;                       ;
; inst7[3]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CCout[3]~output  ; I                ;                       ;
; inst7[3]~2 ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; inst7[4]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CCout[4]~output  ; I                ;                       ;
; inst7[4]~1 ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; inst7[5]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CCout[5]~output  ; I                ;                       ;
; inst7[5]~0 ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; inst13[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[0]~output    ; I                ;                       ;
; inst13[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[1]~output    ; I                ;                       ;
; inst13[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[2]~output    ; I                ;                       ;
; inst13[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[3]~output    ; I                ;                       ;
; inst13[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[4]~output    ; I                ;                       ;
; inst13[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[5]~output    ; I                ;                       ;
; inst13[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[6]~output    ; I                ;                       ;
; inst13[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[7]~output    ; I                ;                       ;
; inst13[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[8]~output    ; I                ;                       ;
; inst13[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[9]~output    ; I                ;                       ;
; inst13[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[10]~output   ; I                ;                       ;
; inst13[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[11]~output   ; I                ;                       ;
; inst13[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[12]~output   ; I                ;                       ;
; inst13[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[13]~output   ; I                ;                       ;
; inst13[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[14]~output   ; I                ;                       ;
; inst13[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[15]~output   ; I                ;                       ;
; inst13[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[17]~output   ; I                ;                       ;
; inst13[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[19]~output   ; I                ;                       ;
; inst13[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[21]~output   ; I                ;                       ;
; inst13[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[23]~output   ; I                ;                       ;
; inst13[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[25]~output   ; I                ;                       ;
; inst13[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Sum[31]~output   ; I                ;                       ;
+------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; I/O Standard ; pipemult       ;              ; A          ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; pipemult       ;              ; ALUout     ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; pipemult       ;              ; B          ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; pipemult       ;              ; CCout      ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; pipemult       ;              ; IR         ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; pipemult       ;              ; Sum        ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; pipemult       ;              ; dataa      ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; pipemult       ;              ; datab      ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; pipemult       ;              ; q          ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; pipemult       ;              ; rdaddress  ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; pipemult       ;              ; wraddress  ; 3.3-V LVCMOS  ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1305 ) ; 0.00 % ( 0 / 1305 )        ; 0.00 % ( 0 / 1305 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1305 ) ; 0.00 % ( 0 / 1305 )        ; 0.00 % ( 0 / 1305 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1289 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/AlteraPrj/pipemultQP16_1/Schematic/output_files/pipemultAssgmt.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 635 / 8,064 ( 8 % )     ;
;     -- Combinational with no register       ; 270                     ;
;     -- Register only                        ; 102                     ;
;     -- Combinational with a register        ; 263                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 97                      ;
;     -- 3 input functions                    ; 330                     ;
;     -- <=2 input functions                  ; 106                     ;
;     -- Register only                        ; 102                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 306                     ;
;     -- arithmetic mode                      ; 227                     ;
;                                             ;                         ;
; Total registers*                            ; 398 / 9,287 ( 4 % )     ;
;     -- Dedicated logic registers            ; 365 / 8,064 ( 5 % )     ;
;     -- I/O registers                        ; 33 / 1,223 ( 3 % )      ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 55 / 504 ( 11 % )       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 167 / 250 ( 67 % )      ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )          ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )         ;
;                                             ;                         ;
; M9Ks                                        ; 1 / 42 ( 2 % )          ;
; UFM blocks                                  ; 0 / 1 ( 0 % )           ;
; ADC blocks                                  ; 0 / 1 ( 0 % )           ;
; Total block memory bits                     ; 512 / 387,072 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 387,072 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 1 / 48 ( 2 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global signals                              ; 1                       ;
;     -- Global clocks                        ; 1 / 10 ( 10 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Remote update blocks                        ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 3.7% / 3.4% / 4.2%      ;
; Peak interconnect usage (total/H/V)         ; 6.5% / 6.3% / 7.2%      ;
; Maximum fan-out                             ; 401                     ;
; Highest non-global fan-out                  ; 146                     ;
; Total fan-out                               ; 2844                    ;
; Average fan-out                             ; 2.08                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 635 / 8064 ( 8 % ) ; 0 / 8064 ( 0 % )               ;
;     -- Combinational with no register       ; 270                ; 0                              ;
;     -- Register only                        ; 102                ; 0                              ;
;     -- Combinational with a register        ; 263                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 97                 ; 0                              ;
;     -- 3 input functions                    ; 330                ; 0                              ;
;     -- <=2 input functions                  ; 106                ; 0                              ;
;     -- Register only                        ; 102                ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 306                ; 0                              ;
;     -- arithmetic mode                      ; 227                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 398                ; 0                              ;
;     -- Dedicated logic registers            ; 365 / 8064 ( 5 % ) ; 0 / 8064 ( 0 % )               ;
;     -- I/O registers                        ; 66                 ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 55 / 504 ( 11 % )  ; 0 / 504 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 167                ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 48 ( 2 % )     ; 0 / 48 ( 0 % )                 ;
; Total memory bits                           ; 512                ; 0                              ;
; Total RAM block bits                        ; 9216               ; 0                              ;
; M9K                                         ; 1 / 42 ( 2 % )     ; 0 / 42 ( 0 % )                 ;
; Clock control block                         ; 1 / 12 ( 8 % )     ; 0 / 12 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )    ; 0 / 1 ( 0 % )                  ;
; Double Data Rate I/O output circuitry       ; 33 / 252 ( 13 % )  ; 0 / 252 ( 0 % )                ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )    ; 0 / 1 ( 0 % )                  ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2876               ; 8                              ;
;     -- Registered Connections               ; 989                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 96                 ; 0                              ;
;     -- Output Ports                         ; 71                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; A[0]         ; A5    ; 8        ; 15           ; 25           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[10]        ; D7    ; 8        ; 13           ; 25           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[11]        ; D8    ; 8        ; 15           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[12]        ; C4    ; 8        ; 6            ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[13]        ; C6    ; 8        ; 13           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[14]        ; A2    ; 8        ; 11           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[15]        ; E9    ; 8        ; 13           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[16]        ; C5    ; 8        ; 3            ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[17]        ; F7    ; 8        ; 6            ; 10           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[18]        ; D5    ; 8        ; 3            ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[19]        ; C2    ; 8        ; 1            ; 10           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[1]         ; B7    ; 8        ; 15           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[20]        ; B3    ; 8        ; 11           ; 25           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[21]        ; B2    ; 8        ; 3            ; 10           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[22]        ; A3    ; 8        ; 11           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[23]        ; E11   ; 8        ; 19           ; 25           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[24]        ; C7    ; 8        ; 17           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[25]        ; C3    ; 8        ; 1            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[26]        ; B1    ; 8        ; 1            ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[27]        ; B5    ; 8        ; 6            ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[28]        ; E6    ; 8        ; 1            ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[29]        ; D6    ; 8        ; 1            ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[2]         ; C8    ; 8        ; 17           ; 25           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[30]        ; E8    ; 8        ; 6            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[31]        ; H21   ; 6        ; 31           ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[3]         ; D10   ; 8        ; 13           ; 25           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[4]         ; A6    ; 8        ; 15           ; 25           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[5]         ; H11   ; 8        ; 17           ; 25           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[6]         ; E10   ; 8        ; 17           ; 25           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[7]         ; J10   ; 8        ; 17           ; 25           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[8]         ; A4    ; 8        ; 13           ; 25           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; A[9]         ; B4    ; 8        ; 6            ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[0]         ; M20   ; 6        ; 31           ; 14           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[10]        ; G20   ; 6        ; 31           ; 12           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[11]        ; F22   ; 6        ; 31           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[12]        ; G19   ; 6        ; 31           ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[13]        ; G22   ; 6        ; 31           ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[14]        ; K21   ; 6        ; 31           ; 11           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[15]        ; J21   ; 6        ; 31           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[16]        ; K14   ; 6        ; 31           ; 21           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[17]        ; L20   ; 6        ; 31           ; 19           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[18]        ; D19   ; 6        ; 31           ; 21           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[19]        ; L15   ; 6        ; 31           ; 17           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[1]         ; N20   ; 6        ; 31           ; 14           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[20]        ; E18   ; 6        ; 31           ; 22           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[21]        ; C21   ; 6        ; 31           ; 17           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[22]        ; H17   ; 6        ; 31           ; 22           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[23]        ; C20   ; 6        ; 31           ; 21           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[24]        ; D18   ; 6        ; 31           ; 22           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[25]        ; G17   ; 6        ; 31           ; 22           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[26]        ; D21   ; 6        ; 31           ; 17           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[27]        ; M18   ; 6        ; 31           ; 19           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[28]        ; K15   ; 6        ; 31           ; 21           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[29]        ; F18   ; 6        ; 31           ; 20           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[2]         ; N19   ; 6        ; 31           ; 14           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[30]        ; L14   ; 6        ; 31           ; 17           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[31]        ; E19   ; 6        ; 31           ; 20           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[3]         ; C22   ; 6        ; 31           ; 15           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[4]         ; N18   ; 6        ; 31           ; 14           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[5]         ; D22   ; 6        ; 31           ; 15           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[6]         ; E22   ; 6        ; 31           ; 13           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[7]         ; F21   ; 6        ; 31           ; 15           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[8]         ; K22   ; 6        ; 31           ; 11           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; B[9]         ; J22   ; 6        ; 31           ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; Cin          ; V9    ; 3        ; 15           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; IR[0]        ; L18   ; 6        ; 31           ; 19           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; IR[1]        ; L19   ; 6        ; 31           ; 19           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; clk1         ; N14   ; 6        ; 31           ; 9            ; 21           ; 401                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; dataa[0]     ; P14   ; 5        ; 31           ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; dataa[1]     ; U21   ; 5        ; 31           ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; dataa[2]     ; R15   ; 5        ; 31           ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; dataa[3]     ; P18   ; 5        ; 31           ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; dataa[4]     ; R22   ; 5        ; 31           ; 4            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; dataa[5]     ; N22   ; 5        ; 31           ; 5            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; dataa[6]     ; P22   ; 5        ; 31           ; 4            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; dataa[7]     ; R20   ; 5        ; 31           ; 3            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; datab[0]     ; U22   ; 5        ; 31           ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; datab[1]     ; T21   ; 5        ; 31           ; 2            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; datab[2]     ; P15   ; 5        ; 31           ; 5            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; datab[3]     ; T19   ; 5        ; 31           ; 3            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; datab[4]     ; P21   ; 5        ; 31           ; 5            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; datab[5]     ; T18   ; 5        ; 31           ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; datab[6]     ; T20   ; 5        ; 31           ; 3            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; datab[7]     ; R18   ; 5        ; 31           ; 6            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; rdaddress[0] ; AA22  ; 5        ; 31           ; 1            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; rdaddress[1] ; N21   ; 5        ; 31           ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; rdaddress[2] ; U18   ; 5        ; 31           ; 1            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; rdaddress[3] ; M22   ; 5        ; 31           ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; rdaddress[4] ; M21   ; 5        ; 31           ; 7            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; reset_n      ; D9    ; 8        ; 15           ; 25           ; 21           ; 146                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; wraddress[0] ; P19   ; 5        ; 31           ; 6            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; wraddress[1] ; U17   ; 5        ; 31           ; 1            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; wraddress[2] ; T22   ; 5        ; 31           ; 2            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; wraddress[3] ; R14   ; 5        ; 31           ; 2            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; wraddress[4] ; AA21  ; 5        ; 31           ; 1            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; wren         ; P20   ; 5        ; 31           ; 6            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ALUout[0]  ; J11   ; 7        ; 22           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[10] ; E13   ; 7        ; 24           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[11] ; C14   ; 7        ; 27           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[12] ; D14   ; 7        ; 24           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[13] ; E15   ; 7        ; 29           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[14] ; E12   ; 7        ; 24           ; 25           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[15] ; A14   ; 7        ; 24           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[1]  ; B14   ; 7        ; 24           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[2]  ; H14   ; 7        ; 29           ; 25           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[3]  ; D13   ; 7        ; 22           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[4]  ; A15   ; 7        ; 27           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[5]  ; A7    ; 7        ; 22           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[6]  ; C17   ; 7        ; 29           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[7]  ; H12   ; 7        ; 22           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[8]  ; J13   ; 7        ; 27           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ALUout[9]  ; C13   ; 7        ; 27           ; 25           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CCout[0]   ; C9    ; 7        ; 19           ; 25           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CCout[1]   ; E16   ; 7        ; 29           ; 25           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CCout[2]   ; B8    ; 7        ; 19           ; 25           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CCout[3]   ; B10   ; 7        ; 19           ; 25           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CCout[4]   ; D17   ; 7        ; 29           ; 25           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CCout[5]   ; A9    ; 7        ; 19           ; 25           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Cout       ; AB9   ; 3        ; 17           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[0]     ; W8    ; 3        ; 11           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[10]    ; W3    ; 3        ; 9            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[11]    ; W4    ; 3        ; 9            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[12]    ; R10   ; 3        ; 11           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[13]    ; AB6   ; 3        ; 13           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[14]    ; P10   ; 3        ; 11           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[15]    ; Y3    ; 3        ; 9            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[16]    ; AB8   ; 3        ; 15           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[17]    ; AA9   ; 3        ; 17           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[18]    ; V5    ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[19]    ; AA6   ; 3        ; 13           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[1]     ; Y2    ; 3        ; 6            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[20]    ; R11   ; 3        ; 17           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[21]    ; AA7   ; 3        ; 13           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[22]    ; W6    ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[23]    ; AB5   ; 3        ; 13           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[24]    ; AA8   ; 3        ; 15           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[25]    ; AA10  ; 3        ; 19           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[26]    ; W5    ; 3        ; 3            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[27]    ; P11   ; 3        ; 17           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[28]    ; V4    ; 3        ; 3            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[29]    ; AB7   ; 3        ; 15           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[2]     ; U7    ; 3        ; 6            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[30]    ; V10   ; 3        ; 15           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[31]    ; Y10   ; 3        ; 17           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[3]     ; AB4   ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[4]     ; U6    ; 3        ; 6            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[5]     ; AA5   ; 3        ; 13           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[6]     ; AA2   ; 3        ; 6            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[7]     ; AA1   ; 3        ; 6            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[8]     ; Y4    ; 3        ; 9            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sum[9]     ; W7    ; 3        ; 9            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[0]       ; R13   ; 4        ; 22           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[10]      ; AB15  ; 4        ; 24           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[11]      ; V14   ; 4        ; 27           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[12]      ; Y13   ; 4        ; 24           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[13]      ; AB17  ; 4        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[14]      ; Y14   ; 4        ; 24           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[15]      ; Y16   ; 4        ; 24           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[1]       ; AA15  ; 4        ; 24           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[2]       ; AB16  ; 4        ; 27           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[3]       ; AB14  ; 4        ; 22           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[4]       ; U15   ; 4        ; 27           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[5]       ; AA14  ; 4        ; 22           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[6]       ; W15   ; 4        ; 27           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[7]       ; P13   ; 4        ; 22           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[8]       ; V16   ; 4        ; 29           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[9]       ; AA16  ; 4        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; D9       ; DIFFIO_RX_T16n, DIFFOUT_T16n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; reset_n             ; Dual Purpose Pin ;
; D10      ; DIFFIO_RX_T18p, DIFFOUT_T18p, DEV_OE, Low_Speed    ; Use as regular IO              ; A[3]                ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; F7       ; DIFFIO_RX_T22n, DIFFOUT_T22n, CRC_ERROR, Low_Speed ; Use as regular IO              ; A[17]               ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T24p, DIFFOUT_T24p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T24n, DIFFOUT_T24n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ;
; 1B       ; 4 / 20 ( 20 % )   ; 2.5V          ; --           ;
; 2        ; 0 / 24 ( 0 % )    ; 2.5V          ; --           ;
; 3        ; 34 / 36 ( 94 % )  ; 3.3V          ; --           ;
; 4        ; 16 / 24 ( 67 % )  ; 3.3V          ; --           ;
; 5        ; 27 / 28 ( 96 % )  ; 3.3V          ; --           ;
; 6        ; 36 / 42 ( 86 % )  ; 3.3V          ; --           ;
; 7        ; 22 / 24 ( 92 % )  ; 3.3V          ; --           ;
; 8        ; 36 / 36 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 233        ; 8        ; A[14]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 235        ; 8        ; A[22]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 227        ; 8        ; A[8]                                           ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 225        ; 8        ; A[0]                                           ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 223        ; 8        ; A[4]                                           ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 209        ; 7        ; ALUout[5]                                      ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 213        ; 7        ; CCout[5]                                       ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A13      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A14      ; 201        ; 7        ; ALUout[15]                                     ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 197        ; 7        ; ALUout[4]                                      ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 69         ; 3        ; Sum[7]                                         ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 71         ; 3        ; Sum[6]                                         ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA3      ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 81         ; 3        ; Sum[5]                                         ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 80         ; 3        ; Sum[19]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 82         ; 3        ; Sum[21]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 89         ; 3        ; Sum[24]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 93         ; 3        ; Sum[17]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 94         ; 3        ; Sum[25]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA13     ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 105        ; 4        ; q[5]                                           ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 109        ; 4        ; q[1]                                           ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 115        ; 4        ; q[9]                                           ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 121        ; 5        ; wraddress[4]                                   ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 123        ; 5        ; rdaddress[0]                                   ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB4      ; 79         ; 3        ; Sum[3]                                         ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 83         ; 3        ; Sum[23]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 85         ; 3        ; Sum[13]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 87         ; 3        ; Sum[29]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 91         ; 3        ; Sum[16]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 95         ; 3        ; Cout                                           ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB12     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB13     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB14     ; 103        ; 4        ; q[3]                                           ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 107        ; 4        ; q[10]                                          ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 113        ; 4        ; q[2]                                           ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 117        ; 4        ; q[13]                                          ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 247        ; 8        ; A[26]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; B2       ; 245        ; 8        ; A[21]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; B3       ; 236        ; 8        ; A[20]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 238        ; 8        ; A[9]                                           ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 237        ; 8        ; A[27]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 221        ; 8        ; A[1]                                           ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 215        ; 7        ; CCout[2]                                       ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 212        ; 7        ; CCout[3]                                       ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 203        ; 7        ; ALUout[1]                                      ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C1       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 251        ; 8        ; A[19]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C3       ; 249        ; 8        ; A[25]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 239        ; 8        ; A[12]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 241        ; 8        ; A[16]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 229        ; 8        ; A[13]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 219        ; 8        ; A[24]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 217        ; 8        ; A[2]                                           ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 214        ; 7        ; CCout[0]                                       ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C13      ; 202        ; 7        ; ALUout[9]                                      ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 200        ; 7        ; ALUout[11]                                     ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C17      ; 195        ; 7        ; ALUout[6]                                      ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C20      ; 185        ; 6        ; B[23]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 175        ; 6        ; B[21]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 171        ; 6        ; B[3]                                           ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 23         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 19         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 17         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 243        ; 8        ; A[18]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 248        ; 8        ; A[29]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 231        ; 8        ; A[10]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 224        ; 8        ; A[11]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 226        ; 8        ; reset_n                                        ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 228        ; 8        ; A[3]                                           ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D13      ; 207        ; 7        ; ALUout[3]                                      ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 204        ; 7        ; ALUout[12]                                     ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 193        ; 7        ; CCout[4]                                       ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 189        ; 6        ; B[24]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 187        ; 6        ; B[18]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 173        ; 6        ; B[26]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 169        ; 6        ; B[5]                                           ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 250        ; 8        ; A[28]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 240        ; 8        ; A[30]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 230        ; 8        ; A[15]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 218        ; 8        ; A[6]                                           ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 216        ; 8        ; A[23]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 205        ; 7        ; ALUout[14]                                     ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 206        ; 7        ; ALUout[10]                                     ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E15      ; 194        ; 7        ; ALUout[13]                                     ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 192        ; 7        ; CCout[1]                                       ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E18      ; 191        ; 6        ; B[20]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 180        ; 6        ; B[31]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E21      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 161        ; 6        ; B[6]                                           ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 242        ; 8        ; A[17]                                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 246        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F18      ; 182        ; 6        ; B[29]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F20      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 168        ; 6        ; B[7]                                           ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 159        ; 6        ; B[11]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 244        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 190        ; 6        ; B[25]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 158        ; 6        ; B[12]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 156        ; 6        ; B[10]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 157        ; 6        ; B[13]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 234        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 232        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 222        ; 8        ; A[5]                                           ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 208        ; 7        ; ALUout[7]                                      ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H14      ; 196        ; 7        ; ALUout[2]                                      ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 188        ; 6        ; B[22]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H21      ; 151        ; 6        ; A[31]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 149        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 220        ; 8        ; A[7]                                           ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 210        ; 7        ; ALUout[0]                                      ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J13      ; 198        ; 7        ; ALUout[8]                                      ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J21      ; 155        ; 6        ; B[15]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 153        ; 6        ; B[9]                                           ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K2       ; 25         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 16         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 184        ; 6        ; B[16]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K15      ; 186        ; 6        ; B[28]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K21      ; 154        ; 6        ; B[14]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 152        ; 6        ; B[8]                                           ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L2       ; 27         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 172        ; 6        ; B[30]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 174        ; 6        ; B[19]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 178        ; 6        ; IR[0]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 177        ; 6        ; IR[1]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 179        ; 6        ; B[17]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; M5       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 162        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 176        ; 6        ; B[27]                                          ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 165        ; 6        ; B[0]                                           ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 144        ; 5        ; rdaddress[4]                                   ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 147        ; 5        ; rdaddress[3]                                   ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 148        ; 6        ; clk1                                           ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 150        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 164        ; 6        ; B[4]                                           ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 166        ; 6        ; B[2]                                           ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 167        ; 6        ; B[1]                                           ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 145        ; 5        ; rdaddress[1]                                   ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 139        ; 5        ; dataa[5]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P10      ; 78         ; 3        ; Sum[14]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; P11      ; 90         ; 3        ; Sum[27]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P13      ; 102        ; 4        ; q[7]                                           ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; P14      ; 138        ; 5        ; dataa[0]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 136        ; 5        ; datab[2]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 142        ; 5        ; dataa[3]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 141        ; 5        ; wraddress[0]                                   ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 143        ; 5        ; wren                                           ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 137        ; 5        ; datab[4]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 135        ; 5        ; dataa[6]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R10      ; 76         ; 3        ; Sum[12]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 88         ; 3        ; Sum[20]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R13      ; 100        ; 4        ; q[0]                                           ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 126        ; 5        ; wraddress[3]                                   ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R15      ; 124        ; 5        ; dataa[2]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R18      ; 140        ; 5        ; datab[7]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 131        ; 5        ; dataa[7]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 133        ; 5        ; dataa[4]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T18      ; 130        ; 5        ; datab[5]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 128        ; 5        ; datab[3]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 129        ; 5        ; datab[6]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 125        ; 5        ; datab[1]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 127        ; 5        ; wraddress[2]                                   ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U6       ; 64         ; 3        ; Sum[4]                                         ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; U7       ; 66         ; 3        ; Sum[2]                                         ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 112        ; 4        ; q[4]                                           ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U17      ; 122        ; 5        ; wraddress[1]                                   ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 120        ; 5        ; rdaddress[2]                                   ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U21      ; 132        ; 5        ; dataa[1]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 134        ; 5        ; datab[0]                                       ; input  ; 3.3-V LVCMOS          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V4       ; 61         ; 3        ; Sum[28]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; V5       ; 63         ; 3        ; Sum[18]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V9       ; 84         ; 3        ; Cin                                            ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 86         ; 3        ; Sum[30]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V13      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 108        ; 4        ; q[11]                                          ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V16      ; 114        ; 4        ; q[8]                                           ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ; 118        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W3       ; 70         ; 3        ; Sum[10]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; W4       ; 68         ; 3        ; Sum[11]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; W5       ; 60         ; 3        ; Sum[26]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; W6       ; 62         ; 3        ; Sum[22]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 72         ; 3        ; Sum[9]                                         ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 74         ; 3        ; Sum[0]                                         ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W12      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 110        ; 4        ; q[6]                                           ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W17      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 67         ; 3        ; Sum[1]                                         ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 73         ; 3        ; Sum[15]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 75         ; 3        ; Sum[8]                                         ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 92         ; 3        ; Sum[31]                                        ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 104        ; 4        ; q[12]                                          ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 106        ; 4        ; q[14]                                          ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 111        ; 4        ; q[15]                                          ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+--------------+-----------------------------+
; Pin Name     ; Reason                      ;
+--------------+-----------------------------+
; Cout         ; Missing drive strength      ;
; ALUout[15]   ; Missing drive strength      ;
; ALUout[14]   ; Missing drive strength      ;
; ALUout[13]   ; Missing drive strength      ;
; ALUout[12]   ; Missing drive strength      ;
; ALUout[11]   ; Missing drive strength      ;
; ALUout[10]   ; Missing drive strength      ;
; ALUout[9]    ; Missing drive strength      ;
; ALUout[8]    ; Missing drive strength      ;
; ALUout[7]    ; Missing drive strength      ;
; ALUout[6]    ; Missing drive strength      ;
; ALUout[5]    ; Missing drive strength      ;
; ALUout[4]    ; Missing drive strength      ;
; ALUout[3]    ; Missing drive strength      ;
; ALUout[2]    ; Missing drive strength      ;
; ALUout[1]    ; Missing drive strength      ;
; ALUout[0]    ; Missing drive strength      ;
; Sum[31]      ; Missing drive strength      ;
; Sum[30]      ; Missing drive strength      ;
; Sum[29]      ; Missing drive strength      ;
; Sum[28]      ; Missing drive strength      ;
; Sum[27]      ; Missing drive strength      ;
; Sum[26]      ; Missing drive strength      ;
; Sum[25]      ; Missing drive strength      ;
; Sum[24]      ; Missing drive strength      ;
; Sum[23]      ; Missing drive strength      ;
; Sum[22]      ; Missing drive strength      ;
; Sum[21]      ; Missing drive strength      ;
; Sum[20]      ; Missing drive strength      ;
; Sum[19]      ; Missing drive strength      ;
; Sum[18]      ; Missing drive strength      ;
; Sum[17]      ; Missing drive strength      ;
; Sum[16]      ; Missing drive strength      ;
; Sum[15]      ; Missing drive strength      ;
; Sum[14]      ; Missing drive strength      ;
; Sum[13]      ; Missing drive strength      ;
; Sum[12]      ; Missing drive strength      ;
; Sum[11]      ; Missing drive strength      ;
; Sum[10]      ; Missing drive strength      ;
; Sum[9]       ; Missing drive strength      ;
; Sum[8]       ; Missing drive strength      ;
; Sum[7]       ; Missing drive strength      ;
; Sum[6]       ; Missing drive strength      ;
; Sum[5]       ; Missing drive strength      ;
; Sum[4]       ; Missing drive strength      ;
; Sum[3]       ; Missing drive strength      ;
; Sum[2]       ; Missing drive strength      ;
; Sum[1]       ; Missing drive strength      ;
; Sum[0]       ; Missing drive strength      ;
; CCout[5]     ; Missing drive strength      ;
; CCout[4]     ; Missing drive strength      ;
; CCout[3]     ; Missing drive strength      ;
; CCout[2]     ; Missing drive strength      ;
; CCout[1]     ; Missing drive strength      ;
; CCout[0]     ; Missing drive strength      ;
; q[15]        ; Missing drive strength      ;
; q[14]        ; Missing drive strength      ;
; q[13]        ; Missing drive strength      ;
; q[12]        ; Missing drive strength      ;
; q[11]        ; Missing drive strength      ;
; q[10]        ; Missing drive strength      ;
; q[9]         ; Missing drive strength      ;
; q[8]         ; Missing drive strength      ;
; q[7]         ; Missing drive strength      ;
; q[6]         ; Missing drive strength      ;
; q[5]         ; Missing drive strength      ;
; q[4]         ; Missing drive strength      ;
; q[3]         ; Missing drive strength      ;
; q[2]         ; Missing drive strength      ;
; q[1]         ; Missing drive strength      ;
; q[0]         ; Missing drive strength      ;
; Cout         ; Missing location assignment ;
; ALUout[15]   ; Missing location assignment ;
; ALUout[14]   ; Missing location assignment ;
; ALUout[13]   ; Missing location assignment ;
; ALUout[12]   ; Missing location assignment ;
; ALUout[11]   ; Missing location assignment ;
; ALUout[10]   ; Missing location assignment ;
; ALUout[9]    ; Missing location assignment ;
; ALUout[8]    ; Missing location assignment ;
; ALUout[7]    ; Missing location assignment ;
; ALUout[6]    ; Missing location assignment ;
; ALUout[5]    ; Missing location assignment ;
; ALUout[4]    ; Missing location assignment ;
; ALUout[3]    ; Missing location assignment ;
; ALUout[2]    ; Missing location assignment ;
; ALUout[1]    ; Missing location assignment ;
; ALUout[0]    ; Missing location assignment ;
; Sum[31]      ; Missing location assignment ;
; Sum[30]      ; Missing location assignment ;
; Sum[29]      ; Missing location assignment ;
; Sum[28]      ; Missing location assignment ;
; Sum[27]      ; Missing location assignment ;
; Sum[26]      ; Missing location assignment ;
; Sum[25]      ; Missing location assignment ;
; Sum[24]      ; Missing location assignment ;
; Sum[23]      ; Missing location assignment ;
; Sum[22]      ; Missing location assignment ;
; Sum[21]      ; Missing location assignment ;
; Sum[20]      ; Missing location assignment ;
; Sum[19]      ; Missing location assignment ;
; Sum[18]      ; Missing location assignment ;
; Sum[17]      ; Missing location assignment ;
; Sum[16]      ; Missing location assignment ;
; Sum[15]      ; Missing location assignment ;
; Sum[14]      ; Missing location assignment ;
; Sum[13]      ; Missing location assignment ;
; Sum[12]      ; Missing location assignment ;
; Sum[11]      ; Missing location assignment ;
; Sum[10]      ; Missing location assignment ;
; Sum[9]       ; Missing location assignment ;
; Sum[8]       ; Missing location assignment ;
; Sum[7]       ; Missing location assignment ;
; Sum[6]       ; Missing location assignment ;
; Sum[5]       ; Missing location assignment ;
; Sum[4]       ; Missing location assignment ;
; Sum[3]       ; Missing location assignment ;
; Sum[2]       ; Missing location assignment ;
; Sum[1]       ; Missing location assignment ;
; Sum[0]       ; Missing location assignment ;
; CCout[5]     ; Missing location assignment ;
; CCout[4]     ; Missing location assignment ;
; CCout[3]     ; Missing location assignment ;
; CCout[2]     ; Missing location assignment ;
; CCout[1]     ; Missing location assignment ;
; CCout[0]     ; Missing location assignment ;
; q[15]        ; Missing location assignment ;
; q[14]        ; Missing location assignment ;
; q[13]        ; Missing location assignment ;
; q[12]        ; Missing location assignment ;
; q[11]        ; Missing location assignment ;
; q[10]        ; Missing location assignment ;
; q[9]         ; Missing location assignment ;
; q[8]         ; Missing location assignment ;
; q[7]         ; Missing location assignment ;
; q[6]         ; Missing location assignment ;
; q[5]         ; Missing location assignment ;
; q[4]         ; Missing location assignment ;
; q[3]         ; Missing location assignment ;
; q[2]         ; Missing location assignment ;
; q[1]         ; Missing location assignment ;
; q[0]         ; Missing location assignment ;
; B[31]        ; Missing location assignment ;
; B[30]        ; Missing location assignment ;
; B[29]        ; Missing location assignment ;
; B[28]        ; Missing location assignment ;
; B[27]        ; Missing location assignment ;
; B[26]        ; Missing location assignment ;
; B[25]        ; Missing location assignment ;
; B[24]        ; Missing location assignment ;
; B[23]        ; Missing location assignment ;
; B[22]        ; Missing location assignment ;
; B[21]        ; Missing location assignment ;
; B[20]        ; Missing location assignment ;
; B[19]        ; Missing location assignment ;
; B[18]        ; Missing location assignment ;
; B[17]        ; Missing location assignment ;
; B[16]        ; Missing location assignment ;
; IR[1]        ; Missing location assignment ;
; IR[0]        ; Missing location assignment ;
; A[31]        ; Missing location assignment ;
; A[30]        ; Missing location assignment ;
; A[28]        ; Missing location assignment ;
; A[26]        ; Missing location assignment ;
; A[24]        ; Missing location assignment ;
; A[22]        ; Missing location assignment ;
; A[20]        ; Missing location assignment ;
; A[18]        ; Missing location assignment ;
; A[16]        ; Missing location assignment ;
; A[14]        ; Missing location assignment ;
; B[14]        ; Missing location assignment ;
; A[12]        ; Missing location assignment ;
; B[12]        ; Missing location assignment ;
; A[10]        ; Missing location assignment ;
; B[10]        ; Missing location assignment ;
; A[8]         ; Missing location assignment ;
; B[8]         ; Missing location assignment ;
; A[6]         ; Missing location assignment ;
; B[6]         ; Missing location assignment ;
; A[4]         ; Missing location assignment ;
; B[4]         ; Missing location assignment ;
; A[2]         ; Missing location assignment ;
; B[2]         ; Missing location assignment ;
; A[1]         ; Missing location assignment ;
; B[1]         ; Missing location assignment ;
; A[0]         ; Missing location assignment ;
; B[0]         ; Missing location assignment ;
; Cin          ; Missing location assignment ;
; A[3]         ; Missing location assignment ;
; B[3]         ; Missing location assignment ;
; A[5]         ; Missing location assignment ;
; B[5]         ; Missing location assignment ;
; A[7]         ; Missing location assignment ;
; B[7]         ; Missing location assignment ;
; A[9]         ; Missing location assignment ;
; B[9]         ; Missing location assignment ;
; A[11]        ; Missing location assignment ;
; B[11]        ; Missing location assignment ;
; A[13]        ; Missing location assignment ;
; B[13]        ; Missing location assignment ;
; A[15]        ; Missing location assignment ;
; B[15]        ; Missing location assignment ;
; A[17]        ; Missing location assignment ;
; A[19]        ; Missing location assignment ;
; A[21]        ; Missing location assignment ;
; A[23]        ; Missing location assignment ;
; A[25]        ; Missing location assignment ;
; A[27]        ; Missing location assignment ;
; A[29]        ; Missing location assignment ;
; wren         ; Missing location assignment ;
; wraddress[0] ; Missing location assignment ;
; wraddress[1] ; Missing location assignment ;
; wraddress[2] ; Missing location assignment ;
; wraddress[3] ; Missing location assignment ;
; wraddress[4] ; Missing location assignment ;
; rdaddress[0] ; Missing location assignment ;
; rdaddress[1] ; Missing location assignment ;
; rdaddress[2] ; Missing location assignment ;
; rdaddress[3] ; Missing location assignment ;
; rdaddress[4] ; Missing location assignment ;
; dataa[0]     ; Missing location assignment ;
; dataa[1]     ; Missing location assignment ;
; dataa[2]     ; Missing location assignment ;
; dataa[3]     ; Missing location assignment ;
; dataa[4]     ; Missing location assignment ;
; dataa[5]     ; Missing location assignment ;
; dataa[6]     ; Missing location assignment ;
; dataa[7]     ; Missing location assignment ;
; datab[0]     ; Missing location assignment ;
; datab[1]     ; Missing location assignment ;
; datab[2]     ; Missing location assignment ;
; datab[3]     ; Missing location assignment ;
; datab[4]     ; Missing location assignment ;
; datab[5]     ; Missing location assignment ;
; datab[6]     ; Missing location assignment ;
; datab[7]     ; Missing location assignment ;
+--------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                   ; Entity Name       ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------+-------------------+--------------+
; |pipemult                                 ; 635 (77)    ; 365 (90)                  ; 33 (33)       ; 512         ; 1    ; 1          ; 1            ; 1       ; 0         ; 167  ; 0            ; 270 (1)      ; 102 (30)          ; 263 (0)          ; 0          ; |pipemult                                                                                             ; pipemult          ; work         ;
;    |Add32:inst4|                          ; 92 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 62 (0)           ; 0          ; |pipemult|Add32:inst4                                                                                 ; Add32             ; work         ;
;       |Add8:inst2|                        ; 27 (0)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 17 (0)           ; 0          ; |pipemult|Add32:inst4|Add8:inst2                                                                      ; Add8              ; work         ;
;          |add1:inst1|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipemult|Add32:inst4|Add8:inst2|add1:inst1                                                           ; add1              ; work         ;
;          |add1:inst2|                     ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |pipemult|Add32:inst4|Add8:inst2|add1:inst2                                                           ; add1              ; work         ;
;          |add1:inst3|                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|Add32:inst4|Add8:inst2|add1:inst3                                                           ; add1              ; work         ;
;          |add1:inst4|                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipemult|Add32:inst4|Add8:inst2|add1:inst4                                                           ; add1              ; work         ;
;          |add1:inst5|                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|Add32:inst4|Add8:inst2|add1:inst5                                                           ; add1              ; work         ;
;          |add1:inst6|                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |pipemult|Add32:inst4|Add8:inst2|add1:inst6                                                           ; add1              ; work         ;
;          |add1:inst7|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|Add32:inst4|Add8:inst2|add1:inst7                                                           ; add1              ; work         ;
;          |add1:inst|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |pipemult|Add32:inst4|Add8:inst2|add1:inst                                                            ; add1              ; work         ;
;       |Add8:inst3|                        ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 14 (0)           ; 0          ; |pipemult|Add32:inst4|Add8:inst3                                                                      ; Add8              ; work         ;
;          |add1:inst1|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|Add32:inst4|Add8:inst3|add1:inst1                                                           ; add1              ; work         ;
;          |add1:inst2|                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|Add32:inst4|Add8:inst3|add1:inst2                                                           ; add1              ; work         ;
;          |add1:inst3|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|Add32:inst4|Add8:inst3|add1:inst3                                                           ; add1              ; work         ;
;          |add1:inst4|                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|Add32:inst4|Add8:inst3|add1:inst4                                                           ; add1              ; work         ;
;          |add1:inst5|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|Add32:inst4|Add8:inst3|add1:inst5                                                           ; add1              ; work         ;
;          |add1:inst6|                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipemult|Add32:inst4|Add8:inst3|add1:inst6                                                           ; add1              ; work         ;
;          |add1:inst7|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipemult|Add32:inst4|Add8:inst3|add1:inst7                                                           ; add1              ; work         ;
;          |add1:inst|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|Add32:inst4|Add8:inst3|add1:inst                                                            ; add1              ; work         ;
;       |Add8:inst4|                        ; 25 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 16 (0)           ; 0          ; |pipemult|Add32:inst4|Add8:inst4                                                                      ; Add8              ; work         ;
;          |add1:inst1|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|Add32:inst4|Add8:inst4|add1:inst1                                                           ; add1              ; work         ;
;          |add1:inst2|                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |pipemult|Add32:inst4|Add8:inst4|add1:inst2                                                           ; add1              ; work         ;
;          |add1:inst3|                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipemult|Add32:inst4|Add8:inst4|add1:inst3                                                           ; add1              ; work         ;
;          |add1:inst4|                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|Add32:inst4|Add8:inst4|add1:inst4                                                           ; add1              ; work         ;
;          |add1:inst5|                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipemult|Add32:inst4|Add8:inst4|add1:inst5                                                           ; add1              ; work         ;
;          |add1:inst6|                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipemult|Add32:inst4|Add8:inst4|add1:inst6                                                           ; add1              ; work         ;
;          |add1:inst7|                     ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |pipemult|Add32:inst4|Add8:inst4|add1:inst7                                                           ; add1              ; work         ;
;          |add1:inst|                      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; 0          ; |pipemult|Add32:inst4|Add8:inst4|add1:inst                                                            ; add1              ; work         ;
;       |Add8:inst|                         ; 21 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 15 (0)           ; 0          ; |pipemult|Add32:inst4|Add8:inst                                                                       ; Add8              ; work         ;
;          |add1:inst1|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipemult|Add32:inst4|Add8:inst|add1:inst1                                                            ; add1              ; work         ;
;          |add1:inst2|                     ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|Add32:inst4|Add8:inst|add1:inst2                                                            ; add1              ; work         ;
;          |add1:inst3|                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|Add32:inst4|Add8:inst|add1:inst3                                                            ; add1              ; work         ;
;          |add1:inst4|                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |pipemult|Add32:inst4|Add8:inst|add1:inst4                                                            ; add1              ; work         ;
;          |add1:inst5|                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipemult|Add32:inst4|Add8:inst|add1:inst5                                                            ; add1              ; work         ;
;          |add1:inst6|                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |pipemult|Add32:inst4|Add8:inst|add1:inst6                                                            ; add1              ; work         ;
;          |add1:inst7|                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipemult|Add32:inst4|Add8:inst|add1:inst7                                                            ; add1              ; work         ;
;          |add1:inst|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |pipemult|Add32:inst4|Add8:inst|add1:inst                                                             ; add1              ; work         ;
;    |Binary_Comparator:inst5|              ; 85 (85)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 15 (15)          ; 0          ; |pipemult|Binary_Comparator:inst5                                                                     ; Binary_Comparator ; work         ;
;    |MUX4X:inst8|                          ; 32 (32)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 27 (27)          ; 0          ; |pipemult|MUX4X:inst8                                                                                 ; MUX4X             ; work         ;
;    |SQRT:inst3|                           ; 413 (0)     ; 247 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (0)      ; 67 (0)            ; 182 (0)          ; 0          ; |pipemult|SQRT:inst3                                                                                  ; SQRT              ; work         ;
;       |altsqrt:ALTSQRT_component|         ; 413 (10)    ; 247 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (9)      ; 67 (0)            ; 182 (22)         ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component                                                        ; altsqrt           ; work         ;
;          |dffpipe:a_delay|                ; 126 (126)   ; 126 (126)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 65 (65)           ; 61 (61)          ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:a_delay                                        ; dffpipe           ; work         ;
;          |dffpipe:b_dffe[0]|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:b_dffe[0]                                      ; dffpipe           ; work         ;
;          |dffpipe:b_dffe[10]|             ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:b_dffe[10]                                     ; dffpipe           ; work         ;
;          |dffpipe:b_dffe[12]|             ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:b_dffe[12]                                     ; dffpipe           ; work         ;
;          |dffpipe:b_dffe[14]|             ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:b_dffe[14]                                     ; dffpipe           ; work         ;
;          |dffpipe:b_dffe[2]|              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:b_dffe[2]                                      ; dffpipe           ; work         ;
;          |dffpipe:b_dffe[4]|              ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 4 (4)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:b_dffe[4]                                      ; dffpipe           ; work         ;
;          |dffpipe:b_dffe[6]|              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:b_dffe[6]                                      ; dffpipe           ; work         ;
;          |dffpipe:b_dffe[8]|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:b_dffe[8]                                      ; dffpipe           ; work         ;
;          |dffpipe:r_dffe[0]|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:r_dffe[0]                                      ; dffpipe           ; work         ;
;          |dffpipe:r_dffe[10]|             ; 21 (21)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 12 (12)          ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:r_dffe[10]                                     ; dffpipe           ; work         ;
;          |dffpipe:r_dffe[12]|             ; 27 (27)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 15 (15)          ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:r_dffe[12]                                     ; dffpipe           ; work         ;
;          |dffpipe:r_dffe[14]|             ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 11 (11)          ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:r_dffe[14]                                     ; dffpipe           ; work         ;
;          |dffpipe:r_dffe[2]|              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:r_dffe[2]                                      ; dffpipe           ; work         ;
;          |dffpipe:r_dffe[4]|              ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:r_dffe[4]                                      ; dffpipe           ; work         ;
;          |dffpipe:r_dffe[6]|              ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:r_dffe[6]                                      ; dffpipe           ; work         ;
;          |dffpipe:r_dffe[8]|              ; 17 (17)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:r_dffe[8]                                      ; dffpipe           ; work         ;
;          |lpm_add_sub:subtractors[0]|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[0]                             ; lpm_add_sub       ; work         ;
;             |add_sub_u3c:auto_generated|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[0]|add_sub_u3c:auto_generated  ; add_sub_u3c       ; work         ;
;          |lpm_add_sub:subtractors[10]|    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[10]                            ; lpm_add_sub       ; work         ;
;             |add_sub_g5c:auto_generated|  ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 5 (5)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[10]|add_sub_g5c:auto_generated ; add_sub_g5c       ; work         ;
;          |lpm_add_sub:subtractors[11]|    ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 13 (0)           ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[11]                            ; lpm_add_sub       ; work         ;
;             |add_sub_h5c:auto_generated|  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[11]|add_sub_h5c:auto_generated ; add_sub_h5c       ; work         ;
;          |lpm_add_sub:subtractors[12]|    ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[12]                            ; lpm_add_sub       ; work         ;
;             |add_sub_i5c:auto_generated|  ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[12]|add_sub_i5c:auto_generated ; add_sub_i5c       ; work         ;
;          |lpm_add_sub:subtractors[13]|    ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 7 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[13]                            ; lpm_add_sub       ; work         ;
;             |add_sub_j5c:auto_generated|  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 7 (7)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[13]|add_sub_j5c:auto_generated ; add_sub_j5c       ; work         ;
;          |lpm_add_sub:subtractors[14]|    ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[14]                            ; lpm_add_sub       ; work         ;
;             |add_sub_k5c:auto_generated|  ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[14]|add_sub_k5c:auto_generated ; add_sub_k5c       ; work         ;
;          |lpm_add_sub:subtractors[15]|    ; 20 (0)      ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[15]                            ; lpm_add_sub       ; work         ;
;             |add_sub_l5c:auto_generated|  ; 20 (20)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 3 (3)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[15]|add_sub_l5c:auto_generated ; add_sub_l5c       ; work         ;
;          |lpm_add_sub:subtractors[1]|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[1]                             ; lpm_add_sub       ; work         ;
;             |add_sub_04c:auto_generated|  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[1]|add_sub_04c:auto_generated  ; add_sub_04c       ; work         ;
;          |lpm_add_sub:subtractors[2]|     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[2]                             ; lpm_add_sub       ; work         ;
;             |add_sub_14c:auto_generated|  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[2]|add_sub_14c:auto_generated  ; add_sub_14c       ; work         ;
;          |lpm_add_sub:subtractors[3]|     ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[3]                             ; lpm_add_sub       ; work         ;
;             |add_sub_24c:auto_generated|  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[3]|add_sub_24c:auto_generated  ; add_sub_24c       ; work         ;
;          |lpm_add_sub:subtractors[4]|     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]                             ; lpm_add_sub       ; work         ;
;             |add_sub_34c:auto_generated|  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]|add_sub_34c:auto_generated  ; add_sub_34c       ; work         ;
;          |lpm_add_sub:subtractors[5]|     ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[5]                             ; lpm_add_sub       ; work         ;
;             |add_sub_44c:auto_generated|  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[5]|add_sub_44c:auto_generated  ; add_sub_44c       ; work         ;
;          |lpm_add_sub:subtractors[6]|     ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[6]                             ; lpm_add_sub       ; work         ;
;             |add_sub_54c:auto_generated|  ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[6]|add_sub_54c:auto_generated  ; add_sub_54c       ; work         ;
;          |lpm_add_sub:subtractors[7]|     ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]                             ; lpm_add_sub       ; work         ;
;             |add_sub_d5c:auto_generated|  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]|add_sub_d5c:auto_generated  ; add_sub_d5c       ; work         ;
;          |lpm_add_sub:subtractors[8]|     ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[8]                             ; lpm_add_sub       ; work         ;
;             |add_sub_e5c:auto_generated|  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (5)            ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[8]|add_sub_e5c:auto_generated  ; add_sub_e5c       ; work         ;
;          |lpm_add_sub:subtractors[9]|     ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[9]                             ; lpm_add_sub       ; work         ;
;             |add_sub_f5c:auto_generated|  ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; 0          ; |pipemult|SQRT:inst3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[9]|add_sub_f5c:auto_generated  ; add_sub_f5c       ; work         ;
;    |mult:inst|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipemult|mult:inst                                                                                   ; mult              ; work         ;
;       |lpm_mult:lpm_mult_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipemult|mult:inst|lpm_mult:lpm_mult_component                                                       ; lpm_mult          ; work         ;
;          |mult_blo:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipemult|mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated                               ; mult_blo          ; work         ;
;    |ram:inst1|                            ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0          ; |pipemult|ram:inst1                                                                                   ; ram               ; work         ;
;       |altsyncram:ram_block_rtl_0|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipemult|ram:inst1|altsyncram:ram_block_rtl_0                                                        ; altsyncram        ; work         ;
;          |altsyncram_87g1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipemult|ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated                         ; altsyncram_87g1   ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+--------------+----------+---------------+---------------+-----------------------+----------+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+----------+------+
; Cout         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[15]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[14]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[13]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[12]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[11]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[10]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[9]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[8]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[7]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[6]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[5]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[4]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[3]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[2]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[1]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ALUout[0]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; Sum[31]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[30]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; Sum[29]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; Sum[28]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; Sum[27]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; Sum[26]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; Sum[25]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[24]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; Sum[23]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[22]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; Sum[21]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[20]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; Sum[19]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[18]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; Sum[17]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[16]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; Sum[15]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[14]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[13]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[12]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[11]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[10]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[9]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[8]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[7]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[6]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[5]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[4]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[3]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[2]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[1]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Sum[0]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; CCout[5]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; CCout[4]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; CCout[3]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; CCout[2]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; CCout[1]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; CCout[0]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; q[15]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; q[14]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; q[13]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; q[12]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; q[11]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; q[10]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; q[9]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; q[8]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; q[7]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; q[6]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; q[5]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; q[4]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; q[3]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; q[2]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; q[1]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; q[0]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; B[31]        ; Input    ; (3) 457 ps    ; (0) 0 ps      ; --                    ; --       ; --   ;
; B[30]        ; Input    ; (0) 0 ps      ; (5) 732 ps    ; --                    ; --       ; --   ;
; B[29]        ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; B[28]        ; Input    ; (4) 597 ps    ; (0) 0 ps      ; --                    ; --       ; --   ;
; B[27]        ; Input    ; (0) 0 ps      ; (4) 597 ps    ; --                    ; --       ; --   ;
; B[26]        ; Input    ; (0) 0 ps      ; (5) 732 ps    ; --                    ; --       ; --   ;
; B[25]        ; Input    ; (5) 732 ps    ; (0) 0 ps      ; --                    ; --       ; --   ;
; B[24]        ; Input    ; (5) 732 ps    ; (0) 0 ps      ; --                    ; --       ; --   ;
; B[23]        ; Input    ; (0) 0 ps      ; (6) 873 ps    ; --                    ; --       ; --   ;
; B[22]        ; Input    ; (6) 873 ps    ; (0) 0 ps      ; --                    ; --       ; --   ;
; B[21]        ; Input    ; (0) 0 ps      ; (4) 597 ps    ; --                    ; --       ; --   ;
; B[20]        ; Input    ; (5) 732 ps    ; (0) 0 ps      ; --                    ; --       ; --   ;
; B[19]        ; Input    ; (5) 732 ps    ; (0) 0 ps      ; --                    ; --       ; --   ;
; B[18]        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; B[17]        ; Input    ; (0) 0 ps      ; (5) 732 ps    ; --                    ; --       ; --   ;
; B[16]        ; Input    ; (0) 0 ps      ; (5) 732 ps    ; --                    ; --       ; --   ;
; clk1         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; reset_n      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; IR[1]        ; Input    ; (5) 732 ps    ; (3) 457 ps    ; --                    ; --       ; --   ;
; IR[0]        ; Input    ; (3) 457 ps    ; --            ; --                    ; --       ; --   ;
; A[31]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; A[30]        ; Input    ; (3) 455 ps    ; --            ; --                    ; --       ; --   ;
; A[28]        ; Input    ; (2) 316 ps    ; --            ; --                    ; --       ; --   ;
; A[26]        ; Input    ; --            ; (4) 598 ps    ; --                    ; --       ; --   ;
; A[24]        ; Input    ; (4) 598 ps    ; --            ; --                    ; --       ; --   ;
; A[22]        ; Input    ; (4) 598 ps    ; --            ; --                    ; --       ; --   ;
; A[20]        ; Input    ; --            ; (4) 598 ps    ; --                    ; --       ; --   ;
; A[18]        ; Input    ; --            ; (5) 733 ps    ; --                    ; --       ; --   ;
; A[16]        ; Input    ; --            ; (4) 598 ps    ; --                    ; --       ; --   ;
; A[14]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; B[14]        ; Input    ; (5) 732 ps    ; --            ; --                    ; --       ; --   ;
; A[12]        ; Input    ; --            ; (2) 316 ps    ; --                    ; --       ; --   ;
; B[12]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; A[10]        ; Input    ; --            ; (4) 598 ps    ; --                    ; --       ; --   ;
; B[10]        ; Input    ; --            ; (5) 732 ps    ; --                    ; --       ; --   ;
; A[8]         ; Input    ; (4) 598 ps    ; --            ; --                    ; --       ; --   ;
; B[8]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; A[6]         ; Input    ; (2) 316 ps    ; --            ; --                    ; --       ; --   ;
; B[6]         ; Input    ; (1) 186 ps    ; --            ; --                    ; --       ; --   ;
; A[4]         ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; B[4]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; A[2]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; B[2]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; A[1]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; B[1]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; A[0]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; B[0]         ; Input    ; (6) 873 ps    ; (0) 0 ps      ; --                    ; --       ; --   ;
; Cin          ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; A[3]         ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; B[3]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; A[5]         ; Input    ; --            ; (1) 178 ps    ; --                    ; --       ; --   ;
; B[5]         ; Input    ; (1) 186 ps    ; --            ; --                    ; --       ; --   ;
; A[7]         ; Input    ; --            ; (3) 455 ps    ; --                    ; --       ; --   ;
; B[7]         ; Input    ; (3) 457 ps    ; --            ; --                    ; --       ; --   ;
; A[9]         ; Input    ; (2) 316 ps    ; --            ; --                    ; --       ; --   ;
; B[9]         ; Input    ; --            ; (5) 732 ps    ; --                    ; --       ; --   ;
; A[11]        ; Input    ; (5) 733 ps    ; --            ; --                    ; --       ; --   ;
; B[11]        ; Input    ; --            ; (5) 732 ps    ; --                    ; --       ; --   ;
; A[13]        ; Input    ; --            ; (5) 733 ps    ; --                    ; --       ; --   ;
; B[13]        ; Input    ; --            ; (5) 732 ps    ; --                    ; --       ; --   ;
; A[15]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; B[15]        ; Input    ; (5) 732 ps    ; --            ; --                    ; --       ; --   ;
; A[17]        ; Input    ; --            ; (3) 455 ps    ; --                    ; --       ; --   ;
; A[19]        ; Input    ; --            ; (3) 455 ps    ; --                    ; --       ; --   ;
; A[21]        ; Input    ; (5) 733 ps    ; --            ; --                    ; --       ; --   ;
; A[23]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; A[25]        ; Input    ; (2) 316 ps    ; --            ; --                    ; --       ; --   ;
; A[27]        ; Input    ; (1) 178 ps    ; --            ; --                    ; --       ; --   ;
; A[29]        ; Input    ; --            ; (2) 316 ps    ; --                    ; --       ; --   ;
; wren         ; Input    ; (5) 732 ps    ; --            ; --                    ; --       ; --   ;
; wraddress[0] ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; wraddress[1] ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; wraddress[2] ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; wraddress[3] ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; wraddress[4] ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; rdaddress[0] ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; rdaddress[1] ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; rdaddress[2] ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; rdaddress[3] ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; rdaddress[4] ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; dataa[0]     ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; dataa[1]     ; Input    ; (5) 732 ps    ; --            ; --                    ; --       ; --   ;
; dataa[2]     ; Input    ; --            ; (5) 732 ps    ; --                    ; --       ; --   ;
; dataa[3]     ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; dataa[4]     ; Input    ; (4) 597 ps    ; --            ; --                    ; --       ; --   ;
; dataa[5]     ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; dataa[6]     ; Input    ; (5) 732 ps    ; --            ; --                    ; --       ; --   ;
; dataa[7]     ; Input    ; --            ; (5) 732 ps    ; --                    ; --       ; --   ;
; datab[0]     ; Input    ; (5) 732 ps    ; --            ; --                    ; --       ; --   ;
; datab[1]     ; Input    ; (5) 732 ps    ; --            ; --                    ; --       ; --   ;
; datab[2]     ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; datab[3]     ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; datab[4]     ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; datab[5]     ; Input    ; (5) 732 ps    ; --            ; --                    ; --       ; --   ;
; datab[6]     ; Input    ; --            ; (5) 732 ps    ; --                    ; --       ; --   ;
; datab[7]     ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
+--------------+----------+---------------+---------------+-----------------------+----------+------+


+-----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                        ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; B[31]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux0~1                                                               ; 1                 ; 0       ;
;      - inst12[31]                                                                       ; 0                 ; 3       ;
; B[30]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux1~0                                                               ; 0                 ; 0       ;
;      - inst12[30]~feeder                                                                ; 1                 ; 5       ;
; B[29]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux2~1                                                               ; 1                 ; 0       ;
;      - inst12[29]~feeder                                                                ; 1                 ; 0       ;
; B[28]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux3~0                                                               ; 1                 ; 0       ;
;      - inst12[28]~feeder                                                                ; 0                 ; 4       ;
; B[27]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux4~1                                                               ; 0                 ; 0       ;
;      - inst12[27]                                                                       ; 1                 ; 4       ;
; B[26]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux5~0                                                               ; 0                 ; 0       ;
;      - inst12[26]                                                                       ; 1                 ; 5       ;
; B[25]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux6~1                                                               ; 1                 ; 0       ;
;      - inst12[25]                                                                       ; 0                 ; 5       ;
; B[24]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux7~0                                                               ; 1                 ; 0       ;
;      - inst12[24]                                                                       ; 0                 ; 5       ;
; B[23]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux8~1                                                               ; 0                 ; 0       ;
;      - inst12[23]                                                                       ; 1                 ; 6       ;
; B[22]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux9~0                                                               ; 1                 ; 0       ;
;      - inst12[22]                                                                       ; 0                 ; 6       ;
; B[21]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux10~1                                                              ; 0                 ; 0       ;
;      - inst12[21]                                                                       ; 1                 ; 4       ;
; B[20]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux11~0                                                              ; 1                 ; 0       ;
;      - inst12[20]                                                                       ; 0                 ; 5       ;
; B[19]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux12~1                                                              ; 1                 ; 0       ;
;      - inst12[19]                                                                       ; 0                 ; 5       ;
; B[18]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux13~0                                                              ; 0                 ; 0       ;
;      - inst12[18]                                                                       ; 0                 ; 0       ;
; B[17]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux14~1                                                              ; 0                 ; 0       ;
;      - inst12[17]                                                                       ; 1                 ; 5       ;
; B[16]                                                                                   ;                   ;         ;
;      - MUX4X:inst8|Mux15~0                                                              ; 0                 ; 0       ;
;      - inst12[16]                                                                       ; 1                 ; 5       ;
; clk1                                                                                    ;                   ;         ;
; reset_n                                                                                 ;                   ;         ;
;      - inst11                                                                           ; 0                 ; 0       ;
;      - inst10[31]                                                                       ; 0                 ; 0       ;
;      - inst10[30]                                                                       ; 0                 ; 0       ;
;      - inst10[29]                                                                       ; 0                 ; 0       ;
;      - inst10[28]                                                                       ; 0                 ; 0       ;
;      - inst10[27]                                                                       ; 0                 ; 0       ;
;      - inst10[26]                                                                       ; 0                 ; 0       ;
;      - inst10[25]                                                                       ; 0                 ; 0       ;
;      - inst10[24]                                                                       ; 0                 ; 0       ;
;      - inst10[23]                                                                       ; 0                 ; 0       ;
;      - inst10[22]                                                                       ; 0                 ; 0       ;
;      - inst10[21]                                                                       ; 0                 ; 0       ;
;      - inst10[20]                                                                       ; 0                 ; 0       ;
;      - inst10[19]                                                                       ; 0                 ; 0       ;
;      - inst10[18]                                                                       ; 0                 ; 0       ;
;      - inst10[17]                                                                       ; 0                 ; 0       ;
;      - inst10[16]                                                                       ; 0                 ; 0       ;
;      - inst10[15]                                                                       ; 0                 ; 0       ;
;      - inst10[14]                                                                       ; 0                 ; 0       ;
;      - inst10[13]                                                                       ; 0                 ; 0       ;
;      - inst10[12]                                                                       ; 0                 ; 0       ;
;      - inst10[11]                                                                       ; 0                 ; 0       ;
;      - inst10[10]                                                                       ; 0                 ; 0       ;
;      - inst10[9]                                                                        ; 0                 ; 0       ;
;      - inst10[8]                                                                        ; 0                 ; 0       ;
;      - inst10[7]                                                                        ; 0                 ; 0       ;
;      - inst10[6]                                                                        ; 0                 ; 0       ;
;      - inst10[5]                                                                        ; 0                 ; 0       ;
;      - inst10[4]                                                                        ; 0                 ; 0       ;
;      - inst10[3]                                                                        ; 0                 ; 0       ;
;      - inst10[2]                                                                        ; 0                 ; 0       ;
;      - inst10[1]                                                                        ; 0                 ; 0       ;
;      - inst10[0]                                                                        ; 0                 ; 0       ;
;      - inst12[31]                                                                       ; 0                 ; 0       ;
;      - inst12[30]                                                                       ; 0                 ; 0       ;
;      - inst12[29]                                                                       ; 0                 ; 0       ;
;      - inst12[28]                                                                       ; 0                 ; 0       ;
;      - inst12[27]                                                                       ; 0                 ; 0       ;
;      - inst12[26]                                                                       ; 0                 ; 0       ;
;      - inst12[25]                                                                       ; 0                 ; 0       ;
;      - inst12[24]                                                                       ; 0                 ; 0       ;
;      - inst12[23]                                                                       ; 0                 ; 0       ;
;      - inst12[22]                                                                       ; 0                 ; 0       ;
;      - inst12[21]                                                                       ; 0                 ; 0       ;
;      - inst12[20]                                                                       ; 0                 ; 0       ;
;      - inst12[19]                                                                       ; 0                 ; 0       ;
;      - inst12[18]                                                                       ; 0                 ; 0       ;
;      - inst12[17]                                                                       ; 0                 ; 0       ;
;      - inst12[16]                                                                       ; 0                 ; 0       ;
;      - inst12[15]                                                                       ; 0                 ; 0       ;
;      - inst12[14]                                                                       ; 0                 ; 0       ;
;      - inst12[13]                                                                       ; 0                 ; 0       ;
;      - inst12[12]                                                                       ; 0                 ; 0       ;
;      - inst12[11]                                                                       ; 0                 ; 0       ;
;      - inst12[10]                                                                       ; 0                 ; 0       ;
;      - inst12[9]                                                                        ; 0                 ; 0       ;
;      - inst12[8]                                                                        ; 0                 ; 0       ;
;      - inst12[7]                                                                        ; 0                 ; 0       ;
;      - inst12[6]                                                                        ; 0                 ; 0       ;
;      - inst12[5]                                                                        ; 0                 ; 0       ;
;      - inst12[4]                                                                        ; 0                 ; 0       ;
;      - inst12[3]                                                                        ; 0                 ; 0       ;
;      - inst12[2]                                                                        ; 0                 ; 0       ;
;      - inst12[1]                                                                        ; 0                 ; 0       ;
;      - inst12[0]                                                                        ; 0                 ; 0       ;
;      - inst2[15]                                                                        ; 0                 ; 0       ;
;      - inst2[14]                                                                        ; 0                 ; 0       ;
;      - inst2[13]                                                                        ; 0                 ; 0       ;
;      - inst2[12]                                                                        ; 0                 ; 0       ;
;      - inst2[11]                                                                        ; 0                 ; 0       ;
;      - inst2[10]                                                                        ; 0                 ; 0       ;
;      - inst2[9]                                                                         ; 0                 ; 0       ;
;      - inst2[8]                                                                         ; 0                 ; 0       ;
;      - inst2[7]                                                                         ; 0                 ; 0       ;
;      - inst2[6]                                                                         ; 0                 ; 0       ;
;      - inst2[5]                                                                         ; 0                 ; 0       ;
;      - inst2[4]                                                                         ; 0                 ; 0       ;
;      - inst2[3]                                                                         ; 0                 ; 0       ;
;      - inst2[2]                                                                         ; 0                 ; 0       ;
;      - inst2[1]                                                                         ; 0                 ; 0       ;
;      - inst2[0]                                                                         ; 0                 ; 0       ;
;      - inst13[31]                                                                       ; 0                 ; 0       ;
;      - inst13[30]                                                                       ; 0                 ; 0       ;
;      - inst13[29]                                                                       ; 0                 ; 0       ;
;      - inst13[27]                                                                       ; 0                 ; 0       ;
;      - inst13[25]                                                                       ; 0                 ; 0       ;
;      - inst13[23]                                                                       ; 0                 ; 0       ;
;      - inst13[22]                                                                       ; 0                 ; 0       ;
;      - inst13[21]                                                                       ; 0                 ; 0       ;
;      - inst13[20]                                                                       ; 0                 ; 0       ;
;      - inst13[19]                                                                       ; 0                 ; 0       ;
;      - inst13[18]                                                                       ; 0                 ; 0       ;
;      - inst13[17]                                                                       ; 0                 ; 0       ;
;      - inst13[16]                                                                       ; 0                 ; 0       ;
;      - inst13[15]                                                                       ; 0                 ; 0       ;
;      - inst13[14]                                                                       ; 0                 ; 0       ;
;      - inst13[13]                                                                       ; 0                 ; 0       ;
;      - inst13[12]                                                                       ; 0                 ; 0       ;
;      - inst13[11]                                                                       ; 0                 ; 0       ;
;      - inst13[10]                                                                       ; 0                 ; 0       ;
;      - inst13[9]                                                                        ; 0                 ; 0       ;
;      - inst13[8]                                                                        ; 0                 ; 0       ;
;      - inst13[7]                                                                        ; 0                 ; 0       ;
;      - inst13[6]                                                                        ; 0                 ; 0       ;
;      - inst13[5]                                                                        ; 0                 ; 0       ;
;      - inst13[4]                                                                        ; 0                 ; 0       ;
;      - inst13[3]                                                                        ; 0                 ; 0       ;
;      - inst13[2]                                                                        ; 0                 ; 0       ;
;      - inst13[1]                                                                        ; 0                 ; 0       ;
;      - inst13[0]                                                                        ; 0                 ; 0       ;
;      - inst6[1]                                                                         ; 0                 ; 0       ;
;      - inst6[0]                                                                         ; 0                 ; 0       ;
;      - inst7[5]                                                                         ; 0                 ; 0       ;
;      - inst7[4]                                                                         ; 0                 ; 0       ;
;      - inst7[3]                                                                         ; 0                 ; 0       ;
;      - inst7[2]                                                                         ; 0                 ; 0       ;
;      - inst7[1]                                                                         ; 0                 ; 0       ;
;      - inst7[0]                                                                         ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst|inst5~1_NEW_REG0                                 ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst|inst5~0_NEW_REG2                                 ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst2|inst5~0_NEW_REG6                                ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst2|inst5~2_NEW_REG8                                ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst4|inst5~0_NEW_REG10                               ; 0                 ; 0       ;
;      - MUX4X:inst8|Mux0~0_NEW_REG12                                                     ; 0                 ; 0       ;
;      - MUX4X:inst8|Mux8~0_NEW_REG20                                                     ; 0                 ; 0       ;
;      - MUX4X:inst8|Mux10~0_NEW_REG22                                                    ; 0                 ; 0       ;
;      - MUX4X:inst8|Mux12~0_NEW_REG24                                                    ; 0                 ; 0       ;
;      - MUX4X:inst8|Mux14~0_NEW_REG26                                                    ; 0                 ; 0       ;
;      - inst14_NEW_REG28                                                                 ; 0                 ; 0       ;
;      - inst14_NEW_REG30                                                                 ; 0                 ; 0       ;
;      - inst13[24]_NEW_REG34                                                             ; 0                 ; 0       ;
;      - inst13[24]_NEW_REG36                                                             ; 0                 ; 0       ;
;      - inst13[24]_NEW_REG38                                                             ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst6|inst5~0_NEW_REG138                              ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst3|inst5~0_NEW_REG140                              ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst4|inst5~1_NEW_REG160                              ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst2|add1:inst|inst5~0_NEW_REG162                              ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst5|inst5~0_NEW_REG164                              ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst6|inst5~1_NEW_REG166                              ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst2|add1:inst2|inst5~0_NEW_REG168                             ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst4|add1:inst7|inst2_NEW_REG170                               ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst4|add1:inst6|inst2~_Duplicate_NEW_REG172                    ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst7|inst5~0_NEW_REG174                              ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst4|add1:inst3|inst2_NEW_REG176                               ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst4|add1:inst5|inst2_NEW_REG178                               ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst2|add1:inst|inst5~1_NEW_REG180                              ; 0                 ; 0       ;
; IR[1]                                                                                   ;                   ;         ;
;      - inst6[1]                                                                         ; 1                 ; 3       ;
;      - MUX4X:inst8|Mux8~0                                                               ; 1                 ; 3       ;
;      - MUX4X:inst8|Mux10~0                                                              ; 0                 ; 5       ;
;      - MUX4X:inst8|Mux12~0                                                              ; 0                 ; 5       ;
;      - MUX4X:inst8|Mux14~0                                                              ; 1                 ; 3       ;
;      - MUX4X:inst8|Mux0~0                                                               ; 1                 ; 3       ;
; IR[0]                                                                                   ;                   ;         ;
;      - inst6[0]                                                                         ; 0                 ; 3       ;
;      - MUX4X:inst8|Mux8~0                                                               ; 0                 ; 3       ;
;      - MUX4X:inst8|Mux10~0                                                              ; 0                 ; 3       ;
;      - MUX4X:inst8|Mux12~0                                                              ; 0                 ; 3       ;
;      - MUX4X:inst8|Mux14~0                                                              ; 0                 ; 3       ;
;      - MUX4X:inst8|Mux0~0                                                               ; 0                 ; 3       ;
; A[31]                                                                                   ;                   ;         ;
;      - inst10[31]~feeder                                                                ; 1                 ; 6       ;
; A[30]                                                                                   ;                   ;         ;
;      - inst10[30]                                                                       ; 0                 ; 3       ;
; A[28]                                                                                   ;                   ;         ;
;      - inst10[28]                                                                       ; 0                 ; 2       ;
; A[26]                                                                                   ;                   ;         ;
;      - inst10[26]                                                                       ; 1                 ; 4       ;
; A[24]                                                                                   ;                   ;         ;
;      - inst10[24]                                                                       ; 0                 ; 4       ;
; A[22]                                                                                   ;                   ;         ;
;      - inst10[22]                                                                       ; 0                 ; 4       ;
; A[20]                                                                                   ;                   ;         ;
;      - inst10[20]                                                                       ; 1                 ; 4       ;
; A[18]                                                                                   ;                   ;         ;
;      - inst10[18]                                                                       ; 1                 ; 5       ;
; A[16]                                                                                   ;                   ;         ;
;      - inst10[16]                                                                       ; 1                 ; 4       ;
; A[14]                                                                                   ;                   ;         ;
;      - inst10[14]                                                                       ; 1                 ; 6       ;
; B[14]                                                                                   ;                   ;         ;
;      - inst12[14]~feeder                                                                ; 0                 ; 5       ;
; A[12]                                                                                   ;                   ;         ;
;      - inst10[12]                                                                       ; 1                 ; 2       ;
; B[12]                                                                                   ;                   ;         ;
;      - inst12[12]~feeder                                                                ; 0                 ; 6       ;
; A[10]                                                                                   ;                   ;         ;
;      - Add32:inst4|Add8:inst2|add1:inst2|inst5~0                                        ; 1                 ; 4       ;
;      - inst10[10]~feeder                                                                ; 1                 ; 4       ;
; B[10]                                                                                   ;                   ;         ;
;      - Add32:inst4|Add8:inst2|add1:inst2|inst5~0                                        ; 1                 ; 5       ;
;      - inst12[10]~feeder                                                                ; 1                 ; 5       ;
; A[8]                                                                                    ;                   ;         ;
;      - inst10[8]                                                                        ; 0                 ; 4       ;
;      - Add32:inst4|Add8:inst2|add1:inst|inst5~0                                         ; 0                 ; 4       ;
;      - Add32:inst4|Add8:inst2|add1:inst|inst5~1                                         ; 0                 ; 4       ;
; B[8]                                                                                    ;                   ;         ;
; A[6]                                                                                    ;                   ;         ;
;      - Add32:inst4|Add8:inst|add1:inst6|inst5~0                                         ; 0                 ; 2       ;
;      - Add32:inst4|Add8:inst|add1:inst6|inst5~1                                         ; 0                 ; 2       ;
;      - inst10[6]~feeder                                                                 ; 0                 ; 2       ;
; B[6]                                                                                    ;                   ;         ;
;      - inst12[6]                                                                        ; 0                 ; 1       ;
;      - Add32:inst4|Add8:inst|add1:inst6|inst5~0                                         ; 0                 ; 1       ;
;      - Add32:inst4|Add8:inst|add1:inst6|inst5~1                                         ; 0                 ; 1       ;
; A[4]                                                                                    ;                   ;         ;
;      - Add32:inst4|Add8:inst|add1:inst4|inst5~0                                         ; 1                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst4|inst5~1                                         ; 1                 ; 0       ;
;      - inst10[4]~feeder                                                                 ; 1                 ; 0       ;
; B[4]                                                                                    ;                   ;         ;
;      - Add32:inst4|Add8:inst|add1:inst4|inst5~0                                         ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst4|inst5~1                                         ; 0                 ; 0       ;
;      - inst12[4]~feeder                                                                 ; 0                 ; 0       ;
; A[2]                                                                                    ;                   ;         ;
;      - Add32:inst4|Add8:inst|add1:inst2|inst5~0                                         ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst2|inst5~2                                         ; 0                 ; 0       ;
;      - inst10[2]~feeder                                                                 ; 0                 ; 0       ;
; B[2]                                                                                    ;                   ;         ;
;      - inst12[2]                                                                        ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst2|inst5~0                                         ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst2|inst5~2                                         ; 0                 ; 0       ;
; A[1]                                                                                    ;                   ;         ;
;      - Add32:inst4|Add8:inst|add1:inst2|inst5~1                                         ; 0                 ; 0       ;
;      - inst10[1]~feeder                                                                 ; 0                 ; 0       ;
; B[1]                                                                                    ;                   ;         ;
;      - Add32:inst4|Add8:inst|add1:inst2|inst5~1                                         ; 0                 ; 0       ;
;      - inst12[1]~feeder                                                                 ; 0                 ; 0       ;
; A[0]                                                                                    ;                   ;         ;
;      - Add32:inst4|Add8:inst|add1:inst|inst5~1                                          ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst|inst5~0                                          ; 0                 ; 0       ;
;      - inst10[0]~feeder                                                                 ; 0                 ; 0       ;
; B[0]                                                                                    ;                   ;         ;
;      - Add32:inst4|Add8:inst|add1:inst|inst5~1                                          ; 1                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst|inst5~0                                          ; 1                 ; 0       ;
;      - inst12[0]~feeder                                                                 ; 0                 ; 6       ;
; Cin                                                                                     ;                   ;         ;
;      - inst11                                                                           ; 0                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst|inst5~1                                          ; 0                 ; 0       ;
; A[3]                                                                                    ;                   ;         ;
;      - inst10[3]                                                                        ; 1                 ; 0       ;
;      - Add32:inst4|Add8:inst|add1:inst3|inst5~0                                         ; 1                 ; 0       ;
; B[3]                                                                                    ;                   ;         ;
;      - Add32:inst4|Add8:inst|add1:inst3|inst5~0                                         ; 0                 ; 0       ;
;      - inst12[3]~feeder                                                                 ; 0                 ; 0       ;
; A[5]                                                                                    ;                   ;         ;
;      - inst10[5]                                                                        ; 1                 ; 1       ;
;      - Add32:inst4|Add8:inst|add1:inst5|inst5~0                                         ; 1                 ; 1       ;
; B[5]                                                                                    ;                   ;         ;
;      - Add32:inst4|Add8:inst|add1:inst5|inst5~0                                         ; 0                 ; 1       ;
;      - inst12[5]~feeder                                                                 ; 0                 ; 1       ;
; A[7]                                                                                    ;                   ;         ;
;      - inst10[7]                                                                        ; 1                 ; 3       ;
;      - Add32:inst4|Add8:inst|add1:inst7|inst5~0                                         ; 1                 ; 3       ;
; B[7]                                                                                    ;                   ;         ;
;      - Add32:inst4|Add8:inst|add1:inst7|inst5~0                                         ; 0                 ; 3       ;
;      - inst12[7]~feeder                                                                 ; 0                 ; 3       ;
; A[9]                                                                                    ;                   ;         ;
;      - inst10[9]                                                                        ; 0                 ; 2       ;
; B[9]                                                                                    ;                   ;         ;
;      - inst12[9]                                                                        ; 1                 ; 5       ;
; A[11]                                                                                   ;                   ;         ;
;      - inst10[11]~feeder                                                                ; 0                 ; 5       ;
; B[11]                                                                                   ;                   ;         ;
;      - inst12[11]                                                                       ; 1                 ; 5       ;
; A[13]                                                                                   ;                   ;         ;
;      - inst10[13]                                                                       ; 1                 ; 5       ;
; B[13]                                                                                   ;                   ;         ;
;      - inst12[13]                                                                       ; 1                 ; 5       ;
; A[15]                                                                                   ;                   ;         ;
;      - inst10[15]                                                                       ; 1                 ; 6       ;
; B[15]                                                                                   ;                   ;         ;
;      - inst12[15]                                                                       ; 0                 ; 5       ;
; A[17]                                                                                   ;                   ;         ;
;      - inst10[17]                                                                       ; 1                 ; 3       ;
; A[19]                                                                                   ;                   ;         ;
;      - inst10[19]                                                                       ; 1                 ; 3       ;
; A[21]                                                                                   ;                   ;         ;
;      - inst10[21]~feeder                                                                ; 0                 ; 5       ;
; A[23]                                                                                   ;                   ;         ;
;      - inst10[23]                                                                       ; 1                 ; 6       ;
; A[25]                                                                                   ;                   ;         ;
;      - inst10[25]                                                                       ; 0                 ; 2       ;
; A[27]                                                                                   ;                   ;         ;
;      - inst10[27]                                                                       ; 0                 ; 1       ;
; A[29]                                                                                   ;                   ;         ;
;      - inst10[29]                                                                       ; 1                 ; 2       ;
; wren                                                                                    ;                   ;         ;
;      - ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a0 ; 0                 ; 5       ;
; wraddress[0]                                                                            ;                   ;         ;
;      - ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; wraddress[1]                                                                            ;                   ;         ;
;      - ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; wraddress[2]                                                                            ;                   ;         ;
;      - ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; wraddress[3]                                                                            ;                   ;         ;
;      - ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; wraddress[4]                                                                            ;                   ;         ;
;      - ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; rdaddress[0]                                                                            ;                   ;         ;
;      - ram:inst1|rdaddress_reg[0]~feeder                                                ; 1                 ; 6       ;
; rdaddress[1]                                                                            ;                   ;         ;
;      - ram:inst1|rdaddress_reg[1]~feeder                                                ; 0                 ; 6       ;
; rdaddress[2]                                                                            ;                   ;         ;
;      - ram:inst1|rdaddress_reg[2]~feeder                                                ; 0                 ; 6       ;
; rdaddress[3]                                                                            ;                   ;         ;
;      - ram:inst1|rdaddress_reg[3]~feeder                                                ; 1                 ; 6       ;
; rdaddress[4]                                                                            ;                   ;         ;
;      - ram:inst1|rdaddress_reg[4]~feeder                                                ; 0                 ; 6       ;
; dataa[0]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 0                 ; 6       ;
; dataa[1]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 0                 ; 5       ;
; dataa[2]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 1                 ; 5       ;
; dataa[3]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 0                 ; 6       ;
; dataa[4]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 0                 ; 4       ;
; dataa[5]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 0                 ; 6       ;
; dataa[6]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 0                 ; 5       ;
; dataa[7]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 1                 ; 5       ;
; datab[0]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 0                 ; 5       ;
; datab[1]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 0                 ; 5       ;
; datab[2]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 0                 ; 6       ;
; datab[3]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 1                 ; 6       ;
; datab[4]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 1                 ; 6       ;
; datab[5]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 0                 ; 5       ;
; datab[6]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 1                 ; 5       ;
; datab[7]                                                                                ;                   ;         ;
;      - mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1          ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                            ;
+---------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk1    ; PIN_N14  ; 401     ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; reset_n ; PIN_D9   ; 146     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; wren    ; PIN_P20  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
+---------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk1 ; PIN_N14  ; 401     ; 37                                   ; Global Clock         ; GCLK9            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None ; M9K_X26_Y5_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 48                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 24                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 24                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 48                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                       ; Mode                      ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[0]    ; Simple Multiplier (9-bit) ; DSPOUT_X21_Y5_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|mac_mult1 ;                           ; DSPMULT_X21_Y5_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,055 / 27,275 ( 4 % ) ;
; C16 interconnects     ; 83 / 1,240 ( 7 % )     ;
; C4 interconnects      ; 662 / 20,832 ( 3 % )   ;
; Direct links          ; 237 / 27,275 ( < 1 % ) ;
; Global clocks         ; 1 / 10 ( 10 % )        ;
; Local interconnects   ; 313 / 8,064 ( 4 % )    ;
; R24 interconnects     ; 93 / 1,320 ( 7 % )     ;
; R4 interconnects      ; 663 / 28,560 ( 2 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.55) ; Number of LABs  (Total = 55) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 5                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 32                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.29) ; Number of LABs  (Total = 55) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 20                           ;
; 1 Clock                            ; 51                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.78) ; Number of LABs  (Total = 55) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 2                            ;
; 1                                            ; 4                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 7                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 3                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 4                            ;
; 26                                           ; 3                            ;
; 27                                           ; 3                            ;
; 28                                           ; 1                            ;
; 29                                           ; 3                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.85) ; Number of LABs  (Total = 55) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 3                            ;
; 1                                               ; 8                            ;
; 2                                               ; 7                            ;
; 3                                               ; 3                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 0                            ;
; 7                                               ; 0                            ;
; 8                                               ; 2                            ;
; 9                                               ; 4                            ;
; 10                                              ; 0                            ;
; 11                                              ; 3                            ;
; 12                                              ; 2                            ;
; 13                                              ; 2                            ;
; 14                                              ; 4                            ;
; 15                                              ; 2                            ;
; 16                                              ; 6                            ;
; 17                                              ; 1                            ;
; 18                                              ; 1                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
; 21                                              ; 1                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 0                            ;
; 27                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.84) ; Number of LABs  (Total = 55) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 4                            ;
; 3                                            ; 6                            ;
; 4                                            ; 2                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 4                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 3                            ;
; 28                                           ; 3                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
; 35                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 167       ; 33           ; 167       ; 0            ; 0            ; 167       ; 167       ; 0            ; 167       ; 167       ; 1            ; 0            ; 0            ; 0            ; 96           ; 1            ; 0            ; 96           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 167       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 134          ; 0         ; 167          ; 167          ; 0         ; 0         ; 167          ; 0         ; 0         ; 166          ; 167          ; 167          ; 167          ; 71           ; 166          ; 167          ; 71           ; 167          ; 167          ; 167          ; 167          ; 167          ; 167          ; 167          ; 167          ; 167          ; 0         ; 167          ; 167          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Cout               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUout[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[31]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[30]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[29]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[28]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[27]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[26]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[25]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[24]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[23]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[22]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[21]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[20]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[19]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[18]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[17]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[16]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[15]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[14]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[13]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[12]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[11]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[10]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[9]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[8]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[7]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[6]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[5]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[4]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[3]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[2]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[1]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sum[0]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CCout[5]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CCout[4]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CCout[3]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CCout[2]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CCout[1]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CCout[0]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[15]              ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[14]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[13]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[12]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[11]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[10]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[9]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[8]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[7]               ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[5]               ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[3]               ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[1]               ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[31]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[30]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[29]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[28]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[27]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[26]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[25]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[24]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[23]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[22]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[21]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[20]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[19]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[18]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[17]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[16]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_n            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IR[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IR[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[31]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[30]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[28]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[26]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[24]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[22]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[20]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[18]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[16]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[14]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[14]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[12]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[12]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[10]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[10]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[8]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[8]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cin                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[9]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[9]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[11]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[11]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[13]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[13]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[15]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[15]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[17]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[19]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[21]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[23]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[25]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[27]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[29]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wren               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wraddress[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wraddress[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wraddress[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wraddress[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wraddress[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdaddress[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdaddress[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdaddress[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdaddress[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdaddress[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataa[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataa[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataa[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataa[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataa[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataa[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataa[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataa[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datab[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datab[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datab[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datab[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datab[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datab[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datab[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datab[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk1            ; clk1                 ; 4.4               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                       ;
+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                          ; Destination Register                                                                                 ; Delay Added in ns ;
+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------+
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[13] ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a13~porta_datain_reg0  ; 0.402             ;
; ram:inst1|rdaddress_reg[0]                                               ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a15~portb_address_reg0 ; 0.401             ;
; ram:inst1|rdaddress_reg[1]                                               ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a15~portb_address_reg0 ; 0.401             ;
; ram:inst1|rdaddress_reg[2]                                               ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a15~portb_address_reg0 ; 0.401             ;
; ram:inst1|rdaddress_reg[4]                                               ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a15~portb_address_reg0 ; 0.401             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[11] ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a11~porta_datain_reg0  ; 0.383             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[10] ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a10~porta_datain_reg0  ; 0.381             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[15] ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a15~porta_datain_reg0  ; 0.376             ;
; ram:inst1|rdaddress_reg[3]                                               ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a15~portb_address_reg0 ; 0.194             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[6]  ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a6~porta_datain_reg0   ; 0.119             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[9]  ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a9~porta_datain_reg0   ; 0.115             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[8]  ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a8~porta_datain_reg0   ; 0.109             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[7]  ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a7~porta_datain_reg0   ; 0.104             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[3]  ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a3~porta_datain_reg0   ; 0.083             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[14] ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a14~porta_datain_reg0  ; 0.083             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[1]  ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a1~porta_datain_reg0   ; 0.080             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[2]  ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a2~porta_datain_reg0   ; 0.077             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[5]  ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a5~porta_datain_reg0   ; 0.069             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[4]  ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a4~porta_datain_reg0   ; 0.069             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[12] ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a12~porta_datain_reg0  ; 0.069             ;
; mult:inst|lpm_mult:lpm_mult_component|mult_blo:auto_generated|result[0]  ; ram:inst1|altsyncram:ram_block_rtl_0|altsyncram_87g1:auto_generated|ram_block1a0~porta_datain_reg0   ; 0.065             ;
; inst10[31]                                                               ; SQRT:inst3|altsqrt:ALTSQRT_component|dffpipe:r_dffe[0]|sr[0][1]                                      ; 0.011             ;
; inst12[25]                                                               ; inst13[30]                                                                                           ; 0.010             ;
; inst12[23]                                                               ; inst13[16]                                                                                           ; 0.010             ;
; inst12[21]                                                               ; inst13[18]                                                                                           ; 0.010             ;
; inst12[19]                                                               ; inst13[20]                                                                                           ; 0.010             ;
+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 26 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Performance optimization mode selected -- timing performance will be prioritized at the potential cost of increased logic area and compilation time
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M08DAF484C8GES for design "pipemultAssgmt"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484C8G is compatible
    Info (176445): Device 10M16DAF484C8G is compatible
    Info (176445): Device 10M25DAF484C8G is compatible
    Info (176445): Device 10M50DAF484C8GES is compatible
    Info (176445): Device 10M50DAF484C8G is compatible
    Info (176445): Device 10M40DAF484C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 165 pins of 167 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332104): Reading SDC File: 'pipemultAssgmt.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk1 (Rise) to clk1 (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    8.000         clk1
Info (176353): Automatically promoted node clk1~input (placed in PIN N14 (CLK2p, DIFFIO_RX_R14p, DIFFOUT_R14p, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 33 registers into blocks of type I/O Output Buffer
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 165 (unused VREF, 3.3V VCCIO, 94 input, 71 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVCMOS.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  31 pins available
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:22
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X21_Y13 to location X31_Y25
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during the Fitter is 1.08 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M08DAF484C8GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M08DAF484C8GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 96 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin B[31] uses I/O standard 3.3-V LVCMOS at E19
    Info (169178): Pin B[30] uses I/O standard 3.3-V LVCMOS at L14
    Info (169178): Pin B[29] uses I/O standard 3.3-V LVCMOS at F18
    Info (169178): Pin B[28] uses I/O standard 3.3-V LVCMOS at K15
    Info (169178): Pin B[27] uses I/O standard 3.3-V LVCMOS at M18
    Info (169178): Pin B[26] uses I/O standard 3.3-V LVCMOS at D21
    Info (169178): Pin B[25] uses I/O standard 3.3-V LVCMOS at G17
    Info (169178): Pin B[24] uses I/O standard 3.3-V LVCMOS at D18
    Info (169178): Pin B[23] uses I/O standard 3.3-V LVCMOS at C20
    Info (169178): Pin B[22] uses I/O standard 3.3-V LVCMOS at H17
    Info (169178): Pin B[21] uses I/O standard 3.3-V LVCMOS at C21
    Info (169178): Pin B[20] uses I/O standard 3.3-V LVCMOS at E18
    Info (169178): Pin B[19] uses I/O standard 3.3-V LVCMOS at L15
    Info (169178): Pin B[18] uses I/O standard 3.3-V LVCMOS at D19
    Info (169178): Pin B[17] uses I/O standard 3.3-V LVCMOS at L20
    Info (169178): Pin B[16] uses I/O standard 3.3-V LVCMOS at K14
    Info (169178): Pin clk1 uses I/O standard 3.3-V LVCMOS at N14
    Info (169178): Pin reset_n uses I/O standard 3.3-V LVCMOS at D9
    Info (169178): Pin IR[1] uses I/O standard 3.3-V LVCMOS at L19
    Info (169178): Pin IR[0] uses I/O standard 3.3-V LVCMOS at L18
    Info (169178): Pin A[31] uses I/O standard 3.3-V LVCMOS at H21
    Info (169178): Pin A[30] uses I/O standard 3.3-V LVCMOS at E8
    Info (169178): Pin A[28] uses I/O standard 3.3-V LVCMOS at E6
    Info (169178): Pin A[26] uses I/O standard 3.3-V LVCMOS at B1
    Info (169178): Pin A[24] uses I/O standard 3.3-V LVCMOS at C7
    Info (169178): Pin A[22] uses I/O standard 3.3-V LVCMOS at A3
    Info (169178): Pin A[20] uses I/O standard 3.3-V LVCMOS at B3
    Info (169178): Pin A[18] uses I/O standard 3.3-V LVCMOS at D5
    Info (169178): Pin A[16] uses I/O standard 3.3-V LVCMOS at C5
    Info (169178): Pin A[14] uses I/O standard 3.3-V LVCMOS at A2
    Info (169178): Pin B[14] uses I/O standard 3.3-V LVCMOS at K21
    Info (169178): Pin A[12] uses I/O standard 3.3-V LVCMOS at C4
    Info (169178): Pin B[12] uses I/O standard 3.3-V LVCMOS at G19
    Info (169178): Pin A[10] uses I/O standard 3.3-V LVCMOS at D7
    Info (169178): Pin B[10] uses I/O standard 3.3-V LVCMOS at G20
    Info (169178): Pin A[8] uses I/O standard 3.3-V LVCMOS at A4
    Info (169178): Pin B[8] uses I/O standard 3.3-V LVCMOS at K22
    Info (169178): Pin A[6] uses I/O standard 3.3-V LVCMOS at E10
    Info (169178): Pin B[6] uses I/O standard 3.3-V LVCMOS at E22
    Info (169178): Pin A[4] uses I/O standard 3.3-V LVCMOS at A6
    Info (169178): Pin B[4] uses I/O standard 3.3-V LVCMOS at N18
    Info (169178): Pin A[2] uses I/O standard 3.3-V LVCMOS at C8
    Info (169178): Pin B[2] uses I/O standard 3.3-V LVCMOS at N19
    Info (169178): Pin A[1] uses I/O standard 3.3-V LVCMOS at B7
    Info (169178): Pin B[1] uses I/O standard 3.3-V LVCMOS at N20
    Info (169178): Pin A[0] uses I/O standard 3.3-V LVCMOS at A5
    Info (169178): Pin B[0] uses I/O standard 3.3-V LVCMOS at M20
    Info (169178): Pin Cin uses I/O standard 3.3-V LVCMOS at V9
    Info (169178): Pin A[3] uses I/O standard 3.3-V LVCMOS at D10
    Info (169178): Pin B[3] uses I/O standard 3.3-V LVCMOS at C22
    Info (169178): Pin A[5] uses I/O standard 3.3-V LVCMOS at H11
    Info (169178): Pin B[5] uses I/O standard 3.3-V LVCMOS at D22
    Info (169178): Pin A[7] uses I/O standard 3.3-V LVCMOS at J10
    Info (169178): Pin B[7] uses I/O standard 3.3-V LVCMOS at F21
    Info (169178): Pin A[9] uses I/O standard 3.3-V LVCMOS at B4
    Info (169178): Pin B[9] uses I/O standard 3.3-V LVCMOS at J22
    Info (169178): Pin A[11] uses I/O standard 3.3-V LVCMOS at D8
    Info (169178): Pin B[11] uses I/O standard 3.3-V LVCMOS at F22
    Info (169178): Pin A[13] uses I/O standard 3.3-V LVCMOS at C6
    Info (169178): Pin B[13] uses I/O standard 3.3-V LVCMOS at G22
    Info (169178): Pin A[15] uses I/O standard 3.3-V LVCMOS at E9
    Info (169178): Pin B[15] uses I/O standard 3.3-V LVCMOS at J21
    Info (169178): Pin A[17] uses I/O standard 3.3-V LVCMOS at F7
    Info (169178): Pin A[19] uses I/O standard 3.3-V LVCMOS at C2
    Info (169178): Pin A[21] uses I/O standard 3.3-V LVCMOS at B2
    Info (169178): Pin A[23] uses I/O standard 3.3-V LVCMOS at E11
    Info (169178): Pin A[25] uses I/O standard 3.3-V LVCMOS at C3
    Info (169178): Pin A[27] uses I/O standard 3.3-V LVCMOS at B5
    Info (169178): Pin A[29] uses I/O standard 3.3-V LVCMOS at D6
    Info (169178): Pin wren uses I/O standard 3.3-V LVCMOS at P20
    Info (169178): Pin wraddress[0] uses I/O standard 3.3-V LVCMOS at P19
    Info (169178): Pin wraddress[1] uses I/O standard 3.3-V LVCMOS at U17
    Info (169178): Pin wraddress[2] uses I/O standard 3.3-V LVCMOS at T22
    Info (169178): Pin wraddress[3] uses I/O standard 3.3-V LVCMOS at R14
    Info (169178): Pin wraddress[4] uses I/O standard 3.3-V LVCMOS at AA21
    Info (169178): Pin rdaddress[0] uses I/O standard 3.3-V LVCMOS at AA22
    Info (169178): Pin rdaddress[1] uses I/O standard 3.3-V LVCMOS at N21
    Info (169178): Pin rdaddress[2] uses I/O standard 3.3-V LVCMOS at U18
    Info (169178): Pin rdaddress[3] uses I/O standard 3.3-V LVCMOS at M22
    Info (169178): Pin rdaddress[4] uses I/O standard 3.3-V LVCMOS at M21
    Info (169178): Pin dataa[0] uses I/O standard 3.3-V LVCMOS at P14
    Info (169178): Pin dataa[1] uses I/O standard 3.3-V LVCMOS at U21
    Info (169178): Pin dataa[2] uses I/O standard 3.3-V LVCMOS at R15
    Info (169178): Pin dataa[3] uses I/O standard 3.3-V LVCMOS at P18
    Info (169178): Pin dataa[4] uses I/O standard 3.3-V LVCMOS at R22
    Info (169178): Pin dataa[5] uses I/O standard 3.3-V LVCMOS at N22
    Info (169178): Pin dataa[6] uses I/O standard 3.3-V LVCMOS at P22
    Info (169178): Pin dataa[7] uses I/O standard 3.3-V LVCMOS at R20
    Info (169178): Pin datab[0] uses I/O standard 3.3-V LVCMOS at U22
    Info (169178): Pin datab[1] uses I/O standard 3.3-V LVCMOS at T21
    Info (169178): Pin datab[2] uses I/O standard 3.3-V LVCMOS at P15
    Info (169178): Pin datab[3] uses I/O standard 3.3-V LVCMOS at T19
    Info (169178): Pin datab[4] uses I/O standard 3.3-V LVCMOS at P21
    Info (169178): Pin datab[5] uses I/O standard 3.3-V LVCMOS at T18
    Info (169178): Pin datab[6] uses I/O standard 3.3-V LVCMOS at T20
    Info (169178): Pin datab[7] uses I/O standard 3.3-V LVCMOS at R18
Warning (169202): Inconsistent VCCIO across multiple banks of configuration pins. The configuration pins are contained in 2 banks in 'Internal Configuration' configuration scheme and there are 2 different VCCIOs.
Info (144001): Generated suppressed messages file C:/AlteraPrj/pipemultQP16_1/Schematic/output_files/pipemultAssgmt.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 5368 megabytes
    Info: Processing ended: Sun May 31 20:30:21 2020
    Info: Elapsed time: 00:00:40
    Info: Total CPU time (on all processors): 00:00:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/AlteraPrj/pipemultQP16_1/Schematic/output_files/pipemultAssgmt.fit.smsg.


