
# Architektur

## Program Status Register (PSR)

<img style="float: right;width: 60%" src="/ITLernen/tutorial/MCU/Theorie/img/PSR.svg">

Das PSR enth√§lt mehrere Flags, die den Zustand einer Rechenoperation widerspiegeln:
- **N (Negative)**: Setzt sich, wenn das Ergebnis negativ ist.
- **Z (Zero)**: Setzt sich, wenn das Ergebnis 0 ist.
- **C (Carry)**: Setzt sich, wenn ein √úbertrag in ein neues Bit erfolgt.
- **V (Overflow)**: Setzt sich, wenn das Ergebnis den darstellbaren Wertebereich √ºberschreitet.

## Program Counter (PC)

Der Program Counter (PC) ist ein Register in der CPU, das die Adresse der n√§chsten auszuf√ºhrenden Instruktion speichert. Er spielt eine zentrale Rolle bei der sequentiellen Befehlsverarbeitung in einem Computer.
## Bus-System
<img style="float: right;width: 60%" src="/ITLernen/tutorial/MCU/Theorie/img/bussystem.png">

- **Datenbus**: √úbertr√§gt Daten zwischen Komponenten.
- **Steuerbus**: √úbertr√§gt Steuersignale (z. B. Lese-/Schreibbefehle).
- **Adressbus**: √úbertr√§gt Speicheradressen zur Festlegung von Lese-/Schreibvorg√§ngen.

<a target="_blank" href="https://dev.inf-schule.de/content/12_rechner/4_johnny/johnny3/">Beispiel zum Bus-System im Johnny Simulator</a>

<br>
<br>
<br>
<br>
<br>

## Von-Neumann- vs. Harvard-Architektur
### **Von-Neumann-Architektur**
Die **Von-Neumann-Architektur** basiert auf einem gemeinsamen Speicher f√ºr Daten und Programme. Das bedeutet:
- Ein einziger Speicher h√§lt sowohl Befehle als auch Daten.
- Befehle und Daten werden √ºber denselben Bus √ºbertragen (Von-Neumann-Flaschenhals).
- Der Prozessor verarbeitet Befehle sequenziell.

### **Harvard-Architektur**
Die **Harvard-Architektur** trennt Speicher und Busse f√ºr Daten und Programme:
- Es gibt separate Speicher f√ºr Befehle und Daten.
- Der Prozessor kann parallel auf beide Speicher zugreifen.

### **Vor-/Nachteile**

<img style="float: right;width: 60%" src="/ITLernen/tutorial/MCU/Theorie/img/Neumannvsharvard.svg">

**Von-Neumann-Architektur**:
- (+) Einfacherer Aufbau.
- (-) *Von-Neumann-Flaschenhals*: Gemeinsame Busleitung f√ºr Code und Daten begrenzt die Geschwindigkeit.

**Harvard-Architektur**:
- (+) Paralleler Zugriff auf Code und Daten.
- (-) Erh√∂hter Hardwareaufwand durch separate Speicher und Busse.

## RISC vs. CISC

Prozessoren k√∂nnen grunds√§tzlich in zwei Architekturtypen unterteilt werden:

- **RISC (Reduced Instruction Set Computing)**  
  ‚Üí Prozessor mit reduziertem Befehlssatz, einfache und schnelle Befehle.

- **CISC (Complex Instruction Set Computing)**  
  ‚Üí Prozessor mit komplexem Befehlssatz, der direkt mehr Funktionen in einem Befehl erledigen kann.


Hier ist dein Lernzettel zu **RISC & CISC ‚Äì Architekturtypen von Prozessoren** mit einer Tabelle f√ºr Vor- und Nachteile:


### **Vergleich RISC vs. CISC**

| **Merkmal**      | **RISC** | **CISC** |
|-----------------|---------|---------|
| **Befehlssatz** | Wenige, einfache Befehle | Viele, komplexe Befehle |
| **Befehlsl√§nge** | Meist gleich lang | Unterschiedlich |
| **Taktzyklen pro Befehl** | 1 | Mehrere |
| **Speicherzugriffe** | Load/Store-Prinzip | Direkter Speicherzugriff |
| **Codegr√∂√üe** | Gr√∂√üer | Kleiner |
| **Hardware** | Einfacher, weniger Transistoren | Komplexer, mehr Transistoren |
| **Energieverbrauch** | Gering | Hoch |
| **Anwendungen** | Mobile Ger√§te (ARM, MIPS) | Desktop, Server (x86) |



### **Vor- und Nachteile**

| **Architektur** | **Vorteile** | **Nachteile** |
|----------------|-------------|--------------|
| **RISC** | Schnell, energieeffizient, einfache Hardware | Gr√∂√üere Programme, komplexe Compiler-Optimierung |
| **CISC** | K√ºrzere Programme, weniger Speicherverbrauch | H√∂herer Energieverbrauch, komplexe Hardware |


### **Fazit**
- **RISC** wird heute vor allem in energieeffizienten und mobilen Ger√§ten (Smartphones, Tablets) eingesetzt, z. B. **ARM-Prozessoren**.
- **CISC** ist in klassischen Desktop-PCs und Servern verbreitet, insbesondere durch die **x86-Architektur (Intel, AMD)**.
- Moderne Prozessoren kombinieren oft beide Prinzipien, z. B. durch **Mikrocode** in CISC-Prozessoren, der Befehle in einfachere interne Operationen zerlegt.



M√∂chtest du noch Erg√§nzungen oder Anpassungen? üòä


## Maschienenzyklus

Ein **Maschinenzyklus** bezeichnet die grundlegenden Schritte, die eine CPU bei der Verarbeitung eines Befehls durchf√ºhrt. Er besteht aus vier Hauptphasen:
<br>
<br>
<img style="width: 60%; float: left; position: relative; left: 50%; transform: translateX(-50%);" src="/ITLernen/tutorial/MCU/Theorie/img/MaschienenZyklus.svg">
<br>
<br>
<br>
1. **Fetch (Holen)** ‚Äì Die CPU ruft den n√§chsten Befehl aus dem Speicher (RAM) ab.

2. **Decode (Dekodieren)** ‚Äì Der Befehl wird entschl√ºsselt, um festzustellen, welche Operation ausgef√ºhrt werden soll.

3. **Execute (Ausf√ºhren)** ‚Äì Die CPU f√ºhrt die Anweisung aus (z. B. eine Berechnung oder einen Speicherzugriff).


### **Pipelining**
Erm√∂glicht parallele Verarbeitung durch simultanes Laden, Dekodieren und Ausf√ºhren von Befehlen.
<br>
<br>
<img style="width: 60%; float: left; position: relative; left: 50%; transform: translateX(-50%);" src="/ITLernen/tutorial/MCU/Theorie/img/Pipelining.svg">
<br>
<br>
<br>
