# 芯片设计流程

来源：[芯片设计的一般流程（言简意赅 一看就懂）](https://blog.csdn.net/EE_onlyknow_mat/article/details/94591850)

大公司的设计流程一般分为**前端 - 中端 - 后端**，但是大部分的设计公司并没有这么严格，而是**将中端并入后端里边**，并没有统一的界限。

## 前端

**前端设计的主要目的是生成芯片的门级网表电路。**前端设计，可以概括成三个阶段：**功能划分、代码编写、验证**。

- 规格制定
- 设计划分
- RTL编码：用verilog将大佬划分好的某个模块描述出来。
- 功能验证：将写好的HDL在测试平台上跑一遍，将功能上的漏洞消灭在这个阶段。
- 逻辑综合：将仿真通过的代码生成门级网表netlist。
- 静态时序分析：STA对应功能验证，它属于时序验证。
- 形式验证

### 功能划分

对于刚刚接触到这个行业的新手来说，**规格制定和设计划分**都轮不到，大佬们根据客户的要求**制定项目书**，接着再**进行模块划分**以及**算法层面到硬件实现的转换**。

### 代码编写

到**RTL编码**这一步，基本上就是大部分刚入行前端的人所接触到的任务之一了，就是**用verilog将大佬划分好的某个模块描述出来**。

### 验证

* **功能验证，目的是将写好的硬件描述语言在测试平台上跑一遍，将功能上的漏洞消灭在这个阶段。**（如果漏洞一直持续到流片，那公司直接倒闭就可以了）。

* **逻辑综合**的目的是**将仿真通过的代码生成门级网表netlist**。

* **静态时序分析（STA）对应功能验证**，它属于**时序验证**，请牢记，所有时序分析的根本目的，就是看建立时间和保持时间是否满足。
* **形式验证**，是**对综合后的门级网表进行验证，方法是对照RTL代码与生成的门级网表（电路图），看是否等价。**



## 中端

中端很简单，一般来说只有一个**“DFT”，即 design for test** 。也是它为什么可以被并入后端。
DFT就是**设计测试**，即**在设计的阶段，设计一些用于测试的东西**。

验证和测试的区别：

* **验证的对于verilog代码，对于时序，对于形式的验证**，此时没有涉及到芯片成品（还没到后端呢，离芯片成品差远了）。
* **测试是在芯片造出来之后，在物理层面进行测试**。

DFT设计测试，就是**在设计的时候插入扫描链，用于将来的测试**。



## 后端

经过后端的一系列步骤，最终**生成GDSII的文件格式交给芯片代工厂（Foundry）**。这是后端设计的最终目的。

- 布局布线
- 时钟树综合（CTS）
- 提取寄生参数
- 物理版图验证
- 设计完成

### 布局布线

* **布局规划**就是放置芯片的宏单元模块，在总体上确定**各种功能电路的摆放位置**，如IP模块，RAM，I/O引脚等等。**布局规划能直接影响芯片最终的面积**。

* **布线**就是**金属布线可以达到的最小宽度，从微观上看就是MOS管的沟道长度**。（请牢记这一点，**芯片常说的14nm，28nm, 7nm工艺**，指的就是这个）。

### 时钟树综合（CTS）

时钟树综合，Clock Tree Synthesis（CTS），可以理解为**时钟的布线**，目的是**使时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小**。

### 提取寄生参数

**寄生参数**指的是**导线之间的互感电容，以及导线本身的电阻**。这些东西不能忽略，如果设计不好，对于最终的器件有很严重的影响。

### 物理版图验证

物理版图验证，这一块要做的东西很多，典型来说包括：

- 版图与逻辑综合后的**门级电路图的对比验证**（LVS验证）。
- **设计规则检查**，检查连线间距，连线宽度等是否满足工艺要求（DRC）。
- **电气规则检查**，检查短路和开路等电气规则违例（ERC）等。

**物理版图验证完成也就是整个芯片设计阶段完成，下面的就是芯片制造**。芯片制造的主要内容，简单理解晶体管是什么，为什么CPU的功能要看晶体管数量等问题。

<br/>

<br/>

## 常见术语说明

### RTL


在EDA设计中RTL表示 寄存器传输级（**Register-Transfer Level（RTL）**）。在集成电路设计中，是用于**描述同步数字电路操作的抽象级**。

**在RTL级，IC是由一组寄存器以及寄存器之间的逻辑操作构成。**之所以如此，是因为**绝大多数的电路可以被看成由寄存器来存储二进制数据、由寄存器之间的逻辑操作来完成数据的处理，数据处理的流程由时序状态机来控制，这些处理和控制可以用硬件描述语言来描述。**

**RTL级和门级**简单的区别在于：

* **RTL是用硬件描述语言（Verilog 或VHDL）描述理想达到的功能**。
* **门级则是用具体的逻辑单元（依赖厂家的库）来实现你的功能，门级最终可以在半导体厂加工成实际的硬件**。一句话，RTL和门级是设计实现上的不同阶段，RTL经过逻辑综合后，就得到门级。

### 掩模（Mask）

掩模版（mask）简称掩模，是光刻工艺不可缺少的部件。**掩模上承载有设计图形，光线透过它，把设计图形透射在光刻胶上。掩模的性能直接决定了光刻工艺的质量。**在投影式光刻机中，掩模作为一个光学元件位于会聚透镜（condenser lens）与投影透镜（projection lens）之间，它并不和晶圆有直接接触。掩模上的图形缩小4~10倍（现代光刻机一般都是缩小4倍）后透射在晶圆表面。为了区别接触式曝光中使用的掩模，投影式曝光中使用的掩模又被称为倍缩式掩模（reticle）。

<img src="https://i.loli.net/2021/09/03/Zzq2SCbdAH57OGQ.png" alt="查看源图像" style="zoom: 33%;" />



