.globl main
.data
__str__0:
.byte 115
.byte 116
.byte 114
.byte 0
.text
main:
mv t0 fp
mv fp sp
addi sp sp -52
sw t0 0(sp)
sw s1 4(sp)
sw s2 8(sp)
sw s3 12(sp)
sw s4 16(sp)
sw s5 20(sp)
sw s6 24(sp)
sw s7 28(sp)
sw s8 32(sp)
sw s9 36(sp)
sw s10 40(sp)
sw s11 44(sp)
sw ra 48(sp)
addi fp fp -4
addi sp sp -4
addi sp sp -4
addi s1 x0 0
addi sp sp -16
sw s1 0(sp)
addi s1 x0 0
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
slt s1 t1 t0
sw s1 12(sp)
lw t3 8(sp)
or s1 t2 t3
xori s1 s1 1
addi sp sp 16
addi sp sp -20
sw s1 16(sp)
lw t4 16(sp)
addi s1 x0 0
sw s1 0(sp)
addi s1 x0 0
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
xor s1 t4 t2
xori s1 s1 1
addi sp sp 20
sltiu s1 s1 1
sw s1 0(sp)
jal ra PrintBool
mv s1 a0
addi sp sp 4
addi sp sp -4
addi s1 x0 0
addi sp sp -16
sw s1 0(sp)
addi s1 x0 2
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
slt s1 t1 t0
sw s1 12(sp)
lw t3 8(sp)
or s1 t2 t3
xori s1 s1 1
addi sp sp 16
addi sp sp -20
sw s1 16(sp)
lw t4 16(sp)
addi s1 x0 0
sw s1 0(sp)
addi s1 x0 2
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
xor s1 t4 t2
xori s1 s1 1
addi sp sp 20
sw s1 0(sp)
jal ra PrintBool
mv s1 a0
addi sp sp 4
addi sp sp -4
addi s1 x0 2
addi sp sp -16
sw s1 0(sp)
addi s1 x0 1
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
slt s1 t1 t0
sw s1 12(sp)
lw t3 8(sp)
or s1 t2 t3
xori s1 s1 1
addi sp sp 16
addi sp sp -20
sw s1 16(sp)
lw t4 16(sp)
addi s1 x0 2
sw s1 0(sp)
addi s1 x0 1
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
xor s1 t4 t2
xori s1 s1 1
addi sp sp 20
sw s1 0(sp)
jal ra PrintBool
mv s1 a0
addi sp sp 4
addi sp sp -4
addi s1 x0 3
addi sp sp -16
sw s1 0(sp)
addi s1 x0 3
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
slt s1 t1 t0
sw s1 12(sp)
lw t3 8(sp)
or s1 t2 t3
xori s1 s1 1
addi sp sp 16
addi sp sp -20
sw s1 16(sp)
lw t4 16(sp)
addi s1 x0 3
sw s1 0(sp)
addi s1 x0 3
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
xor s1 t4 t2
xori s1 s1 1
addi sp sp 20
sltiu s1 s1 1
sw s1 0(sp)
jal ra PrintBool
mv s1 a0
addi sp sp 4
addi sp sp -4
addi s1 x0 100
addi sp sp -16
sw s1 0(sp)
addi s1 x0 100
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
slt s1 t1 t0
sw s1 12(sp)
lw t3 8(sp)
or s1 t2 t3
xori s1 s1 1
addi sp sp 16
addi sp sp -20
sw s1 16(sp)
lw t4 16(sp)
addi s1 x0 100
sw s1 0(sp)
addi s1 x0 100
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
xor s1 t4 t2
xori s1 s1 1
addi sp sp 20
sltiu s1 s1 1
sw s1 0(sp)
jal ra PrintBool
mv s1 a0
addi sp sp 4
addi sp sp -4
addi s1 x0 99
addi sp sp -16
sw s1 0(sp)
addi s1 x0 100
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
slt s1 t1 t0
sw s1 12(sp)
lw t3 8(sp)
or s1 t2 t3
xori s1 s1 1
addi sp sp 16
addi sp sp -20
sw s1 16(sp)
lw t4 16(sp)
addi s1 x0 99
sw s1 0(sp)
addi s1 x0 100
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
xor s1 t4 t2
xori s1 s1 1
addi sp sp 20
sw s1 0(sp)
jal ra PrintBool
mv s1 a0
addi sp sp 4
addi sp sp -4
addi s1 x0 100
addi sp sp -16
sw s1 0(sp)
addi s1 x0 0
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
slt s1 t1 t0
sw s1 12(sp)
lw t3 8(sp)
or s1 t2 t3
xori s1 s1 1
addi sp sp 16
addi sp sp -20
sw s1 16(sp)
lw t4 16(sp)
addi s1 x0 100
sw s1 0(sp)
addi s1 x0 0
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
xor s1 t4 t2
xori s1 s1 1
addi sp sp 20
sltiu s1 s1 1
sw s1 0(sp)
jal ra PrintBool
mv s1 a0
addi sp sp 4
addi sp sp -4
addi s1 x0 0
addi sp sp -16
sw s1 0(sp)
addi s1 x0 0
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
slt s1 t1 t0
sw s1 12(sp)
lw t3 8(sp)
or s1 t2 t3
xori s1 s1 1
addi sp sp 16
addi sp sp -20
sw s1 16(sp)
lw t4 16(sp)
addi s1 x0 0
sw s1 0(sp)
addi s1 x0 0
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
xor s1 t4 t2
xori s1 s1 1
addi sp sp 20
sltiu s1 s1 1
sw s1 0(sp)
jal ra PrintBool
mv s1 a0
addi sp sp 4
addi sp sp -4
la s1 __str__0
addi sp sp -16
sw s1 0(sp)
la s1 __str__0
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
slt s1 t1 t0
sw s1 12(sp)
lw t3 8(sp)
or s1 t2 t3
xori s1 s1 1
addi sp sp 16
addi sp sp -20
sw s1 16(sp)
lw t4 16(sp)
la s1 __str__0
sw s1 0(sp)
la s1 __str__0
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
xor s1 t4 t2
xori s1 s1 1
addi sp sp 20
sltiu s1 s1 1
sw s1 0(sp)
jal ra PrintBool
mv s1 a0
addi sp sp 4
la s1 __str__0
addi sp sp -4
sw s1 0(sp)
addi s1 x0 1
lw t0 0(sp)
add s1 s1 t0
addi sp sp 4
sw s1 -52(fp)
addi sp sp -4
addi s1 fp -52
lw s1 0(s1)
addi sp sp -16
sw s1 0(sp)
la s1 __str__0
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
slt s1 t1 t0
sw s1 12(sp)
lw t3 8(sp)
or s1 t2 t3
xori s1 s1 1
addi sp sp 16
addi sp sp -20
sw s1 16(sp)
lw t4 16(sp)
addi s1 fp -52
lw s1 0(s1)
sw s1 0(sp)
la s1 __str__0
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
xor s1 t4 t2
xori s1 s1 1
addi sp sp 20
sltiu s1 s1 1
sw s1 0(sp)
jal ra PrintBool
mv s1 a0
addi sp sp 4
addi sp sp -4
la s1 __str__0
addi sp sp -16
sw s1 0(sp)
addi s1 fp -52
lw s1 0(s1)
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
slt s1 t1 t0
sw s1 12(sp)
lw t3 8(sp)
or s1 t2 t3
xori s1 s1 1
addi sp sp 16
addi sp sp -20
sw s1 16(sp)
lw t4 16(sp)
la s1 __str__0
sw s1 0(sp)
addi s1 fp -52
lw s1 0(s1)
sw s1 4(sp)
lw t0 0(sp)
lw t1 4(sp)
slt s1 t0 t1
sw s1 8(sp)
lw t2 8(sp)
xor s1 t4 t2
xori s1 s1 1
addi sp sp 20
sw s1 0(sp)
jal ra PrintBool
mv s1 a0
addi sp sp 4
addi s1 x0 0
mv a0 s1
j _main
addi sp sp 4
_main:
lw fp 0(sp)
lw s1 4(sp)
lw s2 8(sp)
lw s3 12(sp)
lw s4 16(sp)
lw s5 20(sp)
lw s6 24(sp)
lw s7 28(sp)
lw s8 32(sp)
lw s9 36(sp)
lw s10 40(sp)
lw s11 44(sp)
lw ra 48(sp)
addi sp sp 52
mv a1 a0
addi a0 x0 17
ecall
