Fitter report for PHYctrl_Slave
Thu Jul 20 20:38:06 2017
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Jul 20 20:38:06 2017           ;
; Quartus Prime Version              ; 16.0.0 Build 211 04/27/2016 SJ Standard Edition ;
; Revision Name                      ; PHYctrl_Slave                                   ;
; Top-level Entity Name              ; PHYctrl_Slave_MAX10                             ;
; Family                             ; MAX 10                                          ;
; Device                             ; 10M50DAF484C6GES                                ;
; Timing Models                      ; Preliminary                                     ;
; Total logic elements               ; 501 / 49,760 ( 1 % )                            ;
;     Total combinational functions  ; 454 / 49,760 ( < 1 % )                          ;
;     Dedicated logic registers      ; 278 / 49,760 ( < 1 % )                          ;
; Total registers                    ; 278                                             ;
; Total pins                         ; 46 / 360 ( 13 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 4 / 288 ( 1 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                   ;
; ADC blocks                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M50DAF484C6GES                      ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; USER_LED[0]      ; Missing drive strength and slew rate ;
; USER_LED[1]      ; Missing drive strength and slew rate ;
; USER_LED[2]      ; Missing drive strength and slew rate ;
; USER_LED[3]      ; Missing drive strength and slew rate ;
; USER_LED[4]      ; Missing drive strength and slew rate ;
; PMODA_IO[0]      ; Missing drive strength               ;
; PMODA_IO[1]      ; Missing drive strength               ;
; ENET_MDC         ; Missing drive strength and slew rate ;
; ENET0_RESET_N    ; Missing drive strength and slew rate ;
; ENET0_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET0_TX_EN      ; Missing drive strength and slew rate ;
; ENET0_TX_ER      ; Missing drive strength and slew rate ;
; ENET1_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET1_RESET_N    ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET1_TX_EN      ; Missing drive strength and slew rate ;
; ENET_MDIO        ; Missing drive strength and slew rate ;
+------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                        ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                           ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[0]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult3 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[0]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[0]~_Duplicate_1                                                ; Q                ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[0]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[1]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult3 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[1]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[1]~_Duplicate_1                                                ; Q                ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[1]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[2]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult3 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[2]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[2]~_Duplicate_1                                                ; Q                ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[2]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult3 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[3]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[3]~_Duplicate_1                                                ; Q                ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[3]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult3 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[4]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[4]~_Duplicate_1                                                ; Q                ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[4]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult3 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[5]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[5]~_Duplicate_1                                                ; Q                ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[5]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult3 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[6]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[6]~_Duplicate_1                                                ; Q                ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[6]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult3 ; DATAB            ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[7]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[7]~_Duplicate_1                                                ; Q                ;                       ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[7]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult1 ; DATAB            ;                       ;
+-------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                               ;
+--------------+---------------------+--------------+--------------+---------------+----------------+
; Name         ; Ignored Entity      ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source ;
+--------------+---------------------+--------------+--------------+---------------+----------------+
; Location     ;                     ;              ; ADC1IN[0]    ; PIN_F5        ; QSF Assignment ;
; Location     ;                     ;              ; ADC1IN[1]    ; PIN_F4        ; QSF Assignment ;
; Location     ;                     ;              ; ADC1IN[2]    ; PIN_J8        ; QSF Assignment ;
; Location     ;                     ;              ; ADC1IN[3]    ; PIN_J9        ; QSF Assignment ;
; Location     ;                     ;              ; ADC1IN[4]    ; PIN_J4        ; QSF Assignment ;
; Location     ;                     ;              ; ADC1IN[5]    ; PIN_H3        ; QSF Assignment ;
; Location     ;                     ;              ; ADC1IN[6]    ; PIN_K5        ; QSF Assignment ;
; Location     ;                     ;              ; ADC1IN[7]    ; PIN_K6        ; QSF Assignment ;
; Location     ;                     ;              ; ADC2IN[0]    ; PIN_E4        ; QSF Assignment ;
; Location     ;                     ;              ; ADC2IN[1]    ; PIN_J3        ; QSF Assignment ;
; Location     ;                     ;              ; ADC2IN[2]    ; PIN_G4        ; QSF Assignment ;
; Location     ;                     ;              ; ADC2IN[3]    ; PIN_F3        ; QSF Assignment ;
; Location     ;                     ;              ; ADC2IN[4]    ; PIN_H4        ; QSF Assignment ;
; Location     ;                     ;              ; ADC2IN[5]    ; PIN_G3        ; QSF Assignment ;
; Location     ;                     ;              ; ADC2IN[6]    ; PIN_K4        ; QSF Assignment ;
; Location     ;                     ;              ; ADC2IN[7]    ; PIN_E3        ; QSF Assignment ;
; Location     ;                     ;              ; CLOCK_10_ADC ; PIN_N5        ; QSF Assignment ;
; Location     ;                     ;              ; ENET0_INTn   ; PIN_V7        ; QSF Assignment ;
; Location     ;                     ;              ; ENET0_RX_COL ; PIN_P1        ; QSF Assignment ;
; Location     ;                     ;              ; ENET0_RX_CRS ; PIN_N8        ; QSF Assignment ;
; Location     ;                     ;              ; ENET0_RX_ER  ; PIN_U2        ; QSF Assignment ;
; Location     ;                     ;              ; ENET1_INTn   ; PIN_AA3       ; QSF Assignment ;
; Location     ;                     ;              ; ENET1_RX_COL ; PIN_N2        ; QSF Assignment ;
; Location     ;                     ;              ; ENET1_RX_CRS ; PIN_N3        ; QSF Assignment ;
; Location     ;                     ;              ; ENET1_RX_ER  ; PIN_R2        ; QSF Assignment ;
; Location     ;                     ;              ; ENET1_TX_ER  ; PIN_U5        ; QSF Assignment ;
; Location     ;                     ;              ; PMODA_IO[2]  ; PIN_A6        ; QSF Assignment ;
; Location     ;                     ;              ; PMODA_IO[3]  ; PIN_B7        ; QSF Assignment ;
; Location     ;                     ;              ; PMODA_IO[4]  ; PIN_D8        ; QSF Assignment ;
; Location     ;                     ;              ; PMODA_IO[5]  ; PIN_A4        ; QSF Assignment ;
; Location     ;                     ;              ; PMODA_IO[6]  ; PIN_A5        ; QSF Assignment ;
; Location     ;                     ;              ; PMODA_IO[7]  ; PIN_E9        ; QSF Assignment ;
; Location     ;                     ;              ; PMODB_IO[0]  ; PIN_E8        ; QSF Assignment ;
; Location     ;                     ;              ; PMODB_IO[1]  ; PIN_D5        ; QSF Assignment ;
; Location     ;                     ;              ; PMODB_IO[2]  ; PIN_B5        ; QSF Assignment ;
; Location     ;                     ;              ; PMODB_IO[3]  ; PIN_C4        ; QSF Assignment ;
; Location     ;                     ;              ; PMODB_IO[4]  ; PIN_A2        ; QSF Assignment ;
; Location     ;                     ;              ; PMODB_IO[5]  ; PIN_A3        ; QSF Assignment ;
; Location     ;                     ;              ; PMODB_IO[6]  ; PIN_B4        ; QSF Assignment ;
; Location     ;                     ;              ; PMODB_IO[7]  ; PIN_B3        ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC1IN[0]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC1IN[1]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC1IN[2]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC1IN[3]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC1IN[4]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC1IN[5]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC1IN[6]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC1IN[7]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC2IN[0]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC2IN[1]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC2IN[2]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC2IN[3]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC2IN[4]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC2IN[5]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC2IN[6]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ADC2IN[7]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; CLOCK_10_ADC ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ENET0_INTn   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ENET0_RX_COL ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ENET0_RX_CRS ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ENET0_RX_ER  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ENET1_INTn   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ENET1_RX_COL ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ENET1_RX_CRS ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ENET1_RX_ER  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; ENET1_TX_ER  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; PMODA_IO[2]  ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; PMODA_IO[3]  ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; PMODA_IO[4]  ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; PMODA_IO[5]  ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; PMODA_IO[6]  ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; PMODA_IO[7]  ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; PMODB_IO[0]  ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; PMODB_IO[1]  ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; PMODB_IO[2]  ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; PMODB_IO[3]  ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; PMODB_IO[4]  ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; PMODB_IO[5]  ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; PMODB_IO[6]  ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; PHYctrl_Slave_MAX10 ;              ; PMODB_IO[7]  ; 3.3-V LVCMOS  ; QSF Assignment ;
+--------------+---------------------+--------------+--------------+---------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 861 ) ; 0.00 % ( 0 / 861 )         ; 0.00 % ( 0 / 861 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 861 ) ; 0.00 % ( 0 / 861 )         ; 0.00 % ( 0 / 861 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 843 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/16.0/myProjects/PHYctrl_100Mbps_Slave_max10/output_files/PHYctrl_Slave.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 501 / 49,760 ( 1 % )   ;
;     -- Combinational with no register       ; 223                    ;
;     -- Register only                        ; 47                     ;
;     -- Combinational with a register        ; 231                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 155                    ;
;     -- 3 input functions                    ; 106                    ;
;     -- <=2 input functions                  ; 193                    ;
;     -- Register only                        ; 47                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 270                    ;
;     -- arithmetic mode                      ; 184                    ;
;                                             ;                        ;
; Total registers*                            ; 278 / 51,509 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 278 / 49,760 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 38 / 3,110 ( 1 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 46 / 360 ( 13 % )      ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )         ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )        ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M9Ks                                        ; 0 / 182 ( 0 % )        ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; ADC blocks                                  ; 0 / 2 ( 0 % )          ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 4 / 288 ( 1 % )        ;
; PLLs                                        ; 1 / 4 ( 25 % )         ;
; Global clocks                               ; 4 / 20 ( 20 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0.3% / 0.3% / 0.3%     ;
; Peak interconnect usage (total/H/V)         ; 3.1% / 2.8% / 3.5%     ;
; Maximum fan-out                             ; 167                    ;
; Highest non-global fan-out                  ; 167                    ;
; Total fan-out                               ; 2467                   ;
; Average fan-out                             ; 2.74                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 501 / 49760 ( 1 % )   ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 223                   ; 0                              ;
;     -- Register only                        ; 47                    ; 0                              ;
;     -- Combinational with a register        ; 231                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 155                   ; 0                              ;
;     -- 3 input functions                    ; 106                   ; 0                              ;
;     -- <=2 input functions                  ; 193                   ; 0                              ;
;     -- Register only                        ; 47                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 270                   ; 0                              ;
;     -- arithmetic mode                      ; 184                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 278                   ; 0                              ;
;     -- Dedicated logic registers            ; 278 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 38 / 3110 ( 1 % )     ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 46                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 288 ( 1 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )       ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 56                    ; 2                              ;
;     -- Registered Input Connections         ; 55                    ; 0                              ;
;     -- Output Connections                   ; 3                     ; 55                             ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2562                  ; 67                             ;
;     -- Registered Connections               ; 853                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 2                     ; 57                             ;
;     -- hard_block:auto_generated_inst       ; 57                    ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 22                    ; 2                              ;
;     -- Output Ports                         ; 23                    ; 1                              ;
;     -- Bidir Ports                          ; 1                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_25_MAX10    ; M8    ; 2        ; 0            ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; CLOCK_50_MAX10    ; M9    ; 2        ; 0            ; 18           ; 21           ; 89                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET0_LED_LINK100 ; R9    ; 3        ; 22           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET0_RX_CLK      ; P3    ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET0_RX_DATA[0]  ; N9    ; 2        ; 0            ; 13           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET0_RX_DATA[1]  ; T1    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET0_RX_DATA[2]  ; N1    ; 2        ; 0            ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET0_RX_DATA[3]  ; T3    ; 2        ; 0            ; 12           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET0_RX_DV       ; T2    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET0_TX_CLK      ; E10   ; 8        ; 36           ; 39           ; 21           ; 10                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; ENET1_LED_LINK100 ; P9    ; 3        ; 22           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET1_RX_CLK      ; R3    ; 2        ; 0            ; 16           ; 21           ; 126                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET1_RX_DATA[0]  ; P8    ; 2        ; 0            ; 9            ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET1_RX_DATA[1]  ; M1    ; 2        ; 0            ; 16           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET1_RX_DATA[2]  ; M2    ; 2        ; 0            ; 16           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET1_RX_DATA[3]  ; R7    ; 2        ; 0            ; 9            ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET1_RX_DV       ; R1    ; 2        ; 0            ; 3            ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ENET1_TX_CLK      ; E11   ; 8        ; 36           ; 39           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; USER_PB[0]        ; L22   ; 5        ; 78           ; 25           ; 14           ; 81                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; USER_PB[1]        ; M21   ; 5        ; 78           ; 25           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; USER_PB[2]        ; M22   ; 5        ; 78           ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; USER_PB[3]        ; N21   ; 5        ; 78           ; 25           ; 7            ; 167                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ENET0_GTX_CLK    ; T5    ; 2        ; 0            ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_RESET_N    ; V8    ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[0] ; R5    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[1] ; P5    ; 2        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[2] ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[3] ; W2    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_EN      ; R4    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_ER      ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_GTX_CLK    ; T6    ; 2        ; 0            ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_RESET_N    ; AB4   ; 3        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[0] ; U1    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[1] ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[2] ; U3    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[3] ; U4    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_EN      ; V3    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_MDC         ; Y6    ; 3        ; 20           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PMODA_IO[0]      ; C7    ; 8        ; 34           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PMODA_IO[1]      ; C8    ; 8        ; 36           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USER_LED[0]      ; T20   ; 5        ; 78           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USER_LED[1]      ; U22   ; 5        ; 78           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USER_LED[2]      ; U21   ; 5        ; 78           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USER_LED[3]      ; AA21  ; 5        ; 78           ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USER_LED[4]      ; AA22  ; 5        ; 78           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                       ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------+
; ENET_MDIO ; Y5    ; 3        ; 18           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_outputcontrol:outctrl|MdoEn (inverted) ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 27 / 36 ( 75 % ) ; 2.5V          ; --           ;
; 3        ; 6 / 48 ( 13 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 9 / 40 ( 23 % )  ; 1.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 52 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 8 / 36 ( 22 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; USER_LED[3]                                    ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; USER_LED[4]                                    ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; ENET1_RESET_N                                  ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; PMODA_IO[0]                                    ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 465        ; 8        ; PMODA_IO[1]                                    ; output ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; ENET0_TX_CLK                                   ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 464        ; 8        ; ENET1_TX_CLK                                   ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; USER_PB[0]                                     ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 79         ; 2        ; ENET1_RX_DATA[1]                               ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 77         ; 2        ; ENET1_RX_DATA[2]                               ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; CLOCK_25_MAX10                                 ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 74         ; 2        ; CLOCK_50_MAX10                                 ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; USER_PB[1]                                     ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 315        ; 5        ; USER_PB[2]                                     ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 87         ; 2        ; ENET0_RX_DATA[2]                               ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; ENET0_RX_DATA[0]                               ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; USER_PB[3]                                     ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; ENET0_RX_CLK                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 57         ; 2        ; ENET0_TX_ER                                    ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; ENET0_TX_DATA[1]                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; ENET1_RX_DATA[0]                               ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P9       ; 142        ; 3        ; ENET1_LED_LINK100                              ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; ENET1_RX_DV                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; ENET1_RX_CLK                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 80         ; 2        ; ENET0_TX_EN                                    ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 82         ; 2        ; ENET0_TX_DATA[0]                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; ENET1_RX_DATA[3]                               ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; ENET0_LED_LINK100                              ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; ENET0_RX_DATA[1]                               ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; ENET0_RX_DV                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; ENET0_RX_DATA[3]                               ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; ENET0_GTX_CLK                                  ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 122        ; 2        ; ENET1_GTX_CLK                                  ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; USER_LED[0]                                    ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; ENET1_TX_DATA[0]                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; ENET1_TX_DATA[2]                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 92         ; 2        ; ENET1_TX_DATA[3]                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; USER_LED[2]                                    ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; USER_LED[1]                                    ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; ENET1_TX_DATA[1]                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; ENET1_TX_EN                                    ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; ENET0_RESET_N                                  ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; ENET0_TX_DATA[2]                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; ENET0_TX_DATA[3]                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; ENET_MDIO                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 139        ; 3        ; ENET_MDC                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                          ;
+-------------------------------+------------------------------------------------------------------------------------------------------+
; Name                          ; pll_25to100MHz:delay_measure_clock|altpll:altpll_component|pll_25to100MHz_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; delay_measure_clock|altpll_component|auto_generated|pll1                                             ;
; PLL mode                      ; Normal                                                                                               ;
; Compensate clock              ; clock0                                                                                               ;
; Compensated input/output pins ; --                                                                                                   ;
; Switchover type               ; --                                                                                                   ;
; Input frequency 0             ; 26.0 MHz                                                                                             ;
; Input frequency 1             ; --                                                                                                   ;
; Nominal PFD frequency         ; 26.0 MHz                                                                                             ;
; Nominal VCO frequency         ; 1300.0 MHz                                                                                           ;
; VCO post scale K counter      ; --                                                                                                   ;
; VCO frequency control         ; Auto                                                                                                 ;
; VCO phase shift step          ; 96 ps                                                                                                ;
; VCO multiply                  ; --                                                                                                   ;
; VCO divide                    ; --                                                                                                   ;
; Freq min lock                 ; 12.0 MHz                                                                                             ;
; Freq max lock                 ; 26.01 MHz                                                                                            ;
; M VCO Tap                     ; 0                                                                                                    ;
; M Initial                     ; 1                                                                                                    ;
; M value                       ; 50                                                                                                   ;
; N value                       ; 1                                                                                                    ;
; Charge pump current           ; setting 1                                                                                            ;
; Loop filter resistance        ; setting 24                                                                                           ;
; Loop filter capacitance       ; setting 0                                                                                            ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                                                   ;
; Bandwidth type                ; Medium                                                                                               ;
; Real time reconfigurable      ; Off                                                                                                  ;
; Scan chain MIF file           ; --                                                                                                   ;
; Preserve PLL counter order    ; Off                                                                                                  ;
; PLL location                  ; PLL_1                                                                                                ;
; Inclk0 signal                 ; CLOCK_25_MAX10                                                                                       ;
; Inclk1 signal                 ; --                                                                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                                                                        ;
; Inclk1 signal type            ; --                                                                                                   ;
+-------------------------------+------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+
; Name                                                                                                             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                    ;
+------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+
; pll_25to100MHz:delay_measure_clock|altpll:altpll_component|pll_25to100MHz_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 50   ; 13  ; 100.0 MHz        ; 0 (0 ps)    ; 3.46 (96 ps)     ; 50/50      ; C0      ; 13            ; 7/6 Odd    ; --            ; 1       ; 0       ; delay_measure_clock|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                   ; Entity Name           ; Library Name ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; |PHYctrl_Slave_MAX10                                 ; 501 (1)     ; 278 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 4            ; 0       ; 2         ; 46   ; 0            ; 223 (1)      ; 47 (0)            ; 231 (2)          ; 0          ; |PHYctrl_Slave_MAX10                                                                                                  ; PHYctrl_Slave_MAX10   ; work         ;
;    |fb_slave_mac:fb_slave_mac_ins|                   ; 368 (97)    ; 186 (59)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 182 (47)     ; 32 (28)           ; 154 (30)         ; 0          ; |PHYctrl_Slave_MAX10|fb_slave_mac:fb_slave_mac_ins                                                                    ; fb_slave_mac          ; work         ;
;       |SynchModule:SynchModule_ins|                  ; 130 (116)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 90 (76)      ; 0 (0)             ; 40 (40)          ; 0          ; |PHYctrl_Slave_MAX10|fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins                                        ; SynchModule           ; work         ;
;          |lpm_mult:Mult0|                            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |PHYctrl_Slave_MAX10|fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0                         ; lpm_mult              ; work         ;
;             |mult_ams:auto_generated|                ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |PHYctrl_Slave_MAX10|fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated ; mult_ams              ; work         ;
;       |fb_crc:framecrc|                              ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; 0          ; |PHYctrl_Slave_MAX10|fb_slave_mac:fb_slave_mac_ins|fb_crc:framecrc                                                    ; fb_crc                ; work         ;
;       |fb_crc:slavecrc|                              ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; 0          ; |PHYctrl_Slave_MAX10|fb_slave_mac:fb_slave_mac_ins|fb_crc:slavecrc                                                    ; fb_crc                ; work         ;
;       |fb_slave_counters:fb_slave_counters_ins|      ; 69 (69)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 60 (60)          ; 0          ; |PHYctrl_Slave_MAX10|fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins                            ; fb_slave_counters     ; work         ;
;       |fb_slave_statem:fb_slave_statem_ins|          ; 43 (43)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 16 (16)          ; 0          ; |PHYctrl_Slave_MAX10|fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins                                ; fb_slave_statem       ; work         ;
;    |phyIniCommand0:pyhIniCommands|                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |PHYctrl_Slave_MAX10|phyIniCommand0:pyhIniCommands                                                                    ; phyIniCommand0        ; work         ;
;    |phyIniCommand0_and:pyhIniCommands_and|           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; 0          ; |PHYctrl_Slave_MAX10|phyIniCommand0_and:pyhIniCommands_and                                                            ; phyIniCommand0_and    ; work         ;
;    |phyInital:phyInital_ins0|                        ; 124 (20)    ; 85 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (6)       ; 14 (0)            ; 72 (23)          ; 0          ; |PHYctrl_Slave_MAX10|phyInital:phyInital_ins0                                                                         ; phyInital             ; work         ;
;       |eth_miim:eth_miim_ins|                        ; 104 (43)    ; 71 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (11)      ; 14 (11)           ; 58 (19)          ; 0          ; |PHYctrl_Slave_MAX10|phyInital:phyInital_ins0|eth_miim:eth_miim_ins                                                   ; eth_miim              ; work         ;
;          |eth_clockgen:clkgen|                       ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 0          ; |PHYctrl_Slave_MAX10|phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_clockgen:clkgen                               ; eth_clockgen          ; work         ;
;          |eth_outputcontrol:outctrl|                 ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 3 (3)            ; 0          ; |PHYctrl_Slave_MAX10|phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_outputcontrol:outctrl                         ; eth_outputcontrol     ; work         ;
;          |eth_shiftreg:shftrg|                       ; 37 (37)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 27 (27)          ; 0          ; |PHYctrl_Slave_MAX10|phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg                               ; eth_shiftreg          ; work         ;
;    |pll_25to100MHz:delay_measure_clock|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |PHYctrl_Slave_MAX10|pll_25to100MHz:delay_measure_clock                                                               ; pll_25to100MHz        ; work         ;
;       |altpll:altpll_component|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |PHYctrl_Slave_MAX10|pll_25to100MHz:delay_measure_clock|altpll:altpll_component                                       ; altpll                ; work         ;
;          |pll_25to100MHz_altpll:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |PHYctrl_Slave_MAX10|pll_25to100MHz:delay_measure_clock|altpll:altpll_component|pll_25to100MHz_altpll:auto_generated  ; pll_25to100MHz_altpll ; work         ;
;    |tx_dual_port_ram_8bit:tx_dual_port_ram_8bit_ins| ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |PHYctrl_Slave_MAX10|tx_dual_port_ram_8bit:tx_dual_port_ram_8bit_ins                                                  ; tx_dual_port_ram_8bit ; work         ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; USER_PB[2]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; USER_LED[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USER_LED[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USER_LED[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USER_LED[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USER_LED[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PMODA_IO[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PMODA_IO[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_MDC          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RESET_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_GTX_CLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_CLK      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DATA[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DATA[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DATA[2]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DATA[3]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DV       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_DATA[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_DATA[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_DATA[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_DATA[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_EN       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_ER       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_GTX_CLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RESET_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_CLK      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_DATA[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_DATA[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_DATA[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_DATA[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_EN       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_MDIO         ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; USER_PB[1]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; ENET0_LED_LINK100 ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; ENET1_LED_LINK100 ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; USER_PB[3]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; ENET1_RX_CLK      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CLOCK_50_MAX10    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; USER_PB[0]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; ENET0_TX_CLK      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ENET1_RX_DATA[2]  ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; ENET1_RX_DATA[0]  ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; ENET1_RX_DATA[1]  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; ENET1_RX_DATA[3]  ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; ENET1_RX_DV       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; CLOCK_25_MAX10    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; USER_PB[2]                                                                                                        ;                   ;         ;
; ENET0_RX_CLK                                                                                                      ;                   ;         ;
; ENET0_RX_DATA[0]                                                                                                  ;                   ;         ;
; ENET0_RX_DATA[1]                                                                                                  ;                   ;         ;
; ENET0_RX_DATA[2]                                                                                                  ;                   ;         ;
; ENET0_RX_DATA[3]                                                                                                  ;                   ;         ;
; ENET0_RX_DV                                                                                                       ;                   ;         ;
; ENET1_TX_CLK                                                                                                      ;                   ;         ;
; ENET_MDIO                                                                                                         ;                   ;         ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|ShiftReg[0]                             ; 1                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[8]                                 ; 1                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[0]                                 ; 1                 ; 6       ;
; USER_PB[1]                                                                                                        ;                   ;         ;
;      - readSlaveID~0                                                                                              ; 0                 ; 6       ;
;      - readSlaveID~1                                                                                              ; 0                 ; 6       ;
; ENET0_LED_LINK100                                                                                                 ;                   ;         ;
;      - USER_LED[3]~output                                                                                         ; 1                 ; 6       ;
; ENET1_LED_LINK100                                                                                                 ;                   ;         ;
;      - USER_LED[4]~output                                                                                         ; 1                 ; 6       ;
; USER_PB[3]                                                                                                        ;                   ;         ;
;      - fb_slave_mac:fb_slave_mac_ins|LastSlaveIDPlus1[0]                                                          ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LastSlaveIDPlus1[1]                                                          ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|SlaveID[0]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|SlaveID[1]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[3]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[1]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[2]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[0]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[4]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[5]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[6]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[7]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[8]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[9]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[10]                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[11]                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[12]                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[13]                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[14]                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[15]                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[1]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[2]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[4]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[5]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[6]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[7]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[8]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[9]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[10]                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[11]                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[12]                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[13]                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[14]                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[15]                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[0]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[3]                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|CrcNibCnt[0]                         ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|FrmCrcNibCnt[0]                      ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|NextSlaveID[4]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|NextSlaveID[5]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|NextSlaveID[1]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|NextSlaveID[6]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|NextSlaveID[2]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|NextSlaveID[7]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|NextSlaveID[3]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelayCnt[0]                     ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelayCnt[4]                     ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TxRamAddr[0]                         ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TxRamAddr[1]                         ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TxRamAddr[2]                         ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TxRamAddr[3]                         ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TxRamAddr[4]                         ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TxRamAddr[5]                         ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelayCnt[5]                     ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelayCnt[1]                     ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelayCnt[2]                     ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelayCnt[6]                     ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelayCnt[7]                     ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelayCnt[3]                     ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxD_sync2[0]                                                                ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxD_sync2[1]                                                                ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxD_sync2[2]                                                                ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxD_sync2[3]                                                                ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxEn_sync2                                                                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LatchedByte[0]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|RegDistSoC                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateSlaveData[1]                        ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateSlaveData[0]                        ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateData                                ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|GenerateRxValid~0                                                            ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|RegDelayDistSoC                                                              ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|RegNumbSoC                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|RegDelaySoC                                                                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LatchedByte[1]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateIdle                                ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|SynchDelayCnt[24]~96                             ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxD_sync1[0]                                                                ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxD_sync1[1]                                                                ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxD_sync1[2]                                                                ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxD_sync1[3]                                                                ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxEn_sync1                                                                  ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LatchedByte[4]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StatePreamble                            ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateSlaveData~0                         ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal12~0                                                                    ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal12~1                                                                    ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal12~2                                                                    ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal12~3                                                                    ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal12~5                                                                    ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateSlaveID[1]                          ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateDelayMeas[1]                        ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateSlaveCrc                            ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateDelayDist                           ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateDist                                ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LatchedByte[5]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateFFS                                 ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateFrmCrc                              ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LastSlaveIDPlus1[7]                                                          ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|SlaveID[7]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LastSlaveIDPlus1[6]                                                          ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|SlaveID[6]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LastSlaveIDPlus1[5]                                                          ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|SlaveID[5]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LastSlaveIDPlus1[4]                                                          ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|SlaveID[4]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LastSlaveIDPlus1[3]                                                          ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|SlaveID[3]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LastSlaveIDPlus1[2]                                                          ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|SlaveID[2]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxD[0]                                                                      ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxD[1]                                                                      ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxD[2]                                                                      ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxD[3]                                                                      ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MTxEn                                                                        ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateDelayMeas[0]                        ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateNumb                                ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateDelay                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateSlaveID[0]                          ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LatchedByte[7]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LatchedByte[6]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LatchedByte[3]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LatchedByte[2]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|NextSlaveID[0]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MRxD_q4[0]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelay[0]                        ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelay[4]                        ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:framecrc|Crc[7]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:slavecrc|Crc[7]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MRxD_q4[1]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelay[5]                        ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelay[1]                        ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:framecrc|Crc[6]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:slavecrc|Crc[6]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MRxD_q4[2]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelay[2]                        ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelay[6]                        ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:framecrc|Crc[5]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:slavecrc|Crc[5]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MRxD_q4[3]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelay[7]                        ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|LogicDelay[3]                        ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:framecrc|Crc[4]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:slavecrc|Crc[4]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MRxD_q3[0]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|MTxEn_TxSync2_100MHzSync2            ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|MTxEn_TxSync2_100MHzSync3            ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:framecrc|Crc[3]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:slavecrc|Crc[3]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MRxD_q3[1]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:framecrc|Crc[2]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:slavecrc|Crc[2]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MRxD_q3[2]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:framecrc|Crc[1]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:slavecrc|Crc[1]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|MRxD_q3[3]                                                                   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:framecrc|Crc[0]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_crc:slavecrc|Crc[0]                                                       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|IncrementLogicDelayCnt_100MHzSync2   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|ResetLogicDelayCnt_100MHzSync2       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|MTxEn_TxSync2_100MHzSync1            ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|IncrementLogicDelayCnt_100MHzSync1   ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|ResetLogicDelayCnt_100MHzSync1       ; 1                 ; 6       ;
;      - ENET0_RESET_N~output                                                                                       ; 1                 ; 6       ;
;      - ENET1_RESET_N~output                                                                                       ; 1                 ; 6       ;
;      - pll_25to100MHz:delay_measure_clock|altpll:altpll_component|pll_25to100MHz_altpll:auto_generated|pll1       ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult3 ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult1 ; 1                 ; 6       ;
; ENET1_RX_CLK                                                                                                      ;                   ;         ;
; CLOCK_50_MAX10                                                                                                    ;                   ;         ;
; USER_PB[0]                                                                                                        ;                   ;         ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_clockgen:clkgen|Mdc                                     ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_clockgen:clkgen|Counter[1]                              ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_clockgen:clkgen|Counter[2]                              ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_clockgen:clkgen|Counter[3]                              ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_clockgen:clkgen|Counter[4]                              ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_clockgen:clkgen|Counter[5]                              ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_clockgen:clkgen|Counter[6]                              ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_clockgen:clkgen|Counter[7]                              ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_outputcontrol:outctrl|MdoEn_2d                          ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|state.s_read1                                                                     ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|state.s_read2                                                                     ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|state.s_write1                                                                    ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|state.s_write2                                                                    ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|state.s_wait                                                                      ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|BitCounter[0]                                               ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|BitCounter[1]                                               ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|BitCounter[2]                                               ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|BitCounter[3]                                               ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|BitCounter[4]                                               ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|BitCounter[5]                                               ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|BitCounter[6]                                               ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|ShiftReg[3]                             ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|ShiftReg[1]                             ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|ShiftReg[0]                             ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_clockgen:clkgen|Counter[0]                              ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_outputcontrol:outctrl|Mdo                               ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_outputcontrol:outctrl|MdoEn                             ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_outputcontrol:outctrl|Mdo_d                             ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_outputcontrol:outctrl|MdoEn_d                           ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|ShiftReg[7]                             ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_outputcontrol:outctrl|Mdo_2d                            ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[15]                                ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|InProgress                                                  ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|WriteOp                                                     ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|ShiftReg[6]                             ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[7]                                 ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|LatchByte[1]                                                ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|LatchByte[0]                                                ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|RStatStart_q1                                               ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|WCtrlDataStart_q1                                           ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|RStatStart_q2                                               ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|WCtrlDataStart_q2                                           ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[14]                                ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|ShiftReg[5]                             ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[6]                                 ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|state.s_rst                                                                       ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|EndBusy                                                     ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|WCtrlDataStart                                              ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|RStatStart                                                  ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|InProgress_q3                                               ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|LatchByte1_d                                                ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|LatchByte0_d                                                ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|ShiftReg[4]                             ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[5]                                 ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[13]                                ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|EndBusy_d                                                   ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|WCtrlData_q2                                                ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|WCtrlData_q3                                                ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|RStat_q2                                                    ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|RStat_q3                                                    ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|InProgress_q2                                               ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|UpdateMIIRX_DATAReg                                         ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[12]                                ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[4]                                 ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|WCtrlData_q1                                                ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|RStat_q1                                                    ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|InProgress_q1                                               ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|state~16                                                                          ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|WCtrlDataStart_q                                            ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[11]                                ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[3]                                 ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|ShiftReg[2]                             ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|state~18                                                                          ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[10]                                ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[2]                                 ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|state~19                                                                          ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[9]                                 ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[1]                                 ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|state~20                                                                          ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[8]                                 ; 0                 ; 6       ;
;      - phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[0]                                 ; 0                 ; 6       ;
; ENET0_TX_CLK                                                                                                      ;                   ;         ;
; ENET1_RX_DATA[2]                                                                                                  ;                   ;         ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal3~0                                                                     ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal5~0                                                                     ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal2~0                                                                     ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|RegDelaySoC~1                                                                ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal0~0                                                                     ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StartData~3                              ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StartDelay~2                             ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LatchedByte[6]~feeder                                                        ; 0                 ; 6       ;
; ENET1_RX_DATA[0]                                                                                                  ;                   ;         ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal3~0                                                                     ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal4~0                                                                     ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal5~0                                                                     ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal2~0                                                                     ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal0~0                                                                     ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LatchedByte[4]~feeder                                                        ; 0                 ; 6       ;
; ENET1_RX_DATA[1]                                                                                                  ;                   ;         ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal3~0                                                                     ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal4~0                                                                     ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal5~0                                                                     ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal2~0                                                                     ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LatchedByte[5]                                                               ; 1                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal0~0                                                                     ; 1                 ; 6       ;
; ENET1_RX_DATA[3]                                                                                                  ;                   ;         ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal3~0                                                                     ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal4~0                                                                     ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal5~0                                                                     ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal2~0                                                                     ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|Equal0~0                                                                     ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|LatchedByte[7]                                                               ; 0                 ; 6       ;
; ENET1_RX_DV                                                                                                       ;                   ;         ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[12]~24               ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StartData~2                              ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateIdle~0                              ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StartIdle~0                              ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateIdle~1                              ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StatePreamble~3                          ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateFFS~1                               ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|IncrementLogicDelayCnt               ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|ResetLogicDelayCnt                   ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StartData~3                              ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StartDelay~2                             ; 0                 ; 6       ;
;      - fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateNumb~3                              ; 0                 ; 6       ;
; CLOCK_25_MAX10                                                                                                    ;                   ;         ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                             ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_25_MAX10                                                                                                   ; PIN_M8             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; CLOCK_50_MAX10                                                                                                   ; PIN_M9             ; 89      ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ENET0_TX_CLK                                                                                                     ; PIN_E10            ; 10      ; Clock                     ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; ENET1_RX_CLK                                                                                                     ; PIN_R3             ; 126     ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; USER_PB[0]                                                                                                       ; PIN_L22            ; 81      ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; USER_PB[3]                                                                                                       ; PIN_N21            ; 167     ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; fb_slave_mac:fb_slave_mac_ins|AveSlaveDelay[7]~1                                                                 ; LCCOMB_X50_Y28_N6  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fb_slave_mac:fb_slave_mac_ins|LastSlaveIDPlus1[0]~0                                                              ; LCCOMB_X50_Y28_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fb_slave_mac:fb_slave_mac_ins|SlaveID[0]~0                                                                       ; LCCOMB_X50_Y28_N18 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|SynchDelayCnt[24]~96                                   ; LCCOMB_X47_Y30_N24 ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; fb_slave_mac:fb_slave_mac_ins|WideOr2                                                                            ; LCCOMB_X54_Y27_N28 ; 4       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|ResetFrmCrcNibCnt                          ; LCCOMB_X54_Y27_N30 ; 1       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|ResetLogicDelayCnt_100MHzSync2             ; FF_X50_Y26_N25     ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|ResetTxRamAddr                             ; LCCOMB_X51_Y27_N26 ; 7       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalRecvNibCnt[12]~24                     ; LCCOMB_X49_Y28_N14 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|TotalSentNibCnt[4]~22                      ; LCCOMB_X50_Y30_N22 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fb_slave_mac:fb_slave_mac_ins|fb_slave_counters:fb_slave_counters_ins|always1~0                                  ; LCCOMB_X50_Y30_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fb_slave_mac:fb_slave_mac_ins|fb_slave_statem:fb_slave_statem_ins|StateIdle                                      ; FF_X51_Y26_N31     ; 53      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; phyInital:phyInital_ins0|comm_addr[0]~2                                                                          ; LCCOMB_X71_Y21_N8  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; phyInital:phyInital_ins0|eth_miim:eth_miim_ins|InProgress                                                        ; FF_X72_Y20_N25     ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_clockgen:clkgen|MdcEn                                         ; LCCOMB_X74_Y20_N4  ; 20      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_clockgen:clkgen|MdcEn_n                                       ; LCCOMB_X74_Y20_N10 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_outputcontrol:outctrl|MdoEn                                   ; FF_X72_Y20_N27     ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[15]~0                                    ; LCCOMB_X70_Y20_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|Prsd[7]~1                                     ; LCCOMB_X70_Y20_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; phyInital:phyInital_ins0|eth_miim:eth_miim_ins|eth_shiftreg:shftrg|WideOr0                                       ; LCCOMB_X71_Y20_N30 ; 7       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; pll_25to100MHz:delay_measure_clock|altpll:altpll_component|pll_25to100MHz_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 55      ; Clock                     ; yes    ; Global Clock         ; GCLK18           ; --                        ;
+------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                             ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50_MAX10                                                                                                   ; PIN_M9   ; 89      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; ENET0_TX_CLK                                                                                                     ; PIN_E10  ; 10      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; ENET1_RX_CLK                                                                                                     ; PIN_R3   ; 126     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; pll_25to100MHz:delay_measure_clock|altpll:altpll_component|pll_25to100MHz_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 55      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y32_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|w193w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|lpm_mult:Mult0|mult_ams:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y33_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 590 / 148,641 ( < 1 % ) ;
; C16 interconnects     ; 25 / 5,382 ( < 1 % )    ;
; C4 interconnects      ; 231 / 106,704 ( < 1 % ) ;
; Direct links          ; 203 / 148,641 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )         ;
; Local interconnects   ; 280 / 49,760 ( < 1 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 44 / 5,406 ( < 1 % )    ;
; R4 interconnects      ; 284 / 147,764 ( < 1 % ) ;
+-----------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.18) ; Number of LABs  (Total = 38) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 3                            ;
; 16                                          ; 22                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.97) ; Number of LABs  (Total = 38) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 27                           ;
; 1 Clock                            ; 24                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. clear                      ; 6                            ;
; 2 Clock enables                    ; 3                            ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.68) ; Number of LABs  (Total = 38) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 1                            ;
; 1                                            ; 3                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 5                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.18) ; Number of LABs  (Total = 38) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 5                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 0                            ;
; 5                                               ; 3                            ;
; 6                                               ; 3                            ;
; 7                                               ; 2                            ;
; 8                                               ; 0                            ;
; 9                                               ; 2                            ;
; 10                                              ; 4                            ;
; 11                                              ; 3                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 3                            ;
; 15                                              ; 1                            ;
; 16                                              ; 9                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.79) ; Number of LABs  (Total = 38) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 3                            ;
; 21                                           ; 0                            ;
; 22                                           ; 3                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 1                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 46        ; 0            ; 46        ; 0            ; 0            ; 46        ; 46        ; 0            ; 46        ; 46        ; 0            ; 22           ; 0            ; 0            ; 19           ; 0            ; 22           ; 19           ; 0            ; 0            ; 0            ; 22           ; 0            ; 0            ; 0            ; 0            ; 0            ; 46        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 46           ; 0         ; 46           ; 46           ; 0         ; 0         ; 46           ; 0         ; 0         ; 46           ; 24           ; 46           ; 46           ; 27           ; 46           ; 24           ; 27           ; 46           ; 46           ; 46           ; 24           ; 46           ; 46           ; 46           ; 46           ; 46           ; 0         ; 46           ; 46           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; USER_PB[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USER_LED[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USER_LED[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USER_LED[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USER_LED[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USER_LED[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PMODA_IO[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PMODA_IO[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_MDC           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RESET_N      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_GTX_CLK      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_CLK       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DV        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_EN        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_ER        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_GTX_CLK      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RESET_N      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_CLK       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_EN        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_MDIO          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USER_PB[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_LED_LINK100  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_LED_LINK100  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USER_PB[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_CLK       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50_MAX10     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USER_PB[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_CLK       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DV        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_25_MAX10     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "PHYctrl_Slave"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_25to100MHz:delay_measure_clock|altpll:altpll_component|pll_25to100MHz_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/altera/16.0/myProjects/PHYctrl_100Mbps_Slave_max10/db/pll_25to100mhz_altpll.v Line: 47
    Info (15099): Implementing clock multiplication of 50, clock division of 13, and phase shift of 0 degrees (0 ps) for pll_25to100MHz:delay_measure_clock|altpll:altpll_component|pll_25to100MHz_altpll:auto_generated|wire_pll1_clk[0] port File: C:/altera/16.0/myProjects/PHYctrl_100Mbps_Slave_max10/db/pll_25to100mhz_altpll.v Line: 47
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (332104): Reading SDC File: 'phy.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {delay_measure_clock|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 13 -multiply_by 50 -phase 3.46 -duty_cycle 50.00 -name {delay_measure_clock|altpll_component|auto_generated|pll1|clk[0]} {delay_measure_clock|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: delay_measure_clock|altpll_component|auto_generated|pll1|clk[0] was not created.
    Warning (332035): No clocks found on or feeding the specified source node: delay_measure_clock|altpll_component|auto_generated|pll1|inclk[0]
Warning (332060): Node: CLOCK_25_MAX10 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register fb_slave_mac:fb_slave_mac_ins|SynchModule:SynchModule_ins|SynchDelayCnt[31] is being clocked by CLOCK_25_MAX10
Warning (332060): Node: ENET0_TX_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register fb_slave_mac:fb_slave_mac_ins|MTxEn_sync2 is being clocked by ENET0_TX_CLK
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: delay_measure_clock|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 38.461
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 CLOCK_50_MAX10
    Info (332111):   40.000 ENET0_RX_CLK
    Info (332111):   40.000 ENET1_RX_CLK
Info (176353): Automatically promoted node pll_25to100MHz:delay_measure_clock|altpll:altpll_component|pll_25to100MHz_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/altera/16.0/myProjects/PHYctrl_100Mbps_Slave_max10/db/pll_25to100mhz_altpll.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node ENET1_RX_CLK~input (placed in PIN R3 (DPCLK1, DIFFIO_RX_L38p, DIFFOUT_L38p, High_Speed)) File: C:/altera/16.0/myProjects/PHYctrl_100Mbps_Slave_max10/PHYctrl_Slave_MAX10.v Line: 31
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node CLOCK_50_MAX10~input (placed in PIN M9 (CLK1p, DIFFIO_RX_L36p, DIFFOUT_L36p, High_Speed)) File: C:/altera/16.0/myProjects/PHYctrl_100Mbps_Slave_max10/PHYctrl_Slave_MAX10.v Line: 4
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node ENET0_TX_CLK~input (placed in PIN E10 (CLK4n, DIFFIO_RX_T38n, DIFFOUT_T38n, Low_Speed)) File: C:/altera/16.0/myProjects/PHYctrl_100Mbps_Slave_max10/PHYctrl_Slave_MAX10.v Line: 17
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 8 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC1IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC1IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC1IN[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC1IN[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC1IN[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC1IN[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC1IN[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC1IN[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC2IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC2IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC2IN[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC2IN[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC2IN[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC2IN[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC2IN[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC2IN[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_10_ADC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_INTn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_INTn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PMODA_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PMODA_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PMODA_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PMODA_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PMODA_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PMODA_IO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PMODB_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PMODB_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PMODB_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PMODB_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PMODB_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PMODB_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PMODB_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PMODB_IO[7]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.16 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin ENET1_TX_CLK uses I/O standard 3.3-V LVCMOS at E11 File: C:/altera/16.0/myProjects/PHYctrl_100Mbps_Slave_max10/PHYctrl_Slave_MAX10.v Line: 30
    Info (169178): Pin ENET0_TX_CLK uses I/O standard 3.3-V LVCMOS at E10 File: C:/altera/16.0/myProjects/PHYctrl_100Mbps_Slave_max10/PHYctrl_Slave_MAX10.v Line: 17
Warning (14579): Pin PMODA_IO[0] uses I/O standard 3.3-V LVCMOS located at C7 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin PMODA_IO[1] uses I/O standard 3.3-V LVCMOS located at C8 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin ENET1_TX_CLK uses I/O standard 3.3-V LVCMOS located at E11 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin ENET0_TX_CLK uses I/O standard 3.3-V LVCMOS located at E10 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (169202): Inconsistent VCCIO across multiple banks of configuration pins. The configuration pins are contained in 2 banks in 'Internal Configuration' configuration scheme and there are 2 different VCCIOs.
Info (144001): Generated suppressed messages file C:/altera/16.0/myProjects/PHYctrl_100Mbps_Slave_max10/output_files/PHYctrl_Slave.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 58 warnings
    Info: Peak virtual memory: 1460 megabytes
    Info: Processing ended: Thu Jul 20 20:38:07 2017
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/16.0/myProjects/PHYctrl_100Mbps_Slave_max10/output_files/PHYctrl_Slave.fit.smsg.


