{
    "hands_on_practices": [
        {
            "introduction": "本练习将引导您掌握高压功率MOSFET的基本设计原则。从泊松方程出发，您将确定为达到目标击穿电压所需的关键漂移区参数，并理解这一基础设计如何直接影响器件的导通电阻。这项练习揭示了耐压能力与导通损耗之间的核心权衡关系。",
            "id": "3860484",
            "problem": "一个用于高压工作的硅金属-氧化物-半导体场效应晶体管（MOSFET）使用一个均匀掺杂的一维 $n$ 型漂移外延层来承受关断态阻断电压。假设在 $300$ K 时，晶体硅具有以下物理上符合实际的参数：电子电荷 $q = 1.602176634\\times 10^{-19}\\ \\mathrm{C}$，真空介电常数 $\\varepsilon_{0} = 8.854\\times 10^{-14}\\ \\mathrm{F/cm}$，硅的相对介电常数 $\\varepsilon_{r} = 11.7$（因此硅的介电常数为 $\\varepsilon_{s} = \\varepsilon_{r}\\varepsilon_{0}$），在相应掺杂水平下的低电场电子迁移率 $\\mu_{n} = 1350\\ \\mathrm{cm^{2}/(V\\cdot s)}$，以及雪崩临界电场 $E_{\\mathrm{crit}} = 2.5\\times 10^{5}\\ \\mathrm{V/cm}$。该器件设计用于在标准的单边突变 $p^{+}$-$n$ 结近似下实现 $600\\ \\mathrm{V}$ 的击穿电压 (BV)，其中 $p^{+}$ 区的掺杂浓度远高于 $n$ 型漂移外延层。\n\n仅从耗尽区中的 Poisson 方程、适当的静电边界条件以及峰值电场达到 $E_{\\mathrm{crit}}$ 的雪崩击穿条件出发，推导为实现 $\\mathrm{BV} = 600\\ \\mathrm{V}$ 且不发生穿通所需的均匀施主浓度 $N_{D}$ 和外延层厚度 $t$。然后，使用低电场漂移电导率定义，估算得到的漂移区比导通电阻 $R_{sp,\\mathrm{drift}}$，其公式为\n$$R_{sp,\\mathrm{drift}} = \\frac{t}{q\\,\\mu_{n}\\,N_{D}}.$$\n\n将 $N_{D}$ 以 $\\mathrm{cm}^{-3}$ 为单位表示，$t$ 以 $\\mu\\mathrm{m}$ 为单位表示，$R_{sp,\\mathrm{drift}}$ 以 $\\mathrm{m}\\Omega\\cdot\\mathrm{cm}^{2}$ 为单位表示。将这三个量中的每一个都四舍五入到三位有效数字。",
            "solution": "首先对问题陈述进行验证。\n\n### 步骤 1：提取已知条件\n- **器件类型**：用于高压工作的硅金属-氧化物-半导体场效应晶体管（MOSFET）。\n- **漂移区**：均匀掺杂的一维 $n$ 型外延层。\n- **工作温度**：$T = 300\\ \\mathrm{K}$。\n- **基本常数**：\n    - 电子电荷：$q = 1.602176634\\times 10^{-19}\\ \\mathrm{C}$。\n    - 真空介电常数：$\\varepsilon_{0} = 8.854\\times 10^{-14}\\ \\mathrm{F/cm}$。\n- **材料属性（硅）**：\n    - 相对介电常数：$\\varepsilon_{r} = 11.7$。\n    - 硅介电常数：$\\varepsilon_{s} = \\varepsilon_{r}\\varepsilon_{0}$。\n    - 低电场电子迁移率：$\\mu_{n} = 1350\\ \\mathrm{cm^{2}/(V\\cdot s)}$。\n    - 雪崩临界电场：$E_{\\mathrm{crit}} = 2.5\\times 10^{5}\\ \\mathrm{V/cm}$。\n- **设计目标**：\n    - 击穿电压：$\\mathrm{BV} = 600\\ \\mathrm{V}$。\n- **近似**：单边突变 $p^{+}$-$n$ 结。\n- **条件**：无穿通，意味着漂移外延层足够厚，以在击穿时支撑整个耗尽区宽度。\n- **需要计算的量**：\n    - 均匀施主浓度 $N_{D}$（单位 $\\mathrm{cm}^{-3}$）。\n    - 所需外延层厚度 $t$（单位 $\\mu\\mathrm{m}$）。\n    - 漂移区比导通电阻 $R_{sp,\\mathrm{drift}}$（单位 $\\mathrm{m}\\Omega\\cdot\\mathrm{cm}^{2}$），使用公式 $R_{sp,\\mathrm{drift}} = \\frac{t}{q\\,\\mu_{n}\\,N_{D}}$。\n- **四舍五入**：将这三个量中的每一个都四舍五入到三位有效数字。\n\n### 步骤 2：使用提取的已知条件进行验证\n- **科学依据**：该问题基于半导体 $p$-$n$ 结的基本物理学，特别是 Poisson 方程和雪崩击穿的概念。这些是固态电子学和器件物理学中的核心、既定原则。所提供的硅的物理属性值（$q$, $\\varepsilon_s$, $\\mu_n$, $E_{crit}$）是标准且物理上符合实际的。\n- **提法恰当**：该问题提法恰当。它提供了一个明确的目标（计算 $N_D$、$t$ 和 $R_{sp,drift}$），以及足够的信息（材料常数、目标击穿电压和简化近似）以得出一个唯一的解。“无穿通”条件精确地定义了所需的最小外延层厚度。\n- **客观性**：该问题以精确、定量和客观的语言陈述。它没有歧义、主观看法或非科学性断言。\n- **其他检查**：该问题是自洽且内部一致的。它不违反任何无效性标准。它是功率半导体器件设计中的一个标准、可形式化的问题。\n\n### 步骤 3：结论与行动\n该问题是**有效的**。现在开始求解过程。\n\n分析从 $n$ 型漂移层的空间电荷区中的一维 Poisson 方程开始。对于单边突变 $p^{+}$-$n$ 结，耗尽区几乎完全延伸到轻掺杂的 $n$ 区。假设施主原子完全电离，空间电荷密度为 $\\rho = q N_{D}$。\n\n设冶金结位于 $x=0$ 处。耗尽区在 $n$ 层中从 $x=0$ 延伸到 $x=W$。Poisson 方程为：\n$$ \\frac{dE}{dx} = \\frac{q N_{D}}{\\varepsilon_s} $$\n其中 $E$ 是电场，$N_D$ 是均匀施主浓度，$q$ 是元电荷，$\\varepsilon_s$ 是硅的介电常数。\n\n电场通过对此方程积分求得。我们使用边界条件，即在耗尽区边缘电场必须为零，$E(W)=0$。\n$$ \\int_{E(x)}^{E(W)} dE' = \\int_{x}^{W} \\frac{q N_{D}}{\\varepsilon_s} dx' $$\n$$ E(W) - E(x) = \\frac{q N_{D}}{\\varepsilon_s} (W - x) $$\n$$ 0 - E(x) = \\frac{q N_{D}}{\\varepsilon_s} (W - x) \\implies E(x) = -\\frac{q N_{D}}{\\varepsilon_s} (W - x) $$\n电场为负（指向 $-x$ 方向），其大小在结处（$x=0$）达到最大值：\n$$ E_{max} = |E(0)| = \\frac{q N_{D} W}{\\varepsilon_s} $$\n当这个最大电场达到临界电场 $E_{crit}$ 时，发生雪崩击穿。在击穿电压 $\\mathrm{BV}$ 下，耗尽区宽度为 $W_{BV}$。因此，第一个关键关系式是：\n$$ E_{crit} = \\frac{q N_{D} W_{BV}}{\\varepsilon_s} \\quad (1) $$\n耗尽区两端的电压是电场大小从 $x=0$ 到 $x=W_{BV}$ 的积分：\n$$ V = \\int_{0}^{W_{BV}} |E(x)| dx = \\int_{0}^{W_{BV}} \\frac{q N_{D}}{\\varepsilon_s} (W_{BV} - x) dx $$\n$$ V = \\frac{q N_{D}}{\\varepsilon_s} \\left[ W_{BV}x - \\frac{x^2}{2} \\right]_{0}^{W_{BV}} = \\frac{q N_{D}}{\\varepsilon_s} \\left( W_{BV}^2 - \\frac{W_{BV}^2}{2} \\right) = \\frac{q N_{D} W_{BV}^2}{2 \\varepsilon_s} $$\n击穿电压 $\\mathrm{BV}$ 是结在击穿点所能承受的电压。这给出了第二个关键关系式：\n$$ \\mathrm{BV} = \\frac{q N_{D} W_{BV}^2}{2 \\varepsilon_s} \\quad (2) $$\n我们有两个方程 $(1)$ 和 $(2)$ 组成的方程组，其中有两个未知数 $N_D$ 和 $W_{BV}$。对于最小化设计，“无穿通”的条件意味着外延层厚度 $t$ 必须等于击穿时的耗尽区宽度，即 $t = W_{BV}$。\n\n我们可以求解 $t = W_{BV}$ 和 $N_D$。将方程 $(2)$ 除以方程 $(1)$：\n$$ \\frac{\\mathrm{BV}}{E_{crit}} = \\frac{q N_{D} W_{BV}^2 / (2 \\varepsilon_s)}{q N_{D} W_{BV} / \\varepsilon_s} = \\frac{W_{BV}}{2} $$\n由此，我们推导出所需的外延层厚度 $t$：\n$$ t = W_{BV} = \\frac{2\\,\\mathrm{BV}}{E_{crit}} $$\n现在，我们将 $W_{BV}$ 的表达式代入方程 $(1)$ 来求解 $N_D$：\n$$ E_{crit} = \\frac{q N_{D}}{\\varepsilon_s} \\left( \\frac{2\\,\\mathrm{BV}}{E_{crit}} \\right) \\implies N_D = \\frac{\\varepsilon_s E_{crit}^2}{2 q\\, \\mathrm{BV}} $$\n现在，我们代入给定的数值。首先，计算硅的介电常数：\n$$ \\varepsilon_s = \\varepsilon_r \\varepsilon_0 = 11.7 \\times (8.854 \\times 10^{-14}\\ \\mathrm{F/cm}) = 1.035938 \\times 10^{-12}\\ \\mathrm{F/cm} $$\n计算所需的外延层厚度 $t$：\n$$ t = \\frac{2 \\times 600\\ \\mathrm{V}}{2.5 \\times 10^5\\ \\mathrm{V/cm}} = \\frac{1200}{2.5 \\times 10^5}\\ \\mathrm{cm} = 4.8 \\times 10^{-3}\\ \\mathrm{cm} $$\n问题要求 $t$ 的单位为 $\\mu\\mathrm{m}$。由于 $1\\ \\mathrm{cm} = 10^4\\ \\mu\\mathrm{m}$：\n$$ t = 4.8 \\times 10^{-3}\\ \\mathrm{cm} \\times \\frac{10^4\\ \\mu\\mathrm{m}}{1\\ \\mathrm{cm}} = 48\\ \\mu\\mathrm{m} $$\n保留三位有效数字，$t = 48.0\\ \\mu\\mathrm{m}$。\n\n接下来，计算施主浓度 $N_D$：\n$$ N_D = \\frac{(1.035938 \\times 10^{-12}\\ \\mathrm{F/cm}) (2.5 \\times 10^5\\ \\mathrm{V/cm})^2}{2 (1.602176634 \\times 10^{-19}\\ \\mathrm{C}) (600\\ \\mathrm{V})} $$\n$$ N_D = \\frac{(1.035938 \\times 10^{-12}) (6.25 \\times 10^{10})}{1.92261196 \\times 10^{-16}}\\ \\mathrm{cm}^{-3} $$\n$$ N_D = \\frac{6.4746125 \\times 10^{-2}}{1.92261196 \\times 10^{-16}}\\ \\mathrm{cm}^{-3} \\approx 3.3676 \\times 10^{14}\\ \\mathrm{cm}^{-3} $$\n四舍五入到三位有效数字，$N_D = 3.37 \\times 10^{14}\\ \\mathrm{cm}^{-3}$。\n\n最后，我们使用提供的公式以及 $t$ 和 $N_D$ 的未四舍五入值来计算漂移区的比导通电阻 $R_{sp,\\mathrm{drift}}$，以保持精度。\n$$ R_{sp,\\mathrm{drift}} = \\frac{t}{q\\,\\mu_{n}\\,N_{D}} $$\n$$ R_{sp,\\mathrm{drift}} = \\frac{4.8 \\times 10^{-3}\\ \\mathrm{cm}}{(1.602176634 \\times 10^{-19}\\ \\mathrm{C}) (1350\\ \\mathrm{cm^2/(V \\cdot s)}) (3.3676 \\times 10^{14}\\ \\mathrm{cm}^{-3})} $$\n$$ R_{sp,\\mathrm{drift}} \\approx \\frac{4.8 \\times 10^{-3}}{0.072833}\\ \\Omega \\cdot \\mathrm{cm}^2 \\approx 0.06589\\ \\Omega \\cdot \\mathrm{cm}^2 $$\n问题要求结果的单位为 $\\mathrm{m}\\Omega\\cdot\\mathrm{cm}^{2}$。由于 $1\\ \\Omega = 1000\\ \\mathrm{m}\\Omega$：\n$$ R_{sp,\\mathrm{drift}} \\approx 0.06589\\ \\Omega \\cdot \\mathrm{cm}^2 \\times \\frac{1000\\ \\mathrm{m}\\Omega}{1\\ \\Omega} \\approx 65.89\\ \\mathrm{m}\\Omega\\cdot\\mathrm{cm}^{2} $$\n四舍五入到三位有效数字，$R_{sp,\\mathrm{drift}} = 65.9\\ \\mathrm{m}\\Omega \\cdot \\mathrm{cm}^{2}$。\n\n所求的三个量是：\n1. $N_D = 3.37 \\times 10^{14}\\ \\mathrm{cm}^{-3}$\n2. $t = 48.0\\ \\mu\\mathrm{m}$\n3. $R_{sp,\\mathrm{drift}} = 65.9\\ \\mathrm{m}\\Omega\\cdot\\mathrm{cm}^{2}$",
            "answer": "$$ \\boxed{ \\begin{pmatrix} 3.37 \\times 10^{14}  48.0  65.9 \\end{pmatrix} } $$"
        },
        {
            "introduction": "从漂移区转向有源沟道，本练习将理论器件物理与实际表征联系起来。您将从第一性原理推导本征沟道电导，然后利用该模型来解析真实的测量数据，将沟道的贡献与寄生串联电阻分离开来。这项技能对于精确建模器件性能和理解损耗来源至关重要。",
            "id": "3860557",
            "problem": "一个垂直沟槽金属-氧化物-半导体场效应晶体管 (MOSFET) 在室温、强反型和零体偏压下进行表征。假设缓变沟道近似成立，并且在低漏源电压下，漂移主导导电，且在所用偏压范围内，沟道长度调制、速度饱和和迁移率退化均可忽略不计。该器件的有效沟道宽长比为 $1.8 \\times 10^{6}$，单位面积的氧化层电容为 $2.8 \\times 10^{-3}\\,\\mathrm{F/m^{2}}$，反型层中的电子迁移率为 $0.04\\,\\mathrm{m^{2}\\!/Vs}$。在选定的偏压下，阈值电压为 $2.0\\,\\mathrm{V}$，栅源电压为 $6.5\\,\\mathrm{V}$。对漏极电流与漏源电压进行的近原点双端测量显示，原点处的线性斜率为 $500\\,\\mathrm{A/V}$。\n\n从漂移电流描述和缓变沟道近似下的反型层电荷片层表示出发（不要假设任何简化的电流-电压公式），首先推导出原点处的小信号漏极电导与给定参数和偏压的函数关系。将测得的小信号斜率建模为由原点处的本征沟道电阻与器件内部源极和漏极接入区引起的未知寄生串联电阻串联组合而成。\n\n根据测得的斜率和推导出的本征沟道电导，计算寄生串联电阻（源极加漏极）。最终答案以 $\\mathrm{m\\Omega}$ 为单位表示，并四舍五入到四位有效数字。",
            "solution": "在尝试求解之前，对问题进行验证。\n\n### 步骤1：提取已知条件\n\n-   器件类型：垂直沟槽金属-氧化物-半导体场效应晶体管 (MOSFET)。\n-   工作条件：室温，强反型，零体偏压 ($V_{BS} = 0$)。\n-   假设：\n    -   缓变沟道近似 (GCA) 有效。\n    -   在低 $V_{DS}$ 时，漂移电流主导导电。\n    -   沟道长度调制可忽略不计。\n    -   速度饱和可忽略不计。\n    -   迁移率退化可忽略不计。\n-   器件参数：\n    -   有效沟道宽长比：$\\frac{W}{L} = 1.8 \\times 10^{6}$。\n    -   单位面积氧化层电容：$C_{ox} = 2.8 \\times 10^{-3}\\,\\mathrm{F/m^{2}}$。\n    -   反型层中的电子迁移率：$\\mu_n = 0.04\\,\\mathrm{m^{2}\\!/Vs}$。\n-   偏压条件：\n    -   阈值电压：$V_{th} = 2.0\\,\\mathrm{V}$。\n    -   栅源电压：$V_{GS} = 6.5\\,\\mathrm{V}$。\n-   测量数据：\n    -   $I_D$-$V_{DS}$ 特性曲线在原点处的线性斜率：$G_{meas} = \\frac{dI_D}{dV_{DS}} \\bigg|_{V_{DS} \\to 0} = 500\\,\\mathrm{A/V}$。\n-   模型定义：\n    -   测得的斜率 $G_{meas}$ 被建模为一个电路的电导，该电路由本征沟道电阻 $R_{ch}$ 与寄生电阻 $R_S$ 串联而成。总电阻为 $R_{total} = R_{ch} + R_S$。\n\n### 步骤2：使用提取的已知条件进行验证\n\n-   **科学依据：** 该问题牢固地植根于MOSFET工作的标准理论，特别是使用缓变沟道和电荷片层近似的漂移电流模型。这些是半导体器件物理中的经典模型。所提供的参数（$W/L$、$C_{ox}$、$\\mu_n$、$V_{th}$）对于现代功率沟槽MOSFET是物理上现实的。该问题在科学上是合理的。\n-   **提法恰当：** 该问题提法恰当。它提供了足够的信息来推导本征沟道电导，并通过使用指定的模型对测得的电导进行分析，从而唯一地确定未知的寄生电阻。\n-   **客观性：** 该问题使用该领域精确、客观和标准的术语进行陈述。没有主观或含糊的陈述。\n-   **完整性和一致性：** 提供了所有必要的数据和定义。没有内部矛盾。这些假设（例如，可忽略的速度饱和和迁移率退化）与分析器件在原点附近（$V_{DS} \\to 0$）的行为（此时电场较低）的任务是一致的。\n\n### 步骤3：结论与行动\n\n该问题陈述是有效的、科学上合理的、提法恰当的，并包含唯一解所需的所有信息。现在将推导求解过程。\n\n任务是从第一性原理出发，推导本征沟道电导，然后利用它和测量数据来计算寄生串联电阻。\n\nn沟道MOSFET中的漏极电流 $I_D$ 是由反型层中电子的漂移形成的。沿沟道（从源极 $y=0$ 到漏极 $y=L$）的任意点 $y$ 处的漂移电流由下式给出：\n$$I_D = W |Q_{inv}(y)| v_d(y)$$\n其中 $W$ 是沟道宽度， $|Q_{inv}(y)|$ 是单位面积可动反型电荷密度的量值，而 $v_d(y)$ 是电子漂移速度。\n\n在漂移速度与局部电场 $E(y)$ 成正比（即没有速度饱和）的假设下，我们有：\n$$v_d(y) = \\mu_n E(y) = \\mu_n \\left(-\\frac{dV}{dy}\\right)$$\n电流被定义为流入漏极为正，这与电子流动的方向相反。我们通过使用速度和电荷的量值，并沿电势增加的方向积分来处理这一点。电场与沟道电势 $V(y)$ 的梯度有关，因此如果我们定义电流方向从源极到漏极，则 $E(y) = \\frac{dV}{dy}$。因此，$v_d(y) = \\mu_n \\frac{dV}{dy}$。\n\n在电荷片层和缓变沟道近似下，沟道电势为 $V(y)$ 的点 $y$ 处的反型电荷密度为：\n$$|Q_{inv}(y)| = C_{ox} (V_{GS} - V_{th} - V(y))$$\n其中 $V(y)$ 是相对于源极的电势。\n\n将这些代入电流方程得到：\n$$I_D = W \\mu_n C_{ox} (V_{GS} - V_{th} - V(y)) \\frac{dV}{dy}$$\n由于电流 $I_D$ 沿沟道必须是恒定的（假设没有产生或复合），我们可以分离变量并积分。我们从源极（$y=0$, $V=0$）积分到漏极（$y=L$, $V=V_{DS}$）：\n$$\\int_0^L I_D \\, dy = \\int_0^{V_{DS}} W \\mu_n C_{ox} (V_{GS} - V_{th} - V) \\, dV$$\n$$I_D \\int_0^L dy = W \\mu_n C_{ox} \\int_0^{V_{DS}} (V_{GS} - V_{th} - V) \\, dV$$\n$$I_D L = W \\mu_n C_{ox} \\left[ (V_{GS} - V_{th})V - \\frac{1}{2}V^2 \\right]_0^{V_{DS}}$$\n这就得出了本征MOSFET众所周知的电流-电压关系：\n$$I_D = \\mu_n C_{ox} \\frac{W}{L} \\left( (V_{GS} - V_{th})V_{DS} - \\frac{1}{2}V_{DS}^2 \\right)$$\n本征小信号漏极电导 $g_{d,int}$ 定义为 $I_D$ 对 $V_{DS}$ 的偏导数：\n$$g_{d,int} = \\frac{\\partial I_D}{\\partial V_{DS}} = \\mu_n C_{ox} \\frac{W}{L} \\frac{\\partial}{\\partial V_{DS}} \\left( (V_{GS} - V_{th})V_{DS} - \\frac{1}{2}V_{DS}^2 \\right)$$\n$$g_{d,int} = \\mu_n C_{ox} \\frac{W}{L} (V_{GS} - V_{th} - V_{DS})$$\n问题要求的是在原点处的电导，即在 $V_{DS} = 0$ 时。\n$$g_{d,int}(V_{DS}=0) = \\mu_n C_{ox} \\frac{W}{L} (V_{GS} - V_{th})$$\n这是在 $V_{DS}=0$ 附近的线性区中的理论本征沟道电导。原点处的本征沟道电阻为 $R_{ch} = 1/g_{d,int}(V_{DS}=0)$。\n\n问题陈述，测得的电导 $G_{meas}$ 对应于总电阻 $R_{total}$，该总电阻是本征沟道电阻 $R_{ch}$ 和寄生串联电阻 $R_S$ 的串联组合：\n$$R_{total} = R_{ch} + R_S$$\n测得的电导是该总电阻的倒数：\n$$G_{meas} = \\frac{1}{R_{total}} = \\frac{1}{R_{ch} + R_S}$$\n我们可以求解寄生电阻 $R_S$：\n$$R_S = \\frac{1}{G_{meas}} - R_{ch} = \\frac{1}{G_{meas}} - \\frac{1}{g_{d,int}(V_{DS}=0)}$$\n代入本征电导的表达式：\n$$R_S = \\frac{1}{G_{meas}} - \\frac{1}{\\mu_n C_{ox} \\frac{W}{L} (V_{GS} - V_{th})}$$\n现在，我们代入给定的数值：\n$\\frac{W}{L} = 1.8 \\times 10^{6}$\n$C_{ox} = 2.8 \\times 10^{-3}\\,\\mathrm{F/m^{2}}$\n$\\mu_n = 0.04\\,\\mathrm{m^{2}\\!/Vs}$\n$V_{th} = 2.0\\,\\mathrm{V}$\n$V_{GS} = 6.5\\,\\mathrm{V}$\n$G_{meas} = 500\\,\\mathrm{A/V}$\n\n首先，我们计算本征电导 $g_{d,int}(V_{DS}=0)$：\n$$g_{d,int}(V_{DS}=0) = (0.04) \\times (2.8 \\times 10^{-3}) \\times (1.8 \\times 10^{6}) \\times (6.5 - 2.0)$$\n$$g_{d,int}(V_{DS}=0) = (0.04) \\times (2.8 \\times 10^{-3}) \\times (1.8 \\times 10^{6}) \\times (4.5)$$\n$$g_{d,int}(V_{DS}=0) = 907.2\\,\\mathrm{A/V}$$\n\n接下来，我们计算本征电阻和总电阻：\n本征沟道电阻为：\n$$R_{ch} = \\frac{1}{g_{d,int}(V_{DS}=0)} = \\frac{1}{907.2}\\,\\Omega \\approx 0.00110229\\,\\Omega$$\n测得的总电阻为：\n$$R_{total} = \\frac{1}{G_{meas}} = \\frac{1}{500}\\,\\Omega = 0.002\\,\\Omega$$\n\n最后，我们计算寄生串联电阻 $R_S$：\n$$R_S = R_{total} - R_{ch} = 0.002\\,\\Omega - \\frac{1}{907.2}\\,\\Omega$$\n$$R_S \\approx 0.002 - 0.00110229 = 0.00089771\\,\\Omega$$\n问题要求答案以毫欧（$\\mathrm{m\\Omega}$）为单位：\n$$R_S = 0.00089771\\,\\Omega \\times 1000\\,\\mathrm{m\\Omega/\\Omega} = 0.89771\\,\\mathrm{m\\Omega}$$\n四舍五入到四位有效数字，我们得到：\n$$R_S \\approx 0.8977\\,\\mathrm{m\\Omega}$$",
            "answer": "$$\\boxed{0.8977}$$"
        },
        {
            "introduction": "最后一项练习提供了对功率MOSFET的整体、自上而下的分析视角，从一个常见的数据手册参数 $R_{\\mathrm{DS(on)}}$ 入手。您将学习如何系统地分析该值的所有组成部分——从封装和互连，到硅芯片本身的非有源区域。通过计算硅的比导通电阻 $R_{\\mathrm{sp,on}}$，您将提取出一个基本的品质因数，从而实现不同技术之间的真正性能比较。",
            "id": "3860537",
            "problem": "一家制造商提供了一款额定电压为 $60\\,\\mathrm{V}$ 的N沟道沟槽金属氧化物半导体场效应晶体管 (MOSFET)。其数据手册中标称的漏源导通电阻 $R_{\\mathrm{DS(on)}}$ 是在 $V_{\\mathrm{GS}}=10\\,\\mathrm{V}$ 和 $T_{\\mathrm{J}}=25^{\\circ}\\mathrm{C}$ 的条件下使用双线法测得的。该器件采用基于引线框架的功率封装。数据手册给出，在所述条件下，典型的 $R_{\\mathrm{DS(on)}} = 6.2\\,\\mathrm{m}\\Omega$。提供了以下关于外部串联电阻和芯片几何尺寸的信息：\n\n- 双线法测量包含外部串联电阻。在 $25^{\\circ}\\mathrm{C}$ 时估算的外部串联电阻为：引线框架和引脚电阻 $R_{\\mathrm{lead}}=0.15\\,\\mathrm{m}\\Omega$，键合线电阻 $R_{\\mathrm{bond}}=0.35\\,\\mathrm{m}\\Omega$，顶层金属化和接触电阻 $R_{\\mathrm{met}}=0.10\\,\\mathrm{m}\\Omega$，以及焊料连接和漏极夹片电阻 $R_{\\mathrm{solder}}=0.40\\,\\mathrm{m}\\Omega$。\n- 矩形硅芯片的总体横向尺寸为 $5.8\\,\\mathrm{mm} \\times 4.2\\,\\mathrm{mm}$。沿每条边缘存在一个宽度为 $0.25\\,\\mathrm{mm}$ 的终端保护环，该保护环不传导沟道电流。在保护环窗口内，以下特征不传导沟道电流并占据面积：一个尺寸为 $1.6\\,\\mathrm{mm} \\times 1.2\\,\\mathrm{mm}$ 的源极键合焊盘，一个尺寸为 $0.20\\,\\mathrm{mm} \\times 4.0\\,\\mathrm{mm}$ 的栅极总线带，以及一个尺寸为 $0.60\\,\\mathrm{mm} \\times 0.60\\,\\mathrm{mm}$ 的感测/监控焊盘。\n\n从适用于功率半导体导电的第一性原理以及比导通电阻的定义出发，估算在 $25^{\\circ}\\mathrm{C}$ 时与有源单元区相关的硅比导通电阻 $R_{\\mathrm{sp,on}}$。在您的估算中：\n\n- 使用电阻串联相加的方法，从数据手册给出的 $R_{\\mathrm{DS(on)}}$ 中分离出硅的导通电阻。\n- 通过从保护环内的总芯片面积中减去非导电区域的面积，来确定有源单元区面积。\n- 明确说明您所做的关于电流分布、单元密度均匀性以及外部电阻与有源区面积独立性的任何假设。\n\n将最终的 $R_{\\mathrm{sp,on}}$ 以 $\\mathrm{m}\\Omega\\cdot\\mathrm{cm}^{2}$ 为单位表示，并将您的答案四舍五入到四位有效数字。最终答案必须是一个实数。",
            "solution": "所述问题具有科学依据、提法恰当、客观，并包含足够的信息以得到唯一解。所提供的数据对于功率MOSFET而言在物理上是合理的。因此，该问题被认为是有效的。\n\n目标是确定功率MOSFET有源区的硅比导通电阻 $R_{\\mathrm{sp,on}}$。这个品质因数将导通电阻归一化到硅芯片的有源面积，其定义为：\n$$ R_{\\mathrm{sp,on}} = R_{\\mathrm{Si}} \\times A_{\\mathrm{active}} $$\n其中 $R_{\\mathrm{Si}}$ 是硅芯片的本征导通电阻，$A_{\\mathrm{active}}$ 是芯片上有源导电的面积。估算过程需要两个步骤：首先，从总测量电阻中分离出硅电阻 $R_{\\mathrm{Si}}$；其次，根据给定的几何数据计算有源面积 $A_{\\mathrm{active}}$。\n\n此分析所需的假设是：\n1.  总器件电阻可以建模为一个简单的串联电路，其中本征硅电阻和各种外部电阻线性相加。\n2.  电流在MOSFET芯片的整个有源区内均匀分布。这意味着在整个有源区内具有均匀的单元密度和均匀的特性。\n3.  指定的外部电阻与芯片有源面积无关，并代表了所有非硅部分对总电阻的贡献。\n\n首先，我们计算本征硅电阻 $R_{\\mathrm{Si}}$。数据手册提供了使用双线法测得的总漏源导通电阻 $R_{\\mathrm{DS(on)}}$，该值包括了来自封装和互连的外部电阻。这个总电阻是本征硅电阻和总外部电阻 $R_{\\mathrm{ext}}$ 的和。\n$$ R_{\\mathrm{DS(on)}} = R_{\\mathrm{Si}} + R_{\\mathrm{ext}} $$\n问题提供了在 $T_{\\mathrm{J}}=25^{\\circ}\\mathrm{C}$ 时各个外部电阻分量的值：\n- 引线框架和引脚电阻，$R_{\\mathrm{lead}} = 0.15\\,\\mathrm{m}\\Omega$。\n- 键合线电阻，$R_{\\mathrm{bond}} = 0.35\\,\\mathrm{m}\\Omega$。\n- 顶层金属化和接触电阻，$R_{\\mathrm{met}} = 0.10\\,\\mathrm{m}\\Omega$。\n- 焊料连接和漏极夹片电阻，$R_{\\mathrm{solder}} = 0.40\\,\\mathrm{m}\\Omega$。\n\n总外部电阻 $R_{\\mathrm{ext}}$ 是这些分量的和：\n$$ R_{\\mathrm{ext}} = R_{\\mathrm{lead}} + R_{\\mathrm{bond}} + R_{\\mathrm{met}} + R_{\\mathrm{solder}} $$\n$$ R_{\\mathrm{ext}} = 0.15\\,\\mathrm{m}\\Omega + 0.35\\,\\mathrm{m}\\Omega + 0.10\\,\\mathrm{m}\\Omega + 0.40\\,\\mathrm{m}\\Omega = 1.00\\,\\mathrm{m}\\Omega $$\n给出的总测量电阻为 $R_{\\mathrm{DS(on)}} = 6.2\\,\\mathrm{m}\\Omega$。现在我们可以求解硅电阻 $R_{\\mathrm{Si}}$：\n$$ R_{\\mathrm{Si}} = R_{\\mathrm{DS(on)}} - R_{\\mathrm{ext}} = 6.2\\,\\mathrm{m}\\Omega - 1.00\\,\\mathrm{m}\\Omega = 5.2\\,\\mathrm{m}\\Omega $$\n\n接下来，我们确定硅芯片的有源面积 $A_{\\mathrm{active}}$。芯片的总体横向尺寸为 $L_{\\mathrm{die}} = 5.8\\,\\mathrm{mm}$ 和 $W_{\\mathrm{die}} = 4.2\\,\\mathrm{mm}$。一个宽度为 $w_{\\mathrm{gr}} = 0.25\\,\\mathrm{mm}$ 的终端保护环沿着每条边缘分布。有源单元区位于此保护环所定义的窗口内。这个内部窗口的尺寸是：\n$$ L_{\\mathrm{window}} = L_{\\mathrm{die}} - 2 \\times w_{\\mathrm{gr}} = 5.8\\,\\mathrm{mm} - 2 \\times 0.25\\,\\mathrm{mm} = 5.3\\,\\mathrm{mm} $$\n$$ W_{\\mathrm{window}} = W_{\\mathrm{die}} - 2 \\times w_{\\mathrm{gr}} = 4.2\\,\\mathrm{mm} - 2 \\times 0.25\\,\\mathrm{mm} = 3.7\\,\\mathrm{mm} $$\n保护环窗口内的总面积是：\n$$ A_{\\mathrm{window}} = L_{\\mathrm{window}} \\times W_{\\mathrm{window}} = 5.3\\,\\mathrm{mm} \\times 3.7\\,\\mathrm{mm} = 19.61\\,\\mathrm{mm}^2 $$\n在这个窗口内，有几个非导电特征，必须减去它们的面积才能找到真正的有源面积。这些特征的面积是：\n- 源极键合焊盘面积：$A_{\\mathrm{pad}} = 1.6\\,\\mathrm{mm} \\times 1.2\\,\\mathrm{mm} = 1.92\\,\\mathrm{mm}^2$。\n- 栅极总线带面积：$A_{\\mathrm{gate}} = 0.20\\,\\mathrm{mm} \\times 4.0\\,\\mathrm{mm} = 0.80\\,\\mathrm{mm}^2$。\n- 感测/监控焊盘面积：$A_{\\mathrm{sense}} = 0.60\\,\\mathrm{mm} \\times 0.60\\,\\mathrm{mm} = 0.36\\,\\mathrm{mm}^2$。\n\n窗口内的总非导电面积 $A_{\\mathrm{non-active}}$ 是这些面积的和：\n$$ A_{\\mathrm{non-active}} = A_{\\mathrm{pad}} + A_{\\mathrm{gate}} + A_{\\mathrm{sense}} = 1.92\\,\\mathrm{mm}^2 + 0.80\\,\\mathrm{mm}^2 + 0.36\\,\\mathrm{mm}^2 = 3.08\\,\\mathrm{mm}^2 $$\n有源面积 $A_{\\mathrm{active}}$ 是窗口面积减去总非导电面积：\n$$ A_{\\mathrm{active}} = A_{\\mathrm{window}} - A_{\\mathrm{non-active}} = 19.61\\,\\mathrm{mm}^2 - 3.08\\,\\mathrm{mm}^2 = 16.53\\,\\mathrm{mm}^2 $$\n问题要求比导通电阻以 $\\mathrm{m}\\Omega\\cdot\\mathrm{cm}^{2}$ 为单位表示。因此，我们必须将有源面积从 $\\mathrm{mm}^2$ 转换为 $\\mathrm{cm}^2$。使用转换因子 $1\\,\\mathrm{cm} = 10\\,\\mathrm{mm}$，我们得到 $1\\,\\mathrm{cm}^2 = 100\\,\\mathrm{mm}^2$。\n$$ A_{\\mathrm{active}} = 16.53\\,\\mathrm{mm}^2 \\times \\left( \\frac{1\\,\\mathrm{cm}}{10\\,\\mathrm{mm}} \\right)^2 = 16.53\\,\\mathrm{mm}^2 \\times \\frac{1\\,\\mathrm{cm}^2}{100\\,\\mathrm{mm}^2} = 0.1653\\,\\mathrm{cm}^2 $$\n最后，我们可以计算硅比导通电阻 $R_{\\mathrm{sp,on}}$：\n$$ R_{\\mathrm{sp,on}} = R_{\\mathrm{Si}} \\times A_{\\mathrm{active}} = 5.2\\,\\mathrm{m}\\Omega \\times 0.1653\\,\\mathrm{cm}^2 $$\n$$ R_{\\mathrm{sp,on}} = 0.85956\\,\\mathrm{m}\\Omega\\cdot\\mathrm{cm}^{2} $$\n问题要求最终答案四舍五入到四位有效数字。\n$$ R_{\\mathrm{sp,on}} \\approx 0.8596\\,\\mathrm{m}\\Omega\\cdot\\mathrm{cm}^{2} $$\n这个值代表了基于硅的有源单元的本征性能，并按其面积进行了归一化，是用于比较不同功率MOSFET技术的一项基本品质因数。",
            "answer": "$$\\boxed{0.8596}$$"
        }
    ]
}