# FDR_CPU_5STAGE_MIPS

## 这是什么？
参考HIT计组课程的LAB，实现的一个五阶流水线的简易CPU，支持数据前递和动态分支分预测，仅实现基本的MIPS指令
## 参考资料
- *[[1] 流水线处理器 — CA-Labs 1.0.0 文档](https://hit-coa.gitlab.io/archlab/labs/lab1.html)*
- *[[2] 哈工大2023处理器设计与计算机体系结构实验](https://github.com/MengYueqi/HIT_CPU_verilog)*
- *[[3] 设计并实现一个单周期非流水的CPU](https://blog.csdn.net/zhang_qing_yun/article/details/121049946)*
- *[[4] 从零开始写riscv处理器（五）数据冒险：停顿与前递](https://blog.csdn.net/weixin_45774715/article/details/132744848)*
