TimeQuest Timing Analyzer report for portable
Thu Jul 03 17:02:55 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'u0|altpll_0|sd1|pll7|clk[1]'
 13. Slow 1200mV 85C Model Hold: 'u0|altpll_0|sd1|pll7|clk[1]'
 14. Slow 1200mV 85C Model Recovery: 'u0|altpll_0|sd1|pll7|clk[1]'
 15. Slow 1200mV 85C Model Removal: 'u0|altpll_0|sd1|pll7|clk[1]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_in'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[1]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[0]'
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'u0|altpll_0|sd1|pll7|clk[1]'
 29. Slow 1200mV 0C Model Hold: 'u0|altpll_0|sd1|pll7|clk[1]'
 30. Slow 1200mV 0C Model Recovery: 'u0|altpll_0|sd1|pll7|clk[1]'
 31. Slow 1200mV 0C Model Removal: 'u0|altpll_0|sd1|pll7|clk[1]'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_in'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[1]'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[0]'
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'u0|altpll_0|sd1|pll7|clk[1]'
 44. Fast 1200mV 0C Model Hold: 'u0|altpll_0|sd1|pll7|clk[1]'
 45. Fast 1200mV 0C Model Recovery: 'u0|altpll_0|sd1|pll7|clk[1]'
 46. Fast 1200mV 0C Model Removal: 'u0|altpll_0|sd1|pll7|clk[1]'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_in'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[1]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[0]'
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Board Trace Model Assignments
 57. Input Transition Times
 58. Signal Integrity Metrics (Slow 1200mv 0c Model)
 59. Signal Integrity Metrics (Slow 1200mv 85c Model)
 60. Signal Integrity Metrics (Fast 1200mv 0c Model)
 61. Setup Transfers
 62. Hold Transfers
 63. Recovery Transfers
 64. Removal Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; portable                                                          ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                        ;
+-----------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-------------------------------+---------------------------------+
; Clock Name                  ; Type      ; Period     ; Frequency ; Rise  ; Fall      ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                        ; Targets                         ;
+-----------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-------------------------------+---------------------------------+
; clock_in                    ; Base      ; 20.000     ; 50.0 MHz  ; 0.000 ; 10.000    ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                               ; { clock_in }                    ;
; u0|altpll_0|sd1|pll7|clk[0] ; Generated ; 100000.000 ; 0.01 MHz  ; 0.000 ; 50000.000 ; 50.00      ; 5000      ; 1           ;       ;        ;           ;            ; false    ; clock_in ; u0|altpll_0|sd1|pll7|inclk[0] ; { u0|altpll_0|sd1|pll7|clk[0] } ;
; u0|altpll_0|sd1|pll7|clk[1] ; Generated ; 1000.000   ; 1.0 MHz   ; 0.000 ; 500.000   ; 50.00      ; 50        ; 1           ;       ;        ;           ;            ; false    ; clock_in ; u0|altpll_0|sd1|pll7|inclk[0] ; { u0|altpll_0|sd1|pll7|clk[1] } ;
+-----------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-------------------------------+---------------------------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                ;
+------------+-----------------+-----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note ;
+------------+-----------------+-----------------------------+------+
; 344.23 MHz ; 344.23 MHz      ; u0|altpll_0|sd1|pll7|clk[1] ;      ;
+------------+-----------------+-----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; u0|altpll_0|sd1|pll7|clk[1] ; 15.878 ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; u0|altpll_0|sd1|pll7|clk[1] ; -1.967 ; -3.934        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; u0|altpll_0|sd1|pll7|clk[1] ; 15.353 ; 0.000         ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary               ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; u0|altpll_0|sd1|pll7|clk[1] ; 3.628 ; 0.000         ;
+-----------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+-----------------------------+-----------+---------------+
; Clock                       ; Slack     ; End Point TNS ;
+-----------------------------+-----------+---------------+
; clock_in                    ; 9.654     ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[1] ; 499.718   ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[0] ; 49999.960 ; 0.000         ;
+-----------------------------+-----------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                                               ;
+----------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack    ; From Node                   ; To Node                    ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 15.878   ; reset                       ; UARTCTL:uc1|state.ENABLE   ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 1.541      ;
; 15.878   ; reset                       ; UARTCTL:uc1|tx_enable_ctr  ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 1.541      ;
; 15.878   ; reset                       ; UARTCTL:uc1|tx_data_ctr[0] ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 1.541      ;
; 16.117   ; reset                       ; UARTCTL:uc1|state.INITIAL  ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 1.302      ;
; 16.136   ; reset                       ; UARTCTL:uc1|state.READ     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 1.283      ;
; 16.441   ; reset                       ; UARTCTL:uc1|state.LOAD     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 0.978      ;
; 16.441   ; reset                       ; UARTCTL:uc1|state.LD_TX    ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 0.978      ;
; 16.445   ; reset                       ; UARTCTL:uc1|state.DONE     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 0.974      ;
; 16.446   ; reset                       ; UARTCTL:uc1|ld_tx_data_ctr ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 0.973      ;
; 997.095  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 2.825      ;
; 997.315  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 2.605      ;
; 997.504  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 2.416      ;
; 997.677  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 2.243      ;
; 997.677  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 2.243      ;
; 997.677  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 2.243      ;
; 997.677  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 2.243      ;
; 997.861  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 2.059      ;
; 997.924  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.996      ;
; 997.942  ; uart:u1|tx_reg[0]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.978      ;
; 997.959  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.961      ;
; 997.965  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.955      ;
; 998.045  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.875      ;
; 998.066  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.854      ;
; 998.066  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.854      ;
; 998.066  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.854      ;
; 998.066  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.854      ;
; 998.106  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.814      ;
; 998.118  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.802      ;
; 998.123  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.797      ;
; 998.135  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.785      ;
; 998.137  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.783      ;
; 998.141  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.779      ;
; 998.174  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.746      ;
; 998.175  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.745      ;
; 998.179  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.741      ;
; 998.195  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.725      ;
; 998.256  ; uart:u1|tx_empty            ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.664      ;
; 998.271  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.649      ;
; 998.273  ; UARTCTL:uc1|count_1[2]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.647      ;
; 998.275  ; uart:u1|tx_out              ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.645      ;
; 998.279  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.641      ;
; 998.280  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.640      ;
; 998.301  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.619      ;
; 998.303  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.617      ;
; 998.313  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.607      ;
; 998.369  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.551      ;
; 998.373  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.547      ;
; 998.448  ; UARTCTL:uc1|tx_data_ctr[0]  ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.472      ;
; 998.479  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.441      ;
; 998.483  ; UARTCTL:uc1|ld_tx_data_ctr  ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.437      ;
; 998.484  ; UARTCTL:uc1|ld_tx_data_ctr  ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.436      ;
; 998.560  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.360      ;
; 998.564  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.356      ;
; 998.573  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.347      ;
; 998.602  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.318      ;
; 998.607  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|tx_enable_ctr  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.313      ;
; 998.613  ; UARTCTL:uc1|tx_data_ctr[0]  ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.307      ;
; 998.614  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.306      ;
; 998.617  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.303      ;
; 998.643  ; UARTCTL:uc1|state.LOAD      ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.277      ;
; 998.659  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|state.DONE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.261      ;
; 998.670  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.250      ;
; 998.672  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.248      ;
; 998.691  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|ld_tx_data_ctr ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.229      ;
; 998.703  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.217      ;
; 998.721  ; UARTCTL:uc1|state.LOAD      ; UARTCTL:uc1|state.LD_TX    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.199      ;
; 998.725  ; UARTCTL:uc1|state.READ      ; UARTCTL:uc1|state.LOAD     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.195      ;
; 998.824  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|state.DONE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.096      ;
; 998.892  ; UARTCTL:uc1|state.INITIAL   ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 1.028      ;
; 998.952  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 0.968      ;
; 998.955  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|tx_enable_ctr  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 0.965      ;
; 998.957  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[0]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 0.963      ;
; 999.002  ; uart:u1|tx_empty            ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 0.918      ;
; 999.062  ; uart:u1|tx_empty            ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 0.858      ;
; 999.062  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 0.858      ;
; 999.062  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 0.858      ;
; 999.062  ; UARTCTL:uc1|count_1[2]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 0.858      ;
; 999.062  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[0]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 0.858      ;
; 999.098  ; uart:u1|tx_reg[0]           ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 0.822      ;
; 999.098  ; UARTCTL:uc1|state.INITIAL   ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 0.822      ;
; 999.098  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.081     ; 0.822      ;
; 1001.112 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; 3.792      ; 2.681      ;
; 1001.112 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; 3.792      ; 2.681      ;
; 1001.127 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; 3.792      ; 2.666      ;
; 1001.127 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; 3.792      ; 2.666      ;
+----------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                                              ;
+--------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.967 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 3.973      ; 2.238      ;
; -1.967 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 3.973      ; 2.238      ;
; -1.943 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 3.973      ; 2.262      ;
; -1.943 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 3.973      ; 2.262      ;
; 0.453  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; UARTCTL:uc1|count_1[2]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; UARTCTL:uc1|state.INITIAL   ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:u1|tx_empty            ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:u1|tx_reg[0]           ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:u1|tx_out              ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.465  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[0]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.758      ;
; 0.465  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.758      ;
; 0.501  ; uart:u1|tx_empty            ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.794      ;
; 0.546  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[0]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.839      ;
; 0.548  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|tx_enable_ctr  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.841      ;
; 0.549  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.842      ;
; 0.628  ; UARTCTL:uc1|state.INITIAL   ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.921      ;
; 0.658  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|state.DONE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.951      ;
; 0.741  ; UARTCTL:uc1|state.READ      ; UARTCTL:uc1|state.LOAD     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.034      ;
; 0.747  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.040      ;
; 0.749  ; UARTCTL:uc1|state.LOAD      ; UARTCTL:uc1|state.LD_TX    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.042      ;
; 0.773  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.066      ;
; 0.774  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.067      ;
; 0.776  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|ld_tx_data_ctr ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.069      ;
; 0.776  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.069      ;
; 0.777  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.070      ;
; 0.777  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.070      ;
; 0.791  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.084      ;
; 0.792  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.085      ;
; 0.793  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|state.DONE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.086      ;
; 0.798  ; UARTCTL:uc1|state.LOAD      ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.091      ;
; 0.821  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|tx_enable_ctr  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.114      ;
; 0.897  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.190      ;
; 0.897  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.190      ;
; 0.927  ; UARTCTL:uc1|tx_data_ctr[0]  ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.220      ;
; 0.938  ; UARTCTL:uc1|ld_tx_data_ctr  ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.231      ;
; 0.958  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.251      ;
; 0.958  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.251      ;
; 0.959  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.252      ;
; 0.959  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.252      ;
; 0.997  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.290      ;
; 0.997  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.290      ;
; 1.000  ; UARTCTL:uc1|ld_tx_data_ctr  ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.293      ;
; 1.013  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.306      ;
; 1.061  ; UARTCTL:uc1|tx_data_ctr[0]  ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.354      ;
; 1.099  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.392      ;
; 1.103  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.396      ;
; 1.103  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.396      ;
; 1.104  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.397      ;
; 1.104  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.397      ;
; 1.174  ; uart:u1|tx_empty            ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.467      ;
; 1.182  ; UARTCTL:uc1|count_1[2]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.475      ;
; 1.192  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.485      ;
; 1.211  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.504      ;
; 1.255  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.548      ;
; 1.263  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.556      ;
; 1.273  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.566      ;
; 1.287  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.580      ;
; 1.291  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.584      ;
; 1.291  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.584      ;
; 1.292  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.585      ;
; 1.292  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.585      ;
; 1.293  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.586      ;
; 1.310  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.603      ;
; 1.310  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.603      ;
; 1.311  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.604      ;
; 1.311  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.604      ;
; 1.312  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.605      ;
; 1.414  ; uart:u1|tx_reg[0]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.707      ;
; 1.554  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.847      ;
; 1.618  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.911      ;
; 1.618  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.911      ;
; 1.618  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.911      ;
; 1.618  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.911      ;
; 2.581  ; reset                       ; UARTCTL:uc1|state.DONE     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 0.860      ;
; 2.581  ; reset                       ; UARTCTL:uc1|ld_tx_data_ctr ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 0.860      ;
; 2.584  ; reset                       ; UARTCTL:uc1|state.LOAD     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 0.863      ;
; 2.585  ; reset                       ; UARTCTL:uc1|state.LD_TX    ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 0.864      ;
; 2.820  ; reset                       ; UARTCTL:uc1|state.READ     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 1.099      ;
; 2.841  ; reset                       ; UARTCTL:uc1|state.INITIAL  ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 1.120      ;
; 3.085  ; reset                       ; UARTCTL:uc1|state.ENABLE   ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 1.364      ;
; 3.085  ; reset                       ; UARTCTL:uc1|tx_enable_ctr  ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 1.364      ;
; 3.085  ; reset                       ; UARTCTL:uc1|tx_data_ctr[0] ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 1.364      ;
+--------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                ;
+--------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+
; 15.353 ; reset     ; uart:u1|tx_empty  ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 2.066      ;
; 15.353 ; reset     ; uart:u1|tx_cnt[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 2.066      ;
; 15.353 ; reset     ; uart:u1|tx_cnt[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 2.066      ;
; 15.353 ; reset     ; uart:u1|tx_cnt[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 2.066      ;
; 15.353 ; reset     ; uart:u1|tx_cnt[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 2.066      ;
; 15.353 ; reset     ; uart:u1|tx_reg[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 2.066      ;
; 15.353 ; reset     ; uart:u1|tx_out    ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.542     ; 2.066      ;
+--------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                ;
+-------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+
; 3.628 ; reset     ; uart:u1|tx_empty  ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 1.907      ;
; 3.628 ; reset     ; uart:u1|tx_cnt[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 1.907      ;
; 3.628 ; reset     ; uart:u1|tx_cnt[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 1.907      ;
; 3.628 ; reset     ; uart:u1|tx_cnt[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 1.907      ;
; 3.628 ; reset     ; uart:u1|tx_cnt[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 1.907      ;
; 3.628 ; reset     ; uart:u1|tx_reg[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 1.907      ;
; 3.628 ; reset     ; uart:u1|tx_out    ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.023     ; 1.907      ;
+-------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_in'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; 9.654  ; 9.842        ; 0.188          ; Low Pulse Width  ; clock_in ; Rise       ; reset                                 ;
; 9.793  ; 9.793        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; reset|clk                             ;
; 9.933  ; 10.153       ; 0.220          ; High Pulse Width ; clock_in ; Rise       ; reset                                 ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|observablevcoout ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~input|o                      ;
; 9.977  ; 9.977        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~input|i                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~input|i                      ;
; 10.022 ; 10.022       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|inclk[0]         ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~input|o                      ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|observablevcoout ;
; 10.201 ; 10.201       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; reset|clk                             ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clock_in ; Rise       ; clock_in                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; reset                                 ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                  ;
+---------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                            ;
+---------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[0]                            ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[1]                            ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[2]                            ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[3]                            ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|ld_tx_data_ctr                        ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.DONE                            ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.ENABLE                          ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.INITIAL                         ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LD_TX                           ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LOAD                            ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.READ                            ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_data_ctr[0]                        ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_enable_ctr                         ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[0]                                 ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[1]                                 ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[2]                                 ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[3]                                 ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_empty                                  ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_out                                    ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_reg[0]                                 ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[0]                            ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[1]                            ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[2]                            ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[3]                            ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|ld_tx_data_ctr                        ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.DONE                            ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.ENABLE                          ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.INITIAL                         ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LD_TX                           ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LOAD                            ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.READ                            ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_data_ctr[0]                        ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_enable_ctr                         ;
; 499.873 ; 500.061      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[0]                                 ;
; 499.873 ; 500.061      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[1]                                 ;
; 499.873 ; 500.061      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[2]                                 ;
; 499.873 ; 500.061      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[3]                                 ;
; 499.873 ; 500.061      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_empty                                  ;
; 499.873 ; 500.061      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_out                                    ;
; 499.873 ; 500.061      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_reg[0]                                 ;
; 499.967 ; 499.967      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[1]~clkctrl|inclk[0] ;
; 499.967 ; 499.967      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[1]~clkctrl|outclk   ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[0]|clk                                  ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[1]|clk                                  ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[2]|clk                                  ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[3]|clk                                  ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_empty|clk                                   ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_out|clk                                     ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_reg[0]|clk                                  ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[0]|clk                                ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[1]|clk                                ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[2]|clk                                ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[3]|clk                                ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|ld_tx_data_ctr|clk                            ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.DONE|clk                                ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.ENABLE|clk                              ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.INITIAL|clk                             ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.LD_TX|clk                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.LOAD|clk                                ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.READ|clk                                ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|tx_data_ctr[0]|clk                            ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|tx_enable_ctr|clk                             ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[0]|clk                                ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[1]|clk                                ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[2]|clk                                ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[3]|clk                                ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|ld_tx_data_ctr|clk                            ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.DONE|clk                                ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.ENABLE|clk                              ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.INITIAL|clk                             ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.LD_TX|clk                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.LOAD|clk                                ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.READ|clk                                ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|tx_data_ctr[0]|clk                            ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|tx_enable_ctr|clk                             ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[0]|clk                                  ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[1]|clk                                  ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[2]|clk                                  ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[3]|clk                                  ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_empty|clk                                   ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_out|clk                                     ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_reg[0]|clk                                  ;
; 500.031 ; 500.031      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[1]~clkctrl|inclk[0] ;
; 500.031 ; 500.031      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[1]~clkctrl|outclk   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[0]                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[1]                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[2]                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[3]                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|ld_tx_data_ctr                        ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.DONE                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.ENABLE                          ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.INITIAL                         ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LD_TX                           ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LOAD                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.READ                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_data_ctr[0]                        ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_enable_ctr                         ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[0]                                 ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[1]                                 ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[2]                                 ;
+---------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[0]'                                                                                    ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                            ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; 49999.960 ; 49999.960    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|observablevcoout             ;
; 49999.967 ; 49999.967    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|inclk[0] ;
; 49999.967 ; 49999.967    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|outclk   ;
; 49999.998 ; 49999.998    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|inclk[0]                     ;
; 50000.001 ; 50000.001    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|inclk[0]                     ;
; 50000.031 ; 50000.031    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|inclk[0] ;
; 50000.031 ; 50000.031    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|outclk   ;
; 50000.040 ; 50000.040    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|observablevcoout             ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+------------+-------+-------+------------+-----------------------------+
; out_2     ; clock_in   ; 7.258 ; 7.548 ; Rise       ; clock_in                    ;
; out_2     ; clock_in   ; 7.258 ; 7.548 ; Fall       ; clock_in                    ;
; out_1     ; clock_in   ; 1.932 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ;       ; 1.944 ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ; 1.938 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_1     ; clock_in   ;       ; 1.862 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ; 1.876 ;       ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ;       ; 1.870 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; tx1       ; clock_in   ; 6.668 ; 6.856 ; Rise       ; u0|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------+------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+------------+-------+-------+------------+-----------------------------+
; out_2     ; clock_in   ; 7.078 ; 7.361 ; Rise       ; clock_in                    ;
; out_2     ; clock_in   ; 7.078 ; 7.361 ; Fall       ; clock_in                    ;
; out_1     ; clock_in   ; 1.194 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ;       ; 1.205 ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ; 1.199 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_1     ; clock_in   ;       ; 1.127 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ; 1.140 ;       ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ;       ; 1.134 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; tx1       ; clock_in   ; 6.023 ; 6.205 ; Rise       ; u0|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                 ;
+------------+-----------------+-----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note ;
+------------+-----------------+-----------------------------+------+
; 382.56 MHz ; 382.56 MHz      ; u0|altpll_0|sd1|pll7|clk[1] ;      ;
+------------+-----------------+-----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; u0|altpll_0|sd1|pll7|clk[1] ; 16.327 ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; u0|altpll_0|sd1|pll7|clk[1] ; -1.777 ; -3.554        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; u0|altpll_0|sd1|pll7|clk[1] ; 15.806 ; 0.000         ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; u0|altpll_0|sd1|pll7|clk[1] ; 3.187 ; 0.000         ;
+-----------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+-----------------------------+-----------+---------------+
; Clock                       ; Slack     ; End Point TNS ;
+-----------------------------+-----------+---------------+
; clock_in                    ; 9.597     ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[1] ; 499.715   ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[0] ; 49999.962 ; 0.000         ;
+-----------------------------+-----------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                                                ;
+----------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack    ; From Node                   ; To Node                    ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 16.327   ; reset                       ; UARTCTL:uc1|state.ENABLE   ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 1.415      ;
; 16.327   ; reset                       ; UARTCTL:uc1|tx_enable_ctr  ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 1.415      ;
; 16.327   ; reset                       ; UARTCTL:uc1|tx_data_ctr[0] ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 1.415      ;
; 16.571   ; reset                       ; UARTCTL:uc1|state.INITIAL  ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 1.171      ;
; 16.590   ; reset                       ; UARTCTL:uc1|state.READ     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 1.152      ;
; 16.860   ; reset                       ; UARTCTL:uc1|state.LD_TX    ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 0.882      ;
; 16.861   ; reset                       ; UARTCTL:uc1|state.LOAD     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 0.881      ;
; 16.865   ; reset                       ; UARTCTL:uc1|state.DONE     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 0.877      ;
; 16.865   ; reset                       ; UARTCTL:uc1|ld_tx_data_ctr ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 0.877      ;
; 997.386  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 2.543      ;
; 997.578  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 2.351      ;
; 997.751  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 2.178      ;
; 997.868  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 2.061      ;
; 997.868  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 2.061      ;
; 997.868  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 2.061      ;
; 997.868  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 2.061      ;
; 998.023  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.906      ;
; 998.129  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.800      ;
; 998.136  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.793      ;
; 998.143  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.786      ;
; 998.144  ; uart:u1|tx_reg[0]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.785      ;
; 998.218  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.711      ;
; 998.218  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.711      ;
; 998.218  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.711      ;
; 998.218  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.711      ;
; 998.234  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.695      ;
; 998.289  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.640      ;
; 998.296  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.633      ;
; 998.296  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.633      ;
; 998.302  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.627      ;
; 998.307  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.622      ;
; 998.310  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.619      ;
; 998.314  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.615      ;
; 998.337  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.592      ;
; 998.338  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.591      ;
; 998.342  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.587      ;
; 998.385  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.544      ;
; 998.395  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.534      ;
; 998.410  ; uart:u1|tx_empty            ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.519      ;
; 998.419  ; uart:u1|tx_out              ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.510      ;
; 998.435  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.494      ;
; 998.435  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.494      ;
; 998.435  ; UARTCTL:uc1|count_1[2]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.494      ;
; 998.455  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.474      ;
; 998.475  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.454      ;
; 998.530  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.399      ;
; 998.534  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.395      ;
; 998.577  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.352      ;
; 998.580  ; UARTCTL:uc1|tx_data_ctr[0]  ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.349      ;
; 998.627  ; UARTCTL:uc1|ld_tx_data_ctr  ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.302      ;
; 998.633  ; UARTCTL:uc1|ld_tx_data_ctr  ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.296      ;
; 998.705  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.224      ;
; 998.709  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.220      ;
; 998.718  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.211      ;
; 998.735  ; UARTCTL:uc1|tx_data_ctr[0]  ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.194      ;
; 998.739  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.190      ;
; 998.744  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|tx_enable_ctr  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.185      ;
; 998.754  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.175      ;
; 998.756  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.173      ;
; 998.776  ; UARTCTL:uc1|state.LOAD      ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.153      ;
; 998.799  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|state.DONE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.130      ;
; 998.801  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.128      ;
; 998.801  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.128      ;
; 998.826  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|ld_tx_data_ctr ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.103      ;
; 998.831  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.098      ;
; 998.851  ; UARTCTL:uc1|state.LOAD      ; UARTCTL:uc1|state.LD_TX    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.078      ;
; 998.853  ; UARTCTL:uc1|state.READ      ; UARTCTL:uc1|state.LOAD     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 1.076      ;
; 998.935  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|state.DONE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 0.994      ;
; 998.990  ; UARTCTL:uc1|state.INITIAL   ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 0.939      ;
; 999.062  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 0.867      ;
; 999.064  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|tx_enable_ctr  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 0.865      ;
; 999.066  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[0]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 0.863      ;
; 999.094  ; uart:u1|tx_empty            ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 0.835      ;
; 999.159  ; uart:u1|tx_empty            ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 0.770      ;
; 999.159  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 0.770      ;
; 999.159  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 0.770      ;
; 999.159  ; UARTCTL:uc1|count_1[2]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 0.770      ;
; 999.159  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[0]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 0.770      ;
; 999.184  ; uart:u1|tx_reg[0]           ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 0.745      ;
; 999.184  ; UARTCTL:uc1|state.INITIAL   ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 0.745      ;
; 999.184  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.073     ; 0.745      ;
; 1000.972 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; 3.353      ; 2.383      ;
; 1000.972 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; 3.353      ; 2.383      ;
; 1001.027 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; 3.353      ; 2.328      ;
; 1001.027 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; 3.353      ; 2.328      ;
+----------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                                               ;
+--------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.777 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 3.513      ; 1.951      ;
; -1.777 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 3.513      ; 1.951      ;
; -1.717 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 3.513      ; 2.011      ;
; -1.717 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 3.513      ; 2.011      ;
; 0.401  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; UARTCTL:uc1|count_1[2]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; UARTCTL:uc1|state.INITIAL   ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart:u1|tx_empty            ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart:u1|tx_reg[0]           ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart:u1|tx_out              ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.416  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[0]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.684      ;
; 0.416  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.684      ;
; 0.462  ; uart:u1|tx_empty            ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.730      ;
; 0.515  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[0]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.783      ;
; 0.517  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|tx_enable_ctr  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.785      ;
; 0.519  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.787      ;
; 0.581  ; UARTCTL:uc1|state.INITIAL   ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.849      ;
; 0.616  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|state.DONE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.884      ;
; 0.688  ; UARTCTL:uc1|state.READ      ; UARTCTL:uc1|state.LOAD     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.956      ;
; 0.695  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.963      ;
; 0.697  ; UARTCTL:uc1|state.LOAD      ; UARTCTL:uc1|state.LD_TX    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.965      ;
; 0.718  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.986      ;
; 0.721  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|ld_tx_data_ctr ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.989      ;
; 0.721  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.989      ;
; 0.721  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.989      ;
; 0.726  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.994      ;
; 0.729  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.997      ;
; 0.739  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.007      ;
; 0.739  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.007      ;
; 0.741  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|state.DONE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.009      ;
; 0.743  ; UARTCTL:uc1|state.LOAD      ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.011      ;
; 0.761  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|tx_enable_ctr  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.029      ;
; 0.837  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.105      ;
; 0.837  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.105      ;
; 0.846  ; UARTCTL:uc1|tx_data_ctr[0]  ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.114      ;
; 0.863  ; UARTCTL:uc1|ld_tx_data_ctr  ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.131      ;
; 0.890  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.158      ;
; 0.891  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.159      ;
; 0.891  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.159      ;
; 0.892  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.160      ;
; 0.910  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.178      ;
; 0.917  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.185      ;
; 0.920  ; UARTCTL:uc1|ld_tx_data_ctr  ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.188      ;
; 0.922  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.190      ;
; 0.951  ; UARTCTL:uc1|tx_data_ctr[0]  ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.219      ;
; 1.030  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.298      ;
; 1.034  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.302      ;
; 1.034  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.302      ;
; 1.035  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.303      ;
; 1.035  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.303      ;
; 1.080  ; uart:u1|tx_empty            ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.348      ;
; 1.086  ; UARTCTL:uc1|count_1[2]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.354      ;
; 1.103  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.371      ;
; 1.124  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.392      ;
; 1.130  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.398      ;
; 1.133  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.401      ;
; 1.143  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.411      ;
; 1.183  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.451      ;
; 1.186  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.454      ;
; 1.187  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.455      ;
; 1.187  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.455      ;
; 1.188  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.456      ;
; 1.207  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.475      ;
; 1.208  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.476      ;
; 1.208  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.476      ;
; 1.208  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.476      ;
; 1.209  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.477      ;
; 1.230  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.498      ;
; 1.316  ; uart:u1|tx_reg[0]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.584      ;
; 1.417  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.685      ;
; 1.500  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.768      ;
; 1.500  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.768      ;
; 1.500  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.768      ;
; 1.500  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.768      ;
; 2.274  ; reset                       ; UARTCTL:uc1|state.DONE     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 0.797      ;
; 2.274  ; reset                       ; UARTCTL:uc1|ld_tx_data_ctr ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 0.797      ;
; 2.277  ; reset                       ; UARTCTL:uc1|state.LOAD     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 0.800      ;
; 2.278  ; reset                       ; UARTCTL:uc1|state.LD_TX    ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 0.801      ;
; 2.490  ; reset                       ; UARTCTL:uc1|state.READ     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 1.013      ;
; 2.515  ; reset                       ; UARTCTL:uc1|state.INITIAL  ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 1.038      ;
; 2.774  ; reset                       ; UARTCTL:uc1|state.ENABLE   ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 1.297      ;
; 2.774  ; reset                       ; UARTCTL:uc1|tx_enable_ctr  ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 1.297      ;
; 2.774  ; reset                       ; UARTCTL:uc1|tx_data_ctr[0] ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 1.297      ;
+--------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                 ;
+--------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+
; 15.806 ; reset     ; uart:u1|tx_empty  ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 1.936      ;
; 15.806 ; reset     ; uart:u1|tx_cnt[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 1.936      ;
; 15.806 ; reset     ; uart:u1|tx_cnt[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 1.936      ;
; 15.806 ; reset     ; uart:u1|tx_cnt[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 1.936      ;
; 15.806 ; reset     ; uart:u1|tx_cnt[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 1.936      ;
; 15.806 ; reset     ; uart:u1|tx_reg[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 1.936      ;
; 15.806 ; reset     ; uart:u1|tx_out    ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -2.220     ; 1.936      ;
+--------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                 ;
+-------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+
; 3.187 ; reset     ; uart:u1|tx_empty  ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 1.710      ;
; 3.187 ; reset     ; uart:u1|tx_cnt[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 1.710      ;
; 3.187 ; reset     ; uart:u1|tx_cnt[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 1.710      ;
; 3.187 ; reset     ; uart:u1|tx_cnt[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 1.710      ;
; 3.187 ; reset     ; uart:u1|tx_cnt[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 1.710      ;
; 3.187 ; reset     ; uart:u1|tx_reg[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 1.710      ;
; 3.187 ; reset     ; uart:u1|tx_out    ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.762     ; 1.710      ;
+-------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_in'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; reset                                 ;
; 9.727  ; 9.727        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; reset|clk                             ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|observablevcoout ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~input|o                      ;
; 9.992  ; 9.992        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|inclk[0]         ;
; 9.996  ; 10.212       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; reset                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~input|i                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~input|i                      ;
; 10.008 ; 10.008       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|inclk[0]         ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~input|o                      ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|observablevcoout ;
; 10.263 ; 10.263       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; reset|clk                             ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clock_in ; Rise       ; clock_in                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; reset                                 ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                   ;
+---------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                            ;
+---------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[0]                                 ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[1]                                 ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[2]                                 ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[3]                                 ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_empty                                  ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_out                                    ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_reg[0]                                 ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[0]                            ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[1]                            ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[2]                            ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[3]                            ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|ld_tx_data_ctr                        ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.DONE                            ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.ENABLE                          ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.INITIAL                         ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LD_TX                           ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LOAD                            ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.READ                            ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_data_ctr[0]                        ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_enable_ctr                         ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[0]                            ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[1]                            ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[2]                            ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[3]                            ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|ld_tx_data_ctr                        ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.DONE                            ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.ENABLE                          ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.INITIAL                         ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LD_TX                           ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LOAD                            ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.READ                            ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_data_ctr[0]                        ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_enable_ctr                         ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[0]                                 ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[1]                                 ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[2]                                 ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[3]                                 ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_empty                                  ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_out                                    ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_reg[0]                                 ;
; 499.965 ; 499.965      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[1]~clkctrl|inclk[0] ;
; 499.965 ; 499.965      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[1]~clkctrl|outclk   ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[0]|clk                                  ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[1]|clk                                  ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[2]|clk                                  ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[3]|clk                                  ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_empty|clk                                   ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_out|clk                                     ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_reg[0]|clk                                  ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[0]|clk                                ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[1]|clk                                ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[2]|clk                                ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[3]|clk                                ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|ld_tx_data_ctr|clk                            ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.DONE|clk                                ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.ENABLE|clk                              ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.INITIAL|clk                             ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.LD_TX|clk                               ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.LOAD|clk                                ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.READ|clk                                ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|tx_data_ctr[0]|clk                            ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|tx_enable_ctr|clk                             ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[0]|clk                                ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[1]|clk                                ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[2]|clk                                ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[3]|clk                                ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|ld_tx_data_ctr|clk                            ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.DONE|clk                                ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.ENABLE|clk                              ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.INITIAL|clk                             ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.LD_TX|clk                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.LOAD|clk                                ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.READ|clk                                ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|tx_data_ctr[0]|clk                            ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|tx_enable_ctr|clk                             ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[0]|clk                                  ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[1]|clk                                  ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[2]|clk                                  ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[3]|clk                                  ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_empty|clk                                   ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_out|clk                                     ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_reg[0]|clk                                  ;
; 500.033 ; 500.033      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[1]~clkctrl|inclk[0] ;
; 500.033 ; 500.033      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[1]~clkctrl|outclk   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[0]                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[1]                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[2]                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[3]                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|ld_tx_data_ctr                        ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.DONE                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.ENABLE                          ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.INITIAL                         ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LD_TX                           ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LOAD                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.READ                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_data_ctr[0]                        ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_enable_ctr                         ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[0]                                 ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[1]                                 ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[2]                                 ;
+---------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[0]'                                                                                     ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                            ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; 49999.962 ; 49999.962    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|observablevcoout             ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|inclk[0] ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|outclk   ;
; 49999.998 ; 49999.998    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|inclk[0]                     ;
; 50000.002 ; 50000.002    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|inclk[0]                     ;
; 50000.033 ; 50000.033    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|inclk[0] ;
; 50000.033 ; 50000.033    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|outclk   ;
; 50000.037 ; 50000.037    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|observablevcoout             ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+------------+-------+-------+------------+-----------------------------+
; out_2     ; clock_in   ; 6.493 ; 6.878 ; Rise       ; clock_in                    ;
; out_2     ; clock_in   ; 6.493 ; 6.878 ; Fall       ; clock_in                    ;
; out_1     ; clock_in   ; 1.860 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ;       ; 1.872 ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ; 1.865 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_1     ; clock_in   ;       ; 1.768 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ; 1.782 ;       ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ;       ; 1.776 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; tx1       ; clock_in   ; 6.092 ; 6.437 ; Rise       ; u0|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------+------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+------------+-------+-------+------------+-----------------------------+
; out_2     ; clock_in   ; 6.312 ; 6.683 ; Rise       ; clock_in                    ;
; out_2     ; clock_in   ; 6.312 ; 6.683 ; Fall       ; clock_in                    ;
; out_1     ; clock_in   ; 1.187 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ;       ; 1.199 ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ; 1.192 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_1     ; clock_in   ;       ; 1.099 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ; 1.113 ;       ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ;       ; 1.107 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; tx1       ; clock_in   ; 5.499 ; 5.831 ; Rise       ; u0|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; u0|altpll_0|sd1|pll7|clk[1] ; 18.030 ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; u0|altpll_0|sd1|pll7|clk[1] ; -0.951 ; -1.902        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; u0|altpll_0|sd1|pll7|clk[1] ; 17.733 ; 0.000         ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; u0|altpll_0|sd1|pll7|clk[1] ; 1.661 ; 0.000         ;
+-----------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+-----------------------------+-----------+---------------+
; Clock                       ; Slack     ; End Point TNS ;
+-----------------------------+-----------+---------------+
; clock_in                    ; 9.473     ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[1] ; 499.797   ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[0] ; 49999.973 ; 0.000         ;
+-----------------------------+-----------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                                                ;
+----------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack    ; From Node                   ; To Node                    ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 18.030   ; reset                       ; UARTCTL:uc1|state.ENABLE   ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.293     ; 0.624      ;
; 18.030   ; reset                       ; UARTCTL:uc1|tx_enable_ctr  ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.293     ; 0.624      ;
; 18.030   ; reset                       ; UARTCTL:uc1|tx_data_ctr[0] ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.293     ; 0.624      ;
; 18.094   ; reset                       ; UARTCTL:uc1|state.INITIAL  ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.293     ; 0.560      ;
; 18.101   ; reset                       ; UARTCTL:uc1|state.READ     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.293     ; 0.553      ;
; 18.233   ; reset                       ; UARTCTL:uc1|state.LOAD     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.293     ; 0.421      ;
; 18.233   ; reset                       ; UARTCTL:uc1|state.LD_TX    ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.293     ; 0.421      ;
; 18.237   ; reset                       ; UARTCTL:uc1|state.DONE     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.293     ; 0.417      ;
; 18.238   ; reset                       ; UARTCTL:uc1|ld_tx_data_ctr ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.293     ; 0.416      ;
; 998.728  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 1.222      ;
; 998.833  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 1.117      ;
; 998.911  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 1.039      ;
; 999.005  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.945      ;
; 999.005  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.945      ;
; 999.005  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.945      ;
; 999.005  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.945      ;
; 999.055  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.895      ;
; 999.078  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.872      ;
; 999.101  ; uart:u1|tx_reg[0]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.849      ;
; 999.102  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.848      ;
; 999.115  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.835      ;
; 999.152  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.799      ;
; 999.161  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.789      ;
; 999.161  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.789      ;
; 999.161  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.789      ;
; 999.161  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.789      ;
; 999.169  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.781      ;
; 999.175  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.775      ;
; 999.177  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.773      ;
; 999.200  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.750      ;
; 999.204  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.746      ;
; 999.205  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.746      ;
; 999.216  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.734      ;
; 999.216  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.734      ;
; 999.217  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.733      ;
; 999.221  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.729      ;
; 999.237  ; uart:u1|tx_empty            ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.713      ;
; 999.240  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.711      ;
; 999.244  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.707      ;
; 999.247  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.704      ;
; 999.251  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.699      ;
; 999.252  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.698      ;
; 999.257  ; UARTCTL:uc1|count_1[2]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.694      ;
; 999.262  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.689      ;
; 999.272  ; uart:u1|tx_out              ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.678      ;
; 999.283  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.667      ;
; 999.288  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.662      ;
; 999.308  ; UARTCTL:uc1|tx_data_ctr[0]  ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.642      ;
; 999.325  ; UARTCTL:uc1|ld_tx_data_ctr  ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.625      ;
; 999.327  ; UARTCTL:uc1|ld_tx_data_ctr  ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.623      ;
; 999.332  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.619      ;
; 999.363  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.587      ;
; 999.368  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.582      ;
; 999.369  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.582      ;
; 999.383  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.568      ;
; 999.389  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|tx_enable_ctr  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.562      ;
; 999.389  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.562      ;
; 999.390  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.561      ;
; 999.390  ; UARTCTL:uc1|tx_data_ctr[0]  ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.561      ;
; 999.403  ; UARTCTL:uc1|state.LOAD      ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.548      ;
; 999.404  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|state.DONE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.547      ;
; 999.415  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.536      ;
; 999.419  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|ld_tx_data_ctr ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.532      ;
; 999.421  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.530      ;
; 999.433  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.518      ;
; 999.435  ; UARTCTL:uc1|state.LOAD      ; UARTCTL:uc1|state.LD_TX    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.516      ;
; 999.439  ; UARTCTL:uc1|state.READ      ; UARTCTL:uc1|state.LOAD     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.512      ;
; 999.489  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|state.DONE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.462      ;
; 999.533  ; UARTCTL:uc1|state.INITIAL   ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.418      ;
; 999.537  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.414      ;
; 999.541  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[0]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.410      ;
; 999.541  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|tx_enable_ctr  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.410      ;
; 999.565  ; uart:u1|tx_empty            ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.385      ;
; 999.591  ; uart:u1|tx_empty            ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.359      ;
; 999.591  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.359      ;
; 999.592  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.359      ;
; 999.592  ; UARTCTL:uc1|count_1[2]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.359      ;
; 999.592  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[0]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.359      ;
; 999.600  ; uart:u1|tx_reg[0]           ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.037     ; 0.350      ;
; 999.601  ; UARTCTL:uc1|state.INITIAL   ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.350      ;
; 999.601  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; -0.036     ; 0.350      ;
; 1000.476 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; 1.799      ; 1.310      ;
; 1000.476 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; 1.799      ; 1.310      ;
; 1000.552 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; 1.799      ; 1.234      ;
; 1000.552 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 1000.000     ; 1.799      ; 1.234      ;
+----------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                                               ;
+--------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.951 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 1.884      ; 1.037      ;
; -0.951 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 1.884      ; 1.037      ;
; -0.884 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 1.884      ; 1.104      ;
; -0.884 ; u0|altpll_0|sd1|pll7|clk[0] ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 1.884      ; 1.104      ;
; 0.186  ; uart:u1|tx_empty            ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:u1|tx_reg[0]           ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:u1|tx_out              ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; UARTCTL:uc1|count_1[2]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; UARTCTL:uc1|state.INITIAL   ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.314      ;
; 0.194  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[0]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.201  ; uart:u1|tx_empty            ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.322      ;
; 0.218  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|tx_enable_ctr  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.338      ;
; 0.218  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[0]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.338      ;
; 0.221  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.341      ;
; 0.253  ; UARTCTL:uc1|state.INITIAL   ; UARTCTL:uc1|state.READ     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.373      ;
; 0.264  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|state.DONE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.384      ;
; 0.295  ; UARTCTL:uc1|state.READ      ; UARTCTL:uc1|state.LOAD     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.415      ;
; 0.299  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.419      ;
; 0.300  ; UARTCTL:uc1|state.LOAD      ; UARTCTL:uc1|state.LD_TX    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.312  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.432      ;
; 0.314  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|ld_tx_data_ctr ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.434      ;
; 0.314  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[2]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.434      ;
; 0.314  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|state.ENABLE   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.434      ;
; 0.315  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.435      ;
; 0.319  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.440      ;
; 0.322  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.442      ;
; 0.322  ; UARTCTL:uc1|state.LOAD      ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.442      ;
; 0.324  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|state.DONE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.444      ;
; 0.326  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|count_1[1]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.446      ;
; 0.333  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|tx_enable_ctr  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.453      ;
; 0.349  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.469      ;
; 0.349  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.469      ;
; 0.361  ; UARTCTL:uc1|tx_data_ctr[0]  ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.481      ;
; 0.365  ; UARTCTL:uc1|ld_tx_data_ctr  ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.485      ;
; 0.373  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.494      ;
; 0.373  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.494      ;
; 0.374  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.495      ;
; 0.374  ; uart:u1|tx_cnt[1]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.495      ;
; 0.392  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.512      ;
; 0.393  ; UARTCTL:uc1|ld_tx_data_ctr  ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.513      ;
; 0.393  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.513      ;
; 0.396  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|state.INITIAL  ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.516      ;
; 0.408  ; UARTCTL:uc1|tx_data_ctr[0]  ; uart:u1|tx_reg[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.528      ;
; 0.433  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.554      ;
; 0.437  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.558      ;
; 0.437  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.558      ;
; 0.438  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.559      ;
; 0.438  ; uart:u1|tx_cnt[2]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.559      ;
; 0.460  ; uart:u1|tx_empty            ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.581      ;
; 0.466  ; UARTCTL:uc1|count_1[2]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.586      ;
; 0.471  ; UARTCTL:uc1|state.DONE      ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.591      ;
; 0.481  ; UARTCTL:uc1|count_1[0]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.601      ;
; 0.485  ; UARTCTL:uc1|state.ENABLE    ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.605      ;
; 0.490  ; UARTCTL:uc1|state.LD_TX     ; UARTCTL:uc1|tx_data_ctr[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.610      ;
; 0.505  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.625      ;
; 0.514  ; UARTCTL:uc1|count_1[3]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.634      ;
; 0.521  ; UARTCTL:uc1|count_1[1]      ; UARTCTL:uc1|count_1[3]     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.641      ;
; 0.536  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.657      ;
; 0.542  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.663      ;
; 0.547  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.668      ;
; 0.547  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.668      ;
; 0.548  ; uart:u1|tx_cnt[3]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.669      ;
; 0.558  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.679      ;
; 0.559  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_empty           ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.680      ;
; 0.559  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.680      ;
; 0.560  ; uart:u1|tx_cnt[0]           ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.681      ;
; 0.567  ; uart:u1|tx_reg[0]           ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.688      ;
; 0.609  ; UARTCTL:uc1|tx_enable_ctr   ; uart:u1|tx_out             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.729      ;
; 0.654  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[0]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.775      ;
; 0.654  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[1]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.775      ;
; 0.654  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[2]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.775      ;
; 0.654  ; uart:u1|tx_empty            ; uart:u1|tx_cnt[3]          ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.037      ; 0.775      ;
; 1.216  ; reset                       ; UARTCTL:uc1|state.DONE     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.346      ;
; 1.216  ; reset                       ; UARTCTL:uc1|ld_tx_data_ctr ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.346      ;
; 1.219  ; reset                       ; UARTCTL:uc1|state.LOAD     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.349      ;
; 1.220  ; reset                       ; UARTCTL:uc1|state.LD_TX    ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.350      ;
; 1.318  ; reset                       ; UARTCTL:uc1|state.READ     ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.448      ;
; 1.325  ; reset                       ; UARTCTL:uc1|state.INITIAL  ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.455      ;
; 1.392  ; reset                       ; UARTCTL:uc1|state.ENABLE   ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.522      ;
; 1.392  ; reset                       ; UARTCTL:uc1|tx_enable_ctr  ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.522      ;
; 1.392  ; reset                       ; UARTCTL:uc1|tx_data_ctr[0] ; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.522      ;
+--------+-----------------------------+----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                 ;
+--------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+
; 17.733 ; reset     ; uart:u1|tx_empty  ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.294     ; 0.920      ;
; 17.733 ; reset     ; uart:u1|tx_cnt[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.294     ; 0.920      ;
; 17.733 ; reset     ; uart:u1|tx_cnt[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.294     ; 0.920      ;
; 17.733 ; reset     ; uart:u1|tx_cnt[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.294     ; 0.920      ;
; 17.733 ; reset     ; uart:u1|tx_cnt[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.294     ; 0.920      ;
; 17.733 ; reset     ; uart:u1|tx_reg[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.294     ; 0.920      ;
; 17.733 ; reset     ; uart:u1|tx_out    ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 20.000       ; -1.294     ; 0.920      ;
+--------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                 ;
+-------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+
; 1.661 ; reset     ; uart:u1|tx_empty  ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.791      ;
; 1.661 ; reset     ; uart:u1|tx_cnt[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.791      ;
; 1.661 ; reset     ; uart:u1|tx_cnt[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.791      ;
; 1.661 ; reset     ; uart:u1|tx_cnt[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.791      ;
; 1.661 ; reset     ; uart:u1|tx_cnt[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.791      ;
; 1.661 ; reset     ; uart:u1|tx_reg[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.791      ;
; 1.661 ; reset     ; uart:u1|tx_out    ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.044     ; 0.791      ;
+-------+-----------+-------------------+--------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_in'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; 9.473  ; 9.657        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; reset                                 ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|observablevcoout ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~input|o                      ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|inclk[0]         ;
; 9.652  ; 9.652        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; reset|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~input|i                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~input|i                      ;
; 10.126 ; 10.342       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; reset                                 ;
; 10.347 ; 10.347       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; reset|clk                             ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~input|o                      ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clock_in ; Rise       ; clock_in                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clock_in ; Rise       ; reset                                 ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                   ;
+---------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                            ;
+---------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[0]                            ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[1]                            ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[2]                            ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[3]                            ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|ld_tx_data_ctr                        ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.DONE                            ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.ENABLE                          ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.INITIAL                         ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LD_TX                           ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LOAD                            ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.READ                            ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_data_ctr[0]                        ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_enable_ctr                         ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[0]                                 ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[1]                                 ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[2]                                 ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[3]                                 ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_empty                                  ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_out                                    ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_reg[0]                                 ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[0]                            ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[1]                            ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[2]                            ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[3]                            ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|ld_tx_data_ctr                        ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.DONE                            ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.ENABLE                          ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.INITIAL                         ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LD_TX                           ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LOAD                            ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.READ                            ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_data_ctr[0]                        ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_enable_ctr                         ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[0]                                 ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[1]                                 ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[2]                                 ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[3]                                 ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_empty                                  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_out                                    ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_reg[0]                                 ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[0]|clk                                ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[1]|clk                                ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[2]|clk                                ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[3]|clk                                ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|ld_tx_data_ctr|clk                            ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.DONE|clk                                ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.ENABLE|clk                              ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.INITIAL|clk                             ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.LD_TX|clk                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.LOAD|clk                                ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.READ|clk                                ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|tx_data_ctr[0]|clk                            ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|tx_enable_ctr|clk                             ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[0]|clk                                  ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[1]|clk                                  ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[2]|clk                                  ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[3]|clk                                  ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_empty|clk                                   ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_out|clk                                     ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_reg[0]|clk                                  ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[1]~clkctrl|inclk[0] ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[1]~clkctrl|outclk   ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[1]~clkctrl|inclk[0] ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[1]~clkctrl|outclk   ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[0]|clk                                ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[1]|clk                                ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[2]|clk                                ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|count_1[3]|clk                                ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|ld_tx_data_ctr|clk                            ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.DONE|clk                                ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.ENABLE|clk                              ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.INITIAL|clk                             ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.LD_TX|clk                               ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.LOAD|clk                                ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|state.READ|clk                                ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|tx_data_ctr[0]|clk                            ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uc1|tx_enable_ctr|clk                             ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[0]|clk                                  ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[1]|clk                                  ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[2]|clk                                  ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_cnt[3]|clk                                  ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_empty|clk                                   ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_out|clk                                     ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; u1|tx_reg[0]|clk                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[0]                            ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[1]                            ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[2]                            ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|count_1[3]                            ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|ld_tx_data_ctr                        ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.DONE                            ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.ENABLE                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.INITIAL                         ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LD_TX                           ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.LOAD                            ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|state.READ                            ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_data_ctr[0]                        ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; UARTCTL:uc1|tx_enable_ctr                         ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[0]                                 ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[1]                                 ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; uart:u1|tx_cnt[2]                                 ;
+---------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[0]'                                                                                     ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                            ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; 49999.973 ; 49999.973    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|inclk[0]                     ;
; 49999.973 ; 49999.973    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|observablevcoout             ;
; 49999.999 ; 49999.999    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|inclk[0] ;
; 49999.999 ; 49999.999    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|outclk   ;
; 50000.001 ; 50000.001    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|inclk[0] ;
; 50000.001 ; 50000.001    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|outclk   ;
; 50000.026 ; 50000.026    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|inclk[0]                     ;
; 50000.026 ; 50000.026    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|observablevcoout             ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+------------+-------+-------+------------+-----------------------------+
; out_2     ; clock_in   ; 3.802 ; 4.157 ; Rise       ; clock_in                    ;
; out_2     ; clock_in   ; 3.802 ; 4.157 ; Fall       ; clock_in                    ;
; out_1     ; clock_in   ; 0.882 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ;       ; 0.891 ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ; 0.884 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_1     ; clock_in   ;       ; 0.956 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ; 0.963 ;       ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ;       ; 0.957 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; tx1       ; clock_in   ; 3.261 ; 3.065 ; Rise       ; u0|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------+------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+------------+-------+-------+------------+-----------------------------+
; out_2     ; clock_in   ; 3.719 ; 4.078 ; Rise       ; clock_in                    ;
; out_2     ; clock_in   ; 3.719 ; 4.078 ; Fall       ; clock_in                    ;
; out_1     ; clock_in   ; 0.531 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ;       ; 0.540 ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ; 0.534 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_1     ; clock_in   ;       ; 0.603 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ; 0.610 ;       ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ;       ; 0.604 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; tx1       ; clock_in   ; 2.952 ; 2.763 ; Rise       ; u0|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+------------------------------+--------+--------+----------+---------+---------------------+
; Clock                        ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack             ; 15.878 ; -1.967 ; 15.353   ; 1.661   ; 9.473               ;
;  clock_in                    ; N/A    ; N/A    ; N/A      ; N/A     ; 9.473               ;
;  u0|altpll_0|sd1|pll7|clk[0] ; N/A    ; N/A    ; N/A      ; N/A     ; 49999.960           ;
;  u0|altpll_0|sd1|pll7|clk[1] ; 15.878 ; -1.967 ; 15.353   ; 1.661   ; 499.715             ;
; Design-wide TNS              ; 0.0    ; -3.934 ; 0.0      ; 0.0     ; 0.0                 ;
;  clock_in                    ; N/A    ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  u0|altpll_0|sd1|pll7|clk[0] ; N/A    ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  u0|altpll_0|sd1|pll7|clk[1] ; 0.000  ; -3.934 ; 0.000    ; 0.000   ; 0.000               ;
+------------------------------+--------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+------------+-------+-------+------------+-----------------------------+
; out_2     ; clock_in   ; 7.258 ; 7.548 ; Rise       ; clock_in                    ;
; out_2     ; clock_in   ; 7.258 ; 7.548 ; Fall       ; clock_in                    ;
; out_1     ; clock_in   ; 1.932 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ;       ; 1.944 ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ; 1.938 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_1     ; clock_in   ;       ; 1.862 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ; 1.876 ;       ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ;       ; 1.870 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; tx1       ; clock_in   ; 6.668 ; 6.856 ; Rise       ; u0|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------+------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+------------+-------+-------+------------+-----------------------------+
; out_2     ; clock_in   ; 3.719 ; 4.078 ; Rise       ; clock_in                    ;
; out_2     ; clock_in   ; 3.719 ; 4.078 ; Fall       ; clock_in                    ;
; out_1     ; clock_in   ; 0.531 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ;       ; 0.540 ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ; 0.534 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_1     ; clock_in   ;       ; 0.603 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_4     ; clock_in   ; 0.610 ;       ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; out_5     ; clock_in   ;       ; 0.604 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0] ;
; tx1       ; clock_in   ; 2.952 ; 2.763 ; Rise       ; u0|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; out_1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_3         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_4         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_5         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx1           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rx1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock_in                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; out_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; out_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; out_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; out_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; tx1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; out_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; out_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; out_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; out_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; tx1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; out_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 9        ; 0        ; 0        ; 0        ;
; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 2        ; 2        ; 0        ; 0        ;
; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 90       ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clock_in                    ; u0|altpll_0|sd1|pll7|clk[1] ; 9        ; 0        ; 0        ; 0        ;
; u0|altpll_0|sd1|pll7|clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; 2        ; 2        ; 0        ; 0        ;
; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 90       ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------+
; Recovery Transfers                                                                   ;
+------------+-----------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------+----------+----------+----------+----------+
; clock_in   ; u0|altpll_0|sd1|pll7|clk[1] ; 7        ; 0        ; 0        ; 0        ;
+------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------+
; Removal Transfers                                                                    ;
+------------+-----------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------+----------+----------+----------+----------+
; clock_in   ; u0|altpll_0|sd1|pll7|clk[1] ; 7        ; 0        ; 0        ; 0        ;
+------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 1     ; 1    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 03 17:02:54 2014
Info: Command: quartus_sta portable -c portable
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'portable.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clock_in clock_in
    Info (332110): create_generated_clock -source {u0|altpll_1|sd1|pll7|inclk[0]} -divide_by 10000 -duty_cycle 50.00 -name {u0|altpll_1|sd1|pll7|clk[0]} {u0|altpll_1|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 5000 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[0]} {u0|altpll_0|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[1]} {u0|altpll_0|sd1|pll7|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332007): The period, rise edge, or fall edge of clock: u0|altpll_1|sd1|pll7|clk[0] was found to be outside of the range of acceptable time values.  The minimum acceptable time value is -2147483.647 and the maximum acceptable time value is 2147483.647. This clock will be ignored.
Warning (332005): The calculated rise and fall waveform edges for clock: u0|altpll_1|sd1|pll7|clk[0] were found to be identical (rise: -2147483.647, fall: -2147483.647). This clock will be ignored.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|altpll_1|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 15.878
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.878         0.000 u0|altpll_0|sd1|pll7|clk[1] 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -1.967
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.967        -3.934 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case recovery slack is 15.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.353         0.000 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case removal slack is 3.628
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.628         0.000 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 9.654
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.654         0.000 clock_in 
    Info (332119):   499.718         0.000 u0|altpll_0|sd1|pll7|clk[1] 
    Info (332119): 49999.960         0.000 u0|altpll_0|sd1|pll7|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332007): The period, rise edge, or fall edge of clock: u0|altpll_1|sd1|pll7|clk[0] was found to be outside of the range of acceptable time values.  The minimum acceptable time value is -2147483.647 and the maximum acceptable time value is 2147483.647. This clock will be ignored.
Warning (332005): The calculated rise and fall waveform edges for clock: u0|altpll_1|sd1|pll7|clk[0] were found to be identical (rise: -2147483.647, fall: -2147483.647). This clock will be ignored.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|altpll_1|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Info (332146): Worst-case setup slack is 16.327
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.327         0.000 u0|altpll_0|sd1|pll7|clk[1] 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -1.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.777        -3.554 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case recovery slack is 15.806
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.806         0.000 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case removal slack is 3.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.187         0.000 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 9.597
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.597         0.000 clock_in 
    Info (332119):   499.715         0.000 u0|altpll_0|sd1|pll7|clk[1] 
    Info (332119): 49999.962         0.000 u0|altpll_0|sd1|pll7|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Warning (332007): The period, rise edge, or fall edge of clock: u0|altpll_1|sd1|pll7|clk[0] was found to be outside of the range of acceptable time values.  The minimum acceptable time value is -2147483.647 and the maximum acceptable time value is 2147483.647. This clock will be ignored.
Warning (332005): The calculated rise and fall waveform edges for clock: u0|altpll_1|sd1|pll7|clk[0] were found to be identical (rise: -2147483.647, fall: -2147483.647). This clock will be ignored.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|altpll_1|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Info (332146): Worst-case setup slack is 18.030
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.030         0.000 u0|altpll_0|sd1|pll7|clk[1] 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -0.951
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.951        -1.902 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case recovery slack is 17.733
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.733         0.000 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case removal slack is 1.661
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.661         0.000 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 9.473
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.473         0.000 clock_in 
    Info (332119):   499.797         0.000 u0|altpll_0|sd1|pll7|clk[1] 
    Info (332119): 49999.973         0.000 u0|altpll_0|sd1|pll7|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 464 megabytes
    Info: Processing ended: Thu Jul 03 17:02:55 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


