M1 M2 M3
ψ1 ψ2
ψ1
ψ2
2I αI
iin iout
1        :        1               :            α  
圖 2 
 
 由圖 2 可以推導出它的轉移函
數，推倒過程如下。 
 當 1( 1) 1n   、 2 ( 1) 0n   時，
M1 進入飽和區。汲極電流 Di 是                       
1
( 1)
( 1) outin
i n
I I i n


           (1) 
 
當 1( 1) 0n   、 2 ( 1) 1n   時，M1 進
入飽和區。                    
2 1
( 1)
2 ( 1) outin
i n
I I I I i n


         (2) 
                  
1( ) ( ) ( 1) ( 1)out out ini n I I i n i n           (3) 
 
圖 3 
 
 圖3乃是改良式OPAMP主動記憶
單元電路結構。M1 是存取電晶體、
M2 受一偏壓作電流源、M3 與 M4 作
開關電晶體而 1gsC 乃是 M1 之寄生電
容。中間有一 OPAMP 置於回授路徑
上，用以降低輸入阻抗與使電路能承
受高時脈。 
改良式 OPAMP 主動記憶單元如
圖  所示。當 1 1  時， 1D ini I i  ；若
當操作放大器具有高增益，在加總點
的電壓將會很接近 biasV 。當 2 1  時，
回授路徑消失而 1Di 將保持在 inI i 的
大小且輸出點電壓將近似 biasV 。 
圖 4 
 
上圖4乃是改良式OPAMP主動積
分器。M1 與 M2 的閘極電壓需相同，
以符合差動 OPAMP 之基本理論。M6
與 M7 乃供給固定偏壓、M8~M11 是
做電流源用、M15~M17 是存取電晶體
而M18與M19分別做輸入與輸出之開
關。 1 與 2 乃兩非重疊時脈。此電路
乃是 1MHz 頻寬開關電流式積差調變
器的核心部份。下圖將會示意 1MHz
頻寬開關電流式積差調變器的架構。 
 
 
圖 5 
圖 9 
 
(2).  承受高頻改善方法 
改良型 OPAMP 主動積分器 
在此用 OPAMP 降低輸入阻抗換取
高速、高解析度，並提高 OPAMP 的頻
寬使高速得以確實實現。下圖 13 是改
良型 OPAMP 主動積分器，乃從非反向
積分器理論而來。M1~M3 是存取電晶
體，M4~M7 是做電流源用。圖 14 乃
一階 OPAMP 並帶 M5 降低輸出阻抗，
以提高 3dBw 使電路能承受高時脈。
3dBw 如下所示， 
         3
1
dB
out L
w
R C
          (7) 
 
 
 
圖 10 
M1 M2
M3
M4
M5
vin+ vin-
 
圖 11 
 
 以上兩個解決方法，簡單的說乃
用出自同一觀點。改善的結果將透過
MATLAB 模擬之後，如圖 16 所示。圖
15 乃是理想分析之結果。 
 
總結 
 本報告討論在四階串疊結構下，
積分器中極點對超取樣與雜訊移頻的
影響，進而提高 SNR 值與解析度。 
 在四階串疊結構本身，每一級把
輸出訊號送至下一級的輸入做雜訊移
頻的動作，使得後一級能抑制前一級
之雜訊而輸出僅存最後一級之雜訊。
 因一階操作放大器之主極點與記
憶電晶體之極點影響電路穩定性之
深，為了使主極點與該極點能拉開，
便將一階操作放大器做結構上的改變
提高輸出阻抗，讓主極點能遠離記憶
電晶體之極點，並降低開迴路增益。
電路也得以承受高時脈，提高 SNR 與
解析度。降低量化雜訊的方法，乃可
藉透過提高量化器與數位類比轉換器
的位元數。 
 此設計的過程中可以提高直流偏
壓電流之量，使得容易拉開主極點與
記憶電晶體之極點，以達到穩定性、
高頻寬、高解析度與優良的 SNR 值。 
 
參考文獻 
[1]  R. Rodriguez-Calderon, E. 
Becerra-Alvarez, F. 
Sandoval-Ibarra “Design of a 0. 1 
8pm Low-Voltage 
Switched-Current ΣΔ Modulator 
for Multistandard Communication 
Systems” 2006 
[2]  T. Georgantas, S. Bouras, Y. 
Papananos, and D. Dewenis, 
“Switched-Current ΣΔ Modulator 
 圖 15(c)為理想四階串疊開關電流式積
差調變器之 SNR 圖，頻寬 1MHz、
取樣頻率 32MHz、np=1024。 
 
 
圖 16(a) 為實際四階串疊開關電流式
積差調變器之 SNR 圖，頻寬
1MHz、取樣頻率 32MHz、np=4。 
 
 
圖 16(f) 為實際四階串疊開關電流式
積差調變器之 SNR 圖，頻寬
1MHz、取樣頻率 32MHz、
np=128。 
 
  由以上模擬實際電路的結果可以
知道，當提高 np 值，可以提高 SNR
的效果。若將量化器提高位元數，便
可以降低量化雜訊的影響。 
 
 
Abstract 
 In recent years, SI Sigma-Delta 
Modulator is always applied to 
base-band circuit wireless 
communication [1,2].  Nowadays, there 
are popular standards of wireless 
communication technique, such as 
Bluetooth, IEEE 802.11, GSM, 
WCDMA and etc.  The trend is low 
cost, high performance, low power 
consumption no matter what standard of 
wireless communication used.  In order 
to stride forward to System-on-Chip, 
developing continuous-time analog 
circuit turns to developing discrete-time 
analog circuit to make Sigma-Delta 
modulator multi-bit and to make more 
orders and high bandwidth analog circuit 
is realized.   
 
  
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：高家雄 計畫編號：98-2221-E-110-063- 
計畫名稱：1MHz 頻寬開關電流式積差調變器之設計 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
