{"context": "\n\n\u30ce\u30f3\u30d6\u30ed\u30c3\u30ad\u30f3\u30b0\u4ee3\u5165\n\n\u5b9f\u7fd21 \u30b7\u30d5\u30c8\u30ec\u30b8\u30b9\u30bf\u306e\u8a2d\u8a08\n\u4ee5\u4e0b\u306eshiftregister.v\u3067\u8a2d\u8a08\u3055\u308c\u308b\u56de\u8def\u3092\u5b9f\u7fd2\u30dc\u30fc\u30c9\u306e\u5b9f\u88c5\u3057\u3066\u3001\u305d\u306e\u52d5\u4f5c\u3092\u78ba\u304b\u3081\u308b\u3053\u3068\u3002\n\u305f\u3060\u3057\u3001top-level entity \u306fshiftregister \u3068\u3059\u308b\u3002\n\u5165\u51fa\u529b\u306e\u5272\u308a\u5f53\u3066\u306f\u8868\u306e\u3068\u304a\u308a\u306b\u3059\u308b\u3053\u3068\u3002\n\nshiftregister.v\n`default_nettype none\n\nmodule shiftregister(\n  input   wire        clock,\n  input   wire        data,\n  output  reg   [3:0] q\n  );\n\n  always @ (posedge clock) begin\n    q[0] <= data; // \u30ce\u30f3\u30d6\u30ed\u30c3\u30ad\u30f3\u30b0\u4ee3\u5165 <= \u3067\u306f\n    q[1] <= q[0]; // \u3053\u308c\u30894\u3064\u306e\u4ee3\u5165\u304c\n    q[2] <= q[1]; // \u540c\u6642\u306b\u5b9f\u884c\u3055\u308c\u308b\u3088\u3046\u306a\n    q[3] <= q[2]; // \u56de\u8def\u304c\u69cb\u7bc9\u3055\u308c\u308b\n  end\n\nendmodule\n\n\n\n\n\nshiftregister\u306e\u30dd\u30fc\u30c8\nI/O\u30c7\u30d0\u30a4\u30b9\n\n\n\n\nclock\nGCLK3(\u30d7\u30c3\u30b7\u30e5\u30b9\u30a4\u30c3\u30c1)\n\n\ndata\nSA0(\u30c8\u30b0\u30eb\u30b9\u30a4\u30c3\u30c1)\n\n\nq[3:0]\nDA3~DA0(\u500b\u5225LED)\n\n\n\n\n\u89e3\u8aac\n\u30ce\u30f3\u30d6\u30ed\u30c3\u30ad\u30f3\u30b0\u4ee3\u5165(<=)\u3092\u7528\u3044\u305fshiftregister.v\u3067\u306f\u3001\u30af\u30ed\u30c3\u30af\u4fe1\u53f7clock\u306e\u7acb\u4e0a\u308a\u306e\u30bf\u30a4\u30df\u30f3\u30b0\u306b\u304a\u3044\u3066\u3001reg\u578b\u5909\u6570q[0], q[1], q[2], q[3]\u3078\u306e4\u500b\u306e\u4ee3\u5165\u304c\u540c\u6642\u306b\u305f\u3060\u4e00\u5ea6\u3060\u3051\u5b9f\u884c\u3055\u308c\u308b\u3088\u3046\u306a\u56de\u8def\u304c\u69cb\u6210\u3055\u308c\u308b\u3002\u305d\u306e\u7d50\u679c\u3001\u56de\u8def\u3068\u3057\u3066\u306f\u4e0b\u56f3\u306b\u793a\u3059\u3088\u3046\u306a1bit\u30b7\u30d5\u30c8\u30ec\u30b8\u30b9\u30bf\u304c\u69cb\u6210\u3055\u308c\u308b\u3002\n\n\u4e0b\u56f3\u306b\u3053\u306e\u56de\u8def\u306e\u52d5\u4f5c\u4f8b\u3092\u30bf\u30a4\u30e0\u30c1\u30e3\u30fc\u30c8\u3067\u793a\u3059\u3002\n\n\n\u30d6\u30ed\u30c3\u30ad\u30f3\u30b0\u4ee3\u5165\n\n\u5b9f\u7fd22 D\u30d5\u30ea\u30c3\u30d7\u30d5\u30ed\u30c3\u30d7\u306e\u8a2d\u8a08\n\u4ee5\u4e0b\u306edflipflop.v\u3067\u8a2d\u8a08\u3055\u308c\u308b\u56de\u8def\u3092\u5b9f\u7fd2\u30dc\u30fc\u30c9\u306e\u5b9f\u88c5\u3057\u3066\u3001\u305d\u306e\u52d5\u4f5c\u3092\u78ba\u304b\u3081\u308b\u3053\u3068\u3002\n\u305f\u3060\u3057\u3001top-level entity \u306fdflipflop \u3068\u3059\u308b\u3002\n\u5165\u51fa\u529b\u306e\u5272\u308a\u5f53\u3066\u306f\u8868\u306e\u3068\u304a\u308a\u306b\u3059\u308b\u3053\u3068\u3002\n\ndflipflop.v\n`default_nettype none\n\nmodule dflipflop(\n  input   wire        clock,\n  input   wire        data,\n  output  reg   [3:0] q\n  );\n\n  always @ (posedge clock) begin\n    q[0] = data; // \u30d6\u30ed\u30c3\u30ad\u30f3\u30b0\u4ee3\u5165 = \u3067\u306f\n    q[1] = q[0]; // \u4e0a\u304b\u3089\u4e0b\u3078\u9806\u306b\u4ee3\u5165\u304c\n    q[2] = q[1]; // \u884c\u308f\u308c\u308b\u3088\u3046\u306a\n    q[3] = q[2]; // \u56de\u8def\u304c\u69cb\u7bc9\u3055\u308c\u308b\n  end\n\nendmodule\n\n\n\n\n\ndflipflop\u306e\u30dd\u30fc\u30c8\nI/O\u30c7\u30d0\u30a4\u30b9\n\n\n\n\nclock\nGCLK3(\u30d7\u30c3\u30b7\u30e5\u30b9\u30a4\u30c3\u30c1)\n\n\ndata\nSA0(\u30c8\u30b0\u30eb\u30b9\u30a4\u30c3\u30c1)\n\n\nq[3:0]\nDA3~DA0(\u500b\u5225LED)\n\n\n\n\n\u89e3\u8aac\n\u30d6\u30ed\u30c3\u30ad\u30f3\u30b0\u4ee3\u5165(=)\u3092\u7528\u3044\u305fdflipflop.v\u3067\u306f\u3001\u30af\u30ed\u30c3\u30af\u4fe1\u53f7clock\u306e\u7acb\u4e0a\u308a\u306e\u30bf\u30a4\u30df\u30f3\u30b0\u306b\u304a\u3044\u3066\u3001reg\u578b\u5909\u6570q[0], q[1], q[2], q[3]\u3078\u306e4\u500b\u306e\u4ee3\u5165\u304c\u4e0a\u306e\u4ee3\u5165\u5f0f\u304b\u3089\u9806\u306b\u5b9f\u884c\u3055\u308c\u308b\u3088\u3046\u306a\u56de\u8def\u304c\u69cb\u6210\u3055\u308c\u308b\u3002\u307e\u305a\u3001q[0]\u304cdata\u306e\u5024\u3067\u66f4\u65b0\u3055\u308c\u3001\u6b21\u306bq[1]\u304c\u66f4\u65b0\u5f8c\u306eq[0]\u306e\u5024\u3001\u3059\u306a\u308f\u3061\u3001data\u306e\u5024\u306b\u66f4\u65b0\u3055\u308c\u308b\u3002\u540c\u69d8\u306bq[2], q[3]\u3082data\u306e\u5024\u306b\u66f4\u65b0\u3055\u308c\u308b\u3002\u3059\u306a\u308f\u3061\u3001clock\u306e\u7acb\u4e0a\u308a\u306e\u30bf\u30a4\u30df\u30f3\u30b0\u3067q[3], q[2], q[1], q[0]\u306e\u3059\u3079\u3066\u304c\u3001data\u306e\u5024\u3067\u66f4\u65b0\u3055\u308c\u308b\u3088\u3046\u306a\u56de\u8def\u304c\u69cb\u6210\u3055\u308c\u308b\u3002\u69cb\u6210\u3055\u308c\u308b\u56de\u8def\u56f3\u3092\u4ee5\u4e0b\u306b\u793a\u3059\u3002\n\n\u3053\u306e\u56de\u8def\u306e\u52d5\u4f5c\u4f8b\u3092\u4e0b\u56f3\u306b\u793a\u3059\u3002\n\n# \u30ce\u30f3\u30d6\u30ed\u30c3\u30ad\u30f3\u30b0\u4ee3\u5165\n## \u5b9f\u7fd21 \u30b7\u30d5\u30c8\u30ec\u30b8\u30b9\u30bf\u306e\u8a2d\u8a08\n\u4ee5\u4e0b\u306eshiftregister.v\u3067\u8a2d\u8a08\u3055\u308c\u308b\u56de\u8def\u3092\u5b9f\u7fd2\u30dc\u30fc\u30c9\u306e\u5b9f\u88c5\u3057\u3066\u3001\u305d\u306e\u52d5\u4f5c\u3092\u78ba\u304b\u3081\u308b\u3053\u3068\u3002\n\u305f\u3060\u3057\u3001top-level entity \u306fshiftregister \u3068\u3059\u308b\u3002\n\u5165\u51fa\u529b\u306e\u5272\u308a\u5f53\u3066\u306f\u8868\u306e\u3068\u304a\u308a\u306b\u3059\u308b\u3053\u3068\u3002\n\n```Verilog:shiftregister.v\n`default_nettype none\n\nmodule shiftregister(\n  input   wire        clock,\n  input   wire        data,\n  output  reg   [3:0] q\n  );\n\n  always @ (posedge clock) begin\n    q[0] <= data; // \u30ce\u30f3\u30d6\u30ed\u30c3\u30ad\u30f3\u30b0\u4ee3\u5165 <= \u3067\u306f\n    q[1] <= q[0]; // \u3053\u308c\u30894\u3064\u306e\u4ee3\u5165\u304c\n    q[2] <= q[1]; // \u540c\u6642\u306b\u5b9f\u884c\u3055\u308c\u308b\u3088\u3046\u306a\n    q[3] <= q[2]; // \u56de\u8def\u304c\u69cb\u7bc9\u3055\u308c\u308b\n  end\n  \nendmodule\n```\n\n|shiftregister\u306e\u30dd\u30fc\u30c8|I/O\u30c7\u30d0\u30a4\u30b9|\n|:---:|:---:|\n|clock|GCLK3(\u30d7\u30c3\u30b7\u30e5\u30b9\u30a4\u30c3\u30c1)|\n|data |SA0(\u30c8\u30b0\u30eb\u30b9\u30a4\u30c3\u30c1)|\n|q[3:0]| DA3~DA0(\u500b\u5225LED)|\n\n### \u89e3\u8aac\n\u30ce\u30f3\u30d6\u30ed\u30c3\u30ad\u30f3\u30b0\u4ee3\u5165(<=)\u3092\u7528\u3044\u305fshiftregister.v\u3067\u306f\u3001\u30af\u30ed\u30c3\u30af\u4fe1\u53f7clock\u306e\u7acb\u4e0a\u308a\u306e\u30bf\u30a4\u30df\u30f3\u30b0\u306b\u304a\u3044\u3066\u3001reg\u578b\u5909\u6570q[0], q[1], q[2], q[3]\u3078\u306e4\u500b\u306e\u4ee3\u5165\u304c\u540c\u6642\u306b\u305f\u3060\u4e00\u5ea6\u3060\u3051\u5b9f\u884c\u3055\u308c\u308b\u3088\u3046\u306a\u56de\u8def\u304c\u69cb\u6210\u3055\u308c\u308b\u3002\u305d\u306e\u7d50\u679c\u3001\u56de\u8def\u3068\u3057\u3066\u306f\u4e0b\u56f3\u306b\u793a\u3059\u3088\u3046\u306a1bit\u30b7\u30d5\u30c8\u30ec\u30b8\u30b9\u30bf\u304c\u69cb\u6210\u3055\u308c\u308b\u3002\n\n![non-blocking.png](https://qiita-image-store.s3.amazonaws.com/0/25656/00b655ca-5ec2-e2bd-1421-8fb15cff3da4.png)\n\n\u4e0b\u56f3\u306b\u3053\u306e\u56de\u8def\u306e\u52d5\u4f5c\u4f8b\u3092\u30bf\u30a4\u30e0\u30c1\u30e3\u30fc\u30c8\u3067\u793a\u3059\u3002\n\n![timing-chart-nonblocking.png](https://qiita-image-store.s3.amazonaws.com/0/25656/dfcf6055-eef9-01ca-4cf2-2bc7b2b924cb.png)\n\n\n# \u30d6\u30ed\u30c3\u30ad\u30f3\u30b0\u4ee3\u5165\n## \u5b9f\u7fd22 D\u30d5\u30ea\u30c3\u30d7\u30d5\u30ed\u30c3\u30d7\u306e\u8a2d\u8a08\n\u4ee5\u4e0b\u306edflipflop.v\u3067\u8a2d\u8a08\u3055\u308c\u308b\u56de\u8def\u3092\u5b9f\u7fd2\u30dc\u30fc\u30c9\u306e\u5b9f\u88c5\u3057\u3066\u3001\u305d\u306e\u52d5\u4f5c\u3092\u78ba\u304b\u3081\u308b\u3053\u3068\u3002\n\u305f\u3060\u3057\u3001top-level entity \u306fdflipflop \u3068\u3059\u308b\u3002\n\u5165\u51fa\u529b\u306e\u5272\u308a\u5f53\u3066\u306f\u8868\u306e\u3068\u304a\u308a\u306b\u3059\u308b\u3053\u3068\u3002\n\n```Verilog:dflipflop.v\n`default_nettype none\n\nmodule dflipflop(\n  input   wire        clock,\n  input   wire        data,\n  output  reg   [3:0] q\n  );\n\n  always @ (posedge clock) begin\n    q[0] = data; // \u30d6\u30ed\u30c3\u30ad\u30f3\u30b0\u4ee3\u5165 = \u3067\u306f\n    q[1] = q[0]; // \u4e0a\u304b\u3089\u4e0b\u3078\u9806\u306b\u4ee3\u5165\u304c\n    q[2] = q[1]; // \u884c\u308f\u308c\u308b\u3088\u3046\u306a\n    q[3] = q[2]; // \u56de\u8def\u304c\u69cb\u7bc9\u3055\u308c\u308b\n  end\n  \nendmodule\n```\n\n|dflipflop\u306e\u30dd\u30fc\u30c8|I/O\u30c7\u30d0\u30a4\u30b9|\n|:---:|:---:|\n|clock|GCLK3(\u30d7\u30c3\u30b7\u30e5\u30b9\u30a4\u30c3\u30c1)|\n|data |SA0(\u30c8\u30b0\u30eb\u30b9\u30a4\u30c3\u30c1)|\n|q[3:0]| DA3~DA0(\u500b\u5225LED)|\n\n### \u89e3\u8aac\n\u30d6\u30ed\u30c3\u30ad\u30f3\u30b0\u4ee3\u5165(=)\u3092\u7528\u3044\u305fdflipflop.v\u3067\u306f\u3001\u30af\u30ed\u30c3\u30af\u4fe1\u53f7clock\u306e\u7acb\u4e0a\u308a\u306e\u30bf\u30a4\u30df\u30f3\u30b0\u306b\u304a\u3044\u3066\u3001reg\u578b\u5909\u6570q[0], q[1], q[2], q[3]\u3078\u306e4\u500b\u306e\u4ee3\u5165\u304c\u4e0a\u306e\u4ee3\u5165\u5f0f\u304b\u3089\u9806\u306b\u5b9f\u884c\u3055\u308c\u308b\u3088\u3046\u306a\u56de\u8def\u304c\u69cb\u6210\u3055\u308c\u308b\u3002\u307e\u305a\u3001q[0]\u304cdata\u306e\u5024\u3067\u66f4\u65b0\u3055\u308c\u3001\u6b21\u306bq[1]\u304c\u66f4\u65b0\u5f8c\u306eq[0]\u306e\u5024\u3001\u3059\u306a\u308f\u3061\u3001data\u306e\u5024\u306b\u66f4\u65b0\u3055\u308c\u308b\u3002\u540c\u69d8\u306bq[2], q[3]\u3082data\u306e\u5024\u306b\u66f4\u65b0\u3055\u308c\u308b\u3002\u3059\u306a\u308f\u3061\u3001clock\u306e\u7acb\u4e0a\u308a\u306e\u30bf\u30a4\u30df\u30f3\u30b0\u3067q[3], q[2], q[1], q[0]\u306e\u3059\u3079\u3066\u304c\u3001data\u306e\u5024\u3067\u66f4\u65b0\u3055\u308c\u308b\u3088\u3046\u306a\u56de\u8def\u304c\u69cb\u6210\u3055\u308c\u308b\u3002\u69cb\u6210\u3055\u308c\u308b\u56de\u8def\u56f3\u3092\u4ee5\u4e0b\u306b\u793a\u3059\u3002\n\n![blocking.png](https://qiita-image-store.s3.amazonaws.com/0/25656/0207a11f-a7ee-920a-04d8-bc8c9d32ad45.png)\n\n\u3053\u306e\u56de\u8def\u306e\u52d5\u4f5c\u4f8b\u3092\u4e0b\u56f3\u306b\u793a\u3059\u3002\n\n![timing-chart-blocking.png](https://qiita-image-store.s3.amazonaws.com/0/25656/d5f2b59e-1312-4db7-a092-94e2193fc76e.png)\n\n\n", "tags": ["Verilog"]}