AXG_FIFO_MIN_DEPTH,VAR_0
CTRL0_INT_EN,FUNC_0
CTRL1_STATUS2_SEL,FUNC_1
CTRL1_STATUS2_SEL_MASK,VAR_1
FIFO_CTRL0,VAR_2
FIFO_CTRL1,VAR_3
FIFO_INT_MASK,VAR_4
SNDRV_PCM_HW_PARAM_BUFFER_BYTES,VAR_5
SNDRV_PCM_HW_PARAM_PERIOD_BYTES,VAR_6
STATUS2_SEL_DDR_READ,VAR_7
__dma_enable,FUNC_2
axg_fifo_ack_irq,FUNC_3
axg_fifo_data,FUNC_4
axg_fifo_dev,FUNC_5
axg_fifo_hw,VAR_8
axg_fifo_pcm_irq_block,VAR_9
clk_disable_unprepare,FUNC_6
clk_prepare_enable,FUNC_7
dev_name,FUNC_8
regmap_update_bits,FUNC_9
request_irq,FUNC_10
reset_control_deassert,FUNC_11
snd_pcm_hw_constraint_step,FUNC_12
snd_soc_set_runtime_hwparams,FUNC_13
axg_fifo_pcm_open,FUNC_14
ss,VAR_10
fifo,VAR_11
dev,VAR_12
ret,VAR_13
