#ifndef __UFS_PHY__
#define __UFS_PHY__

#define HWIO_QSERDES_COM_SYS_CLK_CTRL_ADDR 0x00007000
#define HWIO_QSERDES_COM_PLL_VCOTAIL_EN_ADDR 0x00007004
#define HWIO_QSERDES_COM_CMN_MODE_ADDR 0x00007008
#define HWIO_QSERDES_COM_IE_TRIM_ADDR 0x0000700c
#define HWIO_QSERDES_COM_IP_TRIM_ADDR 0x00007010
#define HWIO_QSERDES_COM_PLL_CNTRL_ADDR 0x00007014
#define HWIO_QSERDES_COM_PLL_IP_SETI_ADDR 0x00007018
#define HWIO_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_ADDR 0x0000701c
#define HWIO_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR 0x00007020
#define HWIO_QSERDES_COM_PLL_CP_SETI_ADDR 0x00007024
#define HWIO_QSERDES_COM_PLL_IP_SETP_ADDR 0x00007028
#define HWIO_QSERDES_COM_PLL_CP_SETP_ADDR 0x0000702c
#define HWIO_QSERDES_COM_ATB_SEL1_ADDR 0x00007030
#define HWIO_QSERDES_COM_ATB_SEL2_ADDR 0x00624034
#define HWIO_QSERDES_COM_SYSCLK_EN_SEL_ADDR 0x00007038
#define HWIO_QSERDES_COM_RES_CODE_TXBAND_ADDR 0x0000703c
#define HWIO_QSERDES_COM_RESETSM_CNTRL_ADDR 0x00007040
#define HWIO_QSERDES_COM_PLLLOCK_CMP1_ADDR 0x00007044
#define HWIO_QSERDES_COM_PLLLOCK_CMP2_ADDR 0x00007048
#define HWIO_QSERDES_COM_PLLLOCK_CMP3_ADDR 0x0000704c
#define HWIO_QSERDES_COM_PLLLOCK_CMP_EN_ADDR 0x00007050
#define HWIO_QSERDES_COM_RES_TRIM_OFFSET_ADDR 0x00007054
#define HWIO_QSERDES_COM_BGTC_ADDR 0x00007058
#define HWIO_QSERDES_COM_PLL_TEST_UPDN_RESTRIMSTEP_ADDR 0x0000705c
#define HWIO_QSERDES_COM_PLL_VCO_TUNE_ADDR 0x00007060
#define HWIO_QSERDES_COM_DEC_START1_ADDR 0x00007064
#define HWIO_QSERDES_COM_PLL_AMP_OS_ADDR 0x00007068
#define HWIO_QSERDES_COM_SSC_EN_CENTER_ADDR 0x0000706c
#define HWIO_QSERDES_COM_SSC_ADJ_PER1_ADDR 0x00007070
#define HWIO_QSERDES_COM_SSC_ADJ_PER2_ADDR 0x00007074
#define HWIO_QSERDES_COM_SSC_PER1_ADDR 0x00007078
#define HWIO_QSERDES_COM_SSC_PER2_ADDR 0x0000707c
#define HWIO_QSERDES_COM_SSC_STEP_SIZE1_ADDR 0x00007080
#define HWIO_QSERDES_COM_SSC_STEP_SIZE2_ADDR 0x00007084
#define HWIO_QSERDES_COM_RES_TRIM_SEARCH_ADDR 0x00007088
#define HWIO_QSERDES_COM_RES_TRIM_FREEZE_ADDR 0x0000708c
#define HWIO_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_ADDR 0x00007090
#define HWIO_QSERDES_COM_FAUX_EN_ADDR 0x00007094
#define HWIO_QSERDES_COM_DIV_FRAC_START1_ADDR 0x00007098
#define HWIO_QSERDES_COM_DIV_FRAC_START2_ADDR 0x0000709c
#define HWIO_QSERDES_COM_DIV_FRAC_START3_ADDR 0x000070a0
#define HWIO_QSERDES_COM_DEC_START2_ADDR 0x000070a4
#define HWIO_QSERDES_COM_PLL_RXTXEPCLK_EN_ADDR 0x000070a8
#define HWIO_QSERDES_COM_PLL_CRCTRL_ADDR 0x000070ac
#define HWIO_QSERDES_COM_PLL_CLKEPDIV_ADDR 0x000070b0
#define HWIO_QSERDES_COM_PLL_FREQUPDATE_ADDR 0x000070b4
#define HWIO_QSERDES_COM_PLL_VCO_HIGH_ADDR 0x000070b8
#define HWIO_QSERDES_COM_RESET_SM_ADDR 0x000070bc
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_ADDR 0x00007100
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_ADDR 0x00007104
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR 0x00007108
#define HWIO_QSERDES_TX0_TX_DRV_LVL_ADDR 0x0000710c
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_ADDR 0x00007110
#define HWIO_QSERDES_TX0_LPB_EN_ADDR 0x00007114
#define HWIO_QSERDES_TX0_RES_CODE_ADDR 0x00007118
#define HWIO_QSERDES_TX0_PERL_LENGTH1_ADDR 0x0000711c
#define HWIO_QSERDES_TX0_PERL_LENGTH2_ADDR 0x00007120
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR 0x00007124
#define HWIO_QSERDES_TX0_HIGHZ_TRANSCEIVEREN_BIAS_EN_ADDR 0x00007128
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR 0x0000712c
#define HWIO_QSERDES_TX0_BIST_PATTERN1_ADDR 0x00007130
#define HWIO_QSERDES_TX0_BIST_PATTERN2_ADDR 0x00007134
#define HWIO_QSERDES_TX0_BIST_PATTERN3_ADDR 0x00007138
#define HWIO_QSERDES_TX0_BIST_PATTERN4_ADDR 0x0000713c
#define HWIO_QSERDES_TX0_BIST_PATTERN5_ADDR 0x00007140
#define HWIO_QSERDES_TX0_BIST_PATTERN6_ADDR 0x00007144
#define HWIO_QSERDES_TX0_BIST_PATTERN7_ADDR 0x00007148
#define HWIO_QSERDES_TX0_BIST_PATTERN8_ADDR 0x0000714c
#define HWIO_QSERDES_TX0_LANE_MODE_ADDR 0x00007150
#define HWIO_QSERDES_TX0_ATB_SEL_ADDR 0x00007154
#define HWIO_QSERDES_TX0_REC_DETECT_LVL_ADDR 0x00007158
#define HWIO_QSERDES_TX0_PRBS_SEED1_ADDR 0x0000715c
#define HWIO_QSERDES_TX0_PRBS_SEED2_ADDR 0x00007160
#define HWIO_QSERDES_TX0_PRBS_SEED3_ADDR 0x00007164
#define HWIO_QSERDES_TX0_PRBS_SEED4_ADDR 0x00007168
#define HWIO_QSERDES_TX0_RESET_GEN_ADDR 0x0000716c
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR 0x00007170
#define HWIO_QSERDES_TX0_TX_INTERFACE_MODE_ADDR 0x00007174
#define HWIO_QSERDES_TX0_BIST_STATUS_ADDR 0x00007178
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_ADDR 0x0000717c
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_ADDR 0x00007180
#define HWIO_QSERDES_RX0_CDR_CONTROL_ADDR 0x00007200
#define HWIO_QSERDES_RX0_AUX_CONTROL_ADDR 0x00007204
#define HWIO_QSERDES_RX0_AUX_DATA_TCODE_ADDR 0x00007208
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR 0x0000720c
#define HWIO_QSERDES_RX0_EQ_CONTROL_ADDR 0x00007210
#define HWIO_QSERDES_RX0_RX_EQ_GAIN2_ADDR 0x00007214
#define HWIO_QSERDES_RX0_AC_JTAG_INIT_ADDR 0x00007218
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_EN_ADDR 0x0000721c
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_ADDR 0x00007220
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_ADDR 0x00007224
#define HWIO_QSERDES_RX0_RX_IQ_RXDET_EN_ADDR 0x00007228
#define HWIO_QSERDES_RX0_RX_TERM_HIGHZ_CM_AC_COUPLE_ADDR 0x0000722c
#define HWIO_QSERDES_RX0_RX_EQ_GAIN1_ADDR 0x00007230
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_ADDR 0x00007234
#define HWIO_QSERDES_RX0_RX_BAND_ADDR 0x00007238
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR 0x0000723c
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_ADDR 0x00007240
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_ADDR 0x00007244
#define HWIO_QSERDES_RX0_BUJ_AMP_ADDR 0x00007248
#define HWIO_QSERDES_RX0_SJ_AMP1_ADDR 0x0000724c
#define HWIO_QSERDES_RX0_SJ_AMP2_ADDR 0x00007250
#define HWIO_QSERDES_RX0_SJ_PER1_ADDR 0x00007254
#define HWIO_QSERDES_RX0_SJ_PER2_ADDR 0x00007258
#define HWIO_QSERDES_RX0_BUJ_STEP_FREQ1_ADDR 0x0000725c
#define HWIO_QSERDES_RX0_BUJ_STEP_FREQ2_ADDR 0x00007260
#define HWIO_QSERDES_RX0_PPM_OFFSET1_ADDR 0x00007264
#define HWIO_QSERDES_RX0_PPM_OFFSET2_ADDR 0x00007268
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR 0x0000726c
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR 0x00007270
#define HWIO_QSERDES_RX0_SSC_CTRL_ADDR 0x00007274
#define HWIO_QSERDES_RX0_SSC_COUNT1_ADDR 0x00007278
#define HWIO_QSERDES_RX0_SSC_COUNT2_ADDR 0x0000727c
#define HWIO_QSERDES_RX0_PWM_CNTRL1_ADDR 0x00007280
#define HWIO_QSERDES_RX0_PWM_CNTRL2_ADDR 0x00007284
#define HWIO_QSERDES_RX0_PWM_NDIV_ADDR 0x00007288
#define HWIO_QSERDES_RX0_SIGDET_CNTRL2_ADDR 0x0000728c
#define HWIO_QSERDES_RX0_UFS_CNTRL_ADDR 0x00007290
#define HWIO_QSERDES_RX0_CDR_CONTROL3_ADDR 0x00007294
#define HWIO_QSERDES_RX0_CDR_CONTROL_HALF_ADDR 0x00007298
#define HWIO_QSERDES_RX0_CDR_CONTROL_QUARTER_ADDR 0x0000729c
#define HWIO_QSERDES_RX0_CDR_CONTROL_EIGHTH_ADDR 0x000072a0
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_ADDR 0x000072a4
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_ADDR 0x000072a8
#define HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_ADDR 0x000072ac
#define HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR 0x000072b0
#define HWIO_QSERDES_RX0_PI_CTRL1_ADDR 0x000072b4
#define HWIO_QSERDES_RX0_PI_CTRL2_ADDR 0x000072b8
#define HWIO_QSERDES_RX0_PI_QUAD_ADDR 0x000072bc
#define HWIO_QSERDES_RX0_IDATA1_ADDR 0x000072c0
#define HWIO_QSERDES_RX0_IDATA2_ADDR 0x000072c4
#define HWIO_QSERDES_RX0_AUX_DATA1_ADDR 0x000072c8
#define HWIO_QSERDES_RX0_AUX_DATA2_ADDR 0x000072cc
#define HWIO_QSERDES_RX0_AC_JTAG_OUTP_ADDR 0x000072d0
#define HWIO_QSERDES_RX0_AC_JTAG_OUTN_ADDR 0x000072d4
#define HWIO_QSERDES_RX0_RX_SIGDET_PWMDECSTATUS_ADDR 0x000072d8
#define HWIO_UFS_PHY_PHY_START_ADDR 0x00007700
#define HWIO_UFS_PHY_POWER_DOWN_CONTROL_ADDR 0x00007704
#define HWIO_UFS_PHY_PWM_G1_CLK_DIVIDER_ADDR 0x00007708
#define HWIO_UFS_PHY_PWM_G2_CLK_DIVIDER_ADDR 0x0000770c
#define HWIO_UFS_PHY_PWM_G3_CLK_DIVIDER_ADDR 0x00007710
#define HWIO_UFS_PHY_PWM_G4_CLK_DIVIDER_ADDR 0x00007714
#define HWIO_UFS_PHY_TIMER_100US_SYSCLK_STEPS_MSB_ADDR 0x00007718
#define HWIO_UFS_PHY_TIMER_100US_SYSCLK_STEPS_LSB_ADDR 0x0000771c
#define HWIO_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_ADDR 0x00007720
#define HWIO_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_ADDR 0x00007724
#define HWIO_UFS_PHY_LINE_RESET_TIME_ADDR 0x00007728
#define HWIO_UFS_PHY_LINE_RESET_GRANULARITY_ADDR 0x0000772c
#define HWIO_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_ADDR 0x00007730
#define HWIO_UFS_PHY_CORECLK_PWM_G1_CLK_DIVIDER_ADDR 0x00007734
#define HWIO_UFS_PHY_CORECLK_PWM_G2_CLK_DIVIDER_ADDR 0x00007738
#define HWIO_UFS_PHY_CORECLK_PWM_G3_CLK_DIVIDER_ADDR 0x0000773c
#define HWIO_UFS_PHY_CORECLK_PWM_G4_CLK_DIVIDER_ADDR 0x00007740
#define HWIO_UFS_PHY_TX_LANE_ENABLE_ADDR 0x00007744
#define HWIO_UFS_PHY_TSYNC_RSYNC_CNTL_ADDR 0x00007748
#define HWIO_UFS_PHY_RETIME_BUFFER_EN_ADDR 0x0000774c
#define HWIO_UFS_PHY_PLL_CNTL_ADDR 0x00007750
#define HWIO_UFS_PHY_TX_LARGE_AMP_DRV_LVL_ADDR 0x00007754
#define HWIO_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_ADDR 0x00007758
#define HWIO_UFS_PHY_TX_SMALL_AMP_DRV_LVL_ADDR 0x0000775c
#define HWIO_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_ADDR 0x00007760
#define HWIO_UFS_PHY_CFG_CHANGE_CNT_VAL_ADDR 0x00007764
#define HWIO_UFS_PHY_OMC_STATUS_RDVAL_ADDR 0x00007768
#define HWIO_UFS_PHY_RX_SYNC_WAIT_TIME_ADDR 0x0000776c
#define HWIO_UFS_PHY_L0_BIST_CTRL_ADDR 0x00007770
#define HWIO_UFS_PHY_L1_BIST_CTRL_ADDR 0x00007774
#define HWIO_UFS_PHY_BIST_PRBS_POLY0_ADDR 0x00007778
#define HWIO_UFS_PHY_BIST_PRBS_POLY1_ADDR 0x0000777c
#define HWIO_UFS_PHY_BIST_PRBS_SEED0_ADDR 0x00007780
#define HWIO_UFS_PHY_BIST_PRBS_SEED1_ADDR 0x00007784
#define HWIO_UFS_PHY_BIST_FIXED_PAT_CTRL_ADDR 0x00007788
#define HWIO_UFS_PHY_BIST_FIXED_PAT0_DATA_ADDR 0x0000778c
#define HWIO_UFS_PHY_BIST_FIXED_PAT1_DATA_ADDR 0x00007790
#define HWIO_UFS_PHY_BIST_FIXED_PAT2_DATA_ADDR 0x00007794
#define HWIO_UFS_PHY_BIST_FIXED_PAT3_DATA_ADDR 0x00007798
#define HWIO_UFS_PHY_TX_HSGEAR_CAPABILITY_ADDR 0x0000779c
#define HWIO_UFS_PHY_TX_PWMGEAR_CAPABILITY_ADDR 0x000077a0
#define HWIO_UFS_PHY_TX_AMPLITUDE_CAPABILITY_ADDR 0x000077a4
#define HWIO_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_ADDR 0x000077a8
#define HWIO_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_ADDR 0x000077ac
#define HWIO_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_ADDR 0x000077b0
#define HWIO_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_ADDR 0x000077b4
#define HWIO_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_ADDR 0x000077b8
#define HWIO_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR 0x000077bc
#define HWIO_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_ADDR 0x000077c0
#define HWIO_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_ADDR 0x000077c4
#define HWIO_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_ADDR 0x000077c8
#define HWIO_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_ADDR 0x000077cc
#define HWIO_UFS_PHY_RX_HSGEAR_CAPABILITY_ADDR 0x000077d0
#define HWIO_UFS_PHY_RX_PWMGEAR_CAPABILITY_ADDR 0x000077d4
#define HWIO_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_ADDR 0x000077d8
#define HWIO_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_ADDR 0x000077dc
#define HWIO_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_ADDR 0x000077e0
#define HWIO_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_ADDR 0x000077e4
#define HWIO_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR 0x000077e8
#define HWIO_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_ADDR 0x000077ec
#define HWIO_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_ADDR 0x000077f0
#define HWIO_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_ADDR 0x000077f4
#define HWIO_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_ADDR 0x000077f8
#define HWIO_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_ADDR 0x000077fc
#define HWIO_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_ADDR 0x00007800
#define HWIO_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_ADDR 0x00007804
#define HWIO_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_ADDR 0x00007808
#define HWIO_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_ADDR 0x0000780c
#define HWIO_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_ADDR 0x00007810
#define HWIO_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_ADDR 0x00007814
#define HWIO_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_ADDR 0x00007818
#define HWIO_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_ADDR 0x0000781c
#define HWIO_UFS_PHY_DEBUG_BUS_SEL_ADDR 0x00007820
#define HWIO_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_ADDR 0x00007824
#define HWIO_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_ADDR 0x00007828
#define HWIO_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_ADDR 0x0000782c
#define HWIO_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_ADDR 0x00007830
#define HWIO_UFS_PHY_PCS_READY_STATUS_ADDR 0x00007834
#define HWIO_UFS_PHY_L0_BIST_CHK_ERR_CNT_L_STATUS_ADDR 0x00007838
#define HWIO_UFS_PHY_L0_BIST_CHK_ERR_CNT_H_STATUS_ADDR 0x0000783c
#define HWIO_UFS_PHY_L1_BIST_CHK_ERR_CNT_L_STATUS_ADDR 0x00007840
#define HWIO_UFS_PHY_L1_BIST_CHK_ERR_CNT_H_STATUS_ADDR 0x00007844
#define HWIO_UFS_PHY_L0_BIST_CHK_STATUS_ADDR 0x00007848
#define HWIO_UFS_PHY_L1_BIST_CHK_STATUS_ADDR 0x0000784c
#define HWIO_UFS_PHY_DEBUG_BUS_0_STATUS_ADDR 0x00007850
#define HWIO_UFS_PHY_DEBUG_BUS_1_STATUS_ADDR 0x00007854
#define HWIO_UFS_PHY_DEBUG_BUS_2_STATUS_ADDR 0x00007858
#define HWIO_UFS_PHY_DEBUG_BUS_3_STATUS_ADDR 0x0000785c




#endif /*__UFS_PHY__*/
