* 支持三种集成加速器的机制，取决于加速器与核心的紧密耦合程度
  * 最紧密的是：扩展 RISC-V，将加速器直接连接到 **流水线**
  * 对于部分解耦的加速器，加速器可以充当 **协处理器** ，并通过 **RoCC** 接口从处理器接收命令和数据。
  * 完全解耦的加速器可以在自己的 Tile 中实例化，并使用 TileLink 连贯地连接到内存系统。
* 对于卷积层来说，硬件加速主要面临以下几个问题：
  * 输入输出数据的带宽；
  * 缓存结构的设计；
  * 原始卷积多层循环的展开；
  * 数据的复用。
    * 相辅相成，综合考虑。
      * 首先从宏观的角度设计好卷积的循环展开的方式，这是加速的大前提。
      * 之后考虑输入输出的实现，对于卷积操作来说，输入输出一般需要缓存进行存储，同时可以采用 ***脉动阵列*** 等方式对 ***数据进行重用*** 以减少对接口带宽的压力。
      * 另一方面，可以考虑在卷积操作外进行并行化的操作，以接口带宽为代价换取更高的并行度，以达到更高的加速效果，这里面需要进行仔细的权衡和分析
    * 其实就是	卷积操作**内部的并行加速**，卷积**外部多卷积同时运行的加速**
      * 带宽提出要求
      * 缓存+数据复用
* 第三章
  * 提到的第一个加法树：实际上采用的是 **不同维度feature** 的并行性
