TimeQuest Timing Analyzer report for processor
Sun Mar 20 10:33:57 2016
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'proc:p|regn:reg_IR|Q[6]'
 13. Slow Model Hold: 'proc:p|regn:reg_IR|Q[6]'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow Model Minimum Pulse Width: 'proc:p|regn:reg_IR|Q[6]'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'CLOCK_50'
 25. Fast Model Setup: 'proc:p|regn:reg_IR|Q[6]'
 26. Fast Model Hold: 'proc:p|regn:reg_IR|Q[6]'
 27. Fast Model Hold: 'CLOCK_50'
 28. Fast Model Minimum Pulse Width: 'CLOCK_50'
 29. Fast Model Minimum Pulse Width: 'proc:p|regn:reg_IR|Q[6]'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; processor                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; CLOCK_50                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                ;
; proc:p|regn:reg_IR|Q[6] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { proc:p|regn:reg_IR|Q[6] } ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+----------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                          ;
+------------+-----------------+-------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                    ;
+------------+-----------------+-------------------------+-------------------------+
; 146.76 MHz ; 146.76 MHz      ; CLOCK_50                ;                         ;
; 945.18 MHz ; 162.55 MHz      ; proc:p|regn:reg_IR|Q[6] ; limit due to hold check ;
+------------+-----------------+-------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -9.736 ; -1589.590     ;
; proc:p|regn:reg_IR|Q[6] ; -4.829 ; -80.306       ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Slow Model Hold Summary                          ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; proc:p|regn:reg_IR|Q[6] ; -3.076 ; -53.265       ;
; CLOCK_50                ; -0.870 ; -2.365        ;
+-------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Slow Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -2.000 ; -440.380      ;
; proc:p|regn:reg_IR|Q[6] ; 0.500  ; 0.000         ;
+-------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                           ;
+--------+------------------+---------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                   ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------------+-------------------------+-------------+--------------+------------+------------+
; -9.736 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.180     ; 8.092      ;
; -9.598 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.032     ; 8.102      ;
; -9.577 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.180     ; 7.933      ;
; -9.506 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.180     ; 7.862      ;
; -9.476 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.176     ; 7.836      ;
; -9.473 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.838      ;
; -9.439 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.032     ; 7.943      ;
; -9.435 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.180     ; 7.791      ;
; -9.406 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.771      ;
; -9.368 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.032     ; 7.872      ;
; -9.364 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.180     ; 7.720      ;
; -9.359 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.037     ; 7.858      ;
; -9.330 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.274     ; 8.092      ;
; -9.317 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.176     ; 7.677      ;
; -9.314 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.679      ;
; -9.297 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.032     ; 7.801      ;
; -9.294 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.174     ; 7.656      ;
; -9.293 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.180     ; 7.649      ;
; -9.247 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.612      ;
; -9.246 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.176     ; 7.606      ;
; -9.243 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.608      ;
; -9.226 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.032     ; 7.730      ;
; -9.222 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.180     ; 7.578      ;
; -9.200 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.188     ; 7.548      ;
; -9.200 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.037     ; 7.699      ;
; -9.192 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.126     ; 8.102      ;
; -9.176 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.541      ;
; -9.175 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.176     ; 7.535      ;
; -9.172 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.537      ;
; -9.171 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.274     ; 7.933      ;
; -9.155 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.032     ; 7.659      ;
; -9.151 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[8]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.180     ; 7.507      ;
; -9.135 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.174     ; 7.497      ;
; -9.129 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.037     ; 7.628      ;
; -9.105 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.470      ;
; -9.104 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.176     ; 7.464      ;
; -9.101 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.466      ;
; -9.100 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.274     ; 7.862      ;
; -9.084 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.032     ; 7.588      ;
; -9.080 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.180     ; 7.436      ;
; -9.076 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.186     ; 7.426      ;
; -9.070 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.270     ; 7.836      ;
; -9.067 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.265     ; 7.838      ;
; -9.064 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.174     ; 7.426      ;
; -9.058 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.037     ; 7.557      ;
; -9.041 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.188     ; 7.389      ;
; -9.034 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.399      ;
; -9.033 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.126     ; 7.943      ;
; -9.033 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.176     ; 7.393      ;
; -9.030 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.395      ;
; -9.029 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.274     ; 7.791      ;
; -9.013 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[8]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.032     ; 7.517      ;
; -9.000 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.265     ; 7.771      ;
; -8.993 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.174     ; 7.355      ;
; -8.987 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.037     ; 7.486      ;
; -8.970 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.188     ; 7.318      ;
; -8.963 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.328      ;
; -8.962 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.126     ; 7.872      ;
; -8.962 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.176     ; 7.322      ;
; -8.959 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.324      ;
; -8.958 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.274     ; 7.720      ;
; -8.953 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.131     ; 7.858      ;
; -8.949 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.187     ; 7.298      ;
; -8.942 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.032     ; 7.446      ;
; -8.932 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[6]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.178     ; 7.290      ;
; -8.922 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.174     ; 7.284      ;
; -8.917 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.186     ; 7.267      ;
; -8.916 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.037     ; 7.415      ;
; -8.911 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.270     ; 7.677      ;
; -8.908 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.265     ; 7.679      ;
; -8.899 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.188     ; 7.247      ;
; -8.892 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.257      ;
; -8.891 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.126     ; 7.801      ;
; -8.891 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[8]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.176     ; 7.251      ;
; -8.888 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.268     ; 7.656      ;
; -8.888 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[8]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.253      ;
; -8.887 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.274     ; 7.649      ;
; -8.861 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[5]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.178     ; 7.219      ;
; -8.851 ; proc:p|BusSel[7] ; proc:p|regn:reg_0|Q[4]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.177     ; 7.210      ;
; -8.851 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.174     ; 7.213      ;
; -8.846 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.186     ; 7.196      ;
; -8.845 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.037     ; 7.344      ;
; -8.841 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.265     ; 7.612      ;
; -8.840 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.270     ; 7.606      ;
; -8.837 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.265     ; 7.608      ;
; -8.836 ; proc:p|BusSel[7] ; proc:p|regn:reg_5|Q[4]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.184     ; 7.188      ;
; -8.828 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.188     ; 7.176      ;
; -8.821 ; proc:p|BusSel[7] ; proc:p|regn:reg_0|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.183     ; 7.174      ;
; -8.821 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[8]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.186      ;
; -8.820 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.126     ; 7.730      ;
; -8.820 ; proc:p|BusSel[7] ; proc:p|regn:reg_3|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.183     ; 7.173      ;
; -8.820 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.176     ; 7.180      ;
; -8.817 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.171     ; 7.182      ;
; -8.816 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.274     ; 7.578      ;
; -8.800 ; proc:p|BusSel[7] ; proc:p|regn:reg_ADDR|Q[5] ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.183     ; 7.153      ;
; -8.794 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.282     ; 7.548      ;
; -8.794 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.131     ; 7.699      ;
; -8.794 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[6]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.030     ; 7.300      ;
; -8.790 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[4]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.178     ; 7.148      ;
; -8.790 ; proc:p|BusSel[7] ; proc:p|regn:reg_A|Q[5]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.176     ; 7.150      ;
+--------+------------------+---------------------------+-------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'proc:p|regn:reg_IR|Q[6]'                                                                                             ;
+--------+---------------------------+------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node          ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------+--------------+-------------------------+--------------+------------+------------+
; -4.829 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.180      ; 5.702      ;
; -4.713 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.806      ; 5.212      ;
; -4.603 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.178      ; 5.474      ;
; -4.566 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.180      ; 5.439      ;
; -4.528 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.178      ; 5.399      ;
; -4.400 ; proc:p|regn:reg_G|Q[12]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.180      ; 5.273      ;
; -4.400 ; proc:p|regn:reg_G|Q[5]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.178      ; 5.271      ;
; -4.382 ; proc:p|regn:reg_G|Q[6]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.178      ; 5.253      ;
; -4.334 ; proc:p|regn:reg_G|Q[15]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.180      ; 5.207      ;
; -4.297 ; proc:p|regn:reg_G|Q[7]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.180      ; 5.170      ;
; -4.235 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 2.274      ; 5.702      ;
; -4.167 ; proc:p|regn:reg_G|Q[1]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.178      ; 5.038      ;
; -4.133 ; proc:p|regn:reg_G|Q[2]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.178      ; 5.004      ;
; -4.119 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 1.900      ; 5.212      ;
; -4.105 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.844      ; 4.642      ;
; -4.009 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 2.272      ; 5.474      ;
; -3.972 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 2.274      ; 5.439      ;
; -3.959 ; proc:p|regn:reg_G|Q[3]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.178      ; 4.830      ;
; -3.934 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 2.272      ; 5.399      ;
; -3.932 ; proc:p|regn:reg_IR|Q[8]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.806      ; 4.431      ;
; -3.914 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.188      ; 5.606      ;
; -3.883 ; proc:p|regn:reg_G|Q[10]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.180      ; 4.756      ;
; -3.874 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.186      ; 5.590      ;
; -3.855 ; proc:p|regn:reg_G|Q[9]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.180      ; 4.728      ;
; -3.847 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.772      ; 5.137      ;
; -3.827 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.176      ; 5.522      ;
; -3.815 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.146      ; 5.479      ;
; -3.806 ; proc:p|regn:reg_G|Q[12]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 2.274      ; 5.273      ;
; -3.806 ; proc:p|regn:reg_G|Q[5]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 2.272      ; 5.271      ;
; -3.804 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.187      ; 5.520      ;
; -3.788 ; proc:p|regn:reg_G|Q[6]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 2.272      ; 5.253      ;
; -3.744 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[9] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.171      ; 5.421      ;
; -3.740 ; proc:p|regn:reg_G|Q[15]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 2.274      ; 5.207      ;
; -3.711 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.802      ; 5.032      ;
; -3.709 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.171      ; 5.417      ;
; -3.703 ; proc:p|regn:reg_G|Q[7]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 2.274      ; 5.170      ;
; -3.700 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[8] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.174      ; 5.414      ;
; -3.689 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.814      ; 5.007      ;
; -3.688 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.186      ; 5.378      ;
; -3.688 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.813      ; 5.030      ;
; -3.680 ; proc:p|regn:reg_G|Q[11]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.180      ; 4.553      ;
; -3.651 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.188      ; 5.343      ;
; -3.648 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.184      ; 5.362      ;
; -3.632 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.770      ; 4.916      ;
; -3.624 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[9] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.797      ; 4.927      ;
; -3.621 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.812      ; 4.963      ;
; -3.613 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.186      ; 5.303      ;
; -3.611 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.186      ; 5.327      ;
; -3.610 ; proc:p|regn:reg_G|Q[13]   ; proc:p|IRin      ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.086      ; 5.162      ;
; -3.602 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.759      ; 4.913      ;
; -3.601 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.174      ; 5.294      ;
; -3.600 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.144      ; 5.258      ;
; -3.597 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[4]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.719      ; 4.972      ;
; -3.593 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.797      ; 4.927      ;
; -3.589 ; proc:p|regn:reg_G|Q[4]    ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.144      ; 5.251      ;
; -3.578 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.185      ; 5.292      ;
; -3.575 ; proc:p|regn:reg_G|Q[8]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.180      ; 4.448      ;
; -3.573 ; proc:p|regn:reg_G|Q[1]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 2.272      ; 5.038      ;
; -3.573 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.722      ; 4.963      ;
; -3.573 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.184      ; 5.287      ;
; -3.570 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.133      ; 5.255      ;
; -3.567 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.796      ; 4.914      ;
; -3.565 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[4]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.093      ; 5.314      ;
; -3.564 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.176      ; 5.259      ;
; -3.560 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.851      ; 4.940      ;
; -3.552 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.817      ; 4.921      ;
; -3.552 ; proc:p|regn:reg_G|Q[14]   ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.146      ; 5.216      ;
; -3.542 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[7]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.796      ; 4.851      ;
; -3.541 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.187      ; 5.257      ;
; -3.541 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.096      ; 5.305      ;
; -3.539 ; proc:p|regn:reg_G|Q[2]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 2.272      ; 5.004      ;
; -3.535 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.170      ; 5.256      ;
; -3.526 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.174      ; 5.219      ;
; -3.520 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.191      ; 5.263      ;
; -3.518 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[9] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.169      ; 5.193      ;
; -3.514 ; proc:p|regn:reg_G|Q[0]    ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.144      ; 5.176      ;
; -3.511 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 1.938      ; 4.642      ;
; -3.510 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[7]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.170      ; 5.193      ;
; -3.503 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.185      ; 5.217      ;
; -3.485 ; proc:p|regn:reg_G|Q[12]   ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.188      ; 5.177      ;
; -3.485 ; proc:p|regn:reg_G|Q[5]    ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.186      ; 5.175      ;
; -3.483 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.169      ; 5.189      ;
; -3.481 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[9] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.171      ; 5.158      ;
; -3.474 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[8] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.172      ; 5.186      ;
; -3.467 ; proc:p|regn:reg_G|Q[6]    ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.186      ; 5.157      ;
; -3.446 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.171      ; 5.154      ;
; -3.445 ; proc:p|regn:reg_G|Q[12]   ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.186      ; 5.161      ;
; -3.445 ; proc:p|regn:reg_G|Q[5]    ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.184      ; 5.159      ;
; -3.443 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[9] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.169      ; 5.118      ;
; -3.437 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[8] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.174      ; 5.151      ;
; -3.432 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.852      ; 4.788      ;
; -3.427 ; proc:p|regn:reg_G|Q[6]    ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.184      ; 5.141      ;
; -3.419 ; proc:p|regn:reg_G|Q[15]   ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.188      ; 5.111      ;
; -3.408 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.169      ; 5.114      ;
; -3.399 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[8] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.172      ; 5.111      ;
; -3.398 ; proc:p|regn:reg_G|Q[12]   ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.176      ; 5.093      ;
; -3.398 ; proc:p|regn:reg_G|Q[5]    ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.174      ; 5.091      ;
; -3.392 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.850      ; 4.772      ;
; -3.386 ; proc:p|regn:reg_G|Q[12]   ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.146      ; 5.050      ;
; -3.386 ; proc:p|regn:reg_G|Q[5]    ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.144      ; 5.048      ;
+--------+---------------------------+------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'proc:p|regn:reg_IR|Q[6]'                                                                                                       ;
+--------+-------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; -3.076 ; proc:p|regn:reg_IR|Q[6] ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.806      ; 1.980      ;
; -2.982 ; proc:p|regn:reg_IR|Q[6] ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.712      ; 1.980      ;
; -2.969 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.944      ; 2.225      ;
; -2.920 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.965      ; 2.295      ;
; -2.906 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.944      ; 2.288      ;
; -2.878 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.918      ; 2.290      ;
; -2.877 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.806      ; 2.179      ;
; -2.875 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.850      ; 2.225      ;
; -2.870 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.907      ; 2.287      ;
; -2.855 ; proc:p|regn:reg_IR|Q[6] ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.869      ; 2.264      ;
; -2.826 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.871      ; 2.295      ;
; -2.812 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.850      ; 2.288      ;
; -2.784 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.824      ; 2.290      ;
; -2.783 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.870      ; 2.337      ;
; -2.783 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.712      ; 2.179      ;
; -2.776 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.813      ; 2.287      ;
; -2.771 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.867      ; 2.346      ;
; -2.761 ; proc:p|regn:reg_IR|Q[6] ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.775      ; 2.264      ;
; -2.689 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.776      ; 2.337      ;
; -2.677 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.773      ; 2.346      ;
; -2.659 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.920      ; 2.511      ;
; -2.658 ; proc:p|regn:reg_IR|Q[6] ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.805      ; 2.397      ;
; -2.639 ; proc:p|regn:reg_IR|Q[6] ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.807      ; 2.418      ;
; -2.576 ; proc:p|regn:reg_IR|Q[6] ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.806      ; 1.980      ;
; -2.565 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.826      ; 2.511      ;
; -2.564 ; proc:p|regn:reg_IR|Q[6] ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.711      ; 2.397      ;
; -2.545 ; proc:p|regn:reg_IR|Q[6] ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.713      ; 2.418      ;
; -2.482 ; proc:p|regn:reg_IR|Q[6] ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.712      ; 1.980      ;
; -2.469 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.944      ; 2.225      ;
; -2.420 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.965      ; 2.295      ;
; -2.406 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.944      ; 2.288      ;
; -2.378 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.918      ; 2.290      ;
; -2.377 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.806      ; 2.179      ;
; -2.375 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.850      ; 2.225      ;
; -2.370 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.907      ; 2.287      ;
; -2.355 ; proc:p|regn:reg_IR|Q[6] ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.869      ; 2.264      ;
; -2.326 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.871      ; 2.295      ;
; -2.312 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.850      ; 2.288      ;
; -2.284 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.824      ; 2.290      ;
; -2.283 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.870      ; 2.337      ;
; -2.283 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.712      ; 2.179      ;
; -2.276 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.813      ; 2.287      ;
; -2.271 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.867      ; 2.346      ;
; -2.261 ; proc:p|regn:reg_IR|Q[6] ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.775      ; 2.264      ;
; -2.235 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.954      ; 2.969      ;
; -2.189 ; proc:p|regn:reg_IR|Q[6] ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.801      ; 2.862      ;
; -2.189 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.776      ; 2.337      ;
; -2.177 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.773      ; 2.346      ;
; -2.159 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.920      ; 2.511      ;
; -2.158 ; proc:p|regn:reg_IR|Q[6] ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.805      ; 2.397      ;
; -2.141 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.860      ; 2.969      ;
; -2.139 ; proc:p|regn:reg_IR|Q[6] ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.807      ; 2.418      ;
; -2.095 ; proc:p|regn:reg_IR|Q[6] ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.707      ; 2.862      ;
; -2.065 ; proc:p|regn:reg_IR|Q[6] ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.826      ; 2.511      ;
; -2.064 ; proc:p|regn:reg_IR|Q[6] ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.711      ; 2.397      ;
; -2.045 ; proc:p|regn:reg_IR|Q[6] ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.713      ; 2.418      ;
; -1.940 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.948      ; 3.258      ;
; -1.846 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.854      ; 3.258      ;
; -1.774 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.945      ; 3.421      ;
; -1.735 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.954      ; 2.969      ;
; -1.689 ; proc:p|regn:reg_IR|Q[6] ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.801      ; 2.862      ;
; -1.680 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.851      ; 3.421      ;
; -1.667 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.950      ; 3.533      ;
; -1.648 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.945      ; 3.547      ;
; -1.641 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.860      ; 2.969      ;
; -1.631 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.961      ; 3.580      ;
; -1.627 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.960      ; 3.583      ;
; -1.595 ; proc:p|regn:reg_IR|Q[6] ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.707      ; 2.862      ;
; -1.585 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.962      ; 3.627      ;
; -1.573 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.856      ; 3.533      ;
; -1.554 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.851      ; 3.547      ;
; -1.537 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.867      ; 3.580      ;
; -1.533 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.866      ; 3.583      ;
; -1.491 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.868      ; 3.627      ;
; -1.440 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.948      ; 3.258      ;
; -1.346 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.854      ; 3.258      ;
; -1.274 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.945      ; 3.421      ;
; -1.180 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.851      ; 3.421      ;
; -1.167 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.950      ; 3.533      ;
; -1.148 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.945      ; 3.547      ;
; -1.131 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.961      ; 3.580      ;
; -1.127 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.960      ; 3.583      ;
; -1.085 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.962      ; 3.627      ;
; -1.073 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.856      ; 3.533      ;
; -1.054 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.851      ; 3.547      ;
; -1.037 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.867      ; 3.580      ;
; -1.033 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.866      ; 3.583      ;
; -0.991 ; proc:p|regn:reg_IR|Q[6] ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.868      ; 3.627      ;
; -0.902 ; proc:p|regn:reg_IR|Q[3] ; proc:p|BusSel[7] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.275      ; 1.373      ;
; -0.749 ; proc:p|regn:reg_IR|Q[0] ; proc:p|BusSel[8] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.268      ; 1.519      ;
; -0.498 ; proc:p|regn:reg_IR|Q[5] ; proc:p|BusSel[7] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.275      ; 1.777      ;
; -0.394 ; proc:p|regn:reg_IR|Q[0] ; proc:p|BusSel[4] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.282      ; 1.888      ;
; -0.370 ; proc:p|regn:reg_IR|Q[0] ; proc:p|BusSel[2] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.281      ; 1.911      ;
; -0.357 ; proc:p|regn:reg_IR|Q[0] ; proc:p|BusSel[6] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.270      ; 1.913      ;
; -0.308 ; proc:p|regn:reg_IR|Q[3] ; proc:p|BusSel[7] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.181      ; 1.373      ;
; -0.305 ; proc:p|regn:reg_IR|Q[5] ; proc:p|Rin[6]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.286      ; 1.981      ;
; -0.289 ; proc:p|regn:reg_IR|Q[5] ; proc:p|Rin[3]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.265      ; 1.976      ;
; -0.273 ; proc:p|regn:reg_IR|Q[1] ; proc:p|BusSel[8] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.268      ; 1.995      ;
; -0.264 ; proc:p|regn:reg_IR|Q[4] ; proc:p|BusSel[7] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.275      ; 2.011      ;
; -0.260 ; proc:p|regn:reg_IR|Q[5] ; proc:p|Rin[2]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.239      ; 1.979      ;
+--------+-------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                         ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                      ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; -0.870 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[0]                                                                                    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.000        ; 3.016      ; 2.662      ;
; -0.869 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[1]                                                                                    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.000        ; 3.016      ; 2.663      ;
; -0.626 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[2]                                                                                    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.000        ; 3.016      ; 2.906      ;
; -0.370 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[0]                                                                                    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; -0.500       ; 3.016      ; 2.662      ;
; -0.369 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[1]                                                                                    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; -0.500       ; 3.016      ; 2.663      ;
; -0.126 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[2]                                                                                    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; -0.500       ; 3.016      ; 2.906      ;
; 0.391  ; proc:p|upcount:Tstep|Q[0]  ; proc:p|upcount:Tstep|Q[0]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; proc:p|upcount:Tstep|Q[1]  ; proc:p|upcount:Tstep|Q[1]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; proc:p|upcount:Tstep|Q[2]  ; proc:p|upcount:Tstep|Q[2]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.522  ; proc:p|regn:reg_DOUT|Q[13] ; regn:reg_LED|Q[13]                                                                                           ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.523  ; proc:p|regn:reg_DOUT|Q[0]  ; regn:reg_LED|Q[0]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; proc:p|regn:reg_DOUT|Q[4]  ; regn:reg_LED|Q[4]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; proc:p|regn:reg_DOUT|Q[15] ; regn:reg_LED|Q[15]                                                                                           ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.525  ; proc:p|regn:reg_DOUT|Q[9]  ; regn:reg_LED|Q[9]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; proc:p|regn:reg_DOUT|Q[11] ; regn:reg_LED|Q[11]                                                                                           ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.527  ; proc:p|regn:reg_DOUT|Q[7]  ; regn:reg_LED|Q[7]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.528  ; proc:p|regn:reg_DOUT|Q[2]  ; regn:reg_LED|Q[2]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.794      ;
; 0.528  ; proc:p|regn:reg_DOUT|Q[6]  ; regn:reg_LED|Q[6]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.794      ;
; 0.528  ; proc:p|regn:reg_DOUT|Q[8]  ; regn:reg_LED|Q[8]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.794      ;
; 0.531  ; proc:p|PC:reg_7|Q[15]      ; proc:p|PC:reg_7|Q[15]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.532  ; proc:p|regn:reg_DOUT|Q[10] ; regn:reg_LED|Q[10]                                                                                           ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.664  ; proc:p|regn:reg_DOUT|Q[3]  ; regn:reg_LED|Q[3]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.670  ; proc:p|regn:reg_DOUT|Q[1]  ; regn:reg_LED|Q[1]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.936      ;
; 0.670  ; proc:p|regn:reg_DOUT|Q[5]  ; regn:reg_LED|Q[5]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.936      ;
; 0.777  ; proc:p|regn:reg_3|Q[15]    ; proc:p|regn:reg_A|Q[15]                                                                                      ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.043      ;
; 0.780  ; proc:p|regn:reg_1|Q[14]    ; proc:p|regn:reg_A|Q[14]                                                                                      ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.046      ;
; 0.795  ; proc:p|PC:reg_7|Q[0]       ; proc:p|PC:reg_7|Q[0]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.798  ; proc:p|regn:reg_A|Q[3]     ; proc:p|regn:reg_G|Q[3]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.805  ; proc:p|PC:reg_7|Q[1]       ; proc:p|PC:reg_7|Q[1]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; proc:p|PC:reg_7|Q[2]       ; proc:p|PC:reg_7|Q[2]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; proc:p|PC:reg_7|Q[14]      ; proc:p|PC:reg_7|Q[14]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; proc:p|PC:reg_7|Q[7]       ; proc:p|PC:reg_7|Q[7]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; proc:p|PC:reg_7|Q[9]       ; proc:p|PC:reg_7|Q[9]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; proc:p|PC:reg_7|Q[11]      ; proc:p|PC:reg_7|Q[11]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; proc:p|PC:reg_7|Q[13]      ; proc:p|PC:reg_7|Q[13]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; proc:p|PC:reg_7|Q[4]       ; proc:p|PC:reg_7|Q[4]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.838  ; proc:p|PC:reg_7|Q[3]       ; proc:p|PC:reg_7|Q[3]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; proc:p|PC:reg_7|Q[8]       ; proc:p|PC:reg_7|Q[8]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; proc:p|PC:reg_7|Q[10]      ; proc:p|PC:reg_7|Q[10]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; proc:p|PC:reg_7|Q[12]      ; proc:p|PC:reg_7|Q[12]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; proc:p|PC:reg_7|Q[6]       ; proc:p|PC:reg_7|Q[6]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; proc:p|PC:reg_7|Q[5]       ; proc:p|PC:reg_7|Q[5]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.856  ; proc:p|upcount:Tstep|Q[2]  ; proc:p|upcount:Tstep|Q[1]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.122      ;
; 0.857  ; proc:p|upcount:Tstep|Q[2]  ; proc:p|upcount:Tstep|Q[0]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.123      ;
; 0.988  ; proc:p|upcount:Tstep|Q[0]  ; proc:p|upcount:Tstep|Q[2]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.991  ; proc:p|regn:reg_1|Q[12]    ; proc:p|regn:reg_2|Q[12]                                                                                      ; CLOCK_50                ; CLOCK_50    ; 0.000        ; -0.001     ; 1.256      ;
; 0.999  ; proc:p|regn:reg_DOUT|Q[12] ; regn:reg_LED|Q[12]                                                                                           ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.002      ; 1.267      ;
; 1.023  ; proc:p|regn:reg_A|Q[6]     ; proc:p|regn:reg_G|Q[6]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.289      ;
; 1.041  ; proc:p|upcount:Tstep|Q[1]  ; proc:p|upcount:Tstep|Q[2]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.307      ;
; 1.059  ; proc:p|regn:reg_5|Q[1]     ; proc:p|regn:reg_A|Q[1]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.325      ;
; 1.068  ; proc:p|regn:reg_1|Q[11]    ; proc:p|regn:reg_A|Q[11]                                                                                      ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.334      ;
; 1.102  ; proc:p|regn:reg_1|Q[0]     ; proc:p|regn:reg_A|Q[0]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.368      ;
; 1.103  ; proc:p|regn:reg_3|Q[12]    ; proc:p|regn:reg_2|Q[12]                                                                                      ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.369      ;
; 1.129  ; proc:p|regn:reg_DOUT|Q[14] ; regn:reg_LED|Q[14]                                                                                           ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.002      ; 1.397      ;
; 1.141  ; proc:p|regn:reg_DOUT|Q[14] ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg14 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.055      ; 1.430      ;
; 1.148  ; proc:p|regn:reg_DOUT|Q[12] ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg12 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.055      ; 1.437      ;
; 1.156  ; proc:p|regn:reg_ADDR|Q[6]  ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg6 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.056      ; 1.446      ;
; 1.160  ; proc:p|regn:reg_ADDR|Q[0]  ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.056      ; 1.450      ;
; 1.163  ; proc:p|regn:reg_ADDR|Q[2]  ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg2 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.056      ; 1.453      ;
; 1.167  ; proc:p|regn:reg_ADDR|Q[1]  ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg1 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.056      ; 1.457      ;
; 1.168  ; proc:p|regn:reg_ADDR|Q[4]  ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg4 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.056      ; 1.458      ;
; 1.171  ; proc:p|regn:reg_ADDR|Q[3]  ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg3 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.056      ; 1.461      ;
; 1.173  ; proc:p|regn:reg_ADDR|Q[5]  ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg5 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.056      ; 1.463      ;
; 1.178  ; proc:p|PC:reg_7|Q[0]       ; proc:p|PC:reg_7|Q[1]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.444      ;
; 1.181  ; proc:p|regn:reg_A|Q[3]     ; proc:p|regn:reg_G|Q[4]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.188  ; proc:p|PC:reg_7|Q[1]       ; proc:p|PC:reg_7|Q[2]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; proc:p|PC:reg_7|Q[14]      ; proc:p|PC:reg_7|Q[15]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; proc:p|PC:reg_7|Q[13]      ; proc:p|PC:reg_7|Q[14]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; proc:p|PC:reg_7|Q[2]       ; proc:p|PC:reg_7|Q[3]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; proc:p|PC:reg_7|Q[9]       ; proc:p|PC:reg_7|Q[10]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; proc:p|PC:reg_7|Q[11]      ; proc:p|PC:reg_7|Q[12]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; proc:p|PC:reg_7|Q[4]       ; proc:p|PC:reg_7|Q[5]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.196  ; proc:p|regn:reg_3|Q[9]     ; proc:p|regn:reg_DOUT|Q[9]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.002      ; 1.464      ;
; 1.203  ; proc:p|regn:reg_5|Q[3]     ; proc:p|regn:reg_ADDR|Q[3]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.001      ; 1.470      ;
; 1.224  ; proc:p|PC:reg_7|Q[8]       ; proc:p|PC:reg_7|Q[9]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; proc:p|PC:reg_7|Q[10]      ; proc:p|PC:reg_7|Q[11]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; proc:p|PC:reg_7|Q[12]      ; proc:p|PC:reg_7|Q[13]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; proc:p|PC:reg_7|Q[3]       ; proc:p|PC:reg_7|Q[4]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; proc:p|PC:reg_7|Q[6]       ; proc:p|PC:reg_7|Q[7]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; proc:p|PC:reg_7|Q[5]       ; proc:p|PC:reg_7|Q[6]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.238  ; proc:p|regn:reg_A|Q[4]     ; proc:p|regn:reg_G|Q[4]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.504      ;
; 1.249  ; proc:p|PC:reg_7|Q[0]       ; proc:p|PC:reg_7|Q[2]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.515      ;
; 1.252  ; proc:p|regn:reg_A|Q[3]     ; proc:p|regn:reg_G|Q[5]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.518      ;
; 1.259  ; proc:p|PC:reg_7|Q[1]       ; proc:p|PC:reg_7|Q[3]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; proc:p|PC:reg_7|Q[13]      ; proc:p|PC:reg_7|Q[15]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; proc:p|PC:reg_7|Q[9]       ; proc:p|PC:reg_7|Q[11]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; proc:p|PC:reg_7|Q[11]      ; proc:p|PC:reg_7|Q[13]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; proc:p|PC:reg_7|Q[2]       ; proc:p|PC:reg_7|Q[4]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; proc:p|PC:reg_7|Q[4]       ; proc:p|PC:reg_7|Q[6]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.261  ; proc:p|upcount:Tstep|Q[0]  ; proc:p|upcount:Tstep|Q[1]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.527      ;
; 1.281  ; proc:p|PC:reg_7|Q[7]       ; proc:p|PC:reg_7|Q[8]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.284  ; proc:p|regn:reg_6|Q[0]     ; proc:p|regn:reg_A|Q[0]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.008      ; 1.558      ;
; 1.287  ; proc:p|regn:reg_A|Q[14]    ; proc:p|regn:reg_G|Q[14]                                                                                      ; CLOCK_50                ; CLOCK_50    ; 0.000        ; -0.004     ; 1.549      ;
; 1.293  ; proc:p|regn:reg_3|Q[14]    ; proc:p|regn:reg_A|Q[14]                                                                                      ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.001      ; 1.560      ;
; 1.295  ; proc:p|regn:reg_3|Q[2]     ; proc:p|regn:reg_A|Q[2]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; -0.001     ; 1.560      ;
; 1.295  ; proc:p|PC:reg_7|Q[12]      ; proc:p|PC:reg_7|Q[14]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; proc:p|PC:reg_7|Q[8]       ; proc:p|PC:reg_7|Q[10]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; proc:p|PC:reg_7|Q[10]      ; proc:p|PC:reg_7|Q[12]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; proc:p|PC:reg_7|Q[3]       ; proc:p|PC:reg_7|Q[5]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.296  ; proc:p|regn:reg_1|Q[6]     ; proc:p|regn:reg_A|Q[6]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.002      ; 1.564      ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'proc:p|regn:reg_IR|Q[6]'                                                          ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|W_D       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|W_D       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|W_D       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|W_D       ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; LEDG[*]   ; CLOCK_50                ; 9.421  ; 9.421  ; Rise       ; CLOCK_50                ;
;  LEDG[0]  ; CLOCK_50                ; 8.383  ; 8.383  ; Rise       ; CLOCK_50                ;
;  LEDG[1]  ; CLOCK_50                ; 8.912  ; 8.912  ; Rise       ; CLOCK_50                ;
;  LEDG[2]  ; CLOCK_50                ; 9.421  ; 9.421  ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; CLOCK_50                ; 11.993 ; 11.993 ; Rise       ; CLOCK_50                ;
;  LEDR[0]  ; CLOCK_50                ; 8.256  ; 8.256  ; Rise       ; CLOCK_50                ;
;  LEDR[1]  ; CLOCK_50                ; 8.898  ; 8.898  ; Rise       ; CLOCK_50                ;
;  LEDR[2]  ; CLOCK_50                ; 8.726  ; 8.726  ; Rise       ; CLOCK_50                ;
;  LEDR[3]  ; CLOCK_50                ; 8.795  ; 8.795  ; Rise       ; CLOCK_50                ;
;  LEDR[4]  ; CLOCK_50                ; 8.609  ; 8.609  ; Rise       ; CLOCK_50                ;
;  LEDR[5]  ; CLOCK_50                ; 8.521  ; 8.521  ; Rise       ; CLOCK_50                ;
;  LEDR[6]  ; CLOCK_50                ; 8.542  ; 8.542  ; Rise       ; CLOCK_50                ;
;  LEDR[7]  ; CLOCK_50                ; 8.531  ; 8.531  ; Rise       ; CLOCK_50                ;
;  LEDR[8]  ; CLOCK_50                ; 7.557  ; 7.557  ; Rise       ; CLOCK_50                ;
;  LEDR[9]  ; CLOCK_50                ; 7.748  ; 7.748  ; Rise       ; CLOCK_50                ;
;  LEDR[10] ; CLOCK_50                ; 8.123  ; 8.123  ; Rise       ; CLOCK_50                ;
;  LEDR[11] ; CLOCK_50                ; 7.766  ; 7.766  ; Rise       ; CLOCK_50                ;
;  LEDR[12] ; CLOCK_50                ; 8.010  ; 8.010  ; Rise       ; CLOCK_50                ;
;  LEDR[13] ; CLOCK_50                ; 7.806  ; 7.806  ; Rise       ; CLOCK_50                ;
;  LEDR[14] ; CLOCK_50                ; 8.192  ; 8.192  ; Rise       ; CLOCK_50                ;
;  LEDR[15] ; CLOCK_50                ; 8.713  ; 8.713  ; Rise       ; CLOCK_50                ;
;  LEDR[17] ; CLOCK_50                ; 11.993 ; 11.993 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ;        ; 8.031  ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ;        ; 8.031  ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ; 8.031  ;        ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ; 8.031  ;        ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDG[*]   ; CLOCK_50                ; 8.383 ; 8.383 ; Rise       ; CLOCK_50                ;
;  LEDG[0]  ; CLOCK_50                ; 8.383 ; 8.383 ; Rise       ; CLOCK_50                ;
;  LEDG[1]  ; CLOCK_50                ; 8.912 ; 8.912 ; Rise       ; CLOCK_50                ;
;  LEDG[2]  ; CLOCK_50                ; 9.421 ; 9.421 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; CLOCK_50                ; 7.557 ; 7.557 ; Rise       ; CLOCK_50                ;
;  LEDR[0]  ; CLOCK_50                ; 8.256 ; 8.256 ; Rise       ; CLOCK_50                ;
;  LEDR[1]  ; CLOCK_50                ; 8.898 ; 8.898 ; Rise       ; CLOCK_50                ;
;  LEDR[2]  ; CLOCK_50                ; 8.726 ; 8.726 ; Rise       ; CLOCK_50                ;
;  LEDR[3]  ; CLOCK_50                ; 8.795 ; 8.795 ; Rise       ; CLOCK_50                ;
;  LEDR[4]  ; CLOCK_50                ; 8.609 ; 8.609 ; Rise       ; CLOCK_50                ;
;  LEDR[5]  ; CLOCK_50                ; 8.521 ; 8.521 ; Rise       ; CLOCK_50                ;
;  LEDR[6]  ; CLOCK_50                ; 8.542 ; 8.542 ; Rise       ; CLOCK_50                ;
;  LEDR[7]  ; CLOCK_50                ; 8.531 ; 8.531 ; Rise       ; CLOCK_50                ;
;  LEDR[8]  ; CLOCK_50                ; 7.557 ; 7.557 ; Rise       ; CLOCK_50                ;
;  LEDR[9]  ; CLOCK_50                ; 7.748 ; 7.748 ; Rise       ; CLOCK_50                ;
;  LEDR[10] ; CLOCK_50                ; 8.123 ; 8.123 ; Rise       ; CLOCK_50                ;
;  LEDR[11] ; CLOCK_50                ; 7.766 ; 7.766 ; Rise       ; CLOCK_50                ;
;  LEDR[12] ; CLOCK_50                ; 8.010 ; 8.010 ; Rise       ; CLOCK_50                ;
;  LEDR[13] ; CLOCK_50                ; 7.806 ; 7.806 ; Rise       ; CLOCK_50                ;
;  LEDR[14] ; CLOCK_50                ; 8.192 ; 8.192 ; Rise       ; CLOCK_50                ;
;  LEDR[15] ; CLOCK_50                ; 8.713 ; 8.713 ; Rise       ; CLOCK_50                ;
;  LEDR[17] ; CLOCK_50                ; 9.925 ; 9.925 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ;       ; 8.031 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ;       ; 8.031 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ; 8.031 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ; 8.031 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------+
; Fast Model Setup Summary                         ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.946 ; -627.320      ;
; proc:p|regn:reg_IR|Q[6] ; -1.915 ; -29.076       ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Fast Model Hold Summary                          ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; proc:p|regn:reg_IR|Q[6] ; -1.687 ; -31.072       ;
; CLOCK_50                ; -0.713 ; -2.021        ;
+-------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Fast Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -2.000 ; -440.380      ;
; proc:p|regn:reg_IR|Q[6] ; 0.500  ; 0.000         ;
+-------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                           ;
+--------+------------------+---------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                   ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------------+-------------------------+-------------+--------------+------------+------------+
; -3.946 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.861     ; 3.617      ;
; -3.869 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.794     ; 3.607      ;
; -3.860 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.534      ;
; -3.859 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.533      ;
; -3.852 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.861     ; 3.523      ;
; -3.833 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.801     ; 3.564      ;
; -3.822 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.859     ; 3.495      ;
; -3.817 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.861     ; 3.488      ;
; -3.782 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.861     ; 3.453      ;
; -3.775 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.794     ; 3.513      ;
; -3.766 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.440      ;
; -3.765 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.439      ;
; -3.747 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.861     ; 3.418      ;
; -3.740 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.794     ; 3.478      ;
; -3.739 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.801     ; 3.470      ;
; -3.738 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.867     ; 3.403      ;
; -3.731 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.405      ;
; -3.730 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.404      ;
; -3.728 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.859     ; 3.401      ;
; -3.727 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.857     ; 3.402      ;
; -3.712 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.861     ; 3.383      ;
; -3.705 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.794     ; 3.443      ;
; -3.704 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.801     ; 3.435      ;
; -3.696 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.370      ;
; -3.695 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.369      ;
; -3.693 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.859     ; 3.366      ;
; -3.677 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.861     ; 3.348      ;
; -3.670 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.794     ; 3.408      ;
; -3.669 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.801     ; 3.400      ;
; -3.663 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.865     ; 3.330      ;
; -3.661 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.335      ;
; -3.660 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.334      ;
; -3.658 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.859     ; 3.331      ;
; -3.644 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.867     ; 3.309      ;
; -3.642 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[8]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.861     ; 3.313      ;
; -3.635 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.794     ; 3.373      ;
; -3.634 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.801     ; 3.365      ;
; -3.633 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.857     ; 3.308      ;
; -3.626 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.300      ;
; -3.625 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.299      ;
; -3.623 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.859     ; 3.296      ;
; -3.611 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.866     ; 3.277      ;
; -3.609 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.867     ; 3.274      ;
; -3.607 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.861     ; 3.278      ;
; -3.600 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.794     ; 3.338      ;
; -3.599 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.801     ; 3.330      ;
; -3.598 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.857     ; 3.273      ;
; -3.591 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.265      ;
; -3.590 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.264      ;
; -3.588 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.859     ; 3.261      ;
; -3.574 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.867     ; 3.239      ;
; -3.569 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.865     ; 3.236      ;
; -3.565 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[8]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.794     ; 3.303      ;
; -3.564 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.801     ; 3.295      ;
; -3.563 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.857     ; 3.238      ;
; -3.556 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[8]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.230      ;
; -3.555 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[8]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.229      ;
; -3.553 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.859     ; 3.226      ;
; -3.541 ; proc:p|BusSel[7] ; proc:p|regn:reg_0|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.864     ; 3.209      ;
; -3.540 ; proc:p|BusSel[7] ; proc:p|regn:reg_3|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.864     ; 3.208      ;
; -3.539 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.867     ; 3.204      ;
; -3.534 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.865     ; 3.201      ;
; -3.530 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.794     ; 3.268      ;
; -3.529 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[8]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.801     ; 3.260      ;
; -3.528 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.857     ; 3.203      ;
; -3.525 ; proc:p|BusSel[7] ; proc:p|regn:reg_6|Q[5]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.865     ; 3.192      ;
; -3.525 ; proc:p|BusSel[7] ; proc:p|regn:reg_5|Q[5]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.865     ; 3.192      ;
; -3.521 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.195      ;
; -3.520 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.858     ; 3.194      ;
; -3.519 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[6]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.860     ; 3.191      ;
; -3.519 ; proc:p|BusSel[7] ; proc:p|regn:reg_0|Q[4]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.857     ; 3.194      ;
; -3.518 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[8]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.859     ; 3.191      ;
; -3.517 ; proc:p|BusSel[7] ; proc:p|regn:reg_5|Q[4]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.865     ; 3.184      ;
; -3.517 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.866     ; 3.183      ;
; -3.516 ; proc:p|BusSel[7] ; proc:p|regn:reg_ADDR|Q[5] ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.863     ; 3.185      ;
; -3.505 ; proc:p|BusSel[7] ; proc:p|regn:reg_A|Q[5]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.856     ; 3.181      ;
; -3.504 ; proc:p|BusSel[7] ; proc:p|regn:reg_3|Q[5]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.859     ; 3.177      ;
; -3.504 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.867     ; 3.169      ;
; -3.499 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.865     ; 3.166      ;
; -3.498 ; proc:p|BusSel[7] ; proc:p|regn:reg_5|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.865     ; 3.165      ;
; -3.494 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.801     ; 3.225      ;
; -3.493 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.857     ; 3.168      ;
; -3.484 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[5]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.860     ; 3.156      ;
; -3.483 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.859     ; 3.156      ;
; -3.482 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.866     ; 3.148      ;
; -3.480 ; proc:p|BusSel[9] ; proc:p|regn:reg_5|Q[6]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.861     ; 3.151      ;
; -3.469 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.867     ; 3.134      ;
; -3.468 ; proc:p|BusSel[0] ; proc:p|regn:reg_0|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.797     ; 3.203      ;
; -3.467 ; proc:p|BusSel[0] ; proc:p|regn:reg_3|Q[7]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.797     ; 3.202      ;
; -3.464 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.865     ; 3.131      ;
; -3.458 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.857     ; 3.133      ;
; -3.455 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -0.870     ; 3.617      ;
; -3.453 ; proc:p|BusSel[1] ; proc:p|regn:reg_5|Q[6]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.804     ; 3.181      ;
; -3.449 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[4]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.860     ; 3.121      ;
; -3.448 ; proc:p|BusSel[0] ; proc:p|regn:reg_6|Q[5]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.798     ; 3.182      ;
; -3.448 ; proc:p|BusSel[0] ; proc:p|regn:reg_5|Q[5]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.798     ; 3.182      ;
; -3.447 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.866     ; 3.113      ;
; -3.442 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[6]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.793     ; 3.181      ;
; -3.442 ; proc:p|BusSel[0] ; proc:p|regn:reg_0|Q[4]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.790     ; 3.184      ;
; -3.440 ; proc:p|BusSel[0] ; proc:p|regn:reg_5|Q[4]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.798     ; 3.174      ;
+--------+------------------+---------------------------+-------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'proc:p|regn:reg_IR|Q[6]'                                                                                             ;
+--------+---------------------------+------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node          ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------+--------------+-------------------------+--------------+------------+------------+
; -1.915 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.861      ; 2.506      ;
; -1.818 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.861      ; 2.409      ;
; -1.800 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.860      ; 2.390      ;
; -1.789 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.860      ; 2.379      ;
; -1.761 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.856      ; 2.347      ;
; -1.746 ; proc:p|regn:reg_G|Q[12]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.861      ; 2.337      ;
; -1.724 ; proc:p|regn:reg_G|Q[5]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.860      ; 2.314      ;
; -1.713 ; proc:p|regn:reg_G|Q[15]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.861      ; 2.304      ;
; -1.703 ; proc:p|regn:reg_G|Q[6]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.860      ; 2.293      ;
; -1.673 ; proc:p|regn:reg_G|Q[7]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.861      ; 2.264      ;
; -1.627 ; proc:p|regn:reg_G|Q[1]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.860      ; 2.217      ;
; -1.615 ; proc:p|regn:reg_G|Q[2]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.860      ; 2.205      ;
; -1.547 ; proc:p|regn:reg_G|Q[3]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.860      ; 2.137      ;
; -1.513 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.867      ; 2.470      ;
; -1.500 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.865      ; 2.462      ;
; -1.496 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.835      ; 2.429      ;
; -1.480 ; proc:p|regn:reg_G|Q[10]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.861      ; 2.071      ;
; -1.472 ; proc:p|regn:reg_G|Q[9]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.861      ; 2.063      ;
; -1.467 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.866      ; 2.431      ;
; -1.462 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.859      ; 2.420      ;
; -1.456 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.879      ; 2.065      ;
; -1.443 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[9] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.858      ; 2.392      ;
; -1.429 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.858      ; 2.390      ;
; -1.427 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[8] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.857      ; 2.386      ;
; -1.423 ; proc:p|regn:reg_G|Q[13]   ; proc:p|IRin      ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.828      ; 2.311      ;
; -1.416 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.867      ; 2.373      ;
; -1.406 ; proc:p|regn:reg_G|Q[13]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 0.870      ; 2.506      ;
; -1.405 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.834      ; 2.334      ;
; -1.403 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.865      ; 2.365      ;
; -1.403 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.830      ; 2.331      ;
; -1.403 ; proc:p|regn:reg_G|Q[11]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.861      ; 1.994      ;
; -1.399 ; proc:p|regn:reg_G|Q[14]   ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.835      ; 2.332      ;
; -1.398 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.866      ; 2.354      ;
; -1.395 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.826      ; 2.331      ;
; -1.387 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.866      ; 2.343      ;
; -1.385 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.864      ; 2.346      ;
; -1.381 ; proc:p|regn:reg_G|Q[4]    ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.834      ; 2.313      ;
; -1.374 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.864      ; 2.335      ;
; -1.371 ; proc:p|regn:reg_IR|Q[8]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.856      ; 1.957      ;
; -1.370 ; proc:p|regn:reg_G|Q[0]    ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.834      ; 2.302      ;
; -1.370 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.866      ; 2.334      ;
; -1.369 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.855      ; 2.332      ;
; -1.365 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.859      ; 2.323      ;
; -1.363 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[4]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.834      ; 2.346      ;
; -1.355 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.870      ; 2.334      ;
; -1.352 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.865      ; 2.315      ;
; -1.351 ; proc:p|regn:reg_G|Q[8]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.861      ; 1.942      ;
; -1.347 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.837      ; 2.338      ;
; -1.347 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.858      ; 2.304      ;
; -1.346 ; proc:p|regn:reg_G|Q[13]   ; proc:p|Rin[7]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.856      ; 2.299      ;
; -1.346 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[9] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.858      ; 2.295      ;
; -1.344 ; proc:p|regn:reg_G|Q[12]   ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.867      ; 2.301      ;
; -1.341 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.865      ; 2.304      ;
; -1.336 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.858      ; 2.293      ;
; -1.332 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.858      ; 2.293      ;
; -1.331 ; proc:p|regn:reg_G|Q[12]   ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.865      ; 2.293      ;
; -1.330 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[8] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.857      ; 2.289      ;
; -1.328 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[9] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.857      ; 2.276      ;
; -1.327 ; proc:p|regn:reg_G|Q[12]   ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.835      ; 2.260      ;
; -1.326 ; proc:p|regn:reg_G|Q[14]   ; proc:p|IRin      ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.828      ; 2.214      ;
; -1.322 ; proc:p|regn:reg_G|Q[5]    ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.866      ; 2.278      ;
; -1.317 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[9] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.857      ; 2.265      ;
; -1.314 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.857      ; 2.274      ;
; -1.312 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[8] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.856      ; 2.270      ;
; -1.312 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.829      ; 2.236      ;
; -1.311 ; proc:p|regn:reg_G|Q[15]   ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.867      ; 2.268      ;
; -1.311 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.861      ; 2.270      ;
; -1.309 ; proc:p|regn:reg_G|Q[14]   ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 0.870      ; 2.409      ;
; -1.309 ; proc:p|regn:reg_G|Q[5]    ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.864      ; 2.270      ;
; -1.308 ; proc:p|regn:reg_G|Q[4]    ; proc:p|IRin      ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.827      ; 2.195      ;
; -1.308 ; proc:p|regn:reg_G|Q[14]   ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.834      ; 2.237      ;
; -1.307 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.862      ; 2.259      ;
; -1.306 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.854      ; 2.259      ;
; -1.305 ; proc:p|regn:reg_G|Q[5]    ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.834      ; 2.237      ;
; -1.303 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.857      ; 2.263      ;
; -1.302 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.821      ; 2.233      ;
; -1.301 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[8] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.856      ; 2.259      ;
; -1.301 ; proc:p|regn:reg_G|Q[6]    ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.866      ; 2.257      ;
; -1.298 ; proc:p|regn:reg_G|Q[15]   ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.865      ; 2.260      ;
; -1.298 ; proc:p|regn:reg_G|Q[12]   ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.866      ; 2.262      ;
; -1.298 ; proc:p|regn:reg_G|Q[14]   ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.826      ; 2.234      ;
; -1.297 ; proc:p|regn:reg_G|Q[0]    ; proc:p|IRin      ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.827      ; 2.184      ;
; -1.294 ; proc:p|regn:reg_G|Q[15]   ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.835      ; 2.227      ;
; -1.293 ; proc:p|regn:reg_G|Q[12]   ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.859      ; 2.251      ;
; -1.291 ; proc:p|regn:reg_G|Q[4]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 0.869      ; 2.390      ;
; -1.290 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.860      ; 2.247      ;
; -1.290 ; proc:p|regn:reg_G|Q[4]    ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.833      ; 2.218      ;
; -1.289 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[9] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.853      ; 2.233      ;
; -1.288 ; proc:p|regn:reg_G|Q[6]    ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.864      ; 2.249      ;
; -1.284 ; proc:p|regn:reg_G|Q[6]    ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.834      ; 2.216      ;
; -1.280 ; proc:p|regn:reg_G|Q[0]    ; proc:p|BusSel[7] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 0.869      ; 2.379      ;
; -1.280 ; proc:p|regn:reg_G|Q[4]    ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.825      ; 2.215      ;
; -1.279 ; proc:p|regn:reg_G|Q[0]    ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.833      ; 2.207      ;
; -1.276 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.850      ; 2.234      ;
; -1.276 ; proc:p|regn:reg_G|Q[5]    ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.865      ; 2.239      ;
; -1.275 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.853      ; 2.231      ;
; -1.274 ; proc:p|regn:reg_G|Q[12]   ; proc:p|BusSel[9] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.858      ; 2.223      ;
; -1.272 ; proc:p|regn:reg_G|Q[14]   ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.855      ; 2.235      ;
; -1.271 ; proc:p|regn:reg_G|Q[7]    ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.867      ; 2.228      ;
; -1.271 ; proc:p|regn:reg_G|Q[5]    ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.858      ; 2.228      ;
+--------+---------------------------+------------------+--------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'proc:p|regn:reg_IR|Q[6]'                                                                                                         ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.687 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.461      ; 0.915      ;
; -1.678 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.452      ; 0.915      ;
; -1.640 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.522      ; 1.023      ;
; -1.631 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.513      ; 1.023      ;
; -1.619 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.536      ; 1.058      ;
; -1.610 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.527      ; 1.058      ;
; -1.606 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.521      ; 1.056      ;
; -1.600 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.502      ; 1.043      ;
; -1.599 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.460      ; 1.002      ;
; -1.597 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.512      ; 1.056      ;
; -1.591 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.493      ; 1.043      ;
; -1.590 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.451      ; 1.002      ;
; -1.583 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.500      ; 1.058      ;
; -1.582 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.503      ; 1.062      ;
; -1.578 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.492      ; 1.055      ;
; -1.574 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.491      ; 1.058      ;
; -1.573 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.494      ; 1.062      ;
; -1.571 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.500      ; 1.070      ;
; -1.569 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.483      ; 1.055      ;
; -1.562 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.491      ; 1.070      ;
; -1.514 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.464      ; 1.091      ;
; -1.505 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.455      ; 1.091      ;
; -1.489 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.501      ; 1.153      ;
; -1.480 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.492      ; 1.153      ;
; -1.470 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.461      ; 1.132      ;
; -1.461 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.452      ; 1.132      ;
; -1.360 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.527      ; 1.308      ;
; -1.351 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.518      ; 1.308      ;
; -1.316 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.463      ; 1.288      ;
; -1.307 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.454      ; 1.288      ;
; -1.220 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.523      ; 1.444      ;
; -1.211 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.514      ; 1.444      ;
; -1.187 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.461      ; 0.915      ;
; -1.178 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.452      ; 0.915      ;
; -1.162 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.524      ; 1.503      ;
; -1.153 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.515      ; 1.503      ;
; -1.140 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.522      ; 1.023      ;
; -1.131 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.513      ; 1.023      ;
; -1.119 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.536      ; 1.058      ;
; -1.110 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.527      ; 1.058      ;
; -1.106 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.521      ; 1.056      ;
; -1.101 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.532      ; 1.572      ;
; -1.100 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.502      ; 1.043      ;
; -1.099 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.525      ; 1.567      ;
; -1.099 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.460      ; 1.002      ;
; -1.097 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.524      ; 1.568      ;
; -1.097 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.512      ; 1.056      ;
; -1.092 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.523      ; 1.572      ;
; -1.091 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.493      ; 1.043      ;
; -1.090 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.451      ; 1.002      ;
; -1.090 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.516      ; 1.567      ;
; -1.088 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.515      ; 1.568      ;
; -1.083 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.500      ; 1.058      ;
; -1.082 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.503      ; 1.062      ;
; -1.078 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.531      ; 1.594      ;
; -1.078 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.492      ; 1.055      ;
; -1.074 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.491      ; 1.058      ;
; -1.073 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.494      ; 1.062      ;
; -1.071 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.500      ; 1.070      ;
; -1.069 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.483      ; 1.055      ;
; -1.069 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.522      ; 1.594      ;
; -1.066 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.533      ; 1.608      ;
; -1.062 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.491      ; 1.070      ;
; -1.057 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.524      ; 1.608      ;
; -1.014 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.464      ; 1.091      ;
; -1.005 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.455      ; 1.091      ;
; -0.989 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.501      ; 1.153      ;
; -0.980 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.492      ; 1.153      ;
; -0.970 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.461      ; 1.132      ;
; -0.961 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.452      ; 1.132      ;
; -0.860 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.527      ; 1.308      ;
; -0.851 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.518      ; 1.308      ;
; -0.816 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.463      ; 1.288      ;
; -0.807 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.454      ; 1.288      ;
; -0.720 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.523      ; 1.444      ;
; -0.711 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.514      ; 1.444      ;
; -0.662 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.524      ; 1.503      ;
; -0.653 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.515      ; 1.503      ;
; -0.601 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.532      ; 1.572      ;
; -0.599 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.525      ; 1.567      ;
; -0.597 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.524      ; 1.568      ;
; -0.592 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.523      ; 1.572      ;
; -0.590 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.516      ; 1.567      ;
; -0.588 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.515      ; 1.568      ;
; -0.578 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.531      ; 1.594      ;
; -0.569 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.522      ; 1.594      ;
; -0.566 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.533      ; 1.608      ;
; -0.557 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.524      ; 1.608      ;
; -0.210 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[7] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.871      ; 0.661      ;
; -0.149 ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[8] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.866      ; 0.717      ;
; -0.102 ; proc:p|upcount:Tstep|Q[0] ; proc:p|ADDRin    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.824      ; 0.722      ;
; -0.099 ; proc:p|upcount:Tstep|Q[1] ; proc:p|ADDRin    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.824      ; 0.725      ;
; -0.055 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[7] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.871      ; 0.816      ;
; -0.035 ; proc:p|upcount:Tstep|Q[2] ; proc:p|RGin      ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.863      ; 0.828      ;
; -0.011 ; proc:p|upcount:Tstep|Q[2] ; proc:p|BusSel[6] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.886      ; 0.875      ;
; 0.005  ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[4] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.876      ; 0.881      ;
; 0.007  ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[2] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.893      ; 0.900      ;
; 0.013  ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[6] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.868      ; 0.881      ;
; 0.015  ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[6] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.886      ; 0.901      ;
; 0.017  ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[2] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.875      ; 0.892      ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                         ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                      ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; -0.713 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[0]                                                                                    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.000        ; 1.639      ; 1.219      ;
; -0.713 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[1]                                                                                    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.000        ; 1.639      ; 1.219      ;
; -0.595 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[2]                                                                                    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.000        ; 1.639      ; 1.337      ;
; -0.213 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[0]                                                                                    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; -0.500       ; 1.639      ; 1.219      ;
; -0.213 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[1]                                                                                    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; -0.500       ; 1.639      ; 1.219      ;
; -0.095 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[2]                                                                                    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; -0.500       ; 1.639      ; 1.337      ;
; 0.215  ; proc:p|upcount:Tstep|Q[0]  ; proc:p|upcount:Tstep|Q[0]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; proc:p|upcount:Tstep|Q[1]  ; proc:p|upcount:Tstep|Q[1]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; proc:p|upcount:Tstep|Q[2]  ; proc:p|upcount:Tstep|Q[2]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; proc:p|regn:reg_DOUT|Q[13] ; regn:reg_LED|Q[13]                                                                                           ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; proc:p|regn:reg_DOUT|Q[0]  ; regn:reg_LED|Q[0]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; proc:p|regn:reg_DOUT|Q[4]  ; regn:reg_LED|Q[4]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; proc:p|regn:reg_DOUT|Q[15] ; regn:reg_LED|Q[15]                                                                                           ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; proc:p|regn:reg_DOUT|Q[11] ; regn:reg_LED|Q[11]                                                                                           ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; proc:p|regn:reg_DOUT|Q[9]  ; regn:reg_LED|Q[9]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; proc:p|regn:reg_DOUT|Q[7]  ; regn:reg_LED|Q[7]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; proc:p|PC:reg_7|Q[15]      ; proc:p|PC:reg_7|Q[15]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; proc:p|regn:reg_DOUT|Q[2]  ; regn:reg_LED|Q[2]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; proc:p|regn:reg_DOUT|Q[6]  ; regn:reg_LED|Q[6]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; proc:p|regn:reg_DOUT|Q[8]  ; regn:reg_LED|Q[8]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.246  ; proc:p|regn:reg_DOUT|Q[10] ; regn:reg_LED|Q[10]                                                                                           ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.326  ; proc:p|regn:reg_DOUT|Q[3]  ; regn:reg_LED|Q[3]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.478      ;
; 0.329  ; proc:p|regn:reg_DOUT|Q[1]  ; regn:reg_LED|Q[1]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.481      ;
; 0.331  ; proc:p|regn:reg_DOUT|Q[5]  ; regn:reg_LED|Q[5]                                                                                            ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.358  ; proc:p|PC:reg_7|Q[0]       ; proc:p|PC:reg_7|Q[0]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; proc:p|PC:reg_7|Q[1]       ; proc:p|PC:reg_7|Q[1]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; proc:p|regn:reg_A|Q[3]     ; proc:p|regn:reg_G|Q[3]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; proc:p|PC:reg_7|Q[2]       ; proc:p|PC:reg_7|Q[2]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; proc:p|PC:reg_7|Q[9]       ; proc:p|PC:reg_7|Q[9]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; proc:p|PC:reg_7|Q[11]      ; proc:p|PC:reg_7|Q[11]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; proc:p|PC:reg_7|Q[14]      ; proc:p|PC:reg_7|Q[14]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; proc:p|PC:reg_7|Q[7]       ; proc:p|PC:reg_7|Q[7]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; proc:p|PC:reg_7|Q[13]      ; proc:p|PC:reg_7|Q[13]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; proc:p|PC:reg_7|Q[4]       ; proc:p|PC:reg_7|Q[4]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.371  ; proc:p|PC:reg_7|Q[3]       ; proc:p|PC:reg_7|Q[3]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; proc:p|PC:reg_7|Q[8]       ; proc:p|PC:reg_7|Q[8]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; proc:p|PC:reg_7|Q[10]      ; proc:p|PC:reg_7|Q[10]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; proc:p|PC:reg_7|Q[6]       ; proc:p|PC:reg_7|Q[6]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; proc:p|PC:reg_7|Q[12]      ; proc:p|PC:reg_7|Q[12]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; proc:p|PC:reg_7|Q[5]       ; proc:p|PC:reg_7|Q[5]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375  ; proc:p|regn:reg_3|Q[15]    ; proc:p|regn:reg_A|Q[15]                                                                                      ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; proc:p|regn:reg_1|Q[14]    ; proc:p|regn:reg_A|Q[14]                                                                                      ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.382  ; proc:p|upcount:Tstep|Q[2]  ; proc:p|upcount:Tstep|Q[1]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.384  ; proc:p|upcount:Tstep|Q[2]  ; proc:p|upcount:Tstep|Q[0]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.448  ; proc:p|upcount:Tstep|Q[0]  ; proc:p|upcount:Tstep|Q[2]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.454  ; proc:p|regn:reg_DOUT|Q[12] ; regn:reg_LED|Q[12]                                                                                           ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.002      ; 0.608      ;
; 0.458  ; proc:p|regn:reg_A|Q[6]     ; proc:p|regn:reg_G|Q[6]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.610      ;
; 0.466  ; proc:p|upcount:Tstep|Q[1]  ; proc:p|upcount:Tstep|Q[2]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.618      ;
; 0.474  ; proc:p|regn:reg_1|Q[12]    ; proc:p|regn:reg_2|Q[12]                                                                                      ; CLOCK_50                ; CLOCK_50    ; 0.000        ; -0.001     ; 0.625      ;
; 0.492  ; proc:p|regn:reg_DOUT|Q[14] ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg14 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.059      ; 0.689      ;
; 0.493  ; proc:p|PC:reg_7|Q[0]       ; proc:p|PC:reg_7|Q[1]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.495  ; proc:p|regn:reg_DOUT|Q[12] ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg12 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.059      ; 0.692      ;
; 0.496  ; proc:p|regn:reg_5|Q[1]     ; proc:p|regn:reg_A|Q[1]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; proc:p|regn:reg_A|Q[3]     ; proc:p|regn:reg_G|Q[4]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; proc:p|PC:reg_7|Q[1]       ; proc:p|PC:reg_7|Q[2]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; proc:p|PC:reg_7|Q[2]       ; proc:p|PC:reg_7|Q[3]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; proc:p|PC:reg_7|Q[9]       ; proc:p|PC:reg_7|Q[10]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; proc:p|PC:reg_7|Q[11]      ; proc:p|PC:reg_7|Q[12]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; proc:p|PC:reg_7|Q[14]      ; proc:p|PC:reg_7|Q[15]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; proc:p|PC:reg_7|Q[13]      ; proc:p|PC:reg_7|Q[14]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; proc:p|PC:reg_7|Q[4]       ; proc:p|PC:reg_7|Q[5]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; proc:p|regn:reg_1|Q[11]    ; proc:p|regn:reg_A|Q[11]                                                                                      ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.509  ; proc:p|regn:reg_ADDR|Q[6]  ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg6 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.707      ;
; 0.511  ; proc:p|regn:reg_ADDR|Q[0]  ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.709      ;
; 0.511  ; proc:p|PC:reg_7|Q[8]       ; proc:p|PC:reg_7|Q[9]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; proc:p|PC:reg_7|Q[10]      ; proc:p|PC:reg_7|Q[11]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; proc:p|PC:reg_7|Q[3]       ; proc:p|PC:reg_7|Q[4]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; proc:p|regn:reg_ADDR|Q[2]  ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg2 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.710      ;
; 0.512  ; proc:p|PC:reg_7|Q[6]       ; proc:p|PC:reg_7|Q[7]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; proc:p|PC:reg_7|Q[12]      ; proc:p|PC:reg_7|Q[13]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; proc:p|PC:reg_7|Q[5]       ; proc:p|PC:reg_7|Q[6]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; proc:p|regn:reg_1|Q[0]     ; proc:p|regn:reg_A|Q[0]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.665      ;
; 0.513  ; proc:p|regn:reg_3|Q[12]    ; proc:p|regn:reg_2|Q[12]                                                                                      ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.665      ;
; 0.515  ; proc:p|regn:reg_ADDR|Q[1]  ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg1 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.713      ;
; 0.515  ; proc:p|regn:reg_ADDR|Q[4]  ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg4 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.713      ;
; 0.516  ; proc:p|regn:reg_ADDR|Q[3]  ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg3 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.714      ;
; 0.518  ; proc:p|regn:reg_ADDR|Q[5]  ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg5 ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.716      ;
; 0.528  ; proc:p|PC:reg_7|Q[0]       ; proc:p|PC:reg_7|Q[2]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.680      ;
; 0.531  ; proc:p|regn:reg_DOUT|Q[14] ; regn:reg_LED|Q[14]                                                                                           ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.002      ; 0.685      ;
; 0.532  ; proc:p|regn:reg_A|Q[3]     ; proc:p|regn:reg_G|Q[5]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; proc:p|PC:reg_7|Q[1]       ; proc:p|PC:reg_7|Q[3]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; proc:p|PC:reg_7|Q[9]       ; proc:p|PC:reg_7|Q[11]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; proc:p|PC:reg_7|Q[2]       ; proc:p|PC:reg_7|Q[4]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; proc:p|PC:reg_7|Q[11]      ; proc:p|PC:reg_7|Q[13]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; proc:p|PC:reg_7|Q[13]      ; proc:p|PC:reg_7|Q[15]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; proc:p|PC:reg_7|Q[4]       ; proc:p|PC:reg_7|Q[6]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.546  ; proc:p|PC:reg_7|Q[8]       ; proc:p|PC:reg_7|Q[10]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; proc:p|PC:reg_7|Q[10]      ; proc:p|PC:reg_7|Q[12]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; proc:p|PC:reg_7|Q[3]       ; proc:p|PC:reg_7|Q[5]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; proc:p|PC:reg_7|Q[12]      ; proc:p|PC:reg_7|Q[14]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; proc:p|PC:reg_7|Q[5]       ; proc:p|PC:reg_7|Q[7]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.554  ; proc:p|PC:reg_7|Q[7]       ; proc:p|PC:reg_7|Q[8]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.557  ; proc:p|regn:reg_3|Q[9]     ; proc:p|regn:reg_DOUT|Q[9]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.003      ; 0.712      ;
; 0.563  ; proc:p|PC:reg_7|Q[0]       ; proc:p|PC:reg_7|Q[3]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.715      ;
; 0.564  ; proc:p|regn:reg_5|Q[3]     ; proc:p|regn:reg_ADDR|Q[3]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.002      ; 0.718      ;
; 0.564  ; proc:p|regn:reg_A|Q[4]     ; proc:p|regn:reg_G|Q[4]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; -0.002     ; 0.714      ;
; 0.566  ; proc:p|upcount:Tstep|Q[0]  ; proc:p|upcount:Tstep|Q[1]                                                                                    ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; proc:p|regn:reg_A|Q[3]     ; proc:p|regn:reg_G|Q[6]                                                                                       ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.567  ; proc:p|PC:reg_7|Q[1]       ; proc:p|PC:reg_7|Q[4]                                                                                         ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; proc:p|PC:reg_7|Q[9]       ; proc:p|PC:reg_7|Q[12]                                                                                        ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:comb_3|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'proc:p|regn:reg_IR|Q[6]'                                                          ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|W_D       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|W_D       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|W_D       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|W_D       ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDG[*]   ; CLOCK_50                ; 4.908 ; 4.908 ; Rise       ; CLOCK_50                ;
;  LEDG[0]  ; CLOCK_50                ; 4.472 ; 4.472 ; Rise       ; CLOCK_50                ;
;  LEDG[1]  ; CLOCK_50                ; 4.680 ; 4.680 ; Rise       ; CLOCK_50                ;
;  LEDG[2]  ; CLOCK_50                ; 4.908 ; 4.908 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; CLOCK_50                ; 6.079 ; 6.079 ; Rise       ; CLOCK_50                ;
;  LEDR[0]  ; CLOCK_50                ; 4.601 ; 4.601 ; Rise       ; CLOCK_50                ;
;  LEDR[1]  ; CLOCK_50                ; 4.931 ; 4.931 ; Rise       ; CLOCK_50                ;
;  LEDR[2]  ; CLOCK_50                ; 4.749 ; 4.749 ; Rise       ; CLOCK_50                ;
;  LEDR[3]  ; CLOCK_50                ; 4.788 ; 4.788 ; Rise       ; CLOCK_50                ;
;  LEDR[4]  ; CLOCK_50                ; 4.722 ; 4.722 ; Rise       ; CLOCK_50                ;
;  LEDR[5]  ; CLOCK_50                ; 4.666 ; 4.666 ; Rise       ; CLOCK_50                ;
;  LEDR[6]  ; CLOCK_50                ; 4.677 ; 4.677 ; Rise       ; CLOCK_50                ;
;  LEDR[7]  ; CLOCK_50                ; 4.672 ; 4.672 ; Rise       ; CLOCK_50                ;
;  LEDR[8]  ; CLOCK_50                ; 4.234 ; 4.234 ; Rise       ; CLOCK_50                ;
;  LEDR[9]  ; CLOCK_50                ; 4.299 ; 4.299 ; Rise       ; CLOCK_50                ;
;  LEDR[10] ; CLOCK_50                ; 4.485 ; 4.485 ; Rise       ; CLOCK_50                ;
;  LEDR[11] ; CLOCK_50                ; 4.340 ; 4.340 ; Rise       ; CLOCK_50                ;
;  LEDR[12] ; CLOCK_50                ; 4.512 ; 4.512 ; Rise       ; CLOCK_50                ;
;  LEDR[13] ; CLOCK_50                ; 4.338 ; 4.338 ; Rise       ; CLOCK_50                ;
;  LEDR[14] ; CLOCK_50                ; 4.547 ; 4.547 ; Rise       ; CLOCK_50                ;
;  LEDR[15] ; CLOCK_50                ; 4.815 ; 4.815 ; Rise       ; CLOCK_50                ;
;  LEDR[17] ; CLOCK_50                ; 6.079 ; 6.079 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ;       ; 3.971 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ;       ; 3.971 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ; 3.971 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ; 3.971 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDG[*]   ; CLOCK_50                ; 4.472 ; 4.472 ; Rise       ; CLOCK_50                ;
;  LEDG[0]  ; CLOCK_50                ; 4.472 ; 4.472 ; Rise       ; CLOCK_50                ;
;  LEDG[1]  ; CLOCK_50                ; 4.680 ; 4.680 ; Rise       ; CLOCK_50                ;
;  LEDG[2]  ; CLOCK_50                ; 4.908 ; 4.908 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; CLOCK_50                ; 4.234 ; 4.234 ; Rise       ; CLOCK_50                ;
;  LEDR[0]  ; CLOCK_50                ; 4.601 ; 4.601 ; Rise       ; CLOCK_50                ;
;  LEDR[1]  ; CLOCK_50                ; 4.931 ; 4.931 ; Rise       ; CLOCK_50                ;
;  LEDR[2]  ; CLOCK_50                ; 4.749 ; 4.749 ; Rise       ; CLOCK_50                ;
;  LEDR[3]  ; CLOCK_50                ; 4.788 ; 4.788 ; Rise       ; CLOCK_50                ;
;  LEDR[4]  ; CLOCK_50                ; 4.722 ; 4.722 ; Rise       ; CLOCK_50                ;
;  LEDR[5]  ; CLOCK_50                ; 4.666 ; 4.666 ; Rise       ; CLOCK_50                ;
;  LEDR[6]  ; CLOCK_50                ; 4.677 ; 4.677 ; Rise       ; CLOCK_50                ;
;  LEDR[7]  ; CLOCK_50                ; 4.672 ; 4.672 ; Rise       ; CLOCK_50                ;
;  LEDR[8]  ; CLOCK_50                ; 4.234 ; 4.234 ; Rise       ; CLOCK_50                ;
;  LEDR[9]  ; CLOCK_50                ; 4.299 ; 4.299 ; Rise       ; CLOCK_50                ;
;  LEDR[10] ; CLOCK_50                ; 4.485 ; 4.485 ; Rise       ; CLOCK_50                ;
;  LEDR[11] ; CLOCK_50                ; 4.340 ; 4.340 ; Rise       ; CLOCK_50                ;
;  LEDR[12] ; CLOCK_50                ; 4.512 ; 4.512 ; Rise       ; CLOCK_50                ;
;  LEDR[13] ; CLOCK_50                ; 4.338 ; 4.338 ; Rise       ; CLOCK_50                ;
;  LEDR[14] ; CLOCK_50                ; 4.547 ; 4.547 ; Rise       ; CLOCK_50                ;
;  LEDR[15] ; CLOCK_50                ; 4.815 ; 4.815 ; Rise       ; CLOCK_50                ;
;  LEDR[17] ; CLOCK_50                ; 5.145 ; 5.145 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ;       ; 3.971 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ;       ; 3.971 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ; 3.971 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ; 3.971 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+--------------------------+-----------+---------+----------+---------+---------------------+
; Clock                    ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack         ; -9.736    ; -3.076  ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                ; -9.736    ; -0.870  ; N/A      ; N/A     ; -2.000              ;
;  proc:p|regn:reg_IR|Q[6] ; -4.829    ; -3.076  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS          ; -1669.896 ; -55.63  ; 0.0      ; 0.0     ; -440.38             ;
;  CLOCK_50                ; -1589.590 ; -2.365  ; N/A      ; N/A     ; -440.380            ;
;  proc:p|regn:reg_IR|Q[6] ; -80.306   ; -53.265 ; N/A      ; N/A     ; 0.000               ;
+--------------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; LEDG[*]   ; CLOCK_50                ; 9.421  ; 9.421  ; Rise       ; CLOCK_50                ;
;  LEDG[0]  ; CLOCK_50                ; 8.383  ; 8.383  ; Rise       ; CLOCK_50                ;
;  LEDG[1]  ; CLOCK_50                ; 8.912  ; 8.912  ; Rise       ; CLOCK_50                ;
;  LEDG[2]  ; CLOCK_50                ; 9.421  ; 9.421  ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; CLOCK_50                ; 11.993 ; 11.993 ; Rise       ; CLOCK_50                ;
;  LEDR[0]  ; CLOCK_50                ; 8.256  ; 8.256  ; Rise       ; CLOCK_50                ;
;  LEDR[1]  ; CLOCK_50                ; 8.898  ; 8.898  ; Rise       ; CLOCK_50                ;
;  LEDR[2]  ; CLOCK_50                ; 8.726  ; 8.726  ; Rise       ; CLOCK_50                ;
;  LEDR[3]  ; CLOCK_50                ; 8.795  ; 8.795  ; Rise       ; CLOCK_50                ;
;  LEDR[4]  ; CLOCK_50                ; 8.609  ; 8.609  ; Rise       ; CLOCK_50                ;
;  LEDR[5]  ; CLOCK_50                ; 8.521  ; 8.521  ; Rise       ; CLOCK_50                ;
;  LEDR[6]  ; CLOCK_50                ; 8.542  ; 8.542  ; Rise       ; CLOCK_50                ;
;  LEDR[7]  ; CLOCK_50                ; 8.531  ; 8.531  ; Rise       ; CLOCK_50                ;
;  LEDR[8]  ; CLOCK_50                ; 7.557  ; 7.557  ; Rise       ; CLOCK_50                ;
;  LEDR[9]  ; CLOCK_50                ; 7.748  ; 7.748  ; Rise       ; CLOCK_50                ;
;  LEDR[10] ; CLOCK_50                ; 8.123  ; 8.123  ; Rise       ; CLOCK_50                ;
;  LEDR[11] ; CLOCK_50                ; 7.766  ; 7.766  ; Rise       ; CLOCK_50                ;
;  LEDR[12] ; CLOCK_50                ; 8.010  ; 8.010  ; Rise       ; CLOCK_50                ;
;  LEDR[13] ; CLOCK_50                ; 7.806  ; 7.806  ; Rise       ; CLOCK_50                ;
;  LEDR[14] ; CLOCK_50                ; 8.192  ; 8.192  ; Rise       ; CLOCK_50                ;
;  LEDR[15] ; CLOCK_50                ; 8.713  ; 8.713  ; Rise       ; CLOCK_50                ;
;  LEDR[17] ; CLOCK_50                ; 11.993 ; 11.993 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ;        ; 8.031  ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ;        ; 8.031  ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ; 8.031  ;        ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ; 8.031  ;        ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDG[*]   ; CLOCK_50                ; 4.472 ; 4.472 ; Rise       ; CLOCK_50                ;
;  LEDG[0]  ; CLOCK_50                ; 4.472 ; 4.472 ; Rise       ; CLOCK_50                ;
;  LEDG[1]  ; CLOCK_50                ; 4.680 ; 4.680 ; Rise       ; CLOCK_50                ;
;  LEDG[2]  ; CLOCK_50                ; 4.908 ; 4.908 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; CLOCK_50                ; 4.234 ; 4.234 ; Rise       ; CLOCK_50                ;
;  LEDR[0]  ; CLOCK_50                ; 4.601 ; 4.601 ; Rise       ; CLOCK_50                ;
;  LEDR[1]  ; CLOCK_50                ; 4.931 ; 4.931 ; Rise       ; CLOCK_50                ;
;  LEDR[2]  ; CLOCK_50                ; 4.749 ; 4.749 ; Rise       ; CLOCK_50                ;
;  LEDR[3]  ; CLOCK_50                ; 4.788 ; 4.788 ; Rise       ; CLOCK_50                ;
;  LEDR[4]  ; CLOCK_50                ; 4.722 ; 4.722 ; Rise       ; CLOCK_50                ;
;  LEDR[5]  ; CLOCK_50                ; 4.666 ; 4.666 ; Rise       ; CLOCK_50                ;
;  LEDR[6]  ; CLOCK_50                ; 4.677 ; 4.677 ; Rise       ; CLOCK_50                ;
;  LEDR[7]  ; CLOCK_50                ; 4.672 ; 4.672 ; Rise       ; CLOCK_50                ;
;  LEDR[8]  ; CLOCK_50                ; 4.234 ; 4.234 ; Rise       ; CLOCK_50                ;
;  LEDR[9]  ; CLOCK_50                ; 4.299 ; 4.299 ; Rise       ; CLOCK_50                ;
;  LEDR[10] ; CLOCK_50                ; 4.485 ; 4.485 ; Rise       ; CLOCK_50                ;
;  LEDR[11] ; CLOCK_50                ; 4.340 ; 4.340 ; Rise       ; CLOCK_50                ;
;  LEDR[12] ; CLOCK_50                ; 4.512 ; 4.512 ; Rise       ; CLOCK_50                ;
;  LEDR[13] ; CLOCK_50                ; 4.338 ; 4.338 ; Rise       ; CLOCK_50                ;
;  LEDR[14] ; CLOCK_50                ; 4.547 ; 4.547 ; Rise       ; CLOCK_50                ;
;  LEDR[15] ; CLOCK_50                ; 4.815 ; 4.815 ; Rise       ; CLOCK_50                ;
;  LEDR[17] ; CLOCK_50                ; 5.145 ; 5.145 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ;       ; 3.971 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ;       ; 3.971 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ; 3.971 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ; 3.971 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; CLOCK_50                ; CLOCK_50                ; 3459     ; 0        ; 0        ; 0        ;
; proc:p|regn:reg_IR|Q[6] ; CLOCK_50                ; 29224    ; 29224    ; 0        ; 0        ;
; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 1498     ; 0        ; 1498     ; 0        ;
; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 76       ; 76       ; 76       ; 76       ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; CLOCK_50                ; CLOCK_50                ; 3459     ; 0        ; 0        ; 0        ;
; proc:p|regn:reg_IR|Q[6] ; CLOCK_50                ; 29224    ; 29224    ; 0        ; 0        ;
; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 1498     ; 0        ; 1498     ; 0        ;
; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 76       ; 76       ; 76       ; 76       ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Mar 20 10:33:56 2016
Info: Command: quartus_sta processor -c processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "p|DOUTin|combout" is a latch
    Warning (335094): Node "p|ADDRin|combout" is a latch
    Warning (335094): Node "p|W_D|combout" is a latch
    Warning (335094): Node "p|IRin|combout" is a latch
    Warning (335094): Node "p|Rin[1]|combout" is a latch
    Warning (335094): Node "p|BusSel[2]|combout" is a latch
    Warning (335094): Node "p|BusSel[4]|combout" is a latch
    Warning (335094): Node "p|Rin[2]|combout" is a latch
    Warning (335094): Node "p|BusSel[3]|combout" is a latch
    Warning (335094): Node "p|Rin[6]|combout" is a latch
    Warning (335094): Node "p|BusSel[6]|combout" is a latch
    Warning (335094): Node "p|BusSel[8]|combout" is a latch
    Warning (335094): Node "p|Rin[5]|combout" is a latch
    Warning (335094): Node "p|BusSel[7]|combout" is a latch
    Warning (335094): Node "p|Rin[0]|combout" is a latch
    Warning (335094): Node "p|Rin[4]|combout" is a latch
    Warning (335094): Node "p|BusSel[0]|combout" is a latch
    Warning (335094): Node "p|BusSel[1]|combout" is a latch
    Warning (335094): Node "p|BusSel[9]|combout" is a latch
    Warning (335094): Node "p|BusSel[5]|combout" is a latch
    Warning (335094): Node "p|RGin|combout" is a latch
    Warning (335094): Node "p|Rin[3]|combout" is a latch
    Warning (335094): Node "p|Rin[7]|combout" is a latch
    Warning (335094): Node "p|incr_pc|combout" is a latch
    Warning (335094): Node "p|AddSub|combout" is a latch
    Warning (335094): Node "p|RAin|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name proc:p|regn:reg_IR|Q[6] proc:p|regn:reg_IR|Q[6]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: p|Mux7~0  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.736
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.736     -1589.590 CLOCK_50 
    Info (332119):    -4.829       -80.306 proc:p|regn:reg_IR|Q[6] 
Info (332146): Worst-case hold slack is -3.076
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.076       -53.265 proc:p|regn:reg_IR|Q[6] 
    Info (332119):    -0.870        -2.365 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -440.380 CLOCK_50 
    Info (332119):     0.500         0.000 proc:p|regn:reg_IR|Q[6] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 27 output pins without output pin load capacitance assignment
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: p|Mux7~0  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.946
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.946      -627.320 CLOCK_50 
    Info (332119):    -1.915       -29.076 proc:p|regn:reg_IR|Q[6] 
Info (332146): Worst-case hold slack is -1.687
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.687       -31.072 proc:p|regn:reg_IR|Q[6] 
    Info (332119):    -0.713        -2.021 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -440.380 CLOCK_50 
    Info (332119):     0.500         0.000 proc:p|regn:reg_IR|Q[6] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 32 warnings
    Info: Peak virtual memory: 316 megabytes
    Info: Processing ended: Sun Mar 20 10:33:57 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


