---
tags:
  - foliensatz/06
  - cleaned
---

## Verzögerungen in SystemVerilog

- Verzögerungen in SystemVerilog: `#Zeiteinheiten`
- Kein synthetisierbarer Code, eine Verzögerung lässt sich nicht ohne weiteres in Hardware übersetzen
- Nur für Simulation/Tests

## Beispiel: Störimpuls

![[Pasted image 20251121112659.png]]