<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>数字逻辑电路分析与设计[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="数字逻辑电路分析与设计"/><meta name="description" content="数字逻辑电路分析与设计pdf下载文件大小为83MB,PDF页数为662页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">数字逻辑电路分析与设计PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/73/33401507.jpg" alt="数字逻辑电路分析与设计"></div><div class="b-info"><ul><li>VictorP.Nelson等著；段晓辉等译 著</li><li>出版社： 北京：清华大学出版社</li><li>ISBN：9787302425229</li><li>出版时间：2016</li><li>标注页数：641页</li><li>文件大小：83MB</li><li>文件页数：662页</li><li>主题词：数字电路－逻辑电路－电路分析－教材；数字电路－逻辑电路－电路设计－教材</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/2618308.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/07/33401507.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/07/33401507.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/61/33401507.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('42fcafc4284cad357042f605dbc78e39')">点击复制MD5值：42fcafc4284cad357042f605dbc78e39</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>数字逻辑电路分析与设计PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第0章 绪论1</p><p>0.1 计算机历史1</p><p>0.1.1 最初的机械计算机1</p><p>0.1.2 早期的电子计算机1</p><p>0.1.3 前四代计算机2</p><p>0.1.4 第五代计算机以及未来2</p><p>0.2 数字系统3</p><p>0.2.1 数字与模拟系统3</p><p>0.2.2 层次化的数字系统设计4</p><p>0.3 可储存程序的数字计算机的体系结构8</p><p>0.3.1 计算机指令9</p><p>0.3.2 计算机中信息表示方法10</p><p>0.3.3 计算机硬件11</p><p>0.3.4 计算机软件12</p><p>0.4 小结14</p><p>参考文献14</p><p>第1章 数制与编码15</p><p>1.1 数制格式15</p><p>1.1.1 位置表示法15</p><p>1.1.2 常用的数制格式16</p><p>1.2 运算17</p><p>1.2.1 二进制运算18</p><p>1.2.2 八进制运算20</p><p>1.2.3 十六进制运算22</p><p>1.3 数制的转换24</p><p>1.3.1 转换方法24</p><p>1.3.2 通用的转换算法27</p><p>1.3.3 格式A到格式B＝Ak的转换方法28</p><p>1.4 有符号数的表示29</p><p>1.4.1 符号-幅度表示法30</p><p>1.4.2 补码表示法31</p><p>1.5 计算机编码42</p><p>1.5.1 数字编码43</p><p>1.5.2 字符和其他编码47</p><p>1.5.3 检错码和纠错码50</p><p>1.6 本章小结57</p><p>参考文献58</p><p>习题58</p><p>第2章 逻辑代数61</p><p>2.1 布尔代数的基本原理61</p><p>2.1.1 基本公理61</p><p>2.1.2 公理的文氏图表示62</p><p>2.1.3 对偶性64</p><p>2.1.4 布尔代数的基本定理65</p><p>2.2 开关函数71</p><p>2.2.1 真值表73</p><p>2.2.2 开关函数的代数形式74</p><p>2.2.3 标准形式的推导81</p><p>2.2.4 不完全确定函数82</p><p>2.3 开关电路84</p><p>2.3.1 逻辑门电路84</p><p>2.3.2 基本的逻辑功能器件85</p><p>2.4 组合电路的分析95</p><p>2.4.1 代数方法96</p><p>2.4.2 时序图的分析98</p><p>2.5 组合电路的设计综合102</p><p>2.5.1 与-或／与非电路网络102</p><p>2.5.2 或-与／或非电路网络103</p><p>2.5.3 两级电路结构104</p><p>2.5.4 与-或-反电路106</p><p>2.5.5 因子提取法107</p><p>2.6 应用108</p><p>2.7 逻辑电路的计算机辅助设计111</p><p>2.7.1 设计周期111</p><p>2.7.2 数字电路建模112</p><p>2.7.3 设计综合和输入工具117</p><p>2.7.4 逻辑仿真122</p><p>2.8 本章小结131</p><p>参考文献131</p><p>习题132</p><p>第3章 开关函数的化简137</p><p>3.1 化简目的137</p><p>3.2 最小化方法的特点138</p><p>3.3 卡诺图139</p><p>3.3.1 维恩图和真值表的关系139</p><p>3.3.2 四个及四个以上变量的卡诺图140</p><p>3.4 标准形式的函数在卡诺图中的表示141</p><p>3.5 应用卡诺图化简开关函数146</p><p>3.5.1 卡诺图简化函数的原则147</p><p>3.5.2 开关函数化简的术语148</p><p>3.5.3 卡诺图推导函数最小SOP形式的算法149</p><p>3.6 卡诺图化简逻辑函数（POS形式）155</p><p>3.6.1 POS形式化简中的术语155</p><p>3.6.2 卡诺图推导POS形式最简表达式的算法155</p><p>3.7 含不定项的函数160</p><p>3.8 使用卡诺图消除组合电路的时序竞争162</p><p>3.9 Q-M表格法化简方法166</p><p>3.9.1 覆盖流程169</p><p>3.9.2 带不定项的函数化简172</p><p>3.9.3 多输出系统的化简173</p><p>3.10 Petrick算法176</p><p>3.11 计算机辅助的函数化简177</p><p>3.11.1 开关函数的合并项表示179</p><p>3.11.2 求解主蕴含项的逻辑代数方法180</p><p>3.11.3 找出基本主蕴含项181</p><p>3.11.4 完成最小覆盖集合182</p><p>3.11.5 其他化简算法184</p><p>3.12 本章小结185</p><p>参考文献185</p><p>习题185</p><p>第4章 组合逻辑电路器件193</p><p>4.1 自顶向下的模块化设计方法193</p><p>4.2 译码器195</p><p>4.2.1 译码器电路结构195</p><p>4.2.2 使用译码器实现逻辑功能196</p><p>4.2.3 使能输入端198</p><p>4.2.4 标准MSI译码器200</p><p>4.2.5 译码器的应用203</p><p>4.3 编码器207</p><p>4.3.1 编码器电路结构208</p><p>4.3.2 标准MSI编码器212</p><p>4.4 多路复用器／数据选择器213</p><p>4.4.1 多路复用器电路结构214</p><p>4.4.2 标准MSI多路复用器216</p><p>4.4.3 多路复用器的应用221</p><p>4.5 多路分配器／数据分配器224</p><p>4.6 二进制算术单元226</p><p>4.6.1 基本二进制加法电路226</p><p>4.6.2 MSI二进制加法器模块228</p><p>4.6.3 高速加法单元231</p><p>4.6.4 二进制减法电路234</p><p>4.6.5 算术溢出检测236</p><p>4.7 比较器237</p><p>4.8 设计实例：计算机的算术逻辑单元241</p><p>4.9 模块化系统的计算机辅助设计247</p><p>4.9.1 设计库248</p><p>4.9.2 绘制层次化原理图248</p><p>4.10 层次化系统的仿真251</p><p>4.11 本章小结252</p><p>参考文献252</p><p>习题253</p><p>第5章 可编程逻辑器件与组合逻辑电路设计259</p><p>5.1 半定制逻辑器件259</p><p>5.2 逻辑阵列电路260</p><p>5.2.1 二极管数字逻辑电路260</p><p>5.2.2 “与”逻辑阵列和“或”逻辑阵列261</p><p>5.2.3 两级与-或阵列263</p><p>5.2.4 现场可编程“与”阵列和“或”阵列266</p><p>5.2.5 输出极性控制268</p><p>5.2.6 双向管脚控制以及信号反馈输入269</p><p>5.2.7 商用可编程逻辑芯片272</p><p>5.3 现场可编程逻辑阵列273</p><p>5.3.1 FPLA的电路结构273</p><p>5.3.2 利用FPLA实现逻辑函数273</p><p>5.4 通用只读存储器278</p><p>5.4.1 PROM电路结构278</p><p>5.4.2 用PROM器件实现逻辑函数278</p><p>5.4.3 查找表281</p><p>5.4.4 通用只读存储器的应用282</p><p>5.4.5 只读存储器技术282</p><p>5.5 可编程逻辑阵列284</p><p>5.5.1 PAL电路结构284</p><p>5.5.2 用PAL实现逻辑函数功能285</p><p>5.5.3 PAL的输出和反馈选项286</p><p>5.6 PLD设计的CAD辅助设计工具290</p><p>5.6.1 用PDL语言设计PLD291</p><p>5.6.2 PDL描述文件的处理295</p><p>5.7 本章小结296</p><p>参考文献296</p><p>习题297</p><p>第6章 时序电路器件入门298</p><p>6.1 时序电路的模型298</p><p>6.1.1 方框图表示298</p><p>6.1.2 状态表和状态图299</p><p>6.2 存储单元301</p><p>6.3 锁存器302</p><p>6.3.1 置位／复位型锁存器302</p><p>6.3.2 门控SR锁存器307</p><p>6.3.3 延迟锁存器308</p><p>6.4 触发器313</p><p>6.4.1 主从SR触发器314</p><p>6.4.2 主从式D触发器315</p><p>6.4.3 主从式JK触发器316</p><p>6.4.4 边沿触发式D触发器318</p><p>6.4.5 边沿触发的JK触发器320</p><p>6.4.6 T触发器321</p><p>6.4.7 锁存器和触发器的小结323</p><p>6.5 其他的存储器件324</p><p>6.6 定时电路324</p><p>6.6.1 单脉冲电路324</p><p>6.6.2 555定时器324</p><p>6.7 时序电路的原型设计326</p><p>6.8 本章小结329</p><p>参考文献329</p><p>习题329</p><p>第7章 时序逻辑器件335</p><p>7.1 移位寄存器335</p><p>7.1.1 通用移位寄存器336</p><p>7.1.2 标准TTL移位寄存器器件337</p><p>7.2 电路设计实例346</p><p>7.2.1 串行加法单元346</p><p>7.2.2 串行累加器347</p><p>7.2.3 并行累加器348</p><p>7.3 计数器348</p><p>7.3.1 同步二进制计数器348</p><p>7.3.2 异步二进制计数器352</p><p>7.3.3 减计数器355</p><p>7.3.4 加／减计数器355</p><p>7.4 模N计数器358</p><p>7.4.1 同步BCD计数器358</p><p>7.4.2 异步BCD计数器360</p><p>7.4.3 模6和模12计数器363</p><p>7.4.4 异步复位型模N计数器366</p><p>7.4.5 同步复位型模N计数器366</p><p>7.5 采用移位寄存器设计的计数器367</p><p>7.5.1 环形计数器368</p><p>7.5.2 扭环计数器371</p><p>7.6 多序列计数器376</p><p>7.7 数字小数比例乘法器376</p><p>7.7.1 TTL比例乘法器378</p><p>7.7.2 级联的数字比例乘法器381</p><p>7.8 本章小结382</p><p>参考文献382</p><p>习题383</p><p>第8章 同步时序电路的分析和设计386</p><p>8.1 同步时序电路模型386</p><p>8.1.1 Mealy型时序电路387</p><p>8.1.2 Moore型时序电路388</p><p>8.2 时序电路的分析389</p><p>8.2.1 时序电路状态图的分析390</p><p>8.2.2 时序逻辑电路图的分析390</p><p>8.2.3 小结398</p><p>8.3 同步时序电路的综合399</p><p>8.3.1 电路综合的过程400</p><p>8.3.2 触发器的输入表401</p><p>8.3.3 JK触发器的方程推导法403</p><p>8.3.4 设计实例404</p><p>8.3.5 算法状态机图420</p><p>8.3.6 独热有限状态机的设计步骤424</p><p>8.4 具有不定态的电路427</p><p>8.4.1 状态赋值和电路实现428</p><p>8.5 时序电路的计算机辅助设计429</p><p>8.5.1 设计输入和综合430</p><p>8.5.2 设计分析和验证434</p><p>8.6 本章小结436</p><p>参考文献437</p><p>习题437</p><p>第9章 时序电路的简化444</p><p>9.1 冗余状态444</p><p>9.1.1 等价状态444</p><p>9.1.2 等价和相容445</p><p>9.2 状态化简（状态完全确定的时序电路）446</p><p>9.2.1 状态观察446</p><p>9.2.2 状态分组447</p><p>9.2.3 状态蕴含表449</p><p>9.3 状态不定时序电路的状态化简452</p><p>9.3.1 状态的相容性453</p><p>9.3.2 化简过程456</p><p>9.4 最佳状态赋值方法462</p><p>9.4.1 特殊状态赋值463</p><p>9.4.2 状态赋值的原则465</p><p>9.4.3 分组法472</p><p>9.4.4 最优状态赋值475</p><p>9.5 本章小结475</p><p>参考文献476</p><p>习题476</p><p>第10章 异步时序电路设计480</p><p>10.1 异步时序电路的分类480</p><p>10.2 脉冲模式异步时序电路分析481</p><p>10.3 脉冲模式异步时序电路的设计486</p><p>10.3.1 脉冲模式异步时序电路设计过程486</p><p>10.4 基本模式异步时序电路分析492</p><p>10.4.1 分析方法概述494</p><p>10.4.2 表格表示法495</p><p>10.4.3 分析过程496</p><p>10.5 基本模式异步时序电路设计498</p><p>10.5.1 综合过程498</p><p>10.6 竞争、死锁和冒险506</p><p>10.6.1 竞争与死锁507</p><p>10.6.2 竞争的避免510</p><p>10.6.3 无“临界”竞争的状态赋值512</p><p>10.6.4 “冒险”516</p><p>10.6.5 电路分析518</p><p>10.7 本章小结518</p><p>参考文献518</p><p>习题518</p><p>第11章 时序电路可编程逻辑器件528</p><p>11.1 输出锁存的可编程控制器件528</p><p>11.1.1 现场可编程逻辑序列发生器532</p><p>11.1.2 带输出锁存的PAL536</p><p>11.1.3 带可编程逻辑宏单元的PLD537</p><p>11.2 可编程门阵列544</p><p>11.2.1 逻辑单元阵列544</p><p>11.2.2 ACT FPGA器件549</p><p>11.3 时序电路设计与PLD器件的选择551</p><p>11.4 PLD设计实例552</p><p>11.5 时序PLD的计算机辅助设计557</p><p>11.5.1 用PDL设计时序电路559</p><p>11.5.2 对PDL描述文件的处理563</p><p>11.6 本章小结565</p><p>参考文献565</p><p>习题565</p><p>第12章 逻辑电路的测试及可测试性设计570</p><p>12.1 数字逻辑电路测试570</p><p>12.2 故障模型571</p><p>12.3 组合逻辑电路测试572</p><p>12.3.1 测试向量产生573</p><p>12.3.2 不可测故障579</p><p>12.3.3 多输出电路580</p><p>12.3.4 故障检测向量集581</p><p>12.3.5 故障定位和诊断584</p><p>12.3.6 随机测试585</p><p>12.4 时序逻辑电路测试586</p><p>12.5 可测性设计589</p><p>12.5.1 扫描路径设计589</p><p>12.6 内置自测电路593</p><p>12.6.1 伪随机测试向量生成593</p><p>12.6.2 特征分析595</p><p>12.6.3 内置逻辑块观测单元598</p><p>12.7 板级和系统级边界扫描600</p><p>12.8 本章小结603</p><p>参考文献603</p><p>习题604</p><p>第13章 系统设计实例609</p><p>13.1 自动老虎游戏机609</p><p>13.1.1 问题提出609</p><p>13.1.2 系统需求和解决方案610</p><p>13.1.3 逻辑设计611</p><p>13.2 汽车密码锁619</p><p>13.2.1 问题的提出619</p><p>13.2.2 系统需求619</p><p>13.2.3 逻辑设计621</p><p>13.3 单车道交通控制器626</p><p>13.3.1 系统需求627</p><p>13.3.2 逻辑设计629</p><p>13.4 超市收款机634</p><p>13.4.1 系统需求635</p><p>13.4.2 逻辑设计635</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/270783.html">270783.html</a></li><li><a href="/book/753079.html">753079.html</a></li><li><a href="/book/397523.html">397523.html</a></li><li><a href="/book/186287.html">186287.html</a></li><li><a href="/book/2185318.html">2185318.html</a></li><li><a href="/book/3434923.html">3434923.html</a></li><li><a href="/book/2636791.html">2636791.html</a></li><li><a href="/book/3091752.html">3091752.html</a></li><li><a href="/book/1984797.html">1984797.html</a></li><li><a href="/book/3792998.html">3792998.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>