{"patent_id": "10-2024-0135096", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0053717", "출원번호": "10-2024-0135096", "발명의 명칭": "반도체 소자, 반도체 소자를 포함한 어레이 구조물 및 반도체 소자 제조 방법", "출원인": "삼성전자주식회사", "발명자": "설민수"}}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "기판에 대해 수직한 방향으로 구비된 유전체 벽;상기 유전체 벽의 일 측면에 구비된 제1 금속 산화물 전계 효과 트랜지스터(MOS FET);상기 기판에 대해 수직한 방향으로 상기 제1 MOS FET 위에 구비된 제2 MOS FET; 및상기 유전체 벽의 타 측면에 상기 제1 MOS FET과 나란하게 구비된 제3 MOS FET;을 포함하고,상기 제1 MOS FET, 상기 제2 MOS FET, 상기 제3 MOS FET이 상기 유전체 벽에 직접적으로 접촉하도록 구비된, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서,상기 제1 MOS FET은 n형 또는 p형 MOS FET이고, 상기 제2 MOS FET은 제1 MOS FET과 다른 타입의 MOS FET인, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1 항에 있어서,상기 제1 MOS FET과 제2 MOS FET은 게이트 전극을 공유하도록 구성된, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 항에 있어서,상기 제1 MOS FET, 제2 MOS FET, 제3 MOS FET은 각각 적어도 하나의 채널 시트와, 상기 적어도 하나의 채널 시트에 구비된 게이트 절연막, 상기 게이트 절연막에 구비된 게이트 전극을 포함하고, 상기 적어도 하나의 채널시트의 일 측면이 상기 유전체 벽에 직접적으로 접촉하도록 구비된, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4 항에 있어서,상기 적어도 하나의 채널 시트는 2차원 반도체 물질을 포함하는, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5 항에 있어서,상기 2차원 반도체 물질은 그래핀, 흑린(black phosphorus), 포스포린(phosphorene), 또는 전이금속 디칼코게나이드(transition metaldichalcogenide)을 포함하는, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1 항에 있어서,상기 제3 MOS FET 위에 상기 기판에 대해 수직한 방향으로 구비된 제4 MOS FET을 더 포함한, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1 항에 있어서,공개특허 10-2025-0053717-3-상기 제1 MOS FET와 제2 MOS FET 사이에 아이솔레이터가 더 구비된, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1 항에 있어서,상가 유전체 벽은 금속 산화물, 금속 질화물, 금속 산화 질화물, 또는 보론 질화물을 포함하는, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9 항에 있어서,상가 유전체 벽은 질화규소(SiNx), 산질화규소(SiOxNy), a-BN, 또는 BCN을 포함하는, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "복수 개의 반도체 소자가 높이 방향으로 배열된 적어도 하나의 열을 포함하는 어레이 구조물에 있어서,상기 복수 개의 반도체 소자 각각은, 기판에 대해 수직한 방향으로 구비된 유전체 벽;상기 유전체 벽의 일 측면에 구비된 제1 금속 산화물 전계 효과 트랜지스터(MOS FET);상기 기판에 대해 수직한 방향으로 상기 제1 MOS FET 위에 구비된 제2 MOS FET; 및상기 유전체 벽의 타 측면에 상기 제1 MOS FET과 나란하게 구비된 제3 MOS FET;을 포함하고,상기 제1 MOS FET, 상기 제2 MOS FET, 상기 제3 MOS FET이 상기 유전체 벽에 직접적으로 접촉하도록 구비되고, 상기 유전체 벽이 상기 적어도 하나의 열을 따라 공통으로 그리고 연속적으로 연장된, 반도체 소자 어레이 구조물."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11항에 있어서,상기 복수 개의 반도체 소자들이 제1 방향으로 일렬로 배열된 제1 열, 상기 복수 개의 반도체 소자들이 상기 제1 방향과 나란하게 배열되되 같은 높이에 배열된 제2 열을 포함하는, 반도체 소자 어레이 구조물."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12항에 있어서,상기 제1 열과 제2 열 사이에 다른 유전체 벽이 더 구비되고, 상기 제1 열과 제 2열이 상기 다른 유전체 벽에접촉하도록 구비된, 반도체 소자 어레이 구조물."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 11항에 있어서,상기 복수 개의 반도체 소자들이 제1 방향으로 일렬로 배열된 제1 열과, 상기 복수 개의 반도체 소자들이 상기제1 방향과 나란하게 배열되되 다른 높이에 엇갈리게 배열된 제2 열을 포함하는, 반도체 소자 어레이 구조물."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제11 항에 있어서,상기 제1 MOS FET, 제2 MOS FET, 제3 MOS FET은 각각 복수 개의 채널 시트와, 상기 복수 개의 채널 시트에 구비된 게이트 절연막, 상기 게이트 절연막에 구비된 게이트 전극을 포함하고, 상기 복수 개의 채널 시트의 일 측면이 상기 유전체 벽에 직접적으로 접촉하도록 구비된, 반도체 소자 어레이 구조물."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15 항에 있어서,공개특허 10-2025-0053717-4-상기 복수 개의 채널 시트는 2차원 반도체 물질을 포함하는, 반도체 소자 어레이 구조물."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "기판에 제1 희생층과 제1 채널 시트를 교대로 적층하는 단계;상기 제1 희생층 위에 제2 희생층과 제2 채널 시트를 교대로 적층하는 단계;상기 제1 채널 시트에 연결되도록 제1 소스 전극과 제1 드레인 전극을 형성하는 단계;제2 채널 시트에 연결되도록 제2 소스 전극과 제2 드레인 전극을 형성하는 단계;상기 희생층을 제거하는 단계;상기 제1 채널 시트와 제2 채널 시트에 각각 게이트 절연막을 증착하는 단계;상기 게이트 절연막 둘레에 제1 게이트 전극과 제2 게이트 전극을 증착하는 단계;상기 제2 게이트 전극의 상부 면으로부터 기판에 이르기까지 에칭하여 트랜치를 형성하는 단계; 및상기 트랜치에 유전체를 증착하여 유전체 벽을 형성하는 단계;를 포함하는, 반도체 소자 제조 방법."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17 항에 있어서,상기 제1 채널 시트는 n형 또는 p형 채널이고, 상기 제2 채널 시트는 제1 채널 시트와 다른 타입의 채널인, 반도체 소자 제조 방법."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제17 항에 있어서,상기 제1 채널 시트와 제2 채널 시트는 2차원 반도체 물질을 포함하는, 반도체 소자 제조 방법."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제17 항에 있어서,상가 유전체 벽은 금속 산화물, 금속 질화물, 금속 산화 질화물, 또는 보론 질화물을 포함하는, 반도체 소자 제조 방법."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제5 항에 있어서,상기 적어도 하나의 채널 시트의 일 측에 소스 전극이, 타 측에 드레인 전극이 구비된, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제21 항에 있어서,상기 소스 전극과 드레인 전극은 마그네슘(Mg), 알루미늄(Al), 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr),망간(Mn), 니켈(Ni), 구리(Cu), 아연(Zn), 갈륨(Ga), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 납(Pd), 은(Ag), 카드뮴(Cd), 인듐(In), 주석(Sn), 란탄(La), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 이리듐(Ir), 백금(Pt), 금(Au), 팔라듐(Pd), 루테늄(Ru), 안티모니(Sb) 또는 비스무스(Bi), 이들의 임의의 조합을 포함한, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제1 항에 있어서,상기 제1 MOS FET은 적어도 하나의 n형 채널 시트와, 상기 적어도 하나의 n형 채널 시트에 연결된 소스 전극과드레인 전극을 포함하고, 공개특허 10-2025-0053717-5-상기 적어도 하나의 n형 채널 시트는 n형 MoS2 채널 시트를 포함하고, 상기 소스 전극과 드레인 전극은 Au, Ni,TiN, Sb, Bi, Ag, Sn, 및 Ti 중 적어도 하나를 포함하고,상기 제2 MOS FET은 적어도 하나의 p형 채널 시트와, 상기 적어도 하나의 p형 채널 시트에 연결된 소스 전극과드레인 전극을 포함하고,상기 적어도 하나의 p형 채널 시트는 p형 WSe2 채널 시트를 포함하고, 상기 소스 전극과 드레인 전극은 Pd, Pt,TiN, 및 Ru 중 적어도 하나를 포함하는, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제1 항에 있어서,상기 제1 MOS FET과 제2 MOS FET이 인버터 회로를 구성하고,상기 인버터 회로가 상기 유전체 벽을 기준으로 같은 방향에 구비된, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제1 항에 있어서,상기 제1 MOS FET은 적어도 하나의 제1 채널 시트와, 상기 적어도 하나의 제1채널 시트에 연결된 제1 소스 전극과 제1 드레인 전극과, 상기 제1 채널 시트에 구비된 제1 게이트 전극을 포함하고,상기 제2 MOS FET은 적어도 하나의 제2 채널 시트와, 상기 적어도 하나의 제2채널 시트에 연결된 제2 소스 전극과 제2 드레인 전극과, 상기 제2 채널 시트에 구비된 제2 게이트 전극을 포함하고,상기 제1 소스 전극은 상기 기판의 하부 레벨로부터 연장된 제1 컨택에 연결되고, 상기 제2 소스 전극은 상기제2 MOS FET의 상부 레벨로부터 연장된 제2 컨택에 연결되며,상기 제1 MOS FET의 제1 드레인 전극은 기판의 하부 레벨로부터 연장된 제3 컨택에 연결되고, 상기 제1 컨택, 제2 컨택, 제3 컨택은 전력 입력 라인에 연결된, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제25 항에 있어서,상기 제2 게이트 전극에 입력 컨택이 연결되고, 제2 드레인 전극에 출력 컨택이 연결된, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제1 항에 있어서,상기 제1 MOS FET은 적어도 하나의 제1 채널 시트와, 상기 적어도 하나의 제1채널 시트에 연결된 제1 소스 전극과 제1 드레인 전극과, 상기 제1 채널 시트에 구비된 제1 게이트 전극을 포함하고,상기 제2 MOS FET은 적어도 하나의 제2 채널 시트와, 상기 적어도 하나의 제2채널 시트에 연결된 제2 소스 전극과 제2 드레인 전극과, 상기 제2 채널 시트에 구비된 제2 게이트 전극을 포함하고,제1 소스 전극이 유전체 벽에 상대적으로 가깝게 위치하고 제2 소스 전극이 유전체 벽에 상대적으로 멀게 위치하고,제1 컨택이 제2 소스 전극의 상부 레벨에서부터 유전체 벽과 제2 소스 전극 사이의 공간을 지나 제1 소스 전극에 연결되고,제2 컨택이 제2 소스 전극의 상부 레벨에서부터 제2 소스 전극에 연결된, 반도체 소자."}
{"patent_id": "10-2024-0135096", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "개시된 반도체 소자는, 기판에 대해 수직한 방향으로 구비된 유전체 벽, 상기 유전체 벽의 일 측면에 구비된 제1 금속 산화물 전계 효과 트랜지스터(MOS FET), 상기 기판에 대해 수직한 방향으로 상기 제1 MOS FET 위에 구비된 제2 MOS FET, 및 상기 유전체 벽의 타 측면에 상기 제1 MOS FET과 나란하게 구비된 제3 MOS FET을 포함한다."}
{"patent_id": "10-2024-0135096", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "예시적인 실시 예는 반도체 소자, 반도체 소자를 포함한 어레이 구조물 및 반도체 소자 제조 방법에 관한 것이다."}
{"patent_id": "10-2024-0135096", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "트랜지스터는 전기적인 스위칭 역할을 하는 반도체 소자로서 메모리, 구동 IC(Integrated Circuit), 로직 소자 등을 포함하는 다양한 집적 회로 소자에 채용되고 있다. 집적 회로 소자의 집적도를 높이기 위해, 이에 구비되 는 트랜지스터가 차지하는 공간이 급격히 축소되고 있어 트랜지스터의 크기를 줄이면서도 성능을 유지하기 위한 연구가 진행되고 있다. 트랜지스터에서 중요한 부분 중 하나가 게이트 전극이다. 게이트 전극에 전압을 가하면 게이트와 인접하고 있는 채널이 전류의 길을 열고 반대의 경우 전류를 차단한다. 반도체의 성능은 게이트 전극과 채널에서 누설 전류를 얼마나 줄이고 효율적으로 관리하느냐에 달려 있다. 트랜지스터에서 전류를 컨트롤하는 게이트 전극과 채널이 닿는 면적이 클수록 전력 효율성이 높아진다. 반도체 공정이 미세화 될수록 트랜지스터 크기가 줄고, 게이트 전극과 채널이 맞닿는 면적이 작아져 쇼트 채널 효과(short channel effect)에 의한 문제들이 야기된다. 예를 들어, 문턱 전압 변화(threshold voltage variation), 캐리어 속도 포화(carrier velocity saturation), 서브 문턱 특성 열화(deterioration of the subthreshold characteristics)와 같은 현상들이 있다. 이에 따라 쇼트 채널 효과를 극복하고 채널 길이를 효과 적으로 줄이는 방안이 모색되고 있다."}
{"patent_id": "10-2024-0135096", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "예시적인 실시 예는 영역 스케일링을 감소시킬 수 있는 반도체 소자를 제공한다. 예시적인 실시 예는 영역 스케일링을 감소시킬 수 있는 반도체 소자 어레이 구조물을 제공한다. 예시적인 실시 예는 영역 스케일링을 감소시킬 수 있는 반도체 소자 제조 방법을 제공한다."}
{"patent_id": "10-2024-0135096", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "예시적인 실시 예에 따른 반도체 소자는, 기판에 대해 수직한 방향으로 구비된 유전체 벽; 상기 유전체 벽의 일 측면에 구비된 제1 금속 산화물 전계 효과 트랜지스터(MOS FET); 상기 기판에 대해 수직한 방향으로 상기 제1 MOS FET 위에 구비된 제2 MOS FET; 및 상기 유전체 벽의 타 측면에 상기 제1 MOS FET과 나란하게 구비된 제3 MOS FET;을 포함하고, 상기 제1 MOS FET, 상기 제2 MOS FET, 상기 제3 MOS FET이 상기 유전체 벽에 직접적으로 접촉하도록 구비된다. 상기 제1 MOS FET은 n형 또는 p형 MOS FET이고, 상기 제2 MOS FET은 제1 MOS FET과 다른 타입의 MOS FET일 수 있다. 상기 제1 MOS FET과 제2 MOS FET은 게이트 전극을 공유하도록 구성될 수 있다. 상기 반도체 소자는, 상기 제1 MOS FET, 제2 MOS FET, 제3 MOS FET은 각각 적어도 하나의 채널 시트와, 상기 적 어도 하나의 채널 시트에 구비된 게이트 절연막, 상기 게이트 절연막에 구비된 게이트 전극을 포함하고, 상기 적어도 하나의 채널 시트의 일 측면이 상기 유전체 벽에 직접적으로 접촉하도록 구비될 수 있다. 상기 적어도 하나의 채널 시트는 2차원 반도체 물질을 포함할 수 있다. 상기 2차원 반도체 물질은 그래핀, 흑린(black phosphorus), 포스포린(phosphorene), 또는 전이금속 디칼코게나 이드(transition metal dichalcogenide)을 포함할 수 있다. 상기 제3 MOS FET 위에 상기 기판에 대해 수직한 방향으로 구비된 제4 MOS FET을 더 포함할 수 있다. 상기 제1 MOS FET와 제2 MOS FET 사이에 아이솔레이터가 더 구비될 수 있다. 상가 유전체 벽은 금속 산화물, 금속 질화물, 금속 산화 질화물, 또는 보론 질화물을 포함할 수 있다. 상가 유전체 벽은 질화규소(SiNx), 산질화규소(SiOxNy), a-BN, 또는 BCN을 포함할 수 있다. 예시적인 실시 예에 따르면, 복수 개의 반도체 소자가 높이 방향으로 배열된 적어도 하나의 열을 포함하는 어레 이 구조물에 있어서, 상기 복수 개의 반도체 소자 각각은, 기판에 대해 수직한 방향으로 구비된 유전체 벽; 상 기 유전체 벽의 일 측면에 구비된 제1 금속 산화물 전계 효과 트랜지스터(MOS FET); 상기 기판에 대해 수직한 방향으로 상기 제1 MOS FET 위에 구비된 제2 MOS FET; 및 상기 유전체 벽의 타 측면에 상기 제1 MOS FET과 나란 하게 구비된 제3 MOS FET;을 포함하고, 상기 제1 MOS FET, 상기 제2 MOS FET, 상기 제3 MOS FET이 상기 유전체 벽에 직접적으로 접촉하도록 구비되고, 상기 유전체 벽이 상기 적어도 하나의 열을 따라 공통으로 그리고 연속 적으로 연장된다. 상기 반도체 소자 어레이 구조물은, 상기 복수 개의 반도체 소자들이 제1 방향으로 일렬로 배열된 제1 열, 상기 복수 개의 반도체 소자들이 상기 제1 방향과 나란하게 배열되되 같은 높이에 배열된 제2 열을 포함할 수 있다. 상기 제1 열과 제2 열 사이에 다른 유전체 벽이 더 구비되고, 상기 제1 열과 제 2열이 상기 다른 유전체 벽에 접촉하도록 구비될 수 있다. 상기 반도체 소자 어레이 구조물은, 상기 복수 개의 반도체 소자들이 제1 방향으로 일렬로 배열된 제1 열과, 상 기 복수 개의 반도체 소자들이 상기 제1 방향과 나란하게 배열되되 다른 높이에 엇갈리게 배열된 제2 열을 포함 할 수 있다. 상기 적어도 하나의 채널 시트의 일 측에 소스 전극이, 타 측에 드레인 전극이 구비될 수 있다. 상기 소스 전극과 드레인 전극은 마그네슘(Mg), 알루미늄(Al), 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 니켈(Ni), 구리(Cu), 아연(Zn), 갈륨(Ga), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 납(Pd), 은 (Ag), 카드뮴(Cd), 인듐(In), 주석(Sn), 란탄(La), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 이리듐(Ir), 백금 (Pt), 금(Au), 팔라듐(Pd), 루테늄(Ru), 안티모니(Sb) 또는 비스무스(Bi), 이들의 임의의 조합을 포함할 수 있 다. 상기 제1 MOS FET은 적어도 하나의 n형 채널 시트와, 상기 적어도 하나의 n형 채널 시트에 연결된 소스 전극과 드레인 전극을 포함하고, 상기 적어도 하나의 n형 채널 시트는 n형 MoS2 채널 시트를 포함하고, 상기 소스 전극 과 드레인 전극은 Au, Ni, TiN, Sb, Bi, Ag, Sn, 및 Ti 중 적어도 하나를 포함하고, 상기 제2 MOS FET은 적어 도 하나의 p형 채널 시트와, 상기 적어도 하나의 p형 채널 시트에 연결된 소스 전극과 드레인 전극을 포함하고, 상기 적어도 하나의 p형 채널 시트는 p형 WSe2 채널 시트를 포함하고, 상기 소스 전극과 드레인 전극은 Pd, Pt, TiN, 및 Ru 중 적어도 하나를 포함할 수 있다. 상기 제1 MOS FET과 제2 MOS FET이 인버터 회로를 구성하고, 상기 인버터 회로가 상기 유전체 벽을 기준으로 같 은 방향에 구비될 수 있다. 상기 제1 MOS FET은 적어도 하나의 제1 채널 시트와, 상기 적어도 하나의 제1채널 시트에 연결된 제1 소스 전극 과 제1 드레인 전극과, 상기 제1 채널 시트에 구비된 제1 게이트 전극을 포함하고, 상기 제2 MOS FET은 적어도 하나의 제2 채널 시트와, 상기 적어도 하나의 제2채널 시트에 연결된 제2 소스 전극과 제2 드레인 전극과, 상기 제2 채널 시트에 구비된 제2 게이트 전극을 포함하고, 상기 제1 소스 전극은 상기 기판의 하부 레벨로부터 연장 된 제1 컨택에 연결되고, 상기 제2 소스 전극은 상기 제2 MOS FET의 상부 레벨로부터 연장된 제2 컨택에 연결되 며, 상기 제1 MOS FET의 제1 드레인 전극은 기판의 하부 레벨로부터 연장된 제3 컨택에 연결되고, 상기 제1 컨 택, 제2 컨택, 제3 컨택은 전력 입력 라인에 연결될 수 있다. 상기 제2 게이트 전극에 입력 컨택이 연결되고, 제2 드레인 전극에 출력 컨택이 연결될 수 있다. 상기 제1 MOS FET은 적어도 하나의 제1 채널 시트와, 상기 적어도 하나의 제1채널 시트에 연결된 제1 소스 전극 과 제1 드레인 전극과, 상기 제1 채널 시트에 구비된 제1 게이트 전극을 포함하고, 상기 제2 MOS FET은 적어도 하나의 제2 채널 시트와, 상기 적어도 하나의 제2채널 시트에 연결된 제2 소스 전극과 제2 드레인 전극과, 상기 제2 채널 시트에 구비된 제2 게이트 전극을 포함하고, 제1 소스 전극이 유전체 벽에 상대적으로 가깝게 위치하 고 제2 소스 전극이 유전체 벽에 상대적으로 멀게 위치하고, 제1 컨택이 제2 소스 전극의 상부 레벨에서부터 유 전체 벽과 제2 소스 전극 사이의 공간을 지나 제1 소스 전극에 연결되고, 제2 컨택이 제2 소스 전극의 상부 레 벨에서부터 제2 소스 전극에 연결될 수 있다. 예시적인 실시 예에 따른 반도체 소자 제조 방법은, 기판에 제1 희생층과 제1 채널 시트를 교대로 적층하는 단 계; 상기 제1 희생층 위에 제2 희생층과 제2 채널 시트를 교대로 적층하는 단계; 상기 제1 채널 시트에 연결되 도록 제1 소스 전극과 제1 드레인 전극을 형성하는 단계; 제2 채널 시트에 연결되도록 제2 소스 전극과 제2 드 레인 전극을 형성하는 단계; 상기 희생층을 제거하는 단계; 상기 제1 채널 시트와 제2 채널 시트에 각각 게이트절연막을 증착하는 단계; 상기 게이트 절연막 둘레에 제1 게이트 전극과 제2 게이트 전극을 증착하는 단계; 상 기 제2 게이트 전극의 상부 면으로부터 기판에 이르기까지 에칭하여 트랜치를 형성하는 단계; 및 상기 트랜치에 유전체를 증착하여 유전체 벽을 형성하는 단계;를 포함한다. 상기 제1 채널 시트는 n형 또는 p형 채널이고, 상기 제2 채널 시트는 제1 채널 시트와 다른 타입의 채널일 수 있다."}
{"patent_id": "10-2024-0135096", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "예시적인 실시 예에 따른 반도체 소자는 복수 개의 전계 효과 트랜지스터를 유전체 벽에 접촉하도록 배치하여 전계 효과 트랜지스터의 배열 간격을 감소시킬 수 있다. 그러므로, 감소된 영역 스케일링을 확보할 수 있는 반 도체 소자를 제공할 수 있다. 예시적인 실시 예에 따른 반도체 소자 어레이 구조물은 감소된 영역 스케일링을 확보하여 전체 구조물의 사이즈 를 줄일 수 있다. 예시적인 실시 예는 감소된 영역 스케일링을 확보할 수 있는 반도체 소자 제조 방법을 제공할 수 있다. 예시적인 실시 예에 따른 반도체 소자는 2D 물질을 포함하는 채널을 포함하여 전자 이동도를 증가시키고, 게이 트 전극이 채널의 넓은 면을 둘러싸는 구조를 가지므로 게이트 제어력(gate controllability)를 증가시킬 수 있 다."}
{"patent_id": "10-2024-0135096", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 다양한 실시예에 따른 반도체 소자, 반도체 소자를 포함한 어레이 구조물, 및 반 도체 소자 제조 방법에 대해 상세히 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하 며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들 은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성 요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 도면에서 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다. 또한, 소정의 물질층이 기판이나 다른 층 상에 존재한다고 설명될 때, 그 물질 층은 기판이나 다른 층에 직접 접하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 존재할 수도 있다. 그리 고, 아래의 실시예에서 각 층을 이루는 물질은 예시적인 것이므로, 이외에 다른 물질이 사용될 수도 있다. 또한, 명세서에 기재된 “...부”, “모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미 하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 본 실시예에서 설명하는 특정 실행들은 예시들로서, 어떠한 방법으로도 기술적 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능 적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거 나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다. “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 방법을 구성하는 단계들은 설명된 순서대로 행하여야 한다는 명백한 언급이 없다면, 적당한 순서로 행해질 수 있다. 또한, 모든 예시적인 용어(예를 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으 로서 청구항에 의해 한정되지 않는 이상 이러한 용어로 인해 권리 범위가 한정되는 것은 아니다. 도 1은 예시적인 실시예에 따른 반도체 소자의 개략적인 구조를 보이는 사시도이고, 도 2는 소스 전극과 드레인 전극을 제외한 상태의 반도체 소자의 사시도이다. 도 3은 도 1의 A-A' 선 단면도이고, 도 4는 도 1의 B-B'선 단 면도이다. 반도체 소자는 기판에 대해 수직한 방향(Z 방향)으로 구비된 유전체 벽과, 유전체 벽의 일 측면에 접촉되게 기판에 구비된 제1 금속 산화물 반도체 전계효과트랜지스터((Metal oxide semiconductor Field Effect Transistor, 이하 MOS FET이라고 함)와, 기판에 대해 수직한 방향(Z 방향)으로 제1 MOS FET 위에 구비된 제2 MOS FET과, 유전체 벽의 다른 측면에 접촉되게 기판에 구비된 제3 MOS FET과, 제3 MOS FET 위에 구비된 제4 MOS FET을 포함할 수 있다. 제2 MOS FET과 제4 MOS FET도 유전체 벽에 직접적으로 접촉되게 배치될 수 있다. 기판은 절연성 기판일 수 있고, 또는, 표면에 절연층이 형성된 반도체 기판일 수 있다. 기판은 예를 들어, 실리콘(Si), 예컨대 단결정 실리콘, 다결정 실리콘, 또는 비결정질 실리콘을 포함할 수 있다. 기판 은 저마늄(Ge) 등의 Ⅳ족 반도체, 실리콘저마늄(SiGe)이나 실리콘카바이드(SiC) 등의 Ⅳ-Ⅳ족 화합물 반도 체, 또는 갈륨아세나이드(GaAs), 인듐아세나이드(InAs), 인듐포스파이드(InP) 등의 Ⅲ-V족 화합물 반도체를 포 함할 수 있다. 기판은 실리콘 벌크(Si bulk) 기판을 기반으로 할 수도 있고, 또는 SOI(Silicon On Insulator) 기판을 기반으로 할 수 있다. 기판은 벌크나 SOI 기판에 한하지 않고, 에피택셜(Epitaxial) 웨 이퍼, 폴리시드(polished) 웨이퍼, 열처리된(Annealed) 웨이퍼 등을 기반으로 한 기판일 수도 있다. 기판은 도전 영역, 예컨대, 불순물이 도핑된 웰(well), 또는 불순물이 도핑된 다양한 구조물들을 포함할 수 있다. 또한, 기판은 도핑되는 불순물 이온의 종류에 따라 p형 기판 또는 n형 기판을 구성할 수 있다. 유전체 벽은 금속 산화물(metal oxide), 금속 질화물(metal nitride), 금속 산화 질화물(metal oxynitride), 및 보론 질화물(boron nitride) 중 적어도 하나를 포함할 수 있다. 유전체 벽은 예를 들어, 질화규소(SiNx), 산질화규소(SiOxNy), a-BN(Amorphous Boron nitride), 또는 BCN(Boron carbon nitride)을 포함 할 수 있다. 하지만, 유전체 벽이 여기에 한정되는 것은 아니고 다양한 유전 물질을 포함할 수 있다. 예를 들어, 유전체 벽은 SiO2 또는 탄소 도핑된 실리콘 산화물을 포함할 수 있다. 유전체 벽은 매우 얇은 판 형태를 가질 수 있다. 유전체 벽은 제1 면(115a)과, 제1 면(115a)과 마주보는 제2 면(115b)을 포함할 수 있다. 제1 면(115a)에 제1 MOS FET과 제2 MOS FET이 접촉하도록 배치되고, 제2 면(115b)에 제3MOS FET과 제4 MOS FET이 접촉하도록 배치될 수 있다. 유전체 벽은 2-50nm 범위의 두께(d)를 가질 수 있다. 또는, 유전체 벽은 3-20nm 범위의 두께(d)를 가질 수 있다. 제1 MOS FET과 제2 MOS FET은 제1 상보적 전계 효과 트랜지스터(CFET; Complementary Field Effect Transistor, 이하 CFET이라고 함)을 구성할 수 있다. CFET은 서로 다른 도전형 트랜지스터를 수직으로 쌓 아 올린 구조를 나타낼 수 있다. 그리고, CFET은 나노 시트형 채널을 포함할 수 있다. 제1 MOS FET은 n형 또는 p형 MOS FET이고, 제2 MOS FET은 제1 MOS FET과 다른 타입의 도전성을 가지는 MOS FET일 수 있 다. 즉, 제1 MOS FET은 n형 MOS FET이고, 제2 MOS FET은 p형 MOS FET일 수 있다. 또는, 제1 MOS FET은 p형 MOS FET이고, 제2 MOS FET은 n형 MOS FET일 수 있다. 제3 MOS FET은 유전체 벽을 사이에 두고, 제1 MOS FET과 나란하게 구비될 수 있다. 제3 MOS FET은 p형 또는 n형 MOS FET일 수 있다. 제3 MOS FET 위에 기판에 대해 수직한 방향(Z 방향)으로 제4 MOS FET이 구비될 수 있다. 제4 MOS FET은 제3 MOS FET과 다른 타입의 도전성을 가질 수 있다. 제3 MOS FET과 제4 MOS FET은 제2 CFET을 구성할 수 있다. 제1 CFET과 제2 CFET 사이의 간격은 유전체 벽의 두께(d)에 의해 한정될 수 있다. 유전체 벽의 두께(d)를 얇게 함으로써 반도체 소자의 스케일링을 축 소할 수 있다. 제1 MOS FET은 기판에 대해 수직한 방향(Z 방향)으로 나란하게 이격되어 배열된 적어도 하나의 제1 채널 시트와, 적어도 하나의 제1 채널 시트를 둘러싼 제1 게이트 절연막과, 제1 게이트 절연막 을 둘러싼 제1 게이트 전극를 포함할 수 있다. 제1 채널 시트는 2차원 반도체 물질을 포함할 수 있다. 이차원 반도체 물질은 이차원 결정 구조를 가지는 반도체 물질을 의미하며, 단층(monolayer) 또는 복층 (multilayer) 구조를 가질 수 있다. 이러한 이차원 반도체 물질을 구성하는 각각의 층은 원자 수준(atomic level)의 두께를 가질 수 있다. 반도체 소자에서는 제1 채널 시트가 2차원 반도체 물질을 포함하여 보다 짧은 채널 길이를 구현할 수 있다. 여기서, 채널 길이는 제1 소스 전극과 제1 드레인 전극 사이의 채널 길이를 나타낼 수 있다. 채널 길이는 제1 채널 시트의 두께(d1)와 관련되며, 채널 길이는 제1 채널 시트 두께에 의해 정해지 는 최소 길이로 설정될 수 있다. 제1 채널 시트의 두께가 얇을수록 채널 길이를 줄일 수 있어 전계 효과 트랜지스터의 크기를 줄일 수 있다. 제1 채널 시트의 두께(d1)는 20nm 이하일 수 있다. 또는, 제1 채널 시트의 두께는 5nm 이하일 수 있 다. 또는, 제1 채널 시트의 두께는 1nm 이하일 수 있다. 이차원 반도체 물질은 전기적 특성이 우수하며, 두께가 나노 스케일로 얇아지는 경우에도 그 특성이 크게 변하지 않고 높은 이동도(mobility)를 유지하기 때문 에 다양한 소자에 응용될 수 있는 물질이다. 이차원 반도체 물질은 예를 들면, 그래핀(graphene), 흑린(black phosphorous) 및 TMD(Transition Metal Dichalcogenide) 중 적어도 하나를 포함할 수 있다. 그래핀은 탄소 원자들이 이차원적으로 결합되어 육각형 벌 집(hexagonal honeycomb) 구조를 가지는 물질로서 실리콘(Si)에 비해 높은 전기 이동도 및 우수한 열특성을 가 지며, 화학적으로 안정하고, 표면적이 넓다는 장점을 가지고 있다. 그리고, 흑린은 검은색의 인(phosphorous) 원자들이 2차원적으로 결합되어 있는 물질이다. TMD는 예컨대, MX2 로 표현될 수 있으며, 여기서, M은 전이금속을 나타내고, X는 칼코겐 원소를 나타낸다. 예를 들면, M은 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re 등이 될 수 있고, X는 S, Se, Te 등이 될 수 있다. 따라서, 예를 들면 TMD는 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, ZrSe2, HfS2, HfSe2, NbSe2, 또는 ReSe2 등을 포함 할 수 있다. 대체적으로(alternatively), TMD는 MX2 로 표현되지 않을 수도 있다. 이 경우 예를 들면, TMD는 전 이금속인 Cu와 칼코겐 원소인 S의 화합물인 CuS을 포함할 수 있다. 한편, TMD는 비전이금속(non-transition metal)을 포함하는 칼코게나이드 물질일 수도 있다. 비전이금속은, 예컨대, Ga, In, Sn, Ge, Pb 등을 포함할 수 있다. 이 경우, TMD는 Ga, In, Sn, Ge, Pb 등의 비전이금속과 S, Se, Te와 같은 칼코겐 원소의 화합물을 포함할 수 있다. 예를 들면, TMD는 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2 등을 포함할 수 있다. 이상과 같이, TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge, Pb 중 하나의 금속 원소와 S, Se, Te 중 하나의 칼코겐 원소를 포함할 수 있다. 그러나, 이상에서 언급된 물질들은 단지 예시적인 것이고,그 밖에 다른 물질들이 TMD 물질로 사용될 수도 있다. 이차원 반도체 물질은 이동도(mobility)를 조절하기 위해 p형 도펀트(p-type dopant) 또는 n형 도펀트(n-type dopant)로 도핑될 수 있다. 여기서, p형 도펀트 및 n형 도펀트로는 예컨대, 그래핀이나 탄소나노튜브(CNT, carbon nanotube) 등에 사용되는 p형 도펀트 및 n형 도펀트가 사용될 수 있다. 상기 p형 도펀트나 n형 도펀트는 이온주입(ion implantation)이나 화학적 도핑(chemical doping) 방식으로 도핑될 수 있다. 적어도 하나의 제1 채널 시트 각각의 한쪽 측면이 유전체 벽에 접촉될 수 있다. 적어도 하나의 제1 채널 시트가 나노 두께(Z 방향)를 가지는 시트 구조를 포함하고, 제1 채널 시트의 평면이 기판 에 대해 평행하게 배치될 수 있다. 여기서, 제1 채널 시트의 두께(d1)는 가장 얇은 방향(Z 방향)의 두께를 나타낼 수 있다. 제1 채널 시트의 평면은 일 방향으로 긴 사각형 형상을 가질 수 있다. 예를 들어, 제1 채 널 시트는 제1 방향(X 방향) 길이가 제2 방향(Y 방향) 길이보다 긴 사각형 형상을 가질 수 있다. 하지만, 제1 채널 시트의 형상이 여기에 한정되는 것은 아니다. 복수 개의 제1 채널 시트가 기판에 수직 한 방향(Z 방향)으로 유전체 벽을 따라 이격되게 배치될 수 있다. 제1 채널 시트의 두께(d1)를 포함 한 측면 중 제1 방향(긴 방향, X 방향) 측면이 유전체 벽에 접촉하도록 제1 채널 시트들이 배치될 수 있다. 적어도 하나의 제1 채널 시트는 1-10층을 포함할 수 있다. 적어도 하나의 제1 채널 시트는 1-5 층을 포함할 수 있다. 제1 게이트 절연막은 제1 채널 시트의 세 개의 측면을 둘러싸도록 구비되고, 제1 게이트 절연막(12 6)의 일 측면이 유전체 벽에 접촉될 수 있다. 제1 게이트 절연막은 일 측면이 개방된 경로로 제1 채 널 시트를 둘러싸는 형상을 가질 수 있다. 제1 게이트 절연막은 제1 채널 시트와 게이트 전극 사이를 절연하며, 누설 전류를 억제할 수 있다. 제1 게이트 절연막은 저농도 도핑된(low-doped) 실 리콘, SiO2, Al2O3, HfO2, 또는 Si3N4 중 적어도 하나를 포함할 수 있다. 하지만, 제1 게이트 절연막이 여기 에 한정되는 것은 아니고 다양한 종류의 절연 물질을 포함할 수 있다. 제1 게이트 전극은 제1 채널 시트와 제1 게이트 절연막을 둘러싸도록 구비될 수 있다. 그리고, 제1 게이트 전극은 이웃하는 제1 채널 시트 사이의 공간에도 모두 채워질 수 있다. 제2 MOS FET은 제1 MOS FET 상부에 구비될 수 있다. 제2 MOS FET은 기판에 대해 수직한 방향(Z 방향)으로 나란하게 이격되어 배열된 적어도 하나의 제2 채널 시트와, 적어도 하나의 제2 채널 시 트를 둘러싼 제2 게이트 절연막과, 제2 게이트 절연막을 둘러싼 제2 게이트 전극을 포함할 수 있다. 제2 채널 시트는 2차원 반도체 물질을 포함할 수 있다. 2차원 반도체 물질에 대해서는 앞서 설명 한 바와 같다. 제2 채널 시트는 제1 채널 시트와 반대의 도전형 도펀트를 포함할 수 있다. 제2 게이 트 절연막과 제2 게이트 전극의 재료는 제1 게이트 절연막과 제1 게이트 전극의 재료에 대 해 설명한 범위 내에서, 제1 게이트 절연막과 제1 게이트 전극의 재료와 같거나 다른 재료를 포함할 수 있다. 적어도 하나의 제2 채널 시트 각각의 한쪽 측면이 유전체 벽에 접촉될 수 있다. 적어도 하나의 제2 채널 시트가 나노 두께(Z 방향)를 가지는 시트 구조를 포함하고, 제2 채널 시트의 평면이 기판 에 대해 평행하게 배치될 수 있다. 제2 채널 시트의 평면은 일 방향으로 긴 사각형 형상을 가질 수 있다. 예를 들어, 제2 채널 시트는 제1 방향(X 방향) 길이가 제2 방향(Y 방향) 길이보다 긴 사각형 형상을 가질 수 있다. 복수 개의 제2 채널 시트가 기판에 수직한 방향(Z 방향)으로 유전체 벽을 따라 이격되 게 배치될 수 있다. 제2 채널 시트의 두께를 포함한 측면 중 제1 방향(긴 방향) 측면이 유전체 벽에 접촉하도록 제2 채널 시트들이 배치될 수 있다. 제2 게이트 절연막은 제2 채널 시트의 세 개의 측면을 둘러싸도록 구비되고, 제2 게이트 절연막(13 6)의 일 측면이 유전체 벽에 접촉될 수 있다. 제2 게이트 절연막은 일 측면이 개방된 경로로 제2 채 널 시트를 둘러싸는 형상을 가질 수 있다. 제2 게이트 전극은 제2 채널 시트와 제2 게이트 절연 막을 둘러싸도록 구비될 수 있다. 제2 채널 시트는 제1 채널 시트와 다른 도전형으로 도핑될 수 있다. 제1 채널 시트가 n형 도펀 트로 도핑될 때, 제2 채널 시트가 p형 도펀트로 도핑될 수 있다. 도 1에서 제1 게이트 전극과 제2 게 이트 전극이 다른 몸체로 도시되어 있으나, 제1 게이트 전극과 제2 게이트 전극이 동일한 몸체 로 구성되는 것도 가능하다. 다시 말하면, 제1 게이트 전극과 제2 게이트 전극이 공통으로 구성될 수 있다. 제1 MOS FET과 제2 MOS FET이 인버터 회로를 구성할 수 있다. 상기 인버터 회로가 유전체 벽을 기준으로 같은 방향에 구비될 수 있다. 제3 MOS FET은 n형 또는 p형 MOS FET이고, 제4 MOS FET은 제3 MOS FET과 다른 타입의 MOS FET 일 수 있다. 즉, 제3 MOS FET은 n형 MOS FET이고, 제4 MOS FET은 p형 MOS FET일 수 있다. 또는, 제3 MOS FET은 p형 MOS FET이고, 제4 MOS FET은 n형 MOS FET일 수 있다. 제3 MOS FET은 기판에 대해 수직한 방향(Z 방향)으로 나란하게 이격되어 배열된 적어도 하나의 제3 채널 시트와, 적어도 하나의 제3 채널 시트를 둘러싼 제3 게이트 절연막과, 제3 게이트 절연막 을 둘러싼 제3 게이트 전극을 포함할 수 있다. 제3 채널 시트는 2차원 반도체 물질을 포함할 수 있다. 2차원 반도체 물질은 앞서 설명한 것과 같으며, 제3 채널 시트가 제2 채널 시트와 같은 2차원 반도체 물질을 포함할 수 있다. 또는, 제3 채널 시트가 제2 채널 시트와 다른 2차원 반도체 물질을 포함할 수 있다. 적어도 하나의 제3 채널 시트 각각의 한쪽 측면이 유전체 벽에 접촉될 수 있다. 적어도 하나의 제3 채널 시트가 나노 두께(Z 방향)를 가지는 시트 구조를 포함하고, 제3 채널 시트의 평면이 기판 에 대해 평행하게 배치될 수 있다. 여기서, 제3 채널 시트의 두께는 가장 얇은 방향(Z 방향)의 두께를 나 타낼 수 있다. 제3 채널 시트의 평면은 일 방향으로 긴 사각형 형상을 가질 수 있다. 예를 들어, 제3 채널 시트는 제1 방향(X 방향) 길이가 제2 방향(Y 방향) 길이보다 긴 사각형 형상을 가질 수 있다. 복수 개의 제3 채널 시트가 기판에 수직한 방향(Z 방향)으로 유전체 벽을 따라 이격되게 배치될 수 있다. 제3 채널 시트의 두께를 포함한 측면 중 제1 방향(긴 방향) 측면이 유전체 벽에 접촉하도록 제3 채널 시트들이 배치될 수 있다. 제3 게이트 절연막은 제3 채널 시트의 세 개의 측면을 둘러싸도록 구비되고, 제3 게이트 절연막(14 6)의 일 측면이 유전체 벽에 접촉될 수 있다. 제3 게이트 절연막은 일 측면이 개방된 경로로 제3 채 널 시트를 둘러싸는 형상을 가질 수 있다. 제3 게이트 전극은 제3 채널 시트와 제3 게이트 절연 막을 둘러싸도록 구비될 수 있다. 제4 MOS FET은 기판에 대해 수직한 방향(Z 방향)으로 나란하게 이격되어 배열된 적어도 하나의 제4 채널 시트와, 적어도 하나의 제4 채널 시트를 둘러싼 제4 게이트 절연막과, 제4 게이트 절연막 을 둘러싼 제4 게이트 전극을 포함할 수 있다. 제4 채널 시트는 2차원 반도체 물질을 포함할 수 있다. 제4 채널 시트는 제3 채널 시트와 반대의 도전형 도펀트를 포함할 수 있다. 적어도 하나의 제4 채널 시트 각각의 한쪽 측면이 유전체 벽에 접촉될 수 있다. 적어도 하나의 제4 채널 시트가 나노 두께(Z 방향)를 가지는 시트 구조를 포함하고, 제4 채널 시트의 평면이 기판 에 대해 평행하게 배치될 수 있다. 제4 채널 시트의 평면은 일 방향으로 긴 사각형 형상을 가질 수 있다. 예를 들어, 제4 채널 시트는 제1 방향(X 방향) 길이가 제2 방향(Y 방향) 길이보다 긴 사각형 형상을 가질 수 있다. 복수 개의 제4 채널 시트가 기판에 수직한 방향(Z 방향)으로 유전체 벽을 따라 이격되 게 배치될 수 있다. 제4 채널 시트의 두께를 포함한 측면 중 제1 방향(긴 방향) 측면이 유전체 벽에 접촉하도록 제4 채널 시트들이 배치될 수 있다. 제4 게이트 절연막은 제4 채널 시트의 세 개의 측면을 둘러싸도록 구비되고, 제4 게이트 절연막(15 6)의 일 측면이 유전체 벽에 접촉될 수 있다. 제4 게이트 절연막은 일 측면이 개방된 경로로 제4 채 널 시트를 둘러싸는 형상을 가질 수 있다. 제4 게이트 전극은 제4 채널 시트와 제4 게이트 절연 막을 둘러싸도록 구비될 수 있다. 제4 채널 시트는 제3 채널 시트와 다른 도전형으로 도핑될 수 있다. 제3 채널 시트가 n형 도펀 트로 도핑될 때, 제4 채널 시트가 p형 도펀트로 도핑될 수 있다. 도 1에서 제3 게이트 전극와 제4 게 이트 전극이 다른 몸체로 도시되어 있으나, 제3 게이트 전극과 제4 게이트 전극이 동일한 몸체 로 구성되는 것도 가능하다. 다시 말하면, 제3 게이트 전극와 제4 게이트 전극이 공통으로 구성될 수 있다. 제3 MOS FET과 제4 MOS FET이 인버터를 구성할 수 있다. 상기 인버터 회로가 유전체 벽 을 기준으로 같은 방향에 구비될 수 있다. 도 4는 도 1의 B-B'선 단면도이다. 제1 채널 시트의 일 측에 제1 소스 전극이, 타 측에 제1 드레인 전극이 구비될 수 있다. 제1 채 널 시트는 제1 소스 전극과 제1 드레인 전극 사이에 연결되어 제1 소스 전극과 제1 드레인 전극 사이에 전류가 흐르는 통로가 될 수 있다. 제1 채널 시트는 제1 소스 전극과 제1 드레인전극에 직접적으로 접촉될 수 있다. 하지만, 제1 채널 시트가 여기에 한정되는 것은 아니고, 제1 채 널 시트가 다른 매개체를 통해 제1 소스 전극과 제1 드레인 전극에 연결되는 것도 가능하다. 제 1 소스 전극과 제2 드레인 전극은 유전체 벽에 직접적으로 접촉될 수 있다. 하지만, 여기에 한 정되는 것은 아니고 제1 소스 전극과 제2 드레인 전극은 유전체 벽으로부터 이격되에 배치되는 것도 가능하다. 제2 채널 시트의 일 측에 제2 소스 전극이, 타 측에 제2 드레인 전극이 구비될 수 있다. 제1 소 스 전극과 제2 소스 전극은 서로 이격되어 배치되고, 제1 드레인 전극과 제2 드레인 전극 은 서로 이격되어 배치될 수 있다. 한편, 제1 채널 시트들 사이의 양 단부에 그리고, 제2 채널 시트 사이의 양 단부에 절연층이 더 구비될 수 있다. 절연층은 제1 게이트 전극과 제1 소스 전극 사이, 제1 게이트 전극과 제1 드레인 전극 사이, 제2 게이트 전극과 제2 소스 전극 사이 및 제2 게이트 전극과 제2 드레인 전극 사이에 구비될 수 있다. 절연층은 절연의 기능과 함께 제1 채널 시트와 제2 채널 시트를 지지하는 스페이서 역할도 할 수 있다. 제3 MOS FET에 포함된 제3 소스 전극과 제3 드레인 전극은 위에서 설명한 제1 소스 전극과 제1 드레인 전극과 유사하고, 제4 MOS FET에 포함된 제4 소스 전극과 제4 드레인 전극은 위 에서 설명한 제3 소스 전극과 제3 드레인 전극과 유사하므로 여기서는 상세한 설명을 생략한다. 한편, 제1 채널 시트, 제2 채널 시트, 제3 채널 시트 및 제4 채널 시트의 두께가 20nm 이 하일 수 있다. 또는, 제1 채널 시트, 제2 채널 시트, 제3 채널 시트 및 제4 채널 시트의 두께가 10nm 이하일 수 있다. 또는, 제1 채널 시트, 제2 채널 시트, 제3 채널 시트 및 제4 채널 시트의 두께가 5nm 이하일 수 있다. 제1 소스 전극과 제1 드레인 전극 사이의 거리가 예를 들어, 100nm 이하의 범위를 가질 수 있다. 또는, 제1 소스 전극과 제1 드레인 전극 사이의 거리가 예 를 들어, 50nm 이하의 범위를 가질 수 있다. 또는, 제1 소스 전극과 제1 드레인 전극 사이의 거리가 예를 들어, 20nm 이하의 범위를 가질 수 있다. 제1 소스 전극과 제1 드레인 전극 사이의 거리 범위가 제2 소스 전극과 제2 드레인 전극 사이의 거리, 제3 소스 전극과 제3 드레인 전극 사이의 거리, 제4 소스 전극과 제4 드레인 전극 사이의 거리에도 적용될 수 있다. 도 4에 도시한 바와 같이, 제1 게이트 절연막은 제1 채널 시트의 상부와 하부에 접하도록 구비되고 제2 게이트 절연막은 제2 채널 시트의 상부와 하부에 접하도록 구비되고 될 수 있다. 그리고, 제1 게 이트 전극은 제1 게이트 절연막 사이에 구비되고, 제2 게이트 전극은 제2 게이트 절연막 사이에 구비될 수 있다. 제1 게이트 절연막은 제1 채널 시트와 제1 게이트 전극 사이를 절연하 며, 제2 게이트 절연막은 제2 채널 시트와 제2 게이트 전극 사이를 절연할 수 있다. 반도체 소자에서는 제1 채널 시트와, 제2 채널 시트가 각각 제1 소스 전극 및 제1 드레인 전극 사이 그리고 제2 소스 전극 및 제2 드레인 전극 사이에 기판으로부터 멀어지는 방향 을 따라 이격되게 적층된 다중 브릿지(multi-bridge) 구조를 가질 수 있다. 다중 브릿지 구조의 채널은 쇼트 채 널 효과(short channel effect)를 줄일 수 있고, 소스/드레인 전극이 차지하는 면적을 줄일 수 있기 때문에 고 집적화에 유리하다. 또한, 채널의 위치에 관계없이 균일한 소스/드레인 접합 커패시턴스를 유지할 수 있기 때문 에 고속 및 고신뢰성 소자로 적용될 수 있다. 도 4에서 다중 브릿지 채널이 두 개의 채널 시트로 도시 되었으나 이는 예시적인 것이며, 이에 한정되지 않으며, 각 채널 시트는 예를 들어, 1-10 층을 포함할 수 있다. 또는 각 채널 시트는 예를 들어, 1-5 층을 포함할 수 있다. 다음은 반도체 소자의 전압 인가 구조에 대해 설명한다. 제1 MOS FET의 제1 소스 전극은 기판 의 하부로부터 연장된 제1 컨택에 연결되고, 제2 MOS FET의 제2 소스 전극은 제2 MOS FET의 상부로부터 연장된 제2 컨택에 연결될 수 있다. 또는, 제2 MOS FET의 제2 소스 전극 과 제2 드레인 전극의 위치가 바뀔 수 있다. 이 경우, 제1 MOS FET의 제1 소스 전극이 제 1 컨택에 연결되고, 제2 MOS FET의 제2 드레인 전극이 제2 컨택에 연결될 수 있다. 제1 컨택과 제2 컨택은 전력 입력 라인에 연결될 수 있다. 제2 게이트에 입력 컨택이 연결되고, 제1 드레인 전극과 제2 드레인 전극에 출력 컨택이 연결될 수 있다. 또는, 제2 MOS FET의 제2 소스 전극과 제2 드레인 전극의 위치가 바뀌는 경우, 입력 컨택이 제2 소스 전 극에 연결될 수 있다. 입력 컨택과 출력 컨택이 제2 MOS FET의 상부로부터 연결될 수 있다. 도면에서 VDD는 제1 컨택을 통해 인가되는 파워 공급 전압을, VSS는 제2 컨택을 통해 인가되는 그라운드 전압을, VIN은 입력 컨택을 통해 인가되는 입력 전압을, VOUT은 출력 컨택을 통해 인가되는출력 전압을 나타낼 수 있다. 제1 내지 제4 소스 전극 및 제1 내지 제4 드레인 전극은 전기 전도 성을 가지는 금속 물질을 포함할 수 있다. 예를 들어, 제1 내지 제4 소스 전극 및 제1 내 지 제4 드레인 전극은 마그네슘(Mg), 알루미늄(Al), 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 니켈(Ni), 구리(Cu), 아연(Zn), 갈륨(Ga), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 납 (Pd), 은(Ag), 카드뮴(Cd), 인듐(In), 주석(Sn), 란탄(La), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 이리듐(Ir), 백금(Pt), 금(Au), 팔라듐(Pd), 루테늄(Ru), 안티모니(Sb) 또는 비스무스(Bi), 이들의 임의의 조합을 포함할 수 있다. 예를 들어, 제1 MOS FET은 적어도 하나의 n형 채널 시트와, 상기 적어도 하나의 n형 채널 시트에 연결된 소스 전극과 드레인 전극을 포함하고, 상기 적어도 하나의 n형 채널 시트는 n형 MoS2 채널 시트를 포함하고, 상 기 소스 전극과 드레인 전극은 Au, Ni, TiN, Sb, Bi, Ag, Sn, 및 Ti 중 적어도 하나를 포함할 수 있다. 예를 들어, 제2 MOS FET은 적어도 하나의 p형 채널 시트와, 상기 적어도 하나의 p형 채널 시트에 연결된 소스 전극과 드레인 전극을 포함하고, 상기 적어도 하나의 p형 채널 시트는 p형 WSe2 채널 시트를 포함하고, 상기 소 스 전극과 드레인 전극은 Pd, Pt, TiN, 및 Ru 중 적어도 하나를 포함할 수 있다. 제1 내지 제4 게이트 전극은 금속 물질 또는 도전성 산화물을 포함할 수 있다. 여기서, 금 속 물질은 예를 들면, Au, Ti, TiN, TaN, W, Mo, WN, Pt 또는 Ni, 이들의 임의의 조합을 포함할 수 있다. 도전 성 산화물은 예를 들면, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등을 포함할 수 있다. 또는, 제1 내 지 제4 게이트 전극은 제1 내지 제4 소스 전극, 제1 내지 제4 드레 인 전극(1320과 동일한 재질로 이루어질 수 있다. 제1 내지 제4 게이트 절연막은 고유전율 물질인, high-k 유전 물질을 포함할 수 있다. 제1 내지 제4 게이트 절연막은 예를 들어, 알루미늄 산화물, 하프늄 산화물, 지르코늄 하프늄 산화물, 란타늄 산화물 등을 포함할 수 있다. 다만, 이에 한정되지는 않는다. 제1 내지 제4 게이트 절연막은 강유전 물질(ferroelectric material)을 포함할 수 있다. 강유전 물질은 결정화된 물질 구조에서 단위셀(unit cell) 내 전하 분포가 non-centrosymmetric 하여 자발적인 전기 쌍극자(electric dipole)를 가지며, 즉, 자발 분극(spontaneous polarization)을 갖는다. 따라서, 강유전 물질은 외부 전기장이 없는 상태에서도 dipole에 의한 잔류 분극(remnant polarization)을 갖는다. 또한, 외부 전기장에 의해 분극의 방향이 도메인 단위로 바뀔(switching) 수 있다. 이러한 강유전 물질은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나를 포함하는 산화물을 포함할 수 있지만, 이는 예시적 인 것이다. 또한, 필요에 따라 강유전 물질은 도펀트를 더 포함할 수도 있다. 제1 내지 제4 게이트 절연막이 강유전 물질을 포함하는 경우에는 음의 커패시턴스 (negative capacitance) 효과에 의해 서브문턱 스윙(SS; subthreshold swing)을 낮출 수 있으므로, 반도체 소 자의 사이즈를 줄이면서 성능을 향상시킬 수 있다. 반도체 소자는 예를 들면, 로직 소자 또는 메모리 소자 등에 적용될 수 있다. 로직 소자는 연산과 제어를 담당하며, 메모리 소자는 정보의 저장을 담당한다. 로직 소자는 마이크로 컴포넌트, 아날로그 IC, 로직 IC 등에 적용될 수 있다. 아날로그 IC는 전력 반도체, 이미지 센서, 터치 컨트롤러 등을 포함할 수 있다. 로직 IC는 DDI(Display Driver IC), T-CON, 미디어 IC, AP(Application Processor), 차량용 반도체를 포함할 수 있다. 메 모리 소자는 DRAM, SRAM, NAND 메모리 등을 포함할 수 있다. 실시예에 따른 반도체 소자는 채널 물질로 이차원 반도체 물질을 채용하여, 쇼트 채널 효과(short channel effect)를 줄이고 짧은 채널 길이를 구현할 수 있다. 쇼트 채널 효과(short channel effect)는 채널 길이가 짧 아질 때 나타나는 성능 한계를 의미하며, 예를 들어, 문턱 전압 변화(threshold voltage variation), 캐리어 속 도 포화(carrier velocity saturation), 서브 문턱 특성 열화(deterioration of the subthreshold characteristics)와 같은 현상들이다. 이러한 쇼트 채널 효과는 채널 두께와 관련되는 것으로 알려져 있다. 채널 두께가 얇아질수록 구현 가능한 최소 채널 길이(minimum channel length)가 짧아진다. 따라서, 집적도를 높이기 위해 초소형의 트랜지스터를 구현하 고자 할 때, 채널 두께를 줄임으로써 채널 길이를 효과적으로 줄일 수 있다. 한편, 통상의 벌크 물질, 예를 들어, 실리콘 기반의 물질로 채널 두께를 줄이는 경우, 두께가 수 nm 이하로 줄 어들게 되면 실리콘 내부의 캐리어들(carriers)의 수가 줄어들게 되고 이에 따라 전자 이동도(electron mobility)가 낮아지는 문제가 있다. 본 실시예의 반도체 소자에서는, 채널 시트를 이차원 반도체 물질로 형성함으로써 채널 시트의 두께가 수 nm 이하로 줄어들게 되더라도 높은 전자 이동도를 유지할 수 있다. 따라서, 본 실시예의 반도체 소자에서는, 쇼트 채널 효과에 의한 최소 채널 길이를 짧게 형성할 수 있고 또한, 우수한 성능을 구현할 수 있다. 또한, 예시적인 실시 예에 따른 반도체 소자는 게이트 전극이 채널 시트의 3면을 둘러싸는 구조를 가지며, 좀 더 정밀하게 전류를 조정할 수 있고, 높은 전력 효율을 얻을 수 있다. 예시적인 실시 예에 따른 반도체 소자 는 모바일, 디스플레이, 인공지능(AI), 5G 통신 장비, 전장, 사물인터넷(IoT) 등 고성능과 저전력을 요구 하는 전자 장치에 적용될 수 있다. 또한, 예시적인 실시 예에 따른 반도체 소자는 유전체 벽의 양 측면에 한 쌍의 CFET을 직접적으로 접 촉하도록 구비함으로써, 스케일링 효과를 증대시킬 수 있다. 도 5a는 도 4와 비교할 때, 제1 컨택의 위치가 변경된 예를 도시한 것이다. 제1 MOS FET의 제1 소스 전극은 제2 MOS FET의 상부로부터 연장된 제1 컨택(171A)에 연결되고, 제2 MOS FET의 제2 소스 전극은 제2 MOS FET의 상부에 위치한 제2 컨택에 연결될 수 있다. 제1 컨택(171A)과 제2 컨택이 모두 반도체 소자(100A)의 상부에 위치할 수 있다. 도 5b는 도 5a에 도시된 반도체 소자(100A)의 C-C' 선 단면도를 나타낸 것이다. 예를 들어, 제1 소스 전극(12 1)이 유전체 벽에 상대적으로 가깝게 위치하고 제2 소스 전극이 유전체 벽에 상대적으로 멀게 위치할 수 있다. 제1 컨택(171A)이 제2 소스 전극의 상부 레벨에서부터 유전체 벽과 제2 소스 전극 사이의 공간을 지나 제1 소스 전극(또는 제1 드레인 전극에 연결될 수 있다. 그리고, 제2 컨택 이 제2 소스 전극의 상부 레벨에서부터 제2 소스 전극에 연결될 수 있다. 이와 유사하게, 제1 컨택(171A)이 제3 소스 전극의 상부 레벨에서부터 유전체 벽과 제3 소스 전극 사이의 공간을 지나 제3 소스 전극(또는 제3 드레인 전극에 연결될 수 있다. 그리고, 제2 컨택 이 제4 소스 전극의 상부 레벨에서부터 제4 소스 전극에 연결될 수 있다. 제2 게이트 전극에 입력 컨택이 연결되고, 제2 드레인 전극(또는 제2 소스 전극)과 제1 드 레인 전극에 출력 컨택이 연결될 수 있다. 입력 컨택과 출력 컨택이 제2 MOS FET의 상부 레벨에서부터 연결될 수 있다. 도 6은 도 3과 비교할 때, 아이솔레이터가 더 구비된 예를 도시한 것이다. 반도체 소자(100B)에서는 제1 MOS FET과 제2 MOS FET 사이 그리고, 제3 MOS FET과 제4 MOS FET 사이에 각각 아이솔레이터가 구비될 수 있다. 아이솔레이터는 제1 MOS FET과 제2 MOS FET을 전기적으로 분리시키고, 제3 MOS FET과 제4 MOS FET을 전기적으로 분리시킬 수 있다. 아 이솔레이터는 절연 물질을 포함할 수 있다. 이 경우, 제1 MOS FET, 제2 MOS FET, 제3 MOS FET, 제4 MOS FET이 각각 유전체 벽과 아이솔레이터에 의해 전기적으로 분리되므로 이웃하 는 MOS FET에 전류가 누설되어 영향을 미치는 것을 방지할 수 있다. 도 7은 도 6에 도시된 반도체 소자(100B)의 전압 인가 구조를 도시한 것이다. 제1 MOS FET의 제1 소스 전극(또는 제1 드레인 전극)은 기판의 하부 레벨로부터 연장된 제 1 컨택에 연결되고, 제2 MOS FET의 제2 소스 전극은 제2 MOS FET의 상부 레벨로부터 연장 된 제2 컨택에 연결될 수 있다. 그리고, 제1 MOS FET의 제1 드레인 전극은 기판의 하부 레벨로부터 연장된 제3 컨택에 연결될 수 있다. 제1 컨택, 제2 컨택, 제3 컨택은 전력 입 력 라인에 연결될 수 있다. 제2 게이트 전극에 입력 컨택이 연결되고, 제2 드레인 전극(또는 제 2 소스 전극에 출력 컨택이 연결될 수 있다. 입력 컨택과 출력 컨택이 제2 MOS FET 의 상부 레벨로부터 연장될 수 있다. 도 8은 예시적인 실시 예에 따른 반도체 소자의 사시도를, 도 9는 도 8의 D-D' 선 단면도를 도시한 것이다. 반도체 소자는 기판에 대해 수직한 방향(Z 방향)으로 구비된 유전체 벽과, 유전체 벽의 일 측면에 접촉되게 기판에 구비된 제1 MOS FET과, 기판에 대해 수직한 방향(Z 방향)으로 제1 MOSFET 위에 구비된 제2 MOS FET과, 유전체 벽의 다른 측면에 접촉되게 기판에 구비된 제3 MOS FET을 포함할 수 있다. 제1 MOS FET과 제2 MOS FET은 CFET을 구성할 수 있다. 제1 MOS FET은 n형 또는 p형 MOS FET이고, 제2 MOS FET은 제1 MOS FET과 다른 타입의 도전성을 가질 수 있다. 즉, 제1 MOS FET 은 n형 MOS FET이고, 제2 MOS FET은 p형 MOS FET일 수 있다. 또는, 제1 MOS FET은 p형 MOS FET이고, 제2 MOS FET은 n형 MOS FET일 수 있다. 제3 MOS FET은 유전체 벽을 사이에 두고, 제1 MOS FET과 나란하게 구비될 수 있다. 제3 MOS FET은 p형 또는 n형 MOS FET일 수 있다. CFET과 제3 MOS FET 사이의 간격은 유전체 벽의 두께(d)에 의해 한정될 수 있다. 유전체 벽의 두께(d)를 얇게 함으로써 반도체 소자의 스케일링을 축 소할 수 있다. 제1 MOS FET은 기판에 대해 수직한 방향(Z 방향)으로 나란하게 이격되어 배열된 적어도 하나의 제1 채널 시트와, 적어도 하나의 제1 채널 시트를 둘러싼 제1 게이트 절연막과, 제1 게이트 절연막 을 둘러싼 제1 게이트 전극를 포함할 수 있다. 제2 MOS FET은 기판에 대해 수직한 방향(Z 방향)으로 나란하게 이격되어 배열된 적어도 하나의 제2 채널 시트와, 적어도 하나의 제2 채널 시트를 둘러싼 제2 게이트 절연막과, 제2 게이트 절연막 을 둘러싼 제2 게이트 전극를 포함할 수 있다. 제3 MOS FET은 기판에 대해 수직한 방향(Z 방향)으로 나란하게 이격되어 배열된 적어도 하나의 제3 채널 시트와, 적어도 하나의 제3 채널 시트를 둘러싼 제3 게이트 절연막과, 제3 게이트 절연막 을 둘러싼 제3게이트 전극를 포함할 수 있다. 제1 채널 시트, 제2 채널 시트, 제3 채널 시트는 각각 2차원 반도체 물질을 포함할 수 있다. 이 차원 반도체 물질은 도 1 내지 도 4를 참조하여 설명한 것과 실질적으로 동일하므로 여기서는 상세한 설명을 생 략하기로 한다. 제1 게이트 절연막, 제2 게이트 절연막, 제3 게이트 절연막은 각각 대응되는 제1 채널 시트 , 제2 채널 시트, 제3 채널 시트의 세 개의 측면을 둘러싸도록 구비될 수 있다. 그리고, 제1 게 이트 절연막, 제2 게이트 절연막, 제3 게이트 절연막 각각의 일 측면이 유전체 벽에 접촉 될 수 있다. 제1 게이트 절연막, 제2 게이트 절연막, 제3 게이트 절연막은 일 측면이 개방된 경 로로 각각의 대응되는 제1 채널 시트, 제2 채널 시트, 제3 채널 시트를 둘러싸는 형상을 가질 수 있다. 제1 게이트 전극, 제2 게이트 전극, 제3 게이트 전극은 각각 제1 게이트 절연막, 제2 게이 트 절연막, 제3 게이트 절연막을 둘러싸도록 구비될 수 있다. 반도체 소자는 예를 들어, 메모리 소자에 적용될 수 있다. 도 10은 예시적인 실시 예에 따른 어레이 구조물을 개략적으로 도시한 것이다. 어레이 구조물에서는 복수 개의 반도체 소자가 배열되어 있다. 반도체 소자는 유전체 벽과, 유전체 벽의 일 측면에 접촉되어 구비된 적어도 하나의 MOS FET과, 유전체 벽의 다 른 측면에 접촉되어 구비된 적어도 하나의 MOS FET을 포함할 수 있다. 적어도 하나의 MOS FET은 n형 MOS FET, p형 MOS FET, 또는 CFET을 포함할 수 있다. 반도체 소자는 도 1 내지 도 9를 참조하여 설명한 반도체 소자를 포함할 수 있다. 반도체 소자는 인버터 또는 메모리 소자를 포함할 수 있다. 반도체 소자 는 수직 방향 또는 높이 방향으로 적층 배열될 수 있다. 도 10에서는 반도체 소자가 수직 방향 또는 높이 방향으로 2열 배열된 구조를 도시하였다. 제1열의 반도체 소자와 제2열의 반도체 소자 가 같은 높이에 배치될 수 있다. 유전체 벽이 같은 열의 반도체 소자들을 따라 공통으로 그리고 연속적으로 연장될 수 있다. 제1열의 반도체 소자와 제2열의 반도체 소자는 이격되어 있다. 제1열의 반도체 소자와 제2열의 반도체 소자의 이격 거리는 유전체 벽의 두께 보다 클 수 있다. 도 11은 도 10과 다른 어레이 구조물을 도시한 것이다. 어레이 구조물(300A)에서는 반도체 소자가 수직 방향으로 2열 배열되고, 제1열의 반도체 소자와 제2열의 반도체 소자가 서로 다른 높이에서 엇갈리게 배치될 수 있다. 본 실시 예에서도 유전체 벽 이 같은 열의 반도체 소자들을 따라 공통으로 그리고 연속적으로 연장될 수 있다. 도 12에 도시된 어레이 구조물(300B)은 유전체 벽과, 유전체 벽의 일 측면에 접촉되게 배열된 제1열 과, 유전체 벽의 다른 측면에 접촉되게 배열된 제2열를 포함할 수 있다. 제1열은 반도체 소자가 수직 방향으로 적층된 구조를 가지고, 제2열은 반도체 소자가 수직 방향으로 적층된 구 조를 가질 수 있다. 유전체 벽은 제1열과 제2열 사이에 공통으로 그리고 연속적으로 연장될 수 있다. 도 12에서는 제1열과 제2열 의 반도체 소자가 같은 높이에 배열된 예를 도시하였으나 여 기에 한정되는 것은 아니고, 제1열의 반도체 소자와 제2열의 반도체 소자가 다른 높이로 배 열되는 것도 가능하다. 상술한 바와 같이 예시적인 실시 예에 따른 어레이 구조물은 반도체 소자를 다양한 형태로 수직하게 적층하고, 유전체 벽을 이용하여 전체 어레이 구조물의 스케일링을 축소할 수 있다. 다음은 예시적인 실시 예에 따른 반도체 소자 제조 방법을 설명한다. 반도체 소자 제조 방법은 도 1의 A-A'선 단면도와 B-B'선 단면도에 대해 제조 공정 단계를 같이 보여주는 방식 으로 설명한다. 도 12a, 도 12b를 참조하면, 기판에 희생층과 제1 채널 시트를 교대로 적층하고, 그 위에 희생 층과 제2 채널 시트를 교대로 적층한다. 기판은 절연성 기판일 수 있고, 또는, 표면에 절연층이 형성된 반도체 기판일 수 있다. 기판은 예를 들어, 실리콘(Si), 예컨대 단결정 실리콘, 다결정 실리콘, 또 는 비결정질 실리콘을 포함할 수 있다. 기판은 저마늄(Ge) 등의 Ⅳ족 반도체, 실리콘저마늄(SiGe)이나 실리콘카바이드(SiC) 등의 Ⅳ-Ⅳ족 화합물 반도체, 또는 갈륨아세나이드(GaAs), 인듐아세나이드(InAs), 인듐포 스파이드(InP) 등의 Ⅲ-V족 화합물 반도체를 포함할 수 있다. 기판은 실리콘 벌크(Si bulk) 기판을 기반으 로 할 수도 있고, 또는 SOI(Silicon On Insulator) 기판을 기반으로 할 수 있다. 기판은 벌크나 SOI 기판 에 한하지 않고, 에피택셜(Epitaxial) 웨이퍼, 폴리시드(polished) 웨이퍼, 열처리된(Annealed) 웨이퍼 등을 기 반으로 한 기판일 수도 있다. 희생층은 에칭가스나 에칭액에 따라 선택적으로 제거할 수 있는 물질들을 포함할 수 있다. 희생층은 예를 들어, SiO2, Al2O3, Si3N4, poly-Si, SiGe와 같은 무기물 또는 PMMA, PR과 같은 유기물을 포함할 수 있다. 제1 채널 시트와 제2 채널 시트는 CVD(Chemical Vapor Deposition), MOCVD(Metal Organic Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 공정에 의해 형성될 수 있다. 제1 채널 시트와 제 2 채널 시트는 예를 들어, 2차원 반도체 물질로 형성될 수 있다. 2차원 반도체 물질은 그래핀, 흑린(black phosphorus), 포스포린(phosphorene), 또는 전이금속 디칼코게나이드(transition metal dichalcogenide)를 포 함할 수 있다. 2차원 반도체 물질은 앞서 설명한 바와 같으므로 여기서는 상세한 설명을 생략한다. 2차원 반도 체 물질은 수 나노미터의 두께를 가지고 증착될 수 있다. 제1 채널 시트와 제2 채널 시트는 서로 다 른 도전성을 가지는 물질로 도핑될 수 있다. 예를 들어, 제1 채널 시트가 n형 물질로 도핑되고, 제2 채널 시트가 p형 물질로 도핑될 수 있다. 또는, 제1 채널 시트가 p형 물질로 도핑되고, 제2 채널 시트 가 n형 물질로 도핑될 수 있다. 도 14a, 도 14b를 참조하면, 마스크(미도시)를 이용하여 제1 채널 시트에 연결되도록 제1 소스 전극 과 제1 드레인 전극을 형성할 수 있다. 또한, 제2 채널 시트에 연결되도록 제2 소스 전극과 제2 드레인 전극을 형성할 수 있다. 이 단계에서는 도 14a에서는 변화가 없다. 도 15a, 도 15b를 참조하면, 희생층만을 선택적으로 에칭하는 에칭 가스를 이용하여 희생층을 제거한 다. 이 때, 제1 채널 시트는 제1 소스 전극과 제1 드레인 전극에 의해 지지되고, 제2 채널 시트 는 제2 소스 전극과 제2 드레인 전극에 의해 지지될 수 있다. 제1 소스 전극, 제1 드레인 전극, 제2 소스 전극, 제2 드레인 전극은 전기 전도성을 가지는 금속 물질을 포함할 수 있다. 예를 들어, 제1 소스 전극, 제1 드레인 전극, 제2 소스 전극, 제2 드레인 전극은 마그네슘 (Mg), 알루미늄(Al), 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 니켈(Ni), 구리(Cu), 아연 (Zn), 갈륨(Ga), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 납(Pd), 은(Ag), 카드뮴(Cd), 인듐(In), 주석(Sn), 란탄(La), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 이리듐(Ir), 백금(Pt), 금(Au), 비스무스(Bi) 등과 같은 금속 또는 이들의 합금을 포함할 수 있다. 하지만, 제1 소스 전극, 제1 드레인 전극, 제2 소스 전극,제2 드레인 전극이 여기에 한정되는 것은 아니다. 도 16a, 도 16b를 참조하면, 제1 채널 시트와 제2 채널 시트에 각각 게이트 절연막을 증착한다. 게이트 절연막은 CVD, MOCVD 또는 ALD 방법에 의해 형성될 수 있다. 게이트 절연막은 제1 채널 시트 와 제2 채널 시트의 네 면을 둘러싸도록 형성될 수 있다. 게이트 절연막은 고유전율의 물질인, high-k 유전 물질을 포함할 수 있다. 게이트 절연막은 예를 들어, 알루미늄 산화물, 하프늄 산화물, 지르 코늄 하프늄 산화물, 란타늄 산화물 등을 포함할 수 있다. 다만, 이에 한정되지는 않는다. 게이트 절연막은 강유전 물질(ferroelectric material)을 포함할 수 있다. 강유전 물질은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있지만, 이는 예시적인 것이다. 또한, 필요에 따라 강유전 물질은 도펀트를 더 포함할 수도 있다. 도 17a, 도 17b를 참조하면, 게이트 절연막 둘레에 제1 게이트 전극과 제2 게이트 전극을 증착 한다. 제1 게이트 전극과 제2 게이트 전극은 금속 물질 또는 도전성 산화물을 포함할 수 있다. 여기 서, 금속 물질은 예를 들면, Au, Ti, TiN, TaN, W, Mo, WN, Pt 및 Ni로 이루어진 그룹에서 선택된 적어도 하나 를 포함할 수 있다. 도전성 산화물은 예를 들면, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등을 포함할 수 있다. 제1 게이트 전극과 제2 게이트 전극은 같은 물질로 형성되거나, 다른 물질로 형성될 수 있 다. 도 18a, 도 18b를 참조하면, 제2 게이트 전극의 상부 면으로부터 기판에 이르기까지 에칭하여 트랜치 를 형성한다. 그리고, 트랜치에 유전체를 증착하여 유전체 벽을 형성한다. 유전체 벽에 의 해 유전체 벽 양 쪽에 기판에 대해 수직한 방향으로 적층된 한 쌍의 제1 MOS FET, 제2 MOS FET, 그리고 다른 쌍의 제3 MOS FET, 제4 MOS FET이 형성될 수 있다. 상술한 바에 따른 반도체 소자 제조 방법은 유전체 벽을 전극 형성 후에 제조 공정의 후반에 형성한 것이다. 다음은 다른 예의 반도체 소자 제조 방법을 설명한다. 여기서는, 유전체 벽을 전극 형성 전에 제조 공정의 전반 에 형성한다. 이하에서, 앞서 설명한 제조 방법에서와 같은 도면 부호를 사용하는 구성 요소는 실질적으로 동일 한 물질, 기능 및 작용 효과를 가지므로 여기서는 상세한 설명을 생략한다. 도 19a, 도 19b를 참조하면, 기판에 희생층과 제1 채널 시트를 교대로 적층하고, 그 위에 희생 층과 제2 채널 시트를 교대로 적층한다. 제1 채널 시트와 제2 채널 시트는 예를 들어, 2차 원 반도체 물질로 형성될 수 있다. 그리고, 제2 채널 시트의 상부면으로부터 기판에 이르는 트랜치 를 형성하고, 트랜치에 유전체를 증착하여 유전체 벽을 형성한다. 이와 같이 본 실시 예에서는 유전체 벽을 제조 공정 전반에 형성하여 유전체 벽 양 쪽에 두 개의 구조물을 형성한다. 도 20a, 도 20b를 참조하면, 마스크(미도시)를 이용하여 제1 채널 시트에 연결되도록 제1 소스 전극 과 제1 드레인 전극을 형성할 수 있다. 또한, 제2 채널 시트에 연결되도록 제2 소스 전극과 제2 드레인 전극을 형성할 수 있다. 유전체 벽의 양 쪽에 각각 제1 소스 전극, 제1 드레인 전극 , 제2 소스 전극, 제2 드레인 전극이 형성될 수 있다. 이 단계에서는 도 20a에서는 변화가 없다. 도 21a, 도 21b를 참조하면, 희생층만을 선택적으로 에칭하는 에칭 가스를 이용하여 희생층을 제거한 다. 이 때, 제1 채널 시트는 제1 소스 전극과 제1 드레인 전극에 의해 지지되고, 제2 채널 시트 는 제2 소스 전극과 제2 드레인 전극에 의해 지지될 수 있다. 도 22a, 도 22b를 참조하면, 제1 채널 시트와 제2 채널 시트에 각각 게이트 절연막을 증착한다. 게이트 절연막은 CVD, MOCVD 또는 ALD 방법에 의해 형성될 수 있다. 게이트 절연막은 제1 채널 시트 와 제2 채널 시트의 세 면을 둘러싸도록 형성될 수 있다. 그리고, 게이트 절연막 둘레에 게이트 전극을 증착하면, 도 18a, 도 18와 같은 구조가 형성될 수 있다. 상술한 바와 같이 예시적인 실시 예에 따른 반도체 소자 제조 방법은 유전체 벽을 나중에 형성하거나, 유전체 벽을 먼저 형성하는 두 가지 방법이 가능하다. 예시적인 실시 예에 따른 반도체 소자는 다중 브릿지 형태의 나노 채널 시트를 구비하여, 쇼트 채널 효과를 억 제하고, 채널의 두께와 채널 길이를 효과적으로 줄일 수 있다. 또한, 예시적인 실시 예에 따른 반도체 소자는초소형의 크기를 가지며 전기적인 성능이 우수하므로 집적도가 높은 집적 회로 소자에 적용되기에 적합하다. 예시적인 실시 예에 따른 반도체 소자는 디지털 회로 또는 아날로그 회로를 구성할 수 있다. 일부 실시예들에서, 예시적인 반도체 소자는 고전압 트랜지스터 또는 저전압 트랜지스터로서 사용될 수 있다. 예를 들면, 예시적인 실시 예의 반도체 소자는 고전압에서 동작하는 비휘발성 메모리 소자인 플래쉬 메모리 소자 또 는 EEPROM (electrically erasable and programmable read only memory) 소자의 주변 회로를 구성하는 고전압 트랜지스터를 구성할 수 있다. 또는, 예시적인 실시 예는 10 V 이상의 동작 전압, 예를 들면 20 ∼ 30 V의 동작 전압을 요구하는 LCD (liquid crystal display)용 IC 장치, 또는 100 V의 동작 전압을 요구하는 PDP (plasma display panel)에 이용되는 IC 칩 등에 포함되는 트랜지스터를 구성할 수 있다. 도 23은 예시적인 실시 예에 따른 디스플레이 구동 집적회로 (display driver IC: DDI) 및 DDI를 구 비하는 디스플레이 장치의 개략적인 블록 다이어그램이다. 도 23을 참조하면, DDI는 제어부 (controller), 파워 공급 회로부 (power supply circuit), 드 라이버 블록 (driver block), 및 메모리 블록 (memory block)을 포함할 수 있다. 제어부는 중 앙 처리 장치 (main processing unit: MPU)로부터 인가되는 명령을 수신하여 디코딩하고, 상기 명령에 따 른 동작을 구현하기 위해 DDI의 각 블록들을 제어한다. 파워 공급 회로부는 제어부의 제어에 응 답하여 구동 전압을 생성한다. 드라이버 블록은 제어부의 제어에 응답하여 파워 공급 회로부에 서 생성된 구동 전압을 이용하여 디스플레이 패널를 구동한다. 디스플레이 패널은 액정 디스플레이 패널 (liquid crystal display panel) 또는 플라즈마 디스플레이 패널 (plasma display panel)일 수 있다. 메 모리 블록은 제어부로 입력되는 명령 또는 제어부로부터 출력되는 제어 신호들을 일시적으로 저 장하거나, 필요한 데이터들을 저장하는 블록으로서, RAM, ROM 등의 메모리를 포함할 수 있다. 파워 공급 회로부 및 드라이버 블록은 도 1 내지 도 9를 참조하여 상술한 예시적인 실시 예에 따른 반도체 소자를 포 함할 수 있다. 도 24는 예시적인 실시 예에 따른 인버터의 회로도이다. 인버터는 CMOS 트랜지스터를 포함한다. CMOS 트랜지스터는 전원 단자(Vdd)와 접지 단자와의 사 이에 연결된 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함한다. CMOS 트랜지스터는 도 1 내지 도 9를 참조하여 상술한 예시적인 실시 예에 따른 반도체 소자를 포함할 수 있다. 도 25는 예시적인 실시 예에 따른 SRAM 소자의 회로도이다. SRAM 소자는 한 쌍의 구동 트랜지스터를 포함한다. 한 쌍의 구동 트랜지스터는 각각 전원 단자 (Vdd)와 접지 단자와의 사이에 연결된 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함한다. CMOS SRAM 소자는 한 쌍의 전송 트랜지스터를 더 포함할 수 있다. 구동 트랜지스터를 구성하는 PMOS 트랜 지스터 및 NMOS 트랜지스터의 공통 노드에 전송 트랜지스터의 소스가 교차 연결된다. PMOS 트랜 지스터의 소스에는 전원 단자(Vdd)가 연결되어 있으며, NMOS 트랜지스터의 소스에는 접지 단자가 연 결된다. 한 쌍의 전송 트랜지스터의 게이트에는 워드 라인(WL)이 연결되고, 한 쌍의 전송 트랜지스터 각각의 드레인에는 비트 라인(BL) 및 반전된 비트 라인이 각각 연결될 수 있다. SRAM 소자의 구동 트랜지스터 및 전송 트랜지스터 중 적어도 하나는 도 1 내지 도 9를 참조하여 상술한 예시적인 실시 예에 따른 반도체 소자를 포함할 수 있다. 도 26은 예시적인 실시 예에 따른 NAND 회로의 회로도이다. CMOS NAND 회로는 서로 다른 입력 신호가 전달되는 한 쌍의 CMOS 트랜지스터를 포함한다. CMOS NAND 회로 는 도 1 내지 도 9를 참조하여 상술한 예시적인 실시 예에 따른 반도체 소자를 포함할 수 있다. 도 27은 예시적인 실시 예에 따른 전자 시스템을 도시한 블록 다이어그램이다. 전자 시스템은 메모리 및 메모리 콘트롤러를 포함한다. 메모리 콘트롤러는 호스트의 요청에 응답하여 메모리로부터의 데이타 독출 및/또는 상기 메모리로의 데이타 기입을 위하여 메모리 를 제어할 수 있다. 메모리 및 메모리 콘트롤러 중 적어도 하나는 도 1 내지 도 9를 참조하여 상술한 예시적인 실시 예에 따른 반도체 소자를 포함할 수 있다. 도 28은 예시적인 실시 예에 따른 전자 시스템의 블록 다이어그램이다. 전자 시스템은 무선 통신 장치, 또는 무선 환경 하에서 정보를 전송 및/또는 수신할 수 있는 장치를 구성 할 수 있다. 전자 시스템은 콘트롤러, 입출력 장치 (I/O), 메모리, 및 무선 인터페이 스를 포함하며, 이들은 각각 버스를 통해 상호 연결되어 있다. 콘트롤러는 마이크로프로세서 (microprocessor), 디지탈 신호 프로세서, 또는 이들과 유사한 처리 장치 중 적어도 하나를 포함할 수 있다. 입출력 장치는 키패드 (keypad), 키보드 (keyboard), 또는 디스플레 이 (display) 중 적어도 하나를 포함할 수 있다. 메모리는 콘트롤러에 의해 실행된 명령을 저장하 는 데 사용될 수 있다. 예를 들면, 메모리는 유저 데이타 (user data)를 저장하는 데 사용될 수 있다. 전 자 시스템은 무선 커뮤니케이션 네트워크를 통해 데이타를 전송/수신하기 위하여 상기 무선 인터페이스 를 이용할 수 있다. 무선 인터페이스는 안테나 및/또는 무선 트랜시버 (wireless transceiver)를 포함할 수 있다. 일부 실시예에서, 상기 전자 시스템은 제3 세대 통신 시스템, 예를 들면, CDMA(code division multiple access), GSM (global system for mobile communications), NADC (north American digital cellular), E-TDMA (extended-time division multiple access), 및/또는 WCDMA (wide band code division multiple access)와 같은 제3 세대 통신 시스템의 통신 인터페이스 프로토콜에 사용될 수 있다. 상기 전자 시스 템은 도 1 내지 도 9를 참조하여 상술한 예시적인 실시 예에 따른 반도체 소자를 포함할 수 있다. 예시적인 실시 예에 따른 반도체 소자는 초소형의 구조로 양호한 전기적 성능을 나타낼 수 있어 집적 회로 소자 에 적용될 수 있고, 소형화, 저전력, 고성능을 구현할 수 있다. 상술한 반도체 소자, 이의 제조방법은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과 하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것 이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 본 발명의 범위는 따라서 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다."}
{"patent_id": "10-2024-0135096", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 예시적인 실시 예에 따른 반도체 소자의 사시도이다. 도 2는 전극을 제외한 반도체 소자의 사시도이다. 도 3은 도 1의 A-A'선 단면도이다. 도 4는 도 1의 B-B'선 단면도이다. 도 5a는 도 4에서 전압 공급 구조를 변경한 예를 도시한 것이다. 도 5b는 도 5a의 C-C'선 단면도이다. 도 6은 도 3에서 아이솔레이터가 더 구비된 예를 도시한 것이다. 도 7은 도 6의 전압 인가 구조를 도시한 것이다. 도 8은 예시적인 실시 예에 따른 반도체 소자의 사시도이다. 도 9는 도 8의 D-D'선 단면도이다. 도 10 내지 도 12는 예시적인 실시 예에 따른 반도체 소자 어레이 구조물을 개략적으로 도시한 것이다. 도 13a 내지 도 18b는 예시적인 실시 예에 따른 반도체 소자 제조 방법을 도시한 것이다. 도 19a 내지 도 22b는 예시적인 실시 예에 따른 반도체 소자 제조 방법을 도시한 것이다. 도 23은 예시적인 실시 예에 따른 전계 효과 트랜지스터를 포함하는 디스플레이 구동 집적회로 (display driver IC: DDI) 및 DDI를 구비하는 디스플레이 장치의 개략적인 블록 다이어그램이다. 도 24는 예시적인 실시 예에 따른 반도체 소자를 포함하는 인버터의 회로도이다. 도 25는 예시적인 실시 예에 따른 반도체 소자를 포함하는 SRAM 소자의 회로도이다. 도 26은 예시적인 실시 예에 따른 반도체 소자를 포함하는 NAND 회로의 회로도이다. 도 27은 예시적인 실시 예에 따른 반도체 소자를 포함하는 전자 시스템의 블록 다이어그램이다. 도 28은 예시적인 실시 예에 따른 반도체 소자를 포함하는 전자 시스템의 블록 다이어그램이다."}
