Fitter report for ALU
Sat Jul 02 17:41:04 2011
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing
 34. Advanced Data - General
 35. Advanced Data - Placement Preparation
 36. Advanced Data - Placement
 37. Advanced Data - Routing
 38. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; Fitter Summary                                                          ;
+-------------------------------+-----------------------------------------+
; Fitter Status                 ; Successful - Sat Jul 02 17:41:04 2011   ;
; Quartus II Version            ; 9.0 Build 132 02/25/2009 SJ Web Edition ;
; Revision Name                 ; ALU                                     ;
; Top-level Entity Name         ; ALU                                     ;
; Family                        ; Stratix II                              ;
; Device                        ; EP2S15F484C3                            ;
; Timing Models                 ; Final                                   ;
; Logic utilization             ; 2 %                                     ;
;     Combinational ALUTs       ; 169 / 12,480 ( 1 % )                    ;
;     Dedicated logic registers ; 110 / 12,480 ( < 1 % )                  ;
; Total registers               ; 110                                     ;
; Total pins                    ; 103 / 343 ( 30 % )                      ;
; Total virtual pins            ; 0                                       ;
; Total block memory bits       ; 0 / 419,328 ( 0 % )                     ;
; DSP block 9-bit elements      ; 0 / 96 ( 0 % )                          ;
; Total PLLs                    ; 0 / 6 ( 0 % )                           ;
; Total DLLs                    ; 0 / 2 ( 0 % )                           ;
+-------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; AUTO                           ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; addRes[31] ; Incomplete set of assignments ;
; addRes[30] ; Incomplete set of assignments ;
; addRes[29] ; Incomplete set of assignments ;
; addRes[28] ; Incomplete set of assignments ;
; addRes[27] ; Incomplete set of assignments ;
; addRes[26] ; Incomplete set of assignments ;
; addRes[25] ; Incomplete set of assignments ;
; addRes[24] ; Incomplete set of assignments ;
; addRes[23] ; Incomplete set of assignments ;
; addRes[22] ; Incomplete set of assignments ;
; addRes[21] ; Incomplete set of assignments ;
; addRes[20] ; Incomplete set of assignments ;
; addRes[19] ; Incomplete set of assignments ;
; addRes[18] ; Incomplete set of assignments ;
; addRes[17] ; Incomplete set of assignments ;
; addRes[16] ; Incomplete set of assignments ;
; addRes[15] ; Incomplete set of assignments ;
; addRes[14] ; Incomplete set of assignments ;
; addRes[13] ; Incomplete set of assignments ;
; addRes[12] ; Incomplete set of assignments ;
; addRes[11] ; Incomplete set of assignments ;
; addRes[10] ; Incomplete set of assignments ;
; addRes[9]  ; Incomplete set of assignments ;
; addRes[8]  ; Incomplete set of assignments ;
; addRes[7]  ; Incomplete set of assignments ;
; addRes[6]  ; Incomplete set of assignments ;
; addRes[5]  ; Incomplete set of assignments ;
; addRes[4]  ; Incomplete set of assignments ;
; addRes[3]  ; Incomplete set of assignments ;
; addRes[2]  ; Incomplete set of assignments ;
; addRes[1]  ; Incomplete set of assignments ;
; addRes[0]  ; Incomplete set of assignments ;
; Func[2]    ; Incomplete set of assignments ;
; input2[23] ; Incomplete set of assignments ;
; Func[0]    ; Incomplete set of assignments ;
; input1[31] ; Incomplete set of assignments ;
; input2[31] ; Incomplete set of assignments ;
; select     ; Incomplete set of assignments ;
; Func[1]    ; Incomplete set of assignments ;
; input2[30] ; Incomplete set of assignments ;
; input2[29] ; Incomplete set of assignments ;
; input2[28] ; Incomplete set of assignments ;
; input2[27] ; Incomplete set of assignments ;
; input2[26] ; Incomplete set of assignments ;
; input2[25] ; Incomplete set of assignments ;
; input2[24] ; Incomplete set of assignments ;
; input2[22] ; Incomplete set of assignments ;
; input2[21] ; Incomplete set of assignments ;
; input2[20] ; Incomplete set of assignments ;
; input2[19] ; Incomplete set of assignments ;
; input2[18] ; Incomplete set of assignments ;
; input2[17] ; Incomplete set of assignments ;
; input2[16] ; Incomplete set of assignments ;
; input2[15] ; Incomplete set of assignments ;
; input2[14] ; Incomplete set of assignments ;
; input2[13] ; Incomplete set of assignments ;
; input2[12] ; Incomplete set of assignments ;
; input2[11] ; Incomplete set of assignments ;
; input2[10] ; Incomplete set of assignments ;
; input2[9]  ; Incomplete set of assignments ;
; input2[8]  ; Incomplete set of assignments ;
; input2[7]  ; Incomplete set of assignments ;
; input2[6]  ; Incomplete set of assignments ;
; input2[5]  ; Incomplete set of assignments ;
; input2[4]  ; Incomplete set of assignments ;
; input2[3]  ; Incomplete set of assignments ;
; input2[2]  ; Incomplete set of assignments ;
; input2[1]  ; Incomplete set of assignments ;
; input2[0]  ; Incomplete set of assignments ;
; input1[0]  ; Incomplete set of assignments ;
; input1[1]  ; Incomplete set of assignments ;
; input1[2]  ; Incomplete set of assignments ;
; input1[3]  ; Incomplete set of assignments ;
; input1[4]  ; Incomplete set of assignments ;
; input1[5]  ; Incomplete set of assignments ;
; input1[6]  ; Incomplete set of assignments ;
; input1[7]  ; Incomplete set of assignments ;
; input1[8]  ; Incomplete set of assignments ;
; input1[9]  ; Incomplete set of assignments ;
; input1[10] ; Incomplete set of assignments ;
; input1[11] ; Incomplete set of assignments ;
; input1[12] ; Incomplete set of assignments ;
; input1[13] ; Incomplete set of assignments ;
; input1[14] ; Incomplete set of assignments ;
; input1[15] ; Incomplete set of assignments ;
; input1[16] ; Incomplete set of assignments ;
; input1[17] ; Incomplete set of assignments ;
; input1[18] ; Incomplete set of assignments ;
; input1[19] ; Incomplete set of assignments ;
; input1[20] ; Incomplete set of assignments ;
; input1[21] ; Incomplete set of assignments ;
; input1[22] ; Incomplete set of assignments ;
; input1[23] ; Incomplete set of assignments ;
; input1[24] ; Incomplete set of assignments ;
; input1[25] ; Incomplete set of assignments ;
; input1[26] ; Incomplete set of assignments ;
; input1[27] ; Incomplete set of assignments ;
; input1[28] ; Incomplete set of assignments ;
; input1[29] ; Incomplete set of assignments ;
; input1[30] ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; load       ; Incomplete set of assignments ;
; start      ; Incomplete set of assignments ;
+------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+-------------------------+--------------------+
; Type                    ; Value              ;
+-------------------------+--------------------+
; Placement               ;                    ;
;     -- Requested        ; 0 / 382 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 382 ( 0.00 % ) ;
;                         ;                    ;
; Routing (by Connection) ;                    ;
;     -- Requested        ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )   ;
+-------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 382     ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/negar/Desktop/project/add/add/ALU.pin.


+------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                              ;
+-----------------------------------------------------------------------------------+------------------------+
; Resource                                                                          ; Usage                  ;
+-----------------------------------------------------------------------------------+------------------------+
; Combinational ALUTs                                                               ; 169 / 12,480 ( 1 % )   ;
; Dedicated logic registers                                                         ; 110 / 12,480 ( < 1 % ) ;
;                                                                                   ;                        ;
; Combinational ALUT usage by number of inputs                                      ;                        ;
;     -- 7 input functions                                                          ; 1                      ;
;     -- 6 input functions                                                          ; 7                      ;
;     -- 5 input functions                                                          ; 30                     ;
;     -- 4 input functions                                                          ; 53                     ;
;     -- <=3 input functions                                                        ; 78                     ;
;                                                                                   ;                        ;
; Combinational ALUTs by mode                                                       ;                        ;
;     -- normal mode                                                                ; 168                    ;
;     -- extended LUT mode                                                          ; 1                      ;
;     -- arithmetic mode                                                            ; 0                      ;
;     -- shared arithmetic mode                                                     ; 0                      ;
;                                                                                   ;                        ;
; Logic utilization                                                                 ; 221 / 12,480 ( 2 % )   ;
;     -- Difficulty Clustering Design                                               ; Low                    ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 213                    ;
;         -- Combinational with no register                                         ; 103                    ;
;         -- Register only                                                          ; 44                     ;
;         -- Combinational with a register                                          ; 66                     ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; 0                      ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 8                      ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 1                      ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 7                      ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                      ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                      ;
;         -- Unavailable due to LAB input limits                                    ; 0                      ;
;                                                                                   ;                        ;
; Total registers*                                                                  ; 110 / 14,410 ( < 1 % ) ;
;     -- Dedicated logic registers                                                  ; 110 / 12,480 ( < 1 % ) ;
;     -- I/O registers                                                              ; 0 / 1,930 ( 0 % )      ;
;                                                                                   ;                        ;
; ALMs:  partially or completely used                                               ; 111 / 6,240 ( 2 % )    ;
;                                                                                   ;                        ;
; Total LABs:  partially or completely used                                         ; 14 / 780 ( 2 % )       ;
;                                                                                   ;                        ;
; User inserted logic elements                                                      ; 0                      ;
; Virtual pins                                                                      ; 0                      ;
; I/O pins                                                                          ; 103 / 343 ( 30 % )     ;
;     -- Clock pins                                                                 ; 8 / 16 ( 50 % )        ;
; Global signals                                                                    ; 1                      ;
; M512s                                                                             ; 0 / 104 ( 0 % )        ;
; M4Ks                                                                              ; 0 / 78 ( 0 % )         ;
; Total block memory bits                                                           ; 0 / 419,328 ( 0 % )    ;
; Total block memory implementation bits                                            ; 0 / 419,328 ( 0 % )    ;
; DSP block 9-bit elements                                                          ; 0 / 96 ( 0 % )         ;
; PLLs                                                                              ; 0 / 6 ( 0 % )          ;
; Global clocks                                                                     ; 1 / 16 ( 6 % )         ;
; Regional clocks                                                                   ; 0 / 32 ( 0 % )         ;
; SERDES transmitters                                                               ; 0 / 38 ( 0 % )         ;
; SERDES receivers                                                                  ; 0 / 42 ( 0 % )         ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )          ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)                                               ; 2% / 2% / 3%           ;
; Maximum fan-out node                                                              ; clk~clkctrl            ;
; Maximum fan-out                                                                   ; 110                    ;
; Highest non-global fan-out signal                                                 ; Func[0]                ;
; Highest non-global fan-out                                                        ; 63                     ;
; Total fan-out                                                                     ; 1091                   ;
; Average fan-out                                                                   ; 2.55                   ;
+-----------------------------------------------------------------------------------+------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Func[0]    ; K8    ; 5        ; 40           ; 18           ; 2           ; 63                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Func[1]    ; J20   ; 2        ; 0            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Func[2]    ; D12   ; 3        ; 17           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk        ; N20   ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[0]  ; R5    ; 6        ; 40           ; 6            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[10] ; M20   ; 2        ; 0            ; 16           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[11] ; K21   ; 2        ; 0            ; 17           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[12] ; R1    ; 6        ; 40           ; 8            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[13] ; M2    ; 5        ; 40           ; 16           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[14] ; P19   ; 1        ; 0            ; 8            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[15] ; K6    ; 5        ; 40           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[16] ; P6    ; 6        ; 40           ; 8            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[17] ; G6    ; 5        ; 40           ; 24           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[18] ; A7    ; 4        ; 29           ; 27           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[19] ; N3    ; 6        ; 40           ; 10           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[1]  ; N8    ; 6        ; 40           ; 9            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[20] ; V6    ; 7        ; 39           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[21] ; M21   ; 2        ; 0            ; 16           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[22] ; K7    ; 5        ; 40           ; 18           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[23] ; H7    ; 4        ; 39           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[24] ; E8    ; 4        ; 34           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[25] ; D5    ; 4        ; 39           ; 27           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[26] ; L8    ; 5        ; 40           ; 17           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[27] ; P5    ; 6        ; 40           ; 8            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[28] ; D8    ; 4        ; 34           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[29] ; K3    ; 5        ; 40           ; 18           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[2]  ; T1    ; 6        ; 40           ; 7            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[30] ; F8    ; 4        ; 35           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[31] ; T2    ; 6        ; 40           ; 7            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[3]  ; T10   ; 7        ; 30           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[4]  ; H2    ; 5        ; 40           ; 20           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[5]  ; M3    ; 5        ; 40           ; 16           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[6]  ; F2    ; 5        ; 40           ; 23           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[7]  ; Y6    ; 7        ; 31           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[8]  ; V10   ; 7        ; 33           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[9]  ; U9    ; 7        ; 34           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[0]  ; N7    ; 6        ; 40           ; 9            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[10] ; K22   ; 2        ; 0            ; 17           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[11] ; F4    ; 5        ; 40           ; 25           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[12] ; J8    ; 5        ; 40           ; 22           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[13] ; H4    ; 5        ; 40           ; 22           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[14] ; E2    ; 5        ; 40           ; 24           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[15] ; K2    ; 5        ; 40           ; 17           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[16] ; L21   ; 2        ; 0            ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[17] ; Y3    ; 7        ; 39           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[18] ; W7    ; 7        ; 37           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[19] ; P8    ; 6        ; 40           ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[1]  ; J7    ; 5        ; 40           ; 22           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[20] ; A5    ; 4        ; 31           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[21] ; F9    ; 4        ; 34           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[22] ; H3    ; 5        ; 40           ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[23] ; R18   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[24] ; J2    ; 5        ; 40           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[25] ; H6    ; 5        ; 40           ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[26] ; H5    ; 5        ; 40           ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[27] ; G3    ; 5        ; 40           ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[28] ; U6    ; 7        ; 37           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[29] ; G2    ; 5        ; 40           ; 21           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[2]  ; L7    ; 5        ; 40           ; 17           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[30] ; G7    ; 4        ; 38           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[31] ; K4    ; 5        ; 40           ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[3]  ; N4    ; 6        ; 40           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[4]  ; V7    ; 7        ; 35           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[5]  ; R9    ; 7        ; 34           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[6]  ; E4    ; 5        ; 40           ; 26           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[7]  ; L15   ; 2        ; 0            ; 17           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[8]  ; P7    ; 6        ; 40           ; 7            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[9]  ; K1    ; 5        ; 40           ; 17           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; load       ; G1    ; 5        ; 40           ; 21           ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; select     ; J3    ; 5        ; 40           ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; start      ; AA4   ; 7        ; 38           ; 0            ; 3           ; 46                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; addRes[0]  ; J6    ; 5        ; 40           ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[10] ; AA10  ; 10       ; 25           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[11] ; L20   ; 2        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[12] ; C7    ; 4        ; 29           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[13] ; P2    ; 6        ; 40           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[14] ; L16   ; 2        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[15] ; C4    ; 4        ; 38           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[16] ; L2    ; 5        ; 40           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[17] ; L3    ; 5        ; 40           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[18] ; U7    ; 7        ; 38           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[19] ; P3    ; 6        ; 40           ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[1]  ; T9    ; 7        ; 34           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[20] ; E6    ; 4        ; 39           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[21] ; G5    ; 5        ; 40           ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[22] ; B13   ; 3        ; 18           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[23] ; H1    ; 5        ; 40           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[24] ; F6    ; 4        ; 38           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[25] ; U8    ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[26] ; E7    ; 4        ; 37           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[27] ; G9    ; 4        ; 33           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[28] ; J5    ; 5        ; 40           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[29] ; G8    ; 4        ; 37           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[2]  ; E9    ; 4        ; 33           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[30] ; D3    ; 4        ; 38           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[31] ; F7    ; 4        ; 35           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[3]  ; K5    ; 5        ; 40           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[4]  ; F1    ; 5        ; 40           ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[5]  ; Y5    ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[6]  ; N1    ; 6        ; 40           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[7]  ; AB5   ; 7        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[8]  ; R2    ; 6        ; 40           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; addRes[9]  ; N2    ; 6        ; 40           ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 40 ( 8 % )   ; 3.3V          ; --           ;
; 2        ; 9 / 44 ( 20 % )  ; 3.3V          ; --           ;
; 3        ; 3 / 50 ( 6 % )   ; 3.3V          ; --           ;
; 4        ; 19 / 35 ( 54 % ) ; 3.3V          ; --           ;
; 5        ; 36 / 44 ( 82 % ) ; 3.3V          ; --           ;
; 6        ; 17 / 40 ( 43 % ) ; 3.3V          ; --           ;
; 7        ; 16 / 34 ( 47 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 10       ; 1 / 6 ( 17 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                       ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 277        ; 4        ; ^MSEL3                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A5       ; 307        ; 4        ; input2[20]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 311        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 315        ; 4        ; input1[18]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 318        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A10      ; 323        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A13      ; 329        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A15      ; 343        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 347        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 351        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 350        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 375        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 383        ; 3        ; ^nCE                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 191        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ; 181        ; 7        ; start                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA5      ; 163        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 159        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 155        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 151        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 144        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 147        ; 10       ; addRes[10]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 141        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 138        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 137        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 127        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 123        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 119        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 115        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 85         ; 8        ; #TCK                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 86         ; 8        ; #TMS                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 190        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 161        ; 7        ; addRes[7]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB6      ; 157        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 153        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 150        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ; 145        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB13     ; 139        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ; 125        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 124        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 117        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 118        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 87         ; 8        ; #TRST                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ; 84         ; 8        ; #TDI                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 276        ; 4        ; #TDO                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 279        ; 4        ; ^MSEL2                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B5       ; 305        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 309        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 313        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 317        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 320        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 321        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 327        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 328        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 331        ; 3        ; addRes[22]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 341        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 345        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 349        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 353        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 377        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 381        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 275        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 273        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 285        ; 4        ; addRes[15]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 306        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 308        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 316        ; 4        ; addRes[12]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 314        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 319        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 324        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 325        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 326        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 330        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 354        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 342        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 344        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 352        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 355        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 369        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 384        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C21      ; 2          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 0          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 271        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 269        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 287        ; 4        ; addRes[30]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D4       ; 278        ; 4        ; ^MSEL1                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 283        ; 4        ; input1[25]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 293        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 297        ; 4        ; input1[28]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 322        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 337        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 333        ; 3        ; Func[2]                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 332        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 356        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 361        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ; 373        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 379        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 382        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 371        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 6          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 4          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 267        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 265        ; 5        ; input2[14]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 274        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 272        ; 5        ; input2[6]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 280        ; 4        ; ^MSEL0                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 281        ; 4        ; addRes[20]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 289        ; 4        ; addRes[26]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 298        ; 4        ; input1[24]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 301        ; 4        ; addRes[2]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 312        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 335        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 339        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 338        ; 3        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 357        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 365        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 374        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ; 376        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ; 380        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 3          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 1          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 10         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 8          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 263        ; 5        ; addRes[4]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 261        ; 5        ; input1[6]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 270        ; 5        ; input2[11]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 268        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 288        ; 4        ; addRes[24]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F7       ; 296        ; 4        ; addRes[31]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 294        ; 4        ; input1[30]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 300        ; 4        ; input2[21]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F13      ; 346        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 358        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 367        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 362        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 378        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 11         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 9          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 14         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 12         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 255        ; 5        ; load                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 253        ; 5        ; input2[29]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 262        ; 5        ; input2[27]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 260        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 266        ; 5        ; addRes[21]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ; 264        ; 5        ; input1[17]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G7       ; 286        ; 4        ; input2[30]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 291        ; 4        ; addRes[29]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 302        ; 4        ; addRes[27]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 9        ; VCC_PLL5_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCD_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ; 336        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 348        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 359        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 366        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 370        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 7          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 5          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ; 19         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G20      ; 17         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 22         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 20         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 251        ; 5        ; addRes[23]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 249        ; 5        ; input1[4]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 259        ; 5        ; input2[22]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 257        ; 5        ; input2[13]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ; 254        ; 5        ; input2[26]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H6       ; 252        ; 5        ; input2[25]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 284        ; 4        ; input1[23]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ; 304        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ;            ; 4        ; VCCPD4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H11      ; 334        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 340        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ; 3        ; VCCPD3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 360        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ; 368        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 15         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 13         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 18         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 16         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 26         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 24         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 247        ; 5        ; input2[24]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 245        ; 5        ; select                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 250        ; 5        ; addRes[28]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J6       ; 248        ; 5        ; addRes[0]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 258        ; 5        ; input2[1]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ; 256        ; 5        ; input2[12]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 364        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ; 23         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 21         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 27         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 25         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 30         ; 2        ; Func[1]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 28         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 239        ; 5        ; input2[9]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 237        ; 5        ; input2[15]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 243        ; 5        ; input1[29]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 241        ; 5        ; input2[31]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 246        ; 5        ; addRes[3]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 244        ; 5        ; input1[15]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ; 242        ; 5        ; input1[22]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 240        ; 5        ; Func[0]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 2        ; VCCPD2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 35         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 33         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 31         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 29         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 34         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 32         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 38         ; 2        ; input1[11]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 36         ; 2        ; input2[10]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 233        ; 5        ; addRes[16]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 235        ; 5        ; addRes[17]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 238        ; 5        ; input2[2]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 236        ; 5        ; input1[26]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ; 5        ; VCCPD5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 39         ; 2        ; input2[7]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 37         ; 2        ; addRes[14]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 40         ; 2        ; addRes[11]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ; 42         ; 2        ; input2[16]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M2       ; 232        ; 5        ; input1[13]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 234        ; 5        ; input1[5]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCD_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCD_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ; 41         ; 2        ; input1[10]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 43         ; 2        ; input1[21]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N1       ; 231        ; 6        ; addRes[6]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 229        ; 6        ; addRes[9]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 230        ; 6        ; input1[19]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 228        ; 6        ; input2[3]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 226        ; 6        ; input2[0]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ; 224        ; 6        ; input1[1]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ;            ; 6        ; VCCPD6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ; 51         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 49         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ; 47         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N20      ; 45         ; 1        ; clk                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 46         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 44         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 227        ; 6        ; addRes[13]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 225        ; 6        ; addRes[19]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 222        ; 6        ; input1[27]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ; 220        ; 6        ; input1[16]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ; 218        ; 6        ; input2[8]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ; 216        ; 6        ; input2[19]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ; 7        ; VCCPD7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ; 1        ; VCCPD1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P16      ; 59         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 57         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 55         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 53         ; 1        ; input1[14]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P20      ; 50         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 48         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 223        ; 6        ; input1[12]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 221        ; 6        ; addRes[8]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 215        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 213        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 214        ; 6        ; input1[0]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 212        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 202        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 200        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 168        ; 7        ; input2[5]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ;            ; 10       ; VCC_PLL6_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ; 8        ; VCCPD8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R14      ; 106        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 89         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 83         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 81         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 63         ; 1        ; input2[23]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R19      ; 61         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ; 54         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 52         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 219        ; 6        ; input1[2]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ; 217        ; 6        ; input1[31]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 207        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 205        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 210        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 208        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 186        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 172        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 170        ; 7        ; addRes[1]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 156        ; 7        ; input1[3]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 120        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 108        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 98         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 92         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 67         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 65         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 66         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 64         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 58         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 56         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 211        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 209        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 206        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 204        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 179        ; 7        ; input2[28]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U7       ; 180        ; 7        ; addRes[18]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ; 173        ; 7        ; addRes[25]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U9       ; 171        ; 7        ; input1[9]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 158        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCD_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 130        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 112        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 103        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 99         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 94         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 71         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 69         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 70         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 68         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 62         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 60         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 203        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 201        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 198        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 196        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 188        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 185        ; 7        ; input1[20]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 175        ; 7        ; input2[4]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 166        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 149        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 165        ; 7        ; input1[8]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 132        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 134        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 114        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 105        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 97         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 93         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 90         ; 8        ; ^VCCSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ; 75         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ; 73         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 74         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 72         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 199        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 197        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 194        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 192        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 182        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 177        ; 7        ; input2[18]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 148        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 142        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 133        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 135        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ; 128        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 109        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 102        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 101        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 95         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 88         ; 8        ; ^nCONFIG                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ; 79         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 77         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 78         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 76         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 195        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 193        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 184        ; 7        ; input2[17]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y4       ; 189        ; 7        ; PLL_ENA                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ; 162        ; 7        ; addRes[5]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y6       ; 160        ; 7        ; input1[7]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y7       ; 154        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 152        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ; 146        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 140        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 143        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 136        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 131        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 110        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 126        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 121        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 116        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 113        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ; 91         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y21      ; 82         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 80         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; HyperTransport                   ; 0 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.2-V HSTL                       ; 0 pF  ; Not Available                      ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential 1.2-V HSTL          ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------+---------------------+---------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; Combinational ALUTs ; ALMs    ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                            ; Library Name ;
;                                      ;                     ;         ;                           ;               ;                   ;       ;      ;        ;              ;         ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                ;              ;
+--------------------------------------+---------------------+---------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------------------+--------------+
; |ALU                                 ; 169 (0)             ; 111 (0) ; 110 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 103  ; 0            ; 103 (0)                        ; 44 (0)             ; 66 (0)                        ; |ALU                                                                           ; work         ;
;    |CLA:inst|                        ; 60 (28)             ; 45 (28) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (28)                        ; 0 (0)              ; 2 (0)                         ; |ALU|CLA:inst                                                                  ; work         ;
;       |FullAdder:inst168|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|CLA:inst|FullAdder:inst168                                                ; work         ;
;       |FullAdder:inst169|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst169                                                ; work         ;
;       |FullAdder:inst170|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst170                                                ; work         ;
;       |FullAdder:inst171|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst171                                                ; work         ;
;       |FullAdder:inst172|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst172                                                ; work         ;
;       |FullAdder:inst173|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst173                                                ; work         ;
;       |FullAdder:inst174|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst174                                                ; work         ;
;       |FullAdder:inst175|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst175                                                ; work         ;
;       |FullAdder:inst186|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst186                                                ; work         ;
;       |FullAdder:inst187|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst187                                                ; work         ;
;       |FullAdder:inst188|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst188                                                ; work         ;
;       |FullAdder:inst189|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst189                                                ; work         ;
;       |FullAdder:inst190|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst190                                                ; work         ;
;       |FullAdder:inst191|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst191                                                ; work         ;
;       |FullAdder:inst192|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst192                                                ; work         ;
;       |FullAdder:inst193|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst193                                                ; work         ;
;       |FullAdder:inst194|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst194                                                ; work         ;
;       |FullAdder:inst195|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst195                                                ; work         ;
;       |FullAdder:inst196|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst196                                                ; work         ;
;       |FullAdder:inst197|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst197                                                ; work         ;
;       |FullAdder:inst198|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst198                                                ; work         ;
;       |FullAdder:inst199|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst199                                                ; work         ;
;       |FullAdder:inst200|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst200                                                ; work         ;
;       |FullAdder:inst201|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst201                                                ; work         ;
;       |FullAdder:inst202|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst202                                                ; work         ;
;       |FullAdder:inst203|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst203                                                ; work         ;
;       |FullAdder:inst204|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst204                                                ; work         ;
;       |FullAdder:inst205|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst205                                                ; work         ;
;       |FullAdder:inst206|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst206                                                ; work         ;
;       |FullAdder:inst207|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst207                                                ; work         ;
;       |FullAdder:inst208|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|CLA:inst|FullAdder:inst208                                                ; work         ;
;       |FullAdder:inst209|            ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|CLA:inst|FullAdder:inst209                                                ; work         ;
;    |lpm_dff6:inst3|                  ; 0 (0)               ; 24 (0)  ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (0)                        ; |ALU|lpm_dff6:inst3                                                            ; work         ;
;       |lpm_ff:lpm_ff_component|      ; 0 (0)               ; 24 (24) ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |ALU|lpm_dff6:inst3|lpm_ff:lpm_ff_component                                    ; work         ;
;    |lpm_mux0:inst1|                  ; 1 (0)               ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |ALU|lpm_mux0:inst1                                                            ; work         ;
;       |lpm_mux:lpm_mux_component|    ; 1 (0)               ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |ALU|lpm_mux0:inst1|lpm_mux:lpm_mux_component                                  ; work         ;
;          |mux_nnc:auto_generated|    ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|lpm_mux0:inst1|lpm_mux:lpm_mux_component|mux_nnc:auto_generated           ; work         ;
;    |lpm_mux3:inst4|                  ; 30 (0)              ; 23 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 30 (0)                        ; |ALU|lpm_mux3:inst4                                                            ; work         ;
;       |lpm_mux:lpm_mux_component|    ; 30 (0)              ; 23 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 30 (0)                        ; |ALU|lpm_mux3:inst4|lpm_mux:lpm_mux_component                                  ; work         ;
;          |mux_bpc:auto_generated|    ; 30 (30)             ; 23 (23) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 30 (30)                       ; |ALU|lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated           ; work         ;
;    |lpm_mux4:inst5|                  ; 29 (0)              ; 26 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (0)                         ; 0 (0)              ; 0 (0)                         ; |ALU|lpm_mux4:inst5                                                            ; work         ;
;       |lpm_mux:lpm_mux_component|    ; 29 (0)              ; 26 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (0)                         ; 0 (0)              ; 0 (0)                         ; |ALU|lpm_mux4:inst5|lpm_mux:lpm_mux_component                                  ; work         ;
;          |mux_bpc:auto_generated|    ; 29 (29)             ; 26 (26) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (29)                        ; 0 (0)              ; 0 (0)                         ; |ALU|lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated           ; work         ;
;    |mul:inst2|                       ; 49 (0)              ; 51 (0)  ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)                         ; 44 (0)             ; 34 (0)                        ; |ALU|mul:inst2                                                                 ; work         ;
;       |CLA:inst4|                    ; 47 (15)             ; 32 (15) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (14)                        ; 0 (0)              ; 32 (1)                        ; |ALU|mul:inst2|CLA:inst4                                                       ; work         ;
;          |FullAdder:inst168|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst168                                     ; work         ;
;          |FullAdder:inst169|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst169                                     ; work         ;
;          |FullAdder:inst170|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst170                                     ; work         ;
;          |FullAdder:inst171|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst171                                     ; work         ;
;          |FullAdder:inst172|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst172                                     ; work         ;
;          |FullAdder:inst173|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst173                                     ; work         ;
;          |FullAdder:inst174|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst174                                     ; work         ;
;          |FullAdder:inst175|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst175                                     ; work         ;
;          |FullAdder:inst186|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst186                                     ; work         ;
;          |FullAdder:inst187|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst187                                     ; work         ;
;          |FullAdder:inst188|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst188                                     ; work         ;
;          |FullAdder:inst189|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst189                                     ; work         ;
;          |FullAdder:inst190|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst190                                     ; work         ;
;          |FullAdder:inst191|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst191                                     ; work         ;
;          |FullAdder:inst192|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst192                                     ; work         ;
;          |FullAdder:inst193|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst193                                     ; work         ;
;          |FullAdder:inst194|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst194                                     ; work         ;
;          |FullAdder:inst195|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst195                                     ; work         ;
;          |FullAdder:inst196|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst196                                     ; work         ;
;          |FullAdder:inst197|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst197                                     ; work         ;
;          |FullAdder:inst198|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst198                                     ; work         ;
;          |FullAdder:inst199|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst199                                     ; work         ;
;          |FullAdder:inst200|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst200                                     ; work         ;
;          |FullAdder:inst201|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst201                                     ; work         ;
;          |FullAdder:inst202|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst202                                     ; work         ;
;          |FullAdder:inst203|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst203                                     ; work         ;
;          |FullAdder:inst204|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst204                                     ; work         ;
;          |FullAdder:inst205|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst205                                     ; work         ;
;          |FullAdder:inst206|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst206                                     ; work         ;
;          |FullAdder:inst207|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst207                                     ; work         ;
;          |FullAdder:inst208|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst208                                     ; work         ;
;          |FullAdder:inst209|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|CLA:inst4|FullAdder:inst209                                     ; work         ;
;       |lpm_dff0:inst1|               ; 0 (0)               ; 10 (0)  ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 13 (0)             ; 1 (0)                         ; |ALU|mul:inst2|lpm_dff0:inst1                                                  ; work         ;
;          |lpm_ff:lpm_ff_component|   ; 0 (0)               ; 10 (10) ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 13 (13)            ; 1 (1)                         ; |ALU|mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component                          ; work         ;
;       |lpm_dff1:inst5|               ; 0 (0)               ; 26 (0)  ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |ALU|mul:inst2|lpm_dff1:inst5                                                  ; work         ;
;          |lpm_ff:lpm_ff_component|   ; 0 (0)               ; 26 (26) ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |ALU|mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component                          ; work         ;
;       |lpm_dff5:inst9|               ; 0 (0)               ; 29 (0)  ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (0)                        ; |ALU|mul:inst2|lpm_dff5:inst9                                                  ; work         ;
;          |lpm_ff:lpm_ff_component|   ; 0 (0)               ; 29 (29) ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |ALU|mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component                          ; work         ;
;       |lpm_mux2:inst3|               ; 1 (0)               ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |ALU|mul:inst2|lpm_mux2:inst3                                                  ; work         ;
;          |lpm_mux:lpm_mux_component| ; 1 (0)               ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |ALU|mul:inst2|lpm_mux2:inst3|lpm_mux:lpm_mux_component                        ; work         ;
;             |mux_bpc:auto_generated| ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|lpm_mux2:inst3|lpm_mux:lpm_mux_component|mux_bpc:auto_generated ; work         ;
;       |lpm_mux2:inst|                ; 1 (0)               ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |ALU|mul:inst2|lpm_mux2:inst                                                   ; work         ;
;          |lpm_mux:lpm_mux_component| ; 1 (0)               ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |ALU|mul:inst2|lpm_mux2:inst|lpm_mux:lpm_mux_component                         ; work         ;
;             |mux_bpc:auto_generated| ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU|mul:inst2|lpm_mux2:inst|lpm_mux:lpm_mux_component|mux_bpc:auto_generated  ; work         ;
+--------------------------------------+---------------------+---------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; addRes[31] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[30] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[29] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[28] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[27] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[26] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[25] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[24] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[23] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[22] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[21] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[20] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[19] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[18] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[17] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[16] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[15] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[14] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[13] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[12] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[11] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[10] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[9]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[8]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[7]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[6]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[5]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[4]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[3]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[2]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[1]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; addRes[0]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; Func[2]    ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[23] ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; Func[0]    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[31] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[31] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; select     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; Func[1]    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[30] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[29] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[28] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[27] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[26] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[25] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[24] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[22] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[21] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[20] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[19] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[18] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[17] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[16] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[15] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[14] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[13] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[12] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[11] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[10] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[9]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[8]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[7]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[6]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[5]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[4]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[3]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[2]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[1]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input2[0]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[0]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[1]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[2]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[3]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[4]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[5]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[6]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[7]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[8]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[9]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[10] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[11] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[12] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[13] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[14] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[15] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[16] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[17] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[18] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[19] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[20] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[21] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[22] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[23] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[24] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[25] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[26] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[27] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[28] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[29] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; input1[30] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; clk        ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; load       ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; start      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
+------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                         ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+
; Func[2]                                                                                                  ;                   ;         ;
; input2[23]                                                                                               ;                   ;         ;
; Func[0]                                                                                                  ;                   ;         ;
;      - CLA:inst|FullAdder:inst209|inst4~0                                                                ; 0                 ; 7       ;
;      - lpm_mux0:inst1|lpm_mux:lpm_mux_component|mux_nnc:auto_generated|l1_w0_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w30_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w29_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w28_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w27_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w26_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w25_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w24_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w22_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w21_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w20_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w19_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w18_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w17_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w16_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w15_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w14_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w13_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w12_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w11_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w10_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w9_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w8_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w7_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w6_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w5_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w4_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w3_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w2_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w1_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - CLA:inst|inst3~0                                                                                  ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w1_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w2_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w3_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w4_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w5_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w6_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w7_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w8_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w9_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w10_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w11_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w12_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w13_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w14_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w15_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w16_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w17_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w18_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w19_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w20_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w21_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w22_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w23_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w24_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w25_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w26_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w27_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w28_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w29_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w30_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - CLA:inst|FullAdder:inst168|inst4~0                                                                ; 0                 ; 7       ;
; input1[31]                                                                                               ;                   ;         ;
;      - CLA:inst|FullAdder:inst209|inst4~0                                                                ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[31]~feeder                                  ; 0                 ; 7       ;
; input2[31]                                                                                               ;                   ;         ;
;      - CLA:inst|FullAdder:inst209|inst4~0                                                                ; 0                 ; 7       ;
; select                                                                                                   ;                   ;         ;
;      - lpm_mux0:inst1|lpm_mux:lpm_mux_component|mux_nnc:auto_generated|l1_w0_n0_mux_dataout~2            ; 0                 ; 7       ;
; Func[1]                                                                                                  ;                   ;         ;
;      - lpm_mux0:inst1|lpm_mux:lpm_mux_component|mux_nnc:auto_generated|l1_w0_n0_mux_dataout~2            ; 1                 ; 7       ;
; input2[30]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w30_n0_mux_dataout~2           ; 1                 ; 7       ;
; input2[29]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w29_n0_mux_dataout~2           ; 0                 ; 7       ;
; input2[28]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w28_n0_mux_dataout~2           ; 1                 ; 7       ;
; input2[27]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w27_n0_mux_dataout~2           ; 1                 ; 7       ;
; input2[26]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w26_n0_mux_dataout~2           ; 1                 ; 7       ;
; input2[25]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w25_n0_mux_dataout~2           ; 1                 ; 7       ;
; input2[24]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w24_n0_mux_dataout~2           ; 1                 ; 7       ;
; input2[22]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w22_n0_mux_dataout~2           ; 0                 ; 7       ;
; input2[21]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w21_n0_mux_dataout~2           ; 0                 ; 7       ;
; input2[20]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w20_n0_mux_dataout~2           ; 0                 ; 7       ;
; input2[19]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w19_n0_mux_dataout~2           ; 0                 ; 7       ;
; input2[18]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w18_n0_mux_dataout~2           ; 0                 ; 7       ;
; input2[17]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w17_n0_mux_dataout~2           ; 1                 ; 7       ;
; input2[16]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w16_n0_mux_dataout~2           ; 0                 ; 7       ;
; input2[15]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w15_n0_mux_dataout~2           ; 1                 ; 7       ;
; input2[14]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w14_n0_mux_dataout~2           ; 0                 ; 7       ;
; input2[13]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w13_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - mul:inst2|lpm_mux2:inst3|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w13_n0_mux_dataout~0 ; 0                 ; 7       ;
; input2[12]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w12_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[12]~feeder                                  ; 0                 ; 7       ;
; input2[11]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w11_n0_mux_dataout~2           ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[11]~feeder                                  ; 1                 ; 7       ;
; input2[10]                                                                                               ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w10_n0_mux_dataout~2           ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[10]~feeder                                  ; 1                 ; 7       ;
; input2[9]                                                                                                ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w9_n0_mux_dataout~2            ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[9]~feeder                                   ; 1                 ; 7       ;
; input2[8]                                                                                                ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w8_n0_mux_dataout~2            ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[8]~feeder                                   ; 1                 ; 7       ;
; input2[7]                                                                                                ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w7_n0_mux_dataout~2            ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[7]~feeder                                   ; 1                 ; 7       ;
; input2[6]                                                                                                ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w6_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[6]~feeder                                   ; 0                 ; 7       ;
; input2[5]                                                                                                ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w5_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[5]~feeder                                   ; 0                 ; 7       ;
; input2[4]                                                                                                ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w4_n0_mux_dataout~2            ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[4]~feeder                                   ; 1                 ; 7       ;
; input2[3]                                                                                                ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w3_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[3]~feeder                                   ; 0                 ; 7       ;
; input2[2]                                                                                                ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w2_n0_mux_dataout~2            ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[2]~feeder                                   ; 1                 ; 7       ;
; input2[1]                                                                                                ;                   ;         ;
;      - lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w1_n0_mux_dataout~2            ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[1]~feeder                                   ; 1                 ; 7       ;
; input2[0]                                                                                                ;                   ;         ;
;      - CLA:inst|inst3~0                                                                                  ; 1                 ; 7       ;
;      - CLA:inst|FullAdder:inst168|inst4~0                                                                ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[0]~feeder                                   ; 1                 ; 7       ;
; input1[0]                                                                                                ;                   ;         ;
;      - CLA:inst|inst3~0                                                                                  ; 1                 ; 7       ;
;      - CLA:inst|FullAdder:inst168|inst4~0                                                                ; 1                 ; 7       ;
;      - mul:inst2|lpm_mux2:inst|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w0_n0_mux_dataout~0   ; 1                 ; 7       ;
; input1[1]                                                                                                ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w1_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[1]~feeder                                   ; 0                 ; 7       ;
; input1[2]                                                                                                ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w2_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[2]~feeder                                   ; 0                 ; 7       ;
; input1[3]                                                                                                ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w3_n0_mux_dataout~2            ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[3]~feeder                                   ; 1                 ; 7       ;
; input1[4]                                                                                                ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w4_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[4]~feeder                                   ; 0                 ; 7       ;
; input1[5]                                                                                                ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w5_n0_mux_dataout~2            ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[5]~feeder                                   ; 1                 ; 7       ;
; input1[6]                                                                                                ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w6_n0_mux_dataout~2            ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[6]~feeder                                   ; 1                 ; 7       ;
; input1[7]                                                                                                ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w7_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[7]~feeder                                   ; 0                 ; 7       ;
; input1[8]                                                                                                ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w8_n0_mux_dataout~2            ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[8]~feeder                                   ; 0                 ; 7       ;
; input1[9]                                                                                                ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w9_n0_mux_dataout~2            ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[9]~feeder                                   ; 1                 ; 7       ;
; input1[10]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w10_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[10]~feeder                                  ; 0                 ; 7       ;
; input1[11]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w11_n0_mux_dataout~2           ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[11]~feeder                                  ; 1                 ; 7       ;
; input1[12]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w12_n0_mux_dataout~2           ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[12]~feeder                                  ; 1                 ; 7       ;
; input1[13]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w13_n0_mux_dataout~2           ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[13]~feeder                                  ; 1                 ; 7       ;
; input1[14]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w14_n0_mux_dataout~2           ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[14]~feeder                                  ; 1                 ; 7       ;
; input1[15]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w15_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[15]~feeder                                  ; 0                 ; 7       ;
; input1[16]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w16_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[16]~feeder                                  ; 0                 ; 7       ;
; input1[17]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w17_n0_mux_dataout~2           ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[17]~feeder                                  ; 1                 ; 7       ;
; input1[18]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w18_n0_mux_dataout~2           ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[18]~feeder                                  ; 1                 ; 7       ;
; input1[19]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w19_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[19]~feeder                                  ; 0                 ; 7       ;
; input1[20]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w20_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[20]~feeder                                  ; 0                 ; 7       ;
; input1[21]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w21_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[21]~feeder                                  ; 0                 ; 7       ;
; input1[22]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w22_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[22]~feeder                                  ; 0                 ; 7       ;
; input1[23]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w23_n0_mux_dataout~2           ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[23]~feeder                                  ; 1                 ; 7       ;
; input1[24]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w24_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[24]~feeder                                  ; 0                 ; 7       ;
; input1[25]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w25_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[25]~feeder                                  ; 0                 ; 7       ;
; input1[26]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w26_n0_mux_dataout~2           ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[26]~feeder                                  ; 1                 ; 7       ;
; input1[27]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w27_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[27]~feeder                                  ; 0                 ; 7       ;
; input1[28]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w28_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[28]~feeder                                  ; 0                 ; 7       ;
; input1[29]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w29_n0_mux_dataout~2           ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[29]~feeder                                  ; 1                 ; 7       ;
; input1[30]                                                                                               ;                   ;         ;
;      - lpm_mux3:inst4|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w30_n0_mux_dataout~2           ; 0                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[30]~feeder                                  ; 0                 ; 7       ;
; clk                                                                                                      ;                   ;         ;
; load                                                                                                     ;                   ;         ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[31]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[30]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[29]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[28]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[27]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[26]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[25]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[24]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[23]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[22]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[21]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[20]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[19]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[18]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[17]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[16]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[15]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[14]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[13]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[12]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[11]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[10]                                                   ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[9]                                                    ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[8]                                                    ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[7]                                                    ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[6]                                                    ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[5]                                                    ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[4]                                                    ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[3]                                                    ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[2]                                                    ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[1]                                                    ; 0                 ; 7       ;
;      - lpm_dff6:inst3|lpm_ff:lpm_ff_component|dffs[0]                                                    ; 0                 ; 7       ;
; start                                                                                                    ;                   ;         ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[3]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[31]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[30]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[1]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[2]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[4]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[5]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[6]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[7]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[8]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[9]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[10]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[11]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[12]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[13]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[14]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[15]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[16]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[17]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[18]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[19]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[20]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[21]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[22]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[24]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[25]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[26]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[27]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[28]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[29]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[0]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[23]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[1]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[2]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[3]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[4]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[5]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[6]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[7]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[8]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[9]                                          ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[10]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[11]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[12]                                         ; 1                 ; 7       ;
;      - mul:inst2|lpm_mux2:inst|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w0_n0_mux_dataout~0   ; 1                 ; 7       ;
;      - mul:inst2|lpm_mux2:inst3|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w13_n0_mux_dataout~0 ; 1                 ; 7       ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                    ;
+----------------------------------------------------------+-----------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                     ; Location        ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------+-----------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                      ; PIN_N20         ; 110     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; load                                                     ; PIN_G1          ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[0] ; LCFF_X33_Y17_N1 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; start                                                    ; PIN_AA4         ; 46      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------+-----------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_N20  ; 110     ; Global Clock         ; GCLK3            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                   ;
+-----------------------------------------------------------------------------------------+---------+
; Name                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------+---------+
; Func[0]                                                                                 ; 63      ;
; lpm_mux0:inst1|lpm_mux:lpm_mux_component|mux_nnc:auto_generated|l1_w0_n0_mux_dataout~2  ; 59      ;
; start                                                                                   ; 46      ;
; load                                                                                    ; 32      ;
; mul:inst2|lpm_dff0:inst1|lpm_ff:lpm_ff_component|dffs[0]                                ; 32      ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[0]                                ; 6       ;
; mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[24]                               ; 6       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[2]                                ; 5       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[4]                                ; 5       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[6]                                ; 5       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[8]                                ; 5       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[10]                               ; 5       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[12]                               ; 5       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[14]                               ; 5       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[16]                               ; 5       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[18]                               ; 5       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[20]                               ; 5       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[22]                               ; 5       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[24]                               ; 5       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[26]                               ; 5       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[28]                               ; 5       ;
; mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[0]                                ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[1]                                ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[3]                                ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[5]                                ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[7]                                ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[9]                                ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[11]                               ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[13]                               ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[15]                               ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[17]                               ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[19]                               ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[21]                               ; 4       ;
; lpm_mux4:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w24_n0_mux_dataout~2 ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[25]                               ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[27]                               ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[29]                               ; 4       ;
; mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[30]                               ; 4       ;
; mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[28]                               ; 4       ;
; mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[26]                               ; 4       ;
; mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[22]                               ; 4       ;
; mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[20]                               ; 4       ;
; mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[18]                               ; 4       ;
; mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[16]                               ; 4       ;
; mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[14]                               ; 4       ;
; mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[12]                               ; 4       ;
; mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[10]                               ; 4       ;
; mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[8]                                ; 4       ;
; mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[6]                                ; 4       ;
; mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[4]                                ; 4       ;
+-----------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------+
; Interconnect Usage Summary                                         ;
+-------------------------------------------+------------------------+
; Interconnect Resource Type                ; Usage                  ;
+-------------------------------------------+------------------------+
; Block interconnects                       ; 383 / 51,960 ( < 1 % ) ;
; C16 interconnects                         ; 25 / 1,680 ( 1 % )     ;
; C4 interconnects                          ; 233 / 38,400 ( < 1 % ) ;
; DPA clocks                                ; 0 / 4 ( 0 % )          ;
; DQS bus muxes                             ; 0 / 18 ( 0 % )         ;
; DQS-18 I/O buses                          ; 0 / 4 ( 0 % )          ;
; DQS-4 I/O buses                           ; 0 / 18 ( 0 % )         ;
; DQS-9 I/O buses                           ; 0 / 8 ( 0 % )          ;
; Differential I/O clocks                   ; 0 / 32 ( 0 % )         ;
; Direct links                              ; 43 / 51,960 ( < 1 % )  ;
; Global clocks                             ; 1 / 16 ( 6 % )         ;
; Local interconnects                       ; 116 / 12,480 ( < 1 % ) ;
; NDQS bus muxes                            ; 0 / 18 ( 0 % )         ;
; NDQS-18 I/O buses                         ; 0 / 4 ( 0 % )          ;
; NDQS-4 I/O buses                          ; 0 / 18 ( 0 % )         ;
; NDQS-9 I/O buses                          ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver load enables  ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver synch. clocks ; 0 / 8 ( 0 % )          ;
; R24 interconnects                         ; 29 / 1,664 ( 2 % )     ;
; R24/C16 interconnect drivers              ; 16 / 4,160 ( < 1 % )   ;
; R4 interconnects                          ; 266 / 59,488 ( < 1 % ) ;
; Regional clocks                           ; 0 / 32 ( 0 % )         ;
+-------------------------------------------+------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 7.93) ; Number of LABs  (Total = 14) ;
+----------------------------------+------------------------------+
; 1                                ; 0                            ;
; 2                                ; 0                            ;
; 3                                ; 0                            ;
; 4                                ; 0                            ;
; 5                                ; 0                            ;
; 6                                ; 0                            ;
; 7                                ; 1                            ;
; 8                                ; 13                           ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.36) ; Number of LABs  (Total = 14) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 14                           ;
; 1 Clock enable                     ; 12                           ;
; 1 Sync. load                       ; 7                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 23.07) ; Number of LABs  (Total = 14) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 3                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.71) ; Number of LABs  (Total = 14) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 0                            ;
; 5                                                ; 0                            ;
; 6                                                ; 1                            ;
; 7                                                ; 2                            ;
; 8                                                ; 2                            ;
; 9                                                ; 2                            ;
; 10                                               ; 0                            ;
; 11                                               ; 0                            ;
; 12                                               ; 2                            ;
; 13                                               ; 2                            ;
; 14                                               ; 0                            ;
; 15                                               ; 2                            ;
; 16                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 23.07) ; Number of LABs  (Total = 14) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 3                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 31    ;
; Number of I/O Rules Passed       ; 4     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 27    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                                ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                         ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                         ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                         ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks            ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks                   ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks                   ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O       ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O       ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O       ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O       ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O       ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O       ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O       ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O       ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O       ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000032 ; I/O Properties Checks for Multiple I/Os ; I/O registers and SERDES should not be used at the same XY location.                                 ; Critical ; No I/O Registers or Differential I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks                 ; Current density for consecutive I/Os should not exceed 250mA for row I/Os and 250mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks              ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000037 ; SI Related Distance Checks              ; Single-ended I/O and differential I/O should not coexist in a PLL output I/O bank.                   ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000038 ; SI Related SSO Limit Checks             ; Single-ended outputs and High-speed LVDS should not coexist in an I/O bank.                          ; High     ; No High-speed LVDS found.                                                ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks             ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Inapplicable ; IO_000040 ; SI Related SSO Limit Checks             ; The total drive strength of single ended outputs in a DPA bank should not exceed 120mA.              ; High     ; No DPA found.                                                            ; I/O  ;                   ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000032    ; IO_000033 ; IO_000034    ; IO_000037    ; IO_000038    ; IO_000042    ; IO_000040    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 103       ; 0            ; 0            ; 103       ; 103       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 103       ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 103          ; 103          ; 103          ; 103          ; 103          ; 0         ; 103          ; 103          ; 0         ; 0         ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 0         ; 103          ; 103          ; 103          ; 103          ; 103          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; addRes[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addRes[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Func[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Func[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; select             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Func[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input2[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; load               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; start              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; ASDO,nCSO                                    ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                      ;
+--------------------------------------------------------------------------+-----------------+
; Name                                                                     ; Value           ;
+--------------------------------------------------------------------------+-----------------+
; Auto Fit Point 1 - Fit Attempt 1                                         ; ff              ;
; Mid Wire Use - Fit Attempt 1                                             ; 1               ;
; Mid Slack - Fit Attempt 1                                                ; -11375          ;
; Internal Atom Count - Fit Attempt 1                                      ; 280             ;
; LE/ALM Count - Fit Attempt 1                                             ; 112             ;
; LAB Count - Fit Attempt 1                                                ; 15              ;
; Outputs per Lab - Fit Attempt 1                                          ; 10.000          ;
; Inputs per LAB - Fit Attempt 1                                           ; 20.667          ;
; Global Inputs per LAB - Fit Attempt 1                                    ; 0.933           ;
; LAB Constraint 'CE + async load' - Fit Attempt 1                         ; 0:3;1:12        ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1            ; 0:7;1:8         ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                     ; 0:1;1:8;2:6     ;
; LAB Constraint 'deterministic LABSMUXA/LABSMUXB overuse' - Fit Attempt 1 ; 0:1;1:8;2:6     ;
; LAB Constraint 'deterministic LABSMUXE/LABSMUXF overuse' - Fit Attempt 1 ; 0:3;1:12        ;
; LAB Constraint 'global controls' - Fit Attempt 1                         ; 0:1;1:14        ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1       ; 0:15            ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1              ; 0:1;1:7;2:7     ;
; LAB Constraint 'clock constraint' - Fit Attempt 1                        ; 0:1;1:14        ;
; LAB Constraint 'carry chain tie-off constraint' - Fit Attempt 1          ; 0:15            ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1         ; 0:15            ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                         ; 0:1;1:14        ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1                  ; 0:1;1:14        ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1              ; 0:15            ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                ; 0:15            ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1              ; 0:1;3:2;4:8;5:4 ;
; LEs in Chains - Fit Attempt 1                                            ; 0               ;
; LEs in Long Chains - Fit Attempt 1                                       ; 0               ;
; LABs with Chains - Fit Attempt 1                                         ; 0               ;
; LABs with Multiple Chains - Fit Attempt 1                                ; 0               ;
; Time - Fit Attempt 1                                                     ; 0               ;
; Time in tsm_tan.dll - Fit Attempt 1                                      ; 0.016           ;
+--------------------------------------------------------------------------+-----------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Early Wire Use - Fit Attempt 1      ; 0     ;
; Early Slack - Fit Attempt 1         ; -6353 ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 1     ;
; Mid Slack - Fit Attempt 1           ; -6124 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 1     ;
; Mid Slack - Fit Attempt 1           ; -6124 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Late Wire Use - Fit Attempt 1       ; 1     ;
; Late Slack - Fit Attempt 1          ; -6124 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000 ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff    ;
; Time - Fit Attempt 1                ; 3     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.047 ;
+-------------------------------------+-------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -4781       ;
; Early Wire Use - Fit Attempt 1      ; 1           ;
; Peak Regional Wire - Fit Attempt 1  ; 3           ;
; Mid Slack - Fit Attempt 1           ; -5077       ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 1           ;
; Time - Fit Attempt 1                ; 1           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.062       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Sat Jul 02 17:40:36 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ALU -c ALU
Info: Automatically selected device EP2S15F484C3 for design ALU
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location E13
Warning: No exact pin location assignment(s) for 103 pins of 103 total pins
    Info: Pin addRes[31] not assigned to an exact location on the device
    Info: Pin addRes[30] not assigned to an exact location on the device
    Info: Pin addRes[29] not assigned to an exact location on the device
    Info: Pin addRes[28] not assigned to an exact location on the device
    Info: Pin addRes[27] not assigned to an exact location on the device
    Info: Pin addRes[26] not assigned to an exact location on the device
    Info: Pin addRes[25] not assigned to an exact location on the device
    Info: Pin addRes[24] not assigned to an exact location on the device
    Info: Pin addRes[23] not assigned to an exact location on the device
    Info: Pin addRes[22] not assigned to an exact location on the device
    Info: Pin addRes[21] not assigned to an exact location on the device
    Info: Pin addRes[20] not assigned to an exact location on the device
    Info: Pin addRes[19] not assigned to an exact location on the device
    Info: Pin addRes[18] not assigned to an exact location on the device
    Info: Pin addRes[17] not assigned to an exact location on the device
    Info: Pin addRes[16] not assigned to an exact location on the device
    Info: Pin addRes[15] not assigned to an exact location on the device
    Info: Pin addRes[14] not assigned to an exact location on the device
    Info: Pin addRes[13] not assigned to an exact location on the device
    Info: Pin addRes[12] not assigned to an exact location on the device
    Info: Pin addRes[11] not assigned to an exact location on the device
    Info: Pin addRes[10] not assigned to an exact location on the device
    Info: Pin addRes[9] not assigned to an exact location on the device
    Info: Pin addRes[8] not assigned to an exact location on the device
    Info: Pin addRes[7] not assigned to an exact location on the device
    Info: Pin addRes[6] not assigned to an exact location on the device
    Info: Pin addRes[5] not assigned to an exact location on the device
    Info: Pin addRes[4] not assigned to an exact location on the device
    Info: Pin addRes[3] not assigned to an exact location on the device
    Info: Pin addRes[2] not assigned to an exact location on the device
    Info: Pin addRes[1] not assigned to an exact location on the device
    Info: Pin addRes[0] not assigned to an exact location on the device
    Info: Pin Func[2] not assigned to an exact location on the device
    Info: Pin input2[23] not assigned to an exact location on the device
    Info: Pin Func[0] not assigned to an exact location on the device
    Info: Pin input1[31] not assigned to an exact location on the device
    Info: Pin input2[31] not assigned to an exact location on the device
    Info: Pin select not assigned to an exact location on the device
    Info: Pin Func[1] not assigned to an exact location on the device
    Info: Pin input2[30] not assigned to an exact location on the device
    Info: Pin input2[29] not assigned to an exact location on the device
    Info: Pin input2[28] not assigned to an exact location on the device
    Info: Pin input2[27] not assigned to an exact location on the device
    Info: Pin input2[26] not assigned to an exact location on the device
    Info: Pin input2[25] not assigned to an exact location on the device
    Info: Pin input2[24] not assigned to an exact location on the device
    Info: Pin input2[22] not assigned to an exact location on the device
    Info: Pin input2[21] not assigned to an exact location on the device
    Info: Pin input2[20] not assigned to an exact location on the device
    Info: Pin input2[19] not assigned to an exact location on the device
    Info: Pin input2[18] not assigned to an exact location on the device
    Info: Pin input2[17] not assigned to an exact location on the device
    Info: Pin input2[16] not assigned to an exact location on the device
    Info: Pin input2[15] not assigned to an exact location on the device
    Info: Pin input2[14] not assigned to an exact location on the device
    Info: Pin input2[13] not assigned to an exact location on the device
    Info: Pin input2[12] not assigned to an exact location on the device
    Info: Pin input2[11] not assigned to an exact location on the device
    Info: Pin input2[10] not assigned to an exact location on the device
    Info: Pin input2[9] not assigned to an exact location on the device
    Info: Pin input2[8] not assigned to an exact location on the device
    Info: Pin input2[7] not assigned to an exact location on the device
    Info: Pin input2[6] not assigned to an exact location on the device
    Info: Pin input2[5] not assigned to an exact location on the device
    Info: Pin input2[4] not assigned to an exact location on the device
    Info: Pin input2[3] not assigned to an exact location on the device
    Info: Pin input2[2] not assigned to an exact location on the device
    Info: Pin input2[1] not assigned to an exact location on the device
    Info: Pin input2[0] not assigned to an exact location on the device
    Info: Pin input1[0] not assigned to an exact location on the device
    Info: Pin input1[1] not assigned to an exact location on the device
    Info: Pin input1[2] not assigned to an exact location on the device
    Info: Pin input1[3] not assigned to an exact location on the device
    Info: Pin input1[4] not assigned to an exact location on the device
    Info: Pin input1[5] not assigned to an exact location on the device
    Info: Pin input1[6] not assigned to an exact location on the device
    Info: Pin input1[7] not assigned to an exact location on the device
    Info: Pin input1[8] not assigned to an exact location on the device
    Info: Pin input1[9] not assigned to an exact location on the device
    Info: Pin input1[10] not assigned to an exact location on the device
    Info: Pin input1[11] not assigned to an exact location on the device
    Info: Pin input1[12] not assigned to an exact location on the device
    Info: Pin input1[13] not assigned to an exact location on the device
    Info: Pin input1[14] not assigned to an exact location on the device
    Info: Pin input1[15] not assigned to an exact location on the device
    Info: Pin input1[16] not assigned to an exact location on the device
    Info: Pin input1[17] not assigned to an exact location on the device
    Info: Pin input1[18] not assigned to an exact location on the device
    Info: Pin input1[19] not assigned to an exact location on the device
    Info: Pin input1[20] not assigned to an exact location on the device
    Info: Pin input1[21] not assigned to an exact location on the device
    Info: Pin input1[22] not assigned to an exact location on the device
    Info: Pin input1[23] not assigned to an exact location on the device
    Info: Pin input1[24] not assigned to an exact location on the device
    Info: Pin input1[25] not assigned to an exact location on the device
    Info: Pin input1[26] not assigned to an exact location on the device
    Info: Pin input1[27] not assigned to an exact location on the device
    Info: Pin input1[28] not assigned to an exact location on the device
    Info: Pin input1[29] not assigned to an exact location on the device
    Info: Pin input1[30] not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
    Info: Pin load not assigned to an exact location on the device
    Info: Pin start not assigned to an exact location on the device
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk (placed in PIN N20 (CLK3p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, DSP blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, DSP blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 102 (unused VREF, 3.3V VCCIO, 70 input, 32 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  39 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  49 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  35 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  34 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Slack time is -5.953 ns between source register "mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[0]" and destination register "mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[31]"
    Info: + Largest register to register requirement is 0.816 ns
    Info:   Shortest clock path from clock "clk" to destination register is 2.443 ns
        Info: 1: + IC(0.000 ns) + CELL(0.787 ns) = 0.787 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.341 ns) + CELL(0.000 ns) = 1.128 ns; Loc. = Unassigned; Fanout = 110; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.697 ns) + CELL(0.618 ns) = 2.443 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[31]'
        Info: Total cell delay = 1.405 ns ( 57.51 % )
        Info: Total interconnect delay = 1.038 ns ( 42.49 % )
    Info:   Longest clock path from clock "clk" to destination register is 2.443 ns
        Info: 1: + IC(0.000 ns) + CELL(0.787 ns) = 0.787 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.341 ns) + CELL(0.000 ns) = 1.128 ns; Loc. = Unassigned; Fanout = 110; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.697 ns) + CELL(0.618 ns) = 2.443 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[31]'
        Info: Total cell delay = 1.405 ns ( 57.51 % )
        Info: Total interconnect delay = 1.038 ns ( 42.49 % )
    Info:   Shortest clock path from clock "clk" to source register is 2.443 ns
        Info: 1: + IC(0.000 ns) + CELL(0.787 ns) = 0.787 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.341 ns) + CELL(0.000 ns) = 1.128 ns; Loc. = Unassigned; Fanout = 110; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.697 ns) + CELL(0.618 ns) = 2.443 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[0]'
        Info: Total cell delay = 1.405 ns ( 57.51 % )
        Info: Total interconnect delay = 1.038 ns ( 42.49 % )
    Info:   Longest clock path from clock "clk" to source register is 2.443 ns
        Info: 1: + IC(0.000 ns) + CELL(0.787 ns) = 0.787 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.341 ns) + CELL(0.000 ns) = 1.128 ns; Loc. = Unassigned; Fanout = 110; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.697 ns) + CELL(0.618 ns) = 2.443 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[0]'
        Info: Total cell delay = 1.405 ns ( 57.51 % )
        Info: Total interconnect delay = 1.038 ns ( 42.49 % )
    Info:   Micro clock to output delay of source is 0.094 ns
    Info:   Micro setup delay of destination is 0.090 ns
    Info: - Longest register to register delay is 6.769 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[0]'
        Info: 2: + IC(0.127 ns) + CELL(0.378 ns) = 0.505 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst7~0'
        Info: 3: + IC(0.129 ns) + CELL(0.272 ns) = 0.906 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst47~0'
        Info: 4: + IC(0.129 ns) + CELL(0.272 ns) = 1.307 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst55~0'
        Info: 5: + IC(0.129 ns) + CELL(0.272 ns) = 1.708 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst63~0'
        Info: 6: + IC(0.129 ns) + CELL(0.272 ns) = 2.109 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst71~0'
        Info: 7: + IC(0.129 ns) + CELL(0.272 ns) = 2.510 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst79~0'
        Info: 8: + IC(0.129 ns) + CELL(0.272 ns) = 2.911 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst87~0'
        Info: 9: + IC(0.129 ns) + CELL(0.272 ns) = 3.312 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst95~0'
        Info: 10: + IC(0.223 ns) + CELL(0.272 ns) = 3.807 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst103~0'
        Info: 11: + IC(0.129 ns) + CELL(0.272 ns) = 4.208 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst111~0'
        Info: 12: + IC(0.129 ns) + CELL(0.272 ns) = 4.609 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst119~0'
        Info: 13: + IC(0.044 ns) + CELL(0.357 ns) = 5.010 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst127~0'
        Info: 14: + IC(0.129 ns) + CELL(0.272 ns) = 5.411 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst135~0'
        Info: 15: + IC(0.129 ns) + CELL(0.272 ns) = 5.812 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst143~0'
        Info: 16: + IC(0.129 ns) + CELL(0.272 ns) = 6.213 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'mul:inst2|CLA:inst4|inst151~0'
        Info: 17: + IC(0.247 ns) + CELL(0.154 ns) = 6.614 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'mul:inst2|CLA:inst4|FullAdder:inst209|inst4~0'
        Info: 18: + IC(0.000 ns) + CELL(0.155 ns) = 6.769 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[31]'
        Info: Total cell delay = 4.580 ns ( 67.66 % )
        Info: Total interconnect delay = 2.189 ns ( 32.34 % )
Info: Estimated most critical path is register to register delay of 6.769 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X34_Y16; Fanout = 4; REG Node = 'mul:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component|dffs[0]'
    Info: 2: + IC(0.127 ns) + CELL(0.378 ns) = 0.505 ns; Loc. = LAB_X34_Y16; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst7~0'
    Info: 3: + IC(0.129 ns) + CELL(0.272 ns) = 0.906 ns; Loc. = LAB_X34_Y16; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst47~0'
    Info: 4: + IC(0.129 ns) + CELL(0.272 ns) = 1.307 ns; Loc. = LAB_X34_Y16; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst55~0'
    Info: 5: + IC(0.129 ns) + CELL(0.272 ns) = 1.708 ns; Loc. = LAB_X34_Y16; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst63~0'
    Info: 6: + IC(0.129 ns) + CELL(0.272 ns) = 2.109 ns; Loc. = LAB_X34_Y16; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst71~0'
    Info: 7: + IC(0.129 ns) + CELL(0.272 ns) = 2.510 ns; Loc. = LAB_X34_Y16; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst79~0'
    Info: 8: + IC(0.129 ns) + CELL(0.272 ns) = 2.911 ns; Loc. = LAB_X34_Y16; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst87~0'
    Info: 9: + IC(0.129 ns) + CELL(0.272 ns) = 3.312 ns; Loc. = LAB_X34_Y16; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst95~0'
    Info: 10: + IC(0.223 ns) + CELL(0.272 ns) = 3.807 ns; Loc. = LAB_X35_Y16; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst103~0'
    Info: 11: + IC(0.129 ns) + CELL(0.272 ns) = 4.208 ns; Loc. = LAB_X35_Y16; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst111~0'
    Info: 12: + IC(0.129 ns) + CELL(0.272 ns) = 4.609 ns; Loc. = LAB_X35_Y16; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst119~0'
    Info: 13: + IC(0.044 ns) + CELL(0.357 ns) = 5.010 ns; Loc. = LAB_X35_Y16; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst127~0'
    Info: 14: + IC(0.129 ns) + CELL(0.272 ns) = 5.411 ns; Loc. = LAB_X35_Y16; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst135~0'
    Info: 15: + IC(0.129 ns) + CELL(0.272 ns) = 5.812 ns; Loc. = LAB_X35_Y16; Fanout = 3; COMB Node = 'mul:inst2|CLA:inst4|inst143~0'
    Info: 16: + IC(0.129 ns) + CELL(0.272 ns) = 6.213 ns; Loc. = LAB_X35_Y16; Fanout = 2; COMB Node = 'mul:inst2|CLA:inst4|inst151~0'
    Info: 17: + IC(0.247 ns) + CELL(0.154 ns) = 6.614 ns; Loc. = LAB_X35_Y16; Fanout = 1; COMB Node = 'mul:inst2|CLA:inst4|FullAdder:inst209|inst4~0'
    Info: 18: + IC(0.000 ns) + CELL(0.155 ns) = 6.769 ns; Loc. = LAB_X35_Y16; Fanout = 3; REG Node = 'mul:inst2|lpm_dff5:inst9|lpm_ff:lpm_ff_component|dffs[31]'
    Info: Total cell delay = 4.580 ns ( 67.66 % )
    Info: Total interconnect delay = 2.189 ns ( 32.34 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 2% of the available device resources in the region that extends from location X27_Y14 to location X40_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 32 output pins without output pin load capacitance assignment
    Info: Pin "addRes[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addRes[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 258 megabytes
    Info: Processing ended: Sat Jul 02 17:41:05 2011
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:18


