// Generated by CIRCT firtool-1.128.0
module myCore(	// src/main/scala/mycpu/CoreWrapper.scala:14:7
  input         clock,	// src/main/scala/mycpu/CoreWrapper.scala:14:7
                reset,	// src/main/scala/mycpu/CoreWrapper.scala:14:7
                io_interrupt,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
                io_master_awready,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output        io_master_awvalid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [31:0] io_master_awaddr,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [3:0]  io_master_awid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [7:0]  io_master_awlen,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [2:0]  io_master_awsize,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [1:0]  io_master_awburst,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input         io_master_wready,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output        io_master_wvalid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [31:0] io_master_wdata,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [3:0]  io_master_wstrb,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output        io_master_wlast,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
                io_master_bready,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input         io_master_bvalid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [1:0]  io_master_bresp,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [3:0]  io_master_bid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input         io_master_arready,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output        io_master_arvalid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [31:0] io_master_araddr,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [3:0]  io_master_arid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [7:0]  io_master_arlen,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [2:0]  io_master_arsize,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [1:0]  io_master_arburst,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output        io_master_rready,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input         io_master_rvalid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [1:0]  io_master_rresp,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [31:0] io_master_rdata,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input         io_master_rlast,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [3:0]  io_master_rid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output        io_slave_awready,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input         io_slave_awvalid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [31:0] io_slave_awaddr,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [3:0]  io_slave_awid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [7:0]  io_slave_awlen,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [2:0]  io_slave_awsize,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [1:0]  io_slave_awburst,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output        io_slave_wready,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input         io_slave_wvalid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [31:0] io_slave_wdata,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [3:0]  io_slave_wstrb,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input         io_slave_wlast,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
                io_slave_bready,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output        io_slave_bvalid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [1:0]  io_slave_bresp,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [3:0]  io_slave_bid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output        io_slave_arready,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input         io_slave_arvalid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [31:0] io_slave_araddr,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [3:0]  io_slave_arid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [7:0]  io_slave_arlen,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [2:0]  io_slave_arsize,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input  [1:0]  io_slave_arburst,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  input         io_slave_rready,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output        io_slave_rvalid,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [1:0]  io_slave_rresp,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [31:0] io_slave_rdata,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output        io_slave_rlast,	// src/main/scala/mycpu/CoreWrapper.scala:18:14
  output [3:0]  io_slave_rid	// src/main/scala/mycpu/CoreWrapper.scala:18:14
);

  wire _core_io_master_aw_bits_id;	// src/main/scala/mycpu/CoreWrapper.scala:102:20
  wire _core_io_master_ar_bits_id;	// src/main/scala/mycpu/CoreWrapper.scala:102:20
  Core core (	// src/main/scala/mycpu/CoreWrapper.scala:102:20
    .clock                   (clock),
    .reset                   (reset),
    .io_master_aw_ready      (io_master_awready),
    .io_master_aw_valid      (io_master_awvalid),
    .io_master_aw_bits_id    (_core_io_master_aw_bits_id),
    .io_master_aw_bits_addr  (io_master_awaddr),
    .io_master_aw_bits_len   (io_master_awlen),
    .io_master_aw_bits_size  (io_master_awsize),
    .io_master_aw_bits_burst (io_master_awburst),
    .io_master_w_ready       (io_master_wready),
    .io_master_w_valid       (io_master_wvalid),
    .io_master_w_bits_data   (io_master_wdata),
    .io_master_w_bits_strb   (io_master_wstrb),
    .io_master_w_bits_last   (io_master_wlast),
    .io_master_b_ready       (io_master_bready),
    .io_master_b_valid       (io_master_bvalid),
    .io_master_ar_ready      (io_master_arready),
    .io_master_ar_valid      (io_master_arvalid),
    .io_master_ar_bits_id    (_core_io_master_ar_bits_id),
    .io_master_ar_bits_addr  (io_master_araddr),
    .io_master_ar_bits_len   (io_master_arlen),
    .io_master_ar_bits_size  (io_master_arsize),
    .io_master_ar_bits_burst (io_master_arburst),
    .io_master_r_ready       (io_master_rready),
    .io_master_r_valid       (io_master_rvalid),
    .io_master_r_bits_id     (io_master_rid[0]),	// src/main/scala/mycpu/CoreWrapper.scala:157:30
    .io_master_r_bits_data   (io_master_rdata),
    .io_master_r_bits_resp   (io_master_rresp),
    .io_master_r_bits_last   (io_master_rlast)
  );	// src/main/scala/mycpu/CoreWrapper.scala:102:20
  assign io_master_awid = {3'h0, _core_io_master_aw_bits_id};	// src/main/scala/mycpu/CoreWrapper.scala:14:7, :102:20, :117:21
  assign io_master_arid = {3'h0, _core_io_master_ar_bits_id};	// src/main/scala/mycpu/CoreWrapper.scala:14:7, :102:20, :117:21, :146:21
  assign io_slave_awready = 1'h0;	// src/main/scala/mycpu/CoreWrapper.scala:14:7
  assign io_slave_wready = 1'h0;	// src/main/scala/mycpu/CoreWrapper.scala:14:7
  assign io_slave_bvalid = 1'h0;	// src/main/scala/mycpu/CoreWrapper.scala:14:7
  assign io_slave_bresp = 2'h0;	// src/main/scala/mycpu/CoreWrapper.scala:14:7, :167:20
  assign io_slave_bid = 4'h0;	// src/main/scala/mycpu/CoreWrapper.scala:14:7, :168:20
  assign io_slave_arready = 1'h0;	// src/main/scala/mycpu/CoreWrapper.scala:14:7
  assign io_slave_rvalid = 1'h0;	// src/main/scala/mycpu/CoreWrapper.scala:14:7
  assign io_slave_rresp = 2'h0;	// src/main/scala/mycpu/CoreWrapper.scala:14:7, :167:20
  assign io_slave_rdata = 32'h0;	// src/main/scala/mycpu/CoreWrapper.scala:14:7, :173:20
  assign io_slave_rlast = 1'h0;	// src/main/scala/mycpu/CoreWrapper.scala:14:7
  assign io_slave_rid = 4'h0;	// src/main/scala/mycpu/CoreWrapper.scala:14:7, :168:20
endmodule

