CITo2Mu_M300_CUETP8M1_Lam22TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple  50000 1 50000 0.5712
CITo2Mu_M800_CUETP8M1_Lam22TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple  50000 1 50000 0.0157
CITo2Mu_M1300_CUETP8M1_Lam22TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple 50000 1 50000 0.002393
CITo2Mu_M2000_CUETP8M1_Lam22TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple 50000 1 50000 0.0004548
CITo2E_M300_CUETP8M1_Lam22TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple  50000 1 50000 0.569
CITo2E_M800_CUETP8M1_Lam22TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple  50000 1 50000 0.0156
CITo2E_M1300_CUETP8M1_Lam22TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple 50000 1 50000 0.00239
CITo2E_M2000_CUETP8M1_Lam22TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple 50000 1 50000 0.001051
