TimeQuest Timing Analyzer report for pepinosDigitais
Mon Sep 04 11:06:27 2023
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'select'
 12. Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 13. Slow Model Setup: 'clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out'
 14. Slow Model Setup: 'clock_50M'
 15. Slow Model Hold: 'clock_50M'
 16. Slow Model Hold: 'select'
 17. Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 18. Slow Model Hold: 'clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out'
 19. Slow Model Minimum Pulse Width: 'clock_50M'
 20. Slow Model Minimum Pulse Width: 'select'
 21. Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 22. Slow Model Minimum Pulse Width: 'clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'select'
 33. Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 34. Fast Model Setup: 'clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out'
 35. Fast Model Setup: 'clock_50M'
 36. Fast Model Hold: 'clock_50M'
 37. Fast Model Hold: 'select'
 38. Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 39. Fast Model Hold: 'clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out'
 40. Fast Model Minimum Pulse Width: 'clock_50M'
 41. Fast Model Minimum Pulse Width: 'select'
 42. Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 43. Fast Model Minimum Pulse Width: 'clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pepinosDigitais                                                 ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                         ;
+------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------+
; Clock Name                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                            ;
+------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------+
; clock_25M_divider:inst_clock_25M|clk_out       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_25M_divider:inst_clock_25M|clk_out }       ;
; clock_50M                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50M }                                      ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out } ;
; select                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { select }                                         ;
+------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                              ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 37.28 MHz  ; 37.28 MHz       ; select                                         ;      ;
; 76.02 MHz  ; 76.02 MHz       ; clock_25M_divider:inst_clock_25M|clk_out       ;      ;
; 115.15 MHz ; 115.15 MHz      ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ;      ;
; 123.96 MHz ; 123.96 MHz      ; clock_50M                                      ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow Model Setup Summary                                                  ;
+------------------------------------------------+----------+---------------+
; Clock                                          ; Slack    ; End Point TNS ;
+------------------------------------------------+----------+---------------+
; select                                         ; -128.390 ; -22838.400    ;
; clock_25M_divider:inst_clock_25M|clk_out       ; -16.841  ; -508.723      ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; -7.684   ; -229.105      ;
; clock_50M                                      ; -7.067   ; -228.078      ;
+------------------------------------------------+----------+---------------+


+-------------------------------------------------------------------------+
; Slow Model Hold Summary                                                 ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clock_50M                                      ; -2.558 ; -5.085        ;
; select                                         ; 0.391  ; 0.000         ;
; clock_25M_divider:inst_clock_25M|clk_out       ; 0.539  ; 0.000         ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.094  ; 0.000         ;
+------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                  ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clock_50M                                      ; -1.380 ; -67.380       ;
; select                                         ; -1.222 ; -201.222      ;
; clock_25M_divider:inst_clock_25M|clk_out       ; -0.500 ; -84.000       ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; -0.500 ; -32.000       ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'select'                                                                                                             ;
+----------+-----------+---------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack    ; From Node ; To Node       ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------+---------------+------------------------------------------+-------------+--------------+------------+------------+
; -128.390 ; seed[31]  ; isFlipped[4]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.365      ; 129.291    ;
; -128.389 ; seed[31]  ; isFlipped[8]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.365      ; 129.290    ;
; -128.388 ; seed[31]  ; isFlipped[12] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.365      ; 129.289    ;
; -128.387 ; seed[31]  ; isFlipped[0]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.365      ; 129.288    ;
; -128.275 ; seed[31]  ; isFlipped[6]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.370      ; 129.181    ;
; -128.273 ; seed[31]  ; isFlipped[7]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.370      ; 129.179    ;
; -128.271 ; seed[31]  ; isFlipped[3]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.370      ; 129.177    ;
; -128.270 ; seed[31]  ; isFlipped[14] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.370      ; 129.176    ;
; -128.269 ; seed[31]  ; isFlipped[2]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.370      ; 129.175    ;
; -128.268 ; seed[31]  ; isFlipped[15] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.370      ; 129.174    ;
; -128.242 ; seed[31]  ; isFlipped[10] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.368      ; 129.146    ;
; -128.241 ; seed[31]  ; isFlipped[11] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.368      ; 129.145    ;
; -128.235 ; seed[31]  ; isFlipped[5]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.360      ; 129.131    ;
; -128.233 ; seed[31]  ; isFlipped[13] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.360      ; 129.129    ;
; -128.232 ; seed[31]  ; isFlipped[9]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.360      ; 129.128    ;
; -128.224 ; seed[31]  ; isFlipped[1]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.360      ; 129.120    ;
; -128.212 ; seed[31]  ; isFlipped[16] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.366      ; 129.114    ;
; -128.209 ; seed[31]  ; isFlipped[19] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.366      ; 129.111    ;
; -128.208 ; seed[31]  ; isFlipped[18] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.366      ; 129.110    ;
; -128.208 ; seed[31]  ; isFlipped[17] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.366      ; 129.110    ;
; -128.068 ; seed[0]   ; isFlipped[4]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 128.975    ;
; -128.067 ; seed[0]   ; isFlipped[8]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 128.974    ;
; -128.066 ; seed[0]   ; isFlipped[12] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 128.973    ;
; -128.065 ; seed[0]   ; isFlipped[0]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 128.972    ;
; -127.953 ; seed[0]   ; isFlipped[6]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.376      ; 128.865    ;
; -127.951 ; seed[0]   ; isFlipped[7]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.376      ; 128.863    ;
; -127.949 ; seed[0]   ; isFlipped[3]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.376      ; 128.861    ;
; -127.948 ; seed[0]   ; isFlipped[14] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.376      ; 128.860    ;
; -127.947 ; seed[0]   ; isFlipped[2]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.376      ; 128.859    ;
; -127.946 ; seed[0]   ; isFlipped[15] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.376      ; 128.858    ;
; -127.920 ; seed[0]   ; isFlipped[10] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.374      ; 128.830    ;
; -127.919 ; seed[0]   ; isFlipped[11] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.374      ; 128.829    ;
; -127.913 ; seed[0]   ; isFlipped[5]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.366      ; 128.815    ;
; -127.911 ; seed[0]   ; isFlipped[13] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.366      ; 128.813    ;
; -127.910 ; seed[0]   ; isFlipped[9]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.366      ; 128.812    ;
; -127.902 ; seed[0]   ; isFlipped[1]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.366      ; 128.804    ;
; -127.890 ; seed[0]   ; isFlipped[16] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.372      ; 128.798    ;
; -127.887 ; seed[0]   ; isFlipped[19] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.372      ; 128.795    ;
; -127.886 ; seed[0]   ; isFlipped[18] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.372      ; 128.794    ;
; -127.886 ; seed[0]   ; isFlipped[17] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.372      ; 128.794    ;
; -127.375 ; seed[31]  ; vidas[1]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.368      ; 128.279    ;
; -127.372 ; seed[31]  ; vidas[4]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.368      ; 128.276    ;
; -127.255 ; seed[31]  ; isOut[4]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 128.162    ;
; -127.252 ; seed[31]  ; isOut[0]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 128.159    ;
; -127.252 ; seed[31]  ; isOut[1]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 128.159    ;
; -127.251 ; seed[31]  ; isOut[3]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 128.158    ;
; -127.213 ; seed[31]  ; vidas[15]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.365      ; 128.114    ;
; -127.212 ; seed[31]  ; vidas[14]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.365      ; 128.113    ;
; -127.207 ; seed[31]  ; isOut[7]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.373      ; 128.116    ;
; -127.207 ; seed[31]  ; isOut[6]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.373      ; 128.116    ;
; -127.181 ; seed[1]   ; isFlipped[4]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 128.088    ;
; -127.180 ; seed[1]   ; isFlipped[8]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 128.087    ;
; -127.179 ; seed[1]   ; isFlipped[12] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 128.086    ;
; -127.178 ; seed[1]   ; isFlipped[0]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 128.085    ;
; -127.131 ; seed[3]   ; isFlipped[4]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.419      ; 128.086    ;
; -127.130 ; seed[3]   ; isFlipped[8]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.419      ; 128.085    ;
; -127.129 ; seed[3]   ; isFlipped[12] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.419      ; 128.084    ;
; -127.128 ; seed[3]   ; isFlipped[0]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.419      ; 128.083    ;
; -127.079 ; seed[31]  ; vidas[3]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.361      ; 127.976    ;
; -127.078 ; seed[31]  ; vidas[5]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.361      ; 127.975    ;
; -127.078 ; seed[31]  ; vidas[8]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.361      ; 127.975    ;
; -127.077 ; seed[31]  ; vidas[7]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.361      ; 127.974    ;
; -127.077 ; seed[31]  ; vidas[9]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.361      ; 127.974    ;
; -127.076 ; seed[31]  ; vidas[11]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.361      ; 127.973    ;
; -127.073 ; seed[31]  ; vidas[13]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.361      ; 127.970    ;
; -127.071 ; seed[31]  ; vidas[6]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.361      ; 127.968    ;
; -127.070 ; seed[31]  ; vidas[2]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.361      ; 127.967    ;
; -127.070 ; seed[31]  ; vidas[10]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.361      ; 127.967    ;
; -127.069 ; seed[31]  ; vidas[12]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.361      ; 127.966    ;
; -127.066 ; seed[1]   ; isFlipped[6]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.376      ; 127.978    ;
; -127.064 ; seed[1]   ; isFlipped[7]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.376      ; 127.976    ;
; -127.062 ; seed[1]   ; isFlipped[3]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.376      ; 127.974    ;
; -127.061 ; seed[1]   ; isFlipped[14] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.376      ; 127.973    ;
; -127.060 ; seed[1]   ; isFlipped[2]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.376      ; 127.972    ;
; -127.059 ; seed[1]   ; isFlipped[15] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.376      ; 127.971    ;
; -127.053 ; seed[0]   ; vidas[1]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.374      ; 127.963    ;
; -127.050 ; seed[0]   ; vidas[4]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.374      ; 127.960    ;
; -127.038 ; seed[31]  ; vidas[17]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.355      ; 127.929    ;
; -127.038 ; seed[31]  ; vidas[19]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.355      ; 127.929    ;
; -127.037 ; seed[31]  ; vidas[18]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.355      ; 127.928    ;
; -127.036 ; seed[31]  ; vidas[30]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.355      ; 127.927    ;
; -127.033 ; seed[1]   ; isFlipped[10] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.374      ; 127.943    ;
; -127.032 ; seed[1]   ; isFlipped[11] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.374      ; 127.942    ;
; -127.026 ; seed[1]   ; isFlipped[5]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.366      ; 127.928    ;
; -127.024 ; seed[1]   ; isFlipped[13] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.366      ; 127.926    ;
; -127.023 ; seed[31]  ; isOut[15]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 127.930    ;
; -127.023 ; seed[1]   ; isFlipped[9]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.366      ; 127.925    ;
; -127.021 ; seed[31]  ; isOut[11]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 127.928    ;
; -127.020 ; seed[31]  ; isOut[14]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 127.927    ;
; -127.016 ; seed[3]   ; isFlipped[6]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.424      ; 127.976    ;
; -127.015 ; seed[1]   ; isFlipped[1]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.366      ; 127.917    ;
; -127.014 ; seed[3]   ; isFlipped[7]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.424      ; 127.974    ;
; -127.012 ; seed[31]  ; isOut[9]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 127.919    ;
; -127.012 ; seed[31]  ; isOut[12]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 127.919    ;
; -127.012 ; seed[3]   ; isFlipped[3]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.424      ; 127.972    ;
; -127.011 ; seed[31]  ; isOut[8]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 127.918    ;
; -127.011 ; seed[31]  ; isOut[13]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.371      ; 127.918    ;
; -127.011 ; seed[3]   ; isFlipped[14] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.424      ; 127.971    ;
; -127.010 ; seed[3]   ; isFlipped[2]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.424      ; 127.970    ;
; -127.009 ; seed[3]   ; isFlipped[15] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.424      ; 127.969    ;
+----------+-----------+---------------+------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                           ;
+---------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node       ; Launch Clock ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+
; -16.841 ; vidas[2]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.365     ; 17.012     ;
; -16.779 ; vidas[6]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.365     ; 16.950     ;
; -16.775 ; vidas[3]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.365     ; 16.946     ;
; -16.646 ; vidas[1]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.372     ; 16.810     ;
; -16.623 ; vidas[5]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.365     ; 16.794     ;
; -16.553 ; vidas[8]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.365     ; 16.724     ;
; -16.496 ; vidas[7]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.365     ; 16.667     ;
; -16.449 ; vidas[4]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.372     ; 16.613     ;
; -16.427 ; vidas[0]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.372     ; 16.591     ;
; -16.290 ; vidas[10] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.365     ; 16.461     ;
; -16.265 ; vidas[9]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.365     ; 16.436     ;
; -16.161 ; vidas[11] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.365     ; 16.332     ;
; -16.080 ; vidas[12] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.365     ; 16.251     ;
; -15.948 ; vidas[13] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.365     ; 16.119     ;
; -15.838 ; vidas[14] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.369     ; 16.005     ;
; -15.812 ; vidas[15] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.369     ; 15.979     ;
; -15.658 ; vidas[16] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 15.835     ;
; -15.247 ; vidas[17] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 15.424     ;
; -15.191 ; vidas[22] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 15.368     ;
; -15.190 ; vidas[18] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 15.367     ;
; -15.169 ; vidas[21] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 15.346     ;
; -15.067 ; vidas[19] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 15.244     ;
; -14.992 ; vidas[20] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 15.169     ;
; -14.963 ; vidas[23] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 15.140     ;
; -14.953 ; vidas[2]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 15.130     ;
; -14.952 ; vidas[2]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 15.129     ;
; -14.891 ; vidas[6]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 15.068     ;
; -14.890 ; vidas[6]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 15.067     ;
; -14.887 ; vidas[3]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 15.064     ;
; -14.886 ; vidas[3]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 15.063     ;
; -14.758 ; vidas[1]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.366     ; 14.928     ;
; -14.757 ; vidas[1]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.366     ; 14.927     ;
; -14.748 ; vidas[25] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.925     ;
; -14.735 ; vidas[5]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.912     ;
; -14.734 ; vidas[5]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.911     ;
; -14.665 ; vidas[8]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.842     ;
; -14.664 ; vidas[8]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.841     ;
; -14.608 ; vidas[7]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.785     ;
; -14.607 ; vidas[7]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.784     ;
; -14.576 ; vidas[24] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.753     ;
; -14.561 ; vidas[4]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.366     ; 14.731     ;
; -14.560 ; vidas[4]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.366     ; 14.730     ;
; -14.539 ; vidas[0]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.366     ; 14.709     ;
; -14.538 ; vidas[0]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.366     ; 14.708     ;
; -14.416 ; vidas[26] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.593     ;
; -14.415 ; vidas[2]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.592     ;
; -14.402 ; vidas[10] ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.579     ;
; -14.401 ; vidas[10] ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.578     ;
; -14.377 ; vidas[9]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.554     ;
; -14.376 ; vidas[9]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.553     ;
; -14.353 ; vidas[6]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.530     ;
; -14.349 ; vidas[3]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.526     ;
; -14.276 ; vidas[2]  ; vga_r[0]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.444     ;
; -14.276 ; vidas[2]  ; vga_r[4]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.444     ;
; -14.276 ; vidas[2]  ; vga_r[6]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.444     ;
; -14.273 ; vidas[11] ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.450     ;
; -14.272 ; vidas[11] ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.449     ;
; -14.270 ; vidas[2]  ; vga_r[2]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.438     ;
; -14.268 ; vidas[2]  ; vga_r[1]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.436     ;
; -14.220 ; vidas[1]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.366     ; 14.390     ;
; -14.214 ; vidas[6]  ; vga_r[0]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.382     ;
; -14.214 ; vidas[6]  ; vga_r[4]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.382     ;
; -14.214 ; vidas[6]  ; vga_r[6]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.382     ;
; -14.210 ; vidas[3]  ; vga_r[0]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.378     ;
; -14.210 ; vidas[3]  ; vga_r[4]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.378     ;
; -14.210 ; vidas[3]  ; vga_r[6]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.378     ;
; -14.208 ; vidas[6]  ; vga_r[2]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.376     ;
; -14.206 ; vidas[6]  ; vga_r[1]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.374     ;
; -14.204 ; vidas[3]  ; vga_r[2]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.372     ;
; -14.202 ; vidas[3]  ; vga_r[1]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.370     ;
; -14.197 ; vidas[5]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.374     ;
; -14.192 ; vidas[12] ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.369     ;
; -14.191 ; vidas[12] ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.368     ;
; -14.127 ; vidas[8]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.304     ;
; -14.108 ; vidas[27] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.285     ;
; -14.081 ; vidas[1]  ; vga_r[0]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.375     ; 14.242     ;
; -14.081 ; vidas[1]  ; vga_r[4]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.375     ; 14.242     ;
; -14.081 ; vidas[1]  ; vga_r[6]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.375     ; 14.242     ;
; -14.075 ; vidas[1]  ; vga_r[2]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.375     ; 14.236     ;
; -14.073 ; vidas[1]  ; vga_r[1]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.375     ; 14.234     ;
; -14.070 ; vidas[7]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.247     ;
; -14.060 ; vidas[13] ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.237     ;
; -14.059 ; vidas[13] ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.359     ; 14.236     ;
; -14.058 ; vidas[5]  ; vga_r[0]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.226     ;
; -14.058 ; vidas[5]  ; vga_r[4]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.226     ;
; -14.058 ; vidas[5]  ; vga_r[6]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.226     ;
; -14.052 ; vidas[5]  ; vga_r[2]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.220     ;
; -14.050 ; vidas[5]  ; vga_r[1]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.218     ;
; -14.023 ; vidas[4]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.366     ; 14.193     ;
; -14.001 ; vidas[0]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.366     ; 14.171     ;
; -13.988 ; vidas[8]  ; vga_r[0]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.156     ;
; -13.988 ; vidas[8]  ; vga_r[4]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.156     ;
; -13.988 ; vidas[8]  ; vga_r[6]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.156     ;
; -13.982 ; vidas[8]  ; vga_r[2]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.150     ;
; -13.980 ; vidas[8]  ; vga_r[1]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.148     ;
; -13.950 ; vidas[14] ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.363     ; 14.123     ;
; -13.949 ; vidas[14] ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.363     ; 14.122     ;
; -13.931 ; vidas[7]  ; vga_r[0]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.099     ;
; -13.931 ; vidas[7]  ; vga_r[4]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.099     ;
; -13.931 ; vidas[7]  ; vga_r[6]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.368     ; 14.099     ;
+---------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out'                                                                                                      ;
+--------+-----------+---------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -7.684 ; pos[0]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.013     ; 8.707      ;
; -7.660 ; pos[1]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.013     ; 8.683      ;
; -7.589 ; pos[0]    ; pos[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.013     ; 8.612      ;
; -7.565 ; pos[1]    ; pos[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.013     ; 8.588      ;
; -7.548 ; pos[0]    ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.013     ; 8.571      ;
; -7.544 ; pos[0]    ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 8.569      ;
; -7.541 ; pos[0]    ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.027     ; 8.550      ;
; -7.540 ; pos[1]    ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 8.565      ;
; -7.524 ; pos[1]    ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.013     ; 8.547      ;
; -7.517 ; pos[1]    ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.027     ; 8.526      ;
; -7.509 ; pos[0]    ; pos[18] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.539      ;
; -7.505 ; pos[1]    ; pos[18] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.535      ;
; -7.482 ; pos[0]    ; pos[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 8.507      ;
; -7.481 ; pos[1]    ; pos[21] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 8.506      ;
; -7.478 ; pos[0]    ; pos[22] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 8.503      ;
; -7.478 ; pos[1]    ; pos[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 8.503      ;
; -7.478 ; pos[0]    ; pos[21] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 8.503      ;
; -7.477 ; pos[0]    ; pos[20] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.507      ;
; -7.474 ; pos[1]    ; pos[22] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 8.499      ;
; -7.473 ; pos[1]    ; pos[20] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.503      ;
; -7.459 ; pos[0]    ; pos[25] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.013     ; 8.482      ;
; -7.454 ; pos[0]    ; pos[31] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.026     ; 8.464      ;
; -7.451 ; pos[0]    ; pos[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.027     ; 8.460      ;
; -7.447 ; pos[1]    ; pos[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.027     ; 8.456      ;
; -7.440 ; pos[0]    ; pos[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.002     ; 8.474      ;
; -7.437 ; pos[0]    ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.001     ; 8.472      ;
; -7.436 ; pos[0]    ; pos[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.001     ; 8.471      ;
; -7.436 ; pos[1]    ; pos[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.002     ; 8.470      ;
; -7.435 ; pos[0]    ; pos[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.001     ; 8.470      ;
; -7.435 ; pos[4]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 8.460      ;
; -7.433 ; pos[0]    ; pos[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.001     ; 8.468      ;
; -7.433 ; pos[1]    ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.001     ; 8.468      ;
; -7.432 ; pos[0]    ; pos[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.001     ; 8.467      ;
; -7.432 ; pos[1]    ; pos[25] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.013     ; 8.455      ;
; -7.432 ; pos[1]    ; pos[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.001     ; 8.467      ;
; -7.431 ; pos[1]    ; pos[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.001     ; 8.466      ;
; -7.430 ; pos[1]    ; pos[31] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.026     ; 8.440      ;
; -7.429 ; pos[1]    ; pos[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.001     ; 8.464      ;
; -7.428 ; pos[1]    ; pos[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.001     ; 8.463      ;
; -7.422 ; pos[0]    ; pos[15] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.020     ; 8.438      ;
; -7.418 ; pos[1]    ; pos[15] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.020     ; 8.434      ;
; -7.357 ; pos[6]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.002      ; 8.395      ;
; -7.348 ; pos[2]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.378      ;
; -7.347 ; pos[5]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.377      ;
; -7.340 ; pos[4]    ; pos[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 8.365      ;
; -7.329 ; pos[3]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.359      ;
; -7.299 ; pos[4]    ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 8.324      ;
; -7.295 ; pos[4]    ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.009     ; 8.322      ;
; -7.292 ; pos[4]    ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.025     ; 8.303      ;
; -7.285 ; pos[0]    ; pos[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.007     ; 8.314      ;
; -7.284 ; pos[0]    ; pos[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.007     ; 8.313      ;
; -7.282 ; pos[0]    ; pos[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.007     ; 8.311      ;
; -7.281 ; pos[1]    ; pos[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.007     ; 8.310      ;
; -7.280 ; pos[1]    ; pos[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.007     ; 8.309      ;
; -7.278 ; pos[1]    ; pos[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.007     ; 8.307      ;
; -7.267 ; pos[0]    ; pos[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.015     ; 8.288      ;
; -7.265 ; pos[0]    ; pos[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.015     ; 8.286      ;
; -7.265 ; pos[0]    ; pos[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.015     ; 8.286      ;
; -7.263 ; pos[1]    ; pos[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.015     ; 8.284      ;
; -7.262 ; pos[6]    ; pos[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.002      ; 8.300      ;
; -7.261 ; pos[1]    ; pos[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.015     ; 8.282      ;
; -7.261 ; pos[1]    ; pos[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.015     ; 8.282      ;
; -7.260 ; pos[4]    ; pos[18] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 8.292      ;
; -7.259 ; pos[7]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.002      ; 8.297      ;
; -7.253 ; pos[2]    ; pos[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.283      ;
; -7.252 ; pos[5]    ; pos[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.282      ;
; -7.237 ; pos[6]    ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.004      ; 8.277      ;
; -7.234 ; pos[0]    ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.264      ;
; -7.234 ; pos[3]    ; pos[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.264      ;
; -7.233 ; pos[4]    ; pos[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.009     ; 8.260      ;
; -7.231 ; pos[0]    ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.261      ;
; -7.231 ; pos[0]    ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.261      ;
; -7.230 ; pos[0]    ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.260      ;
; -7.230 ; pos[1]    ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.260      ;
; -7.229 ; pos[4]    ; pos[22] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.009     ; 8.256      ;
; -7.229 ; pos[4]    ; pos[21] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.009     ; 8.256      ;
; -7.228 ; pos[4]    ; pos[20] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 8.260      ;
; -7.227 ; pos[1]    ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.257      ;
; -7.227 ; pos[1]    ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.257      ;
; -7.226 ; pos[1]    ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.256      ;
; -7.221 ; pos[6]    ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.002      ; 8.259      ;
; -7.214 ; pos[6]    ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.012     ; 8.238      ;
; -7.212 ; pos[2]    ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.242      ;
; -7.211 ; pos[5]    ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.241      ;
; -7.210 ; pos[4]    ; pos[25] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 8.235      ;
; -7.208 ; pos[2]    ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 8.240      ;
; -7.207 ; pos[5]    ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 8.239      ;
; -7.205 ; pos[2]    ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.020     ; 8.221      ;
; -7.205 ; pos[4]    ; pos[31] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.024     ; 8.217      ;
; -7.204 ; pos[5]    ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.020     ; 8.220      ;
; -7.202 ; pos[6]    ; pos[18] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.009      ; 8.247      ;
; -7.202 ; pos[4]    ; pos[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.025     ; 8.213      ;
; -7.193 ; pos[3]    ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.006     ; 8.223      ;
; -7.191 ; pos[4]    ; pos[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.000      ; 8.227      ;
; -7.189 ; pos[3]    ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 8.221      ;
; -7.188 ; pos[4]    ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.001      ; 8.225      ;
; -7.187 ; pos[4]    ; pos[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.001      ; 8.224      ;
; -7.186 ; pos[3]    ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.020     ; 8.202      ;
; -7.186 ; pos[4]    ; pos[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.001      ; 8.223      ;
; -7.184 ; pos[4]    ; pos[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.001      ; 8.221      ;
+--------+-----------+---------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50M'                                                                                                                                                      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.067 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.086      ;
; -7.065 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.084      ;
; -7.065 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.084      ;
; -7.063 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.082      ;
; -7.062 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.081      ;
; -7.062 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.081      ;
; -7.062 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.081      ;
; -7.061 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.080      ;
; -7.001 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.020      ;
; -6.999 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.018      ;
; -6.999 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.018      ;
; -6.997 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.016      ;
; -6.996 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.015      ;
; -6.996 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.015      ;
; -6.996 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.015      ;
; -6.995 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 8.014      ;
; -6.936 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.955      ;
; -6.934 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.953      ;
; -6.934 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.953      ;
; -6.932 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.951      ;
; -6.931 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.950      ;
; -6.931 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.950      ;
; -6.931 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.950      ;
; -6.930 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.949      ;
; -6.900 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.919      ;
; -6.898 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.917      ;
; -6.898 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.917      ;
; -6.896 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.915      ;
; -6.895 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.914      ;
; -6.895 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.914      ;
; -6.895 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.914      ;
; -6.894 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.913      ;
; -6.884 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.920      ;
; -6.882 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.918      ;
; -6.882 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.918      ;
; -6.880 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.916      ;
; -6.879 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.915      ;
; -6.879 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.915      ;
; -6.879 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.915      ;
; -6.878 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.914      ;
; -6.794 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.813      ;
; -6.792 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.811      ;
; -6.792 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.811      ;
; -6.790 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.809      ;
; -6.789 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.808      ;
; -6.789 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.808      ;
; -6.789 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.808      ;
; -6.788 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.807      ;
; -6.759 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.778      ;
; -6.757 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.776      ;
; -6.757 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.776      ;
; -6.755 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.774      ;
; -6.754 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.773      ;
; -6.754 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.773      ;
; -6.754 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.773      ;
; -6.753 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.772      ;
; -6.688 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.707      ;
; -6.686 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.705      ;
; -6.686 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.705      ;
; -6.684 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.703      ;
; -6.683 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.702      ;
; -6.683 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.702      ;
; -6.683 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.702      ;
; -6.682 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.701      ;
; -6.671 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.707      ;
; -6.669 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.705      ;
; -6.669 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.705      ;
; -6.667 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.703      ;
; -6.666 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.702      ;
; -6.666 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.702      ;
; -6.666 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.702      ;
; -6.665 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.701      ;
; -6.585 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.604      ;
; -6.583 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.602      ;
; -6.583 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.602      ;
; -6.581 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.600      ;
; -6.580 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.599      ;
; -6.580 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.599      ;
; -6.580 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.599      ;
; -6.579 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.598      ;
; -6.346 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.365      ;
; -6.344 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.363      ;
; -6.344 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.363      ;
; -6.342 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.361      ;
; -6.341 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.360      ;
; -6.341 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.360      ;
; -6.341 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.360      ;
; -6.340 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.359      ;
; -6.312 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.331      ;
; -6.310 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.329      ;
; -6.310 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.329      ;
; -6.308 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.327      ;
; -6.307 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.326      ;
; -6.307 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.326      ;
; -6.307 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.326      ;
; -6.306 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.017     ; 7.325      ;
; -6.215 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.251      ;
; -6.213 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.249      ;
; -6.213 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.249      ;
; -6.211 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.247      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50M'                                                                                                                                                                                         ;
+--------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -2.558 ; clock_25M_divider:inst_clock_25M|clk_out         ; clock_25M_divider:inst_clock_25M|clk_out         ; clock_25M_divider:inst_clock_25M|clk_out       ; clock_50M   ; 0.000        ; 2.699      ; 0.657      ;
; -2.527 ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_50M   ; 0.000        ; 2.668      ; 0.657      ;
; -2.058 ; clock_25M_divider:inst_clock_25M|clk_out         ; clock_25M_divider:inst_clock_25M|clk_out         ; clock_25M_divider:inst_clock_25M|clk_out       ; clock_50M   ; -0.500       ; 2.699      ; 0.657      ;
; -2.027 ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_50M   ; -0.500       ; 2.668      ; 0.657      ;
; 0.524  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[63] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[63] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.790      ;
; 0.788  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[32] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[32] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[23] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[48] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[48] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.793  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.059      ;
; 0.794  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.060      ;
; 0.798  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[33] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[33] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[17] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[49] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[49] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[45] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[45] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[47] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[47] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[46] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[46] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[34] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[34] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[43] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[43] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[41] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[41] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[39] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[39] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[36] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[36] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[25] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[25] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[27] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[15] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[15] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[13] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[14] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[30] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[31] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[31] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[29] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[50] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[50] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[52] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[52] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[55] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[55] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[57] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[57] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[59] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[59] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[61] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[61] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[62] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[62] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.821  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[22] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[22] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.087      ;
; 0.828  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[12] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.831  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[44] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[44] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[35] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[35] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[42] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[42] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[40] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[40] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[24] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[26] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[28] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[51] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[51] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[56] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[56] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[58] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[58] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[60] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[60] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.832  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[38] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[38] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[37] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[37] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[53] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[53] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[54] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[54] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 1.171  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[32] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[33] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[48] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[49] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.176  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.442      ;
; 1.177  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.443      ;
; 1.181  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[33] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[34] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.447      ;
; 1.181  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[49] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[50] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.447      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[62] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[63] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[46] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[47] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[45] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[46] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[15] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[14] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[30] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[31] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[61] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[62] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[43] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[44] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[34] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[35] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[41] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[42] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[25] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[26] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[28] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[50] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[51] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[57] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[58] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[59] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[60] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[36] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[37] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[52] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[53] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.207  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[22] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[23] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.473      ;
; 1.214  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[13] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.480      ;
; 1.217  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[44] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[45] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[42] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[43] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[40] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[41] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[35] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[36] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[25] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[27] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[29] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[51] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[52] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[56] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[57] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
+--------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'select'                                                                                         ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; cardOrder[8][1]  ; cardOrder[8][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[4][1]  ; cardOrder[4][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[0][1]  ; cardOrder[0][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[12][1] ; cardOrder[12][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[2][1]  ; cardOrder[2][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[10][1] ; cardOrder[10][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[7][1]  ; cardOrder[7][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[11][1] ; cardOrder[11][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[3][1]  ; cardOrder[3][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[15][1] ; cardOrder[15][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[1][1]  ; cardOrder[1][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[19][1] ; cardOrder[19][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[1][0]  ; cardOrder[1][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[13][0] ; cardOrder[13][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[5][0]  ; cardOrder[5][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[4][0]  ; cardOrder[4][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[0][0]  ; cardOrder[0][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[12][0] ; cardOrder[12][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[6][0]  ; cardOrder[6][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[2][0]  ; cardOrder[2][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[14][0] ; cardOrder[14][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[10][0] ; cardOrder[10][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[11][0] ; cardOrder[11][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[3][0]  ; cardOrder[3][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[15][0] ; cardOrder[15][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[7][0]  ; cardOrder[7][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[17][0] ; cardOrder[17][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[16][0] ; cardOrder[16][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[18][0] ; cardOrder[18][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[19][0] ; cardOrder[19][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[4][2]  ; cardOrder[4][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[0][2]  ; cardOrder[0][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[5][2]  ; cardOrder[5][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[1][2]  ; cardOrder[1][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[6][2]  ; cardOrder[6][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[7][2]  ; cardOrder[7][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[3][2]  ; cardOrder[3][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[8][2]  ; cardOrder[8][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[9][2]  ; cardOrder[9][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[12][2] ; cardOrder[12][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[13][2] ; cardOrder[13][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[10][2] ; cardOrder[10][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[15][2] ; cardOrder[15][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[14][2] ; cardOrder[14][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[19][2] ; cardOrder[19][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[16][2] ; cardOrder[16][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[17][2] ; cardOrder[17][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[8][3]  ; cardOrder[8][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[0][3]  ; cardOrder[0][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[1][3]  ; cardOrder[1][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[9][3]  ; cardOrder[9][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[4][3]  ; cardOrder[4][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[5][3]  ; cardOrder[5][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[13][3] ; cardOrder[13][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[12][3] ; cardOrder[12][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[6][3]  ; cardOrder[6][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[7][3]  ; cardOrder[7][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[15][3] ; cardOrder[15][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[10][3] ; cardOrder[10][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[3][3]  ; cardOrder[3][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[2][3]  ; cardOrder[2][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[11][3] ; cardOrder[11][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[16][3] ; cardOrder[16][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[17][3] ; cardOrder[17][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[18][3] ; cardOrder[18][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[19][3] ; cardOrder[19][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[5][4]  ; cardOrder[5][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[1][4]  ; cardOrder[1][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[13][4] ; cardOrder[13][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[0][4]  ; cardOrder[0][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[4][4]  ; cardOrder[4][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[8][4]  ; cardOrder[8][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[12][4] ; cardOrder[12][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[6][4]  ; cardOrder[6][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[10][4] ; cardOrder[10][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[11][4] ; cardOrder[11][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[7][4]  ; cardOrder[7][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[17][4] ; cardOrder[17][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.941 ; cardOrder[18][1] ; cardOrder[18][1] ; select       ; select      ; 0.000        ; 0.000      ; 1.207      ;
; 0.943 ; cardOrder[14][1] ; cardOrder[14][1] ; select       ; select      ; 0.000        ; 0.000      ; 1.209      ;
; 1.050 ; cardOrder[15][4] ; cardOrder[15][4] ; select       ; select      ; 0.000        ; 0.000      ; 1.316      ;
; 1.065 ; cardOrder[18][4] ; cardOrder[18][4] ; select       ; select      ; 0.000        ; 0.000      ; 1.331      ;
; 1.069 ; cardOrder[13][1] ; cardOrder[13][1] ; select       ; select      ; 0.000        ; 0.000      ; 1.335      ;
; 1.069 ; cardOrder[3][4]  ; cardOrder[3][4]  ; select       ; select      ; 0.000        ; 0.000      ; 1.335      ;
; 1.069 ; flag             ; cardOrder[12][0] ; select       ; select      ; 0.000        ; 0.000      ; 1.335      ;
; 1.072 ; cardOrder[6][1]  ; cardOrder[6][1]  ; select       ; select      ; 0.000        ; 0.000      ; 1.338      ;
; 1.073 ; cardOrder[16][1] ; cardOrder[16][1] ; select       ; select      ; 0.000        ; 0.000      ; 1.339      ;
; 1.078 ; cardOrder[2][4]  ; cardOrder[2][4]  ; select       ; select      ; 0.000        ; 0.000      ; 1.344      ;
; 1.183 ; isFlipped[18]    ; isFlipped[18]    ; select       ; select      ; 0.000        ; 0.000      ; 1.449      ;
; 1.187 ; isFlipped[2]     ; isFlipped[2]     ; select       ; select      ; 0.000        ; 0.000      ; 1.453      ;
; 1.193 ; isOut[18]        ; isOut[18]        ; select       ; select      ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; isFlipped[19]    ; isFlipped[19]    ; select       ; select      ; 0.000        ; 0.000      ; 1.459      ;
; 1.196 ; isFlipped[13]    ; isFlipped[13]    ; select       ; select      ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; cardOrder[11][2] ; cardOrder[11][2] ; select       ; select      ; 0.000        ; 0.000      ; 1.463      ;
; 1.199 ; cardOrder[14][3] ; cardOrder[14][3] ; select       ; select      ; 0.000        ; 0.000      ; 1.465      ;
; 1.212 ; cardOrder[8][0]  ; cardOrder[8][0]  ; select       ; select      ; 0.000        ; 0.000      ; 1.478      ;
; 1.214 ; cardOrder[5][1]  ; cardOrder[5][1]  ; select       ; select      ; 0.000        ; 0.000      ; 1.480      ;
; 1.216 ; cardOrder[17][1] ; cardOrder[17][1] ; select       ; select      ; 0.000        ; 0.000      ; 1.482      ;
; 1.223 ; cardOrder[18][2] ; cardOrder[18][2] ; select       ; select      ; 0.000        ; 0.000      ; 1.489      ;
; 1.228 ; isFlipped[16]    ; isFlipped[16]    ; select       ; select      ; 0.000        ; 0.000      ; 1.494      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.539 ; seed[31]                ; seed[31]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.803 ; seed[16]                ; seed[16]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.069      ;
; 0.807 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.073      ;
; 0.809 ; seed[4]                 ; seed[4]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; seed[9]                 ; seed[9]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.075      ;
; 0.813 ; seed[17]                ; seed[17]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; seed[13]                ; seed[13]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[14]                ; seed[14]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[15]                ; seed[15]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[18]                ; seed[18]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[20]                ; seed[20]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[23]                ; seed[23]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[25]                ; seed[25]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[27]                ; seed[27]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[29]                ; seed[29]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[30]                ; seed[30]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.082      ;
; 0.820 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.086      ;
; 0.841 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; seed[6]                 ; seed[6]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.109      ;
; 0.845 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; seed[8]                 ; seed[8]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; seed[10]                ; seed[10]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; seed[12]                ; seed[12]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; seed[19]                ; seed[19]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; seed[24]                ; seed[24]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; seed[26]                ; seed[26]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; seed[28]                ; seed[28]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; seed[21]                ; seed[21]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; seed[22]                ; seed[22]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.113      ;
; 0.853 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.119      ;
; 0.856 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.122      ;
; 0.861 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.127      ;
; 0.873 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.139      ;
; 1.103 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.372      ;
; 1.186 ; seed[16]                ; seed[17]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.452      ;
; 1.192 ; seed[9]                 ; seed[10]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.458      ;
; 1.196 ; seed[17]                ; seed[18]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; seed[30]                ; seed[31]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[13]                ; seed[14]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[14]                ; seed[15]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[29]                ; seed[30]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[18]                ; seed[19]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[25]                ; seed[26]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[27]                ; seed[28]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[20]                ; seed[21]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.199 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.465      ;
; 1.225 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.491      ;
; 1.231 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; seed[8]                 ; seed[9]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; seed[12]                ; seed[13]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; seed[19]                ; seed[20]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; seed[24]                ; seed[25]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; seed[26]                ; seed[27]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; seed[28]                ; seed[29]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; seed[22]                ; seed[23]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; seed[21]                ; seed[22]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.499      ;
; 1.239 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.505      ;
; 1.241 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.507      ;
; 1.257 ; seed[16]                ; seed[18]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.523      ;
; 1.259 ; seed[2]                 ; seed[4]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.525      ;
; 1.263 ; seed[4]                 ; seed[6]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.529      ;
; 1.267 ; seed[17]                ; seed[19]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; seed[29]                ; seed[31]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; seed[13]                ; seed[15]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; seed[18]                ; seed[20]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; seed[25]                ; seed[27]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; seed[27]                ; seed[29]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; seed[20]                ; seed[22]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.270 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.536      ;
; 1.281 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 1.551      ;
; 1.283 ; seed[15]                ; seed[16]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 1.555      ;
; 1.284 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.550      ;
; 1.289 ; seed[23]                ; seed[24]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.555      ;
; 1.295 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.561      ;
; 1.303 ; seed[10]                ; seed[12]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; seed[8]                 ; seed[10]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; seed[12]                ; seed[14]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; seed[28]                ; seed[30]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; seed[24]                ; seed[26]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; seed[26]                ; seed[28]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; seed[19]                ; seed[21]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.304 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 1.568      ;
; 1.304 ; seed[21]                ; seed[23]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.570      ;
; 1.310 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.576      ;
; 1.316 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.582      ;
; 1.325 ; seed[1]                 ; seed[4]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.591      ;
; 1.328 ; seed[16]                ; seed[19]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.594      ;
; 1.331 ; seed[2]                 ; seed[2]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.597      ;
; 1.332 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.598      ;
; 1.334 ; seed[9]                 ; seed[12]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.600      ;
; 1.337 ; seed[14]                ; seed[16]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 1.609      ;
; 1.338 ; seed[17]                ; seed[20]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; seed[27]                ; seed[30]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.605      ;
; 1.339 ; seed[25]                ; seed[28]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.605      ;
; 1.339 ; seed[18]                ; seed[21]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.605      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out'                                                                                                      ;
+-------+-----------+---------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 1.094 ; pos[16]   ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.360      ;
; 1.215 ; pos[5]    ; pos[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.217 ; pos[23]   ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.224 ; pos[13]   ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.490      ;
; 1.278 ; pos[3]    ; pos[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.544      ;
; 1.400 ; pos[25]   ; pos[25] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.666      ;
; 1.402 ; pos[28]   ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.668      ;
; 1.407 ; pos[19]   ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.673      ;
; 1.413 ; pos[6]    ; pos[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.679      ;
; 1.509 ; pos[20]   ; pos[20] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.775      ;
; 1.585 ; pos[10]   ; pos[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.851      ;
; 1.589 ; pos[22]   ; pos[22] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.855      ;
; 1.646 ; pos[24]   ; pos[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.912      ;
; 1.651 ; pos[11]   ; pos[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.917      ;
; 1.725 ; pos[12]   ; pos[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.991      ;
; 1.804 ; pos[21]   ; pos[21] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 2.070      ;
; 1.840 ; pos[2]    ; pos[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 2.106      ;
; 1.866 ; pos[7]    ; pos[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 2.132      ;
; 1.941 ; pos[30]   ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 2.207      ;
; 2.066 ; pos[15]   ; pos[15] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 2.332      ;
; 2.100 ; pos[9]    ; pos[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 2.366      ;
; 2.200 ; pos[8]    ; pos[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 2.466      ;
; 2.307 ; pos[26]   ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 2.573      ;
; 2.391 ; pos[29]   ; pos[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 2.657      ;
; 2.573 ; pos[27]   ; pos[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 2.839      ;
; 2.590 ; pos[31]   ; pos[31] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 2.856      ;
; 2.650 ; pos[18]   ; pos[18] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 2.916      ;
; 2.761 ; pos[17]   ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 3.027      ;
; 2.828 ; pos[30]   ; pos[31] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.001      ; 3.095      ;
; 2.839 ; pos[4]    ; pos[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 3.105      ;
; 2.934 ; pos[28]   ; pos[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.014     ; 3.186      ;
; 3.057 ; pos[0]    ; pos[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 3.323      ;
; 3.096 ; pos[12]   ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 3.362      ;
; 3.108 ; pos[30]   ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.021      ; 3.395      ;
; 3.109 ; pos[30]   ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.021      ; 3.396      ;
; 3.109 ; pos[30]   ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.021      ; 3.396      ;
; 3.109 ; pos[27]   ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.014     ; 3.361      ;
; 3.111 ; pos[28]   ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.014     ; 3.363      ;
; 3.112 ; pos[30]   ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.021      ; 3.399      ;
; 3.114 ; pos[11]   ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 3.380      ;
; 3.120 ; pos[28]   ; pos[31] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.013     ; 3.373      ;
; 3.130 ; pos[29]   ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 3.396      ;
; 3.142 ; pos[25]   ; pos[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.014     ; 3.394      ;
; 3.143 ; pos[30]   ; pos[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.012      ; 3.421      ;
; 3.143 ; pos[30]   ; pos[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.012      ; 3.421      ;
; 3.145 ; pos[30]   ; pos[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.012      ; 3.423      ;
; 3.156 ; pos[27]   ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.007      ; 3.429      ;
; 3.157 ; pos[27]   ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.007      ; 3.430      ;
; 3.157 ; pos[27]   ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.007      ; 3.430      ;
; 3.158 ; pos[28]   ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.007      ; 3.431      ;
; 3.159 ; pos[28]   ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.007      ; 3.432      ;
; 3.159 ; pos[28]   ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.007      ; 3.432      ;
; 3.160 ; pos[30]   ; pos[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.020      ; 3.446      ;
; 3.160 ; pos[27]   ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.007      ; 3.433      ;
; 3.162 ; pos[30]   ; pos[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.020      ; 3.448      ;
; 3.162 ; pos[28]   ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.007      ; 3.435      ;
; 3.163 ; pos[30]   ; pos[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.020      ; 3.449      ;
; 3.177 ; pos[29]   ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.021      ; 3.464      ;
; 3.178 ; pos[29]   ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.021      ; 3.465      ;
; 3.178 ; pos[29]   ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.021      ; 3.465      ;
; 3.181 ; pos[29]   ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.021      ; 3.468      ;
; 3.190 ; pos[14]   ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 3.456      ;
; 3.191 ; pos[27]   ; pos[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.002     ; 3.455      ;
; 3.191 ; pos[27]   ; pos[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.002     ; 3.455      ;
; 3.192 ; pos[10]   ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 3.458      ;
; 3.193 ; pos[28]   ; pos[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.002     ; 3.457      ;
; 3.193 ; pos[28]   ; pos[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.002     ; 3.457      ;
; 3.193 ; pos[27]   ; pos[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.002     ; 3.457      ;
; 3.195 ; pos[28]   ; pos[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.002     ; 3.459      ;
; 3.201 ; pos[13]   ; pos[15] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.019     ; 3.448      ;
; 3.208 ; pos[27]   ; pos[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.006      ; 3.480      ;
; 3.210 ; pos[28]   ; pos[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.006      ; 3.482      ;
; 3.210 ; pos[27]   ; pos[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.006      ; 3.482      ;
; 3.211 ; pos[27]   ; pos[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.006      ; 3.483      ;
; 3.212 ; pos[29]   ; pos[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.012      ; 3.490      ;
; 3.212 ; pos[29]   ; pos[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.012      ; 3.490      ;
; 3.212 ; pos[28]   ; pos[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.006      ; 3.484      ;
; 3.213 ; pos[28]   ; pos[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.006      ; 3.485      ;
; 3.214 ; pos[29]   ; pos[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.012      ; 3.492      ;
; 3.229 ; pos[27]   ; pos[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.014     ; 3.481      ;
; 3.229 ; pos[29]   ; pos[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.020      ; 3.515      ;
; 3.231 ; pos[29]   ; pos[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.020      ; 3.517      ;
; 3.232 ; pos[29]   ; pos[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.020      ; 3.518      ;
; 3.243 ; pos[23]   ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.016     ; 3.493      ;
; 3.260 ; pos[9]    ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 3.526      ;
; 3.260 ; pos[25]   ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.014     ; 3.512      ;
; 3.266 ; pos[20]   ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.021     ; 3.511      ;
; 3.271 ; pos[20]   ; pos[21] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.005     ; 3.532      ;
; 3.273 ; pos[16]   ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 3.539      ;
; 3.279 ; pos[30]   ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.014      ; 3.559      ;
; 3.282 ; pos[25]   ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 3.548      ;
; 3.290 ; pos[23]   ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.005      ; 3.561      ;
; 3.291 ; pos[23]   ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.005      ; 3.562      ;
; 3.291 ; pos[23]   ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.005      ; 3.562      ;
; 3.294 ; pos[23]   ; pos[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 3.560      ;
; 3.294 ; pos[23]   ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.005      ; 3.565      ;
; 3.300 ; pos[30]   ; pos[15] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.007      ; 3.573      ;
; 3.307 ; pos[25]   ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.007      ; 3.580      ;
; 3.308 ; pos[30]   ; pos[25] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.014      ; 3.588      ;
; 3.308 ; pos[25]   ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.007      ; 3.581      ;
+-------+-----------+---------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50M'                                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[52] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'select'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+--------+------------+------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; select ; Rise       ; select           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][4] ;
+--------+--------------+----------------+------------------+--------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[18]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[18]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[19]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[19]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[20]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[20]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[21]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[21]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[22]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[22]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[23]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[23]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[24]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[24]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[25]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[25]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[26]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[26]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[27]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[27]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[28]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[28]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[29]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[29]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[30]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[30]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[31]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[31]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out'                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[10]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[10]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[11]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[11]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[12]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[12]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[13]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[13]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[14]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[14]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[15]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[15]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[16]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[16]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[17]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[17]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[18]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[18]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[19]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[19]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[20]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[20]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[21]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[21]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[22]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[22]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[23]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[23]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[24]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[24]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[25]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[25]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[26]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[26]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[27]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[27]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[28]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[28]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[29]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[29]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[30]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[30]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[31]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[31]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[3]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[3]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[4]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[4]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[5]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[5]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[6]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[6]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[7]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[7]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[8]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[8]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[9]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[9]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; inst_clock_6_25Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; inst_clock_6_25Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; inst_clock_6_25Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; inst_clock_6_25Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; inst_clock_6_25Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; inst_clock_6_25Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[0]|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[0]|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[10]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[10]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[11]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[11]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[12]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[12]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[13]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[13]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[14]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[14]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[15]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[15]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[16]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[16]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[17]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[17]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[18]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[18]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[19]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[19]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[1]|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[1]|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[20]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[20]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[21]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[21]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[22]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[22]|clk                                ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; move_x    ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 6.426  ; 6.426  ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ;
; move_y    ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 10.880 ; 10.880 ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                 ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; move_x    ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; -4.859 ; -4.859 ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ;
; move_y    ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; -5.789 ; -5.789 ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.357 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.212 ; 6.212 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.211 ; 6.211 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.212 ; 6.212 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.956 ; 5.956 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.948 ; 5.948 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.018 ; 6.018 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.008 ; 6.008 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.988 ; 5.988 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.990 ; 5.990 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.193 ; 6.193 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.025 ; 6.025 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.539 ; 6.539 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.516 ; 6.516 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.517 ; 6.517 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.451 ; 6.451 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.522 ; 6.522 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.473 ; 6.473 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.539 ; 6.539 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.529 ; 6.529 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.499 ; 6.499 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.287 ; 6.287 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.537 ; 6.537 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.907 ; 7.907 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.723 ; 6.723 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.463 ; 6.463 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.434 ; 6.434 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.442 ; 6.442 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.707 ; 6.707 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.214 ; 6.214 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.723 ; 6.723 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.205 ; 6.205 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.716 ; 6.716 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.195 ; 6.195 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.515 ; 6.515 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.225 ; 6.225 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.357 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.357 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 5.948 ; 5.948 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.211 ; 6.211 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.212 ; 6.212 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.956 ; 5.956 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.948 ; 5.948 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.018 ; 6.018 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.008 ; 6.008 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.988 ; 5.988 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.990 ; 5.990 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.193 ; 6.193 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.025 ; 6.025 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.287 ; 6.287 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.516 ; 6.516 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.517 ; 6.517 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.451 ; 6.451 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.522 ; 6.522 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.473 ; 6.473 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.539 ; 6.539 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.529 ; 6.529 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.499 ; 6.499 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.287 ; 6.287 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.537 ; 6.537 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.907 ; 7.907 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.195 ; 6.195 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.463 ; 6.463 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.434 ; 6.434 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.442 ; 6.442 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.707 ; 6.707 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.214 ; 6.214 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.723 ; 6.723 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.205 ; 6.205 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.716 ; 6.716 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.195 ; 6.195 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.515 ; 6.515 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.225 ; 6.225 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.357 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------+
; Fast Model Setup Summary                                                 ;
+------------------------------------------------+---------+---------------+
; Clock                                          ; Slack   ; End Point TNS ;
+------------------------------------------------+---------+---------------+
; select                                         ; -56.813 ; -10064.493    ;
; clock_25M_divider:inst_clock_25M|clk_out       ; -7.123  ; -195.640      ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; -2.963  ; -88.190       ;
; clock_50M                                      ; -2.918  ; -80.548       ;
+------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------+
; Fast Model Hold Summary                                                 ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clock_50M                                      ; -1.599 ; -3.171        ;
; select                                         ; 0.215  ; 0.000         ;
; clock_25M_divider:inst_clock_25M|clk_out       ; 0.246  ; 0.000         ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.507  ; 0.000         ;
+------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                  ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clock_50M                                      ; -1.380 ; -67.380       ;
; select                                         ; -1.222 ; -201.222      ;
; clock_25M_divider:inst_clock_25M|clk_out       ; -0.500 ; -84.000       ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; -0.500 ; -32.000       ;
+------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'select'                                                                                                            ;
+---------+-----------+---------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node       ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------------+------------------------------------------+-------------+--------------+------------+------------+
; -56.813 ; seed[31]  ; isFlipped[4]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 57.572     ;
; -56.812 ; seed[31]  ; isFlipped[12] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 57.571     ;
; -56.812 ; seed[31]  ; isFlipped[8]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 57.571     ;
; -56.811 ; seed[31]  ; isFlipped[0]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 57.570     ;
; -56.739 ; seed[31]  ; isFlipped[6]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.232      ; 57.503     ;
; -56.739 ; seed[31]  ; isFlipped[7]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.232      ; 57.503     ;
; -56.738 ; seed[31]  ; isFlipped[2]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.232      ; 57.502     ;
; -56.736 ; seed[31]  ; isFlipped[15] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.232      ; 57.500     ;
; -56.736 ; seed[31]  ; isFlipped[3]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.232      ; 57.500     ;
; -56.736 ; seed[31]  ; isFlipped[14] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.232      ; 57.500     ;
; -56.720 ; seed[31]  ; isFlipped[10] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.231      ; 57.483     ;
; -56.719 ; seed[31]  ; isFlipped[11] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.231      ; 57.482     ;
; -56.712 ; seed[31]  ; isFlipped[5]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.223      ; 57.467     ;
; -56.712 ; seed[31]  ; isFlipped[9]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.223      ; 57.467     ;
; -56.711 ; seed[31]  ; isFlipped[13] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.223      ; 57.466     ;
; -56.707 ; seed[31]  ; isFlipped[1]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.223      ; 57.462     ;
; -56.693 ; seed[31]  ; isFlipped[16] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.229      ; 57.454     ;
; -56.692 ; seed[31]  ; isFlipped[19] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.229      ; 57.453     ;
; -56.691 ; seed[31]  ; isFlipped[18] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.229      ; 57.452     ;
; -56.691 ; seed[31]  ; isFlipped[17] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.229      ; 57.452     ;
; -56.619 ; seed[0]   ; isFlipped[4]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.232      ; 57.383     ;
; -56.618 ; seed[0]   ; isFlipped[12] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.232      ; 57.382     ;
; -56.618 ; seed[0]   ; isFlipped[8]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.232      ; 57.382     ;
; -56.617 ; seed[0]   ; isFlipped[0]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.232      ; 57.381     ;
; -56.545 ; seed[0]   ; isFlipped[6]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 57.314     ;
; -56.545 ; seed[0]   ; isFlipped[7]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 57.314     ;
; -56.544 ; seed[0]   ; isFlipped[2]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 57.313     ;
; -56.542 ; seed[0]   ; isFlipped[15] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 57.311     ;
; -56.542 ; seed[0]   ; isFlipped[3]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 57.311     ;
; -56.542 ; seed[0]   ; isFlipped[14] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 57.311     ;
; -56.526 ; seed[0]   ; isFlipped[10] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.236      ; 57.294     ;
; -56.525 ; seed[0]   ; isFlipped[11] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.236      ; 57.293     ;
; -56.518 ; seed[0]   ; isFlipped[5]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.228      ; 57.278     ;
; -56.518 ; seed[0]   ; isFlipped[9]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.228      ; 57.278     ;
; -56.517 ; seed[0]   ; isFlipped[13] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.228      ; 57.277     ;
; -56.513 ; seed[0]   ; isFlipped[1]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.228      ; 57.273     ;
; -56.499 ; seed[0]   ; isFlipped[16] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.234      ; 57.265     ;
; -56.498 ; seed[0]   ; isFlipped[19] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.234      ; 57.264     ;
; -56.497 ; seed[0]   ; isFlipped[18] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.234      ; 57.263     ;
; -56.497 ; seed[0]   ; isFlipped[17] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.234      ; 57.263     ;
; -56.407 ; seed[1]   ; isFlipped[4]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.232      ; 57.171     ;
; -56.406 ; seed[1]   ; isFlipped[12] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.232      ; 57.170     ;
; -56.406 ; seed[1]   ; isFlipped[8]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.232      ; 57.170     ;
; -56.405 ; seed[1]   ; isFlipped[0]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.232      ; 57.169     ;
; -56.333 ; seed[1]   ; isFlipped[6]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 57.102     ;
; -56.333 ; seed[1]   ; isFlipped[7]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 57.102     ;
; -56.332 ; seed[1]   ; isFlipped[2]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 57.101     ;
; -56.330 ; seed[1]   ; isFlipped[15] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 57.099     ;
; -56.330 ; seed[1]   ; isFlipped[3]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 57.099     ;
; -56.330 ; seed[1]   ; isFlipped[14] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 57.099     ;
; -56.314 ; seed[1]   ; isFlipped[10] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.236      ; 57.082     ;
; -56.313 ; seed[1]   ; isFlipped[11] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.236      ; 57.081     ;
; -56.306 ; seed[1]   ; isFlipped[5]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.228      ; 57.066     ;
; -56.306 ; seed[1]   ; isFlipped[9]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.228      ; 57.066     ;
; -56.305 ; seed[1]   ; isFlipped[13] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.228      ; 57.065     ;
; -56.301 ; seed[1]   ; isFlipped[1]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.228      ; 57.061     ;
; -56.287 ; seed[1]   ; isFlipped[16] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.234      ; 57.053     ;
; -56.286 ; seed[1]   ; isFlipped[19] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.234      ; 57.052     ;
; -56.285 ; seed[1]   ; isFlipped[18] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.234      ; 57.051     ;
; -56.285 ; seed[1]   ; isFlipped[17] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.234      ; 57.051     ;
; -56.260 ; seed[31]  ; vidas[1]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.233      ; 57.025     ;
; -56.258 ; seed[31]  ; vidas[4]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.233      ; 57.023     ;
; -56.183 ; seed[31]  ; isOut[4]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.235      ; 56.950     ;
; -56.183 ; seed[31]  ; isOut[3]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.235      ; 56.950     ;
; -56.181 ; seed[31]  ; isOut[0]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.235      ; 56.948     ;
; -56.181 ; seed[31]  ; isOut[1]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.235      ; 56.948     ;
; -56.157 ; seed[31]  ; vidas[14]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.229      ; 56.918     ;
; -56.157 ; seed[31]  ; vidas[15]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.229      ; 56.918     ;
; -56.152 ; seed[31]  ; isOut[7]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 56.921     ;
; -56.152 ; seed[31]  ; isOut[6]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 56.921     ;
; -56.111 ; seed[31]  ; vidas[19]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.220      ; 56.863     ;
; -56.110 ; seed[31]  ; vidas[17]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.220      ; 56.862     ;
; -56.109 ; seed[31]  ; vidas[7]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 56.868     ;
; -56.109 ; seed[31]  ; vidas[11]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 56.868     ;
; -56.109 ; seed[31]  ; vidas[18]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.220      ; 56.861     ;
; -56.109 ; seed[31]  ; vidas[30]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.220      ; 56.861     ;
; -56.108 ; seed[31]  ; vidas[3]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 56.867     ;
; -56.108 ; seed[31]  ; vidas[5]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 56.867     ;
; -56.108 ; seed[31]  ; vidas[8]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 56.867     ;
; -56.107 ; seed[31]  ; vidas[9]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 56.866     ;
; -56.106 ; seed[31]  ; vidas[10]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 56.865     ;
; -56.105 ; seed[31]  ; vidas[12]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 56.864     ;
; -56.105 ; seed[31]  ; vidas[13]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 56.864     ;
; -56.103 ; seed[31]  ; vidas[2]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 56.862     ;
; -56.103 ; seed[31]  ; vidas[6]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.227      ; 56.862     ;
; -56.098 ; seed[31]  ; isOut[15]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.236      ; 56.866     ;
; -56.097 ; seed[31]  ; isOut[11]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.236      ; 56.865     ;
; -56.095 ; seed[31]  ; isOut[14]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.236      ; 56.863     ;
; -56.091 ; seed[31]  ; isOut[9]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.236      ; 56.859     ;
; -56.091 ; seed[31]  ; isOut[12]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.236      ; 56.859     ;
; -56.089 ; seed[31]  ; isOut[8]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.236      ; 56.857     ;
; -56.089 ; seed[31]  ; isOut[13]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.236      ; 56.857     ;
; -56.073 ; seed[3]   ; isFlipped[4]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.278      ; 56.883     ;
; -56.072 ; seed[3]   ; isFlipped[12] ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.278      ; 56.882     ;
; -56.072 ; seed[3]   ; isFlipped[8]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.278      ; 56.882     ;
; -56.071 ; seed[31]  ; isOut[2]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 56.840     ;
; -56.071 ; seed[3]   ; isFlipped[0]  ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.278      ; 56.881     ;
; -56.070 ; seed[31]  ; isOut[10]     ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 56.839     ;
; -56.069 ; seed[31]  ; isOut[5]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.237      ; 56.838     ;
; -56.066 ; seed[0]   ; vidas[1]      ; clock_25M_divider:inst_clock_25M|clk_out ; select      ; 0.500        ; 0.238      ; 56.836     ;
+---------+-----------+---------------+------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                          ;
+--------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+
; -7.123 ; vidas[2]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.231     ; 7.424      ;
; -7.091 ; vidas[3]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.231     ; 7.392      ;
; -7.082 ; vidas[6]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.231     ; 7.383      ;
; -7.032 ; vidas[1]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.237     ; 7.327      ;
; -7.016 ; vidas[5]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.231     ; 7.317      ;
; -6.957 ; vidas[8]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.231     ; 7.258      ;
; -6.949 ; vidas[7]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.231     ; 7.250      ;
; -6.940 ; vidas[0]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.238     ; 7.234      ;
; -6.934 ; vidas[4]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.237     ; 7.229      ;
; -6.840 ; vidas[10] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.231     ; 7.141      ;
; -6.826 ; vidas[9]  ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.231     ; 7.127      ;
; -6.772 ; vidas[11] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.231     ; 7.073      ;
; -6.730 ; vidas[12] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.231     ; 7.031      ;
; -6.677 ; vidas[13] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.231     ; 6.978      ;
; -6.640 ; vidas[14] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.233     ; 6.939      ;
; -6.618 ; vidas[15] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.233     ; 6.917      ;
; -6.532 ; vidas[16] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.224     ; 6.840      ;
; -6.417 ; vidas[2]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.723      ;
; -6.416 ; vidas[2]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.722      ;
; -6.393 ; vidas[17] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.224     ; 6.701      ;
; -6.385 ; vidas[3]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.691      ;
; -6.384 ; vidas[3]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.690      ;
; -6.376 ; vidas[6]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.682      ;
; -6.375 ; vidas[6]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.681      ;
; -6.368 ; vidas[22] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.674      ;
; -6.366 ; vidas[18] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.224     ; 6.674      ;
; -6.352 ; vidas[21] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.658      ;
; -6.326 ; vidas[1]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.232     ; 6.626      ;
; -6.325 ; vidas[1]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.232     ; 6.625      ;
; -6.310 ; vidas[19] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.224     ; 6.618      ;
; -6.310 ; vidas[5]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.616      ;
; -6.309 ; vidas[5]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.615      ;
; -6.274 ; vidas[20] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.580      ;
; -6.251 ; vidas[8]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.557      ;
; -6.250 ; vidas[8]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.556      ;
; -6.243 ; vidas[7]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.549      ;
; -6.242 ; vidas[7]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.548      ;
; -6.234 ; vidas[0]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.233     ; 6.533      ;
; -6.233 ; vidas[0]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.233     ; 6.532      ;
; -6.228 ; vidas[4]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.232     ; 6.528      ;
; -6.227 ; vidas[4]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.232     ; 6.527      ;
; -6.226 ; vidas[23] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.532      ;
; -6.164 ; vidas[2]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.470      ;
; -6.134 ; vidas[10] ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.440      ;
; -6.133 ; vidas[10] ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.439      ;
; -6.132 ; vidas[3]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.438      ;
; -6.123 ; vidas[6]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.429      ;
; -6.120 ; vidas[9]  ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.426      ;
; -6.119 ; vidas[9]  ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.425      ;
; -6.103 ; vidas[2]  ; vga_r[0]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.399      ;
; -6.103 ; vidas[2]  ; vga_r[4]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.399      ;
; -6.103 ; vidas[2]  ; vga_r[6]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.399      ;
; -6.102 ; vidas[25] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.408      ;
; -6.098 ; vidas[2]  ; vga_r[2]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.394      ;
; -6.095 ; vidas[2]  ; vga_r[1]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.391      ;
; -6.073 ; vidas[1]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.232     ; 6.373      ;
; -6.071 ; vidas[3]  ; vga_r[0]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.367      ;
; -6.071 ; vidas[3]  ; vga_r[4]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.367      ;
; -6.071 ; vidas[3]  ; vga_r[6]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.367      ;
; -6.066 ; vidas[11] ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.372      ;
; -6.066 ; vidas[3]  ; vga_r[2]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.362      ;
; -6.065 ; vidas[11] ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.371      ;
; -6.063 ; vidas[3]  ; vga_r[1]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.359      ;
; -6.062 ; vidas[6]  ; vga_r[0]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.358      ;
; -6.062 ; vidas[6]  ; vga_r[4]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.358      ;
; -6.062 ; vidas[6]  ; vga_r[6]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.358      ;
; -6.057 ; vidas[5]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.363      ;
; -6.057 ; vidas[6]  ; vga_r[2]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.353      ;
; -6.054 ; vidas[6]  ; vga_r[1]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.350      ;
; -6.037 ; vidas[24] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.343      ;
; -6.024 ; vidas[12] ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.330      ;
; -6.023 ; vidas[12] ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.329      ;
; -6.012 ; vidas[1]  ; vga_r[0]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.242     ; 6.302      ;
; -6.012 ; vidas[1]  ; vga_r[4]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.242     ; 6.302      ;
; -6.012 ; vidas[1]  ; vga_r[6]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.242     ; 6.302      ;
; -6.007 ; vidas[1]  ; vga_r[2]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.242     ; 6.297      ;
; -6.004 ; vidas[1]  ; vga_r[1]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.242     ; 6.294      ;
; -5.998 ; vidas[8]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.304      ;
; -5.996 ; vidas[5]  ; vga_r[0]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.292      ;
; -5.996 ; vidas[5]  ; vga_r[4]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.292      ;
; -5.996 ; vidas[5]  ; vga_r[6]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.292      ;
; -5.991 ; vidas[5]  ; vga_r[2]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.287      ;
; -5.990 ; vidas[7]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.296      ;
; -5.988 ; vidas[5]  ; vga_r[1]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.284      ;
; -5.981 ; vidas[0]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.233     ; 6.280      ;
; -5.975 ; vidas[4]  ; vga_r[7]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.232     ; 6.275      ;
; -5.971 ; vidas[13] ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.277      ;
; -5.970 ; vidas[13] ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.276      ;
; -5.957 ; vidas[26] ; vga_r[9]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.226     ; 6.263      ;
; -5.937 ; vidas[8]  ; vga_r[0]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.233      ;
; -5.937 ; vidas[8]  ; vga_r[4]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.233      ;
; -5.937 ; vidas[8]  ; vga_r[6]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.233      ;
; -5.934 ; vidas[14] ; vga_r[3]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.228     ; 6.238      ;
; -5.933 ; vidas[14] ; vga_r[5]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.228     ; 6.237      ;
; -5.932 ; vidas[8]  ; vga_r[2]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.228      ;
; -5.929 ; vidas[7]  ; vga_r[0]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.225      ;
; -5.929 ; vidas[7]  ; vga_r[4]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.225      ;
; -5.929 ; vidas[7]  ; vga_r[6]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.225      ;
; -5.929 ; vidas[8]  ; vga_r[1]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.225      ;
; -5.924 ; vidas[7]  ; vga_r[2]~reg0 ; select       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.236     ; 6.220      ;
+--------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out'                                                                                                      ;
+--------+-----------+---------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -2.963 ; pos[0]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.010     ; 3.985      ;
; -2.958 ; pos[0]    ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 3.979      ;
; -2.934 ; pos[1]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.010     ; 3.956      ;
; -2.929 ; pos[1]    ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 3.950      ;
; -2.921 ; pos[0]    ; pos[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 3.942      ;
; -2.915 ; pos[0]    ; pos[18] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.943      ;
; -2.915 ; pos[0]    ; pos[20] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.943      ;
; -2.915 ; pos[0]    ; pos[22] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 3.936      ;
; -2.914 ; pos[0]    ; pos[21] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 3.935      ;
; -2.912 ; pos[0]    ; pos[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.010     ; 3.934      ;
; -2.911 ; pos[0]    ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.026     ; 3.917      ;
; -2.899 ; pos[0]    ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.001      ; 3.932      ;
; -2.898 ; pos[0]    ; pos[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.001      ; 3.931      ;
; -2.898 ; pos[0]    ; pos[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.001      ; 3.931      ;
; -2.895 ; pos[0]    ; pos[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.001      ; 3.928      ;
; -2.894 ; pos[0]    ; pos[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.001      ; 3.927      ;
; -2.892 ; pos[1]    ; pos[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 3.913      ;
; -2.890 ; pos[0]    ; pos[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.002     ; 3.920      ;
; -2.890 ; pos[0]    ; pos[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.026     ; 3.896      ;
; -2.886 ; pos[1]    ; pos[18] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.914      ;
; -2.886 ; pos[1]    ; pos[20] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.914      ;
; -2.886 ; pos[1]    ; pos[22] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 3.907      ;
; -2.885 ; pos[1]    ; pos[21] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.011     ; 3.906      ;
; -2.884 ; pos[0]    ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.010     ; 3.906      ;
; -2.883 ; pos[0]    ; pos[31] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.024     ; 3.891      ;
; -2.883 ; pos[1]    ; pos[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.010     ; 3.905      ;
; -2.882 ; pos[1]    ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.026     ; 3.888      ;
; -2.878 ; pos[0]    ; pos[25] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.010     ; 3.900      ;
; -2.877 ; pos[0]    ; pos[15] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.018     ; 3.891      ;
; -2.870 ; pos[1]    ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.001      ; 3.903      ;
; -2.869 ; pos[1]    ; pos[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.001      ; 3.902      ;
; -2.869 ; pos[1]    ; pos[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.001      ; 3.902      ;
; -2.866 ; pos[1]    ; pos[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.001      ; 3.899      ;
; -2.865 ; pos[1]    ; pos[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.001      ; 3.898      ;
; -2.861 ; pos[1]    ; pos[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.002     ; 3.891      ;
; -2.861 ; pos[1]    ; pos[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.026     ; 3.867      ;
; -2.855 ; pos[1]    ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.010     ; 3.877      ;
; -2.854 ; pos[1]    ; pos[31] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.024     ; 3.862      ;
; -2.849 ; pos[1]    ; pos[25] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.010     ; 3.871      ;
; -2.848 ; pos[1]    ; pos[15] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.018     ; 3.862      ;
; -2.844 ; pos[0]    ; pos[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.007     ; 3.869      ;
; -2.843 ; pos[0]    ; pos[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.007     ; 3.868      ;
; -2.841 ; pos[0]    ; pos[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.007     ; 3.866      ;
; -2.837 ; pos[4]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.008     ; 3.861      ;
; -2.832 ; pos[4]    ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.009     ; 3.855      ;
; -2.830 ; pos[0]    ; pos[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.015     ; 3.847      ;
; -2.828 ; pos[0]    ; pos[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.015     ; 3.845      ;
; -2.827 ; pos[0]    ; pos[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.015     ; 3.844      ;
; -2.815 ; pos[1]    ; pos[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.007     ; 3.840      ;
; -2.814 ; pos[2]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.003     ; 3.843      ;
; -2.814 ; pos[1]    ; pos[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.007     ; 3.839      ;
; -2.812 ; pos[1]    ; pos[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.007     ; 3.837      ;
; -2.809 ; pos[2]    ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.837      ;
; -2.801 ; pos[3]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.003     ; 3.830      ;
; -2.801 ; pos[1]    ; pos[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.015     ; 3.818      ;
; -2.799 ; pos[5]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.003     ; 3.828      ;
; -2.799 ; pos[1]    ; pos[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.015     ; 3.816      ;
; -2.798 ; pos[1]    ; pos[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.015     ; 3.815      ;
; -2.796 ; pos[3]    ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.824      ;
; -2.795 ; pos[0]    ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.823      ;
; -2.795 ; pos[4]    ; pos[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.009     ; 3.818      ;
; -2.794 ; pos[0]    ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.822      ;
; -2.794 ; pos[5]    ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.822      ;
; -2.792 ; pos[0]    ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.820      ;
; -2.792 ; pos[0]    ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.820      ;
; -2.789 ; pos[4]    ; pos[18] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.002     ; 3.819      ;
; -2.789 ; pos[4]    ; pos[20] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.002     ; 3.819      ;
; -2.789 ; pos[4]    ; pos[22] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.009     ; 3.812      ;
; -2.788 ; pos[4]    ; pos[21] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.009     ; 3.811      ;
; -2.786 ; pos[4]    ; pos[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.008     ; 3.810      ;
; -2.785 ; pos[4]    ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.024     ; 3.793      ;
; -2.773 ; pos[6]    ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.005      ; 3.810      ;
; -2.773 ; pos[4]    ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.003      ; 3.808      ;
; -2.772 ; pos[2]    ; pos[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.800      ;
; -2.772 ; pos[4]    ; pos[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.003      ; 3.807      ;
; -2.772 ; pos[4]    ; pos[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.003      ; 3.807      ;
; -2.769 ; pos[4]    ; pos[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.003      ; 3.804      ;
; -2.768 ; pos[4]    ; pos[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.003      ; 3.803      ;
; -2.766 ; pos[2]    ; pos[18] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.003      ; 3.801      ;
; -2.766 ; pos[2]    ; pos[20] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.003      ; 3.801      ;
; -2.766 ; pos[2]    ; pos[22] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.794      ;
; -2.766 ; pos[1]    ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.794      ;
; -2.765 ; pos[2]    ; pos[21] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.793      ;
; -2.765 ; pos[1]    ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.793      ;
; -2.764 ; pos[4]    ; pos[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.000      ; 3.796      ;
; -2.764 ; pos[4]    ; pos[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.024     ; 3.772      ;
; -2.763 ; pos[2]    ; pos[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.003     ; 3.792      ;
; -2.763 ; pos[1]    ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.791      ;
; -2.763 ; pos[1]    ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.791      ;
; -2.762 ; pos[2]    ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.019     ; 3.775      ;
; -2.759 ; pos[3]    ; pos[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.787      ;
; -2.758 ; pos[4]    ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.008     ; 3.782      ;
; -2.757 ; pos[5]    ; pos[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.785      ;
; -2.757 ; pos[4]    ; pos[31] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.022     ; 3.767      ;
; -2.753 ; pos[3]    ; pos[18] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.003      ; 3.788      ;
; -2.753 ; pos[3]    ; pos[20] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.003      ; 3.788      ;
; -2.753 ; pos[3]    ; pos[22] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.781      ;
; -2.752 ; pos[3]    ; pos[21] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.004     ; 3.780      ;
; -2.752 ; pos[6]    ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; 0.004      ; 3.788      ;
; -2.752 ; pos[4]    ; pos[25] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 1.000        ; -0.008     ; 3.776      ;
+--------+-----------+---------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50M'                                                                                                                                                      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.918 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.935      ;
; -2.917 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.934      ;
; -2.917 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.934      ;
; -2.914 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.931      ;
; -2.914 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.931      ;
; -2.914 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.931      ;
; -2.913 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.930      ;
; -2.912 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.929      ;
; -2.885 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.902      ;
; -2.884 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.901      ;
; -2.884 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.901      ;
; -2.881 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.898      ;
; -2.881 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.898      ;
; -2.881 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.898      ;
; -2.880 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.897      ;
; -2.879 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.896      ;
; -2.853 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.870      ;
; -2.852 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.869      ;
; -2.852 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.869      ;
; -2.849 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.866      ;
; -2.849 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.866      ;
; -2.849 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.866      ;
; -2.848 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.865      ;
; -2.847 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.864      ;
; -2.831 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.848      ;
; -2.830 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.847      ;
; -2.830 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.847      ;
; -2.827 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.844      ;
; -2.827 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.844      ;
; -2.827 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.844      ;
; -2.826 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.843      ;
; -2.825 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.842      ;
; -2.791 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.823      ;
; -2.790 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.822      ;
; -2.790 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.822      ;
; -2.787 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.819      ;
; -2.787 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.819      ;
; -2.787 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.819      ;
; -2.786 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.818      ;
; -2.785 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.817      ;
; -2.784 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.801      ;
; -2.783 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.800      ;
; -2.783 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.800      ;
; -2.780 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.797      ;
; -2.780 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.797      ;
; -2.780 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.797      ;
; -2.779 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.796      ;
; -2.778 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.795      ;
; -2.762 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.779      ;
; -2.761 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.778      ;
; -2.761 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.778      ;
; -2.758 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.775      ;
; -2.758 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.775      ;
; -2.758 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.775      ;
; -2.757 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.774      ;
; -2.756 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.773      ;
; -2.727 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.744      ;
; -2.726 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.743      ;
; -2.726 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.743      ;
; -2.723 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.740      ;
; -2.723 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.740      ;
; -2.723 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.740      ;
; -2.722 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.739      ;
; -2.721 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.738      ;
; -2.687 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.719      ;
; -2.686 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.718      ;
; -2.686 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.718      ;
; -2.683 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.715      ;
; -2.683 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.715      ;
; -2.683 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.715      ;
; -2.682 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.714      ;
; -2.681 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.713      ;
; -2.675 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.692      ;
; -2.674 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.691      ;
; -2.674 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.691      ;
; -2.671 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.688      ;
; -2.671 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.688      ;
; -2.671 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.688      ;
; -2.670 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.687      ;
; -2.669 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.686      ;
; -2.546 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.563      ;
; -2.545 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.562      ;
; -2.545 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.562      ;
; -2.542 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.559      ;
; -2.542 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.559      ;
; -2.542 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.559      ;
; -2.541 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.558      ;
; -2.540 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.557      ;
; -2.525 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.542      ;
; -2.524 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.541      ;
; -2.524 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.541      ;
; -2.521 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.538      ;
; -2.521 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.538      ;
; -2.521 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.538      ;
; -2.520 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.537      ;
; -2.519 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.536      ;
; -2.455 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.472      ;
; -2.454 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.471      ;
; -2.454 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.015     ; 3.471      ;
; -2.453 ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.485      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50M'                                                                                                                                                                                         ;
+--------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -1.599 ; clock_25M_divider:inst_clock_25M|clk_out         ; clock_25M_divider:inst_clock_25M|clk_out         ; clock_25M_divider:inst_clock_25M|clk_out       ; clock_50M   ; 0.000        ; 1.673      ; 0.367      ;
; -1.572 ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_50M   ; 0.000        ; 1.646      ; 0.367      ;
; -1.099 ; clock_25M_divider:inst_clock_25M|clk_out         ; clock_25M_divider:inst_clock_25M|clk_out         ; clock_25M_divider:inst_clock_25M|clk_out       ; clock_50M   ; -0.500       ; 1.673      ; 0.367      ;
; -1.072 ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_50M   ; -0.500       ; 1.646      ; 0.367      ;
; 0.241  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[63] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[63] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.393      ;
; 0.353  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[32] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[32] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[48] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[48] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.354  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[23] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.506      ;
; 0.355  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.507      ;
; 0.357  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[33] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[33] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[17] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[49] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[49] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[34] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[34] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[43] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[43] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[41] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[41] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[25] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[25] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[27] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[50] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[50] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[57] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[57] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[59] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[59] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[45] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[45] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[47] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[47] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[46] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[46] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[39] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[39] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[36] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[36] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[15] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[15] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[13] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[14] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[30] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[31] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[31] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[29] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[52] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[52] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[55] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[55] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[61] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[61] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[62] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[62] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.365  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[22] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[22] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[12] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[35] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[35] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[42] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[42] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[40] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[40] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[24] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[26] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[51] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[51] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[56] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[56] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[58] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[58] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[44] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[44] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[38] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[38] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[37] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[37] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[28] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[53] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[53] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[54] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[54] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[60] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[60] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.491  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[32] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[33] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[48] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[49] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.493  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.645      ;
; 0.495  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[33] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[34] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[49] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[50] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[34] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[35] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[41] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[42] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[25] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[26] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[50] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[51] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[57] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[58] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[43] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[44] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[28] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[59] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[60] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[62] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[63] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[46] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[47] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[45] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[46] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[15] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[14] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[30] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[31] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[61] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[62] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[5]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[36] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[37] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[52] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[53] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.505  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[22] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[23] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.657      ;
; 0.507  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[13] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.659      ;
; 0.509  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[42] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[43] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[40] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[41] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[25] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[27] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[56] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[57] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[58] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[59] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[35] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[36] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[51] ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[52] ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[7]  ; clock_50M                                      ; clock_50M   ; 0.000        ; 0.000      ; 0.662      ;
+--------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'select'                                                                                         ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; cardOrder[8][1]  ; cardOrder[8][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[4][1]  ; cardOrder[4][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[0][1]  ; cardOrder[0][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[12][1] ; cardOrder[12][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[2][1]  ; cardOrder[2][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[10][1] ; cardOrder[10][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[7][1]  ; cardOrder[7][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[11][1] ; cardOrder[11][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[3][1]  ; cardOrder[3][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[15][1] ; cardOrder[15][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[1][1]  ; cardOrder[1][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[19][1] ; cardOrder[19][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[1][0]  ; cardOrder[1][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[13][0] ; cardOrder[13][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[5][0]  ; cardOrder[5][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[4][0]  ; cardOrder[4][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[0][0]  ; cardOrder[0][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[12][0] ; cardOrder[12][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[6][0]  ; cardOrder[6][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[2][0]  ; cardOrder[2][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[14][0] ; cardOrder[14][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[10][0] ; cardOrder[10][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[11][0] ; cardOrder[11][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[3][0]  ; cardOrder[3][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[15][0] ; cardOrder[15][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[7][0]  ; cardOrder[7][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[17][0] ; cardOrder[17][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[16][0] ; cardOrder[16][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[18][0] ; cardOrder[18][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[19][0] ; cardOrder[19][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[4][2]  ; cardOrder[4][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[0][2]  ; cardOrder[0][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[5][2]  ; cardOrder[5][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[1][2]  ; cardOrder[1][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[6][2]  ; cardOrder[6][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[7][2]  ; cardOrder[7][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[3][2]  ; cardOrder[3][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[8][2]  ; cardOrder[8][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[9][2]  ; cardOrder[9][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[12][2] ; cardOrder[12][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[13][2] ; cardOrder[13][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[10][2] ; cardOrder[10][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[15][2] ; cardOrder[15][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[14][2] ; cardOrder[14][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[19][2] ; cardOrder[19][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[16][2] ; cardOrder[16][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[17][2] ; cardOrder[17][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[8][3]  ; cardOrder[8][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[0][3]  ; cardOrder[0][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[1][3]  ; cardOrder[1][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[9][3]  ; cardOrder[9][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[4][3]  ; cardOrder[4][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[5][3]  ; cardOrder[5][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[13][3] ; cardOrder[13][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[12][3] ; cardOrder[12][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[6][3]  ; cardOrder[6][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[7][3]  ; cardOrder[7][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[15][3] ; cardOrder[15][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[10][3] ; cardOrder[10][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[3][3]  ; cardOrder[3][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[2][3]  ; cardOrder[2][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[11][3] ; cardOrder[11][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[16][3] ; cardOrder[16][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[17][3] ; cardOrder[17][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[18][3] ; cardOrder[18][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[19][3] ; cardOrder[19][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[5][4]  ; cardOrder[5][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[1][4]  ; cardOrder[1][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[13][4] ; cardOrder[13][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[0][4]  ; cardOrder[0][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[4][4]  ; cardOrder[4][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[8][4]  ; cardOrder[8][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[12][4] ; cardOrder[12][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[6][4]  ; cardOrder[6][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[10][4] ; cardOrder[10][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[11][4] ; cardOrder[11][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[7][4]  ; cardOrder[7][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[17][4] ; cardOrder[17][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.418 ; cardOrder[14][1] ; cardOrder[14][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.570      ;
; 0.419 ; cardOrder[18][1] ; cardOrder[18][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.571      ;
; 0.454 ; cardOrder[15][4] ; cardOrder[15][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.606      ;
; 0.465 ; cardOrder[13][1] ; cardOrder[13][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.617      ;
; 0.466 ; cardOrder[18][4] ; cardOrder[18][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.618      ;
; 0.467 ; cardOrder[6][1]  ; cardOrder[6][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.619      ;
; 0.467 ; cardOrder[3][4]  ; cardOrder[3][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.619      ;
; 0.469 ; cardOrder[16][1] ; cardOrder[16][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.621      ;
; 0.474 ; cardOrder[2][4]  ; cardOrder[2][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.626      ;
; 0.482 ; flag             ; cardOrder[12][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.634      ;
; 0.523 ; cardOrder[11][2] ; cardOrder[11][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; cardOrder[14][3] ; cardOrder[14][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.676      ;
; 0.533 ; isFlipped[2]     ; isFlipped[2]     ; select       ; select      ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; isFlipped[18]    ; isFlipped[18]    ; select       ; select      ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; cardOrder[8][0]  ; cardOrder[8][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; cardOrder[19][4] ; cardOrder[19][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; isFlipped[19]    ; isFlipped[19]    ; select       ; select      ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; cardOrder[14][4] ; cardOrder[14][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.693      ;
; 0.544 ; cardOrder[18][2] ; cardOrder[18][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; isFlipped[13]    ; isFlipped[13]    ; select       ; select      ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; cardOrder[16][4] ; cardOrder[16][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; isFlipped[16]    ; isFlipped[16]    ; select       ; select      ; 0.000        ; 0.000      ; 0.703      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.246 ; seed[31]                ; seed[31]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.398      ;
; 0.358 ; seed[16]                ; seed[16]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; seed[9]                 ; seed[9]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; seed[4]                 ; seed[4]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; seed[17]                ; seed[17]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; seed[18]                ; seed[18]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; seed[25]                ; seed[25]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; seed[27]                ; seed[27]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; seed[13]                ; seed[13]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; seed[14]                ; seed[14]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; seed[15]                ; seed[15]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; seed[20]                ; seed[20]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; seed[23]                ; seed[23]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; seed[29]                ; seed[29]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; seed[30]                ; seed[30]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; seed[6]                 ; seed[6]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; seed[8]                 ; seed[8]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; seed[10]                ; seed[10]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; seed[19]                ; seed[19]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; seed[24]                ; seed[24]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; seed[26]                ; seed[26]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; seed[12]                ; seed[12]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; seed[21]                ; seed[21]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; seed[22]                ; seed[22]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; seed[28]                ; seed[28]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.535      ;
; 0.390 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.542      ;
; 0.496 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 0.651      ;
; 0.496 ; seed[16]                ; seed[17]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; seed[9]                 ; seed[10]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; seed[17]                ; seed[18]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; seed[18]                ; seed[19]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; seed[25]                ; seed[26]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; seed[27]                ; seed[28]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; seed[30]                ; seed[31]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; seed[13]                ; seed[14]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; seed[14]                ; seed[15]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; seed[29]                ; seed[30]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; seed[20]                ; seed[21]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.654      ;
; 0.505 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.514 ; seed[8]                 ; seed[9]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; seed[24]                ; seed[25]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; seed[26]                ; seed[27]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; seed[19]                ; seed[20]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; seed[12]                ; seed[13]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; seed[22]                ; seed[23]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; seed[28]                ; seed[29]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; seed[21]                ; seed[22]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.670      ;
; 0.530 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.682      ;
; 0.530 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; seed[16]                ; seed[18]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; seed[2]                 ; seed[4]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; seed[4]                 ; seed[6]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; seed[17]                ; seed[19]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; seed[25]                ; seed[27]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; seed[18]                ; seed[20]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; seed[27]                ; seed[29]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; seed[29]                ; seed[31]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; seed[13]                ; seed[15]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; seed[20]                ; seed[22]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.689      ;
; 0.540 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.692      ;
; 0.544 ; seed[15]                ; seed[16]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.005      ; 0.701      ;
; 0.548 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; seed[10]                ; seed[12]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; seed[8]                 ; seed[10]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; seed[24]                ; seed[26]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; seed[26]                ; seed[28]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; seed[19]                ; seed[21]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; seed[12]                ; seed[14]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; seed[28]                ; seed[30]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; seed[21]                ; seed[23]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.705      ;
; 0.557 ; seed[23]                ; seed[24]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.709      ;
; 0.563 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.715      ;
; 0.565 ; seed[1]                 ; seed[4]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; seed[16]                ; seed[19]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; seed[9]                 ; seed[12]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; seed[17]                ; seed[20]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; seed[2]                 ; seed[2]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; seed[25]                ; seed[28]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; seed[18]                ; seed[21]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; seed[27]                ; seed[30]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; seed[20]                ; seed[23]                ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.724      ;
; 0.575 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.727      ;
; 0.577 ; seed[5]                 ; seed[6]                 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.016      ; 0.745      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out'                                                                                                      ;
+-------+-----------+---------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.507 ; pos[16]   ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.659      ;
; 0.553 ; pos[5]    ; pos[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.705      ;
; 0.556 ; pos[23]   ; pos[23] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.708      ;
; 0.561 ; pos[3]    ; pos[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.713      ;
; 0.561 ; pos[13]   ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.713      ;
; 0.637 ; pos[25]   ; pos[25] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.789      ;
; 0.639 ; pos[28]   ; pos[28] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.791      ;
; 0.643 ; pos[6]    ; pos[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; pos[19]   ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.796      ;
; 0.689 ; pos[20]   ; pos[20] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.841      ;
; 0.716 ; pos[10]   ; pos[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.868      ;
; 0.718 ; pos[22]   ; pos[22] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.870      ;
; 0.747 ; pos[11]   ; pos[11] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.899      ;
; 0.749 ; pos[24]   ; pos[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.901      ;
; 0.792 ; pos[12]   ; pos[12] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.944      ;
; 0.812 ; pos[2]    ; pos[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.964      ;
; 0.824 ; pos[21]   ; pos[21] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 0.976      ;
; 0.848 ; pos[7]    ; pos[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.000      ;
; 0.889 ; pos[30]   ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.041      ;
; 0.929 ; pos[15]   ; pos[15] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.081      ;
; 0.954 ; pos[9]    ; pos[9]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.106      ;
; 1.014 ; pos[8]    ; pos[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.166      ;
; 1.044 ; pos[26]   ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.196      ;
; 1.091 ; pos[29]   ; pos[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.243      ;
; 1.174 ; pos[27]   ; pos[27] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.326      ;
; 1.203 ; pos[31]   ; pos[31] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.355      ;
; 1.212 ; pos[30]   ; pos[31] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.002      ; 1.366      ;
; 1.221 ; pos[18]   ; pos[18] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.373      ;
; 1.255 ; pos[28]   ; pos[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.016     ; 1.391      ;
; 1.256 ; pos[17]   ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.408      ;
; 1.306 ; pos[4]    ; pos[4]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.458      ;
; 1.332 ; pos[12]   ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.484      ;
; 1.336 ; pos[0]    ; pos[0]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.488      ;
; 1.342 ; pos[28]   ; pos[31] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.014     ; 1.480      ;
; 1.344 ; pos[28]   ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.016     ; 1.480      ;
; 1.346 ; pos[11]   ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.350 ; pos[27]   ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.016     ; 1.486      ;
; 1.356 ; pos[29]   ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.508      ;
; 1.357 ; pos[30]   ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.022      ; 1.531      ;
; 1.357 ; pos[30]   ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.022      ; 1.531      ;
; 1.358 ; pos[25]   ; pos[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.016     ; 1.494      ;
; 1.359 ; pos[30]   ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.022      ; 1.533      ;
; 1.360 ; pos[30]   ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.022      ; 1.534      ;
; 1.369 ; pos[27]   ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.006      ; 1.527      ;
; 1.369 ; pos[27]   ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.006      ; 1.527      ;
; 1.371 ; pos[27]   ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.006      ; 1.529      ;
; 1.372 ; pos[27]   ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.006      ; 1.530      ;
; 1.375 ; pos[29]   ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.022      ; 1.549      ;
; 1.375 ; pos[29]   ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.022      ; 1.549      ;
; 1.376 ; pos[13]   ; pos[15] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.019     ; 1.509      ;
; 1.377 ; pos[29]   ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.022      ; 1.551      ;
; 1.378 ; pos[29]   ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.022      ; 1.552      ;
; 1.383 ; pos[10]   ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.535      ;
; 1.387 ; pos[28]   ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.006      ; 1.545      ;
; 1.387 ; pos[28]   ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.006      ; 1.545      ;
; 1.389 ; pos[28]   ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.006      ; 1.547      ;
; 1.390 ; pos[28]   ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.006      ; 1.548      ;
; 1.392 ; pos[30]   ; pos[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.011      ; 1.555      ;
; 1.393 ; pos[30]   ; pos[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.011      ; 1.556      ;
; 1.395 ; pos[30]   ; pos[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.011      ; 1.558      ;
; 1.404 ; pos[27]   ; pos[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.005     ; 1.551      ;
; 1.405 ; pos[27]   ; pos[29] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.016     ; 1.541      ;
; 1.405 ; pos[27]   ; pos[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.005     ; 1.552      ;
; 1.406 ; pos[30]   ; pos[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.019      ; 1.577      ;
; 1.407 ; pos[27]   ; pos[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.005     ; 1.554      ;
; 1.408 ; pos[30]   ; pos[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.019      ; 1.579      ;
; 1.409 ; pos[30]   ; pos[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.019      ; 1.580      ;
; 1.410 ; pos[29]   ; pos[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.011      ; 1.573      ;
; 1.411 ; pos[29]   ; pos[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.011      ; 1.574      ;
; 1.413 ; pos[29]   ; pos[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.011      ; 1.576      ;
; 1.418 ; pos[9]    ; pos[13] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.570      ;
; 1.418 ; pos[27]   ; pos[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.003      ; 1.573      ;
; 1.420 ; pos[27]   ; pos[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.003      ; 1.575      ;
; 1.421 ; pos[16]   ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.573      ;
; 1.421 ; pos[27]   ; pos[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.003      ; 1.576      ;
; 1.422 ; pos[20]   ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.022     ; 1.552      ;
; 1.422 ; pos[28]   ; pos[7]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.005     ; 1.569      ;
; 1.423 ; pos[28]   ; pos[8]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.005     ; 1.570      ;
; 1.424 ; pos[29]   ; pos[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.019      ; 1.595      ;
; 1.425 ; pos[25]   ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.577      ;
; 1.425 ; pos[28]   ; pos[6]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.005     ; 1.572      ;
; 1.426 ; pos[29]   ; pos[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.019      ; 1.597      ;
; 1.427 ; pos[29]   ; pos[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.019      ; 1.598      ;
; 1.436 ; pos[28]   ; pos[5]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.003      ; 1.591      ;
; 1.437 ; pos[25]   ; pos[30] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.016     ; 1.573      ;
; 1.438 ; pos[23]   ; pos[24] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.590      ;
; 1.438 ; pos[28]   ; pos[3]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.003      ; 1.593      ;
; 1.439 ; pos[28]   ; pos[2]  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.003      ; 1.594      ;
; 1.440 ; pos[20]   ; pos[21] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.007     ; 1.585      ;
; 1.441 ; pos[20]   ; pos[17] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.593      ;
; 1.441 ; pos[20]   ; pos[19] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.593      ;
; 1.442 ; pos[30]   ; pos[15] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.008      ; 1.602      ;
; 1.443 ; pos[30]   ; pos[25] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.016      ; 1.611      ;
; 1.443 ; pos[20]   ; pos[14] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.595      ;
; 1.443 ; pos[30]   ; pos[26] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.016      ; 1.611      ;
; 1.444 ; pos[20]   ; pos[16] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.596      ;
; 1.444 ; pos[11]   ; pos[15] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.019     ; 1.577      ;
; 1.445 ; pos[9]    ; pos[10] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.597      ;
; 1.449 ; pos[16]   ; pos[18] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; 0.000      ; 1.601      ;
; 1.454 ; pos[27]   ; pos[15] ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 0.000        ; -0.008     ; 1.598      ;
+-------+-----------+---------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50M'                                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|count[52] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'select'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+--------+------------+------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; select ; Rise       ; select           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][4] ;
+--------+--------------+----------------+------------------+--------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[18]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[18]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[19]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[19]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[20]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[20]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[21]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[21]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[22]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[22]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[23]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[23]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[24]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[24]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[25]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[25]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[26]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[26]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[27]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[27]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[28]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[28]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[29]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[29]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[30]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[30]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[31]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[31]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; seed[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out'                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[10]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[10]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[11]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[11]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[12]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[12]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[13]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[13]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[14]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[14]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[15]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[15]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[16]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[16]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[17]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[17]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[18]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[18]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[19]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[19]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[20]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[20]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[21]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[21]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[22]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[22]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[23]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[23]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[24]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[24]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[25]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[25]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[26]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[26]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[27]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[27]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[28]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[28]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[29]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[29]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[30]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[30]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[31]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[31]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[3]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[3]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[4]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[4]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[5]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[5]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[6]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[6]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[7]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[7]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[8]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[8]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[9]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[9]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; inst_clock_6_25Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; inst_clock_6_25Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; inst_clock_6_25Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; inst_clock_6_25Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; inst_clock_6_25Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; inst_clock_6_25Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[0]|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[0]|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[10]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[10]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[11]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[11]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[12]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[12]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[13]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[13]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[14]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[14]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[15]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[15]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[16]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[16]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[17]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[17]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[18]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[18]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[19]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[19]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[1]|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[1]|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[20]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[20]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[21]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[21]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[22]|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; Rise       ; pos[22]|clk                                ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                              ;
+-----------+------------------------------------------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port                                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------------------------------------------+-------+-------+------------+------------------------------------------------+
; move_x    ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 3.433 ; 3.433 ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ;
; move_y    ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 5.409 ; 5.409 ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ;
+-----------+------------------------------------------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                 ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; move_x    ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; -2.681 ; -2.681 ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ;
; move_y    ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; -3.088 ; -3.088 ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.267 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.491 ; 3.491 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.489 ; 3.489 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.491 ; 3.491 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.363 ; 3.363 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.354 ; 3.354 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.424 ; 3.424 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.414 ; 3.414 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.394 ; 3.394 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.395 ; 3.395 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.478 ; 3.478 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.416 ; 3.416 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.658 ; 3.658 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.649 ; 3.649 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.649 ; 3.649 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.602 ; 3.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.651 ; 3.651 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.620 ; 3.620 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.658 ; 3.658 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.644 ; 3.644 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.630 ; 3.630 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.539 ; 3.539 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.653 ; 3.653 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.324 ; 4.324 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.735 ; 3.735 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.606 ; 3.606 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.580 ; 3.580 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.586 ; 3.586 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.722 ; 3.722 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.489 ; 3.489 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.735 ; 3.735 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.477 ; 3.477 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.728 ; 3.728 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.468 ; 3.468 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.635 ; 3.635 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.498 ; 3.498 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.267 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.267 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.354 ; 3.354 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.489 ; 3.489 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.491 ; 3.491 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.363 ; 3.363 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.354 ; 3.354 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.424 ; 3.424 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.414 ; 3.414 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.394 ; 3.394 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.395 ; 3.395 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.478 ; 3.478 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.416 ; 3.416 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.539 ; 3.539 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.649 ; 3.649 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.649 ; 3.649 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.602 ; 3.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.651 ; 3.651 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.620 ; 3.620 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.658 ; 3.658 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.644 ; 3.644 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.630 ; 3.630 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.539 ; 3.539 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.653 ; 3.653 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.324 ; 4.324 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.468 ; 3.468 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.606 ; 3.606 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.580 ; 3.580 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.586 ; 3.586 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.722 ; 3.722 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.489 ; 3.489 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.735 ; 3.735 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.477 ; 3.477 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.728 ; 3.728 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.468 ; 3.468 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.635 ; 3.635 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.498 ; 3.498 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.267 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+-------------------------------------------------+------------+--------+----------+---------+---------------------+
; Clock                                           ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack                                ; -128.390   ; -2.558 ; N/A      ; N/A     ; -1.380              ;
;  clock_25M_divider:inst_clock_25M|clk_out       ; -16.841    ; 0.246  ; N/A      ; N/A     ; -0.500              ;
;  clock_50M                                      ; -7.067     ; -2.558 ; N/A      ; N/A     ; -1.380              ;
;  clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; -7.684     ; 0.507  ; N/A      ; N/A     ; -0.500              ;
;  select                                         ; -128.390   ; 0.215  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS                                 ; -23804.306 ; -5.085 ; 0.0      ; 0.0     ; -384.602            ;
;  clock_25M_divider:inst_clock_25M|clk_out       ; -508.723   ; 0.000  ; N/A      ; N/A     ; -84.000             ;
;  clock_50M                                      ; -228.078   ; -5.085 ; N/A      ; N/A     ; -67.380             ;
;  clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; -229.105   ; 0.000  ; N/A      ; N/A     ; -32.000             ;
;  select                                         ; -22838.400 ; 0.000  ; N/A      ; N/A     ; -201.222            ;
+-------------------------------------------------+------------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; move_x    ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 6.426  ; 6.426  ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ;
; move_y    ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 10.880 ; 10.880 ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                 ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; move_x    ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; -2.681 ; -2.681 ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ;
; move_y    ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; -3.088 ; -3.088 ; Rise       ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.357 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.212 ; 6.212 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.211 ; 6.211 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.212 ; 6.212 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.956 ; 5.956 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.948 ; 5.948 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.018 ; 6.018 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.008 ; 6.008 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.988 ; 5.988 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.990 ; 5.990 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.193 ; 6.193 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.025 ; 6.025 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.539 ; 6.539 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.516 ; 6.516 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.517 ; 6.517 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.451 ; 6.451 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.522 ; 6.522 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.473 ; 6.473 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.539 ; 6.539 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.529 ; 6.529 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.499 ; 6.499 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.287 ; 6.287 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.537 ; 6.537 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.907 ; 7.907 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.723 ; 6.723 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.463 ; 6.463 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.434 ; 6.434 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.442 ; 6.442 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.707 ; 6.707 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.214 ; 6.214 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.723 ; 6.723 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.205 ; 6.205 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.716 ; 6.716 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.195 ; 6.195 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.515 ; 6.515 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.225 ; 6.225 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.357 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.267 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.354 ; 3.354 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.489 ; 3.489 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.491 ; 3.491 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.363 ; 3.363 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.354 ; 3.354 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.424 ; 3.424 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.414 ; 3.414 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.394 ; 3.394 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.395 ; 3.395 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.478 ; 3.478 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.416 ; 3.416 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.539 ; 3.539 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.649 ; 3.649 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.649 ; 3.649 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.602 ; 3.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.651 ; 3.651 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.620 ; 3.620 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.658 ; 3.658 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.644 ; 3.644 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.630 ; 3.630 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.539 ; 3.539 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.653 ; 3.653 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.324 ; 4.324 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.468 ; 3.468 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.606 ; 3.606 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.580 ; 3.580 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.586 ; 3.586 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.722 ; 3.722 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.489 ; 3.489 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.735 ; 3.735 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.477 ; 3.477 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.728 ; 3.728 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.468 ; 3.468 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.635 ; 3.635 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.498 ; 3.498 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.267 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+------------------------------------------------+------------------------------------------------+----------+----------+--------------+--------------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+------------------------------------------------+------------------------------------------------+----------+----------+--------------+--------------+
; clock_25M_divider:inst_clock_25M|clk_out       ; clock_25M_divider:inst_clock_25M|clk_out       ; 90674    ; 0        ; 0            ; 0            ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out       ; 26880    ; 0        ; 0            ; 0            ;
; select                                         ; clock_25M_divider:inst_clock_25M|clk_out       ; 0        ; 523952   ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out       ; clock_50M                                      ; 1        ; 1        ; 0            ; 0            ;
; clock_50M                                      ; clock_50M                                      ; 18720    ; 0        ; 0            ; 0            ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_50M                                      ; 1        ; 1        ; 0            ; 0            ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 62911    ; 0        ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out       ; select                                         ; 0        ; 0        ; > 2147483647 ; 0            ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; select                                         ; 0        ; 0        ; > 2147483647 ; 0            ;
; select                                         ; select                                         ; 0        ; 0        ; 0            ; > 2147483647 ;
+------------------------------------------------+------------------------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+------------------------------------------------+------------------------------------------------+----------+----------+--------------+--------------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+------------------------------------------------+------------------------------------------------+----------+----------+--------------+--------------+
; clock_25M_divider:inst_clock_25M|clk_out       ; clock_25M_divider:inst_clock_25M|clk_out       ; 90674    ; 0        ; 0            ; 0            ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out       ; 26880    ; 0        ; 0            ; 0            ;
; select                                         ; clock_25M_divider:inst_clock_25M|clk_out       ; 0        ; 523952   ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out       ; clock_50M                                      ; 1        ; 1        ; 0            ; 0            ;
; clock_50M                                      ; clock_50M                                      ; 18720    ; 0        ; 0            ; 0            ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_50M                                      ; 1        ; 1        ; 0            ; 0            ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; 62911    ; 0        ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out       ; select                                         ; 0        ; 0        ; > 2147483647 ; 0            ;
; clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out ; select                                         ; 0        ; 0        ; > 2147483647 ; 0            ;
; select                                         ; select                                         ; 0        ; 0        ; 0            ; > 2147483647 ;
+------------------------------------------------+------------------------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Sep 04 11:06:15 2023
Info: Command: quartus_sta pepinosDigitais -c pepinosDigitais
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pepinosDigitais.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_25M_divider:inst_clock_25M|clk_out clock_25M_divider:inst_clock_25M|clk_out
    Info (332105): create_clock -period 1.000 -name clock_50M clock_50M
    Info (332105): create_clock -period 1.000 -name select select
    Info (332105): create_clock -period 1.000 -name clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -128.390
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -128.390    -22838.400 select 
    Info (332119):   -16.841      -508.723 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -7.684      -229.105 clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out 
    Info (332119):    -7.067      -228.078 clock_50M 
Info (332146): Worst-case hold slack is -2.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.558        -5.085 clock_50M 
    Info (332119):     0.391         0.000 select 
    Info (332119):     0.539         0.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     1.094         0.000 clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -67.380 clock_50M 
    Info (332119):    -1.222      -201.222 select 
    Info (332119):    -0.500       -84.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -0.500       -32.000 clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -56.813
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -56.813    -10064.493 select 
    Info (332119):    -7.123      -195.640 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -2.963       -88.190 clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out 
    Info (332119):    -2.918       -80.548 clock_50M 
Info (332146): Worst-case hold slack is -1.599
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.599        -3.171 clock_50M 
    Info (332119):     0.215         0.000 select 
    Info (332119):     0.246         0.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     0.507         0.000 clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -67.380 clock_50M 
    Info (332119):    -1.222      -201.222 select 
    Info (332119):    -0.500       -84.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -0.500       -32.000 clock_divider_6_25Hz:inst_clock_6_25Hz|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 510 megabytes
    Info: Processing ended: Mon Sep 04 11:06:27 2023
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:11


