VERILOG = top.v

include ../ulx3s.mk


