## 组合逻辑实验（一）

### 实验目的

1. 学会用Verilog实现一定规模的组合逻辑电路。

	> 组合逻辑（Combinational Logic）是一种基本逻辑类型，用于执行特定的逻辑功能，其输出仅取决于输入信号的当前状态，而不受先前状态的影响。组合逻辑电路不包含存储元件，如触发器或锁存器，因此它的输出仅与当前输入有关，没有记忆功能。

2. 进一步了解Vivado的仿真。

	> Vivado Simulator是我们的仿真模拟器，用于硬件调试和判断代码正确性。 Vivado 设计套件内部集成了仿真器Vivado Simulator，能够在设计流程的不同阶段运行设计的功能仿真和时序仿真，结果可以在Vivado IDE 集成的波形查看器中显示。

### 实验内容

1. **4位无符号数乘法器**：参考”4 实验步骤——4位乘法器”以及教材《数字逻辑基础与Verilog设计》3.6节内容，完成4位乘法器的设计与仿真验证；
2. **8位无符号数乘法器**：既然你已经完成了4位无符号数乘法器，那么想必8位的对你来说也不在话下了。新建工程，完成8位乘法器的设计与仿真验证；
3. **8位逐位进位加法器、8位超前进位加法器、8位选择进位加法器的性能比较**：对于本实验，我们建议的步骤是：
	1. 学习“3-2组合逻辑电路.pptx”中逐位进位加法器、超前进位加法器（由两个4位超前进位加法器构成）、选择进位加法器的原理；
	2. 新建工程完成8位行逐位进位加法器、8位超前进位加法器（由两个4位超前进位加法器构成）、8位选择进位加法器的设计与功能仿真验证。
	3. 设计仿真程序，通过输入10组数的加法运算（测试数据的设计要考虑体现加法器的性能）验证以上三种加法器的正确性。

### 实验要求

1. 实验2.1、实验2.2中乘法器的实现**要求不能使用for语句**，可参考教材3.6节中图3.34的部分积方式实现，或者参考图3.35采用全加器搭建；

2. 在实验报告中提交Verilog代码、仿真代码、实验2.3的顶层模块设计图（描述8位行逐位进位加法器、8位超前进位加法器和8位选择进位加法器分别由那些模块构成，模块的输入输出、连接关系）、综合得到的RTL级实现图、仿真结果图。这有些麻烦，但很必要；

3. 提交实验报告和源程序压缩包，压缩包要求：

	+ 建立一个以“lab2_学号”命名的文件夹，将实验报告和源代码存放到该文件夹里，例如：`lab2_41670043`；

	+ 实验报告命名规则：`lab2_学号.docx`, 例如：`lab2_41670043.docx`；

	+ 将文件夹压缩后，上传压缩包：`lab2_学号.zip`。