Fitter report for verilog_yunfang
Tue Apr 04 14:00:05 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Incremental Compilation LogicLock Region Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. LogicLock Region Resource Usage
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 04 14:00:05 2017            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; verilog_yunfang                                  ;
; Top-level Entity Name              ; verilog_yunfang                                  ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE6F17C8                                      ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 344 / 6,272 ( 5 % )                              ;
;     Total combinational functions  ; 341 / 6,272 ( 5 % )                              ;
;     Dedicated logic registers      ; 175 / 6,272 ( 3 % )                              ;
; Total registers                    ; 175                                              ;
; Total pins                         ; 27 / 180 ( 15 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                   ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                   ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  21.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; locked   ; Missing drive strength and slew rate ;
; pwm1     ; Missing drive strength and slew rate ;
; pwm2     ; Missing drive strength and slew rate ;
; adc_oc   ; Missing drive strength and slew rate ;
; adc_clk  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 587 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 587 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 575     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation LogicLock Region Preservation                                                                                        ;
+-----------------+------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
; Region Name     ; Partitions ; Requested Origin ; Requested Width ; Requested Height ; Effective Origin ; Effective Width ; Effective Height ;
+-----------------+------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
; verilog_yunfang ;            ; Floating         ; Auto            ; Auto             ; Floating         ; Auto            ; Auto             ;
+-----------------+------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
Note: The effective origin and size are the region properties taking into account any post-fit logic assigned to the LogicLock region.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/program/d amplifier/verilog_yunfang/output_files/verilog_yunfang.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 344 / 6,272 ( 5 % ) ;
;     -- Combinational with no register       ; 169                 ;
;     -- Register only                        ; 3                   ;
;     -- Combinational with a register        ; 172                 ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 90                  ;
;     -- 3 input functions                    ; 86                  ;
;     -- <=2 input functions                  ; 165                 ;
;     -- Register only                        ; 3                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 179                 ;
;     -- arithmetic mode                      ; 162                 ;
;                                             ;                     ;
; Total registers*                            ; 175 / 7,124 ( 2 % ) ;
;     -- Dedicated logic registers            ; 175 / 6,272 ( 3 % ) ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 27 / 392 ( 7 % )    ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 27 / 180 ( 15 % )   ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )      ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )       ;
;                                             ;                     ;
; Global signals                              ; 5                   ;
; M9Ks                                        ; 0 / 30 ( 0 % )      ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ;
; PLLs                                        ; 1 / 2 ( 50 % )      ;
; Global clocks                               ; 5 / 10 ( 50 % )     ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%        ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%        ;
; Maximum fan-out                             ; 169                 ;
; Highest non-global fan-out                  ; 64                  ;
; Total fan-out                               ; 1668                ;
; Average fan-out                             ; 2.83                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------+
; LogicLock Region Resource Usage                                                    ;
+---------------------------------------------+--------------------+-----------------+
; Statistic                                   ; Root Region        ; verilog_yunfang ;
+---------------------------------------------+--------------------+-----------------+
; Difficulty Clustering Region                ; Low                ; Low             ;
;                                             ;                    ;                 ;
; Total logic elements                        ; 344 / 6272 ( 5 % ) ; 0 / 16 ( 0 % )  ;
;     -- Combinational with no register       ; 169                ; 0               ;
;     -- Register only                        ; 3                  ; 0               ;
;     -- Combinational with a register        ; 172                ; 0               ;
;                                             ;                    ;                 ;
; Logic element usage by number of LUT inputs ;                    ;                 ;
;     -- 4 input functions                    ; 90                 ; 0               ;
;     -- 3 input functions                    ; 86                 ; 0               ;
;     -- <=2 input functions                  ; 165                ; 0               ;
;     -- Register only                        ; 3                  ; 0               ;
;                                             ;                    ;                 ;
; Logic elements by mode                      ;                    ;                 ;
;     -- normal mode                          ; 179                ; 0               ;
;     -- arithmetic mode                      ; 162                ; 0               ;
;                                             ;                    ;                 ;
; Total registers                             ; 175                ; 0               ;
;     -- Dedicated logic registers            ; 175 / 6272 ( 3 % ) ; 0 / 16 ( 0 % )  ;
;                                             ;                    ;                 ;
; Total LABs:  partially or completely used   ; 27 / 392 ( 7 % )   ; 0 / 1 ( 0 % )   ;
;                                             ;                    ;                 ;
; Virtual pins                                ; 0                  ; 0               ;
; I/O pins                                    ; 27                 ; 0               ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0               ;
; Total memory bits                           ; 0                  ; 0               ;
; Total RAM block bits                        ; 0                  ; 0               ;
; PLL                                         ; 1 / 2 ( 50 % )     ; 0               ;
; Clock control block                         ; 5 / 12 ( 41 % )    ; 0               ;
;                                             ;                    ;                 ;
; Connections                                 ;                    ;                 ;
;     -- Input Connections                    ; 0                  ; 0               ;
;     -- Registered Input Connections         ; 0                  ; 0               ;
;     -- Output Connections                   ; 0                  ; 0               ;
;     -- Registered Output Connections        ; 0                  ; 0               ;
;                                             ;                    ;                 ;
; Internal Connections                        ;                    ;                 ;
;     -- Total Connections                    ; 1668               ; 0               ;
;     -- Registered Connections               ; 591                ; 0               ;
;                                             ;                    ;                 ;
; External Connections                        ;                    ;                 ;
;     -- Root Region                          ; 0                  ; 0               ;
;     -- verilog_yunfang                      ; 0                  ; 0               ;
;                                             ;                    ;                 ;
; Region Placement                            ;                    ;                 ;
;     -- Origin                               ; --                 ; --              ;
;     -- Width                                ; --                 ; --              ;
;     -- Height                               ; --                 ; --              ;
+---------------------------------------------+--------------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 344 / 6272 ( 5 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 169                ; 0                              ;
;     -- Register only                        ; 3                  ; 0                              ;
;     -- Combinational with a register        ; 172                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 90                 ; 0                              ;
;     -- 3 input functions                    ; 86                 ; 0                              ;
;     -- <=2 input functions                  ; 165                ; 0                              ;
;     -- Register only                        ; 3                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 179                ; 0                              ;
;     -- arithmetic mode                      ; 162                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 175                ; 0                              ;
;     -- Dedicated logic registers            ; 175 / 6272 ( 3 % ) ; 0 / 6272 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 27 / 392 ( 7 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 27                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )      ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 4 / 12 ( 33 % )    ; 1 / 12 ( 8 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 98                 ; 1                              ;
;     -- Registered Input Connections         ; 97                 ; 0                              ;
;     -- Output Connections                   ; 1                  ; 98                             ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1661               ; 106                            ;
;     -- Registered Connections               ; 688                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 99                             ;
;     -- hard_block:auto_generated_inst       ; 99                 ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 22                 ; 1                              ;
;     -- Output Ports                         ; 5                  ; 2                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; adc_i[0] ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_i[1] ; M8    ; 3        ; 13           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_i[2] ; M7    ; 3        ; 9            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_i[3] ; M6    ; 3        ; 7            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_i[4] ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_i[5] ; N8    ; 3        ; 16           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_i[6] ; N6    ; 3        ; 7            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_i[7] ; N5    ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_i[8] ; L8    ; 3        ; 13           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_i[9] ; L7    ; 3        ; 11           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_iq   ; K9    ; 4        ; 18           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_q[0] ; K12   ; 5        ; 34           ; 3            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_q[1] ; J14   ; 5        ; 34           ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_q[2] ; J13   ; 5        ; 34           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_q[3] ; J12   ; 5        ; 34           ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_q[4] ; L16   ; 5        ; 34           ; 8            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_q[5] ; L13   ; 5        ; 34           ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_q[6] ; K16   ; 5        ; 34           ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_q[7] ; K15   ; 5        ; 34           ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_q[8] ; N16   ; 5        ; 34           ; 7            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_q[9] ; N15   ; 5        ; 34           ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk      ; E1    ; 1        ; 0            ; 11           ; 7            ; 6                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; adc_clk ; P14   ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_oc  ; L10   ; 4        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; locked  ; J2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pwm1    ; R14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pwm2    ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 2 / 19 ( 11 % )  ; 2.5V          ; --           ;
; 3        ; 10 / 26 ( 38 % ) ; 2.5V          ; --           ;
; 4        ; 4 / 27 ( 15 % )  ; 2.5V          ; --           ;
; 5        ; 10 / 25 ( 40 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 200        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 196        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 192        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 188        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 183        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 177        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 175        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 159        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 155        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 167        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 197        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 195        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 189        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 184        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 178        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 160        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 202        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 147        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 146        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ; 0          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 198        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 199        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 173        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 144        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 191        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 181        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 174        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 185        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 186        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 182        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 164        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 166        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 136        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 27         ; 2        ; locked                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; adc_q[3]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 124        ; 5        ; adc_q[2]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 122        ; 5        ; adc_q[1]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 121        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 120        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 32         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 30         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K9       ; 76         ; 4        ; adc_iq                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 105        ; 5        ; adc_q[0]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; adc_q[7]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 118        ; 5        ; adc_q[6]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 65         ; 3        ; adc_i[9]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 68         ; 3        ; adc_i[8]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ; 77         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 88         ; 4        ; adc_oc                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 114        ; 5        ; adc_q[5]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 115        ; 5        ; adc_q[4]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; adc_i[3]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 59         ; 3        ; adc_i[2]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 69         ; 3        ; adc_i[1]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 45         ; 3        ; adc_i[0]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; adc_i[7]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; adc_i[6]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; adc_i[5]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 101        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 102        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 112        ; 5        ; adc_q[9]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; adc_q[8]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 43         ; 2        ; pwm2                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 46         ; 3        ; adc_i[4]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; adc_clk                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 107        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 108        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 53         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 61         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 63         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 66         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 72         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 74         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 80         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 83         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 85         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 91         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 97         ; 4        ; pwm1                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 48         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 54         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 62         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 64         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 67         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 73         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 81         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 92         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 95         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                        ;
+-------------------------------+------------------------------------------------------------------------------------+
; Name                          ; pll_400M:pll_400M_inst|altpll:altpll_component|pll_400M_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------------+
; SDC pin name                  ; pll_400M_inst|altpll_component|auto_generated|pll1                                 ;
; PLL mode                      ; Normal                                                                             ;
; Compensate clock              ; clock0                                                                             ;
; Compensated input/output pins ; --                                                                                 ;
; Switchover type               ; --                                                                                 ;
; Input frequency 0             ; 50.0 MHz                                                                           ;
; Input frequency 1             ; --                                                                                 ;
; Nominal PFD frequency         ; 50.0 MHz                                                                           ;
; Nominal VCO frequency         ; 599.9 MHz                                                                          ;
; VCO post scale K counter      ; 2                                                                                  ;
; VCO frequency control         ; Auto                                                                               ;
; VCO phase shift step          ; 208 ps                                                                             ;
; VCO multiply                  ; --                                                                                 ;
; VCO divide                    ; --                                                                                 ;
; Freq min lock                 ; 25.0 MHz                                                                           ;
; Freq max lock                 ; 54.18 MHz                                                                          ;
; M VCO Tap                     ; 0                                                                                  ;
; M Initial                     ; 1                                                                                  ;
; M value                       ; 12                                                                                 ;
; N value                       ; 1                                                                                  ;
; Charge pump current           ; setting 1                                                                          ;
; Loop filter resistance        ; setting 27                                                                         ;
; Loop filter capacitance       ; setting 0                                                                          ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                 ;
; Bandwidth type                ; Medium                                                                             ;
; Real time reconfigurable      ; Off                                                                                ;
; Scan chain MIF file           ; --                                                                                 ;
; Preserve PLL counter order    ; Off                                                                                ;
; PLL location                  ; PLL_1                                                                              ;
; Inclk0 signal                 ; clk                                                                                ;
; Inclk1 signal                 ; --                                                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                                                      ;
; Inclk1 signal type            ; --                                                                                 ;
+-------------------------------+------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; Name                                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                              ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; pll_400M:pll_400M_inst|altpll:altpll_component|pll_400M_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 4    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 15.00 (208 ps)   ; 50/50      ; C0      ; 3             ; 2/1 Odd    ; --            ; 1       ; 0       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                            ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
; |verilog_yunfang                          ; 344 (0)     ; 175 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 27   ; 0            ; 169 (0)      ; 3 (0)             ; 172 (0)          ; |verilog_yunfang                                                                               ; work         ;
;    |adc_module:U2|                        ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |verilog_yunfang|adc_module:U2                                                                 ; work         ;
;    |pid_module:U3|                        ; 42 (42)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 36 (36)          ; |verilog_yunfang|pid_module:U3                                                                 ; work         ;
;    |pll_400M:pll_400M_inst|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |verilog_yunfang|pll_400M:pll_400M_inst                                                        ; work         ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |verilog_yunfang|pll_400M:pll_400M_inst|altpll:altpll_component                                ; work         ;
;          |pll_400M_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |verilog_yunfang|pll_400M:pll_400M_inst|altpll:altpll_component|pll_400M_altpll:auto_generated ; work         ;
;    |pwm_module:U4|                        ; 184 (184)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 0 (0)             ; 100 (100)        ; |verilog_yunfang|pwm_module:U4                                                                 ; work         ;
;    |reset_module:U0|                      ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |verilog_yunfang|reset_module:U0                                                               ; work         ;
;    |signal_module:U1|                     ; 131 (131)   ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 53 (53)          ; |verilog_yunfang|signal_module:U1                                                              ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; locked   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc_q[0] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_q[1] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_q[2] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_q[3] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_q[4] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_q[5] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_q[6] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_q[7] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_q[8] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_q[9] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_i[0] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_i[1] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_i[2] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_i[3] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_i[4] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_i[5] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_i[6] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_i[7] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_i[8] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_i[9] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_oc   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc_iq   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_clk  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; adc_q[0]            ;                   ;         ;
; adc_q[1]            ;                   ;         ;
; adc_q[2]            ;                   ;         ;
; adc_q[3]            ;                   ;         ;
; adc_q[4]            ;                   ;         ;
; adc_q[5]            ;                   ;         ;
; adc_q[6]            ;                   ;         ;
; adc_q[7]            ;                   ;         ;
; adc_q[8]            ;                   ;         ;
; adc_q[9]            ;                   ;         ;
; adc_i[0]            ;                   ;         ;
; adc_i[1]            ;                   ;         ;
; adc_i[2]            ;                   ;         ;
; adc_i[3]            ;                   ;         ;
; adc_i[4]            ;                   ;         ;
; adc_i[5]            ;                   ;         ;
; adc_i[6]            ;                   ;         ;
; adc_i[7]            ;                   ;         ;
; adc_i[8]            ;                   ;         ;
; adc_i[9]            ;                   ;         ;
; adc_iq              ;                   ;         ;
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; adc_module:U2|LessThan1~1                                                                      ; LCCOMB_X32_Y1_N2   ; 6       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk                                                                                            ; PIN_E1             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                                                                            ; PIN_E1             ; 5       ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pid_module:U3|LessThan1~1                                                                      ; LCCOMB_X33_Y12_N0  ; 6       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pid_module:U3|pid_clk                                                                          ; FF_X33_Y12_N17     ; 32      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pll_400M:pll_400M_inst|altpll:altpll_component|pll_400M_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 92      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll_400M:pll_400M_inst|altpll:altpll_component|pll_400M_altpll:auto_generated|wire_pll1_locked ; PLL_1              ; 6       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; pwm_module:U4|Equal0~1                                                                         ; LCCOMB_X18_Y22_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pwm_module:U4|Equal1~0                                                                         ; LCCOMB_X18_Y22_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pwm_module:U4|LessThan1~2                                                                      ; LCCOMB_X18_Y22_N22 ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; reset_module:U0|rst_n                                                                          ; FF_X1_Y11_N11      ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset_module:U0|rst_n                                                                          ; FF_X1_Y11_N11      ; 169     ; Async. clear ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; signal_module:U1|LessThan5~2                                                                   ; LCCOMB_X22_Y20_N4  ; 14      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; signal_module:U1|Selector34~3                                                                  ; LCCOMB_X22_Y20_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; signal_module:U1|signal_clk                                                                    ; FF_X1_Y11_N15      ; 46      ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; signal_module:U1|state.Low                                                                     ; FF_X22_Y20_N25     ; 36      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                           ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                                                            ; PIN_E1         ; 5       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pid_module:U3|pid_clk                                                                          ; FF_X33_Y12_N17 ; 32      ; 8                                    ; Global Clock         ; GCLK6            ; --                        ;
; pll_400M:pll_400M_inst|altpll:altpll_component|pll_400M_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1          ; 92      ; 69                                   ; Global Clock         ; GCLK3            ; --                        ;
; reset_module:U0|rst_n                                                                          ; FF_X1_Y11_N11  ; 169     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; signal_module:U1|signal_clk                                                                    ; FF_X1_Y11_N15  ; 46      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                          ;
+------------------------------------------------------------------------------------------------+---------+
; Name                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------+---------+
; pid_module:U3|expect_pwm[31]                                                                   ; 64      ;
; pwm_module:U4|LessThan0~10                                                                     ; 61      ;
; signal_module:U1|state.Low                                                                     ; 36      ;
; signal_module:U1|state.Hold                                                                    ; 34      ;
; signal_module:U1|state.Down                                                                    ; 34      ;
; signal_module:U1|Selector34~3                                                                  ; 32      ;
; pwm_module:U4|Equal1~0                                                                         ; 32      ;
; pwm_module:U4|Equal0~1                                                                         ; 32      ;
; signal_module:U1|LessThan5~2                                                                   ; 14      ;
; pwm_module:U4|LessThan1~2                                                                      ; 8       ;
; pid_module:U3|LessThan1~1                                                                      ; 6       ;
; adc_module:U2|LessThan1~1                                                                      ; 6       ;
; signal_module:U1|count_signal[5]                                                               ; 6       ;
; pwm_module:U4|count_pwm[2]                                                                     ; 6       ;
; pwm_module:U4|count_pwm[4]                                                                     ; 6       ;
; pwm_module:U4|count_pwm[5]                                                                     ; 6       ;
; pll_400M:pll_400M_inst|altpll:altpll_component|pll_400M_altpll:auto_generated|wire_pll1_locked ; 6       ;
; signal_module:U1|count_10[3]                                                                   ; 5       ;
; signal_module:U1|count_10[0]                                                                   ; 5       ;
; signal_module:U1|count_10[1]                                                                   ; 5       ;
; reset_module:U0|count[1]                                                                       ; 5       ;
; reset_module:U0|count[2]                                                                       ; 5       ;
; reset_module:U0|count[0]                                                                       ; 5       ;
; signal_module:U1|count_signal[1]                                                               ; 5       ;
; signal_module:U1|count_signal[0]                                                               ; 5       ;
; signal_module:U1|count_signal[2]                                                               ; 5       ;
; signal_module:U1|count_signal[3]                                                               ; 5       ;
; signal_module:U1|count_signal[4]                                                               ; 5       ;
; pwm_module:U4|count_pwm[3]                                                                     ; 5       ;
; pwm_module:U4|count_pwm[6]                                                                     ; 5       ;
; pwm_module:U4|count_pwm[7]                                                                     ; 5       ;
; signal_module:U1|count_10[2]                                                                   ; 4       ;
; reset_module:U0|count[3]                                                                       ; 4       ;
; pid_module:U3|expect_pwm[5]                                                                    ; 4       ;
; pid_module:U3|expect_pwm[6]                                                                    ; 4       ;
; pwm_module:U4|count_pwm[0]                                                                     ; 4       ;
; pwm_module:U4|count_pwm[1]                                                                     ; 4       ;
; signal_module:U1|Selector33~0                                                                  ; 3       ;
; signal_module:U1|expect_signal[2]~6                                                            ; 3       ;
; signal_module:U1|expect_signal[2]~3                                                            ; 3       ;
; signal_module:U1|LessThan2~1                                                                   ; 3       ;
; signal_module:U1|expect_signal[2]~0                                                            ; 3       ;
; signal_module:U1|state.Up                                                                      ; 3       ;
; pid_module:U3|expect_pwm[0]                                                                    ; 3       ;
; pid_module:U3|expect_pwm[1]                                                                    ; 3       ;
; pid_module:U3|expect_pwm[2]                                                                    ; 3       ;
; pid_module:U3|expect_pwm[3]                                                                    ; 3       ;
; pid_module:U3|expect_pwm[4]                                                                    ; 3       ;
; pid_module:U3|expect_pwm[7]                                                                    ; 3       ;
; pid_module:U3|expect_pwm[8]                                                                    ; 3       ;
; pid_module:U3|expect_pwm[9]                                                                    ; 3       ;
; pid_module:U3|expect_pwm[10]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[11]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[12]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[13]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[14]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[15]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[16]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[17]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[18]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[19]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[20]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[21]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[22]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[23]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[24]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[25]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[26]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[27]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[28]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[29]                                                                   ; 3       ;
; pid_module:U3|expect_pwm[30]                                                                   ; 3       ;
; pid_module:U3|count_pid[5]                                                                     ; 3       ;
; pid_module:U3|count_pid[4]                                                                     ; 3       ;
; pid_module:U3|count_pid[3]                                                                     ; 3       ;
; pid_module:U3|count_pid[2]                                                                     ; 3       ;
; pid_module:U3|count_pid[1]                                                                     ; 3       ;
; pid_module:U3|count_pid[0]                                                                     ; 3       ;
; signal_module:U1|count_signal[9]                                                               ; 3       ;
; signal_module:U1|count_signal[8]                                                               ; 3       ;
; signal_module:U1|count_signal[7]                                                               ; 3       ;
; signal_module:U1|count_signal[6]                                                               ; 3       ;
; signal_module:U1|expect_signal[0]                                                              ; 3       ;
; signal_module:U1|expect_signal[1]                                                              ; 3       ;
; signal_module:U1|expect_signal[2]                                                              ; 3       ;
; signal_module:U1|expect_signal[3]                                                              ; 3       ;
; signal_module:U1|expect_signal[4]                                                              ; 3       ;
; signal_module:U1|expect_signal[5]                                                              ; 3       ;
; signal_module:U1|expect_signal[6]                                                              ; 3       ;
; signal_module:U1|expect_signal[7]                                                              ; 3       ;
; signal_module:U1|expect_signal[8]                                                              ; 3       ;
; signal_module:U1|expect_signal[9]                                                              ; 3       ;
; signal_module:U1|expect_signal[10]                                                             ; 3       ;
; signal_module:U1|expect_signal[11]                                                             ; 3       ;
; signal_module:U1|expect_signal[12]                                                             ; 3       ;
; signal_module:U1|expect_signal[13]                                                             ; 3       ;
; signal_module:U1|expect_signal[14]                                                             ; 3       ;
; signal_module:U1|expect_signal[15]                                                             ; 3       ;
; signal_module:U1|expect_signal[16]                                                             ; 3       ;
; signal_module:U1|expect_signal[17]                                                             ; 3       ;
; signal_module:U1|expect_signal[18]                                                             ; 3       ;
; signal_module:U1|expect_signal[19]                                                             ; 3       ;
; signal_module:U1|expect_signal[20]                                                             ; 3       ;
; signal_module:U1|expect_signal[21]                                                             ; 3       ;
; signal_module:U1|expect_signal[22]                                                             ; 3       ;
; signal_module:U1|expect_signal[23]                                                             ; 3       ;
; signal_module:U1|expect_signal[24]                                                             ; 3       ;
; signal_module:U1|expect_signal[25]                                                             ; 3       ;
; signal_module:U1|expect_signal[26]                                                             ; 3       ;
; signal_module:U1|expect_signal[27]                                                             ; 3       ;
; signal_module:U1|expect_signal[28]                                                             ; 3       ;
; signal_module:U1|expect_signal[29]                                                             ; 3       ;
; signal_module:U1|expect_signal[30]                                                             ; 3       ;
; signal_module:U1|expect_signal[31]                                                             ; 3       ;
; adc_module:U2|count_adc[5]                                                                     ; 3       ;
; adc_module:U2|count_adc[4]                                                                     ; 3       ;
; adc_module:U2|count_adc[3]                                                                     ; 3       ;
; adc_module:U2|count_adc[2]                                                                     ; 3       ;
; adc_module:U2|count_adc[1]                                                                     ; 3       ;
; adc_module:U2|count_adc[0]                                                                     ; 3       ;
; signal_module:U1|expect_signal[2]~7                                                            ; 2       ;
; pwm_module:U4|duty1~28                                                                         ; 2       ;
; pwm_module:U4|Equal0~0                                                                         ; 2       ;
; pwm_module:U4|LessThan1~0                                                                      ; 2       ;
; pwm_module:U4|duty1~0                                                                          ; 2       ;
; pwm_module:U4|LessThan0~9                                                                      ; 2       ;
; pwm_module:U4|LessThan0~3                                                                      ; 2       ;
; reset_module:U0|rst_n                                                                          ; 2       ;
; clk~input                                                                                      ; 1       ;
; signal_module:U1|Selector35~2                                                                  ; 1       ;
; signal_module:U1|count_10~3                                                                    ; 1       ;
; signal_module:U1|count_10~2                                                                    ; 1       ;
; signal_module:U1|count_10~1                                                                    ; 1       ;
; signal_module:U1|count_10~0                                                                    ; 1       ;
; pid_module:U3|LessThan1~0                                                                      ; 1       ;
; signal_module:U1|Selector32~0                                                                  ; 1       ;
; signal_module:U1|Selector33~2                                                                  ; 1       ;
; signal_module:U1|Selector33~1                                                                  ; 1       ;
; signal_module:U1|Selector34~2                                                                  ; 1       ;
; signal_module:U1|LessThan0~0                                                                   ; 1       ;
; signal_module:U1|Add3~95                                                                       ; 1       ;
; signal_module:U1|Add3~94                                                                       ; 1       ;
; signal_module:U1|Add3~93                                                                       ; 1       ;
; signal_module:U1|Add3~92                                                                       ; 1       ;
; signal_module:U1|Add3~91                                                                       ; 1       ;
; signal_module:U1|Add3~90                                                                       ; 1       ;
; signal_module:U1|Add3~89                                                                       ; 1       ;
; signal_module:U1|Add3~88                                                                       ; 1       ;
; signal_module:U1|Add3~87                                                                       ; 1       ;
; signal_module:U1|Add3~86                                                                       ; 1       ;
; signal_module:U1|Add3~85                                                                       ; 1       ;
; signal_module:U1|Add3~84                                                                       ; 1       ;
; signal_module:U1|Add3~83                                                                       ; 1       ;
; signal_module:U1|Add3~82                                                                       ; 1       ;
; signal_module:U1|Add3~81                                                                       ; 1       ;
; signal_module:U1|Add3~80                                                                       ; 1       ;
; signal_module:U1|Add3~79                                                                       ; 1       ;
; signal_module:U1|Add3~78                                                                       ; 1       ;
; signal_module:U1|Add3~77                                                                       ; 1       ;
; signal_module:U1|Add3~76                                                                       ; 1       ;
; signal_module:U1|Add3~75                                                                       ; 1       ;
; signal_module:U1|Add3~74                                                                       ; 1       ;
; signal_module:U1|Add3~73                                                                       ; 1       ;
; signal_module:U1|Add3~72                                                                       ; 1       ;
; signal_module:U1|Add3~71                                                                       ; 1       ;
; signal_module:U1|Add3~70                                                                       ; 1       ;
; signal_module:U1|Add3~69                                                                       ; 1       ;
; signal_module:U1|Add3~68                                                                       ; 1       ;
; signal_module:U1|Add3~67                                                                       ; 1       ;
; signal_module:U1|Add3~66                                                                       ; 1       ;
; signal_module:U1|Add3~65                                                                       ; 1       ;
; pid_module:U3|LessThan0~1                                                                      ; 1       ;
; pid_module:U3|LessThan0~0                                                                      ; 1       ;
; signal_module:U1|LessThan5~1                                                                   ; 1       ;
; signal_module:U1|LessThan5~0                                                                   ; 1       ;
; signal_module:U1|expect_signal[2]~5                                                            ; 1       ;
; signal_module:U1|expect_signal[2]~4                                                            ; 1       ;
; signal_module:U1|expect_signal[2]~2                                                            ; 1       ;
; signal_module:U1|expect_signal[2]~1                                                            ; 1       ;
; signal_module:U1|LessThan2~0                                                                   ; 1       ;
; signal_module:U1|Add3~64                                                                       ; 1       ;
; reset_module:U0|count[1]~3                                                                     ; 1       ;
; reset_module:U0|count[3]~2                                                                     ; 1       ;
; reset_module:U0|count[2]~1                                                                     ; 1       ;
; reset_module:U0|count[0]~0                                                                     ; 1       ;
; adc_module:U2|LessThan1~0                                                                      ; 1       ;
; reset_module:U0|rst_n~0                                                                        ; 1       ;
; reset_module:U0|Equal0~0                                                                       ; 1       ;
; pwm_module:U4|duty2~30                                                                         ; 1       ;
; pwm_module:U4|duty2~29                                                                         ; 1       ;
; pwm_module:U4|duty2~28                                                                         ; 1       ;
; pwm_module:U4|duty2~27                                                                         ; 1       ;
; pwm_module:U4|duty2~26                                                                         ; 1       ;
; pwm_module:U4|duty2~25                                                                         ; 1       ;
; pwm_module:U4|duty2~24                                                                         ; 1       ;
; pwm_module:U4|duty2~23                                                                         ; 1       ;
; pwm_module:U4|duty2~22                                                                         ; 1       ;
; pwm_module:U4|duty2~21                                                                         ; 1       ;
; pwm_module:U4|duty2~20                                                                         ; 1       ;
; pwm_module:U4|duty2~19                                                                         ; 1       ;
; pwm_module:U4|duty2~18                                                                         ; 1       ;
; pwm_module:U4|duty2~17                                                                         ; 1       ;
; pwm_module:U4|duty2~16                                                                         ; 1       ;
; pwm_module:U4|duty2~15                                                                         ; 1       ;
; pwm_module:U4|duty2~14                                                                         ; 1       ;
; pwm_module:U4|duty2~13                                                                         ; 1       ;
; pwm_module:U4|duty2~12                                                                         ; 1       ;
; pwm_module:U4|duty2~11                                                                         ; 1       ;
; pwm_module:U4|duty2~10                                                                         ; 1       ;
; pwm_module:U4|duty2~9                                                                          ; 1       ;
; pwm_module:U4|duty2~8                                                                          ; 1       ;
; pwm_module:U4|duty2~7                                                                          ; 1       ;
; pwm_module:U4|duty2~6                                                                          ; 1       ;
; pwm_module:U4|duty2~5                                                                          ; 1       ;
; pwm_module:U4|duty2~4                                                                          ; 1       ;
; pwm_module:U4|duty2~3                                                                          ; 1       ;
; pwm_module:U4|duty2~2                                                                          ; 1       ;
; pwm_module:U4|duty2~1                                                                          ; 1       ;
; pwm_module:U4|duty2~0                                                                          ; 1       ;
; pwm_module:U4|duty1~32                                                                         ; 1       ;
; pwm_module:U4|duty1~31                                                                         ; 1       ;
; pwm_module:U4|duty1~30                                                                         ; 1       ;
; pwm_module:U4|duty1~29                                                                         ; 1       ;
; pwm_module:U4|duty1~27                                                                         ; 1       ;
; pwm_module:U4|duty1~26                                                                         ; 1       ;
; pwm_module:U4|duty1~25                                                                         ; 1       ;
; pwm_module:U4|duty1~24                                                                         ; 1       ;
; pwm_module:U4|duty1~23                                                                         ; 1       ;
; pwm_module:U4|duty1~22                                                                         ; 1       ;
; pwm_module:U4|duty1~21                                                                         ; 1       ;
; pwm_module:U4|LessThan1~1                                                                      ; 1       ;
; pwm_module:U4|duty1~20                                                                         ; 1       ;
; pwm_module:U4|duty1~19                                                                         ; 1       ;
; pwm_module:U4|duty1~18                                                                         ; 1       ;
; pwm_module:U4|duty1~17                                                                         ; 1       ;
; pwm_module:U4|duty1~16                                                                         ; 1       ;
; pwm_module:U4|duty1~15                                                                         ; 1       ;
; pwm_module:U4|duty1~14                                                                         ; 1       ;
; pwm_module:U4|duty1~13                                                                         ; 1       ;
; pwm_module:U4|duty1~12                                                                         ; 1       ;
; pwm_module:U4|duty1~11                                                                         ; 1       ;
; pwm_module:U4|duty1~10                                                                         ; 1       ;
; pwm_module:U4|duty1~9                                                                          ; 1       ;
; pwm_module:U4|duty1~8                                                                          ; 1       ;
; pwm_module:U4|duty1~7                                                                          ; 1       ;
; pwm_module:U4|duty1~6                                                                          ; 1       ;
; pwm_module:U4|duty1~5                                                                          ; 1       ;
; pwm_module:U4|duty1~4                                                                          ; 1       ;
; pwm_module:U4|duty1~3                                                                          ; 1       ;
; pwm_module:U4|duty1~2                                                                          ; 1       ;
; pwm_module:U4|duty1~1                                                                          ; 1       ;
; pwm_module:U4|LessThan0~8                                                                      ; 1       ;
; pwm_module:U4|LessThan0~7                                                                      ; 1       ;
; pwm_module:U4|LessThan0~6                                                                      ; 1       ;
; pwm_module:U4|LessThan0~5                                                                      ; 1       ;
; pwm_module:U4|LessThan0~4                                                                      ; 1       ;
; pwm_module:U4|LessThan0~2                                                                      ; 1       ;
; pwm_module:U4|LessThan0~1                                                                      ; 1       ;
; pwm_module:U4|LessThan0~0                                                                      ; 1       ;
; adc_module:U2|LessThan0~1                                                                      ; 1       ;
; adc_module:U2|LessThan0~0                                                                      ; 1       ;
; pwm_module:U4|always0~8                                                                        ; 1       ;
; pwm_module:U4|LessThan3~23                                                                     ; 1       ;
; pwm_module:U4|duty2[0]                                                                         ; 1       ;
; pwm_module:U4|duty2[1]                                                                         ; 1       ;
; pwm_module:U4|duty2[2]                                                                         ; 1       ;
; pwm_module:U4|duty2[3]                                                                         ; 1       ;
; pwm_module:U4|duty2[4]                                                                         ; 1       ;
; pwm_module:U4|duty2[5]                                                                         ; 1       ;
; pwm_module:U4|duty2[6]                                                                         ; 1       ;
; pwm_module:U4|duty2[7]                                                                         ; 1       ;
; pwm_module:U4|LessThan3~6                                                                      ; 1       ;
; pwm_module:U4|duty2[8]                                                                         ; 1       ;
; pwm_module:U4|duty2[9]                                                                         ; 1       ;
; pwm_module:U4|duty2[10]                                                                        ; 1       ;
; pwm_module:U4|duty2[11]                                                                        ; 1       ;
; pwm_module:U4|LessThan3~5                                                                      ; 1       ;
; pwm_module:U4|duty2[12]                                                                        ; 1       ;
; pwm_module:U4|duty2[13]                                                                        ; 1       ;
; pwm_module:U4|duty2[14]                                                                        ; 1       ;
; pwm_module:U4|duty2[15]                                                                        ; 1       ;
; pwm_module:U4|LessThan3~4                                                                      ; 1       ;
; pwm_module:U4|LessThan3~3                                                                      ; 1       ;
; pwm_module:U4|duty2[16]                                                                        ; 1       ;
; pwm_module:U4|duty2[17]                                                                        ; 1       ;
; pwm_module:U4|duty2[18]                                                                        ; 1       ;
; pwm_module:U4|duty2[19]                                                                        ; 1       ;
; pwm_module:U4|LessThan3~2                                                                      ; 1       ;
; pwm_module:U4|duty2[20]                                                                        ; 1       ;
; pwm_module:U4|duty2[21]                                                                        ; 1       ;
; pwm_module:U4|duty2[22]                                                                        ; 1       ;
; pwm_module:U4|duty2[23]                                                                        ; 1       ;
; pwm_module:U4|LessThan3~1                                                                      ; 1       ;
; pwm_module:U4|duty2[24]                                                                        ; 1       ;
; pwm_module:U4|duty2[25]                                                                        ; 1       ;
; pwm_module:U4|duty2[26]                                                                        ; 1       ;
; pwm_module:U4|duty2[27]                                                                        ; 1       ;
; pwm_module:U4|LessThan3~0                                                                      ; 1       ;
; pwm_module:U4|duty2[28]                                                                        ; 1       ;
; pwm_module:U4|duty2[29]                                                                        ; 1       ;
; pwm_module:U4|duty2[30]                                                                        ; 1       ;
; pwm_module:U4|duty2[31]                                                                        ; 1       ;
; pwm_module:U4|always0~7                                                                        ; 1       ;
; pwm_module:U4|always0~6                                                                        ; 1       ;
; pwm_module:U4|duty1[8]                                                                         ; 1       ;
; pwm_module:U4|duty1[9]                                                                         ; 1       ;
; pwm_module:U4|duty1[10]                                                                        ; 1       ;
; pwm_module:U4|duty1[11]                                                                        ; 1       ;
; pwm_module:U4|duty1[0]                                                                         ; 1       ;
; pwm_module:U4|duty1[1]                                                                         ; 1       ;
; pwm_module:U4|duty1[2]                                                                         ; 1       ;
; pwm_module:U4|duty1[3]                                                                         ; 1       ;
; pwm_module:U4|duty1[4]                                                                         ; 1       ;
; pwm_module:U4|duty1[5]                                                                         ; 1       ;
; pwm_module:U4|duty1[6]                                                                         ; 1       ;
; pwm_module:U4|duty1[7]                                                                         ; 1       ;
; pwm_module:U4|always0~5                                                                        ; 1       ;
; pwm_module:U4|duty1[12]                                                                        ; 1       ;
; pwm_module:U4|duty1[13]                                                                        ; 1       ;
; pwm_module:U4|duty1[14]                                                                        ; 1       ;
; pwm_module:U4|duty1[15]                                                                        ; 1       ;
; pwm_module:U4|always0~4                                                                        ; 1       ;
; pwm_module:U4|always0~3                                                                        ; 1       ;
; pwm_module:U4|duty1[16]                                                                        ; 1       ;
; pwm_module:U4|duty1[17]                                                                        ; 1       ;
; pwm_module:U4|duty1[18]                                                                        ; 1       ;
; pwm_module:U4|duty1[19]                                                                        ; 1       ;
; pwm_module:U4|always0~2                                                                        ; 1       ;
; pwm_module:U4|duty1[20]                                                                        ; 1       ;
; pwm_module:U4|duty1[21]                                                                        ; 1       ;
; pwm_module:U4|duty1[22]                                                                        ; 1       ;
; pwm_module:U4|duty1[23]                                                                        ; 1       ;
; pwm_module:U4|always0~1                                                                        ; 1       ;
; pwm_module:U4|duty1[24]                                                                        ; 1       ;
; pwm_module:U4|duty1[25]                                                                        ; 1       ;
; pwm_module:U4|duty1[26]                                                                        ; 1       ;
; pwm_module:U4|duty1[27]                                                                        ; 1       ;
; pwm_module:U4|always0~0                                                                        ; 1       ;
; pwm_module:U4|duty1[28]                                                                        ; 1       ;
; pwm_module:U4|duty1[29]                                                                        ; 1       ;
; pwm_module:U4|duty1[30]                                                                        ; 1       ;
; pwm_module:U4|duty1[31]                                                                        ; 1       ;
; adc_module:U2|adc_clk                                                                          ; 1       ;
; pwm_module:U4|pwm1                                                                             ; 1       ;
; pid_module:U3|count_pid[5]~16                                                                  ; 1       ;
; pid_module:U3|count_pid[4]~15                                                                  ; 1       ;
; pid_module:U3|count_pid[4]~14                                                                  ; 1       ;
; pid_module:U3|count_pid[3]~13                                                                  ; 1       ;
; pid_module:U3|count_pid[3]~12                                                                  ; 1       ;
; pid_module:U3|count_pid[2]~11                                                                  ; 1       ;
; pid_module:U3|count_pid[2]~10                                                                  ; 1       ;
; pid_module:U3|count_pid[1]~9                                                                   ; 1       ;
; pid_module:U3|count_pid[1]~8                                                                   ; 1       ;
; pid_module:U3|count_pid[0]~7                                                                   ; 1       ;
; pid_module:U3|count_pid[0]~6                                                                   ; 1       ;
; signal_module:U1|count_signal[9]~28                                                            ; 1       ;
; signal_module:U1|count_signal[8]~27                                                            ; 1       ;
; signal_module:U1|count_signal[8]~26                                                            ; 1       ;
; signal_module:U1|count_signal[7]~25                                                            ; 1       ;
; signal_module:U1|count_signal[7]~24                                                            ; 1       ;
; signal_module:U1|count_signal[6]~23                                                            ; 1       ;
; signal_module:U1|count_signal[6]~22                                                            ; 1       ;
; signal_module:U1|count_signal[5]~21                                                            ; 1       ;
; signal_module:U1|count_signal[5]~20                                                            ; 1       ;
; signal_module:U1|count_signal[4]~19                                                            ; 1       ;
; signal_module:U1|count_signal[4]~18                                                            ; 1       ;
; signal_module:U1|count_signal[3]~17                                                            ; 1       ;
; signal_module:U1|count_signal[3]~16                                                            ; 1       ;
; signal_module:U1|count_signal[2]~15                                                            ; 1       ;
; signal_module:U1|count_signal[2]~14                                                            ; 1       ;
; signal_module:U1|count_signal[1]~13                                                            ; 1       ;
; signal_module:U1|count_signal[1]~12                                                            ; 1       ;
; signal_module:U1|count_signal[0]~11                                                            ; 1       ;
; signal_module:U1|count_signal[0]~10                                                            ; 1       ;
; signal_module:U1|Add2~62                                                                       ; 1       ;
; signal_module:U1|Add2~61                                                                       ; 1       ;
; signal_module:U1|Add2~60                                                                       ; 1       ;
; signal_module:U1|Add2~59                                                                       ; 1       ;
; signal_module:U1|Add2~58                                                                       ; 1       ;
; signal_module:U1|Add2~57                                                                       ; 1       ;
; signal_module:U1|Add2~56                                                                       ; 1       ;
; signal_module:U1|Add2~55                                                                       ; 1       ;
; signal_module:U1|Add2~54                                                                       ; 1       ;
; signal_module:U1|Add2~53                                                                       ; 1       ;
; signal_module:U1|Add2~52                                                                       ; 1       ;
; signal_module:U1|Add2~51                                                                       ; 1       ;
; signal_module:U1|Add2~50                                                                       ; 1       ;
; signal_module:U1|Add2~49                                                                       ; 1       ;
; signal_module:U1|Add2~48                                                                       ; 1       ;
; signal_module:U1|Add2~47                                                                       ; 1       ;
; signal_module:U1|Add2~46                                                                       ; 1       ;
; signal_module:U1|Add2~45                                                                       ; 1       ;
; signal_module:U1|Add2~44                                                                       ; 1       ;
; signal_module:U1|Add2~43                                                                       ; 1       ;
; signal_module:U1|Add2~42                                                                       ; 1       ;
; signal_module:U1|Add2~41                                                                       ; 1       ;
; signal_module:U1|Add2~40                                                                       ; 1       ;
; signal_module:U1|Add2~39                                                                       ; 1       ;
; signal_module:U1|Add2~38                                                                       ; 1       ;
; signal_module:U1|Add2~37                                                                       ; 1       ;
; signal_module:U1|Add2~36                                                                       ; 1       ;
; signal_module:U1|Add2~35                                                                       ; 1       ;
; signal_module:U1|Add2~34                                                                       ; 1       ;
; signal_module:U1|Add2~33                                                                       ; 1       ;
; signal_module:U1|Add2~32                                                                       ; 1       ;
; signal_module:U1|Add2~31                                                                       ; 1       ;
; signal_module:U1|Add2~30                                                                       ; 1       ;
; signal_module:U1|Add2~29                                                                       ; 1       ;
; signal_module:U1|Add2~28                                                                       ; 1       ;
; signal_module:U1|Add2~27                                                                       ; 1       ;
; signal_module:U1|Add2~26                                                                       ; 1       ;
; signal_module:U1|Add2~25                                                                       ; 1       ;
; signal_module:U1|Add2~24                                                                       ; 1       ;
; signal_module:U1|Add2~23                                                                       ; 1       ;
; signal_module:U1|Add2~22                                                                       ; 1       ;
; signal_module:U1|Add2~21                                                                       ; 1       ;
; signal_module:U1|Add2~20                                                                       ; 1       ;
; signal_module:U1|Add2~19                                                                       ; 1       ;
; signal_module:U1|Add2~18                                                                       ; 1       ;
; signal_module:U1|Add2~17                                                                       ; 1       ;
; signal_module:U1|Add2~16                                                                       ; 1       ;
; signal_module:U1|Add2~15                                                                       ; 1       ;
; signal_module:U1|Add2~14                                                                       ; 1       ;
; signal_module:U1|Add2~13                                                                       ; 1       ;
; signal_module:U1|Add2~12                                                                       ; 1       ;
; signal_module:U1|Add2~11                                                                       ; 1       ;
; signal_module:U1|Add2~10                                                                       ; 1       ;
; signal_module:U1|Add2~9                                                                        ; 1       ;
; signal_module:U1|Add2~8                                                                        ; 1       ;
; signal_module:U1|Add2~7                                                                        ; 1       ;
; signal_module:U1|Add2~6                                                                        ; 1       ;
; signal_module:U1|Add2~5                                                                        ; 1       ;
; signal_module:U1|Add2~4                                                                        ; 1       ;
; signal_module:U1|Add2~3                                                                        ; 1       ;
; signal_module:U1|Add2~2                                                                        ; 1       ;
; signal_module:U1|Add2~1                                                                        ; 1       ;
; signal_module:U1|Add2~0                                                                        ; 1       ;
; signal_module:U1|Add3~62                                                                       ; 1       ;
; signal_module:U1|Add3~61                                                                       ; 1       ;
; signal_module:U1|Add3~60                                                                       ; 1       ;
; signal_module:U1|Add3~59                                                                       ; 1       ;
; signal_module:U1|Add3~58                                                                       ; 1       ;
; signal_module:U1|Add3~57                                                                       ; 1       ;
; signal_module:U1|Add3~56                                                                       ; 1       ;
; signal_module:U1|Add3~55                                                                       ; 1       ;
; signal_module:U1|Add3~54                                                                       ; 1       ;
; signal_module:U1|Add3~53                                                                       ; 1       ;
; signal_module:U1|Add3~52                                                                       ; 1       ;
; signal_module:U1|Add3~51                                                                       ; 1       ;
; signal_module:U1|Add3~50                                                                       ; 1       ;
; signal_module:U1|Add3~49                                                                       ; 1       ;
; signal_module:U1|Add3~48                                                                       ; 1       ;
; signal_module:U1|Add3~47                                                                       ; 1       ;
; signal_module:U1|Add3~46                                                                       ; 1       ;
; signal_module:U1|Add3~45                                                                       ; 1       ;
; signal_module:U1|Add3~44                                                                       ; 1       ;
; signal_module:U1|Add3~43                                                                       ; 1       ;
; signal_module:U1|Add3~42                                                                       ; 1       ;
; signal_module:U1|Add3~41                                                                       ; 1       ;
; signal_module:U1|Add3~40                                                                       ; 1       ;
; signal_module:U1|Add3~39                                                                       ; 1       ;
; signal_module:U1|Add3~38                                                                       ; 1       ;
; signal_module:U1|Add3~37                                                                       ; 1       ;
; signal_module:U1|Add3~36                                                                       ; 1       ;
; signal_module:U1|Add3~35                                                                       ; 1       ;
; signal_module:U1|Add3~34                                                                       ; 1       ;
; signal_module:U1|Add3~33                                                                       ; 1       ;
; signal_module:U1|Add3~32                                                                       ; 1       ;
; signal_module:U1|Add3~31                                                                       ; 1       ;
; signal_module:U1|Add3~30                                                                       ; 1       ;
; signal_module:U1|Add3~29                                                                       ; 1       ;
; signal_module:U1|Add3~28                                                                       ; 1       ;
; signal_module:U1|Add3~27                                                                       ; 1       ;
; signal_module:U1|Add3~26                                                                       ; 1       ;
; signal_module:U1|Add3~25                                                                       ; 1       ;
; signal_module:U1|Add3~24                                                                       ; 1       ;
; signal_module:U1|Add3~23                                                                       ; 1       ;
; signal_module:U1|Add3~22                                                                       ; 1       ;
; signal_module:U1|Add3~21                                                                       ; 1       ;
; signal_module:U1|Add3~20                                                                       ; 1       ;
; signal_module:U1|Add3~19                                                                       ; 1       ;
; signal_module:U1|Add3~18                                                                       ; 1       ;
; signal_module:U1|Add3~17                                                                       ; 1       ;
; signal_module:U1|Add3~16                                                                       ; 1       ;
; signal_module:U1|Add3~15                                                                       ; 1       ;
; signal_module:U1|Add3~14                                                                       ; 1       ;
; signal_module:U1|Add3~13                                                                       ; 1       ;
; signal_module:U1|Add3~12                                                                       ; 1       ;
; signal_module:U1|Add3~11                                                                       ; 1       ;
; signal_module:U1|Add3~10                                                                       ; 1       ;
; signal_module:U1|Add3~9                                                                        ; 1       ;
; signal_module:U1|Add3~8                                                                        ; 1       ;
; signal_module:U1|Add3~7                                                                        ; 1       ;
; signal_module:U1|Add3~6                                                                        ; 1       ;
; signal_module:U1|Add3~5                                                                        ; 1       ;
; signal_module:U1|Add3~4                                                                        ; 1       ;
; signal_module:U1|Add3~3                                                                        ; 1       ;
; signal_module:U1|Add3~2                                                                        ; 1       ;
; signal_module:U1|Add3~1                                                                        ; 1       ;
; signal_module:U1|Add3~0                                                                        ; 1       ;
; adc_module:U2|count_adc[5]~16                                                                  ; 1       ;
; adc_module:U2|count_adc[4]~15                                                                  ; 1       ;
; adc_module:U2|count_adc[4]~14                                                                  ; 1       ;
; adc_module:U2|count_adc[3]~13                                                                  ; 1       ;
; adc_module:U2|count_adc[3]~12                                                                  ; 1       ;
; adc_module:U2|count_adc[2]~11                                                                  ; 1       ;
; adc_module:U2|count_adc[2]~10                                                                  ; 1       ;
; adc_module:U2|count_adc[1]~9                                                                   ; 1       ;
; adc_module:U2|count_adc[1]~8                                                                   ; 1       ;
; adc_module:U2|count_adc[0]~7                                                                   ; 1       ;
; adc_module:U2|count_adc[0]~6                                                                   ; 1       ;
; pwm_module:U4|Add1~58                                                                          ; 1       ;
; pwm_module:U4|Add1~57                                                                          ; 1       ;
; pwm_module:U4|Add1~56                                                                          ; 1       ;
; pwm_module:U4|Add1~55                                                                          ; 1       ;
; pwm_module:U4|Add1~54                                                                          ; 1       ;
; pwm_module:U4|Add1~53                                                                          ; 1       ;
; pwm_module:U4|Add1~52                                                                          ; 1       ;
; pwm_module:U4|Add1~51                                                                          ; 1       ;
; pwm_module:U4|Add1~50                                                                          ; 1       ;
; pwm_module:U4|Add1~49                                                                          ; 1       ;
; pwm_module:U4|Add1~48                                                                          ; 1       ;
; pwm_module:U4|Add1~47                                                                          ; 1       ;
; pwm_module:U4|Add1~46                                                                          ; 1       ;
; pwm_module:U4|Add1~45                                                                          ; 1       ;
; pwm_module:U4|Add1~44                                                                          ; 1       ;
; pwm_module:U4|Add1~43                                                                          ; 1       ;
; pwm_module:U4|Add1~42                                                                          ; 1       ;
; pwm_module:U4|Add1~41                                                                          ; 1       ;
; pwm_module:U4|Add1~40                                                                          ; 1       ;
; pwm_module:U4|Add1~39                                                                          ; 1       ;
; pwm_module:U4|Add1~38                                                                          ; 1       ;
; pwm_module:U4|Add1~37                                                                          ; 1       ;
; pwm_module:U4|Add1~36                                                                          ; 1       ;
; pwm_module:U4|Add1~35                                                                          ; 1       ;
; pwm_module:U4|Add1~34                                                                          ; 1       ;
; pwm_module:U4|Add1~33                                                                          ; 1       ;
; pwm_module:U4|Add1~32                                                                          ; 1       ;
; pwm_module:U4|Add1~31                                                                          ; 1       ;
; pwm_module:U4|Add1~30                                                                          ; 1       ;
; pwm_module:U4|Add1~29                                                                          ; 1       ;
; pwm_module:U4|Add1~28                                                                          ; 1       ;
; pwm_module:U4|Add1~27                                                                          ; 1       ;
; pwm_module:U4|Add1~26                                                                          ; 1       ;
; pwm_module:U4|Add1~25                                                                          ; 1       ;
; pwm_module:U4|Add1~24                                                                          ; 1       ;
; pwm_module:U4|Add1~23                                                                          ; 1       ;
; pwm_module:U4|Add1~22                                                                          ; 1       ;
; pwm_module:U4|Add1~21                                                                          ; 1       ;
; pwm_module:U4|Add1~20                                                                          ; 1       ;
; pwm_module:U4|Add1~19                                                                          ; 1       ;
; pwm_module:U4|Add1~18                                                                          ; 1       ;
; pwm_module:U4|Add1~17                                                                          ; 1       ;
; pwm_module:U4|Add1~16                                                                          ; 1       ;
; pwm_module:U4|Add1~15                                                                          ; 1       ;
; pwm_module:U4|Add1~14                                                                          ; 1       ;
; pwm_module:U4|Add1~13                                                                          ; 1       ;
; pwm_module:U4|Add1~12                                                                          ; 1       ;
; pwm_module:U4|Add1~11                                                                          ; 1       ;
; pwm_module:U4|Add1~10                                                                          ; 1       ;
; pwm_module:U4|Add1~9                                                                           ; 1       ;
; pwm_module:U4|Add1~8                                                                           ; 1       ;
; pwm_module:U4|Add1~7                                                                           ; 1       ;
; pwm_module:U4|Add1~6                                                                           ; 1       ;
; pwm_module:U4|Add1~5                                                                           ; 1       ;
; pwm_module:U4|Add1~4                                                                           ; 1       ;
; pwm_module:U4|Add1~3                                                                           ; 1       ;
; pwm_module:U4|Add1~2                                                                           ; 1       ;
; pwm_module:U4|Add1~1                                                                           ; 1       ;
; pwm_module:U4|Add1~0                                                                           ; 1       ;
; pwm_module:U4|count_pwm[7]~22                                                                  ; 1       ;
; pwm_module:U4|count_pwm[6]~21                                                                  ; 1       ;
; pwm_module:U4|count_pwm[6]~20                                                                  ; 1       ;
; pwm_module:U4|count_pwm[5]~19                                                                  ; 1       ;
; pwm_module:U4|count_pwm[5]~18                                                                  ; 1       ;
; pwm_module:U4|count_pwm[4]~17                                                                  ; 1       ;
; pwm_module:U4|count_pwm[4]~16                                                                  ; 1       ;
; pwm_module:U4|count_pwm[3]~15                                                                  ; 1       ;
; pwm_module:U4|count_pwm[3]~14                                                                  ; 1       ;
; pwm_module:U4|count_pwm[2]~13                                                                  ; 1       ;
; pwm_module:U4|count_pwm[2]~12                                                                  ; 1       ;
; pwm_module:U4|count_pwm[1]~11                                                                  ; 1       ;
; pwm_module:U4|count_pwm[1]~10                                                                  ; 1       ;
; pwm_module:U4|count_pwm[0]~9                                                                   ; 1       ;
; pwm_module:U4|count_pwm[0]~8                                                                   ; 1       ;
; pwm_module:U4|Add0~62                                                                          ; 1       ;
; pwm_module:U4|Add0~61                                                                          ; 1       ;
; pwm_module:U4|Add0~60                                                                          ; 1       ;
; pwm_module:U4|Add0~59                                                                          ; 1       ;
; pwm_module:U4|Add0~58                                                                          ; 1       ;
; pwm_module:U4|Add0~57                                                                          ; 1       ;
; pwm_module:U4|Add0~56                                                                          ; 1       ;
; pwm_module:U4|Add0~55                                                                          ; 1       ;
; pwm_module:U4|Add0~54                                                                          ; 1       ;
; pwm_module:U4|Add0~53                                                                          ; 1       ;
; pwm_module:U4|Add0~52                                                                          ; 1       ;
; pwm_module:U4|Add0~51                                                                          ; 1       ;
; pwm_module:U4|Add0~50                                                                          ; 1       ;
; pwm_module:U4|Add0~49                                                                          ; 1       ;
; pwm_module:U4|Add0~48                                                                          ; 1       ;
; pwm_module:U4|Add0~47                                                                          ; 1       ;
; pwm_module:U4|Add0~46                                                                          ; 1       ;
; pwm_module:U4|Add0~45                                                                          ; 1       ;
; pwm_module:U4|Add0~44                                                                          ; 1       ;
; pwm_module:U4|Add0~43                                                                          ; 1       ;
; pwm_module:U4|Add0~42                                                                          ; 1       ;
; pwm_module:U4|Add0~41                                                                          ; 1       ;
; pwm_module:U4|Add0~40                                                                          ; 1       ;
; pwm_module:U4|Add0~39                                                                          ; 1       ;
; pwm_module:U4|Add0~38                                                                          ; 1       ;
; pwm_module:U4|Add0~37                                                                          ; 1       ;
; pwm_module:U4|Add0~36                                                                          ; 1       ;
; pwm_module:U4|Add0~35                                                                          ; 1       ;
; pwm_module:U4|Add0~34                                                                          ; 1       ;
; pwm_module:U4|Add0~33                                                                          ; 1       ;
; pwm_module:U4|Add0~32                                                                          ; 1       ;
; pwm_module:U4|Add0~31                                                                          ; 1       ;
; pwm_module:U4|Add0~30                                                                          ; 1       ;
; pwm_module:U4|Add0~29                                                                          ; 1       ;
; pwm_module:U4|Add0~28                                                                          ; 1       ;
; pwm_module:U4|Add0~27                                                                          ; 1       ;
; pwm_module:U4|Add0~26                                                                          ; 1       ;
; pwm_module:U4|Add0~25                                                                          ; 1       ;
; pwm_module:U4|Add0~24                                                                          ; 1       ;
; pwm_module:U4|Add0~23                                                                          ; 1       ;
; pwm_module:U4|Add0~22                                                                          ; 1       ;
; pwm_module:U4|Add0~21                                                                          ; 1       ;
; pwm_module:U4|Add0~20                                                                          ; 1       ;
; pwm_module:U4|Add0~19                                                                          ; 1       ;
; pwm_module:U4|Add0~18                                                                          ; 1       ;
; pwm_module:U4|Add0~17                                                                          ; 1       ;
; pwm_module:U4|Add0~16                                                                          ; 1       ;
; pwm_module:U4|Add0~15                                                                          ; 1       ;
; pwm_module:U4|Add0~14                                                                          ; 1       ;
; pwm_module:U4|Add0~13                                                                          ; 1       ;
; pwm_module:U4|Add0~12                                                                          ; 1       ;
; pwm_module:U4|Add0~11                                                                          ; 1       ;
; pwm_module:U4|Add0~10                                                                          ; 1       ;
; pwm_module:U4|Add0~9                                                                           ; 1       ;
; pwm_module:U4|Add0~8                                                                           ; 1       ;
; pwm_module:U4|Add0~7                                                                           ; 1       ;
; pwm_module:U4|Add0~6                                                                           ; 1       ;
; pwm_module:U4|Add0~5                                                                           ; 1       ;
; pwm_module:U4|Add0~4                                                                           ; 1       ;
; pwm_module:U4|Add0~3                                                                           ; 1       ;
; pwm_module:U4|Add0~2                                                                           ; 1       ;
; pwm_module:U4|Add0~1                                                                           ; 1       ;
; pwm_module:U4|LessThan3~21                                                                     ; 1       ;
; pwm_module:U4|LessThan3~20                                                                     ; 1       ;
; pwm_module:U4|LessThan3~18                                                                     ; 1       ;
; pwm_module:U4|LessThan3~16                                                                     ; 1       ;
; pwm_module:U4|LessThan3~14                                                                     ; 1       ;
; pwm_module:U4|LessThan3~12                                                                     ; 1       ;
; pwm_module:U4|LessThan3~10                                                                     ; 1       ;
; pwm_module:U4|LessThan3~8                                                                      ; 1       ;
; pwm_module:U4|LessThan2~14                                                                     ; 1       ;
; pwm_module:U4|LessThan2~13                                                                     ; 1       ;
; pwm_module:U4|LessThan2~11                                                                     ; 1       ;
; pwm_module:U4|LessThan2~9                                                                      ; 1       ;
; pwm_module:U4|LessThan2~7                                                                      ; 1       ;
; pwm_module:U4|LessThan2~5                                                                      ; 1       ;
; pwm_module:U4|LessThan2~3                                                                      ; 1       ;
; pwm_module:U4|LessThan2~1                                                                      ; 1       ;
; pll_400M:pll_400M_inst|altpll:altpll_component|pll_400M_altpll:auto_generated|wire_pll1_fbout  ; 1       ;
+------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 436 / 32,401 ( 1 % )   ;
; C16 interconnects           ; 1 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 126 / 21,816 ( < 1 % ) ;
; Direct links                ; 181 / 32,401 ( < 1 % ) ;
; Global clocks               ; 5 / 10 ( 50 % )        ;
; Local interconnects         ; 151 / 10,320 ( 1 % )   ;
; R24 interconnects           ; 0 / 1,289 ( 0 % )      ;
; R4 interconnects            ; 205 / 28,186 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.74) ; Number of LABs  (Total = 27) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 3                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 1                            ;
; 16                                          ; 15                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.44) ; Number of LABs  (Total = 27) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 24                           ;
; 1 Clock                            ; 20                           ;
; 1 Clock enable                     ; 11                           ;
; 1 Sync. clear                      ; 5                            ;
; 2 Clock enables                    ; 2                            ;
; 2 Clocks                           ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.67) ; Number of LABs  (Total = 27) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 5                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.89) ; Number of LABs  (Total = 27) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 3                            ;
; 3                                               ; 1                            ;
; 4                                               ; 2                            ;
; 5                                               ; 2                            ;
; 6                                               ; 1                            ;
; 7                                               ; 1                            ;
; 8                                               ; 0                            ;
; 9                                               ; 0                            ;
; 10                                              ; 0                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 3                            ;
; 17                                              ; 1                            ;
; 18                                              ; 1                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 2                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
; 24                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.81) ; Number of LABs  (Total = 27) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
; 35                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 27        ; 0            ; 27        ; 0            ; 0            ; 27        ; 27        ; 0            ; 27        ; 27        ; 0            ; 5            ; 0            ; 0            ; 22           ; 0            ; 5            ; 22           ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 27        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 27           ; 0         ; 27           ; 27           ; 0         ; 0         ; 27           ; 0         ; 0         ; 27           ; 22           ; 27           ; 27           ; 5            ; 27           ; 22           ; 5            ; 27           ; 27           ; 27           ; 22           ; 27           ; 27           ; 27           ; 27           ; 27           ; 0         ; 27           ; 27           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; locked             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_q[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_q[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_q[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_q[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_q[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_q[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_q[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_q[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_q[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_q[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_i[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_i[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_i[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_i[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_i[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_i[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_i[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_i[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_i[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_i[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_oc             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_iq             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE6F17C8 for design "verilog_yunfang"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_400M:pll_400M_inst|altpll:altpll_component|pll_400M_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_400M:pll_400M_inst|altpll:altpll_component|pll_400M_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'verilog_yunfang.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node pll_400M:pll_400M_inst|altpll:altpll_component|pll_400M_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node signal_module:U1|signal_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pid_module:U3|pid_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node reset_module:U0|rst_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node reset_module:U0|rst_n~0
        Info (176357): Destination node signal_module:U1|signal_clk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.02 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file D:/program/d amplifier/verilog_yunfang/output_files/verilog_yunfang.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 1006 megabytes
    Info: Processing ended: Tue Apr 04 14:00:05 2017
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/program/d amplifier/verilog_yunfang/output_files/verilog_yunfang.fit.smsg.


