Timing Analyzer report for ads_bus_system
Tue Dec  2 13:31:54 2025
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Recovery: 'CLOCK_50'
 15. Slow 1200mV 85C Model Removal: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 25. Slow 1200mV 0C Model Recovery: 'CLOCK_50'
 26. Slow 1200mV 0C Model Removal: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 35. Fast 1200mV 0C Model Recovery: 'CLOCK_50'
 36. Fast 1200mV 0C Model Removal: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ads_bus_system                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.3%      ;
;     Processor 3            ;   1.4%      ;
;     Processors 4-8         ;   1.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 246.24 MHz ; 246.24 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -3.061 ; -755.352        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.295 ; 0.000           ;
+----------+-------+-----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -0.935 ; -47.846            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLOCK_50 ; 0.900 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -525.278                      ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.061 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM67                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 4.002      ;
; -3.057 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM149                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.420     ; 3.632      ;
; -3.042 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM147                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.983      ;
; -3.038 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM61                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.420     ; 3.613      ;
; -3.031 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM157                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.420     ; 3.606      ;
; -3.017 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                                                                      ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.432     ; 3.580      ;
; -2.980 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM149 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 4.008      ;
; -2.978 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM147 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.315     ; 3.658      ;
; -2.955 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM61          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 3.983      ;
; -2.951 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM69          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.035      ; 3.981      ;
; -2.946 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM161                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.042      ; 3.983      ;
; -2.926 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM157 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 3.954      ;
; -2.925 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM65          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 3.953      ;
; -2.923 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM139  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 3.951      ;
; -2.921 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM159 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.035      ; 3.951      ;
; -2.902 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM153 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.044      ; 3.941      ;
; -2.799 ; slave:slave1_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.732      ;
; -2.799 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.732      ;
; -2.788 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.035      ; 3.818      ;
; -2.766 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM57                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.707      ;
; -2.759 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM159                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.420     ; 3.334      ;
; -2.747 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM59                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.420     ; 3.322      ;
; -2.742 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM69                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.420     ; 3.317      ;
; -2.736 ; slave:slave3_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.669      ;
; -2.729 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM137  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.318     ; 3.406      ;
; -2.716 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM163                                                                      ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.432     ; 3.279      ;
; -2.715 ; demo_counter[2]                                                                                                               ; demo_state.DEMO_WAIT                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.436     ; 3.274      ;
; -2.714 ; slave:slave1_inst|slave_port:sp|counter[4]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.648      ;
; -2.711 ; slave:slave3_inst|slave_port:sp|counter[1]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.644      ;
; -2.702 ; demo_counter[3]                                                                                                               ; demo_state.DEMO_WAIT                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.436     ; 3.261      ;
; -2.700 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM141                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 3.272      ;
; -2.672 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM59          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.037      ; 3.704      ;
; -2.658 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM139                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 3.229      ;
; -2.655 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM75          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.034      ; 3.684      ;
; -2.652 ; slave:slave1_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.585      ;
; -2.652 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.585      ;
; -2.650 ; slave:slave1_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.583      ;
; -2.643 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM77          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.043      ; 3.681      ;
; -2.641 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 3.546      ;
; -2.639 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM73                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.440     ; 3.194      ;
; -2.630 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.034      ; 3.659      ;
; -2.625 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM155 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.043      ; 3.663      ;
; -2.589 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM47           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 3.617      ;
; -2.581 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.507      ;
; -2.578 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM53           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.034      ; 3.607      ;
; -2.577 ; demo_counter[1]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.436     ; 3.136      ;
; -2.574 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM39_OTERM83                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.440     ; 3.129      ;
; -2.574 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM153                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.440     ; 3.129      ;
; -2.569 ; slave:slave3_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master2_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.495      ;
; -2.567 ; slave:slave1_inst|slave_port:sp|counter[4]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.501      ;
; -2.559 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM143  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.034      ; 3.588      ;
; -2.550 ; slave:slave3_inst|slave_port:sp|counter[0]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.483      ;
; -2.534 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; master_port:master1_port|counter[3]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 3.439      ;
; -2.529 ; slave:slave3_inst|slave_port:sp|state.SPLIT                                                                                   ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.456      ;
; -2.518 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[4]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.091     ; 3.422      ;
; -2.516 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM163                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.034      ; 3.545      ;
; -2.515 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[7]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.091     ; 3.419      ;
; -2.515 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[6]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.091     ; 3.419      ;
; -2.511 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; master_port:master1_port|counter[0]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.089     ; 3.417      ;
; -2.511 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[5]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.091     ; 3.415      ;
; -2.511 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.419      ;
; -2.504 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[0]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.091     ; 3.408      ;
; -2.503 ; slave:slave1_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.436      ;
; -2.502 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[1]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.091     ; 3.406      ;
; -2.500 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[2]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.091     ; 3.404      ;
; -2.497 ; demo_counter[0]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.436     ; 3.056      ;
; -2.493 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM47                                                                 ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 3.064      ;
; -2.492 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM75                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.430     ; 3.057      ;
; -2.490 ; slave:slave3_inst|slave_port:sp|counter[4]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.420      ;
; -2.488 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 3.393      ;
; -2.487 ; slave:slave3_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.417      ;
; -2.486 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[3]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.091     ; 3.390      ;
; -2.481 ; slave:slave1_inst|slave_port:sp|counter[1]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.414      ;
; -2.480 ; demo_counter[5]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.436     ; 3.039      ;
; -2.478 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; master_port:master1_port|counter[1]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 3.383      ;
; -2.478 ; slave:slave2_inst|slave_port:sp|svalid                                                                                        ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.089     ; 3.384      ;
; -2.475 ; master_port:master2_port|timeout[3]                                                                                           ; master_port:master2_port|state.WAIT                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.398      ;
; -2.472 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.397      ;
; -2.468 ; demo_counter[9]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.436     ; 3.027      ;
; -2.463 ; master_port:master1_port|counter[1]                                                                                           ; master_port:master1_port|mwdata                                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.397      ;
; -2.462 ; slave:slave1_inst|slave_port:sp|counter[2]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.396      ;
; -2.458 ; demo_counter[3]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.436     ; 3.017      ;
; -2.456 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave1_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.388      ;
; -2.453 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 3.358      ;
; -2.448 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM65                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.420     ; 3.023      ;
; -2.447 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 3.352      ;
; -2.444 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[4]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.367      ;
; -2.444 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[5]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.367      ;
; -2.440 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[7]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.363      ;
; -2.439 ; slave:slave3_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.372      ;
; -2.439 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[6]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.362      ;
; -2.434 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[1]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.357      ;
; -2.431 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[0]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.354      ;
; -2.431 ; slave:slave3_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.363      ;
; -2.430 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[2]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.353      ;
; -2.429 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM137                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.366      ;
; -2.428 ; slave:slave3_inst|slave_port:sp|counter[1]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.358      ;
; -2.423 ; master_port:master2_port|timeout[1]                                                                                           ; master_port:master2_port|state.WAIT                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.347      ;
; -2.419 ; master_port:master1_port|counter[3]                                                                                           ; master_port:master1_port|mwdata                                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.353      ;
; -2.419 ; slave:slave2_inst|slave_port:sp|state.IDLE                                                                                    ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.354      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.295 ; slave:slave1_inst|slave_port:sp|smemwdata[7]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.863      ;
; 0.303 ; slave:slave1_inst|slave_port:sp|smemwdata[5]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.871      ;
; 0.305 ; slave:slave1_inst|slave_port:sp|smemaddr[10]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.870      ;
; 0.308 ; slave:slave1_inst|slave_port:sp|smemaddr[9]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.873      ;
; 0.310 ; slave:slave1_inst|slave_port:sp|smemwdata[6]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 0.879      ;
; 0.314 ; slave:slave2_inst|slave_port:sp|smemwdata[5]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.882      ;
; 0.315 ; slave:slave2_inst|slave_port:sp|smemwdata[0]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.883      ;
; 0.318 ; slave:slave3_inst|slave_port:sp|smemaddr[6]            ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.886      ;
; 0.319 ; slave:slave1_inst|slave_port:sp|smemaddr[0]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.884      ;
; 0.322 ; slave:slave2_inst|slave_port:sp|smemwdata[6]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.890      ;
; 0.323 ; slave:slave2_inst|slave_port:sp|smemwdata[2]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.887      ;
; 0.323 ; slave:slave2_inst|slave_port:sp|smemaddr[3]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.888      ;
; 0.323 ; slave:slave2_inst|slave_port:sp|smemaddr[9]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.891      ;
; 0.326 ; slave:slave1_inst|slave_port:sp|smemaddr[6]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.891      ;
; 0.329 ; slave:slave1_inst|slave_port:sp|smemaddr[2]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.894      ;
; 0.332 ; slave:slave2_inst|slave_port:sp|smemaddr[10]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.897      ;
; 0.334 ; slave:slave3_inst|slave_port:sp|wdata[2]               ; slave:slave3_inst|slave_port:sp|smemwdata[2]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.408      ; 0.899      ;
; 0.336 ; slave:slave2_inst|slave_port:sp|smemwdata[4]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.379      ; 0.902      ;
; 0.339 ; slave:slave1_inst|slave_port:sp|smemwdata[4]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.907      ;
; 0.339 ; slave:slave2_inst|slave_port:sp|smemaddr[9]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.383      ; 0.909      ;
; 0.340 ; slave:slave1_inst|slave_port:sp|smemaddr[1]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.379      ; 0.906      ;
; 0.341 ; slave:slave3_inst|slave_port:sp|wdata[0]               ; slave:slave3_inst|slave_port:sp|smemwdata[0]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.408      ; 0.906      ;
; 0.341 ; slave:slave3_inst|slave_port:sp|smemaddr[1]            ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.905      ;
; 0.341 ; slave:slave1_inst|slave_port:sp|smemaddr[1]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.906      ;
; 0.341 ; slave:slave1_inst|slave_port:sp|smemaddr[2]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.379      ; 0.907      ;
; 0.342 ; slave:slave1_inst|slave_port:sp|smemaddr[4]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.907      ;
; 0.342 ; slave:slave1_inst|slave_port:sp|smemaddr[5]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.907      ;
; 0.342 ; slave:slave2_inst|slave_port:sp|smemaddr[9]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.383      ; 0.912      ;
; 0.343 ; slave:slave3_inst|slave_port:sp|wdata[7]               ; slave:slave3_inst|slave_port:sp|smemwdata[7]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.408      ; 0.908      ;
; 0.343 ; slave:slave3_inst|slave_port:sp|wdata[3]               ; slave:slave3_inst|slave_port:sp|smemwdata[3]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.408      ; 0.908      ;
; 0.344 ; demo_counter[11]                                       ; demo_counter[11]                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; demo_counter[10]                                       ; demo_counter[10]                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; demo_counter[9]                                        ; demo_counter[9]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; demo_counter[8]                                        ; demo_counter[8]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; demo_counter[7]                                        ; demo_counter[7]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; demo_counter[5]                                        ; demo_counter[5]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slave:slave2_inst|slave_port:sp|smemwdata[7]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.379      ; 0.910      ;
; 0.345 ; slave:slave3_inst|slave_port:sp|smemaddr[2]            ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.909      ;
; 0.345 ; slave:slave1_inst|slave_port:sp|smemaddr[8]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.909      ;
; 0.345 ; slave:slave2_inst|slave_port:sp|smemaddr[1]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.913      ;
; 0.348 ; slave:slave1_inst|slave_port:sp|smemaddr[0]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.379      ; 0.914      ;
; 0.349 ; slave:slave3_inst|slave_port:sp|smemaddr[7]            ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.917      ;
; 0.353 ; slave:slave2_inst|slave_port:sp|smemaddr[8]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.918      ;
; 0.357 ; slave:slave2_inst|slave_port:sp|smemaddr[3]            ; slave:slave2_inst|slave_port:sp|smemaddr[3]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave2_inst|slave_port:sp|smemaddr[4]            ; slave:slave2_inst|slave_port:sp|smemaddr[4]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave2_inst|slave_port:sp|smemaddr[5]            ; slave:slave2_inst|slave_port:sp|smemaddr[5]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave2_inst|slave_port:sp|smemaddr[6]            ; slave:slave2_inst|slave_port:sp|smemaddr[6]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave2_inst|slave_port:sp|smemaddr[7]            ; slave:slave2_inst|slave_port:sp|smemaddr[7]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave2_inst|slave_port:sp|smemaddr[8]            ; slave:slave2_inst|slave_port:sp|smemaddr[8]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave2_inst|slave_port:sp|smemaddr[10]           ; slave:slave2_inst|slave_port:sp|smemaddr[10]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave2_inst|slave_port:sp|smemaddr[11]           ; slave:slave2_inst|slave_port:sp|smemaddr[11]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|split_owner.SM1 ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|split_owner.SM1                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; master_port:master1_port|rdata[5]_OTERM107             ; master_port:master1_port|rdata[5]_OTERM107                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master1_port|rdata[4]_OTERM113             ; master_port:master1_port|rdata[4]_OTERM113                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master1_port|rdata[3]_OTERM117             ; master_port:master1_port|rdata[3]_OTERM117                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master1_port|rdata[2]_OTERM129             ; master_port:master1_port|rdata[2]_OTERM129                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master1_port|rdata[1]_OTERM131             ; master_port:master1_port|rdata[1]_OTERM131                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|wdata[5]               ; slave:slave3_inst|slave_port:sp|wdata[5]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|wdata[6]               ; slave:slave3_inst|slave_port:sp|wdata[6]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|wdata[4]               ; slave:slave3_inst|slave_port:sp|wdata[4]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|wdata[7]               ; slave:slave3_inst|slave_port:sp|wdata[7]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|wdata[1]               ; slave:slave3_inst|slave_port:sp|wdata[1]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|wdata[2]               ; slave:slave3_inst|slave_port:sp|wdata[2]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|wdata[0]               ; slave:slave3_inst|slave_port:sp|wdata[0]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|smemaddr[0]            ; slave:slave3_inst|slave_port:sp|smemaddr[0]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|addr[0]                ; slave:slave3_inst|slave_port:sp|addr[0]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|smemaddr[1]            ; slave:slave3_inst|slave_port:sp|smemaddr[1]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|addr[1]                ; slave:slave3_inst|slave_port:sp|addr[1]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|smemaddr[2]            ; slave:slave3_inst|slave_port:sp|smemaddr[2]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|addr[2]                ; slave:slave3_inst|slave_port:sp|addr[2]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|smemaddr[3]            ; slave:slave3_inst|slave_port:sp|smemaddr[3]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|addr[3]                ; slave:slave3_inst|slave_port:sp|addr[3]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|smemaddr[4]            ; slave:slave3_inst|slave_port:sp|smemaddr[4]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|addr[4]                ; slave:slave3_inst|slave_port:sp|addr[4]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|smemaddr[5]            ; slave:slave3_inst|slave_port:sp|smemaddr[5]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|addr[5]                ; slave:slave3_inst|slave_port:sp|addr[5]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|smemaddr[6]            ; slave:slave3_inst|slave_port:sp|smemaddr[6]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|addr[6]                ; slave:slave3_inst|slave_port:sp|addr[6]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|smemaddr[7]            ; slave:slave3_inst|slave_port:sp|smemaddr[7]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|addr[7]                ; slave:slave3_inst|slave_port:sp|addr[7]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|smemaddr[8]            ; slave:slave3_inst|slave_port:sp|smemaddr[8]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|addr[8]                ; slave:slave3_inst|slave_port:sp|addr[8]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|smemaddr[9]            ; slave:slave3_inst|slave_port:sp|smemaddr[9]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|addr[9]                ; slave:slave3_inst|slave_port:sp|addr[9]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|smemaddr[10]           ; slave:slave3_inst|slave_port:sp|smemaddr[10]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|addr[10]               ; slave:slave3_inst|slave_port:sp|addr[10]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|smemaddr[11]           ; slave:slave3_inst|slave_port:sp|smemaddr[11]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|addr[11]               ; slave:slave3_inst|slave_port:sp|addr[11]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|wdata[3]               ; slave:slave3_inst|slave_port:sp|wdata[3]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master1_port|rdata[0]_OTERM133             ; master_port:master1_port|rdata[0]_OTERM133                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|state.WAIT             ; slave:slave3_inst|slave_port:sp|state.WAIT                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|rcounter[3]            ; slave:slave3_inst|slave_port:sp|rcounter[3]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|rcounter[1]            ; slave:slave3_inst|slave_port:sp|rcounter[1]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|rcounter[0]            ; slave:slave3_inst|slave_port:sp|rcounter[0]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|counter[3]             ; slave:slave3_inst|slave_port:sp|counter[3]                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|counter[2]             ; slave:slave3_inst|slave_port:sp|counter[2]                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|state.RDATA            ; slave:slave3_inst|slave_port:sp|state.RDATA                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|counter[0]             ; slave:slave3_inst|slave_port:sp|counter[0]                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|rcounter[2]            ; slave:slave3_inst|slave_port:sp|rcounter[2]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave3_inst|slave_port:sp|state.SPLIT            ; slave:slave3_inst|slave_port:sp|state.SPLIT                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
+-------+--------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK_50'                                                                              ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.935 ; reset_sync[2] ; m2_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 1.867      ;
; -0.865 ; reset_sync[2] ; demo_state.DEMO_COMPLETE ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.773      ;
; -0.857 ; reset_sync[2] ; display_data[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.857 ; reset_sync[2] ; display_data[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.857 ; reset_sync[2] ; display_data[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.857 ; reset_sync[2] ; display_data[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.857 ; reset_sync[2] ; display_data[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.857 ; reset_sync[2] ; display_data[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.857 ; reset_sync[2] ; data_pattern[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.857 ; reset_sync[2] ; data_pattern[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.857 ; reset_sync[2] ; data_pattern[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.857 ; reset_sync[2] ; data_pattern[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.857 ; reset_sync[2] ; data_pattern[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.857 ; reset_sync[2] ; data_pattern[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.857 ; reset_sync[2] ; data_pattern[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.857 ; reset_sync[2] ; display_slave[1]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.857 ; reset_sync[2] ; display_slave[0]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 1.765      ;
; -0.805 ; reset_sync[2] ; m1_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.738      ;
; -0.805 ; reset_sync[2] ; m1_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.738      ;
; -0.805 ; reset_sync[2] ; m1_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.738      ;
; -0.805 ; reset_sync[2] ; m1_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.738      ;
; -0.805 ; reset_sync[2] ; m1_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.738      ;
; -0.742 ; reset_sync[2] ; data_pattern[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.675      ;
; -0.742 ; reset_sync[2] ; key1_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.675      ;
; -0.742 ; reset_sync[2] ; key1_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.675      ;
; -0.742 ; reset_sync[2] ; demo_state.DEMO_IDLE     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.675      ;
; -0.742 ; reset_sync[2] ; demo_state.DEMO_START    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.675      ;
; -0.742 ; reset_sync[2] ; key0_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.675      ;
; -0.742 ; reset_sync[2] ; key0_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.675      ;
; -0.742 ; reset_sync[2] ; key1_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.675      ;
; -0.742 ; reset_sync[2] ; sw_sync1[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.675      ;
; -0.742 ; reset_sync[2] ; sw_sync1[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.675      ;
; -0.742 ; reset_sync[2] ; demo_state.DEMO_DISPLAY  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.675      ;
; -0.742 ; reset_sync[2] ; key0_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.675      ;
; -0.575 ; reset_sync[2] ; m2_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m2_dmode                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m1_dmode                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m1_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m2_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m1_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m1_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m1_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m1_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m1_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m2_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m2_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m2_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m2_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m2_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.575 ; reset_sync[2] ; m2_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.508      ;
; -0.533 ; reset_sync[2] ; demo_counter[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 1.793      ;
; -0.533 ; reset_sync[2] ; demo_counter[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 1.793      ;
; -0.533 ; reset_sync[2] ; demo_counter[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 1.793      ;
; -0.533 ; reset_sync[2] ; demo_counter[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 1.793      ;
; -0.512 ; reset_sync[2] ; demo_counter[11]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.266      ; 1.773      ;
; -0.512 ; reset_sync[2] ; demo_counter[10]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.266      ; 1.773      ;
; -0.512 ; reset_sync[2] ; demo_counter[9]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.266      ; 1.773      ;
; -0.512 ; reset_sync[2] ; demo_counter[8]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.266      ; 1.773      ;
; -0.512 ; reset_sync[2] ; demo_counter[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.266      ; 1.773      ;
; -0.512 ; reset_sync[2] ; demo_counter[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.266      ; 1.773      ;
; -0.464 ; reset_sync[2] ; m2_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.289      ; 1.748      ;
; -0.444 ; reset_sync[2] ; m2_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.267      ; 1.706      ;
; -0.330 ; reset_sync[2] ; demo_counter[15]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
; -0.330 ; reset_sync[2] ; demo_state.DEMO_WAIT     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
; -0.330 ; reset_sync[2] ; captured_mode            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
; -0.330 ; reset_sync[2] ; sw_sync2[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
; -0.330 ; reset_sync[2] ; sw_sync2[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
; -0.330 ; reset_sync[2] ; m1_dvalid                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
; -0.330 ; reset_sync[2] ; m2_dvalid                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
; -0.330 ; reset_sync[2] ; captured_master          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
; -0.330 ; reset_sync[2] ; sw_sync2[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
; -0.330 ; reset_sync[2] ; demo_counter[14]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
; -0.330 ; reset_sync[2] ; demo_counter[13]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
; -0.330 ; reset_sync[2] ; demo_counter[12]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
; -0.330 ; reset_sync[2] ; demo_counter[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
; -0.330 ; reset_sync[2] ; demo_counter[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
; -0.330 ; reset_sync[2] ; sw_sync1[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.263      ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK_50'                                                                              ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.900 ; reset_sync[2] ; demo_counter[15]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.900 ; reset_sync[2] ; demo_state.DEMO_WAIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.900 ; reset_sync[2] ; captured_mode            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.900 ; reset_sync[2] ; sw_sync2[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.900 ; reset_sync[2] ; sw_sync2[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.900 ; reset_sync[2] ; m1_dvalid                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.900 ; reset_sync[2] ; m2_dvalid                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.900 ; reset_sync[2] ; captured_master          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.900 ; reset_sync[2] ; sw_sync2[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.900 ; reset_sync[2] ; demo_counter[14]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.900 ; reset_sync[2] ; demo_counter[13]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.900 ; reset_sync[2] ; demo_counter[12]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.900 ; reset_sync[2] ; demo_counter[6]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.900 ; reset_sync[2] ; demo_counter[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.900 ; reset_sync[2] ; sw_sync1[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.119      ;
; 0.996 ; reset_sync[2] ; m2_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.405      ; 1.558      ;
; 0.996 ; reset_sync[2] ; demo_counter[11]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 1.589      ;
; 0.996 ; reset_sync[2] ; demo_counter[10]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 1.589      ;
; 0.996 ; reset_sync[2] ; demo_counter[9]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 1.589      ;
; 0.996 ; reset_sync[2] ; demo_counter[8]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 1.589      ;
; 0.996 ; reset_sync[2] ; demo_counter[7]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 1.589      ;
; 0.996 ; reset_sync[2] ; demo_counter[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 1.589      ;
; 0.998 ; reset_sync[2] ; demo_counter[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 1.591      ;
; 0.998 ; reset_sync[2] ; demo_counter[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 1.591      ;
; 0.998 ; reset_sync[2] ; demo_counter[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 1.591      ;
; 0.998 ; reset_sync[2] ; demo_counter[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 1.591      ;
; 1.009 ; reset_sync[2] ; m2_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.594      ;
; 1.117 ; reset_sync[2] ; m2_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m2_dmode                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m1_dmode                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m1_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m2_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m1_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m1_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m1_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m1_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m1_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m2_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m2_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m2_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m2_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m2_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.117 ; reset_sync[2] ; m2_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.336      ;
; 1.295 ; reset_sync[2] ; data_pattern[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.514      ;
; 1.295 ; reset_sync[2] ; key1_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.514      ;
; 1.295 ; reset_sync[2] ; key1_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.514      ;
; 1.295 ; reset_sync[2] ; demo_state.DEMO_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.514      ;
; 1.295 ; reset_sync[2] ; demo_state.DEMO_START    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.514      ;
; 1.295 ; reset_sync[2] ; key0_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.514      ;
; 1.295 ; reset_sync[2] ; key0_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.514      ;
; 1.295 ; reset_sync[2] ; key1_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.514      ;
; 1.295 ; reset_sync[2] ; sw_sync1[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.514      ;
; 1.295 ; reset_sync[2] ; sw_sync1[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.514      ;
; 1.295 ; reset_sync[2] ; demo_state.DEMO_DISPLAY  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.514      ;
; 1.295 ; reset_sync[2] ; key0_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.514      ;
; 1.348 ; reset_sync[2] ; m1_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.567      ;
; 1.348 ; reset_sync[2] ; m1_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.567      ;
; 1.348 ; reset_sync[2] ; m1_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.567      ;
; 1.348 ; reset_sync[2] ; m1_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.567      ;
; 1.348 ; reset_sync[2] ; m1_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.567      ;
; 1.362 ; reset_sync[2] ; display_data[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.362 ; reset_sync[2] ; display_data[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.362 ; reset_sync[2] ; display_data[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.362 ; reset_sync[2] ; display_data[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.362 ; reset_sync[2] ; display_data[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.362 ; reset_sync[2] ; display_data[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.362 ; reset_sync[2] ; data_pattern[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.362 ; reset_sync[2] ; data_pattern[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.362 ; reset_sync[2] ; data_pattern[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.362 ; reset_sync[2] ; data_pattern[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.362 ; reset_sync[2] ; data_pattern[6]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.362 ; reset_sync[2] ; data_pattern[7]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.362 ; reset_sync[2] ; data_pattern[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.362 ; reset_sync[2] ; display_slave[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.362 ; reset_sync[2] ; display_slave[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.588      ;
; 1.363 ; reset_sync[2] ; demo_state.DEMO_COMPLETE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.589      ;
; 1.442 ; reset_sync[2] ; m2_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.660      ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 274.35 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -2.645 ; -633.301       ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.290 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -0.714 ; -34.174           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.811 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -525.242                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.645 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM157                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 3.264      ;
; -2.627 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM67                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 3.575      ;
; -2.626 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM149                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 3.245      ;
; -2.611 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM147                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 3.559      ;
; -2.609 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                                                                      ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 3.220      ;
; -2.601 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM149 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.034      ; 3.630      ;
; -2.594 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM61                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 3.213      ;
; -2.593 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM147 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.278     ; 3.310      ;
; -2.581 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM61          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.034      ; 3.610      ;
; -2.570 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM161                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.039      ; 3.604      ;
; -2.566 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM69          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.038      ; 3.599      ;
; -2.549 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM157 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.035      ; 3.579      ;
; -2.548 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM65          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.035      ; 3.578      ;
; -2.543 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM159 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.038      ; 3.576      ;
; -2.540 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM139  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.035      ; 3.570      ;
; -2.532 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM153 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.041      ; 3.568      ;
; -2.434 ; slave:slave1_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.375      ;
; -2.433 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.374      ;
; -2.431 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 3.459      ;
; -2.402 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM159                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 3.021      ;
; -2.380 ; slave:slave3_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.321      ;
; -2.368 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM57                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 3.316      ;
; -2.355 ; slave:slave1_inst|slave_port:sp|counter[4]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.296      ;
; -2.353 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM137  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.281     ; 3.067      ;
; -2.336 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM59                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 2.955      ;
; -2.332 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM69                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 2.951      ;
; -2.315 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM59          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.038      ; 3.348      ;
; -2.308 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM163                                                                      ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 2.919      ;
; -2.308 ; slave:slave1_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.249      ;
; -2.305 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM141                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.379     ; 2.921      ;
; -2.301 ; slave:slave1_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.241      ;
; -2.300 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.240      ;
; -2.299 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM75          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 3.327      ;
; -2.293 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM73                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.390     ; 2.898      ;
; -2.292 ; demo_counter[2]                                                                                                               ; demo_state.DEMO_WAIT                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.899      ;
; -2.292 ; demo_counter[3]                                                                                                               ; demo_state.DEMO_WAIT                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.899      ;
; -2.289 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM77          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.040      ; 3.324      ;
; -2.279 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM155 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.040      ; 3.314      ;
; -2.271 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM139                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 2.886      ;
; -2.268 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 3.296      ;
; -2.267 ; slave:slave3_inst|slave_port:sp|counter[1]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.207      ;
; -2.267 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.183      ;
; -2.258 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.191      ;
; -2.238 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM39_OTERM83                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.390     ; 2.843      ;
; -2.236 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM47           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.035      ; 3.266      ;
; -2.235 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM153                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.390     ; 2.840      ;
; -2.228 ; slave:slave3_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master2_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.162      ;
; -2.228 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM53           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.035      ; 3.258      ;
; -2.222 ; slave:slave1_inst|slave_port:sp|counter[4]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.162      ;
; -2.205 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM143  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.035      ; 3.235      ;
; -2.196 ; demo_counter[1]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.803      ;
; -2.186 ; slave:slave3_inst|slave_port:sp|state.SPLIT                                                                                   ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.122      ;
; -2.179 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM163                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 3.207      ;
; -2.175 ; slave:slave1_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.115      ;
; -2.170 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; master_port:master1_port|counter[3]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.086      ;
; -2.155 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.088      ;
; -2.150 ; master_port:master1_port|counter[1]                                                                                           ; master_port:master1_port|mwdata                                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.090      ;
; -2.148 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; master_port:master1_port|counter[0]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.064      ;
; -2.146 ; slave:slave3_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.084      ;
; -2.146 ; slave:slave3_inst|slave_port:sp|counter[4]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.084      ;
; -2.141 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[4]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.054      ;
; -2.139 ; slave:slave3_inst|slave_port:sp|counter[0]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.079      ;
; -2.138 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[7]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.051      ;
; -2.137 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[6]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.050      ;
; -2.136 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.052      ;
; -2.134 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[5]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.047      ;
; -2.133 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.048      ;
; -2.132 ; slave:slave1_inst|slave_port:sp|counter[1]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.072      ;
; -2.129 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[0]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.042      ;
; -2.129 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.046      ;
; -2.128 ; demo_counter[0]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.735      ;
; -2.127 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[1]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.040      ;
; -2.125 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[2]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.038      ;
; -2.121 ; slave:slave2_inst|slave_port:sp|svalid                                                                                        ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.037      ;
; -2.118 ; slave:slave3_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.059      ;
; -2.117 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM47                                                                 ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 2.732      ;
; -2.113 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[3]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.026      ;
; -2.112 ; demo_counter[9]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.719      ;
; -2.111 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM65                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 2.730      ;
; -2.109 ; demo_counter[5]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.716      ;
; -2.109 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; master_port:master1_port|counter[1]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.025      ;
; -2.108 ; master_port:master2_port|timeout[3]                                                                                           ; master_port:master2_port|state.WAIT                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.040      ;
; -2.108 ; slave:slave1_inst|slave_port:sp|counter[2]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.049      ;
; -2.101 ; slave:slave3_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.041      ;
; -2.100 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM75                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.713      ;
; -2.092 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[4]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.023      ;
; -2.092 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[5]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.023      ;
; -2.092 ; demo_counter[3]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.699      ;
; -2.091 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.006      ;
; -2.088 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[7]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.019      ;
; -2.087 ; slave:slave3_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave3_inst|slave_port:sp|addr[4]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.025      ;
; -2.087 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[6]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.018      ;
; -2.085 ; master_port:master1_port|counter[0]                                                                                           ; master_port:master1_port|mwdata                                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.025      ;
; -2.084 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[1]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.015      ;
; -2.082 ; slave:slave3_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 3.025      ;
; -2.081 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[0]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.012      ;
; -2.081 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[2]                                                                         ; master_port:master2_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.014      ;
; -2.080 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[2]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.011      ;
; -2.079 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave1_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 3.018      ;
; -2.078 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.007      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.290 ; slave:slave1_inst|slave_port:sp|smemwdata[7]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.341      ; 0.800      ;
; 0.297 ; slave:slave1_inst|slave_port:sp|smemwdata[5]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.341      ; 0.807      ;
; 0.299 ; demo_counter[11]                                       ; demo_counter[11]                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; demo_counter[10]                                       ; demo_counter[10]                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; demo_counter[9]                                        ; demo_counter[9]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; demo_counter[8]                                        ; demo_counter[8]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; demo_counter[7]                                        ; demo_counter[7]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; demo_counter[5]                                        ; demo_counter[5]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave1_inst|slave_port:sp|smemwdata[6]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.342      ; 0.810      ;
; 0.300 ; slave:slave1_inst|slave_port:sp|smemaddr[9]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 0.807      ;
; 0.305 ; slave:slave1_inst|slave_port:sp|smemaddr[10]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 0.812      ;
; 0.306 ; slave:slave2_inst|slave_port:sp|smemwdata[5]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.340      ; 0.815      ;
; 0.307 ; slave:slave2_inst|slave_port:sp|smemwdata[0]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.341      ; 0.817      ;
; 0.309 ; slave:slave3_inst|slave_port:sp|smemaddr[6]            ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.342      ; 0.820      ;
; 0.310 ; slave:slave1_inst|slave_port:sp|smemaddr[0]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 0.817      ;
; 0.311 ; slave:slave1_inst|slave_port:sp|wdata[6]               ; slave:slave1_inst|slave_port:sp|wdata[6]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; slave:slave1_inst|slave_port:sp|addr[0]                ; slave:slave1_inst|slave_port:sp|addr[0]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; slave:slave1_inst|slave_port:sp|addr[1]                ; slave:slave1_inst|slave_port:sp|addr[1]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; slave:slave1_inst|slave_port:sp|addr[2]                ; slave:slave1_inst|slave_port:sp|addr[2]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; slave:slave1_inst|slave_port:sp|addr[3]                ; slave:slave1_inst|slave_port:sp|addr[3]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; slave:slave1_inst|slave_port:sp|addr[6]                ; slave:slave1_inst|slave_port:sp|addr[6]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; slave:slave1_inst|slave_port:sp|smemaddr[8]            ; slave:slave1_inst|slave_port:sp|smemaddr[8]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; slave:slave1_inst|slave_port:sp|addr[8]                ; slave:slave1_inst|slave_port:sp|addr[8]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; slave:slave1_inst|slave_port:sp|addr[9]                ; slave:slave1_inst|slave_port:sp|addr[9]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; master_port:master2_port|state.REQ                     ; master_port:master2_port|state.REQ                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; master_port:master2_port|state.SPLIT                   ; master_port:master2_port|state.SPLIT                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; master_port:master2_port|state.WDATA                   ; master_port:master2_port|state.WDATA                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|split_grant     ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|split_grant                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|split_owner.SM2 ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|split_owner.SM2                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|msplit1         ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|msplit1                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; slave:slave1_inst|slave_port:sp|counter[1]             ; slave:slave1_inst|slave_port:sp|counter[1]                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; master_port:master1_port|rdata[5]_OTERM107             ; master_port:master1_port|rdata[5]_OTERM107                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|rdata[4]_OTERM113             ; master_port:master1_port|rdata[4]_OTERM113                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|rdata[3]_OTERM117             ; master_port:master1_port|rdata[3]_OTERM117                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|rdata[2]_OTERM129             ; master_port:master1_port|rdata[2]_OTERM129                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|rdata[1]_OTERM131             ; master_port:master1_port|rdata[1]_OTERM131                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|wdata[5]               ; slave:slave3_inst|slave_port:sp|wdata[5]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|wdata[6]               ; slave:slave3_inst|slave_port:sp|wdata[6]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|wdata[4]               ; slave:slave3_inst|slave_port:sp|wdata[4]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|wdata[7]               ; slave:slave3_inst|slave_port:sp|wdata[7]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|wdata[1]               ; slave:slave3_inst|slave_port:sp|wdata[1]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|wdata[2]               ; slave:slave3_inst|slave_port:sp|wdata[2]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|wdata[2]               ; slave:slave3_inst|slave_port:sp|smemwdata[2]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.361      ; 0.817      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|wdata[0]               ; slave:slave3_inst|slave_port:sp|wdata[0]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|smemaddr[0]            ; slave:slave3_inst|slave_port:sp|smemaddr[0]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|addr[0]                ; slave:slave3_inst|slave_port:sp|addr[0]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|smemaddr[1]            ; slave:slave3_inst|slave_port:sp|smemaddr[1]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|addr[1]                ; slave:slave3_inst|slave_port:sp|addr[1]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|smemaddr[2]            ; slave:slave3_inst|slave_port:sp|smemaddr[2]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|addr[2]                ; slave:slave3_inst|slave_port:sp|addr[2]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|smemaddr[3]            ; slave:slave3_inst|slave_port:sp|smemaddr[3]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|addr[3]                ; slave:slave3_inst|slave_port:sp|addr[3]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|smemaddr[4]            ; slave:slave3_inst|slave_port:sp|smemaddr[4]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|addr[4]                ; slave:slave3_inst|slave_port:sp|addr[4]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|smemaddr[5]            ; slave:slave3_inst|slave_port:sp|smemaddr[5]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|addr[5]                ; slave:slave3_inst|slave_port:sp|addr[5]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|smemaddr[6]            ; slave:slave3_inst|slave_port:sp|smemaddr[6]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|addr[6]                ; slave:slave3_inst|slave_port:sp|addr[6]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|smemaddr[7]            ; slave:slave3_inst|slave_port:sp|smemaddr[7]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|addr[7]                ; slave:slave3_inst|slave_port:sp|addr[7]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|smemaddr[8]            ; slave:slave3_inst|slave_port:sp|smemaddr[8]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|addr[8]                ; slave:slave3_inst|slave_port:sp|addr[8]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|smemaddr[9]            ; slave:slave3_inst|slave_port:sp|smemaddr[9]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|addr[9]                ; slave:slave3_inst|slave_port:sp|addr[9]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|smemaddr[10]           ; slave:slave3_inst|slave_port:sp|smemaddr[10]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|addr[10]               ; slave:slave3_inst|slave_port:sp|addr[10]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|smemaddr[11]           ; slave:slave3_inst|slave_port:sp|smemaddr[11]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|addr[11]               ; slave:slave3_inst|slave_port:sp|addr[11]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|wdata[3]               ; slave:slave3_inst|slave_port:sp|wdata[3]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|rdata[0]_OTERM133             ; master_port:master1_port|rdata[0]_OTERM133                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|state.WAIT             ; slave:slave3_inst|slave_port:sp|state.WAIT                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|rcounter[3]            ; slave:slave3_inst|slave_port:sp|rcounter[3]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|rcounter[1]            ; slave:slave3_inst|slave_port:sp|rcounter[1]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|rcounter[0]            ; slave:slave3_inst|slave_port:sp|rcounter[0]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|state.RDATA            ; slave:slave3_inst|slave_port:sp|state.RDATA                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|counter[0]             ; slave:slave3_inst|slave_port:sp|counter[0]                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|rcounter[2]            ; slave:slave3_inst|slave_port:sp|rcounter[2]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|state.SPLIT            ; slave:slave3_inst|slave_port:sp|state.SPLIT                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|mode                   ; slave:slave3_inst|slave_port:sp|mode                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|state.WDATA            ; slave:slave3_inst|slave_port:sp|state.WDATA                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en       ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave3_inst|slave_port:sp|state.ADDR             ; slave:slave3_inst|slave_port:sp|state.ADDR                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bus_m2_s3:bus_inst|addr_decoder:decoder|state.ADDR     ; bus_m2_s3:bus_inst|addr_decoder:decoder|state.ADDR                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[3]  ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[3]                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[1]  ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[1]                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[2]  ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[2]                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[2]     ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[2]                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[3]     ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[3]                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[1]     ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[1]                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[0]     ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[0]                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|mvalid                        ; master_port:master1_port|mvalid                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|counter[4]                    ; master_port:master1_port|counter[4]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|counter[5]                    ; master_port:master1_port|counter[5]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|counter[7]                    ; master_port:master1_port|counter[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|counter[6]                    ; master_port:master1_port|counter[6]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|state.WAIT                    ; master_port:master1_port|state.WAIT                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|timeout[7]                    ; master_port:master1_port|timeout[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|timeout[5]                    ; master_port:master1_port|timeout[5]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|timeout[4]                    ; master_port:master1_port|timeout[4]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|timeout[3]                    ; master_port:master1_port|timeout[3]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
+-------+--------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK_50'                                                                               ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.714 ; reset_sync[2] ; m2_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.653      ;
; -0.680 ; reset_sync[2] ; demo_state.DEMO_COMPLETE ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 1.597      ;
; -0.657 ; reset_sync[2] ; display_data[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.657 ; reset_sync[2] ; display_data[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.657 ; reset_sync[2] ; display_data[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.657 ; reset_sync[2] ; display_data[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.657 ; reset_sync[2] ; display_data[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.657 ; reset_sync[2] ; display_data[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.657 ; reset_sync[2] ; data_pattern[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.657 ; reset_sync[2] ; data_pattern[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.657 ; reset_sync[2] ; data_pattern[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.657 ; reset_sync[2] ; data_pattern[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.657 ; reset_sync[2] ; data_pattern[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.657 ; reset_sync[2] ; data_pattern[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.657 ; reset_sync[2] ; data_pattern[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.657 ; reset_sync[2] ; display_slave[1]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.657 ; reset_sync[2] ; display_slave[0]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 1.575      ;
; -0.607 ; reset_sync[2] ; m1_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.546      ;
; -0.607 ; reset_sync[2] ; m1_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.546      ;
; -0.607 ; reset_sync[2] ; m1_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.546      ;
; -0.607 ; reset_sync[2] ; m1_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.546      ;
; -0.607 ; reset_sync[2] ; m1_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.546      ;
; -0.548 ; reset_sync[2] ; data_pattern[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.487      ;
; -0.548 ; reset_sync[2] ; key1_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.487      ;
; -0.548 ; reset_sync[2] ; key1_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.487      ;
; -0.548 ; reset_sync[2] ; demo_state.DEMO_IDLE     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.487      ;
; -0.548 ; reset_sync[2] ; demo_state.DEMO_START    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.487      ;
; -0.548 ; reset_sync[2] ; key0_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.487      ;
; -0.548 ; reset_sync[2] ; key0_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.487      ;
; -0.548 ; reset_sync[2] ; key1_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.487      ;
; -0.548 ; reset_sync[2] ; sw_sync1[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.487      ;
; -0.548 ; reset_sync[2] ; sw_sync1[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.487      ;
; -0.548 ; reset_sync[2] ; demo_state.DEMO_DISPLAY  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.487      ;
; -0.548 ; reset_sync[2] ; key0_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.487      ;
; -0.397 ; reset_sync[2] ; m2_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m2_dmode                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m1_dmode                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m1_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m2_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m1_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m1_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m1_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m1_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m1_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m2_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m2_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m2_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m2_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m2_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reset_sync[2] ; m2_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.337      ;
; -0.365 ; reset_sync[2] ; demo_counter[11]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.237      ; 1.597      ;
; -0.365 ; reset_sync[2] ; demo_counter[10]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.237      ; 1.597      ;
; -0.365 ; reset_sync[2] ; demo_counter[9]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.237      ; 1.597      ;
; -0.365 ; reset_sync[2] ; demo_counter[8]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.237      ; 1.597      ;
; -0.365 ; reset_sync[2] ; demo_counter[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.237      ; 1.597      ;
; -0.365 ; reset_sync[2] ; demo_counter[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.237      ; 1.597      ;
; -0.350 ; reset_sync[2] ; demo_counter[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.237      ; 1.582      ;
; -0.350 ; reset_sync[2] ; demo_counter[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.237      ; 1.582      ;
; -0.350 ; reset_sync[2] ; demo_counter[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.237      ; 1.582      ;
; -0.350 ; reset_sync[2] ; demo_counter[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.237      ; 1.582      ;
; -0.298 ; reset_sync[2] ; m2_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.261      ; 1.554      ;
; -0.284 ; reset_sync[2] ; m2_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.240      ; 1.519      ;
; -0.186 ; reset_sync[2] ; demo_counter[15]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; reset_sync[2] ; demo_state.DEMO_WAIT     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; reset_sync[2] ; captured_mode            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; reset_sync[2] ; sw_sync2[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; reset_sync[2] ; sw_sync2[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; reset_sync[2] ; m1_dvalid                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; reset_sync[2] ; m2_dvalid                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; reset_sync[2] ; captured_master          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; reset_sync[2] ; sw_sync2[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; reset_sync[2] ; demo_counter[14]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; reset_sync[2] ; demo_counter[13]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; reset_sync[2] ; demo_counter[12]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; reset_sync[2] ; demo_counter[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; reset_sync[2] ; demo_counter[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; reset_sync[2] ; sw_sync1[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.126      ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK_50'                                                                               ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.811 ; reset_sync[2] ; demo_counter[15]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.811 ; reset_sync[2] ; demo_state.DEMO_WAIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.811 ; reset_sync[2] ; captured_mode            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.811 ; reset_sync[2] ; sw_sync2[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.811 ; reset_sync[2] ; sw_sync2[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.811 ; reset_sync[2] ; m1_dvalid                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.811 ; reset_sync[2] ; m2_dvalid                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.811 ; reset_sync[2] ; captured_master          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.811 ; reset_sync[2] ; sw_sync2[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.811 ; reset_sync[2] ; demo_counter[14]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.811 ; reset_sync[2] ; demo_counter[13]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.811 ; reset_sync[2] ; demo_counter[12]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.811 ; reset_sync[2] ; demo_counter[6]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.811 ; reset_sync[2] ; demo_counter[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.811 ; reset_sync[2] ; sw_sync1[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.010      ;
; 0.907 ; reset_sync[2] ; m2_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.362      ; 1.413      ;
; 0.917 ; reset_sync[2] ; demo_counter[11]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.449      ;
; 0.917 ; reset_sync[2] ; demo_counter[10]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.449      ;
; 0.917 ; reset_sync[2] ; demo_counter[9]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.449      ;
; 0.917 ; reset_sync[2] ; demo_counter[8]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.449      ;
; 0.917 ; reset_sync[2] ; demo_counter[7]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.449      ;
; 0.917 ; reset_sync[2] ; demo_counter[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.449      ;
; 0.919 ; reset_sync[2] ; m2_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 1.447      ;
; 0.921 ; reset_sync[2] ; demo_counter[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.453      ;
; 0.921 ; reset_sync[2] ; demo_counter[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.453      ;
; 0.921 ; reset_sync[2] ; demo_counter[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.453      ;
; 0.921 ; reset_sync[2] ; demo_counter[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.453      ;
; 1.018 ; reset_sync[2] ; m2_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m2_dmode                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m1_dmode                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m1_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m2_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m1_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m1_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m1_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m1_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m1_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m2_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m2_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m2_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m2_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m2_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.018 ; reset_sync[2] ; m2_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.217      ;
; 1.179 ; reset_sync[2] ; data_pattern[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.377      ;
; 1.179 ; reset_sync[2] ; key1_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.377      ;
; 1.179 ; reset_sync[2] ; key1_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.377      ;
; 1.179 ; reset_sync[2] ; demo_state.DEMO_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.377      ;
; 1.179 ; reset_sync[2] ; demo_state.DEMO_START    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.377      ;
; 1.179 ; reset_sync[2] ; key0_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.377      ;
; 1.179 ; reset_sync[2] ; key0_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.377      ;
; 1.179 ; reset_sync[2] ; key1_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.377      ;
; 1.179 ; reset_sync[2] ; sw_sync1[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.377      ;
; 1.179 ; reset_sync[2] ; sw_sync1[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.377      ;
; 1.179 ; reset_sync[2] ; demo_state.DEMO_DISPLAY  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.377      ;
; 1.179 ; reset_sync[2] ; key0_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.377      ;
; 1.214 ; reset_sync[2] ; m1_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; reset_sync[2] ; m1_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; reset_sync[2] ; m1_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; reset_sync[2] ; m1_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; reset_sync[2] ; m1_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.412      ;
; 1.242 ; reset_sync[2] ; display_data[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.242 ; reset_sync[2] ; display_data[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.242 ; reset_sync[2] ; display_data[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.242 ; reset_sync[2] ; display_data[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.242 ; reset_sync[2] ; display_data[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.242 ; reset_sync[2] ; display_data[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.242 ; reset_sync[2] ; data_pattern[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.242 ; reset_sync[2] ; data_pattern[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.242 ; reset_sync[2] ; data_pattern[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.242 ; reset_sync[2] ; data_pattern[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.242 ; reset_sync[2] ; data_pattern[6]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.242 ; reset_sync[2] ; data_pattern[7]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.242 ; reset_sync[2] ; data_pattern[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.242 ; reset_sync[2] ; display_slave[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.242 ; reset_sync[2] ; display_slave[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.446      ;
; 1.245 ; reset_sync[2] ; demo_state.DEMO_COMPLETE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.449      ;
; 1.302 ; reset_sync[2] ; m2_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.500      ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -1.338 ; -239.934       ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.140 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -0.145 ; -1.904            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.495 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -611.790                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.338 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM67                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.028     ; 2.297      ;
; -1.331 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM149                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 2.092      ;
; -1.324 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM147                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.028     ; 2.283      ;
; -1.321 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM61                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 2.082      ;
; -1.317 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                                                                      ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 2.070      ;
; -1.309 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM157                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 2.070      ;
; -1.168 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM57                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.028     ; 2.127      ;
; -1.161 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM159                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 1.922      ;
; -1.159 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM59                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 1.920      ;
; -1.148 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM69                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 1.909      ;
; -1.145 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM163                                                                      ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 1.898      ;
; -1.116 ; slave:slave3_inst|slave_port:sp|counter[1]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.066      ;
; -1.095 ; demo_counter[2]                                                                                                               ; demo_state.DEMO_WAIT                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.844      ;
; -1.094 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM139                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.230     ; 1.851      ;
; -1.092 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.025      ;
; -1.092 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM141                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.229     ; 1.850      ;
; -1.091 ; demo_counter[3]                                                                                                               ; demo_state.DEMO_WAIT                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.840      ;
; -1.090 ; slave:slave1_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.040      ;
; -1.087 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.037      ;
; -1.084 ; master_port:master2_port|timeout[3]                                                                                           ; master_port:master2_port|state.WAIT                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.028      ;
; -1.073 ; slave:slave3_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.024      ;
; -1.068 ; slave:slave3_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master2_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.014      ;
; -1.067 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM73                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.815      ;
; -1.062 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM149 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.055      ;
; -1.058 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[4]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 1.988      ;
; -1.058 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[6]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 1.988      ;
; -1.056 ; master_port:master2_port|timeout[1]                                                                                           ; master_port:master2_port|state.WAIT                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.001      ;
; -1.056 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[7]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 1.986      ;
; -1.052 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[5]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 1.982      ;
; -1.047 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM61          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.040      ;
; -1.047 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[0]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 1.977      ;
; -1.046 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[1]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 1.976      ;
; -1.045 ; slave:slave1_inst|slave_port:sp|counter[4]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.995      ;
; -1.044 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[2]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 1.974      ;
; -1.042 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM69          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.038      ;
; -1.041 ; master_port:master1_port|counter[1]                                                                                           ; master_port:master1_port|mwdata                                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.992      ;
; -1.038 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[3]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 1.968      ;
; -1.037 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM161                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 2.036      ;
; -1.032 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM65          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 2.026      ;
; -1.031 ; demo_counter[1]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.780      ;
; -1.031 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM153                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.779      ;
; -1.031 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM157 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 2.025      ;
; -1.030 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; master_port:master1_port|counter[3]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 1.963      ;
; -1.029 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM39_OTERM83                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.777      ;
; -1.029 ; slave:slave3_inst|slave_port:sp|counter[0]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.979      ;
; -1.027 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; master_port:master1_port|counter[0]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 1.960      ;
; -1.021 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM147 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.179     ; 1.829      ;
; -1.020 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM159 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.016      ;
; -1.017 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM139  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 2.012      ;
; -1.014 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[4]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.958      ;
; -1.013 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[5]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.957      ;
; -1.012 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|addr[4]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 1.942      ;
; -1.011 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM153 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 2.012      ;
; -1.011 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[7]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.955      ;
; -1.011 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[6]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.955      ;
; -1.009 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[0]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.953      ;
; -1.009 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[1]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.953      ;
; -1.009 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.955      ;
; -1.009 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; master_port:master1_port|counter[1]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 1.942      ;
; -1.009 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 1.943      ;
; -1.008 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.940      ;
; -1.006 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|wdata[2]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.950      ;
; -1.005 ; slave:slave1_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.955      ;
; -1.005 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM47                                                                 ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.230     ; 1.762      ;
; -1.002 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.952      ;
; -0.999 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 1.932      ;
; -0.998 ; slave:slave1_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.948      ;
; -0.992 ; master_port:master1_port|counter[0]                                                                                           ; master_port:master1_port|mwdata                                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.942      ;
; -0.992 ; slave:slave2_inst|slave_port:sp|svalid                                                                                        ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 1.925      ;
; -0.989 ; slave:slave3_inst|slave_port:sp|state.SPLIT                                                                                   ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.937      ;
; -0.988 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM65                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 1.749      ;
; -0.987 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM75                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.742      ;
; -0.985 ; demo_counter[0]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.734      ;
; -0.985 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.917      ;
; -0.975 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                                                                      ; slave:slave3_inst|slave_port:sp|srdata_OTERM17                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 1.728      ;
; -0.974 ; demo_counter[5]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.722      ;
; -0.973 ; master_port:master2_port|counter[1]                                                                                           ; master_port:master2_port|mwdata                                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.922      ;
; -0.972 ; demo_counter[9]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.720      ;
; -0.971 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM137                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 1.926      ;
; -0.965 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 1.960      ;
; -0.965 ; slave:slave3_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave3_inst|slave_port:sp|addr[4]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.914      ;
; -0.963 ; slave:slave3_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.913      ;
; -0.960 ; slave:slave2_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master2_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.911      ;
; -0.960 ; slave:slave1_inst|slave_port:sp|counter[4]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.910      ;
; -0.959 ; demo_counter[3]                                                                                                               ; demo_counter[14]                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.708      ;
; -0.955 ; slave:slave3_inst|slave_port:sp|counter[1]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.903      ;
; -0.954 ; master_port:master2_port|timeout[0]                                                                                           ; master_port:master2_port|state.WAIT                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.899      ;
; -0.954 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave1_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.904      ;
; -0.953 ; master_port:master1_port|counter[3]                                                                                           ; master_port:master1_port|mwdata                                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.904      ;
; -0.952 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|wdata[4]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 1.882      ;
; -0.952 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|wdata[6]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 1.882      ;
; -0.952 ; slave:slave1_inst|slave_port:sp|counter[1]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.902      ;
; -0.951 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave2_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.894      ;
; -0.950 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|wdata[7]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 1.880      ;
; -0.949 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave3_inst|slave_port:sp|wdata[6]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.895      ;
; -0.949 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave3_inst|slave_port:sp|wdata[4]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.895      ;
; -0.949 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.895      ;
; -0.949 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|wdata[5]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.895      ;
; -0.948 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|wdata[1]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.894      ;
; -0.947 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave3_inst|slave_port:sp|wdata[7]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.893      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.140 ; slave:slave1_inst|slave_port:sp|smemwdata[7]  ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.221      ; 0.465      ;
; 0.148 ; slave:slave1_inst|slave_port:sp|smemwdata[5]  ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.221      ; 0.473      ;
; 0.149 ; slave:slave1_inst|slave_port:sp|smemwdata[6]  ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.222      ; 0.475      ;
; 0.151 ; slave:slave2_inst|slave_port:sp|smemwdata[5]  ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.475      ;
; 0.153 ; slave:slave1_inst|slave_port:sp|smemaddr[9]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.477      ;
; 0.154 ; slave:slave1_inst|slave_port:sp|smemaddr[10]  ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.478      ;
; 0.154 ; slave:slave2_inst|slave_port:sp|smemwdata[6]  ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.478      ;
; 0.156 ; slave:slave2_inst|slave_port:sp|smemaddr[9]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.483      ;
; 0.158 ; slave:slave3_inst|slave_port:sp|smemaddr[6]   ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.485      ;
; 0.159 ; slave:slave1_inst|slave_port:sp|smemaddr[0]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.483      ;
; 0.161 ; slave:slave2_inst|slave_port:sp|smemwdata[0]  ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.221      ; 0.486      ;
; 0.161 ; slave:slave2_inst|slave_port:sp|smemaddr[3]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.219      ; 0.484      ;
; 0.162 ; slave:slave1_inst|slave_port:sp|smemaddr[2]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.486      ;
; 0.163 ; slave:slave1_inst|slave_port:sp|smemwdata[4]  ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.221      ; 0.488      ;
; 0.163 ; slave:slave1_inst|slave_port:sp|smemaddr[6]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.487      ;
; 0.167 ; slave:slave1_inst|slave_port:sp|smemaddr[2]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.491      ;
; 0.167 ; slave:slave2_inst|slave_port:sp|smemwdata[2]  ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.216      ; 0.487      ;
; 0.167 ; slave:slave2_inst|slave_port:sp|smemaddr[9]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.225      ; 0.496      ;
; 0.167 ; slave:slave2_inst|slave_port:sp|smemaddr[10]  ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.219      ; 0.490      ;
; 0.168 ; slave:slave1_inst|slave_port:sp|smemaddr[1]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.492      ;
; 0.169 ; slave:slave3_inst|slave_port:sp|smemaddr[1]   ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.219      ; 0.492      ;
; 0.169 ; slave:slave1_inst|slave_port:sp|smemaddr[4]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.493      ;
; 0.169 ; slave:slave1_inst|slave_port:sp|smemaddr[1]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.493      ;
; 0.169 ; slave:slave2_inst|slave_port:sp|smemwdata[4]  ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.218      ; 0.491      ;
; 0.170 ; slave:slave3_inst|slave_port:sp|wdata[2]      ; slave:slave3_inst|slave_port:sp|smemwdata[2]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.224      ; 0.478      ;
; 0.170 ; slave:slave3_inst|slave_port:sp|smemaddr[2]   ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.219      ; 0.493      ;
; 0.170 ; slave:slave1_inst|slave_port:sp|smemaddr[5]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.494      ;
; 0.170 ; slave:slave2_inst|slave_port:sp|smemaddr[1]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.497      ;
; 0.171 ; slave:slave1_inst|slave_port:sp|smemaddr[0]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.495      ;
; 0.173 ; slave:slave3_inst|slave_port:sp|wdata[0]      ; slave:slave3_inst|slave_port:sp|smemwdata[0]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.224      ; 0.481      ;
; 0.173 ; slave:slave3_inst|slave_port:sp|smemaddr[7]   ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.500      ;
; 0.173 ; slave:slave1_inst|slave_port:sp|smemaddr[8]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.497      ;
; 0.173 ; slave:slave2_inst|slave_port:sp|smemaddr[9]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.503      ;
; 0.174 ; slave:slave3_inst|slave_port:sp|wdata[7]      ; slave:slave3_inst|slave_port:sp|smemwdata[7]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.224      ; 0.482      ;
; 0.174 ; slave:slave2_inst|slave_port:sp|smemwdata[7]  ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.218      ; 0.496      ;
; 0.175 ; slave:slave3_inst|slave_port:sp|wdata[3]      ; slave:slave3_inst|slave_port:sp|smemwdata[3]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.224      ; 0.483      ;
; 0.176 ; slave:slave2_inst|slave_port:sp|smemaddr[8]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.219      ; 0.499      ;
; 0.178 ; demo_counter[11]                              ; demo_counter[11]                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; demo_counter[10]                              ; demo_counter[10]                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; demo_counter[9]                               ; demo_counter[9]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; demo_counter[8]                               ; demo_counter[8]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; demo_counter[7]                               ; demo_counter[7]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; demo_counter[5]                               ; demo_counter[5]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.181 ; slave:slave2_inst|slave_port:sp|smemaddr[9]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.221      ; 0.506      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|wdata[5]      ; slave:slave3_inst|slave_port:sp|wdata[5]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|wdata[6]      ; slave:slave3_inst|slave_port:sp|wdata[6]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|wdata[4]      ; slave:slave3_inst|slave_port:sp|wdata[4]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|wdata[4]      ; slave:slave3_inst|slave_port:sp|smemwdata[4]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.224      ; 0.494      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|wdata[7]      ; slave:slave3_inst|slave_port:sp|wdata[7]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|wdata[1]      ; slave:slave3_inst|slave_port:sp|wdata[1]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|wdata[2]      ; slave:slave3_inst|slave_port:sp|wdata[2]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|wdata[0]      ; slave:slave3_inst|slave_port:sp|wdata[0]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|smemaddr[8]   ; slave:slave3_inst|slave_port:sp|smemaddr[8]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|wdata[3]      ; slave:slave3_inst|slave_port:sp|wdata[3]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|counter[0]    ; slave:slave3_inst|slave_port:sp|counter[0]                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|state.WDATA   ; slave:slave3_inst|slave_port:sp|state.WDATA                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|state.ADDR    ; slave:slave3_inst|slave_port:sp|state.ADDR                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master_port:master1_port|mvalid               ; master_port:master1_port|mvalid                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master_port:master1_port|state.WAIT           ; master_port:master1_port|state.WAIT                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master_port:master2_port|timeout[7]           ; master_port:master2_port|timeout[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master_port:master2_port|timeout[6]           ; master_port:master2_port|timeout[6]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master_port:master2_port|timeout[5]           ; master_port:master2_port|timeout[5]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master_port:master2_port|timeout[4]           ; master_port:master2_port|timeout[4]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master_port:master2_port|timeout[3]           ; master_port:master2_port|timeout[3]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master_port:master2_port|timeout[2]           ; master_port:master2_port|timeout[2]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|wdata[6]      ; slave:slave1_inst|slave_port:sp|wdata[6]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[0]   ; slave:slave1_inst|slave_port:sp|smemaddr[0]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|addr[0]       ; slave:slave1_inst|slave_port:sp|addr[0]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[1]   ; slave:slave1_inst|slave_port:sp|smemaddr[1]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|addr[1]       ; slave:slave1_inst|slave_port:sp|addr[1]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[2]   ; slave:slave1_inst|slave_port:sp|smemaddr[2]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|addr[2]       ; slave:slave1_inst|slave_port:sp|addr[2]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[3]   ; slave:slave1_inst|slave_port:sp|smemaddr[3]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|addr[3]       ; slave:slave1_inst|slave_port:sp|addr[3]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[4]   ; slave:slave1_inst|slave_port:sp|smemaddr[4]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|addr[4]       ; slave:slave1_inst|slave_port:sp|addr[4]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[5]   ; slave:slave1_inst|slave_port:sp|smemaddr[5]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|addr[5]       ; slave:slave1_inst|slave_port:sp|addr[5]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[6]   ; slave:slave1_inst|slave_port:sp|smemaddr[6]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|addr[6]       ; slave:slave1_inst|slave_port:sp|addr[6]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[7]   ; slave:slave1_inst|slave_port:sp|smemaddr[7]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|addr[7]       ; slave:slave1_inst|slave_port:sp|addr[7]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[8]   ; slave:slave1_inst|slave_port:sp|smemaddr[8]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|addr[8]       ; slave:slave1_inst|slave_port:sp|addr[8]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[9]   ; slave:slave1_inst|slave_port:sp|smemaddr[9]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|addr[9]       ; slave:slave1_inst|slave_port:sp|addr[9]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[10]  ; slave:slave1_inst|slave_port:sp|smemaddr[10]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|addr[10]      ; slave:slave1_inst|slave_port:sp|addr[10]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave2_inst|slave_port:sp|srdata_OTERM9 ; slave:slave2_inst|slave_port:sp|srdata_OTERM9                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave2_inst|slave_port:sp|wdata[1]      ; slave:slave2_inst|slave_port:sp|wdata[1]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave2_inst|slave_port:sp|wdata[2]      ; slave:slave2_inst|slave_port:sp|wdata[2]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave2_inst|slave_port:sp|wdata[0]      ; slave:slave2_inst|slave_port:sp|wdata[0]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave2_inst|slave_port:sp|wdata[3]      ; slave:slave2_inst|slave_port:sp|wdata[3]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave2_inst|slave_port:sp|wdata[5]      ; slave:slave2_inst|slave_port:sp|wdata[5]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave2_inst|slave_port:sp|wdata[6]      ; slave:slave2_inst|slave_port:sp|wdata[6]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave2_inst|slave_port:sp|wdata[4]      ; slave:slave2_inst|slave_port:sp|wdata[4]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave2_inst|slave_port:sp|smemaddr[0]   ; slave:slave2_inst|slave_port:sp|smemaddr[0]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave2_inst|slave_port:sp|addr[0]       ; slave:slave2_inst|slave_port:sp|addr[0]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave2_inst|slave_port:sp|smemaddr[1]   ; slave:slave2_inst|slave_port:sp|smemaddr[1]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave2_inst|slave_port:sp|addr[1]       ; slave:slave2_inst|slave_port:sp|addr[1]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
+-------+-----------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK_50'                                                                               ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.145 ; reset_sync[2] ; m2_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.093      ;
; -0.095 ; reset_sync[2] ; demo_state.DEMO_COMPLETE ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.030      ;
; -0.090 ; reset_sync[2] ; display_data[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.090 ; reset_sync[2] ; display_data[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.090 ; reset_sync[2] ; display_data[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.090 ; reset_sync[2] ; display_data[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.090 ; reset_sync[2] ; display_data[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.090 ; reset_sync[2] ; display_data[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.090 ; reset_sync[2] ; data_pattern[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.090 ; reset_sync[2] ; data_pattern[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.090 ; reset_sync[2] ; data_pattern[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.090 ; reset_sync[2] ; data_pattern[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.090 ; reset_sync[2] ; data_pattern[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.090 ; reset_sync[2] ; data_pattern[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.090 ; reset_sync[2] ; data_pattern[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.090 ; reset_sync[2] ; display_slave[1]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.090 ; reset_sync[2] ; display_slave[0]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.025      ;
; -0.046 ; reset_sync[2] ; m1_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.997      ;
; -0.046 ; reset_sync[2] ; m1_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.997      ;
; -0.046 ; reset_sync[2] ; m1_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.997      ;
; -0.046 ; reset_sync[2] ; m1_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.997      ;
; -0.046 ; reset_sync[2] ; m1_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.997      ;
; -0.007 ; reset_sync[2] ; data_pattern[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; reset_sync[2] ; key1_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; reset_sync[2] ; key1_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; reset_sync[2] ; demo_state.DEMO_IDLE     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; reset_sync[2] ; demo_state.DEMO_START    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; reset_sync[2] ; key0_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; reset_sync[2] ; key0_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; reset_sync[2] ; key1_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; reset_sync[2] ; sw_sync1[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; reset_sync[2] ; sw_sync1[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; reset_sync[2] ; demo_state.DEMO_DISPLAY  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; reset_sync[2] ; key0_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.958      ;
; 0.091  ; reset_sync[2] ; demo_counter[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 1.034      ;
; 0.091  ; reset_sync[2] ; demo_counter[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 1.034      ;
; 0.091  ; reset_sync[2] ; demo_counter[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 1.034      ;
; 0.091  ; reset_sync[2] ; demo_counter[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 1.034      ;
; 0.094  ; reset_sync[2] ; m2_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m2_dmode                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m1_dmode                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m1_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m2_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m1_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m1_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m1_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m1_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m1_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m2_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m2_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m2_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m2_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m2_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; reset_sync[2] ; m2_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.857      ;
; 0.095  ; reset_sync[2] ; demo_counter[11]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 1.030      ;
; 0.095  ; reset_sync[2] ; demo_counter[10]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 1.030      ;
; 0.095  ; reset_sync[2] ; demo_counter[9]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 1.030      ;
; 0.095  ; reset_sync[2] ; demo_counter[8]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 1.030      ;
; 0.095  ; reset_sync[2] ; demo_counter[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 1.030      ;
; 0.095  ; reset_sync[2] ; demo_counter[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 1.030      ;
; 0.123  ; reset_sync[2] ; m2_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 1.016      ;
; 0.138  ; reset_sync[2] ; m2_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.143      ; 0.992      ;
; 0.239  ; reset_sync[2] ; demo_counter[15]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; reset_sync[2] ; demo_state.DEMO_WAIT     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; reset_sync[2] ; captured_mode            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; reset_sync[2] ; sw_sync2[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; reset_sync[2] ; sw_sync2[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; reset_sync[2] ; m1_dvalid                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; reset_sync[2] ; m2_dvalid                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; reset_sync[2] ; captured_master          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; reset_sync[2] ; sw_sync2[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; reset_sync[2] ; demo_counter[14]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; reset_sync[2] ; demo_counter[13]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; reset_sync[2] ; demo_counter[12]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; reset_sync[2] ; demo_counter[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; reset_sync[2] ; demo_counter[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; reset_sync[2] ; sw_sync1[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.712      ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK_50'                                                                               ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.495 ; reset_sync[2] ; demo_counter[15]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; reset_sync[2] ; demo_state.DEMO_WAIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; reset_sync[2] ; captured_mode            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; reset_sync[2] ; sw_sync2[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; reset_sync[2] ; sw_sync2[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; reset_sync[2] ; m1_dvalid                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; reset_sync[2] ; m2_dvalid                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; reset_sync[2] ; captured_master          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; reset_sync[2] ; sw_sync2[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; reset_sync[2] ; demo_counter[14]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; reset_sync[2] ; demo_counter[13]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; reset_sync[2] ; demo_counter[12]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; reset_sync[2] ; demo_counter[6]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; reset_sync[2] ; demo_counter[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; reset_sync[2] ; sw_sync1[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.615      ;
; 0.541 ; reset_sync[2] ; m2_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.848      ;
; 0.548 ; reset_sync[2] ; demo_counter[11]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.871      ;
; 0.548 ; reset_sync[2] ; demo_counter[10]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.871      ;
; 0.548 ; reset_sync[2] ; demo_counter[9]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.871      ;
; 0.548 ; reset_sync[2] ; demo_counter[8]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.871      ;
; 0.548 ; reset_sync[2] ; demo_counter[7]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.871      ;
; 0.548 ; reset_sync[2] ; demo_counter[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.871      ;
; 0.551 ; reset_sync[2] ; m2_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 0.868      ;
; 0.552 ; reset_sync[2] ; demo_counter[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.874      ;
; 0.552 ; reset_sync[2] ; demo_counter[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.874      ;
; 0.552 ; reset_sync[2] ; demo_counter[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.874      ;
; 0.552 ; reset_sync[2] ; demo_counter[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.874      ;
; 0.604 ; reset_sync[2] ; m2_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m2_dmode                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m1_dmode                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m1_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m2_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m1_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m1_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m1_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m1_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m1_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m2_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m2_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m2_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m2_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m2_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; reset_sync[2] ; m2_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.699 ; reset_sync[2] ; data_pattern[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.819      ;
; 0.699 ; reset_sync[2] ; key1_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.819      ;
; 0.699 ; reset_sync[2] ; key1_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.819      ;
; 0.699 ; reset_sync[2] ; demo_state.DEMO_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.819      ;
; 0.699 ; reset_sync[2] ; demo_state.DEMO_START    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.819      ;
; 0.699 ; reset_sync[2] ; key0_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.819      ;
; 0.699 ; reset_sync[2] ; key0_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.819      ;
; 0.699 ; reset_sync[2] ; key1_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.819      ;
; 0.699 ; reset_sync[2] ; sw_sync1[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.819      ;
; 0.699 ; reset_sync[2] ; sw_sync1[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.819      ;
; 0.699 ; reset_sync[2] ; demo_state.DEMO_DISPLAY  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.819      ;
; 0.699 ; reset_sync[2] ; key0_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.819      ;
; 0.732 ; reset_sync[2] ; m1_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.852      ;
; 0.732 ; reset_sync[2] ; m1_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.852      ;
; 0.732 ; reset_sync[2] ; m1_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.852      ;
; 0.732 ; reset_sync[2] ; m1_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.852      ;
; 0.732 ; reset_sync[2] ; m1_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.852      ;
; 0.743 ; reset_sync[2] ; display_data[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.743 ; reset_sync[2] ; display_data[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.743 ; reset_sync[2] ; display_data[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.743 ; reset_sync[2] ; display_data[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.743 ; reset_sync[2] ; display_data[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.743 ; reset_sync[2] ; display_data[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.743 ; reset_sync[2] ; data_pattern[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.743 ; reset_sync[2] ; data_pattern[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.743 ; reset_sync[2] ; data_pattern[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.743 ; reset_sync[2] ; data_pattern[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.743 ; reset_sync[2] ; data_pattern[6]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.743 ; reset_sync[2] ; data_pattern[7]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.743 ; reset_sync[2] ; data_pattern[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.743 ; reset_sync[2] ; display_slave[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.743 ; reset_sync[2] ; display_slave[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.867      ;
; 0.747 ; reset_sync[2] ; demo_state.DEMO_COMPLETE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.871      ;
; 0.800 ; reset_sync[2] ; m2_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.918      ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.061   ; 0.140 ; -0.935   ; 0.495   ; -3.000              ;
;  CLOCK_50        ; -3.061   ; 0.140 ; -0.935   ; 0.495   ; -3.000              ;
; Design-wide TNS  ; -755.352 ; 0.0   ; -47.846  ; 0.0     ; -611.79             ;
;  CLOCK_50        ; -755.352 ; 0.000 ; -47.846  ; 0.000   ; -611.790            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 5709     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 5709     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 77       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 77       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Tue Dec  2 13:31:52 2025
Info: Command: quartus_sta ads_bus_system -c ads_bus_system
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ads_bus_system.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.061
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.061            -755.352 CLOCK_50 
Info (332146): Worst-case hold slack is 0.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.295               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.935
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.935             -47.846 CLOCK_50 
Info (332146): Worst-case removal slack is 0.900
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.900               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -525.278 CLOCK_50 
Info (332114): Report Metastability: Found 6 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.645
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.645            -633.301 CLOCK_50 
Info (332146): Worst-case hold slack is 0.290
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.290               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.714
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.714             -34.174 CLOCK_50 
Info (332146): Worst-case removal slack is 0.811
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.811               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -525.242 CLOCK_50 
Info (332114): Report Metastability: Found 6 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.338            -239.934 CLOCK_50 
Info (332146): Worst-case hold slack is 0.140
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.140               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.145
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.145              -1.904 CLOCK_50 
Info (332146): Worst-case removal slack is 0.495
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.495               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -611.790 CLOCK_50 
Info (332114): Report Metastability: Found 6 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 529 megabytes
    Info: Processing ended: Tue Dec  2 13:31:54 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


