Timing Analyzer report for Exercise2
Fri Sep 03 19:08:56 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Recovery: 'clk'
 16. Slow 1200mV 85C Model Removal: 'clk'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Recovery: 'clk'
 27. Slow 1200mV 0C Model Removal: 'clk'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Recovery: 'clk'
 37. Fast 1200mV 0C Model Removal: 'clk'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Exercise2                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
;     Processor 3            ;   0.4%      ;
;     Processor 4            ;   0.4%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------+
; SDC File List                                                   ;
+-----------------------------+--------+--------------------------+
; SDC File Path               ; Status ; Read at                  ;
+-----------------------------+--------+--------------------------+
; source/Exercise2_timing.sdc ; OK     ; Fri Sep 03 19:08:55 2021 ;
+-----------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 104.26 MHz ; 104.26 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 10.409 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.962 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; 15.284 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 2.648 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.732 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                           ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 10.409 ; mem3_oe_i                                                     ; mem3_data_inout[0]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 9.531      ;
; 10.421 ; mem3_oe_i                                                     ; mem3_data_inout[2]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 9.519      ;
; 10.649 ; mem3_oe_i                                                     ; mem3_data_inout[4]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 9.291      ;
; 10.649 ; mem3_oe_i                                                     ; mem3_data_inout[6]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 9.291      ;
; 10.650 ; mem3_oe_i                                                     ; mem3_data_inout[3]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 9.290      ;
; 10.650 ; mem3_oe_i                                                     ; mem3_data_inout[5]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 9.290      ;
; 10.712 ; mem3_oe_i                                                     ; mem3_data_inout[1]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 9.228      ;
; 10.724 ; mem3_oe_i                                                     ; mem3_data_inout[7]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 9.216      ;
; 11.278 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 2.954      ; 11.539     ;
; 11.878 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 2.954      ; 10.939     ;
; 12.606 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 2.954      ; 10.211     ;
; 12.697 ; mem3_oe_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 2.954      ; 10.120     ;
; 12.815 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~61      ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; -0.092     ; 6.976      ;
; 13.012 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 2.947      ; 9.798      ;
; 13.112 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; mem3_data_inout[7]                                            ; clk          ; clk         ; 20.000       ; -3.040     ; 3.808      ;
; 13.123 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; mem3_data_inout[6]                                            ; clk          ; clk         ; 20.000       ; -3.039     ; 3.798      ;
; 13.127 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; mem3_data_inout[5]                                            ; clk          ; clk         ; 20.000       ; -3.035     ; 3.798      ;
; 13.133 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; mem3_data_inout[4]                                            ; clk          ; clk         ; 20.000       ; -3.039     ; 3.788      ;
; 13.134 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; mem3_data_inout[2]                                            ; clk          ; clk         ; 20.000       ; -3.048     ; 3.778      ;
; 13.135 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; mem3_data_inout[1]                                            ; clk          ; clk         ; 20.000       ; -3.047     ; 3.778      ;
; 13.135 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; mem3_data_inout[0]                                            ; clk          ; clk         ; 20.000       ; -3.047     ; 3.778      ;
; 13.137 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; mem3_data_inout[3]                                            ; clk          ; clk         ; 20.000       ; -3.035     ; 3.788      ;
; 13.155 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 20.000       ; 2.955      ; 9.663      ;
; 13.201 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 2.947      ; 9.609      ;
; 13.207 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~45      ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; -0.092     ; 6.584      ;
; 13.257 ; mem3_oe_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 2.947      ; 9.553      ;
; 13.299 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 20.000       ; 2.942      ; 9.506      ;
; 13.310 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~32      ; clk          ; clk         ; 20.000       ; 2.957      ; 9.625      ;
; 13.310 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~31      ; clk          ; clk         ; 20.000       ; 2.957      ; 9.625      ;
; 13.310 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~33      ; clk          ; clk         ; 20.000       ; 2.957      ; 9.625      ;
; 13.310 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~35      ; clk          ; clk         ; 20.000       ; 2.957      ; 9.625      ;
; 13.372 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~28      ; clk          ; clk         ; 20.000       ; 2.959      ; 9.565      ;
; 13.372 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~29      ; clk          ; clk         ; 20.000       ; 2.959      ; 9.565      ;
; 13.372 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~30      ; clk          ; clk         ; 20.000       ; 2.959      ; 9.565      ;
; 13.372 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~34      ; clk          ; clk         ; 20.000       ; 2.959      ; 9.565      ;
; 13.377 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 20.000       ; 2.942      ; 9.428      ;
; 13.381 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 20.000       ; 2.953      ; 9.435      ;
; 13.457 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 20.000       ; 2.955      ; 9.361      ;
; 13.547 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 20.000       ; 2.942      ; 9.258      ;
; 13.552 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~32      ; clk          ; clk         ; 20.000       ; 2.957      ; 9.383      ;
; 13.552 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~31      ; clk          ; clk         ; 20.000       ; 2.957      ; 9.383      ;
; 13.552 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~33      ; clk          ; clk         ; 20.000       ; 2.957      ; 9.383      ;
; 13.552 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~35      ; clk          ; clk         ; 20.000       ; 2.957      ; 9.383      ;
; 13.562 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 20.000       ; 2.946      ; 9.247      ;
; 13.564 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 20.000       ; 2.946      ; 9.245      ;
; 13.607 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~40      ; clk          ; clk         ; 20.000       ; 2.957      ; 9.328      ;
; 13.607 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~39      ; clk          ; clk         ; 20.000       ; 2.957      ; 9.328      ;
; 13.607 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~41      ; clk          ; clk         ; 20.000       ; 2.957      ; 9.328      ;
; 13.607 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~43      ; clk          ; clk         ; 20.000       ; 2.957      ; 9.328      ;
; 13.610 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~28      ; clk          ; clk         ; 20.000       ; 2.959      ; 9.327      ;
; 13.610 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~29      ; clk          ; clk         ; 20.000       ; 2.959      ; 9.327      ;
; 13.610 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~30      ; clk          ; clk         ; 20.000       ; 2.959      ; 9.327      ;
; 13.610 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~34      ; clk          ; clk         ; 20.000       ; 2.959      ; 9.327      ;
; 13.612 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 2.947      ; 9.198      ;
; 13.642 ; mem3_addr_inout[2]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 2.954      ; 9.175      ;
; 13.643 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 20.000       ; 2.946      ; 9.166      ;
; 13.656 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~64      ; clk          ; clk         ; 20.000       ; 2.965      ; 9.287      ;
; 13.656 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~63      ; clk          ; clk         ; 20.000       ; 2.965      ; 9.287      ;
; 13.656 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~60      ; clk          ; clk         ; 20.000       ; 2.965      ; 9.287      ;
; 13.656 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~61      ; clk          ; clk         ; 20.000       ; 2.965      ; 9.287      ;
; 13.656 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~62      ; clk          ; clk         ; 20.000       ; 2.965      ; 9.287      ;
; 13.656 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~65      ; clk          ; clk         ; 20.000       ; 2.965      ; 9.287      ;
; 13.656 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~66      ; clk          ; clk         ; 20.000       ; 2.965      ; 9.287      ;
; 13.656 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~67      ; clk          ; clk         ; 20.000       ; 2.965      ; 9.287      ;
; 13.657 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 20.000       ; 2.946      ; 9.152      ;
; 13.659 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~16      ; clk          ; clk         ; 20.000       ; 2.958      ; 9.277      ;
; 13.659 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~15      ; clk          ; clk         ; 20.000       ; 2.958      ; 9.277      ;
; 13.659 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~12      ; clk          ; clk         ; 20.000       ; 2.958      ; 9.277      ;
; 13.659 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~13      ; clk          ; clk         ; 20.000       ; 2.958      ; 9.277      ;
; 13.659 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~14      ; clk          ; clk         ; 20.000       ; 2.958      ; 9.277      ;
; 13.659 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~17      ; clk          ; clk         ; 20.000       ; 2.958      ; 9.277      ;
; 13.659 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~18      ; clk          ; clk         ; 20.000       ; 2.958      ; 9.277      ;
; 13.659 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~19      ; clk          ; clk         ; 20.000       ; 2.958      ; 9.277      ;
; 13.745 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 20.000       ; 2.953      ; 9.071      ;
; 13.746 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~72      ; clk          ; clk         ; 20.000       ; 2.964      ; 9.196      ;
; 13.746 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~71      ; clk          ; clk         ; 20.000       ; 2.964      ; 9.196      ;
; 13.746 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~68      ; clk          ; clk         ; 20.000       ; 2.964      ; 9.196      ;
; 13.746 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~69      ; clk          ; clk         ; 20.000       ; 2.964      ; 9.196      ;
; 13.746 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~70      ; clk          ; clk         ; 20.000       ; 2.964      ; 9.196      ;
; 13.746 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~73      ; clk          ; clk         ; 20.000       ; 2.964      ; 9.196      ;
; 13.746 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~74      ; clk          ; clk         ; 20.000       ; 2.964      ; 9.196      ;
; 13.746 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~75      ; clk          ; clk         ; 20.000       ; 2.964      ; 9.196      ;
; 13.808 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~36      ; clk          ; clk         ; 20.000       ; 2.959      ; 9.129      ;
; 13.808 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~37      ; clk          ; clk         ; 20.000       ; 2.959      ; 9.129      ;
; 13.808 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~38      ; clk          ; clk         ; 20.000       ; 2.959      ; 9.129      ;
; 13.808 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~42      ; clk          ; clk         ; 20.000       ; 2.959      ; 9.129      ;
; 13.810 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~48      ; clk          ; clk         ; 20.000       ; 2.964      ; 9.132      ;
; 13.810 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~50      ; clk          ; clk         ; 20.000       ; 2.964      ; 9.132      ;
; 13.814 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~47      ; clk          ; clk         ; 20.000       ; 2.965      ; 9.129      ;
; 13.814 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~44      ; clk          ; clk         ; 20.000       ; 2.965      ; 9.129      ;
; 13.814 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~45      ; clk          ; clk         ; 20.000       ; 2.965      ; 9.129      ;
; 13.814 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~46      ; clk          ; clk         ; 20.000       ; 2.965      ; 9.129      ;
; 13.814 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~49      ; clk          ; clk         ; 20.000       ; 2.965      ; 9.129      ;
; 13.814 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~51      ; clk          ; clk         ; 20.000       ; 2.965      ; 9.129      ;
; 13.873 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~24      ; clk          ; clk         ; 20.000       ; 2.958      ; 9.063      ;
; 13.873 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~23      ; clk          ; clk         ; 20.000       ; 2.958      ; 9.063      ;
; 13.873 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~20      ; clk          ; clk         ; 20.000       ; 2.958      ; 9.063      ;
; 13.873 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~21      ; clk          ; clk         ; 20.000       ; 2.958      ; 9.063      ;
; 13.873 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~22      ; clk          ; clk         ; 20.000       ; 2.958      ; 9.063      ;
; 13.873 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~25      ; clk          ; clk         ; 20.000       ; 2.958      ; 9.063      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                      ;
+-------+----------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.962 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~60      ; clk          ; clk         ; 0.000        ; 3.078      ; 4.206      ;
; 0.982 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~42      ; clk          ; clk         ; 0.000        ; 3.071      ; 4.219      ;
; 0.983 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~34      ; clk          ; clk         ; 0.000        ; 3.071      ; 4.220      ;
; 0.989 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~16      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.225      ;
; 1.014 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~48      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.257      ;
; 1.014 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~62      ; clk          ; clk         ; 0.000        ; 3.078      ; 4.258      ;
; 1.017 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~52      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.260      ;
; 1.019 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~46      ; clk          ; clk         ; 0.000        ; 3.078      ; 4.263      ;
; 1.021 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~65      ; clk          ; clk         ; 0.000        ; 3.078      ; 4.265      ;
; 1.022 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~54      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.265      ;
; 1.028 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~70      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.271      ;
; 1.037 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~24      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.273      ;
; 1.040 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~40      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.276      ;
; 1.044 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~28      ; clk          ; clk         ; 0.000        ; 3.071      ; 4.281      ;
; 1.044 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~18      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.280      ;
; 1.046 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~26      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.282      ;
; 1.055 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~68      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.298      ;
; 1.057 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~50      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.300      ;
; 1.060 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~66      ; clk          ; clk         ; 0.000        ; 3.078      ; 4.304      ;
; 1.060 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~58      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.303      ;
; 1.060 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~74      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.303      ;
; 1.074 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~56      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.317      ;
; 1.082 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~36      ; clk          ; clk         ; 0.000        ; 3.071      ; 4.319      ;
; 1.090 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~64      ; clk          ; clk         ; 0.000        ; 3.078      ; 4.334      ;
; 1.099 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~63      ; clk          ; clk         ; 0.000        ; 3.078      ; 4.343      ;
; 1.124 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~20      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.360      ;
; 1.146 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~22      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.382      ;
; 1.148 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~72      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.391      ;
; 1.155 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~41      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.391      ;
; 1.201 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~33      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.437      ;
; 1.206 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~49      ; clk          ; clk         ; 0.000        ; 3.078      ; 4.450      ;
; 1.222 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~44      ; clk          ; clk         ; 0.000        ; 3.078      ; 4.466      ;
; 1.272 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~12      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.508      ;
; 1.297 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~30      ; clk          ; clk         ; 0.000        ; 3.071      ; 4.534      ;
; 1.297 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~14      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.533      ;
; 1.300 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~38      ; clk          ; clk         ; 0.000        ; 3.071      ; 4.537      ;
; 1.354 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~71      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.597      ;
; 1.389 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~32      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.625      ;
; 1.436 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~25      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.672      ;
; 1.488 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~73      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.731      ;
; 1.501 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~61      ; clk          ; clk         ; 0.000        ; 3.078      ; 4.745      ;
; 1.514 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~55      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.757      ;
; 1.539 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~57      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.782      ;
; 1.547 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~67      ; clk          ; clk         ; 0.000        ; 3.078      ; 4.791      ;
; 1.579 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~17      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.815      ;
; 1.579 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~27      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.815      ;
; 1.632 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~23      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.868      ;
; 1.634 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~39      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.870      ;
; 1.659 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~21      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.895      ;
; 1.667 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~75      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.910      ;
; 1.706 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~13      ; clk          ; clk         ; 0.000        ; 3.070      ; 4.942      ;
; 1.714 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~59      ; clk          ; clk         ; 0.000        ; 3.077      ; 4.957      ;
; 1.741 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~47      ; clk          ; clk         ; 0.000        ; 3.078      ; 4.985      ;
; 1.803 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~15      ; clk          ; clk         ; 0.000        ; 3.070      ; 5.039      ;
; 1.804 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~31      ; clk          ; clk         ; 0.000        ; 3.070      ; 5.040      ;
; 1.833 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~43      ; clk          ; clk         ; 0.000        ; 3.070      ; 5.069      ;
; 1.903 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~69      ; clk          ; clk         ; 0.000        ; 3.077      ; 5.146      ;
; 1.945 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~45      ; clk          ; clk         ; 0.000        ; 3.078      ; 5.189      ;
; 1.950 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~53      ; clk          ; clk         ; 0.000        ; 3.077      ; 5.193      ;
; 1.954 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~51      ; clk          ; clk         ; 0.000        ; 3.078      ; 5.198      ;
; 1.985 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~29      ; clk          ; clk         ; 0.000        ; 3.071      ; 5.222      ;
; 1.986 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~37      ; clk          ; clk         ; 0.000        ; 3.071      ; 5.223      ;
; 2.009 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~19      ; clk          ; clk         ; 0.000        ; 3.070      ; 5.245      ;
; 2.013 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~35      ; clk          ; clk         ; 0.000        ; 3.070      ; 5.249      ;
; 2.530 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~33 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 0.000        ; 0.046      ; 2.686      ;
; 2.746 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~32 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 0.000        ; 0.050      ; 2.906      ;
; 2.757 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~31 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 0.000        ; 0.046      ; 2.913      ;
; 2.813 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~41 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 0.000        ; 0.046      ; 2.969      ;
; 2.844 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~34 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 0.000        ; 0.048      ; 3.002      ;
; 2.875 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~54 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 0.000        ; 0.052      ; 3.037      ;
; 2.887 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~52 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 0.000        ; 0.051      ; 3.048      ;
; 2.964 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~36      ; clk          ; clk         ; 0.000        ; 3.071      ; 6.201      ;
; 2.964 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~37      ; clk          ; clk         ; 0.000        ; 3.071      ; 6.201      ;
; 2.964 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~38      ; clk          ; clk         ; 0.000        ; 3.071      ; 6.201      ;
; 2.964 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~42      ; clk          ; clk         ; 0.000        ; 3.071      ; 6.201      ;
; 3.001 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~40 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 0.000        ; 0.050      ; 3.161      ;
; 3.015 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~55 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 0.000        ; 0.039      ; 3.164      ;
; 3.041 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~39 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 0.000        ; 0.046      ; 3.197      ;
; 3.077 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~35 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 0.000        ; 0.051      ; 3.238      ;
; 3.097 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~42 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 0.000        ; 0.048      ; 3.255      ;
; 3.143 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~57 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 0.000        ; 0.039      ; 3.292      ;
; 3.156 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~40      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.392      ;
; 3.156 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~39      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.392      ;
; 3.156 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~41      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.392      ;
; 3.156 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~43      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.392      ;
; 3.200 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~30 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 3.367      ;
; 3.200 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~24      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.436      ;
; 3.200 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~23      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.436      ;
; 3.200 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~20      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.436      ;
; 3.200 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~21      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.436      ;
; 3.200 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~22      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.436      ;
; 3.200 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~25      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.436      ;
; 3.200 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~26      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.436      ;
; 3.200 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~27      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.436      ;
; 3.202 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 0.000        ; 3.048      ; 6.340      ;
; 3.222 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 0.000        ; 3.039      ; 6.351      ;
; 3.223 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 0.000        ; 3.047      ; 6.360      ;
; 3.231 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~24      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.467      ;
; 3.231 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~23      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.467      ;
; 3.231 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~20      ; clk          ; clk         ; 0.000        ; 3.070      ; 6.467      ;
+-------+----------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                    ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.284 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 2.947      ; 7.526      ;
; 15.728 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 20.000       ; 2.955      ; 7.090      ;
; 15.752 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 20.000       ; 2.953      ; 7.064      ;
; 15.766 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 20.000       ; 2.946      ; 7.043      ;
; 15.766 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 20.000       ; 2.946      ; 7.043      ;
; 15.776 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 2.954      ; 7.041      ;
; 16.453 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 20.000       ; 2.942      ; 6.352      ;
; 16.453 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 20.000       ; 2.942      ; 6.352      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                    ;
+-------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.648 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 0.000        ; 3.035      ; 5.773      ;
; 2.648 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 0.000        ; 3.035      ; 5.773      ;
; 3.278 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 0.000        ; 3.047      ; 6.415      ;
; 3.309 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 0.000        ; 3.047      ; 6.446      ;
; 3.333 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 0.000        ; 3.048      ; 6.471      ;
; 3.380 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 0.000        ; 3.039      ; 6.509      ;
; 3.380 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 0.000        ; 3.039      ; 6.509      ;
; 3.791 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 0.000        ; 3.040      ; 6.921      ;
+-------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 118.37 MHz ; 118.37 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 11.552 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.807 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; 15.888 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 2.380 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.751 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                            ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.552 ; mem3_oe_i                                                     ; mem3_data_inout[0]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 8.388      ;
; 11.563 ; mem3_oe_i                                                     ; mem3_data_inout[2]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 8.377      ;
; 11.767 ; mem3_oe_i                                                     ; mem3_data_inout[4]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 8.173      ;
; 11.767 ; mem3_oe_i                                                     ; mem3_data_inout[6]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 8.173      ;
; 11.769 ; mem3_oe_i                                                     ; mem3_data_inout[3]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 8.171      ;
; 11.769 ; mem3_oe_i                                                     ; mem3_data_inout[5]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 8.171      ;
; 11.826 ; mem3_oe_i                                                     ; mem3_data_inout[1]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 8.114      ;
; 11.838 ; mem3_oe_i                                                     ; mem3_data_inout[7]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 8.102      ;
; 12.093 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 2.680      ; 10.454     ;
; 12.577 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 2.680      ; 9.970      ;
; 13.246 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 2.680      ; 9.301      ;
; 13.387 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~61      ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; -0.085     ; 6.415      ;
; 13.425 ; mem3_oe_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 2.680      ; 9.122      ;
; 13.646 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~45      ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; -0.085     ; 6.156      ;
; 13.780 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 2.674      ; 8.761      ;
; 13.809 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 2.674      ; 8.732      ;
; 13.857 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 20.000       ; 2.681      ; 8.691      ;
; 13.892 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; mem3_data_inout[7]                                            ; clk          ; clk         ; 20.000       ; -2.755     ; 3.313      ;
; 13.904 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; mem3_data_inout[6]                                            ; clk          ; clk         ; 20.000       ; -2.753     ; 3.303      ;
; 13.909 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; mem3_data_inout[5]                                            ; clk          ; clk         ; 20.000       ; -2.748     ; 3.303      ;
; 13.914 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; mem3_data_inout[4]                                            ; clk          ; clk         ; 20.000       ; -2.753     ; 3.293      ;
; 13.915 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; mem3_data_inout[2]                                            ; clk          ; clk         ; 20.000       ; -2.762     ; 3.283      ;
; 13.916 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; mem3_data_inout[1]                                            ; clk          ; clk         ; 20.000       ; -2.761     ; 3.283      ;
; 13.917 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; mem3_data_inout[0]                                            ; clk          ; clk         ; 20.000       ; -2.760     ; 3.283      ;
; 13.919 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; mem3_data_inout[3]                                            ; clk          ; clk         ; 20.000       ; -2.748     ; 3.293      ;
; 13.962 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 20.000       ; 2.667      ; 8.572      ;
; 13.988 ; mem3_oe_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 2.674      ; 8.553      ;
; 14.030 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 20.000       ; 2.667      ; 8.504      ;
; 14.075 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 20.000       ; 2.679      ; 8.471      ;
; 14.124 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 20.000       ; 2.681      ; 8.424      ;
; 14.129 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~32      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.535      ;
; 14.129 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~31      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.535      ;
; 14.129 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~33      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.535      ;
; 14.129 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~35      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.535      ;
; 14.181 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~28      ; clk          ; clk         ; 20.000       ; 2.687      ; 8.485      ;
; 14.181 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~29      ; clk          ; clk         ; 20.000       ; 2.687      ; 8.485      ;
; 14.181 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~30      ; clk          ; clk         ; 20.000       ; 2.687      ; 8.485      ;
; 14.181 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~34      ; clk          ; clk         ; 20.000       ; 2.687      ; 8.485      ;
; 14.183 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 20.000       ; 2.667      ; 8.351      ;
; 14.211 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~32      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.453      ;
; 14.211 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~31      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.453      ;
; 14.211 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~33      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.453      ;
; 14.211 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~35      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.453      ;
; 14.239 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 20.000       ; 2.672      ; 8.300      ;
; 14.243 ; mem3_addr_inout[2]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 2.680      ; 8.304      ;
; 14.252 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 20.000       ; 2.672      ; 8.287      ;
; 14.262 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 2.674      ; 8.279      ;
; 14.265 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~28      ; clk          ; clk         ; 20.000       ; 2.687      ; 8.401      ;
; 14.265 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~29      ; clk          ; clk         ; 20.000       ; 2.687      ; 8.401      ;
; 14.265 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~30      ; clk          ; clk         ; 20.000       ; 2.687      ; 8.401      ;
; 14.265 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~34      ; clk          ; clk         ; 20.000       ; 2.687      ; 8.401      ;
; 14.292 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 20.000       ; 2.672      ; 8.247      ;
; 14.313 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 20.000       ; 2.672      ; 8.226      ;
; 14.391 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~40      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.273      ;
; 14.391 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~39      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.273      ;
; 14.391 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~41      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.273      ;
; 14.391 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~43      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.273      ;
; 14.405 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 20.000       ; 2.679      ; 8.141      ;
; 14.431 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~64      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.241      ;
; 14.431 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~63      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.241      ;
; 14.431 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~60      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.241      ;
; 14.431 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~61      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.241      ;
; 14.431 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~62      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.241      ;
; 14.431 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~65      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.241      ;
; 14.431 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~66      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.241      ;
; 14.431 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~67      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.241      ;
; 14.439 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~16      ; clk          ; clk         ; 20.000       ; 2.686      ; 8.226      ;
; 14.439 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~15      ; clk          ; clk         ; 20.000       ; 2.686      ; 8.226      ;
; 14.439 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~12      ; clk          ; clk         ; 20.000       ; 2.686      ; 8.226      ;
; 14.439 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~13      ; clk          ; clk         ; 20.000       ; 2.686      ; 8.226      ;
; 14.439 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~14      ; clk          ; clk         ; 20.000       ; 2.686      ; 8.226      ;
; 14.439 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~17      ; clk          ; clk         ; 20.000       ; 2.686      ; 8.226      ;
; 14.439 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~18      ; clk          ; clk         ; 20.000       ; 2.686      ; 8.226      ;
; 14.439 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~19      ; clk          ; clk         ; 20.000       ; 2.686      ; 8.226      ;
; 14.499 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~40      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.165      ;
; 14.499 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~39      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.165      ;
; 14.499 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~41      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.165      ;
; 14.499 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~43      ; clk          ; clk         ; 20.000       ; 2.685      ; 8.165      ;
; 14.505 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 20.000       ; 2.667      ; 8.029      ;
; 14.524 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~69      ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; -0.084     ; 5.279      ;
; 14.526 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~72      ; clk          ; clk         ; 20.000       ; 2.692      ; 8.145      ;
; 14.526 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~71      ; clk          ; clk         ; 20.000       ; 2.692      ; 8.145      ;
; 14.526 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~68      ; clk          ; clk         ; 20.000       ; 2.692      ; 8.145      ;
; 14.526 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~69      ; clk          ; clk         ; 20.000       ; 2.692      ; 8.145      ;
; 14.526 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~70      ; clk          ; clk         ; 20.000       ; 2.692      ; 8.145      ;
; 14.526 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~73      ; clk          ; clk         ; 20.000       ; 2.692      ; 8.145      ;
; 14.526 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~74      ; clk          ; clk         ; 20.000       ; 2.692      ; 8.145      ;
; 14.526 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~75      ; clk          ; clk         ; 20.000       ; 2.692      ; 8.145      ;
; 14.530 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~21      ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; -0.078     ; 5.279      ;
; 14.535 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~64      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.137      ;
; 14.535 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~63      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.137      ;
; 14.535 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~60      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.137      ;
; 14.535 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~61      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.137      ;
; 14.535 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~62      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.137      ;
; 14.535 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~65      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.137      ;
; 14.535 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~66      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.137      ;
; 14.535 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~67      ; clk          ; clk         ; 20.000       ; 2.693      ; 8.137      ;
; 14.539 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~16      ; clk          ; clk         ; 20.000       ; 2.686      ; 8.126      ;
; 14.539 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~15      ; clk          ; clk         ; 20.000       ; 2.686      ; 8.126      ;
; 14.539 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~12      ; clk          ; clk         ; 20.000       ; 2.686      ; 8.126      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                       ;
+-------+----------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.807 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~60      ; clk          ; clk         ; 0.000        ; 2.793      ; 3.751      ;
; 0.824 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~42      ; clk          ; clk         ; 0.000        ; 2.787      ; 3.762      ;
; 0.826 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~34      ; clk          ; clk         ; 0.000        ; 2.787      ; 3.764      ;
; 0.829 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~16      ; clk          ; clk         ; 0.000        ; 2.786      ; 3.766      ;
; 0.844 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~62      ; clk          ; clk         ; 0.000        ; 2.793      ; 3.788      ;
; 0.849 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~48      ; clk          ; clk         ; 0.000        ; 2.793      ; 3.793      ;
; 0.850 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~52      ; clk          ; clk         ; 0.000        ; 2.793      ; 3.794      ;
; 0.857 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~46      ; clk          ; clk         ; 0.000        ; 2.793      ; 3.801      ;
; 0.860 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~54      ; clk          ; clk         ; 0.000        ; 2.793      ; 3.804      ;
; 0.868 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~70      ; clk          ; clk         ; 0.000        ; 2.792      ; 3.811      ;
; 0.870 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~24      ; clk          ; clk         ; 0.000        ; 2.786      ; 3.807      ;
; 0.873 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~40      ; clk          ; clk         ; 0.000        ; 2.785      ; 3.809      ;
; 0.882 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~28      ; clk          ; clk         ; 0.000        ; 2.787      ; 3.820      ;
; 0.882 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~65      ; clk          ; clk         ; 0.000        ; 2.793      ; 3.826      ;
; 0.884 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~26      ; clk          ; clk         ; 0.000        ; 2.786      ; 3.821      ;
; 0.885 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~68      ; clk          ; clk         ; 0.000        ; 2.792      ; 3.828      ;
; 0.886 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~18      ; clk          ; clk         ; 0.000        ; 2.786      ; 3.823      ;
; 0.887 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~50      ; clk          ; clk         ; 0.000        ; 2.793      ; 3.831      ;
; 0.891 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~66      ; clk          ; clk         ; 0.000        ; 2.793      ; 3.835      ;
; 0.891 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~58      ; clk          ; clk         ; 0.000        ; 2.792      ; 3.834      ;
; 0.891 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~74      ; clk          ; clk         ; 0.000        ; 2.792      ; 3.834      ;
; 0.900 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~56      ; clk          ; clk         ; 0.000        ; 2.792      ; 3.843      ;
; 0.914 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~36      ; clk          ; clk         ; 0.000        ; 2.787      ; 3.852      ;
; 0.918 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~64      ; clk          ; clk         ; 0.000        ; 2.793      ; 3.862      ;
; 0.946 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~63      ; clk          ; clk         ; 0.000        ; 2.793      ; 3.890      ;
; 0.963 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~20      ; clk          ; clk         ; 0.000        ; 2.786      ; 3.900      ;
; 0.968 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~72      ; clk          ; clk         ; 0.000        ; 2.792      ; 3.911      ;
; 0.985 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~22      ; clk          ; clk         ; 0.000        ; 2.786      ; 3.922      ;
; 1.000 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~41      ; clk          ; clk         ; 0.000        ; 2.785      ; 3.936      ;
; 1.039 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~33      ; clk          ; clk         ; 0.000        ; 2.785      ; 3.975      ;
; 1.040 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~49      ; clk          ; clk         ; 0.000        ; 2.793      ; 3.984      ;
; 1.043 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~44      ; clk          ; clk         ; 0.000        ; 2.793      ; 3.987      ;
; 1.097 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~12      ; clk          ; clk         ; 0.000        ; 2.786      ; 4.034      ;
; 1.122 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~30      ; clk          ; clk         ; 0.000        ; 2.787      ; 4.060      ;
; 1.123 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~14      ; clk          ; clk         ; 0.000        ; 2.786      ; 4.060      ;
; 1.125 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~38      ; clk          ; clk         ; 0.000        ; 2.787      ; 4.063      ;
; 1.185 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~71      ; clk          ; clk         ; 0.000        ; 2.792      ; 4.128      ;
; 1.199 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~32      ; clk          ; clk         ; 0.000        ; 2.785      ; 4.135      ;
; 1.269 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~25      ; clk          ; clk         ; 0.000        ; 2.786      ; 4.206      ;
; 1.311 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~73      ; clk          ; clk         ; 0.000        ; 2.792      ; 4.254      ;
; 1.323 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~61      ; clk          ; clk         ; 0.000        ; 2.793      ; 4.267      ;
; 1.324 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~55      ; clk          ; clk         ; 0.000        ; 2.792      ; 4.267      ;
; 1.356 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~57      ; clk          ; clk         ; 0.000        ; 2.792      ; 4.299      ;
; 1.362 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~67      ; clk          ; clk         ; 0.000        ; 2.793      ; 4.306      ;
; 1.394 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~27      ; clk          ; clk         ; 0.000        ; 2.786      ; 4.331      ;
; 1.397 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~17      ; clk          ; clk         ; 0.000        ; 2.786      ; 4.334      ;
; 1.449 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~23      ; clk          ; clk         ; 0.000        ; 2.786      ; 4.386      ;
; 1.453 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~39      ; clk          ; clk         ; 0.000        ; 2.785      ; 4.389      ;
; 1.464 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~21      ; clk          ; clk         ; 0.000        ; 2.786      ; 4.401      ;
; 1.473 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~75      ; clk          ; clk         ; 0.000        ; 2.792      ; 4.416      ;
; 1.505 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~13      ; clk          ; clk         ; 0.000        ; 2.786      ; 4.442      ;
; 1.514 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~59      ; clk          ; clk         ; 0.000        ; 2.792      ; 4.457      ;
; 1.537 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~47      ; clk          ; clk         ; 0.000        ; 2.793      ; 4.481      ;
; 1.599 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~15      ; clk          ; clk         ; 0.000        ; 2.786      ; 4.536      ;
; 1.601 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~31      ; clk          ; clk         ; 0.000        ; 2.785      ; 4.537      ;
; 1.637 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~43      ; clk          ; clk         ; 0.000        ; 2.785      ; 4.573      ;
; 1.696 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~69      ; clk          ; clk         ; 0.000        ; 2.792      ; 4.639      ;
; 1.732 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~45      ; clk          ; clk         ; 0.000        ; 2.793      ; 4.676      ;
; 1.737 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~51      ; clk          ; clk         ; 0.000        ; 2.793      ; 4.681      ;
; 1.738 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~53      ; clk          ; clk         ; 0.000        ; 2.792      ; 4.681      ;
; 1.771 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~29      ; clk          ; clk         ; 0.000        ; 2.787      ; 4.709      ;
; 1.773 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~37      ; clk          ; clk         ; 0.000        ; 2.787      ; 4.711      ;
; 1.793 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~19      ; clk          ; clk         ; 0.000        ; 2.786      ; 4.730      ;
; 1.799 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~35      ; clk          ; clk         ; 0.000        ; 2.785      ; 4.735      ;
; 2.282 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~33 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.414      ;
; 2.481 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~32 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 0.000        ; 0.040      ; 2.618      ;
; 2.486 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~31 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.618      ;
; 2.575 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~34 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 0.000        ; 0.038      ; 2.710      ;
; 2.588 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~41 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.720      ;
; 2.598 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~54 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 0.000        ; 0.042      ; 2.737      ;
; 2.608 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~52 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 0.000        ; 0.040      ; 2.745      ;
; 2.647 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~36      ; clk          ; clk         ; 0.000        ; 2.787      ; 5.585      ;
; 2.647 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~37      ; clk          ; clk         ; 0.000        ; 2.787      ; 5.585      ;
; 2.647 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~38      ; clk          ; clk         ; 0.000        ; 2.787      ; 5.585      ;
; 2.647 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~42      ; clk          ; clk         ; 0.000        ; 2.787      ; 5.585      ;
; 2.714 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~55 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 0.000        ; 0.028      ; 2.839      ;
; 2.771 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~40 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 0.000        ; 0.040      ; 2.908      ;
; 2.783 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~39 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.915      ;
; 2.818 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~40      ; clk          ; clk         ; 0.000        ; 2.785      ; 5.754      ;
; 2.818 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~39      ; clk          ; clk         ; 0.000        ; 2.785      ; 5.754      ;
; 2.818 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~41      ; clk          ; clk         ; 0.000        ; 2.785      ; 5.754      ;
; 2.818 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~43      ; clk          ; clk         ; 0.000        ; 2.785      ; 5.754      ;
; 2.833 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~57 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 0.000        ; 0.028      ; 2.958      ;
; 2.845 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~35 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 0.000        ; 0.042      ; 2.984      ;
; 2.852 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~24      ; clk          ; clk         ; 0.000        ; 2.786      ; 5.789      ;
; 2.852 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~23      ; clk          ; clk         ; 0.000        ; 2.786      ; 5.789      ;
; 2.852 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~20      ; clk          ; clk         ; 0.000        ; 2.786      ; 5.789      ;
; 2.852 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~21      ; clk          ; clk         ; 0.000        ; 2.786      ; 5.789      ;
; 2.852 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~22      ; clk          ; clk         ; 0.000        ; 2.786      ; 5.789      ;
; 2.852 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~25      ; clk          ; clk         ; 0.000        ; 2.786      ; 5.789      ;
; 2.852 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~26      ; clk          ; clk         ; 0.000        ; 2.786      ; 5.789      ;
; 2.852 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~27      ; clk          ; clk         ; 0.000        ; 2.786      ; 5.789      ;
; 2.862 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 0.000        ; 2.762      ; 5.701      ;
; 2.866 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~42 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 0.000        ; 0.038      ; 3.001      ;
; 2.879 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 0.000        ; 2.760      ; 5.716      ;
; 2.881 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 0.000        ; 2.753      ; 5.711      ;
; 2.884 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~24      ; clk          ; clk         ; 0.000        ; 2.786      ; 5.821      ;
; 2.884 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~23      ; clk          ; clk         ; 0.000        ; 2.786      ; 5.821      ;
; 2.884 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~20      ; clk          ; clk         ; 0.000        ; 2.786      ; 5.821      ;
; 2.884 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~21      ; clk          ; clk         ; 0.000        ; 2.786      ; 5.821      ;
+-------+----------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                     ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.888 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 2.674      ; 6.653      ;
; 16.281 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 20.000       ; 2.681      ; 6.267      ;
; 16.303 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 20.000       ; 2.679      ; 6.243      ;
; 16.330 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 20.000       ; 2.672      ; 6.209      ;
; 16.330 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 20.000       ; 2.672      ; 6.209      ;
; 16.331 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 2.680      ; 6.216      ;
; 16.937 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 20.000       ; 2.667      ; 5.597      ;
; 16.937 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 20.000       ; 2.667      ; 5.597      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                     ;
+-------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.380 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 0.000        ; 2.748      ; 5.205      ;
; 2.380 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 0.000        ; 2.748      ; 5.205      ;
; 2.975 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 0.000        ; 2.761      ; 5.813      ;
; 2.995 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 0.000        ; 2.760      ; 5.832      ;
; 3.018 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 0.000        ; 2.762      ; 5.857      ;
; 3.062 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 0.000        ; 2.753      ; 5.892      ;
; 3.062 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 0.000        ; 2.753      ; 5.892      ;
; 3.448 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 0.000        ; 2.755      ; 6.280      ;
+-------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 14.433 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.409 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; 17.167 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.258 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.438 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                            ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.433 ; mem3_oe_i                                                     ; mem3_data_inout[2]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 5.507      ;
; 14.434 ; mem3_oe_i                                                     ; mem3_data_inout[0]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 5.506      ;
; 14.563 ; mem3_oe_i                                                     ; mem3_data_inout[4]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 5.377      ;
; 14.563 ; mem3_oe_i                                                     ; mem3_data_inout[6]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 5.377      ;
; 14.566 ; mem3_oe_i                                                     ; mem3_data_inout[3]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 5.374      ;
; 14.566 ; mem3_oe_i                                                     ; mem3_data_inout[5]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 5.374      ;
; 14.597 ; mem3_oe_i                                                     ; mem3_data_inout[1]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 5.343      ;
; 14.618 ; mem3_oe_i                                                     ; mem3_data_inout[7]                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 5.322      ;
; 15.019 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 1.574      ; 6.474      ;
; 15.333 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 1.574      ; 6.160      ;
; 15.723 ; mem3_oe_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 1.574      ; 5.770      ;
; 15.986 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 1.574      ; 5.507      ;
; 15.990 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 1.570      ; 5.499      ;
; 16.035 ; mem3_oe_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 1.570      ; 5.454      ;
; 16.126 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~32      ; clk          ; clk         ; 20.000       ; 1.576      ; 5.417      ;
; 16.126 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~31      ; clk          ; clk         ; 20.000       ; 1.576      ; 5.417      ;
; 16.126 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~33      ; clk          ; clk         ; 20.000       ; 1.576      ; 5.417      ;
; 16.126 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~35      ; clk          ; clk         ; 20.000       ; 1.576      ; 5.417      ;
; 16.142 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 20.000       ; 1.575      ; 5.352      ;
; 16.150 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~28      ; clk          ; clk         ; 20.000       ; 1.578      ; 5.395      ;
; 16.150 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~29      ; clk          ; clk         ; 20.000       ; 1.578      ; 5.395      ;
; 16.150 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~30      ; clk          ; clk         ; 20.000       ; 1.578      ; 5.395      ;
; 16.150 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~34      ; clk          ; clk         ; 20.000       ; 1.578      ; 5.395      ;
; 16.191 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 20.000       ; 1.568      ; 5.296      ;
; 16.198 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 20.000       ; 1.574      ; 5.295      ;
; 16.216 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~61      ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; -0.052     ; 3.671      ;
; 16.238 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 20.000       ; 1.568      ; 5.249      ;
; 16.240 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; mem3_data_inout[7]                                            ; clk          ; clk         ; 20.000       ; -1.620     ; 2.100      ;
; 16.246 ; mem3_addr_inout[2]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 1.574      ; 5.247      ;
; 16.250 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; mem3_data_inout[6]                                            ; clk          ; clk         ; 20.000       ; -1.620     ; 2.090      ;
; 16.252 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; mem3_data_inout[5]                                            ; clk          ; clk         ; 20.000       ; -1.618     ; 2.090      ;
; 16.260 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; mem3_data_inout[4]                                            ; clk          ; clk         ; 20.000       ; -1.620     ; 2.080      ;
; 16.260 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 20.000       ; 1.575      ; 5.234      ;
; 16.261 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 1.570      ; 5.228      ;
; 16.262 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; mem3_data_inout[3]                                            ; clk          ; clk         ; 20.000       ; -1.618     ; 2.080      ;
; 16.265 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; mem3_data_inout[2]                                            ; clk          ; clk         ; 20.000       ; -1.625     ; 2.070      ;
; 16.266 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; mem3_data_inout[1]                                            ; clk          ; clk         ; 20.000       ; -1.624     ; 2.070      ;
; 16.266 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; mem3_data_inout[0]                                            ; clk          ; clk         ; 20.000       ; -1.624     ; 2.070      ;
; 16.273 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~40      ; clk          ; clk         ; 20.000       ; 1.576      ; 5.270      ;
; 16.273 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~39      ; clk          ; clk         ; 20.000       ; 1.576      ; 5.270      ;
; 16.273 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~41      ; clk          ; clk         ; 20.000       ; 1.576      ; 5.270      ;
; 16.273 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~43      ; clk          ; clk         ; 20.000       ; 1.576      ; 5.270      ;
; 16.293 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~64      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.258      ;
; 16.293 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~63      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.258      ;
; 16.293 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~60      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.258      ;
; 16.293 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~61      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.258      ;
; 16.293 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~62      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.258      ;
; 16.293 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~65      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.258      ;
; 16.293 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~66      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.258      ;
; 16.293 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~67      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.258      ;
; 16.302 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 1.570      ; 5.187      ;
; 16.303 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~16      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.241      ;
; 16.303 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~15      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.241      ;
; 16.303 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~12      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.241      ;
; 16.303 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~13      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.241      ;
; 16.303 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~14      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.241      ;
; 16.303 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~17      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.241      ;
; 16.303 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~18      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.241      ;
; 16.303 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~19      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.241      ;
; 16.305 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 20.000       ; 1.570      ; 5.184      ;
; 16.324 ; mem3_addr_inout[1]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 20.000       ; 1.570      ; 5.165      ;
; 16.328 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 20.000       ; 1.568      ; 5.159      ;
; 16.363 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 20.000       ; 1.570      ; 5.126      ;
; 16.371 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~72      ; clk          ; clk         ; 20.000       ; 1.583      ; 5.179      ;
; 16.371 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~71      ; clk          ; clk         ; 20.000       ; 1.583      ; 5.179      ;
; 16.371 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~68      ; clk          ; clk         ; 20.000       ; 1.583      ; 5.179      ;
; 16.371 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~69      ; clk          ; clk         ; 20.000       ; 1.583      ; 5.179      ;
; 16.371 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~70      ; clk          ; clk         ; 20.000       ; 1.583      ; 5.179      ;
; 16.371 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~73      ; clk          ; clk         ; 20.000       ; 1.583      ; 5.179      ;
; 16.371 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~74      ; clk          ; clk         ; 20.000       ; 1.583      ; 5.179      ;
; 16.371 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~75      ; clk          ; clk         ; 20.000       ; 1.583      ; 5.179      ;
; 16.381 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~36      ; clk          ; clk         ; 20.000       ; 1.578      ; 5.164      ;
; 16.381 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~37      ; clk          ; clk         ; 20.000       ; 1.578      ; 5.164      ;
; 16.381 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~38      ; clk          ; clk         ; 20.000       ; 1.578      ; 5.164      ;
; 16.381 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~42      ; clk          ; clk         ; 20.000       ; 1.578      ; 5.164      ;
; 16.388 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 20.000       ; 1.570      ; 5.101      ;
; 16.392 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~48      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.159      ;
; 16.392 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~50      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.159      ;
; 16.394 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~47      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.157      ;
; 16.394 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~44      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.157      ;
; 16.394 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~45      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.157      ;
; 16.394 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~46      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.157      ;
; 16.394 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~49      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.157      ;
; 16.394 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~51      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.157      ;
; 16.404 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~45      ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; -0.052     ; 3.483      ;
; 16.422 ; mem3_addr_inout[0]                                            ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 20.000       ; 1.574      ; 5.071      ;
; 16.449 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~24      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.095      ;
; 16.449 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~23      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.095      ;
; 16.449 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~20      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.095      ;
; 16.449 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~21      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.095      ;
; 16.449 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~22      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.095      ;
; 16.449 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~25      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.095      ;
; 16.449 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~26      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.095      ;
; 16.449 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~27      ; clk          ; clk         ; 20.000       ; 1.577      ; 5.095      ;
; 16.473 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~52      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.078      ;
; 16.473 ; mem3_wr_i                                                     ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~54      ; clk          ; clk         ; 20.000       ; 1.584      ; 5.078      ;
; 16.499 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~32      ; clk          ; clk         ; 20.000       ; 1.576      ; 5.044      ;
; 16.499 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~31      ; clk          ; clk         ; 20.000       ; 1.576      ; 5.044      ;
; 16.499 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~33      ; clk          ; clk         ; 20.000       ; 1.576      ; 5.044      ;
; 16.499 ; rst                                                           ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~35      ; clk          ; clk         ; 20.000       ; 1.576      ; 5.044      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                       ;
+-------+----------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.409 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~60      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.119      ;
; 0.420 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~46      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.130      ;
; 0.421 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~52      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.131      ;
; 0.423 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~54      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.133      ;
; 0.425 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~42      ; clk          ; clk         ; 0.000        ; 1.639      ; 2.128      ;
; 0.426 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~34      ; clk          ; clk         ; 0.000        ; 1.639      ; 2.129      ;
; 0.432 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~62      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.142      ;
; 0.433 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~16      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.135      ;
; 0.442 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~70      ; clk          ; clk         ; 0.000        ; 1.645      ; 2.151      ;
; 0.445 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~48      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.155      ;
; 0.448 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~18      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.150      ;
; 0.454 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~65      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.164      ;
; 0.454 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~68      ; clk          ; clk         ; 0.000        ; 1.645      ; 2.163      ;
; 0.457 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~24      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.159      ;
; 0.461 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~40      ; clk          ; clk         ; 0.000        ; 1.637      ; 2.162      ;
; 0.463 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~28      ; clk          ; clk         ; 0.000        ; 1.639      ; 2.166      ;
; 0.463 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~26      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.165      ;
; 0.474 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~50      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.184      ;
; 0.475 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~74      ; clk          ; clk         ; 0.000        ; 1.645      ; 2.184      ;
; 0.476 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~66      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.186      ;
; 0.476 ; mem3_data_inout[6]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~58      ; clk          ; clk         ; 0.000        ; 1.645      ; 2.185      ;
; 0.478 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~63      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.188      ;
; 0.480 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~56      ; clk          ; clk         ; 0.000        ; 1.645      ; 2.189      ;
; 0.490 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~36      ; clk          ; clk         ; 0.000        ; 1.639      ; 2.193      ;
; 0.493 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~20      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.195      ;
; 0.501 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~64      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.211      ;
; 0.509 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~22      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.211      ;
; 0.512 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~44      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.222      ;
; 0.513 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~41      ; clk          ; clk         ; 0.000        ; 1.637      ; 2.214      ;
; 0.519 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~72      ; clk          ; clk         ; 0.000        ; 1.645      ; 2.228      ;
; 0.526 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~33      ; clk          ; clk         ; 0.000        ; 1.637      ; 2.227      ;
; 0.527 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~49      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.237      ;
; 0.560 ; mem3_data_inout[0]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~12      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.262      ;
; 0.574 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~30      ; clk          ; clk         ; 0.000        ; 1.639      ; 2.277      ;
; 0.576 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~14      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.278      ;
; 0.577 ; mem3_data_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~38      ; clk          ; clk         ; 0.000        ; 1.639      ; 2.280      ;
; 0.604 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~71      ; clk          ; clk         ; 0.000        ; 1.645      ; 2.313      ;
; 0.642 ; mem3_data_inout[4]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~32      ; clk          ; clk         ; 0.000        ; 1.637      ; 2.343      ;
; 0.653 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~25      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.355      ;
; 0.658 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~73      ; clk          ; clk         ; 0.000        ; 1.645      ; 2.367      ;
; 0.672 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~55      ; clk          ; clk         ; 0.000        ; 1.645      ; 2.381      ;
; 0.677 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~57      ; clk          ; clk         ; 0.000        ; 1.645      ; 2.386      ;
; 0.706 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~61      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.416      ;
; 0.717 ; mem3_data_inout[5]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~17      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.419      ;
; 0.732 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~67      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.442      ;
; 0.744 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~23      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.446      ;
; 0.744 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~27      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.446      ;
; 0.748 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~39      ; clk          ; clk         ; 0.000        ; 1.637      ; 2.449      ;
; 0.760 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~47      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.470      ;
; 0.778 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~21      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.480      ;
; 0.792 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~13      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.494      ;
; 0.793 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~75      ; clk          ; clk         ; 0.000        ; 1.645      ; 2.502      ;
; 0.808 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~59      ; clk          ; clk         ; 0.000        ; 1.645      ; 2.517      ;
; 0.816 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~15      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.518      ;
; 0.818 ; mem3_data_inout[3]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~31      ; clk          ; clk         ; 0.000        ; 1.637      ; 2.519      ;
; 0.890 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~43      ; clk          ; clk         ; 0.000        ; 1.637      ; 2.591      ;
; 0.894 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~69      ; clk          ; clk         ; 0.000        ; 1.645      ; 2.603      ;
; 0.895 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~45      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.605      ;
; 0.906 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~51      ; clk          ; clk         ; 0.000        ; 1.646      ; 2.616      ;
; 0.908 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~53      ; clk          ; clk         ; 0.000        ; 1.645      ; 2.617      ;
; 0.941 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~29      ; clk          ; clk         ; 0.000        ; 1.639      ; 2.644      ;
; 0.943 ; mem3_data_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~37      ; clk          ; clk         ; 0.000        ; 1.639      ; 2.646      ;
; 0.964 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~19      ; clk          ; clk         ; 0.000        ; 1.638      ; 2.666      ;
; 0.967 ; mem3_data_inout[7]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~35      ; clk          ; clk         ; 0.000        ; 1.637      ; 2.668      ;
; 1.196 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~33 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 0.000        ; 0.022      ; 1.274      ;
; 1.288 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~32 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 0.000        ; 0.024      ; 1.368      ;
; 1.301 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~31 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 0.000        ; 0.022      ; 1.379      ;
; 1.303 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~41 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 0.000        ; 0.022      ; 1.381      ;
; 1.340 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~34 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 0.000        ; 0.022      ; 1.418      ;
; 1.369 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~54 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 0.000        ; 0.021      ; 1.446      ;
; 1.371 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~52 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 0.000        ; 0.020      ; 1.447      ;
; 1.397 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~40 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 0.000        ; 0.024      ; 1.477      ;
; 1.409 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~39 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 0.000        ; 0.022      ; 1.487      ;
; 1.436 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~55 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 0.000        ; 0.015      ; 1.507      ;
; 1.450 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~42 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 0.000        ; 0.022      ; 1.528      ;
; 1.473 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~35 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 0.000        ; 0.024      ; 1.553      ;
; 1.479 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~36      ; clk          ; clk         ; 0.000        ; 1.639      ; 3.182      ;
; 1.479 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~37      ; clk          ; clk         ; 0.000        ; 1.639      ; 3.182      ;
; 1.479 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~38      ; clk          ; clk         ; 0.000        ; 1.639      ; 3.182      ;
; 1.479 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~42      ; clk          ; clk         ; 0.000        ; 1.639      ; 3.182      ;
; 1.490 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~57 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 0.000        ; 0.015      ; 1.561      ;
; 1.533 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~17 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 0.000        ; 0.021      ; 1.610      ;
; 1.538 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~30 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 0.000        ; 0.027      ; 1.621      ;
; 1.540 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~70 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 0.000        ; 0.022      ; 1.618      ;
; 1.542 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~68 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 0.000        ; 0.021      ; 1.619      ;
; 1.546 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~71 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 0.000        ; 0.015      ; 1.617      ;
; 1.547 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 0.000        ; 1.620      ; 3.203      ;
; 1.548 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~28 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.630      ;
; 1.552 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~56 ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 0.000        ; 0.017      ; 1.625      ;
; 1.560 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~24      ; clk          ; clk         ; 0.000        ; 1.638      ; 3.262      ;
; 1.560 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~23      ; clk          ; clk         ; 0.000        ; 1.638      ; 3.262      ;
; 1.560 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~20      ; clk          ; clk         ; 0.000        ; 1.638      ; 3.262      ;
; 1.560 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~21      ; clk          ; clk         ; 0.000        ; 1.638      ; 3.262      ;
; 1.560 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~22      ; clk          ; clk         ; 0.000        ; 1.638      ; 3.262      ;
; 1.560 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~25      ; clk          ; clk         ; 0.000        ; 1.638      ; 3.262      ;
; 1.560 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~26      ; clk          ; clk         ; 0.000        ; 1.638      ; 3.262      ;
; 1.560 ; mem3_addr_inout[1]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|ram~27      ; clk          ; clk         ; 0.000        ; 1.638      ; 3.262      ;
; 1.563 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 0.000        ; 1.625      ; 3.224      ;
; 1.565 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 0.000        ; 1.624      ; 3.225      ;
; 1.568 ; mem3_addr_inout[2]                                       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 0.000        ; 1.618      ; 3.222      ;
+-------+----------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                     ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.167 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 20.000       ; 1.570      ; 4.322      ;
; 17.412 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 20.000       ; 1.575      ; 4.082      ;
; 17.426 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 20.000       ; 1.574      ; 4.067      ;
; 17.444 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 20.000       ; 1.574      ; 4.049      ;
; 17.463 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 20.000       ; 1.570      ; 4.026      ;
; 17.463 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 20.000       ; 1.570      ; 4.026      ;
; 17.831 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 20.000       ; 1.568      ; 3.656      ;
; 17.831 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 20.000       ; 1.568      ; 3.656      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                     ;
+-------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.258 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[3] ; clk          ; clk         ; 0.000        ; 1.618      ; 2.912      ;
; 1.258 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[5] ; clk          ; clk         ; 0.000        ; 1.618      ; 2.912      ;
; 1.580 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[4] ; clk          ; clk         ; 0.000        ; 1.620      ; 3.236      ;
; 1.580 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[6] ; clk          ; clk         ; 0.000        ; 1.620      ; 3.236      ;
; 1.585 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[1] ; clk          ; clk         ; 0.000        ; 1.624      ; 3.245      ;
; 1.600 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[0] ; clk          ; clk         ; 0.000        ; 1.624      ; 3.260      ;
; 1.611 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[2] ; clk          ; clk         ; 0.000        ; 1.625      ; 3.272      ;
; 1.827 ; rst       ; RAM_memory_inout_simple_std_logic_vector:RAM_MEM3|data_out[7] ; clk          ; clk         ; 0.000        ; 1.620      ; 3.483      ;
+-------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 10.409 ; 0.409 ; 15.284   ; 1.258   ; 9.438               ;
;  clk             ; 10.409 ; 0.409 ; 15.284   ; 1.258   ; 9.438               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem3_data_inout[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem3_data_inout[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem3_data_inout[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem3_data_inout[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem3_data_inout[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem3_data_inout[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem3_data_inout[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem3_data_inout[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; mem3_addr_inout[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_addr_inout[4]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_addr_inout[5]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_addr_inout[6]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_addr_inout[7]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_data_inout[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_data_inout[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_data_inout[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_data_inout[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_data_inout[4]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_data_inout[5]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_data_inout[6]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_data_inout[7]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_oe_i               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_addr_inout[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_addr_inout[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_addr_inout[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem3_wr_i               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem3_data_inout[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem3_data_inout[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem3_data_inout[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem3_data_inout[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem3_data_inout[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem3_data_inout[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem3_data_inout[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem3_data_inout[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem3_data_inout[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem3_data_inout[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem3_data_inout[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem3_data_inout[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem3_data_inout[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem3_data_inout[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem3_data_inout[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem3_data_inout[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem3_data_inout[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem3_data_inout[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem3_data_inout[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem3_data_inout[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem3_data_inout[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem3_data_inout[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem3_data_inout[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem3_data_inout[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 536      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 536      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Fri Sep 03 19:08:53 2021
Info: Command: quartus_sta Exercise2 -c Exercise2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'source/Exercise2_timing.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 10.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.409               0.000 clk 
Info (332146): Worst-case hold slack is 0.962
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.962               0.000 clk 
Info (332146): Worst-case recovery slack is 15.284
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.284               0.000 clk 
Info (332146): Worst-case removal slack is 2.648
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.648               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.732
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.732               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 11.552
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.552               0.000 clk 
Info (332146): Worst-case hold slack is 0.807
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.807               0.000 clk 
Info (332146): Worst-case recovery slack is 15.888
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.888               0.000 clk 
Info (332146): Worst-case removal slack is 2.380
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.380               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.751
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.751               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 14.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.433               0.000 clk 
Info (332146): Worst-case hold slack is 0.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.409               0.000 clk 
Info (332146): Worst-case recovery slack is 17.167
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.167               0.000 clk 
Info (332146): Worst-case removal slack is 1.258
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.258               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.438
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.438               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4855 megabytes
    Info: Processing ended: Fri Sep 03 19:08:56 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


