Fitter report for infoleds
Mon Dec 01 13:49:44 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 01 13:49:44 2025           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; infoleds                                        ;
; Top-level Entity Name              ; Block1                                          ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE22F17C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 408 / 22,320 ( 2 % )                            ;
;     Total combinational functions  ; 408 / 22,320 ( 2 % )                            ;
;     Dedicated logic registers      ; 395 / 22,320 ( 2 % )                            ;
; Total registers                    ; 395                                             ;
; Total pins                         ; 16 / 154 ( 10 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; OUT      ; Missing drive strength and slew rate ;
; and1     ; Missing drive strength and slew rate ;
; and2     ; Missing drive strength and slew rate ;
; count[8] ; Missing drive strength and slew rate ;
; count[7] ; Missing drive strength and slew rate ;
; count[6] ; Missing drive strength and slew rate ;
; count[5] ; Missing drive strength and slew rate ;
; count[4] ; Missing drive strength and slew rate ;
; count[3] ; Missing drive strength and slew rate ;
; count[2] ; Missing drive strength and slew rate ;
; count[1] ; Missing drive strength and slew rate ;
; count[0] ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 852 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 852 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 838     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 14      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Usuario/Documents/Facultad/TyDD2/Proyectofinal/TATETI/leds/output_files/infoleds.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 408 / 22,320 ( 2 % ) ;
;     -- Combinational with no register       ; 13                   ;
;     -- Register only                        ; 0                    ;
;     -- Combinational with a register        ; 395                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 12                   ;
;     -- 3 input functions                    ; 384                  ;
;     -- <=2 input functions                  ; 12                   ;
;     -- Register only                        ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 400                  ;
;     -- arithmetic mode                      ; 8                    ;
;                                             ;                      ;
; Total registers*                            ; 395 / 23,018 ( 2 % ) ;
;     -- Dedicated logic registers            ; 395 / 22,320 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 28 / 1,395 ( 2 % )   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 16 / 154 ( 10 % )    ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 6                    ;
; M9Ks                                        ; 0 / 66 ( 0 % )       ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ;
; PLLs                                        ; 1 / 4 ( 25 % )       ;
; Global clocks                               ; 6 / 20 ( 30 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 0% / 0% / 0%         ;
; Maximum fan-out                             ; 394                  ;
; Highest non-global fan-out                  ; 386                  ;
; Total fan-out                               ; 2841                 ;
; Average fan-out                             ; 3.33                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 408 / 22320 ( 2 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 13                  ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;     -- Combinational with a register        ; 395                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 12                  ; 0                              ;
;     -- 3 input functions                    ; 384                 ; 0                              ;
;     -- <=2 input functions                  ; 12                  ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 400                 ; 0                              ;
;     -- arithmetic mode                      ; 8                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 395                 ; 0                              ;
;     -- Dedicated logic registers            ; 395 / 22320 ( 2 % ) ; 0 / 22320 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 28 / 1395 ( 2 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 16                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )     ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )     ; 3 / 24 ( 12 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 782                 ; 2                              ;
;     -- Registered Input Connections         ; 395                 ; 0                              ;
;     -- Output Connections                   ; 2                   ; 782                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2832                ; 793                            ;
;     -- Registered Connections               ; 1217                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 784                            ;
;     -- hard_block:auto_generated_inst       ; 784                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 4                   ; 2                              ;
;     -- Output Ports                         ; 12                  ; 4                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; areset  ; B8    ; 8        ; 25           ; 34           ; 21           ; 2                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inclk0  ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset   ; A8    ; 8        ; 25           ; 34           ; 14           ; 10                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset11 ; T8    ; 3        ; 27           ; 0            ; 14           ; 384                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; OUT      ; D3    ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; and1     ; B12   ; 7        ; 43           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; and2     ; A12   ; 7        ; 43           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; count[0] ; E10   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; count[1] ; C11   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; count[2] ; B11   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; count[3] ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; count[4] ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; count[5] ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; count[6] ; A14   ; 7        ; 47           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; count[7] ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; count[8] ; E11   ; 7        ; 45           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0          ; Use as regular IO        ; count[2]                ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1          ; Use as regular IO        ; count[3]                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 2 / 25 ( 8 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 20 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 18 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )   ; 2.5V          ; --           ;
; 7        ; 11 / 24 ( 46 % ) ; 2.5V          ; --           ;
; 8        ; 3 / 24 ( 13 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; reset                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; count[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 186        ; 7        ; and2                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 179        ; 7        ; count[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 181        ; 7        ; count[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 191        ; 7        ; count[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; areset                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; count[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 187        ; 7        ; and1                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; count[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; count[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; OUT                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; count[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 183        ; 7        ; count[8]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; inclk0                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; reset11                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                             ;
+-------------------------------+-------------------------------------------------------------------------+
; Name                          ; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------+
; SDC pin name                  ; inst|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                  ;
; Compensate clock              ; clock0                                                                  ;
; Compensated input/output pins ; --                                                                      ;
; Switchover type               ; --                                                                      ;
; Input frequency 0             ; 50.0 MHz                                                                ;
; Input frequency 1             ; --                                                                      ;
; Nominal PFD frequency         ; 50.0 MHz                                                                ;
; Nominal VCO frequency         ; 300.0 MHz                                                               ;
; VCO post scale K counter      ; 2                                                                       ;
; VCO frequency control         ; Auto                                                                    ;
; VCO phase shift step          ; 416 ps                                                                  ;
; VCO multiply                  ; --                                                                      ;
; VCO divide                    ; --                                                                      ;
; Freq min lock                 ; 50.01 MHz                                                               ;
; Freq max lock                 ; 108.37 MHz                                                              ;
; M VCO Tap                     ; 0                                                                       ;
; M Initial                     ; 1                                                                       ;
; M value                       ; 6                                                                       ;
; N value                       ; 1                                                                       ;
; Charge pump current           ; setting 1                                                               ;
; Loop filter resistance        ; setting 27                                                              ;
; Loop filter capacitance       ; setting 0                                                               ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                    ;
; Bandwidth type                ; Medium                                                                  ;
; Real time reconfigurable      ; Off                                                                     ;
; Scan chain MIF file           ; --                                                                      ;
; Preserve PLL counter order    ; Off                                                                     ;
; PLL location                  ; PLL_4                                                                   ;
; Inclk0 signal                 ; inclk0                                                                  ;
; Inclk1 signal                 ; --                                                                      ;
; Inclk0 signal type            ; Dedicated Pin                                                           ;
; Inclk1 signal type            ; --                                                                      ;
+-------------------------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+
; Name                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 125 ; 0.8 MHz          ; 0 (0 ps)    ; 0.12 (416 ps)    ; 32/68      ; C0      ; 375           ; 120/255 Even ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 125 ; 0.8 MHz          ; 0 (0 ps)    ; 0.12 (416 ps)    ; 64/36      ; C2      ; 375           ; 240/135 Even ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 2    ; 125 ; 0.8 MHz          ; 0 (0 ps)    ; 0.12 (416 ps)    ; 50/50      ; C1      ; 375           ; 188/187 Odd  ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[2] ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                        ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------+--------------+
; |Block1                                  ; 408 (1)     ; 395 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 16   ; 0            ; 13 (1)       ; 0 (0)             ; 395 (0)          ; |Block1                                                                    ; work         ;
;    |altpll0:inst|                        ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|altpll0:inst                                                       ; work         ;
;       |altpll:altpll_component|          ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|altpll0:inst|altpll:altpll_component                               ; work         ;
;          |altpll0_altpll:auto_generated| ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Block1|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated ; work         ;
;    |contador_384:inst3|                  ; 20 (20)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 10 (10)          ; |Block1|contador_384:inst3                                                 ; work         ;
;    |mux2:inst4|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Block1|mux2:inst4                                                         ; work         ;
;    |salidaserie:inst9|                   ; 385 (385)   ; 384 (384)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 384 (384)        ; |Block1|salidaserie:inst9                                                  ; work         ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; OUT      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; and1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; and2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; count[8] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; count[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; count[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; count[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; count[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; count[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; count[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; count[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; count[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; areset   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inclk0   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; reset11  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; areset              ;                   ;         ;
; inclk0              ;                   ;         ;
; reset11             ;                   ;         ;
; reset               ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2] ; PLL_4             ; 394     ; Clock        ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_locked ; PLL_4             ; 386     ; Clock        ; no     ; --                   ; --               ; --                        ;
; areset                                                                              ; PIN_B8            ; 2       ; Async. clear ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; contador_384:inst3|active                                                           ; FF_X45_Y30_N1     ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; contador_384:inst3|active~2                                                         ; LCCOMB_X44_Y29_N8 ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; inclk0                                                                              ; PIN_R8            ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; reset                                                                               ; PIN_A8            ; 10      ; Async. clear ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; reset11                                                                             ; PIN_T8            ; 384     ; Async. clear ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; salidaserie:inst9|sr[38]~1                                                          ; LCCOMB_X45_Y29_N0 ; 383     ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4    ; 1       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4    ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2] ; PLL_4    ; 394     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; areset                                                                              ; PIN_B8   ; 2       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; reset                                                                               ; PIN_A8   ; 10      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; reset11                                                                             ; PIN_T8   ; 384     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
+-------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                   ;
+-----------------------------------------------------------------------------------------+---------+
; Name                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------+---------+
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_locked     ; 386     ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll_lock_sync        ; 385     ;
; salidaserie:inst9|sr[38]~1                                                              ; 383     ;
; contador_384:inst3|active                                                               ; 12      ;
; contador_384:inst3|cnt[0]                                                               ; 7       ;
; contador_384:inst3|cnt[1]                                                               ; 5       ;
; contador_384:inst3|done~1                                                               ; 4       ;
; contador_384:inst3|cnt[2]                                                               ; 4       ;
; contador_384:inst3|cnt[3]                                                               ; 4       ;
; contador_384:inst3|cnt[4]                                                               ; 4       ;
; contador_384:inst3|cnt[5]                                                               ; 4       ;
; contador_384:inst3|done~0                                                               ; 4       ;
; contador_384:inst3|cnt[6]                                                               ; 4       ;
; contador_384:inst3|cnt[7]                                                               ; 4       ;
; contador_384:inst3|cnt[8]                                                               ; 4       ;
; contador_384:inst3|Equal0~1                                                             ; 3       ;
; contador_384:inst3|Equal0~0                                                             ; 3       ;
; contador_384:inst3|done~2                                                               ; 3       ;
; contador_384:inst3|active~2                                                             ; 2       ;
; mux2:inst4|y~0                                                                          ; 2       ;
; salidaserie:inst9|sr[383]                                                               ; 2       ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll_lock_sync~feeder ; 1       ;
; inclk0~input                                                                            ; 1       ;
; contador_384:inst3|active~4                                                             ; 1       ;
; salidaserie:inst9|sr~384                                                                ; 1       ;
; salidaserie:inst9|sr~383                                                                ; 1       ;
; salidaserie:inst9|sr~382                                                                ; 1       ;
; salidaserie:inst9|sr[382]                                                               ; 1       ;
; salidaserie:inst9|sr~381                                                                ; 1       ;
; salidaserie:inst9|sr[381]                                                               ; 1       ;
; salidaserie:inst9|sr~380                                                                ; 1       ;
; salidaserie:inst9|sr[380]                                                               ; 1       ;
; salidaserie:inst9|sr~379                                                                ; 1       ;
; salidaserie:inst9|sr[379]                                                               ; 1       ;
; salidaserie:inst9|sr~378                                                                ; 1       ;
; salidaserie:inst9|sr[378]                                                               ; 1       ;
; salidaserie:inst9|sr~377                                                                ; 1       ;
; salidaserie:inst9|sr[377]                                                               ; 1       ;
; salidaserie:inst9|sr~376                                                                ; 1       ;
; salidaserie:inst9|sr[376]                                                               ; 1       ;
; salidaserie:inst9|sr~375                                                                ; 1       ;
; salidaserie:inst9|sr[375]                                                               ; 1       ;
; salidaserie:inst9|sr~374                                                                ; 1       ;
; salidaserie:inst9|sr[374]                                                               ; 1       ;
; salidaserie:inst9|sr~373                                                                ; 1       ;
; salidaserie:inst9|sr[373]                                                               ; 1       ;
; salidaserie:inst9|sr~372                                                                ; 1       ;
; salidaserie:inst9|sr[372]                                                               ; 1       ;
; salidaserie:inst9|sr~371                                                                ; 1       ;
; salidaserie:inst9|sr[371]                                                               ; 1       ;
; salidaserie:inst9|sr~370                                                                ; 1       ;
; salidaserie:inst9|sr[370]                                                               ; 1       ;
; salidaserie:inst9|sr~369                                                                ; 1       ;
; salidaserie:inst9|sr[369]                                                               ; 1       ;
; salidaserie:inst9|sr~368                                                                ; 1       ;
; salidaserie:inst9|sr[368]                                                               ; 1       ;
; salidaserie:inst9|sr~367                                                                ; 1       ;
; salidaserie:inst9|sr[367]                                                               ; 1       ;
; salidaserie:inst9|sr~366                                                                ; 1       ;
; salidaserie:inst9|sr[366]                                                               ; 1       ;
; salidaserie:inst9|sr~365                                                                ; 1       ;
; salidaserie:inst9|sr[365]                                                               ; 1       ;
; salidaserie:inst9|sr~364                                                                ; 1       ;
; salidaserie:inst9|sr[364]                                                               ; 1       ;
; salidaserie:inst9|sr~363                                                                ; 1       ;
; salidaserie:inst9|sr[363]                                                               ; 1       ;
; salidaserie:inst9|sr~362                                                                ; 1       ;
; salidaserie:inst9|sr[362]                                                               ; 1       ;
; salidaserie:inst9|sr~361                                                                ; 1       ;
; salidaserie:inst9|sr[361]                                                               ; 1       ;
; salidaserie:inst9|sr~360                                                                ; 1       ;
; salidaserie:inst9|sr[360]                                                               ; 1       ;
; salidaserie:inst9|sr~359                                                                ; 1       ;
; salidaserie:inst9|sr[359]                                                               ; 1       ;
; salidaserie:inst9|sr~358                                                                ; 1       ;
; salidaserie:inst9|sr[358]                                                               ; 1       ;
; salidaserie:inst9|sr~357                                                                ; 1       ;
; salidaserie:inst9|sr[357]                                                               ; 1       ;
; salidaserie:inst9|sr~356                                                                ; 1       ;
; salidaserie:inst9|sr[356]                                                               ; 1       ;
; salidaserie:inst9|sr~355                                                                ; 1       ;
; salidaserie:inst9|sr[355]                                                               ; 1       ;
; salidaserie:inst9|sr~354                                                                ; 1       ;
; salidaserie:inst9|sr[354]                                                               ; 1       ;
; salidaserie:inst9|sr~353                                                                ; 1       ;
; salidaserie:inst9|sr[353]                                                               ; 1       ;
; salidaserie:inst9|sr~352                                                                ; 1       ;
; salidaserie:inst9|sr[352]                                                               ; 1       ;
; salidaserie:inst9|sr~351                                                                ; 1       ;
; salidaserie:inst9|sr[351]                                                               ; 1       ;
; salidaserie:inst9|sr~350                                                                ; 1       ;
; salidaserie:inst9|sr[350]                                                               ; 1       ;
; salidaserie:inst9|sr~349                                                                ; 1       ;
; salidaserie:inst9|sr[349]                                                               ; 1       ;
; salidaserie:inst9|sr~348                                                                ; 1       ;
; salidaserie:inst9|sr[348]                                                               ; 1       ;
; salidaserie:inst9|sr~347                                                                ; 1       ;
; salidaserie:inst9|sr[347]                                                               ; 1       ;
; salidaserie:inst9|sr~346                                                                ; 1       ;
; salidaserie:inst9|sr[346]                                                               ; 1       ;
; salidaserie:inst9|sr~345                                                                ; 1       ;
; salidaserie:inst9|sr[345]                                                               ; 1       ;
; salidaserie:inst9|sr~344                                                                ; 1       ;
; salidaserie:inst9|sr[344]                                                               ; 1       ;
; salidaserie:inst9|sr~343                                                                ; 1       ;
; salidaserie:inst9|sr[343]                                                               ; 1       ;
; salidaserie:inst9|sr~342                                                                ; 1       ;
; salidaserie:inst9|sr[342]                                                               ; 1       ;
; salidaserie:inst9|sr~341                                                                ; 1       ;
; salidaserie:inst9|sr[341]                                                               ; 1       ;
; salidaserie:inst9|sr~340                                                                ; 1       ;
; salidaserie:inst9|sr[340]                                                               ; 1       ;
; salidaserie:inst9|sr~339                                                                ; 1       ;
; salidaserie:inst9|sr[339]                                                               ; 1       ;
; salidaserie:inst9|sr~338                                                                ; 1       ;
; salidaserie:inst9|sr[338]                                                               ; 1       ;
; salidaserie:inst9|sr~337                                                                ; 1       ;
; salidaserie:inst9|sr[337]                                                               ; 1       ;
; salidaserie:inst9|sr~336                                                                ; 1       ;
; salidaserie:inst9|sr[336]                                                               ; 1       ;
; salidaserie:inst9|sr~335                                                                ; 1       ;
; salidaserie:inst9|sr[335]                                                               ; 1       ;
; salidaserie:inst9|sr~334                                                                ; 1       ;
; salidaserie:inst9|sr[334]                                                               ; 1       ;
; salidaserie:inst9|sr~333                                                                ; 1       ;
; salidaserie:inst9|sr[333]                                                               ; 1       ;
; salidaserie:inst9|sr~332                                                                ; 1       ;
; salidaserie:inst9|sr[332]                                                               ; 1       ;
; salidaserie:inst9|sr~331                                                                ; 1       ;
; salidaserie:inst9|sr[331]                                                               ; 1       ;
; salidaserie:inst9|sr~330                                                                ; 1       ;
; salidaserie:inst9|sr[330]                                                               ; 1       ;
; salidaserie:inst9|sr~329                                                                ; 1       ;
; salidaserie:inst9|sr[329]                                                               ; 1       ;
; salidaserie:inst9|sr~328                                                                ; 1       ;
; salidaserie:inst9|sr[328]                                                               ; 1       ;
; salidaserie:inst9|sr~327                                                                ; 1       ;
; salidaserie:inst9|sr[327]                                                               ; 1       ;
; salidaserie:inst9|sr~326                                                                ; 1       ;
; salidaserie:inst9|sr[326]                                                               ; 1       ;
; salidaserie:inst9|sr~325                                                                ; 1       ;
; salidaserie:inst9|sr[325]                                                               ; 1       ;
; salidaserie:inst9|sr~324                                                                ; 1       ;
; salidaserie:inst9|sr[324]                                                               ; 1       ;
; salidaserie:inst9|sr~323                                                                ; 1       ;
; salidaserie:inst9|sr[323]                                                               ; 1       ;
; salidaserie:inst9|sr~322                                                                ; 1       ;
; salidaserie:inst9|sr[322]                                                               ; 1       ;
; salidaserie:inst9|sr~321                                                                ; 1       ;
; salidaserie:inst9|sr[321]                                                               ; 1       ;
; salidaserie:inst9|sr~320                                                                ; 1       ;
; salidaserie:inst9|sr[320]                                                               ; 1       ;
; salidaserie:inst9|sr~319                                                                ; 1       ;
; salidaserie:inst9|sr[319]                                                               ; 1       ;
; salidaserie:inst9|sr~318                                                                ; 1       ;
; salidaserie:inst9|sr[318]                                                               ; 1       ;
; salidaserie:inst9|sr~317                                                                ; 1       ;
; salidaserie:inst9|sr[317]                                                               ; 1       ;
; salidaserie:inst9|sr~316                                                                ; 1       ;
; salidaserie:inst9|sr[316]                                                               ; 1       ;
; salidaserie:inst9|sr~315                                                                ; 1       ;
; salidaserie:inst9|sr[315]                                                               ; 1       ;
; salidaserie:inst9|sr~314                                                                ; 1       ;
; salidaserie:inst9|sr[314]                                                               ; 1       ;
; salidaserie:inst9|sr~313                                                                ; 1       ;
; salidaserie:inst9|sr[313]                                                               ; 1       ;
; salidaserie:inst9|sr~312                                                                ; 1       ;
; salidaserie:inst9|sr[312]                                                               ; 1       ;
; salidaserie:inst9|sr~311                                                                ; 1       ;
; salidaserie:inst9|sr[311]                                                               ; 1       ;
; salidaserie:inst9|sr~310                                                                ; 1       ;
; salidaserie:inst9|sr[310]                                                               ; 1       ;
; salidaserie:inst9|sr~309                                                                ; 1       ;
; salidaserie:inst9|sr[309]                                                               ; 1       ;
; salidaserie:inst9|sr~308                                                                ; 1       ;
; salidaserie:inst9|sr[308]                                                               ; 1       ;
; salidaserie:inst9|sr~307                                                                ; 1       ;
; salidaserie:inst9|sr[307]                                                               ; 1       ;
; salidaserie:inst9|sr~306                                                                ; 1       ;
; salidaserie:inst9|sr[306]                                                               ; 1       ;
; salidaserie:inst9|sr~305                                                                ; 1       ;
; salidaserie:inst9|sr[305]                                                               ; 1       ;
; salidaserie:inst9|sr~304                                                                ; 1       ;
; salidaserie:inst9|sr[304]                                                               ; 1       ;
; salidaserie:inst9|sr~303                                                                ; 1       ;
; salidaserie:inst9|sr[303]                                                               ; 1       ;
; salidaserie:inst9|sr~302                                                                ; 1       ;
; salidaserie:inst9|sr[302]                                                               ; 1       ;
; salidaserie:inst9|sr~301                                                                ; 1       ;
; salidaserie:inst9|sr[301]                                                               ; 1       ;
; salidaserie:inst9|sr~300                                                                ; 1       ;
; salidaserie:inst9|sr[300]                                                               ; 1       ;
; salidaserie:inst9|sr~299                                                                ; 1       ;
; salidaserie:inst9|sr[299]                                                               ; 1       ;
; salidaserie:inst9|sr~298                                                                ; 1       ;
; salidaserie:inst9|sr[298]                                                               ; 1       ;
; salidaserie:inst9|sr~297                                                                ; 1       ;
; salidaserie:inst9|sr[297]                                                               ; 1       ;
; salidaserie:inst9|sr~296                                                                ; 1       ;
; salidaserie:inst9|sr[296]                                                               ; 1       ;
; salidaserie:inst9|sr~295                                                                ; 1       ;
; salidaserie:inst9|sr[295]                                                               ; 1       ;
; salidaserie:inst9|sr~294                                                                ; 1       ;
; salidaserie:inst9|sr[294]                                                               ; 1       ;
; salidaserie:inst9|sr~293                                                                ; 1       ;
; salidaserie:inst9|sr[293]                                                               ; 1       ;
; salidaserie:inst9|sr~292                                                                ; 1       ;
; salidaserie:inst9|sr[292]                                                               ; 1       ;
; salidaserie:inst9|sr~291                                                                ; 1       ;
; salidaserie:inst9|sr[291]                                                               ; 1       ;
; salidaserie:inst9|sr~290                                                                ; 1       ;
; salidaserie:inst9|sr[290]                                                               ; 1       ;
; salidaserie:inst9|sr~289                                                                ; 1       ;
; salidaserie:inst9|sr[289]                                                               ; 1       ;
; salidaserie:inst9|sr~288                                                                ; 1       ;
; salidaserie:inst9|sr[288]                                                               ; 1       ;
; salidaserie:inst9|sr~287                                                                ; 1       ;
; salidaserie:inst9|sr[287]                                                               ; 1       ;
; salidaserie:inst9|sr~286                                                                ; 1       ;
; salidaserie:inst9|sr[286]                                                               ; 1       ;
; salidaserie:inst9|sr~285                                                                ; 1       ;
; salidaserie:inst9|sr[285]                                                               ; 1       ;
; salidaserie:inst9|sr~284                                                                ; 1       ;
; salidaserie:inst9|sr[284]                                                               ; 1       ;
; salidaserie:inst9|sr~283                                                                ; 1       ;
; salidaserie:inst9|sr[283]                                                               ; 1       ;
; salidaserie:inst9|sr~282                                                                ; 1       ;
; salidaserie:inst9|sr[282]                                                               ; 1       ;
; salidaserie:inst9|sr~281                                                                ; 1       ;
; salidaserie:inst9|sr[281]                                                               ; 1       ;
; salidaserie:inst9|sr~280                                                                ; 1       ;
; salidaserie:inst9|sr[280]                                                               ; 1       ;
; salidaserie:inst9|sr~279                                                                ; 1       ;
; salidaserie:inst9|sr[279]                                                               ; 1       ;
; salidaserie:inst9|sr~278                                                                ; 1       ;
; salidaserie:inst9|sr[278]                                                               ; 1       ;
; salidaserie:inst9|sr~277                                                                ; 1       ;
; salidaserie:inst9|sr[277]                                                               ; 1       ;
; salidaserie:inst9|sr~276                                                                ; 1       ;
; salidaserie:inst9|sr[276]                                                               ; 1       ;
; salidaserie:inst9|sr~275                                                                ; 1       ;
; salidaserie:inst9|sr[275]                                                               ; 1       ;
; salidaserie:inst9|sr~274                                                                ; 1       ;
; salidaserie:inst9|sr[274]                                                               ; 1       ;
; salidaserie:inst9|sr~273                                                                ; 1       ;
; salidaserie:inst9|sr[273]                                                               ; 1       ;
; salidaserie:inst9|sr~272                                                                ; 1       ;
; salidaserie:inst9|sr[272]                                                               ; 1       ;
; salidaserie:inst9|sr~271                                                                ; 1       ;
; salidaserie:inst9|sr[271]                                                               ; 1       ;
; salidaserie:inst9|sr~270                                                                ; 1       ;
; salidaserie:inst9|sr[270]                                                               ; 1       ;
; salidaserie:inst9|sr~269                                                                ; 1       ;
; salidaserie:inst9|sr[269]                                                               ; 1       ;
; salidaserie:inst9|sr~268                                                                ; 1       ;
; salidaserie:inst9|sr[268]                                                               ; 1       ;
; salidaserie:inst9|sr~267                                                                ; 1       ;
; salidaserie:inst9|sr[267]                                                               ; 1       ;
; salidaserie:inst9|sr~266                                                                ; 1       ;
; salidaserie:inst9|sr[266]                                                               ; 1       ;
; salidaserie:inst9|sr~265                                                                ; 1       ;
; salidaserie:inst9|sr[265]                                                               ; 1       ;
; salidaserie:inst9|sr~264                                                                ; 1       ;
; salidaserie:inst9|sr[264]                                                               ; 1       ;
; salidaserie:inst9|sr~263                                                                ; 1       ;
; salidaserie:inst9|sr[263]                                                               ; 1       ;
; salidaserie:inst9|sr~262                                                                ; 1       ;
; salidaserie:inst9|sr[262]                                                               ; 1       ;
; salidaserie:inst9|sr~261                                                                ; 1       ;
; salidaserie:inst9|sr[261]                                                               ; 1       ;
; salidaserie:inst9|sr~260                                                                ; 1       ;
; salidaserie:inst9|sr[260]                                                               ; 1       ;
; salidaserie:inst9|sr~259                                                                ; 1       ;
; salidaserie:inst9|sr[259]                                                               ; 1       ;
; salidaserie:inst9|sr~258                                                                ; 1       ;
; salidaserie:inst9|sr[258]                                                               ; 1       ;
; salidaserie:inst9|sr~257                                                                ; 1       ;
; salidaserie:inst9|sr[257]                                                               ; 1       ;
; salidaserie:inst9|sr~256                                                                ; 1       ;
; salidaserie:inst9|sr[256]                                                               ; 1       ;
; salidaserie:inst9|sr~255                                                                ; 1       ;
; salidaserie:inst9|sr[255]                                                               ; 1       ;
; salidaserie:inst9|sr~254                                                                ; 1       ;
; salidaserie:inst9|sr[254]                                                               ; 1       ;
; salidaserie:inst9|sr~253                                                                ; 1       ;
; salidaserie:inst9|sr[253]                                                               ; 1       ;
; salidaserie:inst9|sr~252                                                                ; 1       ;
; salidaserie:inst9|sr[252]                                                               ; 1       ;
; salidaserie:inst9|sr~251                                                                ; 1       ;
; salidaserie:inst9|sr[251]                                                               ; 1       ;
; salidaserie:inst9|sr~250                                                                ; 1       ;
; salidaserie:inst9|sr[250]                                                               ; 1       ;
; salidaserie:inst9|sr~249                                                                ; 1       ;
; salidaserie:inst9|sr[249]                                                               ; 1       ;
; salidaserie:inst9|sr~248                                                                ; 1       ;
; salidaserie:inst9|sr[248]                                                               ; 1       ;
; salidaserie:inst9|sr~247                                                                ; 1       ;
; salidaserie:inst9|sr[247]                                                               ; 1       ;
; salidaserie:inst9|sr~246                                                                ; 1       ;
; salidaserie:inst9|sr[246]                                                               ; 1       ;
; salidaserie:inst9|sr~245                                                                ; 1       ;
; salidaserie:inst9|sr[245]                                                               ; 1       ;
; salidaserie:inst9|sr~244                                                                ; 1       ;
; salidaserie:inst9|sr[244]                                                               ; 1       ;
; salidaserie:inst9|sr~243                                                                ; 1       ;
; salidaserie:inst9|sr[243]                                                               ; 1       ;
; salidaserie:inst9|sr~242                                                                ; 1       ;
; salidaserie:inst9|sr[242]                                                               ; 1       ;
; salidaserie:inst9|sr~241                                                                ; 1       ;
; salidaserie:inst9|sr[241]                                                               ; 1       ;
; salidaserie:inst9|sr~240                                                                ; 1       ;
; salidaserie:inst9|sr[240]                                                               ; 1       ;
; salidaserie:inst9|sr~239                                                                ; 1       ;
; salidaserie:inst9|sr[239]                                                               ; 1       ;
; salidaserie:inst9|sr~238                                                                ; 1       ;
; salidaserie:inst9|sr[238]                                                               ; 1       ;
; salidaserie:inst9|sr~237                                                                ; 1       ;
; salidaserie:inst9|sr[237]                                                               ; 1       ;
; salidaserie:inst9|sr~236                                                                ; 1       ;
; salidaserie:inst9|sr[236]                                                               ; 1       ;
; salidaserie:inst9|sr~235                                                                ; 1       ;
; salidaserie:inst9|sr[235]                                                               ; 1       ;
; salidaserie:inst9|sr~234                                                                ; 1       ;
; salidaserie:inst9|sr[234]                                                               ; 1       ;
; salidaserie:inst9|sr~233                                                                ; 1       ;
; salidaserie:inst9|sr[233]                                                               ; 1       ;
; salidaserie:inst9|sr~232                                                                ; 1       ;
; salidaserie:inst9|sr[232]                                                               ; 1       ;
; salidaserie:inst9|sr~231                                                                ; 1       ;
; salidaserie:inst9|sr[231]                                                               ; 1       ;
; salidaserie:inst9|sr~230                                                                ; 1       ;
; salidaserie:inst9|sr[230]                                                               ; 1       ;
; salidaserie:inst9|sr~229                                                                ; 1       ;
; salidaserie:inst9|sr[229]                                                               ; 1       ;
; salidaserie:inst9|sr~228                                                                ; 1       ;
; salidaserie:inst9|sr[228]                                                               ; 1       ;
; salidaserie:inst9|sr~227                                                                ; 1       ;
; salidaserie:inst9|sr[227]                                                               ; 1       ;
; salidaserie:inst9|sr~226                                                                ; 1       ;
; salidaserie:inst9|sr[226]                                                               ; 1       ;
; salidaserie:inst9|sr~225                                                                ; 1       ;
; salidaserie:inst9|sr[225]                                                               ; 1       ;
; salidaserie:inst9|sr~224                                                                ; 1       ;
; salidaserie:inst9|sr[224]                                                               ; 1       ;
; salidaserie:inst9|sr~223                                                                ; 1       ;
; salidaserie:inst9|sr[223]                                                               ; 1       ;
; salidaserie:inst9|sr~222                                                                ; 1       ;
; salidaserie:inst9|sr[222]                                                               ; 1       ;
; salidaserie:inst9|sr~221                                                                ; 1       ;
; salidaserie:inst9|sr[221]                                                               ; 1       ;
; salidaserie:inst9|sr~220                                                                ; 1       ;
; salidaserie:inst9|sr[220]                                                               ; 1       ;
; salidaserie:inst9|sr~219                                                                ; 1       ;
; salidaserie:inst9|sr[219]                                                               ; 1       ;
; salidaserie:inst9|sr~218                                                                ; 1       ;
; salidaserie:inst9|sr[218]                                                               ; 1       ;
; salidaserie:inst9|sr~217                                                                ; 1       ;
; salidaserie:inst9|sr[217]                                                               ; 1       ;
; salidaserie:inst9|sr~216                                                                ; 1       ;
; salidaserie:inst9|sr[216]                                                               ; 1       ;
; salidaserie:inst9|sr~215                                                                ; 1       ;
; salidaserie:inst9|sr[215]                                                               ; 1       ;
; salidaserie:inst9|sr~214                                                                ; 1       ;
; salidaserie:inst9|sr[214]                                                               ; 1       ;
; salidaserie:inst9|sr~213                                                                ; 1       ;
; salidaserie:inst9|sr[213]                                                               ; 1       ;
; salidaserie:inst9|sr~212                                                                ; 1       ;
; salidaserie:inst9|sr[212]                                                               ; 1       ;
; salidaserie:inst9|sr~211                                                                ; 1       ;
; salidaserie:inst9|sr[211]                                                               ; 1       ;
; salidaserie:inst9|sr~210                                                                ; 1       ;
; salidaserie:inst9|sr[210]                                                               ; 1       ;
; salidaserie:inst9|sr~209                                                                ; 1       ;
; salidaserie:inst9|sr[209]                                                               ; 1       ;
; salidaserie:inst9|sr~208                                                                ; 1       ;
; salidaserie:inst9|sr[208]                                                               ; 1       ;
; salidaserie:inst9|sr~207                                                                ; 1       ;
; salidaserie:inst9|sr[207]                                                               ; 1       ;
; salidaserie:inst9|sr~206                                                                ; 1       ;
; salidaserie:inst9|sr[206]                                                               ; 1       ;
; salidaserie:inst9|sr~205                                                                ; 1       ;
; salidaserie:inst9|sr[205]                                                               ; 1       ;
; salidaserie:inst9|sr~204                                                                ; 1       ;
; salidaserie:inst9|sr[204]                                                               ; 1       ;
; salidaserie:inst9|sr~203                                                                ; 1       ;
; salidaserie:inst9|sr[203]                                                               ; 1       ;
; salidaserie:inst9|sr~202                                                                ; 1       ;
; salidaserie:inst9|sr[202]                                                               ; 1       ;
; salidaserie:inst9|sr~201                                                                ; 1       ;
; salidaserie:inst9|sr[201]                                                               ; 1       ;
; salidaserie:inst9|sr~200                                                                ; 1       ;
; salidaserie:inst9|sr[200]                                                               ; 1       ;
; salidaserie:inst9|sr~199                                                                ; 1       ;
; salidaserie:inst9|sr[199]                                                               ; 1       ;
; salidaserie:inst9|sr~198                                                                ; 1       ;
; salidaserie:inst9|sr[198]                                                               ; 1       ;
; salidaserie:inst9|sr~197                                                                ; 1       ;
; salidaserie:inst9|sr[197]                                                               ; 1       ;
; salidaserie:inst9|sr~196                                                                ; 1       ;
; salidaserie:inst9|sr[196]                                                               ; 1       ;
; salidaserie:inst9|sr~195                                                                ; 1       ;
; salidaserie:inst9|sr[195]                                                               ; 1       ;
; salidaserie:inst9|sr~194                                                                ; 1       ;
; salidaserie:inst9|sr[194]                                                               ; 1       ;
; salidaserie:inst9|sr~193                                                                ; 1       ;
; salidaserie:inst9|sr[193]                                                               ; 1       ;
; salidaserie:inst9|sr~192                                                                ; 1       ;
; salidaserie:inst9|sr[192]                                                               ; 1       ;
; salidaserie:inst9|sr~191                                                                ; 1       ;
; salidaserie:inst9|sr[191]                                                               ; 1       ;
; salidaserie:inst9|sr~190                                                                ; 1       ;
; salidaserie:inst9|sr[190]                                                               ; 1       ;
; salidaserie:inst9|sr~189                                                                ; 1       ;
; salidaserie:inst9|sr[189]                                                               ; 1       ;
; salidaserie:inst9|sr~188                                                                ; 1       ;
; salidaserie:inst9|sr[188]                                                               ; 1       ;
; salidaserie:inst9|sr~187                                                                ; 1       ;
; salidaserie:inst9|sr[187]                                                               ; 1       ;
; salidaserie:inst9|sr~186                                                                ; 1       ;
; salidaserie:inst9|sr[186]                                                               ; 1       ;
; salidaserie:inst9|sr~185                                                                ; 1       ;
; salidaserie:inst9|sr[185]                                                               ; 1       ;
; salidaserie:inst9|sr~184                                                                ; 1       ;
; salidaserie:inst9|sr[184]                                                               ; 1       ;
; salidaserie:inst9|sr~183                                                                ; 1       ;
; salidaserie:inst9|sr[183]                                                               ; 1       ;
; salidaserie:inst9|sr~182                                                                ; 1       ;
; salidaserie:inst9|sr[182]                                                               ; 1       ;
; salidaserie:inst9|sr~181                                                                ; 1       ;
; salidaserie:inst9|sr[181]                                                               ; 1       ;
; salidaserie:inst9|sr~180                                                                ; 1       ;
; salidaserie:inst9|sr[180]                                                               ; 1       ;
; salidaserie:inst9|sr~179                                                                ; 1       ;
; salidaserie:inst9|sr[179]                                                               ; 1       ;
; salidaserie:inst9|sr~178                                                                ; 1       ;
; salidaserie:inst9|sr[178]                                                               ; 1       ;
; salidaserie:inst9|sr~177                                                                ; 1       ;
; salidaserie:inst9|sr[177]                                                               ; 1       ;
; salidaserie:inst9|sr~176                                                                ; 1       ;
; salidaserie:inst9|sr[176]                                                               ; 1       ;
; salidaserie:inst9|sr~175                                                                ; 1       ;
; salidaserie:inst9|sr[175]                                                               ; 1       ;
; salidaserie:inst9|sr~174                                                                ; 1       ;
; salidaserie:inst9|sr[174]                                                               ; 1       ;
; salidaserie:inst9|sr~173                                                                ; 1       ;
; salidaserie:inst9|sr[173]                                                               ; 1       ;
; salidaserie:inst9|sr~172                                                                ; 1       ;
; salidaserie:inst9|sr[172]                                                               ; 1       ;
; salidaserie:inst9|sr~171                                                                ; 1       ;
; salidaserie:inst9|sr[171]                                                               ; 1       ;
; salidaserie:inst9|sr~170                                                                ; 1       ;
; salidaserie:inst9|sr[170]                                                               ; 1       ;
; salidaserie:inst9|sr~169                                                                ; 1       ;
; salidaserie:inst9|sr[169]                                                               ; 1       ;
; salidaserie:inst9|sr~168                                                                ; 1       ;
; salidaserie:inst9|sr[168]                                                               ; 1       ;
; salidaserie:inst9|sr~167                                                                ; 1       ;
; salidaserie:inst9|sr[167]                                                               ; 1       ;
; salidaserie:inst9|sr~166                                                                ; 1       ;
; salidaserie:inst9|sr[166]                                                               ; 1       ;
; salidaserie:inst9|sr~165                                                                ; 1       ;
; salidaserie:inst9|sr[165]                                                               ; 1       ;
; salidaserie:inst9|sr~164                                                                ; 1       ;
; salidaserie:inst9|sr[164]                                                               ; 1       ;
; salidaserie:inst9|sr~163                                                                ; 1       ;
; salidaserie:inst9|sr[163]                                                               ; 1       ;
; salidaserie:inst9|sr~162                                                                ; 1       ;
; salidaserie:inst9|sr[162]                                                               ; 1       ;
; salidaserie:inst9|sr~161                                                                ; 1       ;
; salidaserie:inst9|sr[161]                                                               ; 1       ;
; salidaserie:inst9|sr~160                                                                ; 1       ;
; salidaserie:inst9|sr[160]                                                               ; 1       ;
; salidaserie:inst9|sr~159                                                                ; 1       ;
; salidaserie:inst9|sr[159]                                                               ; 1       ;
; salidaserie:inst9|sr~158                                                                ; 1       ;
; salidaserie:inst9|sr[158]                                                               ; 1       ;
; salidaserie:inst9|sr~157                                                                ; 1       ;
; salidaserie:inst9|sr[157]                                                               ; 1       ;
; salidaserie:inst9|sr~156                                                                ; 1       ;
; salidaserie:inst9|sr[156]                                                               ; 1       ;
; salidaserie:inst9|sr~155                                                                ; 1       ;
; salidaserie:inst9|sr[155]                                                               ; 1       ;
; salidaserie:inst9|sr~154                                                                ; 1       ;
; salidaserie:inst9|sr[154]                                                               ; 1       ;
; salidaserie:inst9|sr~153                                                                ; 1       ;
; salidaserie:inst9|sr[153]                                                               ; 1       ;
; salidaserie:inst9|sr~152                                                                ; 1       ;
; salidaserie:inst9|sr[152]                                                               ; 1       ;
; salidaserie:inst9|sr~151                                                                ; 1       ;
; salidaserie:inst9|sr[151]                                                               ; 1       ;
; salidaserie:inst9|sr~150                                                                ; 1       ;
; salidaserie:inst9|sr[150]                                                               ; 1       ;
; salidaserie:inst9|sr~149                                                                ; 1       ;
; salidaserie:inst9|sr[149]                                                               ; 1       ;
; salidaserie:inst9|sr~148                                                                ; 1       ;
; salidaserie:inst9|sr[148]                                                               ; 1       ;
; salidaserie:inst9|sr~147                                                                ; 1       ;
; salidaserie:inst9|sr[147]                                                               ; 1       ;
; salidaserie:inst9|sr~146                                                                ; 1       ;
; salidaserie:inst9|sr[146]                                                               ; 1       ;
; salidaserie:inst9|sr~145                                                                ; 1       ;
; salidaserie:inst9|sr[145]                                                               ; 1       ;
; salidaserie:inst9|sr~144                                                                ; 1       ;
; salidaserie:inst9|sr[144]                                                               ; 1       ;
; salidaserie:inst9|sr~143                                                                ; 1       ;
; salidaserie:inst9|sr[143]                                                               ; 1       ;
; salidaserie:inst9|sr~142                                                                ; 1       ;
; salidaserie:inst9|sr[142]                                                               ; 1       ;
; salidaserie:inst9|sr~141                                                                ; 1       ;
; salidaserie:inst9|sr[141]                                                               ; 1       ;
; salidaserie:inst9|sr~140                                                                ; 1       ;
; salidaserie:inst9|sr[140]                                                               ; 1       ;
; salidaserie:inst9|sr~139                                                                ; 1       ;
; salidaserie:inst9|sr[139]                                                               ; 1       ;
; salidaserie:inst9|sr~138                                                                ; 1       ;
; salidaserie:inst9|sr[138]                                                               ; 1       ;
; salidaserie:inst9|sr~137                                                                ; 1       ;
; salidaserie:inst9|sr[137]                                                               ; 1       ;
; salidaserie:inst9|sr~136                                                                ; 1       ;
; salidaserie:inst9|sr[136]                                                               ; 1       ;
; salidaserie:inst9|sr~135                                                                ; 1       ;
; salidaserie:inst9|sr[135]                                                               ; 1       ;
; salidaserie:inst9|sr~134                                                                ; 1       ;
; salidaserie:inst9|sr[134]                                                               ; 1       ;
; salidaserie:inst9|sr~133                                                                ; 1       ;
; salidaserie:inst9|sr[133]                                                               ; 1       ;
; salidaserie:inst9|sr~132                                                                ; 1       ;
; salidaserie:inst9|sr[132]                                                               ; 1       ;
; salidaserie:inst9|sr~131                                                                ; 1       ;
; salidaserie:inst9|sr[131]                                                               ; 1       ;
; salidaserie:inst9|sr~130                                                                ; 1       ;
; salidaserie:inst9|sr[130]                                                               ; 1       ;
; salidaserie:inst9|sr~129                                                                ; 1       ;
; salidaserie:inst9|sr[129]                                                               ; 1       ;
; salidaserie:inst9|sr~128                                                                ; 1       ;
; salidaserie:inst9|sr[128]                                                               ; 1       ;
; salidaserie:inst9|sr~127                                                                ; 1       ;
; salidaserie:inst9|sr[127]                                                               ; 1       ;
; salidaserie:inst9|sr~126                                                                ; 1       ;
; salidaserie:inst9|sr[126]                                                               ; 1       ;
; salidaserie:inst9|sr~125                                                                ; 1       ;
; salidaserie:inst9|sr[125]                                                               ; 1       ;
; salidaserie:inst9|sr~124                                                                ; 1       ;
; salidaserie:inst9|sr[124]                                                               ; 1       ;
; salidaserie:inst9|sr~123                                                                ; 1       ;
; salidaserie:inst9|sr[123]                                                               ; 1       ;
; salidaserie:inst9|sr~122                                                                ; 1       ;
; salidaserie:inst9|sr[122]                                                               ; 1       ;
; salidaserie:inst9|sr~121                                                                ; 1       ;
; salidaserie:inst9|sr[121]                                                               ; 1       ;
; salidaserie:inst9|sr~120                                                                ; 1       ;
; salidaserie:inst9|sr[120]                                                               ; 1       ;
; salidaserie:inst9|sr~119                                                                ; 1       ;
; salidaserie:inst9|sr[119]                                                               ; 1       ;
; salidaserie:inst9|sr~118                                                                ; 1       ;
; salidaserie:inst9|sr[118]                                                               ; 1       ;
; salidaserie:inst9|sr~117                                                                ; 1       ;
; salidaserie:inst9|sr[117]                                                               ; 1       ;
; salidaserie:inst9|sr~116                                                                ; 1       ;
; salidaserie:inst9|sr[116]                                                               ; 1       ;
; salidaserie:inst9|sr~115                                                                ; 1       ;
; salidaserie:inst9|sr[115]                                                               ; 1       ;
; salidaserie:inst9|sr~114                                                                ; 1       ;
; salidaserie:inst9|sr[114]                                                               ; 1       ;
; salidaserie:inst9|sr~113                                                                ; 1       ;
; salidaserie:inst9|sr[113]                                                               ; 1       ;
; salidaserie:inst9|sr~112                                                                ; 1       ;
; salidaserie:inst9|sr[112]                                                               ; 1       ;
; salidaserie:inst9|sr~111                                                                ; 1       ;
; salidaserie:inst9|sr[111]                                                               ; 1       ;
; salidaserie:inst9|sr~110                                                                ; 1       ;
; salidaserie:inst9|sr[110]                                                               ; 1       ;
; salidaserie:inst9|sr~109                                                                ; 1       ;
; salidaserie:inst9|sr[109]                                                               ; 1       ;
; salidaserie:inst9|sr~108                                                                ; 1       ;
; salidaserie:inst9|sr[108]                                                               ; 1       ;
; salidaserie:inst9|sr~107                                                                ; 1       ;
; salidaserie:inst9|sr[107]                                                               ; 1       ;
; salidaserie:inst9|sr~106                                                                ; 1       ;
; salidaserie:inst9|sr[106]                                                               ; 1       ;
; salidaserie:inst9|sr~105                                                                ; 1       ;
; salidaserie:inst9|sr[105]                                                               ; 1       ;
; salidaserie:inst9|sr~104                                                                ; 1       ;
; salidaserie:inst9|sr[104]                                                               ; 1       ;
; salidaserie:inst9|sr~103                                                                ; 1       ;
; salidaserie:inst9|sr[103]                                                               ; 1       ;
; salidaserie:inst9|sr~102                                                                ; 1       ;
; salidaserie:inst9|sr[102]                                                               ; 1       ;
; salidaserie:inst9|sr~101                                                                ; 1       ;
; salidaserie:inst9|sr[101]                                                               ; 1       ;
; salidaserie:inst9|sr~100                                                                ; 1       ;
; salidaserie:inst9|sr[100]                                                               ; 1       ;
; salidaserie:inst9|sr~99                                                                 ; 1       ;
; salidaserie:inst9|sr[99]                                                                ; 1       ;
; salidaserie:inst9|sr~98                                                                 ; 1       ;
; salidaserie:inst9|sr[98]                                                                ; 1       ;
; salidaserie:inst9|sr~97                                                                 ; 1       ;
; salidaserie:inst9|sr[97]                                                                ; 1       ;
; salidaserie:inst9|sr~96                                                                 ; 1       ;
; salidaserie:inst9|sr[96]                                                                ; 1       ;
; salidaserie:inst9|sr~95                                                                 ; 1       ;
; salidaserie:inst9|sr[95]                                                                ; 1       ;
; salidaserie:inst9|sr~94                                                                 ; 1       ;
; salidaserie:inst9|sr[94]                                                                ; 1       ;
; salidaserie:inst9|sr~93                                                                 ; 1       ;
; salidaserie:inst9|sr[93]                                                                ; 1       ;
; salidaserie:inst9|sr~92                                                                 ; 1       ;
; salidaserie:inst9|sr[92]                                                                ; 1       ;
; salidaserie:inst9|sr~91                                                                 ; 1       ;
; salidaserie:inst9|sr[91]                                                                ; 1       ;
; salidaserie:inst9|sr~90                                                                 ; 1       ;
; salidaserie:inst9|sr[90]                                                                ; 1       ;
; salidaserie:inst9|sr~89                                                                 ; 1       ;
; salidaserie:inst9|sr[89]                                                                ; 1       ;
; salidaserie:inst9|sr~88                                                                 ; 1       ;
; salidaserie:inst9|sr[88]                                                                ; 1       ;
; salidaserie:inst9|sr~87                                                                 ; 1       ;
; salidaserie:inst9|sr[87]                                                                ; 1       ;
; salidaserie:inst9|sr~86                                                                 ; 1       ;
; salidaserie:inst9|sr[86]                                                                ; 1       ;
; salidaserie:inst9|sr~85                                                                 ; 1       ;
; salidaserie:inst9|sr[85]                                                                ; 1       ;
; salidaserie:inst9|sr~84                                                                 ; 1       ;
; salidaserie:inst9|sr[84]                                                                ; 1       ;
; salidaserie:inst9|sr~83                                                                 ; 1       ;
; salidaserie:inst9|sr[83]                                                                ; 1       ;
; salidaserie:inst9|sr~82                                                                 ; 1       ;
; salidaserie:inst9|sr[82]                                                                ; 1       ;
; salidaserie:inst9|sr~81                                                                 ; 1       ;
; salidaserie:inst9|sr[81]                                                                ; 1       ;
; salidaserie:inst9|sr~80                                                                 ; 1       ;
; salidaserie:inst9|sr[80]                                                                ; 1       ;
; salidaserie:inst9|sr~79                                                                 ; 1       ;
; salidaserie:inst9|sr[79]                                                                ; 1       ;
; salidaserie:inst9|sr~78                                                                 ; 1       ;
; salidaserie:inst9|sr[78]                                                                ; 1       ;
; salidaserie:inst9|sr~77                                                                 ; 1       ;
; salidaserie:inst9|sr[77]                                                                ; 1       ;
; salidaserie:inst9|sr~76                                                                 ; 1       ;
; salidaserie:inst9|sr[76]                                                                ; 1       ;
; salidaserie:inst9|sr~75                                                                 ; 1       ;
; salidaserie:inst9|sr[75]                                                                ; 1       ;
; salidaserie:inst9|sr~74                                                                 ; 1       ;
; salidaserie:inst9|sr[74]                                                                ; 1       ;
; salidaserie:inst9|sr~73                                                                 ; 1       ;
; salidaserie:inst9|sr[73]                                                                ; 1       ;
; salidaserie:inst9|sr~72                                                                 ; 1       ;
; salidaserie:inst9|sr[72]                                                                ; 1       ;
; salidaserie:inst9|sr~71                                                                 ; 1       ;
; salidaserie:inst9|sr[71]                                                                ; 1       ;
; salidaserie:inst9|sr~70                                                                 ; 1       ;
; salidaserie:inst9|sr[70]                                                                ; 1       ;
; salidaserie:inst9|sr~69                                                                 ; 1       ;
; salidaserie:inst9|sr[69]                                                                ; 1       ;
; salidaserie:inst9|sr~68                                                                 ; 1       ;
; salidaserie:inst9|sr[68]                                                                ; 1       ;
; salidaserie:inst9|sr~67                                                                 ; 1       ;
; salidaserie:inst9|sr[67]                                                                ; 1       ;
; salidaserie:inst9|sr~66                                                                 ; 1       ;
; salidaserie:inst9|sr[66]                                                                ; 1       ;
; salidaserie:inst9|sr~65                                                                 ; 1       ;
; salidaserie:inst9|sr[65]                                                                ; 1       ;
; salidaserie:inst9|sr~64                                                                 ; 1       ;
; salidaserie:inst9|sr[64]                                                                ; 1       ;
; salidaserie:inst9|sr~63                                                                 ; 1       ;
; salidaserie:inst9|sr[63]                                                                ; 1       ;
; salidaserie:inst9|sr~62                                                                 ; 1       ;
; salidaserie:inst9|sr[62]                                                                ; 1       ;
; salidaserie:inst9|sr~61                                                                 ; 1       ;
; salidaserie:inst9|sr[61]                                                                ; 1       ;
; salidaserie:inst9|sr~60                                                                 ; 1       ;
; salidaserie:inst9|sr[60]                                                                ; 1       ;
; salidaserie:inst9|sr~59                                                                 ; 1       ;
; salidaserie:inst9|sr[59]                                                                ; 1       ;
; salidaserie:inst9|sr~58                                                                 ; 1       ;
; salidaserie:inst9|sr[58]                                                                ; 1       ;
; salidaserie:inst9|sr~57                                                                 ; 1       ;
; salidaserie:inst9|sr[57]                                                                ; 1       ;
; salidaserie:inst9|sr~56                                                                 ; 1       ;
; salidaserie:inst9|sr[56]                                                                ; 1       ;
; salidaserie:inst9|sr~55                                                                 ; 1       ;
; salidaserie:inst9|sr[55]                                                                ; 1       ;
; salidaserie:inst9|sr~54                                                                 ; 1       ;
; salidaserie:inst9|sr[54]                                                                ; 1       ;
; salidaserie:inst9|sr~53                                                                 ; 1       ;
; salidaserie:inst9|sr[53]                                                                ; 1       ;
; salidaserie:inst9|sr~52                                                                 ; 1       ;
; salidaserie:inst9|sr[52]                                                                ; 1       ;
; salidaserie:inst9|sr~51                                                                 ; 1       ;
; salidaserie:inst9|sr[51]                                                                ; 1       ;
; salidaserie:inst9|sr~50                                                                 ; 1       ;
; salidaserie:inst9|sr[50]                                                                ; 1       ;
; salidaserie:inst9|sr~49                                                                 ; 1       ;
; salidaserie:inst9|sr[49]                                                                ; 1       ;
; salidaserie:inst9|sr~48                                                                 ; 1       ;
; salidaserie:inst9|sr[48]                                                                ; 1       ;
; salidaserie:inst9|sr~47                                                                 ; 1       ;
; salidaserie:inst9|sr[47]                                                                ; 1       ;
; salidaserie:inst9|sr~46                                                                 ; 1       ;
; salidaserie:inst9|sr[46]                                                                ; 1       ;
; salidaserie:inst9|sr~45                                                                 ; 1       ;
; salidaserie:inst9|sr[45]                                                                ; 1       ;
; salidaserie:inst9|sr~44                                                                 ; 1       ;
; salidaserie:inst9|sr[44]                                                                ; 1       ;
; salidaserie:inst9|sr~43                                                                 ; 1       ;
; salidaserie:inst9|sr[43]                                                                ; 1       ;
; salidaserie:inst9|sr~42                                                                 ; 1       ;
; salidaserie:inst9|sr[42]                                                                ; 1       ;
; salidaserie:inst9|sr~41                                                                 ; 1       ;
; salidaserie:inst9|sr[41]                                                                ; 1       ;
; salidaserie:inst9|sr~40                                                                 ; 1       ;
; salidaserie:inst9|sr[40]                                                                ; 1       ;
; salidaserie:inst9|sr~39                                                                 ; 1       ;
; salidaserie:inst9|sr[39]                                                                ; 1       ;
; salidaserie:inst9|sr~38                                                                 ; 1       ;
; salidaserie:inst9|sr[38]                                                                ; 1       ;
; salidaserie:inst9|sr~37                                                                 ; 1       ;
; salidaserie:inst9|sr[37]                                                                ; 1       ;
; salidaserie:inst9|sr~36                                                                 ; 1       ;
; salidaserie:inst9|sr[36]                                                                ; 1       ;
; salidaserie:inst9|sr~35                                                                 ; 1       ;
; salidaserie:inst9|sr[35]                                                                ; 1       ;
; salidaserie:inst9|sr~34                                                                 ; 1       ;
; salidaserie:inst9|sr[34]                                                                ; 1       ;
; salidaserie:inst9|sr~33                                                                 ; 1       ;
; salidaserie:inst9|sr[33]                                                                ; 1       ;
; salidaserie:inst9|sr~32                                                                 ; 1       ;
; salidaserie:inst9|sr[32]                                                                ; 1       ;
; salidaserie:inst9|sr~31                                                                 ; 1       ;
; salidaserie:inst9|sr[31]                                                                ; 1       ;
; salidaserie:inst9|sr~30                                                                 ; 1       ;
; salidaserie:inst9|sr[30]                                                                ; 1       ;
; salidaserie:inst9|sr~29                                                                 ; 1       ;
; salidaserie:inst9|sr[29]                                                                ; 1       ;
; salidaserie:inst9|sr~28                                                                 ; 1       ;
; salidaserie:inst9|sr[28]                                                                ; 1       ;
; salidaserie:inst9|sr~27                                                                 ; 1       ;
; salidaserie:inst9|sr[27]                                                                ; 1       ;
; salidaserie:inst9|sr~26                                                                 ; 1       ;
; salidaserie:inst9|sr[26]                                                                ; 1       ;
; salidaserie:inst9|sr~25                                                                 ; 1       ;
; salidaserie:inst9|sr[25]                                                                ; 1       ;
; salidaserie:inst9|sr~24                                                                 ; 1       ;
; salidaserie:inst9|sr[24]                                                                ; 1       ;
; salidaserie:inst9|sr~23                                                                 ; 1       ;
; salidaserie:inst9|sr[23]                                                                ; 1       ;
; salidaserie:inst9|sr~22                                                                 ; 1       ;
; salidaserie:inst9|sr[22]                                                                ; 1       ;
; salidaserie:inst9|sr~21                                                                 ; 1       ;
; salidaserie:inst9|sr[21]                                                                ; 1       ;
; salidaserie:inst9|sr~20                                                                 ; 1       ;
; salidaserie:inst9|sr[20]                                                                ; 1       ;
; salidaserie:inst9|sr~19                                                                 ; 1       ;
; salidaserie:inst9|sr[19]                                                                ; 1       ;
; salidaserie:inst9|sr~18                                                                 ; 1       ;
; salidaserie:inst9|sr[18]                                                                ; 1       ;
; salidaserie:inst9|sr~17                                                                 ; 1       ;
; salidaserie:inst9|sr[17]                                                                ; 1       ;
; salidaserie:inst9|sr~16                                                                 ; 1       ;
; salidaserie:inst9|sr[16]                                                                ; 1       ;
; salidaserie:inst9|sr~15                                                                 ; 1       ;
; salidaserie:inst9|sr[15]                                                                ; 1       ;
; salidaserie:inst9|sr~14                                                                 ; 1       ;
; salidaserie:inst9|sr[14]                                                                ; 1       ;
; salidaserie:inst9|sr~13                                                                 ; 1       ;
; salidaserie:inst9|sr[13]                                                                ; 1       ;
; salidaserie:inst9|sr~12                                                                 ; 1       ;
; salidaserie:inst9|sr[12]                                                                ; 1       ;
; salidaserie:inst9|sr~11                                                                 ; 1       ;
; salidaserie:inst9|sr[11]                                                                ; 1       ;
; salidaserie:inst9|sr~10                                                                 ; 1       ;
; salidaserie:inst9|sr[10]                                                                ; 1       ;
; salidaserie:inst9|sr~9                                                                  ; 1       ;
; salidaserie:inst9|sr[9]                                                                 ; 1       ;
; salidaserie:inst9|sr~8                                                                  ; 1       ;
; salidaserie:inst9|sr[8]                                                                 ; 1       ;
; salidaserie:inst9|sr~7                                                                  ; 1       ;
; salidaserie:inst9|sr[7]                                                                 ; 1       ;
; salidaserie:inst9|sr~6                                                                  ; 1       ;
; salidaserie:inst9|sr[6]                                                                 ; 1       ;
; salidaserie:inst9|sr~5                                                                  ; 1       ;
; salidaserie:inst9|sr[5]                                                                 ; 1       ;
; salidaserie:inst9|sr~4                                                                  ; 1       ;
; salidaserie:inst9|sr[4]                                                                 ; 1       ;
; salidaserie:inst9|sr~3                                                                  ; 1       ;
; salidaserie:inst9|sr[3]                                                                 ; 1       ;
; salidaserie:inst9|sr~2                                                                  ; 1       ;
; salidaserie:inst9|sr[2]                                                                 ; 1       ;
; contador_384:inst3|cnt~1                                                                ; 1       ;
; contador_384:inst3|cnt~0                                                                ; 1       ;
; contador_384:inst3|active~3                                                             ; 1       ;
; salidaserie:inst9|sr~0                                                                  ; 1       ;
; salidaserie:inst9|sr[1]                                                                 ; 1       ;
; contador_384:inst3|done~3                                                               ; 1       ;
; inst6                                                                                   ; 1       ;
; salidaserie:inst9|sr[0]                                                                 ; 1       ;
; contador_384:inst3|Add0~16                                                              ; 1       ;
; contador_384:inst3|Add0~15                                                              ; 1       ;
; contador_384:inst3|Add0~14                                                              ; 1       ;
; contador_384:inst3|Add0~13                                                              ; 1       ;
; contador_384:inst3|Add0~12                                                              ; 1       ;
; contador_384:inst3|Add0~11                                                              ; 1       ;
; contador_384:inst3|Add0~10                                                              ; 1       ;
; contador_384:inst3|Add0~9                                                               ; 1       ;
; contador_384:inst3|Add0~8                                                               ; 1       ;
; contador_384:inst3|Add0~7                                                               ; 1       ;
; contador_384:inst3|Add0~6                                                               ; 1       ;
; contador_384:inst3|Add0~5                                                               ; 1       ;
; contador_384:inst3|Add0~4                                                               ; 1       ;
; contador_384:inst3|Add0~3                                                               ; 1       ;
; contador_384:inst3|Add0~2                                                               ; 1       ;
; contador_384:inst3|Add0~1                                                               ; 1       ;
; contador_384:inst3|Add0~0                                                               ; 1       ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_fbout      ; 1       ;
+-----------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 142 / 71,559 ( < 1 % ) ;
; C16 interconnects           ; 2 / 2,597 ( < 1 % )    ;
; C4 interconnects            ; 49 / 46,848 ( < 1 % )  ;
; Direct links                ; 28 / 71,559 ( < 1 % )  ;
; Global clocks               ; 6 / 20 ( 30 % )        ;
; Local interconnects         ; 369 / 24,624 ( 1 % )   ;
; R24 interconnects           ; 3 / 2,496 ( < 1 % )    ;
; R4 interconnects            ; 39 / 62,424 ( < 1 % )  ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.57) ; Number of LABs  (Total = 28) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 25                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.71) ; Number of LABs  (Total = 28) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 25                           ;
; 1 Clock                            ; 26                           ;
; 1 Clock enable                     ; 24                           ;
; 2 Async. clears                    ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 28.68) ; Number of LABs  (Total = 28) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 22                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 1.61) ; Number of LABs  (Total = 28) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 23                           ;
; 2                                               ; 3                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 1                            ;
; 6                                               ; 0                            ;
; 7                                               ; 0                            ;
; 8                                               ; 0                            ;
; 9                                               ; 0                            ;
; 10                                              ; 0                            ;
; 11                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 6.07) ; Number of LABs  (Total = 28) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 22                           ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 2            ; 0            ; 2            ; 0            ; 0            ; 16        ; 2            ; 0            ; 16        ; 16        ; 0            ; 12           ; 0            ; 0            ; 4            ; 0            ; 12           ; 4            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 16        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 14           ; 16           ; 14           ; 16           ; 16           ; 0         ; 14           ; 16           ; 0         ; 0         ; 16           ; 4            ; 16           ; 16           ; 12           ; 16           ; 4            ; 12           ; 16           ; 16           ; 16           ; 4            ; 16           ; 16           ; 16           ; 16           ; 16           ; 0         ; 16           ; 16           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; OUT                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; and1               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; and2               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; count[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; count[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; count[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; count[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; count[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; count[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; count[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; count[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; count[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; areset             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inclk0             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset11            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "infoleds"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 125, and phase shift of 0 degrees (0 ps) for altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 125, and phase shift of 0 degrees (0 ps) for altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 2, clock division of 125, and phase shift of 0 degrees (0 ps) for altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 14 pins of 16 total pins
    Info (169086): Pin and1 not assigned to an exact location on the device
    Info (169086): Pin and2 not assigned to an exact location on the device
    Info (169086): Pin count[8] not assigned to an exact location on the device
    Info (169086): Pin count[7] not assigned to an exact location on the device
    Info (169086): Pin count[6] not assigned to an exact location on the device
    Info (169086): Pin count[5] not assigned to an exact location on the device
    Info (169086): Pin count[4] not assigned to an exact location on the device
    Info (169086): Pin count[3] not assigned to an exact location on the device
    Info (169086): Pin count[2] not assigned to an exact location on the device
    Info (169086): Pin count[1] not assigned to an exact location on the device
    Info (169086): Pin count[0] not assigned to an exact location on the device
    Info (169086): Pin areset not assigned to an exact location on the device
    Info (169086): Pin reset11 not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'infoleds.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node reset11~input (placed in PIN T8 (CLK14, DIFFCLK_6n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node reset~input (placed in PIN A8 (CLK10, DIFFCLK_4n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node areset~input (placed in PIN B8 (CLK11, DIFFCLK_4p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 11 (unused VREF, 2.5V VCCIO, 0 input, 11 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  21 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X43_Y23 to location X53_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.14 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/Usuario/Documents/Facultad/TyDD2/Proyectofinal/TATETI/leds/output_files/infoleds.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4932 megabytes
    Info: Processing ended: Mon Dec 01 13:49:44 2025
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Usuario/Documents/Facultad/TyDD2/Proyectofinal/TATETI/leds/output_files/infoleds.fit.smsg.


