# 컴퓨터의 두뇌 CPU

## 제어장치
### 명령 실행단계
- 명령어 해독
- 명령어 실행
- 명령어 저장

## 연산장치
- 제어장치의 명령에 따라 산술 및 논리 연산을 수행하는 장치


## 레지스터

### 제어장치
- 제어 레지스터
	- cpu 작동 제어에 필요한 여러 플래그와 상태를 저장
- 메모리 주소 레지스터
	- 메모리에 접근할 주소를 저장
- 메모리 버퍼 레지스터
	- 메모리와 cpu 간 전송 데이터 임시 저장


### 연산장치
- 산술 연산 회로
	- 산술연산을 수행함. 가산기, 보수기, 누산기(연산 결과 저장) 등으로 구성
- 논리 연산 회로
	- 논리 연산을 수행함. 해당 연산을 수행하는 게이트들로 구성
- 데이터 레지스터
	- 연산 자료를 일시적 저장


### 레지스터의 종류
- 누산기
	- 연산 결과를 일시적으로 저장
- 상태 레지스터
	- 연산 결과의 상태(부호, 자리올림, 오버플로 등)를 저장함, 플래그 레지스터라고도 함
- 시프트 레지스터
	- 기억된 내용을 한 자리씩 이동
- 범용 레지스터
	- 다양한 목적으로 데이터를 일시 저장함
- 스택 포인터
	- 현재 사용 중인 스택의 최상단 주소를 저장함


## 버스
- 주기억장치와 중앙처리 장치 사이에서 데이터, 메모리 주소, 제어 신호를 이동시킴

### 데이터 버스
- 실제 데이터를 전송하는 역할
- 데이터 버스의 폭 = 한 번에 전송 가능한 데이터 비트 수


### 주소 버스
- CPU가 사용하는 메모리 주소를 전달하는 역할
- 주소 버스의 폭 = 접근 가능한 메모리 주소의 범위

### 제어 버스
- CPU와 다른 장치들 간에 명령, 상태 신호, 제어 신호를 전달


## 예제 문제
1. 중앙처리장치의 구성은 어떻게 이루어져 있나?
2. 데이터 버스의 폭이 64비트라면, 한 번에 전송 가능한 데이터 비트 수는?
3. 주소 버스의 폭이 64비트라면, 접근 가능한 메모리 주소의 범위는?

## 정답
1. 제어장치, 연산장치, 레지스터
2. 64비트
3. $2^{64}$
