TimeQuest Timing Analyzer report for mp1
Mon Sep 12 15:18:15 2016
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Legal Notice
  3. TimeQuest Timing Analyzer Summary
  4. Parallel Compilation
  5. SDC File List
  6. Clocks
  7. Slow 1100mV 85C Model Fmax Summary
  8. Timing Closure Recommendations
  9. Slow 1100mV 85C Model Setup Summary
 10. Slow 1100mV 85C Model Hold Summary
 11. Slow 1100mV 85C Model Recovery Summary
 12. Slow 1100mV 85C Model Removal Summary
 13. Slow 1100mV 85C Model Minimum Pulse Width Summary
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1100mV 85C Model Metastability Report
 19. Slow 1100mV 0C Model Fmax Summary
 20. Slow 1100mV 0C Model Setup Summary
 21. Slow 1100mV 0C Model Hold Summary
 22. Slow 1100mV 0C Model Recovery Summary
 23. Slow 1100mV 0C Model Removal Summary
 24. Slow 1100mV 0C Model Minimum Pulse Width Summary
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1100mV 0C Model Metastability Report
 30. Fast 1100mV 0C Model Setup Summary
 31. Fast 1100mV 0C Model Hold Summary
 32. Fast 1100mV 0C Model Recovery Summary
 33. Fast 1100mV 0C Model Removal Summary
 34. Fast 1100mV 0C Model Minimum Pulse Width Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast 1100mV 0C Model Metastability Report
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Slow Corner Signal Integrity Metrics
 48. Fast Corner Signal Integrity Metrics
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Mon Sep 12 14:10:52 2016 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 121.46 MHz ; 121.46 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.767 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.303 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.376 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.420 ; 3.172 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.140 ; 2.916 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.931 ; 2.742 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.166 ; 2.932 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.010 ; 2.799 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.230 ; 3.048 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.279 ; 3.050 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.239 ; 3.024 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.232 ; 3.018 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.420 ; 3.172 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.105 ; 2.899 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.138 ; 2.934 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.284 ; 3.095 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.904 ; 2.696 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.165 ; 2.942 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.192 ; 3.014 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.396 ; 3.129 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.580 ; 3.309 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.422 ; -2.226 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.632 ; -2.420 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.429 ; -2.234 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.671 ; -2.451 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.504 ; -2.287 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.732 ; -2.560 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.779 ; -2.563 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.722 ; -2.501 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.716 ; -2.497 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.908 ; -2.674 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.617 ; -2.420 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.645 ; -2.451 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.715 ; -2.495 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.422 ; -2.226 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.671 ; -2.459 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.697 ; -2.512 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.889 ; -2.637 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.740 ; -2.490 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.658 ; 6.569 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.215 ; 6.167 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.232 ; 6.192 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.447 ; 6.422 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.052 ; 5.952 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.093 ; 6.034 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.085 ; 6.031 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.345 ; 6.294 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.658 ; 6.569 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.180 ; 6.098 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.002 ; 5.971 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.318 ; 6.282 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.400 ; 6.342 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.454 ; 6.421 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.194 ; 6.188 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.119 ; 6.069 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.239 ; 6.211 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 7.109 ; 6.938 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.648 ; 6.688 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 7.109 ; 6.938 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.892 ; 6.999 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.776 ; 6.674 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.776 ; 6.674 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.356 ; 6.332 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.540 ; 6.456 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.395 ; 6.373 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.265 ; 6.203 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.313 ; 6.243 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.528 ; 6.473 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.418 ; 6.348 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.300 ; 6.289 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.248 ; 6.219 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.316 ; 6.144 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.366 ; 6.314 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.263 ; 6.203 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.318 ; 6.278 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.429 ; 6.355 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.021 ; 5.916 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.693 ; 6.525 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.718 ; 5.652 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.904 ; 5.856 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.921 ; 5.880 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.144 ; 6.117 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.750 ; 5.652 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.807 ; 5.749 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.800 ; 5.746 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.030 ; 5.978 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.346 ; 6.258 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.891 ; 5.811 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.718 ; 5.688 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.022 ; 5.985 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.102 ; 6.045 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.149 ; 6.115 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.905 ; 5.896 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.812 ; 5.762 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.947 ; 5.918 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.959 ; 5.946 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.959 ; 5.946 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.284 ; 6.197 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.019 ; 6.064 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.719 ; 5.618 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.437 ; 6.337 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.057 ; 6.032 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.215 ; 6.132 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.096 ; 6.072 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.954 ; 5.892 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.017 ; 5.948 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.203 ; 6.148 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.098 ; 6.029 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.004 ; 5.991 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.954 ; 5.924 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.001 ; 5.834 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.049 ; 5.996 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.953 ; 5.893 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.003 ; 5.962 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.109 ; 6.036 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.719 ; 5.618 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.024 ; 5.891 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 131.6 MHz ; 131.6 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.401 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.280 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.374 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.203 ; 2.961 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.922 ; 2.709 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.714 ; 2.537 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.959 ; 2.750 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.789 ; 2.579 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.011 ; 2.827 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.076 ; 2.865 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.003 ; 2.793 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.995 ; 2.785 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.203 ; 2.961 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.894 ; 2.686 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.921 ; 2.717 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.060 ; 2.867 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.716 ; 2.519 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.947 ; 2.732 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.966 ; 2.791 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.171 ; 2.943 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.337 ; 3.084 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.286 ; -2.101 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.492 ; -2.288 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.286 ; -2.101 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.539 ; -2.340 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.357 ; -2.140 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.589 ; -2.414 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.650 ; -2.451 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.563 ; -2.345 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.555 ; -2.340 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.767 ; -2.536 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.479 ; -2.279 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.500 ; -2.307 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.571 ; -2.349 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.306 ; -2.119 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.527 ; -2.322 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.548 ; -2.365 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.738 ; -2.520 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.590 ; -2.355 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.318 ; 6.231 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.863 ; 5.809 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.882 ; 5.840 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.103 ; 6.087 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.714 ; 5.627 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.762 ; 5.723 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.772 ; 5.722 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.989 ; 5.924 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.318 ; 6.231 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.852 ; 5.768 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.654 ; 5.631 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.001 ; 5.974 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.074 ; 6.006 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.108 ; 6.090 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.858 ; 5.844 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.771 ; 5.721 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.915 ; 5.902 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.713 ; 6.570 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.288 ; 6.277 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.713 ; 6.570 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.463 ; 6.583 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.389 ; 6.286 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.389 ; 6.286 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.011 ; 6.015 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.169 ; 6.083 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.054 ; 6.055 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.913 ; 5.854 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.971 ; 5.914 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.148 ; 6.087 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.052 ; 5.973 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.970 ; 5.959 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.911 ; 5.885 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.970 ; 5.809 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.002 ; 5.957 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.924 ; 5.873 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.974 ; 5.924 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.060 ; 5.972 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.683 ; 5.600 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.316 ; 6.149 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.399 ; 5.355 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.578 ; 5.527 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.597 ; 5.557 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.825 ; 5.811 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.438 ; 5.355 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.503 ; 5.467 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.513 ; 5.465 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.700 ; 5.638 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.031 ; 5.949 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.588 ; 5.509 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.399 ; 5.378 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.729 ; 5.704 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.801 ; 5.737 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.829 ; 5.812 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.594 ; 5.581 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.490 ; 5.443 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.648 ; 5.636 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.637 ; 5.604 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.637 ; 5.604 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.959 ; 5.868 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.673 ; 5.735 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.409 ; 5.331 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.078 ; 5.981 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.738 ; 5.742 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.871 ; 5.789 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.781 ; 5.782 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.629 ; 5.572 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.702 ; 5.648 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.852 ; 5.793 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.760 ; 5.685 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.699 ; 5.690 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.643 ; 5.618 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.681 ; 5.527 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.712 ; 5.668 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.639 ; 5.591 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.685 ; 5.637 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.767 ; 5.683 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.409 ; 5.331 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.697 ; 5.568 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.922 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.189 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.651 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.227 ; 2.210 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.002 ; 1.991 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 1.848 ; 1.851 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.081 ; 2.063 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 1.911 ; 1.888 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.089 ; 2.091 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.193 ; 2.186 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.059 ; 2.044 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.047 ; 2.044 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.217 ; 2.198 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.033 ; 2.016 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.046 ; 2.032 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.125 ; 2.118 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 1.915 ; 1.903 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.059 ; 2.029 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.045 ; 2.025 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.227 ; 2.210 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.298 ; 2.260 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.556 ; -1.552 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.704 ; -1.697 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.556 ; -1.552 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.793 ; -1.780 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.616 ; -1.587 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.802 ; -1.807 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.900 ; -1.898 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.758 ; -1.736 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.747 ; -1.736 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.921 ; -1.908 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.749 ; -1.738 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.759 ; -1.750 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.802 ; -1.777 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.634 ; -1.627 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.772 ; -1.749 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.751 ; -1.723 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.932 ; -1.919 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.807 ; -1.763 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 4.679 ; 4.703 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.355 ; 4.354 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.330 ; 4.325 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.520 ; 4.571 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.204 ; 4.168 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.270 ; 4.281 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.259 ; 4.273 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.366 ; 4.395 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.679 ; 4.703 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.289 ; 4.280 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.154 ; 4.145 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.509 ; 4.558 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.443 ; 4.513 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.524 ; 4.554 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.314 ; 4.340 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.292 ; 4.287 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.390 ; 4.435 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.001 ; 4.951 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.675 ; 4.633 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.001 ; 4.951 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.686 ; 4.726 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.704 ; 4.709 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.704 ; 4.709 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.462 ; 4.516 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.485 ; 4.490 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.504 ; 4.566 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.315 ; 4.311 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.412 ; 4.422 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.483 ; 4.511 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.440 ; 4.455 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.419 ; 4.476 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.339 ; 4.348 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.358 ; 4.305 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.409 ; 4.422 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.329 ; 4.344 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.389 ; 4.392 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.462 ; 4.474 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.194 ; 4.150 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.532 ; 4.473 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.962 ; 3.955 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.139 ; 4.138 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.116 ; 4.110 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.313 ; 4.360 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 3.995 ; 3.960 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.074 ; 4.084 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.064 ; 4.076 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.149 ; 4.176 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.464 ; 4.486 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.093 ; 4.083 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 3.962 ; 3.955 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.303 ; 4.349 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.240 ; 4.307 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.314 ; 4.342 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.116 ; 4.140 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.080 ; 4.074 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.189 ; 4.231 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.103 ; 4.074 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.103 ; 4.074 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.384 ; 4.332 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.167 ; 4.181 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.987 ; 3.946 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.471 ; 4.474 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.256 ; 4.306 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.262 ; 4.266 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.297 ; 4.355 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.101 ; 4.096 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.210 ; 4.219 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.260 ; 4.286 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.221 ; 4.234 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.216 ; 4.269 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.139 ; 4.146 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.142 ; 4.090 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.192 ; 4.203 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.115 ; 4.128 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.172 ; 4.174 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.242 ; 4.253 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 3.987 ; 3.946 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.127 ; 4.068 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.767 ; 0.189 ; N/A      ; N/A     ; 4.374               ;
;  clk             ; 1.767 ; 0.189 ; N/A      ; N/A     ; 4.374               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.420 ; 3.172 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.140 ; 2.916 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.931 ; 2.742 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.166 ; 2.932 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.010 ; 2.799 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.230 ; 3.048 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.279 ; 3.050 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.239 ; 3.024 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.232 ; 3.018 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.420 ; 3.172 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.105 ; 2.899 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.138 ; 2.934 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.284 ; 3.095 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.904 ; 2.696 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.165 ; 2.942 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.192 ; 3.014 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.396 ; 3.129 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.580 ; 3.309 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.556 ; -1.552 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.704 ; -1.697 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.556 ; -1.552 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.793 ; -1.780 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.616 ; -1.587 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.802 ; -1.807 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.900 ; -1.898 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.758 ; -1.736 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.747 ; -1.736 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.921 ; -1.908 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.749 ; -1.738 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.759 ; -1.750 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.802 ; -1.777 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.634 ; -1.627 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.772 ; -1.749 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.751 ; -1.723 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.932 ; -1.919 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.807 ; -1.763 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.658 ; 6.569 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.215 ; 6.167 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.232 ; 6.192 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.447 ; 6.422 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.052 ; 5.952 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.093 ; 6.034 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.085 ; 6.031 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.345 ; 6.294 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.658 ; 6.569 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.180 ; 6.098 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.002 ; 5.971 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.318 ; 6.282 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.400 ; 6.342 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.454 ; 6.421 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.194 ; 6.188 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.119 ; 6.069 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.239 ; 6.211 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 7.109 ; 6.938 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.648 ; 6.688 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 7.109 ; 6.938 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.892 ; 6.999 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.776 ; 6.674 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.776 ; 6.674 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.356 ; 6.332 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.540 ; 6.456 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.395 ; 6.373 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.265 ; 6.203 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.313 ; 6.243 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.528 ; 6.473 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.418 ; 6.348 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.300 ; 6.289 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.248 ; 6.219 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.316 ; 6.144 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.366 ; 6.314 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.263 ; 6.203 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.318 ; 6.278 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.429 ; 6.355 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.021 ; 5.916 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.693 ; 6.525 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.962 ; 3.955 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.139 ; 4.138 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.116 ; 4.110 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.313 ; 4.360 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 3.995 ; 3.960 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.074 ; 4.084 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.064 ; 4.076 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.149 ; 4.176 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.464 ; 4.486 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.093 ; 4.083 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 3.962 ; 3.955 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.303 ; 4.349 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.240 ; 4.307 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.314 ; 4.342 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.116 ; 4.140 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.080 ; 4.074 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.189 ; 4.231 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.103 ; 4.074 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.103 ; 4.074 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.384 ; 4.332 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.167 ; 4.181 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.987 ; 3.946 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.471 ; 4.474 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.256 ; 4.306 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.262 ; 4.266 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.297 ; 4.355 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.101 ; 4.096 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.210 ; 4.219 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.260 ; 4.286 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.221 ; 4.234 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.216 ; 4.269 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.139 ; 4.146 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.142 ; 4.090 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.192 ; 4.203 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.115 ; 4.128 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.172 ; 4.174 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.242 ; 4.253 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 3.987 ; 3.946 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.127 ; 4.068 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 514656   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 514656   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Mon Sep 12 14:10:49 2016
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.767
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.767               0.000 clk 
Info (332146): Worst-case hold slack is 0.303
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.303               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 2.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.401               0.000 clk 
Info (332146): Worst-case hold slack is 0.280
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.280               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.374               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.922
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.922               0.000 clk 
Info (332146): Worst-case hold slack is 0.189
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.189               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.651
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.651               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 503 megabytes
    Info: Processing ended: Mon Sep 12 14:10:58 2016
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:03


