

================================================================
== Vivado HLS Report for 'Rotate'
================================================================
* Date:           Wed Dec  5 15:35:22 2018

* Version:        2018.2 (Build 2258646 on Thu Jun 14 20:25:20 MDT 2018)
* Project:        Rotate
* Solution:       solution1
* Product family: virtex7
* Target device:  xc7vx690tffg1761-3


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.641|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+------------+-----+------------+---------+
    |      Latency     |     Interval     | Pipeline|
    | min |     max    | min |     max    |   Type  |
    +-----+------------+-----+------------+---------+
    |   39|  8590262308|   39|  8590262308|   none  |
    +-----+------------+-----+------------+---------+

    + Detail: 
        * Instance: 
        +-------------------------------+--------------------+-----+-----+-----+-----+---------+
        |                               |                    |  Latency  |  Interval | Pipeline|
        |            Instance           |       Module       | min | max | min | max |   Type  |
        +-------------------------------+--------------------+-----+-----+-----+-----+---------+
        |grp_sin_or_cos_float_s_fu_288  |sin_or_cos_float_s  |   16|   20|   16|   20|   none  |
        |grp_sin_or_cos_float_s_fu_303  |sin_or_cos_float_s  |   16|   20|   16|   20|   none  |
        +-------------------------------+--------------------+-----+-----+-----+-----+---------+

        * Loop: 
        +-------------+-----+------------+------------+-----------+-----------+-----------+----------+
        |             |      Latency     |  Iteration |  Initiation Interval  |    Trip   |          |
        |  Loop Name  | min |     max    |   Latency  |  achieved |   target  |   Count   | Pipelined|
        +-------------+-----+------------+------------+-----------+-----------+-----------+----------+
        |- Loop 1     |    7|  8590262272| 7 ~ 131077 |          -|          -| 1 ~ 65536 |    no    |
        | + Loop 1.1  |    4|      131074|           5|          2|          2| 1 ~ 65536 |    yes   |
        +-------------+-----+------------+------------+-----------+-----------+-----------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  |
+-----------------+---------+-------+--------+--------+
|DSP              |        -|      -|       -|       -|
|Expression       |        -|     51|       0|    4472|
|FIFO             |        -|      -|       -|       -|
|Instance         |        4|     45|    2389|    6230|
|Memory           |        -|      -|       -|       -|
|Multiplexer      |        -|      -|       -|     287|
|Register         |        -|      -|    1546|       -|
+-----------------+---------+-------+--------+--------+
|Total            |        4|     96|    3935|   10989|
+-----------------+---------+-------+--------+--------+
|Available        |     2940|   3600|  866400|  433200|
+-----------------+---------+-------+--------+--------+
|Utilization (%)  |    ~0   |      2|   ~0   |       2|
+-----------------+---------+-------+--------+--------+

+ Detail: 
    * Instance: 
    +-------------------------------+----------------------+---------+-------+-----+------+
    |            Instance           |        Module        | BRAM_18K| DSP48E|  FF |  LUT |
    +-------------------------------+----------------------+---------+-------+-----+------+
    |Rotate_Core_fdiv_lbW_U46       |Rotate_Core_fdiv_lbW  |        0|      0|  311|   791|
    |Rotate_Core_fmul_kbM_U45       |Rotate_Core_fmul_kbM  |        0|      3|  128|   137|
    |Rotate_Core_fpextmb6_U47       |Rotate_Core_fpextmb6  |        0|      0|  100|   134|
    |Rotate_Core_fpextmb6_U48       |Rotate_Core_fpextmb6  |        0|      0|  100|   134|
    |grp_sin_or_cos_float_s_fu_288  |sin_or_cos_float_s    |        2|     21|  875|  2517|
    |grp_sin_or_cos_float_s_fu_303  |sin_or_cos_float_s    |        2|     21|  875|  2517|
    +-------------------------------+----------------------+---------+-------+-----+------+
    |Total                          |                      |        4|     45| 2389|  6230|
    +-------------------------------+----------------------+---------+-------+-----+------+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+-------+---+-----+------------+------------+
    |           Variable Name          | Operation| DSP48E| FF| LUT | Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+-------+---+-----+------------+------------+
    |p_Val2_10_i_fu_879_p2             |     *    |      3|  0|   21|          32|          32|
    |p_Val2_22_i_fu_1801_p2            |     *    |      3|  0|   21|          17|          32|
    |p_Val2_2_i_fu_854_p2              |     *    |      3|  0|   21|          32|          32|
    |p_Val2_3_i_fu_864_p2              |     *    |      3|  0|   21|          32|          32|
    |p_Val2_44_fu_2240_p2              |     *    |      3|  0|   21|          32|          32|
    |p_Val2_45_fu_2256_p2              |     *    |      3|  0|   21|          32|          32|
    |p_Val2_46_fu_2271_p2              |     *    |      3|  0|   21|          32|          32|
    |p_Val2_47_fu_2065_p2              |     *    |      3|  0|   21|          32|          32|
    |p_Val2_5_i_fu_874_p2              |     *    |      3|  0|   21|          32|          32|
    |p_Val2_63_0_1_i_fu_2305_p2        |     *    |      3|  0|   21|          32|           8|
    |p_Val2_63_0_i_fu_2297_p2          |     *    |      3|  0|   21|          32|           8|
    |p_Val2_63_1_1_i_fu_2323_p2        |     *    |      3|  0|   21|          32|           8|
    |p_Val2_63_1_i_fu_2314_p2          |     *    |      3|  0|   21|          32|           8|
    |p_Val2_6_i_fu_1806_p2             |     *    |      3|  0|   21|          17|          32|
    |p_Val2_7_i_fu_1843_p2             |     *    |      3|  0|   21|          17|          32|
    |p_Val2_8_i_fu_1853_p2             |     *    |      3|  0|   21|          17|          32|
    |p_Val2_i_fu_849_p2                |     *    |      3|  0|   21|          32|          32|
    |c1_0_1_i_fu_2119_p2               |     +    |      0|  0|   24|           1|          17|
    |i_fu_1786_p2                      |     +    |      0|  0|   24|          17|           1|
    |i_op_assign_2_fu_869_p2           |     +    |      0|  0|   39|           2|          32|
    |i_op_assign_fu_844_p2             |     +    |      0|  0|   39|           2|          32|
    |j_fu_1828_p2                      |     +    |      0|  0|   24|          17|           1|
    |p_Val2_27_fu_884_p2               |     +    |      0|  0|   39|          16|          32|
    |p_Val2_29_fu_973_p2               |     +    |      0|  0|   39|          16|          32|
    |p_Val2_31_fu_1062_p2              |     +    |      0|  0|   39|          16|          32|
    |p_Val2_33_fu_1147_p2              |     +    |      0|  0|   39|          16|          32|
    |p_Val2_35_fu_1236_p2              |     +    |      0|  0|   16|          16|          32|
    |p_Val2_37_fu_1322_p2              |     +    |      0|  0|   39|          32|          32|
    |p_Val2_3_fu_1858_p2               |     +    |      0|  0|   39|          32|          32|
    |p_Val2_64_1_1_i_fu_2338_p2        |     +    |      0|  0|   16|          32|          32|
    |p_cols_fu_1613_p2                 |     +    |      0|  0|   24|           1|          17|
    |p_rows_fu_1597_p2                 |     +    |      0|  0|   24|           1|          17|
    |r1_i_fu_2160_p2                   |     +    |      0|  0|   24|           1|          17|
    |r_V_fu_2347_p2                    |     +    |      0|  0|   40|          16|          33|
    |ret_V_10_fu_1125_p2               |     +    |      0|  0|   23|           1|          16|
    |ret_V_12_fu_1210_p2               |     +    |      0|  0|   23|           1|          16|
    |ret_V_14_fu_1300_p2               |     +    |      0|  0|   23|           1|          16|
    |ret_V_16_fu_1385_p2               |     +    |      0|  0|   23|           1|          16|
    |ret_V_18_fu_1903_p2               |     +    |      0|  0|   23|           1|          16|
    |ret_V_20_fu_1942_p2               |     +    |      0|  0|   23|           1|          16|
    |ret_V_6_fu_947_p2                 |     +    |      0|  0|   23|           1|          16|
    |ret_V_8_fu_1036_p2                |     +    |      0|  0|   23|           1|          16|
    |tmp15_fu_1678_p2                  |     +    |      0|  0|   16|           1|          16|
    |tmp16_fu_1759_p2                  |     +    |      0|  0|   16|           1|          16|
    |tmp27_fu_2334_p2                  |     +    |      0|  0|   16|          32|          32|
    |tmp28_fu_2328_p2                  |     +    |      0|  0|   39|          32|          32|
    |tmp_10_fu_1694_p2                 |     +    |      0|  0|   24|           1|          17|
    |tmp_17_fu_1775_p2                 |     +    |      0|  0|   24|           1|          17|
    |tmp_19_fu_2108_p2                 |     +    |      0|  0|   25|          18|          18|
    |tmp_20_fu_2149_p2                 |     +    |      0|  0|   25|          18|          18|
    |tmp_21_fu_2201_p2                 |     +    |      0|  0|   25|          18|          18|
    |tmp_22_fu_2207_p2                 |     +    |      0|  0|   25|          18|          18|
    |tmp_24_fu_2381_p2                 |     +    |      0|  0|   15|           1|           8|
    |tmp_27_fu_2217_p2                 |     +    |      0|  0|   25|          18|          18|
    |tmp_29_fu_2021_p2                 |     +    |      0|  0|   25|          18|          18|
    |tmp_48_i_fu_447_p2                |     +    |      0|  0|   19|           6|          12|
    |tmp_64_i_fu_665_p2                |     +    |      0|  0|   19|           6|          12|
    |tmp_8_fu_1684_p2                  |     +    |      0|  0|   16|          16|          16|
    |tmp_s_fu_1765_p2                  |     +    |      0|  0|   16|          16|          16|
    |x_fu_1834_p2                      |     +    |      0|  0|   24|          17|          17|
    |y_fu_1792_p2                      |     +    |      0|  0|   24|          17|          17|
    |F2_1_fu_653_p2                    |     -    |      0|  0|   19|          11|          12|
    |F2_fu_435_p2                      |     -    |      0|  0|   19|          11|          12|
    |i_op_assign_1_fu_859_p2           |     -    |      0|  0|   39|           1|          32|
    |man_V_1_fu_422_p2                 |     -    |      0|  0|   61|           1|          54|
    |man_V_4_fu_640_p2                 |     -    |      0|  0|   61|           1|          54|
    |p_Val2_11_i_fu_1232_p2            |     -    |      0|  0|   16|          32|          32|
    |p_Val2_26_i_fu_2222_p2            |     -    |      0|  0|   39|          17|          32|
    |p_Val2_29_i_fu_2227_p2            |     -    |      0|  0|   39|          17|          32|
    |p_Val2_39_fu_1848_p2              |     -    |      0|  0|   39|          32|          32|
    |p_Val2_41_fu_2039_p2              |     -    |      0|  0|   39|          32|          32|
    |p_Val2_43_fu_2052_p2              |     -    |      0|  0|   39|          32|          32|
    |tmp_49_i_fu_453_p2                |     -    |      0|  0|   19|           5|          12|
    |tmp_65_i_fu_671_p2                |     -    |      0|  0|   19|           5|          12|
    |tmp_89_i_fu_1587_p2               |     -    |      0|  0|   23|          16|          16|
    |tmp_90_i_fu_1603_p2               |     -    |      0|  0|   23|          16|          16|
    |or_cond1_i_fu_2011_p2             |    and   |      0|  0|    2|           1|           1|
    |sel_tmp11_fu_612_p2               |    and   |      0|  0|    2|           1|           1|
    |sel_tmp13_fu_753_p2               |    and   |      0|  0|    2|           1|           1|
    |sel_tmp16_fu_778_p2               |    and   |      0|  0|    2|           1|           1|
    |sel_tmp18_fu_790_p2               |    and   |      0|  0|    2|           1|           1|
    |sel_tmp20_fu_804_p2               |    and   |      0|  0|    2|           1|           1|
    |sel_tmp23_fu_830_p2               |    and   |      0|  0|    2|           1|           1|
    |sel_tmp2_fu_535_p2                |    and   |      0|  0|    2|           1|           1|
    |sel_tmp4_fu_586_p2                |    and   |      0|  0|    2|           1|           1|
    |sel_tmp7_fu_560_p2                |    and   |      0|  0|    2|           1|           1|
    |sel_tmp9_fu_572_p2                |    and   |      0|  0|    2|           1|           1|
    |tmp_56_i_fu_507_p2                |   ashr   |      0|  0|  162|          54|          54|
    |tmp_72_i_fu_725_p2                |   ashr   |      0|  0|  162|          54|          54|
    |exitcond6_fu_1781_p2              |   icmp   |      0|  0|   18|          17|          17|
    |exitcond_fu_1823_p2               |   icmp   |      0|  0|   18|          17|          17|
    |icmp1_fu_715_p2                   |   icmp   |      0|  0|   11|           7|           1|
    |icmp_fu_497_p2                    |   icmp   |      0|  0|   11|           7|           1|
    |slt1_fu_2170_p2                   |   icmp   |      0|  0|   18|          32|          32|
    |slt_fu_1969_p2                    |   icmp   |      0|  0|   18|          32|          32|
    |tmp_112_i_fu_2365_p2              |   icmp   |      0|  0|   13|          16|           1|
    |tmp_13_fu_1710_p2                 |   icmp   |      0|  0|   13|          16|          16|
    |tmp_15_fu_1729_p2                 |   icmp   |      0|  0|   13|          16|          16|
    |tmp_184_0_1_i_fu_2129_p2          |   icmp   |      0|  0|   18|          32|          32|
    |tmp_2_fu_1629_p2                  |   icmp   |      0|  0|   13|          16|          16|
    |tmp_45_i_fu_366_p2                |   icmp   |      0|  0|   29|          63|           1|
    |tmp_47_i_fu_441_p2                |   icmp   |      0|  0|   13|          12|           5|
    |tmp_4_fu_1648_p2                  |   icmp   |      0|  0|   13|          16|          16|
    |tmp_50_i_fu_471_p2                |   icmp   |      0|  0|   13|          12|           5|
    |tmp_52_i_fu_481_p2                |   icmp   |      0|  0|   13|          12|           6|
    |tmp_61_i_fu_402_p2                |   icmp   |      0|  0|   29|          63|           1|
    |tmp_63_i_fu_659_p2                |   icmp   |      0|  0|   13|          12|           5|
    |tmp_66_i_fu_689_p2                |   icmp   |      0|  0|   13|          12|           5|
    |tmp_68_i_fu_699_p2                |   icmp   |      0|  0|   13|          12|           6|
    |tmp_75_i_fu_941_p2                |   icmp   |      0|  0|   13|          16|           1|
    |tmp_76_i_fu_1030_p2               |   icmp   |      0|  0|   13|          16|           1|
    |tmp_77_i_fu_1119_p2               |   icmp   |      0|  0|   13|          16|           1|
    |tmp_78_i_fu_1204_p2               |   icmp   |      0|  0|   13|          16|           1|
    |tmp_79_i_fu_1294_p2               |   icmp   |      0|  0|   13|          16|           1|
    |tmp_80_i_fu_1379_p2               |   icmp   |      0|  0|   13|          16|           1|
    |tmp_94_i_fu_1898_p2               |   icmp   |      0|  0|   13|          16|           1|
    |tmp_95_i_fu_1937_p2               |   icmp   |      0|  0|   13|          16|           1|
    |tmp_97_i_fu_2006_p2               |   icmp   |      0|  0|   18|          32|          32|
    |tmp_i68_i_fu_1451_p2              |   icmp   |      0|  0|   13|          16|          16|
    |tmp_i70_i_fu_1461_p2              |   icmp   |      0|  0|   13|          16|          16|
    |tmp_i72_i_fu_1479_p2              |   icmp   |      0|  0|   13|          16|           1|
    |tmp_i74_i_fu_1491_p2              |   icmp   |      0|  0|   13|          16|          16|
    |tmp_i76_i_fu_1501_p2              |   icmp   |      0|  0|   13|          16|          16|
    |tmp_i80_i_fu_1522_p2              |   icmp   |      0|  0|   13|          16|          16|
    |tmp_i82_i_fu_1536_p2              |   icmp   |      0|  0|   13|          16|          16|
    |tmp_i86_i_fu_1556_p2              |   icmp   |      0|  0|   13|          16|          16|
    |tmp_i88_i_fu_1570_p2              |   icmp   |      0|  0|   13|          16|          16|
    |tmp_i_i1_fu_893_p2                |   icmp   |      0|  0|   13|          16|           1|
    |tmp_i_i2_fu_982_p2                |   icmp   |      0|  0|   13|          16|           1|
    |tmp_i_i3_fu_1071_p2               |   icmp   |      0|  0|   13|          16|           1|
    |tmp_i_i4_fu_1156_p2               |   icmp   |      0|  0|   13|          16|           1|
    |tmp_i_i5_fu_1246_p2               |   icmp   |      0|  0|   13|          16|           1|
    |tmp_i_i6_fu_1331_p2               |   icmp   |      0|  0|   13|          16|           1|
    |tmp_i_i_fu_1439_p2                |   icmp   |      0|  0|   13|          16|           1|
    |ap_block_state1                   |    or    |      0|  0|    2|           1|           1|
    |ap_block_state12_on_subcall_done  |    or    |      0|  0|    2|           1|           1|
    |ap_block_state17                  |    or    |      0|  0|    2|           1|           1|
    |or_cond_i_fu_1994_p2              |    or    |      0|  0|    2|           1|           1|
    |sel_tmp21_demorgan_fu_600_p2      |    or    |      0|  0|    2|           1|           1|
    |sel_tmp30_demorgan_fu_767_p2      |    or    |      0|  0|    2|           1|           1|
    |sel_tmp45_demorgan_fu_818_p2      |    or    |      0|  0|    2|           1|           1|
    |sel_tmp6_demorgan_fu_549_p2       |    or    |      0|  0|    2|           1|           1|
    |tmp_18_fu_1980_p2                 |    or    |      0|  0|   16|          16|          16|
    |cos_t_V_fu_618_p3                 |  select  |      0|  0|   32|           1|          32|
    |man_V_2_fu_428_p3                 |  select  |      0|  0|   54|           1|          54|
    |man_V_5_fu_646_p3                 |  select  |      0|  0|   54|           1|          54|
    |p_0162_i_fu_517_p3                |  select  |      0|  0|    2|           1|           2|
    |p_0171_i_fu_735_p3                |  select  |      0|  0|    2|           1|           2|
    |p_11_i_fu_1139_p3                 |  select  |      0|  0|   16|           1|          16|
    |p_12_i_fu_1224_p3                 |  select  |      0|  0|   16|           1|          16|
    |p_13_i_fu_1314_p3                 |  select  |      0|  0|   16|           1|          16|
    |p_14_i_fu_1399_p3                 |  select  |      0|  0|   16|           1|          16|
    |p_15_i_fu_1915_p3                 |  select  |      0|  0|   16|           1|          16|
    |p_16_i_fu_1954_p3                 |  select  |      0|  0|   16|           1|          16|
    |p_1_i_fu_961_p3                   |  select  |      0|  0|   16|           1|          16|
    |p_2_i_fu_1050_p3                  |  select  |      0|  0|   16|           1|          16|
    |p_3_i_fu_1042_p3                  |  select  |      0|  0|   16|           1|          16|
    |p_4_i_fu_1131_p3                  |  select  |      0|  0|   16|           1|          16|
    |p_5_i_fu_1216_p3                  |  select  |      0|  0|   16|           1|          16|
    |p_6_i_fu_1306_p3                  |  select  |      0|  0|   16|           1|          16|
    |p_7_i_fu_1391_p3                  |  select  |      0|  0|   16|           1|          16|
    |p_8_i_fu_1908_p3                  |  select  |      0|  0|   16|           1|          16|
    |p_9_i_fu_1947_p3                  |  select  |      0|  0|   16|           1|          16|
    |p_Val2_28_fu_911_p3               |  select  |      0|  0|   32|           1|          32|
    |p_Val2_30_fu_1000_p3              |  select  |      0|  0|   32|           1|          32|
    |p_Val2_32_fu_1089_p3              |  select  |      0|  0|   32|           1|          32|
    |p_Val2_34_fu_1174_p3              |  select  |      0|  0|   32|           1|          32|
    |p_Val2_36_fu_1264_p3              |  select  |      0|  0|   32|           1|          32|
    |p_Val2_38_fu_1349_p3              |  select  |      0|  0|   32|           1|          32|
    |p_i_fu_953_p3                     |  select  |      0|  0|   16|           1|          16|
    |sel_tmp14_fu_759_p3               |  select  |      0|  0|   32|           1|          32|
    |sel_tmp19_fu_796_p3               |  select  |      0|  0|   32|           1|          32|
    |sel_tmp21_fu_810_p3               |  select  |      0|  0|   32|           1|          32|
    |sel_tmp3_fu_541_p3                |  select  |      0|  0|   32|           1|          32|
    |sel_tmp5_fu_592_p3                |  select  |      0|  0|   32|           1|          32|
    |sel_tmp_fu_578_p3                 |  select  |      0|  0|   32|           1|          32|
    |sh_amt_1_fu_677_p3                |  select  |      0|  0|   12|           1|          12|
    |sh_amt_fu_459_p3                  |  select  |      0|  0|   12|           1|          12|
    |sin_t_V_fu_836_p3                 |  select  |      0|  0|   32|           1|          32|
    |smax1_fu_1654_p3                  |  select  |      0|  0|   16|           1|          16|
    |smax2_fu_1670_p3                  |  select  |      0|  0|   16|           1|           2|
    |smax3_fu_1716_p3                  |  select  |      0|  0|   16|           1|          16|
    |smax4_fu_1735_p3                  |  select  |      0|  0|   16|           1|          16|
    |smax5_fu_1751_p3                  |  select  |      0|  0|   16|           1|           2|
    |smax_fu_1635_p3                   |  select  |      0|  0|   16|           1|          16|
    |tmp_25_fu_2387_p3                 |  select  |      0|  0|    8|           1|           8|
    |tmp_26_fu_2395_p3                 |  select  |      0|  0|    8|           1|           8|
    |tmp_82_fu_2088_p3                 |  select  |      0|  0|   10|           1|          10|
    |tmp_85_fu_2141_p3                 |  select  |      0|  0|   18|           1|          18|
    |tmp_87_fu_2185_p3                 |  select  |      0|  0|   10|           1|          10|
    |x_assign_1_fu_1444_p3             |  select  |      0|  0|   16|           1|           1|
    |x_assign_2_fu_1484_p3             |  select  |      0|  0|   16|           1|           1|
    |x_assign_3_fu_1415_p3             |  select  |      0|  0|   15|           1|           1|
    |x_assign_4_fu_1431_p3             |  select  |      0|  0|   15|           1|           1|
    |x_max_fu_1542_p3                  |  select  |      0|  0|   15|           1|          15|
    |x_min_fu_1467_p3                  |  select  |      0|  0|   16|           1|          16|
    |y_assign_1_fu_1495_p3             |  select  |      0|  0|   16|           1|          16|
    |y_assign_2_fu_1526_p3             |  select  |      0|  0|   16|           1|          16|
    |y_assign_3_fu_1560_p3             |  select  |      0|  0|   16|           1|          16|
    |y_assign_fu_1455_p3               |  select  |      0|  0|   16|           1|          16|
    |y_max_fu_1576_p3                  |  select  |      0|  0|   15|           1|          15|
    |y_min_fu_1507_p3                  |  select  |      0|  0|   16|           1|          16|
    |tmp_58_i_fu_524_p2                |    shl   |      0|  0|   85|          32|          32|
    |tmp_74_i_fu_742_p2                |    shl   |      0|  0|   85|          32|          32|
    |ap_enable_pp0                     |    xor   |      0|  0|    2|           1|           2|
    |ap_enable_reg_pp0_iter1           |    xor   |      0|  0|    2|           2|           1|
    |or_cond1091_not_i_fu_2000_p2      |    xor   |      0|  0|    2|           1|           2|
    |rev1_fu_2175_p2                   |    xor   |      0|  0|    2|           1|           2|
    |rev_fu_1974_p2                    |    xor   |      0|  0|    2|           1|           2|
    |sel_tmp10_fu_606_p2               |    xor   |      0|  0|    2|           1|           2|
    |sel_tmp12_fu_748_p2               |    xor   |      0|  0|    2|           1|           2|
    |sel_tmp15_fu_772_p2               |    xor   |      0|  0|    2|           1|           2|
    |sel_tmp17_fu_784_p2               |    xor   |      0|  0|    2|           1|           2|
    |sel_tmp1_fu_530_p2                |    xor   |      0|  0|    2|           1|           2|
    |sel_tmp22_fu_824_p2               |    xor   |      0|  0|    2|           1|           2|
    |sel_tmp6_fu_554_p2                |    xor   |      0|  0|    2|           1|           2|
    |sel_tmp8_fu_566_p2                |    xor   |      0|  0|    2|           1|           2|
    |tmp_11_fu_1700_p2                 |    xor   |      0|  0|   16|          16|           2|
    |tmp_12_fu_1705_p2                 |    xor   |      0|  0|   16|          16|           2|
    |tmp_14_fu_1724_p2                 |    xor   |      0|  0|   16|          16|           2|
    |tmp_1_fu_1624_p2                  |    xor   |      0|  0|   16|          16|           2|
    |tmp_3_fu_1643_p2                  |    xor   |      0|  0|   16|          16|           2|
    |tmp_fu_1619_p2                    |    xor   |      0|  0|   16|          16|           2|
    +----------------------------------+----------+-------+---+-----+------------+------------+
    |Total                             |          |     51|  0| 4472|        2424|        3490|
    +----------------------------------+----------+-------+---+-----+------------+------------+

    * Multiplexer: 
    +-------------------------------+-----+-----------+-----+-----------+
    |              Name             | LUT | Input Size| Bits| Total Bits|
    +-------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                      |  101|         21|    1|         21|
    |ap_done                        |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1        |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter2        |    9|          2|    1|          2|
    |ap_phi_mux_j5_i_phi_fu_280_p4  |    9|          2|   17|         34|
    |dst_cols_out2_blk_n            |    9|          2|    1|          2|
    |dst_cols_out_blk_n             |    9|          2|    1|          2|
    |dst_rows_out1_blk_n            |    9|          2|    1|          2|
    |dst_rows_out_blk_n             |    9|          2|    1|          2|
    |dst_val_address0               |   15|          3|   16|         48|
    |dst_val_d0                     |   15|          3|    8|         24|
    |i4_i_reg_265                   |    9|          2|   17|         34|
    |j5_i_reg_276                   |    9|          2|   17|         34|
    |real_start                     |    9|          2|    1|          2|
    |src_cols_blk_n                 |    9|          2|    1|          2|
    |src_rows_blk_n                 |    9|          2|    1|          2|
    |src_val_address0               |   15|          3|   16|         48|
    |src_val_address1               |   15|          3|   16|         48|
    |theta_blk_n                    |    9|          2|    1|          2|
    +-------------------------------+-----+-----------+-----+-----------+
    |Total                          |  287|         61|  119|        313|
    +-------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------------+----+----+-----+-----------+
    |                    Name                    | FF | LUT| Bits| Const Bits|
    +--------------------------------------------+----+----+-----+-----------+
    |OP1_V_5_cast_i_reg_2716                     |  48|   0|   48|          0|
    |OP2_V_4_cast_i_reg_2711                     |  48|   0|   48|          0|
    |angle_reg_2434                              |  32|   0|   32|          0|
    |ap_CS_fsm                                   |  20|   0|   20|          0|
    |ap_done_reg                                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0                     |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                     |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                     |   1|   0|    1|          0|
    |cols_reg_2422                               |  32|   0|   32|          0|
    |cos_t_V_reg_2484                            |  32|   0|   32|          0|
    |exitcond_reg_2652                           |   1|   0|    1|          0|
    |exp_tmp_V_1_reg_2468                        |  11|   0|   11|          0|
    |exp_tmp_V_reg_2446                          |  11|   0|   11|          0|
    |grp_sin_or_cos_float_s_fu_288_ap_start_reg  |   1|   0|    1|          0|
    |grp_sin_or_cos_float_s_fu_303_ap_start_reg  |   1|   0|    1|          0|
    |i4_i_reg_265                                |  17|   0|   17|          0|
    |i_op_assign_reg_2501                        |  32|   0|   32|          0|
    |i_reg_2631                                  |  17|   0|   17|          0|
    |isneg_1_reg_2462                            |   1|   0|    1|          0|
    |isneg_reg_2440                              |   1|   0|    1|          0|
    |j5_i_reg_276                                |  17|   0|   17|          0|
    |j_reg_2656                                  |  17|   0|   17|          0|
    |or_cond1_i_reg_2697                         |   1|   0|    1|          0|
    |or_cond1_i_reg_2697_pp0_iter1_reg           |   1|   0|    1|          0|
    |p_11_i_reg_2547                             |  16|   0|   16|          0|
    |p_12_i_reg_2556                             |  16|   0|   16|          0|
    |p_13_i_reg_2565                             |  16|   0|   16|          0|
    |p_14_i_reg_2574                             |  16|   0|   16|          0|
    |p_1_i_reg_2533                              |  16|   0|   16|          0|
    |p_2_i_reg_2540                              |  16|   0|   16|          0|
    |p_Val2_10_i_reg_2528                        |  32|   0|   32|          0|
    |p_Val2_22_i_reg_2636                        |  32|   0|   32|          0|
    |p_Val2_2_i_reg_2512                         |  32|   0|   32|          0|
    |p_Val2_39_reg_2661                          |  32|   0|   32|          0|
    |p_Val2_3_i_reg_2518                         |  32|   0|   32|          0|
    |p_Val2_3_reg_2667                           |  32|   0|   32|          0|
    |p_Val2_41_reg_2701                          |  32|   0|   32|          0|
    |p_Val2_43_reg_2706                          |  32|   0|   32|          0|
    |p_Val2_5_i_reg_2523                         |  32|   0|   32|          0|
    |p_Val2_63_0_1_i_reg_2791                    |  32|   0|   32|          0|
    |p_Val2_63_0_i_reg_2786                      |  32|   0|   32|          0|
    |p_Val2_6_i_reg_2641                         |  32|   0|   32|          0|
    |p_Val2_i_reg_2506                           |  32|   0|   32|          0|
    |p_cols_reg_2611                             |  17|   0|   17|          0|
    |p_rows_reg_2605                             |  17|   0|   17|          0|
    |ret_V_17_reg_2673                           |  16|   0|   16|          0|
    |ret_V_19_reg_2685                           |  16|   0|   16|          0|
    |rows_reg_2413                               |  32|   0|   32|          0|
    |sin_t_V_reg_2492                            |  32|   0|   32|          0|
    |src_val_load_1_reg_2771                     |   8|   0|    8|          0|
    |src_val_load_reg_2766                       |   8|   0|    8|          0|
    |start_once_reg                              |   1|   0|    1|          0|
    |theta_read_reg_2408                         |  32|   0|   32|          0|
    |tmp28_reg_2796                              |  32|   0|   32|          0|
    |tmp_103_i_reg_2751                          |  32|   0|   32|          0|
    |tmp_105_i_reg_2756                          |  32|   0|   32|          0|
    |tmp_107_i_reg_2761                          |  32|   0|   32|          0|
    |tmp_109_i_reg_2721                          |  32|   0|   32|          0|
    |tmp_10_reg_2617                             |  17|   0|   17|          0|
    |tmp_17_reg_2622                             |  17|   0|   17|          0|
    |tmp_20_cast_reg_2646                        |  10|   0|   18|          8|
    |tmp_21_reg_2736                             |  18|   0|   18|          0|
    |tmp_22_reg_2741                             |  18|   0|   18|          0|
    |tmp_27_reg_2746                             |  18|   0|   18|          0|
    |tmp_27_reg_2746_pp0_iter1_reg               |  18|   0|   18|          0|
    |tmp_34_reg_2451                             |  52|   0|   52|          0|
    |tmp_44_reg_2473                             |  52|   0|   52|          0|
    |tmp_45_i_reg_2456                           |   1|   0|    1|          0|
    |tmp_61_i_reg_2478                           |   1|   0|    1|          0|
    |tmp_76_reg_2680                             |  16|   0|   16|          0|
    |tmp_78_reg_2692                             |  16|   0|   16|          0|
    |tmp_i71_cast_i_reg_2595                     |  17|   0|   17|          0|
    |tmp_i77_cast_i_reg_2600                     |  17|   0|   17|          0|
    |tmp_i_reg_2429                              |  32|   0|   32|          0|
    |x_assign_3_reg_2583                         |  15|   0|   15|          0|
    |x_assign_4_reg_2589                         |  15|   0|   15|          0|
    +--------------------------------------------+----+----+-----+-----------+
    |Total                                       |1546|   0| 1554|          8|
    +--------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------------------+-----+-----+------------+---------------+--------------+
|       RTL Ports      | Dir | Bits|  Protocol  | Source Object |    C Type    |
+----------------------+-----+-----+------------+---------------+--------------+
|ap_clk                |  in |    1| ap_ctrl_hs |     Rotate    | return value |
|ap_rst                |  in |    1| ap_ctrl_hs |     Rotate    | return value |
|ap_start              |  in |    1| ap_ctrl_hs |     Rotate    | return value |
|start_full_n          |  in |    1| ap_ctrl_hs |     Rotate    | return value |
|ap_done               | out |    1| ap_ctrl_hs |     Rotate    | return value |
|ap_continue           |  in |    1| ap_ctrl_hs |     Rotate    | return value |
|ap_idle               | out |    1| ap_ctrl_hs |     Rotate    | return value |
|ap_ready              | out |    1| ap_ctrl_hs |     Rotate    | return value |
|start_out             | out |    1| ap_ctrl_hs |     Rotate    | return value |
|start_write           | out |    1| ap_ctrl_hs |     Rotate    | return value |
|src_val_address0      | out |   16|  ap_memory |    src_val    |     array    |
|src_val_ce0           | out |    1|  ap_memory |    src_val    |     array    |
|src_val_q0            |  in |    8|  ap_memory |    src_val    |     array    |
|src_val_address1      | out |   16|  ap_memory |    src_val    |     array    |
|src_val_ce1           | out |    1|  ap_memory |    src_val    |     array    |
|src_val_q1            |  in |    8|  ap_memory |    src_val    |     array    |
|src_rows_dout         |  in |   32|   ap_fifo  |    src_rows   |    pointer   |
|src_rows_empty_n      |  in |    1|   ap_fifo  |    src_rows   |    pointer   |
|src_rows_read         | out |    1|   ap_fifo  |    src_rows   |    pointer   |
|src_cols_dout         |  in |   32|   ap_fifo  |    src_cols   |    pointer   |
|src_cols_empty_n      |  in |    1|   ap_fifo  |    src_cols   |    pointer   |
|src_cols_read         | out |    1|   ap_fifo  |    src_cols   |    pointer   |
|dst_val_address0      | out |   16|  ap_memory |    dst_val    |     array    |
|dst_val_ce0           | out |    1|  ap_memory |    dst_val    |     array    |
|dst_val_we0           | out |    1|  ap_memory |    dst_val    |     array    |
|dst_val_d0            | out |    8|  ap_memory |    dst_val    |     array    |
|theta_dout            |  in |   32|   ap_fifo  |     theta     |    pointer   |
|theta_empty_n         |  in |    1|   ap_fifo  |     theta     |    pointer   |
|theta_read            | out |    1|   ap_fifo  |     theta     |    pointer   |
|dst_rows_out_din      | out |   17|   ap_fifo  |  dst_rows_out |    pointer   |
|dst_rows_out_full_n   |  in |    1|   ap_fifo  |  dst_rows_out |    pointer   |
|dst_rows_out_write    | out |    1|   ap_fifo  |  dst_rows_out |    pointer   |
|dst_rows_out1_din     | out |   17|   ap_fifo  | dst_rows_out1 |    pointer   |
|dst_rows_out1_full_n  |  in |    1|   ap_fifo  | dst_rows_out1 |    pointer   |
|dst_rows_out1_write   | out |    1|   ap_fifo  | dst_rows_out1 |    pointer   |
|dst_cols_out_din      | out |   17|   ap_fifo  |  dst_cols_out |    pointer   |
|dst_cols_out_full_n   |  in |    1|   ap_fifo  |  dst_cols_out |    pointer   |
|dst_cols_out_write    | out |    1|   ap_fifo  |  dst_cols_out |    pointer   |
|dst_cols_out2_din     | out |   17|   ap_fifo  | dst_cols_out2 |    pointer   |
|dst_cols_out2_full_n  |  in |    1|   ap_fifo  | dst_cols_out2 |    pointer   |
|dst_cols_out2_write   | out |    1|   ap_fifo  | dst_cols_out2 |    pointer   |
+----------------------+-----+-----+------------+---------------+--------------+

