Fitter report for DataPath
Wed Feb 12 17:43:16 2014
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Wed Feb 12 17:43:16 2014         ;
; Quartus II Version    ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name         ; DataPath                                      ;
; Top-level Entity Name ; DataPath                                      ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C3T100C8                                   ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 191 / 2,910 ( 7 % )                           ;
; Total pins            ; 60 / 65 ( 92 % )                              ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 0 / 59,904 ( 0 % )                            ;
; Total PLLs            ; 0 / 1 ( 0 % )                                 ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C3T100C8                    ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 254 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 254 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 252     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /media/Data/Joseph/Electronics/VHDL Projects/Altera/Datapath/DataPath.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 191 / 2,910 ( 7 % ) ;
;     -- Combinational with no register       ; 111                 ;
;     -- Register only                        ; 0                   ;
;     -- Combinational with a register        ; 80                  ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 126                 ;
;     -- 3 input functions                    ; 64                  ;
;     -- 2 input functions                    ; 1                   ;
;     -- 1 input functions                    ; 0                   ;
;     -- 0 input functions                    ; 0                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 191                 ;
;     -- arithmetic mode                      ; 0                   ;
;     -- qfbk mode                            ; 74                  ;
;     -- register cascade mode                ; 0                   ;
;     -- synchronous clear/load mode          ; 74                  ;
;     -- asynchronous clear/load mode         ; 80                  ;
;                                             ;                     ;
; Total registers                             ; 80 / 3,099 ( 3 % )  ;
; Total LABs                                  ; 24 / 291 ( 8 % )    ;
; Logic elements in carry chains              ; 0                   ;
; User inserted logic elements                ; 0                   ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 60 / 65 ( 92 % )    ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )     ;
; Global signals                              ; 2                   ;
; M4Ks                                        ; 0 / 13 ( 0 % )      ;
; Total memory bits                           ; 0 / 59,904 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 59,904 ( 0 % )  ;
; PLLs                                        ; 0 / 1 ( 0 % )       ;
; Global clocks                               ; 2 / 8 ( 25 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 5% / 6% / 4%        ;
; Peak interconnect usage (total/H/V)         ; 7% / 8% / 7%        ;
; Maximum fan-out node                        ; Clock               ;
; Maximum fan-out                             ; 80                  ;
; Highest non-global fan-out signal           ; Control_Word[3]     ;
; Highest non-global fan-out                  ; 39                  ;
; Total fan-out                               ; 954                 ;
; Average fan-out                             ; 3.77                ;
+---------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                      ;
+---------------------------------------------+-------------------+--------------------------------+
; Statistic                                   ; Top               ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------+--------------------------------+
; Difficulty Clustering Region                ; Low               ; Low                            ;
;                                             ;                   ;                                ;
; Total logic elements                        ; 191               ; 0                              ;
;     -- Combinational with no register       ; 111               ; 0                              ;
;     -- Register only                        ; 0                 ; 0                              ;
;     -- Combinational with a register        ; 80                ; 0                              ;
;                                             ;                   ;                                ;
; Logic element usage by number of LUT inputs ;                   ;                                ;
;     -- 4 input functions                    ; 0                 ; 0                              ;
;     -- 3 input functions                    ; 0                 ; 0                              ;
;     -- 2 input functions                    ; 0                 ; 0                              ;
;     -- 1 input functions                    ; 0                 ; 0                              ;
;     -- 0 input functions                    ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Logic elements by mode                      ;                   ;                                ;
;     -- normal mode                          ; 0                 ; 0                              ;
;     -- arithmetic mode                      ; 0                 ; 0                              ;
;     -- qfbk mode                            ; 0                 ; 0                              ;
;     -- register cascade mode                ; 0                 ; 0                              ;
;     -- synchronous clear/load mode          ; 0                 ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Total registers                             ; 80 / 1455 ( 5 % ) ; 0 / 1455 ( 0 % )               ;
; Virtual pins                                ; 0                 ; 0                              ;
; I/O pins                                    ; 60                ; 0                              ;
; DSP block 9-bit elements                    ; 0                 ; 0                              ;
; Total memory bits                           ; 0                 ; 0                              ;
; Total RAM block bits                        ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Connections                                 ;                   ;                                ;
;     -- Input Connections                    ; 0                 ; 0                              ;
;     -- Registered Input Connections         ; 0                 ; 0                              ;
;     -- Output Connections                   ; 0                 ; 0                              ;
;     -- Registered Output Connections        ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Internal Connections                        ;                   ;                                ;
;     -- Total Connections                    ; 960               ; 0                              ;
;     -- Registered Connections               ; 86                ; 0                              ;
;                                             ;                   ;                                ;
; External Connections                        ;                   ;                                ;
;     -- Top                                  ; 0                 ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Partition Interface                         ;                   ;                                ;
;     -- Input Ports                          ; 38                ; 0                              ;
;     -- Output Ports                         ; 22                ; 0                              ;
;     -- Bidir Ports                          ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Registered Ports                            ;                   ;                                ;
;     -- Registered Input Ports               ; 0                 ; 0                              ;
;     -- Registered Output Ports              ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Port Connectivity                           ;                   ;                                ;
;     -- Input Ports driven by GND            ; 0                 ; 0                              ;
;     -- Output Ports driven by GND           ; 0                 ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                 ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                 ; 0                              ;
;     -- Input Ports with no Source           ; 0                 ; 0                              ;
;     -- Output Ports with no Source          ; 0                 ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                 ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                 ; 0                              ;
+---------------------------------------------+-------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clock            ; 10    ; 1        ; 0            ; 8            ; 2           ; 80                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[0]         ; 90    ; 2        ; 10           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[1]         ; 40    ; 4        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[2]         ; 51    ; 3        ; 27           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[3]         ; 41    ; 4        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[4]         ; 54    ; 3        ; 27           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[5]         ; 91    ; 2        ; 8            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[6]         ; 79    ; 2        ; 22           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[7]         ; 73    ; 3        ; 27           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[8]         ; 72    ; 3        ; 27           ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[9]         ; 29    ; 4        ; 6            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[0]  ; 84    ; 2        ; 20           ; 14           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[10] ; 78    ; 2        ; 22           ; 14           ; 0           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[11] ; 23    ; 1        ; 0            ; 2            ; 1           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[12] ; 28    ; 4        ; 6            ; 0            ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[13] ; 48    ; 4        ; 22           ; 0            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[14] ; 53    ; 3        ; 27           ; 2            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[15] ; 68    ; 3        ; 27           ; 8            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[1]  ; 49    ; 4        ; 26           ; 0            ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[2]  ; 34    ; 4        ; 8            ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[3]  ; 88    ; 2        ; 16           ; 14           ; 1           ; 39                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[4]  ; 39    ; 4        ; 16           ; 0            ; 0           ; 29                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[5]  ; 50    ; 4        ; 26           ; 0            ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[6]  ; 85    ; 2        ; 20           ; 14           ; 1           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[7]  ; 21    ; 1        ; 0            ; 3            ; 1           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[8]  ; 2     ; 1        ; 0            ; 13           ; 1           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[9]  ; 5     ; 1        ; 0            ; 9            ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RAM_Data_in[0]   ; 36    ; 4        ; 10           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RAM_Data_in[1]   ; 27    ; 4        ; 2            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RAM_Data_in[2]   ; 42    ; 4        ; 20           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RAM_Data_in[3]   ; 75    ; 3        ; 27           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RAM_Data_in[4]   ; 35    ; 4        ; 8            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RAM_Data_in[5]   ; 37    ; 4        ; 12           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RAM_Data_in[6]   ; 26    ; 4        ; 2            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RAM_Data_in[7]   ; 70    ; 3        ; 27           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RAM_Data_in[8]   ; 74    ; 3        ; 27           ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RAM_Data_in[9]   ; 89    ; 2        ; 12           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Reset            ; 66    ; 3        ; 27           ; 8            ; 3           ; 80                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Cout            ; 77    ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Addr_out[0] ; 20    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Addr_out[1] ; 55    ; 3        ; 27           ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Addr_out[2] ; 92    ; 2        ; 8            ; 14           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Addr_out[3] ; 4     ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Addr_out[4] ; 87    ; 2        ; 16           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Addr_out[5] ; 65    ; 3        ; 27           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Addr_out[6] ; 1     ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Addr_out[7] ; 69    ; 3        ; 27           ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Addr_out[8] ; 24    ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Addr_out[9] ; 86    ; 2        ; 18           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Data_out[0] ; 3     ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Data_out[1] ; 99    ; 2        ; 2            ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Data_out[2] ; 100   ; 2        ; 2            ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Data_out[3] ; 57    ; 3        ; 27           ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Data_out[4] ; 22    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Data_out[5] ; 71    ; 3        ; 27           ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Data_out[6] ; 38    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Data_out[7] ; 47    ; 4        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Data_out[8] ; 56    ; 3        ; 27           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_Data_out[9] ; 98    ; 2        ; 6            ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Z               ; 25    ; 1        ; 0            ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 14 / 14 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 17 ( 88 % )  ; 3.3V          ; --           ;
; 3        ; 16 / 17 ( 94 % )  ; 3.3V          ; --           ;
; 4        ; 17 / 17 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RAM_Addr_out[6]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; Control_Word[8]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 2          ; 1        ; RAM_Data_out[0]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 4        ; 4          ; 1        ; RAM_Addr_out[3]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 5        ; 8          ; 1        ; Control_Word[9]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 6        ; 9          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 10         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 10       ; 12         ; 1        ; Clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 11       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 14         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 15         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 16         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 17         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 18         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 19         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 18       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 23         ; 1        ; RAM_Addr_out[0]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 24         ; 1        ; Control_Word[7]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 22       ; 25         ; 1        ; RAM_Data_out[4]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 23       ; 26         ; 1        ; Control_Word[11]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 24       ; 27         ; 1        ; RAM_Addr_out[8]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ; 28         ; 1        ; Z                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 26       ; 29         ; 4        ; RAM_Data_in[6]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 27       ; 30         ; 4        ; RAM_Data_in[1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 28       ; 33         ; 4        ; Control_Word[12]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 29       ; 34         ; 4        ; Const[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 30       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 32       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 34       ; 35         ; 4        ; Control_Word[2]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 35       ; 36         ; 4        ; RAM_Data_in[4]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 36       ; 39         ; 4        ; RAM_Data_in[0]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 37       ; 40         ; 4        ; RAM_Data_in[5]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 38       ; 44         ; 4        ; RAM_Data_out[6]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 39       ; 45         ; 4        ; Control_Word[4]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 40       ; 46         ; 4        ; Const[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 41       ; 49         ; 4        ; Const[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 42       ; 50         ; 4        ; RAM_Data_in[2]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 43       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 45       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 51         ; 4        ; RAM_Data_out[7]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 48       ; 52         ; 4        ; Control_Word[13]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 49       ; 55         ; 4        ; Control_Word[1]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 50       ; 56         ; 4        ; Control_Word[5]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 51       ; 57         ; 3        ; Const[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 52       ; 58         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 53       ; 59         ; 3        ; Control_Word[14]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 54       ; 60         ; 3        ; Const[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 55       ; 61         ; 3        ; RAM_Addr_out[1]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 56       ; 62         ; 3        ; RAM_Data_out[8]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 57       ; 63         ; 3        ; RAM_Data_out[3]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 58       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 59       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 60       ; 68         ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 61       ; 69         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ; 70         ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 71         ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 72         ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 65       ; 73         ; 3        ; RAM_Addr_out[5]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 66       ; 75         ; 3        ; Reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 67       ; 77         ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 78         ; 3        ; Control_Word[15]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 69       ; 79         ; 3        ; RAM_Addr_out[7]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 70       ; 80         ; 3        ; RAM_Data_in[7]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 71       ; 81         ; 3        ; RAM_Data_out[5]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 72       ; 82         ; 3        ; Const[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 73       ; 84         ; 3        ; Const[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 74       ; 87         ; 3        ; RAM_Data_in[8]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 75       ; 88         ; 3        ; RAM_Data_in[3]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 76       ; 89         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 90         ; 2        ; Cout                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 78       ; 93         ; 2        ; Control_Word[10]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 79       ; 94         ; 2        ; Const[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 80       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 95         ; 2        ; Control_Word[0]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 85       ; 96         ; 2        ; Control_Word[6]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 86       ; 99         ; 2        ; RAM_Addr_out[9]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 87       ; 100        ; 2        ; RAM_Addr_out[4]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 88       ; 101        ; 2        ; Control_Word[3]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 89       ; 105        ; 2        ; RAM_Data_in[9]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 90       ; 106        ; 2        ; Const[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 91       ; 109        ; 2        ; Const[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 92       ; 110        ; 2        ; RAM_Addr_out[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 93       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 94       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 111        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ; 112        ; 2        ; RAM_Data_out[9]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 99       ; 115        ; 2        ; RAM_Data_out[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 100      ; 116        ; 2        ; RAM_Data_out[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                           ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------+--------------+
; |DataPath                                 ; 191 (34)    ; 80           ; 0           ; 0    ; 60   ; 0            ; 111 (34)     ; 0 (0)             ; 80 (0)           ; 0 (0)           ; 74 (40)    ; |DataPath                                                                     ;              ;
;    |Function_Unit:Functions|              ; 53 (3)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 53 (3)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions                                             ;              ;
;       |ALU:ALU_Inst|                      ; 50 (20)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 50 (20)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst                                ;              ;
;          |ALU_Slice:\ALU_Generate:0:ALUS| ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS ;              ;
;          |ALU_Slice:\ALU_Generate:1:ALUS| ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:1:ALUS ;              ;
;          |ALU_Slice:\ALU_Generate:2:ALUS| ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS ;              ;
;          |ALU_Slice:\ALU_Generate:3:ALUS| ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS ;              ;
;          |ALU_Slice:\ALU_Generate:4:ALUS| ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:4:ALUS ;              ;
;          |ALU_Slice:\ALU_Generate:5:ALUS| ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS ;              ;
;          |ALU_Slice:\ALU_Generate:6:ALUS| ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS ;              ;
;          |ALU_Slice:\ALU_Generate:7:ALUS| ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:7:ALUS ;              ;
;          |ALU_Slice:\ALU_Generate:8:ALUS| ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS ;              ;
;          |ALU_Slice:\ALU_Generate:9:ALUS| ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS ;              ;
;    |RegisterFile:Registers|               ; 104 (104)   ; 80           ; 0           ; 0    ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 80 (80)          ; 0 (0)           ; 34 (34)    ; |DataPath|RegisterFile:Registers                                              ;              ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; RAM_Data_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Data_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Data_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Data_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Data_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Data_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Data_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Data_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Data_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Data_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Addr_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Addr_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Addr_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Addr_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Addr_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Addr_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Addr_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Addr_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Addr_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_Addr_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; Cout             ; Output   ; --            ; --            ; --                    ; --  ;
; Z                ; Output   ; --            ; --            ; --                    ; --  ;
; Control_Word[7]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[8]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[9]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[6]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[0]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[1]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[2]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[3]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[4]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[5]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[6]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[7]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[8]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[9]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[10] ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[11] ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[12] ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[4]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[5]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; RAM_Data_in[0]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Clock            ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; Reset            ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; Control_Word[13] ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[14] ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[15] ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; RAM_Data_in[1]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; RAM_Data_in[2]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; RAM_Data_in[3]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; RAM_Data_in[4]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; RAM_Data_in[5]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; RAM_Data_in[6]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; RAM_Data_in[7]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; RAM_Data_in[8]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; RAM_Data_in[9]   ; Input    ; ON            ; ON            ; --                    ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                        ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; Control_Word[7]                                                                         ;                   ;         ;
;      - RegisterFile:Registers|RegFile[6][0]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][0]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][0]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][1]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][1]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][1]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][2]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][2]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][2]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][3]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][3]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][3]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][4]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][4]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][4]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][5]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][5]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][5]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][6]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][6]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][6]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][7]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][7]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][7]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][8]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][8]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][8]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][9]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][9]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][9]                                             ; 1                 ; ON      ;
; Control_Word[8]                                                                         ;                   ;         ;
;      - RegisterFile:Registers|RegFile[6][0]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][0]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][0]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][1]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][1]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][1]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][2]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][2]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][2]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][3]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][3]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][3]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][4]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][4]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][4]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][5]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][5]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][5]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][6]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][6]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][6]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][7]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][7]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][7]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][8]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][8]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][8]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][9]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][9]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][9]                                             ; 1                 ; ON      ;
; Control_Word[9]                                                                         ;                   ;         ;
;      - B_Bus[0]~4                                                                       ; 0                 ; ON      ;
;      - B_Bus[1]~10                                                                      ; 0                 ; ON      ;
;      - B_Bus[2]~16                                                                      ; 0                 ; ON      ;
;      - B_Bus[3]~22                                                                      ; 0                 ; ON      ;
;      - B_Bus[4]~28                                                                      ; 0                 ; ON      ;
;      - B_Bus[5]~34                                                                      ; 0                 ; ON      ;
;      - B_Bus[6]~40                                                                      ; 0                 ; ON      ;
;      - B_Bus[7]~46                                                                      ; 0                 ; ON      ;
;      - B_Bus[8]~52                                                                      ; 0                 ; ON      ;
;      - B_Bus[9]~58                                                                      ; 0                 ; ON      ;
; Control_Word[6]                                                                         ;                   ;         ;
;      - B_Bus[0]~4                                                                       ; 0                 ; ON      ;
;      - B_Bus[0]~5                                                                       ; 0                 ; ON      ;
;      - B_Bus[1]~10                                                                      ; 0                 ; ON      ;
;      - B_Bus[1]~11                                                                      ; 0                 ; ON      ;
;      - B_Bus[2]~16                                                                      ; 0                 ; ON      ;
;      - B_Bus[2]~17                                                                      ; 0                 ; ON      ;
;      - B_Bus[3]~23                                                                      ; 0                 ; ON      ;
;      - B_Bus[4]~29                                                                      ; 0                 ; ON      ;
;      - B_Bus[5]~35                                                                      ; 0                 ; ON      ;
;      - B_Bus[6]~41                                                                      ; 0                 ; ON      ;
;      - B_Bus[7]~47                                                                      ; 0                 ; ON      ;
;      - B_Bus[8]~53                                                                      ; 0                 ; ON      ;
;      - B_Bus[9]~59                                                                      ; 0                 ; ON      ;
;      - B_Bus[0]~60                                                                      ; 0                 ; ON      ;
; Const[0]                                                                                ;                   ;         ;
;      - B_Bus[0]~5                                                                       ; 1                 ; ON      ;
;      - B_Bus[0]~60                                                                      ; 1                 ; ON      ;
; Const[1]                                                                                ;                   ;         ;
;      - B_Bus[1]~11                                                                      ; 0                 ; ON      ;
; Const[2]                                                                                ;                   ;         ;
;      - B_Bus[2]~17                                                                      ; 1                 ; ON      ;
; Const[3]                                                                                ;                   ;         ;
;      - B_Bus[3]~23                                                                      ; 1                 ; ON      ;
; Const[4]                                                                                ;                   ;         ;
;      - B_Bus[4]~29                                                                      ; 0                 ; ON      ;
; Const[5]                                                                                ;                   ;         ;
;      - B_Bus[5]~35                                                                      ; 1                 ; ON      ;
; Const[6]                                                                                ;                   ;         ;
;      - B_Bus[6]~41                                                                      ; 0                 ; ON      ;
; Const[7]                                                                                ;                   ;         ;
;      - B_Bus[7]~47                                                                      ; 0                 ; ON      ;
; Const[8]                                                                                ;                   ;         ;
;      - B_Bus[8]~53                                                                      ; 1                 ; ON      ;
; Const[9]                                                                                ;                   ;         ;
;      - B_Bus[9]~59                                                                      ; 0                 ; ON      ;
; Control_Word[10]                                                                        ;                   ;         ;
;      - RegisterFile:Registers|RegFile[4][0]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][0]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][0]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][1]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][1]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][1]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][2]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][2]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][2]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][3]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][3]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][3]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux5~0                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][4]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][4]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][5]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux4~1                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][5]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][6]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux3~1                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][6]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][7]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux2~1                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][7]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][8]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux1~1                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][8]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][9]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux0~1                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][9]                                             ; 0                 ; ON      ;
; Control_Word[11]                                                                        ;                   ;         ;
;      - RegisterFile:Registers|RegFile[4][0]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][0]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][0]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][1]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][1]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][1]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][2]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][2]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][2]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][3]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][3]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][3]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|Mux5~0                                                    ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][4]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][4]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][5]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][5]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][5]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][6]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][6]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][6]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][7]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][7]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][7]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][8]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][8]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][8]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][9]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][9]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][9]                                             ; 1                 ; ON      ;
; Control_Word[12]                                                                        ;                   ;         ;
;      - RegisterFile:Registers|Mux9~4                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux8~4                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux7~4                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux6~4                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux5~4                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux4~4                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux3~4                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux2~4                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux1~4                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux0~4                                                    ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|ALU_Result~0 ; 0                 ; ON      ;
; Control_Word[3]                                                                         ;                   ;         ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:7:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:4:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:1:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[3]~0                                      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[0]~2                                      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[1]~4                                      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[2]~6                                      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[6]~8                                      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[4]~10                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:4:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[5]~12                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[9]~14                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[8]~16                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[7]~18                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:7:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - D_Bus[0]~0                                                                       ; 0                 ; ON      ;
;      - D_Bus[1]~1                                                                       ; 0                 ; ON      ;
;      - D_Bus[2]~3                                                                       ; 0                 ; ON      ;
;      - D_Bus[3]~5                                                                       ; 0                 ; ON      ;
;      - D_Bus[4]~7                                                                       ; 0                 ; ON      ;
;      - D_Bus[5]~9                                                                       ; 0                 ; ON      ;
;      - D_Bus[6]~11                                                                      ; 0                 ; ON      ;
;      - D_Bus[7]~13                                                                      ; 0                 ; ON      ;
;      - D_Bus[8]~15                                                                      ; 0                 ; ON      ;
;      - D_Bus[9]~17                                                                      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:1:ALUS|ALU_Result~4 ; 0                 ; ON      ;
; Control_Word[4]                                                                         ;                   ;         ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:7:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:4:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:1:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[3]~0                                      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[0]~2                                      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[1]~4                                      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[2]~6                                      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[6]~8                                      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[4]~10                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:4:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[5]~12                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[9]~14                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[8]~16                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[7]~18                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:7:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:1:ALUS|ALU_Result~4 ; 0                 ; ON      ;
; Control_Word[2]                                                                         ;                   ;         ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|Cout~0       ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|ALU_Result~0 ; 1                 ; ON      ;
; Control_Word[5]                                                                         ;                   ;         ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[3]~1                                      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[0]~3                                      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[1]~5                                      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[2]~7                                      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[6]~9                                      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[4]~11                                     ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[5]~13                                     ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[9]~15                                     ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[8]~17                                     ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[7]~19                                     ; 1                 ; ON      ;
; RAM_Data_in[0]                                                                          ;                   ;         ;
;      - D_Bus[0]~0                                                                       ; 1                 ; ON      ;
; Control_Word[1]                                                                         ;                   ;         ;
;      - D_Bus[0]~0                                                                       ; 0                 ; ON      ;
;      - D_Bus[1]~2                                                                       ; 0                 ; ON      ;
;      - D_Bus[2]~4                                                                       ; 0                 ; ON      ;
;      - D_Bus[3]~6                                                                       ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][4]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][5]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][6]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][7]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][8]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][9]                                             ; 0                 ; ON      ;
; Clock                                                                                   ;                   ;         ;
; Reset                                                                                   ;                   ;         ;
; Control_Word[13]                                                                        ;                   ;         ;
;      - RegisterFile:Registers|Decoder0~0                                                ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~1                                                ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~2                                                ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~3                                                ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~4                                                ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~5                                                ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~6                                                ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~7                                                ; 1                 ; ON      ;
; Control_Word[14]                                                                        ;                   ;         ;
;      - RegisterFile:Registers|Decoder0~0                                                ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~1                                                ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~2                                                ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~3                                                ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~4                                                ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~5                                                ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~6                                                ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~7                                                ; 1                 ; ON      ;
; Control_Word[15]                                                                        ;                   ;         ;
;      - RegisterFile:Registers|Decoder0~0                                                ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~1                                                ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~2                                                ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~3                                                ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~4                                                ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~5                                                ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~6                                                ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~7                                                ; 0                 ; ON      ;
; Control_Word[0]                                                                         ;                   ;         ;
;      - RegisterFile:Registers|Decoder0~0                                                ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~1                                                ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~2                                                ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~3                                                ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~4                                                ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~5                                                ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~6                                                ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~7                                                ; 0                 ; ON      ;
; RAM_Data_in[1]                                                                          ;                   ;         ;
;      - D_Bus[1]~2                                                                       ; 0                 ; ON      ;
; RAM_Data_in[2]                                                                          ;                   ;         ;
;      - D_Bus[2]~4                                                                       ; 0                 ; ON      ;
; RAM_Data_in[3]                                                                          ;                   ;         ;
;      - D_Bus[3]~6                                                                       ; 0                 ; ON      ;
; RAM_Data_in[4]                                                                          ;                   ;         ;
;      - RegisterFile:Registers|RegFile[4][4]                                             ; 0                 ; ON      ;
; RAM_Data_in[5]                                                                          ;                   ;         ;
;      - RegisterFile:Registers|RegFile[5][5]                                             ; 0                 ; ON      ;
; RAM_Data_in[6]                                                                          ;                   ;         ;
;      - RegisterFile:Registers|RegFile[5][6]                                             ; 1                 ; ON      ;
; RAM_Data_in[7]                                                                          ;                   ;         ;
;      - RegisterFile:Registers|RegFile[5][7]                                             ; 0                 ; ON      ;
; RAM_Data_in[8]                                                                          ;                   ;         ;
;      - RegisterFile:Registers|RegFile[5][8]                                             ; 1                 ; ON      ;
; RAM_Data_in[9]                                                                          ;                   ;         ;
;      - RegisterFile:Registers|RegFile[5][9]                                             ; 1                 ; ON      ;
+-----------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                              ;
+-----------------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; Name                              ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; Clock                             ; PIN_10       ; 80      ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; RegisterFile:Registers|Decoder0~0 ; LC_X15_Y9_N5 ; 10      ; Clock enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~1 ; LC_X15_Y9_N7 ; 10      ; Clock enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~2 ; LC_X15_Y9_N9 ; 10      ; Clock enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~3 ; LC_X15_Y9_N4 ; 10      ; Clock enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~4 ; LC_X15_Y9_N3 ; 10      ; Clock enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~5 ; LC_X15_Y9_N2 ; 10      ; Clock enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~6 ; LC_X15_Y9_N8 ; 10      ; Clock enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~7 ; LC_X15_Y9_N6 ; 10      ; Clock enable ; no     ; --                   ; --               ;
; Reset                             ; PIN_66       ; 80      ; Async. clear ; yes    ; Global Clock         ; GCLK6            ;
+-----------------------------------+--------------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; Clock ; PIN_10   ; 80      ; Global Clock         ; GCLK2            ;
; Reset ; PIN_66   ; 80      ; Global Clock         ; GCLK6            ;
+-------+----------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                            ;
+----------------------------------------------------------------------------------+---------+
; Name                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------+---------+
; Control_Word[3]                                                                  ; 39      ;
; Control_Word[11]                                                                 ; 30      ;
; Control_Word[10]                                                                 ; 30      ;
; Control_Word[8]                                                                  ; 30      ;
; Control_Word[7]                                                                  ; 30      ;
; Control_Word[4]                                                                  ; 29      ;
; Control_Word[6]                                                                  ; 14      ;
; Control_Word[12]                                                                 ; 11      ;
; Control_Word[1]                                                                  ; 10      ;
; Control_Word[5]                                                                  ; 10      ;
; Control_Word[9]                                                                  ; 10      ;
; RegisterFile:Registers|Decoder0~7                                                ; 10      ;
; RegisterFile:Registers|Decoder0~6                                                ; 10      ;
; RegisterFile:Registers|Decoder0~5                                                ; 10      ;
; RegisterFile:Registers|Decoder0~4                                                ; 10      ;
; RegisterFile:Registers|Decoder0~3                                                ; 10      ;
; RegisterFile:Registers|Decoder0~2                                                ; 10      ;
; RegisterFile:Registers|Decoder0~1                                                ; 10      ;
; RegisterFile:Registers|Decoder0~0                                                ; 10      ;
; Control_Word[0]                                                                  ; 8       ;
; Control_Word[15]                                                                 ; 8       ;
; Control_Word[14]                                                                 ; 8       ;
; Control_Word[13]                                                                 ; 8       ;
; D_Bus[3]~6                                                                       ; 8       ;
; D_Bus[2]~4                                                                       ; 8       ;
; D_Bus[1]~2                                                                       ; 8       ;
; D_Bus[0]~0                                                                       ; 8       ;
; D_Bus[9]~18                                                                      ; 7       ;
; D_Bus[8]~16                                                                      ; 7       ;
; D_Bus[7]~14                                                                      ; 7       ;
; D_Bus[6]~12                                                                      ; 7       ;
; D_Bus[5]~10                                                                      ; 7       ;
; D_Bus[4]~8                                                                       ; 7       ;
; B_Bus[8]~53                                                                      ; 5       ;
; B_Bus[7]~47                                                                      ; 5       ;
; B_Bus[6]~41                                                                      ; 5       ;
; B_Bus[5]~35                                                                      ; 5       ;
; B_Bus[4]~29                                                                      ; 5       ;
; B_Bus[3]~23                                                                      ; 5       ;
; B_Bus[2]~17                                                                      ; 5       ;
; B_Bus[1]~11                                                                      ; 5       ;
; RegisterFile:Registers|Mux0~4                                                    ; 4       ;
; RegisterFile:Registers|Mux1~4                                                    ; 4       ;
; RegisterFile:Registers|Mux2~4                                                    ; 4       ;
; RegisterFile:Registers|Mux3~4                                                    ; 4       ;
; RegisterFile:Registers|Mux4~4                                                    ; 4       ;
; RegisterFile:Registers|Mux5~4                                                    ; 4       ;
; RegisterFile:Registers|Mux6~4                                                    ; 4       ;
; RegisterFile:Registers|Mux7~4                                                    ; 4       ;
; RegisterFile:Registers|Mux8~4                                                    ; 4       ;
; B_Bus[9]~59                                                                      ; 4       ;
; RegisterFile:Registers|Mux9~4                                                    ; 3       ;
; B_Bus[0]~5                                                                       ; 3       ;
; Control_Word[2]                                                                  ; 2       ;
; Const[0]                                                                         ; 2       ;
; RegisterFile:Registers|RegFile[5][9]                                             ; 2       ;
; RegisterFile:Registers|RegFile[5][8]                                             ; 2       ;
; RegisterFile:Registers|RegFile[5][7]                                             ; 2       ;
; RegisterFile:Registers|RegFile[5][6]                                             ; 2       ;
; RegisterFile:Registers|RegFile[5][5]                                             ; 2       ;
; RegisterFile:Registers|RegFile[4][4]                                             ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[7]~19                                     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[8]~17                                     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[9]~15                                     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[5]~13                                     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[4]~11                                     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[6]~9                                      ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[2]~7                                      ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[1]~5                                      ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[0]~3                                      ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[3]~1                                      ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|Cout~0       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:7:ALUS|Cout~0       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS|Cout~0       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|Cout~0       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:4:ALUS|Cout~0       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS|Cout~0       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|Cout~0       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:1:ALUS|Cout~0       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|Cout~0       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|Mux0~0       ; 2       ;
; RegisterFile:Registers|Mux9~3                                                    ; 2       ;
; RegisterFile:Registers|Mux9~1                                                    ; 2       ;
; B_Bus[0]~4                                                                       ; 2       ;
; RAM_Data_in[9]                                                                   ; 1       ;
; RAM_Data_in[8]                                                                   ; 1       ;
; RAM_Data_in[7]                                                                   ; 1       ;
; RAM_Data_in[6]                                                                   ; 1       ;
; RAM_Data_in[5]                                                                   ; 1       ;
; RAM_Data_in[4]                                                                   ; 1       ;
; RAM_Data_in[3]                                                                   ; 1       ;
; RAM_Data_in[2]                                                                   ; 1       ;
; RAM_Data_in[1]                                                                   ; 1       ;
; RAM_Data_in[0]                                                                   ; 1       ;
; Const[9]                                                                         ; 1       ;
; Const[8]                                                                         ; 1       ;
; Const[7]                                                                         ; 1       ;
; Const[6]                                                                         ; 1       ;
; Const[5]                                                                         ; 1       ;
; Const[4]                                                                         ; 1       ;
; Const[3]                                                                         ; 1       ;
; Const[2]                                                                         ; 1       ;
; Const[1]                                                                         ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:1:ALUS|ALU_Result~4 ; 1       ;
; D_Bus[9]~17                                                                      ; 1       ;
; D_Bus[8]~15                                                                      ; 1       ;
; D_Bus[7]~13                                                                      ; 1       ;
; D_Bus[6]~11                                                                      ; 1       ;
; D_Bus[5]~9                                                                       ; 1       ;
; D_Bus[4]~7                                                                       ; 1       ;
; D_Bus[3]~5                                                                       ; 1       ;
; D_Bus[2]~3                                                                       ; 1       ;
; D_Bus[1]~1                                                                       ; 1       ;
; Function_Unit:Functions|Equal0~2                                                 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:7:ALUS|ALU_Result~0 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[7]~18                                     ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|ALU_Result~0 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[8]~16                                     ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS|ALU_Result~0 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[9]~14                                     ; 1       ;
; Function_Unit:Functions|Equal0~1                                                 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|ALU_Result~0 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[5]~12                                     ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:4:ALUS|ALU_Result~0 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[4]~10                                     ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS|ALU_Result~0 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[6]~8                                      ; 1       ;
; Function_Unit:Functions|Equal0~0                                                 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|ALU_Result~0 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[2]~6                                      ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[1]~4                                      ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|ALU_Result~0 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[0]~2                                      ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS|ALU_Result~0 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[3]~0                                      ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS|Cout~0       ; 1       ;
; B_Bus[0]~60                                                                      ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:1:ALUS|Mux0~0       ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|Mux0~0       ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS|Mux0~0       ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:4:ALUS|Mux0~0       ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|Mux0~0       ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS|Mux0~0       ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:7:ALUS|Mux0~0       ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|Mux0~0       ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS|Mux0~0       ; 1       ;
; RegisterFile:Registers|RegFile[3][9]                                             ; 1       ;
; RegisterFile:Registers|Mux0~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[0][9]                                             ; 1       ;
; RegisterFile:Registers|Mux0~2                                                    ; 1       ;
; RegisterFile:Registers|Mux0~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[4][9]                                             ; 1       ;
; RegisterFile:Registers|Mux0~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][8]                                             ; 1       ;
; RegisterFile:Registers|Mux1~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[0][8]                                             ; 1       ;
; RegisterFile:Registers|Mux1~2                                                    ; 1       ;
; RegisterFile:Registers|Mux1~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[4][8]                                             ; 1       ;
; RegisterFile:Registers|Mux1~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][7]                                             ; 1       ;
; RegisterFile:Registers|Mux2~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[0][7]                                             ; 1       ;
; RegisterFile:Registers|Mux2~2                                                    ; 1       ;
; RegisterFile:Registers|Mux2~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[4][7]                                             ; 1       ;
; RegisterFile:Registers|Mux2~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][6]                                             ; 1       ;
; RegisterFile:Registers|Mux3~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[0][6]                                             ; 1       ;
; RegisterFile:Registers|Mux3~2                                                    ; 1       ;
; RegisterFile:Registers|Mux3~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[4][6]                                             ; 1       ;
; RegisterFile:Registers|Mux3~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][5]                                             ; 1       ;
; RegisterFile:Registers|Mux4~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[0][5]                                             ; 1       ;
; RegisterFile:Registers|Mux4~2                                                    ; 1       ;
; RegisterFile:Registers|Mux4~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[4][5]                                             ; 1       ;
; RegisterFile:Registers|Mux4~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][4]                                             ; 1       ;
; RegisterFile:Registers|Mux5~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[0][4]                                             ; 1       ;
; RegisterFile:Registers|Mux5~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][4]                                             ; 1       ;
; RegisterFile:Registers|Mux5~1                                                    ; 1       ;
; RegisterFile:Registers|Mux5~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][3]                                             ; 1       ;
; RegisterFile:Registers|Mux6~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[0][3]                                             ; 1       ;
; RegisterFile:Registers|Mux6~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][3]                                             ; 1       ;
; RegisterFile:Registers|Mux6~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[4][3]                                             ; 1       ;
; RegisterFile:Registers|Mux6~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][2]                                             ; 1       ;
; RegisterFile:Registers|Mux7~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[0][2]                                             ; 1       ;
; RegisterFile:Registers|Mux7~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][2]                                             ; 1       ;
; RegisterFile:Registers|Mux7~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[4][2]                                             ; 1       ;
; RegisterFile:Registers|Mux7~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][1]                                             ; 1       ;
; RegisterFile:Registers|Mux8~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[0][1]                                             ; 1       ;
; RegisterFile:Registers|Mux8~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][1]                                             ; 1       ;
; RegisterFile:Registers|Mux8~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[4][1]                                             ; 1       ;
; RegisterFile:Registers|Mux8~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][0]                                             ; 1       ;
; RegisterFile:Registers|RegFile[0][0]                                             ; 1       ;
; RegisterFile:Registers|Mux9~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][0]                                             ; 1       ;
; RegisterFile:Registers|RegFile[4][0]                                             ; 1       ;
; RegisterFile:Registers|Mux9~0                                                    ; 1       ;
; B_Bus[9]~58                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[2][9]                                             ; 1       ;
; B_Bus[9]~57                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[1][9]                                             ; 1       ;
; B_Bus[9]~56                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[7][9]                                             ; 1       ;
; B_Bus[9]~55                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[6][9]                                             ; 1       ;
; B_Bus[9]~54                                                                      ; 1       ;
; B_Bus[8]~52                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[2][8]                                             ; 1       ;
; B_Bus[8]~51                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[1][8]                                             ; 1       ;
; B_Bus[8]~50                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[7][8]                                             ; 1       ;
; B_Bus[8]~49                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[6][8]                                             ; 1       ;
; B_Bus[8]~48                                                                      ; 1       ;
; B_Bus[7]~46                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[2][7]                                             ; 1       ;
; B_Bus[7]~45                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[1][7]                                             ; 1       ;
; B_Bus[7]~44                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[7][7]                                             ; 1       ;
; B_Bus[7]~43                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[6][7]                                             ; 1       ;
; B_Bus[7]~42                                                                      ; 1       ;
; B_Bus[6]~40                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[2][6]                                             ; 1       ;
; B_Bus[6]~39                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[1][6]                                             ; 1       ;
; B_Bus[6]~38                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[7][6]                                             ; 1       ;
; B_Bus[6]~37                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[6][6]                                             ; 1       ;
; B_Bus[6]~36                                                                      ; 1       ;
; B_Bus[5]~34                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[2][5]                                             ; 1       ;
; B_Bus[5]~33                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[1][5]                                             ; 1       ;
; B_Bus[5]~32                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[7][5]                                             ; 1       ;
; B_Bus[5]~31                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[6][5]                                             ; 1       ;
; B_Bus[5]~30                                                                      ; 1       ;
; B_Bus[4]~28                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[2][4]                                             ; 1       ;
; B_Bus[4]~27                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[1][4]                                             ; 1       ;
; B_Bus[4]~26                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[5][4]                                             ; 1       ;
; B_Bus[4]~25                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[6][4]                                             ; 1       ;
; B_Bus[4]~24                                                                      ; 1       ;
; B_Bus[3]~22                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[2][3]                                             ; 1       ;
; B_Bus[3]~21                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[1][3]                                             ; 1       ;
; B_Bus[3]~20                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[5][3]                                             ; 1       ;
; B_Bus[3]~19                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[6][3]                                             ; 1       ;
; B_Bus[3]~18                                                                      ; 1       ;
; B_Bus[2]~16                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[2][2]                                             ; 1       ;
; B_Bus[2]~15                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[1][2]                                             ; 1       ;
; B_Bus[2]~14                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[5][2]                                             ; 1       ;
; B_Bus[2]~13                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[6][2]                                             ; 1       ;
; B_Bus[2]~12                                                                      ; 1       ;
; B_Bus[1]~10                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[2][1]                                             ; 1       ;
; B_Bus[1]~9                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[1][1]                                             ; 1       ;
; B_Bus[1]~8                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[5][1]                                             ; 1       ;
; B_Bus[1]~7                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[6][1]                                             ; 1       ;
; B_Bus[1]~6                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[2][0]                                             ; 1       ;
; B_Bus[0]~3                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[1][0]                                             ; 1       ;
; B_Bus[0]~2                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[5][0]                                             ; 1       ;
; B_Bus[0]~1                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[6][0]                                             ; 1       ;
; B_Bus[0]~0                                                                       ; 1       ;
+----------------------------------------------------------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 344 / 8,840 ( 4 % )   ;
; Direct links               ; 31 / 11,506 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 12 / 156 ( 8 % )      ;
; LUT chains                 ; 35 / 2,619 ( 1 % )    ;
; Local interconnects        ; 434 / 11,506 ( 4 % )  ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 445 / 7,520 ( 6 % )   ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.96) ; Number of LABs  (Total = 24) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 2                            ;
; 2                                          ; 0                            ;
; 3                                          ; 1                            ;
; 4                                          ; 1                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 0                            ;
; 8                                          ; 7                            ;
; 9                                          ; 4                            ;
; 10                                         ; 9                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.33) ; Number of LABs  (Total = 24) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 19                           ;
; 1 Clock                            ; 19                           ;
; 1 Clock enable                     ; 1                            ;
; 2 Clock enables                    ; 17                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 11.29) ; Number of LABs  (Total = 24) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 3                            ;
; 11                                           ; 0                            ;
; 12                                           ; 9                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.33) ; Number of LABs  (Total = 24) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 2                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 5                            ;
; 6                                               ; 1                            ;
; 7                                               ; 1                            ;
; 8                                               ; 4                            ;
; 9                                               ; 4                            ;
; 10                                              ; 4                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.54) ; Number of LABs  (Total = 24) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 5                            ;
; 21                                           ; 4                            ;
; 22                                           ; 7                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Feb 12 17:43:14 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DataPath -c DataPath
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP1C3T100C8 for design "DataPath"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C3T100A8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 6
    Info: Pin ~ASDO~ is reserved at location 17
Critical Warning: No exact pin location assignment(s) for 60 pins of 60 total pins
    Info: Pin RAM_Data_out[0] not assigned to an exact location on the device
    Info: Pin RAM_Data_out[1] not assigned to an exact location on the device
    Info: Pin RAM_Data_out[2] not assigned to an exact location on the device
    Info: Pin RAM_Data_out[3] not assigned to an exact location on the device
    Info: Pin RAM_Data_out[4] not assigned to an exact location on the device
    Info: Pin RAM_Data_out[5] not assigned to an exact location on the device
    Info: Pin RAM_Data_out[6] not assigned to an exact location on the device
    Info: Pin RAM_Data_out[7] not assigned to an exact location on the device
    Info: Pin RAM_Data_out[8] not assigned to an exact location on the device
    Info: Pin RAM_Data_out[9] not assigned to an exact location on the device
    Info: Pin RAM_Addr_out[0] not assigned to an exact location on the device
    Info: Pin RAM_Addr_out[1] not assigned to an exact location on the device
    Info: Pin RAM_Addr_out[2] not assigned to an exact location on the device
    Info: Pin RAM_Addr_out[3] not assigned to an exact location on the device
    Info: Pin RAM_Addr_out[4] not assigned to an exact location on the device
    Info: Pin RAM_Addr_out[5] not assigned to an exact location on the device
    Info: Pin RAM_Addr_out[6] not assigned to an exact location on the device
    Info: Pin RAM_Addr_out[7] not assigned to an exact location on the device
    Info: Pin RAM_Addr_out[8] not assigned to an exact location on the device
    Info: Pin RAM_Addr_out[9] not assigned to an exact location on the device
    Info: Pin Cout not assigned to an exact location on the device
    Info: Pin Z not assigned to an exact location on the device
    Info: Pin Control_Word[7] not assigned to an exact location on the device
    Info: Pin Control_Word[8] not assigned to an exact location on the device
    Info: Pin Control_Word[9] not assigned to an exact location on the device
    Info: Pin Control_Word[6] not assigned to an exact location on the device
    Info: Pin Const[0] not assigned to an exact location on the device
    Info: Pin Const[1] not assigned to an exact location on the device
    Info: Pin Const[2] not assigned to an exact location on the device
    Info: Pin Const[3] not assigned to an exact location on the device
    Info: Pin Const[4] not assigned to an exact location on the device
    Info: Pin Const[5] not assigned to an exact location on the device
    Info: Pin Const[6] not assigned to an exact location on the device
    Info: Pin Const[7] not assigned to an exact location on the device
    Info: Pin Const[8] not assigned to an exact location on the device
    Info: Pin Const[9] not assigned to an exact location on the device
    Info: Pin Control_Word[10] not assigned to an exact location on the device
    Info: Pin Control_Word[11] not assigned to an exact location on the device
    Info: Pin Control_Word[12] not assigned to an exact location on the device
    Info: Pin Control_Word[3] not assigned to an exact location on the device
    Info: Pin Control_Word[4] not assigned to an exact location on the device
    Info: Pin Control_Word[2] not assigned to an exact location on the device
    Info: Pin Control_Word[5] not assigned to an exact location on the device
    Info: Pin RAM_Data_in[0] not assigned to an exact location on the device
    Info: Pin Control_Word[1] not assigned to an exact location on the device
    Info: Pin Clock not assigned to an exact location on the device
    Info: Pin Reset not assigned to an exact location on the device
    Info: Pin Control_Word[13] not assigned to an exact location on the device
    Info: Pin Control_Word[14] not assigned to an exact location on the device
    Info: Pin Control_Word[15] not assigned to an exact location on the device
    Info: Pin Control_Word[0] not assigned to an exact location on the device
    Info: Pin RAM_Data_in[1] not assigned to an exact location on the device
    Info: Pin RAM_Data_in[2] not assigned to an exact location on the device
    Info: Pin RAM_Data_in[3] not assigned to an exact location on the device
    Info: Pin RAM_Data_in[4] not assigned to an exact location on the device
    Info: Pin RAM_Data_in[5] not assigned to an exact location on the device
    Info: Pin RAM_Data_in[6] not assigned to an exact location on the device
    Info: Pin RAM_Data_in[7] not assigned to an exact location on the device
    Info: Pin RAM_Data_in[8] not assigned to an exact location on the device
    Info: Pin RAM_Data_in[9] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'DataPath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "Clock" to use Global clock in PIN 10
Info: Automatically promoted signal "Reset" to use Global clock in PIN 66
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 58 (unused VREF, 3.3V VCCIO, 36 input, 22 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  11 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  17 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  16 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  17 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 4% of the available device resources
    Info: Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 283 megabytes
    Info: Processing ended: Wed Feb 12 17:43:16 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


