/**
 *
 * @file DMA_RegisterDefines_CHIS.h
 * @copyright
 * @verbatim InDeviceMex 2020 @endverbatim
 *
 * @par Responsibility
 * @verbatim InDeviceMex Developers @endverbatim
 *
 * @version
 * @verbatim 1.0 @endverbatim
 *
 * @date
 * @verbatim 28 jul. 2020 @endverbatim
 *
 * @author
 * @verbatim vyldram @endverbatim
 *
 * @par Change History
 * @verbatim
 * Date           Author     Version     Description
 * 28 jul. 2020     vyldram    1.0         initial Version@endverbatim
 */

#ifndef XDRIVER_MCU_DRIVER_HEADER_DMA_DMA_PERIPHERAL_DMA_REGISTER_DMA_REGISTERDEFINES_DMA_REGISTERDEFINES_CH_IS_H_
#define XDRIVER_MCU_DRIVER_HEADER_DMA_DMA_PERIPHERAL_DMA_REGISTER_DMA_REGISTERDEFINES_DMA_REGISTERDEFINES_CH_IS_H_

#include <xDriver_MCU/DMA/Peripheral/xHeader/DMA_Enum.h>

/**************************************************************************************
************************************* 22 CHIS *************************************
****************************************************************************************/

/*--------*/
#define DMA_CH_IS_R_IS0_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_R_IS0_BIT    ((UBase_t) 0UL)
#define DMA_CH_IS_R_IS0_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS0_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_R_IS0_CLEAR    ((UBase_t) 0x00000001UL)

#define DMA_CH_IS_IS0_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS0_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS0_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS0_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS1_MASK    ((UBase_t) 0x00000002UL)
#define DMA_CH_IS_R_IS1_BIT    ((UBase_t) 1UL)
#define DMA_CH_IS_R_IS1_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS1_ACTIVE    ((UBase_t) 0x00000002UL)
#define DMA_CH_IS_R_IS1_CLEAR    ((UBase_t) 0x00000002UL)

#define DMA_CH_IS_IS1_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS1_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS1_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS1_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS2_MASK    ((UBase_t) 0x00000004UL)
#define DMA_CH_IS_R_IS2_BIT    ((UBase_t) 2UL)
#define DMA_CH_IS_R_IS2_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS2_ACTIVE    ((UBase_t) 0x00000004UL)
#define DMA_CH_IS_R_IS2_CLEAR    ((UBase_t) 0x00000004UL)

#define DMA_CH_IS_IS2_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS2_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS2_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS2_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS3_MASK    ((UBase_t) 0x00000008UL)
#define DMA_CH_IS_R_IS3_BIT    ((UBase_t) 3UL)
#define DMA_CH_IS_R_IS3_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS3_ACTIVE    ((UBase_t) 0x00000008UL)
#define DMA_CH_IS_R_IS3_CLEAR    ((UBase_t) 0x00000008UL)

#define DMA_CH_IS_IS3_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS3_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS3_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS3_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS4_MASK    ((UBase_t) 0x00000010UL)
#define DMA_CH_IS_R_IS4_BIT    ((UBase_t) 4UL)
#define DMA_CH_IS_R_IS4_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS4_ACTIVE    ((UBase_t) 0x00000010UL)
#define DMA_CH_IS_R_IS4_CLEAR    ((UBase_t) 0x00000010UL)

#define DMA_CH_IS_IS4_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS4_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS4_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS4_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS5_MASK    ((UBase_t) 0x00000020UL)
#define DMA_CH_IS_R_IS5_BIT    ((UBase_t) 5UL)
#define DMA_CH_IS_R_IS5_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS5_ACTIVE    ((UBase_t) 0x00000020UL)
#define DMA_CH_IS_R_IS5_CLEAR    ((UBase_t) 0x00000020UL)

#define DMA_CH_IS_IS5_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS5_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS5_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS5_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS6_MASK    ((UBase_t) 0x00000040UL)
#define DMA_CH_IS_R_IS6_BIT    ((UBase_t) 6UL)
#define DMA_CH_IS_R_IS6_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS6_ACTIVE    ((UBase_t) 0x00000040UL)
#define DMA_CH_IS_R_IS6_CLEAR    ((UBase_t) 0x00000040UL)

#define DMA_CH_IS_IS6_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS6_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS6_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS6_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS7_MASK    ((UBase_t) 0x00000080UL)
#define DMA_CH_IS_R_IS7_BIT    ((UBase_t) 7UL)
#define DMA_CH_IS_R_IS7_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS7_ACTIVE    ((UBase_t) 0x00000080UL)
#define DMA_CH_IS_R_IS7_CLEAR    ((UBase_t) 0x00000080UL)

#define DMA_CH_IS_IS7_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS7_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS7_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS7_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS8_MASK    ((UBase_t) 0x00000100UL)
#define DMA_CH_IS_R_IS8_BIT    ((UBase_t) 8UL)
#define DMA_CH_IS_R_IS8_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS8_ACTIVE    ((UBase_t) 0x00000100UL)
#define DMA_CH_IS_R_IS8_CLEAR    ((UBase_t) 0x00000100UL)

#define DMA_CH_IS_IS8_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS8_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS8_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS8_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS9_MASK    ((UBase_t) 0x00000200UL)
#define DMA_CH_IS_R_IS9_BIT    ((UBase_t) 9UL)
#define DMA_CH_IS_R_IS9_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS9_ACTIVE    ((UBase_t) 0x00000200UL)
#define DMA_CH_IS_R_IS9_CLEAR    ((UBase_t) 0x00000200UL)

#define DMA_CH_IS_IS9_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS9_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS9_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS9_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS10_MASK    ((UBase_t) 0x00000400UL)
#define DMA_CH_IS_R_IS10_BIT    ((UBase_t) 10UL)
#define DMA_CH_IS_R_IS10_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS10_ACTIVE    ((UBase_t) 0x00000400UL)
#define DMA_CH_IS_R_IS10_CLEAR    ((UBase_t) 0x00000400UL)

#define DMA_CH_IS_IS10_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS10_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS10_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS10_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS11_MASK    ((UBase_t) 0x00000800UL)
#define DMA_CH_IS_R_IS11_BIT    ((UBase_t) 11UL)
#define DMA_CH_IS_R_IS11_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS11_ACTIVE    ((UBase_t) 0x00000800UL)
#define DMA_CH_IS_R_IS11_CLEAR    ((UBase_t) 0x00000800UL)

#define DMA_CH_IS_IS11_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS11_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS11_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS11_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS12_MASK    ((UBase_t) 0x00001000UL)
#define DMA_CH_IS_R_IS12_BIT    ((UBase_t) 12UL)
#define DMA_CH_IS_R_IS12_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS12_ACTIVE    ((UBase_t) 0x00001000UL)
#define DMA_CH_IS_R_IS12_CLEAR    ((UBase_t) 0x00001000UL)

#define DMA_CH_IS_IS12_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS12_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS12_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS12_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS13_MASK    ((UBase_t) 0x00002000UL)
#define DMA_CH_IS_R_IS13_BIT    ((UBase_t) 13UL)
#define DMA_CH_IS_R_IS13_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS13_ACTIVE    ((UBase_t) 0x00002000UL)
#define DMA_CH_IS_R_IS13_CLEAR    ((UBase_t) 0x00002000UL)

#define DMA_CH_IS_IS13_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS13_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS13_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS13_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS14_MASK    ((UBase_t) 0x00004000UL)
#define DMA_CH_IS_R_IS14_BIT    ((UBase_t) 14UL)
#define DMA_CH_IS_R_IS14_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS14_ACTIVE    ((UBase_t) 0x00004000UL)
#define DMA_CH_IS_R_IS14_CLEAR    ((UBase_t) 0x00004000UL)

#define DMA_CH_IS_IS14_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS14_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS14_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS14_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS15_MASK    ((UBase_t) 0x00008000UL)
#define DMA_CH_IS_R_IS15_BIT    ((UBase_t) 15UL)
#define DMA_CH_IS_R_IS15_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS15_ACTIVE    ((UBase_t) 0x00008000UL)
#define DMA_CH_IS_R_IS15_CLEAR    ((UBase_t) 0x00008000UL)

#define DMA_CH_IS_IS15_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS15_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS15_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS15_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS16_MASK    ((UBase_t) 0x00010000UL)
#define DMA_CH_IS_R_IS16_BIT    ((UBase_t) 16UL)
#define DMA_CH_IS_R_IS16_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS16_ACTIVE    ((UBase_t) 0x00010000UL)
#define DMA_CH_IS_R_IS16_CLEAR    ((UBase_t) 0x00010000UL)

#define DMA_CH_IS_IS16_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS16_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS16_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS16_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS17_MASK    ((UBase_t) 0x00020000UL)
#define DMA_CH_IS_R_IS17_BIT    ((UBase_t) 17UL)
#define DMA_CH_IS_R_IS17_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS17_ACTIVE    ((UBase_t) 0x00020000UL)
#define DMA_CH_IS_R_IS17_CLEAR    ((UBase_t) 0x00020000UL)

#define DMA_CH_IS_IS17_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS17_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS17_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS17_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS18_MASK    ((UBase_t) 0x00040000UL)
#define DMA_CH_IS_R_IS18_BIT    ((UBase_t) 18UL)
#define DMA_CH_IS_R_IS18_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS18_ACTIVE    ((UBase_t) 0x00040000UL)
#define DMA_CH_IS_R_IS18_CLEAR    ((UBase_t) 0x00040000UL)

#define DMA_CH_IS_IS18_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS18_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS18_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS18_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS19_MASK    ((UBase_t) 0x00080000UL)
#define DMA_CH_IS_R_IS19_BIT    ((UBase_t) 19UL)
#define DMA_CH_IS_R_IS19_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS19_ACTIVE    ((UBase_t) 0x00080000UL)
#define DMA_CH_IS_R_IS19_CLEAR    ((UBase_t) 0x00080000UL)

#define DMA_CH_IS_IS19_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS19_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS19_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS19_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS20_MASK    ((UBase_t) 0x00100000UL)
#define DMA_CH_IS_R_IS20_BIT    ((UBase_t) 20UL)
#define DMA_CH_IS_R_IS20_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS20_ACTIVE    ((UBase_t) 0x00100000UL)
#define DMA_CH_IS_R_IS20_CLEAR    ((UBase_t) 0x00100000UL)

#define DMA_CH_IS_IS20_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS20_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS20_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS20_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS21_MASK    ((UBase_t) 0x00200000UL)
#define DMA_CH_IS_R_IS21_BIT    ((UBase_t) 21UL)
#define DMA_CH_IS_R_IS21_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS21_ACTIVE    ((UBase_t) 0x00200000UL)
#define DMA_CH_IS_R_IS21_CLEAR    ((UBase_t) 0x00200000UL)

#define DMA_CH_IS_IS21_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS21_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS21_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS21_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS22_MASK    ((UBase_t) 0x00400000UL)
#define DMA_CH_IS_R_IS22_BIT    ((UBase_t) 22UL)
#define DMA_CH_IS_R_IS22_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS22_ACTIVE    ((UBase_t) 0x00400000UL)
#define DMA_CH_IS_R_IS22_CLEAR    ((UBase_t) 0x00400000UL)

#define DMA_CH_IS_IS22_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS22_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS22_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS22_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS23_MASK    ((UBase_t) 0x00800000UL)
#define DMA_CH_IS_R_IS23_BIT    ((UBase_t) 23UL)
#define DMA_CH_IS_R_IS23_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS23_ACTIVE    ((UBase_t) 0x00800000UL)
#define DMA_CH_IS_R_IS23_CLEAR    ((UBase_t) 0x00800000UL)

#define DMA_CH_IS_IS23_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS23_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS23_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS23_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS24_MASK    ((UBase_t) 0x01000000UL)
#define DMA_CH_IS_R_IS24_BIT    ((UBase_t) 24UL)
#define DMA_CH_IS_R_IS24_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS24_ACTIVE    ((UBase_t) 0x01000000UL)
#define DMA_CH_IS_R_IS24_CLEAR    ((UBase_t) 0x01000000UL)

#define DMA_CH_IS_IS24_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS24_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS24_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS24_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/
/*--------*/
#define DMA_CH_IS_R_IS25_MASK    ((UBase_t) 0x02000000UL)
#define DMA_CH_IS_R_IS25_BIT    ((UBase_t) 25UL)
#define DMA_CH_IS_R_IS25_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS25_ACTIVE    ((UBase_t) 0x02000000UL)
#define DMA_CH_IS_R_IS25_CLEAR    ((UBase_t) 0x02000000UL)

#define DMA_CH_IS_IS25_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS25_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS25_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS25_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS26_MASK    ((UBase_t) 0x04000000UL)
#define DMA_CH_IS_R_IS26_BIT    ((UBase_t) 26UL)
#define DMA_CH_IS_R_IS26_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS26_ACTIVE    ((UBase_t) 0x04000000UL)
#define DMA_CH_IS_R_IS26_CLEAR    ((UBase_t) 0x04000000UL)

#define DMA_CH_IS_IS26_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS26_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS26_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS26_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS27_MASK    ((UBase_t) 0x08000000UL)
#define DMA_CH_IS_R_IS27_BIT    ((UBase_t) 27UL)
#define DMA_CH_IS_R_IS27_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS27_ACTIVE    ((UBase_t) 0x08000000UL)
#define DMA_CH_IS_R_IS27_CLEAR    ((UBase_t) 0x08000000UL)

#define DMA_CH_IS_IS27_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS27_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS27_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS27_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS28_MASK    ((UBase_t) 0x10000000UL)
#define DMA_CH_IS_R_IS28_BIT    ((UBase_t) 28UL)
#define DMA_CH_IS_R_IS28_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS28_ACTIVE    ((UBase_t) 0x10000000UL)
#define DMA_CH_IS_R_IS28_CLEAR    ((UBase_t) 0x10000000UL)

#define DMA_CH_IS_IS28_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS28_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS28_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS28_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS29_MASK    ((UBase_t) 0x20000000UL)
#define DMA_CH_IS_R_IS29_BIT    ((UBase_t) 29UL)
#define DMA_CH_IS_R_IS29_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS29_ACTIVE    ((UBase_t) 0x20000000UL)
#define DMA_CH_IS_R_IS29_CLEAR    ((UBase_t) 0x20000000UL)

#define DMA_CH_IS_IS29_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS29_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS29_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS29_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS30_MASK    ((UBase_t) 0x40000000UL)
#define DMA_CH_IS_R_IS30_BIT    ((UBase_t) 30UL)
#define DMA_CH_IS_R_IS30_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS30_ACTIVE    ((UBase_t) 0x40000000UL)
#define DMA_CH_IS_R_IS30_CLEAR    ((UBase_t) 0x40000000UL)

#define DMA_CH_IS_IS30_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS30_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS30_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS30_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_IS_R_IS31_MASK    ((UBase_t) 0x80000000UL)
#define DMA_CH_IS_R_IS31_BIT    ((UBase_t) 31UL)
#define DMA_CH_IS_R_IS31_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_R_IS31_ACTIVE    ((UBase_t) 0x80000000UL)
#define DMA_CH_IS_R_IS31_CLEAR    ((UBase_t) 0x80000000UL)

#define DMA_CH_IS_IS31_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS31_INACTIVE    ((UBase_t) 0x00000000UL)
#define DMA_CH_IS_IS31_ACTIVE    ((UBase_t) 0x00000001UL)
#define DMA_CH_IS_IS31_CLEAR    ((UBase_t) 0x00000001UL)
/*--------*/

#endif /* XDRIVER_MCU_DRIVER_HEADER_DMA_DMA_PERIPHERAL_DMA_REGISTER_DMA_REGISTERDEFINES_DMA_REGISTERDEFINES_CH_IS_H_ */
