# husteic_digital
华中科技大学电信学院数电课实验报告、代码、vivado文件。（个人版）3-8线译码器，步进器，数字钟，FPGA组合逻辑设计等。

更多课程资料见主repo：[HUSTEIC_family](https://github.com/sailaoda/HUSTEIC_family.git)：华中科技大学电信学院大一到大四学习课程、资料、作业、实验总整理（个人版）
