0.6
2018.2
Jun 14 2018
20:07:38
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.sim/sim_1/behav/xsim/glbl.v,1529022455,verilog,,,,glbl,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sim_1/new/interface_bip_test.v,1574858783,verilog,,,,interface_bip_test,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sim_1/new/interface_test.v,1574636637,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sim_1/new/interface_bip_test.v,,interface_test,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sim_1/new/test_bip.v,1574725434,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sim_1/new/interface_test.v,,test_bip,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/imports/Arquitectura_TP3/reg_file_mod.v,1574721621,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/top.v,,reg_file_mod,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/imports/Escritorio/datapath.v,1573699054,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/uart.v,,datapath,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/bip.v,1574724239,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/imports/Escritorio/datapath.v,,bip,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/fifo.v,1573946207,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/interface.v,,fifo,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/interface.v,1574636791,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/imports/Arquitectura_TP3/reg_file_mod.v,,interface,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/mod_m_counter.v,1573946133,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/fifo.v,,mod_m_counter,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/top.v,1574852540,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/pc_instruccion.v,,top,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/uart.v,1573940545,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/uart_rx.v,,uart,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/uart_rx.v,1574853159,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/uart_tx.v,,uart_rx,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/uart_tx.v,1574852872,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/mod_m_counter.v,,uart_tx,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/alu.v,1570053227,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/univ_bin_counter.v,,alu,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/control.v,1574721317,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sources_1/new/bip.v,,control,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/instruction_decoder.v,1573699054,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/control.v,,instruction_decoder,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/pc_instruccion.v,1574721317,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/prueba_ram_datos.v,,pc_instruccion,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/prueba_ram_datos.v,1574721317,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/Arquitectura_TP3/Arquitectura_TP3.srcs/sim_1/new/test_bip.v,,prueba_ram_datos,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/reg_file.v,1574722913,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/instruction_decoder.v,,reg_file,,,,,,,,
/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/univ_bin_counter.v,1570053227,verilog,,/home/alexyh/Escritorio/Arqui/Arquitectura_TP3/reg_file.v,,univ_bin_counter,,,,,,,,
