[Project]
Current Flow=Generic
VCS=0
version=4
Current Config=compile

[Configurations]
compile=ACDC_sim

[Library]
ACDC_sim=.\ACDC_sim\ACDC_sim.lib

[$LibMap$]
ACDC_sim=.
Active_lib=

[Settings]
FLOW_TYPE=HDL
LANGUAGE=VHDL
REFRESH_FLOW=1
FLOWTOOLS=NONE
FAMILY=Intel CycloneIVGX
fileopenfolder=C:\Users\Pastika\Documents\Quartus\ACDC-firmware-master_RevC\ACDC-firmware\src

[Folders]
Name0=Event Lists
Directory0=C:\Users\Pastika\Documents\Quartus\AccAcdcFw_DG\AcdcFirmware_DG V3.04 2021-06-22\activeHDL\ACDC_test\ACDC_sim\
Extension0=lst
Name1=Logs
Directory1=C:\Users\Pastika\Documents\Quartus\AccAcdcFw_DG\AcdcFirmware_DG V3.04 2021-06-22\activeHDL\ACDC_test\ACDC_sim\
Extension1=log;htm;xml;txt
Name2=Waveforms
Directory2=C:\Users\Pastika\Documents\Quartus\AccAcdcFw_DG\AcdcFirmware_DG V3.04 2021-06-22\activeHDL\ACDC_test\ACDC_sim\
Extension2=asdb;awc;asdbc;asdbe
Name3=Makefiles
Directory3=C:\Users\Pastika\Documents\Quartus\AccAcdcFw_DG\AcdcFirmware_DG V3.04 2021-06-22\activeHDL\ACDC_test\ACDC_sim\
Extension3=mak
Name4=Memory
Directory4=C:\Users\Pastika\Documents\Quartus\AccAcdcFw_DG\AcdcFirmware_DG V3.04 2021-06-22\activeHDL\ACDC_test\ACDC_sim\
Extension4=mem;mif;hex
Name5=Dll Libraries
Directory5=C:\Users\Pastika\Documents\Quartus\AccAcdcFw_DG\AcdcFirmware_DG V3.04 2021-06-22\activeHDL\ACDC_test\ACDC_sim\
Extension5=dll
Name6=PDF
Directory6=C:\Users\Pastika\Documents\Quartus\AccAcdcFw_DG\AcdcFirmware_DG V3.04 2021-06-22\activeHDL\ACDC_test\ACDC_sim\
Extension6=pdf
Name7=HTML
Directory7=C:\Users\Pastika\Documents\Quartus\AccAcdcFw_DG\AcdcFirmware_DG V3.04 2021-06-22\activeHDL\ACDC_test\ACDC_sim\
Extension7=htm;html
Name8=ALINT-PRO Workspaces
Directory8=C:\Users\Pastika\Documents\Quartus\AccAcdcFw_DG\AcdcFirmware_DG V3.04 2021-06-22\activeHDL\ACDC_test\ACDC_sim\
Extension8=alintws

[SpecTracer]
WindowVisible=0

[LocalVhdlSets]
NetlistCompilation=1
EnableVHDL93Key=0
EnableVHDL2002Key=0
EnableVHDL2008Key=1
EnableVHDL2019Key=0
DisableVHDL87Key=0
Syntax RelaxLRM=0
MaxErrorsKey=100
CompileWithDebug=0
OptimizationLevel=3
DisableRangeChecks=0
ProtectLevel=0
IncrementalCompilation=0
AdditionalOptions=

[HierarchyViewer]
HierarchyInformation=acdc_test_tb|vhdl|0      
ShowHide=ShowTopLevel
Selected=

[ORDER]
Synchronize=1

[Files]
/..\..\..\..\src\QIPcomponents\txFifo.vhd=-1
/..\..\..\..\lib\windowGenerator.vhd=-1
/..\..\..\..\lib\timeout.vhd=-1
/..\..\..\..\lib\uart.vhd=-1
/..\..\..\..\lib\monostable_sync_level.vhd=-1
/..\..\..\..\lib\monostable_asyncio_edge.vhd=-1
/..\..\..\..\lib\fallingEdgeDetect.vhd=-1
/..\..\..\..\lib\risingEdgeDetect.vhd=-1
/..\..\..\..\src\defs.vhd=-1
/..\..\..\..\src\QIPcomponents\acc_pll.vhd=-1
/..\..\..\..\src\QIPcomponents\pll.vhd=-1
/..\..\..\..\src\QIPcomponents\dataRam.vhd=-1
/..\..\..\..\lib\monostable_async_edge.vhd=-1
/..\..\..\..\lib\monostable_sync_edge.vhd=-1
/..\..\..\..\lib\monostable_async_level.vhd=-1
/..\..\..\..\lib\fastCounter64.vhd=-1
/..\..\..\..\lib\LibDG.vhd=-1
/txFifo_ACC.vhd=-1
/defs_ACC.vhd=-1
/LibDG_ACC.vhd=-1
/components_ACC.vhd=-1
/synchronousTx_8b10b_ACC.vhd=-1
/..\..\..\..\lib\decoder_8b10b.vhd=-1
/serialTx_buffer_ACC.vhd=-1
/..\..\..\..\lib\encoder_8b10b.vhd=-1
/..\..\..\..\lib\synchronousTx_8b10b.vhd=-1
/..\..\..\..\src\DataHandler.vhd=-1
/..\..\..\..\src\components.vhd=-1
/..\..\..\..\src\PSEC4\ADC_ctrl.vhd=-1
/..\..\..\..\src\PSEC4\PSEC4_dataBuffer.vhd=-1
/..\..\..\..\src\PSEC4\dacSerial.vhd=-1
/..\..\..\..\src\trigger.vhd=-1
/..\..\..\..\src\selfTrigger.vhd=-1
/..\..\..\..\src\rxCommand.vhd=-1
/..\..\..\..\lib\synchronizer.vhd=-1
/..\..\..\..\src\CommandHandler.vhd=-1
/..\..\..\..\src\PSEC4\PSEC4_driver.vhd=-1
/..\..\..\..\lib\synchronousRx_8b10b.vhd=-1
/..\..\..\..\src\ClockGenerator.vhd=-1
/..\..\..\..\src\ACDC_main.vhd=-1
/..\..\..\..\src\ACDC_test_tb.vhd=-1
/..\..\..\..\src\QIPcomponents\acc_pll.qip=-1
/..\..\..\..\src\QIPcomponents\pll.qip=-1
/..\..\..\..\src\QIPcomponents\txFifo.qip=-1
/..\..\..\..\src\QIPcomponents\dataRam.qip=-1
/..\..\..\..\lib\pulseGobbler.vhd=-1
/txFifo_ACC.qip=-1
/..\..\..\..\lib\prbsGenerator.vhd=-1
/..\..\..\..\src\QIPcomponents\ddr_iobuf.qip=-1
/..\..\..\..\src\serialTx_highSpeed.vhd=-1
/..\..\..\..\src\QIPcomponents\ddr_iobuf.vhd=-1
/..\..\..\..\src\QIPcomponents\serial_pll.qip=-1
/..\..\..\..\src\QIPcomponents\serial_pll.vhd=-1
/..\..\..\..\src\QIPcomponents\txFifo_hs.qip=-1
/..\..\..\..\src\QIPcomponents\txFifo_hs.vhd=-1
/..\..\..\..\src\data_readout_control.vhd=-1

[Files.Data]
.\..\..\..\src\QIPcomponents\txFifo.vhd=VHDL Source Code
.\..\..\..\lib\windowGenerator.vhd=VHDL Source Code
.\..\..\..\lib\timeout.vhd=VHDL Source Code
.\..\..\..\lib\uart.vhd=VHDL Source Code
.\..\..\..\lib\monostable_sync_level.vhd=VHDL Source Code
.\..\..\..\lib\monostable_asyncio_edge.vhd=VHDL Source Code
.\..\..\..\lib\fallingEdgeDetect.vhd=VHDL Source Code
.\..\..\..\lib\risingEdgeDetect.vhd=VHDL Source Code
.\..\..\..\src\defs.vhd=VHDL Source Code
.\..\..\..\src\QIPcomponents\acc_pll.vhd=VHDL Source Code
.\..\..\..\src\QIPcomponents\pll.vhd=VHDL Source Code
.\..\..\..\src\QIPcomponents\dataRam.vhd=VHDL Source Code
.\..\..\..\lib\monostable_async_edge.vhd=VHDL Source Code
.\..\..\..\lib\monostable_sync_edge.vhd=VHDL Source Code
.\..\..\..\lib\monostable_async_level.vhd=VHDL Source Code
.\..\..\..\lib\fastCounter64.vhd=VHDL Source Code
.\..\..\..\lib\LibDG.vhd=VHDL Source Code
.\src\txFifo_ACC.vhd=VHDL Source Code
.\src\defs_ACC.vhd=VHDL Source Code
.\src\LibDG_ACC.vhd=VHDL Source Code
.\src\components_ACC.vhd=VHDL Source Code
.\src\synchronousTx_8b10b_ACC.vhd=VHDL Source Code
.\..\..\..\lib\decoder_8b10b.vhd=VHDL Source Code
.\src\serialTx_buffer_ACC.vhd=VHDL Source Code
.\..\..\..\lib\encoder_8b10b.vhd=VHDL Source Code
.\..\..\..\lib\synchronousTx_8b10b.vhd=VHDL Source Code
.\..\..\..\src\DataHandler.vhd=VHDL Source Code
.\..\..\..\src\components.vhd=VHDL Source Code
.\..\..\..\src\PSEC4\ADC_ctrl.vhd=VHDL Source Code
.\..\..\..\src\PSEC4\PSEC4_dataBuffer.vhd=VHDL Source Code
.\..\..\..\src\PSEC4\dacSerial.vhd=VHDL Source Code
.\..\..\..\src\trigger.vhd=VHDL Source Code
.\..\..\..\src\selfTrigger.vhd=VHDL Source Code
.\..\..\..\src\rxCommand.vhd=VHDL Source Code
.\..\..\..\lib\synchronizer.vhd=VHDL Source Code
.\..\..\..\src\CommandHandler.vhd=VHDL Source Code
.\..\..\..\src\PSEC4\PSEC4_driver.vhd=VHDL Source Code
.\..\..\..\lib\synchronousRx_8b10b.vhd=VHDL Source Code
.\..\..\..\src\ClockGenerator.vhd=VHDL Source Code
.\..\..\..\src\ACDC_main.vhd=VHDL Source Code
.\..\..\..\src\ACDC_test_tb.vhd=VHDL Source Code
.\..\..\..\src\QIPcomponents\acc_pll.qip=External File
.\..\..\..\src\QIPcomponents\pll.qip=External File
.\..\..\..\src\QIPcomponents\txFifo.qip=External File
.\..\..\..\src\QIPcomponents\dataRam.qip=External File
.\..\..\..\lib\pulseGobbler.vhd=VHDL Source Code
.\src\txFifo_ACC.qip=External File
.\..\..\..\lib\prbsGenerator.vhd=VHDL Source Code
.\..\..\..\src\QIPcomponents\ddr_iobuf.qip=External File
.\..\..\..\src\serialTx_highSpeed.vhd=VHDL Source Code
.\..\..\..\src\QIPcomponents\ddr_iobuf.vhd=VHDL Source Code
.\..\..\..\src\QIPcomponents\serial_pll.qip=External File
.\..\..\..\src\QIPcomponents\serial_pll.vhd=VHDL Source Code
.\..\..\..\src\QIPcomponents\txFifo_hs.qip=External File
.\..\..\..\src\QIPcomponents\txFifo_hs.vhd=VHDL Source Code
.\..\..\..\src\data_readout_control.vhd=VHDL Source Code

