---
title: 计算机组成原理小记
date: 2022-11-17 18:12:41

comments: true
categories:
- 计算机基础
tags:
- I/O
- DMA
- 微指令
- CPU
- 存储器
---

## 存储器

RAM为什么要一直加电才能运行下去，不能和硬盘一样

其内部为电容作为基础信息存储单位，小电容发送漏电得概率很大，因此需要经常加点来维持电容器中的电量。

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221110180118707.png" alt="image-20221110180118707" style="zoom:50%;" />

其中电容器存储内容和I/O缓冲中的内容相反，但是不影响，因此每次写入和读出都有放大器进行取反操作，因此并不会影响写入和读出。

存储器的金字塔体系主要是为了维持成本在相对低的情况下可以获得较好的读写速度，是控制成本和读写速度的临界值，因此才会有存储金字塔结构的出现。



<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221110181836430.png" alt="image-20221110181836430" style="zoom:50%;" />

### SRAM

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221110181943870.png" alt="image-20221110181943870" style="zoom:50%;" />

SRAM在取对应位置的内存时，采用触发器移动速度更多，不需要等待充放电，不会采用DRAM的矩阵模式，而是直接通过行 + 组的方式来选择要读取的位置，因此所需要的走线也会更多。

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221110182400745.png" alt="image-20221110182400745" style="zoom: 50%;" />

通过分行和列来保证，其中列则是保证对应组号中的第几个单元，例如0行，0列，则为每一个组中相连的第一个单元，也就是第一组中选择0和15中的前者，其中分为四组则可以一次读取4位。对应大小为64(行) *  16（列） * 4（组号） 位，用了2的8次方 + 2的4次方条线

### DRAM

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221110182007644.png" alt="image-20221110182007644" style="zoom:50%;" />

DRAM直接采用矩阵和充放电进行写入和读取，因此速度会更慢，但是采用长宽相等的矩阵可以减少将近一半的地址线，可以减少很多成本

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221110182314175.png" alt="image-20221110182314175" style="zoom:50%;" />

这里读取64 *  16 * 4  = 2 的 12次方,位则直接取一半乘积，也就是2的6次方条线就ok

### 校验位

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221111152513614.png" alt="image-20221111152513614" style="zoom:50%;" />

通过分组校验既可通过对应组数中

### 内容拓展

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221111170409487.png" alt="image-20221111170409487" style="zoom:50%;" />

内存连续的真实原因，高两位可以作为选择位来进行内存芯片的选择，因此可以完成内存的连续

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221111171448618.png" alt="image-20221111171448618" style="zoom:50%;" />

地位交叉读取，可以最大限度的是内存并发读取，而不用向以上高位交叉一样，局部性都发生在一块存储体中。

## 高速缓冲器

通过组索引来区分

## I/O设备驱动

当发起I/O申请的时候，对应的优秀处理方式

### CPU处理I/O请求方式

#### 阻塞

当发起I/O请求时，CPU一直等待I/O程序数据准备结束

#### 中断处理

当发起I/O请求时，知道I/O数据处理结束，向CPU发送中断，CPU进行现场保存和切换，并对对应准备的I/O数据拷贝到内存和相应处理

#### DMA

人称小CPU，可以窃取总线至少一个存储周期，当I/O处理结束以后，可以将数据拷贝到内存中  ，并不会影响CPU执行用户态程序，只需要CPU在拷贝到内存后就可以直接对内存进行处理而不用自己去处理磁盘到内存的拷贝过程，此为最高效的方法。

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221113105546109.png" alt="image-20221113105546109" style="zoom: 50%;" />



### I/O组成

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221113115250837.png" alt="image-20221113115250837" style="zoom: 50%;" />

#### I/O输入过程

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221113120652189.png" alt="image-20221113120652189" style="zoom:50%;" />

设备在工作时会修改B为1，D为0，表示正在工作，当设备完成工作室则会修改B为0，D为1表示缓冲区数据准备完毕

#### I/O和中断打印结合

下为连续两次打印过程

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221113123408153.png" alt="image-20221113123408153" style="zoom:50%;" />



#### 中断排队器

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221113154354989.png" alt="image-20221113154354989" style="zoom:50%;" />

[详解链接]: https://blog.csdn.net/weixin_44929171/article/details/102628056

紫色为低电平，黄色为高电平

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221113154318299.png" alt="image-20221113154318299" style="zoom:50%;" />

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221113154520578.png" alt="image-20221113154520578" style="zoom:50%;" />

对应的直接找到向量地址表来索引到对应程序

#### I/O中断电路组成

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221113154606311.png" alt="image-20221113154606311" style="zoom:67%;" />

当CPU执行一条指令的结束阶段后都会查看是否有中断请求，也就是对应电位是否为高电位

#### 单重中断和多重中断

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221113162428215.png" alt="image-20221113162428215" style="zoom:50%;" />

#### DMA

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221114093740403.png" alt="image-20221114093740403" style="zoom: 80%;" />

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221114102623948.png" alt="image-20221114102623948" style="zoom:50%;" />

##### 主存输入到设备

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221114103833532.png" alt="image-20221114103833532" style="zoom:50%;" />



##### 主存输出到设备

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221114103915594.png" alt="image-20221114103915594" style="zoom:50%;" />

AR：指令中内存地址值

WC：需要传输的字节数量

DAR：设备地址值（在预处理阶段指定）

BR：DMA传输数据缓冲区（输入/输出）

### DMA和中断对比

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221114105120211.png" alt="image-20221114105120211" style="zoom:50%;" />





### 选择性DMA

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221114110429686.png" alt="image-20221114110429686" style="zoom:50%;" />

选择性DMA在一个时刻只能允许一个设备的连接，也就是预处理和数据准备（因为DMA中所有种类寄存器只有一个），因此当一个设备结束后，另外设备连接后第一个阶段需要先进行预处理和数据准备，效率较低（因为多个设备共享一个DMA）

### 多路型号DMA



<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221114110318891.png" alt="image-20221114110318891" style="zoom:50%;" />

在设备发出DMA请求时，可以有多个设备和DMA相连接（多个DMA就可以通过保存多个设备的信息），因此不需要等待其他设备的数据准备阶段，可以多个设备同时进行数据准备，只有在DMA请求发出时才会占用请求资源，但是占用数据总线一次只能有一个DMA占用（因为多个DMA共享一个数据总线）。

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221114110017974.png" alt="image-20221114110017974" style="zoom:50%;" />

只有当数据准备好以后才会发起DMA请求，其中数据传输时间大概为5us，在计算中磁盘和磁带同时发起DMA请求时，因为磁盘的速度更快因此先处理磁盘。但是本质上为多路复用，即总现在同一时刻只能处理一个DMA请求，有其他DMA也想使用时则需要等待其使用完毕。

![image-20221201192309792](C:\Users\10650\AppData\Roaming\Typora\typora-user-images\image-20221201192309792.png)

## 移码的作用

在补码的大小比较的时候，补码并不能直接反应大小的差距，比如有符号1111和1110的大小实际上是1111大于1110而在无符号中,0111会大于0110，因此这里需要用过移码来统一两者的大小，为了方便做比较（复用加法器），全部移到整数既可以直接用正数值来比较。

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221114185223088.png" alt="image-20221114185223088" style="zoom:50%;" />

## 指令组成

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221115175903096.png" alt="image-20221115175903096" style="zoom:50%;" />

通过介绍操作数中指定的内存大小可以极大的缩短指令的字长，因此在汇编中就不会存在mov m1 m2，这种内存到内存的拷贝，因为其带来的访存空间的限制可能导致内存地址索引不能完全放下。

并且多使用寄存器也可以极大的降低访存次数，增加指令执行速度。

### 字节编址



（1）

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221115182602850.png" alt="image-20221115182602850" style="zoom:50%;" />

（2）

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221115182626213.png" alt="image-20221115182626213" style="zoom:50%;" />

（3）

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221115182202563.png" alt="image-20221115182202563" style="zoom:50%;" />

其实就是不跨存储字，也就是字节对齐，以单字为一个块来作为存储，同时不跨界存储。可以有效避免内存浪费的同时，减少读写内存的复杂度。可以直接以一个字长的不跨界数据访问可以保证一次读取完内存数据，而不用重新跨越再读取

### 操作类型

1. 数据传送(mov)
2. 算术逻辑操作(add)
3. 移位操作(shl)
4. 转移操作（jmp）
5. 输入输出(in / out)

### 寻址方式

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221115190543169.png" alt="image-20221115190543169" style="zoom:50%;" />

寻址特征就是对后续操作数的处理方式，到底是立即数还是内存地址

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221115190755763.png" alt="image-20221115190755763" style="zoom: 80%;" />

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221115191032023.png" alt="image-20221115191032023" style="zoom:50%;" />

隐含寻址默认在ACC中存在一个加数，因此这里只需要读出操作数的值直接进ALU和ACC寄存器相加就可以得到对应的值。通过隐含的方法可以有效缩短指令长度。

#### 相对寻址

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221116153257297.png" alt="image-20221116153257297" style="zoom:50%;" />

这里因为在执行指令前就会对pc值进行修改，因此实际上相对原先便宜的地址8需要再减去本身的指令长度才可以得到真正需要加上的偏移地址 也就是 8 - 2 = 6

#### RISC特征

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221116162314854.png" alt="image-20221116162314854" style="zoom:50%;" />

#### CISC特征

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221116162508780.png" alt="image-20221116162508780" style="zoom:50%;" />

#### 两者比较

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221116162657577.png" alt="image-20221116162657577" style="zoom:50%;" />

RISC在初期设计的时候就会把结构设置的很紧凑，因此后续添加新的指令会比较困难

## CPU的结构

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221116185243478.png" alt="image-20221116185243478" style="zoom:50%;" />

### 用户寄存器

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221116185745493.png" alt="image-20221116185745493" style="zoom:50%;" />

### 	控制和状态寄存器

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221116191159663.png" alt="image-20221116191159663" style="zoom:50%;" />

PSW负责保存每次中断或者进程切换时的程序现场

### 流水线执行

（1）加速比

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221117105617047.png" alt="image-20221117105617047" style="zoom:50%;" />

其中第一个T是通过计算每一次指令从出口出来所需要的时间，直至最后一条执行执行完得到的总时间算出

（2）流水线效率

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221117105746444.png" alt="image-20221117105746444" style="zoom:50%;" />

### 流水线分段

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221117114340446.png" alt="image-20221117114340446" style="zoom:50%;" />

这里有三个锁存器，因此会分为三段，将一条长指令具体拆分为三段，可以达到原先执行速度的三倍

因为各段时间的不匹配，因此这里需要用一个锁存器所为临时区，这样先出来的可以先进入锁存器等待，当流水段中需要时间最长的过程结束以后所有锁存器才会输入然后继续执行。

优化：降低所需时间最长的流水段，并且将所有流水段的时间尽可能保持一致，

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221117115841424.png" alt="image-20221117115841424" style="zoom:50%;" />

### 流水线带来的问题

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221117120324844.png" alt="image-20221117120324844" style="zoom:50%;" />

在时间段4其中FO和FI，FI是读指令，FO则是指令1对内存的读取，两条指令都要同时使用内存总线，因此会造成冲突

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221117121947862.png" alt="image-20221117121947862" style="zoom:50%;" />

因为流水线是同步执行的，在写后读时容易发生问题。在这里当执行SUB得到R1的结果时候，后一条执行ALU加法器也在读取R1的值，此时就会发生脏数据（减法的指向速度一般会慢于加法器的读取速度，很有可能读到还没被写入的数据）。

解决办法有以下

（1）等待SUB执行完后加法器才开始读数据

（2）执行完后直接将R2-R3的结果数据输入到加法器中1号寄存器，指令ADD在这个周期的只需要将R5读入到2号寄存器

明显方法二是最好的，因为无需等待。

## 中断系统

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221117144339003.png" alt="image-20221117144339003" style="zoom:50%;" />

### 关中断

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221117160215196.png" alt="image-20221117160215196" style="zoom:50%;" />

R-S触发器原理

这里需要了解一下SR触发器的工作原理：

它里面是一个或非门，只有当两个线路都为0时，s输出才为1。

当排队器有一条线为高电平，经过或门，输出为高电平1；EINT此时为高电平1；

所以与非门输出为低电平0R默认为0，所以S的输入端均为0，内部的或非门输出为1

此时INT置为1，经过非门后，才可以将EINT置为0。

### 屏蔽字



<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221117162312004.png" alt="image-20221117162312004" style="zoom:50%;" />

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221117162246397.png" alt="image-20221117162246397" style="zoom:50%;" />

通过设置在**CPU中断电路接口电路中**对应每一个中断程序的屏蔽字，即可以实现当一个中断在执行时，只会相应比它优先级更高的中断，通过和排队器结合得到所有中断信号，再通过具体得到的中断设置其屏蔽字就可以实现优先级。

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221117202505805.png" alt="image-20221117202505805" style="zoom:50%;" />

在中断执行结束恢复现场之前需要关中断，因为恢复过程不能被中断程序打断

## 控制单元

### 指令周期

ACC（累加器）在加法中存放被加数/和，在减法中存放被减数/差，在乘法中存放乘积高位，除法中存储被除数/余数。

MQ和ACC都是运算器ALU中的部件，在乘法中存储乘数/乘积低位，除法中存商，PC（计数器）存放当前欲执行的指令的地址，并且具有计数功能，IR（指令寄存器）存放当前欲执行的指令

#### 取指周期

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118115505538.png" alt="image-20221118115505538" style="zoom: 67%;" />

1->R表明使用控制单元想内存发起读申请，此时内存就会将读出的数据信号传输到MDR

取值阶段最后一步，PC + 1。上面的@表示是间接寻址。

#### 间址周期

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118120131285.png" alt="image-20221118120131285" style="zoom: 33%;" />

**不是所有的指令都带有访存行为，因此不需要单独列出一个访存周期。但是所有指令都有可能出现间接寻址的行为，为了保证执行阶段读写的内存都为目标内存，因此会先有一步间址周期来统一读写地址**



#### 执行周期

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118150947756.png" alt="image-20221118150947756" style="zoom: 80%;" />

当为非访存指令时，可以直接跳过间址周期

该类指令在执行阶段都需要访问存储器，这里只考虑直接寻址的情况，不考虑什么间接寻址，只有存在间接寻址的情况出现才会出现间接周期。

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118120841693.png" alt="image-20221118120841693" style="zoom: 33%;" />

ACC中默认保存的是被加数

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118121543205.png" alt="image-20221118121543205" style="zoom: 33%;" />

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118121844506.png" alt="image-20221118121844506" style="zoom:50%;" />





将MDR中保存的操作数地址再次传输到MAR中，此时就得到了内存值，然后将值和AC中保存的寄存器X的值相加，再把结果输入到ACC中既可完成加法操作。

#### 中断周期

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118124133722.png" alt="image-20221118124133722" style="zoom:50%;" />

### 

在执行周期结束时刻，CPU要查询是否有请求中断的事件发生，如果有则进入中断处理函数，在中断周期内，由中断隐指令自动完成保护断点、寻找中断服务程序入口地址及硬件关中断的操作。假设程序断点存至主存的0地址单元，且采用硬件向量法寻找入口地址，则在中断周期内需完成如下操作：

① 将特定地址0送至存储器地址寄存器MAR，记作0 -> MAR
② 向主存发写命令，启动存储器作写操作，就走1 -> W
③ 将PC的内容(程序断点的内容)送至MDR，记作PC -> MDR
④ 将MDR的内容(程序断点的内容)通过数据总线写入到MAR(通过地址总线)所指示单元(0地址单元)中，记作MDR -> M(MAR)
⑤ 将向量地址形成部件的输出送至PC，记作向量地址 -> PC，为下一条指令的取指准备
⑥ 关中断，将允许中断触发器清0，记作 0 -> EINT(该操作可直接由硬件线路完成)
如果程序断点存入堆栈，而且进栈操作是先修改栈指针，后存入数据，只需将上述① 改为(SP) - 1 -> SP，且 SP -> MAR
上述所有的操作都是在控制单元发出的控制信号(即微操作命令)控制下完成的。

其中0->EINT表示为关中断，即当中断入口进入后中断程序完成时就需要关闭中断，因为在恢复现场的过程中不能被中断。

### CPU内部无总线情况

### （1）取指周期



<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118153835746.png" alt="image-20221118153835746" style="zoom:50%;" />

### （2）间址周期

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118154937426.png" alt="image-20221118154937426" style="zoom:50%;" />

在下图的执行过程中，首先在MDR传输到IR的过程中，MDR本身也保留了一份当前指令的副本，当检测到指令中有间接寻址时，CU会控制MDR把指令的间接地址的值重新赋值给MAR，通过MAR再次访存得到真正的目标地址，然后再传输到IR中的数据部分，即直接获得了目标数据地址。

### （3）执行周期

![image-20221118155628327](https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118155628327.png)

总结：

用无总线方式，每一个寄存器直接如果有依赖关系都需要连接一条额外的线路，因此随着寄存器增多，整个CPU设计会越来越复杂，因此这里可以采用总线的方式来简化CPU设计

### CPU总线

### （1）取指周期

![image-20221118162701865](https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118162701865.png)

### （2）间址周期

![image-20221118162638113](https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118162638113.png)

### （3）执行周期

![image-20221118162604463](https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118162604463.png)

**控制单元CU**在时钟的控制下不断的控制总线数据传输以及其他单元接收和发出信号。

## 多级时序系统

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118165810310.png" alt="image-20221118165810310" style="zoom:50%;" />

**机器周期、节拍（状态）组成多级时序系统**

一个指令周期包含若干个机器周期
一个机器周期包含若干个时钟周期

### 节拍安排原则

![image-20221118192604592](https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118192604592.png)

案例

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118192814315.png" alt="image-20221118192814315" style="zoom:50%;" />

在T2节拍中，因为MDR送IR和OP（IR）->ID的时间很短，因此可以把两个放在一个节拍内完成，哪怕有先后顺序也可以。

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118195120854.png" alt="image-20221118195120854" style="zoom:50%;" />

利用标志寄存器A0进行位运算得到新pc的值

中断微指令示例

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118200150725.png" alt="image-20221118200150725" style="zoom:50%;" />

## 组合逻辑设计CU

#### 取指周期

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118201449582.png" alt="image-20221118201449582" style="zoom:50%;" />

其中CLA为ACC清0，COM为ACC取反，STA为内存写入，LDA为内存读取

只有后面四条指令才有可能触发间址，因为CU控制I标志为1

#### 	间址周期

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118201753616.png" alt="image-20221118201753616" style="zoom:50%;" />

判断取出来的地址是否任然是间接地址，如果是则重复之前的步骤，否则修改EX标志为，打开执行周期开关

#### 执行周期

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118201959258.png" alt="image-20221118201959258" style="zoom:50%;" />

### 电路逻辑图

![image-20221118202240456](https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118202240456.png)

通过对M（MAR）——》MDR的分析，就可以得到逻辑表达式，进而可以推出下面的逻辑电路图

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221118202216327.png" alt="image-20221118202216327" style="zoom:50%;" />

即只要OP（指令）中有其中任意一个指令比如ADD时，此时上图的ADD为高电平，可以根据电路逻辑来判断是否M（MAR）-》MDR也为高电平，如果是则触发对应的指令操作

特点如下：

1. 思路清晰，简单明了
2. 庞杂，调试困难，修改困难
3. 速度快（RISC思想）

## 微程序设计CU

一个微操作对应一个信号，实际上微操作的完成正是对对应单元信号的发出，每一条机器指令都包括多条微指令，而微指令内部也有多条微操作。

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221119100405169.png" alt="image-20221119100405169" style="zoom:50%;" />

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221119100149408.png" alt="image-20221119100149408" style="zoom:50%;" />

其中操作控制每一位都是对应的微指令操作，1为有效，0为无效

1. 取出IR寄存器中的OP运算符，通过微地址形成部件生产对应微指令地址
2. 通过顺序逻辑进入CMAR寄存器 
3. 通过控制存储器输出相应微指令和下一条指令的微指令地址
4. 重复第二步操作直至IR指令中所需微指令执行完成

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221119101241192.png" alt="image-20221119101241192" style="zoom:50%;" />

### 取指阶段

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221119102940888.png" alt="image-20221119102940888" style="zoom:50%;" />

### 执行阶段

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221119103936448.png" alt="image-20221119103936448" style="zoom:50%;" />

最后是执行下一条取指微指令M

全部微指令都保存在CM中，程序执行过程只需读出无需写入

### 操作控制编码方式

#### 直接编码方式

![image-20221119105056956](https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221119105056956.png)

![image-20221119105205190](https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221119105205190.png)

当对应微操作的位数为1时，表明该控制信号有效

#### 字段直接编码方式

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221119122341531.png" alt="image-20221119122341531" style="zoom:50%;" />

通过把互斥的微操作分组（每组的操作互斥，即不能同时存在），可以使得在一个组中所需要的字长最小，即用n就可以表示出具体的控制信号，例如n 为 1就是控制信号1激活，2就是2激活，因此这里只需要Log(n)位就可以控制

而如果不分组采用直接编码的话，可能在1激活的同时还需要考虑2是否激活，因此需要n位来标识

#### 间接编码方式

![image-20221119122947517](https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221119122947517.png)

通过一个组中移码的信号结果也可以影响其他组的译码结果输出

#### 混合编码方式

直接编码和字段编码（直接和间接）混合使用

### 下地址编码方式

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221119111550536.png" alt="image-20221119111550536" style="zoom:50%;" />

分支转移表面可能存在分支选择的问题，因此在下地址中标明转移方式和转移地址

如何结合以上所有需要的指令呢，此时就需要推出多路选择器	

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221119115210774.png" alt="image-20221119115210774" style="zoom:50%;" />

其中顺序逻辑选择器的本质就是多路选择器，其输入有以下：

1. OP提供的地址码
2. CMAR +1得到的下一条指令地址
3. CMDR给出的下地址
4. 跳转指令给出的转移方式以及转移地址（需要通知CU修改分支逻辑）

### 水平微指令格式和垂直微指令格式区别

1. 水平型微指令比垂直型微指令并行操作能力强,灵活性强
2. 水平型微指令执行一条机器指令所要的微指令数目少，速度快
3. 水平型微指令用较短的微程序结构换取较长微指令结构
4. 水平型微指令与机器指令差别大

### 静态微程序设计和动态微程序设计

**静态**﹐微程序无须改变，采用 ROM
**动态**︰通过改变微指令和微程序改变机器指令，有利于仿真，采用EPROM

### 毫微程序设计

毫微程序设计的基本概念
微程序设计用微程序解释机器指令毫微程序设计用毫微程序解释微指令
毫微指令与微指令的关系好比微指令与机器指令

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221119124533083.png" alt="image-20221119124533083" style="zoom:50%;" />

### 微程序流水线

<img src="https://yajokepic.oss-cn-chengdu.aliyuncs.com/image-20221119124710933.png" alt="image-20221119124710933"  />

### 取指微操作及节拍安排

#### 取指周期

<img src="C:\Users\10650\AppData\Roaming\Typora\typora-user-images\image-20221119151500376.png" alt="image-20221119151500376" style="zoom:50%;" />

#### 执行阶段

![image-20221119152040664](C:\Users\10650\AppData\Roaming\Typora\typora-user-images\image-20221119152040664.png)

节拍T2，T4的执行是因为上一个节拍使用微操作取了下一条指令，然后放出MAR中从对应的存储器中读出，才有了下一步指令。

如何确定微指令格式，以下为案例

- 微指令的编码方式采用**直接编码方式**
- 后续微指令的地址形成方式由机器指令的操作码通过微地址形成部件形成由微指令的下地址字段直接给出
- 微指令字长由20个微操作确定，因此操作控制字段最少20位
- 因为有38条微指令，所以确定微指令的下地址字段为6位

#### 优化

<img src="C:\Users\10650\AppData\Roaming\Typora\typora-user-images\image-20221119154728497.png" alt="image-20221119154728497"  />

在上述程序的执行过程中，每一次微指令后都会有一个取下一条微指令的操作，因此可以直接删去CMAR，每一次CMDR输出的值再一次放入多路选择，然后多路选择直接连接存储器CM

优化电路图如下

![image-20221119154932048](C:\Users\10650\AppData\Roaming\Typora\typora-user-images\image-20221119154932048.png)

#### 微指令码点表

![image-20221119161149766](C:\Users\10650\AppData\Roaming\Typora\typora-user-images\image-20221119161149766.png)

![image-20221119161100038](C:\Users\10650\AppData\Roaming\Typora\typora-user-images\image-20221119161100038.png)

上述微操作图中只给出了**常规微操作**，所以其中COM,CLA,LDA,ADD中特殊指令格式并没有标出，实际上是有的。

