onerror {resume}
quietly WaveActivateNextPane {} 0
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iCLOCK
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iFREE_DEFAULT
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iFREE_RESTART
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_0_VALID
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_0_SOURCE0_ACTIVE
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_0_SOURCE1_ACTIVE
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_0_SOURCE0
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_0_SOURCE1
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_0_DESTINATION_REGNAME
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_0_LOGIC_DESTINATION
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_1_VALID
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_1_SOURCE0_ACTIVE
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_1_SOURCE1_ACTIVE
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_1_SOURCE0
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_1_SOURCE1
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_1_DESTINATION_REGNAME
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_1_LOGIC_DESTINATION
add wave -noupdate -expand -group Prev -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_PC
add wave -noupdate -expand -group Prev /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/oPREVIOUS_LOCK
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/STAGE1_FETCH/oPREVIOUS_FETCH_REQ
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/STAGE1_FETCH/oNEXT_0_INST_VALID
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/STAGE1_FETCH/oNEXT_1_INST_VALID
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE3_MATCHING/iPREVIOUS_0_VALID
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE3_MATCHING/iPREVIOUS_1_VALID
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE3_MATCHING/oNEXT_0_VALID
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE3_MATCHING/oNEXT_1_VALID
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE3_MATCHING/oPREVIOUS_LOCK
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE3_MATCHING/iNEXT_LOCK
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/oPREVIOUS_LOCK
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/iOTHER_REGISTER_0_EMPTY
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/iOTHER_REGISTER_1_EMPTY
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_branch_lock
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_lock
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_lock
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_lock
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu0_info_entry_valid
add wave -noupdate -childformat {{{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu0_info_pc[0]} -radix hexadecimal}} -subitemconfig {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu0_info_pc[0]} {-radix hexadecimal}} /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu0_info_pc
add wave -noupdate -childformat {{{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[0]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[1]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[2]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[3]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[4]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[5]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[6]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[7]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[8]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[9]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[10]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[11]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[12]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[13]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[14]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[15]} -radix hexadecimal}} -subitemconfig {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[0]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[1]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[2]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[3]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[4]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[5]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[6]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[7]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[8]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[9]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[10]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[11]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[12]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[13]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[14]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid[15]} {-radix hexadecimal}} /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_entry_valid
add wave -noupdate -radix hexadecimal -childformat {{{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[0]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[1]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[2]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[3]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[4]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[5]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[6]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[7]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[8]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[9]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[10]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[11]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[12]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[13]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[14]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[15]} -radix hexadecimal}} -subitemconfig {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[0]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[1]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[2]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[3]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[4]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[5]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[6]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[7]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[8]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[9]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[10]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[11]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[12]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[13]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[14]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr[15]} {-radix hexadecimal}} /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu2_info_pcr
add wave -noupdate -childformat {{{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[0]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[1]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[2]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[3]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[4]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[5]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[6]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[7]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[8]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[9]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[10]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[11]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[12]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[13]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[14]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[15]} -radix hexadecimal}} -subitemconfig {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[0]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[1]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[2]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[3]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[4]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[5]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[6]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[7]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[8]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[9]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[10]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[11]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[12]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[13]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[14]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid[15]} {-radix hexadecimal}} /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_entry_valid
add wave -noupdate -radix hexadecimal -childformat {{{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[0]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[1]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[2]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[3]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[4]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[5]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[6]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[7]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[8]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[9]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[10]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[11]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[12]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[13]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[14]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[15]} -radix hexadecimal}} -subitemconfig {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[0]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[1]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[2]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[3]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[4]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[5]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[6]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[7]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[8]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[9]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[10]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[11]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[12]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[13]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[14]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr[15]} {-radix hexadecimal}} /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu1_info_pcr
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU1[8]/RS_ALU1/oINFO_ENTRY_VALID}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU1[8]/RS_ALU1/b0_source0_valid}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU1[8]/RS_ALU1/b0_source1_valid}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU1[8]/RS_ALU1/oINFO_MATCHING}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[32]/GR_ENTRY/oINFO_DATA_VALID}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[32]/GR_ENTRY/b_entry_valid}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[32]/GR_ENTRY/b_entry_exe_end}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[32]/GR_ENTRY/b_entry_exe_commit}
add wave -noupdate -radix hexadecimal {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[32]/GR_ENTRY/b_main_state}
add wave -noupdate -expand {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[32]/GR_ENTRY/iCOMMIT_VECTOR}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[32]/GR_ENTRY/b_entry_commit_tag}
TreeUpdate [SetDefaultTree]
WaveRestoreCursors {{Cursor 1} {2139 ns} 0}
configure wave -namecolwidth 295
configure wave -valuecolwidth 100
configure wave -justifyvalue left
configure wave -signalnamewidth 1
configure wave -snapdistance 10
configure wave -datasetprefix 0
configure wave -rowmargin 4
configure wave -childrowmargin 2
configure wave -gridoffset 0
configure wave -gridperiod 1
configure wave -griddelta 40
configure wave -timeline 0
configure wave -timelineunits ns
update
WaveRestoreZoom {571 ns} {2699 ns}
