Partition Merge report for Ver2
Mon May 01 13:46:23 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Mon May 01 13:46:23 2023       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; Ver2                                        ;
; Top-level Entity Name              ; Lab5                                        ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 21,735                                      ;
;     Total combinational functions  ; 18,696                                      ;
;     Dedicated logic registers      ; 15,657                                      ;
; Total registers                    ; 15657                                       ;
; Total pins                         ; 130                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 3,001,408                                   ;
; Embedded Multiplier 9-bit elements ; 114                                         ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                        ;
+----------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+
; Name                 ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                   ; Details                                                                                  ;
+----------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+
; CLOCK_50             ; post-fitting ; connected ; Top                            ; post-synthesis    ; CLOCK_50                            ; N/A                                                                                      ;
; audioDataOut         ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut         ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[0]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[0]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[10]     ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[10]     ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[11]     ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[11]     ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[12]     ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[12]     ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[13]     ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[13]     ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[14]     ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[14]     ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[15]     ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[15]     ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[1]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[1]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[2]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[2]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[3]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[3]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[4]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[4]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[5]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[5]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[6]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[6]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[7]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[7]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[8]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[8]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[9]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; audioDataOut[9]      ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
+----------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                       ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top     ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 20882   ; 247              ; 606                            ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Total combinational functions               ; 18124   ; 225              ; 347                            ; 0                              ;
; Logic element usage by number of LUT inputs ;         ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 4568    ; 116              ; 153                            ; 0                              ;
;     -- 3 input functions                    ; 6264    ; 66               ; 98                             ; 0                              ;
;     -- <=2 input functions                  ; 7292    ; 43               ; 96                             ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Logic elements by mode                      ;         ;                  ;                                ;                                ;
;     -- normal mode                          ; 13646   ; 216              ; 281                            ; 0                              ;
;     -- arithmetic mode                      ; 4478    ; 9                ; 66                             ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Total registers                             ; 15059   ; 122              ; 476                            ; 0                              ;
;     -- Dedicated logic registers            ; 15059   ; 122              ; 476                            ; 0                              ;
;     -- I/O registers                        ; 0       ; 0                ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Virtual pins                                ; 0       ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 130     ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 114     ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 2999232 ; 0                ; 2176                           ; 0                              ;
; Total RAM block bits                        ; 0       ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1       ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0       ; 0                ; 0                              ; 1                              ;
;                                             ;         ;                  ;                                ;                                ;
; Connections                                 ;         ;                  ;                                ;                                ;
;     -- Input Connections                    ; 14725   ; 195              ; 731                            ; 2                              ;
;     -- Registered Input Connections         ; 14137   ; 133              ; 534                            ; 0                              ;
;     -- Output Connections                   ; 933     ; 532              ; 35                             ; 14153                          ;
;     -- Registered Output Connections        ; 17      ; 532              ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Internal Connections                        ;         ;                  ;                                ;                                ;
;     -- Total Connections                    ; 136473  ; 1692             ; 2930                           ; 14156                          ;
;     -- Registered Connections               ; 74568   ; 1266             ; 1795                           ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; External Connections                        ;         ;                  ;                                ;                                ;
;     -- Top                                  ; 410     ; 543              ; 550                            ; 14155                          ;
;     -- sld_hub:auto_hub                     ; 543     ; 32               ; 152                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 550     ; 152              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 14155   ; 0                ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Partition Interface                         ;         ;                  ;                                ;                                ;
;     -- Input Ports                          ; 95      ; 177              ; 120                            ; 2                              ;
;     -- Output Ports                         ; 106     ; 194              ; 49                             ; 2                              ;
;     -- Bidir Ports                          ; 11      ; 0                ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Registered Ports                            ;         ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0       ; 3                ; 40                             ; 0                              ;
;     -- Registered Output Ports              ; 0       ; 107              ; 35                             ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Port Connectivity                           ;         ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0       ; 4                ; 48                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0       ; 62               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0       ; 0                ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0       ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0       ; 143              ; 21                             ; 0                              ;
;     -- Output Ports with no Source          ; 0       ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0       ; 148              ; 35                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0       ; 123              ; 37                             ; 0                              ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                   ; Partition ; Type          ; Location ; Status                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; AUD_ADCDAT                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- AUD_ADCDAT                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCDAT~input                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; AUD_ADCLRCK                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_ADCLRCK                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCLRCK~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; AUD_BCLK                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_BCLK                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_BCLK~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; AUD_DACDAT                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_DACDAT                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_DACDAT~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; AUD_DACLRCK                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_DACLRCK                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_DACLRCK~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; AUD_XCK                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_XCK                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_XCK~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; CLOCK_50                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX6[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX6[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX6[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX6[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX6[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX6[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX6[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX7[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX7[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX7[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX7[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX7[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX7[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX7[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; I2C_SCLK                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- I2C_SCLK                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- I2C_SCLK~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; I2C_SDAT                                                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- I2C_SDAT                                                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- I2C_SDAT~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; KEY[2]                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[2]                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[2]~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; KEY[3]                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[3]                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[3]~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LCD_BLON                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_BLON                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_BLON~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LCD_DATA[0]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[0]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[0]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LCD_DATA[1]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[1]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[1]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LCD_DATA[2]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[2]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[2]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LCD_DATA[3]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[3]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[3]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LCD_DATA[4]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[4]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[4]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LCD_DATA[5]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[5]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[5]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LCD_DATA[6]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[6]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[6]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LCD_DATA[7]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[7]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[7]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LCD_EN                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_EN                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_EN~output                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LCD_ON                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_ON                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_ON~output                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LCD_RS                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_RS                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_RS~output                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LCD_RW                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_RW                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_RW~output                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDG15[0]                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG15[0]                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG15[0]~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDG15[1]                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG15[1]                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG15[1]~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDG15[2]                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG15[2]                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG15[2]~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDG15[3]                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG15[3]                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG15[3]~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDG15[4]                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG15[4]                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG15[4]~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDG15[5]                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG15[5]                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG15[5]~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDG15[6]                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG15[6]                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG15[6]~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDG15[7]                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG15[7]                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG15[7]~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDG[8]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[8]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[8]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[10]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[10]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[10]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[11]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[11]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[11]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[12]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[12]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[12]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[13]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[13]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[13]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[14]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[14]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[14]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[15]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[15]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[15]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[16]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[16]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[16]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[17]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[17]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[17]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[7]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[8]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[9]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; PS2_CLK                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_CLK                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_CLK~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; PS2_DAT                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_DAT                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_DAT~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[10]                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[10]                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[10]~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[11]                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[11]                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[11]~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[12]                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[12]                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[12]~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[13]                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[13]                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[13]~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[14]                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[14]                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[14]~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[15]                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[15]                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[15]~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[16]                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[16]                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[16]~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[17]                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[17]                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[17]~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[4]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[5]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[6]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[7]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[8]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[9]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; busy                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- busy                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- busy~output                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_cpu_cpu_the_DE2_115_SOPC_cpu_cpu_nios2_oci_the_DE2_115_SOPC_cpu_cpu_debug_slave_wrapper_DE2_115_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_jtag_uart_DE2_115_SOPC_jtag_uart_alt_jtag_atlantic_clr                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_jtag_uart_DE2_115_SOPC_jtag_uart_alt_jtag_atlantic_ena                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_jtag_uart_DE2_115_SOPC_jtag_uart_alt_jtag_atlantic_ir_in_0_                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_jtag_uart_DE2_115_SOPC_jtag_uart_alt_jtag_atlantic_ir_out_0_                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_jtag_uart_DE2_115_SOPC_jtag_uart_alt_jtag_atlantic_jtag_state_cdr                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_jtag_uart_DE2_115_SOPC_jtag_uart_alt_jtag_atlantic_jtag_state_rti                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_jtag_uart_DE2_115_SOPC_jtag_uart_alt_jtag_atlantic_jtag_state_sdr                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_jtag_uart_DE2_115_SOPC_jtag_uart_alt_jtag_atlantic_jtag_state_udr                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_jtag_uart_DE2_115_SOPC_jtag_uart_alt_jtag_atlantic_raw_tck                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_jtag_uart_DE2_115_SOPC_jtag_uart_alt_jtag_atlantic_tdi                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_jtag_uart_DE2_115_SOPC_jtag_uart_alt_jtag_atlantic_tdo                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst13_jtag_uart_DE2_115_SOPC_jtag_uart_alt_jtag_atlantic_usr1                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_clr                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ena                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_0_                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_1_                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_0_                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_1_                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cir                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pir                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_rti                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sir                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_udr                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_uir                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tck                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tms                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdi                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdo                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_usr1                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_clr                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_ena                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_ir_in_0_                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_ir_out_0_                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_jtag_state_cdr                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_jtag_state_rti                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_jtag_state_sdr                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_jtag_state_udr                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_raw_tck                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_tdi                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_tdo                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_usr1                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                     ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 21,735                                                                       ;
;                                             ;                                                                              ;
; Total combinational functions               ; 18696                                                                        ;
; Logic element usage by number of LUT inputs ;                                                                              ;
;     -- 4 input functions                    ; 4837                                                                         ;
;     -- 3 input functions                    ; 6428                                                                         ;
;     -- <=2 input functions                  ; 7431                                                                         ;
;                                             ;                                                                              ;
; Logic elements by mode                      ;                                                                              ;
;     -- normal mode                          ; 14143                                                                        ;
;     -- arithmetic mode                      ; 4553                                                                         ;
;                                             ;                                                                              ;
; Total registers                             ; 15657                                                                        ;
;     -- Dedicated logic registers            ; 15657                                                                        ;
;     -- I/O registers                        ; 0                                                                            ;
;                                             ;                                                                              ;
; I/O pins                                    ; 130                                                                          ;
; Total memory bits                           ; 3001408                                                                      ;
;                                             ;                                                                              ;
; Embedded Multiplier 9-bit elements          ; 114                                                                          ;
;                                             ;                                                                              ;
; Total PLLs                                  ; 1                                                                            ;
;     -- PLLs                                 ; 1                                                                            ;
;                                             ;                                                                              ;
; Maximum fan-out node                        ; wb_clkGenerator:inst4|wb_clkGeneratorPLL:inst1|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 13989                                                                        ;
; Total fan-out                               ; 137201                                                                       ;
; Average fan-out                             ; 3.79                                                                         ;
+---------------------------------------------+------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+---------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+---------------------------------+
; DE2_115_SOPC:inst13|DE2_115_SOPC_cpu:cpu|DE2_115_SOPC_cpu_cpu:cpu|DE2_115_SOPC_cpu_cpu_bht_module:DE2_115_SOPC_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512     ; None                            ;
; DE2_115_SOPC:inst13|DE2_115_SOPC_cpu:cpu|DE2_115_SOPC_cpu_cpu:cpu|DE2_115_SOPC_cpu_cpu_dc_data_module:DE2_115_SOPC_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; None                            ;
; DE2_115_SOPC:inst13|DE2_115_SOPC_cpu:cpu|DE2_115_SOPC_cpu_cpu:cpu|DE2_115_SOPC_cpu_cpu_dc_tag_module:DE2_115_SOPC_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_lic1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 64           ; 11           ; 64           ; 11           ; 704     ; None                            ;
; DE2_115_SOPC:inst13|DE2_115_SOPC_cpu:cpu|DE2_115_SOPC_cpu_cpu:cpu|DE2_115_SOPC_cpu_cpu_dc_victim_module:DE2_115_SOPC_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256     ; None                            ;
; DE2_115_SOPC:inst13|DE2_115_SOPC_cpu:cpu|DE2_115_SOPC_cpu_cpu:cpu|DE2_115_SOPC_cpu_cpu_ic_data_module:DE2_115_SOPC_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768   ; None                            ;
; DE2_115_SOPC:inst13|DE2_115_SOPC_cpu:cpu|DE2_115_SOPC_cpu_cpu:cpu|DE2_115_SOPC_cpu_cpu_ic_tag_module:DE2_115_SOPC_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dad1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 128          ; 16           ; 128          ; 16           ; 2048    ; None                            ;
; DE2_115_SOPC:inst13|DE2_115_SOPC_cpu:cpu|DE2_115_SOPC_cpu_cpu:cpu|DE2_115_SOPC_cpu_cpu_nios2_oci:the_DE2_115_SOPC_cpu_cpu_nios2_oci|DE2_115_SOPC_cpu_cpu_nios2_ocimem:the_DE2_115_SOPC_cpu_cpu_nios2_ocimem|DE2_115_SOPC_cpu_cpu_ociram_sp_ram_module:DE2_115_SOPC_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192    ; None                            ;
; DE2_115_SOPC:inst13|DE2_115_SOPC_cpu:cpu|DE2_115_SOPC_cpu_cpu:cpu|DE2_115_SOPC_cpu_cpu_register_bank_a_module:DE2_115_SOPC_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; None                            ;
; DE2_115_SOPC:inst13|DE2_115_SOPC_cpu:cpu|DE2_115_SOPC_cpu_cpu:cpu|DE2_115_SOPC_cpu_cpu_register_bank_b_module:DE2_115_SOPC_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; None                            ;
; DE2_115_SOPC:inst13|DE2_115_SOPC_jtag_uart:jtag_uart|DE2_115_SOPC_jtag_uart_scfifo_r:the_DE2_115_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None                            ;
; DE2_115_SOPC:inst13|DE2_115_SOPC_jtag_uart:jtag_uart|DE2_115_SOPC_jtag_uart_scfifo_w:the_DE2_115_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None                            ;
; DE2_115_SOPC:inst13|DE2_115_SOPC_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_4ch1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                             ; AUTO ; Single Port      ; 51200        ; 32           ; --           ; --           ; 1638400 ; DE2_115_SOPC_onchip_memory2.hex ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_avalon_streaming_block_sink:sink_ctrl_inst|scfifo:sink_FIFO|scfifo_jf71:auto_generated|a_dpfifo_0pv:dpfifo|altsyncram_t7h1:FIFOram|ALTSYNCRAM                                                                                                                                                  ; AUTO ; Simple Dual Port ; 8            ; 58           ; 8            ; 58           ; 464     ; None                            ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_avalon_streaming_block_source:source_control_inst|scfifo:source_FIFO|scfifo_0h71:auto_generated|a_dpfifo_8qv:dpfifo|altsyncram_bah1:FIFOram|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; 32           ; 50           ; 32           ; 50           ; 1600    ; None                            ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_bit_reverse_core:\generate_bit_reverse_module:bit_reverse_inst|altera_fft_dual_port_ram:real_buf|altsyncram:\old_ram_gen:old_ram_component|altsyncram_p6q3:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; 8192         ; 50           ; 8192         ; 50           ; 409600  ; None                            ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_stage:\gen_natural_order_core:gen_stages:0:r22_stage|auk_dspip_r22sdf_delay:\gen_bfi:bfi_delblk_real|altera_fft_dual_port_ram:\gen_m4k_delay:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_caq3:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; 4094         ; 34           ; 4094         ; 34           ; 139196  ; None                            ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_stage:\gen_natural_order_core:gen_stages:0:r22_stage|auk_dspip_r22sdf_delay:\gen_bfii:bfii_delblk_real|altera_fft_dual_port_ram:\gen_m4k_delay:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_4aq3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 2046         ; 36           ; 2046         ; 36           ; 73656   ; None                            ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_stage:\gen_natural_order_core:gen_stages:1:r22_stage|auk_dspip_r22sdf_delay:\gen_bfi:bfi_delblk_real|altera_fft_dual_port_ram:\gen_m4k_delay:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_a9q3:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; 1022         ; 40           ; 1022         ; 40           ; 40880   ; None                            ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_stage:\gen_natural_order_core:gen_stages:1:r22_stage|auk_dspip_r22sdf_delay:\gen_bfii:bfii_delblk_real|altera_fft_dual_port_ram:\gen_m4k_delay:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_04q3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 510          ; 42           ; 510          ; 42           ; 21420   ; None                            ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_stage:\gen_natural_order_core:gen_stages:2:r22_stage|auk_dspip_r22sdf_delay:\gen_bfi:bfi_delblk_real|altera_fft_dual_port_ram:\gen_m4k_delay:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_c4q3:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; 254          ; 44           ; 254          ; 44           ; 11176   ; None                            ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_stage:\gen_natural_order_core:gen_stages:2:r22_stage|auk_dspip_r22sdf_delay:\gen_bfii:bfii_delblk_real|altera_fft_dual_port_ram:\gen_m4k_delay:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_a4q3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 126          ; 46           ; 126          ; 46           ; 5796    ; None                            ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_stage:\gen_natural_order_core:gen_stages:3:r22_stage|auk_dspip_r22sdf_delay:\gen_bfi:bfi_delblk_real|altera_fft_dual_port_ram:\gen_m4k_delay:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_a1q3:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; 62           ; 48           ; 62           ; 48           ; 2976    ; None                            ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_stage:\gen_natural_order_core:gen_stages:3:r22_stage|auk_dspip_r22sdf_delay:\gen_bfii:bfii_delblk_real|altera_fft_dual_port_ram:\gen_m4k_delay:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_g0q3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 30           ; 50           ; 30           ; 50           ; 1500    ; None                            ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_stage:\gen_natural_order_core:gen_stages:4:r22_stage|auk_dspip_r22sdf_delay:\gen_bfi:bfi_delblk_real|altera_fft_dual_port_ram:\gen_m4k_delay:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_m0q3:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; 14           ; 52           ; 14           ; 52           ; 728     ; None                            ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_twrom:\gen_natural_order_core:gen_stages:1:gen_twiddles:stg_twidrom2|altera_fft_single_port_rom:\gen_optimized_memory_delayed:single_port_rom_component_imag|altsyncram:\old_ram_gen:old_ram_component|altsyncram_g2u3:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; 2049         ; 18           ; --           ; --           ; 36882   ; FFTBlock_fft_ii_0_opt_twr1.hex  ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_twrom:\gen_natural_order_core:gen_stages:1:gen_twiddles:stg_twidrom2|altera_fft_single_port_rom:\gen_optimized_memory_delayed:single_port_rom_component_real|altsyncram:\old_ram_gen:old_ram_component|altsyncram_g2u3:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; 2049         ; 18           ; --           ; --           ; 36882   ; FFTBlock_fft_ii_0_opt_twr1.hex  ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_twrom:\gen_natural_order_core:gen_stages:2:gen_twiddles:stg_twidrom2|altera_fft_single_port_rom:\gen_optimized_memory_delayed:single_port_rom_component_imag|altsyncram:\old_ram_gen:old_ram_component|altsyncram_p0u3:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; 513          ; 18           ; --           ; --           ; 9234    ; FFTBlock_fft_ii_0_opt_twr2.hex  ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_twrom:\gen_natural_order_core:gen_stages:2:gen_twiddles:stg_twidrom2|altera_fft_single_port_rom:\gen_optimized_memory_delayed:single_port_rom_component_real|altsyncram:\old_ram_gen:old_ram_component|altsyncram_p0u3:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; 513          ; 18           ; --           ; --           ; 9234    ; FFTBlock_fft_ii_0_opt_twr2.hex  ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_twrom:\gen_natural_order_core:gen_stages:3:gen_twiddles:stg_twidrom2|altera_fft_single_port_rom:\gen_optimized_memory_delayed:single_port_rom_component_imag|altsyncram:\old_ram_gen:old_ram_component|altsyncram_kvt3:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; 129          ; 18           ; --           ; --           ; 2322    ; FFTBlock_fft_ii_0_opt_twr3.hex  ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_twrom:\gen_natural_order_core:gen_stages:3:gen_twiddles:stg_twidrom2|altera_fft_single_port_rom:\gen_optimized_memory_delayed:single_port_rom_component_real|altsyncram:\old_ram_gen:old_ram_component|altsyncram_kvt3:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; 129          ; 18           ; --           ; --           ; 2322    ; FFTBlock_fft_ii_0_opt_twr3.hex  ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_twrom:\gen_natural_order_core:gen_stages:4:gen_twiddles:stg_twidrom2|altera_fft_single_port_rom:\gen_optimized_memory_delayed:single_port_rom_component_imag|altsyncram:\old_ram_gen:old_ram_component|altsyncram_ttt3:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; 33           ; 18           ; --           ; --           ; 594     ; FFTBlock_fft_ii_0_opt_twr4.hex  ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_twrom:\gen_natural_order_core:gen_stages:4:gen_twiddles:stg_twidrom2|altera_fft_single_port_rom:\gen_optimized_memory_delayed:single_port_rom_component_real|altsyncram:\old_ram_gen:old_ram_component|altsyncram_ttt3:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; 33           ; 18           ; --           ; --           ; 594     ; FFTBlock_fft_ii_0_opt_twr4.hex  ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_twrom:\gen_natural_order_core:gen_stages:5:gen_twiddles:stg_twidrom2|altera_fft_single_port_rom:\gen_optimized_memory_delayed:single_port_rom_component_imag|altsyncram:\old_ram_gen:old_ram_component|altsyncram_fst3:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; 9            ; 18           ; --           ; --           ; 162     ; FFTBlock_fft_ii_0_opt_twr5.hex  ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_twrom:\gen_natural_order_core:gen_stages:5:gen_twiddles:stg_twidrom2|altera_fft_single_port_rom:\gen_optimized_memory_delayed:single_port_rom_component_real|altsyncram:\old_ram_gen:old_ram_component|altsyncram_fst3:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; 9            ; 18           ; --           ; --           ; 162     ; FFTBlock_fft_ii_0_opt_twr5.hex  ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_twrom:\gen_natural_order_core:gen_stages:6:gen_twiddles:stg_twidrom2|altera_fft_single_port_rom:\gen_optimized_memory_delayed:single_port_rom_component_imag|altsyncram:\old_ram_gen:old_ram_component|altsyncram_8st3:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; 3            ; 18           ; --           ; --           ; 54      ; FFTBlock_fft_ii_0_opt_twr6.hex  ;
; projectDesign:inst15|magnitude_wrapper:inst2|fft_wrapper:fft_wrapper_inst|FFTBlock:fft_inst|FFTBlock_fft_ii_0:fft_ii_0|auk_dspip_r22sdf_top:auk_dspip_r22sdf_top_inst|auk_dspip_r22sdf_core:r22sdf_core_inst|auk_dspip_r22sdf_twrom:\gen_natural_order_core:gen_stages:6:gen_twiddles:stg_twidrom2|altera_fft_single_port_rom:\gen_optimized_memory_delayed:single_port_rom_component_real|altsyncram:\old_ram_gen:old_ram_component|altsyncram_8st3:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; 3            ; 18           ; --           ; --           ; 54      ; FFTBlock_fft_ii_0_opt_twr6.hex  ;
; projectDesign:inst15|shiftReqisterFFT:inst|AsyncFIFO:AsyncFIFO_inst|dcfifo:dcfifo_component|dcfifo_09h1:auto_generated|altsyncram_qe41:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8192         ; 16           ; 8192         ; 16           ; 131072  ; None                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6524:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; 128          ; 17           ; 128          ; 17           ; 2176    ; None                            ;
; wb_NiosProcessor:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; None                            ;
; wb_NiosProcessor:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_i2g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; 64           ; 15           ; 64           ; 15           ; 960     ; cpu_ic_tag_ram.mif              ;
; wb_NiosProcessor:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_f572:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                         ; AUTO ; True Dual Port   ; 256          ; 32           ; 256          ; 32           ; 8192    ; cpu_ociram_default_contents.mif ;
; wb_NiosProcessor:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_lrf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; cpu_rf_ram_a.mif                ;
; wb_NiosProcessor:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_mrf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; cpu_rf_ram_b.mif                ;
; wb_NiosProcessor:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None                            ;
; wb_NiosProcessor:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None                            ;
; wb_NiosProcessor:inst|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_aqb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                            ; AUTO ; Single Port      ; 10240        ; 32           ; --           ; --           ; 327680  ; onchip_mem.hex                  ;
; wb_NiosProcessor:inst|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|altsyncram_7bh1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048    ; None                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+---------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 2           ;
; Simple Multipliers (18-bit)           ; 56          ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 114         ;
; Signed Embedded Multipliers           ; 47          ;
; Unsigned Embedded Multipliers         ; 7           ;
; Mixed Sign Embedded Multipliers       ; 4           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon May 01 13:46:14 2023
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off Lab5 -c Ver2 --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 33 of its 67 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 34 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 3 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "KEY[2]"
    Warning (15610): No output dependent on input pin "KEY[1]"
    Warning (15610): No output dependent on input pin "SW[16]"
Info (21057): Implemented 23947 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 27 input pins
    Info (21059): Implemented 96 output pins
    Info (21060): Implemented 11 bidirectional pins
    Info (21061): Implemented 22206 logic cells
    Info (21064): Implemented 1491 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 114 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4817 megabytes
    Info: Processing ended: Mon May 01 13:46:24 2023
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


