/////////////////////////////////////////////////////////////////////////////////////             RTL CODE                 //////////////////////////////////////////////////////////////////////////////////////////



`timescale 1us/1ps
module gen(output reg clk);
	initial 
		begin 
		clk=0;
		forever #0.00095 clk=~clk;
		end
endmodule
