<?xml version="1.0" encoding="UTF-8"?>
<!--           
//                                                                                                    //
// Generated File Do Not EDIT                                                                         //
//                                                                                                    //
// ./tools/verilog/gen_tb -vendor opencores.org -library logic  -component serial_rcvr  -version fifo //
//                                                                                                    //
-->           
<ipxact:design
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
    http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
<ipxact:vendor>opencores.org</ipxact:vendor>
<ipxact:library>logic</ipxact:library>
<ipxact:name>serial_rcvr</ipxact:name>
<ipxact:version>fifo_duth.design</ipxact:version>
<ipxact:adHocConnections>

<ipxact:adHocConnection>
<ipxact:name>clk</ipxact:name>
 <ipxact:portReferences>
<ipxact:externalPortReference  portRef="clk" />
<ipxact:internalPortReference  componentRef="dut" portRef="clk" />
</ipxact:portReferences>
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>data_avail</ipxact:name>
 <ipxact:portReferences>
<ipxact:externalPortReference  portRef="data_avail" />
<ipxact:internalPortReference  componentRef="dut" portRef="data_avail" />
</ipxact:portReferences>
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>data_out</ipxact:name>
<ipxact:portReferences>
<ipxact:externalPortReference portRef="data_out" left="WIDTH-1" right="0" />
<ipxact:internalPortReference  componentRef="dut" portRef="data_out" />
</ipxact:portReferences>
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>edge_enable</ipxact:name>
 <ipxact:portReferences>
<ipxact:externalPortReference  portRef="edge_enable" />
<ipxact:internalPortReference  componentRef="dut" portRef="edge_enable" />
</ipxact:portReferences>
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>pad_in</ipxact:name>
 <ipxact:portReferences>
<ipxact:externalPortReference  portRef="pad_in" />
<ipxact:internalPortReference  componentRef="dut" portRef="pad_in" />
</ipxact:portReferences>
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>parity_enable</ipxact:name>
 <ipxact:portReferences>
<ipxact:externalPortReference  portRef="parity_enable" />
<ipxact:internalPortReference  componentRef="dut" portRef="parity_enable" />
</ipxact:portReferences>
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>parity_error</ipxact:name>
 <ipxact:portReferences>
<ipxact:externalPortReference  portRef="parity_error" />
<ipxact:internalPortReference  componentRef="dut" portRef="parity_error" />
</ipxact:portReferences>
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>parity_force</ipxact:name>
 <ipxact:portReferences>
<ipxact:externalPortReference  portRef="parity_force" />
<ipxact:internalPortReference  componentRef="dut" portRef="parity_force" />
</ipxact:portReferences>
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>parity_type</ipxact:name>
 <ipxact:portReferences>
<ipxact:externalPortReference  portRef="parity_type" />
<ipxact:internalPortReference  componentRef="dut" portRef="parity_type" />
</ipxact:portReferences>
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>rcv_stb</ipxact:name>
 <ipxact:portReferences>
<ipxact:externalPortReference  portRef="rcv_stb" />
<ipxact:internalPortReference  componentRef="dut" portRef="rcv_stb" />
</ipxact:portReferences>
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>reset</ipxact:name>
 <ipxact:portReferences>
<ipxact:externalPortReference  portRef="reset" />
<ipxact:internalPortReference  componentRef="dut" portRef="reset" />
</ipxact:portReferences>
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>stop_error</ipxact:name>
 <ipxact:portReferences>
<ipxact:externalPortReference  portRef="stop_error" />
<ipxact:internalPortReference  componentRef="dut" portRef="stop_error" />
</ipxact:portReferences>
</ipxact:adHocConnection>


</ipxact:adHocConnections>
<ipxact:componentInstances>

<ipxact:componentInstance>
<ipxact:instanceName>dut</ipxact:instanceName>
<ipxact:componentRef vendor="opencores.org" library="logic" name="serial_rcvr" version="fifo" />
<ipxact:configurableElementValues>
 <ipxact:configurableElementValue referenceId="RX_FIFO_SIZE">RX_FIFO_SIZE</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="RX_FIFO_WORDS">RX_FIFO_WORDS</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="SAMPLE">SAMPLE</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="SIZE">SIZE</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="START_VALUE">START_VALUE</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="STOP_VALUE">STOP_VALUE</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="WIDTH">WIDTH</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>
</ipxact:componentInstances>
</ipxact:design>
