Fitter report for Eth_max10
Thu Aug 02 16:03:41 2018
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Aug 02 16:03:41 2018           ;
; Quartus Prime Version              ; 16.0.0 Build 211 04/27/2016 SJ Standard Edition ;
; Revision Name                      ; Eth_max10                                       ;
; Top-level Entity Name              ; top                                             ;
; Family                             ; MAX 10                                          ;
; Device                             ; 10M50DAF484C6GES                                ;
; Timing Models                      ; Preliminary                                     ;
; Total logic elements               ; 9,500 / 49,760 ( 19 % )                         ;
;     Total combinational functions  ; 7,387 / 49,760 ( 15 % )                         ;
;     Dedicated logic registers      ; 5,978 / 49,760 ( 12 % )                         ;
; Total registers                    ; 5990                                            ;
; Total pins                         ; 27 / 360 ( 8 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 608,769 / 1,677,312 ( 36 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                   ;
; ADC blocks                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M50DAF484C6GES                      ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Fitter Initial Placement Seed                                              ; 2                                     ; 1                                     ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  18.4%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; user_led[0]  ; Missing drive strength and slew rate ;
; user_led[1]  ; Missing drive strength and slew rate ;
; user_led[2]  ; Missing drive strength and slew rate ;
; user_led[3]  ; Missing drive strength and slew rate ;
; user_led[4]  ; Missing drive strength and slew rate ;
; enet_mdc     ; Incomplete set of assignments        ;
; enet_resetn  ; Missing drive strength and slew rate ;
; enet_gtx_clk ; Missing drive strength and slew rate ;
; enet_tx_d[0] ; Missing drive strength and slew rate ;
; enet_tx_d[1] ; Missing drive strength and slew rate ;
; enet_tx_d[2] ; Missing drive strength and slew rate ;
; enet_tx_d[3] ; Missing drive strength and slew rate ;
; enet_tx_en   ; Missing drive strength and slew rate ;
; enet_mdio    ; Incomplete set of assignments        ;
+--------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                     ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                        ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[0]                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[1]                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[2]                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a2                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[3]                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a3                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[4]                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a4                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[5]                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a5                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[6]                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a6                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[7]                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a7                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated|q_b[0] ; PORTBDATAOUT     ;                       ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated|q_b[1] ; PORTBDATAOUT     ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 13814 ) ; 0.00 % ( 0 / 13814 )       ; 0.00 % ( 0 / 13814 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 13814 ) ; 0.00 % ( 0 / 13814 )       ; 0.00 % ( 0 / 13814 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 13369 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 195 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 237 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/intelFPGA/Max10tse/max10tse(2)_project/output_files/Eth_max10.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 9,500 / 49,760 ( 19 % )      ;
;     -- Combinational with no register       ; 3522                         ;
;     -- Register only                        ; 2113                         ;
;     -- Combinational with a register        ; 3865                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 3761                         ;
;     -- 3 input functions                    ; 1394                         ;
;     -- <=2 input functions                  ; 2232                         ;
;     -- Register only                        ; 2113                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 5845                         ;
;     -- arithmetic mode                      ; 1542                         ;
;                                             ;                              ;
; Total registers*                            ; 5,990 / 51,509 ( 12 % )      ;
;     -- Dedicated logic registers            ; 5,978 / 49,760 ( 12 % )      ;
;     -- I/O registers                        ; 12 / 1,749 ( < 1 % )         ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 763 / 3,110 ( 25 % )         ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 27 / 360 ( 8 % )             ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )               ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )              ;
;                                             ;                              ;
; Global signals                              ; 18                           ;
; M9Ks                                        ; 88 / 182 ( 48 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                ;
; Total block memory bits                     ; 608,769 / 1,677,312 ( 36 % ) ;
; Total block memory implementation bits      ; 811,008 / 1,677,312 ( 48 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )              ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global clocks                               ; 18 / 20 ( 90 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 6.3% / 6.4% / 6.2%           ;
; Peak interconnect usage (total/H/V)         ; 27.5% / 27.7% / 28.0%        ;
; Maximum fan-out                             ; 2892                         ;
; Highest non-global fan-out                  ; 460                          ;
; Total fan-out                               ; 51071                        ;
; Average fan-out                             ; 3.26                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                          ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                       ;                                ;
; Total logic elements                        ; 9205 / 49760 ( 18 % ) ; 129 / 49760 ( < 1 % ) ; 166 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 3386                  ; 57                    ; 79                    ; 0                              ;
;     -- Register only                        ; 2089                  ; 8                     ; 16                    ; 0                              ;
;     -- Combinational with a register        ; 3730                  ; 64                    ; 71                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 3638                  ; 56                    ; 67                    ; 0                              ;
;     -- 3 input functions                    ; 1334                  ; 19                    ; 41                    ; 0                              ;
;     -- <=2 input functions                  ; 2144                  ; 46                    ; 42                    ; 0                              ;
;     -- Register only                        ; 2089                  ; 8                     ; 16                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                       ;                                ;
;     -- normal mode                          ; 5586                  ; 117                   ; 142                   ; 0                              ;
;     -- arithmetic mode                      ; 1530                  ; 4                     ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total registers                             ; 5831                  ; 72                    ; 87                    ; 0                              ;
;     -- Dedicated logic registers            ; 5819 / 49760 ( 12 % ) ; 72 / 49760 ( < 1 % )  ; 87 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 24                    ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 737 / 3110 ( 24 % )   ; 12 / 3110 ( < 1 % )   ; 14 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 27                    ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 608769                ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                        ; 811008                ; 0                     ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 88 / 182 ( 48 % )     ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 12 / 24 ( 50 % )      ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 4 / 24 ( 16 % )                ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Double Data Rate I/O output circuitry       ; 6 / 500 ( 1 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                       ;                                ;
;     -- Input Connections                    ; 3288                  ; 72                    ; 129                   ; 2                              ;
;     -- Registered Input Connections         ; 3034                  ; 33                    ; 95                    ; 0                              ;
;     -- Output Connections                   ; 383                   ; 48                    ; 163                   ; 2897                           ;
;     -- Registered Output Connections        ; 1                     ; 47                    ; 163                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                       ;                                ;
;     -- Total Connections                    ; 50075                 ; 618                   ; 944                   ; 2908                           ;
;     -- Registered Connections               ; 22889                 ; 347                   ; 654                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                       ;                                ;
;     -- Top                                  ; 450                   ; 75                    ; 247                   ; 2899                           ;
;     -- pzdyqx:nabboc                        ; 75                    ; 0                     ; 45                    ; 0                              ;
;     -- sld_hub:auto_hub                     ; 247                   ; 45                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 2899                  ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                       ;                                ;
;     -- Input Ports                          ; 41                    ; 11                    ; 64                    ; 2                              ;
;     -- Output Ports                         ; 18                    ; 4                     ; 81                    ; 5                              ;
;     -- Bidir Ports                          ; 1                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 3                     ; 42                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                     ; 5                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 47                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 52                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                     ; 59                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk_50_max10    ; M9    ; 2        ; 0            ; 18           ; 21           ; 87                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; 0         ;
; clk_50_max10(n) ; M8    ; 2        ; 0            ; 18           ; 14           ; 0                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; 0         ;
; enet_rx_clk     ; P3    ; 2        ; 0            ; 16           ; 14           ; 1614                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; enet_rx_d[0]    ; N9    ; 2        ; 0            ; 13           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; enet_rx_d[1]    ; T1    ; 2        ; 0            ; 15           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; enet_rx_d[2]    ; N1    ; 2        ; 0            ; 13           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; enet_rx_d[3]    ; T3    ; 2        ; 0            ; 12           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; enet_rx_dv      ; T2    ; 2        ; 0            ; 15           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; fpga_resetn     ; D9    ; 8        ; 31           ; 39           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; user_pb[0]      ; L22   ; 5        ; 78           ; 25           ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; user_pb[1]      ; M21   ; 5        ; 78           ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; user_pb[2]      ; M22   ; 5        ; 78           ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; user_pb[3]      ; N21   ; 5        ; 78           ; 25           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; enet_gtx_clk ; T5    ; 2        ; 0            ; 3            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_mdc     ; Y6    ; 3        ; 20           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_resetn  ; V8    ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_tx_d[0] ; R5    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_tx_d[1] ; P5    ; 2        ; 0            ; 23           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_tx_d[2] ; W1    ; 2        ; 0            ; 9            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_tx_d[3] ; W2    ; 2        ; 0            ; 9            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_tx_en   ; R4    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[0]  ; T20   ; 5        ; 78           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[1]  ; U22   ; 5        ; 78           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[2]  ; U21   ; 5        ; 78           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[3]  ; AA21  ; 5        ; 78           ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[4]  ; AA22  ; 5        ; 78           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; enet_mdio ; Y5    ; 3        ; 18           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_oen (inverted) ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; D9       ; DIFFIO_RX_T42n, DIFFOUT_T42n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; fpga_resetn         ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 14 / 36 ( 39 % ) ; 2.5V          ; --           ;
; 3        ; 3 / 48 ( 6 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 9 / 40 ( 23 % )  ; 1.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 52 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 5 / 36 ( 14 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; user_led[3]                          ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; user_led[4]                          ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; fpga_resetn                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; user_pb[0]                           ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; clk_50_max10(n)                      ; input  ; LVDS                  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 74         ; 2        ; clk_50_max10                         ; input  ; LVDS                  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; user_pb[1]                           ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 315        ; 5        ; user_pb[2]                           ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 87         ; 2        ; enet_rx_d[2]                         ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; enet_rx_d[0]                         ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; user_pb[3]                           ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; enet_rx_clk                          ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; enet_tx_d[1]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; enet_tx_en                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 82         ; 2        ; enet_tx_d[0]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; enet_rx_d[1]                         ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; enet_rx_dv                           ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; enet_rx_d[3]                         ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; enet_gtx_clk                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; user_led[0]                          ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; user_led[2]                          ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; user_led[1]                          ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; enet_resetn                          ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; enet_tx_d[2]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; enet_tx_d[3]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; enet_mdio                            ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 139        ; 3        ; enet_mdc                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                      ;
+-------------------------------+------------------------------------------------------------------+
; Name                          ; pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------+
; SDC pin name                  ; i_pll|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                           ;
; Compensate clock              ; clock0                                                           ;
; Compensated input/output pins ; --                                                               ;
; Switchover type               ; --                                                               ;
; Input frequency 0             ; 50.0 MHz                                                         ;
; Input frequency 1             ; --                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                         ;
; Nominal VCO frequency         ; 500.0 MHz                                                        ;
; VCO post scale K counter      ; 2                                                                ;
; VCO frequency control         ; Auto                                                             ;
; VCO phase shift step          ; 250 ps                                                           ;
; VCO multiply                  ; --                                                               ;
; VCO divide                    ; --                                                               ;
; Freq min lock                 ; 30.0 MHz                                                         ;
; Freq max lock                 ; 65.02 MHz                                                        ;
; M VCO Tap                     ; 0                                                                ;
; M Initial                     ; 1                                                                ;
; M value                       ; 10                                                               ;
; N value                       ; 1                                                                ;
; Charge pump current           ; setting 1                                                        ;
; Loop filter resistance        ; setting 27                                                       ;
; Loop filter capacitance       ; setting 0                                                        ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                             ;
; Bandwidth type                ; Medium                                                           ;
; Real time reconfigurable      ; Off                                                              ;
; Scan chain MIF file           ; --                                                               ;
; Preserve PLL counter order    ; Off                                                              ;
; PLL location                  ; PLL_1                                                            ;
; Inclk0 signal                 ; clk_50_max10                                                     ;
; Inclk1 signal                 ; --                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                    ;
; Inclk1 signal type            ; --                                                               ;
+-------------------------------+------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+
; pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)    ; 11.25 (250 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even     ; --            ; 1       ; 0       ; i_pll|altpll_component|auto_generated|pll1|clk[0] ;
; pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 2.25 (250 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even   ; --            ; 1       ; 0       ; i_pll|altpll_component|auto_generated|pll1|clk[1] ;
; pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 20  ; 2.5 MHz          ; 0 (0 ps)    ; 0.23 (250 ps)    ; 50/50      ; C2      ; 200           ; 100/100 Even ; --            ; 1       ; 0       ; i_pll|altpll_component|auto_generated|pll1|clk[2] ;
; pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 5    ; 2   ; 125.0 MHz        ; 11 (250 ps) ; 11.25 (250 ps)   ; 50/50      ; C3      ; 4             ; 2/2 Even     ; --            ; 1       ; 1       ; i_pll|altpll_component|auto_generated|pll1|clk[3] ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                     ; Entity Name                                      ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
; |top                                                                                                                                    ; 9500 (78)   ; 5978 (70)                 ; 12 (12)       ; 608769      ; 88   ; 1          ; 0            ; 0       ; 0         ; 27   ; 0            ; 3522 (8)     ; 2113 (2)          ; 3865 (69)        ; 0          ; |top                                                                                                                                                                                                                                                                                                                                                                    ; top                                              ; work         ;
;    |clkctrl:clkctrl_inst0|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|clkctrl:clkctrl_inst0                                                                                                                                                                                                                                                                                                                                              ; clkctrl                                          ; clkctrl      ;
;       |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|clkctrl:clkctrl_inst0|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                            ; clkctrl_altclkctrl_0                             ; clkctrl      ;
;          |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|clkctrl:clkctrl_inst0|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                                ; clkctrl_altclkctrl_0_sub                         ; clkctrl      ;
;    |clkctrl:clkctrl_inst1|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|clkctrl:clkctrl_inst1                                                                                                                                                                                                                                                                                                                                              ; clkctrl                                          ; clkctrl      ;
;       |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|clkctrl:clkctrl_inst1|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                            ; clkctrl_altclkctrl_0                             ; clkctrl      ;
;          |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|clkctrl:clkctrl_inst1|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                                ; clkctrl_altclkctrl_0_sub                         ; clkctrl      ;
;    |debounce:debounce_inst|                                                                                                             ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 16 (16)          ; 0          ; |top|debounce:debounce_inst                                                                                                                                                                                                                                                                                                                                             ; debounce                                         ; work         ;
;    |gtx_clk:gtx_clk_inst|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|gtx_clk:gtx_clk_inst                                                                                                                                                                                                                                                                                                                                               ; gtx_clk                                          ; gtx_clk      ;
;       |altera_gpio_lite:gtx_clk_inst|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|gtx_clk:gtx_clk_inst|altera_gpio_lite:gtx_clk_inst                                                                                                                                                                                                                                                                                                                 ; altera_gpio_lite                                 ; gtx_clk      ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|gtx_clk:gtx_clk_inst|altera_gpio_lite:gtx_clk_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                            ; altgpio_one_bit                                  ; gtx_clk      ;
;    |pll:i_pll|                                                                                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |top|pll:i_pll                                                                                                                                                                                                                                                                                                                                                          ; pll                                              ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |top|pll:i_pll|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                  ; altpll                                           ; work         ;
;          |pll_altpll:auto_generated|                                                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated                                                                                                                                                                                                                                                                                                        ; pll_altpll                                       ; work         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 129 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 8 (0)             ; 64 (0)           ; 0          ; |top|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                      ; pzdyqx                                           ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 129 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (4)       ; 8 (1)             ; 64 (8)           ; 0          ; |top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                         ; pzdyqx_impl                                      ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                ; 60 (30)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (22)      ; 7 (7)             ; 21 (1)           ; 0          ; |top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                           ; GHVD5181                                         ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; 0          ; |top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                         ; LQYT7093                                         ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0          ; |top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                       ; KIFI3548                                         ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; 0          ; |top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                       ; LQYT7093                                         ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                       ; PUDL0439                                         ; work         ;
;    |qsys_top:qsys_top_0|                                                                                                                ; 9101 (0)    ; 5732 (0)                  ; 0 (0)         ; 608769      ; 88   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3369 (0)     ; 2087 (0)          ; 3645 (0)         ; 0          ; |top|qsys_top:qsys_top_0                                                                                                                                                                                                                                                                                                                                                ; qsys_top                                         ; qsys_top     ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |top|qsys_top:qsys_top_0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                         ; altera_reset_controller                          ; qsys_top     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                              ; altera_reset_synchronizer                        ; qsys_top     ;
;       |eth_gen:eth_gen_0|                                                                                                               ; 1471 (853)  ; 563 (441)                 ; 0 (0)         ; 177         ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 889 (395)    ; 80 (77)           ; 502 (351)        ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0                                                                                                                                                                                                                                                                                                                              ; eth_gen                                          ; qsys_top     ;
;          |crcgen_dat32:crcgen_inst|                                                                                                     ; 444 (0)     ; 74 (0)                    ; 0 (0)         ; 66          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 370 (0)      ; 3 (0)             ; 71 (0)           ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst                                                                                                                                                                                                                                                                                                     ; crcgen_dat32                                     ; qsys_top     ;
;             |crc32_gen:crc32_gen_inst|                                                                                                  ; 444 (0)     ; 74 (0)                    ; 0 (0)         ; 66          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 370 (0)      ; 3 (0)             ; 71 (0)           ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst                                                                                                                                                                                                                                                                            ; crc32_gen                                        ; qsys_top     ;
;                |crc32_calculator:crc32_calculator_u0|                                                                                   ; 444 (0)     ; 74 (0)                    ; 0 (0)         ; 66          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 370 (0)      ; 3 (0)             ; 71 (0)           ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0                                                                                                                                                                                                                                       ; crc32_calculator                                 ; qsys_top     ;
;                   |avalon_st_to_crc_if_bridge:crc_bridge_u0|                                                                            ; 44 (39)     ; 42 (38)                   ; 0 (0)         ; 66          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 3 (2)             ; 39 (36)          ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0                                                                                                                                                                                              ; avalon_st_to_crc_if_bridge                       ; qsys_top     ;
;                      |altshift_taps:CRC_OUT_LATCH_rtl_0|                                                                                ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 66          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 3 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0|altshift_taps:CRC_OUT_LATCH_rtl_0                                                                                                                                                            ; altshift_taps                                    ; work         ;
;                         |shift_taps_4vl:auto_generated|                                                                                 ; 5 (1)       ; 4 (1)                     ; 0 (0)         ; 66          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (1)             ; 3 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0|altshift_taps:CRC_OUT_LATCH_rtl_0|shift_taps_4vl:auto_generated                                                                                                                              ; shift_taps_4vl                                   ; work         ;
;                            |altsyncram_gca1:altsyncram2|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 66          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0|altshift_taps:CRC_OUT_LATCH_rtl_0|shift_taps_4vl:auto_generated|altsyncram_gca1:altsyncram2                                                                                                  ; altsyncram_gca1                                  ; work         ;
;                            |cntr_hjg:cntr3|                                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0|altshift_taps:CRC_OUT_LATCH_rtl_0|shift_taps_4vl:auto_generated|cntr_hjg:cntr3                                                                                                               ; cntr_hjg                                         ; work         ;
;                            |cntr_q3f:cntr1|                                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0|altshift_taps:CRC_OUT_LATCH_rtl_0|shift_taps_4vl:auto_generated|cntr_q3f:cntr1                                                                                                               ; cntr_q3f                                         ; work         ;
;                   |crc_ethernet:crc32_u0|                                                                                               ; 430 (0)     ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (0)      ; 0 (0)             ; 62 (0)           ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0                                                                                                                                                                                                                 ; crc_ethernet                                     ; qsys_top     ;
;                      |crc32_dat32_any_byte:cr|                                                                                          ; 398 (64)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (64)     ; 0 (0)             ; 30 (0)           ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr                                                                                                                                                                                         ; crc32_dat32_any_byte                             ; qsys_top     ;
;                         |crc32_dat16:b|                                                                                                 ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b                                                                                                                                                                           ; crc32_dat16                                      ; qsys_top     ;
;                            |crc32_dat16_factor:cc|                                                                                      ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc                                                                                                                                                     ; crc32_dat16_factor                               ; qsys_top     ;
;                               |xor6:x0i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x0i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x10i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x10i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x11i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x11i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x12i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x12i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x13i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x13i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x14i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x14i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x15i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x15i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x16i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x16i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x17i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x17i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x18i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x18i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x19i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x19i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x1i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x1i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x20i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x20i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x21i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x21i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x22i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x22i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x23i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x23i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x24i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x24i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x25i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x25i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x26i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x26i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x27i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x27i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x28i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x28i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x29i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x29i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x2i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x2i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x30i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x30i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x31i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x31i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x32i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x32i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x33i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x33i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x35i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x35i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x37i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x37i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x38i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x38i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x3i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x3i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x40i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x40i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x41i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x41i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x43i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x43i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x44i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x44i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x49i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x49i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x4i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x4i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x5i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x5i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x6i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x6i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x7i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x7i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x8i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x8i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x9i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x9i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                         |crc32_dat24:c|                                                                                                 ; 103 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c                                                                                                                                                                           ; crc32_dat24                                      ; qsys_top     ;
;                            |crc32_dat24_factor:cc|                                                                                      ; 103 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc                                                                                                                                                     ; crc32_dat24_factor                               ; qsys_top     ;
;                               |xor6:x0i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x0i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x100i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x100i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x101i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x101i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x102i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x102i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x103i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x103i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x104i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x104i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x10i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x10i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x118i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x118i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x11i|                                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x11i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x12i|                                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x12i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x13i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x13i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x14i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x14i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x15i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x15i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x16i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x16i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x17i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x17i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x18i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x18i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x19i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x19i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x1i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x1i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x20i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x20i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x21i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x21i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x22i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x22i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x23i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x23i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x24i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x24i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x25i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x25i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x26i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x26i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x27i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x27i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x28i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x28i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x29i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x29i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x2i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x2i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x30i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x30i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x31i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x31i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x3i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x3i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x4i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x4i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x5i|                                                                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x5i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x6i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x6i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x7i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x7i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x89i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x89i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x8i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x8i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x90i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x90i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x91i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x91i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x92i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x92i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x93i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x93i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x94i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x94i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x95i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x95i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x96i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x96i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x98i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x98i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x9i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x9i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                         |crc32_dat32:d|                                                                                                 ; 133 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (0)      ; 0 (0)             ; 12 (0)           ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d                                                                                                                                                                           ; crc32_dat32                                      ; qsys_top     ;
;                            |crc32_dat32_factor:cc|                                                                                      ; 133 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (0)      ; 0 (0)             ; 12 (0)           ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc                                                                                                                                                     ; crc32_dat32_factor                               ; qsys_top     ;
;                               |xor6:x0i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x0i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x10i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x10i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x11i|                                                                                               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x11i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x12i|                                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x12i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x13i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x13i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x14i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x14i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x15i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x15i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x16i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x16i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x17i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x17i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x18i|                                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x18i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x19i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x19i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x1i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x1i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x20i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x20i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x21i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x21i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x22i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x22i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x23i|                                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x23i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x24i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x24i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x25i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x25i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x26i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x26i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x27i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x27i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x28i|                                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x28i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x29i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x29i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x2i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x2i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x30i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x30i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x31i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x31i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x3i|                                                                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x3i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x4i|                                                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x4i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x556i|                                                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x556i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x557i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x557i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x558i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x558i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x559i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x559i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x560i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x560i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x561i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x561i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x562i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x562i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x563i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x563i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x565i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x565i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x566i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x566i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x567i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x567i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x568i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x568i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x569i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x569i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x571i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x571i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x572i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x572i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x573i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x573i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x574i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x574i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x575i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x575i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x576i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x576i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x577i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x577i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x578i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x578i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x579i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x579i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x582i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x582i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x583i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x583i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x584i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x584i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x587i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x587i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x588i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x588i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x592i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x592i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x595i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x595i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x596i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x596i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x5i|                                                                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x5i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x6i|                                                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x6i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x7i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x7i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x8i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x8i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x9i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x9i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                         |crc32_dat8:a|                                                                                                  ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a                                                                                                                                                                            ; crc32_dat8                                       ; qsys_top     ;
;                            |crc32_dat8_factor:cc|                                                                                       ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc                                                                                                                                                       ; crc32_dat8_factor                                ; qsys_top     ;
;                               |xor6:x0i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x0i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x10i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x10i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x11i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x11i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x12i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x12i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x13i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x13i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x14i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x14i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x15i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x15i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x16i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x16i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x17i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x17i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x18i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x18i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x19i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x19i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x1i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x1i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x20i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x20i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x21i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x21i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x22i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x22i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x23i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x23i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x24i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x24i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x26i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x26i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x27i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x27i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x28i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x28i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x29i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x29i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x2i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x2i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x30i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x30i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x31i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x31i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x33i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x33i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x35i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x35i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x3i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x3i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x42i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x42i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x4i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x4i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x5i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x5i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x6i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x6i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x7i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x7i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x8i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x8i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x9i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x9i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                      |crc_register:rg|                                                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc_register:rg                                                                                                                                                                                                 ; crc_register                                     ; qsys_top     ;
;          |lpm_divide:Mod0|                                                                                                              ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                              ; lpm_divide                                       ; work         ;
;             |lpm_divide_4nl:auto_generated|                                                                                             ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|lpm_divide:Mod0|lpm_divide_4nl:auto_generated                                                                                                                                                                                                                                                                                ; lpm_divide_4nl                                   ; work         ;
;                |sign_div_unsign_3nh:divider|                                                                                            ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|lpm_divide:Mod0|lpm_divide_4nl:auto_generated|sign_div_unsign_3nh:divider                                                                                                                                                                                                                                                    ; sign_div_unsign_3nh                              ; work         ;
;                   |alt_u_div_gke:divider|                                                                                               ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|lpm_divide:Mod0|lpm_divide_4nl:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_gke:divider                                                                                                                                                                                                                              ; alt_u_div_gke                                    ; work         ;
;          |prbs23:prbs_tx0|                                                                                                              ; 92 (92)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 33 (33)          ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|prbs23:prbs_tx0                                                                                                                                                                                                                                                                                                              ; prbs23                                           ; qsys_top     ;
;          |prbs23:prbs_tx1|                                                                                                              ; 93 (93)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 43 (43)          ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|prbs23:prbs_tx1                                                                                                                                                                                                                                                                                                              ; prbs23                                           ; qsys_top     ;
;          |shiftreg_ctrl:shiftreg_ctrl_inst|                                                                                             ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 15          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|shiftreg_ctrl:shiftreg_ctrl_inst                                                                                                                                                                                                                                                                                             ; shiftreg_ctrl                                    ; qsys_top     ;
;             |altshift_taps:ALTSHIFT_TAPS_component|                                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 15          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|shiftreg_ctrl:shiftreg_ctrl_inst|altshift_taps:ALTSHIFT_TAPS_component                                                                                                                                                                                                                                                       ; altshift_taps                                    ; work         ;
;                |shift_taps_usu:auto_generated|                                                                                          ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 15          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|shiftreg_ctrl:shiftreg_ctrl_inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_usu:auto_generated                                                                                                                                                                                                                         ; shift_taps_usu                                   ; work         ;
;                   |altsyncram_sl91:altsyncram2|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|shiftreg_ctrl:shiftreg_ctrl_inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_usu:auto_generated|altsyncram_sl91:altsyncram2                                                                                                                                                                                             ; altsyncram_sl91                                  ; work         ;
;                   |cntr_s3f:cntr1|                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|shiftreg_ctrl:shiftreg_ctrl_inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_usu:auto_generated|cntr_s3f:cntr1                                                                                                                                                                                                          ; cntr_s3f                                         ; work         ;
;          |shiftreg_data:shiftreg_data_inst|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 96          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|shiftreg_data:shiftreg_data_inst                                                                                                                                                                                                                                                                                             ; shiftreg_data                                    ; qsys_top     ;
;             |altshift_taps:ALTSHIFT_TAPS_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 96          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|shiftreg_data:shiftreg_data_inst|altshift_taps:ALTSHIFT_TAPS_component                                                                                                                                                                                                                                                       ; altshift_taps                                    ; work         ;
;                |shift_taps_euu:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 96          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|shiftreg_data:shiftreg_data_inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_euu:auto_generated                                                                                                                                                                                                                         ; shift_taps_euu                                   ; work         ;
;                   |altsyncram_so91:altsyncram2|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 96          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_gen:eth_gen_0|shiftreg_data:shiftreg_data_inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_euu:auto_generated|altsyncram_so91:altsyncram2                                                                                                                                                                                             ; altsyncram_so91                                  ; work         ;
;       |eth_mon:eth_mon_0|                                                                                                               ; 1242 (762)  ; 371 (234)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 839 (496)    ; 28 (2)            ; 375 (264)        ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0                                                                                                                                                                                                                                                                                                                              ; eth_mon                                          ; qsys_top     ;
;          |crcchk_dat32:crcchk_inst|                                                                                                     ; 480 (0)     ; 137 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 343 (0)      ; 26 (0)            ; 111 (0)          ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst                                                                                                                                                                                                                                                                                                     ; crcchk_dat32                                     ; qsys_top     ;
;             |crc32_chk:crc32_chk_inst|                                                                                                  ; 480 (0)     ; 137 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 343 (0)      ; 26 (0)            ; 111 (0)          ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst                                                                                                                                                                                                                                                                            ; crc32_chk                                        ; qsys_top     ;
;                |crc32_calculator:crc32_calculator_u0|                                                                                   ; 443 (0)     ; 101 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 341 (0)      ; 3 (0)             ; 99 (0)           ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0                                                                                                                                                                                                                                       ; crc32_calculator                                 ; qsys_top     ;
;                   |avalon_st_to_crc_if_bridge:crc_bridge_u0|                                                                            ; 37 (37)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 34 (34)          ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0                                                                                                                                                                                              ; avalon_st_to_crc_if_bridge                       ; qsys_top     ;
;                   |crc_ethernet:crc32_u0|                                                                                               ; 435 (32)    ; 64 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 341 (0)      ; 0 (0)             ; 94 (0)           ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0                                                                                                                                                                                                                 ; crc_ethernet                                     ; qsys_top     ;
;                      |crc32_dat32_any_byte:cr|                                                                                          ; 403 (64)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 341 (32)     ; 0 (0)             ; 62 (32)          ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr                                                                                                                                                                                         ; crc32_dat32_any_byte                             ; qsys_top     ;
;                         |crc32_dat16:b|                                                                                                 ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b                                                                                                                                                                           ; crc32_dat16                                      ; qsys_top     ;
;                            |crc32_dat16_factor:cc|                                                                                      ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc                                                                                                                                                     ; crc32_dat16_factor                               ; qsys_top     ;
;                               |xor6:x0i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x0i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x10i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x10i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x11i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x11i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x12i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x12i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x13i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x13i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x14i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x14i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x15i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x15i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x16i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x16i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x17i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x17i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x18i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x18i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x19i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x19i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x1i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x1i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x20i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x20i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x21i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x21i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x22i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x22i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x23i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x23i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x24i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x24i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x25i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x25i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x26i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x26i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x27i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x27i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x28i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x28i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x29i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x29i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x2i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x2i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x30i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x30i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x31i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x31i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x32i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x32i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x33i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x33i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x35i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x35i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x37i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x37i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x38i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x38i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x3i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x3i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x40i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x40i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x41i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x41i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x43i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x43i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x44i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x44i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x4i|                                                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x4i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x51i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x51i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x5i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x5i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x6i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x6i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x7i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x7i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x8i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x8i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x9i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat16:b|crc32_dat16_factor:cc|xor6:x9i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                         |crc32_dat24:c|                                                                                                 ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 6 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c                                                                                                                                                                           ; crc32_dat24                                      ; qsys_top     ;
;                            |crc32_dat24_factor:cc|                                                                                      ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 6 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc                                                                                                                                                     ; crc32_dat24_factor                               ; qsys_top     ;
;                               |xor6:x0i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x0i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x100i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x100i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x101i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x101i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x102i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x102i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x103i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x103i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x104i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x104i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x10i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x10i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x118i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x118i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x11i|                                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x11i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x12i|                                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x12i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x13i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x13i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x14i|                                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x14i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x15i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x15i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x16i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x16i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x17i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x17i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x18i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x18i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x19i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x19i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x1i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x1i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x20i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x20i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x21i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x21i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x22i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x22i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x23i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x23i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x24i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x24i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x25i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x25i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x26i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x26i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x27i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x27i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x28i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x28i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x29i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x29i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x2i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x2i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x30i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x30i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x31i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x31i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x3i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x3i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x4i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x4i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x5i|                                                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x5i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x6i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x6i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x7i|                                                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x7i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x89i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x89i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x8i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x8i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x90i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x90i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x91i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x91i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x92i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x92i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x93i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x93i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x94i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x94i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x95i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x95i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x96i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x96i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x98i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x98i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x99i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x99i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x9i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat24:c|crc32_dat24_factor:cc|xor6:x9i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                         |crc32_dat32:d|                                                                                                 ; 137 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 0 (0)             ; 15 (0)           ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d                                                                                                                                                                           ; crc32_dat32                                      ; qsys_top     ;
;                            |crc32_dat32_factor:cc|                                                                                      ; 137 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 0 (0)             ; 15 (0)           ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc                                                                                                                                                     ; crc32_dat32_factor                               ; qsys_top     ;
;                               |xor6:x0i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x0i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x10i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x10i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x11i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x11i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x12i|                                                                                               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x12i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x13i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x13i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x14i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x14i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x15i|                                                                                               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x15i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x16i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x16i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x17i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x17i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x18i|                                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x18i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x19i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x19i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x1i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x1i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x20i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x20i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x21i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x21i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x22i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x22i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x23i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x23i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x24i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x24i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x25i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x25i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x26i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x26i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x27i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x27i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x28i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x28i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x29i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x29i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x2i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x2i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x30i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x30i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x31i|                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x31i                                                                                                                                           ; xor6                                             ; qsys_top     ;
;                               |xor6:x3i|                                                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x3i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x4i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x4i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x556i|                                                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x556i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x557i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x557i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x558i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x558i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x559i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x559i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x560i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x560i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x561i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x561i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x562i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x562i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x563i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x563i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x564i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x564i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x565i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x565i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x566i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x566i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x567i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x567i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x568i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x568i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x569i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x569i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x571i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x571i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x572i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x572i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x573i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x573i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x574i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x574i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x575i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x575i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x576i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x576i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x577i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x577i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x578i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x578i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x579i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x579i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x582i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x582i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x583i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x583i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x587i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x587i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x588i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x588i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x592i|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x592i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x595i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x595i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x596i|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x596i                                                                                                                                          ; xor6                                             ; qsys_top     ;
;                               |xor6:x5i|                                                                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x5i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x6i|                                                                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x6i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x7i|                                                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x7i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x8i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x8i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                               |xor6:x9i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat32:d|crc32_dat32_factor:cc|xor6:x9i                                                                                                                                            ; xor6                                             ; qsys_top     ;
;                         |crc32_dat8:a|                                                                                                  ; 39 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a                                                                                                                                                                            ; crc32_dat8                                       ; qsys_top     ;
;                            |crc32_dat8_factor:cc|                                                                                       ; 39 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc                                                                                                                                                       ; crc32_dat8_factor                                ; qsys_top     ;
;                               |xor6:x10i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x10i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x11i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x11i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x12i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x12i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x13i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x13i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x14i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x14i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x15i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x15i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x16i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x16i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x17i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x17i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x18i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x18i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x19i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x19i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x1i|                                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x1i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x20i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x20i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x21i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x21i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x22i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x22i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x23i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x23i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x24i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x24i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x26i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x26i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x27i|                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x27i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x28i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x28i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x29i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x29i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x2i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x2i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x30i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x30i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x31i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x31i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x33i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x33i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x35i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x35i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x3i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x3i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x42i|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x42i                                                                                                                                             ; xor6                                             ; qsys_top     ;
;                               |xor6:x4i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x4i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x5i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x5i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x6i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x6i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x7i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x7i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x8i|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x8i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                               |xor6:x9i|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc32_dat32_any_byte:cr|crc32_dat8:a|crc32_dat8_factor:cc|xor6:x9i                                                                                                                                              ; xor6                                             ; qsys_top     ;
;                      |crc_register:rg|                                                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|crc_ethernet:crc32_u0|crc_register:rg                                                                                                                                                                                                 ; crc_register                                     ; qsys_top     ;
;                |crc_comparator:crc_comparator_u0|                                                                                       ; 38 (38)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 23 (23)           ; 13 (13)          ; 0          ; |top|qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc_comparator:crc_comparator_u0                                                                                                                                                                                                                                           ; crc_comparator                                   ; qsys_top     ;
;       |qsys_top_avalon_st_adapter:avalon_st_adapter|                                                                                    ; 30 (0)      ; 11 (0)                    ; 0 (0)         ; 672         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 3 (0)             ; 9 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_avalon_st_adapter:avalon_st_adapter                                                                                                                                                                                                                                                                                                   ; qsys_top_avalon_st_adapter                       ; qsys_top     ;
;          |qsys_top_avalon_st_adapter_timing_adapter_0:timing_adapter_0|                                                                 ; 30 (2)      ; 11 (0)                    ; 0 (0)         ; 672         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (1)       ; 3 (0)             ; 9 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_avalon_st_adapter:avalon_st_adapter|qsys_top_avalon_st_adapter_timing_adapter_0:timing_adapter_0                                                                                                                                                                                                                                      ; qsys_top_avalon_st_adapter_timing_adapter_0      ; qsys_top     ;
;             |qsys_top_avalon_st_adapter_timing_adapter_0_fifo:qsys_top_avalon_st_adapter_timing_adapter_0_fifo|                         ; 28 (28)     ; 11 (11)                   ; 0 (0)         ; 672         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 3 (3)             ; 8 (8)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_avalon_st_adapter:avalon_st_adapter|qsys_top_avalon_st_adapter_timing_adapter_0:timing_adapter_0|qsys_top_avalon_st_adapter_timing_adapter_0_fifo:qsys_top_avalon_st_adapter_timing_adapter_0_fifo                                                                                                                                    ; qsys_top_avalon_st_adapter_timing_adapter_0_fifo ; qsys_top     ;
;                |altsyncram:mem_rtl_0|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 672         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_avalon_st_adapter:avalon_st_adapter|qsys_top_avalon_st_adapter_timing_adapter_0:timing_adapter_0|qsys_top_avalon_st_adapter_timing_adapter_0_fifo:qsys_top_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0                                                                                                               ; altsyncram                                       ; work         ;
;                   |altsyncram_87g1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 672         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_avalon_st_adapter:avalon_st_adapter|qsys_top_avalon_st_adapter_timing_adapter_0:timing_adapter_0|qsys_top_avalon_st_adapter_timing_adapter_0_fifo:qsys_top_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated                                                                                ; altsyncram_87g1                                  ; work         ;
;       |qsys_top_master_0:master_0|                                                                                                      ; 825 (0)     ; 433 (0)                   ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 390 (0)      ; 147 (0)           ; 288 (0)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0                                                                                                                                                                                                                                                                                                                     ; qsys_top_master_0                                ; qsys_top     ;
;          |altera_avalon_packets_to_master:transacto|                                                                                    ; 280 (0)     ; 124 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (0)      ; 33 (0)            ; 96 (0)           ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto                                                                                                                                                                                                                                                                           ; altera_avalon_packets_to_master                  ; qsys_top     ;
;             |packets_to_master:p2m|                                                                                                     ; 280 (280)   ; 124 (124)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (151)    ; 33 (33)           ; 96 (96)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m                                                                                                                                                                                                                                                     ; packets_to_master                                ; qsys_top     ;
;          |altera_avalon_sc_fifo:fifo|                                                                                                   ; 31 (31)     ; 16 (16)                   ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 16 (16)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                            ; qsys_top     ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                     ; altsyncram                                       ; work         ;
;                |altsyncram_m4g1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated                                                                                                                                                                                                                                      ; altsyncram_m4g1                                  ; work         ;
;          |altera_avalon_st_bytes_to_packets:b2p|                                                                                        ; 21 (21)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 5 (5)             ; 7 (7)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p                                                                                                                                                                                                                                                                               ; altera_avalon_st_bytes_to_packets                ; qsys_top     ;
;          |altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|                                                             ; 466 (0)     ; 263 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (0)      ; 107 (0)           ; 157 (0)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                                                    ; altera_avalon_st_jtag_interface                  ; qsys_top     ;
;             |altera_jtag_dc_streaming:normal.jtag_dc_streaming|                                                                         ; 464 (0)     ; 263 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (0)      ; 107 (0)           ; 157 (0)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming                                                                                                                                                                                                  ; altera_jtag_dc_streaming                         ; qsys_top     ;
;                |altera_avalon_st_clock_crosser:sink_crosser|                                                                            ; 50 (20)     ; 47 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 33 (16)           ; 15 (4)           ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser                                                                                                                                                      ; altera_avalon_st_clock_crosser                   ; qsys_top     ;
;                   |altera_avalon_st_pipeline_base:output_stage|                                                                         ; 19 (19)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 10 (10)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage                                                                                                          ; altera_avalon_st_pipeline_base                   ; qsys_top     ;
;                   |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                 ; altera_std_synchronizer_nocut                    ; qsys_top     ;
;                   |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                 ; altera_std_synchronizer_nocut                    ; qsys_top     ;
;                |altera_jtag_src_crosser:source_crosser|                                                                                 ; 27 (18)     ; 27 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (17)           ; 2 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser                                                                                                                                                           ; altera_jtag_src_crosser                          ; qsys_top     ;
;                   |altera_jtag_control_signal_crosser:crosser|                                                                          ; 9 (1)       ; 9 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (1)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser                                                                                                                ; altera_jtag_control_signal_crosser               ; qsys_top     ;
;                      |altera_std_synchronizer:synchronizer|                                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer                                                                           ; altera_std_synchronizer                          ; work         ;
;                |altera_jtag_streaming:jtag_streaming|                                                                                   ; 385 (355)   ; 186 (167)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 198 (188)    ; 47 (31)           ; 140 (134)        ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming                                                                                                                                                             ; altera_jtag_streaming                            ; qsys_top     ;
;                   |altera_avalon_st_idle_inserter:idle_inserter|                                                                        ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter                                                                                                                ; altera_avalon_st_idle_inserter                   ; qsys_top     ;
;                   |altera_avalon_st_idle_remover:idle_remover|                                                                          ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover                                                                                                                  ; altera_avalon_st_idle_remover                    ; qsys_top     ;
;                   |altera_std_synchronizer:clock_sense_reset_n_synchronizer|                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer                                                                                                    ; altera_std_synchronizer                          ; work         ;
;                   |altera_std_synchronizer:clock_sensor_synchronizer|                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer                                                                                                           ; altera_std_synchronizer                          ; work         ;
;                   |altera_std_synchronizer:clock_to_sample_div2_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer                                                                                                   ; altera_std_synchronizer                          ; work         ;
;                   |altera_std_synchronizer:reset_to_sample_synchronizer|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer                                                                                                        ; altera_std_synchronizer                          ; work         ;
;                |altera_std_synchronizer:synchronizer|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer                                                                                                                                                             ; altera_std_synchronizer                          ; work         ;
;             |altera_jtag_sld_node:node|                                                                                                 ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node                                                                                                                                                                                                                          ; altera_jtag_sld_node                             ; qsys_top     ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_component|                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component                                                                                                                                                                        ; sld_virtual_jtag_basic                           ; work         ;
;          |altera_avalon_st_packets_to_bytes:p2b|                                                                                        ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 17 (17)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b                                                                                                                                                                                                                                                                               ; altera_avalon_st_packets_to_bytes                ; qsys_top     ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                              ; altera_reset_controller                          ; qsys_top     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                   ; altera_reset_synchronizer                        ; qsys_top     ;
;       |qsys_top_mm_interconnect_0:mm_interconnect_0|                                                                                    ; 236 (0)     ; 130 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 23 (0)            ; 132 (0)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                   ; qsys_top_mm_interconnect_0                       ; qsys_top     ;
;          |altera_avalon_sc_fifo:eth_gen_0_avalon_slave_agent_rsp_fifo|                                                                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:eth_gen_0_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                            ; qsys_top     ;
;          |altera_avalon_sc_fifo:eth_mon_0_avalon_slave_agent_rsp_fifo|                                                                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:eth_mon_0_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                            ; qsys_top     ;
;          |altera_avalon_sc_fifo:st_mux_2_to_1_0_control_port_agent_rsp_fifo|                                                            ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:st_mux_2_to_1_0_control_port_agent_rsp_fifo                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                            ; qsys_top     ;
;          |altera_avalon_sc_fifo:triple_speed_ethernet_0_control_port_agent_rsp_fifo|                                                    ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:triple_speed_ethernet_0_control_port_agent_rsp_fifo                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                            ; qsys_top     ;
;          |altera_merlin_master_agent:master_0_master_agent|                                                                             ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_agent                                                                                                                                                                                                                                                  ; altera_merlin_master_agent                       ; qsys_top     ;
;          |altera_merlin_slave_agent:eth_gen_0_avalon_slave_agent|                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:eth_gen_0_avalon_slave_agent                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                        ; qsys_top     ;
;          |altera_merlin_slave_agent:eth_mon_0_avalon_slave_agent|                                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:eth_mon_0_avalon_slave_agent                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                        ; qsys_top     ;
;          |altera_merlin_slave_agent:st_mux_2_to_1_0_control_port_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:st_mux_2_to_1_0_control_port_agent                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                        ; qsys_top     ;
;          |altera_merlin_slave_agent:triple_speed_ethernet_0_control_port_agent|                                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:triple_speed_ethernet_0_control_port_agent                                                                                                                                                                                                                              ; altera_merlin_slave_agent                        ; qsys_top     ;
;          |altera_merlin_slave_translator:eth_gen_0_avalon_slave_translator|                                                             ; 44 (44)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 36 (36)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:eth_gen_0_avalon_slave_translator                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                   ; qsys_top     ;
;          |altera_merlin_slave_translator:eth_mon_0_avalon_slave_translator|                                                             ; 41 (41)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 35 (35)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:eth_mon_0_avalon_slave_translator                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                   ; qsys_top     ;
;          |altera_merlin_slave_translator:st_mux_2_to_1_0_control_port_translator|                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:st_mux_2_to_1_0_control_port_translator                                                                                                                                                                                                                            ; altera_merlin_slave_translator                   ; qsys_top     ;
;          |altera_merlin_slave_translator:triple_speed_ethernet_0_control_port_translator|                                               ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 10 (10)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:triple_speed_ethernet_0_control_port_translator                                                                                                                                                                                                                    ; altera_merlin_slave_translator                   ; qsys_top     ;
;          |altera_merlin_traffic_limiter:master_0_master_limiter|                                                                        ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:master_0_master_limiter                                                                                                                                                                                                                                             ; altera_merlin_traffic_limiter                    ; qsys_top     ;
;          |qsys_top_mm_interconnect_0_cmd_demux:cmd_demux|                                                                               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|qsys_top_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                    ; qsys_top_mm_interconnect_0_cmd_demux             ; qsys_top     ;
;          |qsys_top_mm_interconnect_0_router:router|                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|qsys_top_mm_interconnect_0_router:router                                                                                                                                                                                                                                                          ; qsys_top_mm_interconnect_0_router                ; qsys_top     ;
;          |qsys_top_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                   ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 30 (30)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|qsys_top_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                        ; qsys_top_mm_interconnect_0_rsp_mux               ; qsys_top     ;
;       |qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|                                                                        ; 5371 (0)    ; 4220 (0)                  ; 0 (0)         ; 607408      ; 82   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1149 (0)     ; 1804 (0)          ; 2418 (0)         ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0                                                                                                                                                                                                                                                                                       ; qsys_top_triple_speed_ethernet_0                 ; qsys_top     ;
;          |altera_eth_tse_mac:i_tse_mac|                                                                                                 ; 5356 (53)   ; 4205 (0)                  ; 0 (0)         ; 607408      ; 82   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1149 (53)    ; 1789 (0)          ; 2418 (3)         ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac                                                                                                                                                                                                                                                          ; altera_eth_tse_mac                               ; qsys_top     ;
;             |altera_tse_mac_control:U_MAC_CONTROL|                                                                                      ; 1897 (0)    ; 1513 (0)                  ; 0 (0)         ; 1536        ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 376 (0)      ; 735 (0)           ; 786 (0)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL                                                                                                                                                                                                                     ; altera_tse_mac_control                           ; qsys_top     ;
;                |altera_tse_host_control:U_CTRL|                                                                                         ; 43 (37)     ; 27 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 8 (3)             ; 21 (21)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL                                                                                                                                                                                      ; altera_tse_host_control                          ; qsys_top     ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                |altera_tse_register_map:U_REG|                                                                                          ; 1856 (1018) ; 1486 (764)                ; 0 (0)         ; 1536        ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 362 (245)    ; 727 (189)         ; 767 (587)        ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG                                                                                                                                                                                       ; altera_tse_register_map                          ; qsys_top     ;
;                   |altera_eth_tse_std_synchronizer:U_MAGIC_DETECT|                                                                      ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_MAGIC_DETECT                                                                                                                                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                              ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_3|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_3                                                                                                                                              ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                              ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                                                              ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE                                                                                                                                    ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE                                                                                                                                    ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_tse_clock_crosser:U_EXCESS_COL|                                                                               ; 8 (2)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL                                                                                                                                                 ; altera_tse_clock_crosser                         ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                          ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                          ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_tse_clock_crosser:U_LATE_COL|                                                                                 ; 8 (2)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL                                                                                                                                                   ; altera_tse_clock_crosser                         ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_tse_clock_crosser:U_SYNC_10|                                                                                  ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 68 (64)           ; 4 (4)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10                                                                                                                                                    ; altera_tse_clock_crosser                         ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_tse_clock_crosser:U_SYNC_11|                                                                                  ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (65)           ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11                                                                                                                                                    ; altera_tse_clock_crosser                         ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_tse_clock_crosser:U_SYNC_12|                                                                                  ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (65)           ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12                                                                                                                                                    ; altera_tse_clock_crosser                         ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_tse_clock_crosser:U_SYNC_6|                                                                                   ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 68 (64)           ; 4 (4)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6                                                                                                                                                     ; altera_tse_clock_crosser                         ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                              ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                              ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_tse_clock_crosser:U_SYNC_7|                                                                                   ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (65)           ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7                                                                                                                                                     ; altera_tse_clock_crosser                         ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                              ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                              ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_tse_clock_crosser:U_SYNC_8|                                                                                   ; 41 (35)     ; 40 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 38 (34)           ; 2 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8                                                                                                                                                     ; altera_tse_clock_crosser                         ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                              ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                              ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_tse_clock_crosser:U_SYNC_9|                                                                                   ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (65)           ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_9                                                                                                                                                     ; altera_tse_clock_crosser                         ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_9|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                              ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_9|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                              ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_tse_rx_counter_cntl:U_RXCNT|                                                                                  ; 229 (180)   ; 142 (94)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 52 (11)           ; 93 (85)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT                                                                                                                                                    ; altera_tse_rx_counter_cntl                       ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                  ; 49 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 41 (0)            ; 8 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                    ; altera_eth_tse_std_synchronizer_bundle           ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                          ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[11].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u                                                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[12].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u                                                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[13].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[13].u                                                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[14].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[14].u                                                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[15].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[15].u                                                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                          ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                          ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                          ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                          ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                          ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                          ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                          ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                          ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                          ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_tse_dpram_16x32:CNT_ARRAY_1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1                                                                                                                 ; altera_tse_dpram_16x32                           ; qsys_top     ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component                                                                                 ; altsyncram                                       ; work         ;
;                            |altsyncram_a5l1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated                                                  ; altsyncram_a5l1                                  ; work         ;
;                      |altera_tse_dpram_16x32:CNT_ARRAY_2|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2                                                                                                                 ; altera_tse_dpram_16x32                           ; qsys_top     ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component                                                                                 ; altsyncram                                       ; work         ;
;                            |altsyncram_a5l1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated                                                  ; altsyncram_a5l1                                  ; work         ;
;                   |altera_tse_tx_counter_cntl:U_TXCNT|                                                                                  ; 102 (102)   ; 71 (71)                   ; 0 (0)         ; 512         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 7 (7)             ; 64 (64)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT                                                                                                                                                    ; altera_tse_tx_counter_cntl                       ; qsys_top     ;
;                      |altera_tse_dpram_8x32:U_ARRAY_1|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1                                                                                                                    ; altera_tse_dpram_8x32                            ; qsys_top     ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component                                                                                    ; altsyncram                                       ; work         ;
;                            |altsyncram_a2l1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated                                                     ; altsyncram_a2l1                                  ; work         ;
;                      |altera_tse_dpram_8x32:U_ARRAY_2|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2                                                                                                                    ; altera_tse_dpram_8x32                            ; qsys_top     ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component                                                                                    ; altsyncram                                       ; work         ;
;                            |altsyncram_a2l1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated                                                     ; altsyncram_a2l1                                  ; work         ;
;             |altera_tse_nf_rgmii_module:U_RGMII|                                                                                        ; 35 (29)     ; 20 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 17 (12)           ; 5 (5)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_nf_rgmii_module:U_RGMII                                                                                                                                                                                                                       ; altera_tse_nf_rgmii_module                       ; qsys_top     ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_nf_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_nf_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                               ; altera_tse_reset_synchronizer                    ; qsys_top     ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                               ; altera_tse_reset_synchronizer                    ; qsys_top     ;
;             |altera_tse_reset_synchronizer:reset_sync_2|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2                                                                                                                                                                                                               ; altera_tse_reset_synchronizer                    ; qsys_top     ;
;             |altera_tse_reset_synchronizer:reset_sync_3|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3                                                                                                                                                                                                               ; altera_tse_reset_synchronizer                    ; qsys_top     ;
;             |altera_tse_reset_synchronizer:reset_sync_4|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4                                                                                                                                                                                                               ; altera_tse_reset_synchronizer                    ; qsys_top     ;
;             |altera_tse_top_mdio:U_MDIO|                                                                                                ; 176 (36)    ; 152 (36)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 36 (11)           ; 117 (9)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO                                                                                                                                                                                                                               ; altera_tse_top_mdio                              ; qsys_top     ;
;                |altera_tse_mdio:U_MDIO|                                                                                                 ; 102 (102)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 21 (21)           ; 67 (67)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO                                                                                                                                                                                                        ; altera_tse_mdio                                  ; qsys_top     ;
;                |altera_tse_mdio_clk_gen:U_CLKGEN|                                                                                       ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN                                                                                                                                                                                              ; altera_tse_mdio_clk_gen                          ; qsys_top     ;
;                |altera_tse_mdio_cntl:U_CNTL|                                                                                            ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 31 (31)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL                                                                                                                                                                                                   ; altera_tse_mdio_cntl                             ; qsys_top     ;
;             |altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|                                                                               ; 3199 (1)    ; 2505 (0)                  ; 0 (0)         ; 605872      ; 78   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 684 (0)      ; 991 (0)           ; 1524 (2)         ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP                                                                                                                                                                                                              ; altera_tse_top_w_fifo_10_100_1000                ; qsys_top     ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                |altera_tse_clk_cntl:U_CLKCT|                                                                                            ; 9 (3)       ; 9 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT                                                                                                                                                                                  ; altera_tse_clk_cntl                              ; qsys_top     ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE                                                                                                                               ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE                                                                                                                               ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                |altera_tse_gmii_io:U_GMIF|                                                                                              ; 23 (20)     ; 23 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (5)             ; 15 (15)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF                                                                                                                                                                                    ; altera_tse_gmii_io                               ; qsys_top     ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                           ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                |altera_tse_loopback_ff:U_LBFF|                                                                                          ; 100 (21)    ; 91 (19)                   ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (2)        ; 25 (0)            ; 66 (10)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF                                                                                                                                                                                ; altera_tse_loopback_ff                           ; qsys_top     ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                       ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                   |altera_tse_a_fifo_24:U_LBFF|                                                                                         ; 71 (44)     ; 58 (28)                   ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 18 (11)           ; 50 (30)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF                                                                                                                                                    ; altera_tse_a_fifo_24                             ; qsys_top     ;
;                      |altera_tse_gray_cnt:U_RD|                                                                                         ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_RD                                                                                                                           ; altera_tse_gray_cnt                              ; qsys_top     ;
;                      |altera_tse_gray_cnt:U_WRT|                                                                                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 10 (10)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_WRT                                                                                                                          ; altera_tse_gray_cnt                              ; qsys_top     ;
;                      |altera_tse_sdpm_altsyncram:U_RAM|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM                                                                                                                   ; altera_tse_sdpm_altsyncram                       ; qsys_top     ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component                                                                                   ; altsyncram                                       ; work         ;
;                            |altsyncram_83f1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_83f1:auto_generated                                                    ; altsyncram_83f1                                  ; work         ;
;                   |altera_tse_lb_read_cntl:U_LBR|                                                                                       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_read_cntl:U_LBR                                                                                                                                                  ; altera_tse_lb_read_cntl                          ; qsys_top     ;
;                   |altera_tse_lb_wrt_cntl:U_LBW|                                                                                        ; 10 (7)      ; 7 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (0)             ; 4 (4)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_wrt_cntl:U_LBW                                                                                                                                                   ; altera_tse_lb_wrt_cntl                           ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_LOOPBACK_ENA|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_wrt_cntl:U_LBW|altera_eth_tse_std_synchronizer:U_SYNC_LOOPBACK_ENA                                                                                               ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                |altera_tse_mii_rx_if:U_MRX|                                                                                             ; 32 (32)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 20 (20)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX                                                                                                                                                                                   ; altera_tse_mii_rx_if                             ; qsys_top     ;
;                |altera_tse_mii_tx_if:U_MTX|                                                                                             ; 10 (7)      ; 10 (7)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 7 (7)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX                                                                                                                                                                                   ; altera_tse_mii_tx_if                             ; qsys_top     ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                          ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                |altera_tse_top_w_fifo:U_MAC|                                                                                            ; 3025 (0)    ; 2341 (0)                  ; 0 (0)         ; 605552      ; 77   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 672 (0)      ; 937 (0)           ; 1416 (0)         ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC                                                                                                                                                                                  ; altera_tse_top_w_fifo                            ; qsys_top     ;
;                   |altera_tse_rx_min_ff:U_RXFF|                                                                                         ; 601 (105)   ; 541 (72)                  ; 0 (0)         ; 305152      ; 38   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (29)      ; 250 (8)           ; 292 (71)         ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF                                                                                                                                                      ; altera_tse_rx_min_ff                             ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                  ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 16 (0)           ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                      ; altera_eth_tse_std_synchronizer_bundle           ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u                                                           ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[11].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[11].u                                                           ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[12].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[12].u                                                           ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                                  ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (0)            ; 13 (0)           ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                      ; altera_eth_tse_std_synchronizer_bundle           ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u                                                           ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[11].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[11].u                                                           ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[12].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[12].u                                                           ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_tse_a_fifo_34:RX_STATUS|                                                                                   ; 101 (46)    ; 89 (34)                   ; 0 (0)         ; 10240       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (4)       ; 34 (21)           ; 55 (21)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS                                                                                                                       ; altera_tse_a_fifo_34                             ; qsys_top     ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                  ; altera_tse_altsyncram_dpm_fifo                   ; qsys_top     ;
;                            |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                  ; altsyncram                                       ; work         ;
;                               |altsyncram_1eh1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_1eh1:auto_generated                   ; altsyncram_1eh1                                  ; work         ;
;                         |altera_tse_bin_cnt:U_RD|                                                                                       ; 26 (26)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 20 (20)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD                                                                                               ; altera_tse_bin_cnt                               ; qsys_top     ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                     ; 37 (37)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 11 (11)           ; 22 (22)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                             ; altera_tse_gray_cnt                              ; qsys_top     ;
;                      |altera_tse_a_fifo_opt_1246:RX_DATA|                                                                               ; 337 (121)   ; 290 (56)                  ; 0 (0)         ; 294912      ; 36   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (11)      ; 153 (7)           ; 166 (111)        ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA                                                                                                                   ; altera_tse_a_fifo_opt_1246                       ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                               ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 3 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                   ; altera_eth_tse_std_synchronizer_bundle           ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[11].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[12].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                               ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (0)            ; 13 (0)           ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                   ; altera_eth_tse_std_synchronizer_bundle           ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[11].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[11].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[12].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[12].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                               ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (0)            ; 2 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                   ; altera_eth_tse_std_synchronizer_bundle           ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[11].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[11].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[12].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[12].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|                                                               ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 15 (0)           ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4                                                                   ; altera_eth_tse_std_synchronizer_bundle           ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[10].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[11].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[11].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[12].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[12].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 294912      ; 36   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                              ; altera_tse_altsyncram_dpm_fifo                   ; qsys_top     ;
;                            |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 294912      ; 36   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                              ; altsyncram                                       ; work         ;
;                               |altsyncram_feh1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 294912      ; 36   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_feh1:auto_generated               ; altsyncram_feh1                                  ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                      ; 43 (43)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 11 (11)           ; 28 (28)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD                                                                                          ; altera_tse_gray_cnt                              ; qsys_top     ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                     ; 42 (42)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 12 (12)           ; 27 (27)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT                                                                                         ; altera_tse_gray_cnt                              ; qsys_top     ;
;                   |altera_tse_top_1geth:U_GETH|                                                                                         ; 1607 (0)    ; 1172 (0)                  ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 429 (0)      ; 439 (0)           ; 739 (0)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH                                                                                                                                                      ; altera_tse_top_1geth                             ; qsys_top     ;
;                      |altera_tse_mac_rx:U_RX|                                                                                           ; 575 (468)   ; 488 (412)                 ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (53)      ; 256 (217)         ; 235 (202)        ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX                                                                                                                               ; altera_tse_mac_rx                                ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_10|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_10                                                                                     ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_11|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_11                                                                                     ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_12|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_12                                                                                     ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_13|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_13                                                                                     ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                      ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                      ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                      ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_7|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_7                                                                                      ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_8|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_8                                                                                      ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_9|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_9                                                                                      ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA                                                                                ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_PAUSE_QUANT_AVB|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAUSE_QUANT_AVB                                                                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_tse_altshifttaps:U_SHIFTTAPS|                                                                           ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS                                                                                           ; altera_tse_altshifttaps                          ; qsys_top     ;
;                            |altshift_taps:shift_reg_rtl_0|                                                                              ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0                                                             ; altshift_taps                                    ; work         ;
;                               |shift_taps_k1m:auto_generated|                                                                           ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated                               ; shift_taps_k1m                                   ; work         ;
;                                  |altsyncram_2o71:altsyncram2|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|altsyncram_2o71:altsyncram2   ; altsyncram_2o71                                  ; work         ;
;                                  |cntr_g4f:cntr1|                                                                                       ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|cntr_g4f:cntr1                ; cntr_g4f                                         ; work         ;
;                                     |cmpr_gqb:cmpr4|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|cntr_g4f:cntr1|cmpr_gqb:cmpr4 ; cmpr_gqb                                         ; work         ;
;                         |altera_tse_crc328checker:U_CRC|                                                                                ; 63 (14)     ; 36 (4)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (10)      ; 8 (2)             ; 30 (2)           ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC                                                                                                ; altera_tse_crc328checker                         ; qsys_top     ;
;                            |altera_tse_crc32galois8:U_GALS|                                                                             ; 49 (49)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 6 (6)             ; 28 (28)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS                                                                 ; altera_tse_crc32galois8                          ; qsys_top     ;
;                      |altera_tse_mac_tx:U_TX|                                                                                           ; 696 (600)   ; 448 (371)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 246 (227)    ; 109 (59)          ; 341 (317)        ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX                                                                                                                               ; altera_tse_mac_tx                                ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                      ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                      ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                      ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                      ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                      ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_7|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_7                                                                                      ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_XOFF_GEN|                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_XOFF_GEN                                                                               ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_XON_GEN|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_XON_GEN                                                                                ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                               ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 1 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                               ; altera_eth_tse_std_synchronizer_bundle           ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                     ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                     ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                     ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                     ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                     ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_tse_crc328generator:U_CRC|                                                                              ; 57 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 15 (0)            ; 23 (0)           ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC                                                                                              ; altera_tse_crc328generator                       ; qsys_top     ;
;                            |altera_tse_crc32ctl8:U_CTL|                                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL                                                                   ; altera_tse_crc32ctl8                             ; qsys_top     ;
;                            |altera_tse_crc32galois8:U_GALS|                                                                             ; 51 (51)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 9 (9)             ; 23 (23)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS                                                               ; altera_tse_crc32galois8                          ; qsys_top     ;
;                      |altera_tse_rx_stat_extract:U_RXSTAT|                                                                              ; 150 (147)   ; 122 (119)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 38 (35)           ; 87 (87)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT                                                                                                                  ; altera_tse_rx_stat_extract                       ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_tse_tx_stat_extract:U_TXSTAT|                                                                              ; 188 (188)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 36 (36)           ; 78 (78)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT                                                                                                                  ; altera_tse_tx_stat_extract                       ; qsys_top     ;
;                   |altera_tse_tx_min_ff:U_TXFF|                                                                                         ; 817 (145)   ; 628 (79)                  ; 0 (0)         ; 300288      ; 38   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 184 (60)     ; 248 (8)           ; 385 (78)         ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF                                                                                                                                                      ; altera_tse_tx_min_ff                             ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA                                                                                               ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16                                                                                                    ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                  ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (0)            ; 10 (0)           ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                      ; altera_eth_tse_std_synchronizer_bundle           ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                           ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[11].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u                                                           ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[12].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u                                                           ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                      |altera_tse_a_fifo_13:TX_STATUS|                                                                                   ; 110 (25)    ; 101 (13)                  ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (2)        ; 42 (2)            ; 59 (23)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS                                                                                                                       ; altera_tse_a_fifo_13                             ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                               ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 3 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                       ; altera_eth_tse_std_synchronizer_bundle           ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u                            ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                             ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                  ; altera_tse_altsyncram_dpm_fifo                   ; qsys_top     ;
;                            |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                  ; altsyncram                                       ; work         ;
;                               |altsyncram_rah1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated                   ; altsyncram_rah1                                  ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                      ; 26 (26)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 22 (22)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD                                                                                              ; altera_tse_gray_cnt                              ; qsys_top     ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                     ; 36 (36)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 23 (23)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                             ; altera_tse_gray_cnt                              ; qsys_top     ;
;                      |altera_tse_a_fifo_opt_1246:TX_DATA|                                                                               ; 331 (115)   ; 292 (58)                  ; 0 (0)         ; 294912      ; 36   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (20)      ; 157 (8)           ; 145 (94)         ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA                                                                                                                   ; altera_tse_a_fifo_opt_1246                       ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                               ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (0)            ; 4 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                   ; altera_eth_tse_std_synchronizer_bundle           ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[11].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[12].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                               ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 14 (0)           ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                   ; altera_eth_tse_std_synchronizer_bundle           ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[11].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[11].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[12].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[12].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                               ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 3 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                   ; altera_eth_tse_std_synchronizer_bundle           ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[11].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[11].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[12].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[12].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|                                                               ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (0)            ; 13 (0)           ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4                                                                   ; altera_eth_tse_std_synchronizer_bundle           ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[10].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[11].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[11].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[12].u|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[12].u                        ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u                         ; altera_eth_tse_std_synchronizer                  ; qsys_top     ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 294912      ; 36   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                              ; altera_tse_altsyncram_dpm_fifo                   ; qsys_top     ;
;                            |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 294912      ; 36   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                              ; altsyncram                                       ; work         ;
;                               |altsyncram_peh1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 294912      ; 36   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_peh1:auto_generated               ; altsyncram_peh1                                  ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                      ; 44 (44)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 14 (14)           ; 25 (25)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD                                                                                          ; altera_tse_gray_cnt                              ; qsys_top     ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                     ; 43 (43)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 13 (13)           ; 26 (26)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT                                                                                         ; altera_tse_gray_cnt                              ; qsys_top     ;
;                      |altera_tse_altsyncram_dpm_fifo:U_RTSM|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM                                                                                                                ; altera_tse_altsyncram_dpm_fifo                   ; qsys_top     ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component                                                                                ; altsyncram                                       ; work         ;
;                            |altsyncram_t7h1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_t7h1:auto_generated                                                 ; altsyncram_t7h1                                  ; work         ;
;                      |altera_tse_retransmit_cntl:U_RETR|                                                                                ; 200 (163)   ; 111 (79)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (79)      ; 11 (11)           ; 103 (73)         ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR                                                                                                                    ; altera_tse_retransmit_cntl                       ; qsys_top     ;
;                         |altera_tse_lfsr_10:U_LFSR|                                                                                     ; 39 (39)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 32 (32)          ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR                                                                                          ; altera_tse_lfsr_10                               ; qsys_top     ;
;          |altera_gpio_lite:rgmii_in1_0|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in1_0                                                                                                                                                                                                                                                          ; altera_gpio_lite                                 ; qsys_top     ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in1_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                     ; altgpio_one_bit                                  ; qsys_top     ;
;          |altera_gpio_lite:rgmii_in4_0|                                                                                                 ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0                                                                                                                                                                                                                                                          ; altera_gpio_lite                                 ; qsys_top     ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                     ; altgpio_one_bit                                  ; qsys_top     ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i                                                                                                                                                                                                     ; altgpio_one_bit                                  ; qsys_top     ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i                                                                                                                                                                                                     ; altgpio_one_bit                                  ; qsys_top     ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i                                                                                                                                                                                                     ; altgpio_one_bit                                  ; qsys_top     ;
;          |altera_gpio_lite:rgmii_out1_0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_out1_0                                                                                                                                                                                                                                                         ; altera_gpio_lite                                 ; qsys_top     ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_out1_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                    ; altgpio_one_bit                                  ; qsys_top     ;
;          |altera_gpio_lite:rgmii_out4_0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_out4_0                                                                                                                                                                                                                                                         ; altera_gpio_lite                                 ; qsys_top     ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_out4_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                    ; altgpio_one_bit                                  ; qsys_top     ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_out4_0|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i                                                                                                                                                                                                    ; altgpio_one_bit                                  ; qsys_top     ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_out4_0|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i                                                                                                                                                                                                    ; altgpio_one_bit                                  ; qsys_top     ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_out4_0|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i                                                                                                                                                                                                    ; altgpio_one_bit                                  ; qsys_top     ;
;       |st_mux_2_to_1:st_mux_2_to_1_0|                                                                                                   ; 24 (5)      ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 21 (2)           ; 0          ; |top|qsys_top:qsys_top_0|st_mux_2_to_1:st_mux_2_to_1_0                                                                                                                                                                                                                                                                                                                  ; st_mux_2_to_1                                    ; qsys_top     ;
;          |st_mux:st_mux_0|                                                                                                              ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; 0          ; |top|qsys_top:qsys_top_0|st_mux_2_to_1:st_mux_2_to_1_0|st_mux:st_mux_0                                                                                                                                                                                                                                                                                                  ; st_mux                                           ; qsys_top     ;
;             |lpm_mux:LPM_MUX_component|                                                                                                 ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; 0          ; |top|qsys_top:qsys_top_0|st_mux_2_to_1:st_mux_2_to_1_0|st_mux:st_mux_0|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                        ; lpm_mux                                          ; work         ;
;                |mux_g7c:auto_generated|                                                                                                 ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; 0          ; |top|qsys_top:qsys_top_0|st_mux_2_to_1:st_mux_2_to_1_0|st_mux:st_mux_0|lpm_mux:LPM_MUX_component|mux_g7c:auto_generated                                                                                                                                                                                                                                                 ; mux_g7c                                          ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 166 (1)     ; 87 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (1)       ; 16 (0)            ; 71 (0)           ; 0          ; |top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                   ; sld_hub                                          ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 165 (0)     ; 87 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 16 (0)            ; 71 (0)           ; 0          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                   ; alt_sld_fab_with_jtag_input                      ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 165 (0)     ; 87 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 16 (0)            ; 71 (0)           ; 0          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                ; alt_sld_fab                                      ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 165 (7)     ; 87 (6)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (1)       ; 16 (4)            ; 71 (0)           ; 0          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                            ; alt_sld_fab_alt_sld_fab                          ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 160 (0)     ; 81 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 12 (0)            ; 71 (0)           ; 0          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                ; alt_sld_fab_alt_sld_fab_sldfabric                ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 160 (116)   ; 81 (53)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (61)      ; 12 (11)           ; 71 (46)          ; 0          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                   ; sld_jtag_hub                                     ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                           ; sld_rom_sr                                       ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; 0          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                         ; sld_shadow_jsm                                   ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                  ;
+-----------------+----------+---------------+---------------+-----------------------+----------+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+----------+------+
; user_led[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; user_led[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; user_led[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; user_led[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; user_led[4]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; user_pb[1]      ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; user_pb[2]      ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; user_pb[3]      ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; enet_mdc        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; enet_resetn     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; enet_gtx_clk    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; enet_tx_d[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; enet_tx_d[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; enet_tx_d[2]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; enet_tx_d[3]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; enet_tx_en      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; enet_mdio       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; enet_rx_dv      ; Input    ; (4) 597 ps    ; (5) 732 ps    ; --                    ; --       ; --   ;
; enet_rx_d[3]    ; Input    ; (4) 597 ps    ; (5) 732 ps    ; --                    ; --       ; --   ;
; enet_rx_d[2]    ; Input    ; (4) 597 ps    ; (6) 873 ps    ; --                    ; --       ; --   ;
; enet_rx_d[1]    ; Input    ; (4) 597 ps    ; (5) 732 ps    ; --                    ; --       ; --   ;
; enet_rx_d[0]    ; Input    ; --            ; (3) 457 ps    ; --                    ; --       ; --   ;
; clk_50_max10    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; user_pb[0]      ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; fpga_resetn     ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; enet_rx_clk     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; clk_50_max10(n) ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+----------+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; user_pb[1]                                                                                                                                                                                              ;                   ;         ;
; user_pb[2]                                                                                                                                                                                              ;                   ;         ;
; user_pb[3]                                                                                                                                                                                              ;                   ;         ;
; enet_mdio                                                                                                                                                                                               ;                   ;         ;
;      - qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~feeder                ; 0                 ; 6       ;
; enet_rx_dv                                                                                                                                                                                              ;                   ;         ;
;      - qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in1_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|in_path_ddr.input_cell_l_q~feeder ; 1                 ; 5       ;
;      - qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in1_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|ddr_input[1]~feeder               ; 0                 ; 4       ;
; enet_rx_d[3]                                                                                                                                                                                            ;                   ;         ;
;      - qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|in_path_ddr.input_cell_l_q~feeder ; 1                 ; 5       ;
;      - qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|ddr_input[1]~feeder               ; 0                 ; 4       ;
; enet_rx_d[2]                                                                                                                                                                                            ;                   ;         ;
;      - qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|in_path_ddr.input_cell_l_q~feeder ; 1                 ; 6       ;
;      - qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|ddr_input[1]~feeder               ; 0                 ; 4       ;
; enet_rx_d[1]                                                                                                                                                                                            ;                   ;         ;
;      - qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|in_path_ddr.input_cell_l_q~feeder ; 1                 ; 5       ;
;      - qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|ddr_input[1]~feeder               ; 0                 ; 4       ;
; enet_rx_d[0]                                                                                                                                                                                            ;                   ;         ;
;      - qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|ddr_input[1]~feeder               ; 1                 ; 3       ;
;      - qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|in_path_ddr.input_cell_l_q~feeder ; 1                 ; 3       ;
; clk_50_max10                                                                                                                                                                                            ;                   ;         ;
; user_pb[0]                                                                                                                                                                                              ;                   ;         ;
;      - debounce:debounce_inst|counter[0][0]                                                                                                                                                             ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][1]                                                                                                                                                             ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][2]                                                                                                                                                             ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][4]                                                                                                                                                             ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][5]                                                                                                                                                             ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][7]                                                                                                                                                             ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][8]                                                                                                                                                             ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][9]                                                                                                                                                             ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][10]                                                                                                                                                            ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][11]                                                                                                                                                            ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][12]                                                                                                                                                            ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][13]                                                                                                                                                            ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][14]                                                                                                                                                            ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter[0][15]                                                                                                                                                            ; 0                 ; 6       ;
;      - debounce:debounce_inst|counter~38                                                                                                                                                                ; 0                 ; 6       ;
; fpga_resetn                                                                                                                                                                                             ;                   ;         ;
;      - u_resetn_r1~feeder                                                                                                                                                                               ; 0                 ; 6       ;
; enet_rx_clk                                                                                                                                                                                             ;                   ;         ;
; clk_50_max10(n)                                                                                                                                                                                         ;                   ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0    ; 332     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0    ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_50_max10                                                                                                                                                                                                                                                                                                                                                ; PIN_M9             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_50_max10                                                                                                                                                                                                                                                                                                                                                ; PIN_M9             ; 86      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; db_count[19]                                                                                                                                                                                                                                                                                                                                                ; FF_X44_Y5_N19      ; 24      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; debounce:debounce_inst|counter~38                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y5_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; enet_rx_clk                                                                                                                                                                                                                                                                                                                                                 ; PIN_P3             ; 1614    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; epcount[20]                                                                                                                                                                                                                                                                                                                                                 ; FF_X55_Y5_N29      ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gtx_clk125_shift                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X2_Y38_N2   ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; VCC                       ;
; pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                                ; PLL_1              ; 2892    ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                                                ; PLL_1              ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                         ; LCCOMB_X45_Y53_N18 ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                         ; FF_X50_Y51_N29     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                         ; FF_X50_Y51_N15     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                         ; FF_X46_Y51_N5      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                         ; FF_X46_Y51_N29     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                         ; FF_X45_Y51_N29     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                         ; FF_X44_Y51_N19     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                         ; FF_X44_Y51_N7      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                         ; FF_X45_Y51_N1      ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                      ; FF_X45_Y53_N15     ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                            ; LCCOMB_X51_Y51_N28 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y38_N28 ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y38_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                       ; FF_X42_Y38_N1      ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                      ; FF_X41_Y38_N27     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y38_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y38_N22 ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y38_N0  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X41_Y38_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                               ; FF_X15_Y4_N21      ; 1134    ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|Selector2~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y16_N10 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|Selector3~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y16_N0  ; 20      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|always0~3                                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y17_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|always11~2                                                                                                                                                                                                                                                                                                            ; LCCOMB_X15_Y17_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|always13~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X15_Y24_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|always18~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X14_Y16_N0  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|always2~2                                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y17_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|always31~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X39_Y16_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|always3~2                                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y17_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|always5~2                                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y17_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|always6~2                                                                                                                                                                                                                                                                                                             ; LCCOMB_X19_Y17_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|always8~2                                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y17_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|always9~2                                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y17_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0|CRC_ENA                                                                                                                                                                               ; FF_X21_Y16_N31     ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0|altshift_taps:CRC_OUT_LATCH_rtl_0|shift_taps_4vl:auto_generated|altsyncram_gca1:altsyncram2|ram_block5a0                                                                              ; M9K_X33_Y13_N0     ; 53      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0|altshift_taps:CRC_OUT_LATCH_rtl_0|shift_taps_4vl:auto_generated|cntr_hjg:cntr3|counter_comb_bita1~0                                                                                   ; LCCOMB_X34_Y14_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0|altshift_taps:CRC_OUT_LATCH_rtl_0|shift_taps_4vl:auto_generated|dffe4                                                                                                                 ; FF_X34_Y13_N3      ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcvalid_count~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y16_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|operation[0]                                                                                                                                                                                                                                                                                                          ; FF_X16_Y22_N11     ; 95      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|packet_tx_count[26]~98                                                                                                                                                                                                                                                                                                ; LCCOMB_X17_Y18_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|prbs23:prbs_tx1|m[11]~106                                                                                                                                                                                                                                                                                             ; LCCOMB_X17_Y16_N14 ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|shiftreg_ctrl:shiftreg_ctrl_inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_usu:auto_generated|cntr_s3f:cntr1|counter_reg_bit[1]                                                                                                                                                                                ; FF_X41_Y14_N19     ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|tx_data_reg[25]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X17_Y16_N0  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|tx_data_reg[25]~6                                                                                                                                                                                                                                                                                                     ; LCCOMB_X21_Y17_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|tx_data~118                                                                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y16_N16 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|tx_mod_reg[1]~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y16_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_mon:eth_mon_0|always0~1                                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y25_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_mon:eth_mon_0|always6~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y25_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_mon:eth_mon_0|byte_rx_count[13]~4                                                                                                                                                                                                                                                                                                   ; LCCOMB_X9_Y28_N28  ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0|CRC_ENA                                                                                                                                                                               ; FF_X52_Y20_N25     ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_mon:eth_mon_0|crcchk_dat32:crcchk_inst|crc32_chk:crc32_chk_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0|CRC_OUT_LATCH                                                                                                                                                                         ; FF_X52_Y20_N11     ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_mon:eth_mon_0|cycle_rx_count[18]~87                                                                                                                                                                                                                                                                                                 ; LCCOMB_X12_Y28_N6  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_mon:eth_mon_0|packet_rx_error[10]~34                                                                                                                                                                                                                                                                                                ; LCCOMB_X17_Y25_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_mon:eth_mon_0|packet_rx_ok[31]~34                                                                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y25_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_mon:eth_mon_0|receive_ctrl_status[0]                                                                                                                                                                                                                                                                                                ; FF_X14_Y28_N1      ; 201     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|eth_mon:eth_mon_0|receive_ctrl_status[4]~24                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y28_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_avalon_st_adapter:avalon_st_adapter|qsys_top_avalon_st_adapter_timing_adapter_0:timing_adapter_0|qsys_top_avalon_st_adapter_timing_adapter_0_fifo:qsys_top_avalon_st_adapter_timing_adapter_0_fifo|always1~0                                                                                                                   ; LCCOMB_X51_Y24_N30 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[13]~5                                                                                                                                                                                                                                ; LCCOMB_X17_Y24_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[4]~7                                                                                                                                                                                                                                 ; LCCOMB_X18_Y24_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[5]                                                                                                                                                                                                                                   ; FF_X19_Y24_N27     ; 145     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                                                                                                    ; LCCOMB_X12_Y23_N20 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[4]~26                                                                                                                                                                                                                                ; LCCOMB_X10_Y23_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[9]~18                                                                                                                                                                                                                                ; LCCOMB_X10_Y23_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]~2                                                                                                                                                                                                                            ; LCCOMB_X14_Y23_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|enable~0                                                                                                                                                                                                                                     ; LCCOMB_X6_Y25_N20  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[0]~12                                                                                                                                                                                                                               ; LCCOMB_X14_Y23_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~13                                                                                                                                                                                                                                  ; LCCOMB_X13_Y23_N22 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                                                                                                         ; FF_X17_Y23_N23     ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT                                                                                                                                                                                                                             ; FF_X16_Y23_N11     ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[15]~3                                                                                                                                                                                                                              ; LCCOMB_X18_Y24_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[23]~4                                                                                                                                                                                                                              ; LCCOMB_X18_Y24_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[31]~0                                                                                                                                                                                                                              ; LCCOMB_X18_Y24_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[7]~1                                                                                                                                                                                                                               ; LCCOMB_X18_Y23_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_ready                                                                                                                                                                                                                                                                ; LCCOMB_X6_Y25_N16  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|write                                                                                                                                                                                                                                                                             ; LCCOMB_X7_Y25_N26  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|out_channel[7]~2                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y23_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0                                                                                             ; FF_X45_Y32_N27     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0~0                                                                                           ; LCCOMB_X45_Y32_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|take_in_data                                                                                                                                  ; LCCOMB_X18_Y23_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|sync_control_signal~0                                                                                   ; LCCOMB_X38_Y33_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                                                                                                            ; LCCOMB_X45_Y36_N18 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~2                                                                                                                                            ; LCCOMB_X46_Y36_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid                                                                                                 ; LCCOMB_X38_Y33_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[6]                                                                                     ; FF_X47_Y36_N19     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[0]~13                                                                                                                             ; LCCOMB_X46_Y34_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter~12                                                                                                                                ; LCCOMB_X45_Y34_N20 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sense_reset_n                                                                                                                                  ; FF_X46_Y36_N7      ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~2                                                                                                                                      ; LCCOMB_X45_Y36_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_in[1]~0                                                                                                                                      ; LCCOMB_X46_Y34_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[0]~39                                                                                                                                    ; LCCOMB_X45_Y36_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]~1                                                                                                                                        ; LCCOMB_X45_Y36_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]~11                                                                                                                                        ; LCCOMB_X46_Y36_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[14]~0                                                                                                                                      ; LCCOMB_X49_Y37_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]~5                                                                                                                           ; LCCOMB_X45_Y34_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~1                                                                                                                          ; LCCOMB_X47_Y35_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]~0                                                                                                                          ; LCCOMB_X49_Y37_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[7]~0                                                                                                                                          ; LCCOMB_X46_Y36_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~2                                                                                                                              ; LCCOMB_X49_Y34_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~1                                                                                                                           ; LCCOMB_X49_Y35_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[0]~1                                                                                                                                ; LCCOMB_X49_Y37_N2  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state~10                                                                                                                                        ; LCCOMB_X49_Y34_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~12                                                                                                                       ; LCCOMB_X49_Y36_N30 ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~2                                                                                                            ; LCCOMB_X49_Y38_N16 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~1                                                                                                                          ; LCCOMB_X49_Y37_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~1                                                                                                                               ; LCCOMB_X49_Y38_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state~19                                                                                                                                       ; LCCOMB_X46_Y34_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                                                                                                              ; FF_X43_Y30_N7      ; 41      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component|virtual_state_sdr~0                                                                                                                                             ; LCCOMB_X46_Y36_N26 ; 53      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|in_ready~2                                                                                                                                                                                                                                                             ; LCCOMB_X18_Y23_N12 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                    ; FF_X54_Y4_N29      ; 206     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:st_mux_2_to_1_0_control_port_agent|m0_read~0                                                                                                                                                                                                                     ; LCCOMB_X17_Y23_N20 ; 2       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:eth_gen_0_avalon_slave_translator|av_readdata_pre[12]~16                                                                                                                                                                                                    ; LCCOMB_X15_Y21_N10 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:master_0_master_limiter|save_dest_id~8                                                                                                                                                                                                                       ; LCCOMB_X16_Y24_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector6~1                                                                                                                                                                   ; LCCOMB_X20_Y24_N0  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[7]~34                                                                                                                                                     ; LCCOMB_X27_Y33_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[0]~34                                                                                                                                            ; LCCOMB_X27_Y33_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[9]~34                                                                                                                                                    ; LCCOMB_X34_Y32_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_3|dreg[1]                                                                                                                               ; FF_X32_Y32_N3      ; 202     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_ready~0                                                                                                                                  ; LCCOMB_X23_Y29_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_valid                                                                                                                                   ; LCCOMB_X23_Y29_N22 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_ready~0                                                                                                                                  ; LCCOMB_X27_Y31_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_valid                                                                                                                                   ; LCCOMB_X27_Y31_N6  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_ready~0                                                                                                                                  ; LCCOMB_X29_Y30_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_valid                                                                                                                                   ; LCCOMB_X29_Y30_N20 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_ready~0                                                                                                                                   ; LCCOMB_X21_Y33_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_valid                                                                                                                                    ; LCCOMB_X21_Y33_N14 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_ready~0                                                                                                                                   ; LCCOMB_X20_Y31_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_valid                                                                                                                                    ; LCCOMB_X21_Y31_N26 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|take_in_data                                                                                                                                 ; LCCOMB_X30_Y31_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_9|in_ready~0                                                                                                                                   ; LCCOMB_X19_Y34_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_9|out_valid                                                                                                                                    ; LCCOMB_X19_Y34_N18 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_wren                                                                                                                                    ; FF_X32_Y34_N9      ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[4]~1                                                                                                                                ; LCCOMB_X35_Y33_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt~2                                                                                                                                   ; LCCOMB_X35_Y33_N16 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_RST_CNT                                                                                                                      ; FF_X32_Y32_N15     ; 35      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_wren                                                                                                                                    ; FF_X10_Y36_N31     ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[1]~1                                                                                                                                ; LCCOMB_X13_Y36_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[23]~35                                                                                                                             ; LCCOMB_X7_Y36_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_CNT                                                                                                                      ; FF_X13_Y36_N31     ; 36      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~0                                                                                                                                                                      ; LCCOMB_X25_Y25_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always11~0                                                                                                                                                                     ; LCCOMB_X24_Y24_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always13~1                                                                                                                                                                     ; LCCOMB_X25_Y24_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always15~1                                                                                                                                                                     ; LCCOMB_X24_Y24_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always17~0                                                                                                                                                                     ; LCCOMB_X25_Y21_N26 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always19~0                                                                                                                                                                     ; LCCOMB_X22_Y27_N16 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always21~1                                                                                                                                                                     ; LCCOMB_X24_Y24_N26 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always23~0                                                                                                                                                                     ; LCCOMB_X22_Y20_N20 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always25~1                                                                                                                                                                     ; LCCOMB_X24_Y24_N6  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always27~1                                                                                                                                                                     ; LCCOMB_X24_Y24_N14 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always29~0                                                                                                                                                                     ; LCCOMB_X25_Y24_N30 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always2~0                                                                                                                                                                      ; LCCOMB_X24_Y24_N0  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always31~0                                                                                                                                                                     ; LCCOMB_X24_Y24_N16 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always33~0                                                                                                                                                                     ; LCCOMB_X25_Y21_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always35~0                                                                                                                                                                     ; LCCOMB_X24_Y24_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always36~0                                                                                                                                                                     ; LCCOMB_X23_Y23_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always37~1                                                                                                                                                                     ; LCCOMB_X23_Y24_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always56~0                                                                                                                                                                     ; LCCOMB_X22_Y27_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always9~0                                                                                                                                                                      ; LCCOMB_X25_Y25_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|apausemacctrlframesreceived_reg[18]~34                                                                                                                                         ; LCCOMB_X29_Y34_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[1]~1                                                                                                                                                            ; LCCOMB_X27_Y24_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[26]~34                                                                                                                                                 ; LCCOMB_X29_Y34_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[2]~34                                                                                                                                                    ; LCCOMB_X29_Y34_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[9]~34                                                                                                                                                 ; LCCOMB_X30_Y31_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[26]~233                                                                                                                                                           ; LCCOMB_X22_Y28_N16 ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[26]~235                                                                                                                                                           ; LCCOMB_X17_Y30_N2  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|sw_cnt_reset_wire                                                                                                                                                              ; LCCOMB_X30_Y31_N26 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                ; FF_X77_Y38_N3      ; 1551    ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                ; FF_X1_Y36_N3       ; 1138    ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                ; FF_X75_Y38_N5      ; 276     ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                ; FF_X77_Y38_N19     ; 223     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                ; FF_X44_Y53_N7      ; 1008    ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data[15]~1                                                                                                                                                                                  ; LCCOMB_X21_Y20_N0  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[7]~0                                                                                                                                                                                ; LCCOMB_X21_Y20_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~1                                                                                                                                                                            ; LCCOMB_X20_Y21_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|run_cnt_32~1                                                                                                                                                                                    ; LCCOMB_X20_Y20_N28 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                                                                                               ; FF_X17_Y20_N11     ; 81      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_oen                                                                                                                                                                                                               ; FF_X21_Y15_N25     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                                                                                                 ; FF_X35_Y26_N7      ; 460     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                                                                                                 ; FF_X41_Y20_N1      ; 362     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_eth_tse_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                        ; FF_X32_Y18_N13     ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_read_cntl:U_LBR|Selector1~0                                                                                                                               ; LCCOMB_X32_Y18_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_wrt_cntl:U_LBW|ff_wren~0                                                                                                                                  ; LCCOMB_X32_Y19_N24 ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|err~1                                                                                                                                                                   ; LCCOMB_X32_Y18_N30 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_clk_ena                                                                                                                                                                ; FF_X35_Y20_N15     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector4~1                                                                                                                                   ; LCCOMB_X52_Y24_N18 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|LessThan0~3                                                                            ; LCCOMB_X55_Y26_N4  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~3                                                                          ; LCCOMB_X50_Y29_N6  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~3                                                                       ; LCCOMB_X50_Y27_N30 ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~3                                                                      ; LCCOMB_X50_Y30_N10 ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|always11~0                                                                                                                                    ; LCCOMB_X51_Y28_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|byte_empty[0]~2                                                                                                                               ; LCCOMB_X52_Y30_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|data_rdreq                                                                                                                                    ; LCCOMB_X52_Y27_N28 ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data_reg[15]~2                                                                                                                          ; LCCOMB_X51_Y28_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[16]~2                                                                                                                               ; LCCOMB_X52_Y32_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[24]~0                                                                                                                               ; LCCOMB_X52_Y30_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[8]~8                                                                                                                                ; LCCOMB_X52_Y32_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_wren32                                                                                                                                     ; FF_X52_Y30_N11     ; 75      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|sw_reset_ff_flush_counter[0]~17                                                                                                               ; LCCOMB_X49_Y24_N6  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|sw_reset_ff_flush~1                                                                                                                           ; LCCOMB_X50_Y24_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|always15~8                                                                                                             ; LCCOMB_X34_Y29_N30 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|dest_add_ok[9]                                                                                                         ; FF_X34_Y30_N29     ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_type_ok_s[0]                                                                                                       ; FF_X35_Y29_N3      ; 35      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|pause_quant_val[15]~0                                                                                                  ; LCCOMB_X35_Y29_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren                                                                                                           ; FF_X40_Y29_N19     ; 35      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_wren_int                                                                                                            ; FF_X40_Y29_N1      ; 17      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|user_length[15]~1                                                                                                      ; LCCOMB_X34_Y26_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always18~2                                                                                                             ; LCCOMB_X34_Y22_N26 ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always19~1                                                                                                             ; LCCOMB_X34_Y22_N4  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always19~11                                                                                                            ; LCCOMB_X34_Y22_N18 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always19~4                                                                                                             ; LCCOMB_X34_Y22_N20 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always19~7                                                                                                             ; LCCOMB_X34_Y22_N6  ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always7~2                                                                                                              ; LCCOMB_X29_Y25_N0  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|col_int                                                                                                                ; FF_X39_Y22_N31     ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gen_pause_cnt_a[2]                                                                                                     ; FF_X31_Y22_N21     ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gen_pause_muxb[5]~8                                                                                                    ; LCCOMB_X31_Y22_N6  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|holdoff_quant_cnt[5]~37                                                                                                ; LCCOMB_X34_Y21_N30 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[3]~2                                                                                                           ; LCCOMB_X37_Y23_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[5]~2                                                                                                           ; LCCOMB_X38_Y22_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pause_cnt[21]~1                                                                                                        ; LCCOMB_X37_Y26_N8  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pause_frame_quant_val[15]~1                                                                                            ; LCCOMB_X34_Y22_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pause_latch[9]~0                                                                                                       ; LCCOMB_X39_Y25_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                                                                                                 ; FF_X34_Y23_N31     ; 42      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_rden                                                                                                                ; FF_X41_Y21_N15     ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Equal8~1                                                                                                  ; LCCOMB_X37_Y31_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|LessThan0~4                                                                                               ; LCCOMB_X26_Y33_N0  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Selector1~0                                                                                               ; LCCOMB_X37_Y27_N12 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[15]~11                                                                                          ; LCCOMB_X37_Y28_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[23]~10                                                                                          ; LCCOMB_X37_Y27_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[31]~8                                                                                           ; LCCOMB_X37_Y31_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[39]~6                                                                                           ; LCCOMB_X37_Y31_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[47]~5                                                                                           ; LCCOMB_X37_Y31_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[4]~3                                                                                            ; LCCOMB_X37_Y28_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_unicast~1                                                                                             ; LCCOMB_X30_Y34_N24 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[15]~18                                                                                      ; LCCOMB_X37_Y27_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[0]~2                                                                                            ; LCCOMB_X30_Y32_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[15]~10                                                                                          ; LCCOMB_X30_Y32_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[23]~9                                                                                           ; LCCOMB_X30_Y32_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[31]~8                                                                                           ; LCCOMB_X30_Y32_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[39]~6                                                                                           ; LCCOMB_X31_Y32_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[47]~4                                                                                           ; LCCOMB_X30_Y32_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_broadcast~0                                                                                           ; LCCOMB_X31_Y32_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[1]~2                                                                                              ; LCCOMB_X29_Y32_N22 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_stat_val                                                                                              ; FF_X27_Y32_N11     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[3]                                                                                                ; FF_X27_Y32_N21     ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[15]~1                                                                                         ; LCCOMB_X35_Y24_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[7]~10                                                                                         ; LCCOMB_X35_Y24_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|dreg[1]                                                                                     ; FF_X52_Y16_N3      ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|LessThan0~3                                                                           ; LCCOMB_X49_Y17_N2  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~3                                                                          ; LCCOMB_X52_Y17_N8  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~3                                                                       ; LCCOMB_X40_Y18_N18 ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~3                                                                      ; LCCOMB_X45_Y16_N2  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|full_flag                                                                                                  ; FF_X40_Y19_N29     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector0~5                                                                                                 ; LCCOMB_X43_Y21_N2  ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector1~4                                                                                                 ; LCCOMB_X42_Y21_N20 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector4~1                                                                                                 ; LCCOMB_X42_Y21_N0  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|always14~0                                                                                                  ; LCCOMB_X43_Y21_N4  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt~24                                                                                                 ; LCCOMB_X43_Y21_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wren                                                                                                    ; FF_X47_Y21_N27     ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|lfsr_ena                                                                                                    ; LCCOMB_X45_Y22_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[1]~14                                                                                              ; LCCOMB_X49_Y21_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg~0                                                                                              ; LCCOMB_X44_Y21_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[1]~17                                                                                           ; LCCOMB_X42_Y22_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt~16                                                                                              ; LCCOMB_X43_Y21_N26 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[3]~10                                                                                          ; LCCOMB_X49_Y21_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[6]~10                                                                                          ; LCCOMB_X44_Y21_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always4~3                                                                                                                                     ; LCCOMB_X41_Y17_N18 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always5~1                                                                                                                                     ; LCCOMB_X41_Y18_N0  ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~2                                                                                                                                        ; LCCOMB_X47_Y17_N6  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~4                                                                                                                                        ; LCCOMB_X52_Y16_N14 ; 75      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~5                                                                                                                                        ; LCCOMB_X52_Y16_N0  ; 34      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|data_tmp[31]~1                                                                                                                                ; LCCOMB_X52_Y16_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[28]~0                                                                                                                            ; LCCOMB_X45_Y17_N28 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_tmp~3                                                                                                                                     ; LCCOMB_X52_Y16_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|ff_tx_rdy~0                                                                                                                                   ; LCCOMB_X39_Y16_N22 ; 67      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|mod_tmp[1]~2                                                                                                                                  ; LCCOMB_X52_Y16_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|neinyesfmd~55                                                                                                                                                                                         ; LCCOMB_X35_Y32_N30 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; resetn                                                                                                                                                                                                                                                                                                                                                      ; FF_X44_Y5_N31      ; 71      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X44_Y36_N1      ; 22      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X41_Y37_N10 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X41_Y37_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X46_Y37_N24 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X42_Y37_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~5                            ; LCCOMB_X43_Y36_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~10                           ; LCCOMB_X43_Y36_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~13                             ; LCCOMB_X43_Y37_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~17              ; LCCOMB_X40_Y37_N12 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~9               ; LCCOMB_X41_Y37_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                 ; LCCOMB_X44_Y37_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~2                     ; LCCOMB_X43_Y36_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~7                     ; LCCOMB_X43_Y36_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~17      ; LCCOMB_X44_Y37_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22 ; LCCOMB_X45_Y37_N8  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23 ; LCCOMB_X44_Y37_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X44_Y36_N17     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X44_Y36_N23     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X44_Y36_N7      ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X46_Y37_N1      ; 64      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X44_Y36_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X44_Y39_N31     ; 52      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X42_Y37_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_clk_to_the_tse_mac                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X1_Y38_N30  ; 1180    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; VCC                       ;
; user_pb[0]                                                                                                                                                                                                                                                                                                                                                  ; PIN_L22            ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                         ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                 ; JTAG_X43_Y40_N0    ; 332     ; 21                                   ; Global Clock         ; GCLK14           ; --                        ;
; clk_50_max10                                                                                                                                                                                 ; PIN_M9             ; 86      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; clkctrl:clkctrl_inst0|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk                                                     ; CLKCTRL_G3         ; 1180    ; 142                                  ; Global Clock         ; GCLK3            ; VCC                       ;
; clkctrl:clkctrl_inst1|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk                                                     ; CLKCTRL_G4         ; 1       ; 0                                    ; Global Clock         ; GCLK4            ; VCC                       ;
; enet_rx_clk                                                                                                                                                                                  ; PIN_P3             ; 1614    ; 31                                   ; Global Clock         ; GCLK2            ; --                        ;
; pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                 ; PLL_1              ; 2892    ; 208                                  ; Global Clock         ; GCLK18           ; --                        ;
; pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                 ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                 ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3]                                                                                                                 ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                          ; LCCOMB_X45_Y53_N18 ; 17      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                          ; FF_X45_Y51_N1      ; 20      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; qsys_top:qsys_top_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                ; FF_X15_Y4_N21      ; 1134    ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                     ; FF_X54_Y4_N29      ; 206     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out ; FF_X77_Y38_N3      ; 1551    ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out ; FF_X1_Y36_N3       ; 1138    ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out ; FF_X75_Y38_N5      ; 276     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out ; FF_X77_Y38_N19     ; 223     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out ; FF_X44_Y53_N7      ; 1008    ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0|altshift_taps:CRC_OUT_LATCH_rtl_0|shift_taps_4vl:auto_generated|altsyncram_gca1:altsyncram2|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 33           ; 2            ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 66     ; 2                           ; 33                          ; 2                           ; 33                          ; 66                  ; 1    ; None ; M9K_X33_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|shiftreg_ctrl:shiftreg_ctrl_inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_usu:auto_generated|altsyncram_sl91:altsyncram2|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 5            ; 3            ; 5            ; yes                    ; no                      ; yes                    ; yes                     ; 15     ; 3                           ; 5                           ; 3                           ; 5                           ; 15                  ; 1    ; None ; M9K_X33_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|shiftreg_data:shiftreg_data_inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_euu:auto_generated|altsyncram_so91:altsyncram2|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 32           ; 3            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 96     ; 3                           ; 32                          ; 3                           ; 32                          ; 96                  ; 2    ; None ; M9K_X33_Y14_N0, M9K_X33_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|qsys_top_avalon_st_adapter:avalon_st_adapter|qsys_top_avalon_st_adapter_timing_adapter_0:timing_adapter_0|qsys_top_avalon_st_adapter_timing_adapter_0_fifo:qsys_top_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ALTSYNCRAM                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 42           ; 16           ; 42           ; yes                    ; no                      ; yes                    ; no                      ; 672    ; 16                          ; 42                          ; 16                          ; 42                          ; 672                 ; 2    ; None ; M9K_X53_Y20_N0, M9K_X53_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X5_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None ; M9K_X33_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None ; M9K_X33_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X5_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X5_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_83f1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 10           ; 32           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 320    ; 32                          ; 10                          ; 32                          ; 10                          ; 320                 ; 1    ; None ; M9K_X33_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_1eh1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 23           ; 2048         ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 47104  ; 2048                        ; 5                           ; 2048                        ; 5                           ; 10240               ; 2    ; None ; M9K_X53_Y26_N0, M9K_X53_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_feh1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 40           ; 8192         ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 327680 ; 8192                        ; 36                          ; 8192                        ; 36                          ; 294912              ; 36   ; None ; M9K_X53_Y28_N0, M9K_X53_Y27_N0, M9K_X53_Y38_N0, M9K_X73_Y30_N0, M9K_X53_Y31_N0, M9K_X33_Y34_N0, M9K_X53_Y34_N0, M9K_X33_Y33_N0, M9K_X53_Y35_N0, M9K_X73_Y31_N0, M9K_X33_Y27_N0, M9K_X53_Y37_N0, M9K_X73_Y27_N0, M9K_X73_Y29_N0, M9K_X53_Y41_N0, M9K_X33_Y28_N0, M9K_X73_Y36_N0, M9K_X73_Y37_N0, M9K_X53_Y36_N0, M9K_X33_Y29_N0, M9K_X33_Y32_N0, M9K_X53_Y32_N0, M9K_X73_Y28_N0, M9K_X53_Y30_N0, M9K_X53_Y40_N0, M9K_X73_Y35_N0, M9K_X73_Y40_N0, M9K_X73_Y32_N0, M9K_X73_Y34_N0, M9K_X53_Y29_N0, M9K_X73_Y33_N0, M9K_X73_Y38_N0, M9K_X53_Y39_N0, M9K_X53_Y33_N0, M9K_X33_Y35_N0, M9K_X33_Y36_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|altsyncram_2o71:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 8            ; 14           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 112    ; 14                          ; 8                           ; 14                          ; 8                           ; 112                 ; 1    ; None ; M9K_X33_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 2            ; 2048         ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 2048                        ; 2                           ; 2048                        ; 2                           ; 4096                ; 1    ; None ; M9K_X53_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_peh1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 36           ; 8192         ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 294912 ; 8192                        ; 36                          ; 8192                        ; 36                          ; 294912              ; 36   ; None ; M9K_X33_Y15_N0, M9K_X33_Y16_N0, M9K_X33_Y18_N0, M9K_X73_Y19_N0, M9K_X53_Y5_N0, M9K_X53_Y18_N0, M9K_X73_Y16_N0, M9K_X73_Y18_N0, M9K_X73_Y17_N0, M9K_X73_Y10_N0, M9K_X73_Y12_N0, M9K_X33_Y12_N0, M9K_X33_Y10_N0, M9K_X73_Y11_N0, M9K_X73_Y9_N0, M9K_X33_Y9_N0, M9K_X33_Y8_N0, M9K_X73_Y13_N0, M9K_X73_Y15_N0, M9K_X33_Y19_N0, M9K_X53_Y8_N0, M9K_X53_Y15_N0, M9K_X53_Y19_N0, M9K_X53_Y6_N0, M9K_X53_Y16_N0, M9K_X53_Y14_N0, M9K_X53_Y13_N0, M9K_X33_Y17_N0, M9K_X53_Y12_N0, M9K_X53_Y11_N0, M9K_X53_Y10_N0, M9K_X53_Y7_N0, M9K_X33_Y11_N0, M9K_X73_Y14_N0, M9K_X53_Y9_N0, M9K_X33_Y5_N0          ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_t7h1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X53_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 14,460 / 148,641 ( 10 % ) ;
; C16 interconnects     ; 165 / 5,382 ( 3 % )       ;
; C4 interconnects      ; 6,702 / 106,704 ( 6 % )   ;
; Direct links          ; 2,584 / 148,641 ( 2 % )   ;
; Global clocks         ; 18 / 20 ( 90 % )          ;
; Local interconnects   ; 5,288 / 49,760 ( 11 % )   ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 332 / 5,406 ( 6 % )       ;
; R4 interconnects      ; 8,822 / 147,764 ( 6 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.45) ; Number of LABs  (Total = 763) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 33                            ;
; 2                                           ; 31                            ;
; 3                                           ; 29                            ;
; 4                                           ; 26                            ;
; 5                                           ; 18                            ;
; 6                                           ; 13                            ;
; 7                                           ; 15                            ;
; 8                                           ; 8                             ;
; 9                                           ; 14                            ;
; 10                                          ; 15                            ;
; 11                                          ; 10                            ;
; 12                                          ; 24                            ;
; 13                                          ; 29                            ;
; 14                                          ; 36                            ;
; 15                                          ; 70                            ;
; 16                                          ; 392                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.49) ; Number of LABs  (Total = 763) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 538                           ;
; 1 Clock                            ; 613                           ;
; 1 Clock enable                     ; 353                           ;
; 1 Sync. clear                      ; 67                            ;
; 1 Sync. load                       ; 34                            ;
; 2 Async. clears                    ; 102                           ;
; 2 Clock enables                    ; 112                           ;
; 2 Clocks                           ; 80                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.10) ; Number of LABs  (Total = 763) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 14                            ;
; 2                                            ; 27                            ;
; 3                                            ; 13                            ;
; 4                                            ; 14                            ;
; 5                                            ; 7                             ;
; 6                                            ; 26                            ;
; 7                                            ; 10                            ;
; 8                                            ; 20                            ;
; 9                                            ; 5                             ;
; 10                                           ; 10                            ;
; 11                                           ; 5                             ;
; 12                                           ; 12                            ;
; 13                                           ; 8                             ;
; 14                                           ; 15                            ;
; 15                                           ; 9                             ;
; 16                                           ; 43                            ;
; 17                                           ; 19                            ;
; 18                                           ; 33                            ;
; 19                                           ; 27                            ;
; 20                                           ; 34                            ;
; 21                                           ; 22                            ;
; 22                                           ; 45                            ;
; 23                                           ; 26                            ;
; 24                                           ; 48                            ;
; 25                                           ; 27                            ;
; 26                                           ; 21                            ;
; 27                                           ; 19                            ;
; 28                                           ; 31                            ;
; 29                                           ; 23                            ;
; 30                                           ; 25                            ;
; 31                                           ; 28                            ;
; 32                                           ; 96                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.35) ; Number of LABs  (Total = 763) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 66                            ;
; 2                                               ; 63                            ;
; 3                                               ; 43                            ;
; 4                                               ; 40                            ;
; 5                                               ; 43                            ;
; 6                                               ; 52                            ;
; 7                                               ; 43                            ;
; 8                                               ; 64                            ;
; 9                                               ; 57                            ;
; 10                                              ; 38                            ;
; 11                                              ; 33                            ;
; 12                                              ; 31                            ;
; 13                                              ; 29                            ;
; 14                                              ; 21                            ;
; 15                                              ; 29                            ;
; 16                                              ; 73                            ;
; 17                                              ; 15                            ;
; 18                                              ; 7                             ;
; 19                                              ; 3                             ;
; 20                                              ; 5                             ;
; 21                                              ; 3                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.14) ; Number of LABs  (Total = 763) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 16                            ;
; 3                                            ; 25                            ;
; 4                                            ; 43                            ;
; 5                                            ; 47                            ;
; 6                                            ; 28                            ;
; 7                                            ; 26                            ;
; 8                                            ; 31                            ;
; 9                                            ; 17                            ;
; 10                                           ; 34                            ;
; 11                                           ; 33                            ;
; 12                                           ; 23                            ;
; 13                                           ; 33                            ;
; 14                                           ; 18                            ;
; 15                                           ; 19                            ;
; 16                                           ; 27                            ;
; 17                                           ; 36                            ;
; 18                                           ; 19                            ;
; 19                                           ; 19                            ;
; 20                                           ; 20                            ;
; 21                                           ; 16                            ;
; 22                                           ; 19                            ;
; 23                                           ; 12                            ;
; 24                                           ; 20                            ;
; 25                                           ; 19                            ;
; 26                                           ; 10                            ;
; 27                                           ; 8                             ;
; 28                                           ; 17                            ;
; 29                                           ; 14                            ;
; 30                                           ; 17                            ;
; 31                                           ; 8                             ;
; 32                                           ; 15                            ;
; 33                                           ; 16                            ;
; 34                                           ; 17                            ;
; 35                                           ; 12                            ;
; 36                                           ; 9                             ;
; 37                                           ; 9                             ;
; 38                                           ; 4                             ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 26           ; 6            ; 26           ; 0            ; 0            ; 31        ; 26           ; 0            ; 31        ; 31        ; 0            ; 14           ; 0            ; 0            ; 8            ; 0            ; 14           ; 8            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 31        ; 17           ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 25           ; 5            ; 31           ; 31           ; 0         ; 5            ; 31           ; 0         ; 0         ; 31           ; 17           ; 31           ; 31           ; 23           ; 31           ; 17           ; 23           ; 31           ; 31           ; 31           ; 17           ; 31           ; 31           ; 31           ; 31           ; 31           ; 0         ; 14           ; 31           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; user_led[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_led[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_led[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_led[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_led[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_pb[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_pb[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_pb[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_mdc            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; enet_resetn         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; enet_gtx_clk        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; enet_tx_d[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; enet_tx_d[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; enet_tx_d[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; enet_tx_d[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; enet_tx_en          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; enet_mdio           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; enet_rx_dv          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rx_d[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rx_d[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rx_d[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rx_d[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50_max10        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_pb[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_resetn         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rx_clk         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; clk_50_max10(n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                               ;
+------------------------------------+------------------------------------+-------------------+
; Source Clock(s)                    ; Destination Clock(s)               ; Delay Added in ns ;
+------------------------------------+------------------------------------+-------------------+
; enet_tx_125                        ; enet_tx_125                        ; 71.0              ;
; enet_tx_125,enet_tx_25,enet_tx_2p5 ; enet_tx_125,enet_tx_25,enet_tx_2p5 ; 51.8              ;
; rx_clk_125,rx_clk_25,rx_clk_2p5    ; rx_clk_125,rx_clk_25,rx_clk_2p5    ; 25.6              ;
; I/O                                ; rx_clk_125,rx_clk_25,rx_clk_2p5    ; 6.6               ;
+------------------------------------+------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                        ; Destination Register                                                                                                                                                                                                                                                                                                                                                                             ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; enet_rx_d[0]                                                                                                                                                                                                                                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|ddr_input[1]                                                                                                                                                                                                                      ; 1.079             ;
; enet_rx_d[3]                                                                                                                                                                                                                                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|ddr_input[1]                                                                                                                                                                                                                      ; 1.012             ;
; enet_rx_d[2]                                                                                                                                                                                                                                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|ddr_input[1]                                                                                                                                                                                                                      ; 1.005             ;
; enet_rx_dv                                                                                                                                                                                                                                                                                                                                                             ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in1_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|ddr_input[1]                                                                                                                                                                                                                      ; 1.005             ;
; enet_rx_d[1]                                                                                                                                                                                                                                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|ddr_input[1]                                                                                                                                                                                                                      ; 0.998             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[1]                                                                                     ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_feh1:auto_generated|ram_block1a32~portb_address_reg0            ; 0.690             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[5]                                                                                        ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated|ram_block1a1~porta_address_reg0                 ; 0.687             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[7]                                                                                        ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated|ram_block1a1~porta_address_reg0                 ; 0.687             ;
; qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0|altshift_taps:CRC_OUT_LATCH_rtl_0|shift_taps_4vl:auto_generated|cntr_q3f:cntr1|counter_reg_bit[0]                                                                                                ; qsys_top:qsys_top_0|eth_gen:eth_gen_0|crcgen_dat32:crcgen_inst|crc32_gen:crc32_gen_inst|crc32_calculator:crc32_calculator_u0|avalon_st_to_crc_if_bridge:crc_bridge_u0|altshift_taps:CRC_OUT_LATCH_rtl_0|shift_taps_4vl:auto_generated|altsyncram_gca1:altsyncram2|ram_block5a0~portb_address_reg0                                                                                                ; 0.685             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|rd_ptr[4]                                                                                                                                                                                                                                                                                    ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~portb_address_reg0                                                                                                                                                                                                                                    ; 0.678             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|rd_ptr[0]                                                                                                                                                                                                                                                                                    ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                                                                    ; 0.625             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|rd_ptr[2]                                                                                                                                                                                                                                                                                    ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                                                                    ; 0.622             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|rd_ptr[1]                                                                                                                                                                                                                                                                                    ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                                                                    ; 0.622             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|out_valid                                                                                                                                                                                                                                                                                    ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                                                                    ; 0.622             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_valid                                                                                                                                                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                                                                    ; 0.622             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|rd_ptr[3]                                                                                                                                                                                                                                                                                    ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                                                                    ; 0.622             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|in_ready_0                                                                                                                                                                                                                                              ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                                                                    ; 0.622             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|rd_ptr[5]                                                                                                                                                                                                                                                                                    ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~portb_address_reg0                                                                                                                                                                                                                                    ; 0.590             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[0]                                                                                        ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated|ram_block1a1~porta_address_reg0                 ; 0.586             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[1]                                                                                        ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated|ram_block1a1~porta_address_reg0                 ; 0.586             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[2]                                                                                        ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated|ram_block1a1~porta_address_reg0                 ; 0.586             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[8]                                                                                          ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_1eh1:auto_generated|ram_block1a21~portb_address_reg0                ; 0.531             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[7]                                                                                          ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_1eh1:auto_generated|ram_block1a21~portb_address_reg0                ; 0.531             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[9]                                                                                          ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_1eh1:auto_generated|ram_block1a21~portb_address_reg0                ; 0.531             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[6]                                                                                          ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_1eh1:auto_generated|ram_block1a21~portb_address_reg0                ; 0.531             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[5]                                                                                          ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_1eh1:auto_generated|ram_block1a21~portb_address_reg0                ; 0.531             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[4]                                                                                          ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_1eh1:auto_generated|ram_block1a21~portb_address_reg0                ; 0.531             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[3]                                                                                          ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_1eh1:auto_generated|ram_block1a21~portb_address_reg0                ; 0.531             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[10]                                                                                         ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_1eh1:auto_generated|ram_block1a21~portb_address_reg0                ; 0.531             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|data_tmp[10]                                                                                                                                             ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_peh1:auto_generated|ram_block1a10~porta_datain_reg0             ; 0.453             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[5]                                                                                                                                                                                                                                                                                    ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0~porta_address_reg0                                                                                                                                                                                                                                    ; 0.437             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[4]                                                                                                                                                                                                                                                                                    ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0~porta_address_reg0                                                                                                                                                                                                                                    ; 0.437             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[0]                                                                                                                                                                                                                                                                                    ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0~porta_address_reg0                                                                                                                                                                                                                                    ; 0.437             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[1]                                                                                                                                                                                                                                                                                    ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0~porta_address_reg0                                                                                                                                                                                                                                    ; 0.437             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[2]                                                                                                                                                                                                                                                                                    ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0~porta_address_reg0                                                                                                                                                                                                                                    ; 0.437             ;
; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[3]                                                                                                                                                                                                                                                                                    ; qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0~porta_address_reg0                                                                                                                                                                                                                                    ; 0.437             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[19]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a19~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[3]                                                                                                                                            ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a3~porta_datain_reg0                                                 ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[27]                                                                                                                                            ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_feh1:auto_generated|ram_block1a27~porta_datain_reg0             ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[19]                                                                                                                                            ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_feh1:auto_generated|ram_block1a19~porta_datain_reg0             ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[8]                                                                                                                                            ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a8~porta_datain_reg0                                                 ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[29]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a29~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[30]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a30~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[28]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a28~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[26]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a26~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[25]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a25~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[24]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a24~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[23]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a23~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[22]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a22~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[21]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a21~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[20]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a20~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[17]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a17~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[14]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a14~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[13]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a13~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[12]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a12~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[11]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a11~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[10]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a10~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[9]                                                                                                                                            ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a9~porta_datain_reg0                                                 ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[7]                                                                                                                                            ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a7~porta_datain_reg0                                                 ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[6]                                                                                                                                            ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a6~porta_datain_reg0                                                 ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[5]                                                                                                                                            ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a5~porta_datain_reg0                                                 ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[1]                                                                                                                                            ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a1~porta_datain_reg0                                                 ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[27]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a27~porta_datain_reg0                                                ; 0.405             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|cntr_g4f:cntr1|counter_reg_bit[2] ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|altsyncram_2o71:altsyncram2|ram_block3a3~portb_address_reg0 ; 0.390             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|cntr_g4f:cntr1|counter_reg_bit[0] ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|altsyncram_2o71:altsyncram2|ram_block3a3~portb_address_reg0 ; 0.390             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|cntr_g4f:cntr1|counter_reg_bit[1] ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|altsyncram_2o71:altsyncram2|ram_block3a3~portb_address_reg0 ; 0.390             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|cntr_g4f:cntr1|counter_reg_bit[3] ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|altsyncram_2o71:altsyncram2|ram_block3a3~portb_address_reg0 ; 0.390             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|b_out[4]                                                                                    ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_peh1:auto_generated|ram_block1a14~porta_address_reg0            ; 0.344             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|b_out[3]                                                                                    ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_peh1:auto_generated|ram_block1a14~porta_address_reg0            ; 0.344             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|b_out[2]                                                                                    ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_peh1:auto_generated|ram_block1a14~porta_address_reg0            ; 0.344             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|b_out[1]                                                                                    ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_peh1:auto_generated|ram_block1a14~porta_address_reg0            ; 0.344             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_WRT|b_out[4]                                                                                                                     ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_83f1:auto_generated|ram_block1a8~porta_address_reg0                                                  ; 0.331             ;
; qsys_top:qsys_top_0|qsys_top_avalon_st_adapter:avalon_st_adapter|qsys_top_avalon_st_adapter_timing_adapter_0:timing_adapter_0|qsys_top_avalon_st_adapter_timing_adapter_0_fifo:qsys_top_avalon_st_adapter_timing_adapter_0_fifo|wr_addr[3]                                                                                                                             ; qsys_top:qsys_top_0|qsys_top_avalon_st_adapter:avalon_st_adapter|qsys_top_avalon_st_adapter_timing_adapter_0:timing_adapter_0|qsys_top_avalon_st_adapter_timing_adapter_0_fifo:qsys_top_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a13~porta_address_reg0                                                                             ; 0.323             ;
; qsys_top:qsys_top_0|qsys_top_avalon_st_adapter:avalon_st_adapter|qsys_top_avalon_st_adapter_timing_adapter_0:timing_adapter_0|qsys_top_avalon_st_adapter_timing_adapter_0_fifo:qsys_top_avalon_st_adapter_timing_adapter_0_fifo|wr_addr[2]                                                                                                                             ; qsys_top:qsys_top_0|qsys_top_avalon_st_adapter:avalon_st_adapter|qsys_top_avalon_st_adapter_timing_adapter_0:timing_adapter_0|qsys_top_avalon_st_adapter_timing_adapter_0_fifo:qsys_top_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a13~porta_address_reg0                                                                             ; 0.323             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[3]                                                                                        ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated|ram_block1a1~porta_address_reg0                 ; 0.316             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[4]                                                                                        ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated|ram_block1a1~porta_address_reg0                 ; 0.316             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[6]                                                                                        ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated|ram_block1a1~porta_address_reg0                 ; 0.316             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[8]                                                                                        ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated|ram_block1a1~porta_address_reg0                 ; 0.316             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[9]                                                                                        ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated|ram_block1a1~porta_address_reg0                 ; 0.316             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[10]                                                                                       ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_rah1:auto_generated|ram_block1a1~porta_address_reg0                 ; 0.316             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_WRT|b_out[0]                                                                                                                     ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_83f1:auto_generated|ram_block1a8~porta_address_reg0                                                  ; 0.316             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_WRT|b_out[1]                                                                                                                     ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_83f1:auto_generated|ram_block1a8~porta_address_reg0                                                  ; 0.316             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_WRT|b_out[2]                                                                                                                     ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_83f1:auto_generated|ram_block1a8~porta_address_reg0                                                  ; 0.316             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_WRT|b_out[3]                                                                                                                     ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_83f1:auto_generated|ram_block1a8~porta_address_reg0                                                  ; 0.316             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[31]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ram_block1a31~porta_datain_reg0                                                   ; 0.307             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[30]                                                                                                                                           ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ram_block1a30~porta_datain_reg0                                                   ; 0.307             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[5]                                                                                     ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_feh1:auto_generated|ram_block1a32~portb_address_reg0            ; 0.297             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[6]                                                                                     ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_feh1:auto_generated|ram_block1a32~portb_address_reg0            ; 0.297             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[7]                                                                                     ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_feh1:auto_generated|ram_block1a32~portb_address_reg0            ; 0.297             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[8]                                                                                     ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_feh1:auto_generated|ram_block1a32~portb_address_reg0            ; 0.297             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s[1]                                                                                                                        ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_83f1:auto_generated|ram_block1a8~porta_datain_reg0                                                   ; 0.294             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[13]                                                                                                                                                                                            ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_data_in2[13]                                                                                                                                                                                                                                           ; 0.292             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[14]                                                                                                                                                                                            ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_data_in2[14]                                                                                                                                                                                                                                           ; 0.292             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[5]                                                                                                                                                                                             ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_data_in2[5]                                                                                                                                                                                                                                            ; 0.292             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[6]                                                                                                                                                                                             ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_data_in2[6]                                                                                                                                                                                                                                            ; 0.292             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[8]                                                                                                                                                                                             ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_data_in2[8]                                                                                                                                                                                                                                            ; 0.292             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[10]                                                                                                                                                                                            ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_data_in2[10]                                                                                                                                                                                                                                           ; 0.292             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[1]                                                                                                                                                                                             ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_data_in2[1]                                                                                                                                                                                                                                            ; 0.292             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[2]                                                                                                                                                                                             ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_data_in2[2]                                                                                                                                                                                                                                            ; 0.292             ;
; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[3]                                                                                                                                                                                             ; qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_data_in2[3]                                                                                                                                                                                                                                            ; 0.292             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "Eth_max10"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/intelFPGA/Max10tse/max10tse(2)_project/db/pll_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/intelFPGA/Max10tse/max10tse(2)_project/db/pll_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port File: C:/intelFPGA/Max10tse/max10tse(2)_project/db/pll_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 20, and phase shift of 0 degrees (0 ps) for pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port File: C:/intelFPGA/Max10tse/max10tse(2)_project/db/pll_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 11 degrees (250 ps) for pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] port File: C:/intelFPGA/Max10tse/max10tse(2)_project/db/pll_altpll.v Line: 51
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 1 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "clk_50_max10" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "clk_50_max10(n)" File: C:/intelFPGA/Max10tse/max10tse(2)_project/top.v Line: 3
Warning (335093): TimeQuest Timing Analyzer is analyzing 47 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'platform/qsys_top/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'platform/qsys_top/synthesis/submodules/altera_eth_tse_mac.sdc'
Info (332104): Reading SDC File: 'platform/qsys_top/synthesis/submodules/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: 'platform/qsys_top/synthesis/submodules/crc32.sdc'
Warning (332174): Ignored filter at crc32.sdc(12): CLK could not be matched with a port File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/crc32.sdc Line: 12
Warning (332049): Ignored create_clock at crc32.sdc(12): Argument <targets> is an empty collection File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/crc32.sdc Line: 12
    Info (332050): create_clock -period "$DEFAULT_SYSTEM_CLOCK_SPEED" -name CRC_CLK [ get_ports  $CLK] File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/crc32.sdc Line: 12
Info (332104): Reading SDC File: 'top.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info: Output Max Delay = -0.9
Info: Output Min Delay = -2.7
Info: Input Max Delay for 125MHz domain= 0.8
Info: Input Min Delay for 125MHz domain= -0.8
Info: Input Max Delay for 25MHz domain = 8.8
Info: Input Min Delay for 25MHz domain = -8.8
Info: Input Max Delay for 2.5MHz domain = 98.8
Info: Input Min Delay for 2.5MHz domain = -98.8
Warning (332174): Ignored filter at top.sdc(138): *sld_signaltap* could not be matched with a register File: C:/intelFPGA/Max10tse/max10tse(2)_project/top.sdc Line: 138
Warning (332049): Ignored set_false_path at top.sdc(138): Argument <to> is an empty collection File: C:/intelFPGA/Max10tse/max10tse(2)_project/top.sdc Line: 138
    Info (332050): set_false_path -to [get_registers *sld_signaltap*] File: C:/intelFPGA/Max10tse/max10tse(2)_project/top.sdc Line: 138
Warning (332060): Node: qsys_top:qsys_top_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch qsys_top:qsys_top_0|eth_gen:eth_gen_0|prbs23:prbs_tx1|m[19]~41 is being clocked by qsys_top:qsys_top_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out
Warning (332060): Node: qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch qsys_top:qsys_top_0|st_mux_2_to_1:st_mux_2_to_1_0|avs_control_port_readdata[0] is being clocked by qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[10]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: enet_tx_125 was found on node: i_pll|altpll_component|auto_generated|pll1|clk[0] with settings that do not match the following PLL specifications:
        Warning (332056): -phase (expected: 11.25, found: 0.00)
    Warning (332056): Clock: enet_tx_25 was found on node: i_pll|altpll_component|auto_generated|pll1|clk[1] with settings that do not match the following PLL specifications:
        Warning (332056): -phase (expected: 2.25, found: 0.00)
    Warning (332056): Clock: enet_tx_2p5 was found on node: i_pll|altpll_component|auto_generated|pll1|clk[2] with settings that do not match the following PLL specifications:
        Warning (332056): -phase (expected: 0.23, found: 0.00)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 15 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000 clk_50_max10
    Info (332111):  400.000  enet_tx_2p5
    Info (332111):   40.000   enet_tx_25
    Info (332111):    8.000  enet_tx_125
    Info (332111):    8.000 enet_tx_125_shift
    Info (332111):  400.000  gtx_2p5_clk
    Info (332111):   40.000   gtx_25_clk
    Info (332111):    8.000  gtx_125_clk
    Info (332111):  400.000   rx_clk_2p5
    Info (332111):   40.000    rx_clk_25
    Info (332111):    8.000   rx_clk_125
    Info (332111):  400.000 virtual_clk_2p5
    Info (332111):   40.000 virtual_clk_25
    Info (332111):    8.000 virtual_clk_125
Info (176353): Automatically promoted node clk_50_max10~input (placed in PIN M9 (CLK1p, DIFFIO_RX_L36p, DIFFOUT_L36p, High_Speed)) File: C:/intelFPGA/Max10tse/max10tse(2)_project/top.v Line: 3
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176352): Promoted node enet_rx_clk~input (placed in PIN P3 (DPCLK0, DIFFIO_RX_L38n, DIFFOUT_L38n, High_Speed)) File: C:/intelFPGA/Max10tse/max10tse(2)_project/top.v Line: 14
    Info (176355): Automatically promoted enet_rx_clk~clkctrl_g2 to use location or clock signal Global Clock CLKCTRL_G2 File: C:/intelFPGA/Max10tse/max10tse(2)_project/top.v Line: 14
Info (176352): Promoted node gtx_clk125_shift  File: C:/intelFPGA/Max10tse/max10tse(2)_project/top.v Line: 38
    Info (176355): Automatically promoted clkctrl:clkctrl_inst1|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 62
Info (176353): Automatically promoted node pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/intelFPGA/Max10tse/max10tse(2)_project/db/pll_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: C:/intelFPGA/Max10tse/max10tse(2)_project/db/pll_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_1) File: C:/intelFPGA/Max10tse/max10tse(2)_project/db/pll_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node pll:i_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C3 of PLL_1) File: C:/intelFPGA/Max10tse/max10tse(2)_project/db/pll_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176352): Promoted node tx_clk_to_the_tse_mac  File: C:/intelFPGA/Max10tse/max10tse(2)_project/top.v Line: 35
    Info (176355): Automatically promoted clkctrl:clkctrl_inst0|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 62
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node qsys_top:qsys_top_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node qsys_top:qsys_top_0|eth_gen:eth_gen_0|prbs23:prbs_tx1|m[12]~14 File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/prbs23.v Line: 70
        Info (176357): Destination node qsys_top:qsys_top_0|eth_gen:eth_gen_0|prbs23:prbs_tx1|m[11]~10 File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/prbs23.v Line: 70
        Info (176357): Destination node qsys_top:qsys_top_0|eth_gen:eth_gen_0|prbs23:prbs_tx1|m[10]~2 File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/prbs23.v Line: 70
        Info (176357): Destination node qsys_top:qsys_top_0|eth_gen:eth_gen_0|prbs23:prbs_tx1|m[9]~6 File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/prbs23.v Line: 70
        Info (176357): Destination node qsys_top:qsys_top_0|eth_gen:eth_gen_0|prbs23:prbs_tx1|m[19]~42 File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/prbs23.v Line: 70
        Info (176357): Destination node qsys_top:qsys_top_0|eth_gen:eth_gen_0|prbs23:prbs_tx1|m[18]~38 File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/prbs23.v Line: 70
        Info (176357): Destination node qsys_top:qsys_top_0|eth_gen:eth_gen_0|prbs23:prbs_tx1|m[17]~34 File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/prbs23.v Line: 70
        Info (176357): Destination node qsys_top:qsys_top_0|eth_gen:eth_gen_0|prbs23:prbs_tx1|m[16]~30 File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/prbs23.v Line: 70
        Info (176357): Destination node qsys_top:qsys_top_0|eth_gen:eth_gen_0|prbs23:prbs_tx1|m[15]~26 File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/prbs23.v Line: 70
        Info (176357): Destination node qsys_top:qsys_top_0|eth_gen:eth_gen_0|prbs23:prbs_tx1|m[14]~22 File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/prbs23.v Line: 70
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/altera/16.0/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/altera/16.0/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/altera/16.0/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out  File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out  File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out  File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out  File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node qsys_top:qsys_top_0|qsys_top_triple_speed_ethernet_0:triple_speed_ethernet_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out  File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/intelFPGA/Max10tse/max10tse(2)_project/platform/qsys_top/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node qsys_top:qsys_top_0|qsys_top_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer|din_s1 File: c:/altera/16.0/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info: Output Max Delay = -0.9
Info: Output Min Delay = -2.7
Info: Input Max Delay for 125MHz domain= 0.8
Info: Input Min Delay for 125MHz domain= -0.8
Info: Input Max Delay for 25MHz domain = 8.8
Info: Input Min Delay for 25MHz domain = -8.8
Info: Input Max Delay for 2.5MHz domain = 98.8
Info: Input Min Delay for 2.5MHz domain = -98.8
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:14
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info: Output Max Delay = -0.9
Info: Output Min Delay = -2.7
Info: Input Max Delay for 125MHz domain= 0.8
Info: Input Min Delay for 125MHz domain= -0.8
Info: Input Max Delay for 25MHz domain = 8.8
Info: Input Min Delay for 25MHz domain = -8.8
Info: Input Max Delay for 2.5MHz domain = 98.8
Info: Input Min Delay for 2.5MHz domain = -98.8
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:51
Info: Output Max Delay = -0.9
Info: Output Min Delay = -2.7
Info: Input Max Delay for 125MHz domain= 0.8
Info: Input Min Delay for 125MHz domain= -0.8
Info: Input Max Delay for 25MHz domain = 8.8
Info: Input Min Delay for 25MHz domain = -8.8
Info: Input Max Delay for 2.5MHz domain = 98.8
Info: Input Min Delay for 2.5MHz domain = -98.8
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X22_Y22 to location X32_Y32
Info (170194): Fitter routing operations ending: elapsed time is 00:00:48
Info (11888): Total time spent on timing analysis during the Fitter is 38.41 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info: Output Max Delay = -0.9
Info: Output Min Delay = -2.7
Info: Input Max Delay for 125MHz domain= 0.8
Info: Input Min Delay for 125MHz domain= -0.8
Info: Input Max Delay for 25MHz domain = 8.8
Info: Input Min Delay for 25MHz domain = -8.8
Info: Input Max Delay for 2.5MHz domain = 98.8
Info: Input Min Delay for 2.5MHz domain = -98.8
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:20
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin fpga_resetn uses I/O standard 3.3-V LVCMOS at D9 File: C:/intelFPGA/Max10tse/max10tse(2)_project/top.v Line: 4
Warning (14579): Pin fpga_resetn uses I/O standard 3.3-V LVCMOS located at D9 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (169202): Inconsistent VCCIO across multiple banks of configuration pins. The configuration pins are contained in 2 banks in 'Internal Configuration' configuration scheme and there are 2 different VCCIOs.
Info (144001): Generated suppressed messages file C:/intelFPGA/Max10tse/max10tse(2)_project/output_files/Eth_max10.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 1634 megabytes
    Info: Processing ended: Thu Aug 02 16:03:44 2018
    Info: Elapsed time: 00:02:42
    Info: Total CPU time (on all processors): 00:03:47


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/intelFPGA/Max10tse/max10tse(2)_project/output_files/Eth_max10.fit.smsg.


