行政院國家科學委員會專題研究計畫成果報告
鈦摻雜高介電材料鈰與鉭結合電漿處理於奈米元件之研究
計畫編號：100-2221-E-182-036-
報行期限：100 年 8 月 1 日至 101 年 10 月 31 日
主持人：高泉豪 教授 長庚大學電子系
計畫參與人員：黃清樺 林志儒 劉哲君 陳思謙
郭連泰 宋為剛 張杉維
一、中文摘要
近年來我們我們使用擁有高儲存密
度、高熱穩定性、較佳之導帶偏移以
及較佳之等效氧化層厚度高介電材料
電荷儲存層之MOHOS型非揮發性記憶
體來取代傳統之浮閘非揮發性記憶
體。在本研究中我們探討鈦參雜之二
氧化鈰以及鈦參雜之五氧化二鈮作為
電荷儲存層時其特性以及記憶體表現
並找出擁有最佳非揮發性記憶體表現
之製程條件。於研究中我們發現鈦參
雜之二氧化鈰經900 oC熱退火後擁有
一個可接受之閾值電壓偏移(記憶窗
口2.24伏特)、較高之寫入速度(~2.4
伏特，寫入電壓11伏特，10秒)及抹除
速度。在鈦參雜之五氧化二鈮方面我
們發現在經900 oC熱退火後，該材料表
現出絕佳的記憶窗口9.35伏特、快速
的寫入/抹除速度以及較好的電荷保
存能力。
‧Abstract
Recently , we use the
MOHOS-type nonvolatile memory with
hi-k charge trapping layer to replace
conventional floating gate memory due
to their high trap density , thermal
stability, large conduction band offset
and equivalent oxide thickness (EOT).
In this work， the Ti-doped CeO2
and Ti-doped Nb2O5 materials were
investigated and exploited to
characterize the memory performance so
that we can find the optimal condition to
obtain the charge trapping layer with
superior nonvolatile memory
performance.
In our result, the Ti-doped CeO2 as
charge trapping layer annealed at 900oC
exhibited an acceptable threshold
voltage shift (memory window of 2.24
V)， higher program (~2.4V， P11V 10s)
and erase speed. The Ti-doped Nb2O5
charge trapping layer annealed at 900oC
exhibited an excellent memory window
about 9.35V, faster program/erase speed
and better data retention.
二、緣由及目的
MOHOS 結構即為金屬-氧化物-高介
電係數介電層-氧化物-矽結構，為一
新型非揮發性記憶體結構，此結構近
年已取代傳統浮閘非揮發性記憶體，
因其有較高之記憶體表現。隨著電何
儲存層材料之發展，和矽兼容性高體
積小不同之高介電係數材料如 Al2O3和
HfO2 被發展出取代 SiNx 做為電荷儲存
層。無論如何，高介電係數材料和其
製造過程有高度之相關，我們將深入
Ce2TiO5 介電質的組成和熱的穩定性，
藉由取掠射角 0.5 度在 XRD 光譜範圍
為衍射角 2θ從 20°到 60°下測量，
high-k Ce2TiO5 未熱退火和退火經過
700、800、900、950 oC 的退火溫度後
XRD 光譜圖為 Fig 2 來分析溫度效應
RTA退火後的結晶結構。我們在Ce2TiO5
所有的條件下很明顯的觀察到在 29.3
度和 47.6 度角下其結晶相位峰值為
(003)和(413)，在經過退火後，隨著
在高溫的結晶化下，(003)的峰值會
高，而且隨著溫度隨之增高，其峰值
亦會變更強。我們可以觀察到在 900 oC
下的退火和其他條件相較後，其 900 oC
的退火後擁有最強的(003)峰值。這意
會在經過熱退火後 Ce2TiO5介電質將擁
有較好的結晶化和有較優良的結晶結
構。我們將對於 Ce2TiO5此材料的結構
和其組成用 XPS 來進一步的探討，圖
Fig 3(a)可以得到 Ce2TiO5未經過熱退
火和經過 700 oC 到 950 oC 溫度退火後
在 Ce 3d 光譜的結果，可以看出，Ce
的峰值在 Ce 3d 軌域位於 882.4 eV，
且其峰值隨著退火後有變強的趨勢，
而其溫度在熱退火慢慢的增強也影響
能量往正向方向偏移。以 900 度的退
火溫度和其他條件做比較後，發現其
擁有較強的峰值和較大的結合能
883.4 eV。因此我們可以推論在經過
退火後它擁有了較強的 Ce 鍵結結構。
此外，我們在 Fig 3(b)圖中可以看到
Ti 2p 軌域在不同條件下的變化，在未
經過退火的峰值位於Ti 2p的458.5 eV
位置，而此峰值也隨著退火溫度慢慢
的增加也有變強的趨勢，且也漸漸的
往正向些許的偏移，和其他溫度條件
比較後得到 900 oC 的退火溫度有較強
的結合能位於 458.7 eV。因此，歸論
出在經過熱退火後Ti擁有了較強的鍵
結結構形成較好的結晶。而最後則是 O
1s 軌域在不同條件下的示意圖 Fig
3(c)，而在此軌域下可以看到三個峰
值，較低結合能 528.7 eV 為 CeO2的峰
值，其次的結合能 529.6 eV 則歸於
Ce2TiO5 的鍵結結構，最後擁有較大的
結合能 529.6 eV 則為 Ce 和 Ti 的矽酸
鹽化合物，圖中可以看到未經過熱退
火的條件下 Ce 和 Ti 的矽酸鹽化合物
擁有較強的峰值，而經過熱退火後，
在 900 oC 下可以得到除了 Ce2TiO5峰值
有變強的趨勢，其餘的 CeO2和 Ce 和 Ti
的矽酸鹽化合物皆為變弱，這可以歸
論於在經過熱退火後 Ce2TiO5有了較穩
定和較強的鍵結結構且有較少的結晶
的缺陷所導致。而 Fig 3(d)則是不同
條件下的 Si 2p 軌域，在此沒有很明
顯的峰值出現。我們可以將 Ce 3d， Ti
2p 和 O 1s 軌域的結果歸論出在經過
了熱退火的溫度效應後，有效的抑制
了 Ce 和 Ti 的矽酸鹽化合物的形成而
且擁有了較優良的 Ce2TiO5結晶結構。
接著我們藉著 AFM 的量測來觀察
其表面的粗糙度和表面的特性。Fig 4
的圖分別為未經過熱退火和經過退火
溫度 700、800、900 oC Ce2TiO5的表面
粗糙度，而在 Fig 5 中為四個不同條
件下的 RMS 數值，分別為 0.916 nm，
0.693 nm， 0.789 nm， 和 0.865 nm。
此結果很明顯的得到在 700 oC 退火後
溫度的升高而提升.一切是因為更高
的溫度可以增強 TiNb2O7薄膜的結構.
Fig 14(c)-(d) 表示 Si 2p 和 Ti 2p
譜， 在 TiNb2O7 薄膜中 Ti 2p 峰值
(Ti2p1/2 和 Ti2p3/2 峰值座落在
465.2eV and 459.2eV)高於 TiO2(Ti
2p1/2 和 Ti 2p3/2 峰值座落在
464.3eV and 458.7eV)，這意味著
TiNb2O7形成一個很好的結構.在
TiNb2O7薄膜中的 Si 2p 譜中，可以知
道 Nb2O5參雜 Ti 可以減少 Nb-矽酸鹽
還能改善電荷儲存品質. Fig 15 表示
TiNb2O7薄膜在退火前後的 AFM 圖像，
顯而易見的 TiNb2O7薄膜在退火 900oC
出現比其他樣品還要高的粗糙度，原
因是在高介電係數層中形成一個良好
的結構。
五、結論
在這項研究中， 在鈦參雜之二氧
化鈰 Ce2TiO5電荷捕捉層，在經快速熱
退火 900 oC 後因其修補儲存層之缺
陷，並有效抑制低介電係數之介面層
產生且能形成完整之晶體結構，故在
非揮發性記憶體之表現上，能改善其
記憶窗口窗口並且增加其寫入/抹除
速度。
另一方面五氧化二鈮參雜鈦的電荷儲
存層應用在非揮發性記憶體已經被詳
細分析。TiNb2O7儲存層製成的非揮發
性記憶體有著較大的遲滯和更快的寫
入/抹除速度。此外， TiNb2O7儲存層
顯示出有著較小的電荷流失率在室溫
中約為 9.3%，在 85oC 為 17.8% ，都是
由於五氧化二鈮參雜鈦增強介電常數
還有幫助其形成一個良好的晶格結
構。於本計畫成果報告中所研究之兩
種高介電係數電荷儲存層所製成之非
揮發性記憶體，相信能在未來實際應
用上有良好之表現。
Fig4.在不同溫度熱退火 30 秒高介電
係數 Ce2TiO5 表面粗糙度分
析
0.0
0.5
1.0
Ce2TiO5
9000C8000C
R
M
S
(n
m
)
RTA (0C)
As-dep 7000C
0.916
0.693
0.789
0.865
Fig5. 在不同溫度熱退火的Ce2TiO5的表面
粗糙度
-10 -8 -6 -4 -2 0 2 4 6 8 10
0
20
40
60
80
100
120
140
160
180
200
Ce2TiO5 As-dep
-7~7V
-10~10V
Voltage(V)
C
ap
ac
it
en
ce
(p
F
)
(a)
-10 -8 -6 -4 -2 0 2 4 6 8 10
0
20
40
60
80
100
120
140
160
180
200
220
Ce2TiO5 RTA 700
oC
-7~7V
-10~10V
Voltage(V)
C
ap
ac
it
en
ce
(p
F
)
1.08V
0.94V
(b)
-10 -8 -6 -4 -2 0 2 4 6 8 10
0
20
40
60
80
100
120
140
160
180
200
220
240
260 Ce2TiO5 RTA 800
oC
-7~7V
-10~10V
Voltage(V)
C
ap
ac
it
en
ce
(p
F
)
1.74V
(c)
-10 -8 -6 -4 -2 0 2 4 6 8 10
0
20
40
60
80
100
120
140
160
180
200
Ce2TiO5 RTA 900
oC
-7~7V
-10~10V
Voltage(V)
C
ap
ac
it
en
ce
(p
F
)
2.24V
(d)
-10 -8 -6 -4 -2 0 2 4 6 8 10
0
20
40
60
80
100
120
140
160
180
Ce2TiO5 RTA 950
oC
-7~7V
-10~10V
C
ap
ac
it
en
ce
(p
F
)
Voltage(V)
1.08V
(e)
Fig6. Al/SiO2/Ce2TiO5/SiO2/Si 結構之遲
滯現象(記憶窗口)(a)未退火(b)700 oC
(a) (b)
(c) (d)
(e)
Fig9. 經過(a)未退火(b)700oC (c)800oC
(d)900 oC(e)950 oC 熱退火的
Al/SiO2/TiNb2O7/SiO2/Si 結構的高頻 C-V
曲線
Fig10. 應用在不同偏壓之後在退火溫度
900 oC 下的 TiNb2O7儲存層的編程速度
Fig11. 應用在不同偏壓之後在退火溫度
900 oC 下的 TiNb2O7儲存層的擦除速度
Fig12. 在室溫與85oC中TiNb2O7儲存層的
電荷保存能力
Fig13. XRD頻譜在未經退火與退火後
TiNb2O7薄膜
(a)
長庚大學出席國際會議報告書
101 年 9 月 10 日
報告人姓名 高泉豪 職稱 電子系副教授
會議時間
2012/8/26~2012/8/30 會議地點 韓國釜山市
展覽會議中心
會議名稱 (中文)二零一二年亞洲國際聯合材料研究研討會議
(英文) 2012 IUMRS-ICA (International Union of Materials
Research Society-International Conference in Asia 2012)
發表論文題目 The Characterization of Cerium Oxide (CeO2) as Charge
Trapping Layer in Flash Memories
一、 參加會議經過
1. 8 月 26 日 13:10 搭乘復興航空飛機班次(GE706)赴韓國釜山
2. 8 月 27 日~8 月 30 日參加二零一二年亞洲國際聯合材料研究研
討會議
3. 於 8 月 29 日發表論文
4. 8 月 30 日會議結束 17:10 搭復興航空飛機班次(GE705)回國
此次會議 2012 IUMRS-ICA (International Union of Materials Research
Society-International Conference in Asia 2012) 8 月 26 日~8 月 30 日在韓
國釜山市展覽會議中心(BEXCO)舉行，此會場曾於 2005 年舉辦過
APEC 亞洲領袖經合會議,為一相當知名的旅遊景點以及國際會議地
點.本次大會主要議題乃以電子與光電材料以及功能與結構性材料研
究相關技術領域為主，每兩年舉行一次,針對相關先進的電子材料研發
創新以及奈米相關技術製造如先進奈米元件和材料與光電元件之製作
與技術開發等..應用於電子材料元件技術等相關產業以及能源以及環
境所需之材料等應用。
而會議主要相關議題如下:
良多，有益於後續研究發展。
 國外發表相關多新穎的技術與觀念,如韓國首爾大學發展出新
穎電子材料並使用不同方式的沉積方式來改善相關元件的特
性,同時並希望能逐步與現有的製作技術來結合,的確令人受
益良多,此等研發創新實為現行科技的突破,實在是令人大開
眼界.受益良多
 此次會議在韓國舉行,為在亞洲有關電子材料以及奈米光電材
料研發領域相當大型之國際性學術研討會,因此主要大多為亞
洲國家如韓國、日本、台灣、中國大陸與香港學者專家參與,
其論文成果與研究水準相當好，而歐美國家如美國與英國、德
國也有多篇論文參與,顯示因地球村概念,全世界研究水準相
去不遠,只要努力積極認真研究,相關經費資源充足,也可獲致
相當不錯的研究成果.
 與會學者專家常彼此交換意見,而非閉門造車或堅持己見,也
得到諸多的啟發與建議,實為未來研發上很好的助益.相關多
新穎的技術與觀念 ,相關特性不斷突破與創新當中並逐漸可
應用到實際的電子材料與光電產業,令人感到鼓舞,也受益良
多.大開眼界.
三、 建議
此行可謂受益良多，收穫豐碩。不僅吸收到新知新觀念，也認識
國內諸多學者專家交流研討，實在對己身未來研究上有很大的幫
助，若有機會，應常鼓勵國內的教師同仁與研究生到國內參與相
關的會議與學術交流，增長見聞與視野眼光，相信一定可對國內
整體研究發展有更大的助益。
四、 攜回資料
包含所有相關論文內容以及製作成之光碟片，可作為未來研究的
參考
五、 後續期刊論文之發表
因本會議有轉投稿之機制，故已預備將此發表會議論文擴充為期
刊論文，並將投稿寄出期刊論文至 Journal of Nanoscience and
國科會補助計畫衍生研發成果推廣資料表
日期:2013/01/29
國科會補助計畫
計畫名稱: 鈦摻雜高介電材料鈰與鉭結合電漿處理於奈米元件之研究
計畫主持人: 高泉豪
計畫編號: 100-2221-E-182-036- 學門領域: 半導體
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
