<?xml version="1.0" encoding="UTF-8"?>
<precedent xmlns="http://law.2nx.info/xml_precedent">
  <基本情報>
    <知的財産裁判例>
      <事件番号>平成18(ワ)6548</事件番号>
      <事件名>損害賠償等請求事件</事件名>
      <裁判年月日>平成19年10月23日</裁判年月日>
      <裁判所名>東京地方裁判所</裁判所名>
      <権利種別>特許権</権利種別>
      <訴訟類型>民事訴訟</訴訟類型>
      <PDFs>
        <PDF type="全文">http://www.courts.go.jp/hanrei/pdf/20071024145353.pdf</PDF>
        <PDF type="別紙１">http://www.courts.go.jp/hanrei/pdf/20080414113038-1.pdf</PDF>
      </PDFs>
      <URL>http://www.courts.go.jp/search/jhsp0030?hanreiid=35291&amp;hanreiKbn=07</URL>
    </知的財産裁判例>
  </基本情報>
  <判決文>
    <主文前>
      平成１９年１０月２３日判決言渡平成１８年（ワ）第６５４８号口頭弁論終結日同日原本領収裁判所書記官損害賠償等請求事件判決アメリカ合衆国カリフォルニア州＜以下略＞原告インターナショナルレクティファイヤーコーポレーション訴訟代理人弁護士上山同川井訴訟代理人弁理士谷同新補佐人弁理士濱浩信之義一開正史中淳宏東京都千代田区＜以下略＞被告新電元工業株式会社訴訟代理人弁護士松本直樹同牧野知彦補佐人弁理士畑中孝之主文１原告の請求をいずれも棄却する。
      ２訴訟費用は，原告の負担とする。
      ３本件につき原告のために控訴の付加期間を３０日と定める。
    </主文前>
    <事実及び理由>
      第１１請求被告は，原告に対し，金４億円及びこれに対する平成１８年４月１８日から支払済みまで年５分の割合による金員を支払え。２被告は，別紙物件目録記載の製品を生産し，譲渡し，輸入し，又は譲渡の申-1-出をしてはならない。３第２被告は，その占有に係る前項記載の製品を廃棄せよ。事案の概要本件は ，「シャットダウン機能を有する安定器用集積回路」についての特許権（特許番号第２９９４３１４号）及び「抵抗をブートストラップ・ダイオードに直列結合したモノリシック・ゲート・ドライバ・デバイス」についての特許権（特許番号第２８９８２７２号）を有している原告が，被告が製造・販売した別紙物件目録記載の半導体装置が上記各特許権の特許発明の技術的範囲に属し，またはその間接侵害品（特許法１０１条１号，２号）に当たり，その生産・譲渡・輸入・譲渡の申出が上記特許権を侵害したものであると主張して，被告に対し，上記半導体装置の生産・譲渡・輸入・譲渡の申出の差止及び上記半導体装置の廃棄並びに損害賠償金４億円及びこれに対する遅延損害金（不法行為の後の日である平成１８年４月１８日から支払済みまで民法所定の年５分の割合によるもの 。）の支払を求めている事案である。１前提となる事実等（当事者間に争いがないか，該当箇所末尾掲記の各証拠及び弁論の全趣旨により認められる。）(1) 原告が有している特許権１原告は，次の特許権を有している（以下 ，「本件特許権１」といい，その特許を「本件特許１」という 。 。
      
      ）　（甲１，甲３）ア特許番号第２９９４３１４号イ発明の名称シャットダウン機能を有する安定器用集積回路ウ出願日エ優先日オ登録日カ本件特許１の特許出願の願書に添付した明細書（以下「本件明細書１」という。 の特許請求の範囲（請求項５ ）の記載は，次のとおりである（以）-2-下，請求項５の特許発明を「本件特許発明１」という。本判決添付の本件特許１の特許公報参照 。 。）「直流バス電源により負荷回路を駆動する回路において，直流バス電源に接続され，直流バス電源に接続された第１および第２の直流端子と，負荷回路に対して出力信号を供給するための共通端子とを有するハーフブリッジの構成で接続された第１および第２のＭＯＳゲート型パワー半導体デバイスと，上記共通端子は，上記第１及び第２のＭＯＳゲート型パワー半導体デバイス間のノードにおいて設けられており，上記第１および第２のＭＯＳゲート型パワー半導体デバイスをそれぞれ駆動するための第１および第２の出力と，上記第１および第２のＭＯＳゲートパワー半導体デバイスのうちの一方のターンオンを，上記第１および第２のＭＯＳゲートパワー半導体デバイスのうちの他方のターンオフ後，遅延時間間隔の間，遅延させることにより，上記第１および第２のＭＯＳゲートパワー半導体デバイスの同時駆動を防止するデッドタイム遅延回路と，外部タイミングコンデンサ上の電圧からなる上記ロー論理レベル信号がしきい値電圧より低いときに，上記第１および第２のＭＯＳゲート型パワー半導体デバイスをターンオンおよびターンオフさせるための高圧側および低圧側出力の上記供給を停止させるための上記ロー論理レベル信号に接続されたシャットダウン回路とを有する自己発振駆動回路とからなり，上記シャットダウン回路は，上記外部タイミングコンデンサ上の電圧を上記しきい値電圧と比較するしきい値電圧検出回路を有することを特徴とする回路。」(2) 原告が有している特許権２原告は，次の特許権を有している（以下 ，「本件特許権２」といい，その特許を「本件特許２」という 。 。
      
      ）　（甲２，甲４）ア特許番号第２８９８２７２号イ発明の名称抵抗をブートストラップ・ダイオードに直列結合したモ-3-ノリシック・ゲート・ドライバ・デバイスウ出願日エ優先日オ登録日カ本件特許２の特許出願の願書に添付した明細書（以下「本件明細書２」という 。）の特許請求の範囲の請求項１の記載は，次のとおりである（以下，請求項１の特許発明を「本件特許発明２」という。本判決添付の本件特許２の特許公報参照 。 。）「電力回路において，少なくとも１個の高位側ＭＯＳゲート・トランジスタと，前記高位側ＭＯＳゲート・トランジスタに直列結合された，電源の高位および低位電力端子と並列にブリッジ回路を形成することが可能な少なくとも１個の低位側ＭＯＳゲート・トランジスタと，前記高位側ＭＯＳゲート・トランジスタの伝導特性を変化させることが可能な出力を有する高位側ドライバ回路と，前記高位側および低位側トランジスタを有するブートストラップ構成内に構築され，前記高位側ドライバ回路に動作電圧を供給する直列結合されたダイオードおよびキャパシタと，前記低位側ＭＯＳゲート・トランジスタの伝導特性を変化させることが可能な出力を有する低位側ドライバ回路と，前記低位側ドライバ回路に結合され，前記低位側ドライバ回路に動作電圧を供給する低位側電圧源であって，前記直列結合されたダイオードおよびキャパシタと直列な低位側電圧源と，前記高位側および低位側ＭＯＳゲート・トランジスタと直列に位置づけられ，前記高位側および低位側ＭＯＳゲート・トランジスタ内の伝導変化に応答して前記低位側ＭＯＳゲート・トランジスタを流れる電流を誘導する漂遊インダクタンスと，前記低位側電圧源と前記ダイオードとの間で直列結合され，前記ダイオードを通じて前記キャパシタに流れ込む前記漂遊インダクタンスによる前記誘導電流の成分を減少させる第１電流制限要素と，前記-4-低位電力端子と前記低位側電圧源との間で直列結合され，前記ダイオードを通じて前記キャパシタに流れ込む前記漂遊インダクタンスによる前記誘導電流の成分を減少させることが可能な第２電流制限要素とを備えることを特徴とする電力回路 。」キ本件明細書２の特許請求の範囲の請求項３の記載は，次のとおりである（以下，請求項３の特許発明を「本件特許発明３」という。本判決添付の本件特許２の特許公報参照 。 。）「請求項２に記載の電力回路において，前記漂遊インダクタンスによる前記誘導電流は持続時間を有し，前記第１抵抗は第１抵抗値を有し，前記第２抵抗は第２抵抗値を有し，前記キャパシタはキャパシタンスを有し，前記第１抵抗値と前記キャパシタンスとの積は前記持続時間よりも十分に大きく，前記第２抵抗値と前記キャパシタンスとの積は前記持続時間よりも十分に大きいことを特徴とする電力回路 。」ク本件明細書２の特許請求の範囲の請求項２の記載は，次のとおりである（本判決添付の本件特許２の特許公報参照 。 。）「請求項１に記載の電力回路において，前記第１電流制限要素は第１抵抗であり，前記第２電流制限要素は第２抵抗であることを特徴とする電力回路 。」ケ本件明細書２の特許請求の範囲の請求項７の記載は，次のとおりである（以下，請求項７の特許発明を「本件特許発明４」といい，本件特許発明１，本件特許発明２ ，本件特許発明３と併せて「本件各特許発明」という。本判決添付の本件特許２の特許公報参照。 。）「請求項６に記載の電力回路において，前記漂遊インダクタンスによる前記誘導電流は持続時間を有し，前記第１抵抗は第１抵抗値を有し，前記第２抵抗は第２抵抗値を有し，前記キャパシタはキャパシタンスを有し，前記第１抵抗値と前記キャパシタンスとの積は前記持続時間よりも十分に-5-大きく，前記第２抵抗値と前記キャパシタンスとの積は前記持続時間よりも十分に大きいことを特徴とする電力回路 。」コ本件明細書２の特許請求の範囲の請求項６の記載は，次のとおりである（本判決添付の本件特許２の特許公報参照 。 。）「請求項５に記載の電力回路において，前記第１電流制限要素は第１抵抗であり，前記第２電流制限要素は第２抵抗であることを特徴とする電力回路 。」サ本件明細書２の特許請求の範囲の請求項５の記載は，次のとおりである（本判決添付の本件特許２の特許公報参照 。 。）「電力回路において，少なくとも１個の高位側ＭＯＳゲート・トランジスタと，前記高位側ＭＯＳゲート・トランジスタに直列結合された，電源の高位および低位電力端子と並列にブリッジ回路を形成することが可能な少なくとも１個の低位側ＭＯＳゲート・トランジスタと，前記高位側ＭＯＳゲート・トランジスタの伝導特性を変化させることが可能な出力を有する高位側ドライバ回路と，前記高位側および低位側トランジスタを有するブートストラップ構成内に構築され，前記高位側ドライバ回路に動作電圧を供給する直列結合されたダイオードおよびキャパシタと，前記低位側ＭＯＳゲート・トランジスタの伝導特性を変化させることが可能な出力を有する低位側ドライバ回路と，前記低位側ドライバ回路に結合され，前記低位側ドライバ回路に動作電圧を供給する低位側電圧源であって，前記直列結合されたダイオードおよびキャパシタと直列な低位側電圧源と，前記低位側および高位側ドライバ回路の間で結合されたサブストレイト・ダイオードであって，前記サブストレイト・ダイオードのカソードは前記ダイオードと前記キャパシタとの接合点に接続されているサブストレイト・ダイオードと，前記高位側および低位側ＭＯＳゲート・トランジスタと直列に位置づけられ，前記高位側および低位側ＭＯＳゲート・トランジスタ内の-6-伝導変化に応答して前記低位側ＭＯＳゲート・トランジスタを流れる電流を誘導する漂遊インダクタンスと，前記低位側電圧源と前記ダイオードとの間で直列結合され，前記ダイオードを通じて前記キャパシタに流れ込む前記漂遊インダクタンスによる前記誘導電流の成分を減少させる第１電流制限要素と，前記低位電力端子と前記低位側電圧源との間で直列結合され ，前記ダイオードを通じて前記キャパシタに流れ込む前記漂遊インダクタンスによる前記誘導電流の成分を減少させることが可能な第２電流制限要素と，前記低位電力端子から前記サブストレイト・ダイオードへ直列結合され，前記サブストレイト・ダイオードを通じて前記キャパシタに流れ込む前記漂遊インダクタンスによる前記誘導電流の成分を減少させる第３電流制限要素とを備えることを特徴とする電力回路 。」(3) 構成要件本件各特許発明を構成要件に分説すると，次のとおりである（以下，分説した各構成要件をその符号に従い「構成要件１−Ａ」のように表記する 。 。）ア本件特許発明１１−Ａ直流バス電源により負荷回路を駆動する回路において，１−Ｂ直流バス電源に接続され，直流バス電源に接続された第１および第２の直流端子と，負荷回路に対して出力信号を供給するための共通端子とを有するハーフブリッジの構成で接続された第１および第２のＭＯＳゲート型パワー半導体デバイスと，１−Ｃ上記共通端子は，上記第１及び第２のＭＯＳゲート型パワー半導体デバイス間のノードにおいて設けられており，１−Ｄ上記第１および第２のＭＯＳゲート型パワー半導体デバイスをそれぞれ駆動するための第１および第２の出力と，１−Ｅ上記第１および第２のＭＯＳゲートパワー半導体デバイスのうちの一方のターンオンを，上記第１および第２のＭＯＳゲートパワー-7-半導体デバイスのうちの他方のターンオフ後，遅延時間間隔の間，遅延させることにより，上記第１および第２のＭＯＳゲートパワー半導体デバイスの同時駆動を防止するデッドタイム遅延回路と，１−Ｆ外部タイミングコンデンサ上の電圧からなる上記ロー論理レベル信号がしきい値電圧より低いときに，上記第１および第２のＭＯＳゲート型パワー半導体デバイスをターンオンおよびターンオフさせるための高圧側および低圧側出力の上記供給を停止させるための上記ロー論理レベル信号に接続されたシャットダウン回路と１−Ｇを有する自己発振駆動回路とからなり，１−Ｈ上記シャットダウン回路は，上記外部タイミングコンデンサ上の電圧を上記しきい値電圧と比較するしきい値電圧検出回路を有する１−Ｉイことを特徴とする回路。本件特許発明２２−Ａ電力回路において，２−Ｂ少なくとも１個の高位側ＭＯＳゲート・トランジスタと，２−Ｃ前記高位側ＭＯＳゲート・トランジスタに直列結合された，電源の高位および低位電力端子と並列にブリッジ回路を形成することが可能な少なくとも１個の低位側ＭＯＳゲート・トランジスタと，２−Ｄ前記高位側ＭＯＳゲート・トランジスタの伝導特性を変化させることが可能な出力を有する高位側ドライバ回路と，２−Ｅ前記高位側および低位側トランジスタを有するブートストラップ構成内に構築され，前記高位側ドライバ回路に動作電圧を供給する直列結合されたダイオードおよびキャパシタと，２−Ｆ前記低位側ＭＯＳゲート・トランジスタの伝導特性を変化させることが可能な出力を有する低位側ドライバ回路と，２−Ｇ前記低位側ドライバ回路に結合され，前記低位側ドライバ回路に-8-動作電圧を供給する低位側電圧源であって，前記直列結合されたダイオードおよびキャパシタと直列な低位側電圧源と，２−Ｈ前記高位側および低位側ＭＯＳゲート・トランジスタと直列に位置づけられ，前記高位側および低位側ＭＯＳゲート・トランジスタ内の伝導変化に応答して前記低位側ＭＯＳゲート・トランジスタを流れる電流を誘導する漂遊インダクタンスと，２−Ｉ前記低位側電圧源と前記ダイオードとの間で直列結合され，前記ダイオードを通じて前記キャパシタに流れ込む前記漂遊インダクタンスによる前記誘導電流の成分を減少させる第１電流制限要素と，２−Ｊ前記低位電力端子と前記低位側電圧源との間で直列結合され，前記ダイオードを通じて前記キャパシタに流れ込む前記漂遊インダクタンスによる前記誘導電流の成分を減少させることが可能な第２電流制限要素と２−Ｋウを備えることを特徴とする電力回路。本件特許発明３３−Ａ構成要件２−Ａに同じ（電力回路において，）３−Ｂ構成要件２−Ｂに同じ（少なくとも１個の高位側ＭＯＳゲート・トランジスタと ，）３−Ｃ構成要件２−Ｃに同じ（前記高位側ＭＯＳゲート・トランジスタに直列結合された，電源の高位および低位電力端子と並列にブリッジ回路を形成することが可能な少なくとも１個の低位側ＭＯＳゲート・トランジスタと ，）３−Ｄ構成要件２−Ｄに同じ（前記高位側ＭＯＳゲート・トランジスタの伝導特性を変化させることが可能な出力を有する高位側ドライバ回路と，）３−Ｅ構成要件２−Ｅに同じ（前記高位側および低位側トランジスタを-9-有するブートストラップ構成内に構築され，前記高位側ドライバ回路に動作電圧を供給する直列結合されたダイオードおよびキャパシタと ，）３−Ｆ構成要件２−Ｆに同じ（前記低位側ＭＯＳゲート・トランジスタの伝導特性を変化させることが可能な出力を有する低位側ドライバ回路と，）３−Ｇ構成要件２−Ｇに同じ（前記低位側ドライバ回路に結合され，前記低位側ドライバ回路に動作電圧を供給する低位側電圧源であって，前記直列結合されたダイオードおよびキャパシタと直列な低位側電圧源と，）３−Ｈ構成要件２−Ｈに同じ（前記高位側および低位側ＭＯＳゲート・トランジスタと直列に位置づけられ，前記高位側および低位側ＭＯＳゲート・トランジスタ内の伝導変化に応答して前記低位側ＭＯＳゲート・トランジスタを流れる電流を誘導する漂遊インダクタンスと，）３−Ｉ構成要件２−Ｉに同じ（前記低位側電圧源と前記ダイオードとの間で直列結合され，前記ダイオードを通じて前記キャパシタに流れ込む前記漂遊インダクタンスによる前記誘導電流の成分を減少させる第１電流制限要素と，）３−Ｊ構成要件２−Ｊに同じ（前記低位電力端子と前記低位側電圧源との間で直列結合され，前記ダイオードを通じて前記キャパシタに流れ込む前記漂遊インダクタンスによる前記誘導電流の成分を減少させることが可能な第２電流制限要素と）３−Ｋ前記第１電流制限要素は第１抵抗であり，前記第２電流制限要素は第２抵抗であり，３−Ｌ前記漂遊インダクタンスによる前記誘導電流は持続時間を有し，３−Ｍ前記第１抵抗は第１抵抗値を有し，前記第２抵抗は第２抵抗値を有し，前記キャパシタはキャパシタンスを有し，３−Ｎ前記第１抵抗値と前記キャパシタンスとの積は前記持続時間よりも十分に大きく，３−Ｏ前記第２抵抗値と前記キャパシタンスとの積は前記持続時間よりも十分に大きいこと３−Ｐエを特徴とする電力回路。本件特許発明４４−Ａ構成要件２−Ａに同じ（電力回路において，）４−Ｂ構成要件２−Ｂに同じ（少なくとも１個の高位側ＭＯＳゲート・トランジスタと ，）４−Ｃ構成要件２−Ｃに同じ（前記高位側ＭＯＳゲート・トランジスタに直列結合された，電源の高位および低位電力端子と並列にブリッジ回路を形成することが可能な少なくとも１個の低位側ＭＯＳゲート・トランジスタと ，）４−Ｄ構成要件２−Ｄに同じ（前記高位側ＭＯＳゲート・トランジスタの伝導特性を変化させることが可能な出力を有する高位側ドライバ回路と，）４−Ｅ構成要件２−Ｅに同じ（前記高位側および低位側トランジスタを有するブートストラップ構成内に構築され，前記高位側ドライバ回路に動作電圧を供給する直列結合されたダイオードおよびキャパシタと ，）４−Ｆ構成要件２−Ｆに同じ（前記低位側ＭＯＳゲート・トランジスタの伝導特性を変化させることが可能な出力を有する低位側ドライバ回路と，）４−Ｇ構成要件２−Ｇに同じ（前記低位側ドライバ回路に結合され，前記低位側ドライバ回路に動作電圧を供給する低位側電圧源であって，前記直列結合されたダイオードおよびキャパシタと直列な低位側電圧源と，）４−Ｈ前記低位側および高位側ドライバ回路の間で結合されたサブストレイト・ダイオードであって，前記サブストレイト・ダイオードのカソードは前記ダイオードと前記キャパシタとの接合点に接続されているサブストレイト・ダイオードと，４−Ｉ構成要件２−Ｈに同じ（前記高位側および低位側ＭＯＳゲート・トランジスタと直列に位置づけられ，前記高位側および低位側ＭＯＳゲート・トランジスタ内の伝導変化に応答して前記低位側ＭＯＳゲート・トランジスタを流れる電流を誘導する漂遊インダクタンスと，）４−Ｊ構成要件２−Ｉに同じ（前記低位側電圧源と前記ダイオードとの間で直列結合され，前記ダイオードを通じて前記キャパシタに流れ込む前記漂遊インダクタンスによる前記誘導電流の成分を減少させる第１電流制限要素と，）４−Ｋ構成要件２−Ｊに同じ（前記低位電力端子と前記低位側電圧源との間で直列結合され，前記ダイオードを通じて前記キャパシタに流れ込む前記漂遊インダクタンスによる前記誘導電流の成分を減少させることが可能な第２電流制限要素と）４−Ｌ前記低位電力端子から前記サブストレイト・ダイオードへ直列結合され，前記サブストレイト・ダイオードを通じて前記キャパシタに流れ込む前記漂遊インダクタンスによる前記誘導電流の成分を減少させる第３電流制限要素と４−Ｍ構成要件３−Ｋに同じ 前記第１電流制限要素は第１抵抗であり ，（前記第２電流制限要素は第２抵抗であり ，）４−Ｎ構成要件３−Ｌに同じ（前記漂遊インダクタンスによる前記誘導電流は持続時間を有し，）４−Ｏ構成要件３−Ｍに同じ（前記第１抵抗は第１抵抗値を有し，前記第２抵抗は第２抵抗値を有し，前記キャパシタはキャパシタンスを有し ，）４−Ｐ構成要件３−Ｎに同じ（前記第１抵抗値と前記キャパシタンスとの積は前記持続時間よりも十分に大きく ，）４−Ｑ構成要件３−Ｏに同じ（前記第２抵抗値と前記キャパシタンスとの積は前記持続時間よりも十分に大きいこと）４−Ｒを特徴とする電力回路。(4) 被告製品被告は，訴外松下電工株式会社（以下「松下電工」という 。）との開発委託契約に基づき，松下電工の指定する仕様に従って別紙物件目録記載の半導体装置（以下「被告製品」という 。）を開発し，これらを製造して，松下電工及び同社グループの他社に販売している。本件特許発明１との対比において，被告製品が組み込まれた別紙回路目録１記載のランプ安定回路（以下「本件ランプ安定回路１」という 。）の構成を示すと，別紙第１図面のとおりである（平成１８年８月８日付け被告準備書面１添付の〔被告説明図３ 〕。なお，原告は，その後提出の平成１８年９月２２日付け準備書面（３）の２頁記載の図１で，改めて回路構成を図示しており，①ブートストラップダイオード回路の内容を表示するかどうか，②低位電力端子−Ｈｖと低位側電圧源との間に抵抗Ｒ３があるかどうかなどの点において，相違する図面を提示しているものの，①は，本件特許発明１との関係を判断する上では，影響しないところであり，また，②についても，平成１８年１２月２２日付け訴え変更の申立書（２）の７頁において，Ｒ３は，低位電力端子−Ｈｖと低位側電圧源との間には存在せず，低位電力端子−Ｈｖと第２のＭＯＳゲート型パワー半導体デバイスＱ２との間に存在することを認めるに至っていることからすれば，本件ランプ安定回路１は，上記〔被告説明図３〕のとおり，特定するのが相当である。 。）本件特許発明２ないし４との対比において，被告製品が組み込まれた別紙回路目録２記載のランプ安定回路（以下「本件ランプ安定回路２ 」という。）の構成を示すと，別紙第２図面のとおりである（平成１８年１２月２２日付け訴え変更の申立書（２）の７頁記載の図１ ）。(5) 本件特許発明１と本件ランプ安定回路１との対比本件ランプ安定回路１の構成は，別紙第１図面のとおりであり，これによれば，本件ランプ安定回路１は，交流からＩＣ駆動用の直流を取り出す回路を備えているから，直流バス電源により負荷回路（ランプ回路）を駆動する回路である（構成要件１−Ａ，１−Ｉ）。また，本件ランプ安定回路１は，直流バス電源に接続され，直流バス電源に接続された第１及び第２の直流端子と，負荷回路（ランプ回路）に対して出力信号を供給するための共通端子とを有するハーフブリッジの構成で接続された第１及び第２のＭＯＳゲート型パワー半導体デバイスＱ１ ，Ｑ２と 構（成要件１−Ｂ ），上記共通端子は，上記第１のＭＯＳゲート型パワー半導体デバイスＱ１及び第２のＭＯＳゲート型パワー半導体デバイスＱ２間のノードにおいて設けられており（構成要件１−Ｃ ），上記第１及び第２のＭＯＳゲート型パワー半導体デバイスＱ１，Ｑ２をそれぞれ駆動するための第１及び第２の出力（Ｈ Ｏ及びＬ Ｏからの出力）と（構成要件１−Ｄ ），上記第１及び第２のＭＯＳゲートパワー半導体デバイスＱ１，Ｑ２のうちの一方のターンオンを，上記第１及び第２のＭＯＳゲートパワー半導体デバイスＱ１，Ｑ２のうちの他方のターンオフ後，遅延時間間隔の間，遅延させることにより ，上記第１及び第２のＭＯＳゲートパワー半導体デバイスＱ１，Ｑ２の同時駆動を防止するデッドタイム遅延回路と（構成要件１−Ｅ）を有する自己発振駆動回路（構成要件１−Ｇ）を構成に含むものである。したがって，本件ランプ安定回路１は，本件特許発明１の構成要件のうち ，構成要件１−Ａないし１−Ｅ，１−Ｇ及び１−Ｉを充足する。(6) 本件特許発明２ないし４と本件ランプ安定回路２との対比本件ランプ安定回路２の構成は，別紙第２図面のとおりであり，これによれば ，本件ランプ安定回路２は，電力回路であり（構成要件２−Ａ，３−Ａ，４−Ａ，２−Ｋ，３−Ｐ，４−Ｒ ），少なくとも１個の高位側ＭＯＳゲート・トランジスタＱ１と（構成要件２−Ｂ，３−Ｂ，４−Ｂ ），前記高位側ＭＯＳゲート・トランジスタＱ１に直列結合された，電源の高位電力端子＋Ｈｖ及び低位電力端子−Ｈｖと並列にブリッジ回路を形成することが可能な少なくとも１個の低位側ＭＯＳゲート・トランジスタＱ２と 構成要件２−Ｃ ，（３−Ｃ，４−Ｃ ），前記高位側ＭＯＳゲート・トランジスタＱ１の伝導特性を変化させることが可能な出力を有する高位側ドライバ回路（構成要件２−Ｄ，３−Ｄ，４−Ｄ）と，前記高位側トランジスタＱ１及び低位側トランジスタＱ２を有するブートストラップ構成内に構築され，前記高位側ドライバ回路に動作電圧を供給する直列結合されたダイオードＤ１およびキャパシタＣ１と（構成要件２−Ｅ，３−Ｅ，４−Ｅ ），前記低位側ＭＯＳゲート・トランジスタＱ２の伝導特性を変化させることが可能な出力を有する低位側ドライバ回路と（構成要件２−Ｆ，３−Ｆ，４−Ｆ ），前記低位側ドライバ回路に結合され，前記低位側ドライバ回路に動作電圧を供給する低位側電圧源であって，前記直列結合されたダイオードＤ１及びキャパシタＣ１と直列な低位側電圧源と（構成要件２−Ｇ，３−Ｇ，４−Ｇ ），前記高位側ＭＯＳゲート・トランジスタＱ１及び低位側ＭＯＳゲート・トランジスタＱ２と直列に位置づけられ，前記高位側ＭＯＳゲート・トランジスタＱ１及び低位側ＭＯＳゲート・トランジスタＱ２内の伝導変化に応答して前記低位側ＭＯＳゲート・トランジスタＱ２を流れる電流を誘導する漂遊インダクタンスＬと（構成要件２−Ｈ，３−Ｈ，４−Ｉ ），前記低位側及び高位側ドライバ回路の間で結合されたサブストレイト・ダイオードであって，前記サブストレイト・ダイオードのカソードは前記ダイオードＤ１と前記キャパシタＣ１との接合点に接続されているサブストレイト・ダイオードＤｓｕｂと（構成要件４−Ｈ）を備えている。また，前記低位側電圧源及び前記ダイオードＤ１と直列結合された第１抵抗Ｒ１と，前記低位電力端子−Ｈｖ及び前記低位側電圧源と直列結合された第２抵抗Ｒ３とを備え（構成要件３−Ｋ，４−Ｍ ），前記漂遊インダクタンスＬによる前記誘導電流は持続時間を有し（構成要件３−Ｌ，４−Ｎ ），前記第１抵抗Ｒ１は第１抵抗値を有し，前記第２抵抗Ｒ３は第２抵抗値を有し，前記キャパシタＣ１はキャパシタンスを有し（構成要件３−Ｍ，４−Ｏ ），前記第１抵抗値と前記キャパシタンスとの積は前記持続時間よりも十分に大きく（構成要件３−Ｎ，４−Ｐ ），前記第２抵抗値と前記キャパシタンスとの積は前記持続時間よりも十分に大きいこと（構成要件３−Ｏ，４−Ｑ）を特徴とする。したがって，本件ランプ安定回路２は，本件特許発明２の構成要件のうち ，構成要件２−Ａないし２−Ｈ及び２−Ｋを，本件特許発明３の構成要件のうち，構成要件３−Ａないし３−Ｈ，３−Ｋないし３−Ｐを，本件特許発明４のうち，構成要件４−Ａないし４−Ｉ，４−Ｍないし４−Ｒを充足する。他方，前記低位側電圧源及び前記ダイオードＤ１と直列結合された第１抵抗Ｒ１は ，「前記低位側電圧源と前記ダイオードＤ１との間」に配置されていない点で構成要件２−Ｉ，３−Ｉ，４−Ｊを文言解釈上充足せず，前記低位電力端子−Ｈｖ及び前記低位側電圧源と直列結合された第２抵抗Ｒ３は，「前記低位電力端子−Ｈｖと前記低位側電圧源との間」に配置されていない点で構成要件２−Ｊ，３−Ｊ，４−Ｋを文言解釈上充足しない。２本件の争点(1) 本件ランプ安定回路１は，本件特許発明１の技術的範囲に属するか（本件ランプ安定回路１は，構成要件１−Ｆ，１−Ｈを充足するか ）（争点１ ）。(2) 本件ランプ安定回路１は，本件特許発明１と均等か（争点２）。(3) 本件特許１は無効とされるべきものか（争点３ ）。(4) 本件特許権１に係る被告の責任原因（争点４）(5) 本件ランプ安定回路２は，本件特許発明２と均等か（争点５）。(6) 本件ランプ安定回路２は，本件特許発明３と均等か（争点６）。(7) 本件ランプ安定回路２は，構成要件４−Ｌを充足するか（争点７）。(8) 本件ランプ安定回路２は，本件特許発明４と均等か（争点８）。(9) 本件特許２は無効とされるべきものか（争点９ ）。(10) 本件特許権２に係る被告の責任原因（争点１０）(11) 損害額（争点１１）３争点に関する当事者の主張(1) 争点１（本件ランプ安定回路１は，本件特許発明１の技術的範囲に属するか（本件ランプ安定回路１は，構成要件１−Ｆ，１−Ｈを充足するか ） ）。についてア原告の主張本件ランプ安定回路１は，本件特許発明１の構成要件をいずれも充足するから，本件特許発明１の技術的範囲に属する。a)本件ランプ安定回路１が，本件特許発明１の構成要件のうち，構成要件１−Ａないし１−Ｅ，１−Ｇ及び１−Ｉを充足することは ，上記１( 5)のとおりである。b)本件特許発明１の技術思想との関係では，構成要件１−Ｆ，１−Ｈの「外部タイミングコンデンサ」とは，シャットダウン回路の外部に設けられたもので，ランプ故障の検知に用いられ，シャットダウン等のタイミングを決定するコンデンサを意味することが明らかである。被告製品は，ランプ故障を検知すると，ＳＤピン（ピン１９）に接続されているコンデンサ１１の電圧が低下して，所定のしきい値を下回ると，Ｑ１及びＱ２をターンオン・ターンオフさせるための高圧側（ＨＯ）及び低圧側（Ｌ Ｏ）の供給を停止する。これにより，ランプ故障時にはＱ１及びＱ２の両方がターンオフする。このように，コンデンサ１１は ，シャットダウン回路の外部に設けられており，シャットダウンを開始するタイミングを決定している。また，ＳＤピン（ピン１９）の電圧，すなわちコンデンサ１１の電圧が一定値を上回ると，ＣＬＫピン（ピン６）の電圧は低い周波数で発振を開始し，ＣＬＫピンの電圧のピークの３回目でＣ Ｔピン（ピン９）が発振を開始し，回路は自己発振を開始する。このように，コンデンサ１１は，シャットダウン回路の外部に設けられており，回路の起動のタイミングを決定している。以上から明らかなとおり，コンデンサ１１が「外部タイミングコンデンサ」 構成要件１−Ｆ，１−Ｈ）に該当し ，本件ランプ安定回路１は ，（コンデンサ１１上の電圧からなるロー論理レベル信号がしきい値電圧より低いときに，Ｑ１及びＱ２をターンオン・ターンオフさせるための高圧側及び低圧側出力の上記供給を停止させるための上記ロー論理レベル信号に接続されたシャットダウン回路を備えている。そして，当該シャットダウン回路は，コンデンサ１１上の電圧をしきい値電圧と比較するしきい値電圧検出回路を有している。したがって，本件ランプ安定回路１は，本件特許発明１の構成要件１−Ｆ，１−Ｈを充足する。c)被告は ，「外部タイミングコンデンサ」とは，自己発振駆動回路の発振の周波数を定めるコンデンサを意味すると主張する。しかし，本件特許発明１の特許請求の範囲には単に「外部タイミングコンデンサ」と記載されているだけであるから，当該記載から自己発振駆動回路の発振の周波数を定めるコンデンサのみを意味すると限定解釈する理由はないし，特許請求の範囲に記載の発明は実施例に限定されるわけではなく，実施例の記載を根拠に限定解釈することは許されない。また，本件特許発明１の特徴は，ランプ故障を検知すると，第１及び第２のＭＯＳゲート型パワー半導体デバイスをターンオン及びターンオフさせるための出力の供給を停止させることにより，両方のＭＯＳゲート型パワー半導体デバイスをターンオフさせるように動作する点にある。そして，ランプ故障を検知する手段として，抵抗やコンデンサを組み合わせて構成される故障検出回路を設け，故障検出回路の出力をロー論理レベル信号としてＩＣに入力することは周知技術であり，ロー論理レベル信号をコンデンサ上の電圧の変化として検知することも周知技術である。したがって，本件特許発明１の技術思想との関係では ，「外部タイミングコンデンサ」を自己発振駆動回路の発振の周波数を定めるコンデンサのみを指すと限定的に解釈すべき理由はない。さらに，本件特許発明１については，平成１１年１月７日付け拒絶理由通知書に照応してなされた平成１１年７月２９日付け補正（以下「本件補正」という 。）において，シャットダウン回路が外部タイミングコンデンサの電圧に基づいて動作する旨を追加する補正がなされているものの，かかる補正及び同日付け意見書を参酌しても ，「外部タイミングコンデンサ」を自己発振駆動回路の発振の周波数を定めるコンデンサに限定解釈すべき理由はない。すなわち，本件補正は，補正前の請求項から引用例を除外する目的で「上記ロー論理レベル信号」を限定したものではなく，その意義をより明確にするために，補正前と内容を変更することなく ，「上記ロー論理レベル信号」の意義を明確化するために「外部タイミングコンデンサ上の電圧からなる」ものであることの記載を加えたものにすぎない。d)被告の後記イ b)の主張は，特開平６−１８８０９０号公報（甲８。以下「甲８公報」という 。）に本件特許発明１と同様の“両方オフ”の構成が開示されているということに依拠している。しかし，被告は，ＭＯＳトランジスタ（ＭＯＳゲート型パワー半導体デバイス）のシャットダウンと，負荷回路のシャットダウン（ランプ回路への電力供給の停止）を混同している。本件明細書１記載のように，負荷回路をシャットダウンする（ランプ回路への電力供給の停止）方法の一つは，ＩＣ内の自己発振駆動回路の自己発振を停止することであるものの，それだけでは，Ｈ Ｏ ・Ｌ Ｏの一方が High のままになってしまう場合があるから，両方のＭＯＳトランジスタを確実にターンオフ（シャットダウン）することはできない。また，負荷回路をシャットダウンする他の従来技術としては，ＩＣの電源を落とす方法もあるものの，例えば，高圧側のＭＯＳトランジスタがオンした状態でＩＣの電源が落ちると，高圧側のＭＯＳトランジスタがオンのままになってしまいシャットダウンされない場合がある。このように，ランプ故障時にランプに対する電力供給をシャットダウンする方法は従来技術において周知のものであったが，両方のＭＯＳトランジスタを確実にターンオフし，回路の再起動時に回路の破壊を防止するようにする構成は従来技術には存在していなかった。本件特許発明１は，ランプ故障を検知した際，又は，回路の再起動におけるスタートアップシーケンスにおいて，確実に両方のＭＯＳトランジスタをターンオフするようにして，この問題を解決したものであり，これが本件特許発明１の特徴であり，本質的部分である。甲８公報には ，「ＢＯＳＦＥＴ２５および２７の着火を阻止することによって，ランプは完全にシャット・オフされる 。 （ ００２３ 】」【）との記載があるものの ，「着火の阻止」とは「ターンオン（着火）をしないようにする」という意味であると解され，ＭＯＳＦＥＴ＃１スイッチ回路２５／ＭＯＳＦＥＴ＃２スイッチ回路２７内の高圧側ＭＯＳＦＥＴ（判決注・ＭＯＳトランジスタと同じ 。）と低圧側ＭＯＳＦＥＴのスイッチングを停止して，高圧側ＭＯＳＦＥＴと低圧側ＭＯＳＦＥＴのターンオン処理をそれ以上繰り返すことを停止するという意味にすぎない。これは，この記載が通常動作時に関する記載であり，ランプ故障時に関する記載ではないことからも明らかである。また，ランプ故障を検知した場合の処理については ，「このような誤りが検出されると，誤り検出器２１はＭＯＳＦＥＴゲート・ドライバー２３にＭＯＳＦＥＴ切換え回路２５および２７への信号を変化させ，それによってランプへの電力は減少するか又は完全にシャット・オフされる 。 （ ００２４ 】」【）と記載されているものの，これは，ＭＯＳＦＥＴ＃１スイッチ回路２５／ＭＯＳＦＥＴ＃２スイッチ回路２７のスイッチング周波数，すなわちＭＯＳＦＥＴゲート・ドライバー２３の発振周波数を増大させること，又は，ＭＯＳＦＥＴゲート・ドライバー２３の発振を停止することを意味していると解される。なお，高圧側ＭＯＳＦＥＴ及び低圧側ＭＯＳＦＥＴの両方が確実にターンオフするかどうかは，ＭＯＳＦＥＴ＃１スイッチ回路２５／ＭＯＳＦＥＴ＃２スイッチ回路２７の内部回路の構成に依存するものの，図１にはその内部回路の構成は一切記載されておらず，高圧側ＭＯＳＦＥＴ及び低圧側ＭＯＳＦＥＴの両方が確実にターンオフするかどうかは一切不明である。このように，甲８公報に開示されているのは，ランプ故障を検知すると，回路の（自己）発振の周波数を増大させることによりランプへの供給電力を減少させるか，あるいは（自己）発振を停止してランプへの供給電力をシャット・オフさせるという構成であり，両方のＭＯＳＦＥＴを確実にターンオフするという構成は開示も示唆もされていない。e)被告は，構成要件１−Ｆの「上記ロー論理レベル信号」が，請求項１の「ロー論理レベル信号」を指すものであると主張する。しかし，請求項５は独立請求項であり，請求項１を参照する関係にないから，被告の主張は特許法上採り得ない。請求項５には ，「第１および第２の直流端子 」 「負荷回路に対して出力信号を供給するための共，通端子 」 「第１および第２のＭＯＳゲート型パワー半導体デバイス」，など，他にも請求項１と共通する用語があるが，これらには請求項１を参照すべく「上記」が付されていない。以上からすれば，構成要件１−Ｆの「上記ロー論理レベル信号」の「上記」は単純な誤記であり，これをないものとして解すべきである。また，発明の単一性要件から独立請求項相互も一般的発明概念を形成するように連関しているのであるから，各独立請求項が一定の共通性を有していることは当然である。しかし，独立請求項である以上は独立して一つの発明を構成するのであり，一方の独立請求項中の用語の意義について，他方の独立請求項中の用語にのみ係る要素（外部タイミングコンデンサの電圧からなるロー論理レベル信号に接続された入力制御端子を有するタイマ回路）まで付加した上で限定解釈した意義に解すべき理由はない。被告の主張は，この点で特許法の原則を無視したもので，採用の余地はない。イ被告の反論本件ランプ安定回路１は，本件特許発明１の構成要件１−Ｆ，１−Ｈを充足しない。a)構成要件１−Ｆ，１−Ｈの「外部タイミングコンデンサ」とは，次に述べるとおり，本件明細書１全体及び出願経過における出願人（原告）の主張によれば，発振のタイミング（周波数）を決めるコンデンサを指すと解すべきである。b)本件特許発明１について，出願当初の明細書では，単に出力ＦＥＴの両方をオフにするシャットダウン回路自体が発明内容であるかのように記載されつつ，実施例としては発振用のタイミングコンデンサを接続する端子（Ｃ Ｔピン）によってＩＣの中のシャットダウン回路（両方をオフにするもの）が起動する内容が記載されていた。原告は，拒絶理由通知を受けた後，本件補正によって，クレームに，シャットダウン回路の起動が「外部タイミングコンデンサ」端子への信号による旨を追加記載したのである。本件特許発明１は，両方のＦＥＴをオフにするための回路をＩＣの内部に設けるにあたって，他のピンと兼用することにより，ＩＣのパッケージを従来と変える必要がない方法を提案し，しかもＣ Ｔ ピンと兼用することによって，従来のＩＣで不完全なシャットダウンをしていた場合と外部回路の付け方まで同じにできる場合があるようにしたものである。拒絶理由通知の引用文献２（甲８公報）には“両方オフ”が示されており，本件特許発明１とこれとの相違点は，補正した「外部タイミングコンデンサ上の電圧からなる」ということ，すなわち“Ｃ Ｔピン兼用”の点にある。甲８公報では ，「ＢＯＳＦＥＴ２５および２７の着火を阻止することによって，ランプは完全にシャットオフされる 」（６欄３０行目以下）とされている。この「ＢＯＳＦＥＴ」とあるのは「ＭＯＳＦＥＴ」の誤りであり，また ，「ＭＯＳＦＥＴ２５および２７は１８０電気度の間隔を置いて高電圧と接地との間に交互に着火され，高周波数出力は２つの絶縁変圧器２９および３１の入力に供給される 。 （６欄６」行目以下）との記載からすれば ，「着火」はＦＥＴをオン，すなわち導通させることを意味しているから，この記載は“両方オフ”を意味している。原告の主張する周波数の調節だけでは，普通は「完全にシャットオフ」にはならない 。原告も，本件補正の際の意見書（甲１１。以下「本件意見書」という。）では，上記引用文献２（甲８公報）について ，「本引例のシャットダウン回路は，ランプの障害または除去による負荷電流変化に基いてシャットダウンするものでありますが ，本願発明のように ，外部タイミングコンデンサ（Ｃ Ｔピン）の電圧降下を検出し，これに基いてトランジスタのゲート駆動信号をターンオフさせるものではありません 。 （４頁１０行目）として ，」“両方オフ”ではないとの主張はしていない。拒絶理由通知における引用文献１（特開平８−３７０９２号公報。以下「甲７公報」という 。）については ，「引用文献１の回路は，不足電圧状態の発生時において，ハーフブリッジ接続されたトランジスタ（引用文献中，トランジスタ２０，２１）のスイッチング動作を停止させるようにのみ動作し ， （４頁２行目）として ，」“両方オフ”でない点を強く主張しているのと対照的である。また，本件特許権１の請求項１では，シャットダウン回路の要件の前に，発振回路の時定数コンデンサ（タイミングコンデンサ）への言及があり，これを指して「前記」として，そのコンデンサの電圧によってＩＣ中のシャットダウン回路を起動する旨が記載されている。そして，原告は，本件意見書（甲１１）では ，「請求項５（旧請求項６）におきましても請求項１と同様の補正を行いました。 （１頁１９行目）として，」本件特許発明１（請求項５）についても同じ趣旨の補正をしたと主張している。c)（被告製品のコンデンサ１１は ，ＩＣのシャットダウンピン ピン１９）につながっており，ここにはランプの不具合を検知する外部回路の出力が入ってくる。コンデンサ１１は，ノイズでシャットダウン回路が誤動作することを防ぐために，ノイズ電圧を吸収する趣旨で入れてあるものである。このピンは，ＩＣ内のシャットダウン回路のみにつながっており，本件特許発明１のような発振のためのコンデンサ接続と兼用にはなっていない。発振用コンデンサをつなぐピンは，別のピン（ピン９，ＣＴ ピン）である。また，コンデンサ１１は，そもそも，タイミングを規定するためのコンデンサではない それでも ，（コンデンサである以上は ，電気を蓄える働きにより，その接続された箇所の電圧変動のタイミングに何らかの影響を与えることは必然である 。 。したがって，コンデン）サ１１は，構成要件１−Ｆ，１−Ｈの「外部タイミングコンデンサ」に当たらない。d)構成要件１−Ｆの「上記ロー論理レベル信号」とは，請求項１の「外部タイミングコンデンサの電圧からなるロー論理レベル信号に接続された入力制御端子を有するタイマ回路と」における ロー論理レベル信号 」「を指しており ，「外部タイミングコンデンサの電圧からなるロー論理レベル信号に接続された入力制御端子を有するタイマ回路 」の信号である 。すなわち ，「タイマ回路」の入力制御端子と，シャットダウンの「ロー論理レベル信号」との接続が規定されている。被告製品のコンデンサ１１及び１９番ピン（シャットダウン・ピン）は独立したものであり，発振のためのタイマ回路と接続されていないから，コンデンサ１１上の電圧からなる信号は，構成要件１−Ｆの「上記ロー論理レベル信号」を充足しない。原告は ，「上記ロー論理レベル信号」の「上記」が誤記であると主張する。しかし，本件明細書１の他の部分や本件意見書との関係でも ， 上「記」とあってこそ内容的に整合する。(2) 争点２（本件ランプ安定回路１は，本件特許発明１と均等か 。）についてア原告の主張仮に，構成要件１−Ｆ，１−Ｈの「外部タイミングコンデンサ」が文言上「自己発振駆動回路の発振周波数を定めるコンデンサ」を意味するとしても，本件ランプ安定回路１のコンデンサ１１は，構成要件１−Ｆ，１−Ｈの「外部タイミングコンデンサ」と均等であるから，本件ランプ安定回路１は本件特許発明１の技術的範囲に属する（予備的主張 ）。a)本件ランプ安定回路１における自己発振駆動回路の発振周波数を定めるためのコンデンサは，コンデンサ２であり，ランプ故障を検知した際に所定のしきい値電圧と比較されるのは，ランプ故障検知用のコンデンサであるコンデンサ１１上の電圧であるから，構成要件１−Ｆ，１−Ｈの「外部タイミングコンデンサ」が「自己発振駆動回路の発振周波数を定めるコンデンサ」を意味するとすれば，コンデンサ１１は構成要件１−Ｆ，１−Ｈの「外部タイミングコンデンサ」に当たらない。しかし，コンデンサ１１と 外部タイミングコンデンサ」「との相違は ，本件特許発明１の本質的部分ではない。すなわち，本件特許発明１の本質的部分は，ランプ故障が発生した場合に，第１及び第２のＭＯＳゲートパワー半導体デバイスの両方をターンオフすることにあり，ランプ故障検知用のコンデンサとして，自己発振の周波数を定めるためのコンデンサを用いるか，それともランプ故障検知専用などの他の目的で設けられたコンデンサを用いるかは設計事項にすぎないからである。被告は，本件特許発明１の本質的部分は，Ｃ Ｔピンとシャットダウンピンを兼用して，両方のＭＯＳトランジスタをオフにすることであると主張するようである。しかし，シャットダウン時にＭＯＳトランジスタのゲートに電荷が蓄積されたままになりオンしたままになることが乙１２号証記載のように希なことであるとしても，確実に故障を回避することにより製品の信頼性を高めることは重要な技術的課題である。確実に両方のＭＯＳトランジスタをターンオフすることができないことが技術的課題として知られていたとしても，両方のＭＯＳトランジスタを確実にターンオフすることが発明の本質的部分になり得ないということにはならない。また，本件明細書１及び出願経過のいずれにおいても，被告主張のように，Ｃ Ｔピンとシャットダウンピンを兼用することが従来技術との相違であるということは記載されていないし，出願経過において「外部タイミングコンデンサ上の電圧からなる」という文言を請求項に加えたのは ，「上記ロー論理レベル信号」の意義を明確化しただけで，従前の技術的範囲を限定したものではない。b)ランプ故障を検知する手段として，故障検出回路の出力をロー論理レベル信号としてＩＣに入力するために，コンデンサ上の電圧の変化として検知することは周知技術である。そして，自己発振の周波数を定めるコンデンサの他にコンデンサを設けて，当該コンデンサをランプ故障検知用のコンデンサとして利用しても，第１及び第２のＭＯＳゲートパワー半導体デバイスの両方をターンオフし，回路の再起動時にＭＯＳゲートパワー半導体デバイスの両方がオンになって回路を破壊することを防止するという本件特許発明１の目的を達することができ，同一の作用効果を有する。したがって，本件ランプ安定回路１のコンデンサ１１は，本件特許発明１の「外部タイミングコンデンサ」と置換することが可能である。被告は，被告製品はＣ Ｔピンとシャットダウンピンを兼用しておらず ，本件特許発明１のように８ピンのＩＣパッケージに収めることができないし，異常時にＣ Ｔピン電圧を下げる従来品を前提とした周辺回路に差し替えて使うこともできないから，本件特許発明１と同一の作用効果を奏するものではないと主張するようである。しかし，被告の主張する上記効果が本件特許発明１の作用効果であるとする根拠は，本件明細書１及び出願経過のいずれにも見出せない。本件特許発明１の作用効果は，ランプ故障等の異常発生時に両方のＭＯＳトランジスタを確実にターンオフして回路の破壊等を防止することであり，この効果が被告製品にも存することは，被告も争っていない。c)自己発振の周波数を定めるコンデンサの他にコンデンサを設けて，当該コンデンサをランプ故障検知用のコンデンサとして用いることは，当業者にとって容易であり，何らの困難性もない。重要なことは，コンデンサ上の電圧低下によりランプ故障を検知した後の処理，すなわち，第１及び第２のＭＯＳゲートパワー半導体デバイスの両方をターンオフすることであり，ランプ故障検知用のコンデンサの種類を置換することは設計事項にすぎない。したがって，本件特許発明１の「外部タイミングコンデンサ」を本件ランプ安定回路１のコンデンサ１１に置換することは容易に想到することができるものである。d)本件特許発明１の「外部タイミングコンデンサ」を本件ランプ安定回路１のコンデンサ１１に置換したとしても，ランプ故障時に第１及び第２のＭＯＳゲートパワー半導体デバイスの両方をターンオフするという構成は，公知技術と同一又は当業者が出願時に容易に推考できたものとはいえない。被告提出の先行文献のどれ一つとして，シャットダウンピンに接続されたコンデンサ上の電圧がしきい値より低くなることで異常状態を検知して両方のＭＯＳトランジスタを確実にオフする構成を開示したものは存在しない。e)本件補正は，補正前の「上記ロー論理レベル信号」の意義を明確化するためになされたもので，補正の前後でクレームから意識的に除外されたものはない。この理は ，「外部タイミングコンデンサ」を自己発振駆動回路の発振周波数を定めるためのコンデンサと限定解釈したとしても，何ら異なるところはない。イ被告の反論本件ランプ安定回路１の構成は，本件特許発明１の構成と均等とはいえない。a)原告は，本件特許発明１の本質的部分について，ランプ故障が発生した場合に，第１及び第２のＭＯＳゲートパワー半導体デバイスの両方をターンオフすることにあり，これにより，回路の再起動時にＭＯＳゲートパワー半導体デバイスの両方が同時にオンになって回路を破壊することを防止している，と主張する。しかし，単に回路として両方をオフにする構成を取ることは，従来から一般的になされていることである。本件明細書１でも，従来技術の説明として，不足電圧ロックアウト回路について， 図４の回路の欠点は，「ソケット内でランプが交換されるときのように故障状態が終了したときに，チップに供給される電源電圧Ｖ ＣＣ がその不足電圧のしきい値以下に放電されているため，全体の電力上昇手順が繰り返されなければならないことである。実際には，回路はパワートランジスタ４０，４２の両方をオフさせるためにＩＣ３０の不足電圧ロックアウト回路１２２に依存している 。 （ ００２０ 】」【）と記載して，これを認めている。本件特許発明１は，これを避けるように，電源電圧ではなくてＣ Ｔピン兼用で両方をオフにする回路を設けるというものである。請求項５が「外部タイミングコンデンサ上の電圧からなる上記ロー論理レベル信号 」により起動するシャットダウン回路としているのは，この趣旨である。“両方オフ”と“Ｃ Ｔピン兼用”の双方が，本件特許発明１の本質的部分である。被告製品のシャットダウン回路は ，「両方をターンオフ」する回路ではあるが，Ｃ Ｔ ピン兼用での起動ではなく，この違いは本質的である。b)被告製品は，Ｃ Ｔピン兼用での起動ではなく，３６本の端子があり，パッケージとしては４０本の端子を設けることができる大きさのものを使用しているから，本件特許発明１のように８ピンのＩＣパッケージに収めることができない。また，被告製品は，異常時にＣ Ｔピン電圧を下げる，従来品を前提とした周辺回路に差し替えて使うこともできない。このように，被告製品は，本件特許発明１と同一の作用効果を奏するものではない。c)被告製品における“両方オフ”という構成だけなら先行技術にあり，又は，それから容易に想到し得るものである。シャットダウンの点については ，被告製品は独立のピンを設けている当たり前の回路であるから ，出願時公知の技術である。d)本件補正の経過とその際に提出された本件意見書の内容に照らして，被告製品のようなシャットダウン用に独立のピンを設けた回路は，本件補正で除外されたものであり，意識的除外に当たる。(3) 争点３（本件特許１は無効とされるべきものか 。）についてア被告の主張本件特許発明１は，原告主張の解釈（構成要件１−Ｆの「外部タイミングコンデンサ上の電圧からなる上記ロー論理レベル信号」についての無限定な解釈）を前提とすると ， HIP5500 HIGH VOLTAGE(500VDC) POWER「SUPPLY DRIVER IC」と題する文献（乙８。以下「乙８文献」という 。 ，）甲７公報，甲８公報，特開昭６３−１７５３９３号公報（乙７。以下「乙７公報」という。 ， ＰＩＣデータブック 」と題する文献（乙９ 。以下「乙）「９文献」という。 ，米国特許第５５５０４３６号公報（乙１３。以下「乙）１３公報」という 。 ， SELF-OSCILLATING HALF-BRIDGE DRIVER」と）「題する文献（乙１４。以下「乙１４文献」という。また，上記各文献ないし公報に記載された発明を「乙８発明 」 「甲７発明」などという 。，）に記載された公知の発明と同一であり，若しくは，これに基づいて当業者が容易に発明をすることができたものであるから，特許法２９条１項１号又は同条２項により特許を受けることができず，特許無効審判により無効にされるべきものである。したがって，同法１０４条の３第１項により，原告の本件特許権１の行使は許されない。a)乙８文献による新規性の欠如について乙８文献の１２頁の図１１ FIGURE11. DEMO BOARD SCHEMATIC）（の「ＶＢＵＳ」がプラスに ，「ＣＯＭ」がマイナスに接続されている。すなわち，この極性の「直流バス電源」によるものであり ，「負荷回路を駆動する回路 」であるから，乙８発明は ，構成要件１−Ａを充足する 。図１１におけるプラスに接続された「ＶＢＵＳ」及びマイナスに接続された「ＣＯＭ」が「直流バス電源に接続された第１および第２の直流端子」に当たり ，「Ｑ１」と「Ｑ２」の間からつながる「Ｃ」のつながっている箇所が 負荷回路に対して出力信号を供給するための共通端子 」「に当たる 。「Ｑ１」と「Ｑ２」が「第１および第２のＭＯＳゲート型パワー半導体デバイス」であり，これらは「ハーフブリッジの構成で接続され」ているから，乙８発明は，構成要件１−Ｂを充足する。図１１における「Ｃ」端子は ，「上記第１及び第２のＭＯＳゲート型パワー半導体デバイス間のノードにおいて設けられており」のとおり，「Ｑ１」と「Ｑ２」の間からつながっており，乙８発明は，構成要件１−Ｃを充足する。図１１における「１９」番端子の「ＨＯ」と ，「１２」番端子の「ＬＯ」が，それぞれ「第１および第２の出力」に当たり，乙８発明は，構成要件１−Ｄを充足する。乙８文献の３頁の図３（FIGURE3. OSCILLATORS WAVEFORMS）に見るとおり， tDEAD TIME」と記載された時間だけ遅れて，反対側が「オンになる。すなわち，乙８発明には ，「同時駆動を防止するデッドタイム遅延回路」が備えられており，構成要件１−Ｅを充足する。乙８文献の前記図１１の「Ｃ４」は，ＩＣの外部にあるコンデンサであり，これによって電圧変化のタイミングも影響を受けるので，原告主張の解釈に従えば「外部タイミングコンデンサ」に当たり，このコンデンサの電圧が，原告主張の解釈に従えば「上記ロー論理レベル信号」に当たる 。「低位側の低電圧状態（ＶＣＣとＧＮＤの間で検知される）は，低位側ドライバのラッチ回路を直ちにリセットし，ＮＯＲ回路への入力を通じて『ｏｆｆ』信号が高位側および低位側の両方のパワーＭＯＳＦＥＴへ送られるように働く。（乙８文献６頁 ）との記載からすれば ， 第」「１および第２のＭＯＳゲート型パワー半導体デバイス」の両方について「供給を停止」するものである。乙８文献の６頁左欄中程からの説明によれば ， Under-Voltage Lockout」回路（低電圧ロックアウト回路）は，「「Ｃ４」の電圧が所定の電圧より低いときに両方のＭＯＳトランジスタをオフにするものであり ，「シャットダウン回路」に当たるから，乙８発明は，構成要件１−Ｆを充足する。乙８発明の回路も自己発振を元にして駆動する回路であり，５番ピン（Ｃ Ｔ端子）に接続された外部コンデンサへの充電と放電によって発振をするための回路が内蔵されているから，構成要件１−Ｇを充足する。図１１における低電圧ロックアウト回路は ，「Ｃ４」という外部のコンデンサの電圧が所定より低い場合に両方のＭＯＳトランジスタをオフにするものであり，この機能は「しきい値電圧検出回路」によっているから，原告主張の解釈に従えば，乙８発明は，構成要件１−Ｈを充足する。乙８発明の回路は，構成要件１−Ａないし１−Ｈをすべて充足する回路であるから，構成要件１−Ｉを充足する。以上のとおり，原告主張の解釈を前提とすれば，乙８発明の低電圧ロックアウト回路は，本件特許発明１のすべての構成要件を充足するから ，本件特許発明１は新規性がなく，無効である。また，乙８文献の２頁の図２（ FIGURE2. HIP5500 FUNCTIONALBLOCK DIAGRAM）によれば ，その左上方の上から２番目の端子が「ＳＤ」とされており，シャットダウン起動のための端子である。これが比較器を経てＮＯＲ回路（ＯＲ回路の反転出力）のそれぞれの入力の一つとなっているので，結局 ，「ＳＤ」が起動すると，ドライブ出力（ＨＯとＬＯ）はいずれもオフになる。このように，乙８文献には“両方オフ”が開示されているから，本件特許発明１は，この点でも新規性がなく，無効である。原告は，両方をターンオフするように動作するか否か不明であると主張する。しかし，高圧側と低圧側のそれぞれについて，多入力のＮＯＲ回路（ＯＲ回路の反転出力）が入っていて，その入力の一つはＳＤピンからコンパレータを介して通じている。ＳＤピンがアクティブになれば ，それだけでこのＮＯＲ回路がアクティブになるので，両方のドライブはオフにならざるを得ない。b)甲７公報による新規性の欠如について甲７公報の図２の「２２」がプラス ，「２３」がマイナス側に接続されている。すなわち，甲７発明は，この極性の「直流バス電源」によるものであり ，「負荷回路を駆動する回路」であるから，構成要件１−Ａを充足する。図２の「２２」及び「２３」が「直流バス電源に接続され，直流バス電源に接続された第１および第２の直流端子」に当たり ，「２０」および「２１」のＦＥＴが「第１および第２のＭＯＳゲート型パワー半導体デバイス」に当たる。これらは，その間のところで接続されて右側の負荷につながっており ，「負荷回路に対して出力信号を供給するための共通端子とを有するハーフブリッジの構成で接続された」に当たるから な（お，この交点には結線を意味する「●」が明示されていないが，結線されている趣旨であることは自明であり，現に，この図に対応する米国特許第５５５０４３６号（乙１３）の修正頁の FIG2 では「●」が付されている 。 ，甲７発明は，構成要件１−Ｂを充足する。）上記の点，すなわちＩＣの「Ｖｓ」端子とコンデンサ「２６」につながっている箇所が ，「上記共通端子」に当たり ，「上記第１及び第２のＭＯＳゲート型パワー半導体デバイス間のノードにおいて設けられて」いるから，甲７発明は，構成要件１−Ｃを充足する。図２のＩＣの「Ｈ Ｏ 」と「Ｌ Ｏ 」が「上記第１および第２のＭＯＳゲート型パワー半導体デバイスをそれぞれ駆動するための第１および第２の出力」に当たるから，甲７発明は，構成要件１−Ｄを充足する。甲７公報の「バイアス回路１０６は，ＲＳラッチ１０４，ロックアウト回路１０５及びハイサイド及びローサイドラインにあるデッドタイムディレイ回路１０７，１０８に，バイアス出力を供給する。タイムディレイ回路１０７及び１０８は，ハイサイドまたはローサイドのスイッチの一方がオフとなった後，他方がオンになるまでの間に，約１マイクロ秒のデッドタイムまたは遅れを供給する。この遅れ時間は，パワーＭＯＳＦＥＴ２０，２１が同時にオンになることにより形成される，いわゆるシュートスルー回路の発生を阻止する 。 （ ００２１ 】」【）との記載によれば，甲７発明は，構成要件１−Ｅを充足する。甲７公報の請求項８は「更に，上記Ｖ ＣＣピンに接続され，そのＶ ＣＣピン位置の電圧を測定し，上記ラッチ回路手段及びハイサイド及びローサイドのデッドタイム回路に接続され，該Ｖ ＣＣ ピンの電圧が一定値以下になった時ラッチ回路手段及びディレイ回路を作動しないようにするための低電圧トリップ回路手段を含む請求項４記載の集積回路 。」であり，請求項４を介して請求項１の従属項である。この「ハイサイド及びローサイドのデッドタイム回路に接続され」との記載からすれば，この「低電圧トリップ回路」は，両方がオフになるように働く回路である。また，甲７公報の「ＲＳラッチ１０４は，チップ回路に組み込まれたアンダーボルテージロックアウト回路１０５と接続されている。このように，もしＶＣＣが低くなった場合は，ＲＳラッチ１０４が遮断される 。」
      
      （　００２０ 】【）とされている。原告主張の解釈に従えば，電源に入っている「コンデンサ４２」が「外部タイミングコンデンサ」に当たり，構成要件１−Ｆを充足し，もちろん構成要件１−Ｇも充足する。甲７公報の「アンダーボルテージロックアウト回路１０５」は ，「しきい値電圧と比較するしきい値電圧検出回路」に当たるから，甲７発明は，構成要件１−Ｈを充足する。甲７公報の回路は，構成要件１−Ａないし１−Ｈをすべて充足する回路であるから，甲７発明は，構成要件１−Ｉを充足する。以上のとおり，原告主張の解釈を前提とすれば，甲７発明の低電圧トリップ回路ないし低電圧ロックアウト回路ないしアンダーボルテージロックアウト回路は，本件特許発明１のすべての構成要件を充足するから ，本件特許発明１は，新規性がなく，無効である。なお，原告は，審査段階での意見書（甲１１）において，甲７発明について，電圧不足時の停止が「トランジスタ２０，２１」と両方のトランジスタについてであることを認め ，「Ｃ Ｔ ピン上での電圧降下に基いては活動化されず」との点で違いを主張していた。しかし，現在の原告主張の解釈のように「Ｃ Ｔ ピン」の電圧との限定がないとすると ，「低電圧トリップ回路」のように電源電圧で起動する回路も区別がされないことになるから，そのような解釈を前提とすれば，本件特許発明１は，当然に新規性がない。c)甲８公報による新規性の欠如について上記(1)イ b)のとおり，甲８公報には“両方オフ”が開示されているから，原告主張の解釈を前提とすれば，甲８発明は，本件特許発明１のすべての構成要件を充足する。よって，本件特許発明１は，新規性がなく，無効である。d)乙７公報による新規性の欠如について乙７公報の第１図及び第２図を見ると，ＡＮＤ回路Ｇ１及び同Ｇ２の出力（ＡとＢ）がトランジスタのドライブになっており，これらのＡＮＤ回路の入力は，発振器（ＯＳＣ１）と並んで，第１図の２で示された回路からの出力が入っている。この２は ，「放電灯脱着検出回路」であり（そこにはコンデンサＣ３も入っており，ノイズ除去のためのものであるが，タイミングにも影響を与えている ），これが働くと，ＡＮＤ回路Ｇ１及び同Ｇ２の機能により，発振器からの信号にかかわらず，両方オフが続く。なお，この例ではスイッチング素子は，トランジスタ（バイポーラ）で，本件特許発明１の「ＭＯＳゲート型半導体デバイス」ではないものの，この違いが本質的でないことは自明である。このように，乙７公報には“両方オフ”が開示されているから，本件特許発明１は，新規性がなく，無効である。e)乙９文献による新規性の欠如について乙９文献の「ＩＲ２１１０」を説明している部分の１頁の下の図を見ると，左側の中央に「ＳＤ」と記した１１番端子があり，そこからシュミットトリガ回路（オンとオフの切替を確実にする回路）を経てＮＯＲ回路（ＯＲ回路の反転出力）につながっている。これが，Ｈ側とＬ側の両方についてなされているので，ＳＤ端子の働きにより，それだけで両側のドライブがオフになる。９頁左側の「機能説明」項の第２段落においても ，「ＳＤ入力がｈｉｇｈになると２つの出力はターンオフし ，」とされている。このＩＣ「ＩＲ２１１０」は，本件特許発明１と違って，発振回路を内蔵していないから，発振の時定数コンデンサを接続するＣ Ｔピンはなく，その兼用ということもない。しかし，蛍光灯点灯装置を主目的の一つとするもので（用途として「バラスト回路」と書いてある ），発振回路を当然に外付けするものであり，そうすれば，兼用以外の点では，本件特許発明１と同様であり ，“両方オフ”の点はまったく同じである。また，このＳＤ端子は電圧を高めて起動させるもので ，「ロー論理」ではないが，この違いは適宜選択すれば良いだけのものであり，発明としての意味はあり得ない。このように，乙９文献には“両方オフ”が開示されているから，本件特許発明１は，新規性がなく，無効である。原告は，ＳＤピンがランプ故障検知に使用することが開示も示唆もされていないと主張するものの ，「ランプ故障検知」要件は本件特許発明１の請求項にはない。過電流検知用としての使用例のみであるということも，請求項との関係では何ら意味のある議論ではない。乙９文献のＩＲ２１１０のＳＤピンの機能は，被告製品の１９番ピンと同様であり，電圧を上げるか下げるかの違いはあるが，このピンの電圧をシャットダウンの電圧にすれば，高位側のドライブも低位側のドライブもいずれも低電圧になって，両方の外付けパワー素子（通常はＭＯＳトランジスタ）がオフになる。ＩＲ２１１０のＳＤピンも，被告製品の１９番ピンも，ノイズ除去用のコンデンサを付けるのが典型的な使い方である点も同様である。また ，乙９文献のＩＲ２１１０にも ， UV detect」の回路があるので ，「この電源電圧に基づいてのオフの回路が適切に働く限り，両方のＭＯＳトランジスタがオフになる。このように，乙９文献には ， UV detect」の回路による“両方オフ”「も開示されているから，本件特許発明１は，この点でも新規性がなく，無効である。原告は， UV detect」回路とシャットダウン回路とはまったく別であ「ると主張する。しかし，実際のＩＣにおいて，前者の回路と後者の回路とで，ドライブ両方をオフにする回路は同じ回路を使っている。本件特許発明１の実施品であるＩＲ２１５３は，本件特許発明１の内容であるＣ Ｔピンからのシャットダウン回路と，従来からの「UV detect」回路とをどちらも備えており，これらはいずれもデッドタイム遅延回路を通じて働くことになる。 UV detect」回路の方が，両方オフの点で不完全な「のは事実であるが，それは電源電圧が落ちてしまうことで所定の機能が果たされなくなることが原因である。これを避けるためには ， UV「detect」回路のように電源電圧低下で起動するのではないようにすればよい。そこで，８ピンのパッケージのままでそれを実現するべく，Ｃ Ｔピン兼用にしようというのが，本件特許発明１である。独立したシャットダウンピンを持つだけの被告製品が侵害とされる道理がない。f)乙１３公報による新規性の欠如又は容易想到性について本件明細書１において従来技術の一つとしてあげられている乙１３公報には ，「正常な（あるいは異常な）パワー・ダウンの際に，供給電圧Ｖ ＣＣ がＵＶＣＣコンパレーターの低い側のしきい値を下回るまで落ちると，出力信号は高位側および低位側のゲート・ドライバにスイッチングを停止するように命じて，ＨＯとＬＯの両方を低い状態にセットします。これにより，低いゲート電圧で過度の自己発熱になることからパワーＭＯＳＦＥＴ２０および２１を保護します 。（９欄 ， C.Powerdown」」「のセクション）と記載されている。この「ＵＶＣＣ」というのは，電源電圧の検知をする回路で，それが所定電圧よりも低くなるとドライブ出力を止めるように働き，これによって，電源電圧不足による不安定動作に起因する障害から，パワー素子などを保護するものである。この「ＵＶＣＣ」が機能すれば ，「ＨＯとＬＯの両方」が「低い状態にセット」されるのであり ， ＵＶＣＣ 」により“両方オフ”になることが分かる 。「この「ＵＶＣＣ」は電源端子の電圧（電圧不足）によって起動するもので，Ｃ Ｔ ピン兼用での両方オフである本件特許発明１とは違うが ，「外部タイミングコンデンサ」は発振用のコンデンサ（すなわち，Ｃ Ｔピンに接続されるコンデンサ）に限られないとの原告主張を前提とすれば，先行技術と同じになってしまうのである。なお，電源端子にコンデンサを付するのは極めて当然の回路である。特にこの「ＵＶＣＣ」の関係では，電圧降下（すなわち，ｄｖ／ｄｔ）が急峻すぎると「ＵＶＣＣ」の回路が機能しないうちに電源電圧不足になってしまうので，それを避けるためにもコンデンサを入れるべきである（この意味でタイミング設定のためのコンデンサである）。g)乙１４文献による新規性の欠如又は容易想到性について乙１４文献の１頁目の「 Features」（特徴）によれば，本件特許明細書１において ，従来技術として言及されている原告のＩＣ ＩＲ２１５１ 」「には「 Undervoltage lockout」（不足電圧ロックアウト）の機能が備えられている。乙１４文献の４頁目の上欄に示されている「 Functional BlockDiagram」（機能ブロック図）において， UV DETECT」「（低電圧検知）とされている箇所がこの機能を果たす。この「 UV DETECT」の出力は ，高圧側と低圧側の両方の「DEAD TIME」回路に接続されており，両方をオフにすることが分かる。このことは ， Technical Overview of IR215x「Products」と題する文献（乙１５。以下「乙１５文献」という。）に記載された本件特許発明１の実施品である「ＩＲ２１５３Ｄ」のブロック図との対比からも明らかである。イ原告の反論本件特許発明１は，乙８文献，甲７公報，甲８公報，乙７公報，乙９文献，乙１３公報，乙１４文献に記載された公知の発明と同一ではなく，これに基づいて当業者が容易に想到することができたものでもなく，特許法２９条１項及び同条２項に該当するものではないから，特許無効審判により無効にされるべきものには当たらない。a)乙８文献は， Copyright 9 Intersil Americas Inc. 2001. All Rights「Reserved」との記載によれば，本件特許権１の優先日（１９９６年１０月２１日）前に頒布されたものとは認められないから，これを根拠に新規性を欠くという被告の主張は失当である。念のためにいえば，被告は，乙８文献の１２頁の図のいかなる箇所が構成要件１−Ａの「直流バス電源 」 「負荷回路を駆動する回路」に該，当するか主張していない。また，低電圧ロックアウト回路と構成要件１−Ｆの「シャットダウン回路」とはまったく別のものであるし，乙８発明のコンデンサＣ４は，ＩＣに供給される電源Ｖ ＤＣ 上の雑音を除去するための，いわゆるバイパスコンデンサ（パスコン）であり，ランプ故障の検知とは無関係であるから ，「外部タイミングコンデンサ」に当たらず，コンデンサＣ４上の電圧もランプ故障検知用に用いられていないから「ロー論理レベル信号」に当たらない 。さらに ，乙８文献には ， シ「ャットダウン回路」も「外部タイミングコンデンサ」も開示されていないから，構成要件１−Ｈが開示されていることはあり得ないし ，「しきい値電圧検出回路」に関する記載もない。また，乙８発明の回路の場合，回路の短絡を検知したときやＩＣの電源が落ちたときに確実に高圧側ＭＯＳＦＥＴと低圧側ＭＯＳＦＥＴの両方をターンオフするように動作するか否かは，ＩＣ内部の構成に依存するものの，乙８文献の記載だけでは，そのような動作をするか否かが不明である。すなわち，乙８文献には，高圧側ＭＯＳＦＥＴと低圧側ＭＯＳＦＥＴの両方をターンオフする構成は開示も示唆もされていない。なお，乙８発明のＳＤピンは，回路の短絡を検知したときに，短絡による大電流（過電流）で回路が破壊されることを防止するために用いるピンである。回路を過電流から保護するためには，回路の発振を停止すれば目的が達せられるので，この点でも，高圧側ＭＯＳＦＥＴと低圧側ＭＯＳＦＥＴの両方を確実にターンオフする構成を想起することはできない。また，被告の主張は，構成要件１−Ｆの一部である「上記第１および第２のＭＯＳゲート型パワー半導体デバイスをターンオンおよびターンオフさせるための高圧側および低圧側出力の上記供給を停止させる」という構成に限られており，構成要件１−Ｆのその他の点や構成要件１−Ａないし１−Ｈについても，それに相当する構成の開示や示唆については何も主張されていない。b)被告は，甲７公報の図２のいかなる箇所が構成要件１−Ａの「直流バス電源 」 「負荷回路を駆動する回路」に該当するか主張していない。，また，低電圧トリップ回路（アンダーボルテージロックアウト回路１０５）は，乙８文献の低電圧ロックアウト回路と同様に，構成要件１−Ｆの「シャットダウン回路」とは異なるものであり，同様に，コンデンサ４２は，いわゆるパスコンであり ，「外部タイミングコンデンサ」には当たらない。さらに，甲７公報には ，「シャットダウン回路」も「外部タイミングコンデンサ」も開示されていないから，構成要件１−Ｈが開示されていることはあり得ないし，コンデンサ４２上の電圧をしきい値と比較していることに関する記載はない。c)上記(1)ア d)のとおり，甲８公報には“両方オフ ”，すなわち両方のＭＯＳトランジスタを確実にターンオフするの構成は開示も示唆もされていないから，これを前提とする被告の主張は失当である。d)乙７発明のスイッチング素子Ｔｒ１・Ｔｒ２は，ＭＯＳＦＥＴ（ＭＯＳゲート型パワー半導体デバイス）ではなく，バイポーラ・トランジスタである。ゲートの電圧の高・低によりオン・オフが制御されるＭＯＳＦＥＴの場合，一旦ターンオンするとゲートをグラウンドに導通させて電荷を引き抜いてやらない限り，ターンオフしないという特徴があるのに対し，ベースからエミッタに電流が流れている間にオンになり，コレクタ・エミッタ間が導通するというバイポーラ・トランジスタ（ＮＰＮ型）の場合，ベースを流れる電流が停止すれば，コレクタ・エミッタ間は遮断され，バイポーラ・トランジスタはオフになる。したがって，乙７公報の図１の回路では，発振制御回路４の発振が停止し，端子Ａ・ＢからトランジスタＴｒ１・Ｔｒ２のベースへの電流が止まれば，それで必ず両方のトランジスタはターンオフするから，スイッチング素子にＭＯＳトランジスタを用いる場合とは異なり，高圧側スイッチング素子と低圧側スイッチング素子の両方を確実にターンオフしなければならないという課題自体が存在していない。また，被告の主張は，構成要件１−Ｆの一部である「上記第１および第２のバイポーラ・トランジスタをターンオンおよびターンオフさせるための高圧側および低圧側出力の上記供給を停止させる」という構成に限られており ，「ＭＯＳゲート型パワー半導体デバイス」や「外部タイミングコンデンサ」などの構成要件１−Ｆのその他の点や構成要件１−Ａないし１−Ｈについても，それに相当する構成の開示や示唆については何も主張されていない。e)乙９文献のＩＲ２１１０は，ＩＣの電源が落ちた場合，ＨＯまたはＬＯが High のままになり，高圧側ＭＯＳトランジスタまたは低圧側ＭＯＳトランジスタへの供給が停止しないという問題がある 。また ，乙９も ，ＳＤピンをランプ故障検知に使用することは開示も示唆もされていない。ＳＤピンの使用例として記載されているのは，過電流検知用としての使用例のみである。したがって，乙９文献の記載から高圧側ＭＯＳトランジスタと低圧側ＭＯＳトランジスタの両方を確実にターンオフする構成を想起することはできない。また，被告は，例えば構成要件１−Ｇの自己発振駆動回路などの開示や示唆が乙９にはないことを無視しているなど，本件特許発明１の構成要件すべての主張が欠けている。f)被告は，乙９文献には ， UV detect」回路があるから“両方オフ”に「なると主張する。しかし ， UV detect」回路は，ＩＣの起動時にＩＣへ「の供給電圧が一定値以上に上昇するまで回路を動作させず，かつ動作中にＩＣへの供給電圧が一定値以下になった場合に回路を停止するための回路であり，ＩＣが不安定な電圧で動作することによる誤動作や回路破壊を防止するためのものである。このように ， UV detect」回路はシャ「ットダウン回路とはまったく別のものである。本件明細書１の中においても，ＩＣ３０が「 UV detect」回路を内蔵している場合でも，両方のＭＯＳトランジスタを確実にオフするシャットダウン回路の必要性が述べられている。また ， UV detect」回路が備わっていたとしても，両方「のＭＯＳトランジスタを確実にオフできず，一方のＭＯＳトランジスタがオンのままになってしまうという問題が存在することも，本件明細書１に明記されているとおりである（ ００２２ 】 。そもそも被告の主張【）は， UV detect」回路が本件特許発明１の構成要件のいずれに相当する「と主張するのかさえ明らかではない。g)乙１３公報，乙１４文献及び乙１５文献に関する被告の主張は，これらの文献にも「 UV detect」回路（ＵＶＣＣ）に関する記載があるということに尽きる。しかし ， UV detect」回路が本件特許発明１の無効事「由となるものではないことは，上記 f)のとおりである。なお，乙１４文献は，その５頁末尾に記載されているように平成１３年３月３０日付けの文献であり，本件特許発明１の優先日である平成８年１０月２１日より後に刊行されたものであるから，公知文献に該当しない。(4) 争点４（本件特許権１に係る被告の責任原因）についてア原告の主張a)被告製品は，松下電工の指定した仕様に基づいて製造されており，松下電工の製造販売する本件ランプ安定回路１に組み込んで利用される専用部品である。したがって，被告製品は，本件特許発明１の実施品である本件ランプ安定回路１の生産にのみ用いる物に該当する。よって，被告が被告製品を生産，譲渡若しくは輸入又は譲渡等の申出をする行為は，特許法１０１条１号の間接侵害に該当し，本件特許発明１の特許権を侵害するものである。被告は，被告製品の他の用途，すなわちランプ故障時に高圧側ＭＯＳトランジスタと低圧側ＭＯＳトランジスタの両方を確実にターンオフするようなランプ安定回路以外の実用的な用途を一切挙げていない。また ，被告製品のＳＤピン（ピン１９）はランプ故障検知用のピンであり，ＳＤピンに接続されたコンデンサ１１上の電圧低下によりランプ故障を検知したときは高圧側ＭＯＳトランジスタと低圧側ＭＯＳトランジスタを確実にターンオフするように動作するのであるから，被告製品は本件特許発明１の実施品の生産にのみ用いる物であることが明白である。b)被告製品は，松下電工の指定した仕様に基づいて製造されており，松下電工の製造販売する本件ランプ安定回路１に組み込んで利用される専用部品であるから，本件ランプ安定回路１の生産に用いられるものであり，かつ日本国内において広く一般に流通しているものではない。また，被告製品は，ランプ故障検知によりＳＤピン（ピン１９）に接続されているコンデンサ１１の電圧が低下して所定のしきい値を下回ると，ＭＯＳトランジスタＱ１及びＱ２をターンオン・ターンオフさせるための高圧側（Ｈ Ｏ ）及び低圧側（Ｌ Ｏ ）の出力の供給を停止し，ＭＯＳトランジスタＱ１及びＱ２の両方を確実にターンオフするように構成されているから，ランプ故障時に第１及び第２のＭＯＳゲート型パワー半導体デバイスの両方を確実にターンオフするようにすることで，ランプ故障時に駆動回路の構成部品が破壊されることを防止する，という本件特許発明１の課題の解決に不可欠なものである。そして，被告は，遅くとも平成１７年６月９日付けの原告から被告に宛てた書面（甲１５。以下「甲１５書面」という 。）により，被告の製造販売するＩＣが本件特許権１を侵害するものであることを認識していた。したがって，遅くとも平成１７年６月９日以降に被告製品を生産，譲渡若しくは輸入又は譲渡等の申出をする行為は，特許法１０１条２号の間接侵害に該当し，本件特許発明１の特許権を侵害するものである。被告製品が特定の特許権を侵害する製品（直接侵害品）の生産に用いられているという裸の事実を認識すれば２号の「悪意」に該当するのであり，それ以上に直接侵害か間接侵害かという厳密な法的構成の理解までは不要であるし，本件特許発明１の請求項を読めば，松下電工のランプ安定回路に組み込まれた被告製品が間接侵害を構成するということが甲１５書面の意図であることは何人にも明白である。c)本件ランプ安定回路１は，松下電工の指定した仕様に基づいて製造される被告製品を回路基板に取り付けたものであり，本件特許発明１の技術的範囲に属するものである。したがって，被告が被告製品を生産，譲渡若しくは輸入又は譲渡等の申出をする行為は，松下電工と客観的及び主観的に関連共同して，本件特許発明１の特許権を直接侵害する行為に該当する 予備的請求原因）（。被告は，民法７１９条１項の共同不法行為の成立を争っている。しかし，①被告製品は，ランプ安定回路の制御に用いる専用ＩＣとして，ランプ安定回路を製造する松下電工の指定した仕様に基づき設計されている松下電工製品の専用部品であること，②被告製品のＳＤピン（ピン１９）はランプ故障検知用のピンであり，ＳＤピン（ピン１９）に接続されたコンデンサ１１上の電圧低下によりランプ故障を検知したときは高圧側ＭＯＳトランジスタと低圧側ＭＯＳトランジスタの両方を確実にターンオフするように動作し，被告製品には本件特許発明１の実施品の生産に用いる以外の実用的な用途が存在しないことからすれば，被告が被告製品を松下電工に供給する行為は，松下電工と行為を分担して本件特許権１を侵害するものであることは明らかであるし，被告は松下電工の行為及び意図を認識していたと解される。d)仮に被告の行為が民法７１９条１項の共同不法行為に該当しないとしても，同条２項の共同不法行為（幇助）に該当する。上記 c)①及び②の事実に照らせば，被告が被告製品を松下電工に供給する行為は，松下電工による直接侵害を容易ならしめており，被告にはその事実の認識もあるからである。特許法１０３条の過失の推定規定の趣旨は，特許権侵害における過失の立証の困難さに鑑みたものであるから，その適用対象から他者と共同して侵害した者を除外すべき理由はなく ，「他人の特許権（又は専用実施権）を侵害した者」には，単独で侵害した者だけでなく，他者と共同して侵害した者も含まれる。また，原被告間においては，被告が原告特許権を侵害したことを理由に米国において訴訟が提起され，被告が原告に対して賠償金を支払ったことが以前にあったのであるから，被告は，原告が米国のみならず日本においても，被告会社の製品分野に関する多数の特許権を保有していることを熟知していたのであり，原告保有の特許を調査すべき高度の義務を負っていたといえる。したがって，特許法１０３条の適用の有無にかかわらず，被告には過失が認められる。さらにいえば，被告は，遅くとも平成１７年６月９日付けの甲１５書面により，被告製品が使用されている松下電工の本件ランプ安定回路１が本件特許権１を侵害するものであることを認識したから，遅くともこの時点以降の行為には故意が認められる。イ被告の反論a)上記ア a)は否認する。被告は，松下電工との契約上の義務として，被告製品を他に販売することはできない。しかし，被告製品は，物として，あるいは技術的には，松下電工用でなくても，インバータ回路ＩＣとして一般的に使用可能である。また，被告は，厳密には，同社グループの他社にも供給している。b)上記ア b)は否認する。甲１５書面はＩＣ自体が侵害であるとするものであるのに対し，本件訴訟では松下電工の回路が直接侵害であるとする主張であって，ＩＣ自体が侵害とはならないことは原告自身も認めるところであるから，甲１５書面は２号間接侵害のためのものとして失当である。また，平成１７年６月９日以降の行為による損害額の主張がなされておらず，原告の主張には不備がある。c)上記ア c)は否認する。原告の主張するところでも被告は侵害行為自体を分担してはいないから，共同不法行為（民法７１９条１項）であるわけがない。幇助（同条２項）を主張するのが本意かとも思われるが，やはり被告は松下電工の行為を意図も認識もしていないから幇助にも当たらないし，また過失もない。幇助者は「侵害した者」でないから特許法１０３条の文言に当たらず，過失は推定されない。d)上記ア d)は否認する。(5) 争点５（本件ランプ安定回路２は，本件特許発明２と均等か 。）についてア原告の主張本件ランプ安定回路２の抵抗Ｒ１は，構成要件２−Ｉの「第１電流制限要素」に文言上該当しないものの，Ｒ１は ，「第１電流制限要素」と均等である。また，本件ランプ安定回路２の抵抗Ｒ３は，構成要件２−Ｊの「第２電流制限要素」に文言上該当しないものの，Ｒ３は ，「第２電流制限要素」と均等である。したがって，本件ランプ安定回路２は，本件特許発明２の技術的範囲に属する。a)本件特許発明２の本質的部分は，誘導電流の流れる経路に電流制限要素（抵抗）を設け，電圧スパイクＶｌｓによる誘導電流を制限する点にある。より具体的には，構成要件２−Ｉの「第１電流制限要素 」（Ｒｂｓ）を低位側電圧源とブートストラップ回路のダイオードＤｂｓ・キャパシタＣｂｓ間に設け，また，構成要件２−Ｊの「第２電流制限要素」（Ｒｓ）を低位電力端子と低位側電圧源間に設けることで，電圧スパイクＶｌｓによる誘導電流を制限する点にある。すなわち，本件特許発明２の本質的部分は，二つのトランジスタ間の漂遊インダクタンスＬにより生ずる電圧スパイクＶｌｓにより励起される有害な誘導電流を制限するために ，「第１電流制限要素 」（Ｒｂｓ）と「第２電流制限要素 」（Ｒｓ）を誘導電流の流れる経路に設けることにある。まず，構成要件２−Ｉは ，「第１電流制限要素 」（Ｒｂｓ）をブートストラップ・ダイオードＤｂｓの低位側，すなわち低位側電圧源Ｖ側に設けることを規定しているものの ，「第１電流制限要素 」（Ｒｂｓ）をブートストラップ・ダイオードＤｂｓの高位側，すなわちブートストラップ・キャパシタＣｂｓ側に設けても，本件特許発明２と同様の目的を実現することができる。すなわち，本件特許発明２において本質的なのは，「第１電流制限要素 」（Ｒｂｓ）を誘導電流が流れる経路である低位側電圧源とブートストラップ回路Ｄｂｓ・Ｃｂｓ間に設けることにあり，「第１電流制限要素 」（Ｒｂｓ）をブートストラップ・ダイオードＤｂｓの高位側に置くか，低位側に置くかの相違は，本質的部分ではない。したがって，本件ランプ安定回路２の抵抗Ｒ１は，ブートストラップ・ダイオードＤ１の高位側，すなわちブートストラップ・ダイオードＤ１とブートストラップ・キャパシタＣ１の間に設けられているが，当該構成と構成要件２−Ｉの相違は，本件特許発明２の本質的部分ではない 。次に，構成要件２−Ｊは ，「第２電流制限要素 」（Ｒｓ）を低位電力端子の低位側，すなわち低位側電圧源側に設けることを規定しているものの ，「第２電流制限要素 」（Ｒｓ）を低位電力端子の高位側，すなわち低位側ＭＯＳトランジスタＱ２側に設けても，本件特許発明２と同様の目的を実現することができる。すなわち，本件特許発明２において本質的なのは ，「第２電流制限要素 」（Ｒｓ）を誘導電流が流れる経路である低位側ＭＯＳトランジスタＱ２と低位側電圧源Ｖ間に設けることにあり，「第２電流制限要素」（Ｒｓ）を低位電力端子の高位側に置くか，低位側に置くかの相違は，本件特許発明２の本質的部分ではない。本件ランプ安定回路２の抵抗Ｒ３は，低位電力端子の高位側，すなわち低位側ＭＯＳトランジスタＱ２と低位電力端子の間に設けられているが，当該構成と構成要件２−Ｊの相違は，本件特許発明２の本質的部分ではない。被告は，第２電流制限要素の位置が本質的であると主張するものの，その根拠は何ら述べられておらず，失当である。本件特許発明２は，漂遊インダクタンスによる誘導電流成分を減少させることが本質的な部分であって，第２電流制限要素をどこに接続するのかに意義があるのではなく，どの経路に挿入するのかに意義がある。b)上記 a)のように，構成要件２−Ｉの「第１電流制限要素 」（Ｒｂｓ）をブートストラップ・ダイオードＤｂｓの高位側に置き，構成要件２−Ｊの「第２電流制限要素 」 Ｒｓ ）を低位電力端子の低位側に置いても ，（二つのＭＯＳトランジスタＱ１・Ｑ２間の漂遊インダクタンスＬにより生ずる電圧スパイクＶｌｓにより励起される有害な誘導電流を制限するという本件特許発明２の目的を達することができ，同一の作用効果を奏する。したがって，本件ランプ安定回路２の抵抗Ｒ１及び抵抗Ｒ３は，それぞれ本件特許発明２の構成要件２−Ｉの「第１電流制限要素」及び構成要件２−Ｊの「第２電流制限要素」と置換可能である。c)構成要件２−Ｉの「第１電流制限要素 」（Ｒｂｓ）をブートストラップ・ダイオードＤｂｓの高位側に置く代わりに，低位側に置くことは，当業者にとって容易であり，何らの困難性もない。同様に，構成要件２−Ｊの「第２電流制限要素 」（Ｒｓ）を低位電力端子の低位側に置く代わりに，高位側に置くことも，当業者にとって容易であり，何らの困難性もない。したがって，本件特許発明２の構成要件２−Ｉの 第１電流制限要素 」「及び構成要件２−Ｊの「第２電流制限要素」をそれぞれ本件ランプ安定回路２の抵抗Ｒ１及び抵抗Ｒ３に置換することは，当業者が容易に想到することができるものである。d)電圧スパイクＶｌｓにより励起される有害な誘導電流を制限することを目的として，ブートストラップ・ダイオードＤｂｓの高位側又は低位側，及び低位電力端子の高位側又は低位側に電流制限要素を設けるという構成は，公知技術と同一又は当業者が出願時に容易に推考できたものとはいえない。e)本件特許発明２は，一度の拒絶理由通知を受けることもなく，出願当初明細書のまま特許が付与されている。したがって，出願手続において本件ランプ安定回路２を意識的に除外した等の特段の事情はない。イ被告の反論本件ランプ安定回路２の構成は，本件特許発明２の構成と均等とはいえない。a)そもそも，本質的部分について，電流制限要素の位置を規定されているとおりとするのでなければ，発明としてあまりにナンセンスである
      
      （　電流制限要素」によって電流を制限するのが発明だ，というのはナ「ンセンスというほかない 。 。）しかも，原告が構成要件２−Ｊの「第２電流制限要素」として現在主張しているものについては，本件明細書２にはその接続しか書いていないに等しい 。すなわち ，原告は，本件明細書２の発明の詳細な説明で 第「２電流制限要素」として説明されているものは請求項７の「第３電流制限要素」であるとし，請求項１の「第２電流制限要素」は，発明の詳細な説明の「Ｒｓ」であるとする。この対応関係は，各請求項の規定する接続からは確かにそうではある。しかし，本件特許発明２は，接続だけが意義があるのであり，しかも，この「第２電流制限要素」Ｒｓについては，本件明細書２の中に何らの効果の説明もない。原告の効果についての議論は，本件明細書２に根拠を有していない。このように，原告主張の「第２電流制限要素 」（Ｒｓ）は，ただ接続だけで規定されている要素であるのに，それを無視する原告の侵害論はあり得ない。b)本件ランプ安定回路２の抵抗Ｒ３は，問題の電流の制限をしないから ，この点でも相違するし，構成要件２−Ｉの「第２電流制限要素」と同一の作用効果を奏しない。そもそも，原告は，漂遊インダクタンスの働きによる「誘導電流」として，あたかも積極的に電流が流れるかのように主張している。しかし ，この主張は誤りである。実際には，高位側ＭＯＳトランジスタ（Ｑ１）がオフになった際には，負荷のインダクタンスのために，それでも負荷回路の電流が流れ続けようとするので，それが低位側のダイオード（低位側寄生ダイオードＤ２）を通して流れる（これが回生電流である 。 。）漂遊インダクタンスは，原告主張の電流の方向とは逆方向に，この低位側寄生ダイオードからの電流が増えようとするのに対して，その急激な増加を妨げる働きをする。そこで，出力の点の電圧「Ｖｓ」が，低位電力端子「−Ｈｖ」よりさらにマイナスに振れることになる。これに従ってブートストラップ・ダイオードを通じての充電がされるので，そのままではブートストラップ・コンデンサの充電も過剰になる。これが本件明細書２の説く問題点である。また，充電が過剰というだけでなく，それが急激になされる点が，電源回路上のノイズとなるのが問題ともなり得る。そして，本件明細書２の示す「電流制限要素」は，いずれも，こうした充電電流を制限するものである。しかし，本件ランプ安定回路２の抵抗Ｒ３は，低位側ＭＯＳトランジスタのソースと低位電力端子−Ｈｖとの間に入っているから，違うものである。高位側ＭＯＳトランジスタＱ１がオフになる瞬間については，Ｒ３の存在は，むしろ低位側ダイオードからの電流を妨げるものであり，この点は，漂遊インダクタンスと同様である。この結果，Ｖｓがより一層下がることになり，ブートストラップ・コンデンサの過剰充電を助長する。このように，本件ランプ安定回路２の抵抗Ｒ３は，構成要件２−Ｊの「第２電流制限要素」とは逆の働きをするのである。c)被告製品は，次に述べるとおり，特開平２−２５３５９５号公報（乙１０。以下「乙１０公報」という 。）に開示された発明（以下「乙１０発明」という 。）と「同一」であるから，ボールスプライン事件最高裁判決の第４要件「対象製品等が，特許発明の特許出願時における公知技術と同一又は当業者がこれから右出願時に容易に推考できたものではなく，」に当たらない。乙１０公報の第４図は，一種の電力回路であり，構成要件２−Ａに当たる。第４図の上段の中程にある「Ｑ２」が高位側ＭＯＳトランジスタであり，構成要件２−Ｂに当たる 。「Ｑ３」が低位側ＭＯＳトランジスタであり，構成要件２−Ｃに当たる。図の右下の「ＩＣ４」のピン７の出力及びそれにつながる「Ｇ５ 」 ＢＦ２」によって構成される回路は ，「高位側ＭＯＳトランジスタである「Ｑ２」をドライブするもので，構成要件２−Ｄに当たる。同じく右下に見える「Ｄ５」がブートストラップのためのダイオードで，その横のコンデンサ「Ｃ２０」がそのキャパシタであり，これらが構成要件２−Ｅに当たる 。「ＩＣ４」のピン１の出力及びそれにつながる「Ｇ３ 」「ＢＦ１」によって構成される回路は，低位側ＭＯＳトランジスタである「Ｑ３」をドライブするもので，構成要件２−Ｆに当たる。図の「Ｖ ＣＣ 」は，低位側電圧源であり，構成要件２−Ｇに当たる。構成要件２−Ｈは，原告の議論によれば，この種の回路においては当然に漂遊インダクタンスが存在し，それを指すというのであるから，乙１０公報でも同様に当然に認められる。乙１０公報の第４図の右下の「Ｒ２８」は，ブートストラップ・ダイオード Ｄ５ 」「に直列に入った抵抗である 。これが構成要件２−Ｉの 第「１電流制限要素 」に当たる。なお ，構成要件２−Ｉは，ダイオードと「第１電流制限要素」との順番を規定しており，乙１０は構成要件２−Ｉとは順番が異なるが，被告製品と同じ順番である。構成要件２−Ｊについては，仮に被告製品の回路が構成要件２−Ｊを充足するとの原告主張の解釈を前提とするのであれば，第４図の Ｒ９ 」「（低位側ＭＯＳトランジスタ「Ｑ３」のソースの抵抗）が構成要件２−Ｊの「第２電流制限要素」に当たる。(6) 争点６（本件ランプ安定回路２は，本件特許発明３と均等か 。）についてア原告の主張a)構成要件３−Ｉ，３−Ｊは，それぞれ構成要件２−Ｉ，２−Ｊと同じであるから，争点５において述べたのと同じ理由により（上記(5)ア ），本件ランプ安定回路２の抵抗Ｒ１は，構成要件３−Ｉの「第１電流制限要素」と均等であり，抵抗Ｒ３は，構成要件３−Ｊの「第２電流制限要素」と均等である。したがって，本件ランプ安定回路２は，本件特許発明３の技術的範囲に属する。b)被告は，構成要件３−Ｎ，３−Ｏについて ，「前記持続時間」は相当に短く，これに比べて，第１ないし第２抵抗値と前記キャパシタンスとの「積」が十分に大きいのは，常識的な値の抵抗及びコンデンサを入れた場合には自明であると主張する。しかし，被告の主張は証拠に基づいておらず，単に被告の主観的意見を述べているにすぎない。また，持続時間が「相当に」短いとか，抵抗及びコンデンサの「常識的な値」など，被告の主張は具体性・客観性を欠いている。さらに，後出の乙２０文献は，本件特許２の優先日（１９９７年４月２３日）前に頒布されたものとは認められない。後出の乙２３文献の４−１６頁の回路図からは，楕円で囲まれた抵抗が低位側電圧源及びブートストラップ・ダイオードと直列結合され，ブートストラップ・ダイオードを通じてブートストラップ・キャパシタに流れ込む漂遊インダクタンスによる誘導電流成分を減少させる位置に接続されているか否かが不明である。イ被告の反論a)構成要件３−Ｉ，３−Ｊは，それぞれ構成要件２−Ｉ，２−Ｊと同じであるから，第４要件につき下記 b)に述べる点を付け加えるほか，争点５において述べたのと同じ理由により（上記( 5)イ ），本件ランプ安定回路２の構成は，本件特許発明３の構成と均等とはいえない。b)乙１０公報の第４図の「Ｒ２８」及び「Ｒ９」が構成要件３−Ｋのとおりそれぞれ抵抗であること，構成要件３−Ｌのとおり漂遊インダクタンスによる誘導電流が持続時間を有すること ，乙１０公報の第４図の Ｒ「
      
      ２８　」 「Ｒ９ 」 「Ｃ２０」が構成要件３−Ｍのとおりそれぞれ抵抗値，，とキャパシタンスを有することは，いずれも自明である。構成要件３−Ｎの「第１抵抗値と前記キャパシタンスとの積」及び構成要件３−Ｏの「第２抵抗値と前記キャパシタンスとの積」は，乙１０公報には直接の記載がない。しかし，同構成要件における「前記持続時間」とは，単なる配線の有するインダクタンスによる誘導の時間であって，相当に短いものである。これに比べてこの「積」が十分に大きいことは，常識的な値の抵抗及びコンデンサを入れた場合には自明である。また，積と持続時間の関係についても，被告製品の回路と乙１０公報の第４図の回路とは同様の回路であって違いはない。念のため ， SP600「and SP601 an HVIC MOSFET/IGT Driver for Half-Bridge Topologies」と題する文献（乙２０。以下「乙２０文献」という 。）を参照すれば，その図１のブートストラップ・ダイオードの直列の抵抗「Ｒ ＢＳ 」の抵抗値は３．５Ωであり，ブートストラップ・コンデンサの容量は，０．２２μＦである。すなわち ，「積」は３．５×０．２２μＦで，０．７７μsec＝７７０nsec（これが時定数）である。持続時間は乙２０文献の場合でも１０nsecもない。乙１０公報の場合も，その内容としては，当然に同様に積が持続時間よりも十分に大きなものである。なお，乙２０文献の版面はともかくとして，この内容の文書は ，「Application Note April 1994 AN8829.2」の記載の１９９４年４月ころには公開されていたことは間違いないし，そもそも，乙２０文献は，乙１０公報などの回路の当然の内容と特性を確認するためのものにすぎない 。「IntelligentPower ICs FOR COMMERCIAL, INDUSTRIAL AND AUTOMOTIVE APPLICATIONS1994」と題する文献（乙２３。以下「乙２３文献」という 。）にも同じ内容が記載されている。(7) 争点７（本件ランプ安定回路２は，構成要件４−Ｌを充足するか 。）についてア原告の主張本件ランプ安定回路２の抵抗Ｒ３は，低位電力端子−Ｈｖとサブストレイト・ダイオードＤｓｕｂとの間で直列に設けられている。本件ランプ安定回路２においては，漂遊インダクタンスＬによる誘導電流が，低位側ＭＯＳトランジスタＱ２，低位電力端子−Ｈｖ，サブストレイト・ダイオードＤｓｕｂを経由して，ブートストラップ・キャパシタＣ１に流れ込む。抵抗Ｒ３は，この誘導電流が流れる経路に設けられているから，誘導電流の成分を減少させる。したがって，抵抗Ｒ３は，構成要件４−Ｌの「第３電流制限要素」に該当し，本件ランプ安定回路２は構成要件４−Ｌを充足する。なお ，「第３電流制限要素」の設けられる位置については，請求項の文言上，低位電力端子の高位側か低位側かという限定は付されていない。また，請求項７の文言上，一つの抵抗が「第２電流制限要素」と「第３電流制限要素」を兼用することを排除する記載はない。イ被告の反論本件ランプ安定回路２の抵抗Ｒ３は ，「前記サブストレイト・ダイオードを通じて前記キャパシタに流れ込む前記漂遊インダクタンスによる前記誘導電流の成分を減少させる…電流制限要素」としての働きはなく，むしろブートストラップ・コンデンサを過剰充電するのを助長する働きを持つから，構成要件４−Ｌの「第３電流制限要素」に当たらない。したがって，本件ランプ安定回路２は構成要件４−Ｌを充足しない。(8) 争点８（本件ランプ安定回路２は，本件特許発明４と均等か 。）についてア原告の主張a)構成要件４−Ｊ，４−Ｋは，それぞれ構成要件２−Ｉ及び３−Ｉ，２−Ｊ及び３−Ｊと同じであるから，争点５及び争点６において述べたのと同じ理由により（上記( 5)ア，( 6)ア ），本件ランプ安定回路２の抵抗Ｒ１は，構成要件４−Ｊの「第１電流制限要素」と均等であり，抵抗Ｒ３は，構成要件４−Ｋの「第２電流制限要素」と均等である。また，仮に構成要件４−Ｌの「第３電流制限要素」と構成要件４−Ｋの「第２電流制限要素」が文言上は別個の抵抗でなければならないとしても，下記 b)のとおり，均等が成立する。したがって，本件ランプ安定回路２は，本件特許発明４の技術的範囲に属する。b)本件特許発明４の本質的部分は，電圧スパイクＶｌｓによる誘導電流の流れる経路に電流制限要素（抵抗）を設けて誘導電流を制限する点にあり ，「第２電流制限要素」と「第３電流制限要素」を別個の抵抗とするか，一つの抵抗で兼用するかの相違は，本質的部分ではない。誘導電流の二つの経路にそれぞれ別個に抵抗を設ける代わりに，経路の共通部分に一つの抵抗を設けても，二つのトランジスタＱ１・Ｑ２間の漂遊インダクタンスＬにより生ずる電圧スパイクＶｌｓにより励起される有害な誘導電流を制限するという本件特許発明４の目的を達することができ，同一の作用効果を奏するから，置換可能性も認められる。誘導電流の二つの経路にそれぞれ別個に抵抗を設ける代わりに，経路の共通部分に一つの抵抗を設けることは，当業者にとって容易であり，困難性はないから，置換容易性も認められる。電圧スパイクＶｌｓにより励起される有害な誘導電流を制限することを目的として，誘導電流の二つの経路に電流制限要素を設けることは，「第２電流制限要素」と「第３電流制限要素」を兼用するか否かにかかわらず，公知技術と同一又は当業者が出願時に容易に推考できたものとはいえない。本件特許発明４は，一度の拒絶理由通知を受けることもなく，出願当初明細書のまま特許が付与されているから，出願手続において本件ランプ安定回路２を意識的に除外した等の特段の事情はない。イ被告の反論a)構成要件４−Ｊ，４−Ｋは，それぞれ構成要件２−Ｉ及び３−Ｉ，２−Ｊ及び３−Ｊと同じであるから，第４要件につき下記 b)に述べる点を付け加えるほか，争点５及び争点６において述べたのと同じ理由により（上記(5)イ，(6)イ ），本件ランプ安定回路２の構成は，本件特許発明４の構成と均等とはいえない。b)乙１０公報のＩＣは，ＩＣ内部での素子間の分離を，動作時の電圧によってｐｎ接合が逆方向に電圧がかかるようにｐｎ接合を設けることによって実現している接合分離型ＩＣである。接合分離型ＩＣにおいては ，その分離の原理から当然に，サブストレイト・ダイオード（分離のためのｐｎ接合自体がダイオードとなっているもの）が存在する。乙１０公報のＩＣのサブストレイト・ダイオードのカソードは，ＩＣのピン６ 高（位側の電源プラス側）に接続されており，アノードはピン２のＧＮＤに接続されているから，これが構成要件４−Ｈに当たる。本件ランプ安定回路２のＲ３が「第３電流制限要素」に当たるという原告の主張に従えば，乙１０公報の第４図の「Ｒ９」が構成要件４−Ｌの「第３電流制限要素」に当たる。したがって，原告の主張に従えば，本件ランプ安定回路２は，乙１０公報に開示された発明と同一である。c)上記ア b)は否認する。(9) 争点９（本件特許２は無効とされるべきものか 。）についてア被告の主張上記(5)イ c)，(6)イ b)，(8)イ b)のとおり，本件特許発明２，本件特許発明３，本件特許発明４は，原告主張の解釈を前提とすれば，乙１０公報に記載された公知の発明と同一であり，若しくは，これと乙２０文献又は乙２３文献に記載された発明に基づいて当業者が容易に発明することができたものであるから，特許法２９条１項１号又は同条２項により無効にされるべきものである。したがって，同法１０４条の３第１項により，原告の本件特許権２の行使は許されない。イ原告の反論本件特許発明２，本件特許発明３，本件特許発明４は，乙１０公報に記載された公知の発明と同一ではなく，これと乙２０文献又は乙２３文献に記載された発明に基づいて当業者が容易に想到することができたものでもなく，特許法２９条１項及び同条２項に該当するものではないから，特許無効審判により無効にされるべきものには当たらない。a)乙１０公報の第４図には，第１電流制限要素に該当する抵抗は記載されておらず，かつ，高位側のＭＯＳトランジスタＱ２及び低位側のＭＯＳトランジスタＱ３には，本件特許発明２のダイオードＤ１，Ｄ２に該当する素子も記載されていない。また，Ｑ２及びＱ３の間に存在する漂遊インダクタンスに関する記載もない。構成要件２−Ｊ，３−Ｊ，４−Ｋの「第２電流制限要素」は，本件明細書２に記載のとおり，ダイオードＤ２に流れるランピング電流により発生する電圧スパイクを制限するためのものであるから 【００１２】 ，（）ダイオードＤ１，Ｄ２のない乙１０の回路に設けられた抵抗Ｒ２８が第２電流制限要素に該当するか否かは不明であり，また，当業者が電圧スパイクの発生に伴う問題点を想起することはできない。b)乙１０発明が構成要件３−Ｎ及び４−Ｐ，構成要件３−Ｏ及び４−Ｑを充足しないこと，乙２０文献が公知文献とはいえないこと，乙２３文献の抵抗が電流制限要素に該当するか否かは不明であることは，上記(6)ア b)，(8)ア a)のとおりである。c)乙１０公報には構成要件４−Ｌの「第３電流制限要素」に相当する構成は開示されていない。(10) 争点１０（本件特許権２に係る被告の責任原因）についてア原告の主張a)本件ランプ安定回路２は，松下電工の指定した仕様に基づいて製造された被告製品を回路基板に取り付けたものであり，本件特許発明２，本件特許発明３，本件特許発明４の技術的範囲に属する。したがって，被告が被告製品を生産，譲渡若しくは輸入又は譲渡等の申出をする行為は，松下電工と客観的及び主観的に関連共同して，本件特許発明２，本件特許発明３，本件特許発明４に係る特許権を直接侵害する行為に該当する。被告は，民法７１９条１項の共同不法行為の成立を争っている。しかし，①被告製品は，ランプ安定回路の制御に用いる専用ＩＣとして，ランプ安定回路を製造する松下電工の指定した仕様に基づき設計されている松下電工製品の専用部品であること，②被告製品は，ランプへの電力供給を制御するための重要な部品であり，ランプ安定回路から被告製品を取り除けばランプは動作（点灯）しえないという必要不可欠の中核的な部品であることからすれば，被告が被告製品を松下電工に供給する行為は，松下電工と行為を分担して本件特許権２を侵害するものであることは明らかである。また，被告は遅くとも訴状送達時（平成１８年４月１７日）において松下電工の行為及び意図を認識していた。b)仮に，被告の行為が民法７１９条１項の共同不法行為に該当しないとしても，同条２項の共同不法行為（幇助）に該当する。上記 a)①及び②の事実に照らせば，被告が被告製品を松下電工に供給する行為は，松下電工による直接侵害を容易ならしめており，遅くとも訴状送達時（平成１８年４月１７日）以降，被告にはその事実の認識もあるからである。幇助の場合にも特許法１０３条が適用されることは，上記( 4)ア d)で述べたとおりである。また，原被告間の過去の米国における特許権侵害訴訟や，原被告の製品分野が競合していることを被告が知っていたという事情に照らせば，被告は原告保有の特許を調査すべき高度の義務を負っていたから，特許法１０３条の適用の有無にかかわらず，被告には過失が認められる。さらにいえば，被告は，遅くとも訴状送達（平成１８年４月１７日）により，被告製品が使用されている松下電工の本件ランプ安定回路２が本件特許権２を侵害するものであることを認識したから，遅くともこの時点以降の行為には故意が認められる。c)被告は，共同不法行為については差止請求が失当であると主張する。しかし，差止請求権（特許法１００条）は，特許権が排他的支配を内容とする権利であることにより設けられた権利である。単に損害賠償請求が可能なだけでは特許発明の実施を独占することはできず，差止請求が認められて初めて独占が実現できる。だとすれば ，「自己の特許権（又は専用実施権）を侵害する者」は，単独で侵害した者だけでなく，他者と共同して侵害した者も含まれると解すべきである。特許法の条文上もこう解することが自然であるし，また複数主体が共同して特許権を侵害した場合に各行為主体に対して差止請求権を行使できないとすれば，特許発明の独占を直接実現する途がなくなるからである。これは，民法７１９条１項及び２項に等しく妥当する。したがって，民法７１９条１項及び２項のいずれについても，差止請求権が成立する。イ被告の反論a)本件特許権１と同様に，いかなる意味でも被告は侵害行為を分担しておらず，共同不法行為であるわけがない。また，被告の行為は，幇助にも当たらないし，過失もない。本件特許権２については，どう解釈しても周辺回路を内容とするものであり，周辺回路を知ることなくＩＣを供給しているだけの被告が責任を問われる理由はない。b)共同不法行為を責任原因とする差止請求は失当である。共同不法行為について差止めが認められるとの原告の主張は，異端である。(11) 争点１１（損害額）についてア原告の主張被告は，平成１５年８月以降訴え提起の日までの間において，被告製品を製造販売し，その販売金額の合計は１４億円を下らず，その利益の額は４億円を下らない。よって，原告は，被告による本件特許権１及び本件特許権２の侵害により，少なくとも上記金額の損害を被ったものであり，一部請求として金４億円及び不法行為の後の日（訴状送達の日の翌日）である平成１８年４月１８日から支払済みまで年５分の割合による遅延損害金の支払請求権を有する。イ被告の反論争う。第３１当裁判所の判断争点１（本件ランプ安定回路１は，本件特許発明１の技術的範囲に属するか（本件ランプ安定回路１は，構成要件１−Ｆ，１−Ｈを充足するか ） ）につ。いて(1) 構成要件１−Ｆ，１−Ｈの「外部タイミングコンデンサ」について，原告は，シャットダウン回路の外部に設けられたもので，ランプ故障の検知に用いられ，シャットダウン等のタイミングを決定するコンデンサを意味すると主張し，被告は，発振のタイミング（周波数）を決めるコンデンサを指すと主張している。そこで，本件明細書１の発明の詳細な説明を参照すると ， 外「部タイミングコンデンサ」あるいは「タイミングコンデンサ」及びこれらに関連する記載として，次の各記載がある（甲３。判決注・下線は当裁判所が付加した。 。）ア「本発明の一態様において，集積回路は，第１および第２の直流端子と，負荷回路に出力信号を供給する共通端子とを有するハーフブリッジ回路において接続された第１および第２のＭＯＳゲート型パワー半導体デバイスを駆動する回路であり，共通端子を第１のＭＯＳゲート型パワー半導体デバイスと第２のＭＯＳゲート型パワー半導体デバイスの間のノードに設けたシリコン基板上に形成された集積回路である。その集積回路は，外部タイミングコンデンサの電圧からなるロー論理レベル信号に接続された入力制御端子を有するタイマ回路と，タイマ回路に接続され，第１および第２のＭＯＳゲート型パワー半導体デバイスをオンおよびオフに切り換える周波数を制御し，また，入力制御端子に印加される信号に応じて切り換わる出力を供給する第１のラッチ回路と，第１のラッチ回路にそれぞれが接続され，第１のラッチ回路の上記出力の切り換わりに従い，遅延時間間隔の間，上記ラッチ出力信号の伝達を遅延させ，第１および第２のＭＯＳゲート型パワー半導体デバイスの同時導通を防止する，高圧側のデッドタイム遅延回路および低圧側のデッドタイム遅延回路と，高圧側デッドタイム遅延回路および低圧側デッドタイム遅延回路にそれぞれ接続され，入力制御端子に印加された信号に応じて第１および第２のＭＯＳゲート型パワー半導体デバイスをオンおよびオフさせるための高圧側および低圧側出力端子をそれぞれ有する高圧側ドライバ回路および低圧側ドライバ回路と，外部タイミングコンデンサに接続され，外部タイミングコンデンサの電圧がしきい値電圧より低いときに，高圧側および低圧側出力の供給を停止するシャットダウン回路とからなる。シャットダウン回路は，外部タイミングコンデンサの電圧をしきい値電圧と比較するしきい値電圧検出回路を備え，しきい値電圧検出回路は高圧側及び低圧側のデッドタイム遅延回路に出力を供給する第２のラッチ回路に接続されている 。 （ 課題を解決するため」【の手段】【００２５】）イ チップ３０は８ピンＤＩＰまたは表面マウントパッケージ surface mount「（package）の中に収容されてもよく，以下のようなピン出力を有する：ＶＣＣ−直流電源Ｖ ＢＵＳからチップ動作電圧を受けるためのピン。ＣＴ −タイミングコンデンサ１４とタイミング抵抗１６との間のノードに接続された単一入力制御ピン。ピンＣ Ｔでの信号はＨ ＯとＬ Ｏの両出力を制御する。 （ 従来の技術 】」【【００１０】）ウ「ゲート駆動ＩＣは自己発振しているため，ゲート駆動出力Ｌ ＯおよびＨＯ −Ｖ Ｓ のうちの１つは図２に示す短いデッドタイムの期間を除いて常時オンとなる。通常の動作状態では，ＭＯＳＦＥＴ４０あるいはＭＯＳＦＥＴ４２のいずれかがオンとなる。結果として，例えば図３に示すように，単純にタイミングコンデンサ１４により外部にグランドまで分路を形成することによりゲート駆動ＩＣをオフすることは，回路を保護するのには充分でない 。 （ 発明が解決しようとする課題 】」【【００１５】）エ「１４…タイミングコンデンサ 」【符号の説明 】（）オ「抵抗１６およびコンデンサ１４は，次式で定まる発振周波数を制御する：ｆ＝１／（１．４Ｒ １６ Ｃ １４ ）…（１ ） （ 従来の技術 】」【【００１１ 】）カ「この基本回路の欠点は，もし，ランプが壊れるか（その動作寿命が尽きたときのように）もしくは回路から取り外されたとき，回路内の他の構成部品が破滅的に故障するかもしれないことである。それゆえ，ゲート駆動ＩＣ３０の使用者は，故障の状態を検出してＩＣをオフする別個の外部回路要素を設計しなければならない。好ましくは，ゲート駆動ＩＣの両出力は，ターンオフ状態のもとでゲート駆動ＩＣをオフする 。 （ 発明が解決」【しようとする課題 】【００１４ 】）キ「図３は，ランプが取り外されたときに入力制御コンデンサ１４のグランドへの分路を形成するためのトランジスタ６０を含む，図１を改変した回路を示す 。 （ 発明が解決しようとする課題 】」【【００１６】）ク「本発明は，上記課題を解決すべくなされたものであり，その目的とするところは，ランプを駆動する集積回路において，駆動出力の双方が不能になることによりランプが故障したとき，または，ランプが取り外されたときに，駆動回路の構成部品を損失から保護する安定器集積回路を提供することにある。また，ランプ交換時において，ランプのパワースイッチを切り換えなくとも，自動的にランプ駆動回路を再起動する安定器集積回路を提供することを目的とする 。 （ 発明が解決しようとする課題 】」【【００２３】）ケ「以下，添付の図面を用いて本発明に係る安定器集積回路の実施形態を説明する。本発明は，図３に示すような単純な回路を用いて，そのＩＣ内部の回路構成を改変することにより実現できる。 （ 発明の実施の形態】」【【００３０】）コ「図５は，図３の回路に包含されるのに好適な本発明に係るＩＣチップ３０の回路ブロック図である。チップ３０の８本のピンが図５においても同様に用いられる。図５に示される全ての回路ブロックは共通のシリコンチップに典型的に集積化される。 （ 発明の実施の形態 】」【【００３１】）サ「本発明は，これらの機能の全てを，前述の特許において開示されたＩＲ２１５５やＩＲ２１５１のＩＣのようにＩＣ内部で実現しているが，さらに，Ｃ Ｔ ピンを使用した新しいシャットダウン機能も備えている。本発明によれば，以下の２つのさらなる回路ブロックが追加されている。すなわち，（１）Ｃ Ｔ 検出用の第３のコンパレータ１１８および（２）シャットダウンラッチ回路１２４が追加されている。入力ピンＣ Ｔ は，Ｃ Ｔピン電圧が分圧回路１１２により供給される所定のしきい値（ＶＲ３として示される）よりも低くなるときを検出する第３のコンパレータ１１８の負入力に接続される。そのとき，第３のコンパレータ１１８は，その出力をシャットダウンラッチ回路１２４および低圧側のデッドタイム遅延回路１３０に供給する。シャットダウンラッチ回路１２４の出力は，次に，高圧側のデッドタイム遅延回路１２６の入力に供給される。 【発明の実施の形態】」（【００３９】）シ「第３のコンパレータ１１８が状態を変化させるときのしきい値電圧ＶＲ３は，自己発振に対して用いられるしきい値電圧ＶＲ２より低い値に選択される。その動作例を図６に示す 。ここでは ，ＶＲ１およびＶＲ２の値は ，それぞれ２／３Ｖ ＣＣ，１／３Ｖ ＣＣ に選択され，また，ＶＲ３の値は便宜上，最初は１／６Ｖ ＣＣ に選択されている。なお，ＶＲ３＜ＶＲ２＜ＶＲ１の関係を満たすかぎり，他の特別な比率が選択されてもよい 。 （ 発明」【の実施の形態 】【００４０ 】）ス「ＣＴピン電圧がＶＲ３を越えると ，（１）低圧側ゲート駆動出力ＬＯはデッドタイム遅延時間ｔ ｄ 経過後 ，「ハイ」になり，低圧側ＭＯＳＦＥＴ４２をオンし ，（２）バイアス回路１３２は，発振コンパレータ（Ｎコンパレータ）１１４，Ｐコンパレータ１１６および第３のコンパレータ１１８ ，高圧側のデッドタイム遅延回路（ＴＥＡＤＨ回路）１２６および低圧側のデッドタイム遅延回路（ＴＥＡＤＬ回路）１３０に電力を供給するように制御され ，（３）Ｒ Ｔ ピンは発振ラッチ（シャットダウンラッチ回路）１２４により「ハイ」に保持され ，（４）Ｃ Ｔ ピンは抵抗１６を介して充電し続ける 。 （ 発明の実施の形態 】」【【００４３】）セ「通常動作の間，ＣＴピン電圧がＶＲ３を越えた後では，自己発振が生じ ，ハーフブリッジ回路の出力Ｖ Ｓ が台形状の出力で切り換わる 。 （ 発明の」【実施の形態】【００４４】）ソ「さらに，Ｒ Ｔピンが「ハイ」から「ロー」の電位へ切り換わることで，抵抗１６により，２／３Ｖ ＣＣ のしきい値（分圧回路１１２ブロックにより設定される）から１／３Ｖ ＣＣ のしきい値（これもまた分圧回路１１２ブロックにより設定される）までコンデンサ１４の放電が開始される 。」
      
      （　発明の実施の形態 】【【００４７】）タ「もし，通常動作時に，コンデンサ１４の放電を触発する故障が発生すると，ゲートドライバ出力の両方が不能になり，ハーフブリッジの出力は発振を停止する。故障状態が終了すると，Ｒ Ｔ ピンの電圧は自動再起動のために「ハイ」のままに保持される 。 （ 発明の実施の形態 】」【【００４８ 】）チ「もし，ランプの取り外しによる故障状態で，かつ，図３の回路が用いられている場合，Ｃ Ｔピンは放電され，また両ゲートドライバ出力はシャットダウンする。ランプが交換されたときは，図３に示すトランジスタ６０はオフし，コンデンサ１４は再度充電を行う。 （ 発明の実施の形態】」【【００４９】）ツ「本発明のランプを駆動する集積回路によれば，ランプを駆動する駆動回路の駆動出力の双方が不能になりランプが故障したとき，または，ランプが取り外されたときに，駆動回路の構成部品を損失から保護する。また，ランプ交換時において，本集積回路が自動的にランプ駆動回路を再起動するため，ユーザはランプのパワースイッチを切り換える必要がない。 【発」（明の効果 】【００５２】）(2) 本件明細書１においては，上記のとおり，構成要件１−Ｆ，１−Ｈの「外部タイミングコンデンサ」について ，「本発明の一態様において」との留保が付されているものの ，「外部タイミングコンデンサ」の電圧からなるロー論理レベル信号が，第１及び第２のＭＯＳゲート型パワー半導体デバイスをオン及びオフに切り替える周波数を制御する第１のラッチ回路と接続されているタイマ回路に入力されること，並びに，外部タイミングコンデンサの電圧をしきい値電圧と比較し，外部タイミングコンデンサの電圧がしきい値電圧より低いときに，高圧側及び低圧側出力の供給を停止すること（シャットダウン回路）が記載されている（上記ア ）。したがって ，「本発明の一態様」における「外部タイミングコンデンサ」とは，第１及び第２のＭＯＳゲート型パワー半導体デバイスをオン及びオフに切り替える周波数を制御する第１のラッチ回路と接続されているタイマ回路に接続されており，かつ ，「外部タイミングコンデンサ」の電圧が，しきい値電圧より低いとシャットダウン回路が起動されるものである。また，本件明細書１において ，「タイミングコンデンサ」とされているものはコンデンサ１４をおいて他になく（上記ウ，エ ），コンデンサ１４と抵抗１６は，発振周波数を制御するものとされ（上記オ・従来例についての記載であるものの，図１及び図３からすれば，この記載は，本件特許発明１にも当てはまるものである 。 ，タイミングコンデンサ１４とタイミング抵抗）１６との間のノードに接続されたＣ Ｔピンでの信号がＨ ＯとＬ Ｏの両出力を制御するものとされている（上記イ・従来例についての記載であるものの，図１及び図３からすれば，この記載は，本件特許発明１にも当てはまるものである 。 。そして，本件明細書１の実施例においては，起動後，Ｃ Ｔピン電圧）がしきい値電圧ＶＲ３を越えると，自己発振が生じ（上記セ ），Ｃ Ｔ ピン電圧がしきい値電圧ＶＲ１に達すると，しきい値電圧ＶＲ２に達するまで，コンデンサ１４が放電するものとされ（上記シ，ソ ），また，ランプの取り外しによる故障状態で，図３の回路が用いられている場合，Ｃ Ｔピンは放電され，Ｃ Ｔピン電圧が所定のしきい値より低くなったときは，第３のコンパレータ１１８の出力がシャットダウンラッチ回路１２４及び低圧側のデッドタイム遅延回路１３０に供給され，次いで，シャットダウンラッチ回路１２４の出力が高圧側のデッドタイム遅延回路１２６に供給され，その結果，両ゲート出力はシャットダウンし，さらに，故障状態が解消されたとき（ランプが交換されたとき）は，コンデンサ１４が再度充電を行うものとされている（上記サ，チ）。そうすると，本件明細書１に記載された実施例においては，少なくとも構成要件１−Ｆ，１−Ｈにいう「外部タイミングコンデンサ」とは，コンデンサ１４のことであって，抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデンサであり，かつ，その電圧がしきい値電圧より低いとシャットダウン回路を起動するものであることは明らかである。本件明細書１における上記実施例が，上記アの「本発明の一態様」として記載された【課題を解決するための手段】を具体化したものであり，本件明細書１には，上記実施例以外の実施例の記載が全くないことからすれば，本件特許発明１における「外部タイミングコンデンサ」は，抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデンサであり，かつ，その電圧がしきい値電圧より低いとシャットダウン回路を起動するものであると認めるのが相当である。(3) 本件特許発明１の「外部タイミングコンデンサ」についての上記解釈は，本件特許発明１についての次の出願の経過からも裏付けられるところである。すなわち，本件特許発明１については，平成１１年１月７日付けで，進歩性がない旨の拒絶理由通知が出され（甲６ ），これを受けて，原告から本件補正がなされ ，本件意見書が提出されているものであり（甲１０，１１ ），本件意見書には，次の記載がある（甲１１）。ア「請求項１におきましては，引例との差異をより明確にするため，シャットダウン回路が外部タイミングコンデンサの電圧に基いて動作する旨を追加する補正を行いました。 （１頁９行∼１１行）」イ「請求項４（旧請求項５）におきましては，請求項１との対応を正確にするため 外部タイミングコンデンサ』 『上記外部タイミングコンデンサ 』『をに変更しました。 （１頁１６行∼１８行）」ウ「請求項５（旧請求項６）におきましても請求項１と同様の補正を行いました 。 （１頁１９行）」エ「本願発明は，障害が発生し，外部タイミングコンデンサ１４の電圧すなわち外部タイミングコンデンサに接続されるＩＣのピン（Ｃ Ｔピン）の電圧が所定のしきい値レベルより低くなった場合に，スイッチングトランジスタに対するゲート駆動信号を不能にすることによって，スイッチングトランジスタを完全にシャットダウンするものです。これによりスイッチングトランジスタの破壊のようなＩＣに対して非常に有害な状況の発生を確実に防止するという効果を有します。 （１頁２１行∼２６行）」オ「引用文献１の回路は，不足電圧状態の発生時において，ハーフブリッジ接続されたトランジスタ（引用文献中，トランジスタ２０，２１）のスイッチング動作を停止させるようにのみ動作し，Ｃ Ｔピン上での電圧降下に基いては活動化されず，トランジスタのゲート駆動信号をターンオフするというような動作は行ないません。 （４頁２行∼６行）」カ「本引例のシャットダウン回路は，ランプの障害または除去による負荷電流変化に基いてシャットダウンするものでありますが ，本願発明のように ，外部タイミングコンデンサ（Ｃ Ｔピン）の電圧降下を検出し，これに基いてトランジスタのゲート駆動信号をターンオフさせるものではありません。 （４頁１０行∼１４行）」キ「本願発明は，障害が発生し，外部タイミングコンデンサ１４に接続されるＣ Ｔピンの電圧が所定のしきい値レベルより低くなったときに，図６に示すようにスイッチングトランジスタ４０ ，４２に対するゲート信号Ｈ０，Ｌ ０を不能状態（ロー）にすることによって，スイッチングトランジスタ４０，４２の完全なシャットダウンを可能とするものです。このように障害発生を外部タイミングコンデンサ１４の電圧（すなわちＣ Ｔピン）の電圧により検出し，スイッチングトランジスタ４０，４２を完全にシャットダウンするという点はいかなる引例においても開示されておらず，また，示唆もされておりません。 （４頁２２行∼２９行）」ク「以上，説明しましたように，本願発明の特徴である，障害発生時に外部タイミングコンデンサの電圧（すなわちＣ Ｔ ピンの電圧）が所定のしきい値レベルより低くなった場合に，スイッチングトランジスタに対するゲート駆動信号を不能にすることによって，それらのスイッチングトランジスタを完全にシャットダウンするための構成は，上記のいかなる引例においても開示されておらず，また，示唆もされておりません。また，本願発明は，障害発生時にスイッチングトランジスタを完全にシャットダウンすることにより，障害から回路を確実に保護できるという点において引例に対して優れた効果を有しております。 （６頁７行∼１４行）」本件意見書の上記記載は，請求項１及び請求項４の「外部タイミングコンデンサ」が抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデンサであることを当然の前提として（このことは，請求項１における「外部タイミングコンデンサの電圧からなるロー論理レベル信号に接続された入力制御端子を有するタイマ回路と，上記タイマ回路に接続され，上記第１および第２のＭＯＳゲート型パワー半導体デバイスをオンおよびオフに切り換える周波数を制御し，また，上記入力制御端子に印加される上記信号に応じて切り換わる出力を供給する第１のラッチ回路と」との記載，及び，請求項４における 請求項１に記載の集積回路において，「上記タイマ回路は ，上記ＭＯＳゲート型パワー半導体デバイスがオンおよびオフされる周波数を制御するための第２の入力制御端子を有し，上記第１および第２の入力制御端子は上記タイマ回路の発振周波数を設定するための上記外部タイミングコンデンサおよび外部タイミング抵抗に接続されることを特徴とする集積回路。」との記載から明らかである 。 ，同「外部タイミングコンデンサ」がそ）の電圧の低下により，シャットダウン回路を起動させる機能も兼ね備えることを明示したものである。そして，本件特許発明１（請求項５）についても請求項１と同様の補正をしているものと述べている以上，本件特許発明１における「外部タイミングコンデンサ」を請求項１及び請求項４における「外部タイミングコンデンサ」と別異なものと解すべき理由はない。(4) 原告は，本件特許発明１の特許請求の範囲には単に「外部タイミングコンデンサ」と記載されているだけであるから，当該記載から自己発振駆動回路の発振の周波数を定めるコンデンサのみを意味すると限定解釈する理由はないし ，特許請求の範囲に記載の発明は実施例に限定されるわけではないから ，実施例の記載を根拠に限定解釈することは許されない，と主張する。しかし ，本件明細書１には，上記のような発明の開示しかなく，それ以外の発明の開示がないこと，及び，本件意見書の上記記載に照らせば，本件特許発明１の「外部タイミングコンデンサ」を，抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデンサであり，かつ，その電圧がしきい値電圧より低いとシャットダウン回路を起動するものであると解すべきであり，原告の上記主張は採用し得ない。(5) 本件ランプ安定回路１においては，コンデンサＣ２が抵抗Ｒ２との組み合わせにより発振周波数を定めており，コンデンサＣ１１は，その電圧がしきい値電圧より低いとシャットダウン回路を起動させるものであるとしても，発振周波数を定めているものではない。そうすると，本件ランプ安定回路１のコンデンサＣ１１は，構成要件１−Ｆ，１−Ｈにいう「外部タイミングコンデンサ」には当たらず，本件ランプ安定回路１は，構成要件１−Ｆ，１−Ｈを充足しないから，本件ランプ安定回路１は，本件特許発明１の技術的範囲に属しないものと認められる。２争点２（本件ランプ安定回路１は，本件特許発明１と均等か 。）について上記１(1)ないし(4)によれば，本件特許発明１は，ランプが取り外されたときに，高圧側及び低圧側のＭＯＳゲート型パワー半導体デバイスのゲート駆動ＩＣの両出力をターンオフ状態にすることにより，駆動回路の構成部品を損失（故障）から保護することを目的としたものであり（上記１(1)カ，ク ），そのために，外部タイミングコンデンサに接続されたＣ Ｔピンを使用した新しいシャットダウン機能を備えたものである（上記１(1)サ，構成要件１−Ｆ ）。すなわち，第３のコンパレータにより，外部タイミングコンデンサに接続されたＣ Ｔピン電圧が自己発振に対して用いられるしきい値電圧ＶＲ１及びＶＲ２のいずれよりも低い値として選択されたしきい値電圧ＶＲ３よりも低くなったことを検出したときは，第３のコンパレータがその出力をシャットダウンラッチ回路及び低圧側のデッドタイム遅延回路に供給し，シャットダウンラッチ回路の出力が高圧側のデッドタイム遅延回路に供給され，両ゲートドライバ出力がシャットダウンする（上記１(1)サ，シ，タ，チ）。そして，このようなＣ Ｔ ピン電圧の降下に基づいて高圧側及び低圧側のＭＯＳゲート型パワー半導体デバイス（スイッチングトランジスタ）に対するゲート駆動信号をターンオフさせること（それにより，高圧側及び低圧側のＭＯＳゲート型パワー半導体デバイスを完全にシャットダウンすること）が，本件特許発明１の特徴であることは，拒絶理由通知（甲６）に対する本件意見書（甲１１）において，他ならぬ原告自身によって，再三にわたり述べられているところである（上記１(3)エないしク ）。また，原告は，外部タイミングコンデンサの電圧とＣＴピンの電圧とを同じ値を示すものとした上で（上記１(3)エ ，カないしク ），拒絶理由通知に示された引例との差異をより明確にするため，シャットダウン回路が外部タイミングコンデンサの電圧に基づいて動作する旨を追加する本件補正を行って（上記１(3)ア，ウ ），特許査定を受けたものである。以上によれば，本件特許発明１は，外部タイミングコンデンサの電圧，すなわち外部タイミングコンデンサに接続されるＣ Ｔピンの電圧が所定のしきい値電圧より低くなったときに，高圧側及び低圧側のＭＯＳゲート型パワー半導体デバイスに対するゲート駆動信号をターンオフすること（それにより，高圧側及び低圧側のＭＯＳゲート型パワー半導体デバイスを完全にシャットダウンすること）をその発明の本質的特徴とするものであることが認められる。したがって，本件ランプ安定回路１においては，外部タイミングコンデンサが接続されたＣ Ｔ ピンとは異なるピン（ＳＤピン）によって，外部タイミングコンデンサＣ２とは別のコンデンサＣ１１にシャットダウン回路が接続されているのに対し，本件特許発明１においては，シャットダウン回路がＣ Ｔピンによって外部タイミングコンデンサに接続されているという差異は，本件ランプ安定回路１と本件特許発明１との本質的な差異である。よって，本件ランプ安定回路１の構成は，本件特許発明１と均等なものであると解することはできない。３争点５（本件ランプ安定回路２は，本件特許発明２と均等か 。）について(1) 本件明細書２には，以下の記載がある（甲４）。ア「請求項６に記載の電力回路において，前記第１抵抗は約１オームの抵抗値を有し，前記第２抵抗は約２オームの抵抗値を有することを特徴とする電力回路 。 （ 請求項８ 】」【）イ「分路抵抗（shunt resistor）Ｒ Ｓを，−Ｈｖノードと高電圧ゲート・ドライバ回路のＶＳＳ端子との間に含めてもよい。 【関連技術 】 ０００９ 】」（【）ウ 電力回路には ，「また ，低位側電圧源とダイオードとの間で直列結合され ，ダイオードを通じてキャパシタに流れ込む漂遊インダクタンスによる誘導電流の成分を減少させる第１電流制限要素と，低位電力端子と低位側電圧源との間で直列結合され，ダイオードを通じてキャパシタに流れ込む漂遊インダクタンスによる誘導電流の成分を減少させることが可能な第２電流制限要素とが含まれる 。 （ 本発明の概要】」【【００２２ 】）エ「図２に，電流制限要素（望ましくは抵抗）ＲｂｓおよびＲｅ２が含められていることを除き，図１のハーフ・ブリッジ回路と実質的にほぼ同一のハーフ・ブリッジ電力変換回路１０を示す 。 （ 発明の実施の形態 】」【【００２５】）オ「具体的には，第１電流制限要素Ｒｂｓは，Ｄｂｓに直列接続する形で含められ，Ｖｌｓにより誘導される電流の流れを制限する。Ｒｂｓは，Ｒｂｓ・Ｃｂｓ＞＞ｔ１となるように選ぶことが望ましい。ここで，ｔ１は，電流がＤ２内でｄｉ／ｄｔの割合でランプ状に増大する期間である。しかしながら，Ｒｂｓは，通常動作の際のＣｂｓの充電要件により決定される上限を有することに注意されたい 。（International Rectifier Corporation から入手可能な）ＩＲＰＴ２０５６Ｃ高電圧ゲート・ドライバ回路を使用したアプリケーションにおいては，約１オームの抵抗値を有するＲｂｓがうまく動作した。 （ 発明の実施の形態 】」【【００２６】）カ「第２電流制限要素Ｒｅ２は，サブストレイト・ダイオードＤｓｕｂと直列の形で含められることが望ましい。Ｒｅ２は，図に示すように，−Ｈｖと高電圧ドライバ回路のＶｓｏ端子との間に位置づけることが望ましい。しかしながら，Ｒｅ２には他にも適切な位置があり，それは，例えば高電圧ドライバ回路のＶｂ端子と，ＤｂｓとＣｂｓとの接合点との間である。」
      
      （　発明の実施の形態 】【【００２７】）キ「Ｒｅ２は，Ｒｅ２・Ｃｂｓ＞＞ｔ１となるように選ぶことが望ましい。ここで，ｔ１は，電流がＤ２内でｄｉ／ｄｔの割合でランプ状に増大する期間である。しかしながら，Ｒｅ２は，通常動作の際のＱ２のゲート駆動タイミング要件により決定される上限を有することに注意されたい。ＩＲＰＴ２０５６Ｃ高電圧ゲート・ドライバ回路を使用したアプリケーションにおいては，約２オームの抵抗値を有するＲｅ２がうまく動作した。 【発」（明の実施の形態】【００２８】）ク「本発明の望ましい実施形態における電流制限要素を採用した電力変換回路は，下層電流Ｉｓｕｂを制限することにより，漂遊インダクタンスの両端に生ずる電圧スパイクに対する耐性（immunity）を向上させる点で有利である。同様に，本発明に基づく電力変換回路はｄｉ／ｄｔの割合に対する高い耐性を有し，これにより大きいＩＧＢＴを使用して高い電力定格を得ることができる。加えて，本発明はブートストラップ電源Ｖｃｃを高位側ドライバと組み合わせて使用することを可能にし，低コストおよび回路サイズ縮小をもたらす 。 （ 発明の実施の形態】」【【００３０ 】）(2) 上記(1)の記載によれば ，本件明細書２においては，構成要件２−Ｊの「第２電流制限要素」について，低位電力端子と低位側電圧源との間で直列結合されるという配置と，ダイオードを通じてキャパシタに流れ込む漂遊インダクタンスによる誘導電流の成分を減少させることが可能であるという機能とを持つものであることが開示されているにとどまり（上記(1)ウ ），それ以上に詳細な説明はなされていない。なお，上記(1)カのとおり，本件明細書２の記載上は，Ｒｅ２が第２電流制限要素とされており，上記(1)エ，キのようにそれを前提としたと思われる記載も認められるものの（上記(1)エの「電流制限要素（望ましくは抵抗）ＲｂｓおよびＲｅ２」は，第２電流制限要素が第２抵抗である旨の構成要件３−Ｋ，４−Ｍを意識した記載であり，上記(1)キの第１文及び第２文は，第２電流制限要素たる第２抵抗の抵抗値とキャパシタンスとの積が漂遊インダクタンスによる誘導電流の持続時間よりも十分に大きい旨の構成要件３−Ｏ，４−Ｑを意識した記載であり，上記(1)キの第４文は，第２電流制限要素たる第２抵抗が約２オームの抵抗値を有する旨の請求項８（上記(1)ア）を意識した記載であると解される 。 ，上）記(1)カに記載されたＲｅ２の配置は，構成要件２−Ｊ記載の第２電流制限要素の配置と明らかに異なるものであり，むしろ構成要件４−Ｌ記載の第３電流制限要素に相当するものであると認められる。したがって，上記(1)カ及びキの記載は第２電流制限要素について説明したものと解することはできない。(3) 本件明細書２は ，「第２電流制限要素」に関し，上記のとおり，矛盾した記載を包含するものであるものの，仮に，第２電流制限要素に関する一部の記載（上記( 1)カ，キ）を構成要件４−Ｌの「第３電流制限要素」に関する記載であり ，「第２電流制限要素」とあるのは「第３電流制限要素」の誤記であると善解して本件明細書２を理解すれば，構成要件２−Ｊの「第２電流制限要素」は ，「前記低位電力端子と前記低位側電圧源との間で直列結合され」るという配置と ，「前記ダイオードを通じて前記キャパシタに流れ込む前記漂遊インダクタンスによる前記誘導電流の成分を減少させることが可能」であるという機能とによって規定されているものであって，図２における抵抗Ｒｓがこれに該当するものである。そして，この場合でも，本件ランプ安定回路２の低位電力端子−Ｈｖと低位側ＭＯＳトランジスタとの間にあるシャント抵抗Ｒ３が，構成要件２−Ｊで規定されている「第２電流制限要素」の配置とは，その配置を異にするものであることは明らかである。さらに，それにもかかわらず，両者が均等であるというためには，まず，本件ランプ安定回路２の抵抗Ｒ３がダイオードを通じてキャパシタに流れ込む漂遊インダクタンスによる誘導電流の成分を減少させることが可能であるという機能を奏するかどうかを慎重に検討することが必要であるというべきである。この点について，被告は，高位側ＭＯＳトランジスタＱ１がオフになる瞬間については，回生電流が低位側ダイオードを通して流れ続けようとするため，本件ランプ安定回路２の抵抗Ｒ３は，漂遊インダクタンスと同様に，低位側ダイオードからの電流を妨げ，その結果，Ｖｓがより一層低下することになり，ブートストラップ・コンデンサの過剰充電を助長するものであるから，むしろ「第２電流制限要素」とは逆の働きをしている旨主張し，これに沿う証拠として乙１９号証を提出している。そして，乙１９号証は，本件特許発明２の「第２電流制限要素」と本件ランプ安定回路２の抵抗Ｒ３とのこのような働きの差異は，構成要件２−Ｊの「第２電流制限要素」の配置ではハーフブリッジ回路の主電流（回生電流も含む 。）が流れないのに対し，本件ランプ安定回路２の抵抗Ｒ３にはハーフブリッジ回路の主電流（回生電流も含む 。）が流れることによるとし，本件ランプ安定回路２での実測によっても，Ｒ３が構成要件２−Ｊの「第２電流制限要素」の逆の働きをしていることが確認できたというものである。しかるに，原告は，本件ランプ安定回路２の抵抗Ｒ３が抵抗であることを指摘するにとどまり，抵抗Ｒ３がダイオードを通じてキャパシタに流れ込む漂遊インダクタンスによる誘導電流の成分を減少させることが可能であるという機能を奏する旨を何ら立証していない。そうすると，本件特許発明２の構成要件２−Ｊの「前記低位電力端子と前記低位側電圧源との間で直列結合され」た「第２電流制限要素」を，本件ランプ安定回路２の低位電力端子−Ｈｖと低位側ＭＯＳトランジスタとの間にあるシャント抵抗Ｒ３という構成と置き換えても，本件特許発明２の目的を達することができ，同一の作用効果を奏するものであることは，未だ立証されていないというほかない。よって，本件ランプ安定回路２の構成は，その余の点について判断するまでもなく，本件特許発明２と均等なものであると解することはできない。４争点６（本件ランプ安定回路２は，本件特許発明３と均等か 。）について本件特許発明３の構成要件３−Ｊは，本件特許発明２の構成要件２−Ｊと同一であるから，上記３と同一の理由により，本件ランプ安定回路２の構成は，本件特許発明３と均等なものであると解することはできない。５争点８（本件ランプ安定回路２は，本件特許発明４と均等か 。）について本件特許発明４の構成要件４−Ｋは，本件特許発明２の構成要件２−Ｊと同一であるから，上記３と同一の理由により，本件ランプ安定回路２の構成は，本件特許発明４と均等なものであると解することはできない。６結論よって，原告の本訴請求は，その余の点について判断するまでもなく，いずれも理由がないから，主文のとおり判決する。
    </事実及び理由>
    <裁判官>
    </裁判官>
  </判決文>
</precedent>
