<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1616594292">
  <File Type="PA-TCL" Name="DualEncoder.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="DualEncoder_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="DualEncoder_reports.tcl"/>
  <File Type="RDS-RDS" Name="DualEncoder.vds"/>
  <File Type="RDS-UTIL" Name="DualEncoder_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="DualEncoder_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="DualEncoder.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="DualEncoder_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="DualEncoder_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../../hdl/Counter_rtl.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="common_lib_new"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../../../OneDrive - FH JOANNEUM/FH/02_Master/1. Semester/01_DCD/01_HDS/ip_repo/common_lib/hdl/D_FlipFlop_rtl.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="common_lib"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../../../OneDrive - FH JOANNEUM/FH/02_Master/1. Semester/01_DCD/01_HDS/ip_repo/common_lib/hdl/EdgeDetection_rtl.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="common_lib"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../hdl/Encoding_rtl.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="common_lib_new"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../hdl/debouncer_edgedetection_struct.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="common_lib_new"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../hdl/encoder_struct.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="common_lib_new"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../hdl/dualencoder_struct.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="common_lib_new"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="DualEncoder"/>
      <Option Name="TopLib" Val="common_lib_new"/>
      <Option Name="TopArchitecture" Val="struct"/>
      <Option Name="TopRTLFile" Val="$PPRDIR/../../hdl/dualencoder_struct.vhd"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/constraints.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/constraints.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
