<html>
<head>
<META http-equiv="Content-Type" content="text/html">
<style type="text/css">
		h1, h2, h3, h4, h5, h6 { 
			font-family : sans-serif;
			color : white;
			background-color : #21489e;
			padding: 0.3em;
		}
		body { 
			font-family : verdana;
		}
		td, th {  
			padding: 0.5em;
			text-align : center;
			width : 18%;	
		}
		th { 
			background-color : #A6CAF0;
		
		}
		th.column1, td.column1 { 
			text-align: left;
			width : auto; 
		}
		table { 
			width : 100%; 
		}
		.front_matter, .front_matter_column1, .front_matter_column2, .front_matter_column3 {
			padding-top : 0.1em;
			padding-bottom : 0.1em;
			border : 0px solid black;
			width : auto;
			vertical-align: top
		}
		.front_matter_column1 {
			text-align : right;
		}
		.total_column1, .total_column {
			font-weight : bold;	
		}
		.total_column1 {
			text-align : right;
		}
		.front_matter_column2 {
			text-align : center;
		}
		.front_matter_column3 {
			text-align : left;
		}
		.warning, .error { 
			color : red;
			font-weight : bold;
		}	
		tr.onmouseout_odd { 
			background-color : #EEEEE0 
		}
		tr.onmouseout_even { 
			background-color : #F3F3E3   
		}
		tr.onmouseover_odd, tr.onmouseover_even { 
			background-color : lightYellow 
		} 
		a:link, a:visited, .q a:link,.q a:active,.q {
			color: #21489e; 
		}
		a:link.callback, a:visited.callback { 
			color: #008000 
		}
		a:link.customize, a:visited.customize {
			color: #C0C0C0;
			position: absolute; 
			right: 10px;
		}	
		p.contents_level1 {
			font-weight : bold;
			font-size : 110%;
			margin : 0.5em;
		}
		p.contents_level2 {
			position : relative;
			left : 20px;
			margin : 0.5em;
		}
	</style><script type="text/javascript">
		function coordToMils(coord) {
			var number = coord / 10000;
			
			if (number != number.toFixed(3))
				number = number.toFixed(3);
			
			return number + 'mil'
		}

		function coordToMM(coord) {
			var number = 0.0254 * coord / 10000;
			
			if (number != number.toFixed(4))
				number = number.toFixed(4);
			
			return number + 'mm'
		}
	
		function convertCoord(coordNode, units) {
			for (var i = 0; i < coordNode.childNodes.length; i++) {
				coordNode.removeChild(coordNode.childNodes[i]);		
			}

			var coord = coordNode.getAttribute('value');
			if (coord != null) {
				if (units == 'mm') {	
					textNode = document.createTextNode(coordToMM(coord));
					coordNode.appendChild(textNode);
				} else if (units == 'mil') {
					textNode = document.createTextNode(coordToMils(coord));		
					coordNode.appendChild(textNode);	
				}
			}
		}
	
		function convertUnits(unitNode, units) {
			for (var i = 0; i < unitNode.childNodes.length; i++) {
				unitNode.removeChild(unitNode.childNodes[i]);		
			}
		
			textNode = document.createTextNode(units); 
			unitNode.appendChild(textNode);
		}
	
		function changeUnits(radio_input, units) {
			if (radio_input.checked) {
			
				var elements = document.getElementsByName('coordinate');
				if (elements) {
					for (var i = 0; i < elements.length; i++) {
						convertCoord(elements[i], units);
					}
				}
	
				var elements = document.getElementsByName('units');
				if (elements) {
					for (var i = 0; i < elements.length; i++) {
						convertUnits(elements[i], units);
					}
				}
			}
		}	
	</script><title>Message List</title>
</head>
<body onload=""><img ALT="Altium" src="
			file://C:\Users\Public\Documents\Altium\AD14\Templates\AD-rgb_logo_223x64.gif
		"><a href="dxpprocess://Client:SetupPreferences?Server=PCB|PageName=Reports" class="customize"><acronym title="dxpprocess://Client:SetupPreferences?Server=PCB|PageName=Reports">customize</acronym></a><h1>Message List</h1>
<table class="front_matter">
<tr class="front_matter">
<td class="front_matter_column1">Date</td>
<td class="front_matter_column2">:</td>
<td class="front_matter_column3">12/05/2014</td>
</tr>
<tr class="front_matter">
<td class="front_matter_column1">Time</td>
<td class="front_matter_column2">:</td>
<td class="front_matter_column3">09:57:45 p.m.</td>
</tr>
<tr class="front_matter">
<td class="front_matter_column1">Elapsed Time</td>
<td class="front_matter_column2">:</td>
<td class="front_matter_column3">00:00:00</td>
</tr>
</table>
<hr><a name="IDAOAUUB"><table>
<tr>
<th class="column1">Class</th>
<th class="column2">Document</th>
<th class="column3">Source</th>
<th class="column4">Message</th>
<th class="column5">Time</th>
<th class="column6">Date</th>
<th class="column7">No.</th>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">[Info]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;"></acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">Synthesizing FPGA_PDUA.PrjFpg</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">09:57:14 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">1</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">[Start Output]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;"></acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">Output Generator</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">Start Output Generation At 09:57:14 p.m. On 12/05/2014</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">09:57:14 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">2</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">[Generated File]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;"></acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">Output Generator</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">TOP_PDUA.VHD</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">09:57:14 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">3</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">[Finished Output]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;"></acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">Output Generator</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">Finished Output Generation At 09:57:14 p.m. On 12/05/2014</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">09:57:14 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">4</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|LineStart=82|LineEnd=82|ColumnStart=30|ColumnEnd=34|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|LineStart=82|LineEnd=82|ColumnStart=30|ColumnEnd=34|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|LineStart=82|LineEnd=82|ColumnStart=30|ColumnEnd=34|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|LineStart=82|LineEnd=82|ColumnStart=30|ColumnEnd=34|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">banco.vhdl</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|LineStart=82|LineEnd=82|ColumnStart=30|ColumnEnd=34|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|LineStart=82|LineEnd=82|ColumnStart=30|ColumnEnd=34|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">Compiler</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|LineStart=82|LineEnd=82|ColumnStart=30|ColumnEnd=34|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|LineStart=82|LineEnd=82|ColumnStart=30|ColumnEnd=34|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">cte1 should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|LineStart=82|LineEnd=82|ColumnStart=30|ColumnEnd=34|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|LineStart=82|LineEnd=82|ColumnStart=30|ColumnEnd=34|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">09:57:16 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|LineStart=82|LineEnd=82|ColumnStart=30|ColumnEnd=34|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|LineStart=82|LineEnd=82|ColumnStart=30|ColumnEnd=34|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|LineStart=82|LineEnd=82|ColumnStart=30|ColumnEnd=34|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|LineStart=82|LineEnd=82|ColumnStart=30|ColumnEnd=34|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">5</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=41|LineEnd=41|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=41|LineEnd=41|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=41|LineEnd=41|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=41|LineEnd=41|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">RAM.vhdl</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=41|LineEnd=41|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=41|LineEnd=41|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">Compiler</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=41|LineEnd=41|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=41|LineEnd=41|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=41|LineEnd=41|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=41|LineEnd=41|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">09:57:16 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=41|LineEnd=41|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=41|LineEnd=41|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=41|LineEnd=41|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=41|LineEnd=41|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">6</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=42|LineEnd=42|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=42|LineEnd=42|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=42|LineEnd=42|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=42|LineEnd=42|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">RAM.vhdl</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=42|LineEnd=42|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=42|LineEnd=42|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">Compiler</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=42|LineEnd=42|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=42|LineEnd=42|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=42|LineEnd=42|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=42|LineEnd=42|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">09:57:16 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=42|LineEnd=42|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=42|LineEnd=42|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=42|LineEnd=42|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=42|LineEnd=42|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">7</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=43|LineEnd=43|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=43|LineEnd=43|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=43|LineEnd=43|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=43|LineEnd=43|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">RAM.vhdl</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=43|LineEnd=43|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=43|LineEnd=43|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">Compiler</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=43|LineEnd=43|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=43|LineEnd=43|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=43|LineEnd=43|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=43|LineEnd=43|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">09:57:16 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=43|LineEnd=43|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=43|LineEnd=43|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=43|LineEnd=43|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=43|LineEnd=43|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">8</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=44|LineEnd=44|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=44|LineEnd=44|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=44|LineEnd=44|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=44|LineEnd=44|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">RAM.vhdl</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=44|LineEnd=44|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=44|LineEnd=44|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">Compiler</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=44|LineEnd=44|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=44|LineEnd=44|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=44|LineEnd=44|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=44|LineEnd=44|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">09:57:16 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=44|LineEnd=44|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=44|LineEnd=44|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=44|LineEnd=44|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=44|LineEnd=44|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">9</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=45|LineEnd=45|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=45|LineEnd=45|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=45|LineEnd=45|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=45|LineEnd=45|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">RAM.vhdl</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=45|LineEnd=45|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=45|LineEnd=45|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">Compiler</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=45|LineEnd=45|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=45|LineEnd=45|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=45|LineEnd=45|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=45|LineEnd=45|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">09:57:16 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=45|LineEnd=45|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=45|LineEnd=45|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=45|LineEnd=45|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=45|LineEnd=45|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">10</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=46|LineEnd=46|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=46|LineEnd=46|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=46|LineEnd=46|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=46|LineEnd=46|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">RAM.vhdl</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=46|LineEnd=46|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=46|LineEnd=46|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">Compiler</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=46|LineEnd=46|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=46|LineEnd=46|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=46|LineEnd=46|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=46|LineEnd=46|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">09:57:16 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=46|LineEnd=46|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=46|LineEnd=46|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=46|LineEnd=46|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=46|LineEnd=46|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">11</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=47|LineEnd=47|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=47|LineEnd=47|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=47|LineEnd=47|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=47|LineEnd=47|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">RAM.vhdl</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=47|LineEnd=47|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=47|LineEnd=47|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">Compiler</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=47|LineEnd=47|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=47|LineEnd=47|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=47|LineEnd=47|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=47|LineEnd=47|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">09:57:16 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=47|LineEnd=47|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=47|LineEnd=47|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=47|LineEnd=47|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=47|LineEnd=47|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">12</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=48|LineEnd=48|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=48|LineEnd=48|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=48|LineEnd=48|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=48|LineEnd=48|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">RAM.vhdl</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=48|LineEnd=48|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=48|LineEnd=48|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">Compiler</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=48|LineEnd=48|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=48|LineEnd=48|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=48|LineEnd=48|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=48|LineEnd=48|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">09:57:16 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=48|LineEnd=48|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=48|LineEnd=48|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=48|LineEnd=48|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg" class="callback"><acronym title="dxpprocess://EditVHDL:CrossProbe?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|LineStart=48|LineEnd=48|ColumnStart=36|ColumnEnd=39|CrossProbeSch=True|ProjectPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\FPGA_PDUA.PrjFpg">13</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">[Info]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">FPGA_PDUA.PrjFpg</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">Compiler</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">Compile successful, no errors found.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">09:57:16 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">14</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U2.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=28|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U2.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=28|CrossProbeSch=True">[Notice]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U2.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=28|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U2.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=28|CrossProbeSch=True">Configurable_U2.VHD(29)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U2.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=28|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U2.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=28|CrossProbeSch=True">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U2.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=28|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U2.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=28|CrossProbeSch=True">others clause is never selected</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U2.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=28|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U2.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=28|CrossProbeSch=True">09:57:17 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U2.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=28|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U2.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=28|CrossProbeSch=True">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U2.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=28|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U2.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=28|CrossProbeSch=True">15</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=278|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=278|CrossProbeSch=True">[Notice]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=278|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=278|CrossProbeSch=True">Configurable_U5.VHD(279)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=278|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=278|CrossProbeSch=True">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=278|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=278|CrossProbeSch=True">others clause is never selected</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=278|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=278|CrossProbeSch=True">09:57:17 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=278|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=278|CrossProbeSch=True">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=278|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=278|CrossProbeSch=True">16</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=298|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=298|CrossProbeSch=True">[Notice]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=298|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=298|CrossProbeSch=True">Configurable_U5.VHD(299)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=298|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=298|CrossProbeSch=True">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=298|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=298|CrossProbeSch=True">others clause is never selected</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=298|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=298|CrossProbeSch=True">09:57:17 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=298|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=298|CrossProbeSch=True">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=298|CrossProbeSch=True" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\Configurable_U5.VHD|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=298|CrossProbeSch=True">17</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ALU_BIT.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=57|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ALU_BIT.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=57|CrossProbeSch=False">[Notice]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ALU_BIT.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=57|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ALU_BIT.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=57|CrossProbeSch=False">ALU_BIT.vhdl(58)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ALU_BIT.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=57|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ALU_BIT.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=57|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ALU_BIT.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=57|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ALU_BIT.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=57|CrossProbeSch=False">others clause is never selected</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ALU_BIT.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=57|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ALU_BIT.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=57|CrossProbeSch=False">09:57:17 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ALU_BIT.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=57|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ALU_BIT.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=57|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ALU_BIT.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=57|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ALU_BIT.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=57|CrossProbeSch=False">18</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=81|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=81|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=81|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=81|CrossProbeSch=False">banco.vhdl(82)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=81|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=81|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=81|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=81|CrossProbeSch=False">cte1 should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=81|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=81|CrossProbeSch=False">09:57:17 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=81|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=81|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=81|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=81|CrossProbeSch=False">19</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=84|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=84|CrossProbeSch=False">[Notice]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=84|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=84|CrossProbeSch=False">banco.vhdl(85)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=84|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=84|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=84|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=84|CrossProbeSch=False">others clause is never selected</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=84|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=84|CrossProbeSch=False">09:57:17 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=84|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=84|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=84|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\banco.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=84|CrossProbeSch=False">20</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ROM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=70|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ROM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=70|CrossProbeSch=False">[Notice]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ROM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=70|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ROM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=70|CrossProbeSch=False">ROM.vhdl(71)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ROM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=70|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ROM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=70|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ROM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=70|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ROM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=70|CrossProbeSch=False">others clause is never selected</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ROM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=70|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ROM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=70|CrossProbeSch=False">09:57:17 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ROM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=70|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ROM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=70|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ROM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=70|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\ROM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=70|CrossProbeSch=False">21</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=40|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=40|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=40|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=40|CrossProbeSch=False">RAM.vhdl(41)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=40|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=40|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=40|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=40|CrossProbeSch=False">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=40|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=40|CrossProbeSch=False">09:57:17 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=40|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=40|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=40|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=40|CrossProbeSch=False">22</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=41|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=41|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=41|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=41|CrossProbeSch=False">RAM.vhdl(42)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=41|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=41|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=41|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=41|CrossProbeSch=False">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=41|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=41|CrossProbeSch=False">09:57:18 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=41|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=41|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=41|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=41|CrossProbeSch=False">23</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=42|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=42|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=42|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=42|CrossProbeSch=False">RAM.vhdl(43)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=42|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=42|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=42|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=42|CrossProbeSch=False">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=42|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=42|CrossProbeSch=False">09:57:18 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=42|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=42|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=42|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=42|CrossProbeSch=False">24</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=43|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=43|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=43|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=43|CrossProbeSch=False">RAM.vhdl(44)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=43|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=43|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=43|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=43|CrossProbeSch=False">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=43|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=43|CrossProbeSch=False">09:57:18 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=43|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=43|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=43|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=43|CrossProbeSch=False">25</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=44|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=44|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=44|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=44|CrossProbeSch=False">RAM.vhdl(45)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=44|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=44|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=44|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=44|CrossProbeSch=False">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=44|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=44|CrossProbeSch=False">09:57:18 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=44|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=44|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=44|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=44|CrossProbeSch=False">26</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=45|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=45|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=45|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=45|CrossProbeSch=False">RAM.vhdl(46)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=45|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=45|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=45|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=45|CrossProbeSch=False">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=45|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=45|CrossProbeSch=False">09:57:18 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=45|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=45|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=45|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=45|CrossProbeSch=False">27</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">RAM.vhdl(47)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">09:57:18 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">28</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=47|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=47|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=47|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=47|CrossProbeSch=False">RAM.vhdl(48)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=47|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=47|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=47|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=47|CrossProbeSch=False">mem should be on the sensitivity list of the process</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=47|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=47|CrossProbeSch=False">09:57:18 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=47|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=47|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=47|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=47|CrossProbeSch=False">29</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=49|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=49|CrossProbeSch=False">[Notice]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=49|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=49|CrossProbeSch=False">RAM.vhdl(50)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=49|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=49|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=49|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=49|CrossProbeSch=False">others clause is never selected</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=49|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=49|CrossProbeSch=False">09:57:18 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=49|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=49|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=49|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=49|CrossProbeSch=False">30</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=61|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=61|CrossProbeSch=False">[Notice]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=61|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=61|CrossProbeSch=False">RAM.vhdl(62)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=61|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=61|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=61|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=61|CrossProbeSch=False">others clause is never selected</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=61|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=61|CrossProbeSch=False">09:57:18 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=61|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=61|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=61|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=61|CrossProbeSch=False">31</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=32|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=32|CrossProbeSch=False">[Error]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=32|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=32|CrossProbeSch=False">RAM.vhdl(33)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=32|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=32|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=32|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=32|CrossProbeSch=False">BLOCK RAM inferencing failed, input is not synchronous.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=32|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=32|CrossProbeSch=False">09:57:18 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=32|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=32|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=32|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=32|CrossProbeSch=False">32</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">RAM.vhdl(66)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Found latch for signal i46.  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">09:57:18 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">33</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">RAM.vhdl(66)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Found latch for signal DATA_OUT[7].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">09:57:19 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">34</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">RAM.vhdl(66)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Found latch for signal DATA_OUT[6].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">09:57:19 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">35</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">RAM.vhdl(66)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Found latch for signal DATA_OUT[5].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">09:57:19 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">36</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">RAM.vhdl(66)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Found latch for signal DATA_OUT[4].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">09:57:19 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">37</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">RAM.vhdl(66)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Found latch for signal DATA_OUT[3].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">09:57:19 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">38</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">RAM.vhdl(66)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Found latch for signal DATA_OUT[2].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">09:57:19 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">39</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">RAM.vhdl(66)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Found latch for signal DATA_OUT[1].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">09:57:19 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">40</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">RAM.vhdl(66)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">Found latch for signal DATA_OUT[0].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">09:57:19 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=65|CrossProbeSch=False">41</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">MDR.vhdl(47)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Found latch for signal i46.  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">09:57:20 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">42</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">MDR.vhdl(47)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Found latch for signal DATA_EX_out[7].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">09:57:20 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">43</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">MDR.vhdl(47)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Found latch for signal DATA_EX_out[6].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">09:57:20 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">44</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">MDR.vhdl(47)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Found latch for signal DATA_EX_out[5].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">09:57:20 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">45</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">MDR.vhdl(47)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Found latch for signal DATA_EX_out[4].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">09:57:20 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">46</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">MDR.vhdl(47)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Found latch for signal DATA_EX_out[3].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">09:57:20 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">47</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">MDR.vhdl(47)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Found latch for signal DATA_EX_out[2].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">09:57:21 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">48</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">MDR.vhdl(47)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Found latch for signal DATA_EX_out[1].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">09:57:21 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">49</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">[Warning]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">MDR.vhdl(47)</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Altium Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">Found latch for signal DATA_EX_out[0].  Use of latches may lead to unexpected circuit behavior.  Check for an if or case statement which is not completely specified.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">09:57:21 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\MDR.vhdl|EditorKind=VHDL|Kind=Position|DoCommand=EditVHDL:CrossProbeNotify|LineNumber=46|CrossProbeSch=False">50</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;EditorKind=Report|FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\FPGA_PDUA.synthlog|DoCommand=EditVHDL:CrossProbeNotify|Kind=Position|LineNumber=-1|CrossProbeSch=True|Column=1" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;EditorKind=Report|FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\FPGA_PDUA.synthlog|DoCommand=EditVHDL:CrossProbeNotify|Kind=Position|LineNumber=-1|CrossProbeSch=True|Column=1">[Generated File]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;EditorKind=Report|FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\FPGA_PDUA.synthlog|DoCommand=EditVHDL:CrossProbeNotify|Kind=Position|LineNumber=-1|CrossProbeSch=True|Column=1" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;EditorKind=Report|FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\FPGA_PDUA.synthlog|DoCommand=EditVHDL:CrossProbeNotify|Kind=Position|LineNumber=-1|CrossProbeSch=True|Column=1">FPGA_PDUA.synthlog</acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;EditorKind=Report|FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\FPGA_PDUA.synthlog|DoCommand=EditVHDL:CrossProbeNotify|Kind=Position|LineNumber=-1|CrossProbeSch=True|Column=1" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;EditorKind=Report|FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\FPGA_PDUA.synthlog|DoCommand=EditVHDL:CrossProbeNotify|Kind=Position|LineNumber=-1|CrossProbeSch=True|Column=1">Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;EditorKind=Report|FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\FPGA_PDUA.synthlog|DoCommand=EditVHDL:CrossProbeNotify|Kind=Position|LineNumber=-1|CrossProbeSch=True|Column=1" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;EditorKind=Report|FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\FPGA_PDUA.synthlog|DoCommand=EditVHDL:CrossProbeNotify|Kind=Position|LineNumber=-1|CrossProbeSch=True|Column=1">FPGA_PDUA.synthlog</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;EditorKind=Report|FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\FPGA_PDUA.synthlog|DoCommand=EditVHDL:CrossProbeNotify|Kind=Position|LineNumber=-1|CrossProbeSch=True|Column=1" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;EditorKind=Report|FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\FPGA_PDUA.synthlog|DoCommand=EditVHDL:CrossProbeNotify|Kind=Position|LineNumber=-1|CrossProbeSch=True|Column=1">09:57:21 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;EditorKind=Report|FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\FPGA_PDUA.synthlog|DoCommand=EditVHDL:CrossProbeNotify|Kind=Position|LineNumber=-1|CrossProbeSch=True|Column=1" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;EditorKind=Report|FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\FPGA_PDUA.synthlog|DoCommand=EditVHDL:CrossProbeNotify|Kind=Position|LineNumber=-1|CrossProbeSch=True|Column=1">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;EditorKind=Report|FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\FPGA_PDUA.synthlog|DoCommand=EditVHDL:CrossProbeNotify|Kind=Position|LineNumber=-1|CrossProbeSch=True|Column=1" class="callback"><acronym title="dxpprocess://EditVHDL:ViewError?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;EditorKind=Report|FullDocumentPath=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\ProjectOutputs\Default - All Constraints\FPGA_PDUA.synthlog|DoCommand=EditVHDL:CrossProbeNotify|Kind=Position|LineNumber=-1|CrossProbeSch=True|Column=1">51</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10.2564102564103%" class="column1"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">[Fatal]</acronym></a></td>
<td style="width:11.965811965812%" class="column2"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;"></acronym></a></td>
<td style="width:5.98290598290598%" class="column3"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">Synthesizer</acronym></a></td>
<td style="width:51.2820512820513%" class="column4"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">Synthesis not completed.</acronym></a></td>
<td style="width:8.54700854700855%" class="column5"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">09:57:21 p.m.</acronym></a></td>
<td style="width:8.54700854700855%" class="column6"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">12/05/2014</acronym></a></td>
<td style="width:3.41880341880342%" class="column7"><a href="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;" class="callback"><acronym title="dxpprocess://?document=C:\Users\Daares1\Dropbox\Maestria\Arquitecturas\Proyecto Final\vhdl\Altium_Project\VHDL\RAM.vhdl;viewname=VHDLEditor;">52</acronym></a></td>
</tr>
</table></a><a href="#top">Back to top</a><br><br></body>
</html>
