Fitter report for NIOS2_PROJETO
Tue Jan 29 18:11:13 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_MMU:mmu|altsyncram:the_altsyncram|altsyncram_af22:auto_generated|ALTSYNCRAM
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Routing Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan 29 18:11:12 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; NIOS2_PROJETO                               ;
; Top-level Entity Name              ; NIOS2_PROJETO                               ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,732 / 114,480 ( 5 % )                     ;
;     Total combinational functions  ; 5,002 / 114,480 ( 4 % )                     ;
;     Dedicated logic registers      ; 3,672 / 114,480 ( 3 % )                     ;
; Total registers                    ; 3791                                        ;
; Total pins                         ; 58 / 529 ( 11 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 85,184 / 3,981,312 ( 2 % )                  ;
; Embedded Multiplier 9-bit elements ; 6 / 532 ( 1 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.3%      ;
;     Processor 3            ;   2.2%      ;
;     Processor 4            ;   2.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                      ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|alt_jtag_atlantic:NIOS2_Design_JTAG_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|alt_jtag_atlantic:NIOS2_Design_JTAG_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|alt_jtag_atlantic:NIOS2_Design_JTAG_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|alt_jtag_atlantic:NIOS2_Design_JTAG_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|alt_jtag_atlantic:NIOS2_Design_JTAG_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|alt_jtag_atlantic:NIOS2_Design_JTAG_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|alt_jtag_atlantic:NIOS2_Design_JTAG_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|alt_jtag_atlantic:NIOS2_Design_JTAG_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_bht_module:NIOS2_Design_NIOS2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_bht_module:NIOS2_Design_NIOS2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[12]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[16]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[16]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[16]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[17]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[17]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[17]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[18]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[18]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[18]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[19]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[19]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[19]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[20]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[20]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[20]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[21]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[21]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[21]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[22]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[22]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[22]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[23]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[23]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[23]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[24]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[24]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[24]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[25]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[25]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[25]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[26]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[26]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[26]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[27]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[27]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[27]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[28]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[28]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[28]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[29]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[29]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[29]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[30]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[30]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[30]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[31]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[31]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_data[31]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_dqm[2]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[2]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_dqm[3]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[3]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[16]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[17]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[18]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[18]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[19]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[19]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[20]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[20]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[21]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[21]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[22]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[22]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[23]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[23]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[24]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[24]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[25]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[25]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[26]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[26]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[27]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[27]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[28]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[28]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[29]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[29]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[30]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[30]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|za_data[31]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[31]~input                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                             ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity     ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS2_Design_SDRAM ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS2_Design_SDRAM ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9306 ) ; 0.00 % ( 0 / 9306 )        ; 0.00 % ( 0 / 9306 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9306 ) ; 0.00 % ( 0 / 9306 )        ; 0.00 % ( 0 / 9306 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8839 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 258 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/output_files/NIOS2_PROJETO.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 5,732 / 114,480 ( 5 % )     ;
;     -- Combinational with no register       ; 2060                        ;
;     -- Register only                        ; 730                         ;
;     -- Combinational with a register        ; 2942                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2689                        ;
;     -- 3 input functions                    ; 1334                        ;
;     -- <=2 input functions                  ; 979                         ;
;     -- Register only                        ; 730                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 4631                        ;
;     -- arithmetic mode                      ; 371                         ;
;                                             ;                             ;
; Total registers*                            ; 3,791 / 117,053 ( 3 % )     ;
;     -- Dedicated logic registers            ; 3,672 / 114,480 ( 3 % )     ;
;     -- I/O registers                        ; 119 / 2,573 ( 5 % )         ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 474 / 7,155 ( 7 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 58 / 529 ( 11 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )              ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )              ;
;                                             ;                             ;
; M9Ks                                        ; 19 / 432 ( 4 % )            ;
; Total block memory bits                     ; 85,184 / 3,981,312 ( 2 % )  ;
; Total block memory implementation bits      ; 175,104 / 3,981,312 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 532 ( 1 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global signals                              ; 8                           ;
;     -- Global clocks                        ; 8 / 20 ( 40 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 2.8% / 2.8% / 2.8%          ;
; Peak interconnect usage (total/H/V)         ; 34.0% / 31.9% / 37.0%       ;
; Maximum fan-out                             ; 3578                        ;
; Highest non-global fan-out                  ; 1099                        ;
; Total fan-out                               ; 32438                       ;
; Average fan-out                             ; 3.42                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                             ;
+----------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                   ; pzdyqx:nabboc          ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                    ; Low                    ; Low                            ;
;                                              ;                       ;                        ;                        ;                                ;
; Total logic elements                         ; 5421 / 114480 ( 5 % ) ; 130 / 114480 ( < 1 % ) ; 181 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 1912                  ; 58                     ; 90                     ; 0                              ;
;     -- Register only                         ; 708                   ; 8                      ; 14                     ; 0                              ;
;     -- Combinational with a register         ; 2801                  ; 64                     ; 77                     ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                        ;                        ;                                ;
;     -- 4 input functions                     ; 2558                  ; 54                     ; 77                     ; 0                              ;
;     -- 3 input functions                     ; 1265                  ; 22                     ; 47                     ; 0                              ;
;     -- <=2 input functions                   ; 890                   ; 46                     ; 43                     ; 0                              ;
;     -- Register only                         ; 708                   ; 8                      ; 14                     ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Logic elements by mode                       ;                       ;                        ;                        ;                                ;
;     -- normal mode                           ; 4355                  ; 118                    ; 158                    ; 0                              ;
;     -- arithmetic mode                       ; 358                   ; 4                      ; 9                      ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Total registers                              ; 3628                  ; 72                     ; 91                     ; 0                              ;
;     -- Dedicated logic registers             ; 3509 / 114480 ( 3 % ) ; 72 / 114480 ( < 1 % )  ; 91 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 238                   ; 0                      ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Total LABs:  partially or completely used    ; 446 / 7155 ( 6 % )    ; 18 / 7155 ( < 1 % )    ; 17 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                       ;                        ;                        ;                                ;
; Virtual pins                                 ; 0                     ; 0                      ; 0                      ; 0                              ;
; I/O pins                                     ; 58                    ; 0                      ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 532 ( 1 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 85184                 ; 0                      ; 0                      ; 0                              ;
; Total RAM block bits                         ; 175104                ; 0                      ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 19 / 432 ( 4 % )      ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 5 / 24 ( 20 % )       ; 2 / 24 ( 8 % )         ; 0 / 24 ( 0 % )         ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 55 / 516 ( 10 % )     ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                       ;                        ;                        ;                                ;
; Connections                                  ;                       ;                        ;                        ;                                ;
;     -- Input Connections                     ; 3888                  ; 73                     ; 140                    ; 1                              ;
;     -- Registered Input Connections          ; 3677                  ; 30                     ; 100                    ; 0                              ;
;     -- Output Connections                    ; 294                   ; 5                      ; 224                    ; 3579                           ;
;     -- Registered Output Connections         ; 6                     ; 3                      ; 224                    ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Internal Connections                         ;                       ;                        ;                        ;                                ;
;     -- Total Connections                     ; 31436                 ; 571                    ; 1070                   ; 3588                           ;
;     -- Registered Connections                ; 15662                 ; 294                    ; 755                    ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; External Connections                         ;                       ;                        ;                        ;                                ;
;     -- Top                                   ; 256                   ; 31                     ; 315                    ; 3580                           ;
;     -- pzdyqx:nabboc                         ; 31                    ; 0                      ; 47                     ; 0                              ;
;     -- sld_hub:auto_hub                      ; 315                   ; 47                     ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 3580                  ; 0                      ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Partition Interface                          ;                       ;                        ;                        ;                                ;
;     -- Input Ports                           ; 39                    ; 11                     ; 87                     ; 1                              ;
;     -- Output Ports                          ; 31                    ; 4                      ; 104                    ; 2                              ;
;     -- Bidir Ports                           ; 32                    ; 0                      ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Registered Ports                             ;                       ;                        ;                        ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                      ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 3                      ; 60                     ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Port Connectivity                            ;                       ;                        ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 0                      ; 3                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                      ; 29                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                      ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                      ; 68                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                      ; 73                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 0                      ; 73                     ; 0                              ;
+----------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                          ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------+
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_31 ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_21 ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_20 ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_19 ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_18 ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_17 ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_16 ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_15 ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_14 ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_13 ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_12 ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_30 ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_11 ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_10 ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_9  ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_8  ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_7  ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_6  ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_5  ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_4  ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_3  ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_2  ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_29 ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_1  ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe               ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_28 ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_27 ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_26 ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_25 ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_24 ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_23 ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_22 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 3.3V          ; --           ;
; 2        ; 46 / 63 ( 73 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 58 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 72 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                            ;
+-------------------------------+------------------------------------------------------------------------+
; Name                          ; altpll0:PLL|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------+
; SDC pin name                  ; PLL|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                 ;
; Compensate clock              ; clock0                                                                 ;
; Compensated input/output pins ; --                                                                     ;
; Switchover type               ; --                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                               ;
; Input frequency 1             ; --                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                               ;
; Nominal VCO frequency         ; 600.0 MHz                                                              ;
; VCO post scale K counter      ; 2                                                                      ;
; VCO frequency control         ; Auto                                                                   ;
; VCO phase shift step          ; 208 ps                                                                 ;
; VCO multiply                  ; --                                                                     ;
; VCO divide                    ; --                                                                     ;
; Freq min lock                 ; 25.0 MHz                                                               ;
; Freq max lock                 ; 54.18 MHz                                                              ;
; M VCO Tap                     ; 0                                                                      ;
; M Initial                     ; 3                                                                      ;
; M value                       ; 12                                                                     ;
; N value                       ; 1                                                                      ;
; Charge pump current           ; setting 1                                                              ;
; Loop filter resistance        ; setting 27                                                             ;
; Loop filter capacitance       ; setting 0                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                     ;
; Bandwidth type                ; Medium                                                                 ;
; Real time reconfigurable      ; Off                                                                    ;
; Scan chain MIF file           ; --                                                                     ;
; Preserve PLL counter order    ; Off                                                                    ;
; PLL location                  ; PLL_1                                                                  ;
; Inclk0 signal                 ; CLOCK_50                                                               ;
; Inclk1 signal                 ; --                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                          ;
; Inclk1 signal type            ; --                                                                     ;
+-------------------------------+------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; altpll0:PLL|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 3       ; 0       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; altpll0:PLL|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -60 (-3333 ps) ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; PLL|altpll_component|auto_generated|pll1|clk[1] ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; DRAM_CLK      ; Missing drive strength ;
; DRAM_CAS_N    ; Missing drive strength ;
; DRAM_CKE      ; Missing drive strength ;
; DRAM_CS_N     ; Missing drive strength ;
; DRAM_RAS_N    ; Missing drive strength ;
; DRAM_WE_N     ; Missing drive strength ;
; DRAM_ADDR[12] ; Missing drive strength ;
; DRAM_ADDR[11] ; Missing drive strength ;
; DRAM_ADDR[10] ; Missing drive strength ;
; DRAM_ADDR[9]  ; Missing drive strength ;
; DRAM_ADDR[8]  ; Missing drive strength ;
; DRAM_ADDR[7]  ; Missing drive strength ;
; DRAM_ADDR[6]  ; Missing drive strength ;
; DRAM_ADDR[5]  ; Missing drive strength ;
; DRAM_ADDR[4]  ; Missing drive strength ;
; DRAM_ADDR[3]  ; Missing drive strength ;
; DRAM_ADDR[2]  ; Missing drive strength ;
; DRAM_ADDR[1]  ; Missing drive strength ;
; DRAM_ADDR[0]  ; Missing drive strength ;
; DRAM_BA[1]    ; Missing drive strength ;
; DRAM_BA[0]    ; Missing drive strength ;
; DRAM_DQM[3]   ; Missing drive strength ;
; DRAM_DQM[2]   ; Missing drive strength ;
; DRAM_DQM[1]   ; Missing drive strength ;
; DRAM_DQM[0]   ; Missing drive strength ;
; DRAM_DQ[31]   ; Missing drive strength ;
; DRAM_DQ[30]   ; Missing drive strength ;
; DRAM_DQ[29]   ; Missing drive strength ;
; DRAM_DQ[28]   ; Missing drive strength ;
; DRAM_DQ[27]   ; Missing drive strength ;
; DRAM_DQ[26]   ; Missing drive strength ;
; DRAM_DQ[25]   ; Missing drive strength ;
; DRAM_DQ[24]   ; Missing drive strength ;
; DRAM_DQ[23]   ; Missing drive strength ;
; DRAM_DQ[22]   ; Missing drive strength ;
; DRAM_DQ[21]   ; Missing drive strength ;
; DRAM_DQ[20]   ; Missing drive strength ;
; DRAM_DQ[19]   ; Missing drive strength ;
; DRAM_DQ[18]   ; Missing drive strength ;
; DRAM_DQ[17]   ; Missing drive strength ;
; DRAM_DQ[16]   ; Missing drive strength ;
; DRAM_DQ[15]   ; Missing drive strength ;
; DRAM_DQ[14]   ; Missing drive strength ;
; DRAM_DQ[13]   ; Missing drive strength ;
; DRAM_DQ[12]   ; Missing drive strength ;
; DRAM_DQ[11]   ; Missing drive strength ;
; DRAM_DQ[10]   ; Missing drive strength ;
; DRAM_DQ[9]    ; Missing drive strength ;
; DRAM_DQ[8]    ; Missing drive strength ;
; DRAM_DQ[7]    ; Missing drive strength ;
; DRAM_DQ[6]    ; Missing drive strength ;
; DRAM_DQ[5]    ; Missing drive strength ;
; DRAM_DQ[4]    ; Missing drive strength ;
; DRAM_DQ[3]    ; Missing drive strength ;
; DRAM_DQ[2]    ; Missing drive strength ;
; DRAM_DQ[1]    ; Missing drive strength ;
; DRAM_DQ[0]    ; Missing drive strength ;
+---------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                ; Entity Name                                   ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
; |NIOS2_PROJETO                                                                                                                          ; 5732 (1)    ; 3672 (0)                  ; 119 (119)     ; 85184       ; 19   ; 6            ; 0       ; 3         ; 58   ; 0            ; 2060 (1)     ; 730 (0)           ; 2942 (0)         ; |NIOS2_PROJETO                                                                                                                                                                                                                                                                                                                                                                                     ; NIOS2_PROJETO                                 ; work         ;
;    |NIOS2_Design:NIOS2|                                                                                                                 ; 5420 (0)    ; 3509 (0)                  ; 0 (0)         ; 85184       ; 19   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1911 (0)     ; 708 (0)           ; 2801 (0)         ; |NIOS2_PROJETO|NIOS2_Design:NIOS2                                                                                                                                                                                                                                                                                                                                                                  ; NIOS2_Design                                  ; NIOS2_Design ;
;       |NIOS2_Design_JTAG:jtag|                                                                                                          ; 166 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (17)      ; 23 (4)            ; 92 (19)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag                                                                                                                                                                                                                                                                                                                                           ; NIOS2_Design_JTAG                             ; NIOS2_Design ;
;          |NIOS2_Design_JTAG_scfifo_r:the_NIOS2_Design_JTAG_scfifo_r|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_r:the_NIOS2_Design_JTAG_scfifo_r                                                                                                                                                                                                                                                                                 ; NIOS2_Design_JTAG_scfifo_r                    ; NIOS2_Design ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_r:the_NIOS2_Design_JTAG_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                    ; scfifo                                        ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_r:the_NIOS2_Design_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                         ; scfifo_jr21                                   ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_r:the_NIOS2_Design_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                    ; a_dpfifo_l011                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_r:the_NIOS2_Design_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                            ; a_fefifo_7cf                                  ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_r:the_NIOS2_Design_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                       ; cntr_do7                                      ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_r:the_NIOS2_Design_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                            ; altsyncram_nio1                               ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_r:the_NIOS2_Design_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                              ; cntr_1ob                                      ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_r:the_NIOS2_Design_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                    ; cntr_1ob                                      ; work         ;
;          |NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w                                                                                                                                                                                                                                                                                 ; NIOS2_Design_JTAG_scfifo_w                    ; NIOS2_Design ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                    ; scfifo                                        ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                         ; scfifo_jr21                                   ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                    ; a_dpfifo_l011                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                            ; a_fefifo_7cf                                  ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                       ; cntr_do7                                      ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                            ; altsyncram_nio1                               ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                              ; cntr_1ob                                      ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                    ; cntr_1ob                                      ; work         ;
;          |alt_jtag_atlantic:NIOS2_Design_JTAG_alt_jtag_atlantic|                                                                        ; 75 (75)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 19 (19)           ; 33 (33)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|alt_jtag_atlantic:NIOS2_Design_JTAG_alt_jtag_atlantic                                                                                                                                                                                                                                                                                     ; alt_jtag_atlantic                             ; work         ;
;       |NIOS2_Design_MMU:mmu|                                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_MMU:mmu                                                                                                                                                                                                                                                                                                                                             ; NIOS2_Design_MMU                              ; NIOS2_Design ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_MMU:mmu|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                   ; altsyncram                                    ; work         ;
;             |altsyncram_af22:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_MMU:mmu|altsyncram:the_altsyncram|altsyncram_af22:auto_generated                                                                                                                                                                                                                                                                                    ; altsyncram_af22                               ; work         ;
;       |NIOS2_Design_NIOS2:nios2|                                                                                                        ; 4002 (40)   ; 2565 (39)                 ; 0 (0)         ; 75968       ; 15   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1436 (1)     ; 528 (0)           ; 2038 (32)        ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2                                                                                                                                                                                                                                                                                                                                         ; NIOS2_Design_NIOS2                            ; NIOS2_Design ;
;          |NIOS2_Design_NIOS2_cpu:cpu|                                                                                                   ; 3969 (3575) ; 2526 (2253)               ; 0 (0)         ; 75968       ; 15   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1435 (1313)  ; 528 (486)         ; 2006 (1776)      ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu                                                                                                                                                                                                                                                                                                              ; NIOS2_Design_NIOS2_cpu                        ; NIOS2_Design ;
;             |NIOS2_Design_NIOS2_cpu_bht_module:NIOS2_Design_NIOS2_cpu_bht|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_bht_module:NIOS2_Design_NIOS2_cpu_bht                                                                                                                                                                                                                                                 ; NIOS2_Design_NIOS2_cpu_bht_module             ; NIOS2_Design ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_bht_module:NIOS2_Design_NIOS2_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                    ; work         ;
;                   |altsyncram_97d1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_bht_module:NIOS2_Design_NIOS2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated                                                                                                                                                                                        ; altsyncram_97d1                               ; work         ;
;             |NIOS2_Design_NIOS2_cpu_dc_data_module:NIOS2_Design_NIOS2_cpu_dc_data|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_dc_data_module:NIOS2_Design_NIOS2_cpu_dc_data                                                                                                                                                                                                                                         ; NIOS2_Design_NIOS2_cpu_dc_data_module         ; NIOS2_Design ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_dc_data_module:NIOS2_Design_NIOS2_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                    ; work         ;
;                   |altsyncram_kdf1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_dc_data_module:NIOS2_Design_NIOS2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated                                                                                                                                                                                ; altsyncram_kdf1                               ; work         ;
;             |NIOS2_Design_NIOS2_cpu_dc_tag_module:NIOS2_Design_NIOS2_cpu_dc_tag|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_dc_tag_module:NIOS2_Design_NIOS2_cpu_dc_tag                                                                                                                                                                                                                                           ; NIOS2_Design_NIOS2_cpu_dc_tag_module          ; NIOS2_Design ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_dc_tag_module:NIOS2_Design_NIOS2_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                 ; altsyncram                                    ; work         ;
;                   |altsyncram_5jc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_dc_tag_module:NIOS2_Design_NIOS2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_5jc1:auto_generated                                                                                                                                                                                  ; altsyncram_5jc1                               ; work         ;
;             |NIOS2_Design_NIOS2_cpu_dc_victim_module:NIOS2_Design_NIOS2_cpu_dc_victim|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_dc_victim_module:NIOS2_Design_NIOS2_cpu_dc_victim                                                                                                                                                                                                                                     ; NIOS2_Design_NIOS2_cpu_dc_victim_module       ; NIOS2_Design ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_dc_victim_module:NIOS2_Design_NIOS2_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                    ; work         ;
;                   |altsyncram_r3d1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_dc_victim_module:NIOS2_Design_NIOS2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                                            ; altsyncram_r3d1                               ; work         ;
;             |NIOS2_Design_NIOS2_cpu_ic_data_module:NIOS2_Design_NIOS2_cpu_ic_data|                                                      ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_ic_data_module:NIOS2_Design_NIOS2_cpu_ic_data                                                                                                                                                                                                                                         ; NIOS2_Design_NIOS2_cpu_ic_data_module         ; NIOS2_Design ;
;                |altsyncram:the_altsyncram|                                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_ic_data_module:NIOS2_Design_NIOS2_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                    ; work         ;
;                   |altsyncram_cjd1:auto_generated|                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_ic_data_module:NIOS2_Design_NIOS2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                ; altsyncram_cjd1                               ; work         ;
;             |NIOS2_Design_NIOS2_cpu_ic_tag_module:NIOS2_Design_NIOS2_cpu_ic_tag|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_ic_tag_module:NIOS2_Design_NIOS2_cpu_ic_tag                                                                                                                                                                                                                                           ; NIOS2_Design_NIOS2_cpu_ic_tag_module          ; NIOS2_Design ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_ic_tag_module:NIOS2_Design_NIOS2_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                 ; altsyncram                                    ; work         ;
;                   |altsyncram_bad1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_ic_tag_module:NIOS2_Design_NIOS2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated                                                                                                                                                                                  ; altsyncram_bad1                               ; work         ;
;             |NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell                                                                                                                                                                                                                                        ; NIOS2_Design_NIOS2_cpu_mult_cell              ; NIOS2_Design ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                     ; altera_mult_add                               ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated                                                                                                                                                                 ; altera_mult_add_vkp2                          ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                        ; altera_mult_add_rtl                           ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                               ; ama_multiplier_function                       ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                ; lpm_mult                                      ; work         ;
;                               |mult_jp01:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                       ; mult_jp01                                     ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                     ; altera_mult_add                               ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated                                                                                                                                                                 ; altera_mult_add_vkp2                          ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                        ; altera_mult_add_rtl                           ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                               ; ama_multiplier_function                       ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                ; lpm_mult                                      ; work         ;
;                               |mult_j011:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                       ; mult_j011                                     ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                     ; altera_mult_add                               ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated                                                                                                                                                                 ; altera_mult_add_vkp2                          ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                        ; altera_mult_add_rtl                           ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                               ; ama_multiplier_function                       ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                ; lpm_mult                                      ; work         ;
;                               |mult_j011:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                       ; mult_j011                                     ; work         ;
;             |NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|                                                     ; 393 (88)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (8)      ; 42 (0)            ; 230 (80)         ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci                                                                                                                                                                                                                                        ; NIOS2_Design_NIOS2_cpu_nios2_oci              ; NIOS2_Design ;
;                |NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|                              ; 137 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 40 (0)            ; 56 (0)           ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper                                                                                                                                              ; NIOS2_Design_NIOS2_cpu_debug_slave_wrapper    ; NIOS2_Design ;
;                   |NIOS2_Design_NIOS2_cpu_debug_slave_sysclk:the_NIOS2_Design_NIOS2_cpu_debug_slave_sysclk|                             ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (30)           ; 17 (15)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_sysclk:the_NIOS2_Design_NIOS2_cpu_debug_slave_sysclk                                                      ; NIOS2_Design_NIOS2_cpu_debug_slave_sysclk     ; NIOS2_Design ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_sysclk:the_NIOS2_Design_NIOS2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_sysclk:the_NIOS2_Design_NIOS2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                       ; work         ;
;                   |NIOS2_Design_NIOS2_cpu_debug_slave_tck:the_NIOS2_Design_NIOS2_cpu_debug_slave_tck|                                   ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 8 (4)             ; 45 (45)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_tck:the_NIOS2_Design_NIOS2_cpu_debug_slave_tck                                                            ; NIOS2_Design_NIOS2_cpu_debug_slave_tck        ; NIOS2_Design ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_tck:the_NIOS2_Design_NIOS2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_tck:the_NIOS2_Design_NIOS2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                       ; work         ;
;                   |sld_virtual_jtag_basic:NIOS2_Design_NIOS2_cpu_debug_slave_phy|                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS2_Design_NIOS2_cpu_debug_slave_phy                                                                                ; sld_virtual_jtag_basic                        ; work         ;
;                |NIOS2_Design_NIOS2_cpu_nios2_avalon_reg:the_NIOS2_Design_NIOS2_cpu_nios2_avalon_reg|                                    ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_avalon_reg:the_NIOS2_Design_NIOS2_cpu_nios2_avalon_reg                                                                                                                                                    ; NIOS2_Design_NIOS2_cpu_nios2_avalon_reg       ; NIOS2_Design ;
;                |NIOS2_Design_NIOS2_cpu_nios2_oci_break:the_NIOS2_Design_NIOS2_cpu_nios2_oci_break|                                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_oci_break:the_NIOS2_Design_NIOS2_cpu_nios2_oci_break                                                                                                                                                      ; NIOS2_Design_NIOS2_cpu_nios2_oci_break        ; NIOS2_Design ;
;                |NIOS2_Design_NIOS2_cpu_nios2_oci_debug:the_NIOS2_Design_NIOS2_cpu_nios2_oci_debug|                                      ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (1)             ; 8 (7)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_oci_debug:the_NIOS2_Design_NIOS2_cpu_nios2_oci_debug                                                                                                                                                      ; NIOS2_Design_NIOS2_cpu_nios2_oci_debug        ; NIOS2_Design ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_oci_debug:the_NIOS2_Design_NIOS2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                  ; altera_std_synchronizer                       ; work         ;
;                |NIOS2_Design_NIOS2_cpu_nios2_ocimem:the_NIOS2_Design_NIOS2_cpu_nios2_ocimem|                                            ; 118 (118)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 53 (53)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_ocimem:the_NIOS2_Design_NIOS2_cpu_nios2_ocimem                                                                                                                                                            ; NIOS2_Design_NIOS2_cpu_nios2_ocimem           ; NIOS2_Design ;
;                   |NIOS2_Design_NIOS2_cpu_ociram_sp_ram_module:NIOS2_Design_NIOS2_cpu_ociram_sp_ram|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_ocimem:the_NIOS2_Design_NIOS2_cpu_nios2_ocimem|NIOS2_Design_NIOS2_cpu_ociram_sp_ram_module:NIOS2_Design_NIOS2_cpu_ociram_sp_ram                                                                           ; NIOS2_Design_NIOS2_cpu_ociram_sp_ram_module   ; NIOS2_Design ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_ocimem:the_NIOS2_Design_NIOS2_cpu_nios2_ocimem|NIOS2_Design_NIOS2_cpu_ociram_sp_ram_module:NIOS2_Design_NIOS2_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                    ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_ocimem:the_NIOS2_Design_NIOS2_cpu_nios2_ocimem|NIOS2_Design_NIOS2_cpu_ociram_sp_ram_module:NIOS2_Design_NIOS2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                               ; work         ;
;             |NIOS2_Design_NIOS2_cpu_register_bank_a_module:NIOS2_Design_NIOS2_cpu_register_bank_a|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_register_bank_a_module:NIOS2_Design_NIOS2_cpu_register_bank_a                                                                                                                                                                                                                         ; NIOS2_Design_NIOS2_cpu_register_bank_a_module ; NIOS2_Design ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_register_bank_a_module:NIOS2_Design_NIOS2_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                               ; altsyncram                                    ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_register_bank_a_module:NIOS2_Design_NIOS2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                                ; altsyncram_fic1                               ; work         ;
;             |NIOS2_Design_NIOS2_cpu_register_bank_b_module:NIOS2_Design_NIOS2_cpu_register_bank_b|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_register_bank_b_module:NIOS2_Design_NIOS2_cpu_register_bank_b                                                                                                                                                                                                                         ; NIOS2_Design_NIOS2_cpu_register_bank_b_module ; NIOS2_Design ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_register_bank_b_module:NIOS2_Design_NIOS2_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                               ; altsyncram                                    ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_register_bank_b_module:NIOS2_Design_NIOS2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                                ; altsyncram_fic1                               ; work         ;
;             |NIOS2_Design_NIOS2_cpu_tlb_module:NIOS2_Design_NIOS2_cpu_tlb|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11520       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_tlb_module:NIOS2_Design_NIOS2_cpu_tlb                                                                                                                                                                                                                                                 ; NIOS2_Design_NIOS2_cpu_tlb_module             ; NIOS2_Design ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11520       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_tlb_module:NIOS2_Design_NIOS2_cpu_tlb|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                    ; work         ;
;                   |altsyncram_4qc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11520       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_tlb_module:NIOS2_Design_NIOS2_cpu_tlb|altsyncram:the_altsyncram|altsyncram_4qc1:auto_generated                                                                                                                                                                                        ; altsyncram_4qc1                               ; work         ;
;       |NIOS2_Design_SDRAM:sdram|                                                                                                        ; 442 (274)   ; 283 (155)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (153)    ; 66 (4)            ; 217 (96)         ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram                                                                                                                                                                                                                                                                                                                                         ; NIOS2_Design_SDRAM                            ; NIOS2_Design ;
;          |NIOS2_Design_SDRAM_input_efifo_module:the_NIOS2_Design_SDRAM_input_efifo_module|                                              ; 193 (193)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 62 (62)           ; 125 (125)        ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|NIOS2_Design_SDRAM_input_efifo_module:the_NIOS2_Design_SDRAM_input_efifo_module                                                                                                                                                                                                                                                         ; NIOS2_Design_SDRAM_input_efifo_module         ; NIOS2_Design ;
;       |NIOS2_Design_mm_interconnect_0:mm_interconnect_0|                                                                                ; 550 (0)     ; 207 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 172 (0)      ; 28 (0)            ; 350 (0)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                 ; NIOS2_Design_mm_interconnect_0                ; NIOS2_Design ;
;          |NIOS2_Design_mm_interconnect_0_cmd_demux:cmd_demux|                                                                           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                              ; NIOS2_Design_mm_interconnect_0_cmd_demux      ; NIOS2_Design ;
;          |NIOS2_Design_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                      ; NIOS2_Design_mm_interconnect_0_cmd_demux_001  ; NIOS2_Design ;
;          |NIOS2_Design_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                       ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (1)             ; 50 (47)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                          ; NIOS2_Design_mm_interconnect_0_cmd_mux_001    ; NIOS2_Design ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ; altera_merlin_arbitrator                      ; NIOS2_Design ;
;          |NIOS2_Design_mm_interconnect_0_cmd_mux_001:cmd_mux_003|                                                                       ; 67 (64)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 61 (58)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_cmd_mux_001:cmd_mux_003                                                                                                                                                                                                                                                          ; NIOS2_Design_mm_interconnect_0_cmd_mux_001    ; NIOS2_Design ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ; altera_merlin_arbitrator                      ; NIOS2_Design ;
;          |NIOS2_Design_mm_interconnect_0_router:router|                                                                                 ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 7 (7)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                    ; NIOS2_Design_mm_interconnect_0_router         ; NIOS2_Design ;
;          |NIOS2_Design_mm_interconnect_0_router_001:router_001|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                            ; NIOS2_Design_mm_interconnect_0_router_001     ; NIOS2_Design ;
;          |NIOS2_Design_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                                      ; NIOS2_Design_mm_interconnect_0_rsp_demux_001  ; NIOS2_Design ;
;          |NIOS2_Design_mm_interconnect_0_rsp_demux_001:rsp_demux_003|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_rsp_demux_001:rsp_demux_003                                                                                                                                                                                                                                                      ; NIOS2_Design_mm_interconnect_0_rsp_demux_001  ; NIOS2_Design ;
;          |NIOS2_Design_mm_interconnect_0_rsp_mux:rsp_mux|                                                                               ; 115 (115)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 86 (86)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                  ; NIOS2_Design_mm_interconnect_0_rsp_mux        ; NIOS2_Design ;
;          |NIOS2_Design_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                       ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 33 (33)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                          ; NIOS2_Design_mm_interconnect_0_rsp_mux_001    ; NIOS2_Design ;
;          |altera_avalon_sc_fifo:jtag_avalon_jtag_slave_agent_rsp_fifo|                                                                  ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                         ; NIOS2_Design ;
;          |altera_avalon_sc_fifo:mmu_s1_agent_rsp_fifo|                                                                                  ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mmu_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                         ; NIOS2_Design ;
;          |altera_avalon_sc_fifo:mmu_s2_agent_rsp_fifo|                                                                                  ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mmu_s2_agent_rsp_fifo                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                         ; NIOS2_Design ;
;          |altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo|                                                                   ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 7 (7)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                         ; NIOS2_Design ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 42 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 29 (29)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                         ; NIOS2_Design ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                         ; NIOS2_Design ;
;          |altera_avalon_sc_fifo:timer_1_s1_agent_rsp_fifo|                                                                              ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                         ; NIOS2_Design ;
;          |altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo|                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                         ; NIOS2_Design ;
;          |altera_merlin_master_agent:nios2_data_master_agent|                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_data_master_agent                                                                                                                                                                                                                                                              ; altera_merlin_master_agent                    ; NIOS2_Design ;
;          |altera_merlin_slave_agent:jtag_avalon_jtag_slave_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_avalon_jtag_slave_agent                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                     ; NIOS2_Design ;
;          |altera_merlin_slave_agent:nios2_debug_mem_slave_agent|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_debug_mem_slave_agent                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                     ; NIOS2_Design ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                     ; NIOS2_Design ;
;          |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                     ; NIOS2_Design ;
;          |altera_merlin_slave_translator:jtag_avalon_jtag_slave_translator|                                                             ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_avalon_jtag_slave_translator                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                ; NIOS2_Design ;
;          |altera_merlin_slave_translator:mmu_s1_translator|                                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mmu_s1_translator                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                ; NIOS2_Design ;
;          |altera_merlin_slave_translator:mmu_s2_translator|                                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mmu_s2_translator                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                ; NIOS2_Design ;
;          |altera_merlin_slave_translator:nios2_debug_mem_slave_translator|                                                              ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 25 (25)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_debug_mem_slave_translator                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                ; NIOS2_Design ;
;          |altera_merlin_slave_translator:timer_0_s1_translator|                                                                         ; 25 (25)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 4 (4)             ; 15 (15)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                ; NIOS2_Design ;
;          |altera_merlin_slave_translator:timer_1_s1_translator|                                                                         ; 22 (22)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 20 (20)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_1_s1_translator                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                ; NIOS2_Design ;
;          |altera_merlin_slave_translator:uart_s1_translator|                                                                            ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 4 (4)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                ; NIOS2_Design ;
;          |altera_merlin_traffic_limiter:nios2_data_master_limiter|                                                                      ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 15 (15)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter                                                                                                                                                                                                                                                         ; altera_merlin_traffic_limiter                 ; NIOS2_Design ;
;          |altera_merlin_traffic_limiter:nios2_instruction_master_limiter|                                                               ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter                                                                                                                                                                                                                                                  ; altera_merlin_traffic_limiter                 ; NIOS2_Design ;
;       |NIOS2_Design_timer_0:timer_0|                                                                                                    ; 147 (147)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 21 (21)           ; 99 (99)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                     ; NIOS2_Design_timer_0                          ; NIOS2_Design ;
;       |NIOS2_Design_timer_0:timer_1|                                                                                                    ; 145 (145)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 20 (20)           ; 101 (101)        ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_timer_0:timer_1                                                                                                                                                                                                                                                                                                                                     ; NIOS2_Design_timer_0                          ; NIOS2_Design ;
;       |NIOS2_Design_uart:uart|                                                                                                          ; 133 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 11 (0)            ; 81 (0)           ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_uart:uart                                                                                                                                                                                                                                                                                                                                           ; NIOS2_Design_uart                             ; NIOS2_Design ;
;          |NIOS2_Design_uart_regs:the_NIOS2_Design_uart_regs|                                                                            ; 49 (49)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 9 (9)             ; 29 (29)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_uart:uart|NIOS2_Design_uart_regs:the_NIOS2_Design_uart_regs                                                                                                                                                                                                                                                                                         ; NIOS2_Design_uart_regs                        ; NIOS2_Design ;
;          |NIOS2_Design_uart_rx:the_NIOS2_Design_uart_rx|                                                                                ; 57 (55)     ; 37 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 2 (1)             ; 35 (34)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_uart:uart|NIOS2_Design_uart_rx:the_NIOS2_Design_uart_rx                                                                                                                                                                                                                                                                                             ; NIOS2_Design_uart_rx                          ; NIOS2_Design ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_uart:uart|NIOS2_Design_uart_rx:the_NIOS2_Design_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                         ; altera_std_synchronizer                       ; work         ;
;          |NIOS2_Design_uart_tx:the_NIOS2_Design_uart_tx|                                                                                ; 34 (34)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 24 (24)          ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_uart:uart|NIOS2_Design_uart_tx:the_NIOS2_Design_uart_tx                                                                                                                                                                                                                                                                                             ; NIOS2_Design_uart_tx                          ; NIOS2_Design ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                       ; NIOS2_Design ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                     ; NIOS2_Design ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                           ; altera_reset_controller                       ; NIOS2_Design ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                     ; NIOS2_Design ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2_PROJETO|NIOS2_Design:NIOS2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                     ; NIOS2_Design ;
;    |altpll0:PLL|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|altpll0:PLL                                                                                                                                                                                                                                                                                                                                                                         ; altpll0                                       ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|altpll0:PLL|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                 ; altpll                                        ; work         ;
;          |altpll0_altpll:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2_PROJETO|altpll0:PLL|altpll:altpll_component|altpll0_altpll:auto_generated                                                                                                                                                                                                                                                                                                                   ; altpll0_altpll                                ; work         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 130 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 8 (0)             ; 64 (0)           ; |NIOS2_PROJETO|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                       ; pzdyqx                                        ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 130 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (4)       ; 8 (1)             ; 64 (8)           ; |NIOS2_PROJETO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                          ; pzdyqx_impl                                   ; work         ;
;          |GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|                                                                ; 60 (30)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (22)      ; 7 (7)             ; 21 (1)           ; |NIOS2_PROJETO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1                                                                                                                                                                                                                                                                            ; GHVD5181                                      ; work         ;
;             |JEQQ5299:YEAJ1936|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |NIOS2_PROJETO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936                                                                                                                                                                                                                                                          ; JEQQ5299                                      ; work         ;
;          |JEQQ5299:ESUL0435|                                                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |NIOS2_PROJETO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JEQQ5299:ESUL0435                                                                                                                                                                                                                                                                                                                        ; JEQQ5299                                      ; work         ;
;          |JKWY9152:RUWH6717|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |NIOS2_PROJETO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JKWY9152:RUWH6717                                                                                                                                                                                                                                                                                                                        ; JKWY9152                                      ; work         ;
;          |PUDL0439:VWQM3427|                                                                                                            ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |NIOS2_PROJETO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427                                                                                                                                                                                                                                                                                                                        ; PUDL0439                                      ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 181 (1)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (1)       ; 14 (0)            ; 77 (0)           ; |NIOS2_PROJETO|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                    ; sld_hub                                       ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 180 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 14 (0)            ; 77 (0)           ; |NIOS2_PROJETO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                    ; alt_sld_fab_with_jtag_input                   ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 180 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 14 (0)            ; 77 (0)           ; |NIOS2_PROJETO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                 ; alt_sld_fab                                   ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 180 (8)     ; 91 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 14 (3)            ; 77 (0)           ; |NIOS2_PROJETO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                             ; alt_sld_fab_alt_sld_fab                       ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 176 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 11 (0)            ; 77 (0)           ; |NIOS2_PROJETO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                 ; alt_sld_fab_alt_sld_fab_sldfabric             ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 176 (127)   ; 84 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (68)      ; 11 (11)           ; 77 (50)          ; |NIOS2_PROJETO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                    ; sld_jtag_hub                                  ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; |NIOS2_PROJETO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                            ; sld_rom_sr                                    ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |NIOS2_PROJETO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                          ; sld_shadow_jsm                                ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQ[31]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[30]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[29]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[28]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[27]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[26]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[25]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[24]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[23]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[22]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[21]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[20]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[19]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[18]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[17]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[16]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; DRAM_DQ[31]         ;                   ;         ;
; DRAM_DQ[30]         ;                   ;         ;
; DRAM_DQ[29]         ;                   ;         ;
; DRAM_DQ[28]         ;                   ;         ;
; DRAM_DQ[27]         ;                   ;         ;
; DRAM_DQ[26]         ;                   ;         ;
; DRAM_DQ[25]         ;                   ;         ;
; DRAM_DQ[24]         ;                   ;         ;
; DRAM_DQ[23]         ;                   ;         ;
; DRAM_DQ[22]         ;                   ;         ;
; DRAM_DQ[21]         ;                   ;         ;
; DRAM_DQ[20]         ;                   ;         ;
; DRAM_DQ[19]         ;                   ;         ;
; DRAM_DQ[18]         ;                   ;         ;
; DRAM_DQ[17]         ;                   ;         ;
; DRAM_DQ[16]         ;                   ;         ;
; DRAM_DQ[15]         ;                   ;         ;
; DRAM_DQ[14]         ;                   ;         ;
; DRAM_DQ[13]         ;                   ;         ;
; DRAM_DQ[12]         ;                   ;         ;
; DRAM_DQ[11]         ;                   ;         ;
; DRAM_DQ[10]         ;                   ;         ;
; DRAM_DQ[9]          ;                   ;         ;
; DRAM_DQ[8]          ;                   ;         ;
; DRAM_DQ[7]          ;                   ;         ;
; DRAM_DQ[6]          ;                   ;         ;
; DRAM_DQ[5]          ;                   ;         ;
; DRAM_DQ[4]          ;                   ;         ;
; DRAM_DQ[3]          ;                   ;         ;
; DRAM_DQ[2]          ;                   ;         ;
; DRAM_DQ[1]          ;                   ;         ;
; DRAM_DQ[0]          ;                   ;         ;
; CLOCK_50            ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                    ; PIN_Y2                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_r:the_NIOS2_Design_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                ; LCCOMB_X50_Y36_N16    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                ; LCCOMB_X47_Y40_N0     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|alt_jtag_atlantic:NIOS2_Design_JTAG_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y40_N26    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|alt_jtag_atlantic:NIOS2_Design_JTAG_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                               ; LCCOMB_X42_Y41_N28    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|alt_jtag_atlantic:NIOS2_Design_JTAG_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                             ; LCCOMB_X42_Y41_N4     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|alt_jtag_atlantic:NIOS2_Design_JTAG_alt_jtag_atlantic|write~3                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y41_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|fifo_rd~1                                                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y36_N12    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|fifo_wr                                                                                                                                                                                                                                                                                                           ; FF_X45_Y37_N25        ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|ien_AF~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y37_N16    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|r_val~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X45_Y40_N24    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|read_0                                                                                                                                                                                                                                                                                                            ; FF_X43_Y35_N15        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|wr_rfifo                                                                                                                                                                                                                                                                                                          ; LCCOMB_X50_Y36_N14    ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_MMU:mmu|wren~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X41_Y35_N18    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                                                                                                                ; LCCOMB_X46_Y36_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y37_N2     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                                                                ; LCCOMB_X46_Y36_N30    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y37_N2     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                              ; LCCOMB_X47_Y36_N30    ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_dc_wr_data_cnt[3]~2                                                                                                                                                                                                                                                                ; LCCOMB_X47_Y36_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                           ; FF_X48_Y37_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                  ; FF_X55_Y38_N5         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_exc_active_no_break_no_crst                                                                                                                                                                                                                                                        ; LCCOMB_X55_Y37_N24    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_exc_record_baddr~0                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y37_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                ; FF_X56_Y38_N13        ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                       ; FF_X56_Y39_N17        ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                          ; FF_X53_Y37_N9         ; 1099    ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_pipe_flush                                                                                                                                                                                                                                                                         ; FF_X53_Y37_N29        ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_pipe_flush_waddr[29]~24                                                                                                                                                                                                                                                            ; LCCOMB_X58_Y33_N0     ; 29      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                              ; LCCOMB_X54_Y36_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y37_N20    ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|Add11~5                                                                                                                                                                                                                                                                              ; LCCOMB_X63_Y45_N6     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                               ; FF_X67_Y38_N19        ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                   ; LCCOMB_X58_Y32_N0     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                              ; FF_X68_Y41_N17        ; 24      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|D_src2[0]~1                                                                                                                                                                                                                                                                          ; LCCOMB_X67_Y38_N0     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|D_src2[16]~2                                                                                                                                                                                                                                                                         ; LCCOMB_X67_Y38_N28    ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|D_src2[5]~3                                                                                                                                                                                                                                                                          ; LCCOMB_X67_Y38_N30    ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                          ; FF_X54_Y38_N1         ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|Equal399~1                                                                                                                                                                                                                                                                           ; LCCOMB_X57_Y36_N8     ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                            ; LCCOMB_X67_Y32_N0     ; 213     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                               ; LCCOMB_X68_Y33_N14    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                         ; LCCOMB_X68_Y33_N2     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|M_control_reg_rddata[12]~9                                                                                                                                                                                                                                                           ; LCCOMB_X57_Y36_N14    ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|M_ctrl_br                                                                                                                                                                                                                                                                            ; FF_X67_Y32_N29        ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|M_refetch                                                                                                                                                                                                                                                                            ; LCCOMB_X52_Y38_N22    ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_ic_data_module:NIOS2_Design_NIOS2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                         ; LCCOMB_X67_Y34_N30    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_sysclk:the_NIOS2_Design_NIOS2_cpu_debug_slave_sysclk|jxuir                        ; FF_X41_Y43_N29        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_sysclk:the_NIOS2_Design_NIOS2_cpu_debug_slave_sysclk|take_action_ocimem_a         ; LCCOMB_X39_Y42_N28    ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_sysclk:the_NIOS2_Design_NIOS2_cpu_debug_slave_sysclk|take_action_ocimem_a~0       ; LCCOMB_X39_Y41_N10    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_sysclk:the_NIOS2_Design_NIOS2_cpu_debug_slave_sysclk|take_action_ocimem_a~1       ; LCCOMB_X39_Y41_N26    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_sysclk:the_NIOS2_Design_NIOS2_cpu_debug_slave_sysclk|take_action_ocimem_b         ; LCCOMB_X39_Y41_N28    ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_sysclk:the_NIOS2_Design_NIOS2_cpu_debug_slave_sysclk|update_jdo_strobe            ; FF_X41_Y43_N19        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_tck:the_NIOS2_Design_NIOS2_cpu_debug_slave_tck|sr[1]~13                           ; LCCOMB_X41_Y44_N30    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_tck:the_NIOS2_Design_NIOS2_cpu_debug_slave_tck|sr[32]~29                          ; LCCOMB_X39_Y44_N14    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|NIOS2_Design_NIOS2_cpu_debug_slave_tck:the_NIOS2_Design_NIOS2_cpu_debug_slave_tck|sr[36]~21                          ; LCCOMB_X39_Y44_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS2_Design_NIOS2_cpu_debug_slave_phy|virtual_state_sdr~0                                    ; LCCOMB_X41_Y44_N28    ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_debug_slave_wrapper:the_NIOS2_Design_NIOS2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS2_Design_NIOS2_cpu_debug_slave_phy|virtual_state_uir~0                                    ; LCCOMB_X41_Y43_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_avalon_reg:the_NIOS2_Design_NIOS2_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                            ; LCCOMB_X38_Y36_N12    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_oci_break:the_NIOS2_Design_NIOS2_cpu_nios2_oci_break|break_readreg[16]~1                                                                                                          ; LCCOMB_X40_Y41_N14    ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_oci_debug:the_NIOS2_Design_NIOS2_cpu_nios2_oci_debug|resetrequest                                                                                                                 ; FF_X40_Y42_N17        ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_ocimem:the_NIOS2_Design_NIOS2_cpu_nios2_ocimem|MonDReg[0]~17                                                                                                                      ; LCCOMB_X35_Y41_N0     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_ocimem:the_NIOS2_Design_NIOS2_cpu_nios2_ocimem|ociram_reset_req                                                                                                                   ; LCCOMB_X38_Y40_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_ocimem:the_NIOS2_Design_NIOS2_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                     ; LCCOMB_X36_Y36_N22    ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|W_bstatus_reg_eh~3                                                                                                                                                                                                                                                                   ; LCCOMB_X55_Y37_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|W_estatus_reg_eh~0                                                                                                                                                                                                                                                                   ; LCCOMB_X55_Y37_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|W_ienable_reg_irq0_nxt~1                                                                                                                                                                                                                                                             ; LCCOMB_X58_Y37_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|W_pteaddr_reg_vpn_nxt~0                                                                                                                                                                                                                                                              ; LCCOMB_X55_Y37_N8     ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|W_pteaddr_reg_vpn_wr_en~0                                                                                                                                                                                                                                                            ; LCCOMB_X58_Y37_N2     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|W_pteaddr_reg_vpn_wr_en~1                                                                                                                                                                                                                                                            ; LCCOMB_X63_Y33_N30    ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|W_status_reg_pie~1                                                                                                                                                                                                                                                                   ; LCCOMB_X54_Y36_N16    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|W_tlb_rd_operation                                                                                                                                                                                                                                                                   ; FF_X61_Y31_N13        ; 53      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|W_tlbacc_reg_pfn_wr_en~0                                                                                                                                                                                                                                                             ; LCCOMB_X58_Y37_N8     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|W_tlbmisc_reg_pid_wr_en~0                                                                                                                                                                                                                                                            ; LCCOMB_X63_Y32_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|W_tlbmisc_reg_way_wr_en~0                                                                                                                                                                                                                                                            ; LCCOMB_X58_Y37_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                       ; FF_X49_Y32_N21        ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|d_address_offset_field[2]~0                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y37_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y37_N4     ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                  ; LCCOMB_X52_Y37_N10    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                     ; LCCOMB_X47_Y36_N6     ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y42_N24    ; 2305    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                   ; FF_X42_Y33_N17        ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y32_N8     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                               ; LCCOMB_X49_Y32_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y32_N14    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                          ; LCCOMB_X59_Y38_N28    ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                          ; LCCOMB_X50_Y32_N8     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|tlb_wr_en~1                                                                                                                                                                                                                                                                          ; LCCOMB_X58_Y37_N26    ; 18      ; Clock enable, Sync. load, Write enable             ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|udtlb0_wr_en                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y27_N20    ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|udtlb1_wr_en                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y27_N22    ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|udtlb2_wr_en                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y27_N16    ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|udtlb3_wr_en                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y27_N0     ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|udtlb4_wr_en                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y25_N30    ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|udtlb5_wr_en                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y25_N0     ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|udtlb_lru_fifo0_wr_en                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y31_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|udtlb_lru_fifo1_wr_en~1                                                                                                                                                                                                                                                              ; LCCOMB_X48_Y31_N8     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|udtlb_lru_fifo2_wr_en~4                                                                                                                                                                                                                                                              ; LCCOMB_X49_Y31_N12    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|udtlb_lru_fifo3_wr_en~4                                                                                                                                                                                                                                                              ; LCCOMB_X49_Y31_N18    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|udtlb_lru_fifo4_wr_en~4                                                                                                                                                                                                                                                              ; LCCOMB_X49_Y31_N8     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|udtlb_lru_fifo5_wr_en                                                                                                                                                                                                                                                                ; LCCOMB_X50_Y27_N12    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|uitlb0_wr_en                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y29_N30    ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|uitlb1_wr_en                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y29_N24    ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|uitlb2_wr_en                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y29_N10    ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|uitlb3_wr_en                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y29_N20    ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|uitlb_lru_fifo0_wr_en~0                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y32_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|uitlb_lru_fifo1_wr_en~1                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y32_N10    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|uitlb_lru_fifo2_wr_en~1                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y31_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|uitlb_lru_fifo3_wr_en~3                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y32_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|utlb_fill_starting~1                                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y31_N22    ; 47      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|d_writedata[15]~32                                                                                                                                                                                                                                                                                              ; LCCOMB_X46_Y37_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|NIOS2_Design_SDRAM_input_efifo_module:the_NIOS2_Design_SDRAM_input_efifo_module|entry_0[61]~0                                                                                                                                                                                                                   ; LCCOMB_X33_Y35_N22    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|NIOS2_Design_SDRAM_input_efifo_module:the_NIOS2_Design_SDRAM_input_efifo_module|entry_1[61]~0                                                                                                                                                                                                                   ; LCCOMB_X33_Y35_N4     ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|Selector27~6                                                                                                                                                                                                                                                                                                    ; LCCOMB_X25_Y30_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|Selector34~2                                                                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y32_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y34_N14    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|active_rnw~4                                                                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y32_N24    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[10]~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y31_N16    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_state.000010000                                                                                                                                                                                                                                                                                               ; FF_X25_Y32_N17        ; 74      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_state.001000000                                                                                                                                                                                                                                                                                               ; FF_X27_Y32_N11        ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                               ; LCCOMB_X39_Y37_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                   ; LCCOMB_X40_Y36_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                               ; LCCOMB_X31_Y34_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|NIOS2_Design_mm_interconnect_0_cmd_mux_001:cmd_mux_003|update_grant~0                                                                                                                                                                                                                   ; LCCOMB_X31_Y34_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                ; LCCOMB_X41_Y34_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                 ; LCCOMB_X36_Y32_N0     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                 ; LCCOMB_X36_Y32_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                 ; LCCOMB_X36_Y32_N6     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                 ; LCCOMB_X36_Y32_N16    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                 ; LCCOMB_X35_Y31_N8     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                 ; LCCOMB_X35_Y31_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                 ; LCCOMB_X36_Y32_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                             ; LCCOMB_X36_Y32_N10    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter|pending_response_count[2]~0                                                                                                                                                                                                     ; LCCOMB_X45_Y34_N18    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter|save_dest_id~2                                                                                                                                                                                                                  ; LCCOMB_X41_Y35_N6     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|pending_response_count[2]~0                                                                                                                                                                                              ; LCCOMB_X40_Y34_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|save_dest_id~2                                                                                                                                                                                                           ; LCCOMB_X41_Y32_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X50_Y35_N0     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                   ; LCCOMB_X50_Y35_N12    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                                                                                           ; LCCOMB_X45_Y35_N12    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y35_N16    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y35_N20    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X50_Y35_N14    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_timer_0:timer_1|always0~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y34_N0     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_timer_0:timer_1|always0~1                                                                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y34_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_timer_0:timer_1|control_wr_strobe                                                                                                                                                                                                                                                                                           ; LCCOMB_X47_Y34_N4     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_timer_0:timer_1|period_h_wr_strobe                                                                                                                                                                                                                                                                                          ; LCCOMB_X48_Y34_N6     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_timer_0:timer_1|period_l_wr_strobe                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y34_N30    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_timer_0:timer_1|snap_strobe~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X48_Y34_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_uart:uart|NIOS2_Design_uart_regs:the_NIOS2_Design_uart_regs|control_wr_strobe                                                                                                                                                                                                                                               ; LCCOMB_X43_Y33_N14    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_uart:uart|NIOS2_Design_uart_rx:the_NIOS2_Design_uart_rx|got_new_char                                                                                                                                                                                                                                                        ; LCCOMB_X46_Y31_N14    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_uart:uart|NIOS2_Design_uart_rx:the_NIOS2_Design_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                                            ; LCCOMB_X46_Y31_N4     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_uart:uart|NIOS2_Design_uart_tx:the_NIOS2_Design_uart_tx|always4~0                                                                                                                                                                                                                                                           ; LCCOMB_X39_Y33_N24    ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_uart:uart|NIOS2_Design_uart_tx:the_NIOS2_Design_uart_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                                ; LCCOMB_X43_Y33_N22    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_uart:uart|NIOS2_Design_uart_tx:the_NIOS2_Design_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                                                     ; LCCOMB_X45_Y32_N30    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                            ; FF_X59_Y3_N25         ; 144     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; NIOS2_Design:NIOS2|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                       ; FF_X41_Y40_N9         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2_Design:NIOS2|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                        ; FF_X41_Y40_N1         ; 672     ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; NIOS2_Design:NIOS2|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                        ; FF_X41_Y40_N1         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0        ; 204     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0        ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; altpll0:PLL|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                          ; PLL_1                 ; 3568    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|BWHK8171_2                                                                                                                                                                                                                                                                                                       ; FF_X43_Y42_N21        ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|FWCA1915[0]                                                                                                                                                                                                                                                                                                      ; FF_X47_Y42_N1         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|BMIN0175[0]                                                                                                                                                                                                                      ; FF_X25_Y23_N15        ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_0                                                                                                                                                                                                                                         ; FF_X33_Y45_N19        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_1                                                                                                                                                                                                                                         ; FF_X33_Y45_N25        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_2                                                                                                                                                                                                                                         ; FF_X36_Y52_N19        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_3                                                                                                                                                                                                                                         ; FF_X36_Y52_N17        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_4                                                                                                                                                                                                                                         ; FF_X49_Y60_N19        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_5                                                                                                                                                                                                                                         ; FF_X49_Y60_N25        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_6                                                                                                                                                                                                                                         ; FF_X52_Y63_N19        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7                                                                                                                                                                                                                                         ; FF_X52_Y63_N25        ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0                                                                                                                                                                                                                                         ; LCCOMB_X25_Y23_N28    ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|\SQHZ7915:13:AMGP4450_1                                                                                                                                                                                                                            ; LCCOMB_X29_Y45_N24    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|HENC6638~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y45_N24    ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[0]~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y44_N14    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X45_Y44_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y42_N30    ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X43_Y42_N20    ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X47_Y42_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X47_Y43_N17        ; 64      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X46_Y44_N12    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X46_Y44_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X45_Y44_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                            ; LCCOMB_X45_Y43_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                           ; LCCOMB_X45_Y43_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~17                             ; LCCOMB_X42_Y42_N26    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~18              ; LCCOMB_X46_Y44_N6     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~21              ; LCCOMB_X47_Y44_N30    ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                ; LCCOMB_X43_Y45_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X46_Y45_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~10                    ; LCCOMB_X46_Y43_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                     ; LCCOMB_X46_Y45_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]~21      ; LCCOMB_X41_Y43_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~17 ; LCCOMB_X42_Y43_N10    ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~24 ; LCCOMB_X41_Y43_N6     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X42_Y45_N13        ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X43_Y45_N11        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X43_Y45_N3         ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X46_Y45_N19        ; 72      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~0          ; LCCOMB_X47_Y42_N8     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X43_Y45_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X43_Y44_N9         ; 39      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X45_Y44_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_oci_debug:the_NIOS2_Design_NIOS2_cpu_nios2_oci_debug|resetrequest ; FF_X40_Y42_N17     ; 3       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                    ; LCCOMB_X41_Y42_N24 ; 2305    ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; NIOS2_Design:NIOS2|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                            ; FF_X59_Y3_N25      ; 144     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; NIOS2_Design:NIOS2|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                        ; FF_X41_Y40_N1      ; 672     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                ; JTAG_X1_Y37_N0     ; 204     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; altpll0:PLL|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                          ; PLL_1              ; 3568    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7                                                                                                                         ; FF_X52_Y63_N25     ; 20      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0                                                                                                                         ; LCCOMB_X25_Y23_N28 ; 17      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                              ;
+------------------------------------------------------------------------------------+---------+
; Name                                                                               ; Fan-Out ;
+------------------------------------------------------------------------------------+---------+
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|A_mem_stall ; 1099    ;
+------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_r:the_NIOS2_Design_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                 ; M9K_X51_Y36_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2_Design:NIOS2|NIOS2_Design_JTAG:jtag|NIOS2_Design_JTAG_scfifo_w:the_NIOS2_Design_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                 ; M9K_X51_Y40_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2_Design:NIOS2|NIOS2_Design_MMU:mmu|altsyncram:the_altsyncram|altsyncram_af22:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                   ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; NIOS2_Design_MMU.hex ; M9K_X37_Y36_N0, M9K_X37_Y37_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_bht_module:NIOS2_Design_NIOS2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None                 ; M9K_X64_Y35_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_dc_data_module:NIOS2_Design_NIOS2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X51_Y38_N0, M9K_X51_Y41_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_dc_tag_module:NIOS2_Design_NIOS2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_5jc1:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 19           ; 64           ; 19           ; yes                    ; no                      ; yes                    ; no                      ; 1216  ; 64                          ; 19                          ; 64                          ; 19                          ; 1216                ; 1    ; None                 ; M9K_X51_Y37_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_dc_victim_module:NIOS2_Design_NIOS2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                 ; M9K_X51_Y39_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_ic_data_module:NIOS2_Design_NIOS2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                 ; M9K_X51_Y35_N0, M9K_X51_Y34_N0, M9K_X51_Y32_N0, M9K_X51_Y33_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_ic_tag_module:NIOS2_Design_NIOS2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; None                 ; M9K_X51_Y30_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_ocimem:the_NIOS2_Design_NIOS2_cpu_nios2_ocimem|NIOS2_Design_NIOS2_cpu_ociram_sp_ram_module:NIOS2_Design_NIOS2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                 ; M9K_X37_Y40_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_register_bank_a_module:NIOS2_Design_NIOS2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                 ; M9K_X64_Y40_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_register_bank_b_module:NIOS2_Design_NIOS2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                 ; M9K_X64_Y39_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_tlb_module:NIOS2_Design_NIOS2_cpu_tlb|altsyncram:the_altsyncram|altsyncram_4qc1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 45           ; 256          ; 45           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 256                         ; 45                          ; 256                         ; 45                          ; 11520               ; 2    ; None                 ; M9K_X64_Y32_N0, M9K_X64_Y31_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |NIOS2_PROJETO|NIOS2_Design:NIOS2|NIOS2_Design_MMU:mmu|altsyncram:the_altsyncram|altsyncram_af22:auto_generated|ALTSYNCRAM                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                     ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X71_Y41_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X71_Y37_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_mult_cell:the_NIOS2_Design_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X71_Y38_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 9,445 / 342,891 ( 3 % ) ;
; C16 interconnects     ; 114 / 10,120 ( 1 % )    ;
; C4 interconnects      ; 6,018 / 209,544 ( 3 % ) ;
; Direct links          ; 963 / 342,891 ( < 1 % ) ;
; Global clocks         ; 8 / 20 ( 40 % )         ;
; Local interconnects   ; 2,831 / 119,088 ( 2 % ) ;
; R24 interconnects     ; 266 / 9,963 ( 3 % )     ;
; R4 interconnects      ; 7,759 / 289,782 ( 3 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.09) ; Number of LABs  (Total = 474) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 33                            ;
; 2                                           ; 26                            ;
; 3                                           ; 17                            ;
; 4                                           ; 11                            ;
; 5                                           ; 6                             ;
; 6                                           ; 8                             ;
; 7                                           ; 6                             ;
; 8                                           ; 8                             ;
; 9                                           ; 8                             ;
; 10                                          ; 3                             ;
; 11                                          ; 15                            ;
; 12                                          ; 9                             ;
; 13                                          ; 20                            ;
; 14                                          ; 29                            ;
; 15                                          ; 73                            ;
; 16                                          ; 202                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.66) ; Number of LABs  (Total = 474) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 363                           ;
; 1 Clock                            ; 443                           ;
; 1 Clock enable                     ; 221                           ;
; 1 Sync. clear                      ; 19                            ;
; 1 Sync. load                       ; 55                            ;
; 2 Async. clears                    ; 25                            ;
; 2 Clock enables                    ; 127                           ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.30) ; Number of LABs  (Total = 474) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 12                            ;
; 2                                            ; 26                            ;
; 3                                            ; 11                            ;
; 4                                            ; 14                            ;
; 5                                            ; 7                             ;
; 6                                            ; 12                            ;
; 7                                            ; 4                             ;
; 8                                            ; 6                             ;
; 9                                            ; 7                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 7                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 5                             ;
; 16                                           ; 12                            ;
; 17                                           ; 11                            ;
; 18                                           ; 15                            ;
; 19                                           ; 11                            ;
; 20                                           ; 24                            ;
; 21                                           ; 27                            ;
; 22                                           ; 27                            ;
; 23                                           ; 28                            ;
; 24                                           ; 39                            ;
; 25                                           ; 25                            ;
; 26                                           ; 22                            ;
; 27                                           ; 30                            ;
; 28                                           ; 19                            ;
; 29                                           ; 21                            ;
; 30                                           ; 12                            ;
; 31                                           ; 11                            ;
; 32                                           ; 16                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.90) ; Number of LABs  (Total = 474) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 42                            ;
; 2                                               ; 33                            ;
; 3                                               ; 24                            ;
; 4                                               ; 19                            ;
; 5                                               ; 23                            ;
; 6                                               ; 27                            ;
; 7                                               ; 35                            ;
; 8                                               ; 29                            ;
; 9                                               ; 33                            ;
; 10                                              ; 33                            ;
; 11                                              ; 33                            ;
; 12                                              ; 21                            ;
; 13                                              ; 28                            ;
; 14                                              ; 21                            ;
; 15                                              ; 17                            ;
; 16                                              ; 23                            ;
; 17                                              ; 6                             ;
; 18                                              ; 5                             ;
; 19                                              ; 3                             ;
; 20                                              ; 2                             ;
; 21                                              ; 2                             ;
; 22                                              ; 2                             ;
; 23                                              ; 1                             ;
; 24                                              ; 6                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
; 30                                              ; 1                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.11) ; Number of LABs  (Total = 474) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 4                             ;
; 3                                            ; 14                            ;
; 4                                            ; 24                            ;
; 5                                            ; 16                            ;
; 6                                            ; 11                            ;
; 7                                            ; 14                            ;
; 8                                            ; 6                             ;
; 9                                            ; 6                             ;
; 10                                           ; 12                            ;
; 11                                           ; 13                            ;
; 12                                           ; 20                            ;
; 13                                           ; 20                            ;
; 14                                           ; 13                            ;
; 15                                           ; 8                             ;
; 16                                           ; 14                            ;
; 17                                           ; 12                            ;
; 18                                           ; 10                            ;
; 19                                           ; 22                            ;
; 20                                           ; 21                            ;
; 21                                           ; 21                            ;
; 22                                           ; 24                            ;
; 23                                           ; 18                            ;
; 24                                           ; 7                             ;
; 25                                           ; 18                            ;
; 26                                           ; 17                            ;
; 27                                           ; 14                            ;
; 28                                           ; 11                            ;
; 29                                           ; 14                            ;
; 30                                           ; 14                            ;
; 31                                           ; 11                            ;
; 32                                           ; 7                             ;
; 33                                           ; 6                             ;
; 34                                           ; 4                             ;
; 35                                           ; 8                             ;
; 36                                           ; 5                             ;
; 37                                           ; 6                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 55           ; 58           ; 58           ; 0            ; 0            ; 62        ; 58           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 62        ; 62        ; 62        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 7            ; 4            ; 4            ; 62           ; 62           ; 0         ; 4            ; 62           ; 62           ; 62           ; 62           ; 62           ; 62           ; 62           ; 62           ; 62           ; 62           ; 29           ; 62           ; 62           ; 29           ; 62           ; 62           ; 62           ; 62           ; 0         ; 0         ; 0         ; 62           ; 62           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; DRAM_CLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "NIOS2_PROJETO"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "altpll0:PLL|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/db/altpll0_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for altpll0:PLL|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] port File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/db/altpll0_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -60 degrees (-3333 ps) for altpll0:PLL|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] port File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/db/altpll0_altpll.v Line: 43
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical AMGP4450_0]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_0]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_1]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_2]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_3]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_4]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_5]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_6]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_7]
        Info (332166): set_disable_timing [get_cells -hierarchical ZNXJ5711_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'NIOS2_Design/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'NIOS2_Design/synthesis/submodules/NIOS2_Design_NIOS2_cpu.sdc'
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|m_addr[9] is being clocked by CLOCK_50
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: PLL|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node altpll0:PLL|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1) File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/db/altpll0_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altpll0:PLL|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_1) File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/db/altpll0_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7  File: /opt/intelFPGA_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7~0 File: /opt/intelFPGA_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0  File: /opt/intelFPGA_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_oci_debug:the_NIOS2_Design_NIOS2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: /opt/intelFPGA_lite/18.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node NIOS2_Design:NIOS2|altera_reset_controller:rst_controller|r_sync_rst  File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/NIOS2_Design/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|active_rnw~4 File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/NIOS2_Design/synthesis/submodules/NIOS2_Design_SDRAM.v Line: 215
        Info (176357): Destination node NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|active_cs_n~0 File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/NIOS2_Design/synthesis/submodules/NIOS2_Design_SDRAM.v Line: 212
        Info (176357): Destination node NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|active_cs_n~1 File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/NIOS2_Design/synthesis/submodules/NIOS2_Design_SDRAM.v Line: 212
        Info (176357): Destination node NIOS2_Design:NIOS2|altera_reset_controller:rst_controller|WideOr0~0 File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/NIOS2_Design/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info (176357): Destination node NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|i_refs[0] File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/NIOS2_Design/synthesis/submodules/NIOS2_Design_SDRAM.v Line: 356
        Info (176357): Destination node NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|i_refs[2] File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/NIOS2_Design/synthesis/submodules/NIOS2_Design_SDRAM.v Line: 356
        Info (176357): Destination node NIOS2_Design:NIOS2|NIOS2_Design_SDRAM:sdram|i_refs[1] File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/NIOS2_Design/synthesis/submodules/NIOS2_Design_SDRAM.v Line: 356
Info (176353): Automatically promoted node NIOS2_Design:NIOS2|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/NIOS2_Design/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOS2_Design:NIOS2|NIOS2_Design_NIOS2:nios2|NIOS2_Design_NIOS2_cpu:cpu|NIOS2_Design_NIOS2_cpu_nios2_oci:the_NIOS2_Design_NIOS2_cpu_nios2_oci|NIOS2_Design_NIOS2_cpu_nios2_oci_debug:the_NIOS2_Design_NIOS2_cpu_nios2_oci_debug|resetrequest  File: /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/NIOS2_Design/synthesis/submodules/NIOS2_Design_NIOS2_cpu.v Line: 662
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 114 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:37
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X58_Y24 to location X68_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 3.06 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:12
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 33 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
Info (144001): Generated suppressed messages file /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/output_files/NIOS2_PROJETO.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 1984 megabytes
    Info: Processing ended: Tue Jan 29 18:11:17 2019
    Info: Elapsed time: 00:02:17
    Info: Total CPU time (on all processors): 00:02:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/wberbert/Documentos/mestrado/Quartus/NIOS2_SOFT_CORE/output_files/NIOS2_PROJETO.fit.smsg.


