# Ответы на теорию
* [1-18  вопросы](#1-18)
* [19-36 вопросы](#19-36)
* [37-54 вопросы](#37-54)
* [55-72 вопросы](#55-72)
* [73-88 вопросы](#73-88)

***

## 1-18


## 19-36


## 37-54

* [40 вопрос](#40)
* [48 вопрос](#48)
* [52 вопрос](#52)

### 40
### Регистры. Регистры памяти (параллельные регистры), УГО. Структурная схема (на D – триггерах). 
Лекция 4, стр. 3

Регистры памяти - простейший вид регистров. Их назначение - хранить двоичную информацию небольшого объема в течение короткого промежутка времени. Эти регистры представляют собой, как правило, набор синхронных триггеров , каждый из которых хранит один разряд двоичного числа. Ввод (запись, загрузка) и вывод (считывание) информации производится одновременно во всех разрядах параллельным кодом. Запись обеспечивается тактовым импульсом. С приходом очередного тактового импульса происходит обновление записанной информации.	Сигналы на выходах триггеров характеризуют выходную информацию. Считывание может производиться в прямом или в инверсном коде (в последнем случае - с инверсных выходов). Регистры памяти (хранения) представляют собой, по существу, наборы триггеров с независимыми информационными входами и общим тактовым входом. 

В параллельных регистрах каждый из триггеров имеет свой независимый информационный вход (D) и свой независимый информационный выход. Тактовые входы (С) всех триггеров соединены между собой. В результате параллельный регистр представляет собой многоразрядный, многовходовый триггер. Основой регистра памяти, как правило, являются D-триггеры, которые на своих выходах повторяют значения сигналов на входах. При логическом сигнале 1, на входе синхронизации, осуществляется параллельный ввод входной информации в регистр.

Параллельные регистры, в свою очередь, делятся на две группы:
- Регистры, срабатывающие по фронту управляющего сигнала С (или тактируемые регистры).
- Регистры, срабатывающие по уровню управляющего сигнала С (или стробируемые регистры).

 ![](https://github.com/Alexsun8/5sem/raw/main/Схемотехника/иллюстрации/q40_1.png)
 
### 48
### Делители частоты. Делитель частоты с коэффициентом деления N=5. Таблица состояний, структурная схема, временные диаграммы. 
Лекция 3, стр. 17 и стр. 19-20

Делитель частоты — устройство, которое при подаче на его вход периодической последовательности импульсов формирует на выходе такую же последовательность, но имеющую частоту повторения импульсов, в некоторое число раз меньшую, чем частота импульсов входной последовательности.

Отличие делителей частоты от счетчиков состоит в следующем. В счетчике каждая комбинация состояний триггеров определяет в некоторой системе счисления число импульсов, поступивших к данному моменту времени. В делителе частоты последовательность состояний может быть выбрана произвольной, важно лишь обеспечить заданный период цикла N. Последовательность состояний выбирается из соображений обеспечения при заданном N наибольшей простоты межтриггерных связей. Эти связи должны выполняться непосредственным соединением выходов одних триггеров со входами других без логических элементов. Счетчик, имеющий то же значение N, может исполнять роль делителя частоты, однако следует иметь в виду, что такое решение будет неэкономичным.

Рассмотрим схемы делителей частоты с различными коэффициентами деления N = 5:

![](https://github.com/Alexsun8/5sem/raw/main/Схемотехника/иллюстрации/q48_1.png)
 
![](https://github.com/Alexsun8/5sem/raw/main/Схемотехника/иллюстрации/q48_2.png)

![](https://github.com/Alexsun8/5sem/raw/main/Схемотехника/иллюстрации/q48_3.png)

Как видно из временных диаграмм, на выходах триггеров всегда образуется последовательность импульсов с частотой в три  и пять раз более низкой, чем частота импульсов на входе делителей.

### 52
### Счетчики. Асинхронный вычитающий счетчик. Схема, таблица состояний, временные диаграммы(на примере последовательного 4-х разрядного вычитающего счетчика на D-триггерах). 
Лекция 3, стр. 2 и стр. 4

Счетчиком называют цифровое устройство, предназначенное для подсчета числа импульсов. В процессе работы счетчик последовательно изменяет свое состояние в определенном порядке. Длина списка разрешенных состояний счетчика называется модулем счета Кс. Одно из возможных состояний счетчика принимается за начальное. Если счетчик начал счет от начального состояния, то каждый импульс, кратный модулю счета Кс, снова устанавливает счетчик в начальное состояние, а на выходе счетчика появляется сигнал переноса Р (или займа Z).

Последовательность внутренних состояний счетчика можно кодировать различными способами. Чаще всего используют двоичное (двоичные счетчики) или двоично-десятичное (декадные счетчики) кодирование. Кроме этого находят применение счетчики с одинарным кодированием, когда состояние счетчика представлено местом расположения одной-единственной единицы или одного-единственного нуля (кольцевые счетчики), и унитарное кодирование, когда состояние счетчика представлено числом единиц или нулей (счетчики Джонсона).

Если коды расположены в возрастающем порядке, то счетчик называют суммирующим (Up-counter). Cуммирующий вход помечают символом «+1». Счетчики, у которых коды расположены в убывающем порядке, называют вычитающими (Down-counter). Вычитающий вход помечают символом «-1». Счетчики, у которых направление перебора кода может изменяться, называют реверсивными (Up/Down counter).

Счетчики и делители подразделяются на асинхронные и синхронные. 

Асинхронные счётчики обладают минимальным быстродействием. При изменении состояния многих триггеров в счётчике эти триггеры меняют  состояния  последовательно.  В  результате  счётчик  перебирает  во  время переключения все в этом случае возможные состояния.
Подобные счётчики удобны тем, что легко реализуются с любой разрядностью на отдельных D-триггерах или двухступенчатых или на JK-триггерах. Рассмотрим некоторые возможные схемные решения на D-триггерах.

![](https://github.com/Alexsun8/5sem/raw/main/Схемотехника/иллюстрации/q52_1.png)


## 55-72


## 73-88
 
* [73 вопрос](#73)
* [74 вопрос](#74)
* [75 вопрос](#75)
* [76 вопрос](#76)
* [77 вопрос](#77)
* [78 вопрос](#78)
* [79 вопрос](#79)
 

### 73
Лекция_9_ЦС.pptx
Назначение, состав и структура АЛУ.
Все основные операции по преобразованию данных в ЗВМ производятся в операционных блоках, которые в большинстве случаев называются арифметическо- 
логическим устройством(АЛУ). Набор операций, выполняемых АЛУ универсальных ЭВМ, должен быть функционально полным, т.е., обеспечивать реализацию любого
вычислительного алгоритма. И хотя функциональную полноту можно обеспечить очень узким набором операций, число различных операций, выполняемых в АЛУ, обычно
составляет от нескольких десятков до нескольких сотен. Это обеспечивает сокращение длины программ и повышение быстродействия ЭВМ в целом.
Как правило, в любом АЛУ предусмотрена возможность выполнения четырех основных арифетических операций, нескольких логических операций, а также сдвигов.
Набор операций АЛУ является одной из основных его характеристик. Так как АЛУ является законченным в функциональном отношении устройством, то
на него распространяются общие закономерности технических систем. Поэтому в составе АЛУ в общем случае можно выделить четыре группы узлов, соответствующих основным системным процессам:
* хранения,
* передачи,
* преобразования,
* управления.

### 74
К узлам хранения в АЛУ относятся:
регистры, обеспечивающие хранение операндов, промежуточных и окончательных результатов;
триггеры, позволяющие хранить различные признаки результатов или какие-либо вспомогательные биты.
В некоторых случаях регистры АЛУ образуют блок регистровой памяти, а триггеры (называемые также флажками) объединяются в регистр состояния.
шины, соединяющие отдельные блоки АЛУ;
* блоки вентилей (схем И) и мультиплексоры, обеспечивающие выполнение
передачи по выбранному направлению и в нужный момент времени.
К группе узлов преобразования могут относиться:
* сумматоры, выполняющие в ряде случаев несколько различных микроопераций;
* схемы выполнения логических операций, иногда совмещаемые с сумматорами;
* схемы коррекции, например, для операций десятичной арифметики;
* схемы сдвига (сдвигатели);
* преобразователи кодов, служащие для получения обратных или дополнительныхкодов;
* счетчики, используемые для вспомогательных преобразований и для подсчета числа циклов в циклических операциях.
К узлам управления можно отнести:
* блок управления АЛУ (если таковой имеется отдельно);
* дешифраторы управляющих сигналов (кодов);
* схемы формирования логических условий (признаков), используемых организации ветвлений в микропрограммах выполнения операций.

### 75
АЛУ. Типовая структурная схема АЛУ, назначение элементов. - 4 СЛАЙД 9 ЛЕКЦИЯ

### 76
Запоминающие устройства (ЗУ). Классификация полупроводниковых ЗУ.
Адресные ЗУ. - ЛЕКЦИЯ 12 СЛАЙД 6

### 77

### 78

### 79
Вопрос 79:
Лекция 12 страницы 9-14
Дополнительно
Лекция 14 с 1-3
Лекция 15 с 1-3

### 80

### 81
Лекция 14.
слайды 3-7, 15-17

### 82
Лекция 14
14 слайд
+ из инета:
Запоминающий элемент (ЗЭ) статического ОЗУ. Схема ЗЭ на МДП транзисторах, принцип работы.
Лекция 14. В статических ОЗУ запоминающий элемент может хранить записанную информацию неограниченно долго (при наличии питающего напряжения).
Роль запоминающего элемента в статическом ОЗУ исполняет триггер. Такой триггер представляет собой схему с двумя устойчивыми состояниями, обычно со­стоящую из четырех или шести транзисторов. Схема с четырьмя транзи­сторами обеспечивает большую емкость микросхемы, а, следовательно, меньшую стоимость, однако у такой схемы большой ток утечки, когда информация просто хранится. Также триггер на четырех транзисторах более чувствителен к воздей­ствию внешних источников излучения, которые могут стать причиной потери ин­формации. Наличие двух дополнительных транзисторов позволяет в какой-то мере компенсировать упомянутые недостатки схемы на четырех транзисторах, но, главное — увеличить быстродействие памяти.
![Иллюстрация к 82](https://github.com/Alexsun8/5sem/raw/main/Схемотехника/иллюстрации/83img1.png)

### 83

### 84

### 85

### 86
лекция 14 на странице 7 изображена структура 2DM

### 87

### 88
