(
(in
(r12 r13 r14 r15 rbp rbx)
(r12 r13 r14 r15 rbp rbx rdi)
(r12 r13 r14 r15 rbp rbx rdi rsi)
(r12 r13 r14 r15 rax rbp rbx)
(%addr1 r12 r13 r14 r15 rax rbp rbx)
(%addr1 r12 r13 r14 r15 rax rbp rbx)
(%addr1 r12 r13 r14 r15 rax rbp rbx)
(%addr1 r12 r13 r14 r15 rax rbp rbx)
(%addr1 r12 r13 r14 r15 rax rbp rbx)
(%addr1 r12 r13 r14 r15 rbp rbx rdi)
(%addr1 r12 r13 r14 r15 rbp rbx)
(%addr1 r12 r13 r14 r15 rbp rbx rdi)
(%addr1 r12 r13 r14 r15 rbp rbx rdi rsi)
(%addr1 r12 r13 r14 r15 rax rbp rbx)
(%addr1 %addr2 r12 r13 r14 r15 rax rbp rbx)
(%addr1 %addr2 r12 r13 r14 r15 rax rbp rbx)
(%addr1 %addr2 r12 r13 r14 r15 rax rbp rbx)
(%addr1 %addr2 r12 r13 r14 r15 rax rbp rbx)
(%addr1 %addr2 r12 r13 r14 r15 rax rbp rbx)
(%addr1 %addr2 r12 r13 r14 r15 rbp rbx rdi)
(%addr1 %addr2 r12 r13 r14 r15 rbp rbx)
(%addr2 r12 r13 r14 r15 rbp rbx rdi)
(r12 r13 r14 r15 rbp rbx rdi rsi)
(r12 r13 r14 r15 rbp rbx rdi rsi)
(r12 r13 r14 r15 rax rbp rbx)
(r12 r13 r14 r15 rax rbp rbx)
(r12 r13 r14 r15 rbp rbx rdi)
(r12 r13 r14 r15 rax rbp rbx)
)

(out
(r12 r13 r14 r15 rbp rbx rdi)
(r12 r13 r14 r15 rbp rbx rdi rsi)
(r12 r13 r14 r15 rax rbp rbx)
(%addr1 r12 r13 r14 r15 rax rbp rbx)
(%addr1 r12 r13 r14 r15 rax rbp rbx)
(%addr1 r12 r13 r14 r15 rax rbp rbx)
(%addr1 r12 r13 r14 r15 rax rbp rbx)
(%addr1 r12 r13 r14 r15 rax rbp rbx)
(%addr1 r12 r13 r14 r15 rbp rbx rdi)
(%addr1 r12 r13 r14 r15 rbp rbx)
(%addr1 r12 r13 r14 r15 rbp rbx rdi)
(%addr1 r12 r13 r14 r15 rbp rbx rdi rsi)
(%addr1 r12 r13 r14 r15 rax rbp rbx)
(%addr1 %addr2 r12 r13 r14 r15 rax rbp rbx)
(%addr1 %addr2 r12 r13 r14 r15 rax rbp rbx)
(%addr1 %addr2 r12 r13 r14 r15 rax rbp rbx)
(%addr1 %addr2 r12 r13 r14 r15 rax rbp rbx)
(%addr1 %addr2 r12 r13 r14 r15 rax rbp rbx)
(%addr1 %addr2 r12 r13 r14 r15 rbp rbx rdi)
(%addr1 %addr2 r12 r13 r14 r15 rbp rbx)
(%addr2 r12 r13 r14 r15 rbp rbx rdi)
(r12 r13 r14 r15 rbp rbx rdi rsi)
(r12 r13 r14 r15 rbp rbx rdi rsi)
(r12 r13 r14 r15 rax rbp rbx)
(r12 r13 r14 r15 rax rbp rbx)
(r12 r13 r14 r15 rbp rbx rdi)
(r12 r13 r14 r15 rax rbp rbx)
()
)

)
