電容乘法器 電路 、 跨阻抗 放大器電路 、 用於 電容 相乘 之 裝置 及 用於 電容 相乘 之 方法 CAP AC IT ANC E   MU LT IPL IE R   CI RC UI T ,   TRANS IMP EDA NC E   AMP LIF IE R   CI RC UI T ,   APP AR AT US   F OR   CAP AC IT ANC E   MU LT IPL Y IN G ,   AND   ME TH OD   F OR   CAP AC IT ANC E   MU LT IPL Y IN G 
 本 發明 係 關於 一種 電容乘法器 電路 ， 其 經組態 以 感測 一 穿過 該 電路 之一 RC濾波器 中的 一 電容器 之 電流 且 相乘 該 電流 以便 在 不 添加 額外 電路 或 要求 額外 功率 之 情形 下 達成 一 電容乘法器 效應 。 該 電路 包括 一 RC濾波器 、 一經 連接 至 一 濾波器輸出 之 第一 信號路徑 及 一經 連接 至 一至 該 濾波器 之 輸入的 第二 信號路徑 。 一 穿過 該 濾波器 之 電流輸出 ( i out 
 ) 在 該 兩個 路徑 之間 分裂 ， 在 該 第一 路徑 中經 感測 且 在 該 第二路徑 中經 相乘 。 該經 相乘 電流 自該 第二路徑 反饋 至該 濾波器 輸入 以 提高 電容器 C 之 有效電容 。 該 電容乘法器 電路 在 提高 該 濾波器 中之該 電容器的 該 有效電容 之 過程中 不 影響 整個 電路 之 頻率回應 、 線性 效能 及 / 或 穩定性 。 A   capacitance   multiplier   circuit   is   configured   to   sense   a   current   through   a   capacitor   in   an   RC   filter   of   the   circuit   and   to   multiply   the   current   so   as   to   a chi eve   a   capacitance   multiplier   effect   with out   ad di ng   addition al   circuitry   or   r equi ring   addition al   power .   The   circuit   in clu des   an   RC   filter ,   a   first   signal   path   connected   to   a   filter   output ,   and   a   second   signal   path   connected   to   an   input   to   the   filter .   A   current   output   through   the   filter   ( i out 
 )   is   split   between   the   two   paths ,   sensed   in   the   first   path   and   multiplied   in   the   second   path .   The   multiplied   current   is   fed   back   from   the   second   path   to   the   filter   input   to   raise   the   effective   capacitance   of   capacitor   C.   The   capacitance   multiplier   circuit ,   in   raising   the   effective   capacitance   of   the   capacitor   in   the   filter ,   do es   not   affect   the   frequency   response ,   linearity   performance   and / or   stability   of   the   overall   circuit . 
 實例 實施例 大體 而言 係 關於 一種 電容乘法器 電路 且 係 關於 一種 具有 電容乘法器 之 跨阻抗放大器 ( TI A ) 電路 。 
 通常 在 晶片上 系統 ( SoC ) 整合 中 ， 晶片上 電容器 佔據 大量 矽 有效面積 ， 由此 減少 其 在 晶片上 佔據 之 表面面積 之量 係 合意 的 。 一 解決 此 問題 之 方式 已為 在 晶片上 使用 電容乘法器 電路 ， 以 使得 較 小 1X 電容器 可 在 晶片上 形成 ， 但視 電路 中 電容 之 設計要求 而定 ， 電容 相乘 能夠 在 晶片上 之 電路 中 充當 5X 或 10 X 電容器 。 
 電容乘法器 可 廣泛 分類為 兩個基 本 類別 ： 諸如 米勒 電容乘法器 之 基於 電壓 之 電容乘法器 ； 及 基於 電流 之 電容乘法器 。 米勒 電容乘法器 在 其 基本形式 上 感測 穿過 電容器 之 電壓 且 反饋 一 電壓 。 在 基於 電流 之 電容乘法器 中 ， 穿過 電容器 之 電流 經 感測 、 相乘 且 反饋 至 濾波器 以 提高 有效電容 。 
 然而 ， 舉例 而言 ， 米勒 電容乘法器 要求 將 額外 功率 及 稱為 主動電容 器 乘法器 之 電路 添加 至 諸如 跨阻抗放大器 ( TI A ) 之 現有電路 。 此 額外 電路 使得 信號流 過可 引起 影響 具有 額外 主動電容 器 乘法器電路 之 整個 放大器電路 的 頻率回應 之 額外 極點 及 零的 額外節 點 。 因此 ， 此 額外 電路 在 小 晶片表面 上 係不 合意 的 ， 且 整個 電路 之 頻率回應 穩定性 可 受 不利影響 。 
 在 習知 電流感測 電容乘法器 中 ， 電路 感測 穿過 電容器 之 電流 且 相乘 電流 與 有效電容 之 所得 增大 。 在 習知 實例 中 ， 乘法器電路 包括 與 另一 金氧半導體 ( MOS ) 電晶體 或 雙極 器件 形成 電流鏡 面之 MOS電晶體 或 雙極 器件 ， 且 感測 穿過 RC濾波器 之 電流 。 在 此 習知 電流感測電 容 乘法器電路 中 ， 乘法器電路 在將 電流 鏡面反射 回至 輸入節點 之 同時 相乘 該 電流 。 然而 ， 感測電流 且 為 電路 中 之 電流鏡 面之 部分的 MOS電晶體 之 跨導 ( 1 / gm ) 充當 對於 電容器 之 一系列 有 損耗電阻 器 。 此 電阻 必須 藉由 必須 將更多 電流 施加至 組成 電路 之 其他 電晶體 而 減小 。 因此 ， 習知 電流感測 電容乘法器 要求 大量 額外 功率 以便 達成 電容乘法器 效應 。 
 本 發明 之一 實施例 可 包括 一種 電容乘法器 電路 ， 其 包含 ： 一 濾波器 ， 其 包含 電阻器 ( R ) 、 電容器 ( C ) 及 輸入 ； 一第 一輸出 分支 ， 其經 連接 至 濾波器 以 感測 穿過 濾波器 之 輸出電流 ( i out 
 ) ； 及 一第 二輸出 分支 ， 其 與第一 輸出 分支 並聯 以 基於 乘數 K相 乘經 感測 i out 
 ， 其中 K 大於 1 ， 第 二輸出 分支 經 耦接 至 反饋 路徑 以將 i out 
 之 相乘 值 反饋 至 濾波器 之 輸入 以 實現 較大 有效 C 。 
 本 發明 之 另一 實施例 可 包括 一種 跨阻抗放大器 ( TI A ) 電路 ， 其 包含 ： 一 放大器 ， 其 耦接 於 一 對 RC濾波器 之間 ， 每一 濾波器 經組態 以 濾波 由 放大器 產生 之 信號 ； 一對 第 一輸出 分支 ， 每一 者經 耦接 至 各別 濾波器輸出 ； 及 一 對 第 二輸出 分支 ， 每一 者 與 對應 之 第 一輸出 分支 並聯 ， 其中 每一 第 一輸出 分支 經組態 以 感測 穿過 其 對應 濾波器 之 輸出電流 ( i out 
 ) ， 且 每一 第 二輸出 分支 經組態 以 作為 整數乘數 K 之 函數 而 相乘 經 感測 i out 
 ， 其中 K 大於 1 且 經組態 以將經 相乘 i out 
 反饋 至 各別 濾波器 輸入 以 在 TI A 電路 中 實現 較大 有效電容 。 
 本 發明 之 另一 實施例 可 包括 一種 包括 電容乘法器 電路 之 裝置 ， 該 電路包含 ： 一 濾波器 ， 其 具有 與 電容器 ( C ) 並聯 之 電阻器 ( R ) ； 一 第一 信號路徑 ， 其經 耦接 至 濾波器輸出 ； 及 一 第二 信號路徑 ， 其經 耦接 至 一至 濾波器 之 輸入 ， 其中 穿過 濾波器 之 電流輸出 ( i out 
 ) 在 該 兩個 路徑 之間 分裂 ， 在 第一 路徑 中經 感測 且 在 第二路徑 中經 相乘 ， 經 相乘 電流 自 第二路徑 反饋 至 濾波器 輸入 以 增大 電容器 ( C ) 之 有效電容 。 
 本 發明 之 另一 實施例 可 包括 一種 用於 電容 相乘 之 方法 ， 其 包含 ： 在 第一 路徑 中 感測 來自 濾波器 之 電流 ( i out 
 ) ， 其中 濾波器 包括 經 耦接 至 與 電容器 ( C ) 並聯 之 電阻器 ( R ) 的 輸入 ； 在 第二路徑 中 使經 感測電流 ( i out 
 ) 與 乘數 K相 乘 ， 其中 K 大於 1 ， 且 其中 第二路徑 與第一 路徑 並聯 ； 及 將來 自 第二路徑 之經 相乘 電流反饋 至 濾波器 輸入 以 增大 電容器 ( C ) 之 有效電容 。 
 本 發明 之 另一 實施例 可 包括 一種 用於 電容 相乘 之 裝置 ， 其 包含 ： 用於 在 第一 路徑 中 感測 來自 濾波器 之 電流 ( i out 
 ) 之 構件 ， 其中 濾波器 包括 經 耦接 至 與 電容器 ( C ) 並聯 之 電阻器 ( R ) 的 輸入 ； 用於 在 第二路徑 中 使經 感測電流 ( i out 
 ) 與 乘數 K相 乘 之 構件 ， 其中 K 大於 1 ， 且 其中 第二路徑 與第一 路徑 並聯 ； 及 用於 將來 自 第二路徑 之經 相乘 電流反饋 至 濾波器 輸入 以 增大 電容器 ( C ) 的 有效電容 之 構件 。 
 200 ． ． ． 運算放大器 RC 電路 
 200 & apo s ; ． ． ． 電容乘法器 電路 
 20 5 ． ． ． RC濾波器 
 20 5 & apo s ; ． ． ． RF 濾波器 / 低通濾波器 
 210 ． ． ． 輸出 分支 
 210 & apo s ; ． ． ． 第 一輸出 分支 
 21 5 ． ． ． PMOS 電晶體 
 21 5 & apo s ; ． ． ． 第一 PMOS 電晶體 
 22 0 ． ． ． 電流源 
 22 0 & apo s ; ． ． ． 電流源 
 250 ． ． ． 第 二輸出 分支 
 25 5 ． ． ． 第二 PMOS 電晶體 
 26 0 ． ． ． 電流源 
 26 5 ． ． ． 節點 
 C ． ． ． 電容器 
 C / K ． ． ． 電容值 
 I out 
 ． ． ． 輸出電流 
 K ‧ R ． ． ． 電阻值 
 ( K - 1 ) i out 
 ． ． ． 經 相乘 電流 
 R ． ． ． 電阻器 
 v _ cmfb ． ． ． 偏壓 
 vim ． ． ． 輸入節點 / 輸入 
 vip ． ． ． 輸入節點 / 輸入 
 vom ． ． ． 輸出節點 
 vop ． ． ． 輸出節點 
 
 圖 1A 係不 具有 電容 相乘 之 習知 運算放大器 RC 電路 之 概念 方塊圖 ； 
 圖 1B 係 根據 實施例 之 展示 為 跨阻抗放大器 ( TI A ) 電路的 部分 之電容 乘法器電路 的 概念 方塊圖 ； 
 圖 2A 係 圖 1A 之 示意圖 以 更 詳細 地 展示 電路組件 ； 
 圖 2B 係 圖 1B 之 示意圖 以 更 詳細 地 說明 電路組件 ； 
 圖3 係經 模型化 有及 無電容 乘法器 之 TI A 電路的 AC 模擬結果 之 螢幕 截圖 ； 
 圖 4 係 說明 電容乘法器 之 瞬間 模擬結果 之 螢幕 截圖 ； 及 
 圖 5 係 說明 電容 相乘 方法 之 流程圖 。 
 隨 附圖式 經 呈現 以 協助 描述 本 發明 之 實施例 且 僅提供 用於 說明 實施例 而 非 對 其 加以 限制 。 
 在 針對 本 發明 之 特定實施例 之下 文 描述 及 相關圖 式 中揭示 本 發明 之 態樣 。 可 在 不 脫離 本 發明 之 範疇 之 情形 下 設計 替代實施例 。 另外 ， 本 發明 之 熟知 元件 將不 被 詳細 描述 或將 省略 以免 混淆 本 發明 之 相關 細節 。 
 詞 「 例示性 」 或 「 實例 」 在 本文 中 用以 意謂 「 充當 實例 、 例項 或 說明 」 。 本文 中 描述 為 「 例示性 」 之 任何 實施例 未必 解釋為 相比 其他實施例 為 較 佳 或 有利的 。 同樣 ， 術語 「 本 發明 之 實施例 」 不 要求 本 發明 之 所有 實施例 包括 所 論述 特徵 、 優點 或 操作模式 。 
 本文 中 使用 之 術語 僅 出於 描述 特定實施例 之 目的 且 不 欲 限制 本 發明 之 實施例 。 如 本文 中 所 使用 ， 單數 形式 「 一 」 及 「 該 」 亦 意欲 包括 複數形式 ， 除非 上下文 另外 清楚 地 指示 。 將進 一步 理解 ， 術語 「 包含 」 及 / 或 「 包括 」 在於本 文中 使用時 指定 所述 特徵 、 整數 、 步驟 、 操作 、 元件 及 / 或 組件 之 存在 ， 但並 不 排除 一 或 多個 其他 特徵 、 整數 、 步驟 、 操作 、 元件 、 組件 及 / 或 其 群組 之 存在 或 添加 。 
 實例 實施例 係 針對 感測 穿過 電路 之 RC濾波器 中的 電容器 之 電流 且 相乘 電流的 電容乘法器 電路 。 實例 實施例 在 不 添加 額外 電路 或 要求 額外 功率 之 情形 下 達成 電容乘法器 效應 。 電容乘法器 電路 在 提高 濾波器 中 之 電容器的 有效電容 之 過程中 不 影響 整個 電路 之 頻率回應 及 / 或 穩定性 。 此外 ， 本文 中 之 實例 電容乘法器 電路 不 影響 整個 電路 之 線性 效能 。 
 圖 1A 係不 具有 電容 相乘 之 習知 運算放大器 RC 電路 之 概念 方塊圖 。 詳言 之 ， 圖 1A 說明 具有 RC濾波器 之 跨阻抗放大器 ( TI A ) 電路 。 圖 1B 係 如 根據 實例 實施例 修改 之 同一 電路 之 概念 方塊圖 。 圖 1A 中之為 具有 RC濾波器 之 運算放大器 的 習知 TI A 電路 經 展示 為 實施 通常 電容 C 足夠 大且 電阻小 以 解決 雜訊 之 RC 極點 。 在 一 實例 中 在 無線接收器 中 之 混頻器 級 之後 使用圖 1A 之 TI A 電路 。 混頻器 將 高頻率 RF 信號 連同 不 合意 之 高頻率信號 降頻轉換 為 低頻率 IF 或 零 - IF 信號 。 為 濾出 不 需要 之 頻率 ， 使用 諸如 TI A 電路 之 低通濾波器電路 。 TI A 電路 自 混頻器 接受 電流信號 ( 合意 低 頻率信號 及 不 合意 高頻率信號 兩者 ) ， 且 濾出 不 需要 之 信號 。 
 如圖 1B 之 電路 中 所 展示 ， 若 電流 i out 
 可經 感測 及 作為 乘數 K 之 函數 ( 此處 展示 為 K - 1 ) 而 相乘 ， 則如圖 1A 中 之 同一 RC 極點 可以 小 K 倍 之電容 以及 大 K 倍 之 電阻 實施 。 因此 ， 在 圖 1B 之 方塊圖 中 ， 來自 RC濾波器 之 輸出電流 經 分裂 為 兩個分支 ， 載運 i out 
 之 第一 分支 及 包括 電流乘法器 ( 展示 為 電流源 ( K - 1 ) i out 
 ) 之 第二 分支 。 可 由此 將此 較 大經 相乘 電流反饋 至 每一 RC濾波器 之 輸入 。 
 除了 將 RC濾波器 輸出 分裂 為 兩個分支 之外 ， 使用 乘數 K ， 其中 K 可為 零 、 正 分數 或 任何 正整數 。 如所 展示 ， 電阻器 R 、 電容器 C 及 i out 
 中 之一 或 多者 由 乘數 K 修改 或 縮放 。 在 圖 1B 中 ， 已將 每一 濾波器 之 電阻值 修改為 K ‧ R ， 且 已將 每一 濾波器 之 電容值 修改為 C / K 。 此 縮放 確保 與 圖 1A 中 之 習知 電路 相比 增益 及 輸出電壓 兩者 保持 不變 。 
 圖 2A 係 圖 1A 之 示意圖 以 更 詳細 地 展示 電路組件 ； 圖 2B 係 圖 1B 中 之 概念圖 之 示意圖 以 更 詳細 地 說明 電路組件 。 為 簡單 之 目的 ， 在 圖 2A 及圖 2B 之 電路 中未 展示 產生 偏壓 v _ cmfb 之 共同 模式反饋電路 。 
 在 圖 2A 中 ， 不 具有 電容 相乘 之 習知 運算放大器 RC 電路 200 包括 輸入節點 vip 、 vim 與 輸出節點 vom 、 vop 之間 的 RC濾波器 20 5 ( 低通濾波器 ) 。 為 解決 雜訊 要求 ， 電路 200 中 之電容 C 通常 相當 小 ( 如大 約數 十 微微法拉 ) 且 電阻 R 通常 係 大的 ( 諸如 ， 幾 千歐姆 ) 。 每一 輸出節點 vom / vop 位於 輸出 分支 210 中且 耦接 於 PMOS 電晶體 21 5 與 電流源 22 0 之間 。 舉例 而言 ， 電流源 22 0 可 具體化 為 NMOS 電晶體 。 
 PMOS 電晶體 21 5 充當 輸出電流 之 供應者 。 穿過 PMOS 電晶體 21 5 之 DC 電流 由 電流源 22 0 載運 。 PMOS 電晶體 21 5 載運 輸出 信號電流 及 DC 電流 ， 但 電流源 22 0 僅 載運 DC 電流 且 不 載運 輸出電流 。 在 圖 2A 中 ， PMOS 電晶體 21 5 及 電流源 22 0 皆 不 執行 電容 相乘 。 
 在 圖 2A 中 之 操作 中 ， 將 輸入 電壓施加至 輸入器 件 。 輸入信號 自 節點 vip 施加至 PMOS 電晶體 21 5 之 輸入 ， 其中 PMOS 電晶體 21 5 將 電壓增益 提供 至 輸入信號 。 接著 ， PMOS 電晶體 21 5 將此經 放大 輸入信號轉換 為 輸出電流 。 若 不 存在 信號 ， 則 PMOS 電晶體 21 5 僅 載運 穿過 電流源 22 0 流至 接地之 DC 電流 。 但 在 輸入信號 存在 之 情形 下 ， PMOS 電晶體 21 5 載運 輸出電流 及 DC 電流 兩者 ， 輸出電流 流出 至 濾波器 20 5 之 RC 分支 中 ， 且 DC 電流 流至 電流源 22 0 。 
 圖 2B 之 電路 200 & apo s ; 在 構造 及 操作 上 類似 於 圖 2A 之 電路 200 ， 除了 以下 內容 以外 。 在 圖 2B 之電容 乘法器電路 200 & apo s ; 中 ， 穿過 每一 RF 濾波器 20 5 & apo s ; 之 輸出電流 i out 
 經 分裂 為 兩個分支 ， 第 一輸出 分支 210 & apo s ; 及第 二輸出 分支 250 。 儘 管 具有 經 不同地 定大小 的 PMOS 電晶體 21 5 & apo s ; 、 25 5 及 不同地 縮放 之 電流源 22 0 & apo s ; 、 26 0 ， 但 每一 分支 210 & apo s ; 、 250 為 圖 1A 中 之 分支 210 之 複本 。 
 舉例 而言 ， 在 圖 2B 之電容 乘法器電路 200 & apo s ; 中 ， 圖 2A 之 PMOS 電晶體 21 5 經 分裂 為 兩個 較 小 器件 ， PMOS 電晶體 21 5 & apo s ; 及 25 5 。 因此 ， 圖 2B 中之該 兩個 器件 21 5 & apo s ; 及 25 5 的 等級 及 大小 總體 上 等於 圖 2A 之 PMOS 電晶體 21 5 的 等級 及 大小 。 以 電流源 22 0 進行 相同 分裂 ， 將其 分裂 為 總體 上 具有 與 電流源 22 0 相同 之 大小 及 特性 / 等級 之 兩個 較 小 器件 ( 參見 電流源 22 0 & apo s ; 及 26 0 ) 。 因此 ， 尚未 將 額外 功率 或 額外 較大 器件 添加 至 電路 200 & apo s ; ； 較大 器件 21 5 / 22 0 已 分裂 為 兩個 較 小 器件 ( 21 5 & apo s ; / 25 5 及 22 0 & apo s ; / 26 5 ) 。 
 由於 分裂 提供 兩個輸出 路徑 ， 故現 輸出電流 ( PMOS 電晶體 21 5 & apo s ; 中 ) 之 一部分 穿過 電阻器 分支 KR 及電容器 分支 C / K 而 流至 濾波器 20 5 & apo s ; 中 。 此 輸出電流 與 圖 2A 中 流於 R 及 C 分支 中 之 相同 電流 相比 小 K 倍 。 換言 之 ， 由於 R 已 增大 了 K 倍且 C 已 減小 了 K 倍 ， 故 阻抗 已 增大 了 K 倍 ， 其 要求 小 K 倍 之 電流 。 另外 ， 由於 PMOS 電晶體 21 5 與 25 5 之間 的 電流鏡 面 動作 ， PMOS 電晶體 25 5 現 載運 ( K - 1 ) 倍 之 流過 濾波器 20 5 & apo s ; 之 KR 及 C / K 分支的 電流 。 眾所周知 ， 穿過兩個 分支 之 電流 在 vip 節點處 ( 或 vim 模式 ) 相加 ； 由此 圖 2A 與 圖 2B 中 之 vip / vim 節點處 之 電流 係 相同的 ， 除了 圖 2B 之 電路 200 & apo s ; 節省 相當 大 之 電容量 以外 。 
 因此 ， 與 圖 2A 中 之 電路 200 相比 ， 圖 2B 之 電路 200 & apo s ; 中 之 其他 器件 組件 中的 任一 者 未 發生 任何 改變 ， 除了 將 輸出 分支 分裂 為 兩個 路徑 ( 兩個輸出 分支 210 & apo s ; 、 250 ) 及 使用 乘數 K ( 其可為 分數 或 整數 ， K > 1 ) 來 修改 每一 濾波器 20 5 & apo s ; 之 電容器 C 及 電阻器 R 中 之一 或 多者 ， 以及 修改 或 縮放 如上 文 論述 之 PMOS 電晶體 21 5 & apo s ; 、 25 5 中 之一 者 或 兩者 及 電流源 22 0 & apo s ; 、 26 0 中 之一 者 或 兩者 以外 。 
 在 添加 額外 分支 250 之 過程中 ， 作為 K 之 函數 而 分別 設定 分支 210 & apo s ; 、 250 中 之 兩個 PMOS 電晶體 21 5 & apo s ; 、 25 5 之間 的 大小 比率 為 1X 及 ( K - 1 ) X ， 其中 X 表示 單位 單元 。 在 設計 電路 200 & apo s ; 時 ， 第一 PMOS 電晶體 21 5 & apo s ; 及第二 PMOS 電晶體 25 5 經 定大小 為 1X : ( K - 1 ) X 之 比率 。 在將 PMOS 器件 定大小 為 1X : ( K - 1 ) X 之 比率 的 過程中 ， PMOS 電晶體 21 5 & apo s ; 、 25 5 具有 相同 閘極至 源極電壓 ， 其 使得 穿過 每一 者 之 電流 處於 與 其 大小 比率 相同 之 比率 。 
 每一 第 二輸出 分支 250 包括 PMOS 電晶體 25 5 之 汲極 與 電流源 26 0 之間 的 節點 26 5 。 節點 26 5 經由 反饋 路徑 27 0 而 連接 至 一至 濾波器 20 5 & apo s ; 之 輸入 ( 在 vim 、 vip 處 ) 。 因此 ， 在 反饋 路徑 27 0 上之 節點 26 5 處將 第 二輸出 分支 250 中的 經 相乘 電流反饋 至 濾波器 20 5 & apo s ; 之 輸入 vim 、 vip 。 
 圖 2B 中 之 電流源 22 0 & apo s ; 、 26 0 中的 每一 者 具有 與 圖 2A 之 習知 運算放大器 RC 電路 200 中的 電流源 22 0 相比 不同 之 乘數 縮放 比例 。 第 一輸出 分支 中 之 電流源 22 0 & apo s ; 不 具有 乘法器 ， 亦即 ， 其僅 為 I ， 而 第二 分支 中 之 電流源 26 0 產生 為 ( K - 1 ) I 的 電流 ， 其中 K 為 分數 或 整數乘數 K > 1 。 添加 來自 兩個輸出 分支 210 & apo s ; 、 250 中之源 22 0 & apo s ; 、 26 0的 兩個 電流 提供 自圖 2A 中 之 電流源 22 0 產生的 相同 電流 KI 。 
 電流源 22 0 & apo s ; 、 26 0 可 各 自由 NMOS 電晶 體實施 。 充當 第一 及第 二輸出 分支 中 之 電流源 22 0 & apo s ; 、 26 0 之 NMOS 電晶體 可 在 電路設計 期間 經 定大小 以便 具有 與 PMOS 電晶體 21 5 & apo s ; 、 25 5 相同 之 比率 。 舉例 而言 ， 第一 及第二 NMOS 電晶體 可 在 電路設計 期間 經 定大小 以 使得 第 一輸出 分支 210 & apo s ; 與 第 二輸出 分支 250 中 之 電流 之 比率 係 1 : K - 1 。 
 在 一 實例 中 ， 在 設計 電路 200 & apo s ; 時可將 K 設定 至 固定值 以便 在 兩個 PMOS 電晶體 21 5 & apo s ; 、 25 5 與兩個 電流源 22 0 & apo s ; 、 26 0 ( NMOS 電晶體 ) 之間 達成 所 要 比率 。 此 設定 經 相乘 電流 ( K - 1 ) i out 
 電流 經由 路徑 27 0 反饋 至 濾波器 20 5 & apo s ; 之 輸入 vim 、 vip 的 兩個分支 中 之 電流 ( i out 
 及 ( K - 1 ) i out 
 ) 的 所要 比率 。 
 因此 ， 為 在電路 200 & apo s ; 中 達成 較大 有效電容 ， 穿過 濾波器 20 5 & apo s ; 之 電容器 ( 具有 電容 C / K ) 及 電阻器 ( 具有 電阻 K ‧ R ) 的 輸出電流 i out 
 在 第 一輸出 分支 210 & apo s ; 中 由 PMOS 電晶體 21 5 & apo s ; 感測 ， 在 第 二輸出 分支 250 中 在 PMOS 電晶體 25 5 處乘 K - 1 倍 ， 且 接著 在 節點 26 5 處經 由 反饋 路徑 27 0 而 反饋 至 濾波器 20 5 & apo s ; 之 輸入節點 vim / vip 。 此 產生 有效電容 C 及 有效電阻 R ( 如圖 2A 之 電路 200 中 ) ， 但 使用 小 K 倍 之電容 ( 及大 K 倍 之 電阻 ) 。 在 此 組態 中 ， 不 消耗 額外 功率 ， 且 線性 、 頻率回應 及 增益補償 保持 與 圖 2A 之 習知 TI A級 中 相同 。 換言 之 ， 來自 每一 濾波器 20 5 & apo s ; 之 電壓 輸出 保持 相同 ； 由於 K 中 之 每一 者 在 低通濾波器 20 5 & apo s ; 中 彼此 抵消 ( C / K * K ‧ R ) 以 使得 同一 RC 極點 經 達成 而 具有 小 K 倍 之電容 ( 及大 K 倍 之 電阻 ) ， 故 vom 及 vop 處 之 節點電壓 不 改變 。 
 已 在上文 將 實例 乘法器電路 作為 TI A 運算放大器電路 之 部分 而 進行 了 描述 。 然而 ， 具有 分裂 分支 及 反饋 之 乘法器電路 可 併入 於 跨 導體 - 電容器 ( Gm   C ) 濾波器 中 ， 其中 圖 2B 中 之 運算放大器 由 Gm ( 跨導 ) 級 替代 。 在 諸如 無線接收器 之 典型 通信系統中 ， 跨 導體 - 電容器 ( Gm   C ) 濾波器 可為 接收器 之 重要 建置 區塊 。 跨 導體 為 遞送 與 輸入信號電壓 V in 成 比例 之 輸出電流 ic 之 元件 。 對於 雙極 器件 而言 ， 存在 以下 關係 ： ic = gm * V in ， 其中 gm 為 該 元件 之 跨導 。 大體 而言 ， 跨導 愈大 ， 增益 愈大 。 當 電容器 經 連接 至 跨 導體 之 輸出 時 ， 形成 積分器 。 可 由此 使用 Gm   C 積分器 來 實施 單體 濾波器 。 因此 ， 實例 實施例 包括 具有 如圖 1B 及圖 2B 中 展示 之 電容乘法器 的 Gm   C 濾波器 。 
 圖3 係經 模型化 有及 無電容 乘法器 之 TI A 電路的 AC 模擬結果 之 螢幕 截圖 。 圖3 經 提供 以 說明 電容乘法器 之 頻率回應 。 在 模擬 實行 中 ， 模型化 不 具有 電容乘法器 ( 標記 為 無 CAP 乘法器 之 曲線 ) 及 具有 電容乘法器 ( 標記 為 5X   CAP 乘法器 之 曲線 ) 的 TI A 電路 。 兩個 曲線 之 目標 係 實施 38 3K Hz 處 之 RC 極 點頻率 。 
 對於 經 模型化 無電容 乘法器 之 TI A 電路 而言 ， RC濾波器 之 電阻 R 維持 於 20 25 Ω 。 在 無電容 相乘 之 情形 下 ， 需要 將 電容 C 設定 於 20 5pF 以 達成 RC 極點 。 較 淺 曲線 說明 利用 電容 相乘 之 電路 。 對於 經 模型化 無電容 乘法器 之 TI A 電路 而言 ， 41 pF 電容器 乘 五倍 ( 5X ) 以 達成 電阻 R 處於 10 . 125 K Ω 之 38 3K Hz 處 的 同一 RC 極點 。 因此 ， 在 濾波器 ( 1 MH z 及 以下 處之經 模型化 之 低通濾波器 ) 之 所 關注 區域 中 彼此 鏡面反射 之 兩個 曲線 說明 對於 兩種 電路組態 而言 頻率回應 基本相同 。 
 圖 4 係 說明 電容乘法器 之 瞬間 模擬結果 之 螢幕 截圖 。 如 圖3 中 ， 具有 5X 乘法器 且 不 具有 任何 電容乘法器 之 TI A 電路 以 200 KHz 處 之 小信號 進行 模擬 且 接著 由於 以 1 MH z 大信號 瞬時 干擾 經 模型化 電路 中 之 濾波器 以便 研究 瞬間回應 而受 急劇 影響 。 眾所周知 ， 此 係 類似 於 混頻器 級 提供 200 kHz 之所要 信號 及 1 MH z 之 不 需要 頻率 ( 具有 比 200 kHz 信號 之 振幅 強 100 倍 的 振幅 ) 之 情形 的 情形 。 
 在 圖 4 中 ， 瞬間回應 展示 於 螢幕 截圖 之 左手 側 ， 且 兩個 電路 之 頻譜分量 展示 於 右手 側 。 圖 4 之 左側 展示 之 瞬間 模擬結果 說明 在經 供應 有 1 MH z 信號 後濾波器 之 效能 即 對於 兩個 電路組態 而言 係 大約 相同的 。 右手 側之 頻譜回應 展示 對於 不 具有 電容乘法器 之 TI A級 及 具有 5X 電容乘法器 之 TI A級 而言 所有 頻率分量 係 在 完全相同 之 頻譜 中 。 此 指示 由於 所有 頻率分量 在 基本相同 之 頻譜 中 ， 故 不 存在 線性 之 降級 。 
 因此 ， 實例 實施例 在 不 添加 額外 電路 或 要求 額外 功率 之 情形 下 達成 電容乘法器 效應 。 實例 電容乘法器 電路 在 提高 濾波器 中 之 電容器的 有效電容 之 過程中 不 影響 整個 電路 之 頻率回應 及 / 或 穩定性 ， 且 不會 不利 地 影響 整個 電路 之 線性 效能 。 
 鑒於 前文 ， 將 瞭解 ， 本 發明 之 實施例 可 包括 本文 中 描述 的 用於 執行功能 之 方法 ， 動作序列 及 / 或 演算法 。 舉例 而言 ， 圖 5 係 說明 用於 電容 相乘 之 方法 的 流程圖 ， 該 方法 包括 在 第一 路徑 中 感測 來自 濾波器 之 電流 ( i out 
 ) ， 該 濾波器 包括 經 耦接 至 與 電容器 ( C ) 並聯 之 電阻器 ( R ) 之 輸入 ( 區塊 50 2 ) ； 在 第二路徑 中 使經 感測 之 電流 ( i out 
 ) 與 乘數 K相 乘 ， K 大於 1 且 第二路徑 與第一 路徑 並聯 ( 區塊 50 4 ) ； 及 將來 自 第二路徑 之經 相乘 電流反饋 至 濾波器 輸入 以 增大 電容器 ( C ) 之 有效電容 ( 區塊 50 6 ) 。 
 在 一 或 多個 例示性 實施例 中 ， 所述 功能 可以 硬體 、 軟體 、 韌體 或 其 任何 組合 來 實施 。 若 以 軟體 來 實施 ， 則該 等 功能 可 作為 一 或 多個指令 或 程式碼 而 儲存 於 電腦 可讀 媒體 上 或 經由 該 電腦 可讀 媒體 來 傳輸 。 電腦 可讀 媒體 包括 電腦儲存媒體 及 通信媒體 ( 包括 促進 將 電腦程式 自一處 傳送 至 另一 處 之 任何 媒體 ) 兩者 。 儲存媒體 可為 可 由 電腦 存取 的 任何 可用 媒體 。 借助 於 實例 且 非 限制 ， 此等 電腦 可讀 媒體 可 包含 RAM 、 ROM 、 EEPROM 、 CD - ROM 或 其他 光碟儲存 器件 、 磁碟儲存器 件 或 其他 磁性儲存器 件 ， 或 可用 於 載運 或 儲存 所要 的 呈 指令 或 資料結構 之 形式的 程式碼 且 可 由 電腦 存取 的 任何 其他 媒體 。 又 ， 可將 任何 連接 恰當 地稱 作 電腦 可讀 媒體 。 舉例 而言 ， 若 使用 同軸電纜 、 光纖電纜 、 雙絞線 、 數位用戶線 ( DSL ) ， 或 諸如 紅外 、 無線電 及 微波 之 無線技術 而 自 網站 、 伺服器 或 其他 遠端 源 傳輸 軟體 ， 則 同軸電纜 、 光纖電纜 、 雙絞線 、 DSL ， 或 諸如 紅外 、 無線電 及 微波 之 無線技術 包括 於 媒體 之 定義 中 。 如 本文 中 使用 ， 磁碟 及 光碟包括 緊密 光碟 ( CD ) 、 雷射光碟 、 光碟 、 數位化 通用 光碟 ( DVD ) 、 軟性磁碟 及藍光 ( blu - ray ) 光碟 ， 其中 磁碟 通常 磁性 地 再生資料 ， 而 光碟 使用雷射 來 光學 地 再生資料 。 以上 各物 之 組合 亦 應 包括 在 電腦 可讀 媒體 之 範疇 內 。 
 儘 管 前述 揭 示內容 展示 本 發明 之 說明 性 實施例 ， 但應 注意 ， 可 在 不 脫離 如由 附加 申請專利範圍 界定 之 本 發明 的 範疇 之 情形 下 在 本文 中 進行 各種 改變 及 修改 。 無 需以 任何 特定 次序 執行 根據 本文 中 描述 之 本 發明 之 實施例 的 方法 項 的 功能 、 步驟 及 / 或 動作 。 此外 ， 儘 管 可以 單數 形式 描述 或 主張 本 發明 之 元件 ， 但 除非 明確 規定 對 單數 之 限制 ， 否則 亦可 涵蓋 複數形式 。 
 一種 電容乘法器 電路 ， 其 包含 ： 一 濾波器 ， 其 包含一 電阻器 ( R ) 、 一 電容器 ( C ) 及 一輸入 ； 一第 一輸出 分支 ， 其 連接 至該 濾波器 以 感測 一 穿過 該 濾波器 之 輸出電流 ( i out 
 ) ； 及 一第 二輸出 分支 ， 其 與 該 第 一輸出 分支 並聯 以 基於 一 乘數 K 而 相乘 該經 感測 之 i out 
 ， 其中 K 大於 1 ， 該 第 二輸出 分支 經 耦接 至 一 反饋 路徑 以將 該 i out 
 之 相乘 值 反饋 至該 濾波器 之該 輸入 以 實現 一較 大 有效 C 。 
 
 如 請求 項1 之 電路 ， 其中 該 電阻器 ( R ) 、 該 電容器 ( C ) 或 該 i out 
 中 之一 或 多者 由該 乘數 K 修改 。 
 
 如 請求 項1 之 電路 ， 其中 該 濾波器 之 電阻值 係 K ． R 。 
 
 
 如 請求 項1 之 電路 ， 其中 該 濾波器 之 電容值 係 C / K 。 
 
 
 如 請求 項1 之 電路 ， 其中 該 第 一輸出 分支 不 具有 至該 濾波器 輸入 之 反饋 路徑 且 包括 一感測 該 i out 
 且 在 該 第 一輸出 分支 中 產生 一 第一 電流 之 第一 PMOS 電晶體 。 
 
 如 請求 項 5 之 電路 ， 其中 該 第 二輸出 分支 包括 一 相乘 該 i out 
 且 在 該 第 二輸出 分支 中 產生 一 第二 電流 之 第二 PMOS 電晶體 。 
 
 如 請求 項6 之 電路 ， 其中 該 第 二輸出 分支 進 一步 包括 一 節點 及 一 電流源 ， 該 節點 耦接 於 該 第二 PMOS 電晶體 之 汲極 與 該 電流源 之間 ， 且 該 節點 經 耦接 至 一經 連接 至 一至 該 濾波器 之 輸入的 反 
 饋路 徑 ， 該 第二 較 大電流 在 該 反饋 路徑 上 反饋 至該 濾波器 輸入 以 實現 一較 大 有效 C 。 
 
 
 如 請求 項6 之 電路 ， 其中 該 第一 PMOS 電晶體 及 該 第二 PMOS 電晶體 經 定大小 為 1 ： ( K - 1 ) 之一 比率 。 
 
 
 如 請求 項1 之 電路 ， 其中 該 第 一輸出 分支 及 該 第 二輸出 分支 中 之 每一 者 包括 一 電流源 。 
 
 
 如 請求 項9 之 電路 ， 其中 該 第 一輸出 分支 中之該 電流源 由 一 第一 NMOS 電晶體 具體化 且 該 第 二輸出 分支 中之該 電流源 由 一 第二 NMOS 電晶體 具體化 ， 該 第一 NMOS 電晶體 及 該 第二 NMOS 電晶體 經 定大小 以 使得 該 第一 分支 與 該 第二 分支 中 之 電流 之 比率 係 1 ： ( K - 1 ) 。 
 
 
 一種 跨阻抗放大器 ( TI A ) 電路 ， 其 包含 ： 一 放大器 ， 其 耦接 於 一 對 RC濾波器 之間 ， 每一 濾波器 經組態 以 濾波 一由該 放大器 產生 之 信號 ； 一對 第 一輸出 分支 ， 每一 者經 耦接 至 一 各別 濾波器輸出 ； 及 一 對 第 二輸出 分支 ， 每一 者 與 一 對應 第 一輸出 分支 並聯 ， 其中 每一 第 一輸出 分支 經組態 以 感測 一 穿過 其 對應 濾波器 之 輸出電流 ( i out 
 ) ， 且 每一 第 二輸出 分支 經組態 以 作為 一 整數乘數 K 之一 函數 而 相乘 該經 感測 之 i out 
 ， 其中 K 大於 1 且 經組態 以將 該經 相乘 之 i out 
 反饋 至 該 等 各別 濾波器 輸入 以 在 該 TI A 電路 中 實現 一較 大 有效電容 。 
 
 如 請求 項 11 之 電路 ， 其中 每一 濾波器 之 電阻值 係 K ． R 且 
 每一 濾波器 之 電容值 係 C / K 。 
 
 
 如 請求 項 12 之 電路 ， 其中 ， 每一 第 一輸出 分支 不 具有 至 其 濾波器 輸入 之 反饋 路徑 且 包括 一感測 該 i out 
 且 自其 產生 一 第一 電流 之 第一 PMOS 電晶體 ， 且 每一 第 二輸出 分支 包括 一 相乘 該 i out 
 以 產生 一 第二 較 大電流 之 第二 PMOS 電晶體 ， 且 包括 一在 該 第 二輸出 分支 中 之一 節 點與 該 濾波器 輸入 之間 的 反鎖 路徑 以將 該 第二 電流反饋 至該 濾波器 ， 該 第 一輸出 分支 與 該 第 二輸出 分支 中 之 電流 之 比率 係 1 ： ( K - 1 ) 。 
 
 如 請求 項 13 之 電路 ， 其中 該 第一 PMOS 電晶體 及 該 第二 PMOS 電晶體 經 定大小 為 1 ： ( K - 1 ) 之一 比率 。 
 
 
 一種 包括 一 電容乘法器 電路 之 裝置 ， 該 電路包含 ： 一 濾波器 ， 其 具有 一 與 一 電容器 ( C ) 並聯 之 電阻器 ( R ) ； 一 第一 信號路徑 ， 其經 耦接 至 一 濾波器輸出 ； 及 一 第二 信號路徑 ， 其經 耦接 至 一至 該 濾波器 之 輸入 ， 其中 一 穿過 該 濾波器 之 電流輸出 ( i out 
 ) 在 該 兩個信號路徑 之間 分裂 ， 在 該 第一 信號路徑 中經 感測 及 在 該 第二 信號路徑 中經 相乘 ， 該經 相乘 電流 自該 第二 信號路徑 反饋 至該 濾波器 輸入 以 增大 該 電容器 ( C ) 之 有效電容 。 
 
 如 請求 項 15 之 裝置 ， 其中 該 第二 信號路徑 中 之 i out 
 與 一 乘數 K相 乘 ， 其中 K 大於 1 。 
 
 如 請求 項 15 之 裝置 ， 其中 該 濾波器 之 電阻值 係 K ． R 且 該 
 濾波器 之 電容值 係 C / K ， 其中 K 大於 1 。 
 
 
 如 請求 項 15 之 裝置 ， 其中 該 第一 信號路徑 不 具有 至該 濾波器 輸入 之 反饋 且 包括 一 第一 PMOS 電晶體 以 感測 i out 
 且 在 該 第一 信號路徑 中 產生 一 第一 電流 ， 且 該 第二 信號路徑 包括 一 第二 PMOS 電晶體 以 相乘 該經 感測 i out 
 且 在 該 第二 信號路徑 中 輸出 一 第二 電流 ， 該 第一 信號路徑 與 該 第二 信號路徑 中 之 電流 之 比率 係 1 ： ( K - 1 ) 。 
 
 如 請求 項 18 之 裝置 ， 其中 該 第一 PMOS 電晶體 及 該 第二 PMOS 電晶體 經 定大小 為 1 ： ( K - 1 ) 之一 比率 。 
 
 
 如 請求 項 15 之 裝置 ， 其中 該 裝置 係 一 跨阻抗放大器 ( TI A ) 電路 。 
 
 
 如 請求 項 15 之 裝置 ， 其中 該 裝置 係 一 跨 導體 - 電容器 ( GmC ) 濾波器電路 。 
 
 
 如 請求 項 15 之 裝置 ， 其中 該 裝置 係 一 無線器件 。 
 
 
 一種 用於 電容 相乘 之 方法 ， 其 包含 ： 在 一 第一 路徑 中 感測 一 來自 一 濾波器 之 電流 ( i out 
 ) ， 其中 該 濾波器 包括 一經 耦接 至 一 與 一 電容器 ( C ) 並聯 之 電阻器 ( R ) 的 輸入 ； 在 一 第二路徑 中將 該經 感測 之 電流 ( i out 
 ) 與 一 乘數 K相 乘 ， 其中 K 大於 1 ， 且 其中 該 第二路徑 與 該 第一 路徑 並聯 ； 及 將來 自該 第二路徑 之 該經 相乘 電流反饋 至該 濾波器 輸入 以 增大 電容器 ( C ) 之 有效電容 。 
 
 如 請求 項 23 之 方法 ， 其中 該 濾波器 之 電阻值 係 K ． R 且 該 濾波器 之 電容值 係 C / K 。 
 
 
 如 請求 項 23 之 方法 ， 其中 該 第一 路徑 不 具有 至該 濾波器 輸入 之 反饋 ， 且 該 第一 路徑 與 該 第二路徑 中 之 電流 之 比率 係 1 ： ( K - 1 ) 。 
 
 
 一種 用於 電容 相乘 之 裝置 ， 其 包含 ： 用於 在 一 第一 路徑 中 感測 一 來自 一 濾波器 之 電流 ( i out 
 ) 之 構件 ， 其中 該 濾波器 包括 一經 耦接 至 一 與 一 電容器 ( C ) 並聯 之 電阻器 ( R ) 的 輸入 ； 用於 在 一 第二路徑 中將 該經 感測 之 電流 ( i out 
 ) 與 一 乘數 K相 乘 之 構件 ， 其中 K 大於 1 ， 且 其中 該 第二路徑 與 該 第一 路徑 並聯 ； 及 用於 將來 自該 第二路徑 之 該經 相乘 電流反饋 至該 濾波器 輸入 以 增大 電容器 ( C ) 之 有效電容 之 構件 。 
 
 如 請求 項 26 之 裝置 ， 其中 該 濾波器 之 電阻值 係 K ． R 且 該 濾波器 之 電容值 係 C / K ， 其中 K 大於 1 。 
 
 
 如 請求 項 26 之 裝置 ， 其中 該 第一 路徑 不 具有 至該 濾波器 輸入 之 反鎖 ， 且 該 第一 路徑 及 該 第二路徑 中 之 電流 之 比率 係 1 ： ( K - 1 ) 。 
 
 
 如 請求 項 26 之 裝置 ， 其中 該 裝置 係 一 跨阻抗放大器 ( TI A ) 電路 、 一跨 導體 - 電容器 ( GmC ) 濾波器電路 或 一 無線器件 。 
 