---
layout : single
title: "Novel Vertical Channel-All-Around (CAA) In-Ga-Zn-O FET for 2T0C-DRAM With High Density Beyond 4F2 by Monolithic Stacking"
categories: 
  - Device Paper Review
tags:
  - 2T0C
  - IGZO
  - CAA
  - DRAM
toc: true
toc_sticky: true
use_math: true
---

Monolithic Stacking을 통해 $$\text{4F}^2$$를 초과하는 고집적도를 갖춘 새로운 수직 채널 CAA IGZO FET 기반 2T0C DRAM   

[논문 링크](https://ieeexplore.ieee.org/document/9732906)

- [IEEE Transactions on Electron Devices](https://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=16)   
  - **Volume: 69, Issue: 4, April 2022**     
  - **Page(s): 2196 - 2202**  
  - **Date of Publication: 10 March 2022**  
  - **DOI: 10.1109/TED.2022.3154693**   
  - **Print ISSN: 0018-9383, Electronic ISSN: 1557-9646**   
- Key Laboratory of Microelectronics Device and Integrated Technology, Institute of Microelectronics of Chinese Academy of Sciences, University of Chinese Academy of Sciences, Beijing China   
  - [Xinlv Duan](https://ieeexplore.ieee.org/author/37086217902), [Jiebin Niu](https://ieeexplore.ieee.org/author/37576587700), [Qian Chen](https://ieeexplore.ieee.org/author/37088350001), [Xichen Chuai](https://ieeexplore.ieee.org/author/37086583630), [Congyan Lu](https://ieeexplore.ieee.org/author/37068965100), [Wenwu Wang](https://ieeexplore.ieee.org/author/37085882935), [Guanhua Yang](https://ieeexplore.ieee.org/author/37086378282), [Di Geng](https://ieeexplore.ieee.org/author/37719068400), [Ling Li](https://ieeexplore.ieee.org/author/37578909400), [Ming Liu](https://ieeexplore.ieee.org/author/37401503300)   

- Huawei Technologies Company.Ltd, Shenzhen China   
  - [Kailiang Huang](https://ieeexplore.ieee.org/author/37087271118), [Junxiao Feng](https://ieeexplore.ieee.org/author/37089322819), [Haibo Qin](https://ieeexplore.ieee.org/author/37089326321), [Shihui Yin](https://ieeexplore.ieee.org/author/37086056295), [Guangfan Jiao](https://ieeexplore.ieee.org/author/37391268700), [Daniele Leonell](https://ieeexplore.ieee.org/author/37392956300), [Xiaoxuan Zhao](https://ieeexplore.ieee.org/author/37089323473), [Zhaogui Wang](https://ieeexplore.ieee.org/author/37086390911), [Weiliang Jing](https://ieeexplore.ieee.org/author/37089326198), [Zhengbo Wang](https://ieeexplore.ieee.org/author/37089323046), [Ying Wu](https://ieeexplore.ieee.org/author/37089343208), [Jeffrey Xu](https://ieeexplore.ieee.org/author/37089341904)

## 0. Abstract   

&nbsp;

- **Stackable Vertical CAA IGZO FET 연구**   
  - 본 논문에서는 $$\text{4F}^2$$와 Long-Retention 2T0C DRAM을 위한 Stackable Vertical CAA IGZO FET을 제시     
    - 해당 소자는 PEALD를 통해 Channel과 Gate Stack을 증착하는 BEOL 호환 Process flow에서 구현됨    
    - 또한, IGZO의 cycle ratio와 Plasma Power가 소자의 전기적 performance에 끼치는 영향을 연구함    
  - Channel length를 50nm로 최적화한 CAA IGZO FET으로 $$V_{DS}$$ = 1V에서 $$I_{on}$$ > 30A/μm 및 $$I_{off}$$ < $$\text{1.8}$$ x $$\text{10}^{-17}$$A/μm을 달성    
    - 또한 CAA IGZO 2T0C Bit Cell의 Retention 특성이 300초에 달함을 실험적으로 검증함으로써 Low-power & Ultra-low refresh frequency를 갖춘 2T0C DRAM의 가능성을 제시    
  - 마지막으로, Monolithic Stacking을 통해 130nm의 CD를 가지는 Vertical CAA IGZO FET으로 2T0C Bit Cell을 구현함으로써, 2T0C DRAM이 $$\text{4F}^2$$ 이상의 High-density Scaling의 실현 가능성을 입증    

&nbsp;

## 1. Introduction   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/47.png" width="50%" height="50%" alt=""/>
  <p><em>Bit-cell circuit diagram, physical structure, and bit-cell layout comparison between (a) traditional 1T1C memory cell (6F2) and (b) 2T0C memory cell using the planar FET structure (about 20F2)</em></p>
</div>

&nbsp;

- **1T1C와 Planar 2T0C DRMA Cell의 한계**   
  - DRAM Scaling은 Storage Capacitance의 감소와 off current의 증가 간의 불균형으로 인해 한계에 직면하고 있지만, Ultra-low $$I_{off}$$를 갖는 IGZO FET 기반의 Long-Retention 2T0C DRAM Cell은 기존 1T1C의 문제를 해결할 수 있는 접근 방식으로 평가되고 있음   
  - 하지만 위 Fig에서 확인할 수 있듯이 기존 1T1C Bit Cell의 면적이 $$\text{6F}^2$$인 반면, Planar FET 기반의 2T0C Bit Cell은 약 $$\text{20F}^2$$에 달함    
    - 심지어 Monolithic Stacking을 통해 3개의 Layer를 집적하더라도, Planar FET 기반의 2T0C DRAM Cell은 $$\text{7F}^2$$이 한계이므로 여전히 1T1C DRAM Cell보다 큼    
    - 또한, $$\text{4F}^2$$ 1T1C Bit Cell의 경우에는 Surrounding Gate Vertical Channel Ox-Si FET이 제시된 적이 있지만, $$\text{4F}^2$$ 2T0C Bit Cell에 적합한 Device Structure은 아직 보고된 바가 없음    

&nbsp;

<div align="center">
  <img src="/assets/images/AND/48.png" width="50%" height="50%" alt=""/>
  <p><em>Proposed 4F2 2T0C bit cell using vertical CAA FETs</em></p>
  <p><em>(a) Writetransistor (TW) S/D vertically connected to read-transistor gate</em></p>
  <p><em>(b) Topdown view of 4F2 bit cell</em></p>
  <p><em>(c) CAA structure with “channel all around” highlighted</em></p>
</div>

&nbsp;

- **Vertical CAA Structure Layout**     
  - 본 논문에서는 Vertical Channel-All-Around(CAA) 구조를 적용한 $$\text{4F}^2$$ 2T0C Bit Cell Layout을 제시함    
  - 해당 구조에서 Gate electrode는 순차적으로 Gate Insulator와 IGZO channel로 둘러싸이며, S/D electrode는 Insulator-layer로 수직하게 분리되어 전체적으로 Metal-Insulator-Metal(MIM) 구조를 형성함 (위 Fig 참고)   
  - $$\text{4F}^2$$ 2T0C DRMA Bit Cell은 두 개의 CAA FET을 적층함으로써 구현되며, 이때 Bottom Transistor의 Gate electrode는 Top Transistor의 S/D electrode와 연결됨 (Fig.c 참고)   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/49.png" width="50%" height="50%" alt=""/>
  <p><em>Memory array composed of (a) 1T1C bit cell and (b)–(d) 2T0C CAA bit cell </em></p>
  <p><em>(b) 4F2-per-bit array with one layer of 2T0C CAA bit cell</em></p>
  <p><em>(c) 2F2-per-bit array by stacking two 2T0C-CAA-bit-cell layers/em></em></p>
  <p><em>(d) Beyond-2F2-per-bit by monolithically stacking 2F2 array above FEOL logic circuit</em></p>
</div>

&nbsp;

- **Scaling by Stacking**  
  - 추가적인 Scaling은 Layer의 Stack 수를 증가시킴으로써 구현 가능함   
    - 예시로 위 Fig.c와 같이 $$\text{4F}^2$$ Layer 2개를 적층하면 $$\text{2F}^2$$를 달성 가능하며, Fig.d와 같이 적층 수를 늘리면 $$\text{2F}^2$$ 이상의 Scaling이 가능   
    - 이처럼 본 논문에서 제안된 CAA 구조는 기존의 $$\text{6F}^2$$ DRAM Bit Cell과 비교했을 때 확연히 더 높은 집적도를 달성할 수 있음    

&nbsp;

- **Section 요약**   
  - 본 논문에서는 각각의 Section에서 다음의 내용을 다룸   
    - **Section II**   
      - **CAA FET의 Process Flow 및 CAA 소자의 CD**    
    - **Section III**  
      - **소자의 최적화 engineering 및 Performance**    
      - **Vertical 구조의 홈(groove) 내 증착 균일성(Coverage & Uniformity)를 위한 PEALD**   
      - **PEALD 공정이 소자의 성능에 미치는 영향**  
    - **Section IV**   
      - **CAA IGZO-FET의 Retention 특성과 적층 가능성에 대한 Demo**   

&nbsp;

## 2. Device Fabrication   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/50.png" width="50%" height="50%" alt=""/>
  <p><em>(a) Process flow of one CAA structure FET device</em></p>
  <p><em>(b) Cross section and top-down view drawing of CAA structure. CD represents the diameter of the channel. Channel width can be calculated by π × CD</em></p>
</div>

&nbsp;

- **CAA Structure 소자의 Process Flow**   
  - CAA 구조 소자의 Process flow는 위 Fig.a에 나타나 있으며 다음과 같은 과정을 밟음  
  - **Metal-Insulator-Metal(MIM)**   
    - Sputtering을 통해 Bottom Mo electrode 증착   
    - Dry Etching을 통해 Bottom Mo S/D electrode를 패터닝    
    - Sputtering을 통해 SiO2 Interdielectric Layer와 Top Mo S/D electrode를 연속적으로 증착    
  - **Vertical Channel Hole**  
    - Dry Etching을 통해 MIM 구조의 3개의 Layer를 순차적으로 식각    
  - **IGZO 증착**   
    - PEALD를 통해 증착하며, IGZO의 Precursor는 다음을 사용   
      - Indium : [3-(Dimethylamino)-propyl] Dimethyl Indium (DADI)   
      - Gallium : Trimethyl Gallium (TMGa)   
      - Zinc : Diethyl Zinc (DEZ)   
    - O2 Plasma 사용   
      - H2는 IGZO FET의 안정성에 중요한 영향을 미치는 요소로 알려져 있기 때문에 PEALD에서 O2 Plasma를 reactant로 사용하여 수소의 영향을 억제  
      - 또한 O2 Plasma는 저온(250℃) 증착을 가능케 함   
  - **AlOx 증착**   
    - IGZO용 PEALD chamber의 250℃의 진공 환경에서 10nm 두께의 AlOx를 증착   
    - 이는 Channel과 Gate Insulator 사이의 계면 특성을 향상함   
  - **InZnO 증착**  
    - 동일한 chamber에서 AlOx 박막 위에 20nm의 InZnO 박막을 증착하여 Gate electrode로 사용   
    - 이는 Gate electrode와 Insulator 간의 계면 특성을 향상시킴    
  - **Device Isolation**   
    - Dry etching을 통해 IGZO/AlOx/InZnO를 식각함으로써 Isolation을 적용   

&nbsp;

- **CAA 소자의 CD**   
  - 위 Fig.b에서는 제작된 CAA 구조 소자의 Front view와 Top-down view를 보여주고 있음   
  - 소자에서 CD는 Channel Hole의 지름(diameter)로 정의   
  - Channel Width는 Hole의 둘레(perimeter)로 정의   
  - Channel Length는 SiO2 Interdielectric Layer의 두께와 Hole의 각도에 따라 결정됨  

&nbsp;

## 3. Optimization of CAA IGZO FET    

&nbsp;

<div style="display: flex; justify-content: center; gap: 5px;">
  <img src="/assets/images/AND/51.png" alt="Left" width="40%" height="40%" />
  <img src="/assets/images/AND/52.png" alt="Right" width="40%" height="40%" />
</div>

<div style="text-align: center; margin-top: 10px;">
  <p><em>(a) IGZO film thickness versus supercycle number using the PEALD deposition process</em></p>
  <p><em>(Left) Coverage quality in a trench structure of PEALD</em></p>
  <p><em>(Right) IGZO cycle sequence of ALD process</em></p>
  <p><em>(b) Deposited IGZO film-thickness mapping of PEALD on an 8-in wafer</em></p>
</div>

&nbsp;

- **PEALD의 장점**   
  - 위 Fig.a는 ALD 공정 상에서의 Super Cycle에 따른 IGZO 박막의 두께 변화를 Plot한 것으로 Gorwth Per Cycle(GPC)는 약 0.21nm/cycle로 PEALD 공정을 통해 Linear한 두께 증착률을 얻을 수 있음을 확인 가능함   
    - Fig.a의 좌측 삽입 자료를 보면 PEALD를 통해 증착된 IGZO와 AlOx 박막이 우수한 groove coverage와 unifomity를 갖췄음을 알 수 있음   
  - Fig.b는 PEALD로 8-inch Wafer에 증착된 IGZO 박막의 THK mapping 결과를 Plot한 것으로 표준편차(1σ)가 1.26%로 측정되었는데 이는 대면적 Ox-Si Device의 양산에 PEALD가 적합함을 시사함   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/53.png" width="50%" height="50%" alt=""/>
  <p><em>Cross-sectional TEM image of the fabricated CAA device with 4-μm CD and 50-nm channel length, and the corresponding element distribution of each film layer.</em></p>
</div>

&nbsp;

- **IGZO & PEALD**   
  - IGZO에 대한 PEALD 공정은 비교적 최근에 연구된 기술로, 기존의 Sputtering 공정에서는 하나의 Target을 사용하여 InOx, GaOx, ZnOx를 동시에 증착함   
  - 반면, PEALD는 IGZO 증착을 위해 3개의 개별 Precursor를 사용하는데, 증착 과정에서 InOx, GaOx, ZnOx layer가 각각 순차적으로 적층됨   
    - 위 Fig를 보면 CD = 4μm, L = 50nm의 CAA 소자에서 PEALD의 Multi-layer Deposition Quality를 확인할 수 있는데, 이를 통해 PEALD가 Multi-layer Vertical structure 구현에 매우 적합함을 보여줌    

&nbsp;

<div align="center">
  <img src="/assets/images/AND/54.png" width="50%" height="50%" alt=""/>
  <p><em>(b) Measurement transfer characteristics</em></p>
  <p><em>(c) Extracted Vth of the fabricated CAA devices with different deposit sequences</em></p>
</div>

&nbsp;

- **IGZO 조성비에 따른 특성 변화**   
  - 위 Fig.b에 Plot된 전달 특성에서 볼 수 있듯이, InOx:GaOx:ZnOx의 증착 순서 및 조성비를 조절하면 CAA IGZO FET의 특성을 조절할 수 있음   
    - 본 논문에서 $$V_{th}$$는 $$I_D$$가 100pA x (W/L)일 때의 전압으로 정의됨   
  - Fig.c를 보면, GaOx:ZnOx 조성비가 1:1 일 때, InOx의 조성비가 증가하면 $$V_{th}$$가 음의 방향으로 shift되는 것이 확인됨    

&nbsp;

<div align="center">
  <img src="/assets/images/AND/55.png" width="60%" height="60%" alt=""/>
  <p><em>(a) Transfer characteristics, (b) extracted Vth, and (c) extracted SS from CAA devices fabricated with different PEALD plasma powers 38 W is chosen as the optimal power because of relatively low SS.</em></p>
</div>

&nbsp;

- **O2 Plasma Power에 따른 특성 변화**  
  - 위 Fig.a의 전달 특성을 보면, 증착 공정 중 Plasma power를 감소시키면 $$V_{th}$$가 negative shift됨을 확인할 수 있음   
    - 이는 O2 Plasma의 bombardment effect가 감소함에 따라 IGZO layer와 interface의 defect이 줄어들고 이에 따라 carrier의 mobility가 향상되기 때문으로 추측됨   
  - 또한, Plasma power의 세기가 클수록 IGZO 박막 내 defect이 증가하여 SS 특성이 악화됨으로 나타남 (Fig.c 참고)   

&nbsp;

> **Plasma Power & $$V_{th}$$, SS**   
>   - Plasma power가 커질수록 Bombardment effect에 의한 defect가 증가하고 이로 인해 IGZO 박막의 계면과 내부에 Trap density가 증가하는데, 이로 인해 $$Q_{trap}, Q_{it}$$가 증가함으로써 $$V_{th}$$ 또한 증가하게 됨   
>   - 비슷한 연유로 Plasma power가 커짐에 따라 IGZO 박막의 Interface Trap에 의한 Capacitance($$C_{it}$$)가 증가하게 되고 이로 인해 SS 또한 증가함   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/56.png" width="60%" height="60%" alt=""/>
  <p><em>(a) Transfer and (b) output characteristics measured from the optimized CAA IGZO-FETs with CD = 4 μm and L = 50 nm when VDS = 1 V.</em></p>
  <p><em>Histograms of (c) Vth and (d) SS extracted from the optimized devices.</em></p>
</div>

&nbsp;

- **최적화된 CAA FET의 성능**   
  - CD = 4μm, L = 50nm 조건에서 상술한 IGZO의 조성비와 Plasma Power를 각각 1:1:1과 38W로 최적화 조건이라고 판단, IGZO 박막을 성장시킴   
  - 위 Fig.a와 Fig.b는 해당 조건에서 구현된 CAA FET의 전달 특성과 출력 특성을 보여주는데, 전달 특성은 $$V_{DS}$$ = 1V에서 측정됨    
  - Fig.c와 Fig.d는 22개의 소자에 대해 측정된 $$V_{th}$$와 SS의 통계를 Plot한 것으로 평균 $$V_{th}$$와 SS 값은 각각 -3.5V와 230mV/dec로 계산됨    
  - Channel Length(L)은 Bottom S/D layer와 Top S/D layer 간의 ILD THK에 의해 결정되므로 TLM(Transmission-Line Method)를 이용한 Contact Resistance 추출이 어려움  
    - 이를 위해 출력 특성 plot을 통해 분석하였으며, 그 결과 Contact Resistance가 높은 것으로 확인되었으며, 따라서 소자의 성능은 Contact Resistance를 줄임으로써 추가적으로 최적화가 가능하다고 판단됨  
 
&nbsp;

<div align="center">
  <img src="/assets/images/AND/57.png" width="60%" height="60%" alt=""/>
  <p><em>(a) Cross-sectional TEM image of the fabricated CAA device with CD = 130 nm and L = 50 nm, and corresponding element distribution of each film layer.</em></p>
  <p><em>(b) Transfer and (c) output characteristics measured from the 130-nm CD device.</em></p>
</div>

&nbsp;

- **Nanometer-Scale CD**   
  - 위 Fig.a는 CD = 130nm, L = 50nm의 소자의 TEM 단면 이미지를 보여주는 것으로 우측에는 130nm CD 소자의 원소별 분포가 나타나 있음    
  - Fig.b와 Fig.c는 130nm CD 소자의 전달 특성과 출력 특성을 각각 plot한 것으로 상대적으로 안좋은 SS 특성은 Etching 공정을 최적화함으로써 개선 가능함   

&nbsp;

## 4. Retention Test & Stackable Demo     
### 4-1. Retention Test   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/58.png" width="60%" height="60%" alt=""/>
  <p><em>(a) Circuit diagram, microscope picture, and cross-sectional view of the 2T0C bit cell fabricated with two CAA FETs (CD = 2 μm and L = 50 nm) in the same layer.</em></p>
  <p><em>(b) Timing diagram of write and read operation for 2T0C cell.</em></p>
</div>

&nbsp;

- **2T0C Bit Cell의 Timing Diagram**   
  - 2T0C Bit Cell은 동일한 layer 내에서 2개의 CAA IGZO FET을 연결하여 형성함   
    - 2T0C Bit Cell의 회로도, 현미경 이미지, 단면도는 Fig.a에 나타나 있음   
  - Fig.b는 2T0C Bit Cell의 Write/Read 동작을 설명하는 Timing Diagram을 Plot한 것으로 각각의 WL/BL 전압 조건은 다음과 같이 설정됨   
    - RBL(Read Bit Line) : 0.1V   
    - RWL(Read Word Line) : 0V    
    - WBL(Write Bit Line) : 1V   
    - WWL(Write Word Line) : 6.2V   
  - RBL에서 흐르는 전류($$I_{RBL}$$)는 Write/Read 과정에서 기록됨    


&nbsp;

<div align="center">
  <img src="/assets/images/AND/59.png" width="60%" height="60%" alt=""/>
  <p><em>(a) Polynomial fitting of VSN–IRBL relationship from experimental data. </em></p>
  <p><em>(b) VSN–time characteristic of the fabricated 2T0C cell.</em></p>
</div>

&nbsp;

- **2T0C Bit Cell의 Retention 특성**   
  - `1`을 write한 이후, SN에 charge가 저장되며, 이에 따라 $$V_{SN}$$이 high-state로 상승하는데, $$V_{SN}$$ 값은 $$V_{SN}$$-$$I_{RBL}$$ curve에서 추출할 수 있으며 이는 위 Fig.a에서 확인 가능함    
    - 또한 `1`을 write한 후, $$V_{SN}$$의 Transient curve가 Fig.b에 plot되어 있음  
  - 본 논문에서 Bit Cell의 Retention time은 `1` state에서 $$V_{SN}$$이 100mV 감소하는데 소요되는 시간으로 정의되며, CAA 2T0C Bit Cell에서는 약 300s로 측정됨  
  - CAA IGZO FET의 $$I_{off}$$는 약 $$\text{1.8}$$ x $$\text{10}^{-17}$$A/μm으로 계산되었으며, 이는 Fig.b의 Plot으로부터 도출됨    
    - 다만 Gate leakage와 같은 추가적인 leakage path를 고려할 때, 실제 $$I_{off}$$는 $$\text{1.8}$$ x $$\text{10}^{-17}$$A/μm보다 더 낮을 것으로 예상됨   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/61.png" width="80%" height="80%" alt=""/>
</div>

&nbsp;

- **CAA IGZO FET의 기술적 우수성**   
  - 위 Table은 DRAM에 사용되는 타 소자들과 CAA IGZO FET의 주요 특성을 비교 및 요약함  
  - CAA IGZO FET은 여타 다른 소자와 비교하면, **BEOL 호환성 & Long-Retention time & Ultra-small Area Consumption** 등의 장점을 가지고 있어, 해당 소자가 고집적 및 고대역폭 3D Memory 기술에 적합함을 시사함   

&nbsp;

### 4-2. Stackable Demo   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/60.png" width="50%" height="50%" alt=""/>
  <p><em>(a) Polynomial fitting of VSN–IRBL relationship from experimental data. </em></p>
  <p><em>(b) VSN–time characteristic of the fabricated 2T0C cell.</em></p>
</div>

&nbsp;

- **Vertically Stacked 2T0C Bit Cell**  
  - 상술한 2T0C Bit Cell이 하나의 Layer에 2개의 CAA FET을 planar하게 배치했다면, 위 Fig에서 소개하는 구조는 수직으로 적층한 형태에 해당   
  - TEM 이미지에 나타난 바와 같이, 2nd layer의 CAA FET의 Bottom S/D electrode는 1st layer의 CAA FET의 Gate electrode와 연결됨   
  - 이러한 Vertically Stacked 2T0C Bit Cell의 구현을 통해 $$\text{4F}^2$$로 Area Scaling을 달성할 수 있음   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/62.png" width="60%" height="60%" alt=""/>
  <p><em>(a) Illustration of parasitic capacitance and leakage current in stacked 2T0C bit cell.</em></p>
  <p><em>(b) Simulation results of CSN and retention characteristics varying with CD.</em></p>
  <p><em>(c) Illustration of parasitic capacitance between different electrodes in a stacked 2T0C bit cell.</em></p>
  <p><em>(d) Simulation results of |ΔVSN| when WWL turns off (suppose that WWL changes from 1 to 0 V).</em></p>
</div>

&nbsp;

- **Capacitance & Retention 특성**  
  - 위 Fig.a는 SN에서의 기생 Capacitance($$C_{SN}$$)와 Leakage Path를 나타냄   
  - CAA 특유의 구조로 인해 동일한 size의 Planar 소자와 비교하면, Gate-S/D Capacitance가 증가함   
  - Fig.b에서는 CD variation에서 $$C_{SN}$$과 Retention 특성을 분석한 것으로 CD가 50nm 이하로 scaling되더라도 Retention time이 여전히 10s 이상을 유지하며, 이는 64ms에 불가한 현재의 DRAM을 충분히 대체할 수 있음을 보여줌    

&nbsp;

- **Coupling Effect**  
  - Retention 특성 이외에도, Stacked CAA 2T0C 구조에서 Coupling effect를 평가하기 위해, Voltage switching에 따른 $$|\Delta V_{SN}|$$도 시뮬레이션함   
  - Fig.c는 Stacked 2T0C Bit Cell에서 서로 다른 electrode 간의 기생 capacitance을, Fig.d는 WWL 전압의 switching될 때, CD variation에 따른 소자의 $$|\Delta V_{SN}|$$ 시뮬레이션 결과를 보여줌   
    - 그 결과, 100nm 이하에서 CD가 scaling될수록 $$|\Delta V_{SN}|$$이 감소하는 경향을 확인할 수 있으며, 이는 Small CD에서 Stacked 2T0C Bit Cell의 Coupling 이슈를 해결할 수 있음을 시사함   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/62.png" width="60%" height="60%" alt=""/>
  <p><em>Benchmarking of expected retention and bit-cell area calculated with the same F (feature size).</em></p>
</div>

&nbsp;

- **Bit Cell Benchmark 비교**  
  - 위 Fig는 CAA IGZO 2T0C Memory의 예상 Retention 특성과 Cell size Standard를 여타 DRAM Bit Cell들과 비교함   
  - 이를 통해 본 논문에서 제시된 Vertical CAA 구조가 다른 구조와 비교하면 Scaling에 있어 명확한 이점을 가지고 있음을 입증함    

&nbsp;


