# FemtoRV Physical Implementation: ASIC Flow / Implementaci√≥n F√≠sica de FemtoRV

Este repositorio documenta el proceso completo de dise√±o, s√≠ntesis e implementaci√≥n f√≠sica (RTL-to-GDSII) del n√∫cleo **FemtoRV**, un procesador basado en la arquitectura RISC-V. El objetivo de este proyecto es llevar una descripci√≥n de hardware (HDL) hasta un layout listo para fabricaci√≥n. Adem√°s, se utiliza **Tiny Tapeout** con el fin de realizar la fabricaci√≥n del chip.

---

## 1. Processor Architecture / Arquitectura del Procesador (FemtoRV)

El FemtoRV es un n√∫cleo RISC-V dise√±ado para ser extremadamente ligero y f√°cil de entender. Antes de iniciar el flujo f√≠sico, es crucial entender la microarquitectura que estamos implementando.

El siguiente diagrama de bloques ilustra la organizaci√≥n interna del procesador:

![FemtoRV Block Diagram](Documents/ASIC_Flow/Bloques.png)
*(Diagrama de bloques de alto nivel para el procesador RV y mapping de registros)*

---

## 2. VLSI Design Flow / Flujo de Dise√±o VLSI (ASIC Flow)

Para materializar el FemtoRV en silicio, se sigui√≥ un flujo de dise√±o riguroso dividido en dos grandes etapas: **Frontend** (Dise√±o L√≥gico) y **Backend** (Dise√±o F√≠sico).

### 2.1. Logic & Functional Design (Frontend) / Dise√±o L√≥gico y Funcional
Esta etapa se centra en la descripci√≥n del comportamiento del procesador y su traducci√≥n a compuertas l√≥gicas digitales.

![Logical Design Flow](Documents/ASIC_Flow/VLSI_design_flow1.png)
*(Reference Diagram 1: Frontend Flow)*

Basado en el diagrama anterior, los pasos ejecutados fueron:

1.  **System Specification & Architectural Design (Especificaci√≥n):** Definici√≥n de requisitos del FemtoRV, es decir, entradas y salidas hacia los perif√©ricos y formas de comunicaci√≥n con el procesador.
2.  **RTL Description / HDL (Dise√±o RTL):** Escritura del c√≥digo en Verilog.
3.  **Functional Verification (Verificaci√≥n Funcional):** Simulaci√≥n del RTL para asegurar que el procesador ejecuta las instrucciones correctamente.
4.  **Logic Synthesis (S√≠ntesis L√≥gica):** Transformaci√≥n del c√≥digo RTL a un *Gate Level Netlist*.
5.  **Logic Verification (Verificaci√≥n L√≥gica):** Validaci√≥n del Netlist.

### 2.2. Physical Design (Backend) / Dise√±o F√≠sico
Una vez obtenidas las compuertas l√≥gicas, el siguiente reto es colocarlas f√≠sicamente en el √°rea del chip.

![Physical Design Flow](Documents/ASIC_Flow/VLSI_design_flow2.png)
*(Reference Diagram 2: Backend Flow)*

Siguiendo el flujo detallado en la imagen, el proceso consta de:

1.  **Partitioning & Chip Planning (Planificaci√≥n):** Definici√≥n del Floorplan y pines.
2.  **Placement (Colocaci√≥n):** Ubicaci√≥n √≥ptima de las celdas est√°ndar.
3.  **Clock Tree Synthesis - CTS (S√≠ntesis del √Årbol de Reloj):** Distribuci√≥n sincronizada del reloj.
4.  **Signal Routing (Enrutado):** Conexi√≥n f√≠sica de todas las celdas.
5.  **Timing Closure (Cierre de Tiempos):** Verificaci√≥n de *Setup* y *Hold*.
6.  **Physical Verification (Verificaci√≥n F√≠sica):** DRC, LVS y generaci√≥n de GDSII para fabricaci√≥n.

---

## 3. Fabrication Platform & Template / Plataforma de Fabricaci√≥n y Plantilla

Este proyecto fue dise√±ado espec√≠ficamente para ser fabricado a trav√©s de **Tiny Tapeout**.

### Tiny Tapeout: Quicker, easier and cheaper to make your own chip!

**What is Tiny Tapeout? / ¬øQu√© es Tiny Tapeout?**
> Tiny Tapeout is an educational project that aims to make it easier and cheaper than ever to get your digital and analog designs manufactured on a real chip.
>
> *Tiny Tapeout es un proyecto educativo que tiene como objetivo hacer que sea m√°s f√°cil y barato que nunca fabricar tus dise√±os digitales y anal√≥gicos en un chip real.*

To learn more and get started, visit / Para aprender m√°s visita: [tinytapeout.com](https://tinytapeout.com).

### Project Template Usage / Uso de la Plantilla del Proyecto

Para garantizar la integraci√≥n correcta en el chip compartido, fue **necesario utilizar el template base oficial**. Esto asegura que el dise√±o cumpla con las restricciones de pines, √°rea y configuraci√≥n del entorno de Github Actions.

* **Base Template / Plantilla Base:** Tiny Tapeout Verilog Project Template:https://github.com/TinyTapeout/ttsky-verilog-template
* **Project Repository / Repositorio del Proyecto:** `EstebanUnal-Hub/VLSI-UNAL`:https://github.com/EstebanUnal-Hub/FemtoRV_UN
* **Significance / Importancia:** Esta plantilla preconfigura el entorno de **OpenLane** y las definiciones de pines necesarias para el shuttle de fabricaci√≥n.

---

## 4. Tools & Environment / Herramientas y Entorno

Para replicar este dise√±o, se requiere un entorno basado en Linux (Ubuntu recomendado). A continuaci√≥n, se describen las herramientas utilizadas y su funci√≥n espec√≠fica dentro del flujo ASIC descrito en la **Secci√≥n 2**.

### Tool Description / Descripci√≥n de las Herramientas

* **OpenLane (The Orchestrator):** Es la herramienta principal que automatiza todo el flujo **RTL-to-GDSII**. OpenLane conecta y coordina todas las dem√°s herramientas (Yosys, OpenROAD, Magic, etc.) para pasar de la Secci√≥n 2.1 a la 2.2 de forma automatizada.
* **Icarus Verilog & GTKWave:** Pertenecen a la etapa de **Functional Verification** (Secci√≥n 2.1). Icarus compila y simula el c√≥digo Verilog del FemtoRV, y GTKWave permite visualizar las ondas para depurar errores.
* **Yosys:** Ejecuta la **Logic Synthesis** (Secci√≥n 2.1). Traduce el c√≥digo Verilog legible por humanos a una lista de compuertas (Netlist) optimizada.
* **OpenSTA:** Cr√≠tico para el **Timing Closure** (Secci√≥n 2.2). Realiza el an√°lisis est√°tico de tiempo para asegurar que el procesador cumpla con las frecuencias requeridas sin violaciones de *Setup* o *Hold*.
* **Magic VLSI:** Utilizado en la **Physical Verification** (Secci√≥n 2.2). Permite visualizar el layout final (.gds) y realizar comprobaciones de reglas de dise√±o (DRC).
* **Ngspice:** Simulador de circuitos a nivel transistor, √∫til para validaciones anal√≥gicas y caracterizaci√≥n.
* **Xyce:** Simulador de circuitos paralelo de alto rendimiento desarrollado por Sandia National Laboratories, utilizado para simulaciones SPICE post-layout con capacidad de procesamiento paralelo mediante MPI.

---

### Installation Guide / Gu√≠a de Instalaci√≥n

A continuaci√≥n se detallan los comandos para configurar las herramientas en el entorno de Ubuntu.

#### 1. Yosys
Framework para s√≠ntesis Verilog-RTL 

```bash
git clone https://github.com/YosysHQ/yosys.git
cd yosys
sudo apt install make
sudo apt-get install build-essential clang bison flex libreadline-dev gawk tcl-dev libffi-dev git graphviz xdot pkg-config python3 libboost-system-dev libboost-python-dev libboost-filesystem-dev zlib1g-dev
make config-gcc
make
sudo make install
```

#### 2. Icarus Verilog
Compilador Verilog que genera netlists y soporta m√∫ltiples est√°ndares.

```bash
sudo apt-get install iverilog
```

#### 3. GTKWave
Visualizador de ondas compatible con VCD.

```bash
sudo apt install gtkwave
```

#### 4. ngspice
Simulador SPICE de c√≥digo abierto. Simulador para circuitos el√©ctricos y electr√≥nicos, soporta JFETs, bipolar y transistores MOS, adem√°s de elementos pasivos como resistencias, inductores, condensadores, diodos, l√≠neas de transmisi√≥n entre otros equipos. Todo se interconecta en un netlist. Los circuitos digitales son simulados desde compuertas a circuitos completos. Y la salida son una o m√°s gr√°ficas de corriente, voltaje, u otras se√±ales el√©ctricas y pueden ser guardadas en un archivo de datos.

```bash
sudo apt-get install build-essential
sudo apt-get install libxaw7-dev

tar -zxvf ngspice-40.tar.gz
cd ngspice-40
mkdir release
cd release
../configure --with-x --with-readline=yes --disable-debug
make
sudo make install
```

#### 5. OpenSTA
Verificador de timing est√°tico. Puede ser usado para verificar el timing de un dise√±o por medio de formatos de archivos est√°ndar como verilog netlist, Liberty library, SDC timing constraints, SDF delay annotation y SPEF parasitics.

```bash
sudo apt-get install cmake clang gcc tcl swig bison flex

git clone https://github.com/The-OpenROAD-Project/OpenSTA.git
cd OpenSTA
mkdir build
cd build
cmake ..
make
sudo make install
```

#### 6. Magic
Herramienta de layout. Magic es una herramienta de EDA para dise√±o f√≠sico basado en VLSI desarrollada inicialmente en UC Berkeley.

```bash
sudo apt-get install m4 tcsh csh libx11-dev tcl-dev tk-dev libcairo2-dev mesa-common-dev libglu1-mesa-dev libncurses-dev

git clone https://github.com/RTimothyEdwards/magic
cd magic
./configure
make
sudo make install
```

#### 7. OpenLane & Docker
Flujo RTL-to-GDSII.

```bash
sudo apt-get update
sudo apt-get upgrade
sudo apt install -y build-essential python3 python3-venv python3-pip make git

sudo apt install apt-transport-https ca-certificates curl software-properties-common
curl -fsSL https://download.docker.com/linux/ubuntu/gpg | sudo gpg --dearmor -o /usr/share/keyrings/docker-archive-keyring.gpg
echo "deb [arch=amd64 signed-by=/usr/share/keyrings/docker-archive-keyring.gpg] https://download.docker.com/linux/ubuntu $(lsb_release -cs) stable" | sudo tee /etc/apt/sources.list.d/docker.list > /dev/null

sudo apt update
sudo apt install docker-ce docker-ce-cli containerd.io

sudo groupadd docker
sudo usermod -aG docker $USER
```

Instalaci√≥n de OpenLane:

```bash
cd $HOME
git clone https://github.com/The-OpenROAD-Project/OpenLane
cd OpenLane
make
make test
```

#### 8. PDKs & Xyce

**8.1. Instalaci√≥n de Open PDK (SKY130)**

El PDK (Process Design Kit) de SkyWater 130nm es necesario para la implementaci√≥n f√≠sica del dise√±o.

```bash
git clone git://opencircuitdesign.com/open_pdks
cd open_pdks

# Configure the build. A --prefix option can be given to install
# in a different place. By default after installation a 
# /usr/local/share/pdk directory is created if no --prefix is provided.
# Example for custom installation directory:
# ./configure --enable-sky130-pdk --prefix=/home/username/share/pdk

# Do the following steps one at a time and ensure no errors are
# reported after each step.
./configure --enable-sky130-pdk 
make
sudo make install
```

**8.2. Instalaci√≥n de Xyce**

Xyce es un simulador de circuitos paralelo de alto rendimiento, √∫til para simulaciones anal√≥gicas avanzadas.

```bash
git clone https://github.com/ChipFlow/Xyce-build.git
cd Xyce-build/
./build.sh 
sudo make install prefix=/usr/local
```

**Uso de Xyce:**
```bash
mpirun -np <# procs> Xyce [options] <netlist filename>
```

**Recursos adicionales:**
- RISC-V Python Model: https://pypi.org/project/riscv-model/#files

#### 9. PySpice y herramientas de an√°lisis

**Instalaci√≥n de dependencias Python para an√°lisis de resultados SPICE:**

```bash
pip3 install ltspice matplotlib numpy scipy
```

---

## 5. Implementation & Practical Flow / Implementaci√≥n y Flujo Pr√°ctico

Esta secci√≥n describe el flujo pr√°ctico de implementaci√≥n del FemtoRV siguiendo el **ASIC Flow** descrito en la Secci√≥n 2. El proceso comienza con la verificaci√≥n funcional del dise√±o RTL mediante simulaci√≥n.

### 5.1. Estructura del Proyecto

El repositorio contiene la carpeta principal `femtoRV_ASIC_Flow/`, organizada de la siguiente manera:

```
femtoRV_ASIC_Flow/
‚îú‚îÄ‚îÄ sim/                      # Directorio de simulaci√≥n
‚îÇ   ‚îú‚îÄ‚îÄ cores/                # Modelos de simulaci√≥n
‚îÇ   ‚îÇ   ‚îú‚îÄ‚îÄ sim_spi_flash/    # Modelo de memoria flash SPI
‚îÇ   ‚îÇ   ‚îî‚îÄ‚îÄ sim_spi_ram/      # Modelo de memoria RAM SPI
‚îÇ   ‚îú‚îÄ‚îÄ src/                  # C√≥digo fuente RTL
‚îÇ   ‚îÇ   ‚îú‚îÄ‚îÄ femto.v           # Top level del dise√±o
‚îÇ   ‚îÇ   ‚îú‚îÄ‚îÄ femtorv32_quark.v # Core RISC-V
‚îÇ   ‚îÇ   ‚îú‚îÄ‚îÄ perip_uart.v      # Perif√©rico UART
‚îÇ   ‚îÇ   ‚îú‚îÄ‚îÄ uart.v            # M√≥dulo UART
‚îÇ   ‚îÇ   ‚îú‚îÄ‚îÄ MappedSPIFlash.v  # Interfaz SPI Flash
‚îÇ   ‚îÇ   ‚îú‚îÄ‚îÄ MappedSPIRAM.v    # Interfaz SPI RAM
‚îÇ   ‚îÇ   ‚îî‚îÄ‚îÄ proyect.v         # Interfaz SPI RAM
‚îÇ   ‚îú‚îÄ‚îÄ tt_um_femto_TB.v      # Testbench principal
‚îÇ   ‚îú‚îÄ‚îÄ firmware.hex          # Firmware compilado
‚îÇ   ‚îî‚îÄ‚îÄ tt_um_femto_sim_verilog_2.gtkw  # Configuraci√≥n GTKWave
‚îú‚îÄ‚îÄ firmware/                 # Directorio de firmware
‚îÇ   ‚îî‚îÄ‚îÄ asm/                  # C√≥digo ensamblador y C
‚îî‚îÄ‚îÄ spice/                    # Directorio de simulaci√≥n SPICE
    ‚îú‚îÄ‚îÄ tim_to_pwl.py         # Script conversi√≥n TIM ‚Üí PWL
    ‚îú‚îÄ‚îÄ plot_femto.py         # Script visualizaci√≥n resultados
    ‚îú‚îÄ‚îÄ Makefile              # Automatizaci√≥n simulaci√≥n Xyce
    ‚îî‚îÄ‚îÄ femto.cir             # Testbench SPICE generado
```

### 5.2. Functional Verification (Paso 3 del Frontend)

Esta etapa corresponde al **paso 3** del flujo Frontend descrito en la Secci√≥n 2.1: **Verificaci√≥n Funcional**. El objetivo es simular el RTL para asegurar que el procesador ejecuta las instrucciones correctamente.

#### 5.2.1. Generaci√≥n del Firmware

Antes de simular el procesador, es necesario generar el **firmware** que ser√° ejecutado por el FemtoRV. Este firmware se compila en formato `.hex` para ser cargado en la memoria del procesador.

**Ubicaci√≥n:** `femtoRV_ASIC_Flow/firmware/asm/`

**Componentes del Firmware:**
- `calculator.c` - Programa principal (calculadora)
- `bin_to_bcd.c`, `mult.c`, `div.c` - Operaciones matem√°ticas
- `putchar.c`, `getchar.c` - Funciones de I/O UART
- `wait.c` - Funciones de temporizaci√≥n
- `bram.ld` - Linker script para mapa de memoria

**Toolchain Requerido:**
```bash
# Toolchain RISC-V de 32 bits
export PATH="/opt/riscv32/bin:$PATH"

# Verificar instalaci√≥n
command -v riscv32-unknown-elf-ld
riscv32-unknown-elf-ld --version
```

**Proceso de Compilaci√≥n:**

El Makefile automatiza la compilaci√≥n cruzada del firmware:

```makefile
# Variables del toolchain
CROSS   = riscv32-unknown-elf
CC      = $(CROSS)-gcc
AS      = $(CROSS)-as
LD      = $(CROSS)-ld
OBJCOPY = $(CROSS)-objcopy
AFLAGS  = -march=rv32i -mabi=ilp32
```

**Comandos de compilaci√≥n:**

```bash
cd femtoRV_ASIC_Flow/firmware/asm/

# Compilar todos los archivos .c y .S
make

# Esto genera:
# - firmware.elf      (ejecutable linkado)
# - firmware.bin      (binario)
# - firmware.hex      (formato hexadecimal para simulaci√≥n)
# - firmware_flash.hex (formato para flash)
# - firmware.lst      (listado ensamblador)
# - firmware.map      (mapa de memoria)
```

El archivo `firmware.hex` es copiado autom√°ticamente al directorio `sim/` para ser usado en la simulaci√≥n.

**Notas importantes:**
- El linker script `bram.ld` define el mapa de memoria del procesador
- Se utiliza la herramienta `firmware_words` para convertir el ELF a formato hex compatible
- La compilaci√≥n usa `-march=rv32i` (arquitectura RISC-V de 32 bits, set de instrucciones base)
- Memoria RAM configurada: 16384 bytes (16 KB)

#### 5.2.2. Simulaci√≥n con Icarus Verilog

Una vez generado el firmware, se procede con la simulaci√≥n RTL usando **Icarus Verilog** (iverilog) y **GTKWave**.

**Ubicaci√≥n:** `femtoRV_ASIC_Flow/sim/`

**Archivos de Simulaci√≥n:**

| Archivo | Descripci√≥n |
|---------|-------------|
| `tt_um_femto_TB.v` | Testbench principal que instancia el dise√±o completo |
| `firmware.hex` | Firmware compilado para ejecuci√≥n |
| `tt_um_femto_sim_verilog_2.gtkw` | Configuraci√≥n de visualizaci√≥n de ondas |


**Proceso de Simulaci√≥n:**

El Makefile automatiza el proceso completo:

```bash
cd femtoRV_ASIC_Flow/sim/

# Ejecutar simulaci√≥n completa
make sim
```

**Detalles del proceso:**

```makefile
# 1. Limpiar archivos previos
rm -f a.out *.vcd

# 2. Compilar con iverilog
iverilog -DBENCH -DSIM -DPASSTHROUGH_PLL \
         -DBOARD_FREQ=27 -DCPU_FREQ=27 \
         tt_um_femto_TB.v ${OBJS} ${SIM_OBJS}

# 3. Ejecutar simulaci√≥n con vvp
vvp a.out

# 4. Visualizar resultados con GTKWave
gtkwave tt_um_femto_TB.vcd
```

**Macros de Compilaci√≥n:**
- `-DBENCH`: Habilita modo banco de pruebas
- `-DSIM`: Activa caracter√≠sticas espec√≠ficas de simulaci√≥n
- `-DPASSTHROUGH_PLL`: PLL en modo bypass
- `-DBOARD_FREQ=27`: Frecuencia del board de 27 MHz
- `-DCPU_FREQ=27`: Frecuencia de CPU de 27 MHz

**Archivos RTL Incluidos:**
```makefile
OBJS = src/femto.v              # Top level
OBJS+= src/femtorv32_quark.v    # Core RISC-V
OBJS+= src/perip_uart.v         # Perif√©rico UART
OBJS+= src/uart.v               # Controlador UART
OBJS+= src/MappedSPIFlash.v     # Interfaz Flash
OBJS+= src/MappedSPIRAM.v       # Interfaz RAM

SIM_OBJS = cores/sim_spi_flash/spiflash.v  # Modelo Flash
SIM_OBJS+= cores/sim_spi_ram/spiram.v      # Modelo RAM
```

#### 5.2.3. Visualizaci√≥n y An√°lisis con GTKWave

GTKWave permite visualizar las se√±ales de simulaci√≥n y verificar el comportamiento del procesador.

**Cargar configuraci√≥n guardada:**
```bash
gtkwave tt_um_femto_TB.vcd tt_um_femto_sim_verilog_2.gtkw
```

El archivo `.gtkw` contiene una configuraci√≥n previa con las se√±ales m√°s relevantes organizadas:
- Se√±ales de reloj y reset
- Bus de instrucciones y datos
- Se√±ales UART (TX/RX)
- Interfaces SPI (Flash y RAM)
- Estado interno del procesador

**Verificaci√≥n durante la simulaci√≥n:**

Durante la simulaci√≥n se debe verificar:
1. ‚úÖ El procesador inicia correctamente tras el reset
2. ‚úÖ Las instrucciones se fetch desde la memoria correctamente
3. ‚úÖ La ALU ejecuta operaciones matem√°ticas
4. ‚úÖ La UART transmite y recibe datos
5. ‚úÖ Los accesos a memoria SPI funcionan correctamente
6. ‚úÖ El firmware se ejecuta sin bloqueos

**Captura de simulaci√≥n GTKWave:**

![Simulaci√≥n GTKWave del FemtoRV](Documents/SIM/GTKWAVE.png)
*Simulaci√≥n funcional del procesador FemtoRV ejecutando el firmware de calculadora. Se observan las se√±ales de reloj, contador de programa, y comunicaci√≥n UART.*

#### 5.2.4. Exportaci√≥n de Se√±ales para Simulaci√≥n Post-Layout

Una vez verificado el comportamiento funcional del dise√±o, es necesario exportar las se√±ales de inter√©s desde GTKWave para su posterior uso en simulaciones SPICE post-layout.

**Exportar se√±ales a formato TIM:**

Desde GTKWave, seleccionar las se√±ales relevantes (clk, reset, se√±ales de entrada/salida) y exportarlas:

```
File ‚Üí Export ‚Üí Write TIM File  As 
```

Esto genera un archivo de texto con los valores de las se√±ales en funci√≥n del tiempo, compatible para conversi√≥n a formato PWL (Piecewise Linear) utilizado en SPICE.

---

### 5.3. Logic Synthesis con OpenLane (Paso 4 del Frontend)

Una vez completada la verificaci√≥n funcional, el siguiente paso es sintetizar el dise√±o RTL a un netlist de compuertas utilizando **OpenLane**.

#### 5.3.1. Preparaci√≥n del Entorno OpenLane

**Dar permisos a la carpeta del PDK:**

```bash
sudo chown -R $USER:$USER /home/linux/.volare
```

**Iniciar OpenLane:**

```bash
cd ~/OpenLane
make pdk
make mount
```

#### 5.3.2. Configuraci√≥n del Dise√±o FemtoRV

**Crear estructura de dise√±o:**

```bash
# Dentro del contenedor de OpenLane
./flow.tcl -design femto -init_design_config -add_to_designs
```

Esto crea la estructura:
```
OpenLane/designs/femto/
‚îú‚îÄ‚îÄ src/              # Copiar aqu√≠ los archivos .v del dise√±o
‚îî‚îÄ‚îÄ config.json       # Archivo de configuraci√≥n
```

**Copiar archivos fuente:**

```bash
cp femtoRV_ASIC_Flow/sim/src/*.v ~/OpenLane/designs/femto/src/
```

#### 5.3.3. Configuraci√≥n de Par√°metros de S√≠ntesis

Editar el archivo `config.json` dentro de `~/OpenLane/designs/femto/`:

```json
{
    "DESIGN_NAME": "femto",
    "VERILOG_FILES": "dir::src/*.v",
    "CLOCK_PORT": "clk",
    "CLOCK_PERIOD": 30.0,
    "DESIGN_IS_CORE": true,
    "PL_RESIZER_HOLD_FIX": 1,
    "PL_RESIZER_TIMING_OPTIMIZATIONS": 1,
    "CTS_HOLD_FIX": 1,
    "FP_PDN_VOFFSET": 20,
    "FP_PDN_HOFFSET": 20,
    "FP_TAPCELL_DIST": 13
}
```

**Par√°metros clave:**
- `CLOCK_PERIOD: 30.0` ‚Üí Per√≠odo de reloj de 30 ns (33.3 MHz). **Ajustar si hay errores de timing.**
- `DESIGN_IS_CORE: true` ‚Üí Indica que es un dise√±o de n√∫cleo completo
- `PL_RESIZER_*` ‚Üí Optimizaciones de timing durante placement
- `FP_PDN_*` ‚Üí Offsets para la red de distribuci√≥n de potencia

#### 5.3.4. Ejecuci√≥n del Flujo RTL-to-GDSII

**Ejecutar flujo completo:**

```bash
./flow.tcl -design femto -tag full_guide -overwrite
```

Este comando ejecuta autom√°ticamente:
1. ‚úÖ **Synthesis** (Yosys) - Conversi√≥n RTL a netlist
2. ‚úÖ **Floorplanning** - Definici√≥n del √°rea del chip
3. ‚úÖ **Placement** - Colocaci√≥n de celdas est√°ndar
4. ‚úÖ **CTS** - S√≠ntesis del √°rbol de reloj
5. ‚úÖ **Routing** - Enrutado de se√±ales
6. ‚úÖ **Verification** - DRC, LVS, antenna checks
7. ‚úÖ **GDSII Generation** - Layout final

**Resultados generados:**

```
~/OpenLane/designs/femto/runs/full_guide/results/
‚îú‚îÄ‚îÄ final/
‚îÇ   ‚îú‚îÄ‚îÄ gds/
‚îÇ   ‚îÇ   ‚îî‚îÄ‚îÄ femto.gds          # Layout GDSII
‚îÇ   ‚îú‚îÄ‚îÄ mag/
‚îÇ   ‚îÇ   ‚îî‚îÄ‚îÄ femto.mag          # Layout en formato Magic
‚îÇ   ‚îú‚îÄ‚îÄ def/
‚îÇ   ‚îÇ   ‚îî‚îÄ‚îÄ femto.def          # Design Exchange Format
‚îÇ   ‚îî‚îÄ‚îÄ lef/
‚îÇ       ‚îî‚îÄ‚îÄ femto.lef          # Library Exchange Format
‚îî‚îÄ‚îÄ ...
```

---

### 5.4. Post-Layout Extraction con Magic (Paso 6 del Backend)

Una vez generado el layout f√≠sico (.mag), es necesario extraer el netlist SPICE con par√°sitos (capacitancias, resistencias) para realizar simulaciones realistas post-layout.

#### 5.4.1. Preparar Archivos Magic

**Navegar al directorio de resultados:**

```bash
cd ~/OpenLane/designs/femto/runs/full_guide/results/final/mag
```

**Corregir rutas del PDK en archivos .mag:**

Los archivos `.mag` generados por OpenLane contienen variables `$PDKPATH` que deben reemplazarse por la ruta real:

```bash
sed -i 's|\$PDKPATH|/home/linux/.volare/sky130A|g' *.mag
```

#### 5.4.2. Visualizaci√≥n del Layout en Magic

**Abrir el layout:**

```bash
magic -T /home/linux/.volare/sky130A/libs.tech/magic/sky130A.tech femto.mag
```

**Visualizaci√≥n del chip FemtoRV:**

![Layout del chip FemtoRV en Magic](Documents/SPICE/spice.png)
*Layout f√≠sico del procesador FemtoRV generado con OpenLane. Se observan las celdas est√°ndar, interconexiones y estructura del chip.*






#### 5.4.3. Extracci√≥n de Par√°sitos

Dentro de la consola de Magic:

```tcl
# Extraer el circuito desde el layout
extract all

# Convertir la extracci√≥n a modelo SPICE
ext2spice cthresh 0 rthresh 0
ext2spice
```

**Archivos generados:**
- `femto.ext` - Archivo de extracci√≥n intermedio
- `femto.spice` - Netlist SPICE con par√°sitos RLC

A continuacion puede ver la imagen con los archivos intermedios generados
![Contador de programa en entero ](Documents/SPICE/mag.png)
*Se visualizar el contador de programa en entero y se puede ver los cambios que tiene el transcurso del tiempo.*

El archivo `femto.spice` contiene:
- Subcircuitos de todas las celdas est√°ndar
- Capacitancias par√°sitas entre nodos
- Resistencias de interconexi√≥n
- Modelos de transistores del PDK

---

### 5.5. Flujo Alternativo: Tiny Tapeout GitHub Actions

Para proyectos que utilizan la plataforma Tiny Tapeout, el flujo de s√≠ntesis y verificaci√≥n se puede ejecutar autom√°ticamente mediante GitHub Actions.

#### 5.5.1. Configuraci√≥n del Repositorio

Al hacer push al repositorio del template de Tiny Tapeout, GitHub Actions ejecuta autom√°ticamente:
- Verificaci√≥n de sintaxis
- S√≠ntesis con OpenLane
- Generaci√≥n de GDSII
- Verificaci√≥n DRC/LVS

#### 5.5.2. Descarga de Artefactos

Una vez completado el workflow:

1. Ir a la pesta√±a **Actions** en GitHub
2. Seleccionar el run exitoso
3. Descargar el artefacto `tt_submission`

**Contenido de `tt_submission`:**
```
tt_submission/
‚îú‚îÄ‚îÄ tt_um_femto.gds          # Layout final
‚îú‚îÄ‚îÄ femttt_um_femto.lef          # Abstract view
‚îî‚îÄ‚îÄ reports/           # Reportes de timing, √°rea, etc.
```

![Artefactos de GitHub Actions](Documents/SPICE/Artifacs.png)
*Artefactos generados por GitHub Actions tras ejecutar el flujo OpenLane en Tiny Tapeout.*

#### 5.5.3. Extracci√≥n SPICE desde GDS

El archivo `.gds` descargado tambi√©n puede ser procesado con Magic para extracci√≥n SPICE:

```bash
# Cargar el GDS en Magic
magic -T /home/linux/.volare/sky130A/libs.tech/magic/sky130A.tech femto.gds

# Dentro de Magic:
extract all
# Luego de tener el archivo .ext
ext2spice lvs
ext2spice cthresh infinite
ext2spice rthresh infinite
ext2spice subcircuits off
ext2spice hierarchy off
ext2spice scale off
ext2spice

```

Esto genera un netlist SPICE equivalente al del flujo local, pero basado directamente en el GDSII de fabricaci√≥n.

A su vez tambien podemo visualizar el chip completo de tt_um_femto:

![Layout del chip FemtoRV en Magic con Tiny TypeOut](Documents/SPICE/tt_um_femto.png)
*Layout f√≠sico del procesador FemtoRV generado con Tiny TypeOut. Se observan las celdas est√°ndar, interconexiones y estructura del chip.*

Adicionalmente se pude utilziar la herramienta de viewer gds, del siguiente link: 
https://gds-viewer.tinytapeout.com/

Se obtiene la visualizacion del chip

![Layout del chip FemtoRV en Magic con Tiny TypeOut](Documents/SPICE/Viewer.png)
*Layout f√≠sico del procesador FemtoRV generado con Tiny TypeOut visto desde GDS Viewer. Se observan las celdas est√°ndar, interconexiones y estructura del chip.*

---

### 5.6. SPICE Simulation & Analysis / Simulaci√≥n y An√°lisis SPICE para Multiplicador de 4 Bits

Para esta secci√≥n, se realiz√≥ el ejercicio de simulaci√≥n con un chip de menor complejidad debido al tama√±o y complejidad del FemtoRV. Por lo tanto, se aplic√≥ el mismo proceso anterior, pero utilizando un **multiplicador de 4 bits**. A continuaci√≥n, se presentan los resultados, el uso del Makefile y los programas de conversi√≥n de archivos.

**De aqu√≠ en adelante, nos ubicaremos en la carpeta `mult_4_ASIC_Flow/`**, que contiene las subcarpetas `sim/` y `spice/`.

---

#### 5.6.1. Generaci√≥n del Layout y Extracci√≥n SPICE

Al igual que con el FemtoRV, el archivo `.gds` del multiplicador de 4 bits se obtuvo mediante el template de **Tiny Tapeout** y el flujo automatizado de GitHub Actions.

**Repositorio del proyecto:**  
üîó [https://github.com/EstebanUnal-Hub/TT_Mult_4](https://github.com/EstebanUnal-Hub/TT_Mult_4)

Tras descargar los artefactos generados, se procedi√≥ a cargar el layout en **Magic VLSI** para realizar la extracci√≥n del netlist SPICE con par√°sitos.

**Layout f√≠sico del multiplicador de 4 bits:**

![Layout del Multiplicador de 4 bits](Documents/Mult_4/Magic.png)  
*Layout del Multiplicador de 4 bits realizado con Magic VLSI. Se utilizaron comandos de extracci√≥n para generar el archivo `.spice` con par√°sitos.*

**Proceso de extracci√≥n en Magic:**

```bash
magic -T /home/linux/.volare/sky130A/libs.tech/magic/sky130A.tech tt_um_mult_4.gds
```

Dentro de la consola de Magic:

```tcl
extract all
ext2spice lvs
ext2spice cthresh infinite
ext2spice rthresh infinite
ext2spice
```

Esto genera el archivo `tt_um_mult_4.spice`, que contiene el netlist con las capacitancias e inductancias par√°sitas extra√≠das del layout f√≠sico.

---

#### 5.6.2. Visualizaci√≥n del Layout en Tiny Tapeout Viewer

Adicionalmente, el layout del multiplicador se puede visualizar en l√≠nea utilizando el **GDS Viewer** de Tiny Tapeout:

üîó [https://gds-viewer.tinytapeout.com/](https://gds-viewer.tinytapeout.com/)

**Vista del chip en el Viewer:**

![Viewer del Multiplicador](Documents/Mult_4/Viewer.png)  
*Layout f√≠sico del chip multiplicador de 4 bits visto desde el GDS Viewer de Tiny Tapeout. Se observan las celdas est√°ndar, interconexiones y la estructura completa del chip.*

---

#### 5.6.3. Simulaci√≥n Funcional con GTKWave

Antes de realizar la simulaci√≥n post-layout con Xyce, se verific√≥ el comportamiento funcional del multiplicador mediante simulaci√≥n RTL con **Icarus Verilog** y visualizaci√≥n en **GTKWave**.

**Se√±ales de simulaci√≥n funcional:**

![Simulaci√≥n GTKWave del Multiplicador](Documents/Mult_4/GTKwave.png)  
*Simulaci√≥n funcional del multiplicador de 4 bits. Se observan las se√±ales de entrada (operandos A y B), reloj, reset y las se√±ales de salida del producto parcial (PP).*

Durante la simulaci√≥n funcional se verific√≥ que:
- ‚úÖ El multiplicador recibe correctamente los operandos de entrada
- ‚úÖ Las se√±ales de control (clk, reset) operan adecuadamente
- ‚úÖ El resultado de la multiplicaci√≥n es correcto
- ‚úÖ Las se√±ales de salida se generan sin errores

Al finalizar la simulaci√≥n, se exportaron las se√±ales de inter√©s en formato `.tim` desde GTKWave para su posterior uso en la simulaci√≥n SPICE:

```
File ‚Üí Export ‚Üí Write TIM File As ‚Üí tt_um_mult_4.tim
```

---

#### 5.6.4. Conversi√≥n de Est√≠mulos y Simulaci√≥n con Xyce

**Ubicaci√≥n:** `mult_4_ASIC_Flow/spice/`

Una vez extra√≠do el netlist SPICE post-layout y generado el archivo `.tim` con los est√≠mulos, se procedi√≥ a la conversi√≥n y simulaci√≥n utilizando **Xyce**.

**Archivos Python de conversi√≥n:**

| Archivo | Descripci√≥n |
|---------|-------------|
| `tim_to_cir.py` | Convierte el archivo `.tim` a formato `.cir` con est√≠mulos PWL |
| `plot_mult.py` | Genera gr√°ficas de an√°lisis de resultados |

**Automatizaci√≥n con Makefile:**

```makefile
########################################################################################################
##########     !!!!  IMPORTANTE     !!!!!                                                          #####
#             XYCE NO SOPORTA LEVEL 3                                                              #####
# Se debe modificar el archivo:                                                                       #
# /usr/local/share/pdk/sky130A/libs.ref/sky130_fd_pr/spice/sky130_fd_pr__diode_pw2nd_05v5.model.spice #
# colocando un comentario en la l√≠nea:                                                                #
# *+ level = 3.0                                                                                      #
########################################################################################################

TARGET=mult_4
TOP=mult_4
NPROC=4

all: tim_to_pwl xyce_tim plot

xyce_tim:
	mpirun -np ${NPROC} Xyce tt_um_${TARGET}.cir

extract:
	magic -T /home/linux/.volare/sky130A/libs.tech/magic/sky130A.tech tt_um_${TARGET}.gds

tim_to_pwl:
	python tim_to_cir.py tt_um_${TARGET}.tim

plot:
	python plot_mult.py 

clean:
	rm -rf *.out *.vcd *.svg *.json *.raw *.cir
```

**Ejecuci√≥n del flujo completo:**

```bash
cd mult_4_ASIC_Flow/spice/

# 1. Convertir est√≠mulos TIM a formato CIR con PWL
make tim_to_pwl

# 2. Ejecutar simulaci√≥n paralela con Xyce (4 procesadores)
make xyce_tim

# 3. Generar gr√°ficas de an√°lisis
make plot
```

**Detalles de la conversi√≥n:**

El script `tim_to_cir.py` lee el archivo `tt_um_mult_4.tim` exportado desde GTKWave y genera un archivo `tt_um_mult_4.cir` que incluye:
- El netlist SPICE extra√≠do del layout
- Est√≠mulos PWL (Piecewise Linear) para las se√±ales de entrada
- Configuraci√≥n de an√°lisis transitorio
- Directivas de salida para an√°lisis posterior

---

#### 5.6.5. Visualizaci√≥n y An√°lisis de Resultados

Una vez completada la simulaci√≥n con Xyce, se ejecuta el script de Python para generar las gr√°ficas de an√°lisis:

```bash
python plot_mult.py
```

Este script genera **tres gr√°ficas principales** que verifican el correcto funcionamiento del multiplicador post-layout:

---

**1. Gr√°fica de Operandos (Operands):**

![Operandos de entrada](Documents/Mult_4/Operands.png)  
*Se√±ales de entrada del multiplicador. Se muestran los operandos de la multiplicaci√≥n:*
- **Operando A = 5** (binario: `0101`), representado en las se√±ales `A[0]`, `A[1]`, `A[2]`, `A[3]` (siendo `A[0]` el bit menos significativo)
- **Operando B = 13** (binario: `1101`), representado en las se√±ales `B[0]`, `B[1]`, `B[2]`, `B[3]`
- **Resultado esperado: 5 √ó 13 = 65**

---

**2. Gr√°fica de Se√±ales de Control y Salida (Signals):**

![Se√±ales de control y salida](Documents/Mult_4/Signals.png)  
*Se√±ales de control y resultado del multiplicador:*
- **CLK:** Se√±al de reloj del sistema
- **Reset:** Se√±al de reinicio
- **Out_out (PP):** Se√±al de salida correspondiente al Producto Parcial (Partial Product) de 8 bits
- **Resultado observado:** `01000001` (binario) = **65** (decimal) ‚úÖ

Esta gr√°fica confirma que:
- ‚úÖ El reloj opera correctamente
- ‚úÖ El reset funciona apropiadamente
- ‚úÖ El resultado de la multiplicaci√≥n (PP) es correcto: 5 √ó 13 = 65

---

**3. Gr√°fica del Producto Parcial en Entero (MultResultPP):**

![Producto parcial en entero](Documents/Mult_4/MultResultPP.png)  
*Comportamiento del Producto Parcial (PP) en formato entero a lo largo del tiempo.*

En esta gr√°fica se observa:
- La evoluci√≥n temporal de la se√±al de salida PP
- Al finalizar el tiempo de ejecuci√≥n (se√±al `Done`), el valor de PP es **65** (decimal)
- La estabilidad de la se√±al de salida tras la computaci√≥n

---

#### 5.6.6. Conclusiones de la Simulaci√≥n Post-Layout

Los resultados de la simulaci√≥n SPICE post-layout demuestran que:

‚úÖ **El chip del multiplicador responde adecuadamente a las se√±ales de entrada** (operandos A = 5, B = 13)  
‚úÖ **Las se√±ales de salida funcionan correctamente**, generando el resultado esperado (PP = 65)  
‚úÖ **Los par√°sitos extra√≠dos del layout no afectan la funcionalidad** del dise√±o  
‚úÖ **El timing del circuito es adecuado** para la frecuencia de operaci√≥n configurada  
‚úÖ **La integridad de las se√±ales se mantiene** a trav√©s de las interconexiones f√≠sicas del chip

Estos resultados validan que el dise√±o del multiplicador de 4 bits est√° listo para fabricaci√≥n, habiendo pasado exitosamente por todas las etapas del flujo ASIC, desde la simulaci√≥n funcional RTL hasta la simulaci√≥n post-layout con par√°sitos reales extra√≠dos del GDSII.

---
## 6. Results & Verification / Resultados y Verificaci√≥n

### 6.1. M√©tricas del Dise√±o

Tras completar el flujo RTL-to-GDSII, OpenLane genera reportes detallados sobre el dise√±o:

| M√©trica | Valor |
|---------|-------|
| √Årea total | [TBD] ¬µm¬≤ |
| Utilizaci√≥n | [TBD]% |
| N√∫mero de celdas | [TBD] |
| Frecuencia m√°xima | [TBD] MHz |
| Violaciones DRC | 0 |
| Violaciones LVS | 0 |

### 6.2. Verificaciones Completadas

‚úÖ **Functional Verification:** Simulaci√≥n RTL exitosa  
‚úÖ **Logic Synthesis:** Netlist generado sin errores  
‚úÖ **Physical Implementation:** GDSII generado  
‚úÖ **DRC:** Sin violaciones de reglas de dise√±o  
‚úÖ **LVS:** Layout coincide con netlist  
‚úÖ **Post-Layout Extraction:** SPICE netlist extra√≠do con par√°sitos  
‚úÖ **SPICE Simulation:** Simulaci√≥n post-layout con Xyce completada  
‚úÖ **Signal Integrity Analysis:** Verificaci√≥n de integridad de se√±ales SPI

---

## 7. Next Steps / Pr√≥ximos Pasos

- [ ] Optimizaci√≥n de frecuencia de reloj
- [ ] Simulaciones de corner cases (tt, ff, ss)
- [ ] An√°lisis de consumo de potencia (Power Analysis)
- [ ] Caracterizaci√≥n de delays con temperatura
- [ ] Preparaci√≥n para tapeout final

---

## 8. References / Referencias

- [FemtoRV GitHub Repository](https://github.com/BrunoLevy/learn-fpga/tree/master/FemtoRV)
- [Tiny Tapeout Documentation](https://tinytapeout.com/docs)
- [OpenLane Documentation](https://openlane.readthedocs.io)
- [SkyWater PDK Documentation](https://skywater-pdk.readthedocs.io)
- [Magic VLSI Layout Tool](http://opencircuitdesign.com/magic/)
- [Xyce Parallel Electronic Simulator](https://xyce.sandia.gov/)
- [PySpice Documentation](https://pypi.org/project/ltspice/)
- [Repositorio original: Introduction to ASIC Flow](https://github.com/KanishR1/Introduction-to-ASIC-Flow)
- [Pagina Web YOSYS](https://yosyshq.net/yosys/)
- [Github Icarus verilog](https://steveicarus.github.io/iverilog/)
- [Github OPENSTA](https://github.com/The-OpenROAD-Project/OpenSTA)
- [Pagina Web GTKWAVE](https://gtkwave.sourceforge.net/)
- [Github OpenLane](https://github.com/The-OpenROAD-Project/OpenLane)
- [Pagina Ngspice](https://ngspice.sourceforge.io/)
- [Github OpenPDK](https://github.com/RTimothyEdwards/open_pdks)

---

## License / Licencia

Este proyecto se distribuye bajo [especificar licencia].

---

**Maintainers:** [Tu nombre/equipo]  
**Contact:** [email de contacto]