# compile vhdl design source files
vhdl xil_defaultlib  "../../../kaydirmali_saklayici.srcs/sources_1/new/kaydirmali_saklayici.vhd"
vhdl xil_defaultlib  "../../../kaydirmali_saklayici.srcs/sim_1/new/tb_kaydirmali_saklayici.vhd"
