TimeQuest Timing Analyzer report for Microcomputer
Mon Mar 06 11:23:36 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 15. Slow Model Setup: 'serialClkCount[15]'
 16. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 17. Slow Model Hold: 'clk'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 28. Slow Model Minimum Pulse Width: 'clk'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 31. Slow Model Minimum Pulse Width: 'sdClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'clk'
 46. Fast Model Setup: 'cpuClock'
 47. Fast Model Setup: 'sdClock'
 48. Fast Model Setup: 'serialClkCount[15]'
 49. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 52. Fast Model Hold: 'serialClkCount[15]'
 53. Fast Model Hold: 'cpuClock'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'sdClock'
 57. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 58. Fast Model Removal: 'serialClkCount[15]'
 59. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 65. Fast Model Minimum Pulse Width: 'sdClock'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 26.46 MHz  ; 26.46 MHz       ; clk                ;      ;
; 51.48 MHz  ; 51.48 MHz       ; cpuClock           ;      ;
; 104.17 MHz ; 104.17 MHz      ; T80s:cpu1|IORQ_n   ;      ;
; 136.05 MHz ; 136.05 MHz      ; sdClock            ;      ;
; 179.4 MHz  ; 179.4 MHz       ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; cpuClock           ; -18.426 ; -4666.219     ;
; clk                ; -18.395 ; -6540.654     ;
; sdClock            ; -7.891  ; -756.794      ;
; T80s:cpu1|IORQ_n   ; -6.119  ; -193.984      ;
; serialClkCount[15] ; -5.478  ; -859.841      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -4.012 ; -87.969       ;
; clk                ; -1.840 ; -1.840        ;
; cpuClock           ; 0.499  ; 0.000         ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -4.299 ; -109.619      ;
; sdClock            ; -1.519 ; -13.448       ;
; T80s:cpu1|IORQ_n   ; 1.071  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.833 ; -1.666        ;
; serialClkCount[15] ; 0.982  ; 0.000         ;
; sdClock            ; 1.909  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -3.055 ; -348.682      ;
; clk                ; -2.567 ; -2838.673     ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
; sdClock            ; -0.742 ; -210.728      ;
+--------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.426 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 19.462     ;
; -18.411 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 19.443     ;
; -18.390 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 19.435     ;
; -18.256 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 19.292     ;
; -18.255 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 19.291     ;
; -18.241 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 19.273     ;
; -18.240 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 19.272     ;
; -18.220 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 19.265     ;
; -18.219 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 19.264     ;
; -18.169 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 19.181     ;
; -18.167 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 19.179     ;
; -18.154 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 19.162     ;
; -18.152 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 19.160     ;
; -18.143 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 19.163     ;
; -18.133 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 19.154     ;
; -18.131 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 19.152     ;
; -18.128 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 19.144     ;
; -18.107 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 19.136     ;
; -18.101 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 19.150     ;
; -18.084 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 19.122     ;
; -18.069 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 19.103     ;
; -18.048 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 19.095     ;
; -18.022 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 19.032     ;
; -18.007 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.034     ; 19.013     ;
; -17.986 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 19.005     ;
; -17.976 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 18.988     ;
; -17.973 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 18.985     ;
; -17.961 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 18.983     ;
; -17.961 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 18.969     ;
; -17.958 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 18.966     ;
; -17.946 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 18.964     ;
; -17.940 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.961     ;
; -17.937 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.958     ;
; -17.931 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.980     ;
; -17.930 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.979     ;
; -17.925 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.956     ;
; -17.916 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.972     ;
; -17.871 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.029     ; 18.882     ;
; -17.856 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.033     ; 18.863     ;
; -17.845 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.027     ; 18.858     ;
; -17.845 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.027     ; 18.858     ;
; -17.844 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 18.869     ;
; -17.842 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 18.867     ;
; -17.836 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.890     ;
; -17.835 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 18.855     ;
; -17.830 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.031     ; 18.839     ;
; -17.830 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.031     ; 18.839     ;
; -17.826 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.864     ;
; -17.818 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.851     ;
; -17.815 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.871     ;
; -17.811 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.845     ;
; -17.809 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 18.831     ;
; -17.809 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 18.831     ;
; -17.790 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.837     ;
; -17.759 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.810     ;
; -17.753 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 18.770     ;
; -17.749 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 18.761     ;
; -17.746 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.802     ;
; -17.745 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.801     ;
; -17.738 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.027     ; 18.751     ;
; -17.734 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 18.742     ;
; -17.728 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 18.740     ;
; -17.728 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 18.740     ;
; -17.717 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 18.743     ;
; -17.713 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.734     ;
; -17.713 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 18.721     ;
; -17.713 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 18.721     ;
; -17.697 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.720     ;
; -17.697 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.746     ;
; -17.692 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.713     ;
; -17.692 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.713     ;
; -17.675 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 18.697     ;
; -17.672 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 18.694     ;
; -17.666 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.720     ;
; -17.665 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.719     ;
; -17.660 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 18.678     ;
; -17.659 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.691     ;
; -17.657 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.689     ;
; -17.657 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 18.675     ;
; -17.651 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 18.676     ;
; -17.650 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.704     ;
; -17.650 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.699     ;
; -17.648 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 18.673     ;
; -17.645 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.701     ;
; -17.644 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.700     ;
; -17.639 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.670     ;
; -17.636 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.671     ;
; -17.636 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.667     ;
; -17.633 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.673     ;
; -17.619 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.642     ;
; -17.615 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.638     ;
; -17.605 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.643     ;
; -17.604 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 18.623     ;
; -17.600 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.644     ;
; -17.600 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 18.619     ;
; -17.592 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 18.609     ;
; -17.590 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.624     ;
; -17.585 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.625     ;
; -17.583 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.615     ;
; -17.579 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.609     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.395 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.114      ; 18.963     ;
; -18.386 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.120      ; 18.960     ;
; -18.379 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.118      ; 18.951     ;
; -18.378 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.133      ; 18.965     ;
; -18.363 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.130      ; 18.947     ;
; -18.340 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.137      ; 18.931     ;
; -18.314 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.133      ; 18.901     ;
; -18.304 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.130      ; 18.888     ;
; -18.233 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.115      ; 18.802     ;
; -18.224 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.121      ; 18.799     ;
; -18.217 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.119      ; 18.790     ;
; -18.216 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.134      ; 18.804     ;
; -18.201 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.131      ; 18.786     ;
; -18.178 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.138      ; 18.770     ;
; -18.177 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.115      ; 18.746     ;
; -18.168 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.121      ; 18.743     ;
; -18.161 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.119      ; 18.734     ;
; -18.160 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.134      ; 18.748     ;
; -18.152 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.134      ; 18.740     ;
; -18.145 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.131      ; 18.730     ;
; -18.142 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.131      ; 18.727     ;
; -18.122 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.138      ; 18.714     ;
; -18.096 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.134      ; 18.684     ;
; -18.088 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5 ; clk          ; clk         ; 0.500        ; 0.130      ; 18.672     ;
; -18.086 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.131      ; 18.671     ;
; -18.084 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5 ; clk          ; clk         ; 0.500        ; 0.133      ; 18.671     ;
; -18.069 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.084      ; 18.607     ;
; -18.065 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.086      ; 18.605     ;
; -18.047 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.086      ; 18.587     ;
; -18.046 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4   ; clk          ; clk         ; 0.500        ; 0.084      ; 18.584     ;
; -18.038 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.086      ; 18.578     ;
; -18.038 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.114      ; 18.606     ;
; -18.034 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5 ; clk          ; clk         ; 0.500        ; 0.114      ; 18.602     ;
; -18.031 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg10  ; clk          ; clk         ; 0.500        ; 0.084      ; 18.569     ;
; -18.027 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.084      ; 18.565     ;
; -18.022 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.500        ; 0.100      ; 18.576     ;
; -18.009 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.096      ; 18.559     ;
; -18.009 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3   ; clk          ; clk         ; 0.500        ; 0.086      ; 18.549     ;
; -18.003 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.096      ; 18.553     ;
; -18.001 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3   ; clk          ; clk         ; 0.500        ; 0.084      ; 18.539     ;
; -17.990 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.130      ; 18.574     ;
; -17.982 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 0.500        ; 0.100      ; 18.536     ;
; -17.982 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.100      ; 18.536     ;
; -17.965 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3   ; clk          ; clk         ; 0.500        ; 0.096      ; 18.515     ;
; -17.942 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.500        ; 0.100      ; 18.496     ;
; -17.938 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.134      ; 18.526     ;
; -17.926 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5 ; clk          ; clk         ; 0.500        ; 0.131      ; 18.511     ;
; -17.922 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5 ; clk          ; clk         ; 0.500        ; 0.134      ; 18.510     ;
; -17.913 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6 ; clk          ; clk         ; 0.500        ; 0.133      ; 18.500     ;
; -17.897 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 0.500        ; 0.130      ; 18.481     ;
; -17.892 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.080      ; 18.426     ;
; -17.888 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.082      ; 18.424     ;
; -17.878 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 0.500        ; 0.096      ; 18.428     ;
; -17.876 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.115      ; 18.445     ;
; -17.872 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5 ; clk          ; clk         ; 0.500        ; 0.115      ; 18.441     ;
; -17.870 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5 ; clk          ; clk         ; 0.500        ; 0.131      ; 18.455     ;
; -17.870 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.082      ; 18.406     ;
; -17.869 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4   ; clk          ; clk         ; 0.500        ; 0.080      ; 18.403     ;
; -17.866 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 0.500        ; 0.130      ; 18.450     ;
; -17.866 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5 ; clk          ; clk         ; 0.500        ; 0.134      ; 18.454     ;
; -17.864 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 0.500        ; 0.120      ; 18.438     ;
; -17.862 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6   ; clk          ; clk         ; 0.500        ; 0.137      ; 18.453     ;
; -17.861 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.082      ; 18.397     ;
; -17.856 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 0.500        ; 0.134      ; 18.444     ;
; -17.856 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.080      ; 18.390     ;
; -17.854 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg10  ; clk          ; clk         ; 0.500        ; 0.080      ; 18.388     ;
; -17.852 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.082      ; 18.388     ;
; -17.850 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.080      ; 18.384     ;
; -17.845 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.500        ; 0.096      ; 18.395     ;
; -17.834 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.082      ; 18.370     ;
; -17.833 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4   ; clk          ; clk         ; 0.500        ; 0.080      ; 18.367     ;
; -17.832 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.092      ; 18.378     ;
; -17.832 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3   ; clk          ; clk         ; 0.500        ; 0.082      ; 18.368     ;
; -17.828 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.131      ; 18.413     ;
; -17.826 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.092      ; 18.372     ;
; -17.825 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.082      ; 18.361     ;
; -17.824 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3   ; clk          ; clk         ; 0.500        ; 0.080      ; 18.358     ;
; -17.820 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.115      ; 18.389     ;
; -17.818 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg10  ; clk          ; clk         ; 0.500        ; 0.080      ; 18.352     ;
; -17.816 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5 ; clk          ; clk         ; 0.500        ; 0.115      ; 18.385     ;
; -17.814 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.080      ; 18.348     ;
; -17.809 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.500        ; 0.096      ; 18.359     ;
; -17.805 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 0.500        ; 0.096      ; 18.355     ;
; -17.805 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.096      ; 18.355     ;
; -17.796 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.092      ; 18.342     ;
; -17.796 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3   ; clk          ; clk         ; 0.500        ; 0.082      ; 18.332     ;
; -17.790 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.092      ; 18.336     ;
; -17.789 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.086      ; 18.329     ;
; -17.788 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3   ; clk          ; clk         ; 0.500        ; 0.092      ; 18.334     ;
; -17.788 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3   ; clk          ; clk         ; 0.500        ; 0.080      ; 18.322     ;
; -17.780 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.084      ; 18.318     ;
; -17.776 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.135      ; 18.365     ;
; -17.773 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 0.500        ; 0.137      ; 18.364     ;
; -17.772 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.131      ; 18.357     ;
; -17.769 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 0.500        ; 0.096      ; 18.319     ;
; -17.769 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.096      ; 18.319     ;
; -17.765 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.500        ; 0.096      ; 18.315     ;
; -17.756 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.134      ; 18.344     ;
; -17.752 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3   ; clk          ; clk         ; 0.500        ; 0.092      ; 18.298     ;
; -17.751 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6 ; clk          ; clk         ; 0.500        ; 0.134      ; 18.339     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -7.891 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.460     ; 4.971      ;
; -7.891 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.460     ; 4.971      ;
; -7.891 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.460     ; 4.971      ;
; -7.891 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.460     ; 4.971      ;
; -7.891 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.460     ; 4.971      ;
; -7.891 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.460     ; 4.971      ;
; -7.891 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.460     ; 4.971      ;
; -7.724 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.458     ; 4.806      ;
; -7.614 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.449     ; 4.705      ;
; -7.589 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.707     ; 5.422      ;
; -7.589 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.707     ; 5.422      ;
; -7.589 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.707     ; 5.422      ;
; -7.589 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.707     ; 5.422      ;
; -7.589 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.707     ; 5.422      ;
; -7.589 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.707     ; 5.422      ;
; -7.586 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.707     ; 5.419      ;
; -7.586 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.707     ; 5.419      ;
; -7.578 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.709     ; 5.409      ;
; -7.577 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.709     ; 5.408      ;
; -7.577 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.709     ; 5.408      ;
; -7.576 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.709     ; 5.407      ;
; -7.576 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.709     ; 5.407      ;
; -7.569 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.708     ; 5.401      ;
; -7.569 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.708     ; 5.401      ;
; -7.569 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.708     ; 5.401      ;
; -7.569 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.708     ; 5.401      ;
; -7.534 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.447     ; 4.627      ;
; -7.534 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.447     ; 4.627      ;
; -7.512 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.456     ; 4.596      ;
; -7.512 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.456     ; 4.596      ;
; -7.512 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.456     ; 4.596      ;
; -7.512 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.456     ; 4.596      ;
; -7.512 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.456     ; 4.596      ;
; -7.512 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.456     ; 4.596      ;
; -7.512 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.456     ; 4.596      ;
; -7.512 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.456     ; 4.596      ;
; -7.512 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.456     ; 4.596      ;
; -7.400 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.448     ; 4.492      ;
; -7.369 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.447     ; 4.462      ;
; -7.369 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.447     ; 4.462      ;
; -7.369 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.447     ; 4.462      ;
; -7.369 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.447     ; 4.462      ;
; -7.369 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.447     ; 4.462      ;
; -7.369 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.447     ; 4.462      ;
; -7.342 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.718     ; 5.164      ;
; -7.130 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.716     ; 4.954      ;
; -7.130 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.716     ; 4.954      ;
; -7.130 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.716     ; 4.954      ;
; -7.130 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.716     ; 4.954      ;
; -7.130 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.716     ; 4.954      ;
; -7.130 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.716     ; 4.954      ;
; -7.130 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.716     ; 4.954      ;
; -7.130 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.716     ; 4.954      ;
; -7.130 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.716     ; 4.954      ;
; -7.028 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.708     ; 4.860      ;
; -7.007 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.460     ; 4.087      ;
; -6.480 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.707     ; 4.313      ;
; -6.468 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.447     ; 3.561      ;
; -6.350 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[1]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.386      ;
; -6.350 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[2]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.386      ;
; -6.350 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[3]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.386      ;
; -6.350 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[4]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.386      ;
; -6.350 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[5]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.386      ;
; -6.350 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[6]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.386      ;
; -6.350 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[7]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.386      ;
; -6.183 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 7.221      ;
; -6.166 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|sd_write_flag                 ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.455     ; 3.251      ;
; -6.022 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[1]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.058      ;
; -6.022 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[2]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.058      ;
; -6.022 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[3]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.058      ;
; -6.022 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[4]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.058      ;
; -6.022 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[5]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.058      ;
; -6.022 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[6]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.058      ;
; -6.022 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[7]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.058      ;
; -5.996 ; sd_controller:sd1|din_latched[7]  ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.460     ; 3.076      ;
; -5.993 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 7.042      ;
; -5.993 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 7.042      ;
; -5.971 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[0]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.011      ;
; -5.971 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[2]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.011      ;
; -5.971 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[3]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.011      ;
; -5.971 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[4]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.011      ;
; -5.971 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[5]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.011      ;
; -5.971 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[7]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.011      ;
; -5.971 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[8]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.011      ;
; -5.971 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[9]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.011      ;
; -5.971 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[6]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.011      ;
; -5.859 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|data_sig[1]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 6.895      ;
; -5.859 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|data_sig[2]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 6.895      ;
; -5.859 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|data_sig[3]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 6.895      ;
; -5.859 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|data_sig[4]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 6.895      ;
; -5.859 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|data_sig[5]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 6.895      ;
; -5.859 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|data_sig[6]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 6.895      ;
; -5.859 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|data_sig[7]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 6.895      ;
; -5.855 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 6.893      ;
; -5.782 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 6.831      ;
; -5.782 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 6.831      ;
; -5.782 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 6.831      ;
; -5.782 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 6.831      ;
; -5.782 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 6.831      ;
; -5.782 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 6.831      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -6.119 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.652     ; 4.507      ;
; -6.009 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.652     ; 4.397      ;
; -5.933 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 4.660      ;
; -5.821 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 4.548      ;
; -5.756 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.429     ; 6.367      ;
; -5.749 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.218     ; 4.571      ;
; -5.685 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.218     ; 4.507      ;
; -5.676 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 4.403      ;
; -5.664 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 4.391      ;
; -5.625 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 4.352      ;
; -5.607 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 4.334      ;
; -5.522 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 4.249      ;
; -5.473 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 4.200      ;
; -5.447 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 6.049      ;
; -5.400 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.429     ; 6.011      ;
; -5.257 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.425     ; 5.872      ;
; -5.213 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.436     ; 5.817      ;
; -5.210 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.427     ; 5.823      ;
; -5.182 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.436     ; 5.786      ;
; -5.177 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.429     ; 5.788      ;
; -5.090 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.429     ; 5.701      ;
; -5.076 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.454     ; 4.662      ;
; -5.041 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.436     ; 5.645      ;
; -4.945 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.436     ; 5.549      ;
; -4.929 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 5.531      ;
; -4.922 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.436     ; 5.526      ;
; -4.900 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.436     ; 5.504      ;
; -4.887 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.425     ; 5.502      ;
; -4.834 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.427     ; 5.447      ;
; -4.783 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.454     ; 4.369      ;
; -4.736 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.218     ; 3.558      ;
; -4.549 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.427     ; 5.162      ;
; -4.478 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.429     ; 5.089      ;
; -4.464 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 5.066      ;
; -4.464 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 5.066      ;
; -4.464 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 5.066      ;
; -4.464 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 5.066      ;
; -4.464 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 5.066      ;
; -4.464 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 5.066      ;
; -4.372 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.427     ; 4.985      ;
; -4.370 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 3.097      ;
; -4.369 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 3.096      ;
; -4.318 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.427     ; 4.931      ;
; -4.301 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.429     ; 4.912      ;
; -4.300 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.233     ; 2.607      ;
; -4.287 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.305     ; 2.522      ;
; -4.286 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 3.013      ;
; -4.283 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 3.010      ;
; -4.282 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 3.009      ;
; -4.269 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.754     ; 3.555      ;
; -4.269 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.754     ; 3.555      ;
; -4.269 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.754     ; 3.555      ;
; -4.269 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.754     ; 3.555      ;
; -4.269 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.754     ; 3.555      ;
; -4.269 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.754     ; 3.555      ;
; -4.269 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.754     ; 3.555      ;
; -4.269 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.754     ; 3.555      ;
; -4.247 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.429     ; 4.858      ;
; -4.178 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.652     ; 2.566      ;
; -4.172 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.774      ;
; -4.172 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.774      ;
; -4.172 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.774      ;
; -4.172 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.774      ;
; -4.172 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.774      ;
; -4.172 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.774      ;
; -4.163 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.382     ; 3.821      ;
; -4.118 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.720      ;
; -4.118 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.720      ;
; -4.118 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.720      ;
; -4.118 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.720      ;
; -4.118 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.720      ;
; -4.118 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.720      ;
; -4.107 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.429     ; 4.718      ;
; -4.071 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 2.798      ;
; -4.070 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 2.797      ;
; -3.990 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.382     ; 3.648      ;
; -3.958 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.230     ; 2.268      ;
; -3.924 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.427     ; 4.537      ;
; -3.903 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.382     ; 3.561      ;
; -3.839 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.441      ;
; -3.839 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.441      ;
; -3.839 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.441      ;
; -3.839 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.441      ;
; -3.839 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.441      ;
; -3.839 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.441      ;
; -3.835 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 2.562      ;
; -3.748 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 2.475      ;
; -3.729 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.429     ; 4.340      ;
; -3.626 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.436     ; 4.230      ;
; -3.565 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.436     ; 4.169      ;
; -3.525 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 2.252      ;
; -3.521 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 2.248      ;
; -3.510 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.229     ; 1.821      ;
; -3.487 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 2.214      ;
; -3.486 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.313     ; 2.213      ;
; -3.303 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 3.905      ;
; -3.303 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 3.905      ;
; -3.303 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 3.905      ;
; -3.303 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 3.905      ;
; -3.303 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 3.905      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+
; -5.478 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~18  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.083      ; 6.101      ;
; -5.467 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~18  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.961      ; 6.968      ;
; -5.368 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~66  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.077      ; 5.985      ;
; -5.368 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~64  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.077      ; 5.985      ;
; -5.368 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~63  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.077      ; 5.985      ;
; -5.357 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~66  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.955      ; 6.852      ;
; -5.357 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~64  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.955      ; 6.852      ;
; -5.357 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~63  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.955      ; 6.852      ;
; -5.343 ; T80s:cpu1|T80:u0|A[7]          ; bufferedUART:io1|rxBuffer~18  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.961      ; 6.844      ;
; -5.341 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~67  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.966      ;
; -5.341 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~61  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.966      ;
; -5.333 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~62  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.083      ; 5.956      ;
; -5.333 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~65  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.083      ; 5.956      ;
; -5.333 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~68  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.083      ; 5.956      ;
; -5.330 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~67  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.963      ; 6.833      ;
; -5.330 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~61  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.963      ; 6.833      ;
; -5.322 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~62  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.961      ; 6.823      ;
; -5.322 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~65  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.961      ; 6.823      ;
; -5.322 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~68  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.961      ; 6.823      ;
; -5.275 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[6]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -2.302     ; 4.013      ;
; -5.275 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[5]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -2.302     ; 4.013      ;
; -5.275 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[4]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -2.302     ; 4.013      ;
; -5.275 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[3]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -2.302     ; 4.013      ;
; -5.275 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[2]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -2.302     ; 4.013      ;
; -5.275 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[1]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -2.302     ; 4.013      ;
; -5.275 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[0]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -2.302     ; 4.013      ;
; -5.233 ; T80s:cpu1|T80:u0|A[7]          ; bufferedUART:io1|rxBuffer~66  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.955      ; 6.728      ;
; -5.233 ; T80s:cpu1|T80:u0|A[7]          ; bufferedUART:io1|rxBuffer~64  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.955      ; 6.728      ;
; -5.233 ; T80s:cpu1|T80:u0|A[7]          ; bufferedUART:io1|rxBuffer~63  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.955      ; 6.728      ;
; -5.206 ; T80s:cpu1|T80:u0|A[7]          ; bufferedUART:io1|rxBuffer~67  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.963      ; 6.709      ;
; -5.206 ; T80s:cpu1|T80:u0|A[7]          ; bufferedUART:io1|rxBuffer~61  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.963      ; 6.709      ;
; -5.198 ; T80s:cpu1|T80:u0|A[7]          ; bufferedUART:io1|rxBuffer~62  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.961      ; 6.699      ;
; -5.198 ; T80s:cpu1|T80:u0|A[7]          ; bufferedUART:io1|rxBuffer~65  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.961      ; 6.699      ;
; -5.198 ; T80s:cpu1|T80:u0|A[7]          ; bufferedUART:io1|rxBuffer~68  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.961      ; 6.699      ;
; -5.188 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~82  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.812      ;
; -5.188 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~80  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.812      ;
; -5.188 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~83  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.812      ;
; -5.188 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~78  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.812      ;
; -5.188 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~77  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.812      ;
; -5.188 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~81  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.812      ;
; -5.188 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~84  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.812      ;
; -5.188 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~79  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.812      ;
; -5.177 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~82  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.679      ;
; -5.177 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~80  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.679      ;
; -5.177 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~83  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.679      ;
; -5.177 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~78  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.679      ;
; -5.177 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~77  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.679      ;
; -5.177 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~81  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.679      ;
; -5.177 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~84  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.679      ;
; -5.177 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~79  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.679      ;
; -5.175 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~98  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.799      ;
; -5.175 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~96  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.799      ;
; -5.175 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~99  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.799      ;
; -5.175 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~94  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.799      ;
; -5.175 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~93  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.799      ;
; -5.175 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~97  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.799      ;
; -5.175 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~100 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.799      ;
; -5.175 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~95  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.084      ; 5.799      ;
; -5.170 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~26  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.795      ;
; -5.170 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~24  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.795      ;
; -5.170 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~27  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.795      ;
; -5.170 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~22  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.795      ;
; -5.170 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~21  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.795      ;
; -5.170 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~25  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.795      ;
; -5.170 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~28  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.795      ;
; -5.170 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~23  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.795      ;
; -5.165 ; T80s:cpu1|T80:u0|A[2]          ; bufferedUART:io1|rxBuffer~18  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.961      ; 6.666      ;
; -5.164 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~98  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.666      ;
; -5.164 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~96  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.666      ;
; -5.164 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~99  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.666      ;
; -5.164 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~94  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.666      ;
; -5.164 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~93  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.666      ;
; -5.164 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~97  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.666      ;
; -5.164 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~100 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.666      ;
; -5.164 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~95  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.962      ; 6.666      ;
; -5.163 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~36  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.083      ; 5.786      ;
; -5.162 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~16  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.083      ; 5.785      ;
; -5.162 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~19  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.083      ; 5.785      ;
; -5.162 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~14  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.083      ; 5.785      ;
; -5.162 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~13  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.083      ; 5.785      ;
; -5.162 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~17  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.083      ; 5.785      ;
; -5.162 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~20  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.083      ; 5.785      ;
; -5.162 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~15  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.083      ; 5.785      ;
; -5.159 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~26  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.963      ; 6.662      ;
; -5.159 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~24  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.963      ; 6.662      ;
; -5.159 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~27  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.963      ; 6.662      ;
; -5.159 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~22  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.963      ; 6.662      ;
; -5.159 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~21  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.963      ; 6.662      ;
; -5.159 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~25  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.963      ; 6.662      ;
; -5.159 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~28  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.963      ; 6.662      ;
; -5.159 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~23  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.963      ; 6.662      ;
; -5.157 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~90  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.782      ;
; -5.157 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~88  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.782      ;
; -5.157 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~91  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.782      ;
; -5.157 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~86  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.782      ;
; -5.157 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~85  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.782      ;
; -5.157 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~89  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.782      ;
; -5.157 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~92  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.782      ;
; -5.157 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~87  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.085      ; 5.782      ;
; -5.152 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~36  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.961      ; 6.653      ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                     ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -4.012 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.673      ; 1.967      ;
; -3.407 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.651      ; 2.050      ;
; -3.197 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.753      ; 2.362      ;
; -2.924 ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.647      ; 2.529      ;
; -2.920 ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 1.683      ;
; -2.920 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 1.683      ;
; -2.915 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[7]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 5.812      ; 3.203      ;
; -2.759 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 1.844      ;
; -2.713 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.681      ; 3.274      ;
; -2.713 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.681      ; 3.274      ;
; -2.713 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.681      ; 3.274      ;
; -2.713 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.681      ; 3.274      ;
; -2.713 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.681      ; 3.274      ;
; -2.713 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.681      ; 3.274      ;
; -2.713 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.681      ; 3.274      ;
; -2.713 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.681      ; 3.274      ;
; -2.623 ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.883      ; 2.066      ;
; -2.613 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.728      ; 2.921      ;
; -2.521 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 2.082      ;
; -2.508 ; SBCTextDisplayRGB:io2|kbBuffer~19      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.651      ; 2.949      ;
; -2.503 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.788      ; 2.091      ;
; -2.501 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.453      ; 1.758      ;
; -2.490 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 2.113      ;
; -2.484 ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.788      ; 2.110      ;
; -2.454 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 2.149      ;
; -2.453 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 2.150      ;
; -2.430 ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.651      ; 3.027      ;
; -2.380 ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.792      ; 2.218      ;
; -2.366 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.728      ; 3.168      ;
; -2.355 ; SBCTextDisplayRGB:io2|kbBuffer~15      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 2.248      ;
; -2.354 ; SBCTextDisplayRGB:io2|kbBuffer~17      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 2.249      ;
; -2.349 ; SBCTextDisplayRGB:io2|kbBuffer~40      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.647      ; 3.104      ;
; -2.338 ; SBCTextDisplayRGB:io2|kbBuffer~66      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.788      ; 2.256      ;
; -2.337 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 2.266      ;
; -2.322 ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.788      ; 2.272      ;
; -2.232 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[1]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 5.740      ; 3.814      ;
; -2.213 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 4.881      ; 2.974      ;
; -2.202 ; SBCTextDisplayRGB:io2|kbBuffer~13      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 2.401      ;
; -2.188 ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.449      ; 2.067      ;
; -2.186 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.887      ; 2.507      ;
; -2.182 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.728      ; 3.352      ;
; -2.067 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.681      ; 3.420      ;
; -2.053 ; SBCTextDisplayRGB:io2|kbBuffer~12      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.651      ; 3.404      ;
; -1.987 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 2.616      ;
; -1.986 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 2.617      ;
; -1.936 ; SBCTextDisplayRGB:io2|kbBuffer~42      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.788      ; 2.658      ;
; -1.912 ; SBCTextDisplayRGB:io2|kbBuffer~41      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.788      ; 2.682      ;
; -1.906 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[3]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 4.881      ; 3.281      ;
; -1.906 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[6]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 4.881      ; 3.281      ;
; -1.906 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[4]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 4.881      ; 3.281      ;
; -1.906 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[2]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 4.881      ; 3.281      ;
; -1.872 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock          ; T80s:cpu1|IORQ_n ; -0.500       ; 3.455      ; 1.389      ;
; -1.814 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 2.313      ; 0.805      ;
; -1.814 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 2.313      ; 0.805      ;
; -1.814 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 2.313      ; 0.805      ;
; -1.811 ; SBCTextDisplayRGB:io2|kbBuffer~14      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.792      ; 2.787      ;
; -1.803 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 2.800      ;
; -1.802 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.797      ; 2.801      ;
; -1.768 ; SBCTextDisplayRGB:io2|kbBuffer~45      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.788      ; 2.826      ;
; -1.762 ; T80s:cpu1|T80:u0|DO[5]                 ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 5.717      ; 3.761      ;
; -1.754 ; SBCTextDisplayRGB:io2|kbBuffer~43      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.788      ; 2.840      ;
; -1.738 ; SBCTextDisplayRGB:io2|kbBuffer~39      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.883      ; 2.951      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[7]    ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 5.728      ; 3.813      ;
; -1.717 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[5]    ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 5.729      ; 3.818      ;
; -1.717 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[6]    ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 5.729      ; 3.818      ;
; -1.707 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteWritten  ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 5.732      ; 3.831      ;
; -1.631 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 4.881      ; 3.556      ;
; -1.630 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 4.881      ; 3.557      ;
; -1.623 ; SBCTextDisplayRGB:io2|kbBuffer~44      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.449      ; 2.632      ;
; -1.621 ; SBCTextDisplayRGB:io2|kbBuffer~16      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.453      ; 2.638      ;
; -1.608 ; SBCTextDisplayRGB:io2|kbBuffer~18      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.887      ; 3.085      ;
; -1.542 ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.647      ; 3.911      ;
; -1.537 ; T80s:cpu1|T80:u0|DO[7]                 ; SBCTextDisplayRGB:io2|controlReg[7]    ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 5.709      ; 3.978      ;
; -1.526 ; SBCTextDisplayRGB:io2|kbBuffer~38      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.792      ; 3.072      ;
; -1.524 ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.453      ; 2.735      ;
; -1.470 ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.792      ; 3.128      ;
; -1.460 ; sd_controller:sd1|sd_read_flag         ; sd_controller:sd1|host_read_flag       ; sdClock          ; T80s:cpu1|IORQ_n ; -0.500       ; 2.722      ; 1.068      ;
; -1.456 ; SBCTextDisplayRGB:io2|kbBuffer~54      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.647      ; 3.997      ;
; -1.452 ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.788      ; 3.142      ;
; -1.438 ; T80s:cpu1|T80:u0|DO[4]                 ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 5.721      ; 4.089      ;
; -1.422 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.892      ; 3.276      ;
; -1.420 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[0]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 4.976      ; 3.862      ;
; -1.402 ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.792      ; 3.196      ;
; -1.400 ; SBCTextDisplayRGB:io2|kbBuffer~22      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.792      ; 3.198      ;
; -1.389 ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.792      ; 3.209      ;
; -1.384 ; SBCTextDisplayRGB:io2|kbBuffer~56      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.788      ; 3.210      ;
; -1.380 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.892      ; 3.318      ;
; -1.363 ; SBCTextDisplayRGB:io2|kbBuffer~24      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.792      ; 3.235      ;
; -1.361 ; SBCTextDisplayRGB:io2|kbBuffer~52      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.788      ; 3.233      ;
; -1.357 ; SBCTextDisplayRGB:io2|kbBuffer~55      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.788      ; 3.237      ;
; -1.326 ; T80s:cpu1|T80:u0|DO[6]                 ; SBCTextDisplayRGB:io2|controlReg[6]    ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 5.704      ; 4.184      ;
; -1.296 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.788      ; 3.298      ;
; -1.281 ; T80s:cpu1|T80:u0|DO[2]                 ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 5.715      ; 4.240      ;
; -1.257 ; SBCTextDisplayRGB:io2|kbBuffer~21      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.792      ; 3.341      ;
; -1.238 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.892      ; 3.460      ;
; -1.238 ; T80s:cpu1|T80:u0|DO[3]                 ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 5.721      ; 4.289      ;
; -1.235 ; T80s:cpu1|T80:u0|DO[0]                 ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 5.736      ; 4.307      ;
; -1.212 ; SBCTextDisplayRGB:io2|kbBuffer~51      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.449      ; 3.043      ;
; -1.212 ; SBCTextDisplayRGB:io2|kbBuffer~59      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.788      ; 3.382      ;
; -1.208 ; SBCTextDisplayRGB:io2|kbBuffer~20      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.792      ; 3.390      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.840 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.762      ; 1.532      ;
; -1.340 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.762      ; 1.532      ;
; 0.499  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelClockCount[0]                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[0]       ; SBCTextDisplayRGB:io2|pixelCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[2]       ; SBCTextDisplayRGB:io2|pixelCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkOut           ; SBCTextDisplayRGB:io2|ps2ClkOut                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered              ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.dispWrite ; SBCTextDisplayRGB:io2|dispState.dispWrite                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.idle      ; SBCTextDisplayRGB:io2|dispState.idle                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteSent        ; SBCTextDisplayRGB:io2|dispByteSent                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.537  ; T80s:cpu1|T80:u0|A[5]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.768      ; 2.572      ;
; 0.557  ; T80s:cpu1|T80:u0|A[5]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.774      ; 2.598      ;
; 0.653  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.744      ; 4.007      ;
; 0.704  ; T80s:cpu1|T80:u0|DO[0]                    ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                             ; cpuClock           ; clk         ; 0.000        ; 0.060      ; 1.070      ;
; 0.719  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.737      ; 4.066      ;
; 0.719  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.737      ; 4.066      ;
; 0.719  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.737      ; 4.066      ;
; 0.719  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.737      ; 4.066      ;
; 0.719  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.737      ; 4.066      ;
; 0.719  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.737      ; 4.066      ;
; 0.719  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.737      ; 4.066      ;
; 0.748  ; SBCTextDisplayRGB:io2|horizCount[11]      ; SBCTextDisplayRGB:io2|horizCount[11]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.753  ; cpuClkCount[5]                            ; cpuClkCount[5]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.756  ; SBCTextDisplayRGB:io2|dispState.clearLine ; SBCTextDisplayRGB:io2|dispState.clearL2                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.757  ; SBCTextDisplayRGB:io2|vertLineCount[9]    ; SBCTextDisplayRGB:io2|vertLineCount[9]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.759  ; SBCTextDisplayRGB:io2|dispState.del2      ; SBCTextDisplayRGB:io2|dispWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.774  ; SBCTextDisplayRGB:io2|ps2Byte[3]          ; SBCTextDisplayRGB:io2|ps2Byte[2]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.777  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|dispAttWRData[5]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.780  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.787  ; SBCTextDisplayRGB:io2|pixelCount[0]       ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.793  ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]     ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.800  ; SBCTextDisplayRGB:io2|ps2Byte[5]          ; SBCTextDisplayRGB:io2|ps2Byte[4]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.811  ; SBCTextDisplayRGB:io2|ps2PrevClk          ; SBCTextDisplayRGB:io2|ps2WriteByte[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.117      ;
; 0.812  ; SBCTextDisplayRGB:io2|ps2PrevClk          ; SBCTextDisplayRGB:io2|ps2WriteByte[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.813  ; SBCTextDisplayRGB:io2|ps2PrevClk          ; SBCTextDisplayRGB:io2|ps2WriteByte[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.119      ;
; 0.814  ; SBCTextDisplayRGB:io2|ps2PrevClk          ; SBCTextDisplayRGB:io2|ps2WriteByte[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.120      ;
; 0.816  ; SBCTextDisplayRGB:io2|ps2PrevClk          ; SBCTextDisplayRGB:io2|ps2WriteByte[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.122      ;
; 0.816  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.122      ;
; 0.848  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.041      ; 2.156      ;
; 0.859  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.041      ; 2.167      ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                              ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.753 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.059      ;
; 0.757 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.064      ;
; 0.759 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.065      ;
; 0.761 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.067      ;
; 0.907 ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.213      ;
; 0.911 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.217      ;
; 0.917 ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.223      ;
; 0.919 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.225      ;
; 0.921 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.227      ;
; 0.925 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.231      ;
; 0.927 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.233      ;
; 0.930 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.236      ;
; 0.935 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.241      ;
; 0.946 ; T80s:cpu1|T80:u0|F[0]                     ; T80s:cpu1|T80:u0|Fp[0]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.252      ;
; 0.957 ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.263      ;
; 0.964 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.270      ;
; 1.066 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.372      ;
; 1.163 ; T80s:cpu1|T80:u0|I[1]                     ; T80s:cpu1|T80:u0|A[9]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.469      ;
; 1.166 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.474      ;
; 1.171 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.174 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.480      ;
; 1.176 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.223 ; T80s:cpu1|T80:u0|I[4]                     ; T80s:cpu1|T80:u0|A[12]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.529      ;
; 1.225 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.236 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.542      ;
; 1.248 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.554      ;
; 1.481 ; T80s:cpu1|T80:u0|DO[0]                    ; T80s:cpu1|T80:u0|DO[0]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.787      ;
; 1.500 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.806      ;
; 1.506 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.812      ;
; 1.507 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.813      ;
; 1.542 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|Pre_XY_F_M[0] ; cpuClock     ; cpuClock    ; 0.000        ; -0.004     ; 1.844      ;
; 1.558 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|I[1]          ; cpuClock     ; cpuClock    ; 0.000        ; -0.022     ; 1.842      ;
; 1.611 ; T80s:cpu1|T80:u0|I[2]                     ; T80s:cpu1|T80:u0|A[10]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.004      ; 1.921      ;
; 1.645 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.951      ;
; 1.645 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.951      ;
; 1.649 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|Pre_XY_F_M[1] ; cpuClock     ; cpuClock    ; 0.000        ; -0.004     ; 1.951      ;
; 1.652 ; T80s:cpu1|T80:u0|Save_ALU_r               ; T80s:cpu1|T80:u0|DO[6]         ; cpuClock     ; cpuClock    ; 0.000        ; -0.001     ; 1.957      ;
; 1.656 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.962      ;
; 1.661 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[7]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.020      ; 1.987      ;
; 1.664 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[6]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.020      ; 1.990      ;
; 1.701 ; T80s:cpu1|T80:u0|F[2]                     ; T80s:cpu1|T80:u0|Fp[2]         ; cpuClock     ; cpuClock    ; 0.000        ; -0.006     ; 2.001      ;
; 1.706 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.710 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; T80s:cpu1|T80:u0|RegBusA_r[10] ; cpuClock     ; cpuClock    ; 0.000        ; 0.020      ; 2.036      ;
; 1.731 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.037      ;
; 1.731 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.037      ;
; 1.732 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock     ; cpuClock    ; 0.000        ; 0.001      ; 2.039      ;
; 1.735 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|I[5]          ; cpuClock     ; cpuClock    ; 0.000        ; -0.022     ; 2.019      ;
; 1.742 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.048      ;
; 1.758 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.064      ;
; 1.772 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][3] ; T80s:cpu1|T80:u0|RegBusA_r[3]  ; cpuClock     ; cpuClock    ; 0.000        ; -0.004     ; 2.074      ;
; 1.790 ; T80s:cpu1|T80:u0|IR[2]                    ; T80s:cpu1|T80:u0|Alternate     ; cpuClock     ; cpuClock    ; 0.000        ; -0.023     ; 2.073      ;
; 1.792 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.098      ;
; 1.793 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.099      ;
; 1.801 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][4] ; T80s:cpu1|T80:u0|RegBusA_r[4]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.107      ;
; 1.816 ; T80s:cpu1|T80:u0|Fp[4]                    ; T80s:cpu1|T80:u0|F[4]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.122      ;
; 1.817 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.123      ;
; 1.817 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.123      ;
; 1.828 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.134      ;
; 1.828 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.134      ;
; 1.878 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.184      ;
; 1.880 ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.006      ; 2.192      ;
; 1.896 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|I[7]          ; cpuClock     ; cpuClock    ; 0.000        ; -0.020     ; 2.182      ;
; 1.903 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.209      ;
; 1.903 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.209      ;
; 1.909 ; T80s:cpu1|T80:u0|IncDecZ                  ; T80s:cpu1|T80:u0|IncDecZ       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.215      ;
; 1.911 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][5] ; T80s:cpu1|T80:u0|RegBusA_r[5]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.217      ;
; 1.914 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.220      ;
; 1.925 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][2] ; T80s:cpu1|T80:u0|RegBusA_r[2]  ; cpuClock     ; cpuClock    ; 0.000        ; -0.019     ; 2.212      ;
; 1.926 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|I[6]          ; cpuClock     ; cpuClock    ; 0.000        ; -0.029     ; 2.203      ;
; 1.938 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|I[2]          ; cpuClock     ; cpuClock    ; 0.000        ; -0.020     ; 2.224      ;
; 1.951 ; T80s:cpu1|T80:u0|BusB[5]                  ; T80s:cpu1|T80:u0|F[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.008      ; 2.265      ;
; 1.960 ; T80s:cpu1|T80:u0|DO[3]                    ; T80s:cpu1|T80:u0|DO[3]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.266      ;
; 1.980 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][3] ; T80s:cpu1|T80:u0|RegBusA_r[3]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.286      ;
; 1.989 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.295      ;
; 1.989 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.295      ;
; 2.022 ; T80s:cpu1|T80:u0|DO[1]                    ; T80s:cpu1|T80:u0|DO[1]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.328      ;
; 2.025 ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock     ; cpuClock    ; 0.000        ; -0.003     ; 2.328      ;
; 2.042 ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]            ; sdClock      ; cpuClock    ; 0.000        ; 0.444      ; 2.792      ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.740 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.745 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.749 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.754 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.060      ;
; 0.756 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.062      ;
; 0.870 ; sd_controller:sd1|return_state.rst              ; sd_controller:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.176      ;
; 0.898 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.204      ;
; 0.900 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.206      ;
; 0.900 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.206      ;
; 0.901 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.207      ;
; 0.902 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.905 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.916 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.222      ;
; 0.959 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.265      ;
; 0.970 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.275      ;
; 1.038 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.342      ;
; 1.070 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.377      ;
; 1.125 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.431      ;
; 1.127 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.433      ;
; 1.142 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.448      ;
; 1.159 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.465      ;
; 1.165 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.471      ;
; 1.165 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.471      ;
; 1.167 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.473      ;
; 1.170 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.476      ;
; 1.173 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.479      ;
; 1.175 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.483      ;
; 1.179 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.485      ;
; 1.180 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.486      ;
; 1.193 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.499      ;
; 1.197 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.203 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.204 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.510      ;
; 1.205 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.511      ;
; 1.205 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.511      ;
; 1.205 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.511      ;
; 1.205 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.511      ;
; 1.206 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.512      ;
; 1.208 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.514      ;
; 1.209 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.515      ;
; 1.210 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.516      ;
; 1.210 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.516      ;
; 1.212 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.518      ;
; 1.215 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.521      ;
; 1.227 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.533      ;
; 1.234 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.540      ;
; 1.238 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.544      ;
; 1.239 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.545      ;
; 1.262 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.568      ;
; 1.265 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.571      ;
; 1.318 ; sd_controller:sd1|led_on_count[3]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.624      ;
; 1.341 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.647      ;
; 1.346 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.650      ;
; 1.404 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.708      ;
; 1.405 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.709      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.751 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.058      ;
; 0.754 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.060      ;
; 0.757 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~67            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.064      ;
; 0.759 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.065      ;
; 0.781 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.087      ;
; 0.825 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.131      ;
; 0.876 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.760      ; 4.246      ;
; 0.901 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~61            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.207      ;
; 0.904 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.210      ;
; 0.920 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.226      ;
; 1.165 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.471      ;
; 1.167 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.473      ;
; 1.169 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.475      ;
; 1.173 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.479      ;
; 1.175 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.481      ;
; 1.188 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.494      ;
; 1.192 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.498      ;
; 1.199 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.505      ;
; 1.201 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.507      ;
; 1.202 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.508      ;
; 1.207 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.513      ;
; 1.220 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.527      ;
; 1.231 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.537      ;
; 1.237 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.543      ;
; 1.237 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.543      ;
; 1.239 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.545      ;
; 1.243 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~79            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.548      ;
; 1.244 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~95            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.549      ;
; 1.270 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.576      ;
; 1.323 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.629      ;
; 1.325 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.631      ;
; 1.376 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; -0.500       ; 2.760      ; 4.246      ;
; 1.395 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.762      ; 4.767      ;
; 1.395 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.762      ; 4.767      ;
; 1.395 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.762      ; 4.767      ;
; 1.395 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.762      ; 4.767      ;
; 1.395 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.762      ; 4.767      ;
; 1.395 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.762      ; 4.767      ;
; 1.395 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.762      ; 4.767      ;
; 1.420 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~85            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.726      ;
; 1.423 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.731      ;
; 1.456 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~94            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.761      ;
; 1.456 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~78            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.761      ;
; 1.466 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.772      ;
; 1.470 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~34            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.834      ;
; 1.470 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~32            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.834      ;
; 1.470 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~35            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.834      ;
; 1.470 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~30            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.834      ;
; 1.470 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~29            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.834      ;
; 1.470 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~33            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.834      ;
; 1.470 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~31            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.834      ;
; 1.476 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.002     ; 1.780      ;
; 1.478 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~74            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.002     ; 1.782      ;
; 1.492 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.798      ;
; 1.520 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~30            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.008     ; 1.818      ;
; 1.525 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.831      ;
; 1.525 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~41            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.009     ; 1.822      ;
; 1.526 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~105           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.009     ; 1.823      ;
; 1.531 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.837      ;
; 1.545 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.919      ;
; 1.559 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~89            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.865      ;
; 1.560 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~91            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.866      ;
; 1.565 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~90            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.871      ;
; 1.571 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~92            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.877      ;
; 1.582 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~26            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.888      ;
; 1.584 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~97            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.889      ;
; 1.585 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~81            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.890      ;
; 1.586 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~21            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.892      ;
; 1.586 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~25            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.892      ;
; 1.588 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~93            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.893      ;
; 1.591 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~77            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.896      ;
; 1.598 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~87            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.904      ;
; 1.599 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~82            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.904      ;
; 1.600 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~98            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.905      ;
; 1.603 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~23            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.909      ;
; 1.606 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~86            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.912      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -4.299 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.087      ; 4.926      ;
; -4.299 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.087      ; 4.926      ;
; -4.299 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.087      ; 4.926      ;
; -4.299 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.087      ; 4.926      ;
; -4.299 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.087      ; 4.926      ;
; -4.299 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.087      ; 4.926      ;
; -4.299 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.087      ; 4.926      ;
; -4.299 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.087      ; 4.926      ;
; -4.288 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.793      ;
; -4.288 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.793      ;
; -4.288 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.793      ;
; -4.288 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.793      ;
; -4.288 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.793      ;
; -4.288 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.793      ;
; -4.288 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.793      ;
; -4.288 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.793      ;
; -4.164 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.669      ;
; -4.164 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.669      ;
; -4.164 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.669      ;
; -4.164 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.669      ;
; -4.164 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.669      ;
; -4.164 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.669      ;
; -4.164 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.669      ;
; -4.164 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.669      ;
; -3.986 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.491      ;
; -3.986 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.491      ;
; -3.986 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.491      ;
; -3.986 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.491      ;
; -3.986 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.491      ;
; -3.986 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.491      ;
; -3.986 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.491      ;
; -3.986 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.965      ; 5.491      ;
; -3.977 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.079      ; 4.596      ;
; -3.977 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.079      ; 4.596      ;
; -3.977 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.079      ; 4.596      ;
; -3.977 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.079      ; 4.596      ;
; -3.977 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.079      ; 4.596      ;
; -3.977 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.079      ; 4.596      ;
; -3.977 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.079      ; 4.596      ;
; -3.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.957      ; 5.463      ;
; -3.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.957      ; 5.463      ;
; -3.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.957      ; 5.463      ;
; -3.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.957      ; 5.463      ;
; -3.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.957      ; 5.463      ;
; -3.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.957      ; 5.463      ;
; -3.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.957      ; 5.463      ;
; -3.949 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.083      ; 4.572      ;
; -3.949 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.083      ; 4.572      ;
; -3.949 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.083      ; 4.572      ;
; -3.949 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.083      ; 4.572      ;
; -3.949 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.083      ; 4.572      ;
; -3.949 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.083      ; 4.572      ;
; -3.949 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.083      ; 4.572      ;
; -3.949 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.083      ; 4.572      ;
; -3.949 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.083      ; 4.572      ;
; -3.949 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.083      ; 4.572      ;
; -3.949 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.083      ; 4.572      ;
; -3.949 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.083      ; 4.572      ;
; -3.941 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.430      ;
; -3.941 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.430      ;
; -3.941 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.430      ;
; -3.941 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.430      ;
; -3.941 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.430      ;
; -3.941 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.430      ;
; -3.941 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.430      ;
; -3.941 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.430      ;
; -3.938 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.439      ;
; -3.938 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.439      ;
; -3.938 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.439      ;
; -3.938 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.439      ;
; -3.938 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.439      ;
; -3.938 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.439      ;
; -3.938 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.439      ;
; -3.938 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.439      ;
; -3.938 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.439      ;
; -3.938 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.439      ;
; -3.938 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.439      ;
; -3.938 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.439      ;
; -3.842 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.957      ; 5.339      ;
; -3.842 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.957      ; 5.339      ;
; -3.842 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.957      ; 5.339      ;
; -3.842 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.957      ; 5.339      ;
; -3.842 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.957      ; 5.339      ;
; -3.842 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.957      ; 5.339      ;
; -3.842 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.957      ; 5.339      ;
; -3.814 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.315      ;
; -3.814 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.315      ;
; -3.814 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.315      ;
; -3.814 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.315      ;
; -3.814 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.315      ;
; -3.814 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.315      ;
; -3.814 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.315      ;
; -3.814 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.315      ;
; -3.814 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.315      ;
; -3.814 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.315      ;
; -3.814 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.315      ;
; -3.814 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.961      ; 5.315      ;
; -3.807 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.102      ; 4.449      ;
; -3.807 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.102      ; 4.449      ;
; -3.807 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.102      ; 4.449      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.519 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.557      ;
; -1.519 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.557      ;
; -1.519 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.557      ;
; -1.519 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.557      ;
; -1.519 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.557      ;
; -1.519 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.557      ;
; -1.519 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.557      ;
; -1.519 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.557      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.436      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.436      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.436      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.436      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.436      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.436      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.436      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.436      ;
; -1.296 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.336      ;
; -1.175 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.215      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                              ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 1.071 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.079      ; 2.548      ;
; 1.071 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.079      ; 2.548      ;
; 1.190 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.079      ; 2.429      ;
; 1.190 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.079      ; 2.429      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; -0.833 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.456      ; 2.429      ;
; -0.833 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.456      ; 2.429      ;
; -0.714 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.456      ; 2.548      ;
; -0.714 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.456      ; 2.548      ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.982 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.760      ; 4.352      ;
; 0.982 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.760      ; 4.352      ;
; 0.982 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.760      ; 4.352      ;
; 0.982 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.760      ; 4.352      ;
; 0.982 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.760      ; 4.352      ;
; 0.982 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.760      ; 4.352      ;
; 0.982 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.760      ; 4.352      ;
; 0.982 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.760      ; 4.352      ;
; 0.982 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.760      ; 4.352      ;
; 0.982 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.760      ; 4.352      ;
; 0.982 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.760      ; 4.352      ;
; 0.982 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.760      ; 4.352      ;
; 1.010 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.756      ; 4.376      ;
; 1.010 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.756      ; 4.376      ;
; 1.010 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.756      ; 4.376      ;
; 1.010 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.756      ; 4.376      ;
; 1.010 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.756      ; 4.376      ;
; 1.010 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.756      ; 4.376      ;
; 1.010 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.756      ; 4.376      ;
; 1.332 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.706      ;
; 1.332 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.706      ;
; 1.332 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.706      ;
; 1.332 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.706      ;
; 1.332 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.706      ;
; 1.332 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.706      ;
; 1.332 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.706      ;
; 1.332 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.706      ;
; 1.482 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.760      ; 4.352      ;
; 1.482 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.760      ; 4.352      ;
; 1.482 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.760      ; 4.352      ;
; 1.482 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.760      ; 4.352      ;
; 1.482 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.760      ; 4.352      ;
; 1.482 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.760      ; 4.352      ;
; 1.482 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.760      ; 4.352      ;
; 1.482 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.760      ; 4.352      ;
; 1.482 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.760      ; 4.352      ;
; 1.482 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.760      ; 4.352      ;
; 1.482 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.760      ; 4.352      ;
; 1.482 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.760      ; 4.352      ;
; 1.510 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.756      ; 4.376      ;
; 1.510 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.756      ; 4.376      ;
; 1.510 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.756      ; 4.376      ;
; 1.510 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.756      ; 4.376      ;
; 1.510 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.756      ; 4.376      ;
; 1.510 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.756      ; 4.376      ;
; 1.510 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.756      ; 4.376      ;
; 1.832 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.706      ;
; 1.832 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.706      ;
; 1.832 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.706      ;
; 1.832 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.706      ;
; 1.832 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.706      ;
; 1.832 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.706      ;
; 1.832 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.706      ;
; 1.832 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.706      ;
; 2.839 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.590      ;
; 2.839 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.590      ;
; 2.839 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.590      ;
; 2.839 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.590      ;
; 2.839 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.590      ;
; 2.839 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.590      ;
; 2.839 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.590      ;
; 2.839 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.590      ;
; 2.839 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.590      ;
; 2.839 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.590      ;
; 2.839 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.590      ;
; 2.839 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.590      ;
; 2.867 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.941      ; 3.614      ;
; 2.867 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.941      ; 3.614      ;
; 2.867 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.941      ; 3.614      ;
; 2.867 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.941      ; 3.614      ;
; 2.867 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.941      ; 3.614      ;
; 2.867 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.941      ; 3.614      ;
; 2.867 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.941      ; 3.614      ;
; 3.146 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.897      ;
; 3.146 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.897      ;
; 3.146 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.897      ;
; 3.146 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.897      ;
; 3.146 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.897      ;
; 3.146 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.897      ;
; 3.146 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.897      ;
; 3.146 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.897      ;
; 3.146 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.897      ;
; 3.146 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.897      ;
; 3.146 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.897      ;
; 3.146 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.945      ; 3.897      ;
; 3.174 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.941      ; 3.921      ;
; 3.174 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.941      ; 3.921      ;
; 3.174 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.941      ; 3.921      ;
; 3.174 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.941      ; 3.921      ;
; 3.174 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.941      ; 3.921      ;
; 3.174 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.941      ; 3.921      ;
; 3.174 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.941      ; 3.921      ;
; 3.189 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 3.944      ;
; 3.189 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 3.944      ;
; 3.189 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 3.944      ;
; 3.189 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 3.944      ;
; 3.189 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 3.944      ;
; 3.189 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 3.944      ;
; 3.189 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 3.944      ;
; 3.189 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 3.944      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.909 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.215      ;
; 2.030 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.336      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.436      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.436      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.436      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.436      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.436      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.436      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.436      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.436      ;
; 2.253 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.557      ;
; 2.253 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.557      ;
; 2.253 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.557      ;
; 2.253 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.557      ;
; 2.253 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.557      ;
; 2.253 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.557      ;
; 2.253 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.557      ;
; 2.253 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.557      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -3.055 ; -1.813       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -3.055 ; -1.813       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -3.055 ; -1.813       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -3.055 ; -1.813       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -3.055 ; -1.813       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -3.055 ; -1.813       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -3.055 ; -1.813       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -3.055 ; -1.813       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -3.055 ; -1.813       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -3.055 ; -1.813       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -3.055 ; -1.813       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -3.055 ; -1.813       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -3.055 ; -1.813       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -3.055 ; -1.813       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -3.055 ; -1.813       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -3.055 ; -1.813       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -3.055 ; -1.813       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -3.055 ; -1.813       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -3.055 ; -1.813       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -3.055 ; -1.813       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -3.055 ; -1.813       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -3.055 ; -1.813       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -2.504 ; -1.262       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -2.504 ; -1.262       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -2.504 ; -1.262       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -2.504 ; -1.262       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -2.504 ; -1.262       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -2.504 ; -1.262       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -2.504 ; -1.262       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -2.504 ; -1.262       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -2.504 ; -1.262       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -2.504 ; -1.262       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -2.504 ; -1.262       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -2.504 ; -1.262       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -2.504 ; -1.262       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -2.504 ; -1.262       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -2.504 ; -1.262       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -2.504 ; -1.262       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -2.504 ; -1.262       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -2.504 ; -1.262       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -2.504 ; -1.262       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -2.504 ; -1.262       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -2.504 ; -1.262       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -2.504 ; -1.262       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -2.504 ; -1.262       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -2.504 ; -1.262       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -2.142 ; -0.900       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -2.142 ; -0.900       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.813 ; -1.813       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~12|combout                        ;
; -1.813 ; -1.813       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~12|combout                        ;
; -1.813 ; -1.813       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[0]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[0]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[1]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[1]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[2]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[2]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[3]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[3]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[4]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[4]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[5]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[5]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[6]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[6]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[7]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[7]|clk                     ;
; -1.813 ; -1.813       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[0]|clk               ;
; -1.813 ; -1.813       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[0]|clk               ;
; -1.813 ; -1.813       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[1]|clk               ;
; -1.813 ; -1.813       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[1]|clk               ;
; -1.813 ; -1.813       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[2]|clk               ;
; -1.813 ; -1.813       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[2]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~11|combout                        ;
; -1.262 ; -1.262       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~11|combout                        ;
; -1.262 ; -1.262       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~17clkctrl|inclk[0]                ;
; -1.262 ; -1.262       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~17clkctrl|inclk[0]                ;
; -1.262 ; -1.262       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~17clkctrl|outclk                  ;
; -1.262 ; -1.262       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~17clkctrl|outclk                  ;
; -1.262 ; -1.262       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[5]|clk                  ;
; -1.262 ; -1.262       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[5]|clk                  ;
; -1.262 ; -1.262       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[6]|clk                  ;
; -1.262 ; -1.262       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[6]|clk                  ;
; -1.262 ; -1.262       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[7]|clk                  ;
; -1.262 ; -1.262       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[7]|clk                  ;
; -1.262 ; -1.262       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[0]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[0]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[1]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[1]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[2]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[2]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[3]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[3]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[4]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[4]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[5]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[5]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[6]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[6]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[7]|clk               ;
; -1.262 ; -1.262       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[7]|clk               ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 12.088 ; 12.088 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 8.036  ; 8.036  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 5.909  ; 5.909  ; Fall       ; clk             ;
; rxd1         ; clk        ; 8.721  ; 8.721  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 9.477  ; 9.477  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.348  ; 8.348  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.446  ; 8.446  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.770  ; 8.770  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.604  ; 8.604  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.477  ; 9.477  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.934  ; 8.934  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.643  ; 7.643  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.828  ; 7.828  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.867  ; 9.867  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 10.519 ; 10.519 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -6.401 ; -6.401 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -5.386 ; -5.386 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -5.643 ; -5.643 ; Fall       ; clk             ;
; rxd1         ; clk        ; -5.517 ; -5.517 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -6.807 ; -6.807 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -7.330 ; -7.330 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -7.613 ; -7.613 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -7.927 ; -7.927 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -7.770 ; -7.770 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -7.893 ; -7.893 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -7.390 ; -7.390 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -6.807 ; -6.807 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -6.992 ; -6.992 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -6.849 ; -6.849 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -5.453 ; -5.453 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.298 ; 11.298 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 13.223 ; 13.223 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.422 ; 12.422 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 8.584  ; 8.584  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 7.892  ; 7.892  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.232  ; 8.232  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 7.909  ; 7.909  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.237  ; 8.237  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.262  ; 8.262  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 7.888  ; 7.888  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.584  ; 8.584  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.212  ; 8.212  ; Rise       ; clk                ;
; hSync            ; clk                ; 7.837  ; 7.837  ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 8.099  ; 8.099  ; Fall       ; clk                ;
; ps2Data          ; clk                ; 8.129  ; 8.129  ; Fall       ; clk                ;
; rts1             ; clk                ; 10.772 ; 10.772 ; Fall       ; clk                ;
; vSync            ; clk                ; 7.827  ; 7.827  ; Fall       ; clk                ;
; video            ; clk                ; 7.458  ; 7.458  ; Fall       ; clk                ;
; videoB0          ; clk                ; 8.253  ; 8.253  ; Fall       ; clk                ;
; videoB1          ; clk                ; 8.626  ; 8.626  ; Fall       ; clk                ;
; videoG0          ; clk                ; 8.207  ; 8.207  ; Fall       ; clk                ;
; videoG1          ; clk                ; 8.290  ; 8.290  ; Fall       ; clk                ;
; videoR0          ; clk                ; 7.884  ; 7.884  ; Fall       ; clk                ;
; videoR1          ; clk                ; 7.865  ; 7.865  ; Fall       ; clk                ;
; videoSync        ; clk                ; 8.469  ; 8.469  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.887 ; 11.887 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.812 ; 13.812 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 13.011 ; 13.011 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.373 ; 10.373 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.816  ; 9.816  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.909  ; 8.909  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.961  ; 8.961  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 8.421  ; 8.421  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.052  ; 8.052  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 6.581  ; 6.581  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.352  ; 8.352  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.267  ; 8.267  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.190  ; 9.190  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 9.398  ; 9.398  ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 8.704  ; 8.704  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.516  ; 9.516  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.305  ; 9.305  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.148  ; 9.148  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 8.861  ; 8.861  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.373 ; 10.373 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.822 ; 11.822 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 11.822 ; 11.822 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.650 ; 10.650 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.401 ; 10.401 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 11.633 ; 11.633 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 9.501  ; 9.501  ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 11.586 ; 11.586 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.941 ; 10.941 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.886 ; 10.886 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.993  ; 8.993  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.567  ; 9.567  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 11.525 ; 11.525 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 10.025 ; 10.025 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 10.609 ; 10.609 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.298 ; 11.298 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 13.223 ; 13.223 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.422 ; 12.422 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 7.888  ; 7.888  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 7.892  ; 7.892  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.232  ; 8.232  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 7.909  ; 7.909  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.237  ; 8.237  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.262  ; 8.262  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 7.888  ; 7.888  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.584  ; 8.584  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.212  ; 8.212  ; Rise       ; clk                ;
; hSync            ; clk                ; 7.837  ; 7.837  ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 8.099  ; 8.099  ; Fall       ; clk                ;
; ps2Data          ; clk                ; 8.129  ; 8.129  ; Fall       ; clk                ;
; rts1             ; clk                ; 10.772 ; 10.772 ; Fall       ; clk                ;
; vSync            ; clk                ; 7.827  ; 7.827  ; Fall       ; clk                ;
; video            ; clk                ; 7.458  ; 7.458  ; Fall       ; clk                ;
; videoB0          ; clk                ; 8.253  ; 8.253  ; Fall       ; clk                ;
; videoB1          ; clk                ; 8.626  ; 8.626  ; Fall       ; clk                ;
; videoG0          ; clk                ; 8.207  ; 8.207  ; Fall       ; clk                ;
; videoG1          ; clk                ; 8.290  ; 8.290  ; Fall       ; clk                ;
; videoR0          ; clk                ; 7.884  ; 7.884  ; Fall       ; clk                ;
; videoR1          ; clk                ; 7.865  ; 7.865  ; Fall       ; clk                ;
; videoSync        ; clk                ; 8.020  ; 8.020  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.035 ; 11.035 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 8.759  ; 8.759  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 7.609  ; 7.609  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 6.581  ; 6.581  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.816  ; 9.816  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.909  ; 8.909  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.961  ; 8.961  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 8.421  ; 8.421  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.052  ; 8.052  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 6.581  ; 6.581  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.352  ; 8.352  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.267  ; 8.267  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.190  ; 9.190  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 9.398  ; 9.398  ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 8.704  ; 8.704  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.516  ; 9.516  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.305  ; 9.305  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.148  ; 9.148  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 8.861  ; 8.861  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.373 ; 10.373 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 9.501  ; 9.501  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 11.822 ; 11.822 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.650 ; 10.650 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.401 ; 10.401 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 11.633 ; 11.633 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 9.501  ; 9.501  ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 11.586 ; 11.586 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.941 ; 10.941 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.886 ; 10.886 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.993  ; 8.993  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.567  ; 9.567  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.055 ; 10.055 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 10.025 ; 10.025 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 10.609 ; 10.609 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.300 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.038 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.300 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.301 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.301 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.301 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.028 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.040 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.718 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.772  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.510 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.772  ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.773  ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.773  ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.773  ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.500 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.512 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.190 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.300    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.038    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.300    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.301    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.301    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.301    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.028    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.040    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.718    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.772     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.510    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.772     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.773     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.773     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.773     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.500    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.512    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.190    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -5.467 ; -1628.876     ;
; cpuClock           ; -5.214 ; -1250.150     ;
; sdClock            ; -2.313 ; -172.954      ;
; serialClkCount[15] ; -1.490 ; -213.331      ;
; T80s:cpu1|IORQ_n   ; -1.300 ; -32.574       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.213 ; -5.599        ;
; T80s:cpu1|IORQ_n   ; -1.117 ; -13.128       ;
; serialClkCount[15] ; -0.231 ; -0.246        ;
; cpuClock           ; 0.215  ; 0.000         ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.162 ; -29.591       ;
; sdClock            ; 0.008  ; 0.000         ;
; T80s:cpu1|IORQ_n   ; 0.588  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -0.017 ; -0.225        ;
; T80s:cpu1|IORQ_n   ; 0.164  ; 0.000         ;
; sdClock            ; 0.748  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -1999.732     ;
; T80s:cpu1|IORQ_n   ; -1.230 ; -130.218      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
; sdClock            ; -0.500 ; -142.000      ;
+--------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.467 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.058      ; 6.024      ;
; -5.459 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.055      ; 6.013      ;
; -5.457 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.038      ; 5.994      ;
; -5.455 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.042      ; 5.996      ;
; -5.448 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.041      ; 5.988      ;
; -5.433 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.990      ;
; -5.426 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.054      ; 5.979      ;
; -5.411 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.062      ; 5.972      ;
; -5.410 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.967      ;
; -5.402 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.956      ;
; -5.400 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.038      ; 5.937      ;
; -5.398 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.042      ; 5.939      ;
; -5.391 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.041      ; 5.931      ;
; -5.376 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.933      ;
; -5.369 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.054      ; 5.922      ;
; -5.367 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.924      ;
; -5.364 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.921      ;
; -5.363 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.917      ;
; -5.359 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.913      ;
; -5.357 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.038      ; 5.894      ;
; -5.355 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.042      ; 5.896      ;
; -5.354 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.062      ; 5.915      ;
; -5.348 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.038      ; 5.885      ;
; -5.348 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.041      ; 5.888      ;
; -5.345 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.038      ; 5.882      ;
; -5.333 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.890      ;
; -5.326 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.054      ; 5.879      ;
; -5.322 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.876      ;
; -5.320 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.877      ;
; -5.311 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.062      ; 5.872      ;
; -5.309 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.045      ; 5.853      ;
; -5.309 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.863      ;
; -5.308 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.044      ; 5.851      ;
; -5.307 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.864      ;
; -5.306 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.860      ;
; -5.298 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.045      ; 5.842      ;
; -5.296 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.044      ; 5.839      ;
; -5.293 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.042      ; 5.834      ;
; -5.292 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.045      ; 5.836      ;
; -5.291 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.038      ; 5.828      ;
; -5.288 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg10   ; clk          ; clk         ; 0.500        ; 0.044      ; 5.831      ;
; -5.288 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.062      ; 5.849      ;
; -5.288 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.038      ; 5.825      ;
; -5.285 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.842      ;
; -5.284 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.044      ; 5.827      ;
; -5.284 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.054      ; 5.837      ;
; -5.284 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.841      ;
; -5.282 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.045      ; 5.826      ;
; -5.279 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.041      ; 5.819      ;
; -5.278 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.040      ; 5.817      ;
; -5.275 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.044      ; 5.818      ;
; -5.273 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.062      ; 5.834      ;
; -5.271 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.828      ;
; -5.268 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.041      ; 5.808      ;
; -5.267 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3    ; clk          ; clk         ; 0.500        ; 0.042      ; 5.808      ;
; -5.267 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.824      ;
; -5.266 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.040      ; 5.805      ;
; -5.265 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.819      ;
; -5.265 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.819      ;
; -5.264 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.821      ;
; -5.263 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.062      ; 5.824      ;
; -5.263 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.817      ;
; -5.263 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.820      ;
; -5.262 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.041      ; 5.802      ;
; -5.261 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.057      ; 5.817      ;
; -5.261 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.061      ; 5.821      ;
; -5.259 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.042      ; 5.800      ;
; -5.258 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.057      ; 5.814      ;
; -5.258 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.057      ; 5.814      ;
; -5.258 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg10   ; clk          ; clk         ; 0.500        ; 0.040      ; 5.797      ;
; -5.257 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.814      ;
; -5.256 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.041      ; 5.796      ;
; -5.255 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.809      ;
; -5.255 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.040      ; 5.794      ;
; -5.254 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.040      ; 5.793      ;
; -5.252 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.062      ; 5.813      ;
; -5.252 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.806      ;
; -5.252 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.041      ; 5.792      ;
; -5.249 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.058      ; 5.806      ;
; -5.248 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.058      ; 5.805      ;
; -5.248 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.038      ; 5.785      ;
; -5.247 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.042      ; 5.788      ;
; -5.247 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1    ; clk          ; clk         ; 0.500        ; 0.045      ; 5.791      ;
; -5.246 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.061      ; 5.806      ;
; -5.245 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 0.500        ; 0.062      ; 5.806      ;
; -5.245 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.799      ;
; -5.245 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.802      ;
; -5.245 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.038      ; 5.782      ;
; -5.245 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.040      ; 5.784      ;
; -5.245 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.041      ; 5.785      ;
; -5.244 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.057      ; 5.800      ;
; -5.244 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.801      ;
; -5.244 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.059      ; 5.802      ;
; -5.243 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.055      ; 5.797      ;
; -5.243 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.040      ; 5.782      ;
; -5.242 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.799      ;
; -5.242 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.042      ; 5.783      ;
; -5.240 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.061      ; 5.800      ;
; -5.240 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.046      ; 5.785      ;
; -5.239 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.796      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.214 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.237      ;
; -5.164 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 6.190      ;
; -5.134 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 6.171      ;
; -5.123 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 6.129      ;
; -5.120 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 6.126      ;
; -5.115 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 6.140      ;
; -5.097 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.120      ;
; -5.097 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.120      ;
; -5.085 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 6.089      ;
; -5.073 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 6.082      ;
; -5.070 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 6.079      ;
; -5.065 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 6.093      ;
; -5.048 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 6.054      ;
; -5.047 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 6.073      ;
; -5.047 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 6.073      ;
; -5.045 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 6.051      ;
; -5.043 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 6.063      ;
; -5.041 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 6.082      ;
; -5.040 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 6.060      ;
; -5.035 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 6.074      ;
; -5.035 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 6.042      ;
; -5.031 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 6.038      ;
; -5.031 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 6.038      ;
; -5.017 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 6.054      ;
; -5.017 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 6.054      ;
; -5.015 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 6.026      ;
; -5.013 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 6.027      ;
; -5.011 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 6.017      ;
; -5.010 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 6.016      ;
; -5.005 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 6.023      ;
; -5.000 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.027     ; 6.005      ;
; -4.998 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 6.007      ;
; -4.995 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 6.004      ;
; -4.992 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 6.017      ;
; -4.987 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 6.003      ;
; -4.981 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 5.991      ;
; -4.981 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 5.991      ;
; -4.968 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.988      ;
; -4.965 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.985      ;
; -4.965 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.979      ;
; -4.963 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.980      ;
; -4.961 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.970      ;
; -4.960 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.969      ;
; -4.958 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 5.964      ;
; -4.951 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.972      ;
; -4.951 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.972      ;
; -4.950 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.997      ;
; -4.950 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.974      ;
; -4.950 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 5.958      ;
; -4.947 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.971      ;
; -4.943 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.988      ;
; -4.942 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.985      ;
; -4.942 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.970      ;
; -4.937 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.956      ;
; -4.935 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.960      ;
; -4.933 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.961      ;
; -4.931 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.951      ;
; -4.930 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.950      ;
; -4.927 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.938      ;
; -4.924 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.965      ;
; -4.924 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.965      ;
; -4.920 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.939      ;
; -4.912 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.934      ;
; -4.912 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.951      ;
; -4.908 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.917      ;
; -4.907 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.937      ;
; -4.904 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.920      ;
; -4.897 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.913      ;
; -4.894 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.941      ;
; -4.893 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.918      ;
; -4.891 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.906      ;
; -4.891 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.915      ;
; -4.891 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.915      ;
; -4.888 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.903      ;
; -4.883 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.908      ;
; -4.881 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.906      ;
; -4.878 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.898      ;
; -4.877 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.891      ;
; -4.875 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.891      ;
; -4.875 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.891      ;
; -4.875 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.899      ;
; -4.872 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.896      ;
; -4.866 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.906      ;
; -4.865 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.880      ;
; -4.862 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.877      ;
; -4.859 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.889      ;
; -4.858 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.883      ;
; -4.858 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.883      ;
; -4.856 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.886      ;
; -4.854 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.873      ;
; -4.853 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.876      ;
; -4.852 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.880      ;
; -4.851 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.900      ;
; -4.849 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.877      ;
; -4.847 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.872      ;
; -4.847 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.866      ;
; -4.846 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.878      ;
; -4.844 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 5.854      ;
; -4.844 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.891      ;
; -4.843 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.871      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.313 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.157     ; 1.688      ;
; -2.313 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.157     ; 1.688      ;
; -2.313 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.157     ; 1.688      ;
; -2.313 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.157     ; 1.688      ;
; -2.313 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.157     ; 1.688      ;
; -2.313 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.157     ; 1.688      ;
; -2.313 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.157     ; 1.688      ;
; -2.282 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.155     ; 1.659      ;
; -2.211 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.153     ; 1.590      ;
; -2.211 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.153     ; 1.590      ;
; -2.211 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.153     ; 1.590      ;
; -2.211 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.153     ; 1.590      ;
; -2.211 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.153     ; 1.590      ;
; -2.211 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.153     ; 1.590      ;
; -2.211 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.153     ; 1.590      ;
; -2.211 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.153     ; 1.590      ;
; -2.211 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.153     ; 1.590      ;
; -2.187 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.146     ; 1.573      ;
; -2.187 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.146     ; 1.573      ;
; -2.174 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.146     ; 1.560      ;
; -2.161 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.146     ; 1.547      ;
; -2.161 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.146     ; 1.547      ;
; -2.161 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.146     ; 1.547      ;
; -2.161 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.146     ; 1.547      ;
; -2.161 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.146     ; 1.547      ;
; -2.161 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.146     ; 1.547      ;
; -2.126 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.147     ; 1.511      ;
; -1.973 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.157     ; 1.348      ;
; -1.846 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.511     ; 1.867      ;
; -1.846 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.511     ; 1.867      ;
; -1.846 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.511     ; 1.867      ;
; -1.846 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.511     ; 1.867      ;
; -1.846 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.511     ; 1.867      ;
; -1.846 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.511     ; 1.867      ;
; -1.840 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.511     ; 1.861      ;
; -1.840 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.511     ; 1.861      ;
; -1.817 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.512     ; 1.837      ;
; -1.817 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.512     ; 1.837      ;
; -1.817 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.512     ; 1.837      ;
; -1.817 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.512     ; 1.837      ;
; -1.754 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.145     ; 1.141      ;
; -1.749 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.520     ; 1.761      ;
; -1.717 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.513     ; 1.736      ;
; -1.717 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.513     ; 1.736      ;
; -1.717 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.513     ; 1.736      ;
; -1.716 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.513     ; 1.735      ;
; -1.716 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.513     ; 1.735      ;
; -1.710 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|sd_write_flag                 ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.152     ; 1.090      ;
; -1.678 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.518     ; 1.692      ;
; -1.678 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.518     ; 1.692      ;
; -1.678 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.518     ; 1.692      ;
; -1.678 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.518     ; 1.692      ;
; -1.678 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.518     ; 1.692      ;
; -1.678 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.518     ; 1.692      ;
; -1.678 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.518     ; 1.692      ;
; -1.678 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.518     ; 1.692      ;
; -1.678 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.518     ; 1.692      ;
; -1.637 ; sd_controller:sd1|din_latched[7]  ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.157     ; 1.012      ;
; -1.539 ; sd_controller:sd1|din_latched[0]  ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.157     ; 0.914      ;
; -1.536 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.512     ; 1.556      ;
; -1.465 ; sd_controller:sd1|din_latched[4]  ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.157     ; 0.840      ;
; -1.460 ; sd_controller:sd1|din_latched[6]  ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.157     ; 0.835      ;
; -1.421 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[1]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 2.449      ;
; -1.421 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[2]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 2.449      ;
; -1.421 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[3]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 2.449      ;
; -1.421 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[4]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 2.449      ;
; -1.421 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[5]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 2.449      ;
; -1.421 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[6]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 2.449      ;
; -1.421 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[7]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 2.449      ;
; -1.390 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 2.420      ;
; -1.371 ; sd_controller:sd1|address[19]     ; sd_controller:sd1|cmd_out[27]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.152     ; 0.751      ;
; -1.370 ; sd_controller:sd1|address[23]     ; sd_controller:sd1|cmd_out[31]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.152     ; 0.750      ;
; -1.355 ; sd_controller:sd1|address[24]     ; sd_controller:sd1|cmd_out[32]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.152     ; 0.735      ;
; -1.353 ; sd_controller:sd1|din_latched[1]  ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.157     ; 0.728      ;
; -1.353 ; sd_controller:sd1|din_latched[5]  ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.157     ; 0.728      ;
; -1.340 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.510     ; 1.362      ;
; -1.329 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[1]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 2.357      ;
; -1.329 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[2]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 2.357      ;
; -1.329 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[3]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 2.357      ;
; -1.329 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[4]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 2.357      ;
; -1.329 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[5]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 2.357      ;
; -1.329 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[6]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 2.357      ;
; -1.329 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[7]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 2.357      ;
; -1.319 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[0]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.351      ;
; -1.319 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[2]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.351      ;
; -1.319 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[3]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.351      ;
; -1.319 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[4]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.351      ;
; -1.319 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[5]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.351      ;
; -1.319 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[7]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.351      ;
; -1.319 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[8]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.351      ;
; -1.319 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[9]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.351      ;
; -1.319 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[6]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.351      ;
; -1.308 ; sd_controller:sd1|block_write     ; sd_controller:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.154     ; 0.686      ;
; -1.298 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 2.328      ;
; -1.295 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.007      ; 2.334      ;
; -1.295 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.007      ; 2.334      ;
; -1.265 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.297      ;
; -1.265 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.297      ;
; -1.265 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.297      ;
; -1.265 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.297      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                         ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                         ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.490 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~18    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.053      ; 2.075      ;
; -1.441 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~66    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 2.020      ;
; -1.441 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~64    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 2.020      ;
; -1.441 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~63    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 2.020      ;
; -1.430 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~67    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 2.016      ;
; -1.430 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~61    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 2.016      ;
; -1.421 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~62    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.053      ; 2.006      ;
; -1.421 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~65    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.053      ; 2.006      ;
; -1.421 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~68    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.053      ; 2.006      ;
; -1.401 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~16    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.985      ;
; -1.401 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~19    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.985      ;
; -1.401 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~14    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.985      ;
; -1.401 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~13    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.985      ;
; -1.401 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~17    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.985      ;
; -1.401 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~20    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.985      ;
; -1.401 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~15    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.985      ;
; -1.387 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~82    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.973      ;
; -1.387 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~80    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.973      ;
; -1.387 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~83    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.973      ;
; -1.387 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~78    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.973      ;
; -1.387 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~77    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.973      ;
; -1.387 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~81    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.973      ;
; -1.387 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~84    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.973      ;
; -1.387 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~79    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.973      ;
; -1.385 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~122   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.967      ;
; -1.385 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~120   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.967      ;
; -1.385 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~123   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.967      ;
; -1.385 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~118   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.967      ;
; -1.385 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~117   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.967      ;
; -1.385 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~121   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.967      ;
; -1.385 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~124   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.967      ;
; -1.385 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~119   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.967      ;
; -1.381 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~26    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.967      ;
; -1.381 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~24    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.967      ;
; -1.381 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~27    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.967      ;
; -1.381 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~22    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.967      ;
; -1.381 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~21    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.967      ;
; -1.381 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~25    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.967      ;
; -1.381 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~28    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.967      ;
; -1.381 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~36    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.053      ; 1.966      ;
; -1.381 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~23    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.967      ;
; -1.378 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~98    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.964      ;
; -1.378 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~96    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.964      ;
; -1.378 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~99    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.964      ;
; -1.378 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~94    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.964      ;
; -1.378 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~93    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.964      ;
; -1.378 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~97    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.964      ;
; -1.378 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~100   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.964      ;
; -1.378 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~95    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.964      ;
; -1.373 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~90    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.959      ;
; -1.373 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~88    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.959      ;
; -1.373 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~91    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.959      ;
; -1.373 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~86    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.959      ;
; -1.373 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~85    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.959      ;
; -1.373 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~89    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.959      ;
; -1.373 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~92    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.959      ;
; -1.373 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~87    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.054      ; 1.959      ;
; -1.359 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~101   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.938      ;
; -1.357 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~114   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.939      ;
; -1.319 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~50    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.903      ;
; -1.319 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~48    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.903      ;
; -1.319 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~51    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.903      ;
; -1.319 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~46    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.903      ;
; -1.319 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~45    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.903      ;
; -1.319 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~49    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.903      ;
; -1.319 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~52    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.903      ;
; -1.319 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~47    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.903      ;
; -1.303 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~18    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.070      ; 1.905      ;
; -1.279 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~42    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.858      ;
; -1.279 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~40    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.858      ;
; -1.279 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~43    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.858      ;
; -1.279 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~38    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.858      ;
; -1.279 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~37    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.858      ;
; -1.279 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~41    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.858      ;
; -1.279 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~44    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.858      ;
; -1.279 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~39    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.858      ;
; -1.277 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~106   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.856      ;
; -1.277 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~104   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.856      ;
; -1.277 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~107   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.856      ;
; -1.277 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~102   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.856      ;
; -1.277 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~105   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.856      ;
; -1.277 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~108   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.856      ;
; -1.277 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~103   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.047      ; 1.856      ;
; -1.272 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~74    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.053      ; 1.857      ;
; -1.272 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~72    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.053      ; 1.857      ;
; -1.272 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~75    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.053      ; 1.857      ;
; -1.272 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~70    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.053      ; 1.857      ;
; -1.272 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~69    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.053      ; 1.857      ;
; -1.272 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~73    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.053      ; 1.857      ;
; -1.272 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~76    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.053      ; 1.857      ;
; -1.272 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~71    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.053      ; 1.857      ;
; -1.270 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~58    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.852      ;
; -1.270 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~56    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.852      ;
; -1.270 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~59    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.852      ;
; -1.270 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~54    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.852      ;
; -1.270 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~53    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.852      ;
; -1.270 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~57    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.852      ;
; -1.270 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~60    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.852      ;
; -1.270 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~55    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.852      ;
; -1.269 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxInPointer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.059      ; 1.860      ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.300 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.953     ; 0.879      ;
; -1.259 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.898     ; 0.893      ;
; -1.203 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.823     ; 1.412      ;
; -1.162 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.823     ; 1.371      ;
; -1.150 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 1.452      ;
; -1.139 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.899     ; 0.772      ;
; -1.127 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.143     ; 2.016      ;
; -1.113 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 1.415      ;
; -1.107 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 1.409      ;
; -1.106 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 1.408      ;
; -1.098 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 1.400      ;
; -1.088 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 1.390      ;
; -1.077 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.680     ; 1.429      ;
; -1.070 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 1.372      ;
; -1.061 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.680     ; 1.413      ;
; -1.052 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.143     ; 1.941      ;
; -1.051 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 1.353      ;
; -0.993 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.899     ; 0.626      ;
; -0.974 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.898     ; 0.608      ;
; -0.949 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.153     ; 1.828      ;
; -0.947 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.140     ; 1.839      ;
; -0.946 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.143     ; 1.835      ;
; -0.926 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.149     ; 1.809      ;
; -0.923 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.149     ; 1.806      ;
; -0.901 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.791      ;
; -0.900 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.149     ; 1.783      ;
; -0.898 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.452     ; 1.478      ;
; -0.865 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.149     ; 1.748      ;
; -0.860 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.143     ; 1.749      ;
; -0.856 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.149     ; 1.739      ;
; -0.853 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.149     ; 1.736      ;
; -0.847 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.725      ;
; -0.847 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.725      ;
; -0.847 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.725      ;
; -0.847 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.725      ;
; -0.847 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.725      ;
; -0.847 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.725      ;
; -0.841 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.140     ; 1.733      ;
; -0.826 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.153     ; 1.705      ;
; -0.826 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.680     ; 1.178      ;
; -0.807 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.697      ;
; -0.783 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.452     ; 1.363      ;
; -0.740 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.630      ;
; -0.731 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.609      ;
; -0.731 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.609      ;
; -0.731 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.609      ;
; -0.731 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.609      ;
; -0.731 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.609      ;
; -0.731 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.609      ;
; -0.725 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.498     ; 1.259      ;
; -0.725 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.498     ; 1.259      ;
; -0.725 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.498     ; 1.259      ;
; -0.725 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.498     ; 1.259      ;
; -0.725 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.498     ; 1.259      ;
; -0.725 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.498     ; 1.259      ;
; -0.725 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.498     ; 1.259      ;
; -0.725 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.498     ; 1.259      ;
; -0.722 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.600      ;
; -0.722 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.600      ;
; -0.722 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.600      ;
; -0.722 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.600      ;
; -0.722 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.600      ;
; -0.722 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.600      ;
; -0.705 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.143     ; 1.594      ;
; -0.689 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 0.991      ;
; -0.689 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.567      ;
; -0.689 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.567      ;
; -0.689 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.567      ;
; -0.689 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.567      ;
; -0.689 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.567      ;
; -0.689 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.567      ;
; -0.688 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 0.990      ;
; -0.684 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 0.986      ;
; -0.683 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 0.985      ;
; -0.668 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.558      ;
; -0.661 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 0.963      ;
; -0.659 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.549      ;
; -0.650 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.143     ; 1.539      ;
; -0.639 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.823     ; 0.848      ;
; -0.633 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.143     ; 1.522      ;
; -0.624 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.143     ; 1.513      ;
; -0.614 ; bufferedUART:io1|rxBuffer~92           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.656      ; 1.802      ;
; -0.611 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 0.913      ;
; -0.610 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 0.912      ;
; -0.600 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.397     ; 1.235      ;
; -0.582 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.472      ;
; -0.565 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.397     ; 1.200      ;
; -0.560 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.397     ; 1.195      ;
; -0.547 ; bufferedUART:io1|rxBuffer~28           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.656      ; 1.735      ;
; -0.531 ; bufferedUART:io1|rxBuffer~44           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.663      ; 1.726      ;
; -0.520 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 0.822      ;
; -0.519 ; bufferedUART:io1|controlReg[6]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.044     ; 1.007      ;
; -0.517 ; bufferedUART:io1|rxBuffer~132          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.663      ; 1.712      ;
; -0.515 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.730     ; 0.817      ;
; -0.512 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.018     ; 1.026      ;
; -0.497 ; bufferedUART:io1|rxBuffer~115          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.663      ; 1.692      ;
; -0.476 ; bufferedUART:io1|rxBuffer~60           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.660      ; 1.668      ;
; -0.470 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.149     ; 1.353      ;
; -0.465 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.143     ; 1.354      ;
; -0.455 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.154     ; 1.333      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                  ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                                 ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.213 ; serialClkCount[15]                       ; serialClkCount[15]                                                                                                      ; serialClkCount[15] ; clk         ; 0.000        ; 1.444      ; 0.524      ;
; -0.713 ; serialClkCount[15]                       ; serialClkCount[15]                                                                                                      ; serialClkCount[15] ; clk         ; -0.500       ; 1.444      ; 0.524      ;
; -0.321 ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.430      ; 1.402      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.428      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.428      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.428      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.428      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.428      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.428      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.428      ;
; -0.277 ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.013      ; 0.874      ;
; -0.269 ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ; cpuClock           ; clk         ; 0.000        ; 1.019      ; 0.888      ;
; -0.199 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.793      ; 0.732      ;
; -0.197 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.793      ; 0.734      ;
; -0.163 ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5   ; cpuClock           ; clk         ; 0.000        ; 1.025      ; 1.000      ;
; -0.160 ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg5   ; cpuClock           ; clk         ; 0.000        ; 1.026      ; 1.004      ;
; -0.084 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3   ; cpuClock           ; clk         ; 0.000        ; 0.785      ; 0.839      ;
; -0.077 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg3   ; cpuClock           ; clk         ; 0.000        ; 0.786      ; 0.847      ;
; -0.068 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4   ; cpuClock           ; clk         ; 0.000        ; 0.803      ; 0.873      ;
; -0.067 ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg6   ; cpuClock           ; clk         ; 0.000        ; 0.786      ; 0.857      ;
; -0.065 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg4   ; cpuClock           ; clk         ; 0.000        ; 0.804      ; 0.877      ;
; -0.061 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.775      ; 0.852      ;
; -0.054 ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7   ; cpuClock           ; clk         ; 0.000        ; 0.803      ; 0.887      ;
; -0.039 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.791      ; 0.890      ;
; -0.037 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ; cpuClock           ; clk         ; 0.000        ; 0.797      ; 0.898      ;
; -0.036 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.777      ; 0.879      ;
; -0.035 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.777      ; 0.880      ;
; -0.034 ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg5   ; cpuClock           ; clk         ; 0.000        ; 1.023      ; 1.127      ;
; -0.033 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.791      ; 0.896      ;
; -0.030 ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg5   ; cpuClock           ; clk         ; 0.000        ; 1.031      ; 1.139      ;
; -0.028 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.759      ; 0.869      ;
; -0.022 ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg5   ; cpuClock           ; clk         ; 0.000        ; 1.034      ; 1.150      ;
; 0.002  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.999      ; 1.139      ;
; 0.003  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.015      ; 1.156      ;
; 0.029  ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.775      ; 0.942      ;
; 0.030  ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2   ; cpuClock           ; clk         ; 0.000        ; 0.803      ; 0.971      ;
; 0.037  ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg2   ; cpuClock           ; clk         ; 0.000        ; 0.804      ; 0.979      ;
; 0.042  ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg7   ; cpuClock           ; clk         ; 0.000        ; 0.804      ; 0.984      ;
; 0.048  ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6   ; cpuClock           ; clk         ; 0.000        ; 0.785      ; 0.971      ;
; 0.059  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 1.218      ;
; 0.063  ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg4   ; cpuClock           ; clk         ; 0.000        ; 0.809      ; 1.010      ;
; 0.066  ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1   ; cpuClock           ; clk         ; 0.000        ; 0.785      ; 0.989      ;
; 0.076  ; T80s:cpu1|T80:u0|DO[0]                   ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.171      ; 0.399      ;
; 0.077  ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg1   ; cpuClock           ; clk         ; 0.000        ; 0.786      ; 1.001      ;
; 0.078  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.035      ; 1.251      ;
; 0.079  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg5   ; cpuClock           ; clk         ; 0.000        ; 1.027      ; 1.244      ;
; 0.087  ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4   ; cpuClock           ; clk         ; 0.000        ; 0.801      ; 1.026      ;
; 0.093  ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.813      ; 1.044      ;
; 0.094  ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2   ; cpuClock           ; clk         ; 0.000        ; 0.801      ; 1.033      ;
; 0.095  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg5   ; cpuClock           ; clk         ; 0.000        ; 1.031      ; 1.264      ;
; 0.107  ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2   ; cpuClock           ; clk         ; 0.000        ; 0.809      ; 1.054      ;
; 0.110  ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.775      ; 1.023      ;
; 0.112  ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg3   ; cpuClock           ; clk         ; 0.000        ; 0.791      ; 1.041      ;
; 0.115  ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.813      ; 1.066      ;
; 0.116  ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg2   ; cpuClock           ; clk         ; 0.000        ; 0.812      ; 1.066      ;
; 0.122  ; T80s:cpu1|T80:u0|A[11]                   ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg11 ; cpuClock           ; clk         ; 0.000        ; 0.230      ; 0.490      ;
; 0.158  ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.813      ; 1.109      ;
; 0.168  ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.773      ; 1.079      ;
; 0.171  ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ; cpuClock           ; clk         ; 0.000        ; 0.779      ; 1.088      ;
; 0.173  ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.773      ; 1.084      ;
; 0.175  ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3   ; cpuClock           ; clk         ; 0.000        ; 0.783      ; 1.096      ;
; 0.177  ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.759      ; 1.074      ;
; 0.179  ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.430      ; 1.402      ;
; 0.182  ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6   ; cpuClock           ; clk         ; 0.000        ; 0.783      ; 1.103      ;
; 0.184  ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ; cpuClock           ; clk         ; 0.000        ; 0.779      ; 1.101      ;
; 0.190  ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ; cpuClock           ; clk         ; 0.000        ; 0.797      ; 1.125      ;
; 0.191  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5   ; cpuClock           ; clk         ; 0.000        ; 1.035      ; 1.364      ;
; 0.194  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.037      ; 1.369      ;
; 0.202  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg5   ; cpuClock           ; clk         ; 0.000        ; 1.039      ; 1.379      ;
; 0.209  ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg7   ; cpuClock           ; clk         ; 0.000        ; 0.809      ; 1.156      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.425      ; 1.428      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.425      ; 1.428      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.425      ; 1.428      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.425      ; 1.428      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.425      ; 1.428      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.425      ; 1.428      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.425      ; 1.428      ;
; 0.215  ; serialClkCount[4]                        ; serialClkCount[4]                                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|vActive            ; SBCTextDisplayRGB:io2|vActive                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive            ; SBCTextDisplayRGB:io2|hActive                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelClockCount[0] ; SBCTextDisplayRGB:io2|pixelClockCount[0]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelCount[0]      ; SBCTextDisplayRGB:io2|pixelCount[0]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelCount[1]      ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelCount[2]      ; SBCTextDisplayRGB:io2|pixelCount[2]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]    ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]    ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]    ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]    ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]    ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]    ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]    ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]    ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]    ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]    ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]   ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]   ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]   ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]   ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]   ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]   ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.117 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.638      ; 0.673      ;
; -0.626 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.650      ; 1.176      ;
; -0.626 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.650      ; 1.176      ;
; -0.626 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.650      ; 1.176      ;
; -0.626 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.650      ; 1.176      ;
; -0.626 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.650      ; 1.176      ;
; -0.626 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.650      ; 1.176      ;
; -0.626 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.650      ; 1.176      ;
; -0.626 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.650      ; 1.176      ;
; -0.575 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.638      ; 1.215      ;
; -0.515 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.730      ; 0.367      ;
; -0.515 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.730      ; 0.367      ;
; -0.515 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.730      ; 0.367      ;
; -0.366 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.730      ; 0.516      ;
; -0.365 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.730      ; 0.517      ;
; -0.365 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.305      ; 1.092      ;
; -0.356 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.730      ; 0.526      ;
; -0.320 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.470      ; 0.802      ;
; -0.309 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.008      ; 0.851      ;
; -0.307 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.387      ; 0.732      ;
; -0.299 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.583      ; 1.436      ;
; -0.289 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.152      ; 0.515      ;
; -0.222 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 0.699      ; 0.629      ;
; -0.200 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[25]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.563      ; 1.015      ;
; -0.200 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[26]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.563      ; 1.015      ;
; -0.200 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[27]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.563      ; 1.015      ;
; -0.200 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[28]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.563      ; 1.015      ;
; -0.200 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[29]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.563      ; 1.015      ;
; -0.200 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[30]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.563      ; 1.015      ;
; -0.200 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[31]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.563      ; 1.015      ;
; -0.192 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.305      ; 1.265      ;
; -0.191 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.305      ; 1.266      ;
; -0.182 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.305      ; 1.275      ;
; -0.182 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.305      ; 1.275      ;
; -0.182 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.305      ; 1.275      ;
; -0.182 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.305      ; 1.275      ;
; -0.170 ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.383      ; 0.865      ;
; -0.149 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.113      ; 0.616      ;
; -0.148 ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.113      ; 0.617      ;
; -0.147 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.730      ; 0.735      ;
; -0.145 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.730      ; 0.737      ;
; -0.143 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.730      ; 0.739      ;
; -0.140 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.730      ; 0.742      ;
; -0.140 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[1]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.870      ; 0.882      ;
; -0.134 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.447      ; 0.965      ;
; -0.120 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[5]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.864      ; 0.896      ;
; -0.120 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[4]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.864      ; 0.896      ;
; -0.120 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[2]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.864      ; 0.896      ;
; -0.101 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.113      ; 0.664      ;
; -0.101 ; T80s:cpu1|T80:u0|DO[5]                 ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.798      ; 1.349      ;
; -0.080 ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.387      ; 0.959      ;
; -0.080 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[9]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.574      ; 1.146      ;
; -0.080 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[10]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.574      ; 1.146      ;
; -0.080 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[11]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.574      ; 1.146      ;
; -0.080 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[12]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.574      ; 1.146      ;
; -0.080 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[13]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.574      ; 1.146      ;
; -0.080 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[14]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.574      ; 1.146      ;
; -0.080 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[15]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.574      ; 1.146      ;
; -0.080 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[16]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.574      ; 1.146      ;
; -0.077 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[17]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.563      ; 1.138      ;
; -0.077 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[19]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.563      ; 1.138      ;
; -0.077 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[20]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.563      ; 1.138      ;
; -0.077 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[21]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.563      ; 1.138      ;
; -0.077 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[22]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.563      ; 1.138      ;
; -0.077 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[23]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.563      ; 1.138      ;
; -0.077 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[24]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.563      ; 1.138      ;
; -0.075 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.114      ; 0.691      ;
; -0.073 ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.155      ; 0.734      ;
; -0.073 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.114      ; 0.693      ;
; -0.068 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.780      ; 0.864      ;
; -0.060 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.730      ; 0.822      ;
; -0.058 ; T80s:cpu1|T80:u0|DO[7]                 ; SBCTextDisplayRGB:io2|controlReg[7]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.788      ; 1.382      ;
; -0.049 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.114      ; 0.717      ;
; -0.048 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.114      ; 0.718      ;
; -0.048 ; SBCTextDisplayRGB:io2|kbBuffer~19      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.387      ; 0.991      ;
; -0.045 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[0]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.871      ; 0.978      ;
; -0.038 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.355      ; 1.469      ;
; -0.033 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[7]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.870      ; 0.989      ;
; -0.030 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.447      ; 1.069      ;
; -0.025 ; T80s:cpu1|T80:u0|DO[4]                 ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.800      ; 1.427      ;
; -0.021 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.114      ; 0.745      ;
; -0.020 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.063      ; 1.195      ;
; -0.017 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[7]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.806      ; 1.441      ;
; -0.016 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[5]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.807      ; 1.443      ;
; -0.016 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[6]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.807      ; 1.443      ;
; -0.015 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.016      ; 0.653      ;
; -0.015 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.063      ; 1.200      ;
; -0.010 ; T80s:cpu1|T80:u0|DO[2]                 ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.798      ; 1.440      ;
; -0.008 ; T80s:cpu1|T80:u0|DO[0]                 ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.812      ; 1.456      ;
; -0.006 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.105      ; 0.751      ;
; -0.001 ; SBCTextDisplayRGB:io2|kbBuffer~40      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.383      ; 1.034      ;
; 0.000  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.730      ; 0.882      ;
; 0.000  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[3]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.860      ; 1.012      ;
; 0.003  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteWritten  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.806      ; 1.461      ;
; 0.005  ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.105      ; 0.762      ;
; 0.009  ; T80s:cpu1|T80:u0|DO[3]                 ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.801      ; 1.462      ;
; 0.013  ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.109      ; 0.774      ;
; 0.014  ; SBCTextDisplayRGB:io2|kbBuffer~15      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.113      ; 0.779      ;
; 0.016  ; SBCTextDisplayRGB:io2|kbBuffer~17      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.113      ; 0.781      ;
; 0.020  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.063      ; 1.235      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                           ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.231 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txd             ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.368      ;
; -0.015 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[7]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.587      ;
; 0.049  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[6]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.650      ;
; 0.049  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[5]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.650      ;
; 0.049  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[4]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.650      ;
; 0.049  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[3]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.650      ;
; 0.049  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[2]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.650      ;
; 0.049  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[1]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.650      ;
; 0.049  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[0]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.650      ;
; 0.079  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~34     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.673      ;
; 0.079  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~32     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.673      ;
; 0.079  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~35     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.673      ;
; 0.079  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~30     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.673      ;
; 0.079  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~29     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.673      ;
; 0.079  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~33     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.673      ;
; 0.079  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~31     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.673      ;
; 0.163  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxInPointer[0]  ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.752      ;
; 0.163  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxInPointer[1]  ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.752      ;
; 0.163  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxInPointer[4]  ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.752      ;
; 0.163  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxInPointer[5]  ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.752      ;
; 0.163  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxInPointer[3]  ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.752      ;
; 0.163  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxInPointer[2]  ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.752      ;
; 0.186  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~138    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.780      ;
; 0.186  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~136    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.780      ;
; 0.186  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~139    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.780      ;
; 0.186  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~134    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.780      ;
; 0.186  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~133    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.780      ;
; 0.186  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~137    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.780      ;
; 0.186  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~140    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.780      ;
; 0.186  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~135    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.780      ;
; 0.188  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~130    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.782      ;
; 0.188  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~128    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.782      ;
; 0.188  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~131    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.782      ;
; 0.188  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~126    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.782      ;
; 0.188  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~125    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.782      ;
; 0.188  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~129    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.782      ;
; 0.188  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~132    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.782      ;
; 0.188  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~127    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.782      ;
; 0.189  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~112    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.786      ;
; 0.189  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~115    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.786      ;
; 0.189  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~110    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.786      ;
; 0.189  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~109    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.786      ;
; 0.189  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~113    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.786      ;
; 0.189  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~116    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.786      ;
; 0.189  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~111    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.786      ;
; 0.190  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~58     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.787      ;
; 0.190  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~56     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.787      ;
; 0.190  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~59     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.787      ;
; 0.190  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~54     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.787      ;
; 0.190  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~53     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.787      ;
; 0.190  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~57     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.787      ;
; 0.190  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~60     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.787      ;
; 0.190  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~55     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.787      ;
; 0.192  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~74     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.792      ;
; 0.192  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~72     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.792      ;
; 0.192  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~75     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.792      ;
; 0.192  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~70     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.792      ;
; 0.192  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~69     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.792      ;
; 0.192  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~73     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.792      ;
; 0.192  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~76     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.792      ;
; 0.192  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~71     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.792      ;
; 0.197  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~106    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.791      ;
; 0.197  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~104    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.791      ;
; 0.197  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~107    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.791      ;
; 0.197  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~102    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.791      ;
; 0.197  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~105    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.791      ;
; 0.197  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~108    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.791      ;
; 0.197  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~103    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.791      ;
; 0.199  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~42     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.793      ;
; 0.199  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~40     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.793      ;
; 0.199  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~43     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.793      ;
; 0.199  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~38     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.793      ;
; 0.199  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~37     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.793      ;
; 0.199  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~41     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.793      ;
; 0.199  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~44     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.793      ;
; 0.199  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~39     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.793      ;
; 0.215  ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[0]   ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[1]   ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[2]   ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[3]   ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.stopBit ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[0]   ; bufferedUART:io1|txBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[1]   ; bufferedUART:io1|txBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[2]   ; bufferedUART:io1|txBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[3]   ; bufferedUART:io1|txBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.stopBit ; bufferedUART:io1|txState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.dataBit ; bufferedUART:io1|txState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txByteSent      ; bufferedUART:io1|txByteSent      ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBuffer[7]     ; bufferedUART:io1|txBuffer[7]     ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txd             ; bufferedUART:io1|txd             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~50     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.838      ;
; 0.239  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~48     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.838      ;
; 0.239  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~51     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.838      ;
; 0.239  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~46     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.838      ;
; 0.239  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~45     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.838      ;
; 0.239  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~49     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.838      ;
; 0.239  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~52     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.838      ;
; 0.239  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~47     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.838      ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                  ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.215 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.400      ;
; 0.290 ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.442      ;
; 0.293 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.445      ;
; 0.295 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.447      ;
; 0.304 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.456      ;
; 0.328 ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.480      ;
; 0.330 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.483      ;
; 0.338 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.490      ;
; 0.340 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.492      ;
; 0.342 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.494      ;
; 0.350 ; T80s:cpu1|T80:u0|F[0]                     ; T80s:cpu1|T80:u0|Fp[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.502      ;
; 0.354 ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.506      ;
; 0.355 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; T80s:cpu1|T80:u0|I[1]                     ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; T80s:cpu1|T80:u0|I[4]                     ; T80s:cpu1|T80:u0|A[12]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.525      ;
; 0.379 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.531      ;
; 0.384 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.536      ;
; 0.389 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.258      ; 1.940      ;
; 0.399 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.551      ;
; 0.422 ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.574      ;
; 0.429 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.581      ;
; 0.460 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.612      ;
; 0.464 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.616      ;
; 0.468 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.620      ;
; 0.493 ; T80s:cpu1|T80:u0|DO[0]                    ; T80s:cpu1|T80:u0|DO[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.645      ;
; 0.498 ; T80s:cpu1|T80:u0|I[2]                     ; T80s:cpu1|T80:u0|A[10]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.004      ; 0.654      ;
; 0.498 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.651      ;
; 0.510 ; T80s:cpu1|T80:u0|Save_ALU_r               ; T80s:cpu1|T80:u0|DO[6]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 0.659      ;
; 0.510 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.021      ; 0.683      ;
; 0.511 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.021      ; 0.687      ;
; 0.519 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|Pre_XY_F_M[0] ; cpuClock         ; cpuClock    ; 0.000        ; -0.005     ; 0.666      ;
; 0.528 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.680      ;
; 0.533 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.688      ;
; 0.540 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][4] ; T80s:cpu1|T80:u0|RegBusA_r[4]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.692      ;
; 0.546 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|I[1]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.020     ; 0.678      ;
; 0.546 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.698      ;
; 0.550 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.258      ; 2.103      ;
; 0.560 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|Pre_XY_F_M[1] ; cpuClock         ; cpuClock    ; 0.000        ; -0.005     ; 0.707      ;
; 0.563 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 0.721      ;
; 0.568 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.720      ;
; 0.575 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][5] ; T80s:cpu1|T80:u0|RegBusA_r[5]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; T80s:cpu1|T80:u0|IncDecZ                  ; T80s:cpu1|T80:u0|IncDecZ       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.727      ;
; 0.577 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|I[5]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.020     ; 0.709      ;
; 0.579 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.565      ; 1.296      ;
; 0.581 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.733      ;
; 0.583 ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.004      ; 0.739      ;
; 0.586 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; T80s:cpu1|T80:u0|RegBusA_r[10] ; cpuClock         ; cpuClock    ; 0.000        ; 0.014      ; 0.752      ;
; 0.593 ; T80s:cpu1|T80:u0|F[2]                     ; T80s:cpu1|T80:u0|Fp[2]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 0.739      ;
; 0.596 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][3] ; T80s:cpu1|T80:u0|RegBusA_r[3]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.748      ;
; 0.596 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][3] ; T80s:cpu1|T80:u0|RegBusA_r[3]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.005     ; 0.743      ;
; 0.598 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.750      ;
; 0.598 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; T80s:cpu1|T80:u0|Fp[4]                    ; T80s:cpu1|T80:u0|F[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; T80s:cpu1|T80:u0|BusB[5]                  ; T80s:cpu1|T80:u0|F[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 0.753      ;
; 0.603 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.755      ;
; 0.618 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; T80s:cpu1|T80:u0|RegBusA_r[11] ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.771      ;
; 0.627 ; T80s:cpu1|T80:u0|DO[3]                    ; T80s:cpu1|T80:u0|DO[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.779      ;
; 0.630 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.782      ;
; 0.632 ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 0.783      ;
; 0.633 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.785      ;
; 0.633 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.785      ;
; 0.638 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|I[7]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.020     ; 0.770      ;
; 0.638 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.790      ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.399      ;
; 0.295 ; sd_controller:sd1|return_state.rst              ; sd_controller:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.447      ;
; 0.314 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.466      ;
; 0.318 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.469      ;
; 0.319 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.470      ;
; 0.324 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.476      ;
; 0.327 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.485      ;
; 0.338 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.490      ;
; 0.356 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.374 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.394 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.546      ;
; 0.397 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.549      ;
; 0.403 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.555      ;
; 0.404 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.556      ;
; 0.406 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.559      ;
; 0.410 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.564      ;
; 0.413 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.566      ;
; 0.414 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.566      ;
; 0.414 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.566      ;
; 0.415 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.567      ;
; 0.420 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.572      ;
; 0.423 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.575      ;
; 0.430 ; sd_controller:sd1|led_on_count[3]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.582      ;
; 0.431 ; sd_controller:sd1|state.read_block_cmd          ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.582      ;
; 0.434 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.585      ;
; 0.444 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.596      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.162 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.055      ; 1.749      ;
; -1.162 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.055      ; 1.749      ;
; -1.162 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.055      ; 1.749      ;
; -1.162 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.055      ; 1.749      ;
; -1.162 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.055      ; 1.749      ;
; -1.162 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.055      ; 1.749      ;
; -1.162 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.055      ; 1.749      ;
; -1.162 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.055      ; 1.749      ;
; -1.077 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.659      ;
; -1.077 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.659      ;
; -1.077 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.659      ;
; -1.077 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.659      ;
; -1.077 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.659      ;
; -1.077 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.659      ;
; -1.077 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.050      ; 1.659      ;
; -1.063 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.647      ;
; -1.063 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.647      ;
; -1.063 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.647      ;
; -1.063 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.647      ;
; -1.063 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.647      ;
; -1.063 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.647      ;
; -1.063 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.647      ;
; -1.063 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.647      ;
; -1.063 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.647      ;
; -1.063 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.647      ;
; -1.063 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.647      ;
; -1.063 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.052      ; 1.647      ;
; -0.975 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.072      ; 1.579      ;
; -0.975 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.072      ; 1.579      ;
; -0.975 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.072      ; 1.579      ;
; -0.975 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.072      ; 1.579      ;
; -0.975 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.072      ; 1.579      ;
; -0.975 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.072      ; 1.579      ;
; -0.975 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.072      ; 1.579      ;
; -0.975 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.072      ; 1.579      ;
; -0.890 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.067      ; 1.489      ;
; -0.890 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.067      ; 1.489      ;
; -0.890 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.067      ; 1.489      ;
; -0.890 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.067      ; 1.489      ;
; -0.890 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.067      ; 1.489      ;
; -0.890 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.067      ; 1.489      ;
; -0.890 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.067      ; 1.489      ;
; -0.886 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.061      ; 1.479      ;
; -0.886 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.061      ; 1.479      ;
; -0.886 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.061      ; 1.479      ;
; -0.886 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.061      ; 1.479      ;
; -0.886 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.061      ; 1.479      ;
; -0.886 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.061      ; 1.479      ;
; -0.886 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.061      ; 1.479      ;
; -0.886 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.061      ; 1.479      ;
; -0.876 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.069      ; 1.477      ;
; -0.876 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.069      ; 1.477      ;
; -0.876 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.069      ; 1.477      ;
; -0.876 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.069      ; 1.477      ;
; -0.876 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.069      ; 1.477      ;
; -0.876 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.069      ; 1.477      ;
; -0.876 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.069      ; 1.477      ;
; -0.876 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.069      ; 1.477      ;
; -0.876 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.069      ; 1.477      ;
; -0.876 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.069      ; 1.477      ;
; -0.876 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.069      ; 1.477      ;
; -0.876 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.069      ; 1.477      ;
; -0.835 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.983      ;
; -0.835 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.983      ;
; -0.835 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.983      ;
; -0.835 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.983      ;
; -0.835 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.983      ;
; -0.835 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.983      ;
; -0.835 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.983      ;
; -0.835 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.983      ;
; -0.806 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.954      ;
; -0.806 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.954      ;
; -0.806 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.954      ;
; -0.806 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.954      ;
; -0.806 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.954      ;
; -0.806 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.954      ;
; -0.806 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.954      ;
; -0.806 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.616      ; 1.954      ;
; -0.801 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.056      ; 1.389      ;
; -0.801 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.056      ; 1.389      ;
; -0.801 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.056      ; 1.389      ;
; -0.801 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.056      ; 1.389      ;
; -0.801 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.056      ; 1.389      ;
; -0.801 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.056      ; 1.389      ;
; -0.801 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.056      ; 1.389      ;
; -0.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.058      ; 1.377      ;
; -0.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.058      ; 1.377      ;
; -0.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.058      ; 1.377      ;
; -0.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.058      ; 1.377      ;
; -0.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.058      ; 1.377      ;
; -0.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.058      ; 1.377      ;
; -0.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.058      ; 1.377      ;
; -0.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.058      ; 1.377      ;
; -0.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.058      ; 1.377      ;
; -0.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.058      ; 1.377      ;
; -0.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.058      ; 1.377      ;
; -0.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.058      ; 1.377      ;
; -0.760 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.598      ; 1.890      ;
; -0.760 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.598      ; 1.890      ;
; -0.760 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.598      ; 1.890      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                 ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.023      ;
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.023      ;
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.023      ;
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.023      ;
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.023      ;
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.023      ;
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.023      ;
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.023      ;
; 0.058 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.973      ;
; 0.058 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.973      ;
; 0.058 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.973      ;
; 0.058 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.973      ;
; 0.058 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.973      ;
; 0.058 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.973      ;
; 0.058 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.973      ;
; 0.058 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.973      ;
; 0.082 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.950      ;
; 0.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.900      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                              ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.588 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.074      ; 1.018      ;
; 0.588 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.074      ; 1.018      ;
; 0.636 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.074      ; 0.970      ;
; 0.636 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.074      ; 0.970      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                           ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.017 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.582      ;
; -0.017 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.582      ;
; -0.017 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.582      ;
; -0.017 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.582      ;
; -0.017 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.582      ;
; -0.017 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.582      ;
; -0.017 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.582      ;
; -0.017 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.582      ;
; -0.017 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.582      ;
; -0.017 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.582      ;
; -0.017 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.582      ;
; -0.017 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.582      ;
; -0.003 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.594      ;
; -0.003 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.594      ;
; -0.003 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.594      ;
; -0.003 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.594      ;
; -0.003 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.594      ;
; -0.003 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.594      ;
; -0.003 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.594      ;
; 0.082  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.684      ;
; 0.082  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.684      ;
; 0.082  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.684      ;
; 0.082  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.684      ;
; 0.082  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.684      ;
; 0.082  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.684      ;
; 0.082  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.684      ;
; 0.082  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.684      ;
; 0.483  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.582      ;
; 0.483  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.582      ;
; 0.483  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.582      ;
; 0.483  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.582      ;
; 0.483  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.582      ;
; 0.483  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.582      ;
; 0.483  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.582      ;
; 0.483  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.582      ;
; 0.483  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.582      ;
; 0.483  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.582      ;
; 0.483  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.582      ;
; 0.483  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.582      ;
; 0.497  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.594      ;
; 0.497  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.594      ;
; 0.497  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.594      ;
; 0.497  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.594      ;
; 0.497  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.594      ;
; 0.497  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.594      ;
; 0.497  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.594      ;
; 0.582  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.684      ;
; 0.582  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.684      ;
; 0.582  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.684      ;
; 0.582  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.684      ;
; 0.582  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.684      ;
; 0.582  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.684      ;
; 0.582  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.684      ;
; 0.582  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.684      ;
; 1.059  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.306      ;
; 1.059  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.306      ;
; 1.059  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.306      ;
; 1.059  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.306      ;
; 1.059  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.306      ;
; 1.059  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.306      ;
; 1.059  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.306      ;
; 1.059  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.306      ;
; 1.059  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.306      ;
; 1.059  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.306      ;
; 1.059  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.306      ;
; 1.059  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.306      ;
; 1.073  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.318      ;
; 1.073  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.318      ;
; 1.073  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.318      ;
; 1.073  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.318      ;
; 1.073  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.318      ;
; 1.073  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.318      ;
; 1.073  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.318      ;
; 1.151  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.398      ;
; 1.151  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.398      ;
; 1.151  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.398      ;
; 1.151  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.398      ;
; 1.151  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.398      ;
; 1.151  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.398      ;
; 1.151  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.398      ;
; 1.151  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.398      ;
; 1.151  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.398      ;
; 1.151  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.398      ;
; 1.151  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.398      ;
; 1.151  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.398      ;
; 1.158  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 1.408      ;
; 1.158  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 1.408      ;
; 1.158  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 1.408      ;
; 1.158  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 1.408      ;
; 1.158  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 1.408      ;
; 1.158  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 1.408      ;
; 1.158  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 1.408      ;
; 1.158  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 1.408      ;
; 1.165  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.410      ;
; 1.165  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.410      ;
; 1.165  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.410      ;
; 1.165  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.410      ;
; 1.165  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.410      ;
; 1.165  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.410      ;
; 1.165  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.410      ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                               ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.164 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.154      ; 0.970      ;
; 0.164 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.154      ; 0.970      ;
; 0.212 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.154      ; 1.018      ;
; 0.212 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.154      ; 1.018      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.748 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.900      ;
; 0.798 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.950      ;
; 0.822 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.973      ;
; 0.822 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.973      ;
; 0.822 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.973      ;
; 0.822 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.973      ;
; 0.822 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.973      ;
; 0.822 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.973      ;
; 0.822 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.973      ;
; 0.822 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.973      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.023      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.023      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.023      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.023      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.023      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.023      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.023      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.023      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -1.230 ; -0.230       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.230 ; -0.230       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.230 ; -0.230       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.230 ; -0.230       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.230 ; -0.230       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.230 ; -0.230       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.230 ; -0.230       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.230 ; -0.230       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.230 ; -0.230       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.230 ; -0.230       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.230 ; -0.230       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.230 ; -0.230       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.230 ; -0.230       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.230 ; -0.230       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.230 ; -0.230       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.230 ; -0.230       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.230 ; -0.230       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.230 ; -0.230       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.230 ; -0.230       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.230 ; -0.230       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.230 ; -0.230       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.230 ; -0.230       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.010 ; -0.010       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.010 ; -0.010       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.010 ; -0.010       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.010 ; -0.010       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.010 ; -0.010       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.010 ; -0.010       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.010 ; -0.010       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.010 ; -0.010       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.010 ; -0.010       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.010 ; -0.010       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.010 ; -0.010       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.010 ; -0.010       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.010 ; -0.010       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.010 ; -0.010       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.010 ; -0.010       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.010 ; -0.010       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.010 ; -0.010       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.010 ; -0.010       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.010 ; -0.010       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.010 ; -0.010       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.010 ; -0.010       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.010 ; -0.010       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.010 ; -0.010       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.010 ; -0.010       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.909 ; 0.091        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.909 ; 0.091        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.654 ; 0.346        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.654 ; 0.346        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.654 ; 0.346        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.654 ; 0.346        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.654 ; 0.346        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.654 ; 0.346        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.654 ; 0.346        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.654 ; 0.346        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.654 ; 0.346        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.654 ; 0.346        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.654 ; 0.346        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.654 ; 0.346        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.654 ; 0.346        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.654 ; 0.346        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.654 ; 0.346        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.654 ; 0.346        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.654 ; 0.346        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.654 ; 0.346        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.654 ; 0.346        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.654 ; 0.346        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.654 ; 0.346        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.654 ; 0.346        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.654 ; 0.346        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.654 ; 0.346        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.654 ; 0.346        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.654 ; 0.346        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.654 ; 0.346        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.654 ; 0.346        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.580 ; 0.420        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.580 ; 0.420        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.580 ; 0.420        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.580 ; 0.420        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.580 ; 0.420        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.580 ; 0.420        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.580 ; 0.420        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.580 ; 0.420        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.580 ; 0.420        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.580 ; 0.420        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.580 ; 0.420        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.580 ; 0.420        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.580 ; 0.420        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.580 ; 0.420        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.580 ; 0.420        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.580 ; 0.420        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.580 ; 0.420        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.580 ; 0.420        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.580 ; 0.420        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.580 ; 0.420        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.580 ; 0.420        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.580 ; 0.420        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.580 ; 0.420        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -0.580 ; 0.420        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.606 ; 4.606 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 3.150 ; 3.150 ; Fall       ; clk             ;
; ps2Data      ; clk        ; 2.510 ; 2.510 ; Fall       ; clk             ;
; rxd1         ; clk        ; 3.578 ; 3.578 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.812 ; 3.812 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.348 ; 3.348 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.408 ; 3.408 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.545 ; 3.545 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.444 ; 3.444 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.812 ; 3.812 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.579 ; 3.579 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.108 ; 3.108 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.176 ; 3.176 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 4.225 ; 4.225 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 4.183 ; 4.183 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.873 ; -2.873 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.298 ; -2.298 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.390 ; -2.390 ; Fall       ; clk             ;
; rxd1         ; clk        ; -2.432 ; -2.432 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.823 ; -2.823 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.983 ; -2.983 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -3.124 ; -3.124 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.255 ; -3.255 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -3.159 ; -3.159 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -3.282 ; -3.282 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -3.070 ; -3.070 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.823 ; -2.823 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.891 ; -2.891 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -3.126 ; -3.126 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.551 ; -2.551 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.685 ; 4.685 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.304 ; 5.304 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.023 ; 5.023 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 4.219 ; 4.219 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.036 ; 4.036 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 4.133 ; 4.133 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 4.042 ; 4.042 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.133 ; 4.133 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 4.148 ; 4.148 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 4.034 ; 4.034 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.219 ; 4.219 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 4.113 ; 4.113 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.009 ; 4.009 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 3.999 ; 3.999 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 4.015 ; 4.015 ; Fall       ; clk                ;
; rts1             ; clk                ; 4.940 ; 4.940 ; Fall       ; clk                ;
; vSync            ; clk                ; 3.999 ; 3.999 ; Fall       ; clk                ;
; video            ; clk                ; 3.845 ; 3.845 ; Fall       ; clk                ;
; videoB0          ; clk                ; 4.142 ; 4.142 ; Fall       ; clk                ;
; videoB1          ; clk                ; 4.254 ; 4.254 ; Fall       ; clk                ;
; videoG0          ; clk                ; 4.108 ; 4.108 ; Fall       ; clk                ;
; videoG1          ; clk                ; 4.162 ; 4.162 ; Fall       ; clk                ;
; videoR0          ; clk                ; 4.033 ; 4.033 ; Fall       ; clk                ;
; videoR1          ; clk                ; 4.018 ; 4.018 ; Fall       ; clk                ;
; videoSync        ; clk                ; 4.145 ; 4.145 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.135 ; 5.135 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.754 ; 5.754 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.473 ; 5.473 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.706 ; 4.706 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.548 ; 4.548 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 4.009 ; 4.009 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.951 ; 3.951 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.829 ; 3.829 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.711 ; 3.711 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.272 ; 3.272 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.774 ; 3.774 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.751 ; 3.751 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.310 ; 4.310 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.347 ; 4.347 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.159 ; 4.159 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.392 ; 4.392 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.257 ; 4.257 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.172 ; 4.172 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.103 ; 4.103 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.706 ; 4.706 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 5.139 ; 5.139 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 5.139 ; 5.139 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.829 ; 4.829 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.643 ; 4.643 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 5.105 ; 5.105 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.399 ; 4.399 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 5.106 ; 5.106 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.948 ; 4.948 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.921 ; 4.921 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.175 ; 4.175 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 4.331 ; 4.331 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.943 ; 4.943 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.493 ; 4.493 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.790 ; 4.790 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.685 ; 4.685 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.304 ; 5.304 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.023 ; 5.023 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 4.034 ; 4.034 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.036 ; 4.036 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 4.133 ; 4.133 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 4.042 ; 4.042 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.133 ; 4.133 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 4.148 ; 4.148 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 4.034 ; 4.034 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.219 ; 4.219 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 4.113 ; 4.113 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.009 ; 4.009 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 3.999 ; 3.999 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 4.015 ; 4.015 ; Fall       ; clk                ;
; rts1             ; clk                ; 4.940 ; 4.940 ; Fall       ; clk                ;
; vSync            ; clk                ; 3.999 ; 3.999 ; Fall       ; clk                ;
; video            ; clk                ; 3.845 ; 3.845 ; Fall       ; clk                ;
; videoB0          ; clk                ; 4.142 ; 4.142 ; Fall       ; clk                ;
; videoB1          ; clk                ; 4.254 ; 4.254 ; Fall       ; clk                ;
; videoG0          ; clk                ; 4.108 ; 4.108 ; Fall       ; clk                ;
; videoG1          ; clk                ; 4.162 ; 4.162 ; Fall       ; clk                ;
; videoR0          ; clk                ; 4.033 ; 4.033 ; Fall       ; clk                ;
; videoR1          ; clk                ; 4.018 ; 4.018 ; Fall       ; clk                ;
; videoSync        ; clk                ; 4.006 ; 4.006 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.857 ; 4.857 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.959 ; 3.959 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.521 ; 3.521 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.272 ; 3.272 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.548 ; 4.548 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 4.009 ; 4.009 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.951 ; 3.951 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.829 ; 3.829 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.711 ; 3.711 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.272 ; 3.272 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.774 ; 3.774 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.751 ; 3.751 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.310 ; 4.310 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.347 ; 4.347 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.159 ; 4.159 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.392 ; 4.392 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.257 ; 4.257 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.172 ; 4.172 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.103 ; 4.103 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.706 ; 4.706 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.399 ; 4.399 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 5.139 ; 5.139 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.829 ; 4.829 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.643 ; 4.643 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 5.105 ; 5.105 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.399 ; 4.399 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 5.106 ; 5.106 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.948 ; 4.948 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.921 ; 4.921 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.175 ; 4.175 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 4.331 ; 4.331 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.491 ; 4.491 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.493 ; 4.493 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.790 ; 4.790 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.983 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.202 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.983 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.985 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.985 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.985 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.192 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.204 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.392 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.218 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.437 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.218 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.220 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.220 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.220 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.427 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.439 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.627 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.983     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.202     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.983     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.985     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.985     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.985     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.192     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.204     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.392     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.218     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.437     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.218     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.220     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.220     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.220     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.427     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.439     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.627     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -18.426    ; -4.012  ; -4.299   ; -0.833  ; -3.055              ;
;  T80s:cpu1|IORQ_n   ; -6.119     ; -4.012  ; 0.588    ; -0.833  ; -3.055              ;
;  clk                ; -18.395    ; -1.840  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock           ; -18.426    ; 0.215   ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -7.891     ; 0.215   ; -1.519   ; 0.748   ; -0.742              ;
;  serialClkCount[15] ; -5.478     ; -0.231  ; -4.299   ; -0.017  ; -0.742              ;
; Design-wide TNS     ; -13017.492 ; -89.809 ; -123.067 ; -1.666  ; -4175.699           ;
;  T80s:cpu1|IORQ_n   ; -193.984   ; -87.969 ; 0.000    ; -1.666  ; -348.682            ;
;  clk                ; -6540.654  ; -5.599  ; N/A      ; N/A     ; -2838.673           ;
;  cpuClock           ; -4666.219  ; 0.000   ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -756.794   ; 0.000   ; -13.448  ; 0.000   ; -210.728            ;
;  serialClkCount[15] ; -859.841   ; -0.246  ; -109.619 ; -0.225  ; -264.152            ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 12.088 ; 12.088 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 8.036  ; 8.036  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 5.909  ; 5.909  ; Fall       ; clk             ;
; rxd1         ; clk        ; 8.721  ; 8.721  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 9.477  ; 9.477  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.348  ; 8.348  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.446  ; 8.446  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.770  ; 8.770  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.604  ; 8.604  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.477  ; 9.477  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.934  ; 8.934  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.643  ; 7.643  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.828  ; 7.828  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.867  ; 9.867  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 10.519 ; 10.519 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.873 ; -2.873 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.298 ; -2.298 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.390 ; -2.390 ; Fall       ; clk             ;
; rxd1         ; clk        ; -2.432 ; -2.432 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.823 ; -2.823 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.983 ; -2.983 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -3.124 ; -3.124 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.255 ; -3.255 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -3.159 ; -3.159 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -3.282 ; -3.282 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -3.070 ; -3.070 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.823 ; -2.823 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.891 ; -2.891 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -3.126 ; -3.126 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.551 ; -2.551 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.298 ; 11.298 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 13.223 ; 13.223 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.422 ; 12.422 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 8.584  ; 8.584  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 7.892  ; 7.892  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.232  ; 8.232  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 7.909  ; 7.909  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.237  ; 8.237  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.262  ; 8.262  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 7.888  ; 7.888  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.584  ; 8.584  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.212  ; 8.212  ; Rise       ; clk                ;
; hSync            ; clk                ; 7.837  ; 7.837  ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 8.099  ; 8.099  ; Fall       ; clk                ;
; ps2Data          ; clk                ; 8.129  ; 8.129  ; Fall       ; clk                ;
; rts1             ; clk                ; 10.772 ; 10.772 ; Fall       ; clk                ;
; vSync            ; clk                ; 7.827  ; 7.827  ; Fall       ; clk                ;
; video            ; clk                ; 7.458  ; 7.458  ; Fall       ; clk                ;
; videoB0          ; clk                ; 8.253  ; 8.253  ; Fall       ; clk                ;
; videoB1          ; clk                ; 8.626  ; 8.626  ; Fall       ; clk                ;
; videoG0          ; clk                ; 8.207  ; 8.207  ; Fall       ; clk                ;
; videoG1          ; clk                ; 8.290  ; 8.290  ; Fall       ; clk                ;
; videoR0          ; clk                ; 7.884  ; 7.884  ; Fall       ; clk                ;
; videoR1          ; clk                ; 7.865  ; 7.865  ; Fall       ; clk                ;
; videoSync        ; clk                ; 8.469  ; 8.469  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.887 ; 11.887 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.812 ; 13.812 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 13.011 ; 13.011 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.373 ; 10.373 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.816  ; 9.816  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.909  ; 8.909  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.961  ; 8.961  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 8.421  ; 8.421  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.052  ; 8.052  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 6.581  ; 6.581  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.352  ; 8.352  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.267  ; 8.267  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.190  ; 9.190  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 9.398  ; 9.398  ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 8.704  ; 8.704  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.516  ; 9.516  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.305  ; 9.305  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.148  ; 9.148  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 8.861  ; 8.861  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.373 ; 10.373 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.822 ; 11.822 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 11.822 ; 11.822 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.650 ; 10.650 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.401 ; 10.401 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 11.633 ; 11.633 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 9.501  ; 9.501  ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 11.586 ; 11.586 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.941 ; 10.941 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.886 ; 10.886 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.993  ; 8.993  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.567  ; 9.567  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 11.525 ; 11.525 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 10.025 ; 10.025 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 10.609 ; 10.609 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.685 ; 4.685 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.304 ; 5.304 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.023 ; 5.023 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 4.034 ; 4.034 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.036 ; 4.036 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 4.133 ; 4.133 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 4.042 ; 4.042 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.133 ; 4.133 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 4.148 ; 4.148 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 4.034 ; 4.034 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.219 ; 4.219 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 4.113 ; 4.113 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.009 ; 4.009 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 3.999 ; 3.999 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 4.015 ; 4.015 ; Fall       ; clk                ;
; rts1             ; clk                ; 4.940 ; 4.940 ; Fall       ; clk                ;
; vSync            ; clk                ; 3.999 ; 3.999 ; Fall       ; clk                ;
; video            ; clk                ; 3.845 ; 3.845 ; Fall       ; clk                ;
; videoB0          ; clk                ; 4.142 ; 4.142 ; Fall       ; clk                ;
; videoB1          ; clk                ; 4.254 ; 4.254 ; Fall       ; clk                ;
; videoG0          ; clk                ; 4.108 ; 4.108 ; Fall       ; clk                ;
; videoG1          ; clk                ; 4.162 ; 4.162 ; Fall       ; clk                ;
; videoR0          ; clk                ; 4.033 ; 4.033 ; Fall       ; clk                ;
; videoR1          ; clk                ; 4.018 ; 4.018 ; Fall       ; clk                ;
; videoSync        ; clk                ; 4.006 ; 4.006 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.857 ; 4.857 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.959 ; 3.959 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.521 ; 3.521 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.272 ; 3.272 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.548 ; 4.548 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 4.009 ; 4.009 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.951 ; 3.951 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.829 ; 3.829 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.711 ; 3.711 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.272 ; 3.272 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.774 ; 3.774 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.751 ; 3.751 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.310 ; 4.310 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.347 ; 4.347 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.159 ; 4.159 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.392 ; 4.392 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.257 ; 4.257 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.172 ; 4.172 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.103 ; 4.103 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.706 ; 4.706 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.399 ; 4.399 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 5.139 ; 5.139 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.829 ; 4.829 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.643 ; 4.643 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 5.105 ; 5.105 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.399 ; 4.399 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 5.106 ; 5.106 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.948 ; 4.948 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.921 ; 4.921 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.175 ; 4.175 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 4.331 ; 4.331 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.491 ; 4.491 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.493 ; 4.493 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.790 ; 4.790 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 1423     ; 41089582 ; 1122     ; 47815    ;
; cpuClock           ; clk                ; 465      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 16       ; 16       ; 56       ; 13770    ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4909748  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 0        ; 73       ; 0        ; 9        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 1423     ; 41089582 ; 1122     ; 47815    ;
; cpuClock           ; clk                ; 465      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 16       ; 16       ; 56       ; 13770    ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4909748  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 0        ; 73       ; 0        ; 9        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 501   ; 501  ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 85    ; 85   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 06 11:23:34 2017
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.426
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.426     -4666.219 cpuClock 
    Info (332119):   -18.395     -6540.654 clk 
    Info (332119):    -7.891      -756.794 sdClock 
    Info (332119):    -6.119      -193.984 T80s:cpu1|IORQ_n 
    Info (332119):    -5.478      -859.841 serialClkCount[15] 
Info (332146): Worst-case hold slack is -4.012
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.012       -87.969 T80s:cpu1|IORQ_n 
    Info (332119):    -1.840        -1.840 clk 
    Info (332119):     0.499         0.000 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -4.299
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.299      -109.619 serialClkCount[15] 
    Info (332119):    -1.519       -13.448 sdClock 
    Info (332119):     1.071         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.833
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.833        -1.666 T80s:cpu1|IORQ_n 
    Info (332119):     0.982         0.000 serialClkCount[15] 
    Info (332119):     1.909         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -3.055
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.055      -348.682 T80s:cpu1|IORQ_n 
    Info (332119):    -2.567     -2838.673 clk 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
    Info (332119):    -0.742      -210.728 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.467
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.467     -1628.876 clk 
    Info (332119):    -5.214     -1250.150 cpuClock 
    Info (332119):    -2.313      -172.954 sdClock 
    Info (332119):    -1.490      -213.331 serialClkCount[15] 
    Info (332119):    -1.300       -32.574 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.213
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.213        -5.599 clk 
    Info (332119):    -1.117       -13.128 T80s:cpu1|IORQ_n 
    Info (332119):    -0.231        -0.246 serialClkCount[15] 
    Info (332119):     0.215         0.000 cpuClock 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.162
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.162       -29.591 serialClkCount[15] 
    Info (332119):     0.008         0.000 sdClock 
    Info (332119):     0.588         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.017
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.017        -0.225 serialClkCount[15] 
    Info (332119):     0.164         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.748         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1999.732 clk 
    Info (332119):    -1.230      -130.218 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
    Info (332119):    -0.500      -142.000 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 449 megabytes
    Info: Processing ended: Mon Mar 06 11:23:36 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


