<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(130,760)" to="(190,760)"/>
    <wire from="(300,660)" to="(300,690)"/>
    <wire from="(700,780)" to="(700,820)"/>
    <wire from="(130,660)" to="(220,660)"/>
    <wire from="(130,860)" to="(220,860)"/>
    <wire from="(720,700)" to="(750,700)"/>
    <wire from="(410,810)" to="(420,810)"/>
    <wire from="(740,820)" to="(750,820)"/>
    <wire from="(570,760)" to="(690,760)"/>
    <wire from="(720,700)" to="(720,900)"/>
    <wire from="(420,710)" to="(470,710)"/>
    <wire from="(300,830)" to="(350,830)"/>
    <wire from="(190,880)" to="(190,900)"/>
    <wire from="(190,620)" to="(740,620)"/>
    <wire from="(300,830)" to="(300,860)"/>
    <wire from="(330,750)" to="(420,750)"/>
    <wire from="(420,710)" to="(420,750)"/>
    <wire from="(340,770)" to="(420,770)"/>
    <wire from="(690,700)" to="(690,760)"/>
    <wire from="(580,780)" to="(700,780)"/>
    <wire from="(470,810)" to="(470,820)"/>
    <wire from="(580,710)" to="(580,780)"/>
    <wire from="(190,760)" to="(190,840)"/>
    <wire from="(190,680)" to="(190,760)"/>
    <wire from="(580,710)" to="(600,710)"/>
    <wire from="(660,700)" to="(690,700)"/>
    <wire from="(570,810)" to="(600,810)"/>
    <wire from="(330,750)" to="(330,790)"/>
    <wire from="(410,710)" to="(420,710)"/>
    <wire from="(740,620)" to="(740,820)"/>
    <wire from="(300,660)" to="(480,660)"/>
    <wire from="(420,810)" to="(470,810)"/>
    <wire from="(300,860)" to="(480,860)"/>
    <wire from="(300,690)" to="(350,690)"/>
    <wire from="(540,680)" to="(600,680)"/>
    <wire from="(540,840)" to="(600,840)"/>
    <wire from="(470,700)" to="(470,710)"/>
    <wire from="(660,820)" to="(700,820)"/>
    <wire from="(700,820)" to="(740,820)"/>
    <wire from="(190,620)" to="(190,640)"/>
    <wire from="(190,680)" to="(220,680)"/>
    <wire from="(190,840)" to="(220,840)"/>
    <wire from="(190,880)" to="(220,880)"/>
    <wire from="(190,640)" to="(220,640)"/>
    <wire from="(280,860)" to="(300,860)"/>
    <wire from="(280,660)" to="(300,660)"/>
    <wire from="(690,700)" to="(720,700)"/>
    <wire from="(330,790)" to="(350,790)"/>
    <wire from="(340,730)" to="(340,770)"/>
    <wire from="(190,900)" to="(720,900)"/>
    <wire from="(420,770)" to="(420,810)"/>
    <wire from="(470,700)" to="(480,700)"/>
    <wire from="(470,820)" to="(480,820)"/>
    <wire from="(340,730)" to="(350,730)"/>
    <wire from="(570,760)" to="(570,810)"/>
    <comp lib="1" loc="(540,840)" name="NAND Gate"/>
    <comp lib="6" loc="(95,866)" name="Text">
      <a name="text" val="K"/>
    </comp>
    <comp lib="0" loc="(750,820)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(130,860)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(280,660)" name="NAND Gate"/>
    <comp lib="6" loc="(94,764)" name="Text">
      <a name="text" val="C"/>
    </comp>
    <comp lib="0" loc="(130,660)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(410,710)" name="NAND Gate"/>
    <comp lib="1" loc="(660,820)" name="NAND Gate"/>
    <comp lib="6" loc="(96,665)" name="Text">
      <a name="text" val="J"/>
    </comp>
    <comp lib="0" loc="(130,760)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(410,810)" name="NAND Gate"/>
    <comp lib="1" loc="(660,700)" name="NAND Gate"/>
    <comp lib="6" loc="(88,40)" name="Text">
      <a name="text" val="D-триггер"/>
    </comp>
    <comp lib="1" loc="(540,680)" name="NAND Gate"/>
    <comp lib="6" loc="(101,611)" name="Text">
      <a name="text" val="JK-триггер"/>
    </comp>
    <comp lib="0" loc="(750,700)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(280,860)" name="NAND Gate"/>
  </circuit>
</project>
