Fitter report for MCU2
Tue Oct 15 20:31:31 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |MCU2|Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ALTSYNCRAM
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Oct 15 20:31:31 2019       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; MCU2                                        ;
; Top-level Entity Name              ; MCU2                                        ;
; Family                             ; Cyclone IV GX                               ;
; Device                             ; EP4CGX22CF19C6                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 770 / 21,280 ( 4 % )                        ;
;     Total combinational functions  ; 741 / 21,280 ( 3 % )                        ;
;     Dedicated logic registers      ; 78 / 21,280 ( < 1 % )                       ;
; Total registers                    ; 78                                          ;
; Total pins                         ; 98 / 167 ( 59 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 4,096 / 774,144 ( < 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                              ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                               ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                               ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                               ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.7%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; rst          ; Incomplete set of assignments ;
; portIn[0]    ; Incomplete set of assignments ;
; portIn[1]    ; Incomplete set of assignments ;
; portIn[2]    ; Incomplete set of assignments ;
; portIn[3]    ; Incomplete set of assignments ;
; portIn[4]    ; Incomplete set of assignments ;
; portIn[5]    ; Incomplete set of assignments ;
; portIn[6]    ; Incomplete set of assignments ;
; portIn[7]    ; Incomplete set of assignments ;
; portIn[8]    ; Incomplete set of assignments ;
; portIn[9]    ; Incomplete set of assignments ;
; portIn[10]   ; Incomplete set of assignments ;
; portIn[11]   ; Incomplete set of assignments ;
; portIn[12]   ; Incomplete set of assignments ;
; portIn[13]   ; Incomplete set of assignments ;
; portIn[14]   ; Incomplete set of assignments ;
; portIn[15]   ; Incomplete set of assignments ;
; portOut[0]   ; Incomplete set of assignments ;
; portOut[1]   ; Incomplete set of assignments ;
; portOut[2]   ; Incomplete set of assignments ;
; portOut[3]   ; Incomplete set of assignments ;
; portOut[4]   ; Incomplete set of assignments ;
; portOut[5]   ; Incomplete set of assignments ;
; portOut[6]   ; Incomplete set of assignments ;
; portOut[7]   ; Incomplete set of assignments ;
; portOut[8]   ; Incomplete set of assignments ;
; portOut[9]   ; Incomplete set of assignments ;
; portOut[10]  ; Incomplete set of assignments ;
; portOut[11]  ; Incomplete set of assignments ;
; portOut[12]  ; Incomplete set of assignments ;
; portOut[13]  ; Incomplete set of assignments ;
; portOut[14]  ; Incomplete set of assignments ;
; portOut[15]  ; Incomplete set of assignments ;
; Macc[0]      ; Incomplete set of assignments ;
; Macc[1]      ; Incomplete set of assignments ;
; Macc[2]      ; Incomplete set of assignments ;
; Macc[3]      ; Incomplete set of assignments ;
; Macc[4]      ; Incomplete set of assignments ;
; Macc[5]      ; Incomplete set of assignments ;
; Macc[6]      ; Incomplete set of assignments ;
; Macc[7]      ; Incomplete set of assignments ;
; Macc[8]      ; Incomplete set of assignments ;
; Macc[9]      ; Incomplete set of assignments ;
; Macc[10]     ; Incomplete set of assignments ;
; Macc[11]     ; Incomplete set of assignments ;
; Macc[12]     ; Incomplete set of assignments ;
; Macc[13]     ; Incomplete set of assignments ;
; Macc[14]     ; Incomplete set of assignments ;
; Macc[15]     ; Incomplete set of assignments ;
; MaccH[0]     ; Incomplete set of assignments ;
; MaccH[1]     ; Incomplete set of assignments ;
; MaccH[2]     ; Incomplete set of assignments ;
; MaccH[3]     ; Incomplete set of assignments ;
; MaccH[4]     ; Incomplete set of assignments ;
; MaccH[5]     ; Incomplete set of assignments ;
; MaccH[6]     ; Incomplete set of assignments ;
; MaccH[7]     ; Incomplete set of assignments ;
; MaccH[8]     ; Incomplete set of assignments ;
; MaccH[9]     ; Incomplete set of assignments ;
; MaccH[10]    ; Incomplete set of assignments ;
; MaccH[11]    ; Incomplete set of assignments ;
; MaccH[12]    ; Incomplete set of assignments ;
; MaccH[13]    ; Incomplete set of assignments ;
; MaccH[14]    ; Incomplete set of assignments ;
; MaccH[15]    ; Incomplete set of assignments ;
; testout[0]   ; Incomplete set of assignments ;
; testout[1]   ; Incomplete set of assignments ;
; testout[2]   ; Incomplete set of assignments ;
; testout[3]   ; Incomplete set of assignments ;
; testout[4]   ; Incomplete set of assignments ;
; testout[5]   ; Incomplete set of assignments ;
; testout[6]   ; Incomplete set of assignments ;
; testout[7]   ; Incomplete set of assignments ;
; testout[8]   ; Incomplete set of assignments ;
; testout[9]   ; Incomplete set of assignments ;
; testout[10]  ; Incomplete set of assignments ;
; testout[11]  ; Incomplete set of assignments ;
; testout[12]  ; Incomplete set of assignments ;
; testout[13]  ; Incomplete set of assignments ;
; testout[14]  ; Incomplete set of assignments ;
; testout[15]  ; Incomplete set of assignments ;
; McodeOut[0]  ; Incomplete set of assignments ;
; McodeOut[1]  ; Incomplete set of assignments ;
; McodeOut[2]  ; Incomplete set of assignments ;
; McodeOut[3]  ; Incomplete set of assignments ;
; McodeOut[4]  ; Incomplete set of assignments ;
; McodeOut[5]  ; Incomplete set of assignments ;
; McodeOut[6]  ; Incomplete set of assignments ;
; McodeOut[7]  ; Incomplete set of assignments ;
; McodeOut[8]  ; Incomplete set of assignments ;
; McodeOut[9]  ; Incomplete set of assignments ;
; McodeOut[10] ; Incomplete set of assignments ;
; McodeOut[11] ; Incomplete set of assignments ;
; McodeOut[12] ; Incomplete set of assignments ;
; McodeOut[13] ; Incomplete set of assignments ;
; McodeOut[14] ; Incomplete set of assignments ;
; McodeOut[15] ; Incomplete set of assignments ;
; clk          ; Incomplete set of assignments ;
+--------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1045 ) ; 0.00 % ( 0 / 1045 )        ; 0.00 % ( 0 / 1045 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1045 ) ; 0.00 % ( 0 / 1045 )        ; 0.00 % ( 0 / 1045 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1035 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/84368/EE/FPGA_Project/ElectronicDesignProject/MCU2/output_files/MCU2.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 770 / 21,280 ( 4 % )      ;
;     -- Combinational with no register       ; 692                       ;
;     -- Register only                        ; 29                        ;
;     -- Combinational with a register        ; 49                        ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 280                       ;
;     -- 3 input functions                    ; 350                       ;
;     -- <=2 input functions                  ; 111                       ;
;     -- Register only                        ; 29                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 538                       ;
;     -- arithmetic mode                      ; 203                       ;
;                                             ;                           ;
; Total registers*                            ; 78 / 22,031 ( < 1 % )     ;
;     -- Dedicated logic registers            ; 78 / 21,280 ( < 1 % )     ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 55 / 1,330 ( 4 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 98 / 167 ( 59 % )         ;
;     -- Clock pins                           ; 1 / 6 ( 17 % )            ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )            ;
;                                             ;                           ;
; Global signals                              ; 3                         ;
; M9Ks                                        ; 1 / 84 ( 1 % )            ;
; Total block memory bits                     ; 4,096 / 774,144 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 774,144 ( 1 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 3 / 20 ( 15 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )             ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )             ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )             ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%              ;
; Peak interconnect usage (total/H/V)         ; 15% / 14% / 16%           ;
; Maximum fan-out                             ; 77                        ;
; Highest non-global fan-out                  ; 77                        ;
; Total fan-out                               ; 2786                      ;
; Average fan-out                             ; 2.64                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 770 / 21280 ( 4 % )  ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 692                  ; 0                              ;
;     -- Register only                        ; 29                   ; 0                              ;
;     -- Combinational with a register        ; 49                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 280                  ; 0                              ;
;     -- 3 input functions                    ; 350                  ; 0                              ;
;     -- <=2 input functions                  ; 111                  ; 0                              ;
;     -- Register only                        ; 29                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 538                  ; 0                              ;
;     -- arithmetic mode                      ; 203                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 78                   ; 0                              ;
;     -- Dedicated logic registers            ; 78 / 21280 ( < 1 % ) ; 0 / 21280 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 55 / 1330 ( 4 % )    ; 0 / 1330 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 98                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )       ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 4096                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M9K                                         ; 1 / 84 ( 1 % )       ; 0 / 84 ( 0 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 2781                 ; 5                              ;
;     -- Registered Connections               ; 905                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 18                   ; 0                              ;
;     -- Output Ports                         ; 80                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk        ; M10   ; 3A       ; 27           ; 0            ; 14           ; 78                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[0]  ; D7    ; 8        ; 10           ; 41           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[10] ; P13   ; 4        ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[11] ; N5    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[12] ; R12   ; 4        ; 36           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[13] ; C8    ; 8        ; 14           ; 41           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[14] ; D9    ; 8        ; 18           ; 41           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[15] ; V8    ; 3        ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[1]  ; N17   ; 5        ; 52           ; 16           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[2]  ; T16   ; 4        ; 46           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[3]  ; T7    ; 3        ; 7            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[4]  ; V10   ; 3        ; 21           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[5]  ; C6    ; 8        ; 7            ; 41           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[6]  ; C16   ; 7        ; 48           ; 41           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[7]  ; M17   ; 5        ; 52           ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[8]  ; A8    ; 8        ; 16           ; 41           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; portIn[9]  ; N7    ; 3        ; 10           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rst        ; N16   ; 5        ; 52           ; 9            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; MaccH[0]     ; V13   ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[10]    ; P12   ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[11]    ; V9    ; 3        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[12]    ; C14   ; 7        ; 43           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[13]    ; C7    ; 8        ; 10           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[14]    ; A5    ; 8        ; 5            ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[15]    ; D8    ; 8        ; 14           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[1]     ; V17   ; 4        ; 43           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[2]     ; B6    ; 8        ; 7            ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[3]     ; D6    ; 8        ; 7            ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[4]     ; R15   ; 4        ; 50           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[5]     ; C15   ; 7        ; 41           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[6]     ; B5    ; 8        ; 5            ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[7]     ; T13   ; 4        ; 41           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[8]     ; A17   ; 7        ; 46           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MaccH[9]     ; A16   ; 7        ; 38           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[0]      ; U7    ; 3        ; 12           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[10]     ; T9    ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[11]     ; A9    ; 8        ; 16           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[12]     ; D13   ; 7        ; 41           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[13]     ; T15   ; 4        ; 48           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[14]     ; U16   ; 4        ; 41           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[15]     ; E12   ; 7        ; 41           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[1]      ; A7    ; 8        ; 12           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[2]      ; A18   ; 7        ; 46           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[3]      ; B9    ; 8        ; 21           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[4]      ; R14   ; 4        ; 48           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[5]      ; B10   ; 8        ; 21           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[6]      ; A6    ; 8        ; 7            ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[7]      ; R10   ; 3        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[8]      ; V7    ; 3        ; 12           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Macc[9]      ; U15   ; 4        ; 41           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[0]  ; A14   ; 7        ; 34           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[10] ; J17   ; 6        ; 52           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[11] ; D12   ; 7        ; 31           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[12] ; R11   ; 4        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[13] ; D18   ; 6        ; 52           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[14] ; F18   ; 6        ; 52           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[15] ; A15   ; 7        ; 34           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[1]  ; E18   ; 6        ; 52           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[2]  ; H16   ; 6        ; 52           ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[3]  ; D10   ; 7        ; 29           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[4]  ; F17   ; 6        ; 52           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[5]  ; U12   ; 4        ; 31           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[6]  ; T12   ; 4        ; 31           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[7]  ; C10   ; 8        ; 25           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[8]  ; E10   ; 7        ; 29           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; McodeOut[9]  ; G15   ; 6        ; 52           ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[0]   ; M7    ; 3        ; 10           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[10]  ; F16   ; 6        ; 52           ; 32           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[11]  ; B15   ; 7        ; 41           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[12]  ; C17   ; 7        ; 48           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[13]  ; P6    ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[14]  ; B16   ; 7        ; 38           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[15]  ; V5    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[1]   ; U18   ; 4        ; 46           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[2]   ; C13   ; 7        ; 36           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[3]   ; C18   ; 7        ; 50           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[4]   ; T17   ; 4        ; 46           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[5]   ; T14   ; 4        ; 41           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[6]   ; B7    ; 8        ; 12           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[7]   ; N6    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[8]   ; U9    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; portOut[9]   ; N15   ; 5        ; 52           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[0]   ; A10   ; 8        ; 23           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[10]  ; G16   ; 6        ; 52           ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[11]  ; B13   ; 7        ; 31           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[12]  ; A13   ; 7        ; 31           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[13]  ; U13   ; 4        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[14]  ; D17   ; 6        ; 52           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[15]  ; C11   ; 8        ; 25           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[1]   ; T11   ; 4        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[2]   ; D11   ; 7        ; 31           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[3]   ; L18   ; 5        ; 52           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[4]   ; G18   ; 6        ; 52           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[5]   ; M18   ; 5        ; 52           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[6]   ; E15   ; 6        ; 52           ; 32           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[7]   ; N18   ; 5        ; 52           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[8]   ; J16   ; 6        ; 52           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testout[9]   ; G17   ; 6        ; 52           ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                            ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2                 ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1                 ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0                 ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE             ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS               ; -                        ; -                ; Dedicated Programming Pin ;
; P6       ; DIFFIO_B1p, CRC_ERROR ; Use as regular IO        ; portOut[13]      ; Dual Purpose Pin          ;
; R6       ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; V5       ; DIFFIO_B3p, INIT_DONE ; Use as regular IO        ; portOut[15]      ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R6n, DEV_OE    ; Use as regular IO        ; testout[4]       ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, DEV_CLRn  ; Use as regular IO        ; McodeOut[1]      ; Dual Purpose Pin          ;
; A4       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG               ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                   ; -                        ; -                ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 16 / 26 ( 62 % ) ; 2.5V          ; --           ; --               ;
; 3A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 20 / 28 ( 71 % ) ; 2.5V          ; --           ; --               ;
; 5        ; 7 / 20 ( 35 % )  ; 2.5V          ; --           ; --               ;
; 6        ; 14 / 18 ( 78 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 21 / 28 ( 75 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 20 / 23 ( 87 % ) ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; MaccH[14]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 161        ; 8        ; Macc[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 157        ; 8        ; Macc[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 153        ; 8        ; portIn[8]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 154        ; 8        ; Macc[11]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 147        ; 8        ; testout[0]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 148        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; testout[12]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; McodeOut[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 134        ; 7        ; McodeOut[15]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 129        ; 7        ; MaccH[9]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 121        ; 7        ; MaccH[8]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 122        ; 7        ; Macc[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; MaccH[6]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 162        ; 8        ; MaccH[2]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 158        ; 8        ; portOut[6]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; Macc[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 150        ; 8        ; Macc[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; testout[11]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; portOut[11]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 130        ; 7        ; portOut[14]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; portIn[5]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 159        ; 8        ; MaccH[13]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 156        ; 8        ; portIn[13]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 151        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 145        ; 8        ; McodeOut[7]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 146        ; 8        ; testout[15]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 132        ; 7        ; portOut[2]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 7        ; MaccH[12]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 126        ; 7        ; MaccH[5]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 117        ; 7        ; portIn[6]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 118        ; 7        ; portOut[12]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 115        ; 7        ; portOut[3]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; MaccH[3]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 160        ; 8        ; portIn[0]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 155        ; 8        ; MaccH[15]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 152        ; 8        ; portIn[14]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 139        ; 7        ; McodeOut[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; testout[2]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; McodeOut[11]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; Macc[12]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 124        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 119        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 120        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 110        ; 6        ; testout[14]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D18      ; 109        ; 6        ; McodeOut[13]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; McodeOut[8]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; Macc[15]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; testout[6]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 111        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; McodeOut[1]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 112        ; 6        ; portOut[10]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F17      ; 102        ; 6        ; McodeOut[4]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 108        ; 6        ; McodeOut[14]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; McodeOut[9]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 104        ; 6        ; testout[10]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; testout[9]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 101        ; 6        ; testout[4]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; McodeOut[2]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; testout[8]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; McodeOut[10]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 91         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 85         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; testout[3]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; portOut[0]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M10      ; 48         ; 3A       ; clk                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 87         ; 5        ; portIn[7]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M18      ; 94         ; 5        ; testout[5]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; portIn[11]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 22         ; 3        ; portOut[7]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ; 32         ; 3        ; portIn[9]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; portOut[9]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 78         ; 5        ; rst                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N17      ; 90         ; 5        ; portIn[1]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 89         ; 5        ; testout[7]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; portOut[13]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; MaccH[10]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 62         ; 4        ; portIn[10]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 36         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 46         ; 3        ; Macc[7]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 53         ; 4        ; McodeOut[12]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 59         ; 4        ; portIn[12]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 60         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 73         ; 4        ; Macc[4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ; 76         ; 4        ; MaccH[4]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R16      ; 80         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 82         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 84         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; portIn[3]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 35         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 40         ; 3        ; Macc[10]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 43         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 54         ; 4        ; testout[1]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 55         ; 4        ; McodeOut[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 63         ; 4        ; MaccH[7]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 64         ; 4        ; portOut[5]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 74         ; 4        ; Macc[13]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ; 71         ; 4        ; portIn[2]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T17      ; 72         ; 4        ; portOut[4]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T18      ; 81         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; Macc[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; portOut[8]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 44         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; McodeOut[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 51         ; 4        ; testout[13]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; Macc[9]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ; 66         ; 4        ; Macc[14]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; portOut[1]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; portOut[15]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 34         ; 3        ; Macc[8]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 38         ; 3        ; portIn[15]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 41         ; 3        ; MaccH[11]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 42         ; 3        ; portIn[4]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 49         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 50         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 52         ; 4        ; MaccH[0]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 57         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 58         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 67         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 68         ; 4        ; MaccH[1]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                         ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; |MCU2                                         ; 770 (0)     ; 78 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 98   ; 0            ; 692 (0)      ; 29 (0)            ; 49 (0)           ; |MCU2                                                                                                                       ; work         ;
;    |ALU:MainALU|                              ; 698 (269)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 688 (265)    ; 0 (0)             ; 10 (4)           ; |MCU2|ALU:MainALU                                                                                                           ; work         ;
;       |lpm_divide:Div0|                       ; 310 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 306 (0)      ; 0 (0)             ; 4 (0)            ; |MCU2|ALU:MainALU|lpm_divide:Div0                                                                                           ; work         ;
;          |lpm_divide_fom:auto_generated|      ; 310 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 306 (0)      ; 0 (0)             ; 4 (0)            ; |MCU2|ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated                                                             ; work         ;
;             |sign_div_unsign_dnh:divider|     ; 310 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 306 (0)      ; 0 (0)             ; 4 (0)            ; |MCU2|ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider                                 ; work         ;
;                |alt_u_div_8ef:divider|        ; 310 (310)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 306 (306)    ; 0 (0)             ; 4 (4)            ; |MCU2|ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider           ; work         ;
;       |lpm_mult:Mult0|                        ; 119 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 117 (0)      ; 0 (0)             ; 2 (0)            ; |MCU2|ALU:MainALU|lpm_mult:Mult0                                                                                            ; work         ;
;          |mult_jft:auto_generated|            ; 119 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 117 (0)      ; 0 (0)             ; 2 (0)            ; |MCU2|ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated                                                                    ; work         ;
;             |alt_mac_mult:mac_mult1|          ; 119 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 117 (0)      ; 0 (0)             ; 2 (0)            ; |MCU2|ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1                                             ; work         ;
;                |mac_mult_d1h1:auto_generated| ; 119 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 117 (0)      ; 0 (0)             ; 2 (0)            ; |MCU2|ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated                ; work         ;
;                   |mult_5tl:mult1|            ; 119 (119)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 117 (117)    ; 0 (0)             ; 2 (2)            ; |MCU2|ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1 ; work         ;
;    |Rom:ProgramMemory|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MCU2|Rom:ProgramMemory                                                                                                     ; work         ;
;       |altsyncram:rom_rtl_0|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MCU2|Rom:ProgramMemory|altsyncram:rom_rtl_0                                                                                ; work         ;
;          |altsyncram_0u61:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MCU2|Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated                                                 ; work         ;
;    |controller:MainController|                ; 82 (82)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 29 (29)           ; 49 (49)          ; |MCU2|controller:MainController                                                                                             ; work         ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; rst          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[0]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[1]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[2]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[3]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[4]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[5]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[6]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[7]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[8]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[9]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[10]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[11]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[12]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[13]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[14]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portIn[15]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; portOut[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[13]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[14]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; portOut[15]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[13]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[14]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Macc[15]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MaccH[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[13]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[14]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testout[15]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; McodeOut[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; rst                 ;                   ;         ;
; portIn[0]           ;                   ;         ;
; portIn[1]           ;                   ;         ;
; portIn[2]           ;                   ;         ;
; portIn[3]           ;                   ;         ;
; portIn[4]           ;                   ;         ;
; portIn[5]           ;                   ;         ;
; portIn[6]           ;                   ;         ;
; portIn[7]           ;                   ;         ;
; portIn[8]           ;                   ;         ;
; portIn[9]           ;                   ;         ;
; portIn[10]          ;                   ;         ;
; portIn[11]          ;                   ;         ;
; portIn[12]          ;                   ;         ;
; portIn[13]          ;                   ;         ;
; portIn[14]          ;                   ;         ;
; portIn[15]          ;                   ;         ;
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                            ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                          ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ALU:MainALU|WideOr0~0                         ; LCCOMB_X32_Y24_N26 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; clk                                           ; PIN_M10            ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                           ; PIN_M10            ; 75      ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; controller:MainController|CurrentState.10101  ; FF_X31_Y24_N15     ; 19      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; controller:MainController|CurrentState.IDLE   ; FF_X34_Y25_N1      ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:MainController|CurrentState.State2 ; FF_X34_Y25_N29     ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:MainController|CurrentState.State4 ; FF_X31_Y24_N23     ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:MainController|WideOr8~0           ; LCCOMB_X34_Y25_N6  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:MainController|arin[9]~2           ; LCCOMB_X31_Y24_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:MainController|brin[0]~1           ; LCCOMB_X25_Y27_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:MainController|re                  ; FF_X34_Y25_N19     ; 1       ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; controller:MainController|rom_cs              ; FF_X34_Y25_N3      ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                              ;
+------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ALU:MainALU|WideOr0~0        ; LCCOMB_X32_Y24_N26 ; 16      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; clk                          ; PIN_M10            ; 75      ; 19                                   ; Global Clock         ; GCLK17           ; --                        ;
; controller:MainController|re ; FF_X34_Y25_N19     ; 1       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
+------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; controller:MainController|brin[1]                                                                                                        ; 77      ;
; controller:MainController|brin[0]                                                                                                        ; 72      ;
; controller:MainController|functionSelect[1]                                                                                              ; 61      ;
; controller:MainController|brin[2]                                                                                                        ; 52      ;
; controller:MainController|functionSelect[0]                                                                                              ; 46      ;
; controller:MainController|brin[3]                                                                                                        ; 36      ;
; controller:MainController|brin[7]                                                                                                        ; 31      ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[51]~0                ; 30      ;
; controller:MainController|functionSelect[2]                                                                                              ; 30      ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[14]~28 ; 30      ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[13]~26 ; 27      ;
; controller:MainController|functionSelect[3]                                                                                              ; 24      ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[15]~30 ; 24      ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[12]~24 ; 24      ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[11]~22 ; 21      ;
; controller:MainController|CurrentState.State8                                                                                            ; 20      ;
; controller:MainController|brin[4]                                                                                                        ; 20      ;
; controller:MainController|CurrentState.10101                                                                                             ; 19      ;
; controller:MainController|brin[5]                                                                                                        ; 19      ;
; controller:MainController|arin[0]                                                                                                        ; 19      ;
; controller:MainController|arin[1]                                                                                                        ; 19      ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[10]~20  ; 18      ;
; controller:MainController|arin[2]                                                                                                        ; 18      ;
; controller:MainController|brin[6]                                                                                                        ; 17      ;
; controller:MainController|arin[4]                                                                                                        ; 17      ;
; controller:MainController|arin[5]                                                                                                        ; 17      ;
; controller:MainController|arin[6]                                                                                                        ; 17      ;
; controller:MainController|arin[7]                                                                                                        ; 17      ;
; controller:MainController|arin[3]                                                                                                        ; 17      ;
; controller:MainController|arin[8]                                                                                                        ; 17      ;
; controller:MainController|CurrentState.State2                                                                                            ; 16      ;
; controller:MainController|arin[9]~2                                                                                                      ; 16      ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[9]~18   ; 15      ;
; controller:MainController|arin[9]                                                                                                        ; 15      ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|cs2a[1]~0          ; 14      ;
; controller:MainController|arin[10]                                                                                                       ; 14      ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|cs3a[1]~0          ; 13      ;
; controller:MainController|arin[11]                                                                                                       ; 13      ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|cs2a[2]~2          ; 12      ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[8]~16   ; 12      ;
; controller:MainController|arin[12]                                                                                                       ; 12      ;
; controller:MainController|arin[13]                                                                                                       ; 12      ;
; controller:MainController|arin[14]                                                                                                       ; 12      ;
; controller:MainController|arin[15]                                                                                                       ; 12      ;
; controller:MainController|CurrentState.IDLE                                                                                              ; 11      ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|cs3a[2]~1          ; 11      ;
; ALU:MainALU|Mux20~1                                                                                                                      ; 11      ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|cs3a[3]~2          ; 10      ;
; controller:MainController|WideOr8~0                                                                                                      ; 9       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|cs2a[3]~3          ; 9       ;
; ALU:MainALU|Mux29~1                                                                                                                      ; 9       ;
; ALU:MainALU|Mux29~0                                                                                                                      ; 9       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[34]~3                ; 9       ;
; controller:MainController|brin[0]~1                                                                                                      ; 8       ;
; ALU:MainALU|Mux31~14                                                                                                                     ; 8       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[7]~14   ; 8       ;
; ALU:MainALU|Mux31~9                                                                                                                      ; 7       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[85]~5                ; 7       ;
; ALU:MainALU|Mux31~6                                                                                                                      ; 7       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[6]~12   ; 7       ;
; controller:MainController|CurrentState.State3                                                                                            ; 6       ;
; controller:MainController|romReg[9]                                                                                                      ; 6       ;
; controller:MainController|romReg[8]                                                                                                      ; 6       ;
; controller:MainController|romReg[10]                                                                                                     ; 6       ;
; controller:MainController|romReg[11]                                                                                                     ; 6       ;
; ALU:MainALU|Mux20~0                                                                                                                      ; 6       ;
; ALU:MainALU|Mux29~6                                                                                                                      ; 6       ;
; ALU:MainALU|Mux29~4                                                                                                                      ; 6       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[68]~4                ; 6       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_4_result_int[5]~10   ; 6       ;
; controller:MainController|CurrentState.State4                                                                                            ; 5       ;
; ALU:MainALU|Mux16~8                                                                                                                      ; 5       ;
; ALU:MainALU|Mux20~2                                                                                                                      ; 5       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_3_result_int[4]~8    ; 5       ;
; controller:MainController|romReg[14]                                                                                                     ; 4       ;
; controller:MainController|romReg[15]                                                                                                     ; 4       ;
; controller:MainController|romReg[13]                                                                                                     ; 4       ;
; ALU:MainALU|Mux20~4                                                                                                                      ; 4       ;
; ALU:MainALU|Mux20~3                                                                                                                      ; 4       ;
; ALU:MainALU|Mux29~10                                                                                                                     ; 4       ;
; ALU:MainALU|Mux27~6                                                                                                                      ; 4       ;
; ALU:MainALU|Mux27~5                                                                                                                      ; 4       ;
; ALU:MainALU|Mux27~4                                                                                                                      ; 4       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|cs2a[1]~1          ; 4       ;
; ALU:MainALU|ShiftLeft0~10                                                                                                                ; 4       ;
; ALU:MainALU|ShiftLeft0~7                                                                                                                 ; 4       ;
; ALU:MainALU|Mux31~3                                                                                                                      ; 4       ;
; ALU:MainALU|Mux31~2                                                                                                                      ; 4       ;
; ALU:MainALU|ShiftRight0~0                                                                                                                ; 4       ;
; controller:MainController|ProgramCounter[7]                                                                                              ; 4       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_2_result_int[3]~6    ; 4       ;
; clk~input                                                                                                                                ; 3       ;
; ALU:MainALU|dataAcc[15]                                                                                                                  ; 3       ;
; ALU:MainALU|dataAcc[14]                                                                                                                  ; 3       ;
; ALU:MainALU|dataAcc[13]                                                                                                                  ; 3       ;
; ALU:MainALU|dataAcc[12]                                                                                                                  ; 3       ;
; ALU:MainALU|dataAcc[11]                                                                                                                  ; 3       ;
; ALU:MainALU|dataAcc[10]                                                                                                                  ; 3       ;
; ALU:MainALU|dataAcc[9]                                                                                                                   ; 3       ;
; ALU:MainALU|dataAcc[8]                                                                                                                   ; 3       ;
; ALU:MainALU|dataAcc[7]                                                                                                                   ; 3       ;
; ALU:MainALU|dataAcc[6]                                                                                                                   ; 3       ;
; ALU:MainALU|dataAcc[5]                                                                                                                   ; 3       ;
; ALU:MainALU|dataAcc[4]                                                                                                                   ; 3       ;
; ALU:MainALU|dataAcc[3]                                                                                                                   ; 3       ;
; ALU:MainALU|dataAcc[2]                                                                                                                   ; 3       ;
; ALU:MainALU|dataAcc[1]                                                                                                                   ; 3       ;
; ALU:MainALU|dataAcc[0]                                                                                                                   ; 3       ;
; ALU:MainALU|Mux16~10                                                                                                                     ; 3       ;
; ALU:MainALU|Mux16~9                                                                                                                      ; 3       ;
; ALU:MainALU|Mux19~5                                                                                                                      ; 3       ;
; ALU:MainALU|ShiftLeft0~21                                                                                                                ; 3       ;
; ALU:MainALU|ShiftLeft0~19                                                                                                                ; 3       ;
; ALU:MainALU|ShiftLeft0~8                                                                                                                 ; 3       ;
; ALU:MainALU|ShiftLeft0~5                                                                                                                 ; 3       ;
; ALU:MainALU|Mux31~10                                                                                                                     ; 3       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[197]~162            ; 3       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[181]~149            ; 3       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[165]~137            ; 3       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[149]~126            ; 3       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[133]~116            ; 3       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[117]~107            ; 3       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[101]~98             ; 3       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[102]~97             ; 3       ;
; ALU:MainALU|ShiftRight0~1                                                                                                                ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a1                                                       ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a2                                                       ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a3                                                       ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a4                                                       ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a5                                                       ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a6                                                       ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a7                                                       ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a8                                                       ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a9                                                       ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a10                                                      ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a11                                                      ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a13                                                      ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a14                                                      ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a15                                                      ; 3       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a0                                                       ; 3       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[136]~231            ; 2       ;
; ALU:MainALU|Mux16~21                                                                                                                     ; 2       ;
; ALU:MainALU|Mux31~17                                                                                                                     ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[215]~222            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[216]~221            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[217]~220            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[218]~219            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[219]~218            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[220]~217            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[221]~216            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[199]~215            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[200]~214            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[201]~213            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[202]~212            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[203]~211            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[204]~210            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[183]~209            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[184]~208            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[185]~207            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[186]~206            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[187]~205            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[167]~204            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[168]~203            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[169]~202            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[170]~201            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[151]~200            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[152]~199            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[153]~198            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[135]~197            ; 2       ;
; controller:MainController|CurrentState.State1                                                                                            ; 2       ;
; controller:MainController|romReg[4]                                                                                                      ; 2       ;
; controller:MainController|romReg[5]                                                                                                      ; 2       ;
; controller:MainController|romReg[6]                                                                                                      ; 2       ;
; controller:MainController|romReg[7]                                                                                                      ; 2       ;
; controller:MainController|romReg[3]                                                                                                      ; 2       ;
; controller:MainController|romReg[1]                                                                                                      ; 2       ;
; controller:MainController|romReg[0]                                                                                                      ; 2       ;
; controller:MainController|CurrentState.State7                                                                                            ; 2       ;
; controller:MainController|Equal0~0                                                                                                       ; 2       ;
; controller:MainController|romReg[2]                                                                                                      ; 2       ;
; controller:MainController|rom_cs                                                                                                         ; 2       ;
; ALU:MainALU|Mux16~16                                                                                                                     ; 2       ;
; ALU:MainALU|Mux16~11                                                                                                                     ; 2       ;
; ALU:MainALU|Mux16~7                                                                                                                      ; 2       ;
; ALU:MainALU|Mux16~6                                                                                                                      ; 2       ;
; ALU:MainALU|ShiftLeft0~31                                                                                                                ; 2       ;
; ALU:MainALU|Mux19~6                                                                                                                      ; 2       ;
; ALU:MainALU|ShiftLeft0~30                                                                                                                ; 2       ;
; ALU:MainALU|ShiftLeft0~29                                                                                                                ; 2       ;
; ALU:MainALU|ShiftLeft0~28                                                                                                                ; 2       ;
; ALU:MainALU|ShiftLeft0~27                                                                                                                ; 2       ;
; ALU:MainALU|ShiftLeft0~26                                                                                                                ; 2       ;
; ALU:MainALU|ShiftLeft0~25                                                                                                                ; 2       ;
; ALU:MainALU|ShiftLeft0~24                                                                                                                ; 2       ;
; ALU:MainALU|ShiftLeft0~23                                                                                                                ; 2       ;
; ALU:MainALU|ShiftLeft0~22                                                                                                                ; 2       ;
; ALU:MainALU|ShiftLeft0~20                                                                                                                ; 2       ;
; ALU:MainALU|ShiftRight0~31                                                                                                               ; 2       ;
; ALU:MainALU|ShiftLeft0~18                                                                                                                ; 2       ;
; ALU:MainALU|ShiftRight0~30                                                                                                               ; 2       ;
; ALU:MainALU|ShiftLeft0~17                                                                                                                ; 2       ;
; ALU:MainALU|ShiftLeft0~16                                                                                                                ; 2       ;
; ALU:MainALU|ShiftLeft0~15                                                                                                                ; 2       ;
; ALU:MainALU|ShiftRight0~29                                                                                                               ; 2       ;
; ALU:MainALU|ShiftLeft0~14                                                                                                                ; 2       ;
; ALU:MainALU|ShiftLeft0~13                                                                                                                ; 2       ;
; ALU:MainALU|ShiftLeft0~12                                                                                                                ; 2       ;
; ALU:MainALU|ShiftRight0~28                                                                                                               ; 2       ;
; ALU:MainALU|ShiftLeft0~9                                                                                                                 ; 2       ;
; ALU:MainALU|ShiftRight0~27                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~26                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~24                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~23                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~22                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~21                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~20                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~19                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~18                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~17                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~16                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~15                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~14                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~13                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~12                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~11                                                                                                               ; 2       ;
; ALU:MainALU|Mux31~11                                                                                                                     ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[208]~181            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[209]~180            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[210]~179            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[211]~178            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[212]~177            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[213]~176            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[192]~167            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[193]~166            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[194]~165            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[195]~164            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[196]~163            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[176]~154            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[177]~153            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[178]~152            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[179]~151            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[180]~150            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[160]~142            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[161]~141            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[162]~140            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[163]~139            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[164]~138            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[144]~131            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[145]~130            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[146]~129            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[147]~128            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[148]~127            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[128]~121            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[129]~120            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[130]~119            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[131]~118            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[132]~117            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[112]~112            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[113]~111            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[114]~110            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[115]~109            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[116]~108            ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[96]~103             ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[97]~102             ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[98]~101             ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[99]~100             ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[100]~99             ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[80]~96              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[81]~95              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[82]~94              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[83]~93              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[84]~92              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[85]~91              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[64]~90              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[65]~89              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[66]~88              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[67]~87              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[68]~86              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[48]~85              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[49]~84              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[50]~83              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[51]~82              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[32]~81              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[33]~80              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[34]~79              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[16]~78              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[0]~2                 ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[17]~1                ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[17]~77              ; 2       ;
; ALU:MainALU|ShiftRight0~10                                                                                                               ; 2       ;
; ALU:MainALU|ShiftRight0~9                                                                                                                ; 2       ;
; ALU:MainALU|ShiftRight0~8                                                                                                                ; 2       ;
; ALU:MainALU|ShiftRight0~7                                                                                                                ; 2       ;
; ALU:MainALU|ShiftRight0~6                                                                                                                ; 2       ;
; ALU:MainALU|ShiftRight0~5                                                                                                                ; 2       ;
; ALU:MainALU|ShiftRight0~4                                                                                                                ; 2       ;
; ALU:MainALU|ShiftRight0~3                                                                                                                ; 2       ;
; controller:MainController|ProgramCounter[6]                                                                                              ; 2       ;
; controller:MainController|ProgramCounter[5]                                                                                              ; 2       ;
; controller:MainController|ProgramCounter[4]                                                                                              ; 2       ;
; controller:MainController|ProgramCounter[3]                                                                                              ; 2       ;
; controller:MainController|ProgramCounter[2]                                                                                              ; 2       ;
; controller:MainController|ProgramCounter[1]                                                                                              ; 2       ;
; controller:MainController|ProgramCounter[0]                                                                                              ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[13]~26 ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[12]~24 ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[11]~22 ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[10]~20 ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[9]~18  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[8]~16  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[7]~14  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[6]~12  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[12]~24 ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[11]~22 ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[10]~20 ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[9]~18  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[8]~16  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[7]~14  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[6]~12  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[11]~22 ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[10]~20 ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[9]~18  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[8]~16  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[7]~14  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[6]~12  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[10]~20 ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[9]~18  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[8]~16  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[7]~14  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[6]~12  ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[9]~18   ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[8]~16   ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[7]~14   ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[6]~12   ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[8]~16   ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[7]~14   ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[6]~12   ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[7]~14   ; 2       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[6]~12   ; 2       ;
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ram_block1a12                                                      ; 2       ;
; ALU:MainALU|Mux30~7                                                                                                                      ; 1       ;
; ALU:MainALU|Mux30~6                                                                                                                      ; 1       ;
; ALU:MainALU|Mux29~12                                                                                                                     ; 1       ;
; ALU:MainALU|Mux29~11                                                                                                                     ; 1       ;
; ALU:MainALU|Mux28~7                                                                                                                      ; 1       ;
; ALU:MainALU|Mux28~6                                                                                                                      ; 1       ;
; ALU:MainALU|Mux27~13                                                                                                                     ; 1       ;
; ALU:MainALU|Mux27~12                                                                                                                     ; 1       ;
; ALU:MainALU|Mux26~10                                                                                                                     ; 1       ;
; ALU:MainALU|Mux26~9                                                                                                                      ; 1       ;
; ALU:MainALU|Mux25~8                                                                                                                      ; 1       ;
; ALU:MainALU|Mux25~7                                                                                                                      ; 1       ;
; ALU:MainALU|Mux24~8                                                                                                                      ; 1       ;
; ALU:MainALU|Mux24~7                                                                                                                      ; 1       ;
; ALU:MainALU|Mux16~23                                                                                                                     ; 1       ;
; ALU:MainALU|Mux16~22                                                                                                                     ; 1       ;
; ALU:MainALU|Mux17~10                                                                                                                     ; 1       ;
; ALU:MainALU|Mux18~10                                                                                                                     ; 1       ;
; ALU:MainALU|Mux19~12                                                                                                                     ; 1       ;
; ALU:MainALU|Mux22~9                                                                                                                      ; 1       ;
; ALU:MainALU|Mux24~6                                                                                                                      ; 1       ;
; ALU:MainALU|Mux25~6                                                                                                                      ; 1       ;
; ALU:MainALU|Mux26~8                                                                                                                      ; 1       ;
; ALU:MainALU|Mux26~7                                                                                                                      ; 1       ;
; ALU:MainALU|Mux27~11                                                                                                                     ; 1       ;
; ALU:MainALU|Mux27~10                                                                                                                     ; 1       ;
; ALU:MainALU|ShiftLeft0~34                                                                                                                ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[231]~230            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[232]~229            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[233]~228            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[234]~227            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[235]~226            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[236]~225            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[237]~224            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[238]~223            ; 1       ;
; controller:MainController|Selector2~1                                                                                                    ; 1       ;
; controller:MainController|Selector2~0                                                                                                    ; 1       ;
; controller:MainController|CurrentState.State9                                                                                            ; 1       ;
; controller:MainController|CurrentState.11000                                                                                             ; 1       ;
; controller:MainController|CurrentState.State25                                                                                           ; 1       ;
; controller:MainController|CurrentState.State26                                                                                           ; 1       ;
; controller:MainController|CurrentState.State22                                                                                           ; 1       ;
; controller:MainController|CurrentState.State5                                                                                            ; 1       ;
; controller:MainController|Selector1~0                                                                                                    ; 1       ;
; controller:MainController|CurrentState.State27                                                                                           ; 1       ;
; controller:MainController|CurrentState.State23                                                                                           ; 1       ;
; controller:MainController|CurrentState~29                                                                                                ; 1       ;
; controller:MainController|CurrentState~28                                                                                                ; 1       ;
; controller:MainController|CurrentState.State6                                                                                            ; 1       ;
; controller:MainController|CurrentState~27                                                                                                ; 1       ;
; controller:MainController|CurrentState~26                                                                                                ; 1       ;
; controller:MainController|Selector0~0                                                                                                    ; 1       ;
; controller:MainController|Selector3~0                                                                                                    ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le8a[8]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le5a[13]           ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[15]           ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le7a[9]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le6a[11]           ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le8a[7]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le5a[12]           ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[14]           ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le7a[8]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le6a[10]           ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le8a[6]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le5a[11]           ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[13]           ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le7a[7]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le6a[9]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le8a[5]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le5a[10]           ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[12]           ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le7a[6]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le6a[8]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le8a[4]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le5a[9]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[11]           ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le7a[5]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le6a[7]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le8a[3]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le5a[8]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[10]           ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le7a[4]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le6a[6]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le8a[2]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le5a[7]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[9]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le7a[3]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le6a[5]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le8a[1]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le5a[6]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[8]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le7a[2]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le6a[4]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le8a[0]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le5a[5]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[7]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le7a[1]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le6a[3]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le7a[0]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le6a[2]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le5a[4]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[6]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le6a[1]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le5a[3]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[5]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le6a[0]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le5a[2]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[4]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le5a[1]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[3]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le5a[0]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[2]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[1]            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|le4a[0]            ; 1       ;
; controller:MainController|Decoder1~1                                                                                                     ; 1       ;
; controller:MainController|Decoder1~0                                                                                                     ; 1       ;
; controller:MainController|WideOr1~0                                                                                                      ; 1       ;
; controller:MainController|Selector15~0                                                                                                   ; 1       ;
; controller:MainController|Selector14~0                                                                                                   ; 1       ;
; controller:MainController|Selector13~0                                                                                                   ; 1       ;
; controller:MainController|Selector12~0                                                                                                   ; 1       ;
; controller:MainController|Selector19~0                                                                                                   ; 1       ;
; controller:MainController|Selector17~0                                                                                                   ; 1       ;
; controller:MainController|Selector16~0                                                                                                   ; 1       ;
; controller:MainController|Selector18~0                                                                                                   ; 1       ;
; controller:MainController|Selector11~0                                                                                                   ; 1       ;
; controller:MainController|Selector10~0                                                                                                   ; 1       ;
; controller:MainController|Selector9~0                                                                                                    ; 1       ;
; controller:MainController|Selector8~0                                                                                                    ; 1       ;
; controller:MainController|Selector7~0                                                                                                    ; 1       ;
; controller:MainController|Selector6~0                                                                                                    ; 1       ;
; controller:MainController|Selector5~0                                                                                                    ; 1       ;
; controller:MainController|arin[9]~1                                                                                                      ; 1       ;
; controller:MainController|arin[9]~0                                                                                                      ; 1       ;
; controller:MainController|Selector4~0                                                                                                    ; 1       ;
; controller:MainController|brin[0]~0                                                                                                      ; 1       ;
; controller:MainController|addr[7]                                                                                                        ; 1       ;
; controller:MainController|addr[6]                                                                                                        ; 1       ;
; controller:MainController|addr[5]                                                                                                        ; 1       ;
; controller:MainController|addr[4]                                                                                                        ; 1       ;
; controller:MainController|addr[3]                                                                                                        ; 1       ;
; controller:MainController|addr[2]                                                                                                        ; 1       ;
; controller:MainController|addr[1]                                                                                                        ; 1       ;
; controller:MainController|addr[0]                                                                                                        ; 1       ;
; controller:MainController|re                                                                                                             ; 1       ;
; ALU:MainALU|Mux16~20                                                                                                                     ; 1       ;
; ALU:MainALU|Mux16~19                                                                                                                     ; 1       ;
; ALU:MainALU|Mux16~18                                                                                                                     ; 1       ;
; ALU:MainALU|Mux16~17                                                                                                                     ; 1       ;
; ALU:MainALU|Mux16~15                                                                                                                     ; 1       ;
; ALU:MainALU|Mux16~14                                                                                                                     ; 1       ;
; ALU:MainALU|Mux16~13                                                                                                                     ; 1       ;
; ALU:MainALU|ShiftLeft0~33                                                                                                                ; 1       ;
; ALU:MainALU|Mux16~12                                                                                                                     ; 1       ;
; ALU:MainALU|Mux17~9                                                                                                                      ; 1       ;
; ALU:MainALU|Mux17~8                                                                                                                      ; 1       ;
; ALU:MainALU|Mux17~7                                                                                                                      ; 1       ;
; ALU:MainALU|Mux17~6                                                                                                                      ; 1       ;
; ALU:MainALU|Mux17~5                                                                                                                      ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[17]~6                ; 1       ;
; ALU:MainALU|Mux17~4                                                                                                                      ; 1       ;
; ALU:MainALU|Mux17~3                                                                                                                      ; 1       ;
; ALU:MainALU|ShiftLeft0~32                                                                                                                ; 1       ;
; ALU:MainALU|Mux17~2                                                                                                                      ; 1       ;
; ALU:MainALU|Mux18~9                                                                                                                      ; 1       ;
; ALU:MainALU|Mux18~8                                                                                                                      ; 1       ;
; ALU:MainALU|Mux18~7                                                                                                                      ; 1       ;
; ALU:MainALU|Mux18~6                                                                                                                      ; 1       ;
; ALU:MainALU|Mux18~5                                                                                                                      ; 1       ;
; ALU:MainALU|Mux18~4                                                                                                                      ; 1       ;
; ALU:MainALU|Mux18~3                                                                                                                      ; 1       ;
; ALU:MainALU|Mux18~2                                                                                                                      ; 1       ;
; ALU:MainALU|Mux19~11                                                                                                                     ; 1       ;
; ALU:MainALU|Mux19~10                                                                                                                     ; 1       ;
; ALU:MainALU|Mux19~9                                                                                                                      ; 1       ;
; ALU:MainALU|Mux19~8                                                                                                                      ; 1       ;
; ALU:MainALU|Mux19~7                                                                                                                      ; 1       ;
; ALU:MainALU|Mux19~4                                                                                                                      ; 1       ;
; ALU:MainALU|Mux19~3                                                                                                                      ; 1       ;
; ALU:MainALU|Mux19~2                                                                                                                      ; 1       ;
; ALU:MainALU|Mux20~12                                                                                                                     ; 1       ;
; ALU:MainALU|Mux20~11                                                                                                                     ; 1       ;
; ALU:MainALU|Mux20~10                                                                                                                     ; 1       ;
; ALU:MainALU|Mux20~9                                                                                                                      ; 1       ;
; ALU:MainALU|Mux20~8                                                                                                                      ; 1       ;
; ALU:MainALU|Mux20~7                                                                                                                      ; 1       ;
; ALU:MainALU|Mux20~6                                                                                                                      ; 1       ;
; ALU:MainALU|Mux20~5                                                                                                                      ; 1       ;
; ALU:MainALU|Mux21~7                                                                                                                      ; 1       ;
; ALU:MainALU|Mux21~6                                                                                                                      ; 1       ;
; ALU:MainALU|Mux21~5                                                                                                                      ; 1       ;
; ALU:MainALU|Mux21~4                                                                                                                      ; 1       ;
; ALU:MainALU|Mux21~3                                                                                                                      ; 1       ;
; ALU:MainALU|Mux21~2                                                                                                                      ; 1       ;
; ALU:MainALU|Mux21~1                                                                                                                      ; 1       ;
; ALU:MainALU|Mux21~0                                                                                                                      ; 1       ;
; ALU:MainALU|Mux22~8                                                                                                                      ; 1       ;
; ALU:MainALU|Mux22~7                                                                                                                      ; 1       ;
; ALU:MainALU|Mux22~6                                                                                                                      ; 1       ;
; ALU:MainALU|Mux22~5                                                                                                                      ; 1       ;
; ALU:MainALU|Mux22~4                                                                                                                      ; 1       ;
; ALU:MainALU|Mux22~3                                                                                                                      ; 1       ;
; ALU:MainALU|Mux22~2                                                                                                                      ; 1       ;
; ALU:MainALU|Mux23~7                                                                                                                      ; 1       ;
; ALU:MainALU|Mux23~6                                                                                                                      ; 1       ;
; ALU:MainALU|Mux23~5                                                                                                                      ; 1       ;
; ALU:MainALU|Mux23~4                                                                                                                      ; 1       ;
; ALU:MainALU|Mux23~3                                                                                                                      ; 1       ;
; ALU:MainALU|Mux23~2                                                                                                                      ; 1       ;
; ALU:MainALU|Mux23~1                                                                                                                      ; 1       ;
; ALU:MainALU|Mux23~0                                                                                                                      ; 1       ;
; ALU:MainALU|Mux24                                                                                                                        ; 1       ;
; ALU:MainALU|Mux24~5                                                                                                                      ; 1       ;
; ALU:MainALU|Mux24~4                                                                                                                      ; 1       ;
; ALU:MainALU|Mux24~3                                                                                                                      ; 1       ;
; ALU:MainALU|Mux24~2                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~23                                                                                                                      ; 1       ;
; ALU:MainALU|Mux25                                                                                                                        ; 1       ;
; ALU:MainALU|Mux25~5                                                                                                                      ; 1       ;
; ALU:MainALU|Mux25~4                                                                                                                      ; 1       ;
; ALU:MainALU|Mux25~3                                                                                                                      ; 1       ;
; ALU:MainALU|Mux25~2                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~20                                                                                                                      ; 1       ;
; ALU:MainALU|Mux26                                                                                                                        ; 1       ;
; ALU:MainALU|Mux26~6                                                                                                                      ; 1       ;
; ALU:MainALU|Mux26~5                                                                                                                      ; 1       ;
; ALU:MainALU|Mux26~4                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~17                                                                                                                      ; 1       ;
; ALU:MainALU|Mux27                                                                                                                        ; 1       ;
; ALU:MainALU|Mux27~9                                                                                                                      ; 1       ;
; ALU:MainALU|Mux27~8                                                                                                                      ; 1       ;
; ALU:MainALU|Mux27~7                                                                                                                      ; 1       ;
; ALU:MainALU|ShiftLeft0~11                                                                                                                ; 1       ;
; ALU:MainALU|Add0~14                                                                                                                      ; 1       ;
; ALU:MainALU|Mux28~5                                                                                                                      ; 1       ;
; ALU:MainALU|Mux28~4                                                                                                                      ; 1       ;
; ALU:MainALU|Mux28~3                                                                                                                      ; 1       ;
; ALU:MainALU|Mux28~2                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~11                                                                                                                      ; 1       ;
; ALU:MainALU|Mux28~1                                                                                                                      ; 1       ;
; ALU:MainALU|ShiftRight0~25                                                                                                               ; 1       ;
; ALU:MainALU|Mux28~0                                                                                                                      ; 1       ;
; ALU:MainALU|Mux29~9                                                                                                                      ; 1       ;
; ALU:MainALU|Mux29~8                                                                                                                      ; 1       ;
; ALU:MainALU|Mux29~7                                                                                                                      ; 1       ;
; ALU:MainALU|Mux29~5                                                                                                                      ; 1       ;
; ALU:MainALU|ShiftLeft0~6                                                                                                                 ; 1       ;
; ALU:MainALU|Add0~8                                                                                                                       ; 1       ;
; ALU:MainALU|Mux29~3                                                                                                                      ; 1       ;
; ALU:MainALU|Mux29~2                                                                                                                      ; 1       ;
; ALU:MainALU|Mux30~5                                                                                                                      ; 1       ;
; ALU:MainALU|Mux30~4                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~5                                                                                                                       ; 1       ;
; ALU:MainALU|Mux30~3                                                                                                                      ; 1       ;
; ALU:MainALU|Mux30~2                                                                                                                      ; 1       ;
; ALU:MainALU|Mux30~1                                                                                                                      ; 1       ;
; ALU:MainALU|Mux30~0                                                                                                                      ; 1       ;
; ALU:MainALU|Mux31~16                                                                                                                     ; 1       ;
; ALU:MainALU|Mux31~15                                                                                                                     ; 1       ;
; ALU:MainALU|Add0~0                                                                                                                       ; 1       ;
; ALU:MainALU|Mux31~13                                                                                                                     ; 1       ;
; ALU:MainALU|Mux31~12                                                                                                                     ; 1       ;
; ALU:MainALU|Mux31~8                                                                                                                      ; 1       ;
; ALU:MainALU|Mux31~7                                                                                                                      ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[224]~196            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[225]~195            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[226]~194            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[227]~193            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[228]~192            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[229]~191            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[230]~190            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[231]~189            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[232]~188            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[233]~187            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[234]~186            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[235]~185            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[236]~184            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[237]~183            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[238]~182            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[214]~175            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[215]~174            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[216]~173            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[217]~172            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[218]~171            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[219]~170            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[220]~169            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[221]~168            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[198]~161            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[199]~160            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[200]~159            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[201]~158            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[202]~157            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[203]~156            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[204]~155            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[182]~148            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[183]~147            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[184]~146            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[185]~145            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[186]~144            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[187]~143            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[166]~136            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[167]~135            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[168]~134            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[169]~133            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[170]~132            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[150]~125            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[151]~124            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[152]~123            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[153]~122            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[134]~115            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[135]~114            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[136]~113            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[118]~106            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[119]~105            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[119]~104            ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[17]~76              ; 1       ;
; ALU:MainALU|ShiftLeft0~4                                                                                                                 ; 1       ;
; ALU:MainALU|Mux31~5                                                                                                                      ; 1       ;
; ALU:MainALU|Mux31~4                                                                                                                      ; 1       ;
; ALU:MainALU|ShiftRight0~2                                                                                                                ; 1       ;
; controller:MainController|ProgramCounter[7]~22                                                                                           ; 1       ;
; controller:MainController|ProgramCounter[6]~21                                                                                           ; 1       ;
; controller:MainController|ProgramCounter[6]~20                                                                                           ; 1       ;
; controller:MainController|ProgramCounter[5]~19                                                                                           ; 1       ;
; controller:MainController|ProgramCounter[5]~18                                                                                           ; 1       ;
; controller:MainController|ProgramCounter[4]~17                                                                                           ; 1       ;
; controller:MainController|ProgramCounter[4]~16                                                                                           ; 1       ;
; controller:MainController|ProgramCounter[3]~15                                                                                           ; 1       ;
; controller:MainController|ProgramCounter[3]~14                                                                                           ; 1       ;
; controller:MainController|ProgramCounter[2]~13                                                                                           ; 1       ;
; controller:MainController|ProgramCounter[2]~12                                                                                           ; 1       ;
; controller:MainController|ProgramCounter[1]~11                                                                                           ; 1       ;
; controller:MainController|ProgramCounter[1]~10                                                                                           ; 1       ;
; controller:MainController|ProgramCounter[0]~9                                                                                            ; 1       ;
; controller:MainController|ProgramCounter[0]~8                                                                                            ; 1       ;
; ALU:MainALU|Add0~40                                                                                                                      ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~30            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~26            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~16            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~22            ; 1       ;
; ALU:MainALU|Add0~39                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~38                                                                                                                      ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~29            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~28            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~25            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~24            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~15            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~14            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~21            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~20            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~27            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~26            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~23            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~22            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~13            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~12            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~19            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~18            ; 1       ;
; ALU:MainALU|Add0~37                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~36                                                                                                                      ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~25            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~24            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~21            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~20            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~11            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~10            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~17            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~16            ; 1       ;
; ALU:MainALU|Add0~35                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~34                                                                                                                      ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~23            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~22            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~19            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~18            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~9             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~8             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~15            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~14            ; 1       ;
; ALU:MainALU|Add0~33                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~32                                                                                                                      ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~21            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~20            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~17            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~16            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~7             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~6             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~13            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~12            ; 1       ;
; ALU:MainALU|Add0~31                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~30                                                                                                                      ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~19            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~18            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~15            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~14            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~5             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~4             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~11            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~10            ; 1       ;
; ALU:MainALU|Add0~29                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~28                                                                                                                      ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~17            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~16            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~13            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~12            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~3             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~2             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~9             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~8             ; 1       ;
; ALU:MainALU|Add0~27                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~26                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~25                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~24                                                                                                                      ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~15            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~14            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~11            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~10            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~1             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_3~0             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~7             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~6             ; 1       ;
; ALU:MainALU|Add0~22                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~21                                                                                                                      ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~13            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~12            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~9             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~8             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~5             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~4             ; 1       ;
; ALU:MainALU|Add0~19                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~18                                                                                                                      ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~11            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~10            ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~7             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~6             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~3             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~2             ; 1       ;
; ALU:MainALU|Add0~16                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~15                                                                                                                      ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~9             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~8             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~5             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~4             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~1             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_2~0             ; 1       ;
; ALU:MainALU|Add0~13                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~12                                                                                                                      ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~7             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~6             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~3             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~2             ; 1       ;
; ALU:MainALU|Add0~10                                                                                                                      ; 1       ;
; ALU:MainALU|Add0~9                                                                                                                       ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~5             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~4             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~1             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_1~0             ; 1       ;
; ALU:MainALU|Add0~7                                                                                                                       ; 1       ;
; ALU:MainALU|Add0~6                                                                                                                       ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~3             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~2             ; 1       ;
; ALU:MainALU|Add0~4                                                                                                                       ; 1       ;
; ALU:MainALU|Add0~3                                                                                                                       ; 1       ;
; ALU:MainALU|Add0~2                                                                                                                       ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~1             ; 1       ;
; ALU:MainALU|lpm_mult:Mult0|mult_jft:auto_generated|alt_mac_mult:mac_mult1|mac_mult_d1h1:auto_generated|mult_5tl:mult1|op_5~0             ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[16]~32 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[15]~31 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[14]~29 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[13]~27 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[12]~25 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[11]~23 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[10]~21 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[9]~19  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[8]~17  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[7]~15  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[6]~13  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[5]~11  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[4]~9   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[3]~7   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[2]~5   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[1]~3   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_15_result_int[0]~1   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[14]~29 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[14]~28 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[13]~27 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[13]~26 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[12]~25 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[12]~24 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[11]~23 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[11]~22 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[10]~21 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[10]~20 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[9]~19  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[9]~18  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[8]~17  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[8]~16  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[7]~15  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[7]~14  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[6]~13  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[6]~12  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[5]~11  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[5]~10  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[4]~9   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[4]~8   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[3]~7   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[3]~6   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[2]~5   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[2]~4   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[1]~3   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[1]~2   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[0]~1   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[0]~0   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[13]~27 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[12]~25 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[11]~23 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[10]~21 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[9]~19  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[8]~17  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[7]~15  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[6]~13  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[5]~11  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[5]~10  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[4]~9   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[4]~8   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[3]~7   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[3]~6   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[2]~5   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[2]~4   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[1]~3   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[1]~2   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[0]~1   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[0]~0   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[12]~25 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[11]~23 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[10]~21 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[9]~19  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[8]~17  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[7]~15  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[6]~13  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[5]~11  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[5]~10  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[4]~9   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[4]~8   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[3]~7   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[3]~6   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[2]~5   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[2]~4   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[1]~3   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[1]~2   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[0]~1   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[0]~0   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[11]~23 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[10]~21 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[9]~19  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[8]~17  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[7]~15  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[6]~13  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[5]~11  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[5]~10  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[4]~9   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[4]~8   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[3]~7   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[3]~6   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[2]~5   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[2]~4   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[1]~3   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[1]~2   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[0]~1   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[0]~0   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[10]~21 ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[9]~19  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[8]~17  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[7]~15  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[6]~13  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[5]~11  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[5]~10  ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[4]~9   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[4]~8   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[3]~7   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[3]~6   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[2]~5   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[2]~4   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[1]~3   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[1]~2   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[0]~1   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[0]~0   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[9]~19   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[8]~17   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[7]~15   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[6]~13   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[5]~11   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[5]~10   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[4]~9    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[4]~8    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[3]~7    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[3]~6    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[2]~5    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[2]~4    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[1]~3    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[1]~2    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[0]~1    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[0]~0    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[8]~17   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[7]~15   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[6]~13   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[5]~11   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[5]~10   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[4]~9    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[4]~8    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[3]~7    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[3]~6    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[2]~5    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[2]~4    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[1]~3    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[1]~2    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[0]~1    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[0]~0    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[7]~15   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[6]~13   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[5]~11   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[5]~10   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[4]~9    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[4]~8    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[3]~7    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[3]~6    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[2]~5    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[2]~4    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[1]~3    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[1]~2    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[0]~1    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[0]~0    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[6]~13   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[6]~12   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[5]~11   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[5]~10   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[4]~9    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[4]~8    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[3]~7    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[3]~6    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[2]~5    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[2]~4    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[1]~3    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[1]~2    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[0]~1    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[0]~0    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[5]~11   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[5]~10   ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[4]~9    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[4]~8    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[3]~7    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[3]~6    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[2]~5    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[2]~4    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[1]~3    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[1]~2    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[0]~1    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[0]~0    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_4_result_int[4]~9    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_4_result_int[4]~8    ; 1       ;
; ALU:MainALU|lpm_divide:Div0|lpm_divide_fom:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_4_result_int[3]~7    ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                             ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                            ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+----------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; db/MCU2.ram0_Rom_15fa0.hdl.mif ; M9K_X33_Y25_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+----------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |MCU2|Rom:ProgramMemory|altsyncram:rom_rtl_0|altsyncram_0u61:auto_generated|ALTSYNCRAM                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0010010100000001) (22401) (9473) (2501)    ;(0010110100000010) (26402) (11522) (2D02)   ;(0000001100000000) (1400) (768) (300)   ;(0010110100000011) (26403) (11523) (2D03)   ;(0000001100000000) (1400) (768) (300)   ;(0010110100000100) (26404) (11524) (2D04)   ;(0000001100000000) (1400) (768) (300)   ;(0010110100000101) (26405) (11525) (2D05)   ;
;8;(0000001100000000) (1400) (768) (300)    ;(0110000100000000) (60400) (24832) (6100)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;16;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;128;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;136;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;144;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;152;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;160;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;168;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;176;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;184;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;192;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;200;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;208;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;216;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;224;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;232;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;240;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;248;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------------+------------------------+
; Routing Resource Type             ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 1,356 / 88,936 ( 2 % ) ;
; C16 interconnects                 ; 16 / 2,912 ( < 1 % )   ;
; C4 interconnects                  ; 854 / 54,912 ( 2 % )   ;
; Direct links                      ; 210 / 88,936 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 3 / 20 ( 15 % )        ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 297 / 29,440 ( 1 % )   ;
; R24 interconnects                 ; 14 / 3,040 ( < 1 % )   ;
; R4 interconnects                  ; 929 / 76,160 ( 1 % )   ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.00) ; Number of LABs  (Total = 55) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 7                            ;
; 16                                          ; 40                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.65) ; Number of LABs  (Total = 55) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 15                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. load                       ; 7                            ;
; 2 Clock enables                    ; 3                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.09) ; Number of LABs  (Total = 55) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 4                            ;
; 16                                           ; 26                           ;
; 17                                           ; 5                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.67) ; Number of LABs  (Total = 55) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 5                            ;
; 2                                                ; 3                            ;
; 3                                                ; 0                            ;
; 4                                                ; 2                            ;
; 5                                                ; 0                            ;
; 6                                                ; 0                            ;
; 7                                                ; 1                            ;
; 8                                                ; 4                            ;
; 9                                                ; 3                            ;
; 10                                               ; 5                            ;
; 11                                               ; 2                            ;
; 12                                               ; 6                            ;
; 13                                               ; 5                            ;
; 14                                               ; 3                            ;
; 15                                               ; 7                            ;
; 16                                               ; 7                            ;
; 17                                               ; 2                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 21.22) ; Number of LABs  (Total = 55) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 4                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 5                            ;
; 23                                           ; 4                            ;
; 24                                           ; 3                            ;
; 25                                           ; 6                            ;
; 26                                           ; 2                            ;
; 27                                           ; 4                            ;
; 28                                           ; 6                            ;
; 29                                           ; 2                            ;
; 30                                           ; 3                            ;
; 31                                           ; 2                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 98        ; 0            ; 0            ; 98        ; 98        ; 0            ; 80           ; 0            ; 0            ; 18           ; 0            ; 80           ; 18           ; 0            ; 0            ; 0            ; 80           ; 0            ; 0            ; 0            ; 0            ; 0            ; 98        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 98           ; 98           ; 98           ; 98           ; 98           ; 0         ; 98           ; 98           ; 0         ; 0         ; 98           ; 18           ; 98           ; 98           ; 80           ; 98           ; 18           ; 80           ; 98           ; 98           ; 98           ; 18           ; 98           ; 98           ; 98           ; 98           ; 98           ; 0         ; 98           ; 98           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portIn[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portOut[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Macc[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MaccH[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testout[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; McodeOut[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                     ;
+-----------------+---------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                        ; Delay Added in ns ;
+-----------------+---------------------------------------------+-------------------+
; clk             ; controller:MainController|functionSelect[0] ; 110.7             ;
; clk             ; controller:MainController|re                ; 4.5               ;
+-----------------+---------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                   ;
+-----------------------------------------------+---------------------------------------------+-------------------+
; Source Register                               ; Destination Register                        ; Delay Added in ns ;
+-----------------------------------------------+---------------------------------------------+-------------------+
; controller:MainController|functionSelect[0]   ; ALU:MainALU|dataAcc[7]                      ; 2.462             ;
; controller:MainController|re                  ; controller:MainController|re                ; 2.141             ;
; controller:MainController|functionSelect[1]   ; ALU:MainALU|dataAcc[2]                      ; 2.106             ;
; controller:MainController|functionSelect[2]   ; ALU:MainALU|dataAcc[2]                      ; 2.106             ;
; controller:MainController|functionSelect[3]   ; ALU:MainALU|dataAcc[2]                      ; 2.106             ;
; controller:MainController|brin[7]             ; ALU:MainALU|dataAcc[14]                     ; 1.791             ;
; controller:MainController|brin[4]             ; ALU:MainALU|dataAcc[14]                     ; 1.791             ;
; controller:MainController|brin[5]             ; ALU:MainALU|dataAcc[14]                     ; 1.791             ;
; controller:MainController|brin[6]             ; ALU:MainALU|dataAcc[14]                     ; 1.791             ;
; controller:MainController|brin[3]             ; ALU:MainALU|dataAcc[14]                     ; 1.791             ;
; controller:MainController|brin[0]             ; ALU:MainALU|dataAcc[14]                     ; 1.548             ;
; controller:MainController|brin[2]             ; ALU:MainALU|dataAcc[14]                     ; 1.548             ;
; controller:MainController|brin[1]             ; ALU:MainALU|dataAcc[14]                     ; 1.548             ;
; controller:MainController|arin[7]             ; ALU:MainALU|dataAcc[7]                      ; 1.347             ;
; controller:MainController|arin[6]             ; ALU:MainALU|dataAcc[6]                      ; 1.217             ;
; controller:MainController|arin[2]             ; ALU:MainALU|dataAcc[7]                      ; 1.164             ;
; controller:MainController|arin[3]             ; ALU:MainALU|dataAcc[7]                      ; 1.164             ;
; controller:MainController|arin[4]             ; ALU:MainALU|dataAcc[7]                      ; 1.164             ;
; controller:MainController|arin[5]             ; ALU:MainALU|dataAcc[7]                      ; 1.164             ;
; controller:MainController|arin[1]             ; ALU:MainALU|dataAcc[7]                      ; 1.164             ;
; controller:MainController|arin[0]             ; ALU:MainALU|dataAcc[7]                      ; 1.164             ;
; controller:MainController|CurrentState.State3 ; controller:MainController|re                ; 1.071             ;
; controller:MainController|CurrentState.State1 ; controller:MainController|re                ; 1.071             ;
; controller:MainController|arin[12]            ; ALU:MainALU|dataAcc[8]                      ; 0.957             ;
; controller:MainController|arin[11]            ; ALU:MainALU|dataAcc[8]                      ; 0.957             ;
; controller:MainController|arin[10]            ; ALU:MainALU|dataAcc[8]                      ; 0.957             ;
; controller:MainController|arin[13]            ; ALU:MainALU|dataAcc[8]                      ; 0.957             ;
; controller:MainController|arin[9]             ; ALU:MainALU|dataAcc[8]                      ; 0.957             ;
; controller:MainController|arin[8]             ; ALU:MainALU|dataAcc[8]                      ; 0.957             ;
; controller:MainController|arin[14]            ; ALU:MainALU|dataAcc[8]                      ; 0.957             ;
; controller:MainController|arin[15]            ; ALU:MainALU|dataAcc[8]                      ; 0.957             ;
; controller:MainController|addr[2]             ; controller:MainController|ProgramCounter[6] ; 0.604             ;
; controller:MainController|addr[4]             ; controller:MainController|ProgramCounter[6] ; 0.604             ;
; controller:MainController|addr[6]             ; controller:MainController|ProgramCounter[6] ; 0.604             ;
; controller:MainController|addr[0]             ; controller:MainController|ProgramCounter[6] ; 0.604             ;
; controller:MainController|addr[1]             ; controller:MainController|ProgramCounter[6] ; 0.604             ;
; controller:MainController|addr[3]             ; controller:MainController|ProgramCounter[6] ; 0.604             ;
; controller:MainController|addr[5]             ; controller:MainController|ProgramCounter[6] ; 0.604             ;
; controller:MainController|addr[7]             ; McodeOut[0]                                 ; 0.279             ;
; clk                                           ; controller:MainController|functionSelect[3] ; 0.072             ;
+-----------------------------------------------+---------------------------------------------+-------------------+
Note: This table only shows the top 40 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119004): Automatically selected device EP4CGX22CF19C6 for design MCU2
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 98 pins of 98 total pins
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin portIn[0] not assigned to an exact location on the device
    Info (169086): Pin portIn[1] not assigned to an exact location on the device
    Info (169086): Pin portIn[2] not assigned to an exact location on the device
    Info (169086): Pin portIn[3] not assigned to an exact location on the device
    Info (169086): Pin portIn[4] not assigned to an exact location on the device
    Info (169086): Pin portIn[5] not assigned to an exact location on the device
    Info (169086): Pin portIn[6] not assigned to an exact location on the device
    Info (169086): Pin portIn[7] not assigned to an exact location on the device
    Info (169086): Pin portIn[8] not assigned to an exact location on the device
    Info (169086): Pin portIn[9] not assigned to an exact location on the device
    Info (169086): Pin portIn[10] not assigned to an exact location on the device
    Info (169086): Pin portIn[11] not assigned to an exact location on the device
    Info (169086): Pin portIn[12] not assigned to an exact location on the device
    Info (169086): Pin portIn[13] not assigned to an exact location on the device
    Info (169086): Pin portIn[14] not assigned to an exact location on the device
    Info (169086): Pin portIn[15] not assigned to an exact location on the device
    Info (169086): Pin portOut[0] not assigned to an exact location on the device
    Info (169086): Pin portOut[1] not assigned to an exact location on the device
    Info (169086): Pin portOut[2] not assigned to an exact location on the device
    Info (169086): Pin portOut[3] not assigned to an exact location on the device
    Info (169086): Pin portOut[4] not assigned to an exact location on the device
    Info (169086): Pin portOut[5] not assigned to an exact location on the device
    Info (169086): Pin portOut[6] not assigned to an exact location on the device
    Info (169086): Pin portOut[7] not assigned to an exact location on the device
    Info (169086): Pin portOut[8] not assigned to an exact location on the device
    Info (169086): Pin portOut[9] not assigned to an exact location on the device
    Info (169086): Pin portOut[10] not assigned to an exact location on the device
    Info (169086): Pin portOut[11] not assigned to an exact location on the device
    Info (169086): Pin portOut[12] not assigned to an exact location on the device
    Info (169086): Pin portOut[13] not assigned to an exact location on the device
    Info (169086): Pin portOut[14] not assigned to an exact location on the device
    Info (169086): Pin portOut[15] not assigned to an exact location on the device
    Info (169086): Pin Macc[0] not assigned to an exact location on the device
    Info (169086): Pin Macc[1] not assigned to an exact location on the device
    Info (169086): Pin Macc[2] not assigned to an exact location on the device
    Info (169086): Pin Macc[3] not assigned to an exact location on the device
    Info (169086): Pin Macc[4] not assigned to an exact location on the device
    Info (169086): Pin Macc[5] not assigned to an exact location on the device
    Info (169086): Pin Macc[6] not assigned to an exact location on the device
    Info (169086): Pin Macc[7] not assigned to an exact location on the device
    Info (169086): Pin Macc[8] not assigned to an exact location on the device
    Info (169086): Pin Macc[9] not assigned to an exact location on the device
    Info (169086): Pin Macc[10] not assigned to an exact location on the device
    Info (169086): Pin Macc[11] not assigned to an exact location on the device
    Info (169086): Pin Macc[12] not assigned to an exact location on the device
    Info (169086): Pin Macc[13] not assigned to an exact location on the device
    Info (169086): Pin Macc[14] not assigned to an exact location on the device
    Info (169086): Pin Macc[15] not assigned to an exact location on the device
    Info (169086): Pin MaccH[0] not assigned to an exact location on the device
    Info (169086): Pin MaccH[1] not assigned to an exact location on the device
    Info (169086): Pin MaccH[2] not assigned to an exact location on the device
    Info (169086): Pin MaccH[3] not assigned to an exact location on the device
    Info (169086): Pin MaccH[4] not assigned to an exact location on the device
    Info (169086): Pin MaccH[5] not assigned to an exact location on the device
    Info (169086): Pin MaccH[6] not assigned to an exact location on the device
    Info (169086): Pin MaccH[7] not assigned to an exact location on the device
    Info (169086): Pin MaccH[8] not assigned to an exact location on the device
    Info (169086): Pin MaccH[9] not assigned to an exact location on the device
    Info (169086): Pin MaccH[10] not assigned to an exact location on the device
    Info (169086): Pin MaccH[11] not assigned to an exact location on the device
    Info (169086): Pin MaccH[12] not assigned to an exact location on the device
    Info (169086): Pin MaccH[13] not assigned to an exact location on the device
    Info (169086): Pin MaccH[14] not assigned to an exact location on the device
    Info (169086): Pin MaccH[15] not assigned to an exact location on the device
    Info (169086): Pin testout[0] not assigned to an exact location on the device
    Info (169086): Pin testout[1] not assigned to an exact location on the device
    Info (169086): Pin testout[2] not assigned to an exact location on the device
    Info (169086): Pin testout[3] not assigned to an exact location on the device
    Info (169086): Pin testout[4] not assigned to an exact location on the device
    Info (169086): Pin testout[5] not assigned to an exact location on the device
    Info (169086): Pin testout[6] not assigned to an exact location on the device
    Info (169086): Pin testout[7] not assigned to an exact location on the device
    Info (169086): Pin testout[8] not assigned to an exact location on the device
    Info (169086): Pin testout[9] not assigned to an exact location on the device
    Info (169086): Pin testout[10] not assigned to an exact location on the device
    Info (169086): Pin testout[11] not assigned to an exact location on the device
    Info (169086): Pin testout[12] not assigned to an exact location on the device
    Info (169086): Pin testout[13] not assigned to an exact location on the device
    Info (169086): Pin testout[14] not assigned to an exact location on the device
    Info (169086): Pin testout[15] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[0] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[1] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[2] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[3] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[4] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[5] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[6] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[7] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[8] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[9] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[10] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[11] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[12] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[13] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[14] not assigned to an exact location on the device
    Info (169086): Pin McodeOut[15] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MCU2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node controller:MainController|functionSelect[1]
        Info (176357): Destination node controller:MainController|functionSelect[2]
        Info (176357): Destination node controller:MainController|functionSelect[3]
Info (176353): Automatically promoted node ALU:MainALU|WideOr0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node controller:MainController|re 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node controller:MainController|Selector3~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 97 (unused VREF, 2.5V VCCIO, 17 input, 80 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X26_Y21 to location X38_Y30
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.91 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 2.5 V at M10
Info (144001): Generated suppressed messages file C:/Users/84368/EE/FPGA_Project/ElectronicDesignProject/MCU2/output_files/MCU2.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5302 megabytes
    Info: Processing ended: Tue Oct 15 20:31:31 2019
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/84368/EE/FPGA_Project/ElectronicDesignProject/MCU2/output_files/MCU2.fit.smsg.


