41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 114 10 0 \NUL
Anderson, Cole
22 12 54 80 34 0 \NUL
comander
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
19 30 426 89 407 0
wadr_1
19 30 408 89 389 0
wadr_0
19 30 354 89 335 0
adr2_1
19 30 336 89 317 0
adr2_0
19 30 294 89 275 0
adr1_1
19 30 276 89 257 0
adr1_0
19 30 228 89 209 0
sel
19 30 210 89 191 0
update
19 30 192 89 173 0
clear
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 114 10 0 \NUL
Anderson, Cole
22 12 54 80 34 0 \NUL
comander
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 114 10 0 \NUL
Anderson, Cole
22 12 54 80 34 0 \NUL
comander
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 457 63 615 43 0 \NUL
Data To Put To Register
31 504 207 553 122 0 2
20 560 171 619 152 0
Data_0
20 560 281 619 262 0
Data_1
20 560 394 619 375 0
Data_2
20 560 506 619 487 0
Data_3
31 505 318 554 233 0 2
31 506 430 555 345 0 2
31 505 542 554 457 0 2
19 432 312 491 293 0
sel
19 431 294 490 275 0
kpad_1
19 432 276 491 257 0
alu_1
19 432 536 491 517 0
sel
19 432 518 491 499 0
kpad_3
19 432 500 491 481 0
alu_3
19 431 424 490 405 0
sel
19 431 406 490 387 0
kpad_2
19 431 388 490 369 0
alu_2
19 433 200 492 181 0
sel
19 433 182 492 163 0
kpad_0
19 433 164 492 145 0
alu_0
14 448 228 497 179
14 445 563 494 514
14 445 451 494 402
14 445 339 494 290
22 105 231 189 211 0 \NUL
NOT of clear
19 60 291 119 272 0
clear
20 191 291 250 272 0
Ncl
5 129 306 178 257 0
1 550 161 561 161
1 551 272 561 271
1 552 384 561 384
1 551 496 561 496
1 489 154 505 161
1 489 172 505 167
1 489 190 505 191
1 488 266 506 272
1 487 284 506 278
1 488 302 506 302
1 487 378 507 384
1 487 396 507 390
1 487 414 507 414
1 488 490 506 496
1 488 508 506 502
1 488 526 506 526
1 494 203 505 203
1 491 314 506 314
1 491 426 507 426
1 491 538 506 538
1 116 281 130 281
1 175 281 192 281
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 114 10 0 \NUL
Anderson, Cole
22 12 54 80 34 0 \NUL
comander
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
24 633 306 682 234 1 1 1
19 592 321 651 302 0
Ncl
19 39 236 98 217 0
wadr_1
19 40 273 99 254 0
wadr_0
19 157 215 216 196 0
update
3 165 265 214 216 0 0
3 231 247 280 198 0 0
5 109 251 158 202 0
5 109 288 158 239 0
24 634 557 683 485 1 1 1
19 593 571 652 552 0
Ncl
24 632 190 681 118 1 1 1
19 591 202 650 183 0
Ncl
24 632 427 681 355 1 1 1
19 590 444 649 425 0
Ncl
22 351 58 422 38 0 \NUL
Register 0
20 696 147 755 128 0
reg0_0
20 698 516 757 497 0
reg0_3
20 694 385 753 366 0
reg0_2
20 699 264 758 245 0
reg0_1
20 290 232 349 213 0
R0_Upd
22 118 189 260 169 0 \NUL
Register Select Logic
19 567 533 626 514 0
R0_Upd
19 565 403 624 384 0
R0_Upd
19 567 282 626 263 0
R0_Upd
19 565 166 624 147 0
R0_Upd
19 565 147 624 128 0
Data_0
19 568 263 627 244 0
Data_1
19 565 384 624 365 0
Data_2
19 567 514 626 495 0
Data_3
22 607 90 707 70 0 \NUL
1-bit Flip Flops
15 587 146 636 97
15 587 262 636 213
15 585 383 634 334
15 589 513 638 464
1 647 302 648 311
1 232 208 213 205
1 232 236 211 240
1 110 226 95 226
1 110 263 96 263
1 166 226 155 226
1 166 254 155 263
1 648 553 649 561
1 646 186 647 192
1 646 423 646 434
1 697 137 678 138
1 700 254 679 254
1 695 375 678 375
1 699 506 680 505
1 291 222 277 222
1 633 156 621 156
1 634 272 623 272
1 633 393 621 393
1 635 523 623 523
1 633 138 621 137
1 634 254 624 253
1 633 375 621 374
1 635 505 623 504
1 633 121 646 120
1 633 237 647 236
1 631 358 646 357
1 635 488 648 487
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 114 10 0 \NUL
Anderson, Cole
22 12 54 80 34 0 \NUL
comander
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
24 633 306 682 234 1 1 1
19 592 321 651 302 0
Ncl
24 634 557 683 485 1 1 1
19 593 571 652 552 0
Ncl
24 632 190 681 118 1 1 1
19 591 202 650 183 0
Ncl
24 632 427 681 355 1 1 1
19 590 444 649 425 0
Ncl
22 351 58 422 38 0 \NUL
Register 1
20 696 147 755 128 0
reg1_0
20 698 516 757 497 0
reg1_3
20 694 385 753 366 0
reg1_2
20 699 264 758 245 0
reg1_1
20 290 232 349 213 0
R1_Upd
22 118 189 260 169 0 \NUL
Register Select Logic
19 567 533 626 514 0
R1_Upd
19 565 403 624 384 0
R1_Upd
19 567 282 626 263 0
R1_Upd
19 565 166 624 147 0
R1_Upd
19 565 147 624 128 0
Data_0
19 568 263 627 244 0
Data_1
19 565 384 624 365 0
Data_2
19 567 514 626 495 0
Data_3
22 605 91 705 71 0 \NUL
1-bit Flip Flops
19 39 236 98 217 0
wadr_1
19 99 274 158 255 0
wadr_0
19 157 215 216 196 0
update
3 165 265 214 216 0 0
3 231 247 280 198 0 0
5 109 251 158 202 0
15 583 144 632 95
15 586 261 635 212
15 583 382 632 333
15 586 512 635 463
1 647 302 648 311
1 648 553 649 561
1 646 186 647 192
1 646 423 646 434
1 697 137 678 138
1 700 254 679 254
1 695 375 678 375
1 699 506 680 505
1 633 156 621 156
1 634 272 623 272
1 633 393 621 393
1 635 523 623 523
1 633 138 621 137
1 634 254 624 253
1 633 375 621 374
1 635 505 623 504
1 232 208 213 205
1 232 236 211 240
1 110 226 95 226
1 166 226 155 226
1 166 254 155 264
1 291 222 277 222
1 629 119 646 120
1 632 236 647 236
1 629 357 646 357
1 632 487 648 487
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 114 10 0 \NUL
Anderson, Cole
22 12 54 80 34 0 \NUL
comander
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
24 633 306 682 234 1 1 1
19 592 321 651 302 0
Ncl
24 634 557 683 485 1 1 1
19 593 571 652 552 0
Ncl
24 632 190 681 118 1 1 1
19 591 202 650 183 0
Ncl
24 632 427 681 355 1 1 1
19 590 444 649 425 0
Ncl
22 351 58 422 38 0 \NUL
Register 2
20 696 147 755 128 0
reg2_0
20 698 516 757 497 0
reg2_3
20 694 385 753 366 0
reg2_2
20 699 264 758 245 0
reg2_1
20 290 232 349 213 0
R2_Upd
22 118 189 260 169 0 \NUL
Register Select Logic
19 567 533 626 514 0
R2_Upd
19 565 403 624 384 0
R2_Upd
19 567 282 626 263 0
R2_Upd
19 565 166 624 147 0
R2_Upd
19 565 147 624 128 0
Data_0
19 568 263 627 244 0
Data_1
19 565 384 624 365 0
Data_2
19 567 514 626 495 0
Data_3
22 606 85 706 65 0 \NUL
1-bit Flip Flops
19 94 234 153 215 0
wadr_1
19 38 269 97 250 0
wadr_0
19 155 215 214 196 0
update
3 163 265 212 216 0 0
3 229 247 278 198 0 0
5 105 284 154 235 0
15 583 144 632 95
15 582 261 631 212
15 583 382 632 333
15 587 512 636 463
1 647 302 648 311
1 648 553 649 561
1 646 186 647 192
1 646 423 646 434
1 697 137 678 138
1 700 254 679 254
1 695 375 678 375
1 699 506 680 505
1 633 156 621 156
1 634 272 623 272
1 633 393 621 393
1 635 523 623 523
1 633 138 621 137
1 634 254 624 253
1 633 375 621 374
1 635 505 623 504
1 230 208 211 205
1 230 236 209 240
1 164 226 150 224
1 164 254 151 259
1 106 259 94 259
1 291 222 275 222
1 629 119 646 120
1 628 236 647 236
1 629 357 646 357
1 633 487 648 487
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 114 10 0 \NUL
Anderson, Cole
22 12 54 80 34 0 \NUL
comander
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
24 633 306 682 234 1 1 1
19 592 321 651 302 0
Ncl
24 634 557 683 485 1 1 1
19 593 571 652 552 0
Ncl
24 632 190 681 118 1 1 1
19 591 202 650 183 0
Ncl
24 632 427 681 355 1 1 1
19 590 444 649 425 0
Ncl
22 351 58 422 38 0 \NUL
Register 3
20 696 147 755 128 0
reg3_0
20 698 516 757 497 0
reg3_3
20 694 385 753 366 0
reg3_2
20 699 264 758 245 0
reg3_1
20 290 232 349 213 0
R3_Upd
22 118 189 260 169 0 \NUL
Register Select Logic
19 567 533 626 514 0
R3_Upd
19 565 403 624 384 0
R3_Upd
19 567 282 626 263 0
R3_Upd
19 565 166 624 147 0
R3_Upd
19 565 147 624 128 0
Data_0
19 568 263 627 244 0
Data_1
19 565 384 624 365 0
Data_2
19 567 514 626 495 0
Data_3
22 606 86 706 66 0 \NUL
1-bit Flip Flops
19 91 237 150 218 0
wadr_1
19 92 261 151 242 0
wadr_0
19 157 215 216 196 0
update
3 165 265 214 216 0 0
3 231 247 280 198 0 0
15 582 145 631 96
15 582 261 631 212
15 583 382 632 333
15 586 512 635 463
1 647 302 648 311
1 648 553 649 561
1 646 186 647 192
1 646 423 646 434
1 697 137 678 138
1 700 254 679 254
1 695 375 678 375
1 699 506 680 505
1 633 156 621 156
1 634 272 623 272
1 633 393 621 393
1 635 523 623 523
1 633 138 621 137
1 634 254 624 253
1 633 375 621 374
1 635 505 623 504
1 166 226 147 227
1 166 254 148 251
1 232 208 213 205
1 232 236 211 240
1 291 222 277 222
1 628 120 646 120
1 628 236 647 236
1 629 357 646 357
1 632 487 648 487
38 8
22 376 40 450 20 0 \NUL
ALU Inputs
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 114 10 0 \NUL
Anderson, Cole
22 12 54 80 34 0 \NUL
comander
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
20 685 123 744 104 0
in2_0
20 688 256 747 237 0
in2_1
20 684 385 743 366 0
in2_2
20 685 514 744 495 0
in2_3
31 610 159 659 74 0 1
31 612 551 661 466 0 1
31 611 421 660 336 0 1
31 610 291 659 206 0 1
19 524 284 583 265 0
adr2_1
19 524 302 583 283 0
adr2_0
19 523 212 582 193 0
reg3_1
19 523 230 582 211 0
reg2_1
19 523 248 582 229 0
reg1_1
19 523 266 582 247 0
reg0_1
19 524 152 583 133 0
adr2_1
19 524 170 583 151 0
adr2_0
19 523 80 582 61 0
reg3_0
19 523 98 582 79 0
reg2_0
19 523 116 582 97 0
reg1_0
19 523 134 582 115 0
reg0_0
19 525 415 584 396 0
adr2_1
19 525 433 584 414 0
adr2_0
19 524 343 583 324 0
reg3_2
19 524 361 583 342 0
reg2_2
19 524 379 583 360 0
reg1_2
19 524 397 583 378 0
reg0_2
19 527 547 586 528 0
adr2_1
19 527 565 586 546 0
adr2_0
19 526 475 585 456 0
reg3_3
19 526 493 585 474 0
reg2_3
19 526 511 585 492 0
reg1_3
19 526 529 585 510 0
reg0_3
20 345 123 404 104 0
in1_0
20 346 256 405 237 0
in1_1
20 344 385 403 366 0
in1_2
20 345 514 404 495 0
in1_3
31 270 159 319 74 0 1
31 272 551 321 466 0 1
31 271 421 320 336 0 1
31 270 291 319 206 0 1
19 184 284 243 265 0
adr1_1
19 184 302 243 283 0
adr1_0
19 183 212 242 193 0
reg3_1
19 183 230 242 211 0
reg2_1
19 183 248 242 229 0
reg1_1
19 183 266 242 247 0
reg0_1
19 184 152 243 133 0
adr1_1
19 184 170 243 151 0
adr1_0
19 183 80 242 61 0
reg3_0
19 183 98 242 79 0
reg2_0
19 183 116 242 97 0
reg1_0
19 183 134 242 115 0
reg0_0
19 185 415 244 396 0
adr1_1
19 185 433 244 414 0
adr1_0
19 184 343 243 324 0
reg3_2
19 184 361 243 342 0
reg2_2
19 184 379 243 360 0
reg1_2
19 184 397 243 378 0
reg0_2
19 187 547 246 528 0
adr1_1
19 187 565 246 546 0
adr1_0
19 186 475 245 456 0
reg3_3
19 186 493 245 474 0
reg2_3
19 186 511 245 492 0
reg1_3
19 186 529 245 510 0
reg0_3
22 257 55 305 35 0 \NUL
Input 1
22 598 56 646 36 0 \NUL
Input 2
14 226 323 275 274
14 224 193 273 144
14 226 454 275 405
14 227 586 276 537
14 565 191 614 142
14 566 325 615 276
14 566 455 615 406
14 568 587 617 538
1 656 113 686 113
1 657 375 685 375
1 658 505 686 504
1 579 70 611 101
1 579 88 611 107
1 579 106 611 113
1 579 124 611 119
1 580 142 611 137
1 580 160 611 143
1 579 202 611 233
1 579 220 611 239
1 579 238 611 245
1 579 256 611 251
1 580 274 611 269
1 580 292 611 275
1 580 333 612 363
1 580 351 612 369
1 580 369 612 375
1 580 387 612 381
1 581 405 612 399
1 581 423 612 405
1 582 465 613 493
1 582 483 613 499
1 582 501 613 505
1 582 519 613 511
1 583 537 613 529
1 583 555 613 535
1 316 113 346 113
1 317 375 345 375
1 318 505 346 504
1 239 70 271 101
1 239 88 271 107
1 239 106 271 113
1 239 124 271 119
1 240 142 271 137
1 240 160 271 143
1 239 202 271 233
1 239 220 271 239
1 239 238 271 245
1 239 256 271 251
1 240 274 271 269
1 240 292 271 275
1 240 333 272 363
1 240 351 272 369
1 240 369 272 375
1 240 387 272 381
1 241 405 272 399
1 241 423 272 405
1 242 465 273 493
1 242 483 273 499
1 242 501 273 505
1 242 519 273 511
1 243 537 273 529
1 243 555 273 535
1 271 155 270 168
1 271 287 272 298
1 272 417 272 429
1 273 547 273 561
1 611 155 611 166
1 611 287 612 300
1 612 417 612 430
1 613 547 614 562
1 316 245 347 246
1 656 245 689 246
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 114 10 0 \NUL
Anderson, Cole
22 12 54 80 34 0 \NUL
comander
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 385 37 415 17 0 \NUL
ALU
19 443 114 502 95 0
in1_0
19 443 150 502 131 0
in2_0
19 443 96 502 77 0
in1_3
19 443 78 502 59 0
in1_2
19 443 61 502 42 0
in1_1
19 443 132 502 113 0
in2_1
20 586 108 645 89 0
alu_0
31 521 144 570 59 0 1
19 442 248 501 229 0
in1_1
19 442 284 501 265 0
in2_0
19 442 230 501 211 0
in1_0
19 442 212 501 193 0
in1_3
19 442 195 501 176 0
in1_2
19 442 266 501 247 0
in2_1
20 585 242 644 223 0
alu_1
31 520 278 569 193 0 1
19 441 383 500 364 0
in1_2
19 441 419 500 400 0
in2_0
19 441 365 500 346 0
in1_1
19 441 347 500 328 0
in1_0
19 441 330 500 311 0
in1_3
19 441 401 500 382 0
in2_1
20 584 377 643 358 0
alu_2
31 519 413 568 328 0 1
19 440 522 499 503 0
in1_3
19 440 558 499 539 0
in2_0
19 440 504 499 485 0
in1_2
19 440 486 499 467 0
in1_1
19 440 469 499 450 0
in1_0
19 440 540 499 521 0
in2_1
20 583 516 642 497 0
alu_3
31 518 552 567 467 0 1
14 476 173 525 124
14 475 308 524 259
14 474 443 523 394
14 473 584 522 535
1 499 51 522 86
1 499 68 522 92
1 499 86 522 98
1 499 104 522 104
1 499 122 522 122
1 499 140 522 128
1 567 98 587 98
1 498 185 521 220
1 498 202 521 226
1 498 220 521 232
1 498 238 521 238
1 498 256 521 256
1 498 274 521 262
1 566 232 586 232
1 497 320 520 355
1 497 337 520 361
1 497 355 520 367
1 497 373 520 373
1 497 391 520 391
1 497 409 520 397
1 565 367 585 367
1 496 459 519 494
1 496 476 519 500
1 496 494 519 506
1 496 512 519 512
1 496 530 519 530
1 496 548 519 536
1 564 506 584 506
1 522 140 522 148
1 521 274 521 283
1 520 409 520 418
1 519 548 519 559
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
