# Simple Processor 專題報告

**程式語言**: Verilog
**實作概況**：在Final project 完成Simple Processor的設計。建立一個功能強大的處理器，能夠解碼和執行 R 型和 I 型指令，同時還包含了寄存器文件和數據存儲器，另外其設計格式參考了 MIPS。

## 這個專案的精彩之處在於：
1. 多指令類型支持： Simple Processor 能夠靈活處理各種指令類型。
2. 高效指令解碼和執行：處理器能夠迅速而精確地執行指令，提升了系統的性能表現。
3. 清晰結構設計：整個系統的結構設計非常清晰明了，包括了寄存器文件和數據存儲器等核心組件，使得系統易於理解和維護。
4. 符合 MIPS 格式： 處理器的設計格式參考了 MIPS 結構，這不僅使得開發過程更加順利，同時也方便了開發者在系統上進行未來的擴展和優化。

![](https://i.imgur.com/pmPNmel.png.ong)

## 簡介
SP 設計理念以它使用一個32位的PC（程式計數器）來追蹤當前的指令地址，並且有一個32個寄存器的寄存器文件(r)來存儲資料。每個指令的執行都包括從寄存器文件中讀取資料、根據指令類型執行操作，並根據需要將結果寫回寄存器文件或者記憶體。
SP的核心是一個狀態機（Finite State Machine, FSM），根據不同的指令類型執行不同的操作。當SP接收到一條指令時，首先進行指令解碼，提取操作碼（opcode）、源操作數（rs、rt）、目標操作數（rd）等信息。接著根據操作碼和指令類型切換到對應的狀態，執行指令所需的運算或存取操作。將結果寫回寄存器文件或記憶體。這個過程涵蓋了R型指令（如加法、減法、邏輯運算）和I型指令（如加法、減法、記憶體存取等）。執行過程是由時鐘信號驅動的，每個時鐘週期處理一個指令。時鐘信號的精確控制確保了指令的準確執行和系統的穩定性。

## 未來擴充想法
1. 增加指令集支持：可以根據需要增加更多的指令類型和指令集支持，例如乘法、除法、位移指令等。
2. 增加功能模塊：可以添加額外的功能模塊，如乘法器、除法器、位移器等，以增強處理器的功能和性能。
3. 性能優化：可以進行性能優化，如優化指令執行速度、降低功耗等，以提升系統整體性能

![](https://imgur.com/K22hBtX.png)

## 心得
在此次專案開發過程中，我遇到了許多挑戰，例如verilog的編寫，指令解碼的複雜性、時序控制的精確性等等。通過不斷查詢學習和Try and error，我們深入理解了SP處理器的運作原理和設計思想，最終完成了此專案開發，整體提升了Verilog語言的應用能力和工程實踐能力。
未來，我們希望朝著增加指令集支持、增加功能模塊以及性能優化等方向持續努力，致力於打造更加強大和高效的處理器系統，以滿足不斷變化的應用需求和挑戰。

