Simulator report for bcd
Sun Oct 20 19:40:30 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 256 nodes    ;
; Simulation Coverage         ;       0.00 % ;
; Total Number of Transitions ; 0            ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                                         ; Default Value ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                                      ; Timing        ;
; Start time                                                                                 ; 0 ns                                                            ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                             ;               ;
; Vector input source                                                                        ; C:/Users/enioa/Desktop/Aulas/Lab-2-SD/circuito_bcd/Waveform.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                              ; On            ;
; Check outputs                                                                              ; Off                                                             ; Off           ;
; Report simulation coverage                                                                 ; On                                                              ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                              ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                              ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                              ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                             ; Off           ;
; Detect glitches                                                                            ; Off                                                             ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                             ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                             ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                             ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                             ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                              ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                                      ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                             ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                             ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                                            ; Auto          ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       0.00 % ;
; Total nodes checked                                 ; 256          ;
; Total output ports checked                          ; 256          ;
; Total output ports with complete 1/0-value coverage ; 0            ;
; Total output ports with no 1/0-value coverage       ; 256          ;
; Total output ports with no 1-value coverage         ; 256          ;
; Total output ports with no 0-value coverage         ; 256          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------+
; Complete 1/0-Value Coverage                     ;
+-----------+------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-----------+------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                 ;
+---------------------------+---------------------------+------------------+
; Node Name                 ; Output Port Name          ; Output Port Type ;
+---------------------------+---------------------------+------------------+
; |bcd|a                    ; |bcd|a                    ; out              ;
; |bcd|b                    ; |bcd|b                    ; out              ;
; |bcd|c                    ; |bcd|c                    ; out              ;
; |bcd|d                    ; |bcd|d                    ; out              ;
; |bcd|s0                   ; |bcd|s0                   ; pin_out          ;
; |bcd|s1                   ; |bcd|s1                   ; pin_out          ;
; |bcd|s2                   ; |bcd|s2                   ; pin_out          ;
; |bcd|s3                   ; |bcd|s3                   ; pin_out          ;
; |bcd|s4                   ; |bcd|s4                   ; pin_out          ;
; |bcd|s5                   ; |bcd|s5                   ; pin_out          ;
; |bcd|s6                   ; |bcd|s6                   ; pin_out          ;
; |bcd|PortaAnd:u69|saida~0 ; |bcd|PortaAnd:u69|saida~0 ; out0             ;
; |bcd|PortaAnd:u69|saida~1 ; |bcd|PortaAnd:u69|saida~1 ; out0             ;
; |bcd|PortaAnd:u69|saida   ; |bcd|PortaAnd:u69|saida   ; out0             ;
; |bcd|PortaAnd:u68|saida~0 ; |bcd|PortaAnd:u68|saida~0 ; out0             ;
; |bcd|PortaAnd:u68|saida~1 ; |bcd|PortaAnd:u68|saida~1 ; out0             ;
; |bcd|PortaAnd:u68|saida   ; |bcd|PortaAnd:u68|saida   ; out0             ;
; |bcd|PortaAnd:u67|saida~0 ; |bcd|PortaAnd:u67|saida~0 ; out0             ;
; |bcd|PortaAnd:u67|saida~1 ; |bcd|PortaAnd:u67|saida~1 ; out0             ;
; |bcd|PortaAnd:u67|saida   ; |bcd|PortaAnd:u67|saida   ; out0             ;
; |bcd|PortaAnd:u66|saida~0 ; |bcd|PortaAnd:u66|saida~0 ; out0             ;
; |bcd|PortaAnd:u66|saida~1 ; |bcd|PortaAnd:u66|saida~1 ; out0             ;
; |bcd|PortaAnd:u66|saida   ; |bcd|PortaAnd:u66|saida   ; out0             ;
; |bcd|PortaAnd:u65|saida~0 ; |bcd|PortaAnd:u65|saida~0 ; out0             ;
; |bcd|PortaAnd:u65|saida~1 ; |bcd|PortaAnd:u65|saida~1 ; out0             ;
; |bcd|PortaAnd:u65|saida   ; |bcd|PortaAnd:u65|saida   ; out0             ;
; |bcd|PortaAnd:u64|saida~0 ; |bcd|PortaAnd:u64|saida~0 ; out0             ;
; |bcd|PortaAnd:u64|saida~1 ; |bcd|PortaAnd:u64|saida~1 ; out0             ;
; |bcd|PortaAnd:u64|saida   ; |bcd|PortaAnd:u64|saida   ; out0             ;
; |bcd|PortaAnd:u63|saida~0 ; |bcd|PortaAnd:u63|saida~0 ; out0             ;
; |bcd|PortaAnd:u63|saida~1 ; |bcd|PortaAnd:u63|saida~1 ; out0             ;
; |bcd|PortaAnd:u63|saida   ; |bcd|PortaAnd:u63|saida   ; out0             ;
; |bcd|PortaAnd:u62|saida~0 ; |bcd|PortaAnd:u62|saida~0 ; out0             ;
; |bcd|PortaAnd:u62|saida~1 ; |bcd|PortaAnd:u62|saida~1 ; out0             ;
; |bcd|PortaAnd:u62|saida   ; |bcd|PortaAnd:u62|saida   ; out0             ;
; |bcd|PortaAnd:u61|saida~0 ; |bcd|PortaAnd:u61|saida~0 ; out0             ;
; |bcd|PortaAnd:u61|saida~1 ; |bcd|PortaAnd:u61|saida~1 ; out0             ;
; |bcd|PortaAnd:u61|saida   ; |bcd|PortaAnd:u61|saida   ; out0             ;
; |bcd|PortaAnd:u60|saida~0 ; |bcd|PortaAnd:u60|saida~0 ; out0             ;
; |bcd|PortaAnd:u60|saida~1 ; |bcd|PortaAnd:u60|saida~1 ; out0             ;
; |bcd|PortaAnd:u60|saida   ; |bcd|PortaAnd:u60|saida   ; out0             ;
; |bcd|PortaAnd:u59|saida~0 ; |bcd|PortaAnd:u59|saida~0 ; out0             ;
; |bcd|PortaAnd:u59|saida~1 ; |bcd|PortaAnd:u59|saida~1 ; out0             ;
; |bcd|PortaAnd:u59|saida   ; |bcd|PortaAnd:u59|saida   ; out0             ;
; |bcd|PortaAnd:u58|saida~0 ; |bcd|PortaAnd:u58|saida~0 ; out0             ;
; |bcd|PortaAnd:u58|saida~1 ; |bcd|PortaAnd:u58|saida~1 ; out0             ;
; |bcd|PortaAnd:u58|saida   ; |bcd|PortaAnd:u58|saida   ; out0             ;
; |bcd|PortaAnd:u57|saida~0 ; |bcd|PortaAnd:u57|saida~0 ; out0             ;
; |bcd|PortaAnd:u57|saida~1 ; |bcd|PortaAnd:u57|saida~1 ; out0             ;
; |bcd|PortaAnd:u57|saida   ; |bcd|PortaAnd:u57|saida   ; out0             ;
; |bcd|PortaAnd:u56|saida~0 ; |bcd|PortaAnd:u56|saida~0 ; out0             ;
; |bcd|PortaAnd:u56|saida~1 ; |bcd|PortaAnd:u56|saida~1 ; out0             ;
; |bcd|PortaAnd:u56|saida   ; |bcd|PortaAnd:u56|saida   ; out0             ;
; |bcd|PortaAnd:u55|saida~0 ; |bcd|PortaAnd:u55|saida~0 ; out0             ;
; |bcd|PortaAnd:u55|saida~1 ; |bcd|PortaAnd:u55|saida~1 ; out0             ;
; |bcd|PortaAnd:u55|saida   ; |bcd|PortaAnd:u55|saida   ; out0             ;
; |bcd|PortaAnd:u54|saida~0 ; |bcd|PortaAnd:u54|saida~0 ; out0             ;
; |bcd|PortaAnd:u54|saida~1 ; |bcd|PortaAnd:u54|saida~1 ; out0             ;
; |bcd|PortaAnd:u54|saida   ; |bcd|PortaAnd:u54|saida   ; out0             ;
; |bcd|PortaAnd:u53|saida~0 ; |bcd|PortaAnd:u53|saida~0 ; out0             ;
; |bcd|PortaAnd:u53|saida~1 ; |bcd|PortaAnd:u53|saida~1 ; out0             ;
; |bcd|PortaAnd:u53|saida   ; |bcd|PortaAnd:u53|saida   ; out0             ;
; |bcd|PortaAnd:u52|saida~0 ; |bcd|PortaAnd:u52|saida~0 ; out0             ;
; |bcd|PortaAnd:u52|saida~1 ; |bcd|PortaAnd:u52|saida~1 ; out0             ;
; |bcd|PortaAnd:u52|saida   ; |bcd|PortaAnd:u52|saida   ; out0             ;
; |bcd|PortaAnd:u51|saida~0 ; |bcd|PortaAnd:u51|saida~0 ; out0             ;
; |bcd|PortaAnd:u51|saida~1 ; |bcd|PortaAnd:u51|saida~1 ; out0             ;
; |bcd|PortaAnd:u51|saida   ; |bcd|PortaAnd:u51|saida   ; out0             ;
; |bcd|PortaAnd:u50|saida~0 ; |bcd|PortaAnd:u50|saida~0 ; out0             ;
; |bcd|PortaAnd:u50|saida~1 ; |bcd|PortaAnd:u50|saida~1 ; out0             ;
; |bcd|PortaAnd:u50|saida   ; |bcd|PortaAnd:u50|saida   ; out0             ;
; |bcd|PortaAnd:u49|saida~0 ; |bcd|PortaAnd:u49|saida~0 ; out0             ;
; |bcd|PortaAnd:u49|saida~1 ; |bcd|PortaAnd:u49|saida~1 ; out0             ;
; |bcd|PortaAnd:u49|saida   ; |bcd|PortaAnd:u49|saida   ; out0             ;
; |bcd|PortaAnd:u48|saida~0 ; |bcd|PortaAnd:u48|saida~0 ; out0             ;
; |bcd|PortaAnd:u48|saida~1 ; |bcd|PortaAnd:u48|saida~1 ; out0             ;
; |bcd|PortaAnd:u48|saida   ; |bcd|PortaAnd:u48|saida   ; out0             ;
; |bcd|PortaAnd:u47|saida~0 ; |bcd|PortaAnd:u47|saida~0 ; out0             ;
; |bcd|PortaAnd:u47|saida~1 ; |bcd|PortaAnd:u47|saida~1 ; out0             ;
; |bcd|PortaAnd:u47|saida   ; |bcd|PortaAnd:u47|saida   ; out0             ;
; |bcd|PortaAnd:u46|saida~0 ; |bcd|PortaAnd:u46|saida~0 ; out0             ;
; |bcd|PortaAnd:u46|saida~1 ; |bcd|PortaAnd:u46|saida~1 ; out0             ;
; |bcd|PortaAnd:u46|saida   ; |bcd|PortaAnd:u46|saida   ; out0             ;
; |bcd|PortaAnd:u45|saida~0 ; |bcd|PortaAnd:u45|saida~0 ; out0             ;
; |bcd|PortaAnd:u45|saida~1 ; |bcd|PortaAnd:u45|saida~1 ; out0             ;
; |bcd|PortaAnd:u45|saida   ; |bcd|PortaAnd:u45|saida   ; out0             ;
; |bcd|PortaAnd:u44|saida~0 ; |bcd|PortaAnd:u44|saida~0 ; out0             ;
; |bcd|PortaAnd:u44|saida~1 ; |bcd|PortaAnd:u44|saida~1 ; out0             ;
; |bcd|PortaAnd:u44|saida   ; |bcd|PortaAnd:u44|saida   ; out0             ;
; |bcd|PortaAnd:u43|saida~0 ; |bcd|PortaAnd:u43|saida~0 ; out0             ;
; |bcd|PortaAnd:u43|saida~1 ; |bcd|PortaAnd:u43|saida~1 ; out0             ;
; |bcd|PortaAnd:u43|saida   ; |bcd|PortaAnd:u43|saida   ; out0             ;
; |bcd|PortaAnd:u42|saida~0 ; |bcd|PortaAnd:u42|saida~0 ; out0             ;
; |bcd|PortaAnd:u42|saida~1 ; |bcd|PortaAnd:u42|saida~1 ; out0             ;
; |bcd|PortaAnd:u42|saida   ; |bcd|PortaAnd:u42|saida   ; out0             ;
; |bcd|PortaAnd:u41|saida~0 ; |bcd|PortaAnd:u41|saida~0 ; out0             ;
; |bcd|PortaAnd:u41|saida~1 ; |bcd|PortaAnd:u41|saida~1 ; out0             ;
; |bcd|PortaAnd:u41|saida   ; |bcd|PortaAnd:u41|saida   ; out0             ;
; |bcd|PortaAnd:u40|saida~0 ; |bcd|PortaAnd:u40|saida~0 ; out0             ;
; |bcd|PortaAnd:u40|saida~1 ; |bcd|PortaAnd:u40|saida~1 ; out0             ;
; |bcd|PortaAnd:u40|saida   ; |bcd|PortaAnd:u40|saida   ; out0             ;
; |bcd|PortaAnd:u39|saida~0 ; |bcd|PortaAnd:u39|saida~0 ; out0             ;
; |bcd|PortaAnd:u39|saida~1 ; |bcd|PortaAnd:u39|saida~1 ; out0             ;
; |bcd|PortaAnd:u39|saida   ; |bcd|PortaAnd:u39|saida   ; out0             ;
; |bcd|PortaAnd:u38|saida~0 ; |bcd|PortaAnd:u38|saida~0 ; out0             ;
; |bcd|PortaAnd:u38|saida~1 ; |bcd|PortaAnd:u38|saida~1 ; out0             ;
; |bcd|PortaAnd:u38|saida   ; |bcd|PortaAnd:u38|saida   ; out0             ;
; |bcd|PortaAnd:u37|saida~0 ; |bcd|PortaAnd:u37|saida~0 ; out0             ;
; |bcd|PortaAnd:u37|saida~1 ; |bcd|PortaAnd:u37|saida~1 ; out0             ;
; |bcd|PortaAnd:u37|saida   ; |bcd|PortaAnd:u37|saida   ; out0             ;
; |bcd|PortaAnd:u36|saida~0 ; |bcd|PortaAnd:u36|saida~0 ; out0             ;
; |bcd|PortaAnd:u36|saida~1 ; |bcd|PortaAnd:u36|saida~1 ; out0             ;
; |bcd|PortaAnd:u36|saida   ; |bcd|PortaAnd:u36|saida   ; out0             ;
; |bcd|PortaAnd:u35|saida~0 ; |bcd|PortaAnd:u35|saida~0 ; out0             ;
; |bcd|PortaAnd:u35|saida~1 ; |bcd|PortaAnd:u35|saida~1 ; out0             ;
; |bcd|PortaAnd:u35|saida   ; |bcd|PortaAnd:u35|saida   ; out0             ;
; |bcd|PortaAnd:u34|saida~0 ; |bcd|PortaAnd:u34|saida~0 ; out0             ;
; |bcd|PortaAnd:u34|saida~1 ; |bcd|PortaAnd:u34|saida~1 ; out0             ;
; |bcd|PortaAnd:u34|saida   ; |bcd|PortaAnd:u34|saida   ; out0             ;
; |bcd|PortaAnd:u33|saida~0 ; |bcd|PortaAnd:u33|saida~0 ; out0             ;
; |bcd|PortaAnd:u33|saida~1 ; |bcd|PortaAnd:u33|saida~1 ; out0             ;
; |bcd|PortaAnd:u33|saida   ; |bcd|PortaAnd:u33|saida   ; out0             ;
; |bcd|PortaAnd:u32|saida~0 ; |bcd|PortaAnd:u32|saida~0 ; out0             ;
; |bcd|PortaAnd:u32|saida~1 ; |bcd|PortaAnd:u32|saida~1 ; out0             ;
; |bcd|PortaAnd:u32|saida   ; |bcd|PortaAnd:u32|saida   ; out0             ;
; |bcd|PortaAnd:u31|saida~0 ; |bcd|PortaAnd:u31|saida~0 ; out0             ;
; |bcd|PortaAnd:u31|saida~1 ; |bcd|PortaAnd:u31|saida~1 ; out0             ;
; |bcd|PortaAnd:u31|saida   ; |bcd|PortaAnd:u31|saida   ; out0             ;
; |bcd|PortaAnd:u30|saida~0 ; |bcd|PortaAnd:u30|saida~0 ; out0             ;
; |bcd|PortaAnd:u30|saida~1 ; |bcd|PortaAnd:u30|saida~1 ; out0             ;
; |bcd|PortaAnd:u30|saida   ; |bcd|PortaAnd:u30|saida   ; out0             ;
; |bcd|PortaAnd:u29|saida~0 ; |bcd|PortaAnd:u29|saida~0 ; out0             ;
; |bcd|PortaAnd:u29|saida~1 ; |bcd|PortaAnd:u29|saida~1 ; out0             ;
; |bcd|PortaAnd:u29|saida   ; |bcd|PortaAnd:u29|saida   ; out0             ;
; |bcd|PortaAnd:u28|saida~0 ; |bcd|PortaAnd:u28|saida~0 ; out0             ;
; |bcd|PortaAnd:u28|saida~1 ; |bcd|PortaAnd:u28|saida~1 ; out0             ;
; |bcd|PortaAnd:u28|saida   ; |bcd|PortaAnd:u28|saida   ; out0             ;
; |bcd|PortaOr3:u27|saida~0 ; |bcd|PortaOr3:u27|saida~0 ; out0             ;
; |bcd|PortaOr3:u27|saida~1 ; |bcd|PortaOr3:u27|saida~1 ; out0             ;
; |bcd|PortaOr3:u27|saida~2 ; |bcd|PortaOr3:u27|saida~2 ; out0             ;
; |bcd|PortaOr3:u27|saida~3 ; |bcd|PortaOr3:u27|saida~3 ; out0             ;
; |bcd|PortaOr3:u27|saida~4 ; |bcd|PortaOr3:u27|saida~4 ; out0             ;
; |bcd|PortaOr3:u27|saida~5 ; |bcd|PortaOr3:u27|saida~5 ; out0             ;
; |bcd|PortaOr3:u27|saida~6 ; |bcd|PortaOr3:u27|saida~6 ; out0             ;
; |bcd|PortaOr3:u27|saida   ; |bcd|PortaOr3:u27|saida   ; out0             ;
; |bcd|PortaAnd:u26|saida~0 ; |bcd|PortaAnd:u26|saida~0 ; out0             ;
; |bcd|PortaAnd:u26|saida~1 ; |bcd|PortaAnd:u26|saida~1 ; out0             ;
; |bcd|PortaAnd:u26|saida   ; |bcd|PortaAnd:u26|saida   ; out0             ;
; |bcd|PortaAnd:u25|saida~0 ; |bcd|PortaAnd:u25|saida~0 ; out0             ;
; |bcd|PortaAnd:u25|saida~1 ; |bcd|PortaAnd:u25|saida~1 ; out0             ;
; |bcd|PortaAnd:u25|saida   ; |bcd|PortaAnd:u25|saida   ; out0             ;
; |bcd|PortaAnd:u24|saida~0 ; |bcd|PortaAnd:u24|saida~0 ; out0             ;
; |bcd|PortaAnd:u24|saida~1 ; |bcd|PortaAnd:u24|saida~1 ; out0             ;
; |bcd|PortaAnd:u24|saida   ; |bcd|PortaAnd:u24|saida   ; out0             ;
; |bcd|PortaOr4:u23|saida~0 ; |bcd|PortaOr4:u23|saida~0 ; out0             ;
; |bcd|PortaOr4:u23|saida~1 ; |bcd|PortaOr4:u23|saida~1 ; out0             ;
; |bcd|PortaOr4:u23|saida~2 ; |bcd|PortaOr4:u23|saida~2 ; out0             ;
; |bcd|PortaOr4:u23|saida~3 ; |bcd|PortaOr4:u23|saida~3 ; out0             ;
; |bcd|PortaOr4:u23|saida~4 ; |bcd|PortaOr4:u23|saida~4 ; out0             ;
; |bcd|PortaOr4:u23|saida~5 ; |bcd|PortaOr4:u23|saida~5 ; out0             ;
; |bcd|PortaOr4:u23|saida~6 ; |bcd|PortaOr4:u23|saida~6 ; out0             ;
; |bcd|PortaOr4:u23|saida~7 ; |bcd|PortaOr4:u23|saida~7 ; out0             ;
; |bcd|PortaOr4:u23|saida   ; |bcd|PortaOr4:u23|saida   ; out0             ;
; |bcd|PortaAnd:u22|saida~0 ; |bcd|PortaAnd:u22|saida~0 ; out0             ;
; |bcd|PortaAnd:u22|saida~1 ; |bcd|PortaAnd:u22|saida~1 ; out0             ;
; |bcd|PortaAnd:u22|saida   ; |bcd|PortaAnd:u22|saida   ; out0             ;
; |bcd|PortaAnd:u21|saida~0 ; |bcd|PortaAnd:u21|saida~0 ; out0             ;
; |bcd|PortaAnd:u21|saida~1 ; |bcd|PortaAnd:u21|saida~1 ; out0             ;
; |bcd|PortaAnd:u21|saida   ; |bcd|PortaAnd:u21|saida   ; out0             ;
; |bcd|PortaAnd:u20|saida~0 ; |bcd|PortaAnd:u20|saida~0 ; out0             ;
; |bcd|PortaAnd:u20|saida~1 ; |bcd|PortaAnd:u20|saida~1 ; out0             ;
; |bcd|PortaAnd:u20|saida   ; |bcd|PortaAnd:u20|saida   ; out0             ;
; |bcd|PortaAnd:u19|saida~0 ; |bcd|PortaAnd:u19|saida~0 ; out0             ;
; |bcd|PortaAnd:u19|saida~1 ; |bcd|PortaAnd:u19|saida~1 ; out0             ;
; |bcd|PortaAnd:u19|saida   ; |bcd|PortaAnd:u19|saida   ; out0             ;
; |bcd|PortaOr6:u18|saida~0 ; |bcd|PortaOr6:u18|saida~0 ; out0             ;
; |bcd|PortaOr6:u18|saida~1 ; |bcd|PortaOr6:u18|saida~1 ; out0             ;
; |bcd|PortaOr6:u18|saida~2 ; |bcd|PortaOr6:u18|saida~2 ; out0             ;
; |bcd|PortaOr6:u18|saida~3 ; |bcd|PortaOr6:u18|saida~3 ; out0             ;
; |bcd|PortaOr6:u18|saida~4 ; |bcd|PortaOr6:u18|saida~4 ; out0             ;
; |bcd|PortaOr6:u18|saida~5 ; |bcd|PortaOr6:u18|saida~5 ; out0             ;
; |bcd|PortaOr6:u18|saida~6 ; |bcd|PortaOr6:u18|saida~6 ; out0             ;
; |bcd|PortaOr6:u18|saida~7 ; |bcd|PortaOr6:u18|saida~7 ; out0             ;
; |bcd|PortaOr6:u18|saida~8 ; |bcd|PortaOr6:u18|saida~8 ; out0             ;
; |bcd|PortaOr6:u18|saida~9 ; |bcd|PortaOr6:u18|saida~9 ; out0             ;
; |bcd|PortaOr6:u18|saida   ; |bcd|PortaOr6:u18|saida   ; out0             ;
; |bcd|PortaAnd:u17|saida~0 ; |bcd|PortaAnd:u17|saida~0 ; out0             ;
; |bcd|PortaAnd:u17|saida~1 ; |bcd|PortaAnd:u17|saida~1 ; out0             ;
; |bcd|PortaAnd:u17|saida   ; |bcd|PortaAnd:u17|saida   ; out0             ;
; |bcd|PortaAnd:u16|saida~0 ; |bcd|PortaAnd:u16|saida~0 ; out0             ;
; |bcd|PortaAnd:u16|saida~1 ; |bcd|PortaAnd:u16|saida~1 ; out0             ;
; |bcd|PortaAnd:u16|saida   ; |bcd|PortaAnd:u16|saida   ; out0             ;
; |bcd|PortaAnd:u15|saida~0 ; |bcd|PortaAnd:u15|saida~0 ; out0             ;
; |bcd|PortaAnd:u15|saida~1 ; |bcd|PortaAnd:u15|saida~1 ; out0             ;
; |bcd|PortaAnd:u15|saida   ; |bcd|PortaAnd:u15|saida   ; out0             ;
; |bcd|PortaAnd:u14|saida~0 ; |bcd|PortaAnd:u14|saida~0 ; out0             ;
; |bcd|PortaAnd:u14|saida~1 ; |bcd|PortaAnd:u14|saida~1 ; out0             ;
; |bcd|PortaAnd:u14|saida   ; |bcd|PortaAnd:u14|saida   ; out0             ;
; |bcd|PortaAnd:u13|saida~0 ; |bcd|PortaAnd:u13|saida~0 ; out0             ;
; |bcd|PortaAnd:u13|saida~1 ; |bcd|PortaAnd:u13|saida~1 ; out0             ;
; |bcd|PortaAnd:u13|saida   ; |bcd|PortaAnd:u13|saida   ; out0             ;
; |bcd|PortaAnd:u12|saida~0 ; |bcd|PortaAnd:u12|saida~0 ; out0             ;
; |bcd|PortaAnd:u12|saida~1 ; |bcd|PortaAnd:u12|saida~1 ; out0             ;
; |bcd|PortaAnd:u12|saida   ; |bcd|PortaAnd:u12|saida   ; out0             ;
; |bcd|PortaOr3:u11|saida~0 ; |bcd|PortaOr3:u11|saida~0 ; out0             ;
; |bcd|PortaOr3:u11|saida~1 ; |bcd|PortaOr3:u11|saida~1 ; out0             ;
; |bcd|PortaOr3:u11|saida~2 ; |bcd|PortaOr3:u11|saida~2 ; out0             ;
; |bcd|PortaOr3:u11|saida~3 ; |bcd|PortaOr3:u11|saida~3 ; out0             ;
; |bcd|PortaOr3:u11|saida~4 ; |bcd|PortaOr3:u11|saida~4 ; out0             ;
; |bcd|PortaOr3:u11|saida~5 ; |bcd|PortaOr3:u11|saida~5 ; out0             ;
; |bcd|PortaOr3:u11|saida~6 ; |bcd|PortaOr3:u11|saida~6 ; out0             ;
; |bcd|PortaOr3:u11|saida   ; |bcd|PortaOr3:u11|saida   ; out0             ;
; |bcd|PortaAnd:u10|saida~0 ; |bcd|PortaAnd:u10|saida~0 ; out0             ;
; |bcd|PortaAnd:u10|saida~1 ; |bcd|PortaAnd:u10|saida~1 ; out0             ;
; |bcd|PortaAnd:u10|saida   ; |bcd|PortaAnd:u10|saida   ; out0             ;
; |bcd|PortaAnd:u9|saida~0  ; |bcd|PortaAnd:u9|saida~0  ; out0             ;
; |bcd|PortaAnd:u9|saida~1  ; |bcd|PortaAnd:u9|saida~1  ; out0             ;
; |bcd|PortaAnd:u9|saida    ; |bcd|PortaAnd:u9|saida    ; out0             ;
; |bcd|PortaAnd:u8|saida~0  ; |bcd|PortaAnd:u8|saida~0  ; out0             ;
; |bcd|PortaAnd:u8|saida~1  ; |bcd|PortaAnd:u8|saida~1  ; out0             ;
; |bcd|PortaAnd:u8|saida    ; |bcd|PortaAnd:u8|saida    ; out0             ;
; |bcd|PortaOr7:u70|saida~0 ; |bcd|PortaOr7:u70|saida~0 ; out0             ;
; |bcd|PortaOr7:u70|saida~1 ; |bcd|PortaOr7:u70|saida~1 ; out0             ;
; |bcd|PortaOr7:u70|saida~2 ; |bcd|PortaOr7:u70|saida~2 ; out0             ;
; |bcd|PortaOr7:u70|saida~3 ; |bcd|PortaOr7:u70|saida~3 ; out0             ;
; |bcd|PortaOr7:u70|saida~4 ; |bcd|PortaOr7:u70|saida~4 ; out0             ;
; |bcd|PortaOr7:u70|saida   ; |bcd|PortaOr7:u70|saida   ; out0             ;
; |bcd|PortaAnd:u7|saida~0  ; |bcd|PortaAnd:u7|saida~0  ; out0             ;
; |bcd|PortaAnd:u7|saida~1  ; |bcd|PortaAnd:u7|saida~1  ; out0             ;
; |bcd|PortaAnd:u7|saida    ; |bcd|PortaAnd:u7|saida    ; out0             ;
; |bcd|PortaOr2:u6|saida~0  ; |bcd|PortaOr2:u6|saida~0  ; out0             ;
; |bcd|PortaOr2:u6|saida~1  ; |bcd|PortaOr2:u6|saida~1  ; out0             ;
; |bcd|PortaOr2:u6|saida~2  ; |bcd|PortaOr2:u6|saida~2  ; out0             ;
; |bcd|PortaOr2:u6|saida~3  ; |bcd|PortaOr2:u6|saida~3  ; out0             ;
; |bcd|PortaOr2:u6|saida~4  ; |bcd|PortaOr2:u6|saida~4  ; out0             ;
; |bcd|PortaOr2:u6|saida~5  ; |bcd|PortaOr2:u6|saida~5  ; out0             ;
; |bcd|PortaOr2:u6|saida    ; |bcd|PortaOr2:u6|saida    ; out0             ;
; |bcd|PortaAnd:u5|saida~0  ; |bcd|PortaAnd:u5|saida~0  ; out0             ;
; |bcd|PortaAnd:u5|saida~1  ; |bcd|PortaAnd:u5|saida~1  ; out0             ;
; |bcd|PortaAnd:u5|saida    ; |bcd|PortaAnd:u5|saida    ; out0             ;
; |bcd|PortaAnd:u4|saida~0  ; |bcd|PortaAnd:u4|saida~0  ; out0             ;
; |bcd|PortaAnd:u4|saida~1  ; |bcd|PortaAnd:u4|saida~1  ; out0             ;
; |bcd|PortaAnd:u4|saida    ; |bcd|PortaAnd:u4|saida    ; out0             ;
; |bcd|PortaOr2:u3|saida~0  ; |bcd|PortaOr2:u3|saida~0  ; out0             ;
; |bcd|PortaOr2:u3|saida~1  ; |bcd|PortaOr2:u3|saida~1  ; out0             ;
; |bcd|PortaOr2:u3|saida~2  ; |bcd|PortaOr2:u3|saida~2  ; out0             ;
; |bcd|PortaOr2:u3|saida~3  ; |bcd|PortaOr2:u3|saida~3  ; out0             ;
; |bcd|PortaOr2:u3|saida~4  ; |bcd|PortaOr2:u3|saida~4  ; out0             ;
; |bcd|PortaOr2:u3|saida~5  ; |bcd|PortaOr2:u3|saida~5  ; out0             ;
; |bcd|PortaOr2:u3|saida    ; |bcd|PortaOr2:u3|saida    ; out0             ;
; |bcd|PortaAnd:u2|saida~0  ; |bcd|PortaAnd:u2|saida~0  ; out0             ;
; |bcd|PortaAnd:u2|saida~1  ; |bcd|PortaAnd:u2|saida~1  ; out0             ;
; |bcd|PortaAnd:u2|saida    ; |bcd|PortaAnd:u2|saida    ; out0             ;
; |bcd|PortaAnd:u1|saida~0  ; |bcd|PortaAnd:u1|saida~0  ; out0             ;
; |bcd|PortaAnd:u1|saida~1  ; |bcd|PortaAnd:u1|saida~1  ; out0             ;
; |bcd|PortaAnd:u1|saida    ; |bcd|PortaAnd:u1|saida    ; out0             ;
+---------------------------+---------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                 ;
+---------------------------+---------------------------+------------------+
; Node Name                 ; Output Port Name          ; Output Port Type ;
+---------------------------+---------------------------+------------------+
; |bcd|a                    ; |bcd|a                    ; out              ;
; |bcd|b                    ; |bcd|b                    ; out              ;
; |bcd|c                    ; |bcd|c                    ; out              ;
; |bcd|d                    ; |bcd|d                    ; out              ;
; |bcd|s0                   ; |bcd|s0                   ; pin_out          ;
; |bcd|s1                   ; |bcd|s1                   ; pin_out          ;
; |bcd|s2                   ; |bcd|s2                   ; pin_out          ;
; |bcd|s3                   ; |bcd|s3                   ; pin_out          ;
; |bcd|s4                   ; |bcd|s4                   ; pin_out          ;
; |bcd|s5                   ; |bcd|s5                   ; pin_out          ;
; |bcd|s6                   ; |bcd|s6                   ; pin_out          ;
; |bcd|PortaAnd:u69|saida~0 ; |bcd|PortaAnd:u69|saida~0 ; out0             ;
; |bcd|PortaAnd:u69|saida~1 ; |bcd|PortaAnd:u69|saida~1 ; out0             ;
; |bcd|PortaAnd:u69|saida   ; |bcd|PortaAnd:u69|saida   ; out0             ;
; |bcd|PortaAnd:u68|saida~0 ; |bcd|PortaAnd:u68|saida~0 ; out0             ;
; |bcd|PortaAnd:u68|saida~1 ; |bcd|PortaAnd:u68|saida~1 ; out0             ;
; |bcd|PortaAnd:u68|saida   ; |bcd|PortaAnd:u68|saida   ; out0             ;
; |bcd|PortaAnd:u67|saida~0 ; |bcd|PortaAnd:u67|saida~0 ; out0             ;
; |bcd|PortaAnd:u67|saida~1 ; |bcd|PortaAnd:u67|saida~1 ; out0             ;
; |bcd|PortaAnd:u67|saida   ; |bcd|PortaAnd:u67|saida   ; out0             ;
; |bcd|PortaAnd:u66|saida~0 ; |bcd|PortaAnd:u66|saida~0 ; out0             ;
; |bcd|PortaAnd:u66|saida~1 ; |bcd|PortaAnd:u66|saida~1 ; out0             ;
; |bcd|PortaAnd:u66|saida   ; |bcd|PortaAnd:u66|saida   ; out0             ;
; |bcd|PortaAnd:u65|saida~0 ; |bcd|PortaAnd:u65|saida~0 ; out0             ;
; |bcd|PortaAnd:u65|saida~1 ; |bcd|PortaAnd:u65|saida~1 ; out0             ;
; |bcd|PortaAnd:u65|saida   ; |bcd|PortaAnd:u65|saida   ; out0             ;
; |bcd|PortaAnd:u64|saida~0 ; |bcd|PortaAnd:u64|saida~0 ; out0             ;
; |bcd|PortaAnd:u64|saida~1 ; |bcd|PortaAnd:u64|saida~1 ; out0             ;
; |bcd|PortaAnd:u64|saida   ; |bcd|PortaAnd:u64|saida   ; out0             ;
; |bcd|PortaAnd:u63|saida~0 ; |bcd|PortaAnd:u63|saida~0 ; out0             ;
; |bcd|PortaAnd:u63|saida~1 ; |bcd|PortaAnd:u63|saida~1 ; out0             ;
; |bcd|PortaAnd:u63|saida   ; |bcd|PortaAnd:u63|saida   ; out0             ;
; |bcd|PortaAnd:u62|saida~0 ; |bcd|PortaAnd:u62|saida~0 ; out0             ;
; |bcd|PortaAnd:u62|saida~1 ; |bcd|PortaAnd:u62|saida~1 ; out0             ;
; |bcd|PortaAnd:u62|saida   ; |bcd|PortaAnd:u62|saida   ; out0             ;
; |bcd|PortaAnd:u61|saida~0 ; |bcd|PortaAnd:u61|saida~0 ; out0             ;
; |bcd|PortaAnd:u61|saida~1 ; |bcd|PortaAnd:u61|saida~1 ; out0             ;
; |bcd|PortaAnd:u61|saida   ; |bcd|PortaAnd:u61|saida   ; out0             ;
; |bcd|PortaAnd:u60|saida~0 ; |bcd|PortaAnd:u60|saida~0 ; out0             ;
; |bcd|PortaAnd:u60|saida~1 ; |bcd|PortaAnd:u60|saida~1 ; out0             ;
; |bcd|PortaAnd:u60|saida   ; |bcd|PortaAnd:u60|saida   ; out0             ;
; |bcd|PortaAnd:u59|saida~0 ; |bcd|PortaAnd:u59|saida~0 ; out0             ;
; |bcd|PortaAnd:u59|saida~1 ; |bcd|PortaAnd:u59|saida~1 ; out0             ;
; |bcd|PortaAnd:u59|saida   ; |bcd|PortaAnd:u59|saida   ; out0             ;
; |bcd|PortaAnd:u58|saida~0 ; |bcd|PortaAnd:u58|saida~0 ; out0             ;
; |bcd|PortaAnd:u58|saida~1 ; |bcd|PortaAnd:u58|saida~1 ; out0             ;
; |bcd|PortaAnd:u58|saida   ; |bcd|PortaAnd:u58|saida   ; out0             ;
; |bcd|PortaAnd:u57|saida~0 ; |bcd|PortaAnd:u57|saida~0 ; out0             ;
; |bcd|PortaAnd:u57|saida~1 ; |bcd|PortaAnd:u57|saida~1 ; out0             ;
; |bcd|PortaAnd:u57|saida   ; |bcd|PortaAnd:u57|saida   ; out0             ;
; |bcd|PortaAnd:u56|saida~0 ; |bcd|PortaAnd:u56|saida~0 ; out0             ;
; |bcd|PortaAnd:u56|saida~1 ; |bcd|PortaAnd:u56|saida~1 ; out0             ;
; |bcd|PortaAnd:u56|saida   ; |bcd|PortaAnd:u56|saida   ; out0             ;
; |bcd|PortaAnd:u55|saida~0 ; |bcd|PortaAnd:u55|saida~0 ; out0             ;
; |bcd|PortaAnd:u55|saida~1 ; |bcd|PortaAnd:u55|saida~1 ; out0             ;
; |bcd|PortaAnd:u55|saida   ; |bcd|PortaAnd:u55|saida   ; out0             ;
; |bcd|PortaAnd:u54|saida~0 ; |bcd|PortaAnd:u54|saida~0 ; out0             ;
; |bcd|PortaAnd:u54|saida~1 ; |bcd|PortaAnd:u54|saida~1 ; out0             ;
; |bcd|PortaAnd:u54|saida   ; |bcd|PortaAnd:u54|saida   ; out0             ;
; |bcd|PortaAnd:u53|saida~0 ; |bcd|PortaAnd:u53|saida~0 ; out0             ;
; |bcd|PortaAnd:u53|saida~1 ; |bcd|PortaAnd:u53|saida~1 ; out0             ;
; |bcd|PortaAnd:u53|saida   ; |bcd|PortaAnd:u53|saida   ; out0             ;
; |bcd|PortaAnd:u52|saida~0 ; |bcd|PortaAnd:u52|saida~0 ; out0             ;
; |bcd|PortaAnd:u52|saida~1 ; |bcd|PortaAnd:u52|saida~1 ; out0             ;
; |bcd|PortaAnd:u52|saida   ; |bcd|PortaAnd:u52|saida   ; out0             ;
; |bcd|PortaAnd:u51|saida~0 ; |bcd|PortaAnd:u51|saida~0 ; out0             ;
; |bcd|PortaAnd:u51|saida~1 ; |bcd|PortaAnd:u51|saida~1 ; out0             ;
; |bcd|PortaAnd:u51|saida   ; |bcd|PortaAnd:u51|saida   ; out0             ;
; |bcd|PortaAnd:u50|saida~0 ; |bcd|PortaAnd:u50|saida~0 ; out0             ;
; |bcd|PortaAnd:u50|saida~1 ; |bcd|PortaAnd:u50|saida~1 ; out0             ;
; |bcd|PortaAnd:u50|saida   ; |bcd|PortaAnd:u50|saida   ; out0             ;
; |bcd|PortaAnd:u49|saida~0 ; |bcd|PortaAnd:u49|saida~0 ; out0             ;
; |bcd|PortaAnd:u49|saida~1 ; |bcd|PortaAnd:u49|saida~1 ; out0             ;
; |bcd|PortaAnd:u49|saida   ; |bcd|PortaAnd:u49|saida   ; out0             ;
; |bcd|PortaAnd:u48|saida~0 ; |bcd|PortaAnd:u48|saida~0 ; out0             ;
; |bcd|PortaAnd:u48|saida~1 ; |bcd|PortaAnd:u48|saida~1 ; out0             ;
; |bcd|PortaAnd:u48|saida   ; |bcd|PortaAnd:u48|saida   ; out0             ;
; |bcd|PortaAnd:u47|saida~0 ; |bcd|PortaAnd:u47|saida~0 ; out0             ;
; |bcd|PortaAnd:u47|saida~1 ; |bcd|PortaAnd:u47|saida~1 ; out0             ;
; |bcd|PortaAnd:u47|saida   ; |bcd|PortaAnd:u47|saida   ; out0             ;
; |bcd|PortaAnd:u46|saida~0 ; |bcd|PortaAnd:u46|saida~0 ; out0             ;
; |bcd|PortaAnd:u46|saida~1 ; |bcd|PortaAnd:u46|saida~1 ; out0             ;
; |bcd|PortaAnd:u46|saida   ; |bcd|PortaAnd:u46|saida   ; out0             ;
; |bcd|PortaAnd:u45|saida~0 ; |bcd|PortaAnd:u45|saida~0 ; out0             ;
; |bcd|PortaAnd:u45|saida~1 ; |bcd|PortaAnd:u45|saida~1 ; out0             ;
; |bcd|PortaAnd:u45|saida   ; |bcd|PortaAnd:u45|saida   ; out0             ;
; |bcd|PortaAnd:u44|saida~0 ; |bcd|PortaAnd:u44|saida~0 ; out0             ;
; |bcd|PortaAnd:u44|saida~1 ; |bcd|PortaAnd:u44|saida~1 ; out0             ;
; |bcd|PortaAnd:u44|saida   ; |bcd|PortaAnd:u44|saida   ; out0             ;
; |bcd|PortaAnd:u43|saida~0 ; |bcd|PortaAnd:u43|saida~0 ; out0             ;
; |bcd|PortaAnd:u43|saida~1 ; |bcd|PortaAnd:u43|saida~1 ; out0             ;
; |bcd|PortaAnd:u43|saida   ; |bcd|PortaAnd:u43|saida   ; out0             ;
; |bcd|PortaAnd:u42|saida~0 ; |bcd|PortaAnd:u42|saida~0 ; out0             ;
; |bcd|PortaAnd:u42|saida~1 ; |bcd|PortaAnd:u42|saida~1 ; out0             ;
; |bcd|PortaAnd:u42|saida   ; |bcd|PortaAnd:u42|saida   ; out0             ;
; |bcd|PortaAnd:u41|saida~0 ; |bcd|PortaAnd:u41|saida~0 ; out0             ;
; |bcd|PortaAnd:u41|saida~1 ; |bcd|PortaAnd:u41|saida~1 ; out0             ;
; |bcd|PortaAnd:u41|saida   ; |bcd|PortaAnd:u41|saida   ; out0             ;
; |bcd|PortaAnd:u40|saida~0 ; |bcd|PortaAnd:u40|saida~0 ; out0             ;
; |bcd|PortaAnd:u40|saida~1 ; |bcd|PortaAnd:u40|saida~1 ; out0             ;
; |bcd|PortaAnd:u40|saida   ; |bcd|PortaAnd:u40|saida   ; out0             ;
; |bcd|PortaAnd:u39|saida~0 ; |bcd|PortaAnd:u39|saida~0 ; out0             ;
; |bcd|PortaAnd:u39|saida~1 ; |bcd|PortaAnd:u39|saida~1 ; out0             ;
; |bcd|PortaAnd:u39|saida   ; |bcd|PortaAnd:u39|saida   ; out0             ;
; |bcd|PortaAnd:u38|saida~0 ; |bcd|PortaAnd:u38|saida~0 ; out0             ;
; |bcd|PortaAnd:u38|saida~1 ; |bcd|PortaAnd:u38|saida~1 ; out0             ;
; |bcd|PortaAnd:u38|saida   ; |bcd|PortaAnd:u38|saida   ; out0             ;
; |bcd|PortaAnd:u37|saida~0 ; |bcd|PortaAnd:u37|saida~0 ; out0             ;
; |bcd|PortaAnd:u37|saida~1 ; |bcd|PortaAnd:u37|saida~1 ; out0             ;
; |bcd|PortaAnd:u37|saida   ; |bcd|PortaAnd:u37|saida   ; out0             ;
; |bcd|PortaAnd:u36|saida~0 ; |bcd|PortaAnd:u36|saida~0 ; out0             ;
; |bcd|PortaAnd:u36|saida~1 ; |bcd|PortaAnd:u36|saida~1 ; out0             ;
; |bcd|PortaAnd:u36|saida   ; |bcd|PortaAnd:u36|saida   ; out0             ;
; |bcd|PortaAnd:u35|saida~0 ; |bcd|PortaAnd:u35|saida~0 ; out0             ;
; |bcd|PortaAnd:u35|saida~1 ; |bcd|PortaAnd:u35|saida~1 ; out0             ;
; |bcd|PortaAnd:u35|saida   ; |bcd|PortaAnd:u35|saida   ; out0             ;
; |bcd|PortaAnd:u34|saida~0 ; |bcd|PortaAnd:u34|saida~0 ; out0             ;
; |bcd|PortaAnd:u34|saida~1 ; |bcd|PortaAnd:u34|saida~1 ; out0             ;
; |bcd|PortaAnd:u34|saida   ; |bcd|PortaAnd:u34|saida   ; out0             ;
; |bcd|PortaAnd:u33|saida~0 ; |bcd|PortaAnd:u33|saida~0 ; out0             ;
; |bcd|PortaAnd:u33|saida~1 ; |bcd|PortaAnd:u33|saida~1 ; out0             ;
; |bcd|PortaAnd:u33|saida   ; |bcd|PortaAnd:u33|saida   ; out0             ;
; |bcd|PortaAnd:u32|saida~0 ; |bcd|PortaAnd:u32|saida~0 ; out0             ;
; |bcd|PortaAnd:u32|saida~1 ; |bcd|PortaAnd:u32|saida~1 ; out0             ;
; |bcd|PortaAnd:u32|saida   ; |bcd|PortaAnd:u32|saida   ; out0             ;
; |bcd|PortaAnd:u31|saida~0 ; |bcd|PortaAnd:u31|saida~0 ; out0             ;
; |bcd|PortaAnd:u31|saida~1 ; |bcd|PortaAnd:u31|saida~1 ; out0             ;
; |bcd|PortaAnd:u31|saida   ; |bcd|PortaAnd:u31|saida   ; out0             ;
; |bcd|PortaAnd:u30|saida~0 ; |bcd|PortaAnd:u30|saida~0 ; out0             ;
; |bcd|PortaAnd:u30|saida~1 ; |bcd|PortaAnd:u30|saida~1 ; out0             ;
; |bcd|PortaAnd:u30|saida   ; |bcd|PortaAnd:u30|saida   ; out0             ;
; |bcd|PortaAnd:u29|saida~0 ; |bcd|PortaAnd:u29|saida~0 ; out0             ;
; |bcd|PortaAnd:u29|saida~1 ; |bcd|PortaAnd:u29|saida~1 ; out0             ;
; |bcd|PortaAnd:u29|saida   ; |bcd|PortaAnd:u29|saida   ; out0             ;
; |bcd|PortaAnd:u28|saida~0 ; |bcd|PortaAnd:u28|saida~0 ; out0             ;
; |bcd|PortaAnd:u28|saida~1 ; |bcd|PortaAnd:u28|saida~1 ; out0             ;
; |bcd|PortaAnd:u28|saida   ; |bcd|PortaAnd:u28|saida   ; out0             ;
; |bcd|PortaOr3:u27|saida~0 ; |bcd|PortaOr3:u27|saida~0 ; out0             ;
; |bcd|PortaOr3:u27|saida~1 ; |bcd|PortaOr3:u27|saida~1 ; out0             ;
; |bcd|PortaOr3:u27|saida~2 ; |bcd|PortaOr3:u27|saida~2 ; out0             ;
; |bcd|PortaOr3:u27|saida~3 ; |bcd|PortaOr3:u27|saida~3 ; out0             ;
; |bcd|PortaOr3:u27|saida~4 ; |bcd|PortaOr3:u27|saida~4 ; out0             ;
; |bcd|PortaOr3:u27|saida~5 ; |bcd|PortaOr3:u27|saida~5 ; out0             ;
; |bcd|PortaOr3:u27|saida~6 ; |bcd|PortaOr3:u27|saida~6 ; out0             ;
; |bcd|PortaOr3:u27|saida   ; |bcd|PortaOr3:u27|saida   ; out0             ;
; |bcd|PortaAnd:u26|saida~0 ; |bcd|PortaAnd:u26|saida~0 ; out0             ;
; |bcd|PortaAnd:u26|saida~1 ; |bcd|PortaAnd:u26|saida~1 ; out0             ;
; |bcd|PortaAnd:u26|saida   ; |bcd|PortaAnd:u26|saida   ; out0             ;
; |bcd|PortaAnd:u25|saida~0 ; |bcd|PortaAnd:u25|saida~0 ; out0             ;
; |bcd|PortaAnd:u25|saida~1 ; |bcd|PortaAnd:u25|saida~1 ; out0             ;
; |bcd|PortaAnd:u25|saida   ; |bcd|PortaAnd:u25|saida   ; out0             ;
; |bcd|PortaAnd:u24|saida~0 ; |bcd|PortaAnd:u24|saida~0 ; out0             ;
; |bcd|PortaAnd:u24|saida~1 ; |bcd|PortaAnd:u24|saida~1 ; out0             ;
; |bcd|PortaAnd:u24|saida   ; |bcd|PortaAnd:u24|saida   ; out0             ;
; |bcd|PortaOr4:u23|saida~0 ; |bcd|PortaOr4:u23|saida~0 ; out0             ;
; |bcd|PortaOr4:u23|saida~1 ; |bcd|PortaOr4:u23|saida~1 ; out0             ;
; |bcd|PortaOr4:u23|saida~2 ; |bcd|PortaOr4:u23|saida~2 ; out0             ;
; |bcd|PortaOr4:u23|saida~3 ; |bcd|PortaOr4:u23|saida~3 ; out0             ;
; |bcd|PortaOr4:u23|saida~4 ; |bcd|PortaOr4:u23|saida~4 ; out0             ;
; |bcd|PortaOr4:u23|saida~5 ; |bcd|PortaOr4:u23|saida~5 ; out0             ;
; |bcd|PortaOr4:u23|saida~6 ; |bcd|PortaOr4:u23|saida~6 ; out0             ;
; |bcd|PortaOr4:u23|saida~7 ; |bcd|PortaOr4:u23|saida~7 ; out0             ;
; |bcd|PortaOr4:u23|saida   ; |bcd|PortaOr4:u23|saida   ; out0             ;
; |bcd|PortaAnd:u22|saida~0 ; |bcd|PortaAnd:u22|saida~0 ; out0             ;
; |bcd|PortaAnd:u22|saida~1 ; |bcd|PortaAnd:u22|saida~1 ; out0             ;
; |bcd|PortaAnd:u22|saida   ; |bcd|PortaAnd:u22|saida   ; out0             ;
; |bcd|PortaAnd:u21|saida~0 ; |bcd|PortaAnd:u21|saida~0 ; out0             ;
; |bcd|PortaAnd:u21|saida~1 ; |bcd|PortaAnd:u21|saida~1 ; out0             ;
; |bcd|PortaAnd:u21|saida   ; |bcd|PortaAnd:u21|saida   ; out0             ;
; |bcd|PortaAnd:u20|saida~0 ; |bcd|PortaAnd:u20|saida~0 ; out0             ;
; |bcd|PortaAnd:u20|saida~1 ; |bcd|PortaAnd:u20|saida~1 ; out0             ;
; |bcd|PortaAnd:u20|saida   ; |bcd|PortaAnd:u20|saida   ; out0             ;
; |bcd|PortaAnd:u19|saida~0 ; |bcd|PortaAnd:u19|saida~0 ; out0             ;
; |bcd|PortaAnd:u19|saida~1 ; |bcd|PortaAnd:u19|saida~1 ; out0             ;
; |bcd|PortaAnd:u19|saida   ; |bcd|PortaAnd:u19|saida   ; out0             ;
; |bcd|PortaOr6:u18|saida~0 ; |bcd|PortaOr6:u18|saida~0 ; out0             ;
; |bcd|PortaOr6:u18|saida~1 ; |bcd|PortaOr6:u18|saida~1 ; out0             ;
; |bcd|PortaOr6:u18|saida~2 ; |bcd|PortaOr6:u18|saida~2 ; out0             ;
; |bcd|PortaOr6:u18|saida~3 ; |bcd|PortaOr6:u18|saida~3 ; out0             ;
; |bcd|PortaOr6:u18|saida~4 ; |bcd|PortaOr6:u18|saida~4 ; out0             ;
; |bcd|PortaOr6:u18|saida~5 ; |bcd|PortaOr6:u18|saida~5 ; out0             ;
; |bcd|PortaOr6:u18|saida~6 ; |bcd|PortaOr6:u18|saida~6 ; out0             ;
; |bcd|PortaOr6:u18|saida~7 ; |bcd|PortaOr6:u18|saida~7 ; out0             ;
; |bcd|PortaOr6:u18|saida~8 ; |bcd|PortaOr6:u18|saida~8 ; out0             ;
; |bcd|PortaOr6:u18|saida~9 ; |bcd|PortaOr6:u18|saida~9 ; out0             ;
; |bcd|PortaOr6:u18|saida   ; |bcd|PortaOr6:u18|saida   ; out0             ;
; |bcd|PortaAnd:u17|saida~0 ; |bcd|PortaAnd:u17|saida~0 ; out0             ;
; |bcd|PortaAnd:u17|saida~1 ; |bcd|PortaAnd:u17|saida~1 ; out0             ;
; |bcd|PortaAnd:u17|saida   ; |bcd|PortaAnd:u17|saida   ; out0             ;
; |bcd|PortaAnd:u16|saida~0 ; |bcd|PortaAnd:u16|saida~0 ; out0             ;
; |bcd|PortaAnd:u16|saida~1 ; |bcd|PortaAnd:u16|saida~1 ; out0             ;
; |bcd|PortaAnd:u16|saida   ; |bcd|PortaAnd:u16|saida   ; out0             ;
; |bcd|PortaAnd:u15|saida~0 ; |bcd|PortaAnd:u15|saida~0 ; out0             ;
; |bcd|PortaAnd:u15|saida~1 ; |bcd|PortaAnd:u15|saida~1 ; out0             ;
; |bcd|PortaAnd:u15|saida   ; |bcd|PortaAnd:u15|saida   ; out0             ;
; |bcd|PortaAnd:u14|saida~0 ; |bcd|PortaAnd:u14|saida~0 ; out0             ;
; |bcd|PortaAnd:u14|saida~1 ; |bcd|PortaAnd:u14|saida~1 ; out0             ;
; |bcd|PortaAnd:u14|saida   ; |bcd|PortaAnd:u14|saida   ; out0             ;
; |bcd|PortaAnd:u13|saida~0 ; |bcd|PortaAnd:u13|saida~0 ; out0             ;
; |bcd|PortaAnd:u13|saida~1 ; |bcd|PortaAnd:u13|saida~1 ; out0             ;
; |bcd|PortaAnd:u13|saida   ; |bcd|PortaAnd:u13|saida   ; out0             ;
; |bcd|PortaAnd:u12|saida~0 ; |bcd|PortaAnd:u12|saida~0 ; out0             ;
; |bcd|PortaAnd:u12|saida~1 ; |bcd|PortaAnd:u12|saida~1 ; out0             ;
; |bcd|PortaAnd:u12|saida   ; |bcd|PortaAnd:u12|saida   ; out0             ;
; |bcd|PortaOr3:u11|saida~0 ; |bcd|PortaOr3:u11|saida~0 ; out0             ;
; |bcd|PortaOr3:u11|saida~1 ; |bcd|PortaOr3:u11|saida~1 ; out0             ;
; |bcd|PortaOr3:u11|saida~2 ; |bcd|PortaOr3:u11|saida~2 ; out0             ;
; |bcd|PortaOr3:u11|saida~3 ; |bcd|PortaOr3:u11|saida~3 ; out0             ;
; |bcd|PortaOr3:u11|saida~4 ; |bcd|PortaOr3:u11|saida~4 ; out0             ;
; |bcd|PortaOr3:u11|saida~5 ; |bcd|PortaOr3:u11|saida~5 ; out0             ;
; |bcd|PortaOr3:u11|saida~6 ; |bcd|PortaOr3:u11|saida~6 ; out0             ;
; |bcd|PortaOr3:u11|saida   ; |bcd|PortaOr3:u11|saida   ; out0             ;
; |bcd|PortaAnd:u10|saida~0 ; |bcd|PortaAnd:u10|saida~0 ; out0             ;
; |bcd|PortaAnd:u10|saida~1 ; |bcd|PortaAnd:u10|saida~1 ; out0             ;
; |bcd|PortaAnd:u10|saida   ; |bcd|PortaAnd:u10|saida   ; out0             ;
; |bcd|PortaAnd:u9|saida~0  ; |bcd|PortaAnd:u9|saida~0  ; out0             ;
; |bcd|PortaAnd:u9|saida~1  ; |bcd|PortaAnd:u9|saida~1  ; out0             ;
; |bcd|PortaAnd:u9|saida    ; |bcd|PortaAnd:u9|saida    ; out0             ;
; |bcd|PortaAnd:u8|saida~0  ; |bcd|PortaAnd:u8|saida~0  ; out0             ;
; |bcd|PortaAnd:u8|saida~1  ; |bcd|PortaAnd:u8|saida~1  ; out0             ;
; |bcd|PortaAnd:u8|saida    ; |bcd|PortaAnd:u8|saida    ; out0             ;
; |bcd|PortaOr7:u70|saida~0 ; |bcd|PortaOr7:u70|saida~0 ; out0             ;
; |bcd|PortaOr7:u70|saida~1 ; |bcd|PortaOr7:u70|saida~1 ; out0             ;
; |bcd|PortaOr7:u70|saida~2 ; |bcd|PortaOr7:u70|saida~2 ; out0             ;
; |bcd|PortaOr7:u70|saida~3 ; |bcd|PortaOr7:u70|saida~3 ; out0             ;
; |bcd|PortaOr7:u70|saida~4 ; |bcd|PortaOr7:u70|saida~4 ; out0             ;
; |bcd|PortaOr7:u70|saida   ; |bcd|PortaOr7:u70|saida   ; out0             ;
; |bcd|PortaAnd:u7|saida~0  ; |bcd|PortaAnd:u7|saida~0  ; out0             ;
; |bcd|PortaAnd:u7|saida~1  ; |bcd|PortaAnd:u7|saida~1  ; out0             ;
; |bcd|PortaAnd:u7|saida    ; |bcd|PortaAnd:u7|saida    ; out0             ;
; |bcd|PortaOr2:u6|saida~0  ; |bcd|PortaOr2:u6|saida~0  ; out0             ;
; |bcd|PortaOr2:u6|saida~1  ; |bcd|PortaOr2:u6|saida~1  ; out0             ;
; |bcd|PortaOr2:u6|saida~2  ; |bcd|PortaOr2:u6|saida~2  ; out0             ;
; |bcd|PortaOr2:u6|saida~3  ; |bcd|PortaOr2:u6|saida~3  ; out0             ;
; |bcd|PortaOr2:u6|saida~4  ; |bcd|PortaOr2:u6|saida~4  ; out0             ;
; |bcd|PortaOr2:u6|saida~5  ; |bcd|PortaOr2:u6|saida~5  ; out0             ;
; |bcd|PortaOr2:u6|saida    ; |bcd|PortaOr2:u6|saida    ; out0             ;
; |bcd|PortaAnd:u5|saida~0  ; |bcd|PortaAnd:u5|saida~0  ; out0             ;
; |bcd|PortaAnd:u5|saida~1  ; |bcd|PortaAnd:u5|saida~1  ; out0             ;
; |bcd|PortaAnd:u5|saida    ; |bcd|PortaAnd:u5|saida    ; out0             ;
; |bcd|PortaAnd:u4|saida~0  ; |bcd|PortaAnd:u4|saida~0  ; out0             ;
; |bcd|PortaAnd:u4|saida~1  ; |bcd|PortaAnd:u4|saida~1  ; out0             ;
; |bcd|PortaAnd:u4|saida    ; |bcd|PortaAnd:u4|saida    ; out0             ;
; |bcd|PortaOr2:u3|saida~0  ; |bcd|PortaOr2:u3|saida~0  ; out0             ;
; |bcd|PortaOr2:u3|saida~1  ; |bcd|PortaOr2:u3|saida~1  ; out0             ;
; |bcd|PortaOr2:u3|saida~2  ; |bcd|PortaOr2:u3|saida~2  ; out0             ;
; |bcd|PortaOr2:u3|saida~3  ; |bcd|PortaOr2:u3|saida~3  ; out0             ;
; |bcd|PortaOr2:u3|saida~4  ; |bcd|PortaOr2:u3|saida~4  ; out0             ;
; |bcd|PortaOr2:u3|saida~5  ; |bcd|PortaOr2:u3|saida~5  ; out0             ;
; |bcd|PortaOr2:u3|saida    ; |bcd|PortaOr2:u3|saida    ; out0             ;
; |bcd|PortaAnd:u2|saida~0  ; |bcd|PortaAnd:u2|saida~0  ; out0             ;
; |bcd|PortaAnd:u2|saida~1  ; |bcd|PortaAnd:u2|saida~1  ; out0             ;
; |bcd|PortaAnd:u2|saida    ; |bcd|PortaAnd:u2|saida    ; out0             ;
; |bcd|PortaAnd:u1|saida~0  ; |bcd|PortaAnd:u1|saida~0  ; out0             ;
; |bcd|PortaAnd:u1|saida~1  ; |bcd|PortaAnd:u1|saida~1  ; out0             ;
; |bcd|PortaAnd:u1|saida    ; |bcd|PortaAnd:u1|saida    ; out0             ;
+---------------------------+---------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 20 19:40:29 2024
Info: Command: quartus_sim --simulation_results_format=VWF bcd -c bcd
Info (324025): Using vector source file "C:/Users/enioa/Desktop/Aulas/Lab-2-SD/circuito_bcd/Waveform.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is       0.00 %
Info (328052): Number of transitions in simulation is 0
Info (324045): Vector file bcd.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4445 megabytes
    Info: Processing ended: Sun Oct 20 19:40:30 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


