# üìü Register Transfer Level (RTL)

Este diret√≥rio cont√©m todo o c√≥digo fonte VHDL sintetiz√°vel do projeto. A estrutura √© dividida para garantir modularidade, organiza√ß√£o e manutenibilidade.

## 1. Core (`rtl/core/`)

Cont√©m o **IP do Processador**.

- Os arquivos aqui N√ÉO devem saber nada sobre o mundo externo (UART, RAM espec√≠fica, FPGA).
- A interface √© apenas: Clock, Reset, Barramento de Instru√ß√£o (Addr/Data) e Barramento de Dados (Addr/Data/We).
- Exemplos: `alu.vhd`, `control.vhd`, `processor_top.vhd`.

## 2. SoC (`rtl/soc/`)

Implementa√ß√£o de **System on a Chip** (SoC).
- Aqui ficam os componentes que ligam o processador aos perif√©ricos.
- Componentes Chave:
    - `bus_interconnect.vhd`: Decodifica endere√ßos e roteia dados. Abstrai o espa√ßo de endere√ßamento para o processador.
    - `dual_port_ram.vhd`: Mem√≥ria principal compat√≠vel com arquitetura Harvard.
    - `soc_top.vhd`: O n√≠vel mais alto da hierarquia, que instancia tudo.

## 3. Perips (`rtl/perips/)`

Cont√©m os **perif√©ricos**.

- M√≥dulos escravos que respondem ao barramento.
- Exemplos:
    - `uart/`: Transmissor e Receptor Serial.
    - `gpio/`: Controlador de LEDs e Bot√µes.