<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:35.2435</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.05</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7035652</applicationNumber><claimCount>11</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.01.07</openDate><openNumber>10-2025-0003634</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.10.25</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세한 크기의 트랜지스터를 포함하는 반도체 장치(10)를 제공한다. 제 1 트랜지스터(100)와 제 2 트랜지스터(200)를 포함하는 반도체 장치로 한다. 제 1 트랜지스터는 제 1 도전층(112a)과, 제 1 도전층 위의 제 1 절연층(110)과, 제 1 절연층 위의 제 2 절연층(120)과, 제 2 절연층 위의 제 2 도전층(112b)과, 제 1 반도체층(108)과, 제 3 절연층(106)과, 제 3 도전층(104)을 포함한다. 제 1 절연층, 제 2 절연층, 및 제 2 도전층은 제 1 도전층에 도달하는 개구(143)를 가진다. 제 1 반도체층은 제 2 도전층의 상면 및 측면, 제 1 절연층의 측면, 제 2 절연층, 그리고 제 1 도전층의 상면과 접한다. 제 3 절연층은 제 1 반도체층 위에 제공된다. 제 3 도전층은 제 3 절연층 위에 제공된다. 제 2 트랜지스터는 제 2 절연층 위의 제 2 반도체층(208)과, 제 2 반도체층 위의 제 3 절연층과, 제 3 절연층을 개재하여 제 2 반도체층과 중첩되는 영역을 가지는 제 4 도전층(204)을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.10.26</internationOpenDate><internationOpenNumber>WO2023203417</internationOpenNumber><internationalApplicationDate>2023.04.05</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/053447</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터와 제 2 트랜지스터를 포함하고,상기 제 1 트랜지스터는 제 1 도전층과, 상기 제 1 도전층 위의 제 1 절연층과, 상기 제 1 절연층 위의 제 2 절연층과, 상기 제 2 절연층 위의 제 2 도전층과, 제 1 반도체층과, 제 3 절연층과, 제 3 도전층을 포함하고,상기 제 1 절연층, 상기 제 2 절연층, 및 상기 제 2 도전층은 상기 제 1 도전층에 도달하는 개구를 가지고,상기 제 1 반도체층은 상기 제 2 도전층의 상면 및 측면, 상기 제 1 절연층의 측면, 상기 제 2 절연층의 측면, 그리고 상기 제 1 도전층의 상면과 접하고,상기 제 3 절연층은 상기 제 1 반도체층 위에 제공되고,상기 제 3 도전층은 상기 제 3 절연층 위에 제공되고,상기 제 2 트랜지스터는 상기 제 2 절연층 위의 제 2 반도체층과, 상기 제 2 반도체층 위의 상기 제 3 절연층과, 상기 제 3 절연층을 개재(介在)하여 상기 제 2 반도체층과 중첩되는 영역을 가지는 제 4 도전층을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 기판을 포함하고,상기 제 1 트랜지스터는 상기 기판 위의 제 1 도전층과, 상기 제 1 도전층 위의 제 1 절연층과, 상기 제 1 절연층 위의 제 2 절연층과, 상기 제 2 절연층 위의 제 2 도전층과, 제 1 반도체층과, 제 3 절연층과, 제 3 도전층을 포함하고,상기 제 1 절연층, 상기 제 2 절연층, 및 상기 제 2 도전층은 상기 제 1 도전층에 도달하는 개구를 가지고,상기 제 1 반도체층은 상기 제 2 도전층의 상면 및 측면, 상기 제 1 절연층의 측면, 상기 제 2 절연층의 측면, 그리고 상기 제 1 도전층의 상면과 접하고,상기 제 3 절연층은 상기 제 1 반도체층 위에 제공되고,상기 제 3 도전층은 상기 제 3 절연층 위에 제공되고,상기 제 2 트랜지스터는 상기 제 2 절연층 위의 제 2 반도체층과, 상기 제 2 반도체층 위의 상기 제 3 절연층과, 상기 제 3 절연층을 개재하여 상기 제 2 반도체층과 중첩되는 영역을 가지는 제 4 도전층과, 상기 기판 위의 제 5 도전층을 포함하고,상기 제 5 도전층은 상기 제 2 반도체층을 개재하여 상기 제 4 도전층과 중첩되는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서,제 1 트랜지스터와 제 2 트랜지스터를 포함하고,상기 제 1 트랜지스터는 제 1 도전층과, 상기 제 1 도전층 위의 제 1 절연층과, 상기 제 1 절연층 위의 제 2 절연층과, 상기 제 2 절연층 위의 제 2 도전층과, 제 1 반도체층과, 제 3 절연층과, 제 3 도전층을 포함하고,상기 제 1 절연층, 상기 제 2 절연층, 및 상기 제 2 도전층은 상기 제 1 도전층에 도달하는 개구를 가지고,상기 제 1 반도체층은 상기 제 2 도전층의 상면 및 측면, 상기 제 1 절연층의 측면, 상기 제 2 절연층의 측면, 그리고 상기 제 1 도전층의 상면과 접하고,상기 제 3 절연층은 상기 제 1 반도체층 위에 제공되고,상기 제 3 도전층은 상기 제 3 절연층 위에 제공되고,상기 제 2 트랜지스터는 상기 제 2 절연층 위의 제 2 반도체층과, 상기 제 2 반도체층 위의 상기 제 3 절연층과, 상기 제 3 절연층을 개재하여 상기 제 2 반도체층과 중첩되는 영역을 가지는 제 4 도전층과, 상기 제 1 절연층 위의 제 5 도전층을 포함하고,상기 제 5 도전층은 상기 제 2 반도체층을 개재하여 상기 제 4 도전층과 중첩되는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 반도체층 및 상기 제 2 반도체층은 각각 금속 산화물을 포함한, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 반도체층 및 상기 제 2 반도체층은 같은 재료를 포함한, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 3 도전층 및 상기 제 4 도전층은 같은 재료를 포함한, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 절연층은 제 4 절연층과, 상기 제 4 절연층 위의 제 5 절연층과, 상기 제 5 절연층 위의 제 6 절연층을 포함하고,상기 제 4 절연층은 상기 제 5 절연층보다 막 밀도가 높은 영역을 가지고,상기 제 6 절연층은 상기 제 5 절연층보다 막 밀도가 높은 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 절연층은 제 4 절연층과, 상기 제 4 절연층 위의 제 5 절연층과, 상기 제 5 절연층 위의 제 6 절연층을 포함하고,상기 제 4 절연층은 상기 제 5 절연층보다 질소의 함유량이 높은 영역을 가지고,상기 제 6 절연층은 상기 제 5 절연층보다 질소의 함유량이 높은 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 2 절연층은 제 7 절연층과, 상기 제 7 절연층 위의 제 8 절연층을 포함하고,상기 제 7 절연층은 상기 제 8 절연층보다 막 밀도가 높은 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 2 절연층은 제 7 절연층과, 상기 제 7 절연층 위의 제 8 절연층을 포함하고,상기 제 7 절연층은 상기 제 8 절연층보다 질소의 함유량이 높은 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 반도체 장치의 제작 방법으로서,제 1 도전막을 형성하고,상기 제 1 도전막을 가공하여 제 1 도전층 및 제 2 도전층을 형성하고,상기 제 1 도전층 위 및 상기 제 2 도전층 위에 제 1 절연막을 형성하고,상기 제 1 절연막 위에 제 2 도전막을 형성하고,상기 제 1 절연막 및 상기 제 2 도전막을 가공하여 상기 제 1 도전층과 중첩되는 영역에 개구를 가지는 제 1 절연층 및 제 3 도전층을 형성하고,상기 제 1 도전층의 상면, 상기 제 1 절연층의 측면, 그리고 상기 제 3 도전층의 상면 및 측면과 접하는 제 1 반도체층과, 상기 제 1 절연층의 상면과 접하는 제 2 반도체층을 형성하고,상기 제 1 반도체층 위 및 제 2 반도체층 위에 제 2 절연층을 형성하고,상기 제 2 절연층 위에 상기 제 1 반도체층과 중첩되는 영역을 가지는 제 4 도전층과, 상기 제 2 반도체층과 중첩되는 영역을 가지는 제 5 도전층을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>JINTYOU, Masami</engName><name>진쵸 마사미 </name></inventorInfo><inventorInfo><address>일본 ***-**** 도치기...</address><code> </code><country> </country><engName>OHNO, Masakatsu</engName><name>오노 마사카츠 </name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>DOBASHI, Masayoshi</engName><name>도바시 마사요시 </name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>SHIMA, Yukinori</engName><name>시마 유키노리 </name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KOEZUKA, Junichi</engName><name>코에즈카 준이치 </name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.04.19</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-068773</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.10.25</receiptDate><receiptNumber>1-1-2024-1165174-50</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.11.20</receiptDate><receiptNumber>1-5-2024-0188324-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247035652.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b2b4840edc8011603429fef83441bd77a1df9dcc8657c874b59570a4b36c4ad30c4ad328019b5976a970b598fde7fbb2d4cb212f5871631f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf29af1ed9ae3e78d6d1824514ebc1f82cdd13916d1d46c1cb5a70042ddae47b42207943dbf6d8304a98cee827f2d10a6ed06a4507ee6ebe4b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>