# 计组自测题整理



## 第一章 概论

* 1、下列选项中，描述浮点数操作速度指标的是 

  * **MFLOPS**

  

* 2、在系统总线的数据线上，不可能传输的是

  *  **握手（应答）信号**

  

* 3、完整的计算机系统包括 

  * **配套的硬件系统和软件系统**

  

* 4、中央处理器是指（）

  * **运算器和控制器**



* 5、计算机的存储系统是指

  * **Cache、主存储器与辅助存储器**

    

* 6、计算机硬件能够直接执行的是（）

  * **机器语言**

  

* 7、用于科学计算的计算机中，标志系统性能的主要参数是（）

  * **MFLOPS**

  

* 8、系统总线中地址线的作用是（）

  * **用于指定主存单元和I/O设备接电路的地址**

  

* 9、挂接在总线上的多个部件（）

  * **只能分时向总线发送数据，但可同时从总线接收数据**



* 10、对计算机的软硬件资源进行管理，是（）的功能

  * **操作系统**

  

* 11、根据冯·诺依曼模型，（）被存在存储器中

  * **数据和程序**

  

* 12、通常计算机的更新换代以（）为依据

  * **组成计算机基本电路的元器件**

  

* 13、冯·诺伊曼计算机结构的核心思想是（）

  * **存储程序**



* 14、下列能缩短程序执行时间的措施是（ ①②③ ）。

  * ①提高CPU的时钟频率
  * ②优化数据通路结构
  * ③对程序进行编译优化

  

* 15、某计算机主频为1.2GHz，包含4类指令，其中基准程序中，l类指令占50%，lI类指令占20%，类指令占10%，IV类指令占20%，这四类指令的CPI分别为2，3，4，5。则该机器的平均CPI为和MIPS为（）

  * **3 400**

  

* 16、程序P在计算机M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPI增加到原来的1.2倍，则P在M上的执行时间是（）

  * **16.8s**



* 17、假定计算机M1和M2具有相同的指令集体系结构，主频分别为1.5GHz和1.2GHz。在M1和M2上运行程序P，平均CP1分别为2和1，则程序P在M1和M2上运行时间的比值是（）
  * **1.6**



## 第二章 数据的机器层次表示

* 1、冯.诺依曼结构计算机中数据采用二进制编码表示，其主要原因是（ ①②③ ）
  * ①二进制运算规则简单
  * ②制造两个稳态的物理器件较容易
  * ③便于用逻辑门电路实现算术运算



* 2、由3个1和5个0组成的8位二进制补码能表示的最小整数是（）

  * **-125**

  

* 3、设某寄存器内容为11111111，若它等于+127，则为（）

  * **移码**



* 4、下列选项中，最大的数为（ B ）
  * A.二进制数（11）
  * **B.十进制数（11）**
  * C.十六进制数（8）
  * D.八进制数（11）



* 5、假定编译器规定int和short类型长度分别为32位和16位，执行下列C语言语句: unsigned short x=65530;unsigned int y=x;则y的的机器数为（ B ）
  * A.0000 7FFAH
  * B.**0000 FFFAH**
  * C.FFFF 7FFAH
  * D.FFFF FFFAH
  * 解析：unsigned int 接入 unsigned short时，直接补零；接入 signed short时，补入符号



* 6、float型数据通常用IEEE754单精度浮点数格式表示，若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（）
  * **C1040000H**



* 7、float数据通常用IEEE 754单精度浮点数表示，假定两个float型变量x和y，分别存放在32位寄存器f1和f2中，若f（1）= CC90 0000H，f（2）=B0C0 000H，则x和y之间的关系为（）
  * **x<y且符号相同**



* 8、8.用汉明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则位数至少为
  （） 
  * **4 位**



* 9、数值X=（ab）10=（ba）16，其中a、b均为1~9的数符。则
  * **a=5 ，b=3**



* 10、设某机器数为10001000，则当其为原码时真值为 （），若其为反码则真值为 （） ， 若其为补码则真值为（） 
  * **-8	-119	-120**



* 11、11已知汉字“春"的国标码为**343AH**，则汉字区位码为**2026**，它的机内码为**B4BAH**



* 12、若采用奇校验，数据10101010的校验位为**1**



* 13、一个8位二进制整数，补码表示，且包含4个1和4个0，此时最小值为**-121**



* 14、若9BH表示移码，则其对应的十进制为**27** 



* 15、（0010 0000 0010 0000）8421= **2020**



* 16、采用十进制数字串表示时，-123的前分隔数字串字节长度为**4**，后嵌入数字串字节长度为**3** ，压缩的数字串字节长度为**2**



## 第三章 指令系统

* 1、某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后的目标地址是 **2008H**



* 2、偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址下列寻址方式中，不属于偏移寻址方式的是（）
  * **间接寻址**



* 3、执行一条一地址的加法指令共需要访问 **2** 次主存（包含取指令）



* 4、一个计算机系统采用32位单字长指令，地址码为12位，如果定义250条二地址指令，那么一地址指令有（ **24K** ）条
  * 250条二地址指令，最少op字段为8位，8+12+12=32位。扩展窗有6个，一次扩展一个地址码长度，故一地址指令=6×4K=24K。



* 5、某计算机存储器按照字（16位）编址，每取出一条指令后PC值自动加1，说明其指令长度是（ **2字节** ）



* 6、一条指令有128位，按字节编址，则读取这条指令后，PC的内容自动增加 （ **16** ）
  * 128位 = 16 字节，PC自增长度为指令长度，按字节编址，故增加16



* 7、在寄存器间接寻址方式中， 操作数应该在（ **主存单元** ）



* 8、直接寻址、间接寻址、立即寻址3种方式的指令执行速度由快至慢的排序（）、
  * **立即寻址、直接寻址、立即寻址**



* 9、为了缩短指令中某个地址码的位数，同时使指令的执行时间相对短的有效寻址方式为（）

  * **寄存器寻址**

  

* 10、在变址寄存器寻址方式中，若变址寄存器的内容是4E3CH，指令中的形式地址是63H，则它对应的有效地址是（）
  
  * **4E9Fh**



* 11、采用变址寻址可以扩大寻址范围，且（）
  * **变址寄存器的内容由用户确定，在程序执行过程中可以改变**



* 12、变址寻址和基址寻址的有效地址形成方式类似，但（）
  * **在程序执行过程中，基址寄存器的内容不能改变，而变址寄存器的内容可变**



* 13、支持浮动程序设计的寻址方式是（）
  * **相对寻址**



* 14、设相对寻址的转移指令占两字节，第一个字节是操作码，第二个字节是相对位移量（补码表示）。每当CPU从主存取出第一个字节时，即自动完成（PC）+1→PC。设当前PC的内容为2003H，要求转移到地址200AH，则该转移指令第二字节的内容应为（）
  * **05H**



* 15、设相对寻址的转移指令占两字节，第一个字节是操作码，第二个字节是相对位移量（补码表示）。每当CPU从主存取出第一个字节时，即自动完成（PC）+1 -PC。若PC的内容为2008H，要求转移到地址2001H，则该转移指令第二字节的内容应该为（） 
  * **F7H**



* 16、在存储器堆栈中，保持不变的是（）
  * **栈底**



* 17、在堆栈寻址方式中，设Acc为累加器，SP为堆指示器，M为SP指示的栈顶单元，如果进栈操作的动作顺序是（Acc）->M，（SP）-1 ->SP，那么出栈操作的动作顺序应该是
  * **（SP）+1 -> SP，（M）->Acc**
  * 解析：后进先出



* 18、要想使8位寄存器A中的高4位变为1，低4位不变，可使用（）
  * **A V F0H -> A**



* 19、程序控制类指令的功能是（）
  * 改变程序执行的顺序



* 20、下列不属于程序控制指令的是（C）
  * A.无条件转移指令
  * B.条件转移指令
  * **C.中断隐指令**
  * D.循环控制指令



* 21、将子程序返回值地址放在（）时，子程序允许嵌套和递归
  * **堆栈中**



* 22、I/O编址方式通常可分统一编址和独立编址，（）
  * **独立编址是指I/O地址和存储器地址分开，必须有专门的I/O指令对I/O地址进行访问**



## 第四章 数值的机器运算

* 1、在浮点数计算过程中，通常情况下计算机仍可以继续运行的是（A）
  * **A、尾数发生溢出**
  * B、阶码发生溢出



* 2、下列关于定点数和浮点数的叙述不正确的是:（B）
  * A.浮点数运算要分阶码部分和尾数部分，而且运算结果都要求规格化，故浮点运算步骤比定点运算步骤多，运算速度比定点运算的低，运算线路比定点运算的复杂。
  * **B.当浮点机和定点机中数的位数相同时，浮点数的表示范围比定点数的范围小得多。**
  * C.当浮点数为规格化数时，其相对精度远比定点数高。
  * D.在溢出的判断方法上，浮点数是对规格化数的阶码进行判断，而定点数是对数值本身进行判断。



* 3、设机器数字长为8位（含1位符号位）若A=-26，分别用**原码**和**补码**表示并右移三位后所对应的真值分别为: （）
  * **-3，-4**



* 4、在定点机种执行算数运算时，有时会发生溢出，其主要原因是（）
  * **运算结果无法表示**



* 5、已知 A=0.1011，B=-0.0101，则 [A+B]补为（）
  * **0.0110**



* 6、浮点数种（）的位数反映了浮点数的精度
  * **尾数**



* 7、设机器数字长8位（含1位符号位），若机器数DAH为补码，分别对其进行算术左移一位和算术右移一位，其结果分别为（）
  * **B4H，EDH**



* 8、下列描述不同码制机器数算数移位后的空位添补规则不正确的是:（A）
  * **A.补码右移后的空位用1添补**
  * B.负数的补码左移后的空位用0添补
  * C.负数的原码移位后的空位用0添补
  * D.正数的原码、补码移位后的空位用0添补
  * 解析：负数补码右移添1



* 9、在计算机中，对于正数，其三种机器数移位后符号位均不变，但若右移时最低数位丢1，可导致（）
  * 影响运算精度



* 10、两个n （n%2=0）位数，进行补码Booth两位乘，需要累加次数和位移次数为：（）
  * **n/2+1，n/2**



* 11、下列对算术移位和逻辑移位叙述错误的是:（C）
  * A.寄存器内容为01010011时，逻辑左移为10100110，算术左移为00100110
  * B.逻辑左移时，高位移丢，低位填0。逻辑右移时，低位移丢，高位填0
  * **C.寄存器内容为10110010时，逻辑右移为01011001，算术右移为11011011**
  * D.无符号数左移和右移均在空位补0



* 12、在补码定点加减法运算的溢出判别中，以下说法错误的是（D）
  * A.对于减法，符号不同的两个数相减可能发生溢出
  * B.对于加法，符号不同的两个数相加永不会发生溢出
  * C.对于减法，符号相同的两个数相减永不会发生溢出
  * **D.对于加法，符号相同的两个数相加必定发生溢出**



* 13、以下关于算术移位和逻辑移位的描述不正确的是（C）
  * A.无符号数的移位称为逻辑移位
  * B.逻辑左移时，高位丢失，低位添0
  * **C.逻辑右移时，低位丢失，高位添1**
  * D.有符号数的移位称为算术移位



* 14、ALU属于（）
  * **组合逻辑电路**



* 15、根据补码除法中加减交替法运算规则，欲确定商值，必须先比较被除数与除数大小，则以下说法中正确的是（D）
  * A.当被除数与除数同号时，做加法，若得到的余数与除数同号则表示“不够减”
  * B.当被除数与余数异号时，做加法，若得到的余数与除数同号则表示“够减”
  * C.当被除数与余数异号时，做减法，若得到的余数与除数异号则表示“够减”
  * **D.当被除数与除数同号时，做减法，若得到的余数与除数同号则表示“够减”**



* 16、已知x=-0.1011，y=0.1101，则[x/y]原为（）
  * **1.1101**



* 17、在计算机的浮点数加减运算中，规格化的作用是（A）
  * **A.增加有效数字的位数，提高运算精度**
  * B.判断结果是否溢出
  * C.对齐参与运算两数的小数点
  * D.减少运算步骤，提高运算速度



* 18、在浮点机中，（B）是隐含的
  * A、阶码
  * **B、基数**
  * C、数符
  * D、尾数



* 19、在计算机中的浮点数加减运算中，对阶的原则是（C）
  * A.加（减）数的阶码向被加（减）数的阶码看齐
  * B.被加（减）数的阶码向加（减）数的阶码看齐
  * **C.小阶码向大阶码看齐**
  * D.大阶码向小阶码看齐



* 20、在浮点数中，判断补码规格化形式的原则是（B）
  * A.尾数的符号位与最高数值位相同
  * **B.尾数的符号位与最高有效数值位不同**
  * C.尾数的最高数值位为1时，数符任意
  * D.阶符与数符不同



* 21、片74181和1片74182相配合，最快的进位组合是（B）
  * A.组（小组）内并行进位，组（小组）间串行进位
  * **B.组（小组）内并行进位，组（小组）间并行进位**
  * C.串行进位
  * D.组内串行进位，组间并行进位



* 22、以下关于74181芯片描述正确的是（B）
  * A.74181是只能完成算术运算的部件
  * **B.74181是能完成4位二进制算术运算与逻辑运算的部件**
  * C.74181是能完成4位十进制算术运算与逻辑运算的部件
  * D.74181是只能完成逻辑运算的部件



* 23、以下关于浮点数乘除法运算的描述错误的是（D）
  * A.商的阶码为被除数的阶码减去除数的阶码。
  * B.做除法时，若阶码为移码，阶码计算的结果需要加上偏置值。
  * C.做乘法时，若阶码为移码，阶码计算的结果需要减去偏置值。
  * **D.乘积的阶码应为相乘两数的阶码之差**



* 24、用8片74181和2片74182可实现（A）
  * **A、两级行波并行进位的32位ALU**
  * B、三级并行进位的64位ALU
  * C、三级行波并行进位的32位ALU
  * D、两级并行进位的64位ALU



* 25、运算器由许多部件组成，核心部件是（A）
  * **A、算术逻辑运算单元**
  * B、多路选择器
  * C、累加寄存器
  * D、数据总线



* 26、当定点运算发生溢出时，应进行（C）
  * A·向右规格化
  * B·向左规格化
  * **C·发出出错信息**
  * D·舍入处理



* 27、影响加法器运算速度的关键因素是（C）
  * A·门级电路延迟
  * B·元器件的运算速度
  * **C·进位的产生与传递**
  * D·各位的加法器速度都不相同





## 第五章 存储系统

* 1、（）层次主要解决了CPU和主存速度不匹配的问题
  * **高速缓冲存储器层次**



* 2、（）层次主要解决了主存容量不够的问题
  * **虚拟存储器层次**



* 3、动态RAM常用的三种刷新方式中不包括（D）
  * A、异步刷新
  * B、集中刷新
  * C、分散刷新
  * **D、静态刷新**



* 4、下列存储器中，CPU不能直接访问的是（D）
  * A.RAM
  * B.寄存器
  * C.cache
  * D.**硬盘**



* 5、一般的虚拟存储器系统是由（A）两级存储器构成
  * **A.主存-辅存**
  * B.寄存器-缓存
  * C.缓存-主存
  * D.缓存-辅存



* 6、某计算机字长为32位，按字节编址，采用小端方式存放数据。假定有一个double型变量，其机器数表示为11223344 5566 7788H。存放在从0000 8040H开始的连续存储单元中，则存储单元0000 8046H中存放的是（）
  * **22H**



* 7、某80×86计算机32位，按字节编址，采用**小端**方案存放数据。若语句int i= 0;对应指令的机器代码为C7 45 FC 00 00 00 00。语句int i=- 64;对应指令的机器代码是（）
  * **A.C7 45 FC C0 FF FF FF**
  * B.C7 45 FC 0C FF FF FF
  * C.C7 45 FC FF FF FF C0
  * D.C7 45 FC FF FF FF 0C



* 8、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（）
  * **2、30**



* 9、某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后的目标地址是（）
  * **2008H**



* 10、下列有关RAM和ROM的叙述中，正确的是（I & II）
  * **l:RAM是易失性存储器，ROM是非易失性存储器**
  * **II:RAM和ROM都是采用随机存取的方式进行信息访问**
  * III:RAM和ROM都可用作Cache
  * IV:RAM和ROM都需要进行刷新



* 11、所谓存储容量一般是指（A）
  * **A.主存存放二进制代码的总位数**
  * B.主存的芯片个数
  * C.主存的地址线数量
  * D.主存的数据线数量



* 12、下列各类存储器中，属于随机存取存储器的是（A）
  * **A.DRAM**
  * B.DVDROM
  * C.CDROM
  * D.HardDisk



* 13、以下存储器构成的体系结构中，存储器存取速度由慢到快的排列顺序是（A）
  * **A.辅存-主存一Cache一寄存器**
  * B.辅存-主存-寄存器一Cache
  * C.主存-辅存一Cache一寄存器
  * D.辅存―寄存器―主存-Cache



* 14、某SRAM芯片，其容量为16K×8位，则其数据线和地址线的条数分别为（C）
  * A.地址线和数据线均为14根
  * B.地址线16根，数据线8根
  * **C.地址线14根，数据线8根**
  * D.地址线和数据线均为8根



* 15、DRAM的刷新方式，是以（）为单位进行的
  * **行**



* 16、下列关于主存存取速度说法错误的是（D）
  * A.存取时间分读出时间和写入时间两种。
  * B.通常存取周期大于存取时间。
  * C.存取时间又称为存储器的访问时间，是指启动一次存储器操作到完成该操作所需的全部时间。
  * **D.存取周期(Memory Cycle Time)是指存储器进行连续两次独立的存储器操作所需的总时间。**



* 17、以下不属于主存基本组成的是（A）
  * **A.CU**
  * B.存储体
  * C.译码器
  * D.读写电路



* 18、某一静态RAM芯片，其容量为1Kx4位，除电源和接地端外，该芯片引出线的最少数目为（）
  * **16**
  * 解析：地址线10根+数据线4根+读写控制线WR+片选线1=16根。



* 19、下列说法错误的是（A）
  * **A.动态RAM的集成度低于静态RAM的集成度。**
  * B.静态RAM的价格比动态RAM的价格高。
  * C.动态RAM的速度比静态RAM的速度低。
  * D.动态RAM行、列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少。



* 20、计算机的存储系统采用分级方式主要是为了（C）
  * A.方便程序设计人员编程
  * B.方便计算机硬件扩展
  * **C.解决容量、速度、价格三者之间的矛盾。**
  * D.方便硬件更新换代



* 21、以下关于堆栈寻址的描述错误的是（C）
  * A.堆栈寻址要求计算机中设有堆栈。
  * B.可用内存来实现堆栈。
  * **C.可用硬盘来实现堆栈，称为硬堆栈。**
  * D.可用寄存器组来实现堆栈。



* 22、程序的执行过程中，Cache与主存的地址映射由（C）
  * A.操作系统管理。
  * B.程序员调度。
  * **C.硬件自动完成。**
  * D.软硬件共同完成。



* 23、为了提高存储器的带宽，可以采用的方式有（ABC）
  * **A.增加存储字长**
  * **B.缩短存储周期**
  * **C.增加存储体**
  * D.减少存储体



* 24、下列各类存储器中，存储信息在掉电后不易失的是（CD）
  * A.DRAM
  * B.SRAM
  * **C.Flash Memory**
  * **D.EPROM**



* 25、以下关于动态RAM和静态RAM刷新操作的描述正确的是（AB）
  * **A.静态RAM不需要刷新**
  * **B.动态RAM需要刷新**
  * C.动态RAM和静态RAM都需要刷新
  * D.动态RAM和静态RAM都不需要刷新





## 第六章 CPU

* 1、相对于微程序控制器,硬布线控制器的特点是（D）
  * A·指令执行速度慢，指令功能的修改和扩展容易
  * B·指令执行速度慢，指令功能的修改和扩展难
  * C·指令执行速度快，指令功能的修改和扩展容易
  * **D·指令执行速度快，指令功能的修改和扩展难**



* 2、下列存储器中，汇编语言程序员可见的是（B）
  * A·存储器地址寄存器(MAR)
  * **B·程序计数器(PC)**
  * C·存储器数据寄存器(MDR)
  * D·指令寄存器(IR)



* 3、某计算机主存空间为4GB,字长为32位,按字节编址，采用32位定长指令字格式,若指令按字边界对齐存放,则程序计数器(PC)和指令寄存器(IR)的位数至少为（）
  * **30、32**
  * 解析：指令按字边界对齐存放,指令字长32位。4GB=1GW,所以PC位数为30位，IR位数为32位。



* 5、冯·诺依曼结构计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（C）
  * A.指令操作码的译码结果
  * B.指令和数据的寻址方式
  * **C.指令周期的不同阶段**
  * D.指令和数据所在的存储单元



* 6、单周期处理器中所有指令的指令周期为一个时钟周期,下列关于单处理器的叙述中错误的是（A）
  * **A.可以采用单总线结构数据通路**
  * B.处理器时钟频率较低
  * C.在指令执行过程中控制信号不变
  * D.每条指令的CPI为1



* 7、某计算机的控制器采用微程序控制方式,微指令中的操作控制字段采用直接控制法,共有36个微命令,构成4个互斥类,分别包含7、8、15和6个微命令,则操作控制字段至少有（）
  * **36位**
  * 直接控制每一个微命令用一个二进制位表示



* 8、某计算机的控制器采用微程序控制方式,微指令中的操作控制字段采用最短编码法,共有36个微命令。则操作控制字段至少有（）
  * **6位**



* 9、某计算机的控制器采用微程序控制方式,微指令中的操作控制字段采用字段直接控制法,共有36个微命令,构成4个互斥类,分别包含7、8、15和6个微命令,则操作控制字段至少有（D）
  * **14位**



* 10、某计算机采用微程序控制器,共有32条指令,公用的取指微程序包含2条微指令,各指令对应的微程序平均由4条微指令组成,采用断定法(下址法)确定下一条微指令地址,则微指令中下址的位数至少是（）
  * **8位**
  * 解析：32条机器指令,每条指令对应的微程序由4条微指令组成,控制存储器需要32×4=128个单元,再加上公用的取指微程序2个单元,所以控制存储器至少要有130个单元,下址的位数至少是8位。



* 11、下列关于主存储器(MM)和控制存储器(CM)的叙述中错误的是（B）
  * A.MM在CPU外,CM在CPU内
  * **B.MM按地址访问,CM按内容访问**
  * C.MM存储指令和数据,CM存储微指令
  * D.MM—般用RAM和ROM实现,CM—般用ROM实现



* 12、在微指令的字段编码法中,操作控制字段的分段并非是任意的,下列说话正确的是（B）
  * A、把兼容的的微命令分在同一段内;
  * **B、一般每段要留出一个空状态;** 
  * C、把互斥的微命令放在不同段内;
  * D、以上都对。



* 13、在CPU中跟踪指令后继地址的寄存器是（B）
  * A.主存地址寄存器
  * **B.程序计数器**
  * C.指令寄存器
  * D.程序状态字寄存器



* 14、指令寄存器的位数取决于（B）
  * A.存储器的容量
  * **B.指令字长**
  * C.机器字长
  * D.存储字长



* 15、在计算机系统中,表征系统运行状态的部件是（D）

  * A.程序计数器
  * B.累加寄存器
  * C.中断寄存器
  * **D.程序状态字**

  

* 16、通用寄存器是（D）

  * A.可存放指令的寄存器
  * B.可存放程序状态字的寄存器
  * C.本身具有计数逻辑与移位逻辑的寄存器
  * **D.可编程指定多种功能的寄存器**



* 17、指令译码器的作用是对（B）进行译码
  * A.整条指令
  * B.指令的操作码字段
  * C.指令的地址
  * D.指令的操作数字段



* 18、微操作信号发生器的作用是（D）
  * A.从主存中取出指令
  * B.完成指令操作码的分析功能
  * C.产生控制时序
  * **D·产生各种微操作控制信号**



* 19、下列说法中正确的是（B）
  * A.指令周期等于机器周期
  * **B.指令周期大于机器周期**
  * C.指令周期小于机器周期
  * D.指令周期是机器周期的两倍



* 20、三级时序系统提供的三级时序信号是（B）
  * A.指令周期、机器周期、节拍
  * **B.机器周期、节拍、脉冲**
  * C.指令周期、机器周期、时钟周期
  * D.指令周期、微指令周期、时钟周期



* 21、时钟周期时序系统采用的时序信号是（C）
  * A.指令周期、机器周期、节拍
  * B.机器周期、节拍、脉冲
  * **C.指令周期、机器周期、时钟周期**
  * D.指令周期、微指令周期、时钟周期



* 22、采用同步控制的目的是（B）
  * A.提高执行速度
  * **B.简化控制时序**
  * C.满足不同操作对时间安排的需要
  * D.满足不同设备对时间安排的需要



* 23、异步控制常用于（A）
  * **A.CPU访问外围设备时**
  * B.微程序控制器中
  * C.CPU的内部控制中
  * D.主存的内部控制中



* 24、下列说法中正确的是（D）

  * A.采用微程序控制器是为了提高速度
  * B.控制存储器由高速RAM电路组成
  * C.微指令计数器决定指令执行顺序
  * **D.—条微指令放在控制存储器的一个单元中**

  

* 25、下列叙述中正确的是（B）

  * A.控制器产生的所有控制信号称为微指令
  * **B.微程序控制器比硬布线控制器更加灵活**
  * C.微处理器的程序称为微程序
  * D.采用微程序控制器的处理器称为微处理器
  * E.指令周期也称为CPU周期
  * F.采用微程序控制器是为了提高速度





## 第七章 总线

* 1、总线主设备是（A）

  * **A.掌握总线控制权的设备**
  * B.申请作为从设备的设备
  * C.被主设备访问的设备
  * D.总线裁决部件




* 2、总线复用可以（C）

  * A.提高总线的传输带宽
  * B.增加总线的功能
  * **C.减少总线中信号线的数量**
  * D.提高总线的负载能力



* 3、波特率是指传输线路上（）

  * **A.码元的传输速率**
  * B.有效数据的传输速率
  * C.校验数据的传输速率
  * D.比特率
  * 解析：考查波特率的概念。波特率是指码元的传输速率，即线路状态更改的次数。

  

* 4、计算机使用总线结构的主要优点是便于实现积木化，同时（C）

  * A.减少了信息传输量
  * B.提高了信息传输的速度
  * **C.减少了信息传输线的条数**
  * D.有利于芯片中布线



* 5、总线宽度与下列哪个选项有关（C）

  * A.控制线根数
  * B.地址线根数
  * **C.数据线根数**
  * D.以上都不对
  * 解析：考查总线宽度。总线宽度是总线上能够同时传输的数据位数，通常是指数据总线的根数。

  

* 6、总线按传送信息的类型可分为（B）

  * A.片内总线、系统总线和通信总线
  * **B.数据总线、地址总线和控制总线**
  * C.系统总线、内存总线和I╱o总线
  * D.ISA总线、vESA总线和PCI总线
  * 解析：考查系统总线类型。总线按传送信息的类型可分为数据总线、地址总线和控制总线。



* 7、在计算机系统中，多个系统部件之间信息传送的公共通路称为总线,就其所传送的信息的性质而言，下列（C）不是在公共通路上传送的信息
  * A.数据信息
  * B.地址信息
  * **C.系统信息**
  * D.控制信息



* 8、系统总线中地址线的功能是用于选择（D）
  * A.主存单元地址
  * B.I╱0端地址
  * C.外存地址
  * **D.主存单元地址或I╱o端地址**



* 9、间址寻址第一次访问内存所得到信息经系统总线的（A）传送到CPU
  * **A.数据总线**
  * B.地址总线
  * C.控制总线
  * D.总线控制器
  * 解析：考查间址寻址和地址总线。在间址寻址中，指令地址字段中的形式地址不是操作数的真正地址，而是操作数地址的地址，所以间址寻址需要两次访问内存，第一次访问内存取出操作数的地址，第二次访问内存取出操作数。即间址寻址第一次访问内存所得到的信息是操作数的有效地址，而地址线是用于选择主存单元地址和I╱o端口地址的，所以需要经过系统总线的地址总线传送到CPU。



* 10、在单机系统中，三总线结构计算机的总线系统组成是（C）
  * A.片内总线、系统总线和通信总线
  * B.数据总线、地址总线和控制总线
  * **C.系统总线、主存总线和I╱o总线**
  * D.ISA总线、vESA总线和PCI总线