 Address ; RegName ; Clk ; Rst ; Port ; Public ; Signal ; BitPos ; Default ; SW(R/W) ; HW(W) ; MCU(W) ; MISC ; Description 
 0x0000 ; BRXFSM_CNT; pclk ; reset_n ;;;;[31:19];13'h0; RO ;;;;
;;;;;;reg_brx_frcon_bcorr ; [18] ;1'h0; R/W ;;;;
;;;;;;reg_brx_frcon_fsm ; [17] ;1'h0; R/W ;;;;
;;;;;;reg_brx_frcon_all ; [16] ;1'h0; R/W ;;;;
;;;;;;; [15:13] ;3'b0; RO ;;;;
;;;;;;reg_scorr_early ; [12] ;1'h1; R/W ;;;;
;;;;;;reg_bcorr_end ; [11:6] ;6'h3C; R/W ;;;;
;;;;;;reg_scorr_start ; [5:0] ;6'h4; R/W ;;;;
 0x0004; BRXBARK_CONF; pclk ; reset_n ;;;;[31:22];10'h0; RO ;;;;
;;;;;; reg_lr_bcorr_pksrch_us; [21:16] ;6'h3C; R/W ;;;;
;;;;;; reg_bcorr_above_thr ; [15:12] ;4'h6; R/W ;;;;
;;;;;; reg_bcorr_above_cnt_thr ; [11:6] ;6'h6; R/W ;;;;
;;;;;; reg_bcorr_pksrch_us; [5:0] ;6'h10; R/W ;;;;
 0x0008; BRXERR_CONF; pclk ; reset_n ;;;;[31:26];6'h0; RO ;;;;
;;;;;;reg_check_err; [25:18] ;8'hFF; R/W ;;;;
;;;;;;reg_check_lengthbit; [17] ;1'b1; R/W ;;;;
;;;;;;reg_max_length; [16:0] ;17'hC00; R/W ;;;;
 0x000C; BRXDC_CONF; pclk ; reset_n ;;;;[31:2];30'h0; RO ;;;;
;;;;;;reg_stop_dcest; [1:0] ;2'h2; R/W ;;;;
 0x0010; BRXEQU_CONF; pclk ; reset_n ;;;;[31:24];8'h0; RO ;;;;
;;;;;; reg_equ_start_cnt; [23:16] ;8'h8; R/W ;;;;
;;;;;;; [15] ;1'b0; RO ;;;;
;;;;;;reg_equ_max_shift; [14:12] ;3'h5; R/W ;;;;
;;;;;;; [11] ;1'b0; RO ;;;;
;;;;;;reg_equ_min_shift; [10:8] ;3'h2; R/W ;;;;
;;;;;;reg_err_quant_thr; [7:5] ;3'h5; R/W ;;;;
;;;;;;reg_equ_out_scale; [4] ;1'b0; R/W ;;;;
;;;;;;; [3:1] ;3'b0; RO ;;;;
;;;;;;reg_equ_ena; [0] ;1'b1; R/W ;;;;
 0x0014; BRXEQU_TIM0; pclk ; reset_n ;;;;[31:28];4'h0; RO ;;;;
;;;;;; reg_equ_est_cnt; [27:16] ;12'hFFF; R/W ;;;;
;;;;;;; [15:12] ;4'b0; RO ;;;;
;;;;;; reg_equ_bypass_cnt; [11:0] ;12'h30; R/W ;;;;
 0x0018; BRXEQU_TIM1; pclk ; reset_n ;;;;[31:28];4'h0; RO ;;;;
;;;;;; reg_equ_st2_cnt; [27:16] ;12'h60; R/W ;;;;
;;;;;;; [15:12] ;4'b0; RO ;;;;
;;;;;; reg_equ_st1_cnt; [11:0] ;12'h30; R/W ;;;;
 0x001C; BRXEQU_TIM2; pclk ; reset_n ;;;;[31:28];4'h0; RO ;;;;
;;;;;; reg_equ_st4_cnt; [27:16] ;12'h100; R/W ;;;;
;;;;;;; [15:12] ;4'b0; RO ;;;;
;;;;;; reg_equ_st3_cnt; [11:0] ;12'hA0; R/W ;;;;
 0x0020; BRXEQU_TIM3; pclk ; reset_n ;;;;[31:28];4'h0; RO ;;;;
;;;;;; reg_equ_st6_cnt; [27:16] ;12'h0; R/W ;;;;
;;;;;;; [15:12] ;4'b0; RO ;;;;
;;;;;; reg_equ_st5_cnt; [11:0] ;12'h180; R/W ;;;;
 0x0024; BRXPHASE_CONF; pclk ; reset_n ;;;;[31:30];2'h0; RO ;;;;
;;;;;; reg_phase_comp_mode; [29:28] ;2'b11; R/W ;;;;
;;;;;;; [27:26] ;2'b0; RO ;;;;
;;;;;; reg_freq_shift; [25:24] ;2'b01; R/W ;;;;
;;;;;; reg_phase_start_cnt; [23:16] ;8'h1; R/W ;;;;
;;;;;; reg_phase_cck_adj; [15:14] ;2'h1; R/W ;;;;
;;;;;; reg_phase_qsk_adj; [13:12] ;2'h1; R/W ;;;;
;;;;;;; [11] ;1'b0; RO ;;;;
;;;;;; reg_phase_max_shift; [10:8] ;3'h7; R/W ;;;;
;;;;;;; [7] ;1'b0; RO ;;;;
;;;;;; reg_phase_min_shift; [6:4] ;3'h1; R/W ;;;;
;;;;;; reg_max_freq; [3:2] ;2'h0; R/W ;;;;
;;;;;; reg_dis_trace_freq; [1] ;1'h0; R/W ;;;;
;;;;;; reg_dis_coarse_freq; [0] ;1'h0; R/W ;;;;
 0x0028; BRXPHASE_TIM0; pclk ; reset_n ;;;;[31:28];4'h0; RO ;;;;
;;;;;; reg_phase_st2_cnt; [27:16] ;12'h40; R/W ;;;;
;;;;;;; [15:12] ;4'b0; RO ;;;;
;;;;;; reg_phase_st1_cnt; [11:0] ;12'h20; R/W ;;;;
 0x002C; BRXPHASE_TIM1; pclk ; reset_n ;;;;[31:28];4'h0; RO ;;;;
;;;;;; reg_phase_st4_cnt; [27:16] ;12'h100; R/W ;;;;
;;;;;;; [15:12] ;4'b0; RO ;;;;
;;;;;; reg_phase_st3_cnt; [11:0] ;12'h80; R/W ;;;;
 0x0030; BRXPHASE_TIM2; pclk ; reset_n ;;;;[31:28];4'h0; RO ;;;;
;;;;;; reg_phase_st6_cnt; [27:16] ;12'h0; R/W ;;;;
;;;;;;; [15:12] ;4'b0; RO ;;;;
;;;;;; reg_phase_st5_cnt; [11:0] ;12'h80; R/W ;;;;
 0x0034; BRXPHASE_TIM3; pclk ; reset_n ;;;;[31:12];20'h0; RO ;;;;
;;;;;; reg_phase_st7_cnt; [11:0] ;12'h0; R/W ;;;;
 0x0038; BRXPHASE_EVM; pclk ; reset_n ;;;phase_evm_head;[31:16];16'h0; RO ;;;;
;;;;;; phase_evm_data; [15:0] ;16'h0; RO ;;;;
 0x003C; BRXFREQ_OFFSET; pclk ; reset_n ;;;freq_offset_head;[31:16];16'h0; RO ;;;;
;;;;;; freq_offset_data; [15:0] ;16'h0; RO ;;;;
 0x0040; BRXTIM_CONF; pclk ; reset_n ;;;reg_tim_start_cnt;[31:20];12'h50; R/W ;;;;
;;;;;;; [19] ;1'b0; RO ;;;;
;;;;;; reg_tim_coeff; [18:12] ;7'd74; R/W ;;;;
;;;;;;; [11:10] ;2'b0; RO ;;;;
;;;;;; reg_tdelta_shift; [9:8] ;2'h2; R/W ;;;;
;;;;;; reg_ppm_shift; [7:6] ;2'h0; R/W ;;;;
;;;;;; reg_check_lock; [5:4] ;2'b01; R/W ;;;;
;;;;;; reg_head_lock; [3] ;1'b1; R/W ;;;;
;;;;;; reg_dis_trace_tdelta; [2] ;1'h0; R/W ;;;;
;;;;;; reg_dis_trace_ppm; [1] ;1'h0; R/W ;;;;
;;;;;; reg_dis_coarse_ppm; [0] ;1'h0; R/W ;;;;
 0x0044; BRXTIM_READ_DATA; pclk ; reset_n ;;;tim_ppm_data;[31:18];14'h0; RO ;;;;
;;;;;;; [17] ;1'b0; RO ;;;;
;;;;;; tim_ptr_data; [16:0] ;17'h0; RO ;;;;
 0x0048; BRXTIM_READ_HEAD; pclk ; reset_n ;;;tim_ppm_head;[31:18];14'h0; RO ;;;;
;;;;;;; [17] ;1'b0; RO ;;;;
;;;;;; tim_ptr_head; [16:0] ;17'h0; RO ;;;;
 0x004C; BRXSDF_CONF; pclk ; reset_n ;;;;[31:28];4'h0; RO ;;;;
;;;;;;; [27:25] ;3'b0; RO ;;;;
;;;;;; reg_short_sfd_bitwidth; [24:20] ;5'd16; R/W ;;;;
;;;;;;; [19:17] ;3'b0; RO ;;;;
;;;;;; reg_long_sfd_bitwidth; [16:12] ;5'd16; R/W ;;;;
;;;;;; reg_sfd_search_us; [11:0] ;12'd160; R/W ;;;;
 0x0050; BRXTIM_PPM_COM; pclk ; reset_n  ;;;; [31:15] ; 17'h0 ; RO ;;;;
;;;;;; reg_tim_correct_ptr; [14:9] ;6'd32; R/W ;;;;
;;;;;; reg_tim_ppm_correct; [8:0] ; 9'd0; R/W ;;;;
 0x0054 ; BRX_TEST ; pclk ; reset_n ;;;; [31:1] ; 31'h0 ; RO ;;;;
;;;; Not;;reg_brxclk_en;[0];1'h0;R/W;;;;
 0x0058 ; BRX_CORR_5P5 ; pclk ; reset_n ;;;; [31:17] ; 15'h0 ; RO ;;;;
;;;;;; reg_corr_5p5_en ; [16] ; 1'b0 ; R/W ;;;;
;;;;;; reg_corr_thres1 ; [15:8] ; 8'h50 ; R/W ;;;;
;;;;;; reg_corr_thres2 ; [7:0] ; 8'h52 ; R/W ;;;;
 0x005c ; BRXDUMP_CONF ; pclk ; reset_n ;;;; [31:4] ; 28'h0 ; RO ;;;;
;;;;;; reg_brx_mac_inf_sel;[3:0];4'h0;R/W;;;;
 0x0060 ; BRX_LR_SYNC ; pclk ; reset_n ;;;; [31:30] ; 2'h0 ; RO ;;;;
;;;;;; reg_lr_state_end_us;[29:24];6'd38;R/W;;;;
;;;;;; ;[23:22];2'd0;RO;;;;
;;;;;; reg_lr_state_start_us;[21:16];6'd12;R/W;;;;
;;;;;; reg_lr_state_thr;[15:12];4'h8;R/W;;;;
;;;;;; reg_lr_peak_enable;[11];1'b0;R/W;;;;
;;;;;; reg_lr_enable;[10];1'b0;R/W;;;;
;;;;;; reg_lr_bcorr_above_cnt_thr;[9:4];6'h5;R/W;;;;
;;;;;; reg_lr_bcorr_above_thr;[3:0];4'hA;R/W;;;;
 0x0064 ; BRX_LR_SDF ; pclk ; reset_n ;;;; [31:28] ; 4'h0 ; RO ;;;;
;;;;;; reg_lr_sfd_search_us;[27:16];12'h260;R/W;;;;
;;;;;; reg_lr_sfd_value;[15:0];16'h1ECA;R/W;;;;
 0x0068 ; BRX_LR_HEAD ; pclk ; reset_n ;;;; [31:20] ; 12'h0 ; RO ;;;;
;;;;;; reg_lr_headx2x4_thr;[19:16];4'h8;R/W;;;;
;;;;;; reg_lr_headx2_thr;[15:12];4'hE;R/W;;;;
;;;;;; reg_lr_headx4_thr;[11:8];4'hE;R/W;;;;
;;;;;; reg_lr_headx1x2_thr;[7:4];4'h8;R/W;;;;
;;;;;; reg_lr_headx1x4_thr;[3:0];4'h4;R/W;;;;
 0x006C ; BRX_LR_DET ; pclk ; reset_n ;;;; [31:23] ; 9'h0 ; RO ;;;;
;;;;;; reg_bcorr_shift;[22:20];3'h2;R/W;;;;
;;;;;; reg_lr_scorr_us;[19:16];4'hC;R/W;;;;
;;;;;; ;[15];1'b0;RO;;;;
;;;;;; reg_lr_above_win;[14:12];3'h2;R/W;;;;
;;;;;; reg_lr_above_cnt_enable;[11];1'b1;R/W;;;;
;;;;;; reg_lr_above_cnt;[10:8];3'h5;R/W;;;;
;;;;;; reg_lr_above_us_enable;[7];1'b1;R/W;;;;
;;;;;; reg_lr_above_us;[6:4];3'h4;R/W;;;;
;;;;;; ;[3];1'd0;RO;;;;
;;;;;; reg_lr_max_cnt_thr;[2:0];3'h2;R/W;;;;
 0x0070 ; BRX_LR_CONF ; pclk ; reset_n ;;;reg_lr_above_conf; [31:0] ; 32'h8C7 ; R/W ;;;;
 0x0074 ; BRX_LR_CONF1 ; pclk ; reset_n ;;;reg_lr_above_conf1; [31:0] ; 32'h043303 ; R/W ;;;;
 0x0078 ; BRX_LR_DET2 ; pclk ; reset_n ;;;; [31:23] ; 9'h0 ; RO ;;;;
;;;;;; reg_bcorr_shift2;[22:20];3'h7;R/W;;;;
;;;;;; reg_lr_scorr_us2;[19:16];4'h4;R/W;;;;
;;;;;; ;[15];1'b0;RO;;;;
;;;;;; reg_lr_above_win2;[14:12];3'h2;R/W;;;;
;;;;;; reg_lr_above_cnt_enable2;[11];1'b1;R/W;;;;
;;;;;; reg_lr_above_cnt2;[10:8];3'h5;R/W;;;;
;;;;;; reg_lr_above_us_enable2;[7];1'b1;R/W;;;;
;;;;;; reg_lr_above_us2;[6:4];3'h4;R/W;;;;
;;;;;; ;[3];1'd0;RO;;;;
;;;;;; reg_lr_max_cnt_thr2;[2:0];3'h2;R/W;;;;
 0x007C ; BRX_LR_SYNC2 ; pclk ; reset_n ;;;; [31:30] ; 2'h0 ; RO ;;;;
;;;;;; reg_lr_state_end_us2;[29:24];6'd38;R/W;;;;
;;;;;; ;[23:22];2'd0;RO;;;;
;;;;;; reg_lr_state_start_us2;[21:16];6'd12;R/W;;;;
;;;;;; reg_lr_state_thr2;[15:12];4'h8;R/W;;;;
;;;;;; reg_lr_peak_enable2;[11];1'b0;R/W;;;;
;;;;;; ;[10];1'b0;R/W;;;;
;;;;;; reg_lr_bcorr_above_cnt_thr2;[9:4];6'h5;R/W;;;;
;;;;;; reg_lr_bcorr_above_thr2;[3:0];4'hA;R/W;;;;
 0x0080 ; BRX_LR_WD0 ; pclk ; reset_n ;;;reg_lr_sfd_wd0; [31:0] ; 32'hFD57_5F77 ; R/W ;;;;
 0x0084 ; BRX_LR_WD1 ; pclk ; reset_n ;;;reg_lr_sfd_wd1; [31:0] ; 32'hFD57_5F74 ; R/W ;;;;
 0x0088 ; BRX_LR_WD2 ; pclk ; reset_n ;;;reg_lr_sfd_wd2; [31:0] ; 32'h7755_7577 ; R/W ;;;;
 0x008C ; BRX_LR_WD3 ; pclk ; reset_n ;;;reg_lr_sfd_wd3; [31:0] ; 32'h5557_7775 ; R/W ;;;;
 0x0090; BRXSDF_INV_CONF; pclk ; reset_n ;;;;[31:28];4'h0; RO ;;;;
;;;;;;; [27:25] ;3'b0; RO ;;;;
;;;;;; reg_inv_short_sfd_bitwidth; [24:20] ;5'd20; R/W ;;;;
;;;;;;; [19:17] ;3'b0; RO ;;;;
;;;;;; reg_inv_long_sfd_bitwidth; [16:12] ;5'd20; R/W ;;;;
;;;;;;; [11:2] ;10'b0; RO ;;;;
;;;;;; reg_inv_short_sfd_enable; [1] ;1'b1; R/W ;;;;
;;;;;; reg_inv_long_sfd_enable; [0] ;1'b1; R/W ;;;;
 0x0094; BRXSNR; pclk ; reset_n ;;;;[31:8];24'h0; RO ;;;;
;;;;;; bcorr_snr; [7:0] ;8'h0; RO ;;;;
 0x0098; BRXEQU_TIM0_LR; pclk ; reset_n ;;;;[31:28];4'h0; RO ;;;;
;;;;;; reg_equ_est_cnt_lr; [27:16] ;12'hFFF; R/W ;;;;
;;;;;; reg_equ_bypass_wait_lr; [15] ;1'h1; R/W ;;;;
;;;;;;; [14:12] ;4'b0; RO ;;;;
;;;;;; reg_equ_bypass_cnt_lr; [11:0] ;12'h30; R/W ;;;;
 0x0384 ; BRXDATE ; pclk ; reset_n ;;;; [31:28] ; 4'h0 ; R/W ;;;;
;;;;;;reg_brx_date;[27:0];28'h1910281;R/W;;;;
