TimeQuest Timing Analyzer report for serial
Tue Dec 04 17:05:49 2012
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clock'
 12. Slow 1200mV 85C Model Hold: 'clock'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clock'
 26. Slow 1200mV 0C Model Hold: 'clock'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clock'
 39. Fast 1200mV 0C Model Hold: 'clock'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; serial                                           ;
; Device Family      ; Cyclone IV GX                                    ;
; Device Name        ; EP4CGX15BF14C6                                   ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 532.2 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -0.879 ; -24.292            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.356 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -35.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                             ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.879 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.879 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.879 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.879 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.879 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.879 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.879 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.879 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.879 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.879 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.879 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.879 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.879 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.879 ; FSM:my_control|current_state[0] ; cin                             ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.879 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.810      ;
; -0.850 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.781      ;
; -0.850 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.781      ;
; -0.850 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.781      ;
; -0.850 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.781      ;
; -0.850 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.781      ;
; -0.850 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.781      ;
; -0.850 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.781      ;
; -0.850 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.781      ;
; -0.850 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.781      ;
; -0.850 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.781      ;
; -0.733 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.733 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.733 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.733 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.733 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.733 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.733 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.733 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.733 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.733 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.733 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.733 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.733 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.733 ; FSM:my_control|current_state[1] ; cin                             ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.733 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.664      ;
; -0.710 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.641      ;
; -0.710 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.641      ;
; -0.710 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.641      ;
; -0.710 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.641      ;
; -0.710 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.641      ;
; -0.710 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.641      ;
; -0.710 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.641      ;
; -0.710 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.641      ;
; -0.710 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.641      ;
; -0.710 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.641      ;
; -0.490 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.276      ; 1.761      ;
; -0.450 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 1.000        ; -0.064     ; 1.381      ;
; -0.395 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.064     ; 1.326      ;
; -0.372 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 1.000        ; -0.064     ; 1.303      ;
; -0.372 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.064     ; 1.303      ;
; -0.372 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.064     ; 1.303      ;
; -0.372 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.064     ; 1.303      ;
; -0.370 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.064     ; 1.301      ;
; -0.359 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.276      ; 1.630      ;
; -0.343 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.064     ; 1.274      ;
; -0.300 ; FSM:my_control|counter[1]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.231      ;
; -0.282 ; FSM:my_control|counter[2]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.213      ;
; -0.269 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.064     ; 1.200      ;
; -0.249 ; shift_reg:reg_B|q[6]            ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.419     ; 0.825      ;
; -0.239 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.064     ; 1.170      ;
; -0.228 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.159      ;
; -0.199 ; FSM:my_control|counter[0]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.130      ;
; -0.193 ; shift_reg:reg_sum|q[8]          ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.124      ;
; -0.188 ; shift_reg:reg_A|q[7]            ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; -0.065     ; 1.118      ;
; -0.099 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.030      ;
; -0.076 ; shift_reg:reg_sum|q[2]          ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.065     ; 1.006      ;
; -0.072 ; FSM:my_control|counter[3]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.003      ;
; -0.072 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.064     ; 1.003      ;
; -0.071 ; FSM:my_control|counter[3]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.064     ; 1.002      ;
; -0.069 ; shift_reg:reg_B|q[0]            ; cin                             ; clock        ; clock       ; 1.000        ; -0.064     ; 1.000      ;
; -0.066 ; shift_reg:reg_A|q[0]            ; cin                             ; clock        ; clock       ; 1.000        ; -0.064     ; 0.997      ;
; -0.058 ; shift_reg:reg_A|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.064     ; 0.989      ;
; -0.057 ; shift_reg:reg_B|q[5]            ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.988      ;
; -0.057 ; shift_reg:reg_A|q[2]            ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.988      ;
; -0.055 ; shift_reg:reg_A|q[1]            ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.986      ;
; -0.054 ; shift_reg:reg_A|q[3]            ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.985      ;
; -0.053 ; shift_reg:reg_A|q[6]            ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.984      ;
; -0.053 ; shift_reg:reg_B|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.064     ; 0.984      ;
; -0.052 ; shift_reg:reg_B|q[2]            ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.983      ;
; -0.052 ; shift_reg:reg_B|q[1]            ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.983      ;
; -0.052 ; shift_reg:reg_B|q[4]            ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.983      ;
; -0.051 ; shift_reg:reg_A|q[4]            ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.982      ;
; -0.040 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.064     ; 0.971      ;
; -0.035 ; shift_reg:reg_sum|q[1]          ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.065     ; 0.965      ;
; -0.025 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.064     ; 0.956      ;
; -0.022 ; shift_reg:reg_B|q[7]            ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.275      ; 1.292      ;
; 0.084  ; shift_reg:reg_sum|q[5]          ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.065     ; 0.846      ;
; 0.084  ; shift_reg:reg_sum|q[3]          ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.065     ; 0.846      ;
; 0.084  ; shift_reg:reg_sum|q[4]          ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.065     ; 0.846      ;
; 0.085  ; shift_reg:reg_sum|q[7]          ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.065     ; 0.845      ;
; 0.085  ; shift_reg:reg_sum|q[6]          ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.065     ; 0.845      ;
; 0.103  ; FSM:my_control|counter[0]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.064     ; 0.828      ;
; 0.108  ; cin                             ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.064     ; 0.823      ;
; 0.108  ; shift_reg:reg_B|q[3]            ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.823      ;
; 0.108  ; shift_reg:reg_A|q[5]            ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.823      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                             ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; cin                             ; cin                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.064      ; 0.580      ;
; 0.476 ; cin                             ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.697      ;
; 0.482 ; shift_reg:reg_B|q[3]            ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.703      ;
; 0.483 ; shift_reg:reg_A|q[5]            ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.704      ;
; 0.499 ; shift_reg:reg_sum|q[7]          ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.721      ;
; 0.499 ; shift_reg:reg_sum|q[3]          ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.721      ;
; 0.500 ; shift_reg:reg_sum|q[6]          ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.722      ;
; 0.500 ; shift_reg:reg_sum|q[5]          ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.722      ;
; 0.501 ; shift_reg:reg_sum|q[4]          ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.723      ;
; 0.527 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 0.748      ;
; 0.552 ; shift_reg:reg_B|q[7]            ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.419      ; 1.128      ;
; 0.565 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.064      ; 0.786      ;
; 0.574 ; shift_reg:reg_sum|q[2]          ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.796      ;
; 0.575 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 0.796      ;
; 0.577 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 0.000        ; 0.065      ; 0.799      ;
; 0.578 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.800      ;
; 0.579 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.801      ;
; 0.581 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.803      ;
; 0.585 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 0.000        ; 0.065      ; 0.807      ;
; 0.586 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.808      ;
; 0.587 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.809      ;
; 0.588 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.810      ;
; 0.589 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.811      ;
; 0.590 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 0.811      ;
; 0.591 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.813      ;
; 0.594 ; shift_reg:reg_A|q[4]            ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.815      ;
; 0.594 ; shift_reg:reg_B|q[1]            ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.815      ;
; 0.595 ; shift_reg:reg_A|q[6]            ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.816      ;
; 0.595 ; shift_reg:reg_A|q[3]            ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.816      ;
; 0.595 ; shift_reg:reg_A|q[2]            ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.816      ;
; 0.595 ; shift_reg:reg_B|q[5]            ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.816      ;
; 0.595 ; shift_reg:reg_B|q[4]            ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.816      ;
; 0.595 ; shift_reg:reg_B|q[2]            ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.816      ;
; 0.597 ; shift_reg:reg_A|q[1]            ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.818      ;
; 0.600 ; shift_reg:reg_A|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.821      ;
; 0.601 ; shift_reg:reg_B|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.822      ;
; 0.603 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.824      ;
; 0.613 ; shift_reg:reg_A|q[0]            ; cin                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.834      ;
; 0.614 ; shift_reg:reg_B|q[0]            ; cin                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.835      ;
; 0.619 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 0.840      ;
; 0.638 ; shift_reg:reg_sum|q[1]          ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.860      ;
; 0.668 ; FSM:my_control|counter[3]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.064      ; 0.889      ;
; 0.670 ; FSM:my_control|counter[3]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.891      ;
; 0.691 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.064      ; 0.912      ;
; 0.758 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 0.979      ;
; 0.796 ; shift_reg:reg_sum|q[8]          ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.018      ;
; 0.798 ; shift_reg:reg_A|q[7]            ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.019      ;
; 0.805 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.026      ;
; 0.806 ; FSM:my_control|counter[0]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.064      ; 1.027      ;
; 0.815 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 0.000        ; 0.064      ; 1.036      ;
; 0.824 ; shift_reg:reg_B|q[6]            ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; -0.276     ; 0.705      ;
; 0.826 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.047      ;
; 0.845 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.067      ;
; 0.846 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.068      ;
; 0.848 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.070      ;
; 0.852 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.074      ;
; 0.853 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.075      ;
; 0.854 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.076      ;
; 0.855 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.077      ;
; 0.857 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.079      ;
; 0.858 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.079      ;
; 0.867 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.419      ; 1.443      ;
; 0.883 ; FSM:my_control|counter[2]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.064      ; 1.104      ;
; 0.891 ; FSM:my_control|counter[1]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.064      ; 1.112      ;
; 0.893 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.114      ;
; 0.894 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 0.000        ; 0.065      ; 1.116      ;
; 0.901 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 0.000        ; 0.065      ; 1.123      ;
; 0.903 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.124      ;
; 0.905 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.419      ; 1.481      ;
; 0.954 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.175      ;
; 1.001 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.222      ;
; 1.222 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.443      ;
; 1.223 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.444      ;
; 1.223 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.444      ;
; 1.224 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.445      ;
; 1.224 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.445      ;
; 1.224 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.445      ;
; 1.225 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.446      ;
; 1.226 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.447      ;
; 1.226 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.447      ;
; 1.227 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.448      ;
; 1.227 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.448      ;
; 1.228 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.449      ;
; 1.228 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.449      ;
; 1.235 ; FSM:my_control|current_state[0] ; cin                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.456      ;
; 1.238 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.064      ; 1.459      ;
; 1.260 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.481      ;
; 1.261 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.482      ;
; 1.261 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.482      ;
; 1.262 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.483      ;
; 1.262 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.483      ;
; 1.262 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.483      ;
; 1.263 ; FSM:my_control|current_state[1] ; cin                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.484      ;
; 1.263 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.484      ;
; 1.264 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.485      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|counter[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|current_state[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|current_state[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; cin                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[8]          ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[6]            ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[7]            ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[7]            ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[0]          ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[1]          ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[2]          ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[3]          ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[4]          ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[5]          ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[6]          ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[7]          ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|counter[0]       ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|counter[1]       ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|counter[2]       ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|counter[3]       ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|current_state[0] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|current_state[1] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; cin                             ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[0]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[1]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[2]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[3]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[4]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[5]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[6]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[0]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[1]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[2]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[3]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[4]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[5]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[8]          ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~input|o                   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]     ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk       ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[6]|clk                  ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[7]|clk                  ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[7]|clk                  ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[0]|clk                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[1]|clk                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[2]|clk                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[3]|clk                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[4]|clk                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[5]|clk                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[6]|clk                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[7]|clk                ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cin|clk                         ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|counter[0]|clk       ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|counter[1]|clk       ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|counter[2]|clk       ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|counter[3]|clk       ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|current_state[0]|clk ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|current_state[1]|clk ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[0]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[1]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[2]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[3]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[4]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[5]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[6]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[0]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[1]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[2]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[3]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[4]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[5]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[8]|clk                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; A[*]      ; clock      ; 2.216  ; 2.690 ; Rise       ; clock           ;
;  A[0]     ; clock      ; 1.956  ; 2.393 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 2.128  ; 2.588 ; Rise       ; clock           ;
;  A[2]     ; clock      ; 2.190  ; 2.690 ; Rise       ; clock           ;
;  A[3]     ; clock      ; 1.686  ; 2.117 ; Rise       ; clock           ;
;  A[4]     ; clock      ; 2.147  ; 2.628 ; Rise       ; clock           ;
;  A[5]     ; clock      ; -0.129 ; 0.046 ; Rise       ; clock           ;
;  A[6]     ; clock      ; 2.206  ; 2.675 ; Rise       ; clock           ;
;  A[7]     ; clock      ; 2.216  ; 2.690 ; Rise       ; clock           ;
; B[*]      ; clock      ; 2.227  ; 2.693 ; Rise       ; clock           ;
;  B[0]     ; clock      ; 2.140  ; 2.629 ; Rise       ; clock           ;
;  B[1]     ; clock      ; 1.869  ; 2.334 ; Rise       ; clock           ;
;  B[2]     ; clock      ; 2.227  ; 2.693 ; Rise       ; clock           ;
;  B[3]     ; clock      ; 2.113  ; 2.542 ; Rise       ; clock           ;
;  B[4]     ; clock      ; 1.639  ; 2.074 ; Rise       ; clock           ;
;  B[5]     ; clock      ; 0.104  ; 0.227 ; Rise       ; clock           ;
;  B[6]     ; clock      ; 1.600  ; 2.059 ; Rise       ; clock           ;
;  B[7]     ; clock      ; 1.409  ; 1.865 ; Rise       ; clock           ;
; start     ; clock      ; 2.692  ; 3.140 ; Rise       ; clock           ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clock      ; 0.438  ; 0.272  ; Rise       ; clock           ;
;  A[0]     ; clock      ; -1.556 ; -1.974 ; Rise       ; clock           ;
;  A[1]     ; clock      ; -1.725 ; -2.161 ; Rise       ; clock           ;
;  A[2]     ; clock      ; -1.765 ; -2.232 ; Rise       ; clock           ;
;  A[3]     ; clock      ; -1.297 ; -1.708 ; Rise       ; clock           ;
;  A[4]     ; clock      ; -1.724 ; -2.168 ; Rise       ; clock           ;
;  A[5]     ; clock      ; 0.438  ; 0.272  ; Rise       ; clock           ;
;  A[6]     ; clock      ; -1.781 ; -2.218 ; Rise       ; clock           ;
;  A[7]     ; clock      ; -1.809 ; -2.259 ; Rise       ; clock           ;
; B[*]      ; clock      ; 0.230  ; 0.125  ; Rise       ; clock           ;
;  B[0]     ; clock      ; -1.732 ; -2.199 ; Rise       ; clock           ;
;  B[1]     ; clock      ; -1.471 ; -1.915 ; Rise       ; clock           ;
;  B[2]     ; clock      ; -1.804 ; -2.235 ; Rise       ; clock           ;
;  B[3]     ; clock      ; -1.705 ; -2.115 ; Rise       ; clock           ;
;  B[4]     ; clock      ; -1.252 ; -1.667 ; Rise       ; clock           ;
;  B[5]     ; clock      ; 0.230  ; 0.125  ; Rise       ; clock           ;
;  B[6]     ; clock      ; -1.186 ; -1.624 ; Rise       ; clock           ;
;  B[7]     ; clock      ; -1.034 ; -1.466 ; Rise       ; clock           ;
; start     ; clock      ; -1.036 ; -1.451 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sum[*]    ; clock      ; 6.618 ; 6.609 ; Rise       ; clock           ;
;  sum[0]   ; clock      ; 5.803 ; 5.756 ; Rise       ; clock           ;
;  sum[1]   ; clock      ; 5.928 ; 5.903 ; Rise       ; clock           ;
;  sum[2]   ; clock      ; 5.921 ; 5.879 ; Rise       ; clock           ;
;  sum[3]   ; clock      ; 5.717 ; 5.657 ; Rise       ; clock           ;
;  sum[4]   ; clock      ; 5.705 ; 5.648 ; Rise       ; clock           ;
;  sum[5]   ; clock      ; 5.799 ; 5.739 ; Rise       ; clock           ;
;  sum[6]   ; clock      ; 5.937 ; 5.895 ; Rise       ; clock           ;
;  sum[7]   ; clock      ; 6.618 ; 6.609 ; Rise       ; clock           ;
;  sum[8]   ; clock      ; 6.026 ; 5.990 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sum[*]    ; clock      ; 5.521 ; 5.462 ; Rise       ; clock           ;
;  sum[0]   ; clock      ; 5.616 ; 5.568 ; Rise       ; clock           ;
;  sum[1]   ; clock      ; 5.736 ; 5.710 ; Rise       ; clock           ;
;  sum[2]   ; clock      ; 5.729 ; 5.687 ; Rise       ; clock           ;
;  sum[3]   ; clock      ; 5.533 ; 5.471 ; Rise       ; clock           ;
;  sum[4]   ; clock      ; 5.521 ; 5.462 ; Rise       ; clock           ;
;  sum[5]   ; clock      ; 5.606 ; 5.544 ; Rise       ; clock           ;
;  sum[6]   ; clock      ; 5.745 ; 5.702 ; Rise       ; clock           ;
;  sum[7]   ; clock      ; 6.427 ; 6.416 ; Rise       ; clock           ;
;  sum[8]   ; clock      ; 5.831 ; 5.792 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 592.07 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.689 ; -18.594           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.310 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -35.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                              ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.689 ; FSM:my_control|current_state[0] ; cin                             ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.627      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.605      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.605      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.605      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.605      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.605      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.605      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.605      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.605      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.605      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.605      ;
; -0.574 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.574 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.574 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.574 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.574 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.574 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.574 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.574 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.574 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.574 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.574 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.574 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.574 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.574 ; FSM:my_control|current_state[1] ; cin                             ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.574 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.512      ;
; -0.553 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.491      ;
; -0.553 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.491      ;
; -0.553 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.491      ;
; -0.553 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.491      ;
; -0.553 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.491      ;
; -0.553 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.491      ;
; -0.553 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.491      ;
; -0.553 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.491      ;
; -0.553 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.491      ;
; -0.553 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.491      ;
; -0.334 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.256      ; 1.585      ;
; -0.282 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 1.000        ; -0.057     ; 1.220      ;
; -0.236 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 1.000        ; -0.057     ; 1.174      ;
; -0.236 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.057     ; 1.174      ;
; -0.236 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.057     ; 1.174      ;
; -0.236 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.057     ; 1.174      ;
; -0.232 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.057     ; 1.170      ;
; -0.229 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.256      ; 1.480      ;
; -0.214 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.057     ; 1.152      ;
; -0.189 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.057     ; 1.127      ;
; -0.167 ; FSM:my_control|counter[1]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.057     ; 1.105      ;
; -0.151 ; FSM:my_control|counter[2]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.057     ; 1.089      ;
; -0.129 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.057     ; 1.067      ;
; -0.123 ; shift_reg:reg_B|q[6]            ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.383     ; 0.735      ;
; -0.102 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.057     ; 1.040      ;
; -0.098 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 1.000        ; -0.057     ; 1.036      ;
; -0.082 ; FSM:my_control|counter[0]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.057     ; 1.020      ;
; -0.062 ; shift_reg:reg_sum|q[8]          ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.000      ;
; -0.057 ; shift_reg:reg_A|q[7]            ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.995      ;
; 0.025  ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.057     ; 0.913      ;
; 0.037  ; FSM:my_control|counter[3]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.057     ; 0.901      ;
; 0.046  ; shift_reg:reg_sum|q[2]          ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.892      ;
; 0.049  ; FSM:my_control|counter[3]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.057     ; 0.889      ;
; 0.050  ; FSM:my_control|current_state[0] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.057     ; 0.888      ;
; 0.053  ; shift_reg:reg_B|q[0]            ; cin                             ; clock        ; clock       ; 1.000        ; -0.057     ; 0.885      ;
; 0.056  ; shift_reg:reg_A|q[0]            ; cin                             ; clock        ; clock       ; 1.000        ; -0.057     ; 0.882      ;
; 0.058  ; shift_reg:reg_A|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.880      ;
; 0.060  ; shift_reg:reg_B|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.878      ;
; 0.063  ; shift_reg:reg_B|q[5]            ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.875      ;
; 0.063  ; shift_reg:reg_A|q[2]            ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.875      ;
; 0.065  ; shift_reg:reg_A|q[1]            ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.873      ;
; 0.067  ; shift_reg:reg_A|q[3]            ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.871      ;
; 0.068  ; shift_reg:reg_A|q[6]            ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.870      ;
; 0.069  ; shift_reg:reg_B|q[2]            ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.869      ;
; 0.069  ; shift_reg:reg_B|q[1]            ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.869      ;
; 0.069  ; shift_reg:reg_A|q[4]            ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.869      ;
; 0.069  ; shift_reg:reg_B|q[4]            ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.869      ;
; 0.072  ; FSM:my_control|counter[0]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.057     ; 0.866      ;
; 0.079  ; shift_reg:reg_sum|q[1]          ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.859      ;
; 0.086  ; FSM:my_control|counter[1]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.057     ; 0.852      ;
; 0.105  ; shift_reg:reg_B|q[7]            ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.256      ; 1.146      ;
; 0.183  ; shift_reg:reg_sum|q[4]          ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.755      ;
; 0.184  ; shift_reg:reg_sum|q[5]          ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.754      ;
; 0.184  ; shift_reg:reg_sum|q[3]          ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.754      ;
; 0.185  ; shift_reg:reg_sum|q[7]          ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.753      ;
; 0.185  ; shift_reg:reg_sum|q[6]          ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.753      ;
; 0.196  ; FSM:my_control|counter[0]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.057     ; 0.742      ;
; 0.205  ; cin                             ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.733      ;
; 0.205  ; shift_reg:reg_B|q[3]            ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.733      ;
; 0.205  ; shift_reg:reg_A|q[5]            ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.733      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                              ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; cin                             ; cin                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.318 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.519      ;
; 0.424 ; cin                             ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.625      ;
; 0.436 ; shift_reg:reg_B|q[3]            ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.637      ;
; 0.437 ; shift_reg:reg_A|q[5]            ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.638      ;
; 0.452 ; shift_reg:reg_sum|q[7]          ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.653      ;
; 0.452 ; shift_reg:reg_sum|q[3]          ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.653      ;
; 0.453 ; shift_reg:reg_sum|q[6]          ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.654      ;
; 0.453 ; shift_reg:reg_sum|q[5]          ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.654      ;
; 0.454 ; shift_reg:reg_sum|q[4]          ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.655      ;
; 0.475 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.676      ;
; 0.507 ; shift_reg:reg_B|q[7]            ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.383      ; 1.034      ;
; 0.517 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.718      ;
; 0.519 ; shift_reg:reg_sum|q[2]          ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.720      ;
; 0.520 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.721      ;
; 0.527 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.728      ;
; 0.532 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.733      ;
; 0.534 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.735      ;
; 0.535 ; shift_reg:reg_A|q[2]            ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.736      ;
; 0.535 ; shift_reg:reg_B|q[5]            ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.736      ;
; 0.535 ; shift_reg:reg_B|q[1]            ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.736      ;
; 0.536 ; shift_reg:reg_A|q[4]            ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.737      ;
; 0.536 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.737      ;
; 0.536 ; shift_reg:reg_B|q[4]            ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.737      ;
; 0.536 ; shift_reg:reg_B|q[2]            ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.737      ;
; 0.536 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.737      ;
; 0.537 ; shift_reg:reg_A|q[6]            ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.738      ;
; 0.537 ; shift_reg:reg_A|q[3]            ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.738      ;
; 0.537 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.738      ;
; 0.538 ; shift_reg:reg_A|q[1]            ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.739      ;
; 0.541 ; shift_reg:reg_B|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.742      ;
; 0.541 ; shift_reg:reg_A|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.742      ;
; 0.543 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.744      ;
; 0.544 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.745      ;
; 0.545 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.746      ;
; 0.545 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.746      ;
; 0.546 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.747      ;
; 0.548 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.749      ;
; 0.553 ; shift_reg:reg_B|q[0]            ; cin                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.754      ;
; 0.553 ; shift_reg:reg_A|q[0]            ; cin                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.754      ;
; 0.560 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.761      ;
; 0.582 ; shift_reg:reg_sum|q[1]          ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.783      ;
; 0.594 ; FSM:my_control|counter[3]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.795      ;
; 0.608 ; FSM:my_control|counter[3]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.809      ;
; 0.630 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.831      ;
; 0.692 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.893      ;
; 0.717 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.918      ;
; 0.718 ; FSM:my_control|counter[0]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.919      ;
; 0.729 ; shift_reg:reg_sum|q[8]          ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.930      ;
; 0.736 ; shift_reg:reg_A|q[7]            ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.937      ;
; 0.739 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.940      ;
; 0.751 ; shift_reg:reg_B|q[6]            ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; -0.256     ; 0.639      ;
; 0.752 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.953      ;
; 0.759 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.383      ; 1.286      ;
; 0.784 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.985      ;
; 0.785 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.986      ;
; 0.786 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.987      ;
; 0.788 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.989      ;
; 0.789 ; FSM:my_control|counter[2]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.990      ;
; 0.794 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.995      ;
; 0.795 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.996      ;
; 0.795 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.996      ;
; 0.797 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.998      ;
; 0.798 ; FSM:my_control|counter[1]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.999      ;
; 0.799 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.057      ; 1.000      ;
; 0.800 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.383      ; 1.327      ;
; 0.807 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.008      ;
; 0.816 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.017      ;
; 0.826 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.027      ;
; 0.835 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.036      ;
; 0.877 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.078      ;
; 0.918 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.119      ;
; 1.085 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.286      ;
; 1.086 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.287      ;
; 1.086 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.287      ;
; 1.087 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.288      ;
; 1.087 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.288      ;
; 1.087 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.288      ;
; 1.088 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.289      ;
; 1.089 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.290      ;
; 1.089 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.290      ;
; 1.090 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.291      ;
; 1.090 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.291      ;
; 1.091 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.292      ;
; 1.091 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.292      ;
; 1.101 ; FSM:my_control|current_state[0] ; cin                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.302      ;
; 1.104 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.057      ; 1.305      ;
; 1.126 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.327      ;
; 1.127 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.328      ;
; 1.127 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.328      ;
; 1.128 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.329      ;
; 1.128 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.329      ;
; 1.128 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.329      ;
; 1.129 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.330      ;
; 1.130 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.331      ;
; 1.130 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.057      ; 1.331      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|counter[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|current_state[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|current_state[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; cin                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[8]          ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[6]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[7]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[7]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[0]          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[1]          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[2]          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[3]          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[4]          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[5]          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[6]          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[7]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|counter[0]       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|counter[1]       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|counter[2]       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|counter[3]       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|current_state[0] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|current_state[1] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; cin                             ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[0]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[1]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[2]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[3]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[4]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[5]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[6]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[0]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[1]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[2]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[3]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[4]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[5]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[8]          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~input|o                   ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[6]|clk                  ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[7]|clk                  ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[7]|clk                  ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[0]|clk                ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[1]|clk                ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[2]|clk                ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[3]|clk                ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[4]|clk                ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[5]|clk                ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[6]|clk                ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[7]|clk                ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cin|clk                         ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|counter[0]|clk       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|counter[1]|clk       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|counter[2]|clk       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|counter[3]|clk       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|current_state[0]|clk ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|current_state[1]|clk ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[0]|clk                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[1]|clk                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[2]|clk                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[3]|clk                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[4]|clk                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[5]|clk                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[6]|clk                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[0]|clk                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[1]|clk                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[2]|clk                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[3]|clk                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[4]|clk                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[5]|clk                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[8]|clk                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; A[*]      ; clock      ; 1.921  ; 2.294 ; Rise       ; clock           ;
;  A[0]     ; clock      ; 1.672  ; 2.028 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 1.842  ; 2.194 ; Rise       ; clock           ;
;  A[2]     ; clock      ; 1.895  ; 2.275 ; Rise       ; clock           ;
;  A[3]     ; clock      ; 1.419  ; 1.775 ; Rise       ; clock           ;
;  A[4]     ; clock      ; 1.849  ; 2.212 ; Rise       ; clock           ;
;  A[5]     ; clock      ; -0.105 ; 0.074 ; Rise       ; clock           ;
;  A[6]     ; clock      ; 1.909  ; 2.265 ; Rise       ; clock           ;
;  A[7]     ; clock      ; 1.921  ; 2.294 ; Rise       ; clock           ;
; B[*]      ; clock      ; 1.927  ; 2.282 ; Rise       ; clock           ;
;  B[0]     ; clock      ; 1.844  ; 2.227 ; Rise       ; clock           ;
;  B[1]     ; clock      ; 1.594  ; 1.965 ; Rise       ; clock           ;
;  B[2]     ; clock      ; 1.927  ; 2.282 ; Rise       ; clock           ;
;  B[3]     ; clock      ; 1.817  ; 2.157 ; Rise       ; clock           ;
;  B[4]     ; clock      ; 1.380  ; 1.737 ; Rise       ; clock           ;
;  B[5]     ; clock      ; 0.107  ; 0.244 ; Rise       ; clock           ;
;  B[6]     ; clock      ; 1.351  ; 1.716 ; Rise       ; clock           ;
;  B[7]     ; clock      ; 1.182  ; 1.545 ; Rise       ; clock           ;
; start     ; clock      ; 2.357  ; 2.692 ; Rise       ; clock           ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clock      ; 0.384  ; 0.213  ; Rise       ; clock           ;
;  A[0]     ; clock      ; -1.317 ; -1.658 ; Rise       ; clock           ;
;  A[1]     ; clock      ; -1.480 ; -1.818 ; Rise       ; clock           ;
;  A[2]     ; clock      ; -1.515 ; -1.872 ; Rise       ; clock           ;
;  A[3]     ; clock      ; -1.075 ; -1.415 ; Rise       ; clock           ;
;  A[4]     ; clock      ; -1.472 ; -1.809 ; Rise       ; clock           ;
;  A[5]     ; clock      ; 0.384  ; 0.213  ; Rise       ; clock           ;
;  A[6]     ; clock      ; -1.529 ; -1.862 ; Rise       ; clock           ;
;  A[7]     ; clock      ; -1.558 ; -1.914 ; Rise       ; clock           ;
; B[*]      ; clock      ; 0.196  ; 0.072  ; Rise       ; clock           ;
;  B[0]     ; clock      ; -1.481 ; -1.848 ; Rise       ; clock           ;
;  B[1]     ; clock      ; -1.241 ; -1.596 ; Rise       ; clock           ;
;  B[2]     ; clock      ; -1.547 ; -1.879 ; Rise       ; clock           ;
;  B[3]     ; clock      ; -1.454 ; -1.780 ; Rise       ; clock           ;
;  B[4]     ; clock      ; -1.036 ; -1.378 ; Rise       ; clock           ;
;  B[5]     ; clock      ; 0.196  ; 0.072  ; Rise       ; clock           ;
;  B[6]     ; clock      ; -0.983 ; -1.333 ; Rise       ; clock           ;
;  B[7]     ; clock      ; -0.847 ; -1.194 ; Rise       ; clock           ;
; start     ; clock      ; -0.842 ; -1.187 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sum[*]    ; clock      ; 5.889 ; 5.868 ; Rise       ; clock           ;
;  sum[0]   ; clock      ; 5.203 ; 5.115 ; Rise       ; clock           ;
;  sum[1]   ; clock      ; 5.316 ; 5.252 ; Rise       ; clock           ;
;  sum[2]   ; clock      ; 5.306 ; 5.229 ; Rise       ; clock           ;
;  sum[3]   ; clock      ; 5.100 ; 5.048 ; Rise       ; clock           ;
;  sum[4]   ; clock      ; 5.087 ; 5.038 ; Rise       ; clock           ;
;  sum[5]   ; clock      ; 5.171 ; 5.121 ; Rise       ; clock           ;
;  sum[6]   ; clock      ; 5.323 ; 5.245 ; Rise       ; clock           ;
;  sum[7]   ; clock      ; 5.889 ; 5.868 ; Rise       ; clock           ;
;  sum[8]   ; clock      ; 5.389 ; 5.346 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sum[*]    ; clock      ; 4.921 ; 4.871 ; Rise       ; clock           ;
;  sum[0]   ; clock      ; 5.038 ; 4.950 ; Rise       ; clock           ;
;  sum[1]   ; clock      ; 5.146 ; 5.081 ; Rise       ; clock           ;
;  sum[2]   ; clock      ; 5.137 ; 5.060 ; Rise       ; clock           ;
;  sum[3]   ; clock      ; 4.934 ; 4.881 ; Rise       ; clock           ;
;  sum[4]   ; clock      ; 4.921 ; 4.871 ; Rise       ; clock           ;
;  sum[5]   ; clock      ; 5.001 ; 4.950 ; Rise       ; clock           ;
;  sum[6]   ; clock      ; 5.153 ; 5.075 ; Rise       ; clock           ;
;  sum[7]   ; clock      ; 5.719 ; 5.697 ; Rise       ; clock           ;
;  sum[8]   ; clock      ; 5.211 ; 5.167 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.051 ; -1.085            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -36.008                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                              ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.051 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; FSM:my_control|current_state[0] ; cin                             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.037     ; 1.001      ;
; -0.032 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.982      ;
; -0.032 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.982      ;
; -0.032 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.982      ;
; -0.032 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.982      ;
; -0.032 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.982      ;
; -0.032 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.982      ;
; -0.032 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.982      ;
; -0.032 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.982      ;
; -0.032 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.982      ;
; -0.032 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.982      ;
; 0.054  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; FSM:my_control|current_state[1] ; cin                             ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.896      ;
; 0.068  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.882      ;
; 0.164  ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.150      ; 0.973      ;
; 0.179  ; FSM:my_control|current_state[0] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.771      ;
; 0.207  ; FSM:my_control|current_state[0] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.743      ;
; 0.228  ; FSM:my_control|current_state[1] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.722      ;
; 0.228  ; FSM:my_control|current_state[1] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.722      ;
; 0.228  ; FSM:my_control|current_state[1] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.722      ;
; 0.228  ; FSM:my_control|current_state[1] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.722      ;
; 0.232  ; FSM:my_control|counter[1]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.718      ;
; 0.246  ; FSM:my_control|counter[2]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.704      ;
; 0.258  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.150      ; 0.879      ;
; 0.282  ; FSM:my_control|counter[1]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.668      ;
; 0.289  ; FSM:my_control|current_state[0] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.661      ;
; 0.295  ; FSM:my_control|counter[2]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.655      ;
; 0.303  ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.647      ;
; 0.307  ; shift_reg:reg_B|q[6]            ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.231     ; 0.449      ;
; 0.309  ; FSM:my_control|counter[0]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.641      ;
; 0.323  ; shift_reg:reg_sum|q[8]          ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.627      ;
; 0.325  ; shift_reg:reg_A|q[7]            ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.625      ;
; 0.348  ; FSM:my_control|counter[0]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.602      ;
; 0.384  ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.566      ;
; 0.397  ; FSM:my_control|current_state[0] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.553      ;
; 0.399  ; shift_reg:reg_sum|q[2]          ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.551      ;
; 0.399  ; FSM:my_control|counter[3]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.551      ;
; 0.400  ; shift_reg:reg_A|q[0]            ; cin                             ; clock        ; clock       ; 1.000        ; -0.037     ; 0.550      ;
; 0.400  ; FSM:my_control|counter[3]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.550      ;
; 0.402  ; shift_reg:reg_B|q[0]            ; cin                             ; clock        ; clock       ; 1.000        ; -0.037     ; 0.548      ;
; 0.405  ; shift_reg:reg_A|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.545      ;
; 0.407  ; shift_reg:reg_A|q[1]            ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.543      ;
; 0.407  ; shift_reg:reg_B|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.543      ;
; 0.409  ; shift_reg:reg_A|q[3]            ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.541      ;
; 0.409  ; shift_reg:reg_B|q[5]            ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.541      ;
; 0.409  ; shift_reg:reg_A|q[2]            ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.541      ;
; 0.410  ; shift_reg:reg_A|q[6]            ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.540      ;
; 0.410  ; shift_reg:reg_B|q[2]            ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.540      ;
; 0.410  ; shift_reg:reg_B|q[1]            ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.540      ;
; 0.411  ; shift_reg:reg_A|q[4]            ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.539      ;
; 0.411  ; shift_reg:reg_B|q[4]            ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.539      ;
; 0.412  ; shift_reg:reg_B|q[7]            ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.150      ; 0.725      ;
; 0.414  ; FSM:my_control|counter[0]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.536      ;
; 0.420  ; shift_reg:reg_sum|q[1]          ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.530      ;
; 0.422  ; FSM:my_control|counter[1]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.528      ;
; 0.489  ; shift_reg:reg_sum|q[4]          ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.461      ;
; 0.490  ; shift_reg:reg_sum|q[5]          ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.460      ;
; 0.490  ; shift_reg:reg_sum|q[3]          ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.460      ;
; 0.490  ; shift_reg:reg_sum|q[6]          ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.460      ;
; 0.491  ; shift_reg:reg_sum|q[7]          ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.459      ;
; 0.494  ; FSM:my_control|counter[0]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.037     ; 0.456      ;
; 0.502  ; shift_reg:reg_A|q[5]            ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.448      ;
; 0.503  ; shift_reg:reg_B|q[3]            ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.447      ;
; 0.503  ; cin                             ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.447      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                              ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cin                             ; cin                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.255 ; shift_reg:reg_B|q[3]            ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.376      ;
; 0.255 ; cin                             ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.376      ;
; 0.256 ; shift_reg:reg_A|q[5]            ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.377      ;
; 0.267 ; shift_reg:reg_sum|q[7]          ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shift_reg:reg_sum|q[6]          ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; shift_reg:reg_sum|q[5]          ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; shift_reg:reg_sum|q[4]          ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; shift_reg:reg_sum|q[3]          ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.271 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.392      ;
; 0.288 ; shift_reg:reg_B|q[7]            ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.231      ; 0.603      ;
; 0.296 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.417      ;
; 0.301 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.423      ;
; 0.304 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.307 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; shift_reg:reg_sum|q[2]          ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.434      ;
; 0.314 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.435      ;
; 0.316 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.437      ;
; 0.318 ; shift_reg:reg_A|q[4]            ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.439      ;
; 0.318 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.439      ;
; 0.319 ; shift_reg:reg_A|q[6]            ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.440      ;
; 0.319 ; shift_reg:reg_B|q[4]            ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.440      ;
; 0.319 ; shift_reg:reg_B|q[2]            ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.440      ;
; 0.319 ; shift_reg:reg_B|q[1]            ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.440      ;
; 0.320 ; shift_reg:reg_A|q[3]            ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.441      ;
; 0.320 ; shift_reg:reg_A|q[2]            ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.441      ;
; 0.320 ; shift_reg:reg_B|q[5]            ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.441      ;
; 0.321 ; shift_reg:reg_A|q[1]            ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.442      ;
; 0.322 ; shift_reg:reg_A|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.443      ;
; 0.324 ; shift_reg:reg_B|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.445      ;
; 0.327 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.448      ;
; 0.331 ; shift_reg:reg_A|q[0]            ; cin                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.452      ;
; 0.333 ; shift_reg:reg_B|q[0]            ; cin                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.454      ;
; 0.333 ; shift_reg:reg_sum|q[1]          ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.454      ;
; 0.335 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.456      ;
; 0.349 ; FSM:my_control|counter[3]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.470      ;
; 0.350 ; FSM:my_control|counter[3]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.471      ;
; 0.368 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.489      ;
; 0.404 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.525      ;
; 0.416 ; shift_reg:reg_A|q[7]            ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.537      ;
; 0.420 ; shift_reg:reg_sum|q[8]          ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.541      ;
; 0.426 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.547      ;
; 0.434 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.555      ;
; 0.439 ; FSM:my_control|counter[0]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.560      ;
; 0.442 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.563      ;
; 0.444 ; shift_reg:reg_B|q[6]            ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; -0.150     ; 0.378      ;
; 0.449 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.570      ;
; 0.454 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.577      ;
; 0.461 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.587      ;
; 0.475 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.596      ;
; 0.480 ; FSM:my_control|counter[2]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.601      ;
; 0.481 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.602      ;
; 0.484 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.231      ; 0.799      ;
; 0.485 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.606      ;
; 0.486 ; FSM:my_control|counter[1]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.607      ;
; 0.490 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.611      ;
; 0.494 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.231      ; 0.809      ;
; 0.500 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.621      ;
; 0.527 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.648      ;
; 0.679 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.800      ;
; 0.679 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.800      ;
; 0.679 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.800      ;
; 0.680 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.801      ;
; 0.680 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.801      ;
; 0.680 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.801      ;
; 0.681 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.802      ;
; 0.681 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.802      ;
; 0.681 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.802      ;
; 0.682 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.803      ;
; 0.682 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.803      ;
; 0.683 ; FSM:my_control|current_state[1] ; cin                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.804      ;
; 0.683 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.804      ;
; 0.683 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.804      ;
; 0.686 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.807      ;
; 0.688 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.809      ;
; 0.688 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.809      ;
; 0.689 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.810      ;
; 0.690 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.811      ;
; 0.690 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.811      ;
; 0.690 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.811      ;
; 0.691 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.812      ;
; 0.691 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.812      ;
; 0.691 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.812      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|counter[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|current_state[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; FSM:my_control|current_state[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; cin                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_A|q[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_B|q[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; shift_reg:reg_sum|q[8]          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[6]            ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|counter[0]       ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|counter[1]       ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|counter[2]       ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|counter[3]       ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|current_state[0] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; FSM:my_control|current_state[1] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[7]            ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[7]            ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[0]          ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[1]          ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[2]          ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[3]          ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[4]          ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[5]          ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[6]          ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[7]          ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; cin                             ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[0]            ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[1]            ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[2]            ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[3]            ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[4]            ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[5]            ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_A|q[6]            ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[0]            ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[1]            ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[2]            ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[3]            ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[4]            ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_B|q[5]            ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; shift_reg:reg_sum|q[8]          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[6]|clk                  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~input|o                   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]     ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk       ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cin|clk                         ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|counter[0]|clk       ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|counter[1]|clk       ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|counter[2]|clk       ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|counter[3]|clk       ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|current_state[0]|clk ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; my_control|current_state[1]|clk ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[0]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[1]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[2]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[3]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[4]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[5]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[6]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_A|q[7]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[0]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[1]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[2]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[3]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[4]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[5]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_B|q[7]|clk                  ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[0]|clk                ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[1]|clk                ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[2]|clk                ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[3]|clk                ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[4]|clk                ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[5]|clk                ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[6]|clk                ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[7]|clk                ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; reg_sum|q[8]|clk                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; A[*]      ; clock      ; 1.257  ; 1.878 ; Rise       ; clock           ;
;  A[0]     ; clock      ; 1.120  ; 1.701 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 1.181  ; 1.789 ; Rise       ; clock           ;
;  A[2]     ; clock      ; 1.240  ; 1.862 ; Rise       ; clock           ;
;  A[3]     ; clock      ; 0.954  ; 1.517 ; Rise       ; clock           ;
;  A[4]     ; clock      ; 1.178  ; 1.804 ; Rise       ; clock           ;
;  A[5]     ; clock      ; -0.078 ; 0.243 ; Rise       ; clock           ;
;  A[6]     ; clock      ; 1.236  ; 1.858 ; Rise       ; clock           ;
;  A[7]     ; clock      ; 1.257  ; 1.878 ; Rise       ; clock           ;
; B[*]      ; clock      ; 1.235  ; 1.855 ; Rise       ; clock           ;
;  B[0]     ; clock      ; 1.191  ; 1.822 ; Rise       ; clock           ;
;  B[1]     ; clock      ; 1.039  ; 1.637 ; Rise       ; clock           ;
;  B[2]     ; clock      ; 1.235  ; 1.855 ; Rise       ; clock           ;
;  B[3]     ; clock      ; 1.187  ; 1.776 ; Rise       ; clock           ;
;  B[4]     ; clock      ; 0.932  ; 1.492 ; Rise       ; clock           ;
;  B[5]     ; clock      ; 0.083  ; 0.372 ; Rise       ; clock           ;
;  B[6]     ; clock      ; 0.919  ; 1.514 ; Rise       ; clock           ;
;  B[7]     ; clock      ; 0.777  ; 1.340 ; Rise       ; clock           ;
; start     ; clock      ; 1.475  ; 2.068 ; Rise       ; clock           ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clock      ; 0.251  ; -0.065 ; Rise       ; clock           ;
;  A[0]     ; clock      ; -0.895 ; -1.461 ; Rise       ; clock           ;
;  A[1]     ; clock      ; -0.954 ; -1.545 ; Rise       ; clock           ;
;  A[2]     ; clock      ; -1.003 ; -1.601 ; Rise       ; clock           ;
;  A[3]     ; clock      ; -0.736 ; -1.284 ; Rise       ; clock           ;
;  A[4]     ; clock      ; -0.942 ; -1.539 ; Rise       ; clock           ;
;  A[5]     ; clock      ; 0.251  ; -0.065 ; Rise       ; clock           ;
;  A[6]     ; clock      ; -0.999 ; -1.597 ; Rise       ; clock           ;
;  A[7]     ; clock      ; -1.027 ; -1.630 ; Rise       ; clock           ;
; B[*]      ; clock      ; 0.104  ; -0.173 ; Rise       ; clock           ;
;  B[0]     ; clock      ; -0.962 ; -1.576 ; Rise       ; clock           ;
;  B[1]     ; clock      ; -0.816 ; -1.398 ; Rise       ; clock           ;
;  B[2]     ; clock      ; -0.998 ; -1.593 ; Rise       ; clock           ;
;  B[3]     ; clock      ; -0.958 ; -1.532 ; Rise       ; clock           ;
;  B[4]     ; clock      ; -0.715 ; -1.261 ; Rise       ; clock           ;
;  B[5]     ; clock      ; 0.104  ; -0.173 ; Rise       ; clock           ;
;  B[6]     ; clock      ; -0.687 ; -1.266 ; Rise       ; clock           ;
;  B[7]     ; clock      ; -0.566 ; -1.113 ; Rise       ; clock           ;
; start     ; clock      ; -0.571 ; -1.102 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sum[*]    ; clock      ; 4.006 ; 4.044 ; Rise       ; clock           ;
;  sum[0]   ; clock      ; 3.445 ; 3.437 ; Rise       ; clock           ;
;  sum[1]   ; clock      ; 3.529 ; 3.538 ; Rise       ; clock           ;
;  sum[2]   ; clock      ; 3.519 ; 3.518 ; Rise       ; clock           ;
;  sum[3]   ; clock      ; 3.352 ; 3.377 ; Rise       ; clock           ;
;  sum[4]   ; clock      ; 3.341 ; 3.366 ; Rise       ; clock           ;
;  sum[5]   ; clock      ; 3.385 ; 3.421 ; Rise       ; clock           ;
;  sum[6]   ; clock      ; 3.530 ; 3.532 ; Rise       ; clock           ;
;  sum[7]   ; clock      ; 4.006 ; 4.044 ; Rise       ; clock           ;
;  sum[8]   ; clock      ; 3.539 ; 3.593 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sum[*]    ; clock      ; 3.230 ; 3.254 ; Rise       ; clock           ;
;  sum[0]   ; clock      ; 3.334 ; 3.324 ; Rise       ; clock           ;
;  sum[1]   ; clock      ; 3.415 ; 3.422 ; Rise       ; clock           ;
;  sum[2]   ; clock      ; 3.405 ; 3.402 ; Rise       ; clock           ;
;  sum[3]   ; clock      ; 3.241 ; 3.265 ; Rise       ; clock           ;
;  sum[4]   ; clock      ; 3.230 ; 3.254 ; Rise       ; clock           ;
;  sum[5]   ; clock      ; 3.271 ; 3.304 ; Rise       ; clock           ;
;  sum[6]   ; clock      ; 3.416 ; 3.416 ; Rise       ; clock           ;
;  sum[7]   ; clock      ; 3.892 ; 3.928 ; Rise       ; clock           ;
;  sum[8]   ; clock      ; 3.421 ; 3.472 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.879  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -0.879  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -24.292 ; 0.0   ; 0.0      ; 0.0     ; -36.008             ;
;  clock           ; -24.292 ; 0.000 ; N/A      ; N/A     ; -36.008             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; A[*]      ; clock      ; 2.216  ; 2.690 ; Rise       ; clock           ;
;  A[0]     ; clock      ; 1.956  ; 2.393 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 2.128  ; 2.588 ; Rise       ; clock           ;
;  A[2]     ; clock      ; 2.190  ; 2.690 ; Rise       ; clock           ;
;  A[3]     ; clock      ; 1.686  ; 2.117 ; Rise       ; clock           ;
;  A[4]     ; clock      ; 2.147  ; 2.628 ; Rise       ; clock           ;
;  A[5]     ; clock      ; -0.078 ; 0.243 ; Rise       ; clock           ;
;  A[6]     ; clock      ; 2.206  ; 2.675 ; Rise       ; clock           ;
;  A[7]     ; clock      ; 2.216  ; 2.690 ; Rise       ; clock           ;
; B[*]      ; clock      ; 2.227  ; 2.693 ; Rise       ; clock           ;
;  B[0]     ; clock      ; 2.140  ; 2.629 ; Rise       ; clock           ;
;  B[1]     ; clock      ; 1.869  ; 2.334 ; Rise       ; clock           ;
;  B[2]     ; clock      ; 2.227  ; 2.693 ; Rise       ; clock           ;
;  B[3]     ; clock      ; 2.113  ; 2.542 ; Rise       ; clock           ;
;  B[4]     ; clock      ; 1.639  ; 2.074 ; Rise       ; clock           ;
;  B[5]     ; clock      ; 0.107  ; 0.372 ; Rise       ; clock           ;
;  B[6]     ; clock      ; 1.600  ; 2.059 ; Rise       ; clock           ;
;  B[7]     ; clock      ; 1.409  ; 1.865 ; Rise       ; clock           ;
; start     ; clock      ; 2.692  ; 3.140 ; Rise       ; clock           ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clock      ; 0.438  ; 0.272  ; Rise       ; clock           ;
;  A[0]     ; clock      ; -0.895 ; -1.461 ; Rise       ; clock           ;
;  A[1]     ; clock      ; -0.954 ; -1.545 ; Rise       ; clock           ;
;  A[2]     ; clock      ; -1.003 ; -1.601 ; Rise       ; clock           ;
;  A[3]     ; clock      ; -0.736 ; -1.284 ; Rise       ; clock           ;
;  A[4]     ; clock      ; -0.942 ; -1.539 ; Rise       ; clock           ;
;  A[5]     ; clock      ; 0.438  ; 0.272  ; Rise       ; clock           ;
;  A[6]     ; clock      ; -0.999 ; -1.597 ; Rise       ; clock           ;
;  A[7]     ; clock      ; -1.027 ; -1.630 ; Rise       ; clock           ;
; B[*]      ; clock      ; 0.230  ; 0.125  ; Rise       ; clock           ;
;  B[0]     ; clock      ; -0.962 ; -1.576 ; Rise       ; clock           ;
;  B[1]     ; clock      ; -0.816 ; -1.398 ; Rise       ; clock           ;
;  B[2]     ; clock      ; -0.998 ; -1.593 ; Rise       ; clock           ;
;  B[3]     ; clock      ; -0.958 ; -1.532 ; Rise       ; clock           ;
;  B[4]     ; clock      ; -0.715 ; -1.261 ; Rise       ; clock           ;
;  B[5]     ; clock      ; 0.230  ; 0.125  ; Rise       ; clock           ;
;  B[6]     ; clock      ; -0.687 ; -1.266 ; Rise       ; clock           ;
;  B[7]     ; clock      ; -0.566 ; -1.113 ; Rise       ; clock           ;
; start     ; clock      ; -0.571 ; -1.102 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sum[*]    ; clock      ; 6.618 ; 6.609 ; Rise       ; clock           ;
;  sum[0]   ; clock      ; 5.803 ; 5.756 ; Rise       ; clock           ;
;  sum[1]   ; clock      ; 5.928 ; 5.903 ; Rise       ; clock           ;
;  sum[2]   ; clock      ; 5.921 ; 5.879 ; Rise       ; clock           ;
;  sum[3]   ; clock      ; 5.717 ; 5.657 ; Rise       ; clock           ;
;  sum[4]   ; clock      ; 5.705 ; 5.648 ; Rise       ; clock           ;
;  sum[5]   ; clock      ; 5.799 ; 5.739 ; Rise       ; clock           ;
;  sum[6]   ; clock      ; 5.937 ; 5.895 ; Rise       ; clock           ;
;  sum[7]   ; clock      ; 6.618 ; 6.609 ; Rise       ; clock           ;
;  sum[8]   ; clock      ; 6.026 ; 5.990 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sum[*]    ; clock      ; 3.230 ; 3.254 ; Rise       ; clock           ;
;  sum[0]   ; clock      ; 3.334 ; 3.324 ; Rise       ; clock           ;
;  sum[1]   ; clock      ; 3.415 ; 3.422 ; Rise       ; clock           ;
;  sum[2]   ; clock      ; 3.405 ; 3.402 ; Rise       ; clock           ;
;  sum[3]   ; clock      ; 3.241 ; 3.265 ; Rise       ; clock           ;
;  sum[4]   ; clock      ; 3.230 ; 3.254 ; Rise       ; clock           ;
;  sum[5]   ; clock      ; 3.271 ; 3.304 ; Rise       ; clock           ;
;  sum[6]   ; clock      ; 3.416 ; 3.416 ; Rise       ; clock           ;
;  sum[7]   ; clock      ; 3.892 ; 3.928 ; Rise       ; clock           ;
;  sum[8]   ; clock      ; 3.421 ; 3.472 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sum[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; start          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; resetn         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sum[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; sum[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; sum[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; sum[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; sum[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; sum[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; sum[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; sum[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; sum[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0345 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0345 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sum[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; sum[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; sum[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; sum[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; sum[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; sum[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; sum[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; sum[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; sum[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00535 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00535 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sum[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; sum[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; sum[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; sum[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; sum[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; sum[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sum[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; sum[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; sum[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0548 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0548 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 162      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 162      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Tue Dec 04 17:05:45 2012
Info: Command: quartus_sta serial -c serial
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'serial.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.879
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.879       -24.292 clock 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.356         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -35.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.689
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.689       -18.594 clock 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.310         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -35.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.051
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.051        -1.085 clock 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -36.008 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 457 megabytes
    Info: Processing ended: Tue Dec 04 17:05:49 2012
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


