<snippet>
    <content><![CDATA[`timescale 1ns / 1ps
//===========================================================================
// COPYRIGHT(c)
// All rights reserved
//===========================================================================
// Module Name     :  ${1/\.v$//g}
// File   Name     :  ${1:$TM_FILENAME}
// Tool versions   :  vivado 2016.2
// Simulator       :  XSIM
// Description     :  ${2:}
//
//
//
// Author          :  Cheng Yang ( yangchengic@163.com )
//
//===========================================================================
// Revision Number :  V1.0.0
// Date of Change  :  ${3:}
// Modifier        :  Cheng Yang ( yangchengic@163.com )
// Description     :  File Created
//
//===========================================================================





module ${1/\.v$//g} ${4:
    #(
    //=======================================================================
    //                 PARAMETER
    //=======================================================================
    parameter

    )

    }(
    //=======================================================================
    //                 INPUT_AND_OUTPUT
    //=======================================================================
    input


);


    //=======================================================================
    //                 WIRE_AND_REG
    //=======================================================================





    //======================================================================
    //                 MAIN_CODE
    //======================================================================









endmodule



]]></content>
    <!-- Optional: Set a tabTrigger to define how to trigger the snippet -->
    <tabTrigger>filehead</tabTrigger>
    <!-- Optional: Set a scope to limit where the snippet will trigger -->
    <scope>source.verilog</scope>
</snippet>
