{
 "cells": [
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "# 1.Introction\n",
    "***\n",
    "Zynq 的本质特征，是它组合了\n",
    "* 双核 ARM Cortex-A9 处理器 \n",
    "* 一个传统的现场可编程门阵列逻辑部件（Field Programmable Gate Array，FPGA）\n",
    "\n",
    "在 Zynq上\n",
    "* ARM Cortex-A9 是一个应用级的处理器，能运行完整的像 Linux 这样的操作系统\n",
    "* 可编程逻辑是基于 Xilinx 7 系列的 FPGA 架构。\n",
    "\n",
    "这个架构实现了工业标准的 AXI 接口，在芯片的两个部分之间实现了**高带宽、低延迟**的连接。\n",
    "这意味着处理器和逻辑部分各自都可以发挥最佳的用途，而不会有在两个分立的芯片之间的那种接口开销。同时又能**获得系统被简化为单一芯片所带来的好处，包括物理尺寸和整体成本的降低。**"
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 1.1 Zynq 的片上系统\n",
    "***\n",
    "我们把 Zynq 描述为一个片上系统 （SoC）\n",
    "### Soc\n",
    "潜在的意思是说**单个硅芯片就可以用来实现整个系统的功能，而不是需要用几个不同的物理芯片来实现。**\n",
    "\n",
    "事实上有一大堆无可辩驳的理由来说明 SoC 比等价的分立元件系统要强！可以看一下图 1.1，这是关于板上系统和片上系统的简单图形化比较。\n",
    "![soc](soc.png)\n",
    "***\n",
    "*在过去，SoC 这个术语常用于指专用集成电路 （Application Specific Integrated\n",
    "Circuit，ASIC），它上面可以有数字的、模拟的和射频的元件，和混合信号模块组\n",
    "合起来来实现模拟 - 数字转换和数字 - 模拟转换 （ADC 和 DAC） 。\n",
    "单就数字部分而言，一块 SoC 可以组合上数字系统所有的功能：处理、高速逻辑、接口、存储器等\n",
    "等。所有这些功能也可以用物理上分立的器件来实现，然后在印刷电路板 （PCB）\n",
    "的层面上组合起来。SoC 的解决方案成本更低，能在不同的系统单元之间实现更快\n",
    "更安全的数据传输，具有更高的整体系统速度、更低的功耗、更小的物理尺寸和更\n",
    "好的可靠性。*\n",
    "\n",
    "基于 ASIC 的 SoC 的主要缺点有 **（一）开发时间和成本，以及 （二）缺乏灵活性。** 开发 ASIC 时不可重用的工程投入 （及成本）是巨大的，使得这种 SoC 类型只适合于大批量而且将来不需要升级的市场领域。基于 ASIC 的 SoC 的代表性例子包括在 PC、平板和智能手机上用的集成处理器。这些处理器典型地是由至少两个处理器核、存储器、图形处理器、接口和其他功能模块组合起来的，而且大批量生产出来用于寿命有限的产品中。\n",
    "\n",
    "ASIC SoC 的局限性导致它们不适用于很多应用，特别是当快速投入市场能力、\n",
    "灵活性和升级能力已经成为重要的关键因素。对于小批量或中批量的产品，ASIC\n",
    "SoC 也不是好的解决方案。\n",
    "***\n",
    "这种可编程芯片上的系统（System-on-Progammable-Chip）—— 一种在可编程、可重\n",
    "新配置的芯片上实现的特有的 SoC—— 的动力所在。一直以来，FPGA 是自然的选\n",
    "择。FPGA 天生就是可以被配置来实现任何系统的灵活芯片，如果需要也可以来实现\n",
    "嵌入式处理器。FPGA 还可以随心所欲地重新配置，和用 ASIC 来实现 SoC 相比，FPGA\n",
    "能构成更为基础灵活的平台。在一个需要系统升级的应用中部署 FPGA 几乎就是没有\n",
    "风险的\n",
    "***\n",
    "### ZYNQ\n",
    "现在，Zynq 提供了更理想的用于实现灵活的 SoC 的平台：Xilinx 将其包装成\n",
    "“ 全可编程 SoC （All-Programmable SoC，APSoC）”，这个词完美地阐述了它的\n",
    "能力。第二章会仔细阐述 Zynq 的架构，在此之前有必要先从图 1.2 看一下架构的高\n",
    "层模型。\n",
    "\n",
    "从中可以注意到 Zynq 是由两个主要部分组成的：一个由双核 ARM CortexA9 构成的**处理系统 （PS）**，和一个等价于一片 FPGA 的**可编程逻辑 （PL）**部分。它还具有集成的存储器、各种外设和高速通信接口。**\n",
    "![struct](zynq_struct.png)\n",
    "***\n",
    "* PL 部分用来实现高速逻辑、算术和数据流子系统是很理想的，\n",
    "* PS 支持软件程序和 / 或操作系统，这就意味着任何被设计的系统的整个功能可以恰当地在硬件和软件之间做出划分。\n",
    "\n",
    "PL 和 PS 之间的链接采用了工业标准的高级可扩展接口（Advanced eXtensible Interface，AXI）连接方式。这些功能的更详细的资料\n",
    "会随着本书的展开而呈现。\n"
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 1.2 嵌入式 SoC 的简单剖析\n",
    "一开始的时候，有必要明确本书所讨论的数字系统类型的基本模型，就是和处理器配合的系统、存储器和外设，包括把各种单元连接在一起的总线。（这些就是\n",
    "**硬件系统**了，此刻我们先考虑一个非常简化的架构，更详细的会在后续的章节中加入进来）。这个硬件系统的模型如图 $1.3$ 所示：\n",
    "![](yj.png)\n",
    "***\n",
    "* **处理器**可以被看作是硬件系统的中央单元。\n",
    "* **软件系统**（软件“栈”）是运行在处理器上的，由应用程序 （通常是基于操作系统的）和一个更低的与硬件系统打交道的软件功能层组成的。\n",
    "\n",
    "系统单元之间的通信是通过互联进行的。这种互联可能是直接的、点对点链接，也可能是服务于多个单元的总线。如果是后者，就需要协议来管理总线访问。注意的是，尽管图 $1.3$ 所示是有外设连接着的单一总线，但是一个处理器可以具有多个总线连接。\n",
    "\n",
    "**外设是处理器之外的功能部件**，一般来说从事三种功能之一：\n",
    "* 协处理器—— 辅助主处理器的单元，往往是被优化用于特定任务\n",
    "* 与外部接口交互的核心，如连接到 LED 和开关、编解码器等等\n",
    "* 额外的存储器单元。\n",
    "\n",
    "本书后面，我们会更详细地讨论外设，而此刻，只要把**外设看作是可被设计、测试和集成进系统、还可以被 “ 封装 ” 以重用的分立的功能块。**\n",
    "\n",
    "\n",
    "***\n",
    "图 1.4 给出了把图 1.3 所示的硬件系统映射到图 1.2 所描绘的 Zynq 芯片上的样子。*两者的架构都被大大地简化了， 因为目前我们的目标只是从高层阐述嵌入式SoC是如何映射在 Zynq 芯片上的。互联是通过连接了 PS 和 PL 的 AXI 接口来实现的。* \n",
    "* PS 具有固定的架构，承载了处理器和系统存储区\n",
    "* PL 完全是灵活的，给了设计者一面 “ 空白画布 ” 来创建定制的外设，或重用标准外设。** \n",
    "![zynq1](zynq1.png)\n",
    "在图 1.4 的左边也能看到软件系统。软件是放在处理器那里的，也就是这里位于 Zynq 的 PS 里的 ARM Cortex-A9。软件系统由一连串的软件单元组成的，这个部分也会在本书的后续部分展开阐述。\n",
    "***"
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 1.3. 设计重用\n",
    "***\n",
    "*一个完整的嵌入式系统的开发是一个巨大的设计任务，在一个像 FPGA 或 Zynq芯片这样的平台上从事设计具有特别的优势，这会使得设计的过程更为直接。底层的 PL 硬件是结构化了的，而且它的性能特性是熟知的，并集成进了软件开发工具中了。进一步说，有了这样一个稳定、通用的开发平台，就可以做极为广阔的设计重用。*\n",
    "\n",
    "**知识产权 （Intellectual Property，IP）功能模块 —— 就是图 1.4 中的外设部件** —— 可以从 Xilinx 的库获得 （随着设计工具提供）来源，也可以从之前的项目中重用，或是从第三方或是从开源仓库获得，然后再集成起来形成系统的设计。\n",
    "\n",
    "**Zynq 是一块 SoC，具有大量的标准 IP**,这表明这些部件就不再需要重新设计了。  \n",
    "*以这样的方式提升了抽象层级，加上重用预先测试和验证过的部件，开发就能被加速，而成本就能被降低。就像人们常说的：“ 为什么要重新发明轮子呢？ ”。*\n",
    "\n",
    "*由于这种做法对于 SoC 设计哲学的重要性，本书的一个重要的内容就是设计重用。我们会考虑 IP 的各种来源，包括 Xilinx 库、产生自己的 IP 的机制，和第三方IP 来源。当然，仅仅只提及这些模块是不够的 —— 它们还得被集成进系统去，建立起恰当的连接和交互；因此我们还会讨论设计过程中用于IP集成方面的专用的工具和方法。最后，从设计元素的重用和分享角度看，把 IP“ 包装 ” 进工业标准的IP-XACT 格式也将会被提及。这些内容相应地是第十三和第十八章的主题。*"
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 1.4. 提升抽象层级\n",
    "***\n",
    "在各种软件和硬件设计过程中都存在的一种递归趋势是提升抽象的层级。动机很明显：如果对于一个清晰的设计输入，设计师用**较低的设计需要就能高效地创造出系统来，同时还支持稳健的测试过程，那这一定能大大加速设计的过程。**\n",
    "\n",
    "以 FPGA 和 Zynq 设计来说，**高级合成 （High Level Synthesis，HLS）** 的优势在于设计师可以用*比传统的寄存器传输级 （Register Transfer Level，RTL）方式* **少** 的细节数据来创建系统部件，而且不再需要依赖设计工具根据用户所提供的方向来推断逻辑并在可能的地方做优化。自然地，这样就需要对开发工具有一定程度的信任，工具必须是强壮的，可以产生出可重复的可信赖的设计。为了满足这样的需要，Xilinx 引入了 Vivado HLS 工具， 这是一个专门用于 Xilinx 芯片的高级合成开发工具。本书后续章节会介绍 Vivado HLS 和相关的设计方法。"
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 1.5. SoC 设计流\n",
    "***\n",
    "对于各种复杂程度的 SoC 设计流，人们提出过多种不同的模型，不过我们首先打算用非常简单的术语来定义 SoC 开发 （应用于 Zynq 上）的设计流。图 1.5 所示即为基本的流程。\n",
    "\n",
    "这里的每一个部分都会在本书后续的章节中展开并非常细致地加以讨论。而现在，简要的定义它们就够了。\n",
    "\n",
    "自然，和任何设计项目一样，**第一个阶段是定义所期望的系统行为，也就是从一系列需求中创建正确的需求规格**。这个阶段被描绘在图的顶端作为起点，它形成了后续开发的系统设计的基础。\n",
    "\n",
    "正如本章早前所提到的，Zynq 架构组合了 **ARM 处理器**（作为所设计的系统的**软件部分**）和 **FPGA 部分** （主要用于系统的**硬件部分**，不过如果需要的话，也可以在上面实现另一个处理器）。因此，**下一个重要的系统设计阶段就是把期望的功能恰当地划分成硬件和软件，并定义两个部分之间的接口**。当然，随着设计师逐步完成系统设计，这个划分还是可以被调整的。\n",
    "\n",
    "划分了系统之后，软件和硬件的开发在很大程度上可以同时进行。\n",
    "* 就硬件开发而言，任务是标识出实现设计所必须的功能模块，然后通过设计重用和新 IP 开发的某些组合将这些模块组装起来，并在模块间形成正确的连接。类似的，\n",
    "* 项目的软件功能可以通过开发定制代码或重用之前已有的软件来实现。\n",
    "\n",
    "软件和硬件都需要被验证，这也成为了开发过程中构成整体所必需的和重要的部分。\n",
    "\n",
    "最后，系统的硬件和软件部分必须按照规划阶段所定义的接口集成起来，然后来做进一步的 “ 全系统 ” 测试。\n",
    "\n",
    "第三章会仔细讨论这个设计流， 而第十章与第十一章会讨论基于 Zynq 的 SoC 设计\n",
    "![](zynq2.png)"
   ]
  }
 ],
 "metadata": {
  "kernelspec": {
   "display_name": "Python 3",
   "language": "python",
   "name": "python3"
  },
  "language_info": {
   "codemirror_mode": {
    "name": "ipython",
    "version": 3
   },
   "file_extension": ".py",
   "mimetype": "text/x-python",
   "name": "python",
   "nbconvert_exporter": "python",
   "pygments_lexer": "ipython3",
   "version": "3.7.7"
  }
 },
 "nbformat": 4,
 "nbformat_minor": 4
}
