# FPGA_CNN_Number_Recognition
本项目最终实现了一个基于CNN算法的数字识别系统，通过摄像头输入图像，并通过VGA接口将摄像头原图和识别结果输出到显示屏上。

1. 配合卷积神经网络输入层的数据尺寸要求，编写降采样模块，将112*112的采集区域图像压缩成28*28；
2. 完成降采样后的数据存储模块，将降采样的数据存储ZYNQ的BRAM；并对卷积神经网络参数进行定点化转换，存入ZYNQ的ROM IP；
3. 设计卷积层计算模块，根据卷积神经网络的卷积核尺寸，构造5*5的卷积矩阵，严格控制数据BRAM和参数ROM的读取时序，完成30个卷积核的卷积运算工作；
4. 对卷积层的结果进行激活处理，并对激活后的结果进行2*2最大值池化；
5. 基于池化后的数据，构造类摄像头的输出时序，利用 Video in to Stream 和 VDMA 将池化结果传输至 PS 端DDR3；
6. PS 端完成卷积神经网络的隐藏层和输出层运算，最终将识别结果通过AXI-LITE传输至PL端；PL 端驱动显示器，在显示画面中实现摄像头原图和识别结果的显示功能。
