<!doctype html><html lang="en"><head><meta charset="utf-8"><meta content="width=device-width,initial-scale=1" name="viewport"><title>Aula 11 - Arquiteturas RISC, CISC e EPIC</title><style>a,abbr,acronym,address,applet,article,aside,audio,b,big,blockquote,body,canvas,caption,center,cite,code,dd,del,details,dfn,div,dl,dt,em,embed,fieldset,figcaption,figure,footer,form,h1,h2,h3,h4,h5,h6,header,hgroup,html,i,iframe,img,ins,kbd,label,legend,li,mark,menu,nav,object,ol,output,p,pre,q,ruby,s,samp,section,small,span,strike,strong,sub,summary,sup,table,tbody,td,tfoot,th,thead,time,tr,tt,u,ul,var,video{margin:0;padding:0;border:0;font-size:100%;font:inherit;vertical-align:baseline}article,aside,details,figcaption,figure,footer,header,hgroup,menu,nav,section{display:block}body{line-height:1}blockquote,q{quotes:none}blockquote:after,blockquote:before,q:after,q:before{content:'';content:none}table{border-collapse:collapse;border-spacing:0}</style><style>:root{--main-bg:#282828;--main-fg:#ebdbb2;--main-fg-20:#ebdbb266;--main-fg-40:#ebdbb2dd;--main-primary:#fe8019;--main-primary-20:#fe801966}body{font-family:-apple-system,BlinkMacSystemFont,avenir next,avenir,segoe ui,helvetica neue,Adwaita Sans,Cantarell,Ubuntu,roboto,noto,helvetica,arial,sans-serif;min-height:100vh;display:flex;justify-content:center;background-color:var(--main-bg);color:var(--main-fg);line-height:1.35}.content{width:100%;max-width:960px;margin:2rem 1rem}.title{font-size:2.986rem;color:var(--main-primary);font-weight:700}.subtitle{font-size:1.2rem;margin-bottom:.5rem;opacity:.5}.subtitle-2{font-size:1.44rem;margin-top:2rem;margin-bottom:.5rem;font-weight:700}.class-date{opacity:.35}a,a:visited{color:var(--main-fg);text-decoration:none}a:hover{text-decoration:underline}ol,ul{margin-left:1rem}ol+p,ul+p{margin-top:1rem}li{margin-bottom:.5rem}li::marker{opacity:.6}</style><style>.md h1{font-size:2.986rem;color:var(--main-primary);font-weight:700}.md h2{font-size:2.074rem;margin:.8em 0 .4em 0;border-bottom:2px solid var(--main-primary-20)}.md h3{display:inline-block;font-size:1.44rem;margin-bottom:.2em;border-bottom:2px solid var(--main-fg-20)}.md .subtitle{margin-bottom:2rem}.md a,.md a:visited{text-decoration:underline;text-decoration-color:var(--main-fg-20)}.md .mermaid{display:flex;justify-content:center;margin-bottom:1rem;border:none}.md .mermaid svg{background-color:var(--main-fg-40)}.md table,.md td,.md th{border:1px solid var(--main-fg-20)}.md td,.md th{padding:.1rem .2rem}.md th{font-weight:700}.md p{margin-bottom:1rem}.md table{margin:0 auto 1rem auto}.md em{font-style:italic}.md strong{font-weight:700}.md pre{padding:.1rem .2rem;border:1px solid var(--main-fg-20);font-family:Consolas,Monaco,"Andale Mono","Ubuntu Mono",monospace}.md img{max-width:100%;margin:1rem auto;display:block;padding:1rem;background-color:var(--main-fg-20)}.md .mono{font-family:Consolas,Monaco,"Andale Mono","Ubuntu Mono",monospace}</style></head><body><div class="content md"><h1>Aula 11 - Arquiteturas RISC, CISC e EPIC</h1><p class="subtitle">03/11/2025</p><p>As duas principais famílias de arquiteturas de computadores são as RISC e CISC. Elas determinam a quantidade e complexidade das instruções suportadas nativamente por um chip.</p><ul><li>CISC (<strong>Complex</strong> Instruction Set Computer) refere-se a uma arquitetura de computador que utiliza um conjunto de instruções extenso e complexo. O objetivo desta arquitetura é minimizar o número de instruções por programa, sacrificando a quantidade de ciclos por instrução.</li><li>RISC (<strong>Reduced</strong> Instruction Set Computer) representa um design de processadores que utilizam um conjunto mais simples de instruções, que são executadas preferencialmente em um único ciclo de clock. Esse modelo procura reduzir a complexidade do hardware.</li></ul><p>Primeiramente, é necessário ressaltar que ambos os processadores conseguem executar qualquer programa de computador moderno, desde que este tenha sido compilado para sua arquitetura. A principal diferença entre as arquiteturas está na quantidade de instruções de máquina presentes no código de linguagem de máquina (executável .exe) da aplicação. Além disso, os processadores RISC podem utilizar o pipelining de forma mais eficiente, já que suas instruções possuem uma menor duração em média.</p><p>A tabela a seguir compara as arquiteturas com mais detalhes:</p><table><thead><tr><th></th><th>RISC</th><th>CISC</th></tr></thead><tbody><tr><td>Quantidade de instruções</td><td>Menor</td><td>Maior</td></tr><tr><td>Tipos de instruções</td><td>Simples e otimizadas</td><td>Complexas e especializadas</td></tr><tr><td>Conjuntos de arquiteturas</td><td>Arm, PowerPC e RISC-V</td><td>x86, IA-64 e IBM Z</td></tr><tr><td>Marcas de processadores</td><td>Qualcomm, Apple, MediaTek e Samsung</td><td>Intel e AMD</td></tr><tr><td>Exemplos de uso</td><td>Celulares, tablets, smartwatches, roteadores</td><td>Desktops e notebooks</td></tr></tbody></table><p>Arquiteturas CISC geralmente são mais complexas que as RISC, pois tem um conjunto de instruções mais complexo e mais numeroso, porém a diferença de complexidade entre as duas é mais teórica do que prática nos dias de hoje, já que ambas evoluíram para atender necessidades específicas e solucionar desvantagens.</p><p>No geral, arquiteturas RISC costumam ser mais eficientes em consumo de energia do que as CISC, pois é possível projetar chips que entendam menos instruções. Também é possível projetar CPUs do tipo CISC com menor consumo energético e menor geração de calor, como por exemplo processadores Intel Atom x86 para smartphones Android. No entanto, esse tipo de aplicação costuma ser menos comum no CISC.</p><h3>Exemplos de outras arquiteturas</h3><ul><li>EPIC (Explicitly Parallel Instruction Computing): foi desenvolvida como uma arquitetura de alto desempenho extremamente paralela. Ela depende de que o compilador reorganize o código no executável para o máximo de paralelismo possível enquanto o hardware foca em executar as instruções. Sua maior limitação foi a necessidade desses compiladores especializados, o que resultou em um hardware caro e com baixa quantidade de softwares disponíveis para ele</li><li>ZISC (Zero Instruction Set Computer): é uma arquitetura que se baseia nos princípios de correspondência de padrões e ausência de microinstruções. Esses chips são comparáveis a redes neurais, mas desenvolvidos no formato de hardware. É uma arquitetura que permite o hardware possuir uma capacidade de aprendizado de padrões e reconhecimento de lógica, mas com a limitação de poder ser não-determinística.</li></ul><script async type="module">import mermaid from"https://unpkg.com/mermaid@10/dist/mermaid.esm.min.mjs";document.addEventListener("DOMContentLoaded",mermaid.initialize({loadOnSave:!0}))</script></div></body></html>