Running: C:\Xilinx\14.7\ISE_DS\ISE\bin\nt64\unwrapped\fuse.exe -intstyle ise -incremental -o C:/P1P3 ZaBuZa/UTP 1er SEMESTRE 2015/ARQ DE COMPUTADORES/Xilinx/ProcesadorMonociclo/tb_PROCESAOR_isim_beh.exe -prj C:/P1P3 ZaBuZa/UTP 1er SEMESTRE 2015/ARQ DE COMPUTADORES/Xilinx/ProcesadorMonociclo/tb_PROCESAOR_beh.prj work.tb_PROCESAOR 
ISim P.20131013 (signature 0x7708f090)
Number of CPUs detected in this system: 4
Turning on mult-threading, number of parallel sub-compilation jobs: 8 
Determining compilation order of HDL files
Parsing VHDL file "C:/P1P3 ZaBuZa/UTP 1er SEMESTRE 2015/ARQ DE COMPUTADORES/Xilinx/ProcesadorMonociclo/UC.vhd" into library work
Parsing VHDL file "C:/P1P3 ZaBuZa/UTP 1er SEMESTRE 2015/ARQ DE COMPUTADORES/Xilinx/ProcesadorMonociclo/SUMADOR.vhd" into library work
Parsing VHDL file "C:/P1P3 ZaBuZa/UTP 1er SEMESTRE 2015/ARQ DE COMPUTADORES/Xilinx/ProcesadorMonociclo/SEU.vhd" into library work
Parsing VHDL file "C:/P1P3 ZaBuZa/UTP 1er SEMESTRE 2015/ARQ DE COMPUTADORES/Xilinx/ProcesadorMonociclo/RF.vhd" into library work
Parsing VHDL file "C:/P1P3 ZaBuZa/UTP 1er SEMESTRE 2015/ARQ DE COMPUTADORES/Xilinx/ProcesadorMonociclo/PC.vhd" into library work
Parsing VHDL file "C:/P1P3 ZaBuZa/UTP 1er SEMESTRE 2015/ARQ DE COMPUTADORES/Xilinx/ProcesadorMonociclo/MULTIPLEXOR.vhd" into library work
Parsing VHDL file "C:/P1P3 ZaBuZa/UTP 1er SEMESTRE 2015/ARQ DE COMPUTADORES/Xilinx/ProcesadorMonociclo/MEMORIAINSTRUCCION.vhd" into library work
Parsing VHDL file "C:/P1P3 ZaBuZa/UTP 1er SEMESTRE 2015/ARQ DE COMPUTADORES/Xilinx/ProcesadorMonociclo/ALU.vhd" into library work
Parsing VHDL file "C:/P1P3 ZaBuZa/UTP 1er SEMESTRE 2015/ARQ DE COMPUTADORES/Xilinx/ProcesadorMonociclo/PROCESADOR.vhd" into library work
Parsing VHDL file "C:/P1P3 ZaBuZa/UTP 1er SEMESTRE 2015/ARQ DE COMPUTADORES/Xilinx/ProcesadorMonociclo/tb_PROCESADOR.vhd" into library work
Starting static elaboration
Completed static elaboration
Compiling package standard
Compiling package std_logic_1164
Compiling package std_logic_arith
Compiling package std_logic_unsigned
Compiling package textio
Compiling architecture arqprocesador of entity SUMADOR [sumador_default]
Compiling architecture arqprocesador of entity PC [pc_default]
Compiling architecture arqprocesador of entity MEMORIAINSTRUCCION [memoriainstruccion_default]
Compiling architecture arqprocesador of entity UC [uc_default]
Compiling architecture arqprocesador of entity RF [rf_default]
Compiling architecture arqprocesador of entity MULTIPLEXOR [multiplexor_default]
Compiling architecture arqprocesador of entity SEU [seu_default]
Compiling architecture arqprocesador of entity ALU [alu_default]
Compiling architecture arqprocesador of entity PROCESADOR [procesador_default]
Compiling architecture behavior of entity tb_procesaor
Time Resolution for simulation is 1ps.
Waiting for 7 sub-compilation(s) to finish...
Compiled 24 VHDL Units
Built simulation executable C:/P1P3 ZaBuZa/UTP 1er SEMESTRE 2015/ARQ DE COMPUTADORES/Xilinx/ProcesadorMonociclo/tb_PROCESAOR_isim_beh.exe
Fuse Memory Usage: 34368 KB
Fuse CPU Usage: 1108 ms
