module DATA_SEL(
input[7:0] DataIn_bus, 
input[7:0] Resultado, 
input[7:0] sel_data_sel, 
input[7:0] Pc,   
output reg[7:0] Dato_Registro ); 
always@(sel_data_sel) 
case(sel_data_sel) 
    0: Dato_Registro <= DataIn_bus; 
    1: Dato_Registro <= Resultado; 
    2: Dato_Registro <= Pc; 

 
    default: Dato_Registro<=0; 
endcase 

    
endmodule
