# Basic Verilog and VHDL Codes

![Typing SVG](https://readme-typing-svg.demolab.com/?lines=Welcome+to+my+Repository!+🚀) 

This Repo contains basic Verilog and VHDL codes! This repository is designed to help you practice and understand fundamental concepts in digital design using Verilog and VHDL languages.

## ℹ️ Introduction

This repository provides simple yet effective examples of Verilog and VHDL code snippets. Whether you're a beginner looking to learn these hardware description languages or a seasoned engineer refreshing your skills, you'll find useful examples and explanations here.

## 📚TechStack

![My Skills](https://skillicons.dev/icons?i=replit,git,vscode,linux)

## 🌲Project Structure 

Explore various digital logic circuits and designs implemented in both Verilog and VHDL:
```
Basic-verilog-and-VHDL-codes
│   LICENSE
│   README.md
│
├── ALU
│   ├── ALU.v
│   └── ALU.vhdl
│
├── Arbitrary_seq_counter
│   ├── Arbitrary_seq_counter.v
│   └── Arbitrary_seq_counter.vhdl
│
├── BiDirectional_Buff
│   ├── BiDirectional_Buff.v
│   └── BiDirectional_Buff.vhdl
│
├── binar_counter_4bit
│   ├── binar_counter_4bit.v
│   └── binar_counter_4bit.vhdl
│
├── Binary_to_Gray
│   ├── Binary_to_Gray.v
│   └── Binary_to_Gray.vhdl
│
├── Carry_Look_Ahead_Adder
│   ├── Carry_Look_Ahead_Adder.v
│   └── Carry_Look_Ahead_Adder.vhdl
│
├── D_Flipflop
│   ├── D_Flipflop.v
│   └── D_Flipflop.vhdl
│
├── decade_counter
│   ├── decade_counter.v
│   └── decade_counter.vhdl
│
├── Decoder
│   ├── Decoder.v
│   └── Decoder.vhdl
│
├── Demux_dataflow
│   ├── Demux_dataflow.v
│   └── Demux_dataflow.vhdl
│
├── Dual_Port_ram
│   ├── Dual_Port_ram.v
│   └── Dual_Port_ram.vhdl
│
├── Encoder
│   ├── Encoder.v
│   └── Encoder.vhdl
│
├── Encoder8_3
│   ├── Encoder8_3.v
│   └── Encoder8_3.vhdl
│
├── Even_Parity
│   ├── Even_Parity.v
│   └── Even_Parity.vhdl
│
├── FIFO
│   ├── FIFO.v
│   └── FIFO.vhdl
│
├── Full_adder
│   ├── Full_adder.v
│   └── Full_adder.vhdl
│
├── Full_adder_struct
│   ├── Full_adder_struct.v
│   └── Full_adder_struct.vhdl
│
├── Full_subtractor
│   ├── Full_subtractor.v
│   └── Full_subtractor.vhdl
│
├── Generate_case
│   ├── Generate_case.v
│   └── Generate_case.vhdl
│
├── Generate_if_mux
│   ├── Generate_if_mux.v
│   └── Generate_if_mux.vhdl
│
├── Gray_To_Binary
│   ├── Gray_To_Binary.v
│   └── Gray_To_Binary.vhdl
│
├── Half_adder
│   ├── Half_adder.v
│   └── Half_adder.vhdl
│
├── half_adder_generator
│   ├── half_adder_generator.v
│   └── half_adder_generator.vhdl
│
├── Half_subtractor
│   ├── Half_subtractor.v
│   └── Half_subtractor.vhdl
│
├── JK_Flipflop
│   ├── JK_Flipflop.v
│   └── JK_Flipflop.vhdl
│
├── melay_101_110
│   ├── melay_101_110.v
│   └── melay_101_110.vhdl
│
├── MOD11_Counter_v
│   ├── MOD11_Counter_v.v
│   └── MOD11_Counter_v.vhdl
│
├── Moore_101&110
│   ├── Moore_101&110.v
│   └── Moore_101&110.vhdl
│
├── Multiplexer
│   ├── Multiplexer.v
│   └── Multiplexer.vhdl
│
├── Mux_81
│   ├── Mux_81.v
│   └── Mux_81.vhdl
│
├── Mux_And_Gate
│   ├── Mux_And_Gate.v
│   └── Mux_And_Gate.vhdl
│
├── N_Bit_Comparator
│   ├── N_Bit_Comparator.v
│   └── N_Bit_Comparator.vhdl
│
├── Odd_Parity
│   ├── Odd_Parity.v
│   └── Odd_Parity.vhdl
│
├── PIPO_shift_register
│   ├── PIPO_shift_register.v
│   └── PIPO_shift_register.vhdl
│
├── PISO_Shift_register
│   ├── PISO_Shift_register.v
│   └── PISO_Shift_register.vhdl
│
├── Priority_Encoder_8_3
│   ├── Priority_Encoder_8_3.v
│   └── Priority_Encoder_8_3.vhdl
│
├── priority_encoder
│   ├── priority_encoder.v
│   └── priority_encoder.vhdl
│
├── Ring_counter
│   ├── Ring_counter.v
│   └── Ring_counter.vhdl
│
├── Ripple_Carry_Adder
│   ├── Ripple_Carry_Adder.v
│   └── Ripple_Carry_Adder.vhdl
│
├── Sequence_detector
│   ├── Sequence_detector.v
│   └── Sequence_detector.vhdl
│
├── Single_port_ram
│   ├── Single_port_ram.v
│   └── Single_port_ram.vhdl
│
├── SIPO_Shift_register
│   ├── SIPO_Shift_register.v
│   └── SIPO_Shift_register.vhdl
│
├── SR_Flip_flop
│   ├── SR_Flip_flop.v
│   └── SR_Flip_flop.vhdl
│
├── T_Flipflop
│   ├── T_Flipflop.v
│   └── T_Flipflop.vhdl
│
├── Universal_logical_Shift_register
│   ├── Universal_logical_Shift_register.v
│   └── Universal_logical_Shift_register.vhdl
│
└── Universal_up_down_counter
    ├── Universal_up_down_counter.v
    └── Universal_up_down_counter.vhdl
```
## 🏃‍♂️‍➡️ Usage
Clone this repository:

```bash
git clone https://github.com/yugeshsivakumar/portfolio
```
Navigate to the project directory:

```bash
cd portfolio
```

## 📩 Contact

Feel free to reach out to me:

- **Email**: contact@yugesh.me

## 🛂 Contributing
If you'd like to contribute to this project, please fork the repository and create a pull request with your proposed changes.

## 🔑 License

This portfolio is licensed under the MIT License. See the [LICENSE](LICENSE) file for details.
