+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; U_SPI|U_SPI_CORE|wfifo                                                                                              ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_SPI|U_SPI_CORE|rfifo                                                                                              ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_SPI|U_SPI_CORE                                                                                                    ; 16    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_SPI                                                                                                               ; 83    ; 25             ; 65           ; 25             ; 41     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_I2C1|U_I2C_CORE|byte_controller|bit_controller                                                                    ; 27    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_I2C1|U_I2C_CORE|byte_controller                                                                                   ; 35    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_I2C1|U_I2C_CORE                                                                                                   ; 19    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_I2C1                                                                                                              ; 84    ; 25             ; 65           ; 25             ; 39     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_I2C0|U_I2C_CORE|byte_controller|bit_controller                                                                    ; 27    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_I2C0|U_I2C_CORE|byte_controller                                                                                   ; 35    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_I2C0|U_I2C_CORE                                                                                                   ; 19    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_I2C0                                                                                                              ; 84    ; 25             ; 65           ; 25             ; 39     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_INT_GEN                                                                                                           ; 82    ; 2              ; 36           ; 2              ; 99     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_UART|BRG                                                                                                          ; 18    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_UART|TOP|rx_fifo                                                                                                  ; 13    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_UART|TOP|tx_fifo                                                                                                  ; 13    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_UART|TOP                                                                                                          ; 16    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_UART                                                                                                              ; 84    ; 7              ; 45           ; 7              ; 37     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_PORT                                                                                                              ; 82    ; 2              ; 41           ; 2              ; 34     ; 2               ; 2             ; 2               ; 96    ; 0              ; 0            ; 0                ; 0                 ;
; U_RAMI|U_RAM128KB_DP|altsyncram_component|auto_generated|mux5                                                       ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RAMI|U_RAM128KB_DP|altsyncram_component|auto_generated|mux4                                                       ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RAMI|U_RAM128KB_DP|altsyncram_component|auto_generated|rden_decode_b                                              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RAMI|U_RAM128KB_DP|altsyncram_component|auto_generated|rden_decode_a                                              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RAMI|U_RAM128KB_DP|altsyncram_component|auto_generated|decode3                                                    ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RAMI|U_RAM128KB_DP|altsyncram_component|auto_generated|decode2                                                    ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RAMI|U_RAM128KB_DP|altsyncram_component|auto_generated                                                            ; 107   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RAMI|U_RAM128KB_DP                                                                                                ; 107   ; 34             ; 0            ; 34             ; 32     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RAMI                                                                                                              ; 82    ; 1              ; 25           ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RAMD                                                                                                              ; 82    ; 1              ; 10           ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_SDRAM                                                                                                         ; 83    ; 3              ; 14           ; 3              ; 56     ; 3               ; 3             ; 3               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; U_CSR_MTIME                                                                                                         ; 84    ; 2              ; 36           ; 2              ; 100    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_SLAVE_PORT                                                                                       ; 1142  ; 0              ; 0            ; 0              ; 1150   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[9].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[9].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[9].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[9].U_AHB_ARB                                                          ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[8].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[8].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[8].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[8].U_AHB_ARB                                                          ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[7].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[7].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[7].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[7].U_AHB_ARB                                                          ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[6].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[6].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[6].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[6].U_AHB_ARB                                                          ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[5].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[5].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[5].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[5].U_AHB_ARB                                                          ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[4].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[4].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[4].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[4].U_AHB_ARB                                                          ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[3].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[3].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[3].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[3].U_AHB_ARB                                                          ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[2].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[2].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[2].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[2].U_AHB_ARB                                                          ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[1].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[1].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[1].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[1].U_AHB_ARB                                                          ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[0].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[0].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[0].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[0].U_AHB_ARB                                                          ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_INTERCONNECT                                                                                     ; 1238  ; 0              ; 0            ; 0              ; 905    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX|U_AHB_MASTER_PORT                                                                                      ; 347   ; 0              ; 0            ; 0              ; 342    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_AHB_MATRIX                                                                                                        ; 1228  ; 646            ; 0            ; 646            ; 902    ; 646             ; 646           ; 646             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_BUS_M_AHB_DBGD                                                                                           ; 114   ; 2              ; 0            ; 2              ; 154    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_BUS_M_AHB_CPUD[0].U_BUS_M_AHB_CPUD                                                                       ; 114   ; 2              ; 0            ; 2              ; 154    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_BUS_M_AHB_CPUI[0].U_BUS_M_AHB_CPUI                                                                       ; 114   ; 2              ; 0            ; 2              ; 154    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_CHECK_FTYPE                                                           ; 32    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FCVT_I2F|U_ROUND_JUDGMENT                                             ; 13    ; 5              ; 0            ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FCVT_I2F                                                              ; 36    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FCVT_F2I|U_CHECK_FTYPE                                                ; 32    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FCVT_F2I|U_ROUND_JUDGMENT                                             ; 13    ; 5              ; 0            ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FCVT_F2I|U_FIND_1ST_ONE_IN_FRAC27                                     ; 27    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FCVT_F2I                                                              ; 36    ; 3              ; 0            ; 3              ; 37     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FLOAT32_FROM_INNER79|U_SHIFT_RIGHT_FRAC27_NORMAL                      ; 39    ; 12             ; 0            ; 12             ; 27     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FLOAT32_FROM_INNER79|U_FIND_1ST_ONE_IN_FRAC27_NORMAL                  ; 27    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FLOAT32_FROM_INNER79|U_FRAC27_ROUND_FRAC66_NORMAL|U_ROUND_JUDGMENT    ; 13    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FLOAT32_FROM_INNER79|U_FRAC27_ROUND_FRAC66_NORMAL                     ; 75    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FLOAT32_FROM_INNER79|U_SHIFT_RIGHT_FRAC27_SUBNORMAL                   ; 39    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FLOAT32_FROM_INNER79|U_FIND_1ST_ONE_IN_FRAC27_SUBNORMAL               ; 27    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FLOAT32_FROM_INNER79|U_FRAC27_ROUND_FRAC66_SUBNORMAL|U_ROUND_JUDGMENT ; 13    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FLOAT32_FROM_INNER79|U_FRAC27_ROUND_FRAC66_SUBNORMAL                  ; 75    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FLOAT32_FROM_INNER79|U_SHIFT_RIGHT_FRAC66                             ; 78    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FLOAT32_FROM_INNER79                                                  ; 87    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FADD_CORE_ADD|U_SHIFT_RIGHT_FRAC66_NORMALIZE                          ; 78    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FADD_CORE_ADD|U_FIND_1ST_ONE_IN_FRAC66_NORMALIZE                      ; 66    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FADD_CORE_ADD|U_SHIFT_RIGHT_FRAC66_MATCH_EXPO                         ; 78    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FADD_CORE_ADD                                                         ; 166   ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMUL_CORE|U_SHIFT_RIGHT_FRAC70                                        ; 82    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMUL_CORE|U_FIND_1ST_ONE_IN_FRAC70                                    ; 70    ; 0              ; 1            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMUL_CORE|U_FRAC70_ROUND_FRAC132|U_ROUND_JUDGMENT                     ; 13    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMUL_CORE|U_FRAC70_ROUND_FRAC132                                      ; 141   ; 0              ; 0            ; 0              ; 75     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMUL_CORE                                                             ; 166   ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_INNER79_FROM_FLOAT32_3|U_FIND_1ST_ONE_IN_FRAC66                       ; 66    ; 43             ; 0            ; 43             ; 12     ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_INNER79_FROM_FLOAT32_3                                                ; 32    ; 1              ; 0            ; 1              ; 79     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_INNER79_FROM_FLOAT32_2|U_FIND_1ST_ONE_IN_FRAC66                       ; 66    ; 43             ; 0            ; 43             ; 12     ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_INNER79_FROM_FLOAT32_2                                                ; 32    ; 1              ; 0            ; 1              ; 79     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_INNER79_FROM_FLOAT32_1|U_FIND_1ST_ONE_IN_FRAC66                       ; 66    ; 43             ; 0            ; 43             ; 12     ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_INNER79_FROM_FLOAT32_1                                                ; 32    ; 1              ; 0            ; 1              ; 79     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FSQRT_SPECIAL_NUMBER|U_CHECK_FTYPE_1                                  ; 32    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FSQRT_SPECIAL_NUMBER                                                  ; 40    ; 27             ; 3            ; 27             ; 38     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FDIV_SPECIAL_NUMBER|U_CHECK_FTYPE_2                                   ; 32    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FDIV_SPECIAL_NUMBER|U_CHECK_FTYPE_1                                   ; 32    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FDIV_SPECIAL_NUMBER                                                   ; 72    ; 27             ; 3            ; 27             ; 38     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMADD_SPECIAL_NUMBER|U_FADD_SPECIAL_NUMBER|U_CHECK_FTYPE_2            ; 32    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMADD_SPECIAL_NUMBER|U_FADD_SPECIAL_NUMBER|U_CHECK_FTYPE_1            ; 32    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMADD_SPECIAL_NUMBER|U_FADD_SPECIAL_NUMBER                            ; 72    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMADD_SPECIAL_NUMBER|U_FMUL_SPECIAL_NUMBER|U_CHECK_FTYPE_2            ; 32    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMADD_SPECIAL_NUMBER|U_FMUL_SPECIAL_NUMBER|U_CHECK_FTYPE_1            ; 32    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMADD_SPECIAL_NUMBER|U_FMUL_SPECIAL_NUMBER                            ; 72    ; 22             ; 3            ; 22             ; 38     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMADD_SPECIAL_NUMBER                                                  ; 105   ; 5              ; 0            ; 5              ; 39     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FADD_SPECIAL_NUMBER|U_CHECK_FTYPE_2                                   ; 32    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FADD_SPECIAL_NUMBER|U_CHECK_FTYPE_1                                   ; 32    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FADD_SPECIAL_NUMBER                                                   ; 72    ; 5              ; 0            ; 5              ; 38     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMUL_SPECIAL_NUMBER|U_CHECK_FTYPE_2                                   ; 32    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMUL_SPECIAL_NUMBER|U_CHECK_FTYPE_1                                   ; 32    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32|U_FMUL_SPECIAL_NUMBER                                                   ; 72    ; 27             ; 3            ; 27             ; 38     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32                                                                         ; 355   ; 48             ; 141          ; 48             ; 163    ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_DEBUG                                                                         ; 790   ; 10             ; 41           ; 10             ; 261    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_CSR_DBG                                                                       ; 142   ; 0              ; 0            ; 0              ; 481    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_CSR_INT                                                                       ; 159   ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_CSR                                                                           ; 497   ; 4              ; 0            ; 4              ; 439    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_PIPELINE                                                                      ; 380   ; 67             ; 65           ; 67             ; 561    ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_DATAPATH                                                                      ; 492   ; 9              ; 55           ; 9              ; 358    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FETCH                                                                         ; 111   ; 41             ; 40           ; 41             ; 146    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_CPU_TOP[0].U_CPU_TOP                                                                                     ; 454   ; 32             ; 0            ; 32             ; 198    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_DEBUG_TOP|U_DEBUG_DM                                                                                     ; 191   ; 11             ; 38           ; 11             ; 187    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_DEBUG_TOP|U_DEBUG_DTM_JTAG|U_DEBUG_CDC_DMI_RD                                                            ; 47    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_DEBUG_TOP|U_DEBUG_DTM_JTAG|U_DEBUG_CDC_DMI_WR                                                            ; 47    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_DEBUG_TOP|U_DEBUG_DTM_JTAG                                                                               ; 40    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC|U_DEBUG_TOP                                                                                                ; 155   ; 0              ; 1            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MMRISC                                                                                                            ; 344   ; 68             ; 1            ; 68             ; 246    ; 68              ; 68            ; 68              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_PLL|altpll_component|auto_generated                                                                               ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_PLL                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
