`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Module Name:    key_dect 
//////////////////////////////////////////////////////////////////////////////////
module key_dect(
	input clk50M,
	input reset_n,
	input [3:0] key,

 	output reg record_en,
	output reg play_en,  	
	output reg ddr_raddr_set,
	output reg ddr_waddr_set

    );

reg [15:0] down_counter;                 //按键按下寄存器
reg [15:0] up_counter;                 //按键松开寄存器

//按键按下处理程序
always @(posedge clk50M)
begin
   if (reset_n==1'b0) begin
	    down_counter<=0;
		 ddr_waddr_set<=1'b0;
		 record_en<=1'b0; 
	end
	else begin
	    if (key[0]==1'b1) begin                             //如果按钮没有按下，寄存器为0
	       down_counter<=0;
		    record_en<=1'b0;
       end 			 
	    else if ((key[0]==1'b0)& (down_counter<=16'hc350)) begin            
         ddr_waddr_set<=1'b1;                     //ddr的写地址复位           
			down_counter<=down_counter+1'b1;         //如果按钮按下并按下,计数  
			record_en<=1'b0;
		 end	
  	    else if (down_counter==16'hc351) begin                //按钮已按下，开始录音   
			down_counter<=down_counter;
		   record_en<=1'b1;
         ddr_waddr_set<=1'b0;  			
       end
   end 
end

//按键松开处理程序
always @(posedge clk50M)
begin
   if (reset_n==1'b0) begin
	    up_counter<=0;
		 ddr_raddr_set<=1'b0;
		 play_en<=1'b0; 
	end
	else begin
	    if (key[0]==1'b0) begin                              //如果按钮没有松开，寄存器为0
	       up_counter<=0;
			 play_en<=1'b0;
		 end
	    else if ((key[0]==1'b1)& (up_counter<=16'hc350)) begin            
         ddr_raddr_set<=1'b1;                     //ddr的写地址复位           
			up_counter<=up_counter+1'b1;             //如果按钮按下并按下,计数  
			play_en<=1'b0;
		 end
       else if (up_counter==16'hc351) begin                 //按钮已松开，开始播放
			up_counter<=up_counter;	
			play_en<=1'b1;	
         ddr_raddr_set<=1'b0;                               //ddr的写地址复位 			
		 end
    end 
end

endmodule
