Timing Analyzer report for gen
Sat Jan 29 23:29:59 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; gen                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.5%      ;
;     Processors 3-4         ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 269.54 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.710 ; -63.468            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.326 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -90.202                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.710 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.727      ;
; -2.692 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.709      ;
; -2.691 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.708      ;
; -2.609 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.626      ;
; -2.593 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.610      ;
; -2.590 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.607      ;
; -2.578 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.595      ;
; -2.560 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.577      ;
; -2.559 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.576      ;
; -2.552 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.569      ;
; -2.485 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.502      ;
; -2.477 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.494      ;
; -2.466 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.483      ;
; -2.461 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.478      ;
; -2.458 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.475      ;
; -2.453 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.470      ;
; -2.452 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.469      ;
; -2.446 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.463      ;
; -2.428 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.445      ;
; -2.427 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.444      ;
; -2.420 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 3.437      ;
; -2.305 ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.511     ; 2.792      ;
; -2.262 ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.511     ; 2.749      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.174 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.504      ;
; -2.163 ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.511     ; 2.650      ;
; -2.155 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.485      ;
; -2.151 ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.511     ; 2.638      ;
; -2.138 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.468      ;
; -2.119 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.449      ;
; -2.006 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.336      ;
; -2.006 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.511     ; 2.493      ;
; -1.987 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.317      ;
; -1.943 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.273      ;
; -1.938 ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.511     ; 2.425      ;
; -1.930 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.260      ;
; -1.921 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 2.938      ;
; -1.897 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 2.914      ;
; -1.888 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 2.905      ;
; -1.886 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 2.903      ;
; -1.882 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 2.800      ;
; -1.880 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 2.897      ;
; -1.874 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.204      ;
; -1.855 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.185      ;
; -1.850 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 2.867      ;
; -1.847 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.019      ; 2.864      ;
; -1.821 ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.511     ; 2.308      ;
; -1.798 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.128      ;
; -1.772 ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.511     ; 2.259      ;
; -1.691 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[0]                                                              ; clk          ; clk         ; 1.000        ; -0.395     ; 2.294      ;
; -1.673 ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.511     ; 2.160      ;
; -1.661 ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.511     ; 2.148      ;
; -1.650 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.333      ; 2.981      ;
; -1.646 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.564      ;
; -1.627 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.545      ;
; -1.581 ; sdmodb:sdmodb_inst|val_delay_compar[0]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.498      ;
; -1.558 ; phinc[2]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.479      ;
; -1.545 ; sdmodb:sdmodb_inst|val_delay_compar[3]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.462      ;
; -1.535 ; sdmodb:sdmodb_inst|val_delay_compar[1]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.452      ;
; -1.518 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.333      ; 2.849      ;
; -1.518 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.511     ; 2.005      ;
; -1.514 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.432      ;
; -1.499 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.333      ; 2.830      ;
; -1.495 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.413      ;
; -1.485 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.403      ;
; -1.485 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.403      ;
; -1.484 ; sdmodb:sdmodb_inst|val_delay_compar[4]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.401      ;
; -1.480 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.401      ;
; -1.473 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.391      ;
; -1.461 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.382      ;
; -1.454 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.372      ;
; -1.453 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.098     ; 2.353      ;
; -1.448 ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.511     ; 1.935      ;
; -1.445 ; sdmodb:sdmodb_inst|val_delay_compar[2]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.362      ;
; -1.434 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.098     ; 2.334      ;
; -1.426 ; phinc[2]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.347      ;
; -1.425 ; sdmodb:sdmodb_inst|val_delay_compar[5]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.342      ;
; -1.416 ; phinc[2]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.337      ;
; -1.393 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.311      ;
; -1.392 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 2.310      ;
; -1.386 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.333      ; 2.717      ;
; -1.382 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[8]                                                                    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.300      ;
; -1.382 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.300      ;
; -1.380 ; phinc[4]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.301      ;
; -1.367 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.333      ; 2.698      ;
; -1.365 ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.098     ; 2.265      ;
; -1.363 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[9]                                                                    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.281      ;
; -1.353 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.271      ;
; -1.353 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.271      ;
; -1.351 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 2.681      ;
; -1.350 ; phacc:phacc_inst|adder[2]                                                                                             ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.268      ;
; -1.348 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.269      ;
; -1.346 ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.098     ; 2.246      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                            ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.326 ; phacc:phacc_inst|phase[1]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.447      ; 0.995      ;
; 0.357 ; phacc:phacc_inst|phase[3]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.447      ; 1.026      ;
; 0.365 ; phacc:phacc_inst|phase[7]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.447      ; 1.034      ;
; 0.372 ; phacc:phacc_inst|phase[2]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.447      ; 1.041      ;
; 0.372 ; phacc:phacc_inst|phase[6]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.447      ; 1.041      ;
; 0.373 ; phacc:phacc_inst|phase[0]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.447      ; 1.042      ;
; 0.395 ; phacc:phacc_inst|phase[4]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.447      ; 1.064      ;
; 0.398 ; phacc:phacc_inst|phase[5]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.447      ; 1.067      ;
; 0.442 ; phacc:phacc_inst|adder[13]             ; phacc:phacc_inst|adder[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.708      ;
; 0.578 ; sdmodb:sdmodb_inst|val_delay_compar[7] ; sdmodb:sdmodb_inst|daco_reg[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.845      ;
; 0.606 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|phase[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.874      ;
; 0.607 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|phase[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.875      ;
; 0.614 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|phase[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.882      ;
; 0.631 ; phacc:phacc_inst|adder[13]             ; phacc:phacc_inst|phase[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.899      ;
; 0.632 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|phase[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.900      ;
; 0.633 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|phase[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.901      ;
; 0.634 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.900      ;
; 0.635 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.901      ;
; 0.637 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.903      ;
; 0.639 ; sdmodb:sdmodb_inst|val_delay[6]        ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 0.923      ;
; 0.639 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.905      ;
; 0.640 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.906      ;
; 0.647 ; sdmodb:sdmodb_inst|val_delay[7]        ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 0.931      ;
; 0.652 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.918      ;
; 0.656 ; phinc[0]                               ; phacc:phacc_inst|adder[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.658 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.662 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.740 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|phase[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.008      ;
; 0.749 ; sdmodb:sdmodb_inst|daco_reg[7]         ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.511      ; 1.446      ;
; 0.764 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|phase[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.782 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.066      ;
; 0.784 ; sdmodb:sdmodb_inst|val_delay[2]        ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.068      ;
; 0.789 ; phinc[4]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.793 ; phinc[5]                               ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.061      ;
; 0.800 ; sdmodb:sdmodb_inst|val_delay[0]        ; sdmodb:sdmodb_inst|val_delay_compar[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.068      ;
; 0.801 ; phinc[3]                               ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.069      ;
; 0.833 ; phinc[2]                               ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.101      ;
; 0.834 ; phinc[6]                               ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.102      ;
; 0.837 ; phinc[7]                               ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.105      ;
; 0.843 ; phinc[1]                               ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.109      ;
; 0.851 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.135      ;
; 0.953 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.219      ;
; 0.953 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.219      ;
; 0.954 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.220      ;
; 0.963 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.229      ;
; 0.964 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.230      ;
; 0.965 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.231      ;
; 0.966 ; phinc[0]                               ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.232      ;
; 0.968 ; sdmodb:sdmodb_inst|val_delay[6]        ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.252      ;
; 0.968 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.234      ;
; 0.969 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.235      ;
; 0.970 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.236      ;
; 0.971 ; sdmodb:sdmodb_inst|val_delay_compar[6] ; sdmodb:sdmodb_inst|daco_reg[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.238      ;
; 0.971 ; phinc[0]                               ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.237      ;
; 0.976 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.985 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|adder[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.251      ;
; 0.986 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.252      ;
; 0.989 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.991 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.257      ;
; 0.994 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.260      ;
; 1.020 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.511      ; 1.717      ;
; 1.021 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.511      ; 1.718      ;
; 1.023 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.511      ; 1.720      ;
; 1.025 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.511      ; 1.722      ;
; 1.025 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.511      ; 1.722      ;
; 1.031 ; sdmodb:sdmodb_inst|val_delay[7]        ; sdmodb:sdmodb_inst|val_delay_compar[7]                                                                                ; clk          ; clk         ; 0.000        ; -0.332     ; 0.885      ;
; 1.042 ; sdmodb:sdmodb_inst|val_delay[3]        ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.326      ;
; 1.046 ; sdmodb:sdmodb_inst|val_delay_compar[7] ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.313      ;
; 1.074 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.340      ;
; 1.074 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.340      ;
; 1.075 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.341      ;
; 1.079 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.345      ;
; 1.079 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.345      ;
; 1.080 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.346      ;
; 1.089 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.355      ;
; 1.090 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.356      ;
; 1.091 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.357      ;
; 1.092 ; phinc[0]                               ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.358      ;
; 1.094 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.360      ;
; 1.095 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.361      ;
; 1.096 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; phinc[0]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.363      ;
; 1.102 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.368      ;
; 1.102 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.368      ;
; 1.107 ; phinc[5]                               ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.375      ;
; 1.111 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.395      ;
; 1.112 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.378      ;
; 1.113 ; sdmodb:sdmodb_inst|val_delay[2]        ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.397      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 299.94 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.334 ; -52.637           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.326 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -89.806                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.334 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.360      ;
; -2.305 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.331      ;
; -2.297 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.323      ;
; -2.244 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.270      ;
; -2.218 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.244      ;
; -2.215 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.241      ;
; -2.192 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.218      ;
; -2.189 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.215      ;
; -2.181 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.207      ;
; -2.172 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.198      ;
; -2.141 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.167      ;
; -2.128 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.154      ;
; -2.112 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.138      ;
; -2.102 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.128      ;
; -2.099 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.125      ;
; -2.084 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.110      ;
; -2.076 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.102      ;
; -2.073 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.099      ;
; -2.067 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.093      ;
; -2.065 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.091      ;
; -2.056 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 3.082      ;
; -2.001 ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.466     ; 2.534      ;
; -1.924 ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.466     ; 2.457      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.834 ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.466     ; 2.367      ;
; -1.827 ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.466     ; 2.360      ;
; -1.818 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.123      ;
; -1.789 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.094      ;
; -1.783 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.088      ;
; -1.754 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.059      ;
; -1.730 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.466     ; 2.263      ;
; -1.667 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.306      ; 2.972      ;
; -1.651 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.306      ; 2.956      ;
; -1.643 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 2.669      ;
; -1.638 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.306      ; 2.943      ;
; -1.637 ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.466     ; 2.170      ;
; -1.624 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 2.650      ;
; -1.621 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 2.647      ;
; -1.614 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 2.640      ;
; -1.611 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.306      ; 2.916      ;
; -1.607 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 2.633      ;
; -1.582 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 2.608      ;
; -1.579 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 2.605      ;
; -1.570 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 2.499      ;
; -1.559 ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.466     ; 2.092      ;
; -1.551 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.306      ; 2.856      ;
; -1.535 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.306      ; 2.840      ;
; -1.522 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.306      ; 2.827      ;
; -1.483 ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.466     ; 2.016      ;
; -1.416 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[0]                                                              ; clk          ; clk         ; 1.000        ; -0.353     ; 2.062      ;
; -1.415 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.308      ; 2.722      ;
; -1.393 ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.466     ; 1.926      ;
; -1.386 ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.466     ; 1.919      ;
; -1.352 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.280      ;
; -1.323 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.251      ;
; -1.319 ; sdmodb:sdmodb_inst|val_delay_compar[0]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.072     ; 2.246      ;
; -1.309 ; phinc[2]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 2.239      ;
; -1.299 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.308      ; 2.606      ;
; -1.288 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.466     ; 1.821      ;
; -1.273 ; sdmodb:sdmodb_inst|val_delay_compar[3]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.072     ; 2.200      ;
; -1.270 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.308      ; 2.577      ;
; -1.268 ; sdmodb:sdmodb_inst|val_delay_compar[1]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.072     ; 2.195      ;
; -1.252 ; sdmodb:sdmodb_inst|val_delay_compar[4]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.072     ; 2.179      ;
; -1.236 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.164      ;
; -1.224 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.152      ;
; -1.224 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.152      ;
; -1.209 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 2.139      ;
; -1.207 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.135      ;
; -1.205 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.133      ;
; -1.199 ; sdmodb:sdmodb_inst|val_delay_compar[2]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.072     ; 2.126      ;
; -1.196 ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.466     ; 1.729      ;
; -1.193 ; phinc[2]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 2.123      ;
; -1.191 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.088     ; 2.102      ;
; -1.183 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.308      ; 2.490      ;
; -1.180 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 2.110      ;
; -1.176 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.104      ;
; -1.169 ; sdmodb:sdmodb_inst|val_delay_compar[5]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.072     ; 2.096      ;
; -1.168 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.088     ; 2.079      ;
; -1.164 ; phinc[2]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 2.094      ;
; -1.154 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.308      ; 2.461      ;
; -1.149 ; phinc[4]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 2.079      ;
; -1.136 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.064      ;
; -1.129 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 2.058      ;
; -1.125 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.053      ;
; -1.120 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[8]                                                                    ; clk          ; clk         ; 1.000        ; -0.071     ; 2.048      ;
; -1.108 ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.088     ; 2.019      ;
; -1.108 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.036      ;
; -1.108 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.036      ;
; -1.107 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.027      ; 2.133      ;
; -1.105 ; phacc:phacc_inst|adder[2]                                                                                             ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.033      ;
; -1.093 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 2.023      ;
; -1.091 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[9]                                                                    ; clk          ; clk         ; 1.000        ; -0.071     ; 2.019      ;
; -1.090 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.306      ; 2.395      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                             ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.326 ; phacc:phacc_inst|phase[1]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.401      ; 0.928      ;
; 0.357 ; phacc:phacc_inst|phase[3]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.401      ; 0.959      ;
; 0.362 ; phacc:phacc_inst|phase[7]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.401      ; 0.964      ;
; 0.367 ; phacc:phacc_inst|phase[0]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.401      ; 0.969      ;
; 0.368 ; phacc:phacc_inst|phase[2]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.401      ; 0.970      ;
; 0.371 ; phacc:phacc_inst|phase[6]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.401      ; 0.973      ;
; 0.392 ; phacc:phacc_inst|phase[4]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.401      ; 0.994      ;
; 0.393 ; phacc:phacc_inst|phase[5]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.401      ; 0.995      ;
; 0.400 ; phacc:phacc_inst|adder[13]             ; phacc:phacc_inst|adder[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.642      ;
; 0.534 ; sdmodb:sdmodb_inst|val_delay_compar[7] ; sdmodb:sdmodb_inst|daco_reg[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.777      ;
; 0.558 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|phase[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.802      ;
; 0.559 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|phase[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.803      ;
; 0.561 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|phase[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.805      ;
; 0.577 ; phacc:phacc_inst|adder[13]             ; phacc:phacc_inst|phase[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.821      ;
; 0.579 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|phase[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.823      ;
; 0.580 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.822      ;
; 0.581 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|phase[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.825      ;
; 0.581 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.823      ;
; 0.582 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.824      ;
; 0.584 ; sdmodb:sdmodb_inst|val_delay[6]        ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.843      ;
; 0.585 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.827      ;
; 0.586 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.828      ;
; 0.591 ; sdmodb:sdmodb_inst|val_delay[7]        ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.850      ;
; 0.600 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.842      ;
; 0.602 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.604 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; phinc[0]                               ; phacc:phacc_inst|adder[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.848      ;
; 0.690 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|phase[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.934      ;
; 0.699 ; sdmodb:sdmodb_inst|daco_reg[7]         ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.466      ; 1.336      ;
; 0.714 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|phase[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.727 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.986      ;
; 0.729 ; sdmodb:sdmodb_inst|val_delay[2]        ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.988      ;
; 0.733 ; phinc[4]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.736 ; phinc[5]                               ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.743 ; sdmodb:sdmodb_inst|val_delay[0]        ; sdmodb:sdmodb_inst|val_delay_compar[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.988      ;
; 0.743 ; phinc[3]                               ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.987      ;
; 0.768 ; phinc[2]                               ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.012      ;
; 0.775 ; phinc[6]                               ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.019      ;
; 0.777 ; phinc[7]                               ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.021      ;
; 0.784 ; phinc[1]                               ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.026      ;
; 0.789 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 1.048      ;
; 0.867 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.109      ;
; 0.869 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.111      ;
; 0.870 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.112      ;
; 0.870 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.112      ;
; 0.871 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.113      ;
; 0.873 ; phinc[0]                               ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.115      ;
; 0.873 ; sdmodb:sdmodb_inst|val_delay[6]        ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 1.132      ;
; 0.873 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.115      ;
; 0.880 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.122      ;
; 0.881 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.123      ;
; 0.884 ; sdmodb:sdmodb_inst|val_delay_compar[6] ; sdmodb:sdmodb_inst|daco_reg[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.127      ;
; 0.884 ; phinc[0]                               ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.126      ;
; 0.884 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.126      ;
; 0.890 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|adder[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.132      ;
; 0.891 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.133      ;
; 0.894 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.136      ;
; 0.894 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.136      ;
; 0.901 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.143      ;
; 0.905 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.147      ;
; 0.905 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.147      ;
; 0.945 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.466      ; 1.582      ;
; 0.946 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.466      ; 1.583      ;
; 0.949 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.466      ; 1.586      ;
; 0.950 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.466      ; 1.587      ;
; 0.951 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.466      ; 1.588      ;
; 0.954 ; sdmodb:sdmodb_inst|val_delay[7]        ; sdmodb:sdmodb_inst|val_delay_compar[7]                                                                                ; clk          ; clk         ; 0.000        ; -0.306     ; 0.819      ;
; 0.955 ; sdmodb:sdmodb_inst|val_delay[3]        ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 1.214      ;
; 0.964 ; sdmodb:sdmodb_inst|val_delay_compar[7] ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.207      ;
; 0.966 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.208      ;
; 0.969 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.211      ;
; 0.970 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.212      ;
; 0.977 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.219      ;
; 0.979 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.221      ;
; 0.980 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.222      ;
; 0.980 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.222      ;
; 0.981 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.223      ;
; 0.983 ; phinc[0]                               ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.225      ;
; 0.983 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.225      ;
; 0.990 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.232      ;
; 0.990 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.232      ;
; 0.990 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.232      ;
; 0.990 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.232      ;
; 0.991 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.233      ;
; 0.994 ; phinc[0]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.236      ;
; 0.994 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.236      ;
; 1.000 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.242      ;
; 1.001 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.243      ;
; 1.001 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.243      ;
; 1.004 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.246      ;
; 1.004 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.246      ;
; 1.007 ; phinc[4]                               ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.251      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.839 ; -10.642           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.127 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -65.277                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.839 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.815      ;
; -0.823 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.799      ;
; -0.814 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.790      ;
; -0.810 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.786      ;
; -0.771 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.747      ;
; -0.765 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.741      ;
; -0.757 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.733      ;
; -0.755 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.731      ;
; -0.753 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.729      ;
; -0.749 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.725      ;
; -0.746 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.722      ;
; -0.742 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.718      ;
; -0.713 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.689      ;
; -0.703 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.679      ;
; -0.697 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.673      ;
; -0.691 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.667      ;
; -0.689 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.665      ;
; -0.687 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.663      ;
; -0.685 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.661      ;
; -0.678 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.654      ;
; -0.674 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.650      ;
; -0.602 ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.243     ; 1.346      ;
; -0.583 ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.243     ; 1.327      ;
; -0.565 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.151      ; 1.703      ;
; -0.561 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.151      ; 1.699      ;
; -0.544 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.151      ; 1.682      ;
; -0.540 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.151      ; 1.678      ;
; -0.529 ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.243     ; 1.273      ;
; -0.525 ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.243     ; 1.269      ;
; -0.476 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.151      ; 1.614      ;
; -0.472 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.151      ; 1.610      ;
; -0.467 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.443      ;
; -0.456 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.432      ;
; -0.451 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.427      ;
; -0.449 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.243     ; 1.193      ;
; -0.446 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.151      ; 1.584      ;
; -0.442 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.151      ; 1.580      ;
; -0.419 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.395      ;
; -0.411 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.387      ;
; -0.411 ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.243     ; 1.155      ;
; -0.408 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.151      ; 1.546      ;
; -0.404 ; sdmodb:sdmodb_inst|daco_reg[0]                                                                                        ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.151      ; 1.542      ;
; -0.401 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.040     ; 1.348      ;
; -0.398 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.374      ;
; -0.398 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.374      ;
; -0.381 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[0]                                                              ; clk          ; clk         ; 1.000        ; -0.205     ; 1.163      ;
; -0.374 ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.243     ; 1.118      ;
; -0.355 ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.243     ; 1.099      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.311 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.257      ;
; -0.307 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.253      ;
; -0.302 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.151      ; 1.440      ;
; -0.301 ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.243     ; 1.045      ;
; -0.297 ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.243     ; 1.041      ;
; -0.270 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.410      ;
; -0.266 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.406      ;
; -0.243 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.189      ;
; -0.241 ; sdmodb:sdmodb_inst|val_delay_compar[3]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.042     ; 1.186      ;
; -0.239 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.185      ;
; -0.232 ; sdmodb:sdmodb_inst|val_delay_compar[1]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.042     ; 1.177      ;
; -0.228 ; sdmodb:sdmodb_inst|val_delay_compar[0]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.042     ; 1.173      ;
; -0.227 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.175      ;
; -0.226 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.050     ; 1.163      ;
; -0.223 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.171      ;
; -0.222 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.050     ; 1.159      ;
; -0.222 ; phinc[2]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.170      ;
; -0.222 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.168      ;
; -0.221 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.243     ; 0.965      ;
; -0.218 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.164      ;
; -0.211 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.157      ;
; -0.207 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.153      ;
; -0.202 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.342      ;
; -0.198 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.338      ;
; -0.196 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.172      ;
; -0.191 ; phinc[2]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.139      ;
; -0.190 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.166      ;
; -0.183 ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.243     ; 0.927      ;
; -0.181 ; sdmodb:sdmodb_inst|val_delay_compar[5]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.042     ; 1.126      ;
; -0.178 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.154      ;
; -0.175 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[9]                                                                    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.121      ;
; -0.174 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.120      ;
; -0.173 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.149      ;
; -0.173 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|daco_reg[7]                                                               ; clk          ; clk         ; 1.000        ; -0.040     ; 1.120      ;
; -0.172 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.148      ;
; -0.171 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[8]                                                                    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.117      ;
; -0.169 ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.050     ; 1.106      ;
; -0.169 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.115      ;
; -0.165 ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.050     ; 1.102      ;
; -0.164 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.011     ; 1.140      ;
; -0.162 ; sdmodb:sdmodb_inst|val_delay_compar[4]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.042     ; 1.107      ;
; -0.161 ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.151      ; 1.299      ;
; -0.160 ; sdmodb:sdmodb_inst|val_delay_compar[2]                                                                                ; sdmodb:sdmodb_inst|daco_reg[6]                                                               ; clk          ; clk         ; 1.000        ; -0.042     ; 1.105      ;
; -0.159 ; phinc[5]                                                                                                              ; phacc:phacc_inst|adder[13]                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.107      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                             ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.127 ; phacc:phacc_inst|phase[1]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.467      ;
; 0.138 ; phacc:phacc_inst|phase[3]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.478      ;
; 0.141 ; phacc:phacc_inst|phase[7]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.481      ;
; 0.145 ; phacc:phacc_inst|phase[2]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.485      ;
; 0.146 ; phacc:phacc_inst|phase[0]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.486      ;
; 0.146 ; phacc:phacc_inst|phase[6]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.486      ;
; 0.156 ; phacc:phacc_inst|phase[4]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.496      ;
; 0.156 ; phacc:phacc_inst|phase[5]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.496      ;
; 0.199 ; phacc:phacc_inst|adder[13]             ; phacc:phacc_inst|adder[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.324      ;
; 0.258 ; sdmodb:sdmodb_inst|val_delay_compar[7] ; sdmodb:sdmodb_inst|daco_reg[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.384      ;
; 0.263 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|phase[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.390      ;
; 0.264 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|phase[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.391      ;
; 0.266 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|phase[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.393      ;
; 0.271 ; phacc:phacc_inst|adder[13]             ; phacc:phacc_inst|phase[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.398      ;
; 0.272 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|phase[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.399      ;
; 0.274 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|phase[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.401      ;
; 0.288 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.413      ;
; 0.289 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.290 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.291 ; sdmodb:sdmodb_inst|val_delay[6]        ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.416      ;
; 0.293 ; sdmodb:sdmodb_inst|val_delay[7]        ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.295 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.299 ; phinc[0]                               ; phacc:phacc_inst|adder[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.301 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.323 ; sdmodb:sdmodb_inst|daco_reg[7]         ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.243      ; 0.650      ;
; 0.326 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|phase[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.453      ;
; 0.335 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|phase[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.462      ;
; 0.343 ; sdmodb:sdmodb_inst|val_delay[0]        ; sdmodb:sdmodb_inst|val_delay_compar[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.470      ;
; 0.349 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.483      ;
; 0.351 ; sdmodb:sdmodb_inst|val_delay[2]        ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.485      ;
; 0.352 ; phinc[4]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.479      ;
; 0.353 ; phinc[5]                               ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.480      ;
; 0.357 ; phinc[3]                               ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.484      ;
; 0.368 ; phinc[2]                               ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.495      ;
; 0.369 ; phinc[6]                               ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.496      ;
; 0.370 ; phinc[7]                               ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.497      ;
; 0.373 ; phinc[1]                               ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.498      ;
; 0.378 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.512      ;
; 0.438 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.563      ;
; 0.438 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.563      ;
; 0.439 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.564      ;
; 0.447 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.572      ;
; 0.448 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; sdmodb:sdmodb_inst|val_delay_compar[6] ; sdmodb:sdmodb_inst|daco_reg[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.450 ; sdmodb:sdmodb_inst|val_delay[6]        ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.584      ;
; 0.450 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; phinc[0]                               ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.576      ;
; 0.454 ; phinc[0]                               ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.579      ;
; 0.457 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.243      ; 0.784      ;
; 0.458 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.243      ; 0.785      ;
; 0.458 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.243      ; 0.785      ;
; 0.459 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|adder[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.243      ; 0.786      ;
; 0.459 ; sdmodb:sdmodb_inst|daco_reg[6]         ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.243      ; 0.786      ;
; 0.460 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.462 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.588      ;
; 0.465 ; sdmodb:sdmodb_inst|val_delay[7]        ; sdmodb:sdmodb_inst|val_delay_compar[7]                                                                                ; clk          ; clk         ; 0.000        ; -0.151     ; 0.398      ;
; 0.465 ; sdmodb:sdmodb_inst|val_delay[3]        ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.599      ;
; 0.473 ; sdmodb:sdmodb_inst|val_delay_compar[7] ; sdmodb:sdmodb_inst|daco_reg[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.599      ;
; 0.501 ; phinc[5]                               ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.628      ;
; 0.501 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.626      ;
; 0.501 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.626      ;
; 0.502 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.627      ;
; 0.504 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.629      ;
; 0.504 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.629      ;
; 0.505 ; phinc[3]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.632      ;
; 0.505 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.630      ;
; 0.508 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.642      ;
; 0.510 ; sdmodb:sdmodb_inst|val_delay[2]        ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.644      ;
; 0.511 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.645      ;
; 0.511 ; phinc[4]                               ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.638      ;
; 0.513 ; sdmodb:sdmodb_inst|val_delay[2]        ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.647      ;
; 0.513 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.638      ;
; 0.513 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.638      ;
; 0.514 ; phinc[4]                               ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.641      ;
; 0.514 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.639      ;
; 0.516 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.641      ;
; 0.516 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.641      ;
; 0.517 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.642      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.710  ; 0.127 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.710  ; 0.127 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -63.468 ; 0.0   ; 0.0      ; 0.0     ; -90.202             ;
;  clk             ; -63.468 ; 0.000 ; N/A      ; N/A     ; -90.202             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; fout          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; wr_data[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[16]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[17]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[18]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[19]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[20]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[21]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[22]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[23]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[24]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[25]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[26]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[27]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[28]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[29]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[30]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[31]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clr_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 529      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 529      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 65    ; 65   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clr_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_n       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; fout        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clr_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_n       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; fout        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Jan 29 23:29:56 2022
Info: Command: quartus_sta gen -c gen
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'gen.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.710
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.710             -63.468 clk 
Info (332146): Worst-case hold slack is 0.326
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.326               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.202 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.334
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.334             -52.637 clk 
Info (332146): Worst-case hold slack is 0.326
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.326               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.806 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.839
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.839             -10.642 clk 
Info (332146): Worst-case hold slack is 0.127
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.127               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -65.277 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4845 megabytes
    Info: Processing ended: Sat Jan 29 23:29:59 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


