## 概要

项目的初衷、目标、挑战、成果的描述见wiki：  
[https://github.com/chenfengrugao/riscvv/wiki](https://github.com/chenfengrugao/riscvv/wiki)

## 项目的进度

进度情况请查看：  
[https://github.com/chenfengrugao/riscvv/projects](https://github.com/chenfengrugao/riscvv/projects)

## 目录结构说明

* doc 文档
* rtl E200的rtl

## 常用文档链接

* design spec
  > doc/HBird_OpenSource_MCU_Soc_Spec.pdf  
  > doc/riscv-spec-v2.2.pdf

* 设计参考资料
  > 《手把手教你设计CPU —— RISC-V处理器篇》  
  > 公众号“硅农亚历山大”  
  
* 验证参考资料
  > 《systemverilog for verificaiton, 3nd Edition》（绿皮书）  
  > 《UVM实战》（白皮书）  
  > 《芯片验证验证漫游指南》（红宝书）  
  > 公众号“路科验证”、“猴哥验证”、“IC验证工程师”等  
  > systemverilog语言参考2005, 2012  

