<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="file#test1.circ" name="7"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(70,560)" to="(130,560)"/>
    <wire from="(160,370)" to="(220,370)"/>
    <wire from="(150,470)" to="(150,480)"/>
    <wire from="(180,140)" to="(180,150)"/>
    <wire from="(100,160)" to="(100,170)"/>
    <wire from="(100,660)" to="(100,670)"/>
    <wire from="(110,250)" to="(110,270)"/>
    <wire from="(110,450)" to="(110,470)"/>
    <wire from="(70,600)" to="(110,600)"/>
    <wire from="(130,530)" to="(130,560)"/>
    <wire from="(180,880)" to="(210,880)"/>
    <wire from="(70,350)" to="(100,350)"/>
    <wire from="(70,130)" to="(100,130)"/>
    <wire from="(70,760)" to="(90,760)"/>
    <wire from="(100,670)" to="(120,670)"/>
    <wire from="(100,690)" to="(120,690)"/>
    <wire from="(70,860)" to="(90,860)"/>
    <wire from="(90,880)" to="(110,880)"/>
    <wire from="(170,150)" to="(180,150)"/>
    <wire from="(200,540)" to="(210,540)"/>
    <wire from="(110,470)" to="(120,470)"/>
    <wire from="(100,140)" to="(110,140)"/>
    <wire from="(150,480)" to="(220,480)"/>
    <wire from="(70,290)" to="(130,290)"/>
    <wire from="(220,470)" to="(220,480)"/>
    <wire from="(240,570)" to="(240,580)"/>
    <wire from="(100,130)" to="(100,140)"/>
    <wire from="(100,690)" to="(100,700)"/>
    <wire from="(90,760)" to="(90,770)"/>
    <wire from="(100,890)" to="(100,900)"/>
    <wire from="(170,780)" to="(220,780)"/>
    <wire from="(100,350)" to="(100,370)"/>
    <wire from="(90,860)" to="(90,880)"/>
    <wire from="(110,580)" to="(110,600)"/>
    <wire from="(70,250)" to="(110,250)"/>
    <wire from="(70,450)" to="(110,450)"/>
    <wire from="(70,790)" to="(110,790)"/>
    <wire from="(180,280)" to="(220,280)"/>
    <wire from="(180,140)" to="(220,140)"/>
    <wire from="(180,680)" to="(220,680)"/>
    <wire from="(140,550)" to="(140,580)"/>
    <wire from="(210,580)" to="(240,580)"/>
    <wire from="(100,370)" to="(130,370)"/>
    <wire from="(70,160)" to="(100,160)"/>
    <wire from="(70,660)" to="(100,660)"/>
    <wire from="(70,700)" to="(100,700)"/>
    <wire from="(70,900)" to="(100,900)"/>
    <wire from="(110,580)" to="(140,580)"/>
    <wire from="(210,540)" to="(210,580)"/>
    <wire from="(110,270)" to="(130,270)"/>
    <wire from="(90,770)" to="(110,770)"/>
    <wire from="(130,530)" to="(150,530)"/>
    <wire from="(140,470)" to="(150,470)"/>
    <wire from="(140,550)" to="(150,550)"/>
    <wire from="(100,170)" to="(110,170)"/>
    <wire from="(100,890)" to="(110,890)"/>
    <comp lib="1" loc="(160,370)" name="NOT Gate"/>
    <comp lib="0" loc="(70,130)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(70,790)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(200,540)" name="OR Gate"/>
    <comp lib="1" loc="(140,470)" name="Buffer"/>
    <comp lib="0" loc="(220,470)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(70,350)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(170,150)" name="NAND Gate"/>
    <comp lib="0" loc="(70,760)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(220,780)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(70,450)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(240,570)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(220,370)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(70,250)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(70,560)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(70,700)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(180,880)" name="XNOR Gate"/>
    <comp lib="0" loc="(220,140)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(70,860)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(70,900)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(210,880)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(180,280)" name="AND Gate"/>
    <comp lib="0" loc="(70,160)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(170,780)" name="XOR Gate"/>
    <comp lib="0" loc="(70,290)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(440,280)" name="NAND Gate"/>
    <comp lib="0" loc="(220,280)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(180,680)" name="NOR Gate"/>
    <comp lib="0" loc="(220,680)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(70,660)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(70,600)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
