//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-31057947
// Cuda compilation tools, release 11.6, V11.6.124
// Based on NVVM 7.0.1
//

.version 7.6
.target sm_52
.address_size 64

	// .globl	_Z9intrinsicPf

.visible .entry _Z9intrinsicPf(
	.param .u64 _Z9intrinsicPf_param_0
)
{
	.reg .f32 	%f<5>;
	.reg .b64 	%rd<3>;


	ld.param.u64 	%rd1, [_Z9intrinsicPf_param_0];
	cvta.to.global.u64 	%rd2, %rd1;
	ld.global.f32 	%f1, [%rd2];
	lg2.approx.ftz.f32 	%f2, %f1;
	add.ftz.f32 	%f3, %f2, %f2;
	ex2.approx.ftz.f32 	%f4, %f3;
	st.global.f32 	[%rd2], %f4;
	ret;

}
	// .globl	_Z8standardPf
.visible .entry _Z8standardPf(
	.param .u64 _Z8standardPf_param_0
)
{
	.reg .f32 	%f<5>;
	.reg .b64 	%rd<3>;


	ld.param.u64 	%rd1, [_Z8standardPf_param_0];
	cvta.to.global.u64 	%rd2, %rd1;
	ld.global.f32 	%f1, [%rd2];
	lg2.approx.ftz.f32 	%f2, %f1;
	add.ftz.f32 	%f3, %f2, %f2;
	ex2.approx.ftz.f32 	%f4, %f3;
	st.global.f32 	[%rd2], %f4;
	ret;

}
	// .globl	_Z3fooPf
.visible .entry _Z3fooPf(
	.param .u64 _Z3fooPf_param_0
)
{
	.reg .f32 	%f<3>;
	.reg .b64 	%rd<3>;


	ld.param.u64 	%rd1, [_Z3fooPf_param_0];
	cvta.to.global.u64 	%rd2, %rd1;
	ld.global.f32 	%f1, [%rd2];
	fma.rn.ftz.f32 	%f2, %f1, %f1, %f1;
	st.global.f32 	[%rd2], %f2;
	ret;

}

