# Procesamiento Paralelo en FPGA para Visi√≥n por Computadora  

**Autor:** G√≥mez Aguilar Jared Emmanuel  
**N√∫mero de Control:** 22210309  
**GitHub:** JaredEmmanuelGomezAguilar  

---

## üìã Resumen  

Este proyecto investiga el **procesamiento paralelo en FPGAs** (Field-Programmable Gate Arrays) aplicado a la **visi√≥n por computadora**. Las FPGAs permiten implementar **pipelines** de hardware altamente paralelos, ideales para procesar im√°genes y v√≠deo en tiempo real con baja latencia y alto rendimiento energ√©tico.  

Con el uso de **paralelismo espacial** y **arquitecturas en flujo (streaming)**, las FPGAs se han convertido en un componente clave en sistemas embebidos y de alto rendimiento que requieren an√°lisis visual r√°pido, como veh√≠culos aut√≥nomos, drones y robots industriales.  

![Imagen FPGA](https://raw.githubusercontent.com/github/explore/main/topics/fpga/fpga.png)  
*Diagrama conceptual de una FPGA con bloques configurables.*  

---

## üéØ Objetivo del Proyecto  

- Comprender c√≥mo las FPGAs aprovechan el **paralelismo espacial** para acelerar algoritmos de visi√≥n por computadora.  
- Explorar las t√©cnicas de **streaming de datos**, **buffers de l√≠nea** y **ventanas deslizantes** para filtros 2D.  
- Analizar su aplicaci√≥n tanto en **visi√≥n cl√°sica** (Sobel, Gauss, Morfolog√≠a) como en **redes neuronales convolucionales (CNNs)**.  
- Identificar casos de uso donde las FPGAs superan a CPU y GPU en rendimiento y eficiencia energ√©tica.  

![Imagen de procesamiento paralelo](https://raw.githubusercontent.com/github/explore/main/topics/parallel-computing/parallel-computing.png)  
*Ejemplo de procesamiento paralelo aplicado a datos en hardware.*  

---

## üîç Antecedentes  

En CPU y GPU, el paralelismo se logra con **hilos y SIMD**. En FPGA, se construyen **m√≥dulos paralelos en hardware** que operan simult√°neamente. Esta arquitectura permite:  

- **Latencia constante y predecible.**  
- **Procesamiento pixel-a-pixel en tiempo real.**  
- **Optimizaci√≥n energ√©tica para dispositivos embebidos.**  

Las FPGAs tambi√©n facilitan **co-dise√±o hardware/software**, donde se combina el control de alto nivel con aceleradores personalizados para cada algoritmo.  

![Imagen visi√≥n por computadora](https://raw.githubusercontent.com/github/explore/main/topics/computer-vision/computer-vision.png)  
*Relaci√≥n entre visi√≥n por computadora y aceleraci√≥n en hardware.*  

---

## ‚öôÔ∏è Fundamentos del Procesamiento Paralelo  

### Pipelining y Dataflow  
- **PIPELINE:** procesa un dato nuevo cada ciclo.  
- **DATAFLOW:** permite que varias funciones se ejecuten en paralelo usando canales FIFO internos.  

### Buffers de L√≠nea y Ventanas  
- Almacenan `N-1` l√≠neas para construir una ventana `N√óN` cada ciclo.  
- Evitan accesos constantes a memoria externa y permiten **II=1** (initiation interval de un ciclo).  

### Comunicaci√≥n entre M√≥dulos  
- Se usan protocolos como **AXI4-Stream** para encadenar IPs de v√≠deo.  
- En OpenCL (Intel), se implementan **pipes/channels** para flujos entre kernels.  

---

## üñºÔ∏è Aplicaciones Pr√°cticas  

- **Filtros 2D:** Sobel, Gauss, Laplaciano, morfolog√≠a.  
- **Conversi√≥n de espacio de color y normalizaci√≥n.**  
- **Histogramas y ecualizaci√≥n en hardware.**  
- **Aceleraci√≥n de CNNs:** uso de arreglos sist√≥licos, cuantizaci√≥n y tiling.  
- **Visi√≥n por eventos:** procesamiento de datos as√≠ncronos provenientes de sensores neurom√≥rficos.  

![Aplicaciones FPGA](https://raw.githubusercontent.com/github/explore/main/topics/machine-learning/machine-learning.png)  
*Ejemplo de aplicaciones de hardware para visi√≥n y ML.*  

---

## üîß Ventajas del Uso de FPGA en Visi√≥n  

- **Determinismo:** los tiempos de procesamiento son predecibles, esencial para sistemas cr√≠ticos.  
- **Personalizaci√≥n:** los recursos l√≥gicos se ajustan al algoritmo espec√≠fico.  
- **Baja latencia:** ideal para c√°maras de alta velocidad y sistemas de seguridad.  
- **Escalabilidad:** se pueden replicar m√≥dulos para procesar m√∫ltiples flujos de v√≠deo simult√°neamente.  

---

## üõ†Ô∏è Herramientas y Ecosistema  

- **AMD/Xilinx:** Vivado, Vitis HLS, Vitis Vision (IP para visi√≥n listas para usar).  
- **Intel:** Quartus, SDK for OpenCL, uso de pipes/channels.  
- **Placas recomendadas:** Zynq, Versal, Arria, Stratix.  
- **Frameworks:** OpenCL, HLS C++, Python con PYNQ para prototipado r√°pido.  

![Imagen herramientas FPGA](https://raw.githubusercontent.com/github/explore/main/topics/python/python.png)  
*Entorno de desarrollo y prototipado con Python y PYNQ.*  

---

## üìù Buenas Pr√°cticas  

- Dise√±ar **streaming end-to-end** evitando memorias externas.  
- Mantener **II=1** y aplicar **DATAFLOW** entre funciones cr√≠ticas.  
- Usar formatos **fixed-point** y **cuantizaci√≥n** para CNNs.  
- Verificar protocolos AXI4-Stream y se√±ales SOF/EOL para v√≠deo.  
- Planificar el uso de recursos l√≥gicos (LUTs, BRAM, DSP) para no saturar la FPGA.  

---

## üìä Arquitectura T√≠pica de un Pipeline de Visi√≥n  

```text
C√°mara o Fuente de Video 
        ‚îÇ
        ‚ñº
   DMA / Captura
        ‚îÇ
        ‚ñº
   Preprocesamiento (filtros, normalizaci√≥n)
        ‚îÇ
        ‚ñº
   Acelerador CNN / Algoritmo espec√≠fico
        ‚îÇ
        ‚ñº
  Postprocesamiento (umbralizaci√≥n, detecci√≥n)
        ‚îÇ
        ‚ñº
   Salida (HDMI, almacenamiento, transmisi√≥n)

```
---

## üöÄ Conclusi√≥n  

El **procesamiento paralelo en FPGA** ofrece un camino s√≥lido para implementar **sistemas de visi√≥n por computadora en tiempo real**. Gracias a su arquitectura configurable, pipelines deterministas y eficiencia energ√©tica, las FPGAs son la plataforma ideal para aplicaciones embebidas y de alto rendimiento.  

---

## üìö Referencias  

1. AMD/Xilinx. [AXI4-Stream Video IP and System Design Guide](https://docs.xilinx.com/)  
2. AMD. [Window2D: Line and Window Buffers ‚Äì Vitis Tutorials](https://github.com/Xilinx/Vitis-Tutorials)  
3. AMD. [Sobel (Vitis Vision)](https://www.xilinx.com/)  
4. Intel. [FPGA SDK for OpenCL ‚Äì Best Practices](https://www.intel.com/content/www/us/en/software/programmable/sdk-for-opencl.html)  
5. Jiang et al. ‚ÄúFPGA-based Acceleration for CNNs‚Äù (2025)  
6. *A survey on FPGA-based accelerator for ML models* (2024)  
7. *Event-based vision on FPGAs ‚Äì a survey* (2024) 
   Salida (HDMI, almacenamiento, transmisi√≥n)

