TimeQuest Timing Analyzer report for top_de2
Wed Oct 12 22:39:17 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock50m'
 13. Slow Model Setup: 'clockext'
 14. Slow Model Setup: 'clock27m'
 15. Slow Model Hold: 'clock27m'
 16. Slow Model Hold: 'clock50m'
 17. Slow Model Hold: 'clockext'
 18. Slow Model Recovery: 'clock50m'
 19. Slow Model Removal: 'clock50m'
 20. Slow Model Minimum Pulse Width: 'clock50m'
 21. Slow Model Minimum Pulse Width: 'clockext'
 22. Slow Model Minimum Pulse Width: 'clock27m'
 23. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'clock50m'
 40. Fast Model Setup: 'clockext'
 41. Fast Model Setup: 'clock27m'
 42. Fast Model Hold: 'clock27m'
 43. Fast Model Hold: 'clock50m'
 44. Fast Model Hold: 'clockext'
 45. Fast Model Recovery: 'clock50m'
 46. Fast Model Removal: 'clock50m'
 47. Fast Model Minimum Pulse Width: 'clock50m'
 48. Fast Model Minimum Pulse Width: 'clockext'
 49. Fast Model Minimum Pulse Width: 'clock27m'
 50. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Propagation Delay
 56. Minimum Propagation Delay
 57. Output Enable Times
 58. Minimum Output Enable Times
 59. Output Disable Times
 60. Minimum Output Disable Times
 61. Multicorner Timing Analysis Summary
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Progagation Delay
 67. Minimum Progagation Delay
 68. Setup Transfers
 69. Hold Transfers
 70. Recovery Transfers
 71. Removal Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_de2                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; SDC File List                                                                              ;
+--------------------------------------------------------+--------+--------------------------+
; SDC File Path                                          ; Status ; Read at                  ;
+--------------------------------------------------------+--------+--------------------------+
; nios2/synthesis/submodules/altera_reset_controller.sdc ; OK     ; Wed Oct 12 22:39:14 2022 ;
; nios2/synthesis/submodules/nios2_nios2_qsys_0.sdc      ; OK     ; Wed Oct 12 22:39:14 2022 ;
; top_de2.sdc                                            ; OK     ; Wed Oct 12 22:39:14 2022 ;
+--------------------------------------------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; clock27m            ; Base ; 37.000  ; 27.03 MHz ; 0.000 ; 18.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_27 }            ;
; clock50m            ; Base ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }            ;
; clockext            ; Base ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { EXT_CLOCK }           ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 79.59 MHz  ; 79.59 MHz       ; clock50m   ;      ;
; 212.95 MHz ; 212.95 MHz      ; clockext   ;      ;
; 223.51 MHz ; 223.51 MHz      ; clock27m   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 7.436  ; 0.000         ;
; clockext ; 15.304 ; 0.000         ;
; clock27m ; 32.526 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock27m ; 0.391 ; 0.000         ;
; clock50m ; 0.391 ; 0.000         ;
; clockext ; 0.391 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 16.408 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock50m ; 2.498 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock50m            ; 7.500  ; 0.000         ;
; clockext            ; 9.000  ; 0.000         ;
; clock27m            ; 17.500 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock50m'                                                                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.436 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 12.582     ;
; 7.437 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 12.581     ;
; 7.738 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 12.280     ;
; 7.738 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 12.280     ;
; 7.944 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 12.074     ;
; 7.945 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 12.073     ;
; 7.982 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 12.036     ;
; 7.983 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 12.035     ;
; 8.045 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.973     ;
; 8.046 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.972     ;
; 8.061 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|packet_in_progress                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.041     ; 11.934     ;
; 8.069 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.949     ;
; 8.070 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.948     ;
; 8.138 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.918     ;
; 8.139 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.917     ;
; 8.161 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.861     ;
; 8.161 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.861     ;
; 8.175 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.843     ;
; 8.176 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.842     ;
; 8.185 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.837     ;
; 8.185 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.837     ;
; 8.202 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.816     ;
; 8.203 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.815     ;
; 8.229 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 11.797     ;
; 8.229 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 11.797     ;
; 8.229 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 11.797     ;
; 8.229 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 11.797     ;
; 8.230 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[13]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.797     ;
; 8.230 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[5]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.797     ;
; 8.230 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.797     ;
; 8.230 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[7]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.797     ;
; 8.230 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[14]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.797     ;
; 8.230 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[6]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.797     ;
; 8.246 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.772     ;
; 8.246 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.772     ;
; 8.284 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.734     ;
; 8.284 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.734     ;
; 8.346 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.679     ;
; 8.346 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.679     ;
; 8.347 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.671     ;
; 8.347 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.671     ;
; 8.350 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.706     ;
; 8.351 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.705     ;
; 8.371 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.647     ;
; 8.371 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.647     ;
; 8.384 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.672     ;
; 8.385 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.671     ;
; 8.440 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.616     ;
; 8.440 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.616     ;
; 8.477 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.541     ;
; 8.477 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.541     ;
; 8.478 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.578     ;
; 8.479 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.577     ;
; 8.504 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.514     ;
; 8.504 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.514     ;
; 8.534 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 11.495     ;
; 8.535 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 11.494     ;
; 8.569 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|packet_in_progress                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.041     ; 11.426     ;
; 8.607 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|packet_in_progress                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.041     ; 11.388     ;
; 8.616 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.440     ;
; 8.617 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.439     ;
; 8.630 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.426     ;
; 8.631 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.425     ;
; 8.635 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|end_begintransfer                   ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.383     ;
; 8.652 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.404     ;
; 8.652 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.404     ;
; 8.669 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.353     ;
; 8.669 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.353     ;
; 8.670 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|packet_in_progress                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.041     ; 11.325     ;
; 8.686 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.370     ;
; 8.686 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 11.370     ;
; 8.693 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.329     ;
; 8.693 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.329     ;
; 8.694 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|packet_in_progress                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.041     ; 11.301     ;
; 8.707 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.315     ;
; 8.707 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.315     ;
; 8.718 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[16] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.320     ;
; 8.719 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[16] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.319     ;
; 8.731 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.291     ;
; 8.731 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.291     ;
; 8.737 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 11.289     ;
; 8.737 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 11.289     ;
; 8.737 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 11.289     ;
; 8.737 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 11.289     ;
; 8.738 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[13]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.289     ;
; 8.738 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[5]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.289     ;
; 8.738 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.289     ;
; 8.738 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[7]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.289     ;
; 8.738 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[14]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.289     ;
; 8.738 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[6]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.289     ;
; 8.741 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 11.288     ;
; 8.742 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 11.287     ;
; 8.763 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|packet_in_progress                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.003     ; 11.270     ;
; 8.770 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.252     ;
; 8.770 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.252     ;
; 8.775 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 11.251     ;
; 8.775 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 11.251     ;
; 8.775 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 11.251     ;
; 8.775 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 11.251     ;
; 8.776 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[13]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.251     ;
+-------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockext'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 15.304 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.732      ;
; 15.587 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.449      ;
; 15.607 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.429      ;
; 15.830 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.206      ;
; 15.866 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.170      ;
; 15.930 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 4.104      ;
; 15.936 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.100      ;
; 15.940 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.096      ;
; 15.973 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 4.059      ;
; 16.043 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.993      ;
; 16.089 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.945      ;
; 16.113 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.923      ;
; 16.133 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.903      ;
; 16.135 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.901      ;
; 16.149 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.887      ;
; 16.151 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.885      ;
; 16.165 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.871      ;
; 16.169 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.867      ;
; 16.181 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.855      ;
; 16.219 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.817      ;
; 16.239 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.797      ;
; 16.240 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.794      ;
; 16.247 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.789      ;
; 16.263 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.773      ;
; 16.274 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.762      ;
; 16.326 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.710      ;
; 16.346 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.690      ;
; 16.349 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.687      ;
; 16.357 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.679      ;
; 16.360 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.676      ;
; 16.396 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.640      ;
; 16.411 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 3.621      ;
; 16.414 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 3.618      ;
; 16.416 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.620      ;
; 16.428 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.610      ;
; 16.448 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.588      ;
; 16.448 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.588      ;
; 16.450 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 3.582      ;
; 16.456 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.578      ;
; 16.464 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.572      ;
; 16.466 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.570      ;
; 16.468 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.568      ;
; 16.482 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.552      ;
; 16.484 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.552      ;
; 16.492 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.542      ;
; 16.499 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 3.533      ;
; 16.502 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.534      ;
; 16.535 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 3.497      ;
; 16.545 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.004      ; 3.495      ;
; 16.557 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.479      ;
; 16.561 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.475      ;
; 16.562 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.472      ;
; 16.565 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.471      ;
; 16.565 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.471      ;
; 16.566 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.470      ;
; 16.568 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.468      ;
; 16.568 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.468      ;
; 16.569 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.467      ;
; 16.569 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.467      ;
; 16.572 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.464      ;
; 16.572 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.464      ;
; 16.577 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.459      ;
; 16.599 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.437      ;
; 16.604 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.432      ;
; 16.604 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.432      ;
; 16.605 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 3.427      ;
; 16.605 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.431      ;
; 16.608 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.428      ;
; 16.614 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.420      ;
; 16.615 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.419      ;
; 16.615 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.419      ;
; 16.617 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.417      ;
; 16.618 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.416      ;
; 16.632 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.404      ;
; 16.632 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.404      ;
; 16.636 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.402      ;
; 16.636 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.402      ;
; 16.637 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.401      ;
; 16.640 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.398      ;
; 16.651 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.383      ;
; 16.652 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.384      ;
; 16.653 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.381      ;
; 16.654 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.380      ;
; 16.661 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.375      ;
; 16.663 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.373      ;
; 16.666 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.370      ;
; 16.667 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.369      ;
; 16.668 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[0]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.368      ;
; 16.669 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.365      ;
; 16.669 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.367      ;
; 16.670 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.366      ;
; 16.670 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.366      ;
; 16.671 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[0]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.365      ;
; 16.672 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.364      ;
; 16.677 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.359      ;
; 16.679 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.357      ;
; 16.685 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.351      ;
; 16.686 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.350      ;
; 16.697 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.339      ;
; 16.699 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.337      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock27m'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 32.526 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.510      ;
; 32.576 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.460      ;
; 32.605 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.431      ;
; 32.641 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 4.394      ;
; 32.766 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.270      ;
; 32.782 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 4.253      ;
; 32.930 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.106      ;
; 32.932 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.104      ;
; 33.060 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.981      ;
; 33.096 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.945      ;
; 33.110 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.931      ;
; 33.139 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.902      ;
; 33.146 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.895      ;
; 33.166 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.875      ;
; 33.175 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.866      ;
; 33.175 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.865      ;
; 33.177 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.859      ;
; 33.211 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.829      ;
; 33.216 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.825      ;
; 33.238 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 3.797      ;
; 33.245 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.791      ;
; 33.245 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.796      ;
; 33.257 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.779      ;
; 33.273 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.768      ;
; 33.281 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.759      ;
; 33.300 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.741      ;
; 33.316 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.724      ;
; 33.323 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.718      ;
; 33.330 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.706      ;
; 33.336 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.705      ;
; 33.344 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.692      ;
; 33.352 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.689      ;
; 33.352 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.688      ;
; 33.388 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.652      ;
; 33.395 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.646      ;
; 33.406 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.635      ;
; 33.422 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.618      ;
; 33.425 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.611      ;
; 33.445 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.596      ;
; 33.464 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.577      ;
; 33.466 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.575      ;
; 33.474 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.567      ;
; 33.475 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.561      ;
; 33.493 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.543      ;
; 33.500 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.541      ;
; 33.502 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.539      ;
; 33.504 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.532      ;
; 33.507 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.534      ;
; 33.510 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.530      ;
; 33.513 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.528      ;
; 33.529 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.511      ;
; 33.540 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 3.495      ;
; 33.557 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.484      ;
; 33.570 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.470      ;
; 33.570 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.470      ;
; 33.570 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.471      ;
; 33.572 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.469      ;
; 33.578 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.463      ;
; 33.584 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.456      ;
; 33.584 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.456      ;
; 33.586 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.455      ;
; 33.617 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.004     ; 3.415      ;
; 33.622 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.418      ;
; 33.628 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.413      ;
; 33.635 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.406      ;
; 33.645 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.396      ;
; 33.651 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.389      ;
; 33.657 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.384      ;
; 33.665 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.371      ;
; 33.677 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.364      ;
; 33.678 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.363      ;
; 33.679 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.362      ;
; 33.681 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 3.354      ;
; 33.693 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.347      ;
; 33.695 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.346      ;
; 33.707 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.329      ;
; 33.711 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.330      ;
; 33.721 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.315      ;
; 33.724 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.317      ;
; 33.728 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.313      ;
; 33.733 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.307      ;
; 33.733 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.307      ;
; 33.747 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.294      ;
; 33.747 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.294      ;
; 33.752 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 3.283      ;
; 33.757 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.284      ;
; 33.761 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.005     ; 3.270      ;
; 33.763 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.277      ;
; 33.767 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.269      ;
; 33.772 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.268      ;
; 33.778 ; clk_event_50m:C2|r_cnt[25] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.004     ; 3.254      ;
; 33.779 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.262      ;
; 33.791 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.250      ;
; 33.791 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.250      ;
; 33.793 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.247      ;
; 33.793 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.243      ;
; 33.799 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.242      ;
; 33.801 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.005      ; 3.240      ;
; 33.808 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 3.232      ;
; 33.811 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.004     ; 3.221      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock27m'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; toggle0:C5|r_toggle        ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.798 ; clk_event_50m:C2|r_cnt[24] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.064      ;
; 0.802 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.072      ;
; 0.835 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.107      ;
; 1.053 ; clk_event_50m:C2|r_cnt[25] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.319      ;
; 1.185 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.455      ;
; 1.207 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.473      ;
; 1.224 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.491      ;
; 1.226 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.492      ;
; 1.227 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.493      ;
; 1.256 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.522      ;
; 1.256 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.522      ;
; 1.260 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.526      ;
; 1.277 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.543      ;
; 1.283 ; clk_event_50m:C2|r_sig     ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.007      ; 1.556      ;
; 1.292 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.558      ;
; 1.295 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.564      ;
; 1.327 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.593      ;
; 1.327 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.593      ;
; 1.329 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.595      ;
; 1.331 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.597      ;
; 1.337 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.602      ;
; 1.344 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.610      ;
; 1.348 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.614      ;
; 1.368 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.634      ;
; 1.384 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.650      ;
; 1.398 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.664      ;
; 1.398 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.664      ;
; 1.399 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.664      ;
; 1.439 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.705      ;
; 1.445 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.710      ;
; 1.454 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.720      ;
; 1.455 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.721      ;
; 1.461 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.727      ;
; 1.469 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.735      ;
; 1.479 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.744      ;
; 1.480 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.745      ;
; 1.490 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.756      ;
; 1.510 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.776      ;
; 1.513 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.778      ;
; 1.514 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.781      ;
; 1.517 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.782      ;
; 1.525 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.791      ;
; 1.540 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.004      ; 1.810      ;
; 1.561 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.827      ;
; 1.561 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.827      ;
; 1.566 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.832      ;
; 1.581 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.847      ;
; 1.597 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.863      ;
; 1.601 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.867      ;
; 1.606 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.872      ;
; 1.611 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.004      ; 1.881      ;
; 1.622 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.887      ;
; 1.632 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.898      ;
; 1.633 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.899      ;
; 1.644 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.909      ;
; 1.652 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; -0.005     ; 1.913      ;
; 1.655 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.920      ;
; 1.662 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.928      ;
; 1.664 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.930      ;
; 1.667 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.933      ;
; 1.668 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.934      ;
; 1.669 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.935      ;
; 1.674 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.940      ;
; 1.674 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.940      ;
; 1.674 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[0]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.940      ;
; 1.677 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.943      ;
; 1.679 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.945      ;
; 1.680 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.946      ;
; 1.681 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.947      ;
; 1.681 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.947      ;
; 1.681 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.947      ;
; 1.682 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.004      ; 1.952      ;
; 1.694 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.005      ; 1.965      ;
; 1.703 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.969      ;
; 1.703 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.969      ;
; 1.707 ; clk_event_50m:C2|r_cnt[24] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.973      ;
; 1.723 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; -0.005     ; 1.984      ;
; 1.724 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.004      ; 1.994      ;
; 1.727 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.993      ;
; 1.738 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 2.004      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                ; To Node                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][10]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][10]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|count[1]                                                                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|count[1]                                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][76]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][76]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_waiting_for_data                                                                                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_waiting_for_data                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[0]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[0]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[1]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[1]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[2]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[2]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd                      ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|resetlatch             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|resetlatch             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error          ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|MonDReg[16]                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|MonDReg[16]                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][7]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][7]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|jtag_break             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|jtag_break             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|end_begintransfer                                                                                                                          ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|end_begintransfer                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|framing_error                                                                                                                          ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|framing_error                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_overrun                                                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_overrun                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|break_detect                                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|break_detect                                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[9]                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[9]                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[0]                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[0]                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|tx_ready                                                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|tx_ready                                                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_ienable_reg[0]                                                                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_ienable_reg[0]                                                                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockext'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; toggle0:C6|r_toggle        ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; clk_event_50m:C3|r_sig     ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.792      ;
; 0.795 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.072      ;
; 0.835 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.107      ;
; 1.184 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.455      ;
; 1.207 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.473      ;
; 1.224 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.491      ;
; 1.226 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.492      ;
; 1.227 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.493      ;
; 1.255 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.521      ;
; 1.259 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.526      ;
; 1.277 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.543      ;
; 1.295 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.564      ;
; 1.326 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.592      ;
; 1.330 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.597      ;
; 1.332 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.598      ;
; 1.340 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.604      ;
; 1.343 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.609      ;
; 1.344 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.608      ;
; 1.348 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.614      ;
; 1.368 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.634      ;
; 1.377 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.641      ;
; 1.384 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.650      ;
; 1.397 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.663      ;
; 1.401 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.667      ;
; 1.439 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.705      ;
; 1.454 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.720      ;
; 1.455 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.721      ;
; 1.457 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.721      ;
; 1.459 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.725      ;
; 1.462 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.726      ;
; 1.472 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.738      ;
; 1.482 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.746      ;
; 1.490 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.756      ;
; 1.496 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.762      ;
; 1.508 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.772      ;
; 1.510 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.776      ;
; 1.525 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.791      ;
; 1.546 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.810      ;
; 1.561 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.827      ;
; 1.561 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.827      ;
; 1.573 ; clk_event_50m:C3|r_cnt[25] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.839      ;
; 1.575 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.841      ;
; 1.581 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.847      ;
; 1.594 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.002      ; 1.862      ;
; 1.597 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.863      ;
; 1.599 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.865      ;
; 1.599 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.863      ;
; 1.617 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.881      ;
; 1.632 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.898      ;
; 1.644 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.910      ;
; 1.646 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.912      ;
; 1.650 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.914      ;
; 1.661 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.927      ;
; 1.664 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.930      ;
; 1.665 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.931      ;
; 1.667 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.933      ;
; 1.668 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.934      ;
; 1.688 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.952      ;
; 1.700 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.966      ;
; 1.703 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.969      ;
; 1.703 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.969      ;
; 1.707 ; clk_event_50m:C3|r_cnt[25] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.973      ;
; 1.715 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.981      ;
; 1.719 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.002      ; 1.987      ;
; 1.727 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.993      ;
; 1.730 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.996      ;
; 1.730 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.994      ;
; 1.738 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 2.004      ;
; 1.739 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 2.005      ;
; 1.745 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.002      ; 2.013      ;
; 1.759 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 2.023      ;
; 1.762 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 2.026      ;
; 1.774 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 2.040      ;
; 1.776 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 2.042      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock50m'                                                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_valid                                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_waiting_for_data                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.005     ; 3.623      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[2]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 3.604      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                           ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 3.619      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[23]                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[22]                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[19]                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[17]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[16]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[7]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 3.628      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[5]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 3.628      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[4]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 3.628      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[3]                                                           ; clock50m     ; clock50m    ; 20.000       ; -0.023     ; 3.605      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[2]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 3.628      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[7]                                                                ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[6]                                                                ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[5]                                                                ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[3]                                                                ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[3]                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 3.624      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0] ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 3.604      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1] ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 3.604      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_hi_imm16                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.005     ; 3.623      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]  ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 3.604      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]  ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 3.604      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[21]             ; clock50m     ; clock50m    ; 20.000       ; 0.034      ; 3.662      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[29]                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[13]                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[21]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[18]                                                               ; clock50m     ; clock50m    ; 20.000       ; -0.005     ; 3.623      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[19]                                                               ; clock50m     ; clock50m    ; 20.000       ; -0.005     ; 3.623      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[31]                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[15]                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 3.618      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[20]                                                               ; clock50m     ; clock50m    ; 20.000       ; -0.005     ; 3.623      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[21]                                                               ; clock50m     ; clock50m    ; 20.000       ; -0.005     ; 3.623      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[17]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 3.604      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[9]                                                    ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 3.618      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[1]                                                    ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 3.618      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[22]                                                               ; clock50m     ; clock50m    ; 20.000       ; -0.005     ; 3.623      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[23]                                                               ; clock50m     ; clock50m    ; 20.000       ; -0.005     ; 3.623      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[27]                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[27]             ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[24]                                                               ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[12]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 3.618      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[12]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 3.628      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[4]                                                    ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 3.618      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[17]                                                               ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[15]                                                               ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[14]                                                               ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                              ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[18]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[17]                                                         ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 3.624      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[16]                                                               ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                                         ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 3.624      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[14]                                                         ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 3.624      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[30]                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[14]                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.023     ; 3.605      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[6]                                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[2]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[10]             ; clock50m     ; clock50m    ; 20.000       ; 0.032      ; 3.660      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[10]                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.023     ; 3.605      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[0]                                                           ; clock50m     ; clock50m    ; 20.000       ; -0.001     ; 3.627      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[11]                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.023     ; 3.605      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[16]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 3.604      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[8]                                                    ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 3.618      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[0]                                                    ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 3.618      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_estatus_reg                                                            ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 3.619      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_bstatus_reg                                                            ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 3.619      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_status_reg_pie                                                         ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 3.619      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_regs:the_nios2_uart_0_regs|tx_data[5]                                   ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 3.612      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_regs:the_nios2_uart_0_regs|tx_data[1]                                   ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 3.612      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[14]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[20]             ; clock50m     ; clock50m    ; 20.000       ; 0.033      ; 3.661      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[20]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.033      ; 3.661      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[18]                                                         ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 3.624      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|wait_latency_counter[0]                             ; clock50m     ; clock50m    ; 20.000       ; -0.025     ; 3.603      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|wait_latency_counter[1]                             ; clock50m     ; clock50m    ; 20.000       ; -0.025     ; 3.603      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.032     ; 3.596      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.032     ; 3.596      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[2]                    ; clock50m     ; clock50m    ; 20.000       ; -0.032     ; 3.596      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[3]                    ; clock50m     ; clock50m    ; 20.000       ; -0.032     ; 3.596      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[4]                    ; clock50m     ; clock50m    ; 20.000       ; -0.032     ; 3.596      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[5]                    ; clock50m     ; clock50m    ; 20.000       ; -0.032     ; 3.596      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]                                ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 3.607      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[1]                                ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 3.607      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|read_latency_shift_reg[0]                              ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 3.607      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]             ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 3.607      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]             ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 3.607      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[0]                                ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.633      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[1]                                ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.633      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|read_latency_shift_reg[0]                              ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.633      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]             ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.633      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]             ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.633      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[17]             ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 3.658      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[17]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.632      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[11]                                                               ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.622      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[24]             ; clock50m     ; clock50m    ; 20.000       ; 0.035      ; 3.663      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]  ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 3.604      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]              ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 3.607      ;
; 16.408 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]              ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 3.607      ;
+--------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock50m'                                                                                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.498 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|CAM_CTRL:CAM_CTRL_inst|CamVsync_dly1 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|VGA_CTRL:VGA_CTRL_inst|VgaFrameCount                                                                                                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 2.764      ;
; 3.339 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|CAM_CTRL:CAM_CTRL_inst|CamVsync_dly2 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|VGA_CTRL:VGA_CTRL_inst|VgaFrameCount                                                                                                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 3.605      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux|packet_in_progress                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 3.587      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 3.591      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 3.591      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][10]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 3.591      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][10]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.600      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][10]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.600      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 3.591      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][9]                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.600      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][9]                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.600      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 3.591      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][55]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.600      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.600      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|count[1]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.014     ; 3.592      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][76]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.014     ; 3.592      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][76]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.600      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][76]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.600      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_jmp_direct                                                                                                                  ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[0]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 3.598      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[1]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 3.598      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[2]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 3.598      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[3]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 3.598      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[5]                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 3.622      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[4]                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.002      ; 3.608      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[1]                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 3.622      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[19]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.002      ; 3.608      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[21]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.002      ; 3.608      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[21]                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 3.613      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.022     ; 3.584      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[25]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[26]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[27]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[28]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[29]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[30]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[31]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[23]                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 3.613      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.022     ; 3.584      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.022     ; 3.584      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[18]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.002      ; 3.608      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 3.613      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[18]                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 3.613      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][36]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.014     ; 3.592      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][36]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.600      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][36]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.600      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[0]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 3.613      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[1]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 3.613      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[2]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 3.613      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[3]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 3.613      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[4]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 3.613      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[1]                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[20]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.002      ; 3.608      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 3.613      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.022     ; 3.584      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.022     ; 3.584      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|av_readdata_pre[3]                                                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 3.591      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_compare_op[0]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_compare_op[1]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_logic                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 3.621      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 3.591      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][43]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.600      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][43]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.600      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[22]                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 3.613      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.022     ; 3.584      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.021     ; 3.585      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.021     ; 3.585      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; -0.021     ; 3.585      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; -0.021     ; 3.585      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_uncond_cti_non_br                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.014     ; 3.592      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.014     ; 3.592      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][75]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.600      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][75]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.600      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[0]                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                               ; clock50m     ; clock50m    ; 0.000        ; -0.022     ; 3.584      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                               ; clock50m     ; clock50m    ; 0.000        ; -0.022     ; 3.584      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.022     ; 3.584      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.022     ; 3.584      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_tristate_controller_translator:tdt|turnaround_counter[0]                                                                          ; clock50m     ; clock50m    ; 0.000        ; -0.009     ; 3.597      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_tristate_controller_translator:tdt|turnaround_counter[1]                                                                          ; clock50m     ; clock50m    ; 0.000        ; -0.009     ; 3.597      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_tristate_conduit_pin_sharer_0:tristate_conduit_pin_sharer_0|nios2_tristate_conduit_pin_sharer_0_pin_sharer:pin_sharer|selected_grant[0]                      ; clock50m     ; clock50m    ; 0.000        ; -0.009     ; 3.597      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|read_latency_shift_reg[0]                                                                ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 3.598      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                    ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 3.598      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.612      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[2]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 3.591      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[5]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.595      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[10]                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.595      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[11]                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.595      ;
; 3.340 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[14]                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.595      ;
; 3.341 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_valid                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 3.622      ;
; 3.341 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.005     ; 3.602      ;
; 3.341 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][10]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.010     ; 3.597      ;
; 3.341 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][9]                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.010     ; 3.597      ;
; 3.341 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[0]   ; clock50m     ; clock50m    ; 0.000        ; -0.010     ; 3.597      ;
; 3.341 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0] ; clock50m     ; clock50m    ; 0.000        ; -0.010     ; 3.597      ;
; 3.341 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.010     ; 3.597      ;
; 3.341 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|endofpacket_reg                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 3.610      ;
; 3.341 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][76]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.010     ; 3.597      ;
+-------+---------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockext'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock27m'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CamHsync  ; clock50m   ; 4.496 ; 4.496 ; Rise       ; clock50m        ;
; CamVsync  ; clock50m   ; 4.522 ; 4.522 ; Rise       ; clock50m        ;
; FL_DQ[*]  ; clock50m   ; 4.436 ; 4.436 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; 4.111 ; 4.111 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; 4.160 ; 4.160 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; 4.436 ; 4.436 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; 4.151 ; 4.151 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; 4.177 ; 4.177 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; 4.409 ; 4.409 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; 4.219 ; 4.219 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; 4.171 ; 4.171 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; 4.448 ; 4.448 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; 4.448 ; 4.448 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; 4.074 ; 4.074 ; Rise       ; clock50m        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CamHsync  ; clock50m   ; -4.266 ; -4.266 ; Rise       ; clock50m        ;
; CamVsync  ; clock50m   ; -4.292 ; -4.292 ; Rise       ; clock50m        ;
; FL_DQ[*]  ; clock50m   ; -3.881 ; -3.881 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; -3.881 ; -3.881 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; -3.930 ; -3.930 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; -4.206 ; -4.206 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; -3.921 ; -3.921 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; -3.947 ; -3.947 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; -4.179 ; -4.179 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; -3.989 ; -3.989 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; -3.941 ; -3.941 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; -3.844 ; -3.844 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; -4.218 ; -4.218 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; -3.844 ; -3.844 ; Rise       ; clock50m        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 7.702  ; 7.702  ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 7.702  ; 7.702  ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 7.843  ; 7.843  ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 7.843  ; 7.843  ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 7.589  ; 7.589  ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 7.694  ; 7.694  ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 7.490  ; 7.490  ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 7.620  ; 7.620  ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 7.398  ; 7.398  ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 7.610  ; 7.610  ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.610  ; 7.610  ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 7.419  ; 7.419  ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 7.141  ; 7.141  ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 7.394  ; 7.394  ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 7.397  ; 7.397  ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.460  ; 7.460  ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.433  ; 7.433  ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.157  ; 7.157  ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.460  ; 7.460  ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.180  ; 7.180  ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.172  ; 7.172  ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.445  ; 7.445  ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.429  ; 7.429  ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.165  ; 7.165  ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.250  ; 7.250  ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 7.553  ; 7.553  ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 8.782  ; 8.782  ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 7.670  ; 7.670  ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 7.682  ; 7.682  ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 7.778  ; 7.778  ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 7.732  ; 7.732  ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 7.663  ; 7.663  ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.782  ; 8.782  ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.283  ; 8.283  ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.371  ; 8.371  ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 7.473  ; 7.473  ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 7.642  ; 7.642  ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 7.581  ; 7.581  ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 7.581  ; 7.581  ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 8.360  ; 8.360  ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 7.524  ; 7.524  ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 8.360  ; 8.360  ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 8.205  ; 8.205  ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 8.201  ; 8.201  ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 7.744  ; 7.744  ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 8.192  ; 8.192  ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 7.118  ; 7.118  ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 7.834  ; 7.834  ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 7.834  ; 7.834  ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 8.992  ; 8.992  ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 8.487  ; 8.487  ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 8.327  ; 8.327  ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 8.992  ; 8.992  ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 7.792  ; 7.792  ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 8.745  ; 8.745  ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 7.962  ; 7.962  ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 8.426  ; 8.426  ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 7.788  ; 7.788  ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 7.085  ; 7.085  ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 7.775  ; 7.775  ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 7.590  ; 7.590  ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 7.495  ; 7.495  ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 7.788  ; 7.788  ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 7.284  ; 7.284  ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 7.512  ; 7.512  ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 8.459  ; 8.459  ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 8.022  ; 8.022  ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 7.379  ; 7.379  ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 8.459  ; 8.459  ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 7.691  ; 7.691  ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 7.643  ; 7.643  ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 6.776  ; 6.776  ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 7.760  ; 7.760  ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 8.325  ; 8.325  ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 7.520  ; 7.520  ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 8.325  ; 8.325  ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 7.584  ; 7.584  ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 7.836  ; 7.836  ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 7.847  ; 7.847  ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 7.857  ; 7.857  ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 8.090  ; 8.090  ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 7.543  ; 7.543  ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 7.049  ; 7.049  ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 7.741  ; 7.741  ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 7.741  ; 7.741  ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 14.680 ; 14.680 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 12.100 ; 12.100 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 12.917 ; 12.917 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 12.895 ; 12.895 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 13.163 ; 13.163 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 12.736 ; 12.736 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 14.680 ; 14.680 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 12.918 ; 12.918 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 13.487 ; 13.487 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 8.743  ; 8.743  ; Rise       ; clock50m        ;
; VGA_B[*]     ; clock50m   ; 9.085  ; 9.085  ; Rise       ; clock50m        ;
;  VGA_B[5]    ; clock50m   ; 8.867  ; 8.867  ; Rise       ; clock50m        ;
;  VGA_B[6]    ; clock50m   ; 8.832  ; 8.832  ; Rise       ; clock50m        ;
;  VGA_B[7]    ; clock50m   ; 8.849  ; 8.849  ; Rise       ; clock50m        ;
;  VGA_B[8]    ; clock50m   ; 9.085  ; 9.085  ; Rise       ; clock50m        ;
;  VGA_B[9]    ; clock50m   ; 8.832  ; 8.832  ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 6.357  ; 6.357  ; Rise       ; clock50m        ;
; VGA_G[*]     ; clock50m   ; 9.044  ; 9.044  ; Rise       ; clock50m        ;
;  VGA_G[4]    ; clock50m   ; 8.818  ; 8.818  ; Rise       ; clock50m        ;
;  VGA_G[5]    ; clock50m   ; 8.359  ; 8.359  ; Rise       ; clock50m        ;
;  VGA_G[6]    ; clock50m   ; 8.745  ; 8.745  ; Rise       ; clock50m        ;
;  VGA_G[7]    ; clock50m   ; 8.363  ; 8.363  ; Rise       ; clock50m        ;
;  VGA_G[8]    ; clock50m   ; 9.037  ; 9.037  ; Rise       ; clock50m        ;
;  VGA_G[9]    ; clock50m   ; 9.044  ; 9.044  ; Rise       ; clock50m        ;
; VGA_HS       ; clock50m   ; 7.672  ; 7.672  ; Rise       ; clock50m        ;
; VGA_R[*]     ; clock50m   ; 8.836  ; 8.836  ; Rise       ; clock50m        ;
;  VGA_R[5]    ; clock50m   ; 8.793  ; 8.793  ; Rise       ; clock50m        ;
;  VGA_R[6]    ; clock50m   ; 8.580  ; 8.580  ; Rise       ; clock50m        ;
;  VGA_R[7]    ; clock50m   ; 8.836  ; 8.836  ; Rise       ; clock50m        ;
;  VGA_R[8]    ; clock50m   ; 8.785  ; 8.785  ; Rise       ; clock50m        ;
;  VGA_R[9]    ; clock50m   ; 8.754  ; 8.754  ; Rise       ; clock50m        ;
; VGA_VS       ; clock50m   ; 7.174  ; 7.174  ; Rise       ; clock50m        ;
; XCLK         ; clock50m   ; 8.524  ; 8.524  ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 9.317  ; 9.317  ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 9.317  ; 9.317  ; Rise       ; clockext        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 7.702  ; 7.702  ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 7.702  ; 7.702  ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 7.141  ; 7.141  ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 7.843  ; 7.843  ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 7.589  ; 7.589  ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 7.694  ; 7.694  ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 7.490  ; 7.490  ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 7.620  ; 7.620  ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 7.398  ; 7.398  ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 7.610  ; 7.610  ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.610  ; 7.610  ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 7.419  ; 7.419  ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 7.141  ; 7.141  ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 7.394  ; 7.394  ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 7.397  ; 7.397  ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.460  ; 7.460  ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.433  ; 7.433  ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.157  ; 7.157  ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.460  ; 7.460  ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.180  ; 7.180  ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.172  ; 7.172  ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.445  ; 7.445  ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.429  ; 7.429  ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.165  ; 7.165  ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.250  ; 7.250  ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 7.553  ; 7.553  ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 7.663  ; 7.663  ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 7.670  ; 7.670  ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 7.682  ; 7.682  ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 7.778  ; 7.778  ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 7.732  ; 7.732  ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 7.663  ; 7.663  ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.782  ; 8.782  ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.283  ; 8.283  ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.371  ; 8.371  ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 7.473  ; 7.473  ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 7.642  ; 7.642  ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 7.581  ; 7.581  ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 7.581  ; 7.581  ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 7.118  ; 7.118  ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 7.524  ; 7.524  ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 8.360  ; 8.360  ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 8.205  ; 8.205  ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 8.201  ; 8.201  ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 7.744  ; 7.744  ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 8.192  ; 8.192  ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 7.118  ; 7.118  ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 7.834  ; 7.834  ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 7.834  ; 7.834  ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 7.792  ; 7.792  ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 8.487  ; 8.487  ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 8.327  ; 8.327  ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 8.992  ; 8.992  ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 7.792  ; 7.792  ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 8.745  ; 8.745  ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 7.962  ; 7.962  ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 8.426  ; 8.426  ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 7.085  ; 7.085  ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 7.085  ; 7.085  ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 7.775  ; 7.775  ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 7.590  ; 7.590  ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 7.495  ; 7.495  ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 7.788  ; 7.788  ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 7.284  ; 7.284  ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 7.512  ; 7.512  ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 6.776  ; 6.776  ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 8.022  ; 8.022  ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 7.379  ; 7.379  ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 8.459  ; 8.459  ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 7.691  ; 7.691  ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 7.643  ; 7.643  ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 6.776  ; 6.776  ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 7.760  ; 7.760  ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 7.520  ; 7.520  ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 7.520  ; 7.520  ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 8.325  ; 8.325  ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 7.584  ; 7.584  ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 7.836  ; 7.836  ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 7.847  ; 7.847  ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 7.857  ; 7.857  ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 8.090  ; 8.090  ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 7.543  ; 7.543  ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 7.049  ; 7.049  ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 7.741  ; 7.741  ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 7.741  ; 7.741  ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 8.862  ; 8.862  ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 8.874  ; 8.874  ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 9.484  ; 9.484  ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 9.911  ; 9.911  ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 9.725  ; 9.725  ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 9.778  ; 9.778  ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 11.329 ; 11.329 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 8.862  ; 8.862  ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 10.546 ; 10.546 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 8.743  ; 8.743  ; Rise       ; clock50m        ;
; VGA_B[*]     ; clock50m   ; 7.652  ; 7.652  ; Rise       ; clock50m        ;
;  VGA_B[5]    ; clock50m   ; 7.672  ; 7.672  ; Rise       ; clock50m        ;
;  VGA_B[6]    ; clock50m   ; 7.873  ; 7.873  ; Rise       ; clock50m        ;
;  VGA_B[7]    ; clock50m   ; 7.652  ; 7.652  ; Rise       ; clock50m        ;
;  VGA_B[8]    ; clock50m   ; 7.923  ; 7.923  ; Rise       ; clock50m        ;
;  VGA_B[9]    ; clock50m   ; 7.870  ; 7.870  ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 6.357  ; 6.357  ; Rise       ; clock50m        ;
; VGA_G[*]     ; clock50m   ; 7.124  ; 7.124  ; Rise       ; clock50m        ;
;  VGA_G[4]    ; clock50m   ; 7.346  ; 7.346  ; Rise       ; clock50m        ;
;  VGA_G[5]    ; clock50m   ; 7.124  ; 7.124  ; Rise       ; clock50m        ;
;  VGA_G[6]    ; clock50m   ; 7.299  ; 7.299  ; Rise       ; clock50m        ;
;  VGA_G[7]    ; clock50m   ; 7.124  ; 7.124  ; Rise       ; clock50m        ;
;  VGA_G[8]    ; clock50m   ; 7.556  ; 7.556  ; Rise       ; clock50m        ;
;  VGA_G[9]    ; clock50m   ; 7.837  ; 7.837  ; Rise       ; clock50m        ;
; VGA_HS       ; clock50m   ; 7.672  ; 7.672  ; Rise       ; clock50m        ;
; VGA_R[*]     ; clock50m   ; 7.309  ; 7.309  ; Rise       ; clock50m        ;
;  VGA_R[5]    ; clock50m   ; 7.346  ; 7.346  ; Rise       ; clock50m        ;
;  VGA_R[6]    ; clock50m   ; 7.415  ; 7.415  ; Rise       ; clock50m        ;
;  VGA_R[7]    ; clock50m   ; 7.358  ; 7.358  ; Rise       ; clock50m        ;
;  VGA_R[8]    ; clock50m   ; 7.335  ; 7.335  ; Rise       ; clock50m        ;
;  VGA_R[9]    ; clock50m   ; 7.309  ; 7.309  ; Rise       ; clock50m        ;
; VGA_VS       ; clock50m   ; 7.174  ; 7.174  ; Rise       ; clock50m        ;
; XCLK         ; clock50m   ; 8.524  ; 8.524  ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 9.317  ; 9.317  ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 9.317  ; 9.317  ; Rise       ; clockext        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 8.933  ;        ;        ; 8.933  ;
; ENET_INT    ; ENET_CMD      ; 8.946  ;        ;        ; 8.946  ;
; IRDA_RXD    ; IRDA_TXD      ; 7.984  ;        ;        ; 7.984  ;
; KEY[2]      ; VGA_B[5]      ;        ; 12.593 ; 12.593 ;        ;
; KEY[2]      ; VGA_B[6]      ;        ; 12.558 ; 12.558 ;        ;
; KEY[2]      ; VGA_B[7]      ;        ; 12.575 ; 12.575 ;        ;
; KEY[2]      ; VGA_B[8]      ;        ; 12.811 ; 12.811 ;        ;
; KEY[2]      ; VGA_B[9]      ;        ; 12.558 ; 12.558 ;        ;
; KEY[2]      ; VGA_G[4]      ;        ; 12.544 ; 12.544 ;        ;
; KEY[2]      ; VGA_G[5]      ;        ; 12.085 ; 12.085 ;        ;
; KEY[2]      ; VGA_G[6]      ;        ; 12.471 ; 12.471 ;        ;
; KEY[2]      ; VGA_G[7]      ;        ; 12.089 ; 12.089 ;        ;
; KEY[2]      ; VGA_G[8]      ;        ; 12.763 ; 12.763 ;        ;
; KEY[2]      ; VGA_G[9]      ;        ; 12.770 ; 12.770 ;        ;
; KEY[2]      ; VGA_R[5]      ;        ; 12.519 ; 12.519 ;        ;
; KEY[2]      ; VGA_R[6]      ;        ; 12.306 ; 12.306 ;        ;
; KEY[2]      ; VGA_R[7]      ;        ; 12.562 ; 12.562 ;        ;
; KEY[2]      ; VGA_R[8]      ;        ; 12.511 ; 12.511 ;        ;
; KEY[2]      ; VGA_R[9]      ;        ; 12.480 ; 12.480 ;        ;
; KEY[3]      ; VGA_B[5]      ;        ; 12.572 ; 12.572 ;        ;
; KEY[3]      ; VGA_B[6]      ;        ; 12.537 ; 12.537 ;        ;
; KEY[3]      ; VGA_B[7]      ;        ; 12.554 ; 12.554 ;        ;
; KEY[3]      ; VGA_B[8]      ;        ; 12.790 ; 12.790 ;        ;
; KEY[3]      ; VGA_B[9]      ;        ; 12.537 ; 12.537 ;        ;
; KEY[3]      ; VGA_G[4]      ;        ; 12.523 ; 12.523 ;        ;
; KEY[3]      ; VGA_G[5]      ;        ; 12.064 ; 12.064 ;        ;
; KEY[3]      ; VGA_G[6]      ;        ; 12.450 ; 12.450 ;        ;
; KEY[3]      ; VGA_G[7]      ;        ; 12.068 ; 12.068 ;        ;
; KEY[3]      ; VGA_G[8]      ;        ; 12.742 ; 12.742 ;        ;
; KEY[3]      ; VGA_G[9]      ;        ; 12.749 ; 12.749 ;        ;
; KEY[3]      ; VGA_R[5]      ;        ; 12.498 ; 12.498 ;        ;
; KEY[3]      ; VGA_R[6]      ;        ; 12.285 ; 12.285 ;        ;
; KEY[3]      ; VGA_R[7]      ;        ; 12.541 ; 12.541 ;        ;
; KEY[3]      ; VGA_R[8]      ;        ; 12.490 ; 12.490 ;        ;
; KEY[3]      ; VGA_R[9]      ;        ; 12.459 ; 12.459 ;        ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 8.254  ;        ;        ; 8.254  ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 8.590  ;        ;        ; 8.590  ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 8.314  ;        ;        ; 8.314  ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 8.282  ;        ;        ; 8.282  ;
; SW[0]       ; CAM_RESET     ; 4.944  ;        ;        ; 4.944  ;
; SW[1]       ; CAM_PWDN      ; 4.974  ;        ;        ; 4.974  ;
; SW[8]       ; LEDR[8]       ; 5.868  ;        ;        ; 5.868  ;
; SW[9]       ; LEDR[9]       ; 6.132  ;        ;        ; 6.132  ;
; SW[10]      ; LEDR[10]      ; 5.680  ;        ;        ; 5.680  ;
; SW[11]      ; LEDR[11]      ; 5.638  ;        ;        ; 5.638  ;
; SW[12]      ; LEDR[12]      ; 5.698  ;        ;        ; 5.698  ;
; SW[13]      ; LEDR[13]      ; 9.737  ;        ;        ; 9.737  ;
; SW[14]      ; LEDR[14]      ; 9.634  ;        ;        ; 9.634  ;
; SW[15]      ; LEDR[15]      ; 9.404  ;        ;        ; 9.404  ;
; SW[16]      ; LEDR[16]      ; 9.767  ;        ;        ; 9.767  ;
; SW[17]      ; LEDR[17]      ; 9.593  ;        ;        ; 9.593  ;
; TCK         ; TDO           ; 9.634  ;        ;        ; 9.634  ;
; TCS         ; TDO           ; 9.626  ;        ;        ; 9.626  ;
; TDI         ; TDO           ; 9.396  ;        ;        ; 9.396  ;
; TD_DATA[0]  ; TD_RESET      ; 9.821  ;        ;        ; 9.821  ;
; TD_DATA[1]  ; TD_RESET      ; 9.537  ;        ;        ; 9.537  ;
; TD_DATA[2]  ; TD_RESET      ; 9.757  ;        ;        ; 9.757  ;
; TD_DATA[3]  ; TD_RESET      ; 9.757  ;        ;        ; 9.757  ;
; TD_DATA[4]  ; TD_RESET      ; 9.918  ;        ;        ; 9.918  ;
; TD_DATA[5]  ; TD_RESET      ; 10.013 ;        ;        ; 10.013 ;
; TD_DATA[6]  ; TD_RESET      ; 10.293 ;        ;        ; 10.293 ;
; TD_DATA[7]  ; TD_RESET      ; 10.236 ;        ;        ; 10.236 ;
; TD_HS       ; TD_RESET      ; 9.426  ;        ;        ; 9.426  ;
; TD_VS       ; TD_RESET      ; 9.292  ;        ;        ; 9.292  ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 8.933  ;        ;        ; 8.933  ;
; ENET_INT    ; ENET_CMD      ; 8.946  ;        ;        ; 8.946  ;
; IRDA_RXD    ; IRDA_TXD      ; 7.984  ;        ;        ; 7.984  ;
; KEY[2]      ; VGA_B[5]      ;        ; 12.593 ; 12.593 ;        ;
; KEY[2]      ; VGA_B[6]      ;        ; 12.558 ; 12.558 ;        ;
; KEY[2]      ; VGA_B[7]      ;        ; 12.575 ; 12.575 ;        ;
; KEY[2]      ; VGA_B[8]      ;        ; 12.811 ; 12.811 ;        ;
; KEY[2]      ; VGA_B[9]      ;        ; 12.558 ; 12.558 ;        ;
; KEY[2]      ; VGA_G[4]      ;        ; 12.544 ; 12.544 ;        ;
; KEY[2]      ; VGA_G[5]      ;        ; 12.085 ; 12.085 ;        ;
; KEY[2]      ; VGA_G[6]      ;        ; 12.471 ; 12.471 ;        ;
; KEY[2]      ; VGA_G[7]      ;        ; 12.089 ; 12.089 ;        ;
; KEY[2]      ; VGA_G[8]      ;        ; 12.763 ; 12.763 ;        ;
; KEY[2]      ; VGA_G[9]      ;        ; 12.770 ; 12.770 ;        ;
; KEY[2]      ; VGA_R[5]      ;        ; 12.519 ; 12.519 ;        ;
; KEY[2]      ; VGA_R[6]      ;        ; 12.306 ; 12.306 ;        ;
; KEY[2]      ; VGA_R[7]      ;        ; 12.562 ; 12.562 ;        ;
; KEY[2]      ; VGA_R[8]      ;        ; 12.511 ; 12.511 ;        ;
; KEY[2]      ; VGA_R[9]      ;        ; 12.480 ; 12.480 ;        ;
; KEY[3]      ; VGA_B[5]      ;        ; 12.572 ; 12.572 ;        ;
; KEY[3]      ; VGA_B[6]      ;        ; 12.537 ; 12.537 ;        ;
; KEY[3]      ; VGA_B[7]      ;        ; 12.554 ; 12.554 ;        ;
; KEY[3]      ; VGA_B[8]      ;        ; 12.790 ; 12.790 ;        ;
; KEY[3]      ; VGA_B[9]      ;        ; 12.537 ; 12.537 ;        ;
; KEY[3]      ; VGA_G[4]      ;        ; 12.523 ; 12.523 ;        ;
; KEY[3]      ; VGA_G[5]      ;        ; 12.064 ; 12.064 ;        ;
; KEY[3]      ; VGA_G[6]      ;        ; 12.450 ; 12.450 ;        ;
; KEY[3]      ; VGA_G[7]      ;        ; 12.068 ; 12.068 ;        ;
; KEY[3]      ; VGA_G[8]      ;        ; 12.742 ; 12.742 ;        ;
; KEY[3]      ; VGA_G[9]      ;        ; 12.749 ; 12.749 ;        ;
; KEY[3]      ; VGA_R[5]      ;        ; 12.498 ; 12.498 ;        ;
; KEY[3]      ; VGA_R[6]      ;        ; 12.285 ; 12.285 ;        ;
; KEY[3]      ; VGA_R[7]      ;        ; 12.541 ; 12.541 ;        ;
; KEY[3]      ; VGA_R[8]      ;        ; 12.490 ; 12.490 ;        ;
; KEY[3]      ; VGA_R[9]      ;        ; 12.459 ; 12.459 ;        ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 8.254  ;        ;        ; 8.254  ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 8.590  ;        ;        ; 8.590  ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 8.314  ;        ;        ; 8.314  ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 8.282  ;        ;        ; 8.282  ;
; SW[0]       ; CAM_RESET     ; 4.944  ;        ;        ; 4.944  ;
; SW[1]       ; CAM_PWDN      ; 4.974  ;        ;        ; 4.974  ;
; SW[8]       ; LEDR[8]       ; 5.868  ;        ;        ; 5.868  ;
; SW[9]       ; LEDR[9]       ; 6.132  ;        ;        ; 6.132  ;
; SW[10]      ; LEDR[10]      ; 5.680  ;        ;        ; 5.680  ;
; SW[11]      ; LEDR[11]      ; 5.638  ;        ;        ; 5.638  ;
; SW[12]      ; LEDR[12]      ; 5.698  ;        ;        ; 5.698  ;
; SW[13]      ; LEDR[13]      ; 9.737  ;        ;        ; 9.737  ;
; SW[14]      ; LEDR[14]      ; 9.634  ;        ;        ; 9.634  ;
; SW[15]      ; LEDR[15]      ; 9.404  ;        ;        ; 9.404  ;
; SW[16]      ; LEDR[16]      ; 9.767  ;        ;        ; 9.767  ;
; SW[17]      ; LEDR[17]      ; 9.593  ;        ;        ; 9.593  ;
; TCK         ; TDO           ; 9.634  ;        ;        ; 9.634  ;
; TCS         ; TDO           ; 9.626  ;        ;        ; 9.626  ;
; TDI         ; TDO           ; 9.396  ;        ;        ; 9.396  ;
; TD_DATA[0]  ; TD_RESET      ; 9.821  ;        ;        ; 9.821  ;
; TD_DATA[1]  ; TD_RESET      ; 9.537  ;        ;        ; 9.537  ;
; TD_DATA[2]  ; TD_RESET      ; 9.757  ;        ;        ; 9.757  ;
; TD_DATA[3]  ; TD_RESET      ; 9.757  ;        ;        ; 9.757  ;
; TD_DATA[4]  ; TD_RESET      ; 9.918  ;        ;        ; 9.918  ;
; TD_DATA[5]  ; TD_RESET      ; 10.013 ;        ;        ; 10.013 ;
; TD_DATA[6]  ; TD_RESET      ; 10.293 ;        ;        ; 10.293 ;
; TD_DATA[7]  ; TD_RESET      ; 10.236 ;        ;        ; 10.236 ;
; TD_HS       ; TD_RESET      ; 9.426  ;        ;        ; 9.426  ;
; TD_VS       ; TD_RESET      ; 9.292  ;        ;        ; 9.292  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 6.940 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 7.158 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 7.158 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 7.178 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 7.178 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 7.226 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 7.226 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 7.186 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.196 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 6.940 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 6.940 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 6.950 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 6.950 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.397 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.387 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.402 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.412 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.421 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.401 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.401 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.401 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.852 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.852 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 7.439 ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 7.812 ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.074 ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.074 ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.094 ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.094 ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.091 ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.091 ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 7.812 ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 7.812 ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 7.350 ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 7.364 ;      ; Rise       ; clock50m        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 6.940 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 7.158 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 7.158 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 7.178 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 7.178 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 7.226 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 7.226 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 7.186 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.196 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 6.940 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 6.940 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 6.950 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 6.950 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.397 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.387 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.402 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.412 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.421 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.401 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.401 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.401 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.852 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.852 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 7.439 ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 7.812 ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.074 ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.074 ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.094 ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.094 ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.091 ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.091 ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 7.812 ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 7.812 ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 7.350 ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 7.364 ;      ; Rise       ; clock50m        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 6.940     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 7.158     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 7.158     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 7.178     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 7.178     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 7.226     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 7.226     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 7.186     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.196     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 6.940     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 6.940     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 6.950     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 6.950     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.397     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.387     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.402     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.412     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.421     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.401     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.401     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.401     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.852     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.852     ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 7.439     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 7.812     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.074     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.074     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.094     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.094     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.091     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.091     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 7.812     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 7.812     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 7.350     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 7.364     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 6.940     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 7.158     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 7.158     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 7.178     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 7.178     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 7.226     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 7.226     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 7.186     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.196     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 6.940     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 6.940     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 6.950     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 6.950     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.397     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.387     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.402     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.412     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.421     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.401     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.401     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.401     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.852     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.852     ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 7.439     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 7.812     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.074     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.074     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.094     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.094     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.091     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.091     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 7.812     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 7.812     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 7.350     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 7.364     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 14.320 ; 0.000         ;
; clockext ; 17.797 ; 0.000         ;
; clock27m ; 34.908 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock27m ; 0.215 ; 0.000         ;
; clock50m ; 0.215 ; 0.000         ;
; clockext ; 0.215 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Fast Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 17.960 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock50m ; 1.253 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock50m            ; 7.500  ; 0.000         ;
; clockext            ; 9.000  ; 0.000         ;
; clock27m            ; 17.500 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock50m'                                                                                                                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                   ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.320 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a3~porta_we_reg        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[3]                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.067     ; 5.645      ;
; 14.320 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a3~porta_address_reg0  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[3]                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.067     ; 5.645      ;
; 14.320 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a3~porta_address_reg1  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[3]                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.067     ; 5.645      ;
; 14.320 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a3~porta_address_reg2  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[3]                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.067     ; 5.645      ;
; 14.320 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a3~porta_address_reg3  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[3]                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.067     ; 5.645      ;
; 14.320 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a3~porta_address_reg4  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[3]                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.067     ; 5.645      ;
; 14.320 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a3~porta_address_reg5  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[3]                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.067     ; 5.645      ;
; 14.320 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a3~porta_address_reg6  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[3]                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.067     ; 5.645      ;
; 14.320 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a3~porta_address_reg7  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[3]                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.067     ; 5.645      ;
; 14.320 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a3~porta_address_reg8  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[3]                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.067     ; 5.645      ;
; 14.320 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a3~porta_address_reg9  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[3]                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.067     ; 5.645      ;
; 14.320 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a3~porta_address_reg10 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[3]                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.067     ; 5.645      ;
; 14.320 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a3~porta_address_reg11 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[3]                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.067     ; 5.645      ;
; 14.375 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.643      ;
; 14.383 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.635      ;
; 14.505 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.513      ;
; 14.506 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.512      ;
; 14.567 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.454      ;
; 14.567 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.454      ;
; 14.567 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.454      ;
; 14.567 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.454      ;
; 14.568 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[13]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.454      ;
; 14.568 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[5]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.454      ;
; 14.568 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.454      ;
; 14.568 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[7]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.454      ;
; 14.568 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[14]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.454      ;
; 14.568 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[6]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.454      ;
; 14.577 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.442      ;
; 14.577 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.442      ;
; 14.584 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.435      ;
; 14.584 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.435      ;
; 14.586 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|packet_in_progress                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.038     ; 5.408      ;
; 14.632 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.386      ;
; 14.640 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.378      ;
; 14.641 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.380      ;
; 14.641 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.380      ;
; 14.647 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.371      ;
; 14.655 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.363      ;
; 14.704 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.314      ;
; 14.712 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.306      ;
; 14.716 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.302      ;
; 14.724 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 5.328      ;
; 14.724 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.294      ;
; 14.732 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 5.320      ;
; 14.754 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.264      ;
; 14.762 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.256      ;
; 14.762 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.256      ;
; 14.763 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.255      ;
; 14.766 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.252      ;
; 14.774 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.244      ;
; 14.777 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.241      ;
; 14.778 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.240      ;
; 14.824 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.197      ;
; 14.824 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.197      ;
; 14.824 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.197      ;
; 14.824 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.197      ;
; 14.825 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 5.227      ;
; 14.825 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[13]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.197      ;
; 14.825 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[5]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.197      ;
; 14.825 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.197      ;
; 14.825 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[7]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.197      ;
; 14.825 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[14]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.197      ;
; 14.825 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[6]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.197      ;
; 14.828 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 5.224      ;
; 14.833 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 5.219      ;
; 14.834 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.185      ;
; 14.834 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.185      ;
; 14.834 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.184      ;
; 14.835 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.183      ;
; 14.836 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 5.216      ;
; 14.839 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.182      ;
; 14.839 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.182      ;
; 14.839 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.182      ;
; 14.839 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.182      ;
; 14.840 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[13]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.182      ;
; 14.840 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[5]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.182      ;
; 14.840 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.182      ;
; 14.840 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[7]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.182      ;
; 14.840 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[14]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.182      ;
; 14.840 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[6]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.182      ;
; 14.841 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.178      ;
; 14.841 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.178      ;
; 14.843 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|packet_in_progress                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.038     ; 5.151      ;
; 14.846 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.172      ;
; 14.847 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.171      ;
; 14.849 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.170      ;
; 14.849 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.170      ;
; 14.854 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 5.198      ;
; 14.855 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 5.197      ;
; 14.856 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.163      ;
; 14.856 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.163      ;
; 14.858 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|packet_in_progress                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.038     ; 5.136      ;
; 14.882 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|end_begintransfer                   ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.136      ;
; 14.884 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.134      ;
; 14.885 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.133      ;
; 14.895 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.003     ; 5.134      ;
; 14.896 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.122      ;
; 14.896 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.125      ;
; 14.896 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.125      ;
; 14.896 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]                                                  ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.125      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockext'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 17.797 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.235      ;
; 17.924 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.108      ;
; 17.936 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.096      ;
; 18.031 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.001      ;
; 18.051 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.981      ;
; 18.073 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.957      ;
; 18.086 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.946      ;
; 18.118 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 1.910      ;
; 18.129 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.903      ;
; 18.140 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.892      ;
; 18.158 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.874      ;
; 18.167 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.863      ;
; 18.170 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.862      ;
; 18.178 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.854      ;
; 18.190 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.842      ;
; 18.205 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.827      ;
; 18.205 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.825      ;
; 18.213 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.819      ;
; 18.215 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.817      ;
; 18.225 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.807      ;
; 18.236 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.796      ;
; 18.256 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.776      ;
; 18.263 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.769      ;
; 18.265 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.767      ;
; 18.267 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.765      ;
; 18.279 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.753      ;
; 18.281 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.751      ;
; 18.302 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.730      ;
; 18.307 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.723      ;
; 18.327 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.703      ;
; 18.334 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.698      ;
; 18.342 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.690      ;
; 18.346 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.686      ;
; 18.348 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.684      ;
; 18.352 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 1.676      ;
; 18.353 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.679      ;
; 18.354 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.678      ;
; 18.362 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.668      ;
; 18.363 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.669      ;
; 18.365 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 1.663      ;
; 18.366 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.666      ;
; 18.367 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 1.661      ;
; 18.372 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 1.656      ;
; 18.383 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.649      ;
; 18.383 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.649      ;
; 18.385 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 1.643      ;
; 18.387 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.647      ;
; 18.392 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.640      ;
; 18.395 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.637      ;
; 18.401 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.629      ;
; 18.404 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.628      ;
; 18.406 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.624      ;
; 18.407 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 1.621      ;
; 18.408 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.624      ;
; 18.416 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.614      ;
; 18.418 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.614      ;
; 18.418 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.614      ;
; 18.420 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.612      ;
; 18.420 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.612      ;
; 18.420 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.612      ;
; 18.421 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.609      ;
; 18.422 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.610      ;
; 18.422 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.004      ; 1.614      ;
; 18.422 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.610      ;
; 18.422 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.610      ;
; 18.424 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.608      ;
; 18.429 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.603      ;
; 18.438 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.594      ;
; 18.439 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.593      ;
; 18.439 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.591      ;
; 18.440 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.592      ;
; 18.441 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.591      ;
; 18.441 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.591      ;
; 18.442 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.590      ;
; 18.443 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.589      ;
; 18.453 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.577      ;
; 18.453 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.577      ;
; 18.454 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.578      ;
; 18.455 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.575      ;
; 18.455 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.575      ;
; 18.456 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.574      ;
; 18.459 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.573      ;
; 18.459 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.571      ;
; 18.459 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.575      ;
; 18.461 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.571      ;
; 18.461 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 1.567      ;
; 18.461 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.573      ;
; 18.461 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.573      ;
; 18.463 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.571      ;
; 18.470 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.562      ;
; 18.472 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.560      ;
; 18.473 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.559      ;
; 18.473 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 1.555      ;
; 18.473 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.557      ;
; 18.473 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.557      ;
; 18.474 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.556      ;
; 18.480 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.552      ;
; 18.484 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.548      ;
; 18.488 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.544      ;
; 18.490 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[0]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.542      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock27m'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 34.908 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.124      ;
; 34.930 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.102      ;
; 34.947 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.085      ;
; 34.962 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.070      ;
; 35.000 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.032      ;
; 35.033 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.999      ;
; 35.124 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.908      ;
; 35.137 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.895      ;
; 35.149 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.887      ;
; 35.169 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.867      ;
; 35.171 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.865      ;
; 35.188 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.848      ;
; 35.191 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.845      ;
; 35.203 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.833      ;
; 35.204 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.828      ;
; 35.204 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.832      ;
; 35.208 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.828      ;
; 35.223 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.813      ;
; 35.226 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.810      ;
; 35.228 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.804      ;
; 35.241 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.795      ;
; 35.243 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.793      ;
; 35.256 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.776      ;
; 35.258 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.778      ;
; 35.258 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.778      ;
; 35.261 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.775      ;
; 35.274 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.762      ;
; 35.278 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.754      ;
; 35.280 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.756      ;
; 35.294 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.742      ;
; 35.296 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.740      ;
; 35.297 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.739      ;
; 35.312 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.724      ;
; 35.329 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.707      ;
; 35.333 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.703      ;
; 35.337 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.695      ;
; 35.343 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.689      ;
; 35.350 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.686      ;
; 35.355 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.681      ;
; 35.365 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.671      ;
; 35.372 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.664      ;
; 35.378 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.658      ;
; 35.379 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.653      ;
; 35.383 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.653      ;
; 35.384 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.652      ;
; 35.385 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.651      ;
; 35.387 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.649      ;
; 35.398 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.638      ;
; 35.401 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.631      ;
; 35.402 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.630      ;
; 35.406 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.630      ;
; 35.417 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.619      ;
; 35.418 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.614      ;
; 35.420 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.616      ;
; 35.423 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.613      ;
; 35.425 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.611      ;
; 35.433 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.599      ;
; 35.433 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.603      ;
; 35.438 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.598      ;
; 35.438 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.598      ;
; 35.439 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.597      ;
; 35.439 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.597      ;
; 35.444 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.592      ;
; 35.445 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.591      ;
; 35.445 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.591      ;
; 35.454 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.582      ;
; 35.456 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.580      ;
; 35.458 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.578      ;
; 35.459 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.004     ; 1.569      ;
; 35.465 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.571      ;
; 35.469 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.567      ;
; 35.471 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.565      ;
; 35.471 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.565      ;
; 35.471 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.561      ;
; 35.473 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.559      ;
; 35.474 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.562      ;
; 35.476 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.560      ;
; 35.476 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.560      ;
; 35.487 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.549      ;
; 35.488 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.544      ;
; 35.489 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.547      ;
; 35.492 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.540      ;
; 35.493 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.543      ;
; 35.493 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.543      ;
; 35.497 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.539      ;
; 35.500 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.536      ;
; 35.504 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.528      ;
; 35.504 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.532      ;
; 35.507 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.525      ;
; 35.508 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.528      ;
; 35.509 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.527      ;
; 35.509 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.527      ;
; 35.510 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.526      ;
; 35.517 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.519      ;
; 35.519 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.517      ;
; 35.524 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.512      ;
; 35.524 ; clk_event_50m:C2|r_cnt[25] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.004     ; 1.504      ;
; 35.525 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.511      ;
; 35.526 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.004      ; 1.510      ;
; 35.526 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.004     ; 1.502      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock27m'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; toggle0:C5|r_toggle        ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.358 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_event_50m:C2|r_cnt[24] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.513      ;
; 0.369 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.521      ;
; 0.374 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.528      ;
; 0.480 ; clk_event_50m:C2|r_cnt[25] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.632      ;
; 0.496 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.652      ;
; 0.514 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.668      ;
; 0.533 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.687      ;
; 0.544 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.697      ;
; 0.549 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.706      ;
; 0.568 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.724      ;
; 0.584 ; clk_event_50m:C2|r_sig     ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.007      ; 0.743      ;
; 0.584 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.736      ;
; 0.588 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.741      ;
; 0.598 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.750      ;
; 0.603 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.760      ;
; 0.613 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.765      ;
; 0.618 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.770      ;
; 0.619 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.771      ;
; 0.629 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.781      ;
; 0.638 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.790      ;
; 0.642 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.794      ;
; 0.643 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.795      ;
; 0.650 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.802      ;
; 0.652 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.804      ;
; 0.654 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.806      ;
; 0.656 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.808      ;
; 0.659 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.815      ;
; 0.678 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.830      ;
; 0.684 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.004      ; 0.840      ;
; 0.689 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.841      ;
; 0.694 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.847      ;
; 0.698 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.850      ;
; 0.699 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.851      ;
; 0.700 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.852      ;
; 0.705 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; -0.004     ; 0.853      ;
; 0.712 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.864      ;
; 0.712 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.864      ;
; 0.713 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.865      ;
; 0.719 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.004      ; 0.875      ;
; 0.720 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.872      ;
; 0.729 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.881      ;
; 0.733 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.885      ;
; 0.735 ; clk_event_50m:C2|r_cnt[24] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.887      ;
; 0.740 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; -0.004     ; 0.888      ;
; 0.743 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.895      ;
; 0.746 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.898      ;
; 0.748 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.900      ;
; 0.749 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.901      ;
; 0.752 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[0]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.904      ;
; 0.754 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.906      ;
; 0.754 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.004      ; 0.910      ;
; 0.756 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.908      ;
; 0.756 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.908      ;
; 0.758 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.910      ;
; 0.759 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.911      ;
; 0.759 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.911      ;
; 0.759 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.911      ;
; 0.764 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.916      ;
; 0.768 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.920      ;
; 0.771 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.004      ; 0.927      ;
; 0.771 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.923      ;
; 0.774 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.004      ; 0.930      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                ; To Node                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][10]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][10]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|count[1]                                                                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|count[1]                                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][76]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][76]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_waiting_for_data                                                                                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_waiting_for_data                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[0]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[0]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[1]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[1]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[2]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[2]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd                      ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|resetlatch             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|resetlatch             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error          ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|MonDReg[16]                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|MonDReg[16]                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][7]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][7]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|jtag_break             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|jtag_break             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|end_begintransfer                                                                                                                          ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|end_begintransfer                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|framing_error                                                                                                                          ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|framing_error                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_overrun                                                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_overrun                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|break_detect                                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|break_detect                                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[9]                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[9]                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[0]                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[0]                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|tx_ready                                                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|tx_ready                                                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_ienable_reg[0]                                                                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_ienable_reg[0]                                                                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockext'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; toggle0:C6|r_toggle        ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_event_50m:C3|r_sig     ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.396      ;
; 0.356 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.514      ;
; 0.371 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.528      ;
; 0.496 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.652      ;
; 0.514 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.668      ;
; 0.532 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.687      ;
; 0.545 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.698      ;
; 0.549 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.706      ;
; 0.567 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.719      ;
; 0.569 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.724      ;
; 0.577 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.727      ;
; 0.584 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.735      ;
; 0.589 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.741      ;
; 0.601 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.754      ;
; 0.604 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.756      ;
; 0.608 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.760      ;
; 0.610 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.762      ;
; 0.619 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.771      ;
; 0.623 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.773      ;
; 0.628 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.778      ;
; 0.639 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.791      ;
; 0.643 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.794      ;
; 0.649 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.799      ;
; 0.654 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.806      ;
; 0.655 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.807      ;
; 0.659 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.811      ;
; 0.662 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.814      ;
; 0.663 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.815      ;
; 0.678 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.830      ;
; 0.689 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.841      ;
; 0.690 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.840      ;
; 0.693 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.843      ;
; 0.694 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; clk_event_50m:C3|r_cnt[25] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.847      ;
; 0.698 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.850      ;
; 0.698 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.850      ;
; 0.699 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.851      ;
; 0.700 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.852      ;
; 0.706 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.858      ;
; 0.713 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.865      ;
; 0.718 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.002      ; 0.872      ;
; 0.719 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.869      ;
; 0.725 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.875      ;
; 0.729 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.881      ;
; 0.733 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.885      ;
; 0.742 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.894      ;
; 0.745 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.897      ;
; 0.746 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.002      ; 0.900      ;
; 0.748 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.900      ;
; 0.750 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.902      ;
; 0.752 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.904      ;
; 0.755 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.907      ;
; 0.760 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.910      ;
; 0.764 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.916      ;
; 0.767 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.919      ;
; 0.768 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.920      ;
; 0.768 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.920      ;
; 0.775 ; clk_event_50m:C3|r_cnt[25] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.927      ;
; 0.780 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.932      ;
; 0.780 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.930      ;
; 0.783 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.935      ;
; 0.783 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.935      ;
; 0.783 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.002      ; 0.937      ;
; 0.783 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.935      ;
; 0.794 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.946      ;
; 0.794 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.946      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock50m'                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_hi_imm16                                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.065      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[18]                                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.065      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[19]                                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.065      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[20]                                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.065      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[21]                                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.065      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[22]                                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.065      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[23]                                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.065      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|read_latency_shift_reg[0]                                       ; clock50m     ; clock50m    ; 20.000       ; -0.026     ; 2.046      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                      ; clock50m     ; clock50m    ; 20.000       ; -0.026     ; 2.046      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                      ; clock50m     ; clock50m    ; 20.000       ; -0.026     ; 2.046      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                     ; clock50m     ; clock50m    ; 20.000       ; -0.026     ; 2.046      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                     ; clock50m     ; clock50m    ; 20.000       ; -0.026     ; 2.046      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[0]                               ; clock50m     ; clock50m    ; 20.000       ; -0.029     ; 2.043      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[1]                               ; clock50m     ; clock50m    ; 20.000       ; -0.029     ; 2.043      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[2]                               ; clock50m     ; clock50m    ; 20.000       ; -0.029     ; 2.043      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[3]                               ; clock50m     ; clock50m    ; 20.000       ; -0.029     ; 2.043      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[4]                               ; clock50m     ; clock50m    ; 20.000       ; -0.029     ; 2.043      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[5]                               ; clock50m     ; clock50m    ; 20.000       ; -0.029     ; 2.043      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                       ; clock50m     ; clock50m    ; 20.000       ; -0.026     ; 2.046      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                       ; clock50m     ; clock50m    ; 20.000       ; -0.026     ; 2.046      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                      ; clock50m     ; clock50m    ; 20.000       ; -0.026     ; 2.046      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                      ; clock50m     ; clock50m    ; 20.000       ; -0.026     ; 2.046      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|av_readdata_pre[15]                                            ; clock50m     ; clock50m    ; 20.000       ; -0.020     ; 2.052      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[30]                                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.065      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[25]                                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.065      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[26]                                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.065      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[27]                                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.065      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[29]                                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.065      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[19]                                            ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 2.051      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[12]                                            ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 2.051      ;
; 17.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|read_latency_shift_reg[0]                                      ; clock50m     ; clock50m    ; 20.000       ; -0.026     ; 2.046      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_valid                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 2.074      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0] ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 2.074      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]  ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 2.074      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_waiting_for_data                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.065      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_byteenable[3]                                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 2.074      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[2]                                                             ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 2.050      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 2.074      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 2.074      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 2.060      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[23]                                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.064      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[22]                                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.064      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[1]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 2.076      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[20]                                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 2.073      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[19]                                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.064      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[18]                                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 2.073      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[17]                                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 2.073      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[16]                                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 2.073      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[7]                                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.069      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[6]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 2.076      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[5]                                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.069      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[4]                                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.069      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[3]                                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.020     ; 2.051      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[2]                                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.069      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[7]                                                                           ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.064      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[6]                                                                           ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.064      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[5]                                                                           ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.064      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[4]                                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 2.073      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[3]                                                                           ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.064      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[3]                                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.065      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[9]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 2.073      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]            ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 2.050      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]            ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 2.050      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]             ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 2.050      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]             ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 2.050      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[29]                                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.064      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 2.074      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[13]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 2.075      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[13]                                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.064      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[5]                                                               ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 2.075      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[21]                                                                            ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 2.073      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[31]                                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.064      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 2.074      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 2.075      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[15]                                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.012     ; 2.059      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[7]                                                               ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 2.075      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[23]                                                                            ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 2.080      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[25]                                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 2.073      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[17]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 2.050      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[9]                                                               ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 2.061      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[1]                                                               ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 2.061      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[27]                                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.064      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[24]                                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 2.073      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[28]                                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 2.073      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 2.074      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[12]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 2.061      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[12]                                                                     ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.069      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[4]                                                               ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 2.061      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[28]                        ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.086      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[17]                                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 2.073      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[15]                                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.064      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[14]                                                                          ; clock50m     ; clock50m    ; 20.000       ; -0.007     ; 2.064      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 2.074      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                         ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 2.074      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[18]                                                                            ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 2.074      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[14]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.065      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[15]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.065      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[16]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.065      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[17]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.065      ;
; 17.961 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[17]                                                                    ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.065      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock50m'                                                                                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.253 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|CAM_CTRL:CAM_CTRL_inst|CamVsync_dly1 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|VGA_CTRL:VGA_CTRL_inst|VgaFrameCount                                                                                                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 1.405      ;
; 1.597 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|CAM_CTRL:CAM_CTRL_inst|CamVsync_dly2 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|VGA_CTRL:VGA_CTRL_inst|VgaFrameCount                                                                                                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 1.749      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_jmp_direct                                                                                                                  ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.054      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[0]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 2.042      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[1]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 2.042      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[2]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 2.042      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[3]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 2.042      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[21]                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 2.055      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[23]                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 2.055      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 2.055      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[18]                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 2.055      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[0]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 2.055      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[1]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 2.055      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[2]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 2.055      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[3]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 2.055      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[4]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 2.055      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 2.055      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_compare_op[0]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.054      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_compare_op[1]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.054      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[22]                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 2.055      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_uncond_cti_non_br                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.054      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|read_latency_shift_reg[0]                                                                ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 2.042      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                    ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 2.042      ;
; 1.898 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.054      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_valid                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.013      ; 2.064      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.055      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux|packet_in_progress                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.017     ; 2.034      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.005     ; 2.046      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.036      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.036      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][10]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.036      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][10]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 2.045      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][10]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 2.045      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][10]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 2.043      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.036      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][9]                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 2.045      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][9]                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 2.045      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][9]                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 2.043      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[0]   ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 2.043      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0] ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 2.043      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.036      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][55]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 2.045      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 2.045      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 2.043      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|count[1]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.014     ; 2.037      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][76]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.014     ; 2.037      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][76]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 2.045      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][76]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 2.045      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][76]                                                                  ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 2.043      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 2.051      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_crst                                                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.059      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[8]                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.055      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot_right                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.013      ; 2.064      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_alu_sub                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.013      ; 2.064      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[5]                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.013      ; 2.064      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[7]                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.055      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[4]                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.021      ; 2.072      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_logic_op[1]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.013      ; 2.064      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_logic_op[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.013      ; 2.064      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 2.065      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 2.065      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[4]                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; -0.001     ; 2.050      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[2]                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.021      ; 2.072      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[1]                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.013      ; 2.064      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[3]                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.054      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[4]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 2.065      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_unsigned_lo_imm16                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.013      ; 2.064      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[19]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; -0.001     ; 2.050      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[21]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; -0.001     ; 2.050      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.020     ; 2.031      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[20]                                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.021      ; 2.072      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[23]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.054      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[24]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.054      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[25]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.055      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[26]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.055      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[27]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.055      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[28]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.055      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[29]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.055      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[30]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.055      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[31]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.055      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_logical                                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.013      ; 2.064      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_rot_right                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.013      ; 2.064      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.020     ; 2.031      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.020     ; 2.031      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[17]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.055      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]                                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.021      ; 2.072      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[15]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.055      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[12]                                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.021      ; 2.072      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[14]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.054      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[5]                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.054      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[3]                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.021      ; 2.072      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 2.065      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[2]                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.054      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 2.065      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[6]                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.055      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 2.065      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_wrctl_inst                                                                                                                  ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.059      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[6]                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.021      ; 2.072      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[16]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.055      ;
; 1.899 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[18]                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; -0.001     ; 2.050      ;
+-------+---------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockext'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock27m'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CamHsync  ; clock50m   ; 2.462 ; 2.462 ; Rise       ; clock50m        ;
; CamVsync  ; clock50m   ; 2.484 ; 2.484 ; Rise       ; clock50m        ;
; FL_DQ[*]  ; clock50m   ; 2.389 ; 2.389 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; 2.221 ; 2.221 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; 2.252 ; 2.252 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; 2.389 ; 2.389 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; 2.258 ; 2.258 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; 2.273 ; 2.273 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; 2.373 ; 2.373 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; 2.296 ; 2.296 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; 2.286 ; 2.286 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; 2.411 ; 2.411 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; 2.411 ; 2.411 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; 2.232 ; 2.232 ; Rise       ; clock50m        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CamHsync  ; clock50m   ; -2.342 ; -2.342 ; Rise       ; clock50m        ;
; CamVsync  ; clock50m   ; -2.364 ; -2.364 ; Rise       ; clock50m        ;
; FL_DQ[*]  ; clock50m   ; -2.101 ; -2.101 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; -2.101 ; -2.101 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; -2.132 ; -2.132 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; -2.269 ; -2.269 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; -2.138 ; -2.138 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; -2.153 ; -2.153 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; -2.253 ; -2.253 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; -2.176 ; -2.176 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; -2.166 ; -2.166 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; -2.112 ; -2.112 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; -2.291 ; -2.291 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; -2.112 ; -2.112 ; Rise       ; clock50m        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 4.288 ; 4.288 ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 4.288 ; 4.288 ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 4.303 ; 4.303 ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.303 ; 4.303 ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.185 ; 4.185 ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.254 ; 4.254 ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.194 ; 4.194 ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.221 ; 4.221 ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.123 ; 4.123 ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.197 ; 4.197 ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.201 ; 4.201 ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.132 ; 4.132 ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.001 ; 4.001 ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.120 ; 4.120 ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.121 ; 4.121 ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.146 ; 4.146 ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.126 ; 4.126 ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.005 ; 4.005 ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.156 ; 4.156 ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.026 ; 4.026 ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.014 ; 4.014 ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.134 ; 4.134 ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.124 ; 4.124 ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.004 ; 4.004 ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.051 ; 4.051 ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.208 ; 4.208 ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.896 ; 4.896 ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.278 ; 4.278 ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.254 ; 4.254 ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.323 ; 4.323 ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.292 ; 4.292 ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.282 ; 4.282 ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.896 ; 4.896 ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.608 ; 4.608 ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.641 ; 4.641 ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.159 ; 4.159 ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.233 ; 4.233 ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 4.232 ; 4.232 ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 4.232 ; 4.232 ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 4.214 ; 4.214 ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 4.420 ; 4.420 ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 4.419 ; 4.419 ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 4.255 ; 4.255 ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 4.416 ; 4.416 ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 3.979 ; 3.979 ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 4.315 ; 4.315 ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 4.315 ; 4.315 ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 4.812 ; 4.812 ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 4.566 ; 4.566 ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 4.559 ; 4.559 ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 4.812 ; 4.812 ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 4.332 ; 4.332 ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 4.772 ; 4.772 ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 4.340 ; 4.340 ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 4.525 ; 4.525 ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 4.259 ; 4.259 ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 3.975 ; 3.975 ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 4.255 ; 4.255 ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 4.205 ; 4.205 ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 4.139 ; 4.139 ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 4.259 ; 4.259 ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 4.061 ; 4.061 ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 4.151 ; 4.151 ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 4.691 ; 4.691 ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 4.398 ; 4.398 ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 4.100 ; 4.100 ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 4.691 ; 4.691 ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 4.204 ; 4.204 ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 4.169 ; 4.169 ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 3.821 ; 3.821 ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 4.232 ; 4.232 ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 4.633 ; 4.633 ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 4.135 ; 4.135 ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 4.633 ; 4.633 ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 4.191 ; 4.191 ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 4.282 ; 4.282 ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 4.281 ; 4.281 ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 4.291 ; 4.291 ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 4.528 ; 4.528 ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 4.140 ; 4.140 ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 3.944 ; 3.944 ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 4.317 ; 4.317 ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 4.317 ; 4.317 ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 7.671 ; 7.671 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 6.345 ; 6.345 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 6.694 ; 6.694 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 6.725 ; 6.725 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 6.822 ; 6.822 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 6.700 ; 6.700 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 7.671 ; 7.671 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 6.833 ; 6.833 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 7.023 ; 7.023 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 4.753 ; 4.753 ; Rise       ; clock50m        ;
; VGA_B[*]     ; clock50m   ; 4.887 ; 4.887 ; Rise       ; clock50m        ;
;  VGA_B[5]    ; clock50m   ; 4.800 ; 4.800 ; Rise       ; clock50m        ;
;  VGA_B[6]    ; clock50m   ; 4.769 ; 4.769 ; Rise       ; clock50m        ;
;  VGA_B[7]    ; clock50m   ; 4.781 ; 4.781 ; Rise       ; clock50m        ;
;  VGA_B[8]    ; clock50m   ; 4.887 ; 4.887 ; Rise       ; clock50m        ;
;  VGA_B[9]    ; clock50m   ; 4.770 ; 4.770 ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 3.642 ; 3.642 ; Rise       ; clock50m        ;
; VGA_G[*]     ; clock50m   ; 4.857 ; 4.857 ; Rise       ; clock50m        ;
;  VGA_G[4]    ; clock50m   ; 4.765 ; 4.765 ; Rise       ; clock50m        ;
;  VGA_G[5]    ; clock50m   ; 4.554 ; 4.554 ; Rise       ; clock50m        ;
;  VGA_G[6]    ; clock50m   ; 4.700 ; 4.700 ; Rise       ; clock50m        ;
;  VGA_G[7]    ; clock50m   ; 4.546 ; 4.546 ; Rise       ; clock50m        ;
;  VGA_G[8]    ; clock50m   ; 4.849 ; 4.849 ; Rise       ; clock50m        ;
;  VGA_G[9]    ; clock50m   ; 4.857 ; 4.857 ; Rise       ; clock50m        ;
; VGA_HS       ; clock50m   ; 4.251 ; 4.251 ; Rise       ; clock50m        ;
; VGA_R[*]     ; clock50m   ; 4.770 ; 4.770 ; Rise       ; clock50m        ;
;  VGA_R[5]    ; clock50m   ; 4.751 ; 4.751 ; Rise       ; clock50m        ;
;  VGA_R[6]    ; clock50m   ; 4.641 ; 4.641 ; Rise       ; clock50m        ;
;  VGA_R[7]    ; clock50m   ; 4.770 ; 4.770 ; Rise       ; clock50m        ;
;  VGA_R[8]    ; clock50m   ; 4.732 ; 4.732 ; Rise       ; clock50m        ;
;  VGA_R[9]    ; clock50m   ; 4.712 ; 4.712 ; Rise       ; clock50m        ;
; VGA_VS       ; clock50m   ; 4.025 ; 4.025 ; Rise       ; clock50m        ;
; XCLK         ; clock50m   ; 4.627 ; 4.627 ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 5.149 ; 5.149 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 5.149 ; 5.149 ; Rise       ; clockext        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 4.288 ; 4.288 ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 4.288 ; 4.288 ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 4.001 ; 4.001 ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.303 ; 4.303 ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.185 ; 4.185 ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.254 ; 4.254 ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.194 ; 4.194 ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.221 ; 4.221 ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.123 ; 4.123 ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.197 ; 4.197 ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.201 ; 4.201 ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.132 ; 4.132 ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.001 ; 4.001 ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.120 ; 4.120 ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.121 ; 4.121 ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.146 ; 4.146 ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.126 ; 4.126 ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.005 ; 4.005 ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.156 ; 4.156 ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.026 ; 4.026 ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.014 ; 4.014 ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.134 ; 4.134 ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.124 ; 4.124 ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.004 ; 4.004 ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.051 ; 4.051 ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.208 ; 4.208 ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.254 ; 4.254 ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.278 ; 4.278 ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.254 ; 4.254 ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.323 ; 4.323 ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.292 ; 4.292 ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.282 ; 4.282 ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.896 ; 4.896 ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.608 ; 4.608 ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.641 ; 4.641 ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.159 ; 4.159 ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.233 ; 4.233 ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 4.232 ; 4.232 ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 4.232 ; 4.232 ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 3.979 ; 3.979 ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 4.214 ; 4.214 ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 4.420 ; 4.420 ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 4.419 ; 4.419 ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 4.255 ; 4.255 ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 4.416 ; 4.416 ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 3.979 ; 3.979 ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 4.315 ; 4.315 ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 4.315 ; 4.315 ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 4.332 ; 4.332 ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 4.566 ; 4.566 ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 4.559 ; 4.559 ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 4.812 ; 4.812 ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 4.332 ; 4.332 ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 4.772 ; 4.772 ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 4.340 ; 4.340 ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 4.525 ; 4.525 ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 3.975 ; 3.975 ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 3.975 ; 3.975 ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 4.255 ; 4.255 ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 4.205 ; 4.205 ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 4.139 ; 4.139 ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 4.259 ; 4.259 ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 4.061 ; 4.061 ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 4.151 ; 4.151 ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 3.821 ; 3.821 ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 4.398 ; 4.398 ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 4.100 ; 4.100 ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 4.691 ; 4.691 ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 4.204 ; 4.204 ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 4.169 ; 4.169 ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 3.821 ; 3.821 ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 4.232 ; 4.232 ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 4.135 ; 4.135 ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 4.135 ; 4.135 ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 4.633 ; 4.633 ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 4.191 ; 4.191 ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 4.282 ; 4.282 ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 4.281 ; 4.281 ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 4.291 ; 4.291 ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 4.528 ; 4.528 ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 4.140 ; 4.140 ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 3.944 ; 3.944 ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 4.317 ; 4.317 ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 4.317 ; 4.317 ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 4.833 ; 4.833 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 4.833 ; 4.833 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 5.101 ; 5.101 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 5.263 ; 5.263 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 5.198 ; 5.198 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 5.283 ; 5.283 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 6.094 ; 6.094 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 4.921 ; 4.921 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 5.590 ; 5.590 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 4.753 ; 4.753 ; Rise       ; clock50m        ;
; VGA_B[*]     ; clock50m   ; 4.230 ; 4.230 ; Rise       ; clock50m        ;
;  VGA_B[5]    ; clock50m   ; 4.251 ; 4.251 ; Rise       ; clock50m        ;
;  VGA_B[6]    ; clock50m   ; 4.327 ; 4.327 ; Rise       ; clock50m        ;
;  VGA_B[7]    ; clock50m   ; 4.230 ; 4.230 ; Rise       ; clock50m        ;
;  VGA_B[8]    ; clock50m   ; 4.351 ; 4.351 ; Rise       ; clock50m        ;
;  VGA_B[9]    ; clock50m   ; 4.323 ; 4.323 ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 3.642 ; 3.642 ; Rise       ; clock50m        ;
; VGA_G[*]     ; clock50m   ; 3.973 ; 3.973 ; Rise       ; clock50m        ;
;  VGA_G[4]    ; clock50m   ; 4.087 ; 4.087 ; Rise       ; clock50m        ;
;  VGA_G[5]    ; clock50m   ; 3.984 ; 3.984 ; Rise       ; clock50m        ;
;  VGA_G[6]    ; clock50m   ; 4.040 ; 4.040 ; Rise       ; clock50m        ;
;  VGA_G[7]    ; clock50m   ; 3.973 ; 3.973 ; Rise       ; clock50m        ;
;  VGA_G[8]    ; clock50m   ; 4.167 ; 4.167 ; Rise       ; clock50m        ;
;  VGA_G[9]    ; clock50m   ; 4.296 ; 4.296 ; Rise       ; clock50m        ;
; VGA_HS       ; clock50m   ; 4.251 ; 4.251 ; Rise       ; clock50m        ;
; VGA_R[*]     ; clock50m   ; 4.050 ; 4.050 ; Rise       ; clock50m        ;
;  VGA_R[5]    ; clock50m   ; 4.087 ; 4.087 ; Rise       ; clock50m        ;
;  VGA_R[6]    ; clock50m   ; 4.101 ; 4.101 ; Rise       ; clock50m        ;
;  VGA_R[7]    ; clock50m   ; 4.086 ; 4.086 ; Rise       ; clock50m        ;
;  VGA_R[8]    ; clock50m   ; 4.068 ; 4.068 ; Rise       ; clock50m        ;
;  VGA_R[9]    ; clock50m   ; 4.050 ; 4.050 ; Rise       ; clock50m        ;
; VGA_VS       ; clock50m   ; 4.025 ; 4.025 ; Rise       ; clock50m        ;
; XCLK         ; clock50m   ; 4.627 ; 4.627 ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 5.149 ; 5.149 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 5.149 ; 5.149 ; Rise       ; clockext        ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 5.117 ;       ;       ; 5.117 ;
; ENET_INT    ; ENET_CMD      ; 5.114 ;       ;       ; 5.114 ;
; IRDA_RXD    ; IRDA_TXD      ; 4.642 ;       ;       ; 4.642 ;
; KEY[2]      ; VGA_B[5]      ;       ; 6.910 ; 6.910 ;       ;
; KEY[2]      ; VGA_B[6]      ;       ; 6.879 ; 6.879 ;       ;
; KEY[2]      ; VGA_B[7]      ;       ; 6.891 ; 6.891 ;       ;
; KEY[2]      ; VGA_B[8]      ;       ; 6.997 ; 6.997 ;       ;
; KEY[2]      ; VGA_B[9]      ;       ; 6.880 ; 6.880 ;       ;
; KEY[2]      ; VGA_G[4]      ;       ; 6.875 ; 6.875 ;       ;
; KEY[2]      ; VGA_G[5]      ;       ; 6.664 ; 6.664 ;       ;
; KEY[2]      ; VGA_G[6]      ;       ; 6.810 ; 6.810 ;       ;
; KEY[2]      ; VGA_G[7]      ;       ; 6.656 ; 6.656 ;       ;
; KEY[2]      ; VGA_G[8]      ;       ; 6.959 ; 6.959 ;       ;
; KEY[2]      ; VGA_G[9]      ;       ; 6.967 ; 6.967 ;       ;
; KEY[2]      ; VGA_R[5]      ;       ; 6.861 ; 6.861 ;       ;
; KEY[2]      ; VGA_R[6]      ;       ; 6.751 ; 6.751 ;       ;
; KEY[2]      ; VGA_R[7]      ;       ; 6.880 ; 6.880 ;       ;
; KEY[2]      ; VGA_R[8]      ;       ; 6.842 ; 6.842 ;       ;
; KEY[2]      ; VGA_R[9]      ;       ; 6.822 ; 6.822 ;       ;
; KEY[3]      ; VGA_B[5]      ;       ; 6.961 ; 6.961 ;       ;
; KEY[3]      ; VGA_B[6]      ;       ; 6.930 ; 6.930 ;       ;
; KEY[3]      ; VGA_B[7]      ;       ; 6.942 ; 6.942 ;       ;
; KEY[3]      ; VGA_B[8]      ;       ; 7.048 ; 7.048 ;       ;
; KEY[3]      ; VGA_B[9]      ;       ; 6.931 ; 6.931 ;       ;
; KEY[3]      ; VGA_G[4]      ;       ; 6.926 ; 6.926 ;       ;
; KEY[3]      ; VGA_G[5]      ;       ; 6.715 ; 6.715 ;       ;
; KEY[3]      ; VGA_G[6]      ;       ; 6.861 ; 6.861 ;       ;
; KEY[3]      ; VGA_G[7]      ;       ; 6.707 ; 6.707 ;       ;
; KEY[3]      ; VGA_G[8]      ;       ; 7.010 ; 7.010 ;       ;
; KEY[3]      ; VGA_G[9]      ;       ; 7.018 ; 7.018 ;       ;
; KEY[3]      ; VGA_R[5]      ;       ; 6.912 ; 6.912 ;       ;
; KEY[3]      ; VGA_R[6]      ;       ; 6.802 ; 6.802 ;       ;
; KEY[3]      ; VGA_R[7]      ;       ; 6.931 ; 6.931 ;       ;
; KEY[3]      ; VGA_R[8]      ;       ; 6.893 ; 6.893 ;       ;
; KEY[3]      ; VGA_R[9]      ;       ; 6.873 ; 6.873 ;       ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 4.740 ;       ;       ; 4.740 ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 4.922 ;       ;       ; 4.922 ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 4.799 ;       ;       ; 4.799 ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 4.785 ;       ;       ; 4.785 ;
; SW[0]       ; CAM_RESET     ; 2.634 ;       ;       ; 2.634 ;
; SW[1]       ; CAM_PWDN      ; 2.644 ;       ;       ; 2.644 ;
; SW[8]       ; LEDR[8]       ; 3.208 ;       ;       ; 3.208 ;
; SW[9]       ; LEDR[9]       ; 3.358 ;       ;       ; 3.358 ;
; SW[10]      ; LEDR[10]      ; 3.097 ;       ;       ; 3.097 ;
; SW[11]      ; LEDR[11]      ; 3.065 ;       ;       ; 3.065 ;
; SW[12]      ; LEDR[12]      ; 3.109 ;       ;       ; 3.109 ;
; SW[13]      ; LEDR[13]      ; 5.538 ;       ;       ; 5.538 ;
; SW[14]      ; LEDR[14]      ; 5.528 ;       ;       ; 5.528 ;
; SW[15]      ; LEDR[15]      ; 5.443 ;       ;       ; 5.443 ;
; SW[16]      ; LEDR[16]      ; 5.570 ;       ;       ; 5.570 ;
; SW[17]      ; LEDR[17]      ; 5.505 ;       ;       ; 5.505 ;
; TCK         ; TDO           ; 5.357 ;       ;       ; 5.357 ;
; TCS         ; TDO           ; 5.365 ;       ;       ; 5.365 ;
; TDI         ; TDO           ; 5.255 ;       ;       ; 5.255 ;
; TD_DATA[0]  ; TD_RESET      ; 5.455 ;       ;       ; 5.455 ;
; TD_DATA[1]  ; TD_RESET      ; 5.302 ;       ;       ; 5.302 ;
; TD_DATA[2]  ; TD_RESET      ; 5.425 ;       ;       ; 5.425 ;
; TD_DATA[3]  ; TD_RESET      ; 5.422 ;       ;       ; 5.422 ;
; TD_DATA[4]  ; TD_RESET      ; 5.485 ;       ;       ; 5.485 ;
; TD_DATA[5]  ; TD_RESET      ; 5.535 ;       ;       ; 5.535 ;
; TD_DATA[6]  ; TD_RESET      ; 5.684 ;       ;       ; 5.684 ;
; TD_DATA[7]  ; TD_RESET      ; 5.664 ;       ;       ; 5.664 ;
; TD_HS       ; TD_RESET      ; 5.306 ;       ;       ; 5.306 ;
; TD_VS       ; TD_RESET      ; 5.208 ;       ;       ; 5.208 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 5.117 ;       ;       ; 5.117 ;
; ENET_INT    ; ENET_CMD      ; 5.114 ;       ;       ; 5.114 ;
; IRDA_RXD    ; IRDA_TXD      ; 4.642 ;       ;       ; 4.642 ;
; KEY[2]      ; VGA_B[5]      ;       ; 6.910 ; 6.910 ;       ;
; KEY[2]      ; VGA_B[6]      ;       ; 6.879 ; 6.879 ;       ;
; KEY[2]      ; VGA_B[7]      ;       ; 6.891 ; 6.891 ;       ;
; KEY[2]      ; VGA_B[8]      ;       ; 6.997 ; 6.997 ;       ;
; KEY[2]      ; VGA_B[9]      ;       ; 6.880 ; 6.880 ;       ;
; KEY[2]      ; VGA_G[4]      ;       ; 6.875 ; 6.875 ;       ;
; KEY[2]      ; VGA_G[5]      ;       ; 6.664 ; 6.664 ;       ;
; KEY[2]      ; VGA_G[6]      ;       ; 6.810 ; 6.810 ;       ;
; KEY[2]      ; VGA_G[7]      ;       ; 6.656 ; 6.656 ;       ;
; KEY[2]      ; VGA_G[8]      ;       ; 6.959 ; 6.959 ;       ;
; KEY[2]      ; VGA_G[9]      ;       ; 6.967 ; 6.967 ;       ;
; KEY[2]      ; VGA_R[5]      ;       ; 6.861 ; 6.861 ;       ;
; KEY[2]      ; VGA_R[6]      ;       ; 6.751 ; 6.751 ;       ;
; KEY[2]      ; VGA_R[7]      ;       ; 6.880 ; 6.880 ;       ;
; KEY[2]      ; VGA_R[8]      ;       ; 6.842 ; 6.842 ;       ;
; KEY[2]      ; VGA_R[9]      ;       ; 6.822 ; 6.822 ;       ;
; KEY[3]      ; VGA_B[5]      ;       ; 6.961 ; 6.961 ;       ;
; KEY[3]      ; VGA_B[6]      ;       ; 6.930 ; 6.930 ;       ;
; KEY[3]      ; VGA_B[7]      ;       ; 6.942 ; 6.942 ;       ;
; KEY[3]      ; VGA_B[8]      ;       ; 7.048 ; 7.048 ;       ;
; KEY[3]      ; VGA_B[9]      ;       ; 6.931 ; 6.931 ;       ;
; KEY[3]      ; VGA_G[4]      ;       ; 6.926 ; 6.926 ;       ;
; KEY[3]      ; VGA_G[5]      ;       ; 6.715 ; 6.715 ;       ;
; KEY[3]      ; VGA_G[6]      ;       ; 6.861 ; 6.861 ;       ;
; KEY[3]      ; VGA_G[7]      ;       ; 6.707 ; 6.707 ;       ;
; KEY[3]      ; VGA_G[8]      ;       ; 7.010 ; 7.010 ;       ;
; KEY[3]      ; VGA_G[9]      ;       ; 7.018 ; 7.018 ;       ;
; KEY[3]      ; VGA_R[5]      ;       ; 6.912 ; 6.912 ;       ;
; KEY[3]      ; VGA_R[6]      ;       ; 6.802 ; 6.802 ;       ;
; KEY[3]      ; VGA_R[7]      ;       ; 6.931 ; 6.931 ;       ;
; KEY[3]      ; VGA_R[8]      ;       ; 6.893 ; 6.893 ;       ;
; KEY[3]      ; VGA_R[9]      ;       ; 6.873 ; 6.873 ;       ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 4.740 ;       ;       ; 4.740 ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 4.922 ;       ;       ; 4.922 ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 4.799 ;       ;       ; 4.799 ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 4.785 ;       ;       ; 4.785 ;
; SW[0]       ; CAM_RESET     ; 2.634 ;       ;       ; 2.634 ;
; SW[1]       ; CAM_PWDN      ; 2.644 ;       ;       ; 2.644 ;
; SW[8]       ; LEDR[8]       ; 3.208 ;       ;       ; 3.208 ;
; SW[9]       ; LEDR[9]       ; 3.358 ;       ;       ; 3.358 ;
; SW[10]      ; LEDR[10]      ; 3.097 ;       ;       ; 3.097 ;
; SW[11]      ; LEDR[11]      ; 3.065 ;       ;       ; 3.065 ;
; SW[12]      ; LEDR[12]      ; 3.109 ;       ;       ; 3.109 ;
; SW[13]      ; LEDR[13]      ; 5.538 ;       ;       ; 5.538 ;
; SW[14]      ; LEDR[14]      ; 5.528 ;       ;       ; 5.528 ;
; SW[15]      ; LEDR[15]      ; 5.443 ;       ;       ; 5.443 ;
; SW[16]      ; LEDR[16]      ; 5.570 ;       ;       ; 5.570 ;
; SW[17]      ; LEDR[17]      ; 5.505 ;       ;       ; 5.505 ;
; TCK         ; TDO           ; 5.357 ;       ;       ; 5.357 ;
; TCS         ; TDO           ; 5.365 ;       ;       ; 5.365 ;
; TDI         ; TDO           ; 5.255 ;       ;       ; 5.255 ;
; TD_DATA[0]  ; TD_RESET      ; 5.455 ;       ;       ; 5.455 ;
; TD_DATA[1]  ; TD_RESET      ; 5.302 ;       ;       ; 5.302 ;
; TD_DATA[2]  ; TD_RESET      ; 5.425 ;       ;       ; 5.425 ;
; TD_DATA[3]  ; TD_RESET      ; 5.422 ;       ;       ; 5.422 ;
; TD_DATA[4]  ; TD_RESET      ; 5.485 ;       ;       ; 5.485 ;
; TD_DATA[5]  ; TD_RESET      ; 5.535 ;       ;       ; 5.535 ;
; TD_DATA[6]  ; TD_RESET      ; 5.684 ;       ;       ; 5.684 ;
; TD_DATA[7]  ; TD_RESET      ; 5.664 ;       ;       ; 5.664 ;
; TD_HS       ; TD_RESET      ; 5.306 ;       ;       ; 5.306 ;
; TD_VS       ; TD_RESET      ; 5.208 ;       ;       ; 5.208 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 3.906 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 3.997 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 3.997 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.017 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.017 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.051 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.051 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.011 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.021 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 3.906 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 3.906 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 3.916 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 3.916 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.095 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.085 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.099 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.109 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.116 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.096 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.096 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.096 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.325 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.325 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.139 ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.322 ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.433 ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.433 ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.452 ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.452 ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.449 ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.449 ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.322 ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.322 ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.077 ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.090 ;      ; Rise       ; clock50m        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 3.906 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 3.997 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 3.997 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.017 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.017 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.051 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.051 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.011 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.021 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 3.906 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 3.906 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 3.916 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 3.916 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.095 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.085 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.099 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.109 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.116 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.096 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.096 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.096 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.325 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.325 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.139 ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.322 ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.433 ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.433 ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.452 ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.452 ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.449 ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.449 ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.322 ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.322 ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.077 ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.090 ;      ; Rise       ; clock50m        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 3.906     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 3.997     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 3.997     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.017     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.017     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.051     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.051     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.011     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.021     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 3.906     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 3.906     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 3.916     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 3.916     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.095     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.085     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.099     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.109     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.116     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.096     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.096     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.096     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.325     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.325     ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.139     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.322     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.433     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.433     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.452     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.452     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.449     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.449     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.322     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.322     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.077     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.090     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 3.906     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 3.997     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 3.997     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.017     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.017     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.051     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.051     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.011     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.021     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 3.906     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 3.906     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 3.916     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 3.916     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.095     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.085     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.099     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.109     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.116     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.096     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.096     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.096     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.325     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.325     ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.139     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.322     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.433     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.433     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.452     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.452     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.449     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.449     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.322     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.322     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.077     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.090     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+----------------------+--------+-------+----------+---------+---------------------+
; Clock                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 7.436  ; 0.215 ; 16.408   ; 1.253   ; 7.500               ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  clock27m            ; 32.526 ; 0.215 ; N/A      ; N/A     ; 17.500              ;
;  clock50m            ; 7.436  ; 0.215 ; 16.408   ; 1.253   ; 7.500               ;
;  clockext            ; 15.304 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
; Design-wide TNS      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clock27m            ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clock50m            ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clockext            ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CamHsync  ; clock50m   ; 4.496 ; 4.496 ; Rise       ; clock50m        ;
; CamVsync  ; clock50m   ; 4.522 ; 4.522 ; Rise       ; clock50m        ;
; FL_DQ[*]  ; clock50m   ; 4.436 ; 4.436 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; 4.111 ; 4.111 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; 4.160 ; 4.160 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; 4.436 ; 4.436 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; 4.151 ; 4.151 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; 4.177 ; 4.177 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; 4.409 ; 4.409 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; 4.219 ; 4.219 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; 4.171 ; 4.171 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; 4.448 ; 4.448 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; 4.448 ; 4.448 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; 4.074 ; 4.074 ; Rise       ; clock50m        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CamHsync  ; clock50m   ; -2.342 ; -2.342 ; Rise       ; clock50m        ;
; CamVsync  ; clock50m   ; -2.364 ; -2.364 ; Rise       ; clock50m        ;
; FL_DQ[*]  ; clock50m   ; -2.101 ; -2.101 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; -2.101 ; -2.101 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; -2.132 ; -2.132 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; -2.269 ; -2.269 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; -2.138 ; -2.138 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; -2.153 ; -2.153 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; -2.253 ; -2.253 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; -2.176 ; -2.176 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; -2.166 ; -2.166 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; -2.112 ; -2.112 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; -2.291 ; -2.291 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; -2.112 ; -2.112 ; Rise       ; clock50m        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 7.702  ; 7.702  ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 7.702  ; 7.702  ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 7.843  ; 7.843  ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 7.843  ; 7.843  ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 7.589  ; 7.589  ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 7.694  ; 7.694  ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 7.490  ; 7.490  ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 7.620  ; 7.620  ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 7.398  ; 7.398  ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 7.610  ; 7.610  ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.610  ; 7.610  ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 7.419  ; 7.419  ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 7.141  ; 7.141  ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 7.394  ; 7.394  ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 7.397  ; 7.397  ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.460  ; 7.460  ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.433  ; 7.433  ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.157  ; 7.157  ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.460  ; 7.460  ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.180  ; 7.180  ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.172  ; 7.172  ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.445  ; 7.445  ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.429  ; 7.429  ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.165  ; 7.165  ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.250  ; 7.250  ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 7.553  ; 7.553  ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 8.782  ; 8.782  ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 7.670  ; 7.670  ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 7.682  ; 7.682  ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 7.778  ; 7.778  ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 7.732  ; 7.732  ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 7.663  ; 7.663  ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.782  ; 8.782  ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.283  ; 8.283  ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.371  ; 8.371  ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 7.473  ; 7.473  ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 7.642  ; 7.642  ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 7.581  ; 7.581  ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 7.581  ; 7.581  ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 8.360  ; 8.360  ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 7.524  ; 7.524  ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 8.360  ; 8.360  ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 8.205  ; 8.205  ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 8.201  ; 8.201  ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 7.744  ; 7.744  ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 8.192  ; 8.192  ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 7.118  ; 7.118  ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 7.834  ; 7.834  ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 7.834  ; 7.834  ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 8.992  ; 8.992  ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 8.487  ; 8.487  ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 8.327  ; 8.327  ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 8.992  ; 8.992  ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 7.792  ; 7.792  ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 8.745  ; 8.745  ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 7.962  ; 7.962  ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 8.426  ; 8.426  ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 7.788  ; 7.788  ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 7.085  ; 7.085  ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 7.775  ; 7.775  ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 7.590  ; 7.590  ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 7.495  ; 7.495  ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 7.788  ; 7.788  ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 7.284  ; 7.284  ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 7.512  ; 7.512  ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 8.459  ; 8.459  ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 8.022  ; 8.022  ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 7.379  ; 7.379  ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 8.459  ; 8.459  ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 7.691  ; 7.691  ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 7.643  ; 7.643  ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 6.776  ; 6.776  ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 7.760  ; 7.760  ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 8.325  ; 8.325  ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 7.520  ; 7.520  ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 8.325  ; 8.325  ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 7.584  ; 7.584  ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 7.836  ; 7.836  ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 7.847  ; 7.847  ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 7.857  ; 7.857  ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 8.090  ; 8.090  ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 7.543  ; 7.543  ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 7.049  ; 7.049  ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 7.741  ; 7.741  ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 7.741  ; 7.741  ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 14.680 ; 14.680 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 12.100 ; 12.100 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 12.917 ; 12.917 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 12.895 ; 12.895 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 13.163 ; 13.163 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 12.736 ; 12.736 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 14.680 ; 14.680 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 12.918 ; 12.918 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 13.487 ; 13.487 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 8.743  ; 8.743  ; Rise       ; clock50m        ;
; VGA_B[*]     ; clock50m   ; 9.085  ; 9.085  ; Rise       ; clock50m        ;
;  VGA_B[5]    ; clock50m   ; 8.867  ; 8.867  ; Rise       ; clock50m        ;
;  VGA_B[6]    ; clock50m   ; 8.832  ; 8.832  ; Rise       ; clock50m        ;
;  VGA_B[7]    ; clock50m   ; 8.849  ; 8.849  ; Rise       ; clock50m        ;
;  VGA_B[8]    ; clock50m   ; 9.085  ; 9.085  ; Rise       ; clock50m        ;
;  VGA_B[9]    ; clock50m   ; 8.832  ; 8.832  ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 6.357  ; 6.357  ; Rise       ; clock50m        ;
; VGA_G[*]     ; clock50m   ; 9.044  ; 9.044  ; Rise       ; clock50m        ;
;  VGA_G[4]    ; clock50m   ; 8.818  ; 8.818  ; Rise       ; clock50m        ;
;  VGA_G[5]    ; clock50m   ; 8.359  ; 8.359  ; Rise       ; clock50m        ;
;  VGA_G[6]    ; clock50m   ; 8.745  ; 8.745  ; Rise       ; clock50m        ;
;  VGA_G[7]    ; clock50m   ; 8.363  ; 8.363  ; Rise       ; clock50m        ;
;  VGA_G[8]    ; clock50m   ; 9.037  ; 9.037  ; Rise       ; clock50m        ;
;  VGA_G[9]    ; clock50m   ; 9.044  ; 9.044  ; Rise       ; clock50m        ;
; VGA_HS       ; clock50m   ; 7.672  ; 7.672  ; Rise       ; clock50m        ;
; VGA_R[*]     ; clock50m   ; 8.836  ; 8.836  ; Rise       ; clock50m        ;
;  VGA_R[5]    ; clock50m   ; 8.793  ; 8.793  ; Rise       ; clock50m        ;
;  VGA_R[6]    ; clock50m   ; 8.580  ; 8.580  ; Rise       ; clock50m        ;
;  VGA_R[7]    ; clock50m   ; 8.836  ; 8.836  ; Rise       ; clock50m        ;
;  VGA_R[8]    ; clock50m   ; 8.785  ; 8.785  ; Rise       ; clock50m        ;
;  VGA_R[9]    ; clock50m   ; 8.754  ; 8.754  ; Rise       ; clock50m        ;
; VGA_VS       ; clock50m   ; 7.174  ; 7.174  ; Rise       ; clock50m        ;
; XCLK         ; clock50m   ; 8.524  ; 8.524  ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 9.317  ; 9.317  ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 9.317  ; 9.317  ; Rise       ; clockext        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 4.288 ; 4.288 ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 4.288 ; 4.288 ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 4.001 ; 4.001 ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.303 ; 4.303 ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.185 ; 4.185 ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.254 ; 4.254 ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.194 ; 4.194 ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.221 ; 4.221 ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.123 ; 4.123 ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.197 ; 4.197 ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.201 ; 4.201 ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.132 ; 4.132 ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.001 ; 4.001 ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.120 ; 4.120 ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.121 ; 4.121 ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.146 ; 4.146 ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.126 ; 4.126 ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.005 ; 4.005 ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.156 ; 4.156 ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.026 ; 4.026 ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.014 ; 4.014 ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.134 ; 4.134 ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.124 ; 4.124 ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.004 ; 4.004 ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.051 ; 4.051 ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.208 ; 4.208 ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.254 ; 4.254 ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.278 ; 4.278 ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.254 ; 4.254 ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.323 ; 4.323 ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.292 ; 4.292 ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.282 ; 4.282 ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.896 ; 4.896 ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.608 ; 4.608 ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.641 ; 4.641 ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.159 ; 4.159 ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.233 ; 4.233 ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 4.232 ; 4.232 ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 4.232 ; 4.232 ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 3.979 ; 3.979 ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 4.214 ; 4.214 ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 4.420 ; 4.420 ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 4.419 ; 4.419 ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 4.255 ; 4.255 ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 4.416 ; 4.416 ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 3.979 ; 3.979 ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 4.315 ; 4.315 ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 4.315 ; 4.315 ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 4.332 ; 4.332 ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 4.566 ; 4.566 ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 4.559 ; 4.559 ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 4.812 ; 4.812 ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 4.332 ; 4.332 ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 4.772 ; 4.772 ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 4.340 ; 4.340 ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 4.525 ; 4.525 ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 3.975 ; 3.975 ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 3.975 ; 3.975 ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 4.255 ; 4.255 ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 4.205 ; 4.205 ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 4.139 ; 4.139 ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 4.259 ; 4.259 ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 4.061 ; 4.061 ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 4.151 ; 4.151 ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 3.821 ; 3.821 ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 4.398 ; 4.398 ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 4.100 ; 4.100 ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 4.691 ; 4.691 ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 4.204 ; 4.204 ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 4.169 ; 4.169 ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 3.821 ; 3.821 ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 4.232 ; 4.232 ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 4.135 ; 4.135 ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 4.135 ; 4.135 ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 4.633 ; 4.633 ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 4.191 ; 4.191 ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 4.282 ; 4.282 ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 4.281 ; 4.281 ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 4.291 ; 4.291 ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 4.528 ; 4.528 ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 4.140 ; 4.140 ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 3.944 ; 3.944 ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 4.317 ; 4.317 ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 4.317 ; 4.317 ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 4.833 ; 4.833 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 4.833 ; 4.833 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 5.101 ; 5.101 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 5.263 ; 5.263 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 5.198 ; 5.198 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 5.283 ; 5.283 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 6.094 ; 6.094 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 4.921 ; 4.921 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 5.590 ; 5.590 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 4.753 ; 4.753 ; Rise       ; clock50m        ;
; VGA_B[*]     ; clock50m   ; 4.230 ; 4.230 ; Rise       ; clock50m        ;
;  VGA_B[5]    ; clock50m   ; 4.251 ; 4.251 ; Rise       ; clock50m        ;
;  VGA_B[6]    ; clock50m   ; 4.327 ; 4.327 ; Rise       ; clock50m        ;
;  VGA_B[7]    ; clock50m   ; 4.230 ; 4.230 ; Rise       ; clock50m        ;
;  VGA_B[8]    ; clock50m   ; 4.351 ; 4.351 ; Rise       ; clock50m        ;
;  VGA_B[9]    ; clock50m   ; 4.323 ; 4.323 ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 3.642 ; 3.642 ; Rise       ; clock50m        ;
; VGA_G[*]     ; clock50m   ; 3.973 ; 3.973 ; Rise       ; clock50m        ;
;  VGA_G[4]    ; clock50m   ; 4.087 ; 4.087 ; Rise       ; clock50m        ;
;  VGA_G[5]    ; clock50m   ; 3.984 ; 3.984 ; Rise       ; clock50m        ;
;  VGA_G[6]    ; clock50m   ; 4.040 ; 4.040 ; Rise       ; clock50m        ;
;  VGA_G[7]    ; clock50m   ; 3.973 ; 3.973 ; Rise       ; clock50m        ;
;  VGA_G[8]    ; clock50m   ; 4.167 ; 4.167 ; Rise       ; clock50m        ;
;  VGA_G[9]    ; clock50m   ; 4.296 ; 4.296 ; Rise       ; clock50m        ;
; VGA_HS       ; clock50m   ; 4.251 ; 4.251 ; Rise       ; clock50m        ;
; VGA_R[*]     ; clock50m   ; 4.050 ; 4.050 ; Rise       ; clock50m        ;
;  VGA_R[5]    ; clock50m   ; 4.087 ; 4.087 ; Rise       ; clock50m        ;
;  VGA_R[6]    ; clock50m   ; 4.101 ; 4.101 ; Rise       ; clock50m        ;
;  VGA_R[7]    ; clock50m   ; 4.086 ; 4.086 ; Rise       ; clock50m        ;
;  VGA_R[8]    ; clock50m   ; 4.068 ; 4.068 ; Rise       ; clock50m        ;
;  VGA_R[9]    ; clock50m   ; 4.050 ; 4.050 ; Rise       ; clock50m        ;
; VGA_VS       ; clock50m   ; 4.025 ; 4.025 ; Rise       ; clock50m        ;
; XCLK         ; clock50m   ; 4.627 ; 4.627 ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 5.149 ; 5.149 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 5.149 ; 5.149 ; Rise       ; clockext        ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 8.933  ;        ;        ; 8.933  ;
; ENET_INT    ; ENET_CMD      ; 8.946  ;        ;        ; 8.946  ;
; IRDA_RXD    ; IRDA_TXD      ; 7.984  ;        ;        ; 7.984  ;
; KEY[2]      ; VGA_B[5]      ;        ; 12.593 ; 12.593 ;        ;
; KEY[2]      ; VGA_B[6]      ;        ; 12.558 ; 12.558 ;        ;
; KEY[2]      ; VGA_B[7]      ;        ; 12.575 ; 12.575 ;        ;
; KEY[2]      ; VGA_B[8]      ;        ; 12.811 ; 12.811 ;        ;
; KEY[2]      ; VGA_B[9]      ;        ; 12.558 ; 12.558 ;        ;
; KEY[2]      ; VGA_G[4]      ;        ; 12.544 ; 12.544 ;        ;
; KEY[2]      ; VGA_G[5]      ;        ; 12.085 ; 12.085 ;        ;
; KEY[2]      ; VGA_G[6]      ;        ; 12.471 ; 12.471 ;        ;
; KEY[2]      ; VGA_G[7]      ;        ; 12.089 ; 12.089 ;        ;
; KEY[2]      ; VGA_G[8]      ;        ; 12.763 ; 12.763 ;        ;
; KEY[2]      ; VGA_G[9]      ;        ; 12.770 ; 12.770 ;        ;
; KEY[2]      ; VGA_R[5]      ;        ; 12.519 ; 12.519 ;        ;
; KEY[2]      ; VGA_R[6]      ;        ; 12.306 ; 12.306 ;        ;
; KEY[2]      ; VGA_R[7]      ;        ; 12.562 ; 12.562 ;        ;
; KEY[2]      ; VGA_R[8]      ;        ; 12.511 ; 12.511 ;        ;
; KEY[2]      ; VGA_R[9]      ;        ; 12.480 ; 12.480 ;        ;
; KEY[3]      ; VGA_B[5]      ;        ; 12.572 ; 12.572 ;        ;
; KEY[3]      ; VGA_B[6]      ;        ; 12.537 ; 12.537 ;        ;
; KEY[3]      ; VGA_B[7]      ;        ; 12.554 ; 12.554 ;        ;
; KEY[3]      ; VGA_B[8]      ;        ; 12.790 ; 12.790 ;        ;
; KEY[3]      ; VGA_B[9]      ;        ; 12.537 ; 12.537 ;        ;
; KEY[3]      ; VGA_G[4]      ;        ; 12.523 ; 12.523 ;        ;
; KEY[3]      ; VGA_G[5]      ;        ; 12.064 ; 12.064 ;        ;
; KEY[3]      ; VGA_G[6]      ;        ; 12.450 ; 12.450 ;        ;
; KEY[3]      ; VGA_G[7]      ;        ; 12.068 ; 12.068 ;        ;
; KEY[3]      ; VGA_G[8]      ;        ; 12.742 ; 12.742 ;        ;
; KEY[3]      ; VGA_G[9]      ;        ; 12.749 ; 12.749 ;        ;
; KEY[3]      ; VGA_R[5]      ;        ; 12.498 ; 12.498 ;        ;
; KEY[3]      ; VGA_R[6]      ;        ; 12.285 ; 12.285 ;        ;
; KEY[3]      ; VGA_R[7]      ;        ; 12.541 ; 12.541 ;        ;
; KEY[3]      ; VGA_R[8]      ;        ; 12.490 ; 12.490 ;        ;
; KEY[3]      ; VGA_R[9]      ;        ; 12.459 ; 12.459 ;        ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 8.254  ;        ;        ; 8.254  ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 8.590  ;        ;        ; 8.590  ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 8.314  ;        ;        ; 8.314  ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 8.282  ;        ;        ; 8.282  ;
; SW[0]       ; CAM_RESET     ; 4.944  ;        ;        ; 4.944  ;
; SW[1]       ; CAM_PWDN      ; 4.974  ;        ;        ; 4.974  ;
; SW[8]       ; LEDR[8]       ; 5.868  ;        ;        ; 5.868  ;
; SW[9]       ; LEDR[9]       ; 6.132  ;        ;        ; 6.132  ;
; SW[10]      ; LEDR[10]      ; 5.680  ;        ;        ; 5.680  ;
; SW[11]      ; LEDR[11]      ; 5.638  ;        ;        ; 5.638  ;
; SW[12]      ; LEDR[12]      ; 5.698  ;        ;        ; 5.698  ;
; SW[13]      ; LEDR[13]      ; 9.737  ;        ;        ; 9.737  ;
; SW[14]      ; LEDR[14]      ; 9.634  ;        ;        ; 9.634  ;
; SW[15]      ; LEDR[15]      ; 9.404  ;        ;        ; 9.404  ;
; SW[16]      ; LEDR[16]      ; 9.767  ;        ;        ; 9.767  ;
; SW[17]      ; LEDR[17]      ; 9.593  ;        ;        ; 9.593  ;
; TCK         ; TDO           ; 9.634  ;        ;        ; 9.634  ;
; TCS         ; TDO           ; 9.626  ;        ;        ; 9.626  ;
; TDI         ; TDO           ; 9.396  ;        ;        ; 9.396  ;
; TD_DATA[0]  ; TD_RESET      ; 9.821  ;        ;        ; 9.821  ;
; TD_DATA[1]  ; TD_RESET      ; 9.537  ;        ;        ; 9.537  ;
; TD_DATA[2]  ; TD_RESET      ; 9.757  ;        ;        ; 9.757  ;
; TD_DATA[3]  ; TD_RESET      ; 9.757  ;        ;        ; 9.757  ;
; TD_DATA[4]  ; TD_RESET      ; 9.918  ;        ;        ; 9.918  ;
; TD_DATA[5]  ; TD_RESET      ; 10.013 ;        ;        ; 10.013 ;
; TD_DATA[6]  ; TD_RESET      ; 10.293 ;        ;        ; 10.293 ;
; TD_DATA[7]  ; TD_RESET      ; 10.236 ;        ;        ; 10.236 ;
; TD_HS       ; TD_RESET      ; 9.426  ;        ;        ; 9.426  ;
; TD_VS       ; TD_RESET      ; 9.292  ;        ;        ; 9.292  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 5.117 ;       ;       ; 5.117 ;
; ENET_INT    ; ENET_CMD      ; 5.114 ;       ;       ; 5.114 ;
; IRDA_RXD    ; IRDA_TXD      ; 4.642 ;       ;       ; 4.642 ;
; KEY[2]      ; VGA_B[5]      ;       ; 6.910 ; 6.910 ;       ;
; KEY[2]      ; VGA_B[6]      ;       ; 6.879 ; 6.879 ;       ;
; KEY[2]      ; VGA_B[7]      ;       ; 6.891 ; 6.891 ;       ;
; KEY[2]      ; VGA_B[8]      ;       ; 6.997 ; 6.997 ;       ;
; KEY[2]      ; VGA_B[9]      ;       ; 6.880 ; 6.880 ;       ;
; KEY[2]      ; VGA_G[4]      ;       ; 6.875 ; 6.875 ;       ;
; KEY[2]      ; VGA_G[5]      ;       ; 6.664 ; 6.664 ;       ;
; KEY[2]      ; VGA_G[6]      ;       ; 6.810 ; 6.810 ;       ;
; KEY[2]      ; VGA_G[7]      ;       ; 6.656 ; 6.656 ;       ;
; KEY[2]      ; VGA_G[8]      ;       ; 6.959 ; 6.959 ;       ;
; KEY[2]      ; VGA_G[9]      ;       ; 6.967 ; 6.967 ;       ;
; KEY[2]      ; VGA_R[5]      ;       ; 6.861 ; 6.861 ;       ;
; KEY[2]      ; VGA_R[6]      ;       ; 6.751 ; 6.751 ;       ;
; KEY[2]      ; VGA_R[7]      ;       ; 6.880 ; 6.880 ;       ;
; KEY[2]      ; VGA_R[8]      ;       ; 6.842 ; 6.842 ;       ;
; KEY[2]      ; VGA_R[9]      ;       ; 6.822 ; 6.822 ;       ;
; KEY[3]      ; VGA_B[5]      ;       ; 6.961 ; 6.961 ;       ;
; KEY[3]      ; VGA_B[6]      ;       ; 6.930 ; 6.930 ;       ;
; KEY[3]      ; VGA_B[7]      ;       ; 6.942 ; 6.942 ;       ;
; KEY[3]      ; VGA_B[8]      ;       ; 7.048 ; 7.048 ;       ;
; KEY[3]      ; VGA_B[9]      ;       ; 6.931 ; 6.931 ;       ;
; KEY[3]      ; VGA_G[4]      ;       ; 6.926 ; 6.926 ;       ;
; KEY[3]      ; VGA_G[5]      ;       ; 6.715 ; 6.715 ;       ;
; KEY[3]      ; VGA_G[6]      ;       ; 6.861 ; 6.861 ;       ;
; KEY[3]      ; VGA_G[7]      ;       ; 6.707 ; 6.707 ;       ;
; KEY[3]      ; VGA_G[8]      ;       ; 7.010 ; 7.010 ;       ;
; KEY[3]      ; VGA_G[9]      ;       ; 7.018 ; 7.018 ;       ;
; KEY[3]      ; VGA_R[5]      ;       ; 6.912 ; 6.912 ;       ;
; KEY[3]      ; VGA_R[6]      ;       ; 6.802 ; 6.802 ;       ;
; KEY[3]      ; VGA_R[7]      ;       ; 6.931 ; 6.931 ;       ;
; KEY[3]      ; VGA_R[8]      ;       ; 6.893 ; 6.893 ;       ;
; KEY[3]      ; VGA_R[9]      ;       ; 6.873 ; 6.873 ;       ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 4.740 ;       ;       ; 4.740 ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 4.922 ;       ;       ; 4.922 ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 4.799 ;       ;       ; 4.799 ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 4.785 ;       ;       ; 4.785 ;
; SW[0]       ; CAM_RESET     ; 2.634 ;       ;       ; 2.634 ;
; SW[1]       ; CAM_PWDN      ; 2.644 ;       ;       ; 2.644 ;
; SW[8]       ; LEDR[8]       ; 3.208 ;       ;       ; 3.208 ;
; SW[9]       ; LEDR[9]       ; 3.358 ;       ;       ; 3.358 ;
; SW[10]      ; LEDR[10]      ; 3.097 ;       ;       ; 3.097 ;
; SW[11]      ; LEDR[11]      ; 3.065 ;       ;       ; 3.065 ;
; SW[12]      ; LEDR[12]      ; 3.109 ;       ;       ; 3.109 ;
; SW[13]      ; LEDR[13]      ; 5.538 ;       ;       ; 5.538 ;
; SW[14]      ; LEDR[14]      ; 5.528 ;       ;       ; 5.528 ;
; SW[15]      ; LEDR[15]      ; 5.443 ;       ;       ; 5.443 ;
; SW[16]      ; LEDR[16]      ; 5.570 ;       ;       ; 5.570 ;
; SW[17]      ; LEDR[17]      ; 5.505 ;       ;       ; 5.505 ;
; TCK         ; TDO           ; 5.357 ;       ;       ; 5.357 ;
; TCS         ; TDO           ; 5.365 ;       ;       ; 5.365 ;
; TDI         ; TDO           ; 5.255 ;       ;       ; 5.255 ;
; TD_DATA[0]  ; TD_RESET      ; 5.455 ;       ;       ; 5.455 ;
; TD_DATA[1]  ; TD_RESET      ; 5.302 ;       ;       ; 5.302 ;
; TD_DATA[2]  ; TD_RESET      ; 5.425 ;       ;       ; 5.425 ;
; TD_DATA[3]  ; TD_RESET      ; 5.422 ;       ;       ; 5.422 ;
; TD_DATA[4]  ; TD_RESET      ; 5.485 ;       ;       ; 5.485 ;
; TD_DATA[5]  ; TD_RESET      ; 5.535 ;       ;       ; 5.535 ;
; TD_DATA[6]  ; TD_RESET      ; 5.684 ;       ;       ; 5.684 ;
; TD_DATA[7]  ; TD_RESET      ; 5.664 ;       ;       ; 5.664 ;
; TD_HS       ; TD_RESET      ; 5.306 ;       ;       ; 5.306 ;
; TD_VS       ; TD_RESET      ; 5.208 ;       ;       ; 5.208 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock27m   ; clock27m ; 717      ; 0        ; 0        ; 0        ;
; clock50m   ; clock50m ; 270920   ; 0        ; 0        ; 0        ;
; clockext   ; clockext ; 717      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock27m   ; clock27m ; 717      ; 0        ; 0        ; 0        ;
; clock50m   ; clock50m ; 270920   ; 0        ; 0        ; 0        ;
; clockext   ; clockext ; 717      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock50m   ; clock50m ; 1784     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock50m   ; clock50m ; 1784     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 54    ; 54   ;
; Unconstrained Input Port Paths  ; 579   ; 579  ;
; Unconstrained Output Ports      ; 125   ; 125  ;
; Unconstrained Output Port Paths ; 673   ; 673  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 12 22:39:12 2022
Info: Command: quartus_sta top_de2 -c top_de2
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'nios2/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'nios2/synthesis/submodules/nios2_nios2_qsys_0.sdc'
Info (332104): Reading SDC File: 'top_de2.sdc'
Warning (332060): Node: PCLK was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 7.436
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.436         0.000 clock50m 
    Info (332119):    15.304         0.000 clockext 
    Info (332119):    32.526         0.000 clock27m 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock27m 
    Info (332119):     0.391         0.000 clock50m 
    Info (332119):     0.391         0.000 clockext 
Info (332146): Worst-case recovery slack is 16.408
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.408         0.000 clock50m 
Info (332146): Worst-case removal slack is 2.498
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.498         0.000 clock50m 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clock50m 
    Info (332119):     9.000         0.000 clockext 
    Info (332119):    17.500         0.000 clock27m 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: PCLK was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 14.320
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    14.320         0.000 clock50m 
    Info (332119):    17.797         0.000 clockext 
    Info (332119):    34.908         0.000 clock27m 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock27m 
    Info (332119):     0.215         0.000 clock50m 
    Info (332119):     0.215         0.000 clockext 
Info (332146): Worst-case recovery slack is 17.960
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.960         0.000 clock50m 
Info (332146): Worst-case removal slack is 1.253
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.253         0.000 clock50m 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clock50m 
    Info (332119):     9.000         0.000 clockext 
    Info (332119):    17.500         0.000 clock27m 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4680 megabytes
    Info: Processing ended: Wed Oct 12 22:39:17 2022
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


