\chapter{Fazit}
\label{ch:Fazit}

In der vorliegenden Arbeit wurde das IcoSoc-Projekt auf das IceZero-FPGA-Shield portiert, und somit eine flexible Plattform für die Entwicklung von Open-Source FPGA-Projekten zur Verfügung gestellt.
Auf Basis der IcoSoc-Komponenten wurde ein System zur Logikanalyse entworfen, mit dem benutzerdefinierte Events in hoher zeitlicher Auflösung aufgenommen werden können. 
Die zeitkritischeren Komponenten wurden dabei als Verilog-Module implementiert wohingegen die Steuerung des Programmablaufs mithilfe der RISC-V CPu ``PicoRV32'' als C-Code  auf dem FPGA umgesetzt wurde.
  

\chapter{Aussicht}
\label{ch:Aussicht}


