============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  01:03:14 pm
  Module:                 es_ordered_cas_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

           Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
-------------------------------------------------------------------------------------
es_ordered_cas_mul_synth          636       1981         0        1981    <none> (D) 
  TOP                             636       1981         0        1981    <none> (D) 
    cas                           282        621         0         621    <none> (D) 
      genblk1.cas_abmax_abminc    118        248         0         248    <none> (D) 
      genblk1.cas_abmin_c          94        206         0         206    <none> (D) 
      genblk1.cas_a_b              70        167         0         167    <none> (D) 
    stoch2bin                     124        559         0         559    <none> (D) 
      inc_add_23_27_1              24        113         0         113    <none> (D) 
    genblk1[2].genblk1.sng         76        266         0         266    <none> (D) 
      ctr                          43        194         0         194    <none> (D) 
    genblk1[1].genblk1.sng         75        263         0         263    <none> (D) 
      ctr                          42        192         0         192    <none> (D) 
    genblk1[0].genblk1.sng         75        263         0         263    <none> (D) 
      ctr                          42        192         0         192    <none> (D) 

 (D) = wireload is default in technology library
