m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/simulation/modelsim
vControlDecode
Z1 !s110 1512451759
!i10b 1
!s100 G^Y_lR3W`lCmmVLRN_ZJB2
I>joDXAR;dHi`0lC^Ia0Uz3
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
Z3 w1512441132
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ControlDecode.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ControlDecode.v
Z4 L0 12
Z5 OV;L;10.5b;63
r1
!s85 0
31
Z6 !s108 1512451759.000000
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ControlDecode.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ControlDecode.v|
!i113 1
Z7 o-vlog01compat -work work
Z8 !s92 -vlog01compat -work work +incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2
Z9 tCvgOpt 0
n@control@decode
vControlExecute
R1
!i10b 1
!s100 LE[Lh=QDRDa4<3A8S^CCn1
IBRaY=JX?3HTWg9n22BBda2
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ControlExecute.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ControlExecute.v
R4
R5
r1
!s85 0
31
R6
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ControlExecute.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ControlExecute.v|
!i113 1
R7
R8
R9
n@control@execute
vControlWriteback
R1
!i10b 1
!s100 QgcM;@SU;MFO^EDdl4DgH2
IhabE]3ba>e?Ia;mj4;=]41
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ControlWriteback.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ControlWriteback.v
L0 11
R5
r1
!s85 0
31
R6
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ControlWriteback.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ControlWriteback.v|
!i113 1
R7
R8
R9
n@control@writeback
vDecoder
Z10 !s110 1512451758
!i10b 1
!s100 EkF@o0zm6bGF_UI4Cn;1X2
IkbTc0C;XfWVc]BZ2eeh?60
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Decoder.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Decoder.v
L0 9
R5
r1
!s85 0
31
Z11 !s108 1512451758.000000
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Decoder.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Decoder.v|
!i113 1
R7
R8
R9
n@decoder
vInstrMemory
R10
!i10b 1
!s100 _B09Q[ciSjQoT;>eY6j[32
I?UT^fnge;mlVNgkYU53f@2
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/InstrMemory.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/InstrMemory.v
L0 39
R5
r1
!s85 0
31
R11
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/InstrMemory.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/InstrMemory.v|
!i113 1
R7
R8
R9
n@instr@memory
vMicroprocessor
R10
!i10b 1
!s100 Pgg>?i>82EIf;N2HMCfG10
IFl`z2AIlmWkCHY<G6Q70A0
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Microprocessor.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Microprocessor.v
L0 7
R5
r1
!s85 0
31
R11
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Microprocessor.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Microprocessor.v|
!i113 1
R7
R8
R9
n@microprocessor
vMult
R1
!i10b 1
!s100 @gDYBTRfU^3jzUE=z9UFh1
IU3IW5f@6=6>Ih^zV6Q;;l2
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Mult.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Mult.v
L0 9
R5
r1
!s85 0
31
R11
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Mult.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Mult.v|
!i113 1
R7
R8
R9
n@mult
vMux16bit2x1
!s110 1512451757
!i10b 1
!s100 cmEzF3GzZdMjAB?aLN?<k0
I2=TODz0_kk:>z2RE060aC0
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Mux16bit2x1.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Mux16bit2x1.v
L0 7
R5
r1
!s85 0
31
!s108 1512451757.000000
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Mux16bit2x1.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/Mux16bit2x1.v|
!i113 1
R7
R8
R9
n@mux16bit2x1
vRegisterBank
R10
!i10b 1
!s100 Vc@Jo>O@T:aK=]B?6o=U>0
IQQRLIQ@j4W0?`2zC]EEL03
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/RegisterBank.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/RegisterBank.v
L0 7
R5
r1
!s85 0
31
R11
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/RegisterBank.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/RegisterBank.v|
!i113 1
R7
R8
R9
n@register@bank
vULA
R10
!i10b 1
!s100 zAO@fZJ>QOQnlhINmNXj=3
IX7R:=W`4n]8M5;1m8MP8W0
R2
R0
w1512445386
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ULA.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ULA.v
L0 26
R5
r1
!s85 0
31
R11
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ULA.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor_v17_pipeline_v2/ULA.v|
!i113 1
R7
R8
R9
n@u@l@a
