<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:25:14.2514</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.11.29</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-0175115</applicationNumber><claimCount>4</claimCount><examinerName> </examinerName><finalDisposal>등록결정(재심사후)</finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2025.01.08</openDate><openNumber>10-2025-0004548</openNumber><originalApplicationDate>2024.03.06</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-0031731</originalApplicationNumber><originalExaminationRequestDate>2024.11.29</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1362</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1368</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1343</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020240031731</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 일 형태는 소비전력을 저감할 수 있는 표시 장치를 제공하는 것이다. 또한, 표시 장치의 개구율을 높이는 것이다. 표시 장치는 제 1 부화소 및 제 2 부화소를 가지는 화소를 가지는 구성으로 한다. 제 1 부화소는 제 1 착색층 및 제 1 트랜지스터를 가지고, 제 2 부화소는 제 2 착색층 및 제 2 트랜지스터를 가진다. 적어도 제 1 트랜지스터 및 제 2 트랜지스터가 각각 가지는 반도체층에서 채널이 형성될 수 있는 부분은 제 1 착색층과 중첩되도록 배치된다. 제 1 착색층은 제 2 착색층에 비하여 단파장 측의 광을 흡수하기 쉬운 착색층으로 하고, 트랜지스터를 구성하는 반도체층, 전극, 배선 등은 가시광을 투과시키는 구성으로 한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제 1 착색층과, 제 2 착색층과, 제 1 반도체층을 갖는 제 1 트랜지스터와, 제 2 반도체층을 갖는 제 2 트랜지스터와, 제 1 표시 소자와, 제 2 표시 소자를 갖고,상기 제 1 표시 소자는 상기 제 1 트랜지스터와 전기적으로 접속되고,상기 제 1 표시 소자는 상기 제 1 착색층과 중첩되는 영역을 갖고,상기 제 2 표시 소자는 상기 제 2 트랜지스터와 전기적으로 접속되고,상기 제 2 표시 소자는 상기 제 2 착색층과 중첩되는 영역을 갖는 표시 장치로서,상기 제 1 반도체층과 중첩되는 제 1 영역과, 상기 제 1 반도체층과 중첩되지 않고 또한 제 1 방향을 따르도록 연장되는 제 2 영역을 갖는 제 1 도전층과,상기 제 1 반도체층과 전기적으로 접속되고, 또한 제 2 방향을 따르도록 연장되는 제 3 영역을 갖는 제 2 도전층과,상기 제 1 반도체층과 전기적으로 접속되고, 또한 상기 제 2 방향과 교차하는 제 3 방향을 따르도록 연장되는 제 4 영역을 갖는 제 3 도전층을 갖고,상기 제 1 반도체층은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 2 영역은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 3 영역은 상기 제 2 착색층과 중첩되는 영역과, 상기 제 2 착색층과 중첩되지 않는 영역을 갖고,상기 제 4 영역은 상기 제 2 착색층과 중첩되지 않는 영역을 갖고,상기 제 2 표시 소자와 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 1 반도체층과 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 2 영역과 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 3 영역과 중첩되는 영역을 갖는 상기 제 2 착색층은 연결되어 있는, 표시 장치.</claim></claimInfo><claimInfo><claim>2. 기판과,상기 기판 위의, 제 1 착색층과, 제 2 착색층과, 제 1 반도체층을 갖는 제 1 트랜지스터와, 제 2 반도체층을 갖는 제 2 트랜지스터와, 제 1 표시 소자와, 제 2 표시 소자를 갖고,상기 제 1 표시 소자는 상기 제 1 트랜지스터와 전기적으로 접속되고,상기 제 1 표시 소자는 상기 제 1 착색층과 중첩되는 영역을 갖고,상기 제 2 표시 소자는 상기 제 2 트랜지스터와 전기적으로 접속되고,상기 제 2 표시 소자는 상기 제 2 착색층과 중첩되는 영역을 갖는 표시 장치로서,상기 제 1 반도체층과 중첩되는 제 1 영역과, 상기 제 1 반도체층과 중첩되지 않고 또한 제 1 방향을 따르도록 연장되는 제 2 영역을 갖는 제 1 도전층과,상기 제 1 반도체층과 전기적으로 접속되고, 또한 제 2 방향을 따르도록 연장되는 제 3 영역을 갖는 제 2 도전층과,상기 제 1 반도체층과 전기적으로 접속되고, 또한 상기 제 2 방향과 교차하는 제 3 방향을 따르도록 연장되는 제 4 영역을 갖는 제 3 도전층을 갖고,상기 제 1 반도체층은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 2 영역은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 3 영역은 상기 제 2 착색층과 중첩되는 영역과, 상기 제 2 착색층과 중첩되지 않는 영역을 갖고,상기 제 4 영역은 상기 제 2 착색층과 중첩되지 않는 영역을 갖고,상기 제 1 착색층 및 상기 제 2 착색층은 상기 기판 측에 배치되고,상기 제 2 표시 소자와 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 1 반도체층과 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 2 영역과 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 3 영역과 중첩되는 영역을 갖는 상기 제 2 착색층은 연결되어 있는, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 착색층과, 제 2 착색층과, 제 1 반도체층을 갖는 제 1 트랜지스터와, 제 2 반도체층을 갖는 제 2 트랜지스터와, 제 1 표시 소자와, 제 2 표시 소자를 갖고,상기 제 1 표시 소자는 상기 제 1 트랜지스터와 전기적으로 접속되고,상기 제 1 표시 소자는 상기 제 1 착색층과 중첩되는 영역을 갖고,상기 제 2 표시 소자는 상기 제 2 트랜지스터와 전기적으로 접속되고,상기 제 2 표시 소자는 상기 제 2 착색층과 중첩되는 영역을 갖는 표시 장치로서,상기 제 1 반도체층과 중첩되는 제 1 영역과, 상기 제 1 반도체층과 중첩되지 않고 또한 제 1 방향을 따르도록 연장되는 제 2 영역을 갖는 제 1 도전층과,상기 제 1 반도체층과 전기적으로 접속되고, 또한 제 2 방향을 따르도록 연장되는 제 3 영역을 갖는 제 2 도전층과,상기 제 1 반도체층과 전기적으로 접속되고, 또한 상기 제 2 방향과 교차하는 제 3 방향을 따르도록 연장되는 제 4 영역을 갖는 제 3 도전층을 갖고,상기 제 1 반도체층은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 2 영역은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 3 영역은 상기 제 2 착색층과 중첩되는 영역과, 상기 제 2 착색층과 중첩되지 않는 영역을 갖고,상기 제 4 영역은 상기 제 2 착색층과 중첩되지 않는 영역을 갖고,상기 제 2 착색층은 상기 제 1 반도체층 위에 배치된 영역을 갖고,상기 제 2 표시 소자는 상기 제 2 착색층 위에 배치된 영역을 갖고,상기 제 2 표시 소자와 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 1 반도체층과 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 2 영역과 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 3 영역과 중첩되는 영역을 갖는 상기 제 2 착색층은 연결되어 있는, 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 착색층과, 제 2 착색층과, 제 1 반도체층을 갖는 제 1 트랜지스터와, 제 2 반도체층을 갖는 제 2 트랜지스터와, 제 3 반도체층을 갖는 제 3 트랜지스터와, 제 1 표시 소자와, 제 2 표시 소자와, 제 3 표시 소자를 갖고,상기 제 1 표시 소자는 상기 제 1 트랜지스터와 전기적으로 접속되고,상기 제 1 표시 소자는 상기 제 1 착색층과 중첩되는 영역을 갖고,상기 제 2 표시 소자는 상기 제 2 트랜지스터와 전기적으로 접속되고,상기 제 2 표시 소자는 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 3 표시 소자는 상기 제 3 트랜지스터와 전기적으로 접속되고,상기 제 3 표시 소자는 착색층과 중첩되는 영역을 갖지 않는 표시 장치로서,상기 제 1 반도체층과 중첩되는 제 1 영역과, 상기 제 1 반도체층과 중첩되지 않고 또한 제 1 방향을 따르도록 연장되는 제 2 영역을 갖는 제 1 도전층과,상기 제 1 반도체층과 전기적으로 접속되고, 또한 제 2 방향을 따르도록 연장되는 제 3 영역을 갖는 제 2 도전층과,상기 제 1 반도체층과 전기적으로 접속되고, 또한 상기 제 2 방향과 교차하는 제 3 방향을 따르도록 연장되는 제 4 영역을 갖는 제 3 도전층을 갖고,상기 제 1 반도체층은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 3 반도체층은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 2 영역은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 3 영역은 상기 제 2 착색층과 중첩되는 영역과, 상기 제 2 착색층과 중첩되지 않는 영역을 갖고,상기 제 4 영역은 상기 제 2 착색층과 중첩되지 않는 영역을 갖고,상기 제 2 표시 소자와 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 3 표시 소자와 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 1 반도체층과 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 2 영역과 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 3 영역과 중첩되는 영역을 갖는 상기 제 2 착색층은 연결되어 있는, 표시 장치.</claim></claimInfo><claimInfo><claim>5. 기판과,상기 기판 위의, 제 1 착색층과, 제 2 착색층과, 제 1 반도체층을 갖는 제 1 트랜지스터와, 제 2 반도체층을 갖는 제 2 트랜지스터와, 제 3 반도체층을 갖는 제 3 트랜지스터와, 제 1 표시 소자와, 제 2 표시 소자와, 제 3 표시 소자를 갖고,상기 제 1 표시 소자는 상기 제 1 트랜지스터와 전기적으로 접속되고,상기 제 1 표시 소자는 상기 제 1 착색층과 중첩되는 영역을 갖고,상기 제 2 표시 소자는 상기 제 2 트랜지스터와 전기적으로 접속되고,상기 제 2 표시 소자는 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 3 표시 소자는 상기 제 3 트랜지스터와 전기적으로 접속되고,상기 제 3 표시 소자는 착색층과 중첩되는 영역을 갖지 않는 표시 장치로서,상기 제 1 반도체층과 중첩되는 제 1 영역과, 상기 제 1 반도체층과 중첩되지 않고 또한 제 1 방향을 따르도록 연장되는 제 2 영역을 갖는 제 1 도전층과,상기 제 1 반도체층과 전기적으로 접속되고, 또한 제 2 방향을 따르도록 연장되는 제 3 영역을 갖는 제 2 도전층과,상기 제 1 반도체층과 전기적으로 접속되고, 또한 상기 제 2 방향과 교차하는 제 3 방향을 따르도록 연장되는 제 4 영역을 갖는 제 3 도전층을 갖고,상기 제 1 반도체층은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 3 반도체층은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 2 영역은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 3 영역은 상기 제 2 착색층과 중첩되는 영역과, 상기 제 2 착색층과 중첩되지 않는 영역을 갖고,상기 제 4 영역은 상기 제 2 착색층과 중첩되지 않는 영역을 갖고,상기 제 1 착색층 및 상기 제 2 착색층은 상기 기판 측에 배치되고,상기 제 2 표시 소자와 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 3 표시 소자와 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 1 반도체층과 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 2 영역과 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 3 영역과 중첩되는 영역을 갖는 상기 제 2 착색층은 연결되어 있는, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 착색층과, 제 2 착색층과, 제 1 반도체층을 갖는 제 1 트랜지스터와, 제 2 반도체층을 갖는 제 2 트랜지스터와, 제 3 반도체층을 갖는 제 3 트랜지스터와, 제 1 표시 소자와, 제 2 표시 소자와, 제 3 표시 소자를 갖고,상기 제 1 표시 소자는 상기 제 1 트랜지스터와 전기적으로 접속되고,상기 제 1 표시 소자는 상기 제 1 착색층과 중첩되는 영역을 갖고,상기 제 2 표시 소자는 상기 제 2 트랜지스터와 전기적으로 접속되고,상기 제 2 표시 소자는 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 3 표시 소자는 상기 제 3 트랜지스터와 전기적으로 접속되고,상기 제 3 표시 소자는 착색층과 중첩되는 영역을 갖지 않는 표시 장치로서,상기 제 1 반도체층과 중첩되는 제 1 영역과, 상기 제 1 반도체층과 중첩되지 않고 또한 제 1 방향을 따르도록 연장되는 제 2 영역을 갖는 제 1 도전층과,상기 제 1 반도체층과 전기적으로 접속되고, 또한 제 2 방향을 따르도록 연장되는 제 3 영역을 갖는 제 2 도전층과,상기 제 1 반도체층과 전기적으로 접속되고, 또한 상기 제 2 방향과 교차하는 제 3 방향을 따르도록 연장되는 제 4 영역을 갖는 제 3 도전층을 갖고,상기 제 1 반도체층은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 3 반도체층은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 2 영역은 상기 제 2 착색층과 중첩되는 영역을 갖고,상기 제 3 영역은 상기 제 2 착색층과 중첩되는 영역과, 상기 제 2 착색층과 중첩되지 않는 영역을 갖고,상기 제 4 영역은 상기 제 2 착색층과 중첩되지 않는 영역을 갖고,상기 제 2 착색층은 상기 제 1 반도체층 위에 배치된 영역을 갖고,상기 제 2 표시 소자는 상기 제 2 착색층 위에 배치된 영역을 갖고,상기 제 2 표시 소자와 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 3 표시 소자와 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 1 반도체층과 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 2 영역과 중첩되는 영역을 갖는 상기 제 2 착색층과, 상기 제 3 영역과 중첩되는 영역을 갖는 상기 제 2 착색층은 연결되어 있는, 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 반도체층 및 상기 제 2 반도체층은 각각 산화물 반도체를 갖는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,상기 제 1 반도체층, 상기 제 2 반도체층 및 상기 제 3 반도체층은 각각 산화물 반도체를 갖는, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,상기 제 2 방향은 상기 제 1 방향과 교차하는 방향인, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country>일본</country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 순페이</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country>일본</country><engName>YOSHIZUMI, Kensuke</engName><name>요시주미 켄수케</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country>일본</country><engName>SHISHIDO, Hideaki</engName><name>시시도 히데아키</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2016.11.22</priorityApplicationDate><priorityApplicationNumber>JP-P-2016-226669</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2024.11.29</receiptDate><receiptNumber>1-1-2024-1325194-72</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.06.30</receiptDate><receiptNumber>9-5-2025-0619531-86</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인 (Acceptance of amendment) </commonCodeName><documentEngName>Amendment to Description, etc(Reexamination)</documentEngName><documentName>[명세서등 보정]보정서(재심사)</documentName><receiptDate>2025.09.29</receiptDate><receiptNumber>1-1-2025-1108404-21</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.09.29</receiptDate><receiptNumber>1-1-2025-1108435-36</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to Grant Registration</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.10.22</receiptDate><receiptNumber>9-5-2025-1023913-80</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240175115.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ff120271c201a7d49c103ceb0420ad12640b71de7e92ac0b01d385b55d691c82012591e2e328a37b28f470966b4377ebbb95dc525c61615e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb707501544d3d98cc00ad9b7cf70f700dca40ef77ff8d1efb4957f6af70dc136e3b0f20382a0fc6c2fcfba4d9c626a950dd1a41540efcff5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>