http://www.ict.cas.cn/kycg/cg/201006/t20100625_2887579.html
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
超并行（HPP）体系结构的若干关键技术研究----中国科学院计算技术研究所
本课题主要目标是为超龙计划的基础研究构建一个系列的研究平台，开展先期部分基础研究，为后续的基础研究和系统设计和评估奠定基础。其中，涉及到建立平台的包括系统级模拟和仿真平台，多核CPU模拟器，操作系统原型，UPC并行编程工具、网络应用标准测试集等，前期的研究包括多核CPU测试技术、高性能计算机虚拟技术。
主要研究基于以下7个方向：
1．多核CPU模拟器研究：结合龙芯系列处理器，研究多核CPU模拟器的设计技术。开发基于龙芯2号的用户级模拟器，并以此作为基本处理器核模型设计并实现多核全系统模拟器SimOS-Goodson3。该模拟器具有高速、灵活的优点，又具备精确、全系统和易使用的特征，可以运行完整Linux操作系统，为未来龙芯3号结构方案评估和性能分析提供支持，并可以作为模块加入到HPP系统模拟器中。
2．多核CPU测试的关键问题：针对多时钟域电路真速测试的困难，提出跨时钟域的时延测试生成方法，并设计片上真速测试时钟生成电路；针对多核测试的测试数据量庞大和测试时间长的问题，提出可容忍不确定位的共享式响应压缩设计及调度算法；在VLSI测试领域国际上有重要影响的学术会议和刊物上发表学术论文8篇以上（其中SCI收录论文4篇以上）。
3．HPP系统的体系结构模拟器：主要研究基于机群系统的大规模并行体系结构模拟器，并通过硬件可重构仿真系统对影响通信效率的关键单元等进行加速仿真研究。
4．HPP的操作系统：基于HPP模拟器开发一个轻核心多核操作系统原型，以此为基础研究HPP节点级操作系统的实现方法和关键问题。
5．HPP的并行编程环境：研究适合HPP体系的，具有可编程性、高性能、面向科学和工程计算的并行程序设计模型以及相关的编译优化技术。
6．HPP系统中的虚拟化技术：其目标是研制一种能够运行于曙光5000的MIPS和Sparc架构节点之上的超虚拟机监控软件（HVMM），能够同时构造多个虚拟平台，支持多类Guest OS的运行。
7．HPP系统上的网络信息服务应用评价：对超并行体系结构下的网络信息服务类应用的性能进行测试和分析，并提出此类应用性能测试的基准测试程序和性能优化方法。
通过本项目将开发一系列模拟器和硬件仿真平台，构成一个系列基础研究平台。
此外，还将搭建3个实验平台，包括：双CPU4核AMD Opteron平台、单CPU8核32线程Sun Ultrasparc T1平台、八CPU单一地址空间龙芯2E平台。本课题的研究成果中，"多核CPU模拟器研究"直接对龙芯处理器的研制起到推动作用；"多核CPU测试的关键问题" 已被应用到一款高性能处理器芯片--龙芯2F及其后续版本中，所申请发明专利可有助于实现多核处理器芯片中总线系统的可靠设计。"HPP系统的体系结构模拟器" 采用目前高性能计算机领域占绝对优势的SMP集群系统，提供了较好的支撑，可以适用于未来模拟领域。"HPP系统中的虚拟化技术"，面向下一点千万亿次计算机系统，验证了面向下一代千万亿次计算机系统的虚拟化关键技术，主要会应用于下一代的千万亿次计算机系统中；产生了立足于现有系统的原型系统--Rainbow系统，主要面向现在的企业计算环境。
