Fitter report for Project_2
Fri Jul 09 17:09:08 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. |processor|ins_mem:ins_mem|altsyncram:mem_rtl_0|altsyncram_ju71:auto_generated|ALTSYNCRAM
 24. |processor|data_mem:dt_mem|altsyncram:ram_rtl_0|altsyncram_q8h1:auto_generated|ALTSYNCRAM
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Jul 09 17:09:08 2021       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; Project_2                                   ;
; Top-level Entity Name              ; processor                                   ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F23C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,538 / 114,480 ( 4 % )                     ;
;     Total combinational functions  ; 4,267 / 114,480 ( 4 % )                     ;
;     Dedicated logic registers      ; 2,142 / 114,480 ( 2 % )                     ;
; Total registers                    ; 2142                                        ;
; Total pins                         ; 2 / 281 ( < 1 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 4,096 / 3,981,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 8 / 532 ( 2 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F23C7                         ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.9%      ;
;     Processor 3            ;   1.8%      ;
;     Processor 4            ;   1.7%      ;
;     Processor 5            ;   1.6%      ;
;     Processor 6            ;   1.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6457 ) ; 0.00 % ( 0 / 6457 )        ; 0.00 % ( 0 / 6457 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6457 ) ; 0.00 % ( 0 / 6457 )        ; 0.00 % ( 0 / 6457 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6447 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/output_files/Project_2.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 4,538 / 114,480 ( 4 % )      ;
;     -- Combinational with no register       ; 2396                         ;
;     -- Register only                        ; 271                          ;
;     -- Combinational with a register        ; 1871                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 2564                         ;
;     -- 3 input functions                    ; 960                          ;
;     -- <=2 input functions                  ; 743                          ;
;     -- Register only                        ; 271                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 3823                         ;
;     -- arithmetic mode                      ; 444                          ;
;                                             ;                              ;
; Total registers*                            ; 2,142 / 115,813 ( 2 % )      ;
;     -- Dedicated logic registers            ; 2,142 / 114,480 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 1,333 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 343 / 7,155 ( 5 % )          ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 2 / 281 ( < 1 % )            ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )               ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                ;
;                                             ;                              ;
; M9Ks                                        ; 2 / 432 ( < 1 % )            ;
; Total block memory bits                     ; 4,096 / 3,981,312 ( < 1 % )  ;
; Total block memory implementation bits      ; 18,432 / 3,981,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 532 ( 2 % )              ;
; PLLs                                        ; 0 / 4 ( 0 % )                ;
; Global signals                              ; 9                            ;
;     -- Global clocks                        ; 9 / 20 ( 45 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 1.7% / 1.7% / 1.7%           ;
; Peak interconnect usage (total/H/V)         ; 25.7% / 24.6% / 27.2%        ;
; Maximum fan-out                             ; 2113                         ;
; Highest non-global fan-out                  ; 64                           ;
; Total fan-out                               ; 20929                        ;
; Average fan-out                             ; 3.14                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4538 / 114480 ( 4 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 2396                  ; 0                              ;
;     -- Register only                        ; 271                   ; 0                              ;
;     -- Combinational with a register        ; 1871                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2564                  ; 0                              ;
;     -- 3 input functions                    ; 960                   ; 0                              ;
;     -- <=2 input functions                  ; 743                   ; 0                              ;
;     -- Register only                        ; 271                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3823                  ; 0                              ;
;     -- arithmetic mode                      ; 444                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 2142                  ; 0                              ;
;     -- Dedicated logic registers            ; 2142 / 114480 ( 2 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 343 / 7155 ( 5 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 2                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 532 ( 2 % )       ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 4096                  ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; M9K                                         ; 2 / 432 ( < 1 % )     ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 9 / 24 ( 37 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 21062                 ; 5                              ;
;     -- Registered Connections               ; 10007                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 1                     ; 0                              ;
;     -- Output Ports                         ; 1                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk  ; G1    ; 1        ; 0            ; 36           ; 7            ; 2145                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; proc_state ; N1    ; 2        ; 0            ; 32           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 29 ( 17 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 37 ( 3 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 36 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 36 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 35 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 33 ( 3 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 38 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 37 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E11      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E14      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 64         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H18      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J18      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 76         ; 2        ; proc_state                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N20      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 65         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V8       ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; proc_state ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; proc_state ; Missing location assignment   ;
; clk        ; Missing location assignment   ;
+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                            ; Entity Name     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------+-----------------+--------------+
; |processor                                ; 4538 (1)    ; 2142 (0)                  ; 0 (0)         ; 4096        ; 2    ; 8            ; 8       ; 0         ; 2    ; 0            ; 2396 (1)     ; 271 (0)           ; 1871 (0)         ; |processor                                                                     ; processor       ; work         ;
;    |core:CORE_0|                          ; 504 (0)     ; 247 (0)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 250 (0)      ; 28 (0)            ; 226 (0)          ; |processor|core:CORE_0                                                         ; core            ; work         ;
;       |AR:AR|                             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_0|AR:AR                                                   ; AR              ; work         ;
;       |Alu:ALU|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 11 (11)          ; |processor|core:CORE_0|Alu:ALU                                                 ; Alu             ; work         ;
;          |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_0|Alu:ALU|lpm_mult:Mult0                                  ; lpm_mult        ; work         ;
;             |mult_aat:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_0|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated          ; mult_aat        ; work         ;
;       |Bus_mux:BUSMUX|                    ; 109 (109)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 43 (43)          ; |processor|core:CORE_0|Bus_mux:BUSMUX                                          ; Bus_mux         ; work         ;
;       |Comp:COMP|                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |processor|core:CORE_0|Comp:COMP                                               ; Comp            ; work         ;
;       |PC:PC|                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_0|PC:PC                                                   ; PC              ; work         ;
;       |Reg_module_RI:RK2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_0|Reg_module_RI:RK2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RM2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_0|Reg_module_RI:RM2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RN2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_0|Reg_module_RI:RN2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RW:AC|                  ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_0|Reg_module_RW:AC                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_RW:RT|                  ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_0|Reg_module_RW:RT                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_W:DR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |processor|core:CORE_0|Reg_module_W:DR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:IR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_0|Reg_module_W:IR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RC1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_0|Reg_module_W:RC1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RK1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |processor|core:CORE_0|Reg_module_W:RK1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RM1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |processor|core:CORE_0|Reg_module_W:RM1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RN1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_0|Reg_module_W:RN1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RP|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |processor|core:CORE_0|Reg_module_W:RP                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |processor|core:CORE_0|Reg_module_W:RR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RT4|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_0|Reg_module_W:RT4                                        ; Reg_module_W    ; work         ;
;       |Reg_module_WI:RC2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_0|Reg_module_WI:RC2                                       ; Reg_module_WI   ; work         ;
;       |Reg_module_WI:RC3|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_0|Reg_module_WI:RC3                                       ; Reg_module_WI   ; work         ;
;       |controlunit:CU|                    ; 243 (243)   ; 103 (103)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (132)    ; 20 (20)           ; 91 (91)          ; |processor|core:CORE_0|controlunit:CU                                          ; controlunit     ; work         ;
;       |mux_3to1_8bit:COMPMUX1|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; |processor|core:CORE_0|mux_3to1_8bit:COMPMUX1                                  ; mux_3to1_8bit   ; work         ;
;       |mux_3to1_8bit:COMPMUX2|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 3 (3)            ; |processor|core:CORE_0|mux_3to1_8bit:COMPMUX2                                  ; mux_3to1_8bit   ; work         ;
;    |core:CORE_1|                          ; 504 (0)     ; 237 (0)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 260 (0)      ; 29 (0)            ; 215 (0)          ; |processor|core:CORE_1                                                         ; core            ; work         ;
;       |AR:AR|                             ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_1|AR:AR                                                   ; AR              ; work         ;
;       |Alu:ALU|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_1|Alu:ALU                                                 ; Alu             ; work         ;
;          |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_1|Alu:ALU|lpm_mult:Mult0                                  ; lpm_mult        ; work         ;
;             |mult_aat:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_1|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated          ; mult_aat        ; work         ;
;       |Bus_mux:BUSMUX|                    ; 109 (109)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 44 (44)          ; |processor|core:CORE_1|Bus_mux:BUSMUX                                          ; Bus_mux         ; work         ;
;       |Comp:COMP|                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |processor|core:CORE_1|Comp:COMP                                               ; Comp            ; work         ;
;       |Reg_module_RI:RK2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_1|Reg_module_RI:RK2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RM2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_1|Reg_module_RI:RM2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RN2|                 ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 5 (5)            ; |processor|core:CORE_1|Reg_module_RI:RN2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RW:AC|                  ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |processor|core:CORE_1|Reg_module_RW:AC                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_RW:RT|                  ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_1|Reg_module_RW:RT                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_W:DR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |processor|core:CORE_1|Reg_module_W:DR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:IR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_1|Reg_module_W:IR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RC1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_1|Reg_module_W:RC1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RK1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_1|Reg_module_W:RK1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RM1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_1|Reg_module_W:RM1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RN1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_1|Reg_module_W:RN1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RP|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_1|Reg_module_W:RP                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |processor|core:CORE_1|Reg_module_W:RR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RT4|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_1|Reg_module_W:RT4                                        ; Reg_module_W    ; work         ;
;       |Reg_module_WI:RC2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_1|Reg_module_WI:RC2                                       ; Reg_module_WI   ; work         ;
;       |Reg_module_WI:RC3|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_1|Reg_module_WI:RC3                                       ; Reg_module_WI   ; work         ;
;       |controlunit:CU|                    ; 244 (244)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (134)    ; 17 (17)           ; 93 (93)          ; |processor|core:CORE_1|controlunit:CU                                          ; controlunit     ; work         ;
;       |mux_3to1_8bit:COMPMUX1|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 14 (14)          ; |processor|core:CORE_1|mux_3to1_8bit:COMPMUX1                                  ; mux_3to1_8bit   ; work         ;
;       |mux_3to1_8bit:COMPMUX2|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 4 (4)            ; |processor|core:CORE_1|mux_3to1_8bit:COMPMUX2                                  ; mux_3to1_8bit   ; work         ;
;    |core:CORE_2|                          ; 504 (0)     ; 237 (0)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 261 (0)      ; 35 (0)            ; 208 (0)          ; |processor|core:CORE_2                                                         ; core            ; work         ;
;       |AR:AR|                             ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_2|AR:AR                                                   ; AR              ; work         ;
;       |Alu:ALU|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_2|Alu:ALU                                                 ; Alu             ; work         ;
;          |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_2|Alu:ALU|lpm_mult:Mult0                                  ; lpm_mult        ; work         ;
;             |mult_aat:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_2|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated          ; mult_aat        ; work         ;
;       |Bus_mux:BUSMUX|                    ; 107 (107)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 39 (39)          ; |processor|core:CORE_2|Bus_mux:BUSMUX                                          ; Bus_mux         ; work         ;
;       |Comp:COMP|                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |processor|core:CORE_2|Comp:COMP                                               ; Comp            ; work         ;
;       |Reg_module_RI:RK2|                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |processor|core:CORE_2|Reg_module_RI:RK2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RM2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_2|Reg_module_RI:RM2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RN2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_2|Reg_module_RI:RN2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RW:AC|                  ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_2|Reg_module_RW:AC                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_RW:RT|                  ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_2|Reg_module_RW:RT                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_W:DR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |processor|core:CORE_2|Reg_module_W:DR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:IR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_2|Reg_module_W:IR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RC1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_2|Reg_module_W:RC1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RK1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_2|Reg_module_W:RK1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RM1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |processor|core:CORE_2|Reg_module_W:RM1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RN1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_2|Reg_module_W:RN1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RP|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |processor|core:CORE_2|Reg_module_W:RP                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |processor|core:CORE_2|Reg_module_W:RR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RT4|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |processor|core:CORE_2|Reg_module_W:RT4                                        ; Reg_module_W    ; work         ;
;       |Reg_module_WI:RC2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_2|Reg_module_WI:RC2                                       ; Reg_module_WI   ; work         ;
;       |Reg_module_WI:RC3|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_2|Reg_module_WI:RC3                                       ; Reg_module_WI   ; work         ;
;       |controlunit:CU|                    ; 235 (235)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (126)    ; 14 (14)           ; 95 (95)          ; |processor|core:CORE_2|controlunit:CU                                          ; controlunit     ; work         ;
;       |mux_3to1_8bit:COMPMUX1|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_2|mux_3to1_8bit:COMPMUX1                                  ; mux_3to1_8bit   ; work         ;
;       |mux_3to1_8bit:COMPMUX2|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |processor|core:CORE_2|mux_3to1_8bit:COMPMUX2                                  ; mux_3to1_8bit   ; work         ;
;    |core:CORE_3|                          ; 497 (0)     ; 237 (0)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 252 (0)      ; 20 (0)            ; 225 (0)          ; |processor|core:CORE_3                                                         ; core            ; work         ;
;       |AR:AR|                             ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_3|AR:AR                                                   ; AR              ; work         ;
;       |Alu:ALU|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 10 (10)          ; |processor|core:CORE_3|Alu:ALU                                                 ; Alu             ; work         ;
;          |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_3|Alu:ALU|lpm_mult:Mult0                                  ; lpm_mult        ; work         ;
;             |mult_aat:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_3|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated          ; mult_aat        ; work         ;
;       |Bus_mux:BUSMUX|                    ; 111 (111)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 53 (53)          ; |processor|core:CORE_3|Bus_mux:BUSMUX                                          ; Bus_mux         ; work         ;
;       |Comp:COMP|                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |processor|core:CORE_3|Comp:COMP                                               ; Comp            ; work         ;
;       |Reg_module_RI:RK2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_3|Reg_module_RI:RK2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RM2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_3|Reg_module_RI:RM2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RN2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_3|Reg_module_RI:RN2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RW:AC|                  ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_3|Reg_module_RW:AC                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_RW:RT|                  ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_3|Reg_module_RW:RT                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_W:DR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |processor|core:CORE_3|Reg_module_W:DR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:IR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_3|Reg_module_W:IR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RC1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_3|Reg_module_W:RC1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RK1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |processor|core:CORE_3|Reg_module_W:RK1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RM1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |processor|core:CORE_3|Reg_module_W:RM1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RN1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_3|Reg_module_W:RN1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RP|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_3|Reg_module_W:RP                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_3|Reg_module_W:RR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RT4|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_3|Reg_module_W:RT4                                        ; Reg_module_W    ; work         ;
;       |Reg_module_WI:RC2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_3|Reg_module_WI:RC2                                       ; Reg_module_WI   ; work         ;
;       |Reg_module_WI:RC3|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_3|Reg_module_WI:RC3                                       ; Reg_module_WI   ; work         ;
;       |controlunit:CU|                    ; 238 (238)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (129)    ; 11 (11)           ; 98 (98)          ; |processor|core:CORE_3|controlunit:CU                                          ; controlunit     ; work         ;
;       |mux_3to1_8bit:COMPMUX1|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_3|mux_3to1_8bit:COMPMUX1                                  ; mux_3to1_8bit   ; work         ;
;       |mux_3to1_8bit:COMPMUX2|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 3 (3)            ; |processor|core:CORE_3|mux_3to1_8bit:COMPMUX2                                  ; mux_3to1_8bit   ; work         ;
;    |core:CORE_4|                          ; 489 (0)     ; 237 (0)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 249 (0)      ; 13 (0)            ; 227 (0)          ; |processor|core:CORE_4                                                         ; core            ; work         ;
;       |AR:AR|                             ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_4|AR:AR                                                   ; AR              ; work         ;
;       |Alu:ALU|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 10 (10)          ; |processor|core:CORE_4|Alu:ALU                                                 ; Alu             ; work         ;
;          |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_4|Alu:ALU|lpm_mult:Mult0                                  ; lpm_mult        ; work         ;
;             |mult_aat:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_4|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated          ; mult_aat        ; work         ;
;       |Bus_mux:BUSMUX|                    ; 112 (112)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 51 (51)          ; |processor|core:CORE_4|Bus_mux:BUSMUX                                          ; Bus_mux         ; work         ;
;       |Comp:COMP|                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |processor|core:CORE_4|Comp:COMP                                               ; Comp            ; work         ;
;       |Reg_module_RI:RK2|                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |processor|core:CORE_4|Reg_module_RI:RK2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RM2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_4|Reg_module_RI:RM2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RN2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_4|Reg_module_RI:RN2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RW:AC|                  ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_4|Reg_module_RW:AC                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_RW:RT|                  ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_4|Reg_module_RW:RT                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_W:DR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |processor|core:CORE_4|Reg_module_W:DR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:IR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_4|Reg_module_W:IR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RC1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_4|Reg_module_W:RC1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RK1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_4|Reg_module_W:RK1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RM1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_4|Reg_module_W:RM1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RN1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |processor|core:CORE_4|Reg_module_W:RN1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RP|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_4|Reg_module_W:RP                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_4|Reg_module_W:RR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RT4|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_4|Reg_module_W:RT4                                        ; Reg_module_W    ; work         ;
;       |Reg_module_WI:RC2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_4|Reg_module_WI:RC2                                       ; Reg_module_WI   ; work         ;
;       |Reg_module_WI:RC3|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_4|Reg_module_WI:RC3                                       ; Reg_module_WI   ; work         ;
;       |controlunit:CU|                    ; 232 (232)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (120)    ; 10 (10)           ; 102 (102)        ; |processor|core:CORE_4|controlunit:CU                                          ; controlunit     ; work         ;
;       |mux_3to1_8bit:COMPMUX1|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_4|mux_3to1_8bit:COMPMUX1                                  ; mux_3to1_8bit   ; work         ;
;       |mux_3to1_8bit:COMPMUX2|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_4|mux_3to1_8bit:COMPMUX2                                  ; mux_3to1_8bit   ; work         ;
;    |core:CORE_5|                          ; 491 (0)     ; 237 (0)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 254 (0)      ; 21 (0)            ; 216 (0)          ; |processor|core:CORE_5                                                         ; core            ; work         ;
;       |AR:AR|                             ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_5|AR:AR                                                   ; AR              ; work         ;
;       |Alu:ALU|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_5|Alu:ALU                                                 ; Alu             ; work         ;
;          |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_5|Alu:ALU|lpm_mult:Mult0                                  ; lpm_mult        ; work         ;
;             |mult_aat:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_5|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated          ; mult_aat        ; work         ;
;       |Bus_mux:BUSMUX|                    ; 106 (106)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 48 (48)          ; |processor|core:CORE_5|Bus_mux:BUSMUX                                          ; Bus_mux         ; work         ;
;       |Comp:COMP|                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |processor|core:CORE_5|Comp:COMP                                               ; Comp            ; work         ;
;       |Reg_module_RI:RK2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_5|Reg_module_RI:RK2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RM2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_5|Reg_module_RI:RM2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RN2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_5|Reg_module_RI:RN2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RW:AC|                  ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_5|Reg_module_RW:AC                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_RW:RT|                  ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_5|Reg_module_RW:RT                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_W:DR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |processor|core:CORE_5|Reg_module_W:DR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:IR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |processor|core:CORE_5|Reg_module_W:IR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RC1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_5|Reg_module_W:RC1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RK1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_5|Reg_module_W:RK1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RM1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |processor|core:CORE_5|Reg_module_W:RM1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RN1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_5|Reg_module_W:RN1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RP|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_5|Reg_module_W:RP                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_5|Reg_module_W:RR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RT4|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_5|Reg_module_W:RT4                                        ; Reg_module_W    ; work         ;
;       |Reg_module_WI:RC2|                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |processor|core:CORE_5|Reg_module_WI:RC2                                       ; Reg_module_WI   ; work         ;
;       |Reg_module_WI:RC3|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_5|Reg_module_WI:RC3                                       ; Reg_module_WI   ; work         ;
;       |controlunit:CU|                    ; 238 (238)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)    ; 11 (11)           ; 97 (97)          ; |processor|core:CORE_5|controlunit:CU                                          ; controlunit     ; work         ;
;       |mux_3to1_8bit:COMPMUX1|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_5|mux_3to1_8bit:COMPMUX1                                  ; mux_3to1_8bit   ; work         ;
;       |mux_3to1_8bit:COMPMUX2|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |processor|core:CORE_5|mux_3to1_8bit:COMPMUX2                                  ; mux_3to1_8bit   ; work         ;
;    |core:CORE_6|                          ; 494 (0)     ; 237 (0)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 249 (0)      ; 19 (0)            ; 226 (0)          ; |processor|core:CORE_6                                                         ; core            ; work         ;
;       |AR:AR|                             ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_6|AR:AR                                                   ; AR              ; work         ;
;       |Alu:ALU|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_6|Alu:ALU                                                 ; Alu             ; work         ;
;          |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_6|Alu:ALU|lpm_mult:Mult0                                  ; lpm_mult        ; work         ;
;             |mult_aat:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_6|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated          ; mult_aat        ; work         ;
;       |Bus_mux:BUSMUX|                    ; 110 (110)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 50 (50)          ; |processor|core:CORE_6|Bus_mux:BUSMUX                                          ; Bus_mux         ; work         ;
;       |Comp:COMP|                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |processor|core:CORE_6|Comp:COMP                                               ; Comp            ; work         ;
;       |Reg_module_RI:RK2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_6|Reg_module_RI:RK2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RM2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_6|Reg_module_RI:RM2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RN2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_6|Reg_module_RI:RN2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RW:AC|                  ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |processor|core:CORE_6|Reg_module_RW:AC                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_RW:RT|                  ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_6|Reg_module_RW:RT                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_W:DR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |processor|core:CORE_6|Reg_module_W:DR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:IR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_6|Reg_module_W:IR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RC1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_6|Reg_module_W:RC1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RK1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_6|Reg_module_W:RK1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RM1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_6|Reg_module_W:RM1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RN1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |processor|core:CORE_6|Reg_module_W:RN1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RP|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_6|Reg_module_W:RP                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_6|Reg_module_W:RR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RT4|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_6|Reg_module_W:RT4                                        ; Reg_module_W    ; work         ;
;       |Reg_module_WI:RC2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_6|Reg_module_WI:RC2                                       ; Reg_module_WI   ; work         ;
;       |Reg_module_WI:RC3|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_6|Reg_module_WI:RC3                                       ; Reg_module_WI   ; work         ;
;       |controlunit:CU|                    ; 237 (237)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (128)    ; 12 (12)           ; 97 (97)          ; |processor|core:CORE_6|controlunit:CU                                          ; controlunit     ; work         ;
;       |mux_3to1_8bit:COMPMUX1|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |processor|core:CORE_6|mux_3to1_8bit:COMPMUX1                                  ; mux_3to1_8bit   ; work         ;
;       |mux_3to1_8bit:COMPMUX2|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 4 (4)            ; |processor|core:CORE_6|mux_3to1_8bit:COMPMUX2                                  ; mux_3to1_8bit   ; work         ;
;    |core:CORE_7|                          ; 494 (0)     ; 237 (0)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 246 (0)      ; 14 (0)            ; 234 (0)          ; |processor|core:CORE_7                                                         ; core            ; work         ;
;       |AR:AR|                             ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_7|AR:AR                                                   ; AR              ; work         ;
;       |Alu:ALU|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_7|Alu:ALU                                                 ; Alu             ; work         ;
;          |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_7|Alu:ALU|lpm_mult:Mult0                                  ; lpm_mult        ; work         ;
;             |mult_aat:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|core:CORE_7|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated          ; mult_aat        ; work         ;
;       |Bus_mux:BUSMUX|                    ; 109 (109)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 53 (53)          ; |processor|core:CORE_7|Bus_mux:BUSMUX                                          ; Bus_mux         ; work         ;
;       |Comp:COMP|                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |processor|core:CORE_7|Comp:COMP                                               ; Comp            ; work         ;
;       |Reg_module_RI:RK2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_7|Reg_module_RI:RK2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RM2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_7|Reg_module_RI:RM2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RI:RN2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_7|Reg_module_RI:RN2                                       ; Reg_module_RI   ; work         ;
;       |Reg_module_RW:AC|                  ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_7|Reg_module_RW:AC                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_RW:RT|                  ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |processor|core:CORE_7|Reg_module_RW:RT                                        ; Reg_module_RW   ; work         ;
;       |Reg_module_W:DR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_7|Reg_module_W:DR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:IR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_7|Reg_module_W:IR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RC1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_7|Reg_module_W:RC1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RK1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_7|Reg_module_W:RK1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RM1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |processor|core:CORE_7|Reg_module_W:RM1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RN1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_7|Reg_module_W:RN1                                        ; Reg_module_W    ; work         ;
;       |Reg_module_W:RP|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_7|Reg_module_W:RP                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RR|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_7|Reg_module_W:RR                                         ; Reg_module_W    ; work         ;
;       |Reg_module_W:RT4|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_7|Reg_module_W:RT4                                        ; Reg_module_W    ; work         ;
;       |Reg_module_WI:RC2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_7|Reg_module_WI:RC2                                       ; Reg_module_WI   ; work         ;
;       |Reg_module_WI:RC3|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|core:CORE_7|Reg_module_WI:RC3                                       ; Reg_module_WI   ; work         ;
;       |controlunit:CU|                    ; 236 (236)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (124)    ; 12 (12)           ; 100 (100)        ; |processor|core:CORE_7|controlunit:CU                                          ; controlunit     ; work         ;
;       |mux_3to1_8bit:COMPMUX1|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |processor|core:CORE_7|mux_3to1_8bit:COMPMUX1                                  ; mux_3to1_8bit   ; work         ;
;       |mux_3to1_8bit:COMPMUX2|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; |processor|core:CORE_7|mux_3to1_8bit:COMPMUX2                                  ; mux_3to1_8bit   ; work         ;
;    |data_mem:dt_mem|                      ; 43 (43)     ; 41 (41)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (11)           ; 31 (31)          ; |processor|data_mem:dt_mem                                                     ; data_mem        ; work         ;
;       |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|data_mem:dt_mem|altsyncram:ram_rtl_0                                ; altsyncram      ; work         ;
;          |altsyncram_q8h1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|data_mem:dt_mem|altsyncram:ram_rtl_0|altsyncram_q8h1:auto_generated ; altsyncram_q8h1 ; work         ;
;    |dmem_controller:dmem_c|               ; 469 (469)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 319 (319)    ; 17 (17)           ; 133 (133)        ; |processor|dmem_controller:dmem_c                                              ; dmem_controller ; work         ;
;    |imem_controller:imem_c|               ; 136 (136)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 64 (64)           ; 18 (18)          ; |processor|imem_controller:imem_c                                              ; imem_controller ; work         ;
;    |ins_mem:ins_mem|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|ins_mem:ins_mem                                                     ; ins_mem         ; work         ;
;       |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|ins_mem:ins_mem|altsyncram:mem_rtl_0                                ; altsyncram      ; work         ;
;          |altsyncram_ju71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|ins_mem:ins_mem|altsyncram:mem_rtl_0|altsyncram_ju71:auto_generated ; altsyncram_ju71 ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; proc_state ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                          ;
+-----------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                          ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk                                           ; PIN_G1             ; 2112    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk                                           ; PIN_G1             ; 33      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|AR:AR|always0~0                   ; LCCOMB_X38_Y27_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|Bus_mux:BUSMUX|Mux8~1             ; LCCOMB_X40_Y30_N14 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; core:CORE_0|Reg_module_RW:AC|value[3]~1       ; LCCOMB_X43_Y28_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|Reg_module_RW:RT|value[6]~1       ; LCCOMB_X38_Y27_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|RST[0]             ; FF_X36_Y27_N19     ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|RST[1]             ; FF_X35_Y28_N7      ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|RST[2]             ; FF_X36_Y27_N5      ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|Selector13~24      ; LCCOMB_X36_Y30_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|Selector25~13      ; LCCOMB_X35_Y29_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|Selector41~10      ; LCCOMB_X35_Y30_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|Selector48~8       ; LCCOMB_X36_Y30_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|Selector52~11      ; LCCOMB_X34_Y30_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|Selector59~7       ; LCCOMB_X34_Y29_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|wEN[11]            ; FF_X34_Y31_N25     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|wEN[12]            ; FF_X38_Y30_N29     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|wEN[13]            ; FF_X36_Y29_N13     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|wEN[14]            ; FF_X38_Y28_N9      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|wEN[1]             ; FF_X40_Y31_N7      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|wEN[2]             ; FF_X38_Y27_N7      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|wEN[3]             ; FF_X38_Y27_N23     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|wEN[4]             ; FF_X36_Y29_N9      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|wEN[5]             ; FF_X35_Y29_N21     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|wEN[6]             ; FF_X43_Y29_N21     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|wEN[8]             ; FF_X40_Y30_N11     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_0|controlunit:CU|wEN[9]             ; FF_X38_Y27_N19     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|AR:AR|always0~0                   ; LCCOMB_X43_Y30_N10 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|AR:AR|value~8                     ; LCCOMB_X43_Y30_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|Bus_mux:BUSMUX|Mux8~1             ; LCCOMB_X47_Y29_N24 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; core:CORE_1|Reg_module_RW:AC|value[4]~1       ; LCCOMB_X45_Y31_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|Reg_module_RW:RT|value[4]~1       ; LCCOMB_X49_Y27_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|RST[0]             ; FF_X50_Y28_N29     ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|RST[1]             ; FF_X50_Y28_N13     ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|RST[2]             ; FF_X50_Y28_N31     ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|Selector12~25      ; LCCOMB_X52_Y30_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|Selector23~22      ; LCCOMB_X50_Y30_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|Selector43~11      ; LCCOMB_X50_Y29_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|Selector48~9       ; LCCOMB_X50_Y29_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|Selector52~11      ; LCCOMB_X49_Y31_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|Selector56~8       ; LCCOMB_X52_Y29_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|wEN[11]            ; FF_X50_Y32_N27     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|wEN[13]            ; FF_X46_Y30_N19     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|wEN[14]            ; FF_X46_Y30_N25     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|wEN[1]             ; FF_X48_Y29_N5      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|wEN[2]             ; FF_X46_Y31_N5      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|wEN[3]             ; FF_X46_Y31_N7      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|wEN[4]             ; FF_X50_Y30_N21     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|wEN[5]             ; FF_X46_Y30_N11     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|wEN[6]             ; FF_X48_Y30_N15     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|wEN[8]             ; FF_X46_Y31_N27     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_1|controlunit:CU|wEN[9]             ; FF_X46_Y30_N5      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|AR:AR|always0~1                   ; LCCOMB_X53_Y34_N16 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|AR:AR|value~8                     ; LCCOMB_X53_Y34_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|Bus_mux:BUSMUX|Mux8~1             ; LCCOMB_X59_Y34_N28 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; core:CORE_2|Reg_module_RW:AC|value[0]~1       ; LCCOMB_X72_Y34_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|Reg_module_RW:RT|value[2]~1       ; LCCOMB_X61_Y33_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|RST[0]             ; FF_X57_Y37_N25     ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|RST[1]             ; FF_X57_Y37_N11     ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|RST[2]             ; FF_X57_Y37_N21     ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|Selector12~24      ; LCCOMB_X57_Y34_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|Selector28~15      ; LCCOMB_X56_Y36_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|Selector42~9       ; LCCOMB_X57_Y37_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|Selector48~9       ; LCCOMB_X57_Y36_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|Selector55~9       ; LCCOMB_X56_Y36_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|Selector59~7       ; LCCOMB_X57_Y36_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|wEN[11]            ; FF_X55_Y34_N15     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|wEN[13]            ; FF_X57_Y35_N15     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|wEN[14]            ; FF_X57_Y35_N21     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|wEN[1]             ; FF_X62_Y33_N9      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|wEN[2]             ; FF_X59_Y36_N25     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|wEN[3]             ; FF_X59_Y36_N13     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|wEN[4]             ; FF_X57_Y35_N5      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|wEN[5]             ; FF_X57_Y35_N29     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|wEN[6]             ; FF_X57_Y34_N21     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|wEN[8]             ; FF_X58_Y36_N19     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_2|controlunit:CU|wEN[9]             ; FF_X57_Y35_N1      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|AR:AR|always0~0                   ; LCCOMB_X45_Y35_N12 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|AR:AR|value~8                     ; LCCOMB_X45_Y35_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|Bus_mux:BUSMUX|Mux8~1             ; LCCOMB_X47_Y35_N6  ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; core:CORE_3|Reg_module_RW:AC|value[6]~1       ; LCCOMB_X45_Y36_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|Reg_module_RW:RT|value[1]~1       ; LCCOMB_X50_Y36_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|RST[0]             ; FF_X49_Y36_N15     ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|RST[1]             ; FF_X48_Y39_N11     ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|RST[2]             ; FF_X48_Y39_N21     ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|Selector11~25      ; LCCOMB_X52_Y38_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|Selector27~15      ; LCCOMB_X49_Y38_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|Selector41~15      ; LCCOMB_X48_Y39_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|Selector45~11      ; LCCOMB_X49_Y39_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|Selector54~9       ; LCCOMB_X48_Y38_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|Selector60~7       ; LCCOMB_X52_Y39_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|wEN[11]            ; FF_X50_Y38_N23     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|wEN[13]            ; FF_X46_Y35_N21     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|wEN[14]            ; FF_X47_Y35_N3      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|wEN[1]             ; FF_X47_Y37_N29     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|wEN[2]             ; FF_X47_Y37_N23     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|wEN[3]             ; FF_X47_Y37_N1      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|wEN[4]             ; FF_X46_Y35_N5      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|wEN[5]             ; FF_X49_Y34_N9      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|wEN[6]             ; FF_X47_Y35_N1      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|wEN[8]             ; FF_X47_Y37_N5      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_3|controlunit:CU|wEN[9]             ; FF_X46_Y35_N31     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|AR:AR|always0~0                   ; LCCOMB_X34_Y38_N22 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|AR:AR|always0~1                   ; LCCOMB_X34_Y38_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|AR:AR|value~8                     ; LCCOMB_X34_Y38_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|Bus_mux:BUSMUX|Mux8~1             ; LCCOMB_X29_Y39_N16 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; core:CORE_4|Reg_module_RW:AC|value[1]~1       ; LCCOMB_X23_Y38_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|Reg_module_RW:RT|value[7]~1       ; LCCOMB_X23_Y39_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|RST[0]             ; FF_X31_Y40_N7      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|RST[1]             ; FF_X31_Y40_N29     ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|RST[2]             ; FF_X31_Y40_N3      ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|Selector12~24      ; LCCOMB_X32_Y37_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|Selector23~19      ; LCCOMB_X30_Y39_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|Selector41~10      ; LCCOMB_X31_Y40_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|Selector45~11      ; LCCOMB_X31_Y38_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|Selector55~9       ; LCCOMB_X31_Y41_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|Selector60~7       ; LCCOMB_X32_Y40_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|wEN[11]            ; FF_X33_Y38_N25     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|wEN[13]            ; FF_X30_Y39_N5      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|wEN[14]            ; FF_X30_Y39_N21     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|wEN[1]             ; FF_X29_Y38_N23     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|wEN[2]             ; FF_X29_Y39_N31     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|wEN[3]             ; FF_X28_Y39_N25     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|wEN[4]             ; FF_X30_Y39_N23     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|wEN[5]             ; FF_X29_Y39_N17     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|wEN[6]             ; FF_X30_Y39_N1      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|wEN[8]             ; FF_X29_Y38_N27     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_4|controlunit:CU|wEN[9]             ; FF_X33_Y39_N7      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|AR:AR|always0~0                   ; LCCOMB_X33_Y35_N20 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|AR:AR|value~8                     ; LCCOMB_X33_Y35_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|Bus_mux:BUSMUX|Mux8~1             ; LCCOMB_X24_Y35_N28 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; core:CORE_5|Reg_module_RW:AC|value[3]~1       ; LCCOMB_X23_Y35_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|Reg_module_RW:RT|value[5]~1       ; LCCOMB_X26_Y34_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|RST[0]             ; FF_X26_Y30_N3      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|RST[1]             ; FF_X27_Y30_N13     ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|RST[2]             ; FF_X26_Y30_N1      ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|Selector11~24      ; LCCOMB_X28_Y31_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|Selector24~18      ; LCCOMB_X29_Y32_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|Selector44~5       ; LCCOMB_X27_Y30_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|Selector48~9       ; LCCOMB_X28_Y30_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|Selector53~11      ; LCCOMB_X27_Y31_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|Selector59~7       ; LCCOMB_X26_Y31_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|wEN[11]            ; FF_X28_Y30_N11     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|wEN[13]            ; FF_X29_Y35_N27     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|wEN[14]            ; FF_X28_Y35_N7      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|wEN[1]             ; FF_X28_Y35_N19     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|wEN[2]             ; FF_X28_Y36_N15     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|wEN[3]             ; FF_X28_Y33_N11     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|wEN[4]             ; FF_X29_Y32_N9      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|wEN[5]             ; FF_X28_Y35_N11     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|wEN[6]             ; FF_X28_Y35_N1      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|wEN[8]             ; FF_X28_Y30_N13     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_5|controlunit:CU|wEN[9]             ; FF_X28_Y35_N9      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|AR:AR|always0~1                   ; LCCOMB_X38_Y40_N0  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|AR:AR|value~8                     ; LCCOMB_X38_Y40_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|Bus_mux:BUSMUX|Mux8~1             ; LCCOMB_X39_Y44_N20 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; core:CORE_6|Reg_module_RW:AC|value[5]~1       ; LCCOMB_X45_Y46_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|Reg_module_RW:RT|value[3]~1       ; LCCOMB_X41_Y46_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|RST[0]             ; FF_X41_Y46_N27     ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|RST[1]             ; FF_X41_Y47_N27     ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|RST[2]             ; FF_X41_Y46_N1      ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|Selector12~23      ; LCCOMB_X42_Y44_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|Selector25~17      ; LCCOMB_X43_Y45_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|Selector42~12      ; LCCOMB_X41_Y47_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|Selector48~9       ; LCCOMB_X41_Y44_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|Selector53~11      ; LCCOMB_X42_Y46_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|Selector59~7       ; LCCOMB_X43_Y44_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|wEN[11]            ; FF_X41_Y44_N1      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|wEN[13]            ; FF_X43_Y43_N31     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|wEN[14]            ; FF_X39_Y42_N15     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|wEN[1]             ; FF_X40_Y44_N5      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|wEN[2]             ; FF_X40_Y46_N9      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|wEN[3]             ; FF_X39_Y44_N25     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|wEN[4]             ; FF_X43_Y43_N25     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|wEN[5]             ; FF_X43_Y43_N15     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|wEN[6]             ; FF_X43_Y43_N27     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|wEN[8]             ; FF_X39_Y44_N31     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_6|controlunit:CU|wEN[9]             ; FF_X38_Y41_N25     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|AR:AR|always0~0                   ; LCCOMB_X38_Y37_N4  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|AR:AR|value~8                     ; LCCOMB_X38_Y37_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|Bus_mux:BUSMUX|Mux8~1             ; LCCOMB_X41_Y39_N26 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; core:CORE_7|Reg_module_RW:AC|value[7]~1       ; LCCOMB_X43_Y39_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|Reg_module_RW:RT|value[4]~1       ; LCCOMB_X46_Y41_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|RST[0]             ; FF_X46_Y41_N13     ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|RST[1]             ; FF_X46_Y41_N29     ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|RST[2]             ; FF_X46_Y41_N1      ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|Selector13~22      ; LCCOMB_X42_Y41_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|Selector23~20      ; LCCOMB_X45_Y41_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|Selector42~14      ; LCCOMB_X46_Y41_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|Selector45~11      ; LCCOMB_X40_Y41_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|Selector54~9       ; LCCOMB_X43_Y41_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|Selector56~8       ; LCCOMB_X42_Y41_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|wEN[11]            ; FF_X47_Y41_N9      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|wEN[13]            ; FF_X45_Y41_N25     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|wEN[14]            ; FF_X45_Y41_N11     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|wEN[1]             ; FF_X40_Y39_N19     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|wEN[2]             ; FF_X42_Y40_N29     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|wEN[3]             ; FF_X40_Y38_N3      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|wEN[4]             ; FF_X45_Y40_N27     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|wEN[5]             ; FF_X45_Y41_N19     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|wEN[6]             ; FF_X45_Y41_N7      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|wEN[8]             ; FF_X40_Y37_N27     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE_7|controlunit:CU|wEN[9]             ; FF_X40_Y38_N31     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dmem_controller:dmem_c|DR_OUT[6]~5            ; LCCOMB_X39_Y37_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dmem_controller:dmem_c|MEM_1[7]~2             ; LCCOMB_X40_Y32_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dmem_controller:dmem_c|MEM_2[3]~2             ; LCCOMB_X40_Y32_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dmem_controller:dmem_c|MEM_3[3]~7             ; LCCOMB_X41_Y34_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dmem_controller:dmem_c|MEM_4[7]~3             ; LCCOMB_X41_Y36_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dmem_controller:dmem_c|MEM_5[4]~3             ; LCCOMB_X38_Y36_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dmem_controller:dmem_c|MEM_6[3]~2             ; LCCOMB_X38_Y36_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dmem_controller:dmem_c|MEM_7[0]~0             ; LCCOMB_X38_Y38_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dmem_controller:dmem_c|MEM_8[7]~3             ; LCCOMB_X40_Y37_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dmem_controller:dmem_c|addr[1]~22             ; LCCOMB_X40_Y35_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dmem_controller:dmem_c|wEN                    ; FF_X42_Y36_N29     ; 11      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; imem_controller:imem_c|INS_1[4]~3             ; LCCOMB_X36_Y32_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; imem_controller:imem_c|INS_2[5]~0             ; LCCOMB_X38_Y32_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; imem_controller:imem_c|INS_3[0]~0             ; LCCOMB_X39_Y33_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; imem_controller:imem_c|INS_4[5]~0             ; LCCOMB_X36_Y37_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; imem_controller:imem_c|INS_5[6]~0             ; LCCOMB_X36_Y33_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; imem_controller:imem_c|INS_6[7]~0             ; LCCOMB_X36_Y32_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; imem_controller:imem_c|INS_7[6]~0             ; LCCOMB_X36_Y36_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; imem_controller:imem_c|INS_8[7]~0             ; LCCOMB_X36_Y37_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; imem_controller:imem_c|NEXT_STATE_IC.NORMENDI ; FF_X41_Y33_N11     ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; imem_controller:imem_c|PC_OUT[0]~4            ; LCCOMB_X38_Y33_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; imem_controller:imem_c|rEN                    ; FF_X38_Y33_N13     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                   ;
+-----------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                              ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                               ; PIN_G1             ; 2112    ; 247                                  ; Global Clock         ; GCLK2            ; --                        ;
; core:CORE_0|Bus_mux:BUSMUX|Mux8~1 ; LCCOMB_X40_Y30_N14 ; 8       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; core:CORE_1|Bus_mux:BUSMUX|Mux8~1 ; LCCOMB_X47_Y29_N24 ; 8       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; core:CORE_2|Bus_mux:BUSMUX|Mux8~1 ; LCCOMB_X59_Y34_N28 ; 8       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; core:CORE_3|Bus_mux:BUSMUX|Mux8~1 ; LCCOMB_X47_Y35_N6  ; 8       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; core:CORE_4|Bus_mux:BUSMUX|Mux8~1 ; LCCOMB_X29_Y39_N16 ; 8       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; core:CORE_5|Bus_mux:BUSMUX|Mux8~1 ; LCCOMB_X24_Y35_N28 ; 8       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; core:CORE_6|Bus_mux:BUSMUX|Mux8~1 ; LCCOMB_X39_Y44_N20 ; 8       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; core:CORE_7|Bus_mux:BUSMUX|Mux8~1 ; LCCOMB_X41_Y39_N26 ; 8       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                         ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; data_mem:dt_mem|altsyncram:ram_rtl_0|altsyncram_q8h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; db/Project_2.ram0_data_mem_4ee1518f.hdl.mif ; M9K_X37_Y34_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ins_mem:ins_mem|altsyncram:mem_rtl_0|altsyncram_ju71:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; db/Project_2.ram0_ins_mem_df59f37f.hdl.mif  ; M9K_X37_Y33_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |processor|ins_mem:ins_mem|altsyncram:mem_rtl_0|altsyncram_ju71:auto_generated|ALTSYNCRAM                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00100000) (40) (32) (20)    ;(00000000) (0) (0) (00)   ;(01100000) (140) (96) (60)   ;(11010000) (320) (208) (D0)   ;(00100010) (42) (34) (22)   ;(00001001) (11) (9) (09)   ;(00100001) (41) (33) (21)   ;(01000010) (102) (66) (42)   ;
;8;(00100011) (43) (35) (23)    ;(00001000) (10) (8) (08)   ;(00100100) (44) (36) (24)   ;(00001010) (12) (10) (0A)   ;(10100011) (243) (163) (A3)   ;(01110011) (163) (115) (73)   ;(01010001) (121) (81) (51)   ;(01000011) (103) (67) (43)   ;
;16;(11100000) (340) (224) (E0)    ;(01100011) (143) (99) (63)   ;(10000000) (200) (128) (80)   ;(10100010) (242) (162) (A2)   ;(01110010) (162) (114) (72)   ;(00110000) (60) (48) (30)   ;(10000001) (201) (129) (81)   ;(01110000) (160) (112) (70)   ;
;24;(00110001) (61) (49) (31)    ;(10000001) (201) (129) (81)   ;(10010000) (220) (144) (90)   ;(10100000) (240) (160) (A0)   ;(01110001) (161) (113) (71)   ;(10000000) (200) (128) (80)   ;(10100001) (241) (161) (A1)   ;(01110010) (162) (114) (72)   ;
;32;(10110000) (260) (176) (B0)    ;(10110100) (264) (180) (B4)   ;(00010010) (22) (18) (12)   ;(00010101) (25) (21) (15)   ;(01000000) (100) (64) (40)   ;(10110001) (261) (177) (B1)   ;(01100001) (141) (97) (61)   ;(10110011) (263) (179) (B3)   ;
;40;(00010001) (21) (17) (11)    ;(00010000) (20) (16) (10)   ;(01100010) (142) (98) (62)   ;(10110010) (262) (178) (B2)   ;(00010000) (20) (16) (10)   ;(00001110) (16) (14) (0E)   ;(11000000) (300) (192) (C0)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |processor|data_mem:dt_mem|altsyncram:ram_rtl_0|altsyncram_q8h1:auto_generated|ALTSYNCRAM                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000100) (4) (4) (04)    ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00010000) (20) (16) (10)    ;(00000011) (3) (3) (03)   ;(00010010) (22) (18) (12)   ;(00010110) (26) (22) (16)   ;(00011010) (32) (26) (1A)   ;(00011110) (36) (30) (1E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(01110011) (163) (115) (73)   ;(00001111) (17) (15) (0F)   ;(00011110) (36) (30) (1E)   ;(00101101) (55) (45) (2D)   ;(00000001) (1) (1) (01)   ;
;24;(00000100) (4) (4) (04)    ;(00000111) (7) (7) (07)   ;(00101000) (50) (40) (28)   ;(00001010) (12) (10) (0A)   ;(00001010) (12) (10) (0A)   ;(01101110) (156) (110) (6E)   ;(11001000) (310) (200) (C8)   ;(00000001) (1) (1) (01)   ;
;32;(01100100) (144) (100) (64)    ;(00000111) (7) (7) (07)   ;(01111000) (170) (120) (78)   ;(00000001) (1) (1) (01)   ;(01100100) (144) (100) (64)   ;(00000011) (3) (3) (03)   ;(00110010) (62) (50) (32)   ;(00000010) (2) (2) (02)   ;
;40;(00000101) (5) (5) (05)    ;(00001000) (10) (8) (08)   ;(00010100) (24) (20) (14)   ;(00010100) (24) (20) (14)   ;(00010100) (24) (20) (14)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;
;48;(00110010) (62) (50) (32)    ;(00001000) (10) (8) (08)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00100011) (43) (35) (23)   ;(00000011) (3) (3) (03)   ;
;56;(00000110) (6) (6) (06)    ;(00001001) (11) (9) (09)   ;(00011110) (36) (30) (1E)   ;(00011110) (36) (30) (1E)   ;(00011110) (36) (30) (1E)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000011) (3) (3) (03)   ;
;64;(00000001) (1) (1) (01)    ;(00001001) (11) (9) (09)   ;(00000101) (5) (5) (05)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000011) (3) (3) (03)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;
;72;(00000001) (1) (1) (01)    ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000011) (3) (3) (03)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;
;80;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 8           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 8           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 8           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                    ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; core:CORE_0|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X44_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:CORE_0|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ;                           ; DSPMULT_X44_Y28_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; core:CORE_1|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X44_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:CORE_1|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ;                           ; DSPMULT_X44_Y31_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; core:CORE_2|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X71_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:CORE_2|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ;                           ; DSPMULT_X71_Y34_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; core:CORE_3|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X44_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:CORE_3|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ;                           ; DSPMULT_X44_Y36_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; core:CORE_6|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X44_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:CORE_6|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ;                           ; DSPMULT_X44_Y46_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; core:CORE_7|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X44_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:CORE_7|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ;                           ; DSPMULT_X44_Y39_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; core:CORE_4|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X22_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:CORE_4|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ;                           ; DSPMULT_X22_Y38_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; core:CORE_5|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X22_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:CORE_5|Alu:ALU|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ;                           ; DSPMULT_X22_Y35_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 7,422 / 342,891 ( 2 % )   ;
; C16 interconnects     ; 36 / 10,120 ( < 1 % )     ;
; C4 interconnects      ; 3,825 / 209,544 ( 2 % )   ;
; Direct links          ; 1,202 / 342,891 ( < 1 % ) ;
; Global clocks         ; 9 / 20 ( 45 % )           ;
; Local interconnects   ; 2,381 / 119,088 ( 2 % )   ;
; R24 interconnects     ; 96 / 9,963 ( < 1 % )      ;
; R4 interconnects      ; 5,114 / 289,782 ( 2 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.23) ; Number of LABs  (Total = 343) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 16                            ;
; 2                                           ; 7                             ;
; 3                                           ; 8                             ;
; 4                                           ; 7                             ;
; 5                                           ; 2                             ;
; 6                                           ; 6                             ;
; 7                                           ; 4                             ;
; 8                                           ; 7                             ;
; 9                                           ; 2                             ;
; 10                                          ; 7                             ;
; 11                                          ; 9                             ;
; 12                                          ; 13                            ;
; 13                                          ; 14                            ;
; 14                                          ; 15                            ;
; 15                                          ; 25                            ;
; 16                                          ; 201                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.50) ; Number of LABs  (Total = 343) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 312                           ;
; 1 Clock enable                     ; 74                            ;
; 1 Sync. clear                      ; 26                            ;
; 1 Sync. load                       ; 23                            ;
; 2 Clock enables                    ; 63                            ;
; 2 Clocks                           ; 18                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.31) ; Number of LABs  (Total = 343) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 11                            ;
; 3                                            ; 4                             ;
; 4                                            ; 9                             ;
; 5                                            ; 7                             ;
; 6                                            ; 4                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 4                             ;
; 10                                           ; 3                             ;
; 11                                           ; 4                             ;
; 12                                           ; 1                             ;
; 13                                           ; 5                             ;
; 14                                           ; 4                             ;
; 15                                           ; 7                             ;
; 16                                           ; 7                             ;
; 17                                           ; 13                            ;
; 18                                           ; 17                            ;
; 19                                           ; 20                            ;
; 20                                           ; 31                            ;
; 21                                           ; 23                            ;
; 22                                           ; 44                            ;
; 23                                           ; 26                            ;
; 24                                           ; 30                            ;
; 25                                           ; 19                            ;
; 26                                           ; 14                            ;
; 27                                           ; 7                             ;
; 28                                           ; 5                             ;
; 29                                           ; 3                             ;
; 30                                           ; 3                             ;
; 31                                           ; 2                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.26) ; Number of LABs  (Total = 343) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 17                            ;
; 2                                               ; 12                            ;
; 3                                               ; 18                            ;
; 4                                               ; 14                            ;
; 5                                               ; 12                            ;
; 6                                               ; 20                            ;
; 7                                               ; 17                            ;
; 8                                               ; 33                            ;
; 9                                               ; 41                            ;
; 10                                              ; 34                            ;
; 11                                              ; 33                            ;
; 12                                              ; 25                            ;
; 13                                              ; 13                            ;
; 14                                              ; 16                            ;
; 15                                              ; 4                             ;
; 16                                              ; 10                            ;
; 17                                              ; 7                             ;
; 18                                              ; 5                             ;
; 19                                              ; 0                             ;
; 20                                              ; 3                             ;
; 21                                              ; 1                             ;
; 22                                              ; 2                             ;
; 23                                              ; 2                             ;
; 24                                              ; 3                             ;
; 25                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.94) ; Number of LABs  (Total = 343) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 6                             ;
; 4                                            ; 8                             ;
; 5                                            ; 3                             ;
; 6                                            ; 7                             ;
; 7                                            ; 6                             ;
; 8                                            ; 7                             ;
; 9                                            ; 5                             ;
; 10                                           ; 7                             ;
; 11                                           ; 11                            ;
; 12                                           ; 12                            ;
; 13                                           ; 11                            ;
; 14                                           ; 11                            ;
; 15                                           ; 14                            ;
; 16                                           ; 14                            ;
; 17                                           ; 14                            ;
; 18                                           ; 15                            ;
; 19                                           ; 23                            ;
; 20                                           ; 11                            ;
; 21                                           ; 14                            ;
; 22                                           ; 20                            ;
; 23                                           ; 15                            ;
; 24                                           ; 15                            ;
; 25                                           ; 19                            ;
; 26                                           ; 13                            ;
; 27                                           ; 8                             ;
; 28                                           ; 4                             ;
; 29                                           ; 9                             ;
; 30                                           ; 7                             ;
; 31                                           ; 6                             ;
; 32                                           ; 5                             ;
; 33                                           ; 1                             ;
; 34                                           ; 4                             ;
; 35                                           ; 2                             ;
; 36                                           ; 2                             ;
; 37                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 2         ; 0            ; 0            ; 2         ; 2         ; 0            ; 1            ; 0            ; 0            ; 1            ; 0            ; 1            ; 1            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 2         ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 2            ; 2            ; 2            ; 2            ; 2            ; 0         ; 2            ; 2            ; 0         ; 0         ; 2            ; 1            ; 2            ; 2            ; 1            ; 2            ; 1            ; 1            ; 2            ; 2            ; 2            ; 1            ; 2            ; 2            ; 2            ; 2            ; 2            ; 0         ; 2            ; 2            ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; proc_state         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                              ;
+-----------------+--------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                 ; Delay Added in ns ;
+-----------------+--------------------------------------+-------------------+
; clk             ; core:CORE_0|controlunit:CU|busMUX[0] ; 140.2             ;
; clk             ; core:CORE_2|controlunit:CU|busMUX[0] ; 130.1             ;
; clk             ; core:CORE_1|controlunit:CU|busMUX[0] ; 123.3             ;
; clk             ; core:CORE_6|controlunit:CU|busMUX[0] ; 122.3             ;
; clk             ; core:CORE_3|controlunit:CU|busMUX[0] ; 121.6             ;
; clk             ; core:CORE_5|controlunit:CU|busMUX[0] ; 119.0             ;
; clk             ; core:CORE_7|controlunit:CU|busMUX[0] ; 117.6             ;
; clk             ; core:CORE_4|controlunit:CU|busMUX[0] ; 112.5             ;
+-----------------+--------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                     ;
+----------------------------------------+--------------------------------------+-------------------+
; Source Register                        ; Destination Register                 ; Delay Added in ns ;
+----------------------------------------+--------------------------------------+-------------------+
; core:CORE_0|controlunit:CU|busMUX[0]   ; core:CORE_0|Bus_mux:BUSMUX|select[7] ; 5.910             ;
; core:CORE_6|controlunit:CU|busMUX[0]   ; core:CORE_6|Bus_mux:BUSMUX|select[2] ; 5.730             ;
; core:CORE_1|controlunit:CU|busMUX[0]   ; core:CORE_1|Bus_mux:BUSMUX|select[1] ; 5.649             ;
; core:CORE_7|controlunit:CU|busMUX[0]   ; core:CORE_7|Bus_mux:BUSMUX|select[3] ; 5.510             ;
; core:CORE_2|controlunit:CU|busMUX[0]   ; core:CORE_2|Bus_mux:BUSMUX|select[7] ; 5.457             ;
; core:CORE_3|controlunit:CU|busMUX[0]   ; core:CORE_3|Bus_mux:BUSMUX|select[3] ; 5.031             ;
; core:CORE_0|controlunit:CU|busMUX[2]   ; core:CORE_0|Bus_mux:BUSMUX|select[7] ; 4.784             ;
; core:CORE_0|controlunit:CU|busMUX[1]   ; core:CORE_0|Bus_mux:BUSMUX|select[7] ; 4.784             ;
; core:CORE_6|controlunit:CU|busMUX[2]   ; core:CORE_6|Bus_mux:BUSMUX|select[2] ; 4.676             ;
; core:CORE_6|controlunit:CU|busMUX[1]   ; core:CORE_6|Bus_mux:BUSMUX|select[2] ; 4.676             ;
; core:CORE_5|controlunit:CU|busMUX[0]   ; core:CORE_5|Bus_mux:BUSMUX|select[6] ; 4.657             ;
; core:CORE_0|Reg_module_W:RP|value[0]   ; core:CORE_0|Bus_mux:BUSMUX|select[0] ; 4.608             ;
; core:CORE_0|Reg_module_W:DR|value[0]   ; core:CORE_0|Bus_mux:BUSMUX|select[0] ; 4.608             ;
; core:CORE_0|Reg_module_RI:RK2|value[7] ; core:CORE_0|Bus_mux:BUSMUX|select[7] ; 4.458             ;
; core:CORE_0|Reg_module_W:RC1|value[7]  ; core:CORE_0|Bus_mux:BUSMUX|select[7] ; 4.458             ;
; core:CORE_2|controlunit:CU|busMUX[2]   ; core:CORE_2|Bus_mux:BUSMUX|select[1] ; 4.453             ;
; core:CORE_2|controlunit:CU|busMUX[1]   ; core:CORE_2|Bus_mux:BUSMUX|select[1] ; 4.453             ;
; core:CORE_7|controlunit:CU|busMUX[2]   ; core:CORE_7|Bus_mux:BUSMUX|select[0] ; 4.448             ;
; core:CORE_7|controlunit:CU|busMUX[1]   ; core:CORE_7|Bus_mux:BUSMUX|select[0] ; 4.448             ;
; core:CORE_6|Reg_module_W:RM1|value[2]  ; core:CORE_6|Bus_mux:BUSMUX|select[2] ; 4.399             ;
; core:CORE_6|Reg_module_W:RN1|value[2]  ; core:CORE_6|Bus_mux:BUSMUX|select[2] ; 4.399             ;
; core:CORE_6|Reg_module_W:RK1|value[1]  ; core:CORE_6|Bus_mux:BUSMUX|select[1] ; 4.391             ;
; core:CORE_6|Reg_module_W:RN1|value[1]  ; core:CORE_6|Bus_mux:BUSMUX|select[1] ; 4.391             ;
; core:CORE_6|Reg_module_W:RK1|value[5]  ; core:CORE_6|Bus_mux:BUSMUX|select[5] ; 4.390             ;
; core:CORE_6|Reg_module_W:RN1|value[5]  ; core:CORE_6|Bus_mux:BUSMUX|select[5] ; 4.390             ;
; core:CORE_6|Reg_module_W:RN1|value[0]  ; core:CORE_6|Bus_mux:BUSMUX|select[0] ; 4.359             ;
; core:CORE_6|Reg_module_W:RM1|value[0]  ; core:CORE_6|Bus_mux:BUSMUX|select[0] ; 4.359             ;
; core:CORE_6|Reg_module_RI:RK2|value[5] ; core:CORE_6|Bus_mux:BUSMUX|select[5] ; 4.336             ;
; core:CORE_6|Reg_module_W:RC1|value[5]  ; core:CORE_6|Bus_mux:BUSMUX|select[5] ; 4.336             ;
; core:CORE_6|Reg_module_RI:RN2|value[2] ; core:CORE_6|Bus_mux:BUSMUX|select[2] ; 4.287             ;
; core:CORE_6|Reg_module_W:RC1|value[2]  ; core:CORE_6|Bus_mux:BUSMUX|select[2] ; 4.287             ;
; core:CORE_6|Reg_module_W:RM1|value[6]  ; core:CORE_6|Bus_mux:BUSMUX|select[6] ; 4.285             ;
; core:CORE_6|Reg_module_W:RN1|value[6]  ; core:CORE_6|Bus_mux:BUSMUX|select[6] ; 4.285             ;
; core:CORE_0|Reg_module_W:RP|value[7]   ; core:CORE_0|Bus_mux:BUSMUX|select[7] ; 4.270             ;
; core:CORE_0|AR:AR|value[7]             ; core:CORE_0|Bus_mux:BUSMUX|select[7] ; 4.270             ;
; core:CORE_6|Reg_module_RI:RK2|value[1] ; core:CORE_6|Bus_mux:BUSMUX|select[1] ; 4.233             ;
; core:CORE_6|Reg_module_W:RC1|value[1]  ; core:CORE_6|Bus_mux:BUSMUX|select[1] ; 4.233             ;
; core:CORE_4|controlunit:CU|busMUX[0]   ; core:CORE_4|Bus_mux:BUSMUX|select[5] ; 4.232             ;
; core:CORE_6|Reg_module_W:RK1|value[7]  ; core:CORE_6|Bus_mux:BUSMUX|select[7] ; 4.210             ;
; core:CORE_6|Reg_module_W:RN1|value[7]  ; core:CORE_6|Bus_mux:BUSMUX|select[7] ; 4.210             ;
; core:CORE_6|Reg_module_W:RK1|value[3]  ; core:CORE_6|Bus_mux:BUSMUX|select[3] ; 4.203             ;
; core:CORE_6|Reg_module_W:RN1|value[3]  ; core:CORE_6|Bus_mux:BUSMUX|select[3] ; 4.203             ;
; core:CORE_0|Reg_module_W:RP|value[3]   ; core:CORE_0|Bus_mux:BUSMUX|select[3] ; 4.198             ;
; core:CORE_0|AR:AR|value[3]             ; core:CORE_0|Bus_mux:BUSMUX|select[3] ; 4.198             ;
; core:CORE_0|Reg_module_W:RK1|value[3]  ; core:CORE_0|Bus_mux:BUSMUX|select[3] ; 4.187             ;
; core:CORE_0|Reg_module_W:RN1|value[3]  ; core:CORE_0|Bus_mux:BUSMUX|select[3] ; 4.187             ;
; core:CORE_0|Reg_module_W:RC1|value[4]  ; core:CORE_0|Bus_mux:BUSMUX|select[4] ; 4.178             ;
; core:CORE_0|Reg_module_RI:RN2|value[4] ; core:CORE_0|Bus_mux:BUSMUX|select[4] ; 4.178             ;
; core:CORE_0|Reg_module_W:RC1|value[1]  ; core:CORE_0|Bus_mux:BUSMUX|select[1] ; 4.169             ;
; core:CORE_0|Reg_module_RI:RK2|value[1] ; core:CORE_0|Bus_mux:BUSMUX|select[1] ; 4.169             ;
; core:CORE_6|Reg_module_RI:RN2|value[6] ; core:CORE_6|Bus_mux:BUSMUX|select[6] ; 4.166             ;
; core:CORE_6|Reg_module_W:RC1|value[6]  ; core:CORE_6|Bus_mux:BUSMUX|select[6] ; 4.166             ;
; core:CORE_0|Reg_module_W:RP|value[4]   ; core:CORE_0|Bus_mux:BUSMUX|select[4] ; 4.162             ;
; core:CORE_0|Reg_module_W:DR|value[4]   ; core:CORE_0|Bus_mux:BUSMUX|select[4] ; 4.162             ;
; core:CORE_0|Reg_module_W:RM1|value[4]  ; core:CORE_0|Bus_mux:BUSMUX|select[4] ; 4.159             ;
; core:CORE_0|Reg_module_W:RN1|value[4]  ; core:CORE_0|Bus_mux:BUSMUX|select[4] ; 4.159             ;
; core:CORE_0|Reg_module_W:DR|value[6]   ; core:CORE_0|Bus_mux:BUSMUX|select[6] ; 4.153             ;
; core:CORE_0|Reg_module_W:RP|value[6]   ; core:CORE_0|Bus_mux:BUSMUX|select[6] ; 4.153             ;
; core:CORE_0|Reg_module_W:RM1|value[6]  ; core:CORE_0|Bus_mux:BUSMUX|select[6] ; 4.124             ;
; core:CORE_0|Reg_module_W:RN1|value[6]  ; core:CORE_0|Bus_mux:BUSMUX|select[6] ; 4.124             ;
; core:CORE_6|Reg_module_W:RM1|value[4]  ; core:CORE_6|Bus_mux:BUSMUX|select[4] ; 4.123             ;
; core:CORE_6|Reg_module_W:RN1|value[4]  ; core:CORE_6|Bus_mux:BUSMUX|select[4] ; 4.123             ;
; core:CORE_0|Reg_module_W:RP|value[2]   ; core:CORE_0|Bus_mux:BUSMUX|select[2] ; 4.119             ;
; core:CORE_0|Reg_module_W:DR|value[2]   ; core:CORE_0|Bus_mux:BUSMUX|select[2] ; 4.119             ;
; core:CORE_0|Reg_module_W:RC1|value[3]  ; core:CORE_0|Bus_mux:BUSMUX|select[3] ; 4.111             ;
; core:CORE_0|Reg_module_RI:RN2|value[3] ; core:CORE_0|Bus_mux:BUSMUX|select[3] ; 4.111             ;
; core:CORE_2|Reg_module_RI:RK2|value[1] ; core:CORE_2|Bus_mux:BUSMUX|select[1] ; 4.085             ;
; core:CORE_2|Reg_module_RI:RM2|value[1] ; core:CORE_2|Bus_mux:BUSMUX|select[1] ; 4.085             ;
; core:CORE_6|Reg_module_W:RP|value[1]   ; core:CORE_6|Bus_mux:BUSMUX|select[1] ; 4.072             ;
; core:CORE_6|AR:AR|value[1]             ; core:CORE_6|Bus_mux:BUSMUX|select[1] ; 4.072             ;
; core:CORE_0|Reg_module_RI:RN2|value[7] ; core:CORE_0|Bus_mux:BUSMUX|select[7] ; 4.070             ;
; core:CORE_0|Reg_module_RI:RM2|value[7] ; core:CORE_0|Bus_mux:BUSMUX|select[7] ; 4.070             ;
; core:CORE_0|Reg_module_W:RK1|value[7]  ; core:CORE_0|Bus_mux:BUSMUX|select[7] ; 4.054             ;
; core:CORE_0|Reg_module_W:RN1|value[7]  ; core:CORE_0|Bus_mux:BUSMUX|select[7] ; 4.054             ;
; core:CORE_0|Reg_module_W:RN1|value[0]  ; core:CORE_0|Bus_mux:BUSMUX|select[0] ; 4.053             ;
; core:CORE_0|Reg_module_W:RM1|value[0]  ; core:CORE_0|Bus_mux:BUSMUX|select[0] ; 4.053             ;
; core:CORE_6|Reg_module_RI:RN2|value[5] ; core:CORE_6|Bus_mux:BUSMUX|select[5] ; 4.050             ;
; core:CORE_6|Reg_module_RI:RM2|value[5] ; core:CORE_6|Bus_mux:BUSMUX|select[5] ; 4.050             ;
; core:CORE_1|controlunit:CU|busMUX[2]   ; core:CORE_1|Bus_mux:BUSMUX|select[2] ; 4.046             ;
; core:CORE_1|controlunit:CU|busMUX[1]   ; core:CORE_1|Bus_mux:BUSMUX|select[2] ; 4.046             ;
; core:CORE_0|Reg_module_RW:AC|value[4]  ; core:CORE_0|Bus_mux:BUSMUX|select[4] ; 4.045             ;
; core:CORE_0|Reg_module_WI:RC3|value[4] ; core:CORE_0|Bus_mux:BUSMUX|select[4] ; 4.045             ;
; core:CORE_6|Reg_module_WI:RC3|value[2] ; core:CORE_6|Bus_mux:BUSMUX|select[2] ; 4.043             ;
; core:CORE_6|Reg_module_RW:AC|value[2]  ; core:CORE_6|Bus_mux:BUSMUX|select[2] ; 4.043             ;
; core:CORE_6|Reg_module_RI:RK2|value[3] ; core:CORE_6|Bus_mux:BUSMUX|select[3] ; 4.042             ;
; core:CORE_6|Reg_module_W:RC1|value[3]  ; core:CORE_6|Bus_mux:BUSMUX|select[3] ; 4.042             ;
; core:CORE_0|Reg_module_WI:RC3|value[6] ; core:CORE_0|Bus_mux:BUSMUX|select[6] ; 4.038             ;
; core:CORE_0|Reg_module_RW:AC|value[6]  ; core:CORE_0|Bus_mux:BUSMUX|select[6] ; 4.038             ;
; core:CORE_6|Reg_module_W:DR|value[0]   ; core:CORE_6|Bus_mux:BUSMUX|select[0] ; 4.032             ;
; core:CORE_6|Reg_module_W:RP|value[0]   ; core:CORE_6|Bus_mux:BUSMUX|select[0] ; 4.032             ;
; core:CORE_6|Reg_module_W:RP|value[5]   ; core:CORE_6|Bus_mux:BUSMUX|select[5] ; 4.027             ;
; core:CORE_6|AR:AR|value[5]             ; core:CORE_6|Bus_mux:BUSMUX|select[5] ; 4.027             ;
; core:CORE_6|Reg_module_RI:RN2|value[4] ; core:CORE_6|Bus_mux:BUSMUX|select[4] ; 4.010             ;
; core:CORE_6|Reg_module_W:RC1|value[4]  ; core:CORE_6|Bus_mux:BUSMUX|select[4] ; 4.010             ;
; core:CORE_2|Reg_module_RI:RN2|value[6] ; core:CORE_2|Bus_mux:BUSMUX|select[6] ; 4.009             ;
; core:CORE_2|Reg_module_W:RC1|value[6]  ; core:CORE_2|Bus_mux:BUSMUX|select[6] ; 4.009             ;
; core:CORE_6|Reg_module_RI:RK2|value[7] ; core:CORE_6|Bus_mux:BUSMUX|select[7] ; 4.006             ;
; core:CORE_6|Reg_module_W:RC1|value[7]  ; core:CORE_6|Bus_mux:BUSMUX|select[7] ; 4.006             ;
; core:CORE_6|Reg_module_RI:RK2|value[2] ; core:CORE_6|Bus_mux:BUSMUX|select[2] ; 4.003             ;
; core:CORE_6|Reg_module_RI:RM2|value[2] ; core:CORE_6|Bus_mux:BUSMUX|select[2] ; 4.003             ;
+----------------------------------------+--------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE115F23C7 for design "Project_2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23A7 is compatible
    Info (176445): Device EP4CE15F23C7 is compatible
    Info (176445): Device EP4CE15F23I7 is compatible
    Info (176445): Device EP4CE40F23A7 is compatible
    Info (176445): Device EP4CE40F23C7 is compatible
    Info (176445): Device EP4CE40F23I7 is compatible
    Info (176445): Device EP4CE30F23A7 is compatible
    Info (176445): Device EP4CE30F23C7 is compatible
    Info (176445): Device EP4CE30F23I7 is compatible
    Info (176445): Device EP4CE55F23C7 is compatible
    Info (176445): Device EP4CE55F23A7 is compatible
    Info (176445): Device EP4CE55F23I7 is compatible
    Info (176445): Device EP4CE75F23C7 is compatible
    Info (176445): Device EP4CE75F23I7 is compatible
    Info (176445): Device EP4CE115F23I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 2 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 64 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Project_2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G1 (CLK1, DIFFCLK_0n)) File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/processor.v Line: 5
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node core:CORE_0|controlunit:CU|busMUX[4] File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/controlunit.v Line: 72
        Info (176357): Destination node core:CORE_0|controlunit:CU|busMUX[2] File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/controlunit.v Line: 72
        Info (176357): Destination node core:CORE_0|controlunit:CU|busMUX[3] File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/controlunit.v Line: 72
        Info (176357): Destination node core:CORE_0|controlunit:CU|busMUX[1] File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/controlunit.v Line: 72
        Info (176357): Destination node core:CORE_1|controlunit:CU|busMUX[4] File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/controlunit.v Line: 72
        Info (176357): Destination node core:CORE_1|controlunit:CU|busMUX[2] File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/controlunit.v Line: 72
        Info (176357): Destination node core:CORE_1|controlunit:CU|busMUX[3] File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/controlunit.v Line: 72
        Info (176357): Destination node core:CORE_1|controlunit:CU|busMUX[1] File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/controlunit.v Line: 72
        Info (176357): Destination node core:CORE_2|controlunit:CU|busMUX[4] File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/controlunit.v Line: 72
        Info (176357): Destination node core:CORE_2|controlunit:CU|busMUX[2] File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/controlunit.v Line: 72
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node core:CORE_0|Bus_mux:BUSMUX|Mux8~1  File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/Bus_mux.v Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node core:CORE_1|Bus_mux:BUSMUX|Mux8~1  File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/Bus_mux.v Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node core:CORE_2|Bus_mux:BUSMUX|Mux8~1  File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/Bus_mux.v Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node core:CORE_3|Bus_mux:BUSMUX|Mux8~1  File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/Bus_mux.v Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node core:CORE_4|Bus_mux:BUSMUX|Mux8~1  File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/Bus_mux.v Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node core:CORE_5|Bus_mux:BUSMUX|Mux8~1  File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/Bus_mux.v Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node core:CORE_6|Bus_mux:BUSMUX|Mux8~1  File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/Bus_mux.v Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node core:CORE_7|Bus_mux:BUSMUX|Mux8~1  File: D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/Bus_mux.v Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  37 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X34_Y24 to location X45_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:21
Info (11888): Total time spent on timing analysis during the Fitter is 4.73 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/output_files/Project_2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5909 megabytes
    Info: Processing ended: Fri Jul 09 17:09:09 2021
    Info: Elapsed time: 00:00:51
    Info: Total CPU time (on all processors): 00:01:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Academic/ACA/SEM5 TRONIC ACA/SEMESTER 5/CSD/FPGA/00 - Git/fpga-quartus/8_CORE/MULTI_CORE_edit/output_files/Project_2.fit.smsg.


