TimeQuest Timing Analyzer report for fpMultiplier
Sun Feb 01 18:41:56 2026
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Gclock'
 13. Slow 1200mV 85C Model Hold: 'Gclock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Gclock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'Gclock'
 29. Slow 1200mV 0C Model Hold: 'Gclock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'Gclock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'Gclock'
 44. Fast 1200mV 0C Model Hold: 'Gclock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'Gclock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; fpMultiplier                                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Gclock     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Gclock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 75.07 MHz ; 75.07 MHz       ; Gclock     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+---------+------------------+
; Clock  ; Slack   ; End Point TNS    ;
+--------+---------+------------------+
; Gclock ; -12.321 ; -196.868         ;
+--------+---------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; Gclock ; 0.392 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; Gclock ; -3.000 ; -80.100                         ;
+--------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Gclock'                                                                                                                                                                                                     ;
+---------+-------------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                     ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.321 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 13.642     ;
; -12.313 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 13.634     ;
; -12.306 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.329      ; 13.633     ;
; -12.298 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.329      ; 13.625     ;
; -12.164 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.329      ; 13.491     ;
; -12.156 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.329      ; 13.483     ;
; -12.150 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.331      ; 13.479     ;
; -12.142 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 13.438     ;
; -12.141 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.331      ; 13.470     ;
; -12.135 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.337      ; 13.470     ;
; -12.127 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.304      ; 13.429     ;
; -12.126 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.337      ; 13.461     ;
; -11.993 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.337      ; 13.328     ;
; -11.985 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.304      ; 13.287     ;
; -11.984 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.337      ; 13.319     ;
; -11.816 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 13.137     ;
; -11.808 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 13.129     ;
; -11.698 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 13.019     ;
; -11.690 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 13.011     ;
; -11.645 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.331      ; 12.974     ;
; -11.637 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 12.933     ;
; -11.636 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.331      ; 12.965     ;
; -11.629 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 12.925     ;
; -11.614 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.304      ; 12.916     ;
; -11.527 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.331      ; 12.856     ;
; -11.519 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 12.815     ;
; -11.518 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.331      ; 12.847     ;
; -11.472 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.304      ; 12.774     ;
; -11.394 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.324      ; 12.716     ;
; -11.386 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.324      ; 12.708     ;
; -11.280 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.094     ; 12.184     ;
; -11.265 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.088     ; 12.175     ;
; -11.245 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 12.566     ;
; -11.230 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.329      ; 12.557     ;
; -11.223 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.332      ; 12.553     ;
; -11.215 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.299      ; 12.512     ;
; -11.214 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.332      ; 12.544     ;
; -11.124 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 12.420     ;
; -11.123 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.088     ; 12.033     ;
; -11.088 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.329      ; 12.415     ;
; -11.032 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 12.353     ;
; -11.024 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 12.345     ;
; -11.006 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 12.302     ;
; -10.861 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.331      ; 12.190     ;
; -10.853 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 12.149     ;
; -10.852 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.331      ; 12.181     ;
; -10.830 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.094     ; 11.734     ;
; -10.815 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.088     ; 11.725     ;
; -10.775 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.094     ; 11.679     ;
; -10.740 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 12.061     ;
; -10.702 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.299      ; 11.999     ;
; -10.676 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 11.997     ;
; -10.673 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.088     ; 11.583     ;
; -10.668 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 11.989     ;
; -10.657 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.094     ; 11.561     ;
; -10.622 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 11.943     ;
; -10.596 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.094     ; 11.500     ;
; -10.581 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.088     ; 11.491     ;
; -10.505 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.331      ; 11.834     ;
; -10.497 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 11.793     ;
; -10.496 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.331      ; 11.825     ;
; -10.439 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.088     ; 11.349     ;
; -10.353 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.093     ; 11.258     ;
; -10.340 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 11.636     ;
; -10.325 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.094     ; 11.229     ;
; -10.318 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.324      ; 11.640     ;
; -10.220 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 11.541     ;
; -10.212 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 11.533     ;
; -10.207 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.094     ; 11.111     ;
; -10.091 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.094     ; 10.995     ;
; -10.049 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.331      ; 11.378     ;
; -10.041 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 11.337     ;
; -10.041 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.324      ; 11.363     ;
; -10.040 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.331      ; 11.369     ;
; -10.033 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.324      ; 11.355     ;
; -9.991  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.094     ; 10.895     ;
; -9.984  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 11.280     ;
; -9.973  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.094     ; 10.877     ;
; -9.956  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 11.277     ;
; -9.903  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.093     ; 10.808     ;
; -9.870  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.332      ; 11.200     ;
; -9.862  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.299      ; 11.159     ;
; -9.861  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.332      ; 11.191     ;
; -9.793  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.101     ; 10.690     ;
; -9.785  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; -0.101     ; 10.682     ;
; -9.723  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.101     ; 10.620     ;
; -9.715  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; -0.101     ; 10.612     ;
; -9.669  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.093     ; 10.574     ;
; -9.635  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.094     ; 10.539     ;
; -9.622  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; -0.093     ; 10.527     ;
; -9.614  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.126     ; 10.486     ;
; -9.613  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; -0.093     ; 10.518     ;
; -9.600  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.323      ; 10.921     ;
; -9.552  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; -0.093     ; 10.457     ;
; -9.544  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.126     ; 10.416     ;
; -9.543  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; -0.093     ; 10.448     ;
; -9.541  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.094     ; 10.445     ;
; -9.528  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 10.824     ;
; -9.349  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.299      ; 10.646     ;
; -9.307  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.094     ; 10.211     ;
+---------+-------------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Gclock'                                                                                                                                                                                                      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.392 ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.096      ; 0.674      ;
; 0.402 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 0.669      ;
; 0.442 ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 0.709      ;
; 0.543 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 0.810      ;
; 0.550 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.080      ; 0.816      ;
; 0.553 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:3:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.080      ; 0.819      ;
; 0.599 ; fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 0.866      ;
; 0.601 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 0.868      ;
; 0.605 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 0.872      ;
; 0.647 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.080      ; 0.913      ;
; 0.648 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.080      ; 0.914      ;
; 0.662 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.079      ; 0.927      ;
; 0.715 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:1:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 0.982      ;
; 0.736 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.004      ;
; 0.749 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.016      ;
; 0.749 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.017      ;
; 0.752 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.019      ;
; 0.773 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.040      ;
; 0.786 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.053      ;
; 0.797 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.064      ;
; 0.798 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.065      ;
; 0.819 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.086      ;
; 0.822 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.089      ;
; 0.823 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:5:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.090      ;
; 0.825 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.092      ;
; 0.832 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.099      ;
; 0.839 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.106      ;
; 0.844 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:5:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.111      ;
; 0.845 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.112      ;
; 0.855 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.122      ;
; 0.856 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.123      ;
; 0.887 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.080      ; 1.153      ;
; 0.893 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.160      ;
; 0.898 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.121      ; 1.205      ;
; 0.899 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.167      ;
; 0.909 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:6:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.176      ;
; 0.940 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.207      ;
; 0.944 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.211      ;
; 0.945 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.079      ; 1.210      ;
; 0.952 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.219      ;
; 0.962 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.230      ;
; 0.975 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.243      ;
; 0.979 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.080      ; 1.245      ;
; 0.987 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q             ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.096      ; 1.269      ;
; 1.006 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.080      ; 1.272      ;
; 1.010 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:3:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.080      ; 1.276      ;
; 1.017 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.284      ;
; 1.025 ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.062      ; 1.273      ;
; 1.025 ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.062      ; 1.273      ;
; 1.025 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.292      ;
; 1.027 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.294      ;
; 1.031 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.298      ;
; 1.049 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.317      ;
; 1.060 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.327      ;
; 1.067 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:1:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.334      ;
; 1.081 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; -0.338     ; 0.929      ;
; 1.094 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.070      ; 1.350      ;
; 1.104 ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.088      ; 1.378      ;
; 1.132 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.400      ;
; 1.138 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.405      ;
; 1.149 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.416      ;
; 1.151 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.418      ;
; 1.154 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.421      ;
; 1.163 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.430      ;
; 1.166 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.433      ;
; 1.173 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.441      ;
; 1.188 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.456      ;
; 1.194 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.461      ;
; 1.195 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.463      ;
; 1.199 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.467      ;
; 1.199 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.467      ;
; 1.220 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.488      ;
; 1.222 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.490      ;
; 1.238 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.080      ; 1.504      ;
; 1.246 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.514      ;
; 1.260 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.527      ;
; 1.266 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.534      ;
; 1.282 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.549      ;
; 1.286 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.553      ;
; 1.296 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.563      ;
; 1.339 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.606      ;
; 1.345 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.612      ;
; 1.355 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.622      ;
; 1.360 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.080      ; 1.626      ;
; 1.411 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; Gclock       ; Gclock      ; 0.000        ; 0.079      ; 1.676      ;
; 1.411 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.079      ; 1.676      ;
; 1.411 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.079      ; 1.676      ;
; 1.411 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.079      ; 1.676      ;
; 1.411 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.079      ; 1.676      ;
; 1.411 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.079      ; 1.676      ;
; 1.418 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.685      ;
; 1.418 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.685      ;
; 1.423 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.078      ; 1.687      ;
; 1.423 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.078      ; 1.687      ;
; 1.429 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.697      ;
; 1.434 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.701      ;
; 1.458 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.082      ; 1.726      ;
; 1.470 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.080      ; 1.736      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Gclock'                                                                                                            ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Gclock ; Rise       ; Gclock                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF3|int_q                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF5|int_q                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF6|int_q                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:4:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:5:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:6:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:7:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:1:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:2:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:3:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:5:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:6:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:1:bit_inst|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:3:bit_inst|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:5:bit_inst|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:6:bit_inst|int_q   ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:6:bit_inst|int_q ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:7:bit_inst|int_q ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q              ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q     ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                          ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                          ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                          ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q        ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:1:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:2:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:3:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:5:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:6:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:1:bit_inst|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:3:bit_inst|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:5:bit_inst|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:6:bit_inst|int_q   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q     ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ExponentA[*]  ; Gclock     ; 1.825 ; 2.204 ; Rise       ; Gclock          ;
;  ExponentA[0] ; Gclock     ; 1.704 ; 2.047 ; Rise       ; Gclock          ;
;  ExponentA[1] ; Gclock     ; 1.798 ; 2.204 ; Rise       ; Gclock          ;
;  ExponentA[2] ; Gclock     ; 1.483 ; 1.830 ; Rise       ; Gclock          ;
;  ExponentA[3] ; Gclock     ; 1.455 ; 1.804 ; Rise       ; Gclock          ;
;  ExponentA[4] ; Gclock     ; 1.518 ; 1.895 ; Rise       ; Gclock          ;
;  ExponentA[5] ; Gclock     ; 1.825 ; 2.184 ; Rise       ; Gclock          ;
;  ExponentA[6] ; Gclock     ; 1.503 ; 1.838 ; Rise       ; Gclock          ;
; ExponentB[*]  ; Gclock     ; 1.772 ; 2.167 ; Rise       ; Gclock          ;
;  ExponentB[0] ; Gclock     ; 1.229 ; 1.580 ; Rise       ; Gclock          ;
;  ExponentB[1] ; Gclock     ; 1.772 ; 2.167 ; Rise       ; Gclock          ;
;  ExponentB[2] ; Gclock     ; 1.314 ; 1.662 ; Rise       ; Gclock          ;
;  ExponentB[3] ; Gclock     ; 1.264 ; 1.612 ; Rise       ; Gclock          ;
;  ExponentB[4] ; Gclock     ; 1.630 ; 1.978 ; Rise       ; Gclock          ;
;  ExponentB[5] ; Gclock     ; 1.708 ; 2.063 ; Rise       ; Gclock          ;
;  ExponentB[6] ; Gclock     ; 1.741 ; 2.075 ; Rise       ; Gclock          ;
; MantissaA[*]  ; Gclock     ; 2.728 ; 3.243 ; Rise       ; Gclock          ;
;  MantissaA[0] ; Gclock     ; 1.664 ; 2.057 ; Rise       ; Gclock          ;
;  MantissaA[1] ; Gclock     ; 2.728 ; 3.243 ; Rise       ; Gclock          ;
;  MantissaA[2] ; Gclock     ; 1.965 ; 2.331 ; Rise       ; Gclock          ;
;  MantissaA[3] ; Gclock     ; 1.797 ; 2.171 ; Rise       ; Gclock          ;
;  MantissaA[4] ; Gclock     ; 1.734 ; 2.120 ; Rise       ; Gclock          ;
;  MantissaA[5] ; Gclock     ; 1.523 ; 1.934 ; Rise       ; Gclock          ;
;  MantissaA[6] ; Gclock     ; 1.153 ; 1.563 ; Rise       ; Gclock          ;
;  MantissaA[7] ; Gclock     ; 1.269 ; 1.663 ; Rise       ; Gclock          ;
; MantissaB[*]  ; Gclock     ; 2.244 ; 2.754 ; Rise       ; Gclock          ;
;  MantissaB[0] ; Gclock     ; 1.794 ; 2.186 ; Rise       ; Gclock          ;
;  MantissaB[1] ; Gclock     ; 1.522 ; 1.936 ; Rise       ; Gclock          ;
;  MantissaB[2] ; Gclock     ; 1.713 ; 2.093 ; Rise       ; Gclock          ;
;  MantissaB[3] ; Gclock     ; 1.731 ; 2.122 ; Rise       ; Gclock          ;
;  MantissaB[4] ; Gclock     ; 1.679 ; 2.040 ; Rise       ; Gclock          ;
;  MantissaB[5] ; Gclock     ; 1.904 ; 2.263 ; Rise       ; Gclock          ;
;  MantissaB[6] ; Gclock     ; 2.244 ; 2.754 ; Rise       ; Gclock          ;
;  MantissaB[7] ; Gclock     ; 1.062 ; 1.464 ; Rise       ; Gclock          ;
; resetBar      ; Gclock     ; 2.090 ; 2.057 ; Rise       ; Gclock          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ExponentA[*]  ; Gclock     ; -1.015 ; -1.356 ; Rise       ; Gclock          ;
;  ExponentA[0] ; Gclock     ; -1.239 ; -1.564 ; Rise       ; Gclock          ;
;  ExponentA[1] ; Gclock     ; -1.344 ; -1.740 ; Rise       ; Gclock          ;
;  ExponentA[2] ; Gclock     ; -1.040 ; -1.379 ; Rise       ; Gclock          ;
;  ExponentA[3] ; Gclock     ; -1.015 ; -1.356 ; Rise       ; Gclock          ;
;  ExponentA[4] ; Gclock     ; -1.059 ; -1.418 ; Rise       ; Gclock          ;
;  ExponentA[5] ; Gclock     ; -1.370 ; -1.721 ; Rise       ; Gclock          ;
;  ExponentA[6] ; Gclock     ; -1.047 ; -1.366 ; Rise       ; Gclock          ;
; ExponentB[*]  ; Gclock     ; -0.783 ; -1.116 ; Rise       ; Gclock          ;
;  ExponentB[0] ; Gclock     ; -0.783 ; -1.116 ; Rise       ; Gclock          ;
;  ExponentB[1] ; Gclock     ; -1.320 ; -1.705 ; Rise       ; Gclock          ;
;  ExponentB[2] ; Gclock     ; -0.864 ; -1.195 ; Rise       ; Gclock          ;
;  ExponentB[3] ; Gclock     ; -0.817 ; -1.147 ; Rise       ; Gclock          ;
;  ExponentB[4] ; Gclock     ; -1.168 ; -1.499 ; Rise       ; Gclock          ;
;  ExponentB[5] ; Gclock     ; -1.244 ; -1.582 ; Rise       ; Gclock          ;
;  ExponentB[6] ; Gclock     ; -1.289 ; -1.616 ; Rise       ; Gclock          ;
; MantissaA[*]  ; Gclock     ; -0.692 ; -1.092 ; Rise       ; Gclock          ;
;  MantissaA[0] ; Gclock     ; -1.215 ; -1.599 ; Rise       ; Gclock          ;
;  MantissaA[1] ; Gclock     ; -2.239 ; -2.739 ; Rise       ; Gclock          ;
;  MantissaA[2] ; Gclock     ; -1.506 ; -1.864 ; Rise       ; Gclock          ;
;  MantissaA[3] ; Gclock     ; -1.346 ; -1.711 ; Rise       ; Gclock          ;
;  MantissaA[4] ; Gclock     ; -1.284 ; -1.660 ; Rise       ; Gclock          ;
;  MantissaA[5] ; Gclock     ; -1.081 ; -1.482 ; Rise       ; Gclock          ;
;  MantissaA[6] ; Gclock     ; -0.692 ; -1.092 ; Rise       ; Gclock          ;
;  MantissaA[7] ; Gclock     ; -0.802 ; -1.187 ; Rise       ; Gclock          ;
; MantissaB[*]  ; Gclock     ; -0.605 ; -0.996 ; Rise       ; Gclock          ;
;  MantissaB[0] ; Gclock     ; -1.341 ; -1.724 ; Rise       ; Gclock          ;
;  MantissaB[1] ; Gclock     ; -1.080 ; -1.484 ; Rise       ; Gclock          ;
;  MantissaB[2] ; Gclock     ; -1.262 ; -1.633 ; Rise       ; Gclock          ;
;  MantissaB[3] ; Gclock     ; -1.280 ; -1.661 ; Rise       ; Gclock          ;
;  MantissaB[4] ; Gclock     ; -1.230 ; -1.583 ; Rise       ; Gclock          ;
;  MantissaB[5] ; Gclock     ; -1.447 ; -1.797 ; Rise       ; Gclock          ;
;  MantissaB[6] ; Gclock     ; -1.739 ; -2.234 ; Rise       ; Gclock          ;
;  MantissaB[7] ; Gclock     ; -0.605 ; -0.996 ; Rise       ; Gclock          ;
; resetBar      ; Gclock     ; -0.954 ; -1.036 ; Rise       ; Gclock          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 8.717 ; 8.752 ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 7.311 ; 7.249 ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 7.287 ; 7.223 ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 8.717 ; 8.752 ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 7.675 ; 7.586 ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 7.309 ; 7.238 ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 6.895 ; 6.865 ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 7.372 ; 7.303 ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 9.526 ; 9.324 ; Rise       ; Gclock          ;
;  MantissaOut[0] ; Gclock     ; 8.000 ; 7.949 ; Rise       ; Gclock          ;
;  MantissaOut[1] ; Gclock     ; 7.420 ; 7.414 ; Rise       ; Gclock          ;
;  MantissaOut[2] ; Gclock     ; 7.801 ; 7.763 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 9.526 ; 9.324 ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 8.174 ; 8.134 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 8.180 ; 8.159 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 8.249 ; 8.217 ; Rise       ; Gclock          ;
;  MantissaOut[7] ; Gclock     ; 8.536 ; 8.474 ; Rise       ; Gclock          ;
; SignOut         ; Gclock     ; 9.281 ; 9.276 ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 7.406 ; 7.343 ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 7.125 ; 7.078 ; Rise       ; Gclock          ;
; s3              ; Gclock     ; 8.989 ; 8.896 ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 8.158 ; 8.180 ; Rise       ; Gclock          ;
; so              ; Gclock     ; 8.937 ; 8.905 ; Rise       ; Gclock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 6.667 ; 6.637 ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 7.065 ; 7.004 ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 7.041 ; 6.979 ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 8.468 ; 8.504 ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 7.416 ; 7.329 ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 7.062 ; 6.992 ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 6.667 ; 6.637 ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 7.123 ; 7.055 ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 7.169 ; 7.161 ; Rise       ; Gclock          ;
;  MantissaOut[0] ; Gclock     ; 7.726 ; 7.675 ; Rise       ; Gclock          ;
;  MantissaOut[1] ; Gclock     ; 7.169 ; 7.161 ; Rise       ; Gclock          ;
;  MantissaOut[2] ; Gclock     ; 7.537 ; 7.500 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 9.191 ; 8.995 ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 7.895 ; 7.855 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 7.901 ; 7.879 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 7.966 ; 7.933 ; Rise       ; Gclock          ;
;  MantissaOut[7] ; Gclock     ; 8.243 ; 8.181 ; Rise       ; Gclock          ;
; SignOut         ; Gclock     ; 8.898 ; 8.886 ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 7.156 ; 7.095 ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 6.887 ; 6.840 ; Rise       ; Gclock          ;
; s3              ; Gclock     ; 8.678 ; 8.586 ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 7.878 ; 7.897 ; Rise       ; Gclock          ;
; so              ; Gclock     ; 8.625 ; 8.596 ; Rise       ; Gclock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SignA      ; SignOut     ; 7.484 ; 7.380 ; 7.824 ; 7.711 ;
; SignB      ; SignOut     ; 7.469 ; 7.364 ; 7.804 ; 7.736 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SignA      ; SignOut     ; 7.230 ; 7.128 ; 7.562 ; 7.452 ;
; SignB      ; SignOut     ; 7.217 ; 7.115 ; 7.544 ; 7.477 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 81.74 MHz ; 81.74 MHz       ; Gclock     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; Gclock ; -11.234 ; -175.232        ;
+--------+---------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; Gclock ; 0.351 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; Gclock ; -3.000 ; -80.100                        ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Gclock'                                                                                                                                                                                                      ;
+---------+-------------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                     ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.234 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 12.530     ;
; -11.234 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 12.530     ;
; -11.190 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.304      ; 12.493     ;
; -11.190 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.304      ; 12.493     ;
; -11.057 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.302      ; 12.358     ;
; -11.054 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.269      ; 12.322     ;
; -11.051 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.304      ; 12.354     ;
; -11.051 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.304      ; 12.354     ;
; -11.047 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.302      ; 12.348     ;
; -11.013 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.309      ; 12.321     ;
; -11.010 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.276      ; 12.285     ;
; -11.003 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.309      ; 12.311     ;
; -10.874 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.309      ; 12.182     ;
; -10.871 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.276      ; 12.146     ;
; -10.864 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.309      ; 12.172     ;
; -10.744 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 12.040     ;
; -10.744 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 12.040     ;
; -10.639 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 11.935     ;
; -10.639 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 11.935     ;
; -10.596 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.269      ; 11.864     ;
; -10.567 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.302      ; 11.868     ;
; -10.564 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.269      ; 11.832     ;
; -10.557 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.302      ; 11.858     ;
; -10.552 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.276      ; 11.827     ;
; -10.462 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.302      ; 11.763     ;
; -10.459 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.269      ; 11.727     ;
; -10.452 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.302      ; 11.753     ;
; -10.413 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.276      ; 11.688     ;
; -10.365 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 11.662     ;
; -10.365 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 11.662     ;
; -10.299 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 11.213     ;
; -10.255 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.078     ; 11.176     ;
; -10.221 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 11.517     ;
; -10.188 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.303      ; 11.490     ;
; -10.185 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.270      ; 11.454     ;
; -10.178 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.303      ; 11.480     ;
; -10.177 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.304      ; 11.480     ;
; -10.116 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.078     ; 11.037     ;
; -10.106 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.269      ; 11.374     ;
; -10.038 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.304      ; 11.341     ;
; -10.012 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 11.308     ;
; -10.012 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 11.308     ;
; -10.001 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.269      ; 11.269     ;
; -9.840  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 10.754     ;
; -9.835  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.302      ; 11.136     ;
; -9.832  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.269      ; 11.100     ;
; -9.825  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.302      ; 11.126     ;
; -9.809  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 10.723     ;
; -9.796  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.078     ; 10.717     ;
; -9.731  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 11.027     ;
; -9.727  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.270      ; 10.996     ;
; -9.710  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 11.006     ;
; -9.710  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 11.006     ;
; -9.704  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 10.618     ;
; -9.657  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.078     ; 10.578     ;
; -9.629  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 10.543     ;
; -9.626  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 10.922     ;
; -9.585  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.078     ; 10.506     ;
; -9.533  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.302      ; 10.834     ;
; -9.530  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.269      ; 10.798     ;
; -9.523  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.302      ; 10.824     ;
; -9.446  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.078     ; 10.367     ;
; -9.430  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.084     ; 10.345     ;
; -9.374  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.269      ; 10.642     ;
; -9.352  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 10.649     ;
; -9.350  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 10.264     ;
; -9.268  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 10.564     ;
; -9.268  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 10.564     ;
; -9.245  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 10.159     ;
; -9.139  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 10.053     ;
; -9.091  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.302      ; 10.392     ;
; -9.088  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.269      ; 10.356     ;
; -9.081  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.302      ; 10.382     ;
; -9.077  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 9.991      ;
; -9.072  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.269      ; 10.340     ;
; -9.057  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 10.354     ;
; -9.057  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.298      ; 10.354     ;
; -9.034  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 9.948      ;
; -8.999  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 10.295     ;
; -8.978  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; -0.090     ; 9.887      ;
; -8.978  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.090     ; 9.887      ;
; -8.971  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.084     ; 9.886      ;
; -8.880  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.303      ; 10.182     ;
; -8.877  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.270      ; 10.146     ;
; -8.870  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.303      ; 10.172     ;
; -8.852  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; -0.090     ; 9.761      ;
; -8.852  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.090     ; 9.761      ;
; -8.801  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 9.715      ;
; -8.798  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.118     ; 9.679      ;
; -8.791  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 9.705      ;
; -8.775  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 9.689      ;
; -8.760  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.084     ; 9.675      ;
; -8.697  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.297      ; 9.993      ;
; -8.675  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 9.589      ;
; -8.672  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.118     ; 9.553      ;
; -8.665  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 9.579      ;
; -8.630  ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.269      ; 9.898      ;
; -8.618  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 9.532      ;
; -8.419  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.270      ; 9.688      ;
; -8.407  ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.085     ; 9.321      ;
+---------+-------------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Gclock'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.351 ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.086      ; 0.608      ;
; 0.354 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.400 ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.643      ;
; 0.492 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.735      ;
; 0.498 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.741      ;
; 0.500 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:3:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.743      ;
; 0.548 ; fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.791      ;
; 0.557 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 0.801      ;
; 0.564 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 0.808      ;
; 0.591 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.834      ;
; 0.606 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.070      ; 0.847      ;
; 0.661 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:1:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 0.905      ;
; 0.680 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 0.924      ;
; 0.695 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 0.939      ;
; 0.696 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 0.940      ;
; 0.697 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 0.941      ;
; 0.703 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.946      ;
; 0.717 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.960      ;
; 0.721 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.964      ;
; 0.725 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.968      ;
; 0.744 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.987      ;
; 0.752 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.995      ;
; 0.755 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 0.998      ;
; 0.763 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:5:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.007      ;
; 0.764 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.007      ;
; 0.766 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.010      ;
; 0.782 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:5:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.026      ;
; 0.784 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.028      ;
; 0.786 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.071      ; 1.028      ;
; 0.789 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.033      ;
; 0.789 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.033      ;
; 0.794 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.038      ;
; 0.795 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.039      ;
; 0.813 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:6:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.057      ;
; 0.824 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.114      ; 1.109      ;
; 0.861 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.104      ;
; 0.865 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.108      ;
; 0.867 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.111      ;
; 0.873 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.117      ;
; 0.875 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.070      ; 1.116      ;
; 0.880 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.124      ;
; 0.906 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q             ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.086      ; 1.163      ;
; 0.907 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.071      ; 1.149      ;
; 0.920 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.163      ;
; 0.922 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:3:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.165      ;
; 0.930 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.173      ;
; 0.931 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.174      ;
; 0.934 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.177      ;
; 0.937 ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.052      ; 1.160      ;
; 0.937 ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.052      ; 1.160      ;
; 0.940 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.183      ;
; 0.941 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.185      ;
; 0.972 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.215      ;
; 0.979 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.057      ; 1.207      ;
; 0.986 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:1:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.230      ;
; 0.990 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; -0.312     ; 0.849      ;
; 1.015 ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.081      ; 1.267      ;
; 1.035 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.074      ; 1.280      ;
; 1.042 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.285      ;
; 1.045 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.288      ;
; 1.058 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.301      ;
; 1.060 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.303      ;
; 1.072 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.316      ;
; 1.072 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.316      ;
; 1.073 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.316      ;
; 1.081 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.325      ;
; 1.092 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.336      ;
; 1.096 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.340      ;
; 1.099 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.071      ; 1.341      ;
; 1.102 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.346      ;
; 1.112 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.356      ;
; 1.125 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.369      ;
; 1.145 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.388      ;
; 1.147 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.391      ;
; 1.155 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.074      ; 1.400      ;
; 1.163 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.406      ;
; 1.167 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.410      ;
; 1.195 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.438      ;
; 1.220 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.463      ;
; 1.224 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.467      ;
; 1.240 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.484      ;
; 1.256 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.500      ;
; 1.283 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; Gclock       ; Gclock      ; 0.000        ; 0.070      ; 1.524      ;
; 1.283 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.070      ; 1.524      ;
; 1.283 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.070      ; 1.524      ;
; 1.283 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.070      ; 1.524      ;
; 1.283 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.070      ; 1.524      ;
; 1.283 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.070      ; 1.524      ;
; 1.294 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.069      ; 1.534      ;
; 1.294 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.069      ; 1.534      ;
; 1.304 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.547      ;
; 1.311 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.072      ; 1.554      ;
; 1.311 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.555      ;
; 1.318 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.562      ;
; 1.324 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.074      ; 1.569      ;
; 1.327 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.073      ; 1.571      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Gclock'                                                                                                             ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Gclock ; Rise       ; Gclock                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF3|int_q                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF5|int_q                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF6|int_q                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:4:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:5:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:6:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:7:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:1:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:2:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:3:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:5:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:6:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:1:bit_inst|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:3:bit_inst|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:5:bit_inst|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:6:bit_inst|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q        ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                                ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                                ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                                ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                                ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                                ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                                ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                                ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:1:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:2:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:3:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:5:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:6:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:1:bit_inst|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:3:bit_inst|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:5:bit_inst|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:6:bit_inst|int_q   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF6|int_q                                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                          ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:4:bit_inst|int_q ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ExponentA[*]  ; Gclock     ; 1.600 ; 1.857 ; Rise       ; Gclock          ;
;  ExponentA[0] ; Gclock     ; 1.491 ; 1.704 ; Rise       ; Gclock          ;
;  ExponentA[1] ; Gclock     ; 1.565 ; 1.857 ; Rise       ; Gclock          ;
;  ExponentA[2] ; Gclock     ; 1.266 ; 1.519 ; Rise       ; Gclock          ;
;  ExponentA[3] ; Gclock     ; 1.249 ; 1.499 ; Rise       ; Gclock          ;
;  ExponentA[4] ; Gclock     ; 1.308 ; 1.554 ; Rise       ; Gclock          ;
;  ExponentA[5] ; Gclock     ; 1.600 ; 1.839 ; Rise       ; Gclock          ;
;  ExponentA[6] ; Gclock     ; 1.312 ; 1.512 ; Rise       ; Gclock          ;
; ExponentB[*]  ; Gclock     ; 1.542 ; 1.821 ; Rise       ; Gclock          ;
;  ExponentB[0] ; Gclock     ; 1.045 ; 1.281 ; Rise       ; Gclock          ;
;  ExponentB[1] ; Gclock     ; 1.542 ; 1.821 ; Rise       ; Gclock          ;
;  ExponentB[2] ; Gclock     ; 1.119 ; 1.352 ; Rise       ; Gclock          ;
;  ExponentB[3] ; Gclock     ; 1.075 ; 1.309 ; Rise       ; Gclock          ;
;  ExponentB[4] ; Gclock     ; 1.423 ; 1.642 ; Rise       ; Gclock          ;
;  ExponentB[5] ; Gclock     ; 1.499 ; 1.724 ; Rise       ; Gclock          ;
;  ExponentB[6] ; Gclock     ; 1.519 ; 1.735 ; Rise       ; Gclock          ;
; MantissaA[*]  ; Gclock     ; 2.440 ; 2.791 ; Rise       ; Gclock          ;
;  MantissaA[0] ; Gclock     ; 1.439 ; 1.723 ; Rise       ; Gclock          ;
;  MantissaA[1] ; Gclock     ; 2.440 ; 2.791 ; Rise       ; Gclock          ;
;  MantissaA[2] ; Gclock     ; 1.728 ; 1.962 ; Rise       ; Gclock          ;
;  MantissaA[3] ; Gclock     ; 1.561 ; 1.832 ; Rise       ; Gclock          ;
;  MantissaA[4] ; Gclock     ; 1.510 ; 1.780 ; Rise       ; Gclock          ;
;  MantissaA[5] ; Gclock     ; 1.309 ; 1.617 ; Rise       ; Gclock          ;
;  MantissaA[6] ; Gclock     ; 0.970 ; 1.274 ; Rise       ; Gclock          ;
;  MantissaA[7] ; Gclock     ; 1.079 ; 1.353 ; Rise       ; Gclock          ;
; MantissaB[*]  ; Gclock     ; 1.992 ; 2.337 ; Rise       ; Gclock          ;
;  MantissaB[0] ; Gclock     ; 1.563 ; 1.839 ; Rise       ; Gclock          ;
;  MantissaB[1] ; Gclock     ; 1.308 ; 1.619 ; Rise       ; Gclock          ;
;  MantissaB[2] ; Gclock     ; 1.493 ; 1.745 ; Rise       ; Gclock          ;
;  MantissaB[3] ; Gclock     ; 1.505 ; 1.780 ; Rise       ; Gclock          ;
;  MantissaB[4] ; Gclock     ; 1.463 ; 1.696 ; Rise       ; Gclock          ;
;  MantissaB[5] ; Gclock     ; 1.671 ; 1.900 ; Rise       ; Gclock          ;
;  MantissaB[6] ; Gclock     ; 1.992 ; 2.337 ; Rise       ; Gclock          ;
;  MantissaB[7] ; Gclock     ; 0.883 ; 1.183 ; Rise       ; Gclock          ;
; resetBar      ; Gclock     ; 1.917 ; 2.004 ; Rise       ; Gclock          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ExponentA[*]  ; Gclock     ; -0.859 ; -1.093 ; Rise       ; Gclock          ;
;  ExponentA[0] ; Gclock     ; -1.077 ; -1.275 ; Rise       ; Gclock          ;
;  ExponentA[1] ; Gclock     ; -1.163 ; -1.444 ; Rise       ; Gclock          ;
;  ExponentA[2] ; Gclock     ; -0.875 ; -1.119 ; Rise       ; Gclock          ;
;  ExponentA[3] ; Gclock     ; -0.859 ; -1.100 ; Rise       ; Gclock          ;
;  ExponentA[4] ; Gclock     ; -0.900 ; -1.130 ; Rise       ; Gclock          ;
;  ExponentA[5] ; Gclock     ; -1.195 ; -1.427 ; Rise       ; Gclock          ;
;  ExponentA[6] ; Gclock     ; -0.907 ; -1.093 ; Rise       ; Gclock          ;
; ExponentB[*]  ; Gclock     ; -0.649 ; -0.870 ; Rise       ; Gclock          ;
;  ExponentB[0] ; Gclock     ; -0.649 ; -0.870 ; Rise       ; Gclock          ;
;  ExponentB[1] ; Gclock     ; -1.141 ; -1.411 ; Rise       ; Gclock          ;
;  ExponentB[2] ; Gclock     ; -0.719 ; -0.937 ; Rise       ; Gclock          ;
;  ExponentB[3] ; Gclock     ; -0.678 ; -0.897 ; Rise       ; Gclock          ;
;  ExponentB[4] ; Gclock     ; -1.012 ; -1.216 ; Rise       ; Gclock          ;
;  ExponentB[5] ; Gclock     ; -1.087 ; -1.296 ; Rise       ; Gclock          ;
;  ExponentB[6] ; Gclock     ; -1.118 ; -1.327 ; Rise       ; Gclock          ;
; MantissaA[*]  ; Gclock     ; -0.561 ; -0.854 ; Rise       ; Gclock          ;
;  MantissaA[0] ; Gclock     ; -1.042 ; -1.316 ; Rise       ; Gclock          ;
;  MantissaA[1] ; Gclock     ; -2.005 ; -2.343 ; Rise       ; Gclock          ;
;  MantissaA[2] ; Gclock     ; -1.321 ; -1.547 ; Rise       ; Gclock          ;
;  MantissaA[3] ; Gclock     ; -1.161 ; -1.423 ; Rise       ; Gclock          ;
;  MantissaA[4] ; Gclock     ; -1.110 ; -1.371 ; Rise       ; Gclock          ;
;  MantissaA[5] ; Gclock     ; -0.918 ; -1.216 ; Rise       ; Gclock          ;
;  MantissaA[6] ; Gclock     ; -0.561 ; -0.854 ; Rise       ; Gclock          ;
;  MantissaA[7] ; Gclock     ; -0.664 ; -0.929 ; Rise       ; Gclock          ;
; MantissaB[*]  ; Gclock     ; -0.479 ; -0.767 ; Rise       ; Gclock          ;
;  MantissaB[0] ; Gclock     ; -1.161 ; -1.428 ; Rise       ; Gclock          ;
;  MantissaB[1] ; Gclock     ; -0.918 ; -1.218 ; Rise       ; Gclock          ;
;  MantissaB[2] ; Gclock     ; -1.094 ; -1.338 ; Rise       ; Gclock          ;
;  MantissaB[3] ; Gclock     ; -1.104 ; -1.371 ; Rise       ; Gclock          ;
;  MantissaB[4] ; Gclock     ; -1.065 ; -1.290 ; Rise       ; Gclock          ;
;  MantissaB[5] ; Gclock     ; -1.265 ; -1.487 ; Rise       ; Gclock          ;
;  MantissaB[6] ; Gclock     ; -1.542 ; -1.875 ; Rise       ; Gclock          ;
;  MantissaB[7] ; Gclock     ; -0.479 ; -0.767 ; Rise       ; Gclock          ;
; resetBar      ; Gclock     ; -0.902 ; -1.072 ; Rise       ; Gclock          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 7.831 ; 7.796 ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 6.615 ; 6.509 ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 6.590 ; 6.484 ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 7.831 ; 7.796 ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 6.941 ; 6.823 ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 6.613 ; 6.498 ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 6.209 ; 6.172 ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 6.654 ; 6.562 ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 8.687 ; 8.369 ; Rise       ; Gclock          ;
;  MantissaOut[0] ; Gclock     ; 7.249 ; 7.133 ; Rise       ; Gclock          ;
;  MantissaOut[1] ; Gclock     ; 6.707 ; 6.654 ; Rise       ; Gclock          ;
;  MantissaOut[2] ; Gclock     ; 7.055 ; 6.983 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 8.687 ; 8.369 ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 7.389 ; 7.312 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 7.405 ; 7.328 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 7.461 ; 7.391 ; Rise       ; Gclock          ;
;  MantissaOut[7] ; Gclock     ; 7.734 ; 7.626 ; Rise       ; Gclock          ;
; SignOut         ; Gclock     ; 8.440 ; 8.323 ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 6.682 ; 6.602 ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 6.430 ; 6.360 ; Rise       ; Gclock          ;
; s3              ; Gclock     ; 8.163 ; 8.002 ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 7.375 ; 7.339 ; Rise       ; Gclock          ;
; so              ; Gclock     ; 8.023 ; 8.097 ; Rise       ; Gclock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 5.988 ; 5.952 ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 6.376 ; 6.273 ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 6.352 ; 6.249 ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 7.590 ; 7.558 ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 6.691 ; 6.577 ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 6.373 ; 6.261 ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 5.988 ; 5.952 ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 6.414 ; 6.324 ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 6.463 ; 6.411 ; Rise       ; Gclock          ;
;  MantissaOut[0] ; Gclock     ; 6.984 ; 6.872 ; Rise       ; Gclock          ;
;  MantissaOut[1] ; Gclock     ; 6.463 ; 6.411 ; Rise       ; Gclock          ;
;  MantissaOut[2] ; Gclock     ; 6.801 ; 6.730 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 8.368 ; 8.062 ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 7.119 ; 7.045 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 7.135 ; 7.061 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 7.189 ; 7.120 ; Rise       ; Gclock          ;
;  MantissaOut[7] ; Gclock     ; 7.452 ; 7.348 ; Rise       ; Gclock          ;
; SignOut         ; Gclock     ; 8.070 ; 7.954 ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 6.441 ; 6.363 ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 6.200 ; 6.131 ; Rise       ; Gclock          ;
; s3              ; Gclock     ; 7.863 ; 7.708 ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 7.105 ; 7.069 ; Rise       ; Gclock          ;
; so              ; Gclock     ; 7.728 ; 7.800 ; Rise       ; Gclock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SignA      ; SignOut     ; 6.681 ; 6.571 ; 6.906 ; 6.791 ;
; SignB      ; SignOut     ; 6.659 ; 6.548 ; 6.896 ; 6.819 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SignA      ; SignOut     ; 6.442 ; 6.335 ; 6.659 ; 6.547 ;
; SignB      ; SignOut     ; 6.420 ; 6.314 ; 6.650 ; 6.575 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; Gclock ; -5.598 ; -72.964          ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; Gclock ; 0.182 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; Gclock ; -3.000 ; -66.941                        ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Gclock'                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.598 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 6.727      ;
; -5.597 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 6.726      ;
; -5.560 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.145      ; 6.692      ;
; -5.559 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.145      ; 6.691      ;
; -5.502 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 6.636      ;
; -5.501 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 6.635      ;
; -5.501 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 6.620      ;
; -5.489 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.145      ; 6.621      ;
; -5.488 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.145      ; 6.620      ;
; -5.464 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.150      ; 6.601      ;
; -5.463 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.150      ; 6.600      ;
; -5.463 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.135      ; 6.585      ;
; -5.393 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.150      ; 6.530      ;
; -5.392 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.150      ; 6.529      ;
; -5.392 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.135      ; 6.514      ;
; -5.288 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 6.417      ;
; -5.287 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 6.416      ;
; -5.251 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 6.370      ;
; -5.222 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 6.351      ;
; -5.221 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 6.350      ;
; -5.213 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.135      ; 6.335      ;
; -5.192 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 6.326      ;
; -5.191 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 6.325      ;
; -5.191 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 6.310      ;
; -5.142 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.135      ; 6.264      ;
; -5.126 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 6.260      ;
; -5.125 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 6.259      ;
; -5.125 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 6.244      ;
; -5.092 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 6.025      ;
; -5.068 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 6.197      ;
; -5.067 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 6.196      ;
; -5.067 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 6.196      ;
; -5.054 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.051     ; 5.990      ;
; -5.029 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.145      ; 6.161      ;
; -4.983 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.051     ; 5.919      ;
; -4.972 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 6.106      ;
; -4.971 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 6.105      ;
; -4.971 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 6.090      ;
; -4.958 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.145      ; 6.090      ;
; -4.941 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 6.060      ;
; -4.898 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 6.027      ;
; -4.897 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 6.026      ;
; -4.875 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 5.994      ;
; -4.865 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 5.798      ;
; -4.827 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.051     ; 5.763      ;
; -4.802 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 5.936      ;
; -4.801 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 5.935      ;
; -4.801 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 5.920      ;
; -4.782 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 5.715      ;
; -4.761 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 5.890      ;
; -4.760 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 5.889      ;
; -4.757 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 5.886      ;
; -4.756 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.051     ; 5.692      ;
; -4.731 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 5.664      ;
; -4.721 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 5.840      ;
; -4.716 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 5.649      ;
; -4.693 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.051     ; 5.629      ;
; -4.691 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 5.820      ;
; -4.665 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 5.799      ;
; -4.664 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 5.798      ;
; -4.664 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 5.783      ;
; -4.622 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.051     ; 5.558      ;
; -4.562 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 5.495      ;
; -4.555 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 5.488      ;
; -4.551 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 5.670      ;
; -4.537 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 5.666      ;
; -4.532 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 5.661      ;
; -4.531 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 5.660      ;
; -4.489 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 5.422      ;
; -4.436 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 5.570      ;
; -4.435 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 5.569      ;
; -4.435 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 5.554      ;
; -4.426 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 5.555      ;
; -4.425 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 5.554      ;
; -4.421 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 5.354      ;
; -4.414 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 5.533      ;
; -4.392 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 5.325      ;
; -4.367 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 5.496      ;
; -4.355 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 5.288      ;
; -4.345 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.058     ; 5.274      ;
; -4.344 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; -0.058     ; 5.273      ;
; -4.335 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 5.268      ;
; -4.330 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 5.464      ;
; -4.329 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; 0.147      ; 5.463      ;
; -4.329 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 5.448      ;
; -4.288 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.058     ; 5.217      ;
; -4.287 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q          ; Gclock       ; Gclock      ; 1.000        ; -0.058     ; 5.216      ;
; -4.255 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 5.188      ;
; -4.249 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; -0.053     ; 5.183      ;
; -4.248 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; -0.053     ; 5.182      ;
; -4.248 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.068     ; 5.167      ;
; -4.230 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.142      ; 5.359      ;
; -4.201 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 5.134      ;
; -4.192 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF3|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; -0.053     ; 5.126      ;
; -4.191 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; ControlPath:inst|enARdFF_2:FF5|int_q                                      ; Gclock       ; Gclock      ; 1.000        ; -0.053     ; 5.125      ;
; -4.191 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.068     ; 5.110      ;
; -4.185 ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 5.304      ;
; -4.165 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 5.098      ;
; -4.079 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; 0.132      ; 5.198      ;
; -4.031 ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q ; Gclock       ; Gclock      ; 1.000        ; -0.054     ; 4.964      ;
+--------+-------------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Gclock'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.048      ; 0.314      ;
; 0.182 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.203 ; ControlPath:inst|enASdFF_2:FF0|int_q                                         ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.042      ; 0.329      ;
; 0.246 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.042      ; 0.372      ;
; 0.250 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.042      ; 0.376      ;
; 0.252 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:3:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.042      ; 0.378      ;
; 0.261 ; fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; Gclock       ; Gclock      ; 0.000        ; 0.042      ; 0.387      ;
; 0.264 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.391      ;
; 0.268 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.395      ;
; 0.294 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.042      ; 0.420      ;
; 0.296 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.042      ; 0.422      ;
; 0.302 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.040      ; 0.426      ;
; 0.318 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:1:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.445      ;
; 0.329 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.456      ;
; 0.331 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.458      ;
; 0.331 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.458      ;
; 0.332 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.459      ;
; 0.366 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.491      ;
; 0.369 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.494      ;
; 0.370 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:5:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.497      ;
; 0.371 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.498      ;
; 0.373 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.498      ;
; 0.375 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.500      ;
; 0.378 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.505      ;
; 0.378 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.505      ;
; 0.378 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.505      ;
; 0.378 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:5:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.505      ;
; 0.379 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.504      ;
; 0.391 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.516      ;
; 0.395 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.520      ;
; 0.398 ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.523      ;
; 0.401 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.058      ; 0.543      ;
; 0.402 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:6:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.529      ;
; 0.407 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.532      ;
; 0.408 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:6:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.535      ;
; 0.409 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.536      ;
; 0.419 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.040      ; 0.543      ;
; 0.419 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.546      ;
; 0.424 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.549      ;
; 0.429 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.556      ;
; 0.431 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.556      ;
; 0.436 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; ControlPath:inst|enARdFF_2:FF2|int_q                                         ; Gclock       ; Gclock      ; 0.000        ; 0.040      ; 0.560      ;
; 0.445 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q             ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.048      ; 0.577      ;
; 0.450 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.577      ;
; 0.452 ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.033      ; 0.569      ;
; 0.453 ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.033      ; 0.570      ;
; 0.458 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.042      ; 0.584      ;
; 0.461 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:3:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.042      ; 0.587      ;
; 0.470 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.595      ;
; 0.475 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:1:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.602      ;
; 0.476 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.601      ;
; 0.478 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.603      ;
; 0.481 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.608      ;
; 0.482 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.607      ;
; 0.484 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.038      ; 0.606      ;
; 0.500 ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; -0.156     ; 0.428      ;
; 0.501 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.044      ; 0.629      ;
; 0.509 ; ControlPath:inst|enARdFF_2:FF3|int_q                                         ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q    ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.636      ;
; 0.516 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.641      ;
; 0.519 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.644      ;
; 0.523 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.648      ;
; 0.523 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.650      ;
; 0.525 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.650      ;
; 0.532 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.659      ;
; 0.533 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.660      ;
; 0.535 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.660      ;
; 0.535 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.662      ;
; 0.535 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.662      ;
; 0.539 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.666      ;
; 0.559 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.686      ;
; 0.565 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.044      ; 0.693      ;
; 0.565 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.690      ;
; 0.565 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.692      ;
; 0.572 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.699      ;
; 0.573 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.700      ;
; 0.573 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.698      ;
; 0.581 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.706      ;
; 0.593 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.718      ;
; 0.593 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.718      ;
; 0.601 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.728      ;
; 0.602 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:2:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.042      ; 0.728      ;
; 0.608 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.735      ;
; 0.612 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.737      ;
; 0.639 ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                               ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                               ; Gclock       ; Gclock      ; 0.000        ; 0.041      ; 0.764      ;
; 0.639 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.766      ;
; 0.645 ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q  ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.042      ; 0.771      ;
; 0.646 ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.773      ;
; 0.651 ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.044      ; 0.779      ;
; 0.653 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; Gclock       ; Gclock      ; 0.000        ; 0.039      ; 0.776      ;
; 0.653 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.039      ; 0.776      ;
; 0.653 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.039      ; 0.776      ;
; 0.653 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.039      ; 0.776      ;
; 0.653 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.039      ; 0.776      ;
; 0.653 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.039      ; 0.776      ;
; 0.657 ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                               ; Gclock       ; Gclock      ; 0.000        ; 0.043      ; 0.784      ;
; 0.660 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.038      ; 0.782      ;
; 0.660 ; ControlPath:inst|enARdFF_2:FF1|int_q                                         ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q ; Gclock       ; Gclock      ; 0.000        ; 0.038      ; 0.782      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Gclock'                                                                                                             ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Gclock ; Rise       ; Gclock                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF3|int_q                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF5|int_q                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF6|int_q                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:10:dFF_i|int_q     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:11:dFF_i|int_q     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:12:dFF_i|int_q     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:1:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:3:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:4:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:5:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:6:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:7:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:0:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:1:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:2:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:3:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:4:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:5:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:1:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:2:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:3:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:5:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:6:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:1:bit_inst|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:3:bit_inst|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:5:bit_inst|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:6:bit_inst|int_q   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:MSB|int_q              ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q     ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q     ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:6:bit_inst|int_q ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:7:bit_inst|int_q ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF3|int_q                                          ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF5|int_q                                          ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:6:bit_inst|int_q ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q     ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF1|int_q                                          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enARdFF_2:FF2|int_q                                          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; ControlPath:inst|enASdFF_2:FF0|int_q                                          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:1:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:2:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:3:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:5:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:6:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:0:bit_inst|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Gclock ; Rise       ; fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:1:bit_inst|int_q   ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ExponentA[*]  ; Gclock     ; 0.865 ; 1.478 ; Rise       ; Gclock          ;
;  ExponentA[0] ; Gclock     ; 0.800 ; 1.430 ; Rise       ; Gclock          ;
;  ExponentA[1] ; Gclock     ; 0.844 ; 1.475 ; Rise       ; Gclock          ;
;  ExponentA[2] ; Gclock     ; 0.679 ; 1.259 ; Rise       ; Gclock          ;
;  ExponentA[3] ; Gclock     ; 0.671 ; 1.252 ; Rise       ; Gclock          ;
;  ExponentA[4] ; Gclock     ; 0.666 ; 1.301 ; Rise       ; Gclock          ;
;  ExponentA[5] ; Gclock     ; 0.865 ; 1.478 ; Rise       ; Gclock          ;
;  ExponentA[6] ; Gclock     ; 0.714 ; 1.310 ; Rise       ; Gclock          ;
; ExponentB[*]  ; Gclock     ; 0.835 ; 1.461 ; Rise       ; Gclock          ;
;  ExponentB[0] ; Gclock     ; 0.575 ; 1.158 ; Rise       ; Gclock          ;
;  ExponentB[1] ; Gclock     ; 0.826 ; 1.449 ; Rise       ; Gclock          ;
;  ExponentB[2] ; Gclock     ; 0.603 ; 1.198 ; Rise       ; Gclock          ;
;  ExponentB[3] ; Gclock     ; 0.591 ; 1.178 ; Rise       ; Gclock          ;
;  ExponentB[4] ; Gclock     ; 0.774 ; 1.392 ; Rise       ; Gclock          ;
;  ExponentB[5] ; Gclock     ; 0.835 ; 1.461 ; Rise       ; Gclock          ;
;  ExponentB[6] ; Gclock     ; 0.793 ; 1.394 ; Rise       ; Gclock          ;
; MantissaA[*]  ; Gclock     ; 1.361 ; 2.084 ; Rise       ; Gclock          ;
;  MantissaA[0] ; Gclock     ; 0.766 ; 1.385 ; Rise       ; Gclock          ;
;  MantissaA[1] ; Gclock     ; 1.361 ; 2.084 ; Rise       ; Gclock          ;
;  MantissaA[2] ; Gclock     ; 0.916 ; 1.538 ; Rise       ; Gclock          ;
;  MantissaA[3] ; Gclock     ; 0.855 ; 1.471 ; Rise       ; Gclock          ;
;  MantissaA[4] ; Gclock     ; 0.807 ; 1.427 ; Rise       ; Gclock          ;
;  MantissaA[5] ; Gclock     ; 0.724 ; 1.341 ; Rise       ; Gclock          ;
;  MantissaA[6] ; Gclock     ; 0.532 ; 1.155 ; Rise       ; Gclock          ;
;  MantissaA[7] ; Gclock     ; 0.569 ; 1.188 ; Rise       ; Gclock          ;
; MantissaB[*]  ; Gclock     ; 1.091 ; 1.811 ; Rise       ; Gclock          ;
;  MantissaB[0] ; Gclock     ; 0.843 ; 1.476 ; Rise       ; Gclock          ;
;  MantissaB[1] ; Gclock     ; 0.713 ; 1.332 ; Rise       ; Gclock          ;
;  MantissaB[2] ; Gclock     ; 0.776 ; 1.387 ; Rise       ; Gclock          ;
;  MantissaB[3] ; Gclock     ; 0.797 ; 1.424 ; Rise       ; Gclock          ;
;  MantissaB[4] ; Gclock     ; 0.750 ; 1.355 ; Rise       ; Gclock          ;
;  MantissaB[5] ; Gclock     ; 0.883 ; 1.494 ; Rise       ; Gclock          ;
;  MantissaB[6] ; Gclock     ; 1.091 ; 1.811 ; Rise       ; Gclock          ;
;  MantissaB[7] ; Gclock     ; 0.473 ; 1.092 ; Rise       ; Gclock          ;
; resetBar      ; Gclock     ; 1.119 ; 1.238 ; Rise       ; Gclock          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ExponentA[*]  ; Gclock     ; -0.440 ; -1.024 ; Rise       ; Gclock          ;
;  ExponentA[0] ; Gclock     ; -0.569 ; -1.183 ; Rise       ; Gclock          ;
;  ExponentA[1] ; Gclock     ; -0.618 ; -1.239 ; Rise       ; Gclock          ;
;  ExponentA[2] ; Gclock     ; -0.458 ; -1.030 ; Rise       ; Gclock          ;
;  ExponentA[3] ; Gclock     ; -0.452 ; -1.024 ; Rise       ; Gclock          ;
;  ExponentA[4] ; Gclock     ; -0.440 ; -1.058 ; Rise       ; Gclock          ;
;  ExponentA[5] ; Gclock     ; -0.637 ; -1.240 ; Rise       ; Gclock          ;
;  ExponentA[6] ; Gclock     ; -0.488 ; -1.069 ; Rise       ; Gclock          ;
; ExponentB[*]  ; Gclock     ; -0.354 ; -0.922 ; Rise       ; Gclock          ;
;  ExponentB[0] ; Gclock     ; -0.354 ; -0.922 ; Rise       ; Gclock          ;
;  ExponentB[1] ; Gclock     ; -0.601 ; -1.214 ; Rise       ; Gclock          ;
;  ExponentB[2] ; Gclock     ; -0.380 ; -0.960 ; Rise       ; Gclock          ;
;  ExponentB[3] ; Gclock     ; -0.370 ; -0.942 ; Rise       ; Gclock          ;
;  ExponentB[4] ; Gclock     ; -0.545 ; -1.146 ; Rise       ; Gclock          ;
;  ExponentB[5] ; Gclock     ; -0.605 ; -1.214 ; Rise       ; Gclock          ;
;  ExponentB[6] ; Gclock     ; -0.568 ; -1.160 ; Rise       ; Gclock          ;
; MantissaA[*]  ; Gclock     ; -0.304 ; -0.917 ; Rise       ; Gclock          ;
;  MantissaA[0] ; Gclock     ; -0.544 ; -1.152 ; Rise       ; Gclock          ;
;  MantissaA[1] ; Gclock     ; -1.117 ; -1.826 ; Rise       ; Gclock          ;
;  MantissaA[2] ; Gclock     ; -0.689 ; -1.301 ; Rise       ; Gclock          ;
;  MantissaA[3] ; Gclock     ; -0.630 ; -1.236 ; Rise       ; Gclock          ;
;  MantissaA[4] ; Gclock     ; -0.583 ; -1.192 ; Rise       ; Gclock          ;
;  MantissaA[5] ; Gclock     ; -0.504 ; -1.110 ; Rise       ; Gclock          ;
;  MantissaA[6] ; Gclock     ; -0.304 ; -0.917 ; Rise       ; Gclock          ;
;  MantissaA[7] ; Gclock     ; -0.338 ; -0.947 ; Rise       ; Gclock          ;
; MantissaB[*]  ; Gclock     ; -0.248 ; -0.856 ; Rise       ; Gclock          ;
;  MantissaB[0] ; Gclock     ; -0.619 ; -1.241 ; Rise       ; Gclock          ;
;  MantissaB[1] ; Gclock     ; -0.494 ; -1.104 ; Rise       ; Gclock          ;
;  MantissaB[2] ; Gclock     ; -0.553 ; -1.154 ; Rise       ; Gclock          ;
;  MantissaB[3] ; Gclock     ; -0.572 ; -1.189 ; Rise       ; Gclock          ;
;  MantissaB[4] ; Gclock     ; -0.529 ; -1.125 ; Rise       ; Gclock          ;
;  MantissaB[5] ; Gclock     ; -0.657 ; -1.258 ; Rise       ; Gclock          ;
;  MantissaB[6] ; Gclock     ; -0.840 ; -1.545 ; Rise       ; Gclock          ;
;  MantissaB[7] ; Gclock     ; -0.248 ; -0.856 ; Rise       ; Gclock          ;
; resetBar      ; Gclock     ; -0.540 ; -0.735 ; Rise       ; Gclock          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 4.815 ; 4.935 ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 3.861 ; 3.926 ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 3.848 ; 3.910 ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 4.815 ; 4.935 ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 4.070 ; 4.147 ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 3.839 ; 3.905 ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 3.693 ; 3.740 ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 3.896 ; 3.963 ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 4.899 ; 5.055 ; Rise       ; Gclock          ;
;  MantissaOut[0] ; Gclock     ; 4.172 ; 4.307 ; Rise       ; Gclock          ;
;  MantissaOut[1] ; Gclock     ; 3.900 ; 3.999 ; Rise       ; Gclock          ;
;  MantissaOut[2] ; Gclock     ; 4.135 ; 4.247 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 4.899 ; 5.055 ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 4.291 ; 4.401 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 4.298 ; 4.414 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 4.324 ; 4.438 ; Rise       ; Gclock          ;
;  MantissaOut[7] ; Gclock     ; 4.467 ; 4.600 ; Rise       ; Gclock          ;
; SignOut         ; Gclock     ; 4.798 ; 5.018 ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 3.925 ; 4.004 ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 3.784 ; 3.842 ; Rise       ; Gclock          ;
; s3              ; Gclock     ; 4.673 ; 4.821 ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 4.264 ; 4.431 ; Rise       ; Gclock          ;
; so              ; Gclock     ; 4.888 ; 4.671 ; Rise       ; Gclock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 3.575 ; 3.620 ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 3.734 ; 3.797 ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 3.721 ; 3.782 ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 4.687 ; 4.805 ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 3.937 ; 4.011 ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 3.712 ; 3.776 ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 3.575 ; 3.620 ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 3.768 ; 3.832 ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 3.770 ; 3.865 ; Rise       ; Gclock          ;
;  MantissaOut[0] ; Gclock     ; 4.032 ; 4.162 ; Rise       ; Gclock          ;
;  MantissaOut[1] ; Gclock     ; 3.770 ; 3.865 ; Rise       ; Gclock          ;
;  MantissaOut[2] ; Gclock     ; 3.999 ; 4.106 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 4.734 ; 4.885 ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 4.146 ; 4.253 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 4.154 ; 4.265 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 4.178 ; 4.288 ; Rise       ; Gclock          ;
;  MantissaOut[7] ; Gclock     ; 4.317 ; 4.445 ; Rise       ; Gclock          ;
; SignOut         ; Gclock     ; 4.607 ; 4.814 ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 3.796 ; 3.872 ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 3.661 ; 3.717 ; Rise       ; Gclock          ;
; s3              ; Gclock     ; 4.515 ; 4.657 ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 4.120 ; 4.281 ; Rise       ; Gclock          ;
; so              ; Gclock     ; 4.721 ; 4.512 ; Rise       ; Gclock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SignA      ; SignOut     ; 3.930 ; 3.949 ; 4.499 ; 4.511 ;
; SignB      ; SignOut     ; 3.927 ; 3.943 ; 4.486 ; 4.521 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SignA      ; SignOut     ; 3.802 ; 3.822 ; 4.364 ; 4.377 ;
; SignB      ; SignOut     ; 3.800 ; 3.816 ; 4.351 ; 4.386 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.321  ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  Gclock          ; -12.321  ; 0.182 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -196.868 ; 0.0   ; 0.0      ; 0.0     ; -80.1               ;
;  Gclock          ; -196.868 ; 0.000 ; N/A      ; N/A     ; -80.100             ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ExponentA[*]  ; Gclock     ; 1.825 ; 2.204 ; Rise       ; Gclock          ;
;  ExponentA[0] ; Gclock     ; 1.704 ; 2.047 ; Rise       ; Gclock          ;
;  ExponentA[1] ; Gclock     ; 1.798 ; 2.204 ; Rise       ; Gclock          ;
;  ExponentA[2] ; Gclock     ; 1.483 ; 1.830 ; Rise       ; Gclock          ;
;  ExponentA[3] ; Gclock     ; 1.455 ; 1.804 ; Rise       ; Gclock          ;
;  ExponentA[4] ; Gclock     ; 1.518 ; 1.895 ; Rise       ; Gclock          ;
;  ExponentA[5] ; Gclock     ; 1.825 ; 2.184 ; Rise       ; Gclock          ;
;  ExponentA[6] ; Gclock     ; 1.503 ; 1.838 ; Rise       ; Gclock          ;
; ExponentB[*]  ; Gclock     ; 1.772 ; 2.167 ; Rise       ; Gclock          ;
;  ExponentB[0] ; Gclock     ; 1.229 ; 1.580 ; Rise       ; Gclock          ;
;  ExponentB[1] ; Gclock     ; 1.772 ; 2.167 ; Rise       ; Gclock          ;
;  ExponentB[2] ; Gclock     ; 1.314 ; 1.662 ; Rise       ; Gclock          ;
;  ExponentB[3] ; Gclock     ; 1.264 ; 1.612 ; Rise       ; Gclock          ;
;  ExponentB[4] ; Gclock     ; 1.630 ; 1.978 ; Rise       ; Gclock          ;
;  ExponentB[5] ; Gclock     ; 1.708 ; 2.063 ; Rise       ; Gclock          ;
;  ExponentB[6] ; Gclock     ; 1.741 ; 2.075 ; Rise       ; Gclock          ;
; MantissaA[*]  ; Gclock     ; 2.728 ; 3.243 ; Rise       ; Gclock          ;
;  MantissaA[0] ; Gclock     ; 1.664 ; 2.057 ; Rise       ; Gclock          ;
;  MantissaA[1] ; Gclock     ; 2.728 ; 3.243 ; Rise       ; Gclock          ;
;  MantissaA[2] ; Gclock     ; 1.965 ; 2.331 ; Rise       ; Gclock          ;
;  MantissaA[3] ; Gclock     ; 1.797 ; 2.171 ; Rise       ; Gclock          ;
;  MantissaA[4] ; Gclock     ; 1.734 ; 2.120 ; Rise       ; Gclock          ;
;  MantissaA[5] ; Gclock     ; 1.523 ; 1.934 ; Rise       ; Gclock          ;
;  MantissaA[6] ; Gclock     ; 1.153 ; 1.563 ; Rise       ; Gclock          ;
;  MantissaA[7] ; Gclock     ; 1.269 ; 1.663 ; Rise       ; Gclock          ;
; MantissaB[*]  ; Gclock     ; 2.244 ; 2.754 ; Rise       ; Gclock          ;
;  MantissaB[0] ; Gclock     ; 1.794 ; 2.186 ; Rise       ; Gclock          ;
;  MantissaB[1] ; Gclock     ; 1.522 ; 1.936 ; Rise       ; Gclock          ;
;  MantissaB[2] ; Gclock     ; 1.713 ; 2.093 ; Rise       ; Gclock          ;
;  MantissaB[3] ; Gclock     ; 1.731 ; 2.122 ; Rise       ; Gclock          ;
;  MantissaB[4] ; Gclock     ; 1.679 ; 2.040 ; Rise       ; Gclock          ;
;  MantissaB[5] ; Gclock     ; 1.904 ; 2.263 ; Rise       ; Gclock          ;
;  MantissaB[6] ; Gclock     ; 2.244 ; 2.754 ; Rise       ; Gclock          ;
;  MantissaB[7] ; Gclock     ; 1.062 ; 1.464 ; Rise       ; Gclock          ;
; resetBar      ; Gclock     ; 2.090 ; 2.057 ; Rise       ; Gclock          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ExponentA[*]  ; Gclock     ; -0.440 ; -1.024 ; Rise       ; Gclock          ;
;  ExponentA[0] ; Gclock     ; -0.569 ; -1.183 ; Rise       ; Gclock          ;
;  ExponentA[1] ; Gclock     ; -0.618 ; -1.239 ; Rise       ; Gclock          ;
;  ExponentA[2] ; Gclock     ; -0.458 ; -1.030 ; Rise       ; Gclock          ;
;  ExponentA[3] ; Gclock     ; -0.452 ; -1.024 ; Rise       ; Gclock          ;
;  ExponentA[4] ; Gclock     ; -0.440 ; -1.058 ; Rise       ; Gclock          ;
;  ExponentA[5] ; Gclock     ; -0.637 ; -1.240 ; Rise       ; Gclock          ;
;  ExponentA[6] ; Gclock     ; -0.488 ; -1.069 ; Rise       ; Gclock          ;
; ExponentB[*]  ; Gclock     ; -0.354 ; -0.870 ; Rise       ; Gclock          ;
;  ExponentB[0] ; Gclock     ; -0.354 ; -0.870 ; Rise       ; Gclock          ;
;  ExponentB[1] ; Gclock     ; -0.601 ; -1.214 ; Rise       ; Gclock          ;
;  ExponentB[2] ; Gclock     ; -0.380 ; -0.937 ; Rise       ; Gclock          ;
;  ExponentB[3] ; Gclock     ; -0.370 ; -0.897 ; Rise       ; Gclock          ;
;  ExponentB[4] ; Gclock     ; -0.545 ; -1.146 ; Rise       ; Gclock          ;
;  ExponentB[5] ; Gclock     ; -0.605 ; -1.214 ; Rise       ; Gclock          ;
;  ExponentB[6] ; Gclock     ; -0.568 ; -1.160 ; Rise       ; Gclock          ;
; MantissaA[*]  ; Gclock     ; -0.304 ; -0.854 ; Rise       ; Gclock          ;
;  MantissaA[0] ; Gclock     ; -0.544 ; -1.152 ; Rise       ; Gclock          ;
;  MantissaA[1] ; Gclock     ; -1.117 ; -1.826 ; Rise       ; Gclock          ;
;  MantissaA[2] ; Gclock     ; -0.689 ; -1.301 ; Rise       ; Gclock          ;
;  MantissaA[3] ; Gclock     ; -0.630 ; -1.236 ; Rise       ; Gclock          ;
;  MantissaA[4] ; Gclock     ; -0.583 ; -1.192 ; Rise       ; Gclock          ;
;  MantissaA[5] ; Gclock     ; -0.504 ; -1.110 ; Rise       ; Gclock          ;
;  MantissaA[6] ; Gclock     ; -0.304 ; -0.854 ; Rise       ; Gclock          ;
;  MantissaA[7] ; Gclock     ; -0.338 ; -0.929 ; Rise       ; Gclock          ;
; MantissaB[*]  ; Gclock     ; -0.248 ; -0.767 ; Rise       ; Gclock          ;
;  MantissaB[0] ; Gclock     ; -0.619 ; -1.241 ; Rise       ; Gclock          ;
;  MantissaB[1] ; Gclock     ; -0.494 ; -1.104 ; Rise       ; Gclock          ;
;  MantissaB[2] ; Gclock     ; -0.553 ; -1.154 ; Rise       ; Gclock          ;
;  MantissaB[3] ; Gclock     ; -0.572 ; -1.189 ; Rise       ; Gclock          ;
;  MantissaB[4] ; Gclock     ; -0.529 ; -1.125 ; Rise       ; Gclock          ;
;  MantissaB[5] ; Gclock     ; -0.657 ; -1.258 ; Rise       ; Gclock          ;
;  MantissaB[6] ; Gclock     ; -0.840 ; -1.545 ; Rise       ; Gclock          ;
;  MantissaB[7] ; Gclock     ; -0.248 ; -0.767 ; Rise       ; Gclock          ;
; resetBar      ; Gclock     ; -0.540 ; -0.735 ; Rise       ; Gclock          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 8.717 ; 8.752 ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 7.311 ; 7.249 ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 7.287 ; 7.223 ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 8.717 ; 8.752 ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 7.675 ; 7.586 ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 7.309 ; 7.238 ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 6.895 ; 6.865 ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 7.372 ; 7.303 ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 9.526 ; 9.324 ; Rise       ; Gclock          ;
;  MantissaOut[0] ; Gclock     ; 8.000 ; 7.949 ; Rise       ; Gclock          ;
;  MantissaOut[1] ; Gclock     ; 7.420 ; 7.414 ; Rise       ; Gclock          ;
;  MantissaOut[2] ; Gclock     ; 7.801 ; 7.763 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 9.526 ; 9.324 ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 8.174 ; 8.134 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 8.180 ; 8.159 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 8.249 ; 8.217 ; Rise       ; Gclock          ;
;  MantissaOut[7] ; Gclock     ; 8.536 ; 8.474 ; Rise       ; Gclock          ;
; SignOut         ; Gclock     ; 9.281 ; 9.276 ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 7.406 ; 7.343 ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 7.125 ; 7.078 ; Rise       ; Gclock          ;
; s3              ; Gclock     ; 8.989 ; 8.896 ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 8.158 ; 8.180 ; Rise       ; Gclock          ;
; so              ; Gclock     ; 8.937 ; 8.905 ; Rise       ; Gclock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; Gclock     ; 3.575 ; 3.620 ; Rise       ; Gclock          ;
;  ExponentOut[0] ; Gclock     ; 3.734 ; 3.797 ; Rise       ; Gclock          ;
;  ExponentOut[1] ; Gclock     ; 3.721 ; 3.782 ; Rise       ; Gclock          ;
;  ExponentOut[2] ; Gclock     ; 4.687 ; 4.805 ; Rise       ; Gclock          ;
;  ExponentOut[3] ; Gclock     ; 3.937 ; 4.011 ; Rise       ; Gclock          ;
;  ExponentOut[4] ; Gclock     ; 3.712 ; 3.776 ; Rise       ; Gclock          ;
;  ExponentOut[5] ; Gclock     ; 3.575 ; 3.620 ; Rise       ; Gclock          ;
;  ExponentOut[6] ; Gclock     ; 3.768 ; 3.832 ; Rise       ; Gclock          ;
; MantissaOut[*]  ; Gclock     ; 3.770 ; 3.865 ; Rise       ; Gclock          ;
;  MantissaOut[0] ; Gclock     ; 4.032 ; 4.162 ; Rise       ; Gclock          ;
;  MantissaOut[1] ; Gclock     ; 3.770 ; 3.865 ; Rise       ; Gclock          ;
;  MantissaOut[2] ; Gclock     ; 3.999 ; 4.106 ; Rise       ; Gclock          ;
;  MantissaOut[3] ; Gclock     ; 4.734 ; 4.885 ; Rise       ; Gclock          ;
;  MantissaOut[4] ; Gclock     ; 4.146 ; 4.253 ; Rise       ; Gclock          ;
;  MantissaOut[5] ; Gclock     ; 4.154 ; 4.265 ; Rise       ; Gclock          ;
;  MantissaOut[6] ; Gclock     ; 4.178 ; 4.288 ; Rise       ; Gclock          ;
;  MantissaOut[7] ; Gclock     ; 4.317 ; 4.445 ; Rise       ; Gclock          ;
; SignOut         ; Gclock     ; 4.607 ; 4.814 ; Rise       ; Gclock          ;
; s1              ; Gclock     ; 3.796 ; 3.872 ; Rise       ; Gclock          ;
; s2              ; Gclock     ; 3.661 ; 3.717 ; Rise       ; Gclock          ;
; s3              ; Gclock     ; 4.515 ; 4.657 ; Rise       ; Gclock          ;
; s6              ; Gclock     ; 4.120 ; 4.281 ; Rise       ; Gclock          ;
; so              ; Gclock     ; 4.721 ; 4.512 ; Rise       ; Gclock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SignA      ; SignOut     ; 7.484 ; 7.380 ; 7.824 ; 7.711 ;
; SignB      ; SignOut     ; 7.469 ; 7.364 ; 7.804 ; 7.736 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SignA      ; SignOut     ; 3.802 ; 3.822 ; 4.364 ; 4.377 ;
; SignB      ; SignOut     ; 3.800 ; 3.816 ; 4.351 ; 4.386 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SignOut        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; so             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s1             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s2             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s3             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s6             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s4             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overflow       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SignA                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SignB                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Gclock                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; resetBar                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SignOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; so             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s3             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s6             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s4             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SignOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; so             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s3             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s6             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s4             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SignOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; so             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s3             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s6             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s4             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Gclock     ; Gclock   ; 6681557  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Gclock     ; Gclock   ; 6681557  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 92    ; 92   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Feb 01 18:41:50 2026
Info: Command: quartus_sta fpMultiplier -c fpMultiplier
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fpMultiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Gclock Gclock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.321      -196.868 Gclock 
Info (332146): Worst-case hold slack is 0.392
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.392         0.000 Gclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -80.100 Gclock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.234
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.234      -175.232 Gclock 
Info (332146): Worst-case hold slack is 0.351
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.351         0.000 Gclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -80.100 Gclock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.598
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.598       -72.964 Gclock 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.182         0.000 Gclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -66.941 Gclock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4655 megabytes
    Info: Processing ended: Sun Feb 01 18:41:56 2026
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


