# Verilog-verification-automation-tool

### 0. Full-Adder
![image](https://github.com/user-attachments/assets/7d655f46-7c9b-4b12-8a2e-0887b21b427e)

+ 입력을 a, b, cin, 출력을 cout, sum로 두는 로직
+ xor gate 2개, and gate 2개, or gate 1개로 이루어짐
 


#### 1. 전체적인 구조
+ adder.v: 1bit 덧셈 연산을 위한 gate 로직
+ adder_tb.v: 입력 txt 파일을 읽어와서 입력(a, b, cin), 출력(cout, sum)값 테스트

### 2. 

