<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:37:57.3757</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.10.18</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-0142680</applicationNumber><claimCount>13</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>컴퓨팅 아키텍처에서 8비트 부동 소수점 형식 피연산자 지원</inventionTitle><inventionTitleEng>SUPPORTING 8-BIT FLOATING POINT FORMAT OPERANDS IN A  COMPUTING ARCHITECTURE</inventionTitleEng><openDate>2024.11.05</openDate><openNumber>10-2024-0158847</openNumber><originalApplicationDate>2022.02.25</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2022-0024978</originalApplicationNumber><originalExaminationRequestDate>2025.02.25</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>G06F 9/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/483</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/523</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06T 1/20</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020220024978</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 컴퓨팅 아키텍처에서 8비트 부동 소수점 형식 피연산자를 지원하는 것을 용이하게 하는 장치가 개시된다. 이 장치는 프로세서를 포함하고, 프로세서는 실행을 위해 페치된 명령어를 디코딩된 명령어로 디코딩하기 위한 디코더 - 디코딩된 명령어는 프로세서로 하여금 병렬 내적 연산을 수행하게 하기 위해 8비트 부동 소수점 피연산자에 대해 연산하는 행렬 명령어임 - 와, 디코딩된 명령어를 스케줄링하고 디코딩된 명령어에 의해 표시된 8비트 부동 데이터 형식에 따라 8비트 부동 소수점 피연산자에 대한 입력 데이터를 제공하는 컨트롤러와, 시스톨릭 층을 사용하여 디코딩된 명령어를 실행하기 위한 시스톨릭 내적 회로를 포함하고, 각 시스톨릭 층은 상호연결된 승산기, 시프터 및 가산기의 하나 이상의 세트를 포함하며, 각 세트는 승산기, 시프터 및 가산기는 8비트 부동 소수점 피연산자 내적을 생성한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,집적 회로 칩을 포함하되,8비트 부동 소수점 데이터 요소(8-bit floating point data element) 및 32비트 부동 소수점 데이터 요소를 포함하는 복수의 데이터 요소를 저장하는 복수의 레지스터와,제1 8비트 부동 소수점 형식으로 인코딩된 제1 복수의 8비트 부동 소수점 데이터 요소를 포함하는 제1 소스 행렬, 제2 8비트 부동 소수점 형식으로 인코딩된 제2 복수의 8비트 부동 소수점 데이터 요소를 포함하는 제2 소스 행렬, 복수의 32비트 부동 소수점 데이터 요소를 포함하는 제3 소스 행렬의 연산 코드 및 위치를 나타내는 필드를 갖는 단일 행렬 명령어를 디코딩하는 디코딩 회로 - 상기 제1 8비트 부동 소수점 형식은 부호 비트, 5비트 지수 값 및 2비트 가수 값을 포함하고, 상기 제2 8비트 부동 소수점 형식은 부호 비트, 4비트 지수 값 및 3비트 가수 값을 포함함 - 와,행렬 연산을 가속하는 행렬 가속기를 포함하는 실행 회로 - 상기 단일 행렬 명령어에 응답하여 상기 실행 회로는 상기 제1 소스 행렬의 상기 제1 복수의 8비트 부동 소수점 데이터 요소와 상기 제2 소스 행렬의 상기 제2 복수의 8비트 부동 소수점 데이터 요소에 기초하여 복수의 곱(product)을 생성하고, 상기 복수의 곱의 각 곱을 상기 제3 소스 행렬의 대응하는 32비트 부동 소수점 데이터 요소와 누적하여 결과 행렬(result matrix)의 대응하는 32비트 부동 소수점 결과 데이터 요소를 생성함 - 를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,패키지 어셈블리를 더 포함하고,상기 패키지 어셈블리는, 그래픽 프로세서 칩렛을 포함하는 상기 집적 회로 칩과, 제1 기본 칩렛 - 상기 제1 기본 칩렛은,   제1 상호 연결 패브릭, 및  상기 제1 상호 연결 패브릭에 결합된 제1 글로벌 캐시를 포함하고,  상기 그래픽 프로세서 칩렛이 상기 제1 기본 칩렛 상에 적층되며, 제1 상호 연결 구조가 상기 그래픽 프로세서 칩렛을 상기 제1 상호 연결 패브릭에 결합함 - 과, 제2 상호 연결 구조에 의해 상기 제1 기본 칩렛에 결합된 제2 기본 칩렛 - 상기 제2 기본 칩렛은,  제2 상호 연결 패브릭과, 상기 제2 상호 연결 패브릭에 결합된 제2 글로벌 캐시를 포함함 - 과,상기 제2 기본 칩렛 상에 적층된 프로세서 코어 칩렛 - 상기 프로세서 코어 칩렛은 복수의 프로세서 코어를 포함함 - 을 포함하고,제3 상호 연결 구조가 상기 프로세서 코어 칩렛을 상기 제2 상호 연결 패브릭에 결합하는, 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 그래픽 프로세서 칩렛은 상기 제1 기본 칩렛 및 상기 제2 기본 칩렛을 제조하는 데 사용된 것과 다른 공정 기술을 사용하여 제조되는, 장치.</claim></claimInfo><claimInfo><claim>4. 제2항 또는 제3항에 있어서,상기 그래픽 프로세서 칩렛과 상기 프로세서 코어 칩렛을 통합 메모리(unified memory)에 결합하는 하나 이상의 메모리 컨트롤러를 더 포함하고,상기 그래픽 프로세서 칩렛과 상기 프로세서 코어 칩렛은 통합 가상 어드레스 공간을 공유하는 상기 통합 메모리에 액세스하는, 장치.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 단일 행렬 명령어에 따라 상기 실행 회로에 의해 실행될 명령어 세트를 스케줄링하는 스케줄러를 더 포함하는,장치.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서,상기 실행 회로는 복수의 단일 명령어 다중 데이터 채널에 걸쳐 상기 단일 행렬 명령어를 실행하는, 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 실행 회로는 상기 복수의 단일 명령어 다중 데이터 채널의 개별 단일 명령어 다중 데이터 채널에서, 상기 제1 소스 행렬의 제1 복수의 8비트 부동 소수점 데이터 요소의 8비트 부동 소수점 데이터 요소 그룹을 상기 제2 소스 행렬의 상기 제2 복수의 8비트 부동 소수점 데이터 요소의 대응하는 8비트 부동 소수점 데이터 요소 그룹과 곱하는, 장치.</claim></claimInfo><claimInfo><claim>8. 제6항 또는 제7항에 있어서,상기 단일 명령어 다중 데이터 채널은 32비트 단일 명령어 다중 데이터 채널을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제1 소스 행렬의 상기 제1 복수의 8비트 부동 소수점 데이터 요소 중 4개의 그룹은 상기 32비트 단일 명령어 다중 데이터 채널 중 하나 내에서 상기 제2 소스 행렬의 상기 제2 복수의 8비트 부동 소수점 데이터 요소 중 4개의 대응하는 그룹으로 곱해지는, 장치.</claim></claimInfo><claimInfo><claim>10. 제4항에 있어서,가상 어드레스에서 물리적 어드레스로의 매핑을 제공하는 복수의 메모리 관리 유닛을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 복수의 메모리 관리 유닛은 상기 프로세서 코어 칩렛과 연관된 제1 메모리 관리 유닛과 상기 그래픽 프로세서 칩렛과 연관된 제2 메모리 관리 유닛을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 메모리 관리 유닛 및 상기 제2 메모리 관리 유닛은 상기 통합 가상 어드레스 공간에 따라 동기화되는, 장치.</claim></claimInfo><claimInfo><claim>13. 제10항 내지 제12항 중 어느 한 항에 있어서,상기 복수의 메모리 관리 유닛은 상기 그래픽 프로세서 칩렛과 상기 프로세서 코어 칩렛이 공유하는 상기 통합 가상 어드레스 공간의 가상 어드레스를 포함하여, 가상 어드레스를 물리적 어드레스에 매핑하기 위해 다수의 페이지 테이블 세트를 관리하는 입출력 메모리 관리 유닛을 포함하는, 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>인도 케이에이 ****** 방갈로르...</address><code> </code><country> </country><engName>MELLEMPUDI, Naveen</engName><name>멜렘푸디 나빈</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 *****...</address><code> </code><country> </country><engName>MAIYURAN, Subramaniam</engName><name>마이유란 서브라마니암</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 **...</address><code> </code><country> </country><engName>GEORGE, Varghese</engName><name>조지 바르헤세</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ***...</address><code> </code><country> </country><engName>FU, Fangwen</engName><name>푸 팡웬</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ****...</address><code> </code><country> </country><engName>MU, Shuai</engName><name>무 슈에이</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 **...</address><code> </code><country> </country><engName>PAL, Supratim</engName><name>팔 수프라팀</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ****...</address><code> </code><country> </country><engName>XIONG, Wei</engName><name>샤옹 웨이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.03.25</priorityApplicationDate><priorityApplicationNumber>17/212,588</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2024.10.18</receiptDate><receiptNumber>1-1-2024-1133729-06</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.02.25</receiptDate><receiptNumber>1-1-2025-0214784-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.02.25</receiptDate><receiptNumber>1-1-2025-0214801-29</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240142680.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d4c396a94fe92668dedceb7b508e1f7181ccc66e2516d808c00ab89935724ddfcd7825e1efa20f37416fa399d8fd80d7cbf029da67dc2450</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbc2473614032e46f50ee37beb8e02207c092a0f6ccc8f2651789b253d19b7aec0679463348a0f61d5cdab4ee0d162b37fd97e7c68029a259</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>