ТРОИЧНЫЙ ПОСЛЕДОВАТЕЛЬНЫЙ ДЕЛИТЕЛЬ 
 
А.А.Семѐнов, А.С.Дронкин 
Саратовский национальный исследовательский 
государственный университет им. Н.Г. Чернышевского 
E-mail: dronkin.alexei@mail.ru 
 
Аннотация: Разработан делитель последовательного типа положительных 
чисел троичной симметричной системы счисления, являющийся составной частью 
арифметико-логического устройства простого четырѐхразрядного троичного 
процессора, и способный выполнять деление двух четырехразрядных чисел 
троичной симметричной системы в среднем за двадцать два такта. Исследованы 
режимы работы троичного делителя, выполненного на основе моделей цифровых 
троичных логических элементов. Проведено сравнение разработанного устройства 
с существующими аналогами, выявлены его основные преимущества. 
Ключевые слова: троичная логика, цифровые модели, повышение 
производительности, 
арифметико-логическое 
устройство, 
микропроцессор, 
последовательный аппаратный делитель. 
 
Технологии производства современных микропроцессоров и 
микроконтроллеров фактически подошли к пределу, обусловленному 
фундаментальными закономерностями процессов, лежащих в основе 
функционирования активных приборов твердотельной электроники, а 
также технологическими закономерностями, вызванными разрешающей 
способностью 
технологического 
и 
контрольно-диагностического 
оборудования 
[1, 2]. 
В 
связи 
с 
этим 
практический 
интерес 
представляют методы, позволяющие увеличить производительность 
микроэлектронных цифровых интегральных схем за счет повышения 
эффективности их организации на кристалле. 
Одним из таких методов, способных обеспечить повышение 
производительности микропроцессорной техники, не требуя при этом 
приносить в жертву привычные и отработанные технологии, как в 
области производства электронных компонент, так и в области 
архитектуры процессоров, является использование в качестве основы 
цифровой вычислительной техники не двоичной, а троичной логики 
(троичной системы счисления). Одним из преимуществ, которое 
способен 
обеспечить 
подобный 
подход, 
является 
упрощение 
схемотехники и рост эффективности выполнения арифметических 
операций [3, 4]. В рамках данного материала представлены результаты 
разработки 
аппаратного 
делителя 
последовательного 
типа 
положительных чисел троичной симметричной системы счисления. 
Аппаратным делителем в самом общем случае называют 
функциональный блок процессора, который способен выполнять 
деление двух чисел. Существующие схемы делителей двоичных чисел 
можно довольно условно разделить, по крайней мере, на два типа: 

117 
 
 
Параллельные. В наиболее простом случае (матричный 
делитель) осуществляется параллельное вычитание всех разрядов 
делителя из соответствующих разрядов делимого. Если знак остатка 
положительный, то в частное заносится единица, если знак остатка 
отрицательный, то в частное заносится 0, остаток суммируется с 
делителем, и к результату добавляется справа следующий бит 
делимого. То есть, параллельный аппаратный делитель фактически 
реализует привычный всем алгоритм деления уголком. Деление на n-
разрядное двоичное число требует наличия в схеме n2 сумматоров–
вычитателей [5, 6]. 
 
Последовательно-параллельные. 
Делитель 
заносится 
параллельно в n-разрядный сдвиговый регистр, а делимое — в 2n-
разрядный 
разрядный 
сдвиговый 
регистр. 
Алгоритм 
деления 
аналогичен параллельному делителю, но следующий бит делимого 
добавляется к остатку сдвигом регистра делимого, в то время как со 
стороны младших битов в регистр делимого вдвигаются биты частного 
[7, 8]. 
Последовательно-параллельные 
делители 
являются 
более 
экономичными с точки зрения аппаратных затрат. При делении на n-
разрядное двоичное число схеме требуется всего n сумматоров–
вычитателей. Делители такого типа работают медленнее, чем их 
параллельные аналоги, что компенсируется сравнительно простой 
схемотехникой таких устройств. 
В рамках данной работы была поставлена цель — разработать 
полностью последовательный троичный делитель, который можно 
выполнить с использованием минимального количества троичных 
электронных компонентов, что целесообразно при конструировании 
троичных миникомпьютеров малой разрядности. В этой связи наряду 
со сдвиговыми регистрами делимого и делителя было решено 
применить и последовательный сумматор–вычитатель [8]. Несмотря на 
то, что такое решение, безусловно, замедлит процедуру в целом, тем не 
менее, аппаратное исполнение операции деления однозначно быстрее 
еѐ программной реализации. 
Прежде 
чем 
перейти 
к 
обсуждению 
аппаратных 
средств 
троичного последовательного делителя, рассмотрим алгоритм операции 
деления двух четырѐхразрядных троичных чисел, его особенности и 
отличие от операции деления двоичных чисел. 
Деление чисел троичной симметричной системы счисления, 
производится по общим правилам для позиционных систем. При 
делении уголком, если разрядность остатка от вычитания не стала 
меньше делителя, необходимо снова вычесть делитель без добавления 
следующего разряда делимого, а полученный результат записать в 

118 
 
частное под предыдущим результатом, после чего эти результаты 
необходимо сложить [9]. То есть, в отличие от двоичного деления, 
делитель может содержаться в уменьшаемой части делимого два раза. 
Поскольку 
выполняется 
суммирование 
промежуточных 
тритов 
частного, может возникнуть необходимость коррекции старшего трита, 
поскольку в троичной симметричной системе счисления троичное 
число 2 выглядит как 3 – 1 (единица старшего разряда) + (–1 младшего 
разряда). 
Следует также учесть тот факт, что промежуточный остаток на 
протяжении всей операции деления должен оставаться положительным, 
иначе результат деления будет вычислен неверно. Это накладывает 
ограничение на выполнение промежуточного вычитания, в результате 
которого промежуточный остаток становится равным нулю. Если 
следующие разряды делителя при сдвиге формируют отрицательное 
число, то операцию вычитания проводить не следует, а следует 
добавить следующий разряд к имеющемуся значению остатка. 
На рисунке представлена принципиальная электрическая схема 
последовательного 
троичного 
делителя. 
При 
еѐ 
разработке 
использовались цифровые моделей троичных логических элементов, 
разработанные в рамках цикла работ по исследованию возможности 
создания троичного компьютера, и, в частности, использованных при 
конструировании одноразрядного арифметико-логического устройства 
троичного процессора [10]. Для хранения делимого, делителя и 
результирующего 
частного 
используются 
три 
троичных 
четырехразрядных универсальных сдвиговых регистра (DD1, DD7, 
DD13). Все три регистра способны осуществлять сдвиг в сторону 
младших разрядов, что используется при прохождении их значений 
через последовательный сумматор–вычитатель. Регистры DD7, DD13 с 
помощью 
мультиплексоров 
DD5, 
DD11, 
соответственно, 
могут 
осуществлять сдвиг и в сторону старших разрядов, что необходимо при 
сдвиге очередного значения частного в регистр DD13, и вынесении 
старшего трита делимого к промежуточному остатку в регистр DD7. 
Полный 
одноразрядный 
последовательный 
троичный 
сумматор 
обозначен на рисунке как элемент DD9:A. Последнее полученное 
значение 
переноса 
хранится 
в 
троичном 
D-триггере 
DD10:A. 
Управляемый инвертор – троичный логический элемент «исключающее 
ИЛИ» (DD6:A) – инвертирует один из аргументов на входе полного 
сумматора, позволяя ему работать в режиме вычитания. 

119 
 
 
Рис. 1. Схема электрическая принципиальная последовательного троичного делителя. 
 
Следует отметить, что устройство управления, а также регистры 
хранения 
делимого, 
делителя 
и 
частного, 
являются 
блоками 
непосредственно процессора, а не самого последовательного делителя. 
Деление выполняется за 4 цикла сдвига очередного трита результата 
в регистр частного (DD13 – регистр C). Перед началом выполнения 
операции в регистр A заносится делитель, в регистр – C делимое, а в 
регистр B – ноль. После этого происходит процесс последовательного 
вычитания делителя из регистра B. При этом цифровой компаратор DD8 
отслеживает взаимное соотношение уменьшаемого (частного остатка) и 
вычитаемого (делителя), запрещая вычитание в тех случаях, когда 

120 
 
вычитаемое больше уменьшаемого. В тех случаях, когда вычитаемое равно 
уменьшаемому, узел контроля (Control) анализирует следующие триты 
делимого и также блокирует вычитание, если следующее значение 
уменьшаемого становится отрицательным при сдвиге текущего результата 
в частное. Признак блокирования вычитания сохраняется на весь 
последующий цикл в специальном регистре DD12:B. 
Поскольку делитель может содержаться в уменьшаемой части 
делимого два раза, в схему введѐн счѐтчик циклов вычитания DD12:A и 
триггер хранения предварительного результата вычитания DD10:B. Если в 
первом цикле вычитание было разрешено, то в этот триггер заносится «1», 
в противном случае — «0». Для устранения необходимости поразрядной 
коррекции регистра частного, что сильно усложнило бы схему делителя, 
было принято оригинальное решение: записывать очередной трит частного 
не в троичной симметричной системе с алфавитом (–1, 0, +1), а в троичной 
несимметричной системе (0, 1, 2). Такое решение потребовало итоговой 
корректировки частного, сложением в отдельном финальном цикле всех 
его разрядов с единицей, но в значительной мере упростило схемотехнику 
последовательного троичного делителя в целом. 
Для 
кодировки 
в 
троичную 
несимметричную 
систему 
использовалась 
схема 
мультиплексора–шифратора 
на 
элементах 
DD16:A…DD16:C, DD4:B управление которой со стороны узла контроля 
опиралось на следующие логические соотношения: 
 
если результат вычитания на первом такте равен 1 и вычитание 
на втором такте было разрешено, то в частное вдвигается «2»; 
 
если результат вычитания на первом такте равен 1, а 
вычитание на втором такте было заблокировано, то в частное вдвигается 
«1»; 
 
если оба перечисленных выше условия не выполняются, то в 
частное вдвигается «0». 
После 
четырѐх 
сдвигов 
в регистр 
частного и проведения 
необходимых циклов вычитания в регистре B содержится верное значение 
остатка от деления, а регистре C — значение частного от деления в коде (0, 
1, 2). В этот момент происходит переключение мультиплексоров DD2 и 
DD14:B, управляемого инвертора DD6:A и вентиля DD4:A – троичного 
логического элемента «ИЛИ» (MAX). В результате переключения 
сумматор переходит из режима вычитания в режим поразрядного 
сложения 
с 
1 
содержимого 
регистра 
C. 
За 
4 
такта 
частное, 
скорректированное процедурой суммирования в троичную симметричную 
систему счисления, переносится в регистр A, в то время как значение 
делителя из регистра A перемещается в регистр частного — C. 
Возможности 
разработанного 
троичного 
последовательного 
делителя значительно шире, чем у его ближайших двоичных аналогов 
[7, 8]. Он способен работать с числами в гораздо большем диапазоне — от 
010 до +4010, тогда как аналогичная схема последовательного двоичного 

121 
 
делителя способна делить лишь на числа без знака в диапазоне от 010 до 
1510. Схемотехнически данный вариант делителя более прост, поскольку 
для выполнения операций в нѐм используется лишь один полный 
сумматор–вычитатель. Разработанное устройство не имеет известных 
аналогов в открытых источниках, и является оптимальным с точки зрения 
аппаратной реализации операции деления в небольших троичных 
процессорах малой разрядности. Оно в значительной мере унифицировано 
со схемой последовательного троичного умножителя, предложенной нами 
ранее 
[11], 
что 
может 
позволить 
разработать 
в 
дальнейшем 
комбинированное устройство умножения–деления. 
 
Библиографический список 
1. Айзек Р. Будущее технологии КМОП // Открытые системы. СУБД. – 2000. – 
№10. – С. 8–18. 
2. Цветов В. Развитие классической микроэлектроники. Ожидаемые физико-
технические пределы // Электроника: наука, технология, бизнес. – 2010. – №3. – С. 2–6. 
3. Опыт создания троичных цифровых машин / Н.П. Брусенцов, Е.А. Жоголев, 
С.П. Маслов, А.Х.  Рамиль // Компьютеры в Европе. Прошлое, настоящее и будущее. — 
Феникс Киев, 1998. — С. 67–71. 
4. Макаров 
Д.А. 
Исследование 
трехуровневых 
логических 
устройств: 
дипломная работа // Д.А. Макаров; науч. рук. Никитин В.М. – Санкт-Петербургский 
Государственный Университет аэрокосмического приборостроения, 2000. – 159 с. 
5. Харрис Д.М., Харрис С.Л. Цифровая схемотехника и архитектура 
компьютера / пер. с англ. Imagination Technologies. – М.: ДМК Пресс, 2017. – 792 с. 
6. Рабинер Л., Гоулд Б. Теория и применение цифровой обработки сигналов. 
М: Мир, 1978. с. 584. 
7. Палташев Т.Т., Матвеев М.В. Представление чисел и машинная арифметика 
в современных микропроцессорах - Санкт-Петербург: НИУ ИТМО, 2012. - 119 с. 
8. Каневский Ю.С. Компьютерная арифметика, конспект лекций. – Киев: 
НИПФ «ДиаСофт», 1994. с. 57. 
9. http://www.trinary.su/kb/3d3703c1-75fb-4bf8-9041-a27d34a30508.html. 
Троичная арифметика. Обращение к ресурсу 15.04.2023. 
10. Дронкин А.С., Семѐнов А.А. Модели троичных логических элементов и их 
применение в схемотехнике процессоров. ‒ Взаимодействие сверхвысокочастотного, 
терагерцового 
и 
оптического 
излучения 
с 
полупроводниковыми 
микро- 
и 
наноструктурами, метаматериалами и биообъектами: Сборник статей восьмой 
Всероссийской научной школы-семинара / под ред. проф. Ал.В. Скрипаля. Саратов: 
Изд-во «Саратовский источник», 2021. С. 31-36. 
11. Дронкин А.С., Семѐнов А.А. Троичный последовательный умножитель // 
Взаимодействие сверхвысокочастотного, терагерцового и оптического излучения с 
полупроводниковыми микро- и наноструктурами, метаматериалами и биообъектами: 
Сборник статей девятой Всероссийской научной школы-семинара / под ред. проф. 
Ал.В. Скрипаля – Саратов: Изд-во «Саратовский источник», 2022. С. 62-67. 
 
 
 

122