# 캐시

- 속도가 빠른 장치와 느린 장치간의 속도 차에 따른 병목현상을 줄이기 위한 메모리

  <img src="./캐시의 지역성/speed-tier.png" style="margin: 5px 0px;" height="300px">

- 메모리에서 자주 사용하는 프로그램과 데이터를 저장해두어 속도를 빠르게 하는 메모리
  - 메모리보다 물리적으로 CPU에 가까움
  - 메모리보다 크기가 작아 탐색범위가 작음

## 캐시의 종류

- L1 Cache: 프로세서와 가장 가까운 캐시. 속도를 위해 I$와 D$로 나뉜다.
  - Instruction Cache (IL1): 메모리의 TEXT 영역 데이터를 다루는 캐시.
  - Data Cache (DL1): TEXT 영역을 제외한 모든 데이터를 다루는 캐시.
- L2 Cache: 용량이 큰 캐시. 크기를 위해 L1 캐시처럼 나누지 않는다.
- L3 Cache: 멀티 코어 시스템에서 여러 코어가 공유하는 캐시.

<img src="./캐시의 지역성/l3-cache.png" style="margin: 5px 0px" height="200px">

## 캐시의 성능

- Hit: CPU에서 요청한 데이터가 캐시에 존재하는 경우를 캐시
- Hit latency: `Hit`가 발생해 캐싱된 데이터를 가져올 때 소요되는 시간
- Miss: CPU에서 요청한 데이터가 캐시에 존재하지 않는 경우를 캐시
- Miss latency: `Miss`가 발생해 상위 캐시에서 데이터를 가져오거나(L1 캐시에 데이터가 없어서 L2 캐시에서 데이터를 찾는 경우) 메모리에서 데이터를 가져올 때 소요되는 시간

### 캐시의 성능향상

- 캐시의 크기를 줄여 `Hit latency` 줄이거나 / 캐시의 크기를 늘려 `Miss latency`를 줄임
- 캐시의 크기는 적당하고 `Hit`가 높여야 함

## 캐시의 지역성

- 데이터를 균일하게 액세스하는 것이 아니라, 어느 순간에 특정부분을 집중적으로 참조하는 특징
- `Hit`를 높이기위해 CPU가 `자주 사용하는 특정부분`을 캐시에 저장
- 시간 지역성: 최근 접근한 데이터에 다시 접근하는 경향
- 공간 지역성: 최근 접근한 데이터의 주변 공간에 다시 접근하는 경향

## 캐시의 쓰기

| 구분               | Write Through                        | Write Back                      |
| ------------------ | ------------------------------------ | ------------------------------- |
| 쓰는시점           | 캐시와 메모리에 동시에 쓰기          | 캐시에서 데이터가 삭제될때 쓰기 |
| 캐시와 메모리 일치 | 불일치 없음                          | 일시적 불일치 발생              |
| 속도               | 느림(쓰는작업에 대해서 캐시장점없음) | 빠름                            |

### Write Back의 불일치 해결

- 메모리 MMU의 Page Table을 Cacheable - Non Cacheable 영역 설정
- DMA와 Cache의 데이터의 불일치 발생
  - Cache Invalidate: cache의 데이터를 삭제하고 메모리값을 다시 불러옴 -> cache의 데이터가 잘못된 경우
  - Cache Flush: cache의 데이터를 메모리에 기록 -> cache의 데이터가 정상적인 경우
- DMA(Direct Memory Access) Controller: 데이터 전송(쓰기) 작업을 CPU를 대싱하여 수행해주는 장치
  - CPU는 DMA에게 기록할 `source`(내용), `destination`(기록할 위치), 바이트수만 전달함.

## MMU(Memory Management Unit)

CPU가 인지하고있는 가상 메모리 주소를 실제 물리메모리 주소로 변환해주는 장치

- cache, DMA 둘은 모두 MMU를 통하여 물리적 메모리주소를 받음
- Page Table: Virtual Address와 Physical Address를 연결해 주는 Table
- TTB(Translation Table Base Address): Table이 존재하는 위치가 저장되어있는 레지스터

### 메모리 접근 과정

  <img src="./캐시의 지역성/mmu.jpg" style="margin: 5px 0px" height="200px">

1. CPU는 Memory의 어딘가를 Access하기 위해서 Virtual Address를 발생
2. MMU는 이 Virtual Address를 받아서 Memory의 TTB에서부터 시작해서 존재하는 Page Table에 접근
3. 찾아간 Page Talbe안에 Physical 주소를 찾아내어 주소 신호를 발생
4. Memory는 해당 Physical 주소안에 Data를 출력해서 CPU에게 전달
5. Data가 CPU에 전달 됨.

### Virtual Address

- 프로세스의 메모리를 page 단위로 쪼갬
- 실제 physical 메모리도 page frame단위로 쪼갬
- page table이 쪼개진 page끼리 매칭시킴
- 물리적으로 떨어져있는 메모리도 연결된것처럼 사용이 가능함

  <img src="./캐시의 지역성/pagetable.png" style="margin: 5px 0px" height="400px">

### Hierarchy page table

- 메모리가 커질수록 페이지 테이블의 영역도 증가함
- 사용하지 않는 page를 제외하고 page table을 생성함

  <img src="./캐시의 지역성/hierarchy.png" style="margin: 5px 0px" height="400px">

- hierarchy 사용시 virtual address의 주소 구조

  - ex)대한민국 경기도 성남시 중원구 0000번지

  <img src="./캐시의 지역성/address.png" style="margin: 5px 0px" height="400px">

## QnA

## References

> https://github.com/NKLCWDT/cs/blob/main/Operating%20System/%EC%BA%90%EC%8B%9C%EC%9D%98%20%EC%A7%80%EC%97%AD%EC%84%B1.md
>
> https://itgall.com/hardware/232948
>
> https://chelseashin.tistory.com/43
>
> https://github.com/Seogeurim/CS-study/tree/main/contents/operating-system
>
> https://m.blog.naver.com/sjc02183/221998493348
>
> http://recipes.egloos.com/5170809
>
> http://recipes.egloos.com/5152867
>
> https://jhnyang.tistory.com/247
>
> https://ddongwon.tistory.com/49
