 I
中英文摘要 
摘要 
 本研究計畫針對高速資料轉換器的設計、測試以及設計自動化等議題進行深入之研
究。計畫的主要目標為針對高速資料轉換器，開發低耗能設計技術、簡潔的測試訊號、有
效的內建自我測試技術，並發展實用的設計自動化工具，來完成大部分電路的設計，以期
能達到在最短時間開發出兼具有高效能與易測試的高速資料轉換器。 
 本計畫於過去兩年主要的研發成果摘要如下: 
1. 針對高速快閃式類比至數位轉換器，研發出基於調整電阻性負載來解決比較器隨
機偏移之數位校正技術，並完成晶片實作與量測驗證。 
2. 針對二進制搜尋式類比至數位轉換器，開發出有效減少比較器數目架構，並完成
晶片實作與量測驗證。相較於傳統架構需要 2N – 1 個比較器，本計畫所研發之架
構只需 2N – 1 個比較器。 
3. 針對逐漸逼近暫存式類比至數位轉換器之 DAC 電容陣列，開發出降低電容切換功
耗技術，並完成晶片實作與量測驗證。相較於傳統電容切換技術，本計畫所研發
之電容切換功耗可降低大約 81%。 
4. 完成應用於超寬頻無線網路系統之高速低功率電流式數位至類比轉換器之研製與
量測驗證。 
5. 藉由分析管線式類比至數位轉換器的電路架構與可能的非理想效應，開發出一組
簡潔之測試輸入訊號。對於一個 10 位元管線式類比至數位轉換器，只需對 33 個
codes 進行量測，即可準確估計所有 codes 的線性誤差，大量節省測試時間。 
6. 完成運算放大器與管線式類比至數位轉換器之設計自動化程式的開發。在合理的
規格下，自動化程式能在一小時內完成運算放大器的設計與最佳化，在半小時內
完成管線式類比至數位轉換器之設計。 
 
關鍵詞：類比至數位轉換器、數位至類比轉換器、低耗能設計、資料轉換器測試、設計自
動化。 
 
 
 
Abstract 
 This research project investigates several design, testing and design automation issues for 
high speed data converters. The main objectives of this project are to develop energy-efficient 
design techniques, compact test signals, effective built-in self-test schemes, and practical design 
automation tools for high speed data converters. 
 In the past two-year, the achievements and accomplishments of this project are listed below: 
1. Develop a digital calibration scheme based on programmable resistive devices to solve 
comparators’ input random offsets for flash analog-to-digital converters. 
2. Develop an asynchronous binary-search ADC architecture which effectively reduces 
comparator count from 2N – 1 to 2N - 1. 
 III
 
目錄： 
一、前言 .......................................................................................................1 
二、研究目的 ...............................................................................................2 
三、文獻探討 ...............................................................................................4 
四、研究方法、結果與討論 .....................................................................12 
五、計畫成果自評 .....................................................................................35 
六、相關文獻 .............................................................................................36 
七、可供推廣之研發成果資料表 .............................................................43 
 
 
 
 2
二、研究目的 
 基於前言所說明的背景，本計畫過去兩年來持續在高速資料轉換器的設計、測試以及
設計自動化領域進行深入的研究。我們將整個計畫劃分成五大子題，各個子題的研究目的
詳細分述如下： 
(1) 超高速「快閃式」與「二進位搜尋式」類比至數位轉換器之研製： 
對於雷達偵測、光通訊、寬頻有線/無線通訊與磁碟讀取電路等應用，需要極高處理速
度(> Giga samples per second)但解析度不需太高(< 8 bits)的類比至數位轉換器來將電訊號轉
換為數位資訊，以利後續的基頻電路進行處理。於此規格下，最常見的比較器式類比至數
位轉換器為快閃式(flash)類比至數位轉換器，因其為全平行式架構，可以達到很快的操作速
度，以單一類比至數位轉換器而言，快閃式類比至數位轉換器仍是目前操作速度記錄的保
持者。另一種與快閃式架構相似，同樣是採用比較器陣列的高速類比至數位轉換電路為二
進位搜尋式類比至數位轉換器(binary-search ADC)，其相對於快閃式架構，雖然在速度上相
對遜色一些，但在功率消耗上有相當大的優勢。是以、於此一研究子題中，吾人先深入探
討這兩種具極高處理速度潛力之類比至數位轉換器的相關研究成果，並進一步提出架構與
電路的改良設計，使其具有設計複雜度低、晶片面積小與功率消耗低的優點。 
 
(2) 高速「逐漸逼近暫存式」類比至數位轉換器之研製： 
傳統上，逐漸逼近式類比至數位轉換器 (SAR ADC) 的應用通常是在低速
(1KS/s~1MS/s)、中高解析度(8~12 bit)的規格範圍。但是隨著製程技術的不斷進步，SAR ADC
的操作速度大幅的提升，漸漸已經逼近原本管線式(Pipeline)架構所主宰的規格，加上逐漸
逼近式類比至數位轉換器的架構簡單，僅包含比較器(Comparator)、數位至類比轉換器
(DAC)、數位控制邏輯(Digital Control Logic)，具有低消耗功率以及小面積之架構特性，所
以不論在功率消耗上或者是成本上的考量，SAR ADC 都較其它架構的類比至數位換轉換器
來得更具有優勢。在 HDTV 和無線通訊等應用中皆需要一個中解析度(8~10bit)、中速
(10~100MS/s)的類比至數位換轉換器，傳統上這樣規格的類比至數位轉換器都是採用管線
式的架構。然而逐漸逼近式架構在面積和功率消耗上比管線式架構有優勢，且設計上相對
簡單，因此本研究子題打算以逐漸逼近式架構來實現一個低耗能 10it 可操作在 50MS/s 以上
的 ADC。 
 
(3) 超高速「電流導向式(Current Steering)」數位至類比轉換器之研製： 
於訊號處理系統中，數位訊號經過處理後，需要將之轉換成類比訊號與真實世界做溝
通，故數位至類比轉換器亦是系統中不可或缺的重要元件。在不同架構的數位至類比轉換
器中，電流導向式數位至類比轉換器於晶片內不需要額外的被動元件，因此相當適合於低
成本之 CMOS 製程，有利於 SoC 整合，且相對便宜。且此架構之 DAC 輸出為電流輸出，
可直接驅動電阻性負載，不需要經過運算放大器當緩衝(buffer)，所以比其他 DAC 架構，具
有高速和高線性度的特性，相當適合超寬頻無線網路系統的應用。在超寬頻無線收發機中，
整個系統的功率消耗有一定的限制，在 IEEE 802.15 標準中，建議值是 120 mW，如果可以
降低資料轉換器的功率消耗，將可提供更多功率消耗於比較耗電之方塊。基於此研究目的，
研究團隊之設計目標為在滿足超寬頻的系統效能範圍下，盡力降低此轉換器之功率消耗。 
 
(4) 管線式類比至數位轉換器之簡潔測試輸入訊號開發： 
基於統計直方圖的方法(Histogram Based Method)常用於類比至數位轉換器的線性度測
 4
三、文獻探討： 
 承續研究目的所述，本計畫過去兩年來持續於高速資料轉換器的設計、測試以及設計
自動化領域、針對五個子題進行深入的研究，以下分別針對與這幾個議題相關的文獻加以
深入探討，並將已知的研究成果整理報告如下： 
(1) 超高速「快閃式」與「二進位搜尋式」類比至數位轉換器之研製： 
 傳統高速類比至數位轉換器由架構來分，可分為平行式與管線式二種。全平行式的類
比至數位轉換器，以快閃式(flash)類比至數位轉換器為代表，這種轉換器，可以達到很快的
操作速度[1][2]。而管線式的類比至數位轉換器，大多使用二進位搜尋(binary search)的演算
法。這種類型的類比至數位轉換器包含管線式類比至數位轉換器(pipelined ADC)、漸近式類
比至數位轉換器 (successive approximation ADC) 與二進位搜尋類比至數位轉換器
(binary-search ADC)。每一個應用規格，都有最適用的類比至數位轉換器架構。 
 在通訊方面，最常使用的，就是快閃式數位轉換器。以單一類比至數位轉換器而言，
快閃式類比至數位轉換器仍是目前操作速度記錄的保持者。但是透過大量的時間交錯式
(time interleaving)處理，目前的漸近式類比至數位轉換器，可以達到極高的速度，24 GS/s 
[3]。快閃式類比至數位轉換器，如圖一所示，能將類比訊號在一個周期內解為數位碼，比
較起其他的管線式架構，沒有延遲(latency)的問題，很適合用在需要回授的高速電路中。快
閃式類比至數位轉換器遇到的困難，主要是其元件數會隨著解析度有指數式的成長。一旦
解析度超過 6 位元，快閃式類比至數位轉換器就有功率消耗過大與晶片面積過大的問題。
快閃式類比至數位轉換器常用的電路技巧包含了內插法(interpolation)、電阻平均網路
(resistive averaging network)與偏移校正(offset calibration)。 
2N-1 to N
Encoder
Comp 2N-1
Comp 2N-2
Comp 2N-3
Comp 1
…
Vref+
Vref-
Quantizer
Vin Vout
 
圖一、快閃式類比至數位轉換器示意圖 
 內插法的的示意圖如圖二所示，目的在於減少所需的元件數。透過少數的線性前置放
大器(preamplifier)就產生二倍，或者是更多的訊號給後級電路使用。透過減少元件數目，來
達到節省功率消耗與晶片面積的目的。而圖三所顯示的電阻平均網路是一個相當成熟的技
巧，主要目的為提昇差動電路的精確度。透過平均電阻將在同一陣列的比較器或前置放大
器聯結在一起，一個比較器或前置放大器的精確度，將不再由單一個放大器所決定，而是
一個放大器附近的放大器也會共同決定。這個技巧可以有效的抑制因為製程漂移所引起的
隨機偏移(random offset)。但是為了維持邊界條件(boundary condition)，必需加入額外的放大
器，這會導致不必要的晶片面積與功率消耗的浪費。 
 
 6
  
(2) 高速「逐漸逼近暫存式」類比至數位轉換器之研製： 
 傳統的 SAR ADC 有許多架構上的缺點，所以在應用上受到很大的限制，主要應用在
低速、中高解析度的規格範圍[8][9]。目前有相當多研究致力改善傳統 SAR ADC 架構上的
缺點，使 SAR ADC 能有更廣泛的應用。茲將文獻上所提出的數種技術分別論述如下：  
(2-1)非同步逐漸逼近暫存式類比至數位轉換器(Asynchronous SAR ADC)[10] 
傳統的 SAR ADC，每個時脈週期只能解 1 bit 的資料，對於一 N bit 的電路而言，
則需要 N+1 個時脈週期才能產生一筆資料(其中一個時脈週期是用來取樣訊號)，通常
需要額外的倍頻電路來提供所需的高頻時脈，對系統整合設計而言，無疑是一大負
擔。若電路內部能自己產生所需的非同步時脈(asynchronous clock)，讓取樣頻率可以
和外部時脈的速度同步，如此一來就不需要額外的倍頻電路。 
(2-2)被動電荷平均逐漸逼近暫存式類比至數位轉換器(Passive charge sharing SAR 
ADC)[11][12] 
有別於傳統利用電壓或電流方式，作為比較器比較的參考量，被動電荷平均的 SAR 
ADC 主要的概念是利用電荷的觀點，根據比較器兩端所存的電荷量來決定相對應的
數位碼。另外，SAR ADC 一直有訊號取樣時間過短的問題，由於取樣時間僅佔 1/(N+1)
的資料週期時間，要在如此短暫的時間內取樣高速的訊號，不論取樣頻寬或線性度都
會受到相當大的影響。而被動式電荷平均的架構可以解決這樣的問題，主要的概念是
利用一個追蹤電容(track capacitor)，在逐漸逼近的 N 個時脈週期，先作追蹤取樣的動
作，等到取樣的時脈週期時，再與取樣電容做電荷平均的動作，因此，不論是電路的
取樣頻寬或線性度都可以獲得大幅度的提昇。 
(2-3)非二進制逐漸逼近暫存式類比至數位轉換器(Nonbinary SAR ADC)[13][14] 
為了降低功率消耗，通常 SAR ADC 內部會避免使用電阻分壓形式的 DAC，而採
用電容分壓方式產生所需的參考電壓值。然而，電容分壓式的 DAC 穩定時間較長，
其穩定時間隨著所需解析度提高而增加，因此相當不利於高速的操作。非二進制的
SAR ADC，不同於利用二的冪次方 Scaling(1 2 4 8 …)的電容陣列，而採用小於二的倍
數做 scaling(例如 1 1.85 1.852 1.853 … )，可使電路具有誤差容忍之特性，不需要等到
電容電壓穩定，就可以先行解下一 bit 的資料，這樣一來可以大大縮短每一時脈週期
的時間，即使仍需要額外的週期來產生 redundant code 以還原出正確的數位碼，但整
體完成一次資料轉換的速度仍然可獲得提昇。 
(2-4) 交 錯 式 逐 漸 逼 近 暫 存 式 類 比 至 數 位 轉 換 器 (Time-interleaving  SAR 
ADC)[14][15][16][17] 
由於單一通道式的 SAR ADC 的操作速度仍然不如 Flash ADC 或 Pipelined ADC，
因此有人利用交錯式的 SAR ADC 來提升電路的操作速度，改善 SAR ADC 操作速度
太慢的缺點，但因為交錯式的 ADC 都會有通道不匹配的問題，所以目前幾乎都是以
低解析度的應用為主，若要用於高解析度的 ADC，則必須要發展數位校正技術，校
正通道不匹配的問題，以提昇整體電路的效能。 
(2-5)降低 DAC 電容切換的功率消耗[17][18] 
SAR ADC 的功率消耗主要有三個來源，分別是比較器、數位控制電路與 DAC 電
路。由於數位控制電路相當簡單，隨著製程技術的進步，數位電路的功率消耗已經可
以降得相當低，但比較器與 DAC 電路分別受限於不匹配(mismatch)及雜訊(KT/C noise)
的考量，所以很難如數位電路般大幅低減少。傳統 DAC 電路的切換機制相當沒有效
率，造成許多不必要的浪費。因此有人分別提出 Split capacitor[17]與 energy-saving [18]
 8
 電流導向式數位至類比轉換器常被用來實現高速資料轉換電路。在先前所發表的高速
電流導向式數位至類比轉換器中[20][21][22][23][24][25][26]，都是使用 PMOS 或是 NMOS
為電流源單元，此電流源單元無法在相同振幅下有效利用功率。在[27]有一種應用於脈衝振
幅調變(Multilevel pulse amplitude modulation, PAM) 發射機中的兩位元數位至類比轉換器
之雙極性電流源單元，此種單元可以在一定的輸出振幅下，只消耗一半的功率消耗，相當
適合於低功率使用。不僅如此，此電流源單元可以提供輸出共模(Common-level)位準為二分
之ㄧ系統供應電壓 (VDD/2)，不像以 PMOS 或是以 NMOS 為電流源單元，其輸出電壓的共
模位準不是小於 VDD/2 就是大於 VDD/2，然而，此次我們所實現的 MB-OFDM 超寬頻收發
機系統的類比電壓共模位準為 VDD/2。因此，若採用傳統的單極性電流源單元的架構，需要
加入額外的電壓位移器(level shifter)來調整輸出電壓的共模位準，這將引入額外的功率消
耗，非線性失真與雜訊。雖然使用雙極性電流源單元的六位元數位至類比轉換器曾發表於
[28]，但此篇僅只有模擬結果，並無實際晶片實現驗證。基於此原因，本研究子題參考過去
的相關文獻，對雙極性電流源單元提出系統的設計方法，包含:如何選擇正確的架構以達到
整體系統效能和功率消耗的妥協，電流源單元電晶體的設計，和許多非理想效應(如 Clock 
feedthrough, Charge injection...等)的考慮，並將之實際下線驗證，以實現出符合 MB-OFDM
超寬頻系統規格並能直接提供 VDD/2 輸出位準且能操作在十三億五百萬次取樣頻率之五位
元數位至類比轉換器 
 
(4) 管線式類比至數位轉換器之簡潔測試輸入訊號開發： 
 基於統計直方圖的方法 (Histogram Based Method) 常用於類比至數位轉換器
(Analog-to-Digital Converter)的線性度測試。此方法必須測試類比至數位轉換器所有數位
碼，並且每個數位碼都需要極多樣本數進行統計，進而得到類比至數位轉換器的線性度表
現。此方法若應用於高解析度類比至數位轉換器的測試，將需要極長的測試時間，這意味
著將需付出極高的測試成本。目前已有許多文獻提出創新的方法以減少類比至數位轉換器
的線性度測試時間，依其方法的核心概念大致可分為兩大類:(1)模型化方法(Model Based 
Method)[29][30][31][32][33]; (2) 特 定 測 試 數 位 碼 測 試 方 法 (Selective Code Based 
Method)[34][35]。 
 模型化方法的核心概念與做法如下：先針對類比至數位轉換器建立一個相對應的模
型，該模型包含數個未知參數，可有效描述類比至數位轉換器的輸入-輸出關係，而後透過
實際量測多組之類比輸入-數位輸出的結果，來解出模型內之未知係數，之後再利用此模型
預測類比至數位轉換器的線性度。由於模型內係數數目遠小於類比至數位轉換器數位碼的
數目，透過此方法只需測試少數數位碼即可，如此將可大幅減少其測試時間。然而，此方
法有其先天的限制，其一，有限的類比至數位轉換器的數位碼解析度(resolution)將造成在計
算模型未知數極大的數值誤差(truncation error)；其二，模型的正確度將嚴重影響線性度測
試的準確度；其三，當類比至數位轉換器有極大的線性度誤差，導致數位碼遺失 (missing 
code)，將無法精確求得模型參數。由於上述的限制，此方法往往很難達到極精準的線性度
測試結果。 
 特定測試數位碼測試方法[34]乃是利用類比至數位轉換器的架構與電路特性，發現電路
的非線性只造成特定數位碼的錯誤，因此只需測試特定的數位碼，其餘數位碼的測試結果
只需按照特定的規則複製已測試之數位碼結果即可。如此，只需測試少數數位碼即可得到
精準的類比至數位轉換器線性度結果。然而，此方法將必須事先知道電路的結構，透過對
於電路架構的了解，方能判定要測試哪些數位碼。 
 文獻[35]為混合上述兩種方法的核心概念所發展出來的技術，一方面針對電路發展出一
 10
這套軟體來設計電路，則使用者的專業知識背景可能需要達到某種程度的電路設計門檻。
因此，要如何避免讓使用者進行繁雜的參數設定並降低軟體的使用門檻，為本研究子題之
主要研究議題。 
 
圖六、NeoCircuit®軟體設定介面 
而在進行實體電路的自動化佈局方面，常用的方法有智識庫法(knowledge-based)與最佳
化法(optimization-based)。在智識庫法[49][50][51][52][53][54]中，主要是由經驗豐富的佈局
工程師來預先建立佈局模板(template)，電路元件在這些模板中已被精心的配置而使得佈局
面積可以更緊密，並且考量了類比電路的特性(例如電路的對稱性、元件匹配等等)，因此可
有效地降低寄生效應及減少電路效能降低之發生機會。而在最佳化法[55][56][57]中，佈局
最佳化的目標是以最小佈局面積或最短繞線等等為目的，然而此種方法通常都忽略了類比
電路的特性，而造成了元件不匹配或產生串音(crosstalk)之類的效應。不過，近年來已有一
些文獻[58][59][60][61]，在最佳化法中考量了類比電路所需求的匹配對稱性質，這使得最佳
化法更具有一般性而可以套用於任何的類比電路。由於本研究子題之電路架構為已知且固
定的類比電路架構，為了追求較佳的佈局品質，因此自動化佈局的方法將以智識庫法為主，
經由實際的類比電路佈局經驗來預先建立佈局模板。 
 因管線式類比至數位轉換器的設計較為複雜，其在自動化設計相關的文獻相當稀少，
以下是針對我們蒐集到的三篇管線式類比至數位轉換器合成方面相關的論文整理如下表： 
 
篇名 A Pipelined ADC Macro Design for Multiple Applications [62] 
合成方式 利用 1. library re-use 和 2. performance driven optimization techniques 來縮短合成時間並達到 power 和 speed的最佳化 
ADC架構 10-bit (採4-2-2-2,第一級可解4-bit,第二級解2-bit,第三.四級以此類推) 
橫向排列, 且有作到自動化佈局 
佈局方式 
 
 
 
 
 
Stage 1  Stage 2   Stage  Stage 4 
 12
四、研究方法、結果與討論 
 於深入探討相關文獻之後，本計畫過去兩年來於高速資料轉換器的設計、測試以及設
計自動化等相關議題之研究方法與成果分述如下： 
(1) 超高速「快閃式」與「二進位搜尋式」類比至數位轉換器之研製： 
 如文獻探討所述，通常類比至數位轉換器的校正電路會使用數位的方式來進行控制。
除了原本的放大器或比較器電路之外，通常必須加入一些額外的電路來實行校正。已經發
表的方法有使用數位至類比轉換器[4]、可變電容陣列 [5]、輔助放大器 [6]與調整參考電壓
[7]來進行數位校正，圖七為其中的二個範例。圖左在前置放大器的輸出掛上數位至類比轉
換器來進行偏移校正；圖右在比較器的輸出掛上可程式化電容陣列(programmable capacitor 
array)來進行校正。但是這二個方法，因為都在電路的輸出端掛載上了電容性負載，因此有
降低電路操作速度的疑慮。 
      
圖七、(左)使用數位至類比轉換器進行校正與(右)使用電容陣列進行校正 
圖八為本研究團隊所提出的校正方法，其主要概念是在電阻性的負載上做出校正，而
非電容性的負載。電阻本身是前置放大器所需的元件，因此不是額外加上去的電路。並且
在校正過程中，電阻並不一定會變大，還是有變小的可能性，因此對操作速度不一定只有
負面的影響。因此本研究團隊所提出的方法，配合快閃式類比至數位轉換器的操作，達到
了很快的操作速度。 
Preamplifier 1                                       Preamplifier 2                      Preamplifier 3
Rcal6
Rcal2
Rcal1 Sw1
Sw2
Sw6
Sw7
Rmain
0.71 kΩ 0.85 kΩ 0.85 kΩ0.71 kΩ 0.85 kΩ 0.85 kΩ
0.95 mA 0.95 mA0.56 mA 0.56 mA
Vbias
Vin+                                               Vref+  Vref- Vin-
Vout
+          -
 
圖八、利用可變電阻性負載進行校正 
圖九是一個採用所提出的數位校正技巧的五位元高速類比至數位轉換器晶片實作的照
相與電路配置。圖十所顯示的是此一實作晶片量測所得的靜態特性，可以觀察到，在數位
校正的前後，DNL 與 INL 有明顯的改善。而圖十一所示的，是在 3.2GS/s 的時候，所量得
的動態特性:包含 SFDR 與 SNDR。在這個圖中，同樣可以發現 SFDR 與 SNDR 在線性度校
正之後的改善。可以證明了，一旦線性度得到改善，在高頻時的效能，同樣會得到提昇。
於快閃式類比至數位轉換器校正技術研發的相關成果已投稿論文並被接受發表
[65][66][67]。 
 14
類比至數位轉換器，使用了多達了 36 個子類比至數位轉換器[71]。但隨之而來的，是單一
的類比至數位轉換器之間的不匹配問題，如不同路徑間的偏移、增益與時序上的不匹配。
要消除這些不匹配，得透過後製處理(post-processing)或是校正技巧，將會導致成本的增加
與設計上的困難。 
介於快閃式類比至數位轉換器與漸近式類比至數位轉換器之間，還有一種較少使用於
現今應用的類比至數位轉換器轉換器架構:二進制搜尋類比至數位轉換器(binary-search 
ADC)。二進制搜尋類比至數位轉換器是快閃式類比至數位轉換器過渡到漸近式與管線式類
比至數位轉換器的架構。它使用了類似於後二者的二進制搜尋法。先決定輸入訊號，與二
分之一參考電位的關係。接下來，再決定其於四分之一或四分之三參考電位的關係，之後
以此類推。在這種架構中，第一級需要一個比較器，第二級需要二個比較器，而到了第三
級，則是四個比較器。一個 N 位元的二進制搜尋類比至數位轉換器，需要 2N-1 個比較器，
這一點類似於快閃式類比至數位轉換器;同時它也需要 N 個時脈來完成一次的轉換，這一個
特性，則是類似於漸近式與管線式類比至數位轉換器。傳統上，這個架構有快閃式類比至
數位轉換器面積過大與輸入負載過大的問題，而同時需要多個時脈來完成一次轉換，這樣
的特性，使得它雖是一個可以實現的架構，但是卻很少在實際的應用中出現。但是另一方
面來想，雖然一個 N 位元的二進制搜尋類比至數位轉換器，需要 2N-1 個比較器，但在一次
的轉換之中，只有 N 個比較器進行運作，也因此，它的功率消耗，是接近於一個 N 位元的
漸近式類比至數位轉換器。而又因為它的操作，可以連續的進行。例如說，當第一級的結
果得知之後，就能驅動第二級比較器的運作。相對而言，現今的漸近式類比至數位轉換器，
當一個比較結束之後，必須要等到邏輯電路與數位至類比轉換器準備好下一級所需的參考
電壓之後，才能再開始下一個比較。由此考慮，在同樣的功率消耗之下，二進制搜尋類比
至數位轉換器可以達到比漸近式類比至數位轉換器更快的操作速度。圖十二所顯示的，即
是一個 3 位元的傳統式的二進制搜尋類比至數位轉換器。 
Vin
Vclk
>
Comp (4/8)   
<
>
Comp (6/8)   
<
>
Comp (2/8)   
<
>
Comp (7/8)   
<
>
Comp (5/8)   
<
>
Comp (3/8)   
<
>
Comp (1/8)   
<
 
圖十二、傳統式的二進制搜尋類比至數位轉換器 
基於這種概念，在 ISSCC 2008 年所提出的一個非同步六位元二進制搜尋類比至數位轉
換器[72]，在僅消耗約一百微瓦的情況下，可以操作在 150~200MS/s 的速度，達到了相當
驚人的能量使用效率。但是這種類比至數位轉換器架構上的問題，意即元件數目與大輸入
負載的問題，依然沒有得到解決。在 ISSCC 2009，本研究團隊提出了一種改良式的二進制
搜尋類比至數位轉換器，如圖十三所示。在這個二進制搜尋類比至數位轉換器中，解析度
與比較器的數目為一線性關係。一個 N 位元的改良式類比至數位轉換器僅需要 2N-1 個比較
器。這個改良式的架構解決了設計的複雜度與輸入負載過大的問題。同時又保留了比漸近
類比至數位轉換器還要快速的優點。 
 16
0 100 200 300 400 500 600 700 80015
20
25
30
35
40
Input Frequency (MHz) @ 800 MS/s
SF
D
R
 &
 S
N
D
R
 (d
B
)
SFDR
SNDR ENOB=4.40bit, ERBW=700MHz
 
圖十六、二進制搜尋類比至數位轉換器的動態特性 
表一、與其他高速類比至數位轉換器的比較 
65 nm
2.8
5
36
SAR
197
125
4.60
0.25
1.2
0.8
Ginsburg
ISSCC’08
0.0180.0550.090.0170.0310.06Area (mm2)
90 nm
5
1
Folding
50
878
4.67
1.75
2.2
1
BSTwo-StepSARFlashSARArchitecture
0.13 μm
6
2
220
4000
5.36
0.6
5.3
1.2
Chen
ISSCC’06
90 nm
5
1
150
2000
4.85
1.75
7.6
1
Vebruggen
VLSI’08    ISSCC’08
0.13 μm
6
2
871
400
5.52
1.25
32
1.2
Cao
ISSCC’08
116
700
4.40
0.8
1.97
1
90 nm
7
1
10.4
270
6.40
0.15
0.133
1
Van der Plas
ISSCC’08
Power (mW)
Sampling (GS/s)
ERBW (MHz)
65 nm
5
1
This Work
ISSCC’09
Resolution (bit)
Technology
Channel No.
FOM (fJ/conv.-step)
ENOB (bit)
Supply Voltage (V)
Specification (Unit)
 
 
(2) 高速「逐漸逼近暫存式」類比至數位轉換器之研製： 
 於逐漸逼近暫存式類比至數位轉換器的研發，們提出的轉換器架構如圖十七所示，本
電路大略可分為幾個方塊：取樣電路(S/H)、比較器(Comparator)、數位至類比轉換器(DAC)、
數位控制邏輯(Digital Control Logic)。 
SAR 
Logic
Clk_in
Digital 
Output
Ci=2Ci+1, i=1~8, C9=C10
10
Bootstrapped 
Switch
Vref
C8 C9 C10
S9pS8p
C7C6C5C4C3C2C1
S7pS6pS5pS4pS3pS2pS1p
Vref
S9nS8nS7nS6nS5nS4nS3nS2nS1n
Vip
Vin
C8 C9 C10C7C6C5C4C3C2C1
 
圖十七、所提出的 SAR ADC 架構圖 
   此電路操作的原理簡介如下，首先在取樣週期，電容的上板(top plate)經由 boostrapped 
switch 進行訊號取樣的動作，同時電容的下版(bottom plate)會重置(reset)到正參考電位
(Vref)，等取樣完成後，接著比較器(comparator)可以先做第一次的比較，而不需要先切換數
位至類比轉換器(DAC)。根據比較器的結果決定哪一邊的電容由正參考電位切換至負參考
電位(gnd)，而另一邊的電容則維持不變，等 DAC 穩定後，比較器就可以再進行下一次的
比較，重複同樣的方法，我們可以得到所需的 10 位元數位碼。 
    當電壓在逼近時，在我們所提出的方法電容只需要做下切的動作而不需要上切，對於相
 18
 
 
圖十九、與文獻上其他方法所消耗能量的比較 
    圖二十為電路實作的晶片圖，電路核心面積為300μm × 250μm。在供應電壓為1.2V和
取樣頻率為50MS/s的條件下，當輸入頻率為低頻2MHz時，量測到的SNDR與SFDR各別為
52.8dB和67.7dB，ENOB為8.48bit。當取樣頻率為50MHz且輸入頻率為高頻20MHz時，SNDR
與SFDR各別為52.2dB和63.9dB，ENOB為8.38bit，取32768點作FFT所得之頻譜如圖二十一
所示。 
 
圖二十、電路實作晶片圖 
 
圖二十一、量測所得的輸出 FFT 結果 (fin=20MHz @ 50MS/s) 
    圖二十二為取樣頻率固定為50MS/s時，在不同輸入訊號頻率情況下所量得的動態效能
(SNDR與SFDR)，電路的有效的訊號頻寬(ERBW)為100MHz。 
 20
表二為此逐漸逼近式類比至數位轉換器之量測規格表。電路的操作速度可達到
50MS/s，功率消耗僅 0.92mW，等效的 FOM 為 52fJ/Conversion-step，實作量測結果顯示，
我們所提出的 DAC 電容切換機制，的確能夠有效降低電路的功率消耗，不論在晶片面積或
功率消耗，也都比傳統上採用管線式架構的類比至數位轉換器來的優異。於逐漸逼近暫存
式類比至數位轉換器研發的相關成果已投稿論文並被接受發表[75][76]。 
 
(3) 超高速「電流導向式(Current Steering)」數位至類比轉換器之研製： 
 於此一子題的研發，我們採用之數位至類比轉換器架構圖如圖二十四所示。為達到效
能和複雜度的平衡，此架構選擇混合編碼式的方式來實現。經過複雜度和效能的分析，我
們採用三位元溫度計編碼，及二位元二進位權重編碼來完成此五位元數位至類比轉換器。
此轉換器操作動作如下，一開始五個二進位權重編碼位元輸入後，先經過正反器陣列 
( Flip-flop array)進行同步，前面三個最高有效位元 (Most significant bit, MSB)位元經過一個
三對七解碼電路轉成七個差動式溫度計編碼信號，後面兩個最低有效位元 (Least significant 
bit, LSB)為二進位權重編碼經過相等的延遲路徑，再經過抑制突波電路 (De-glitch latches)
進行最後的同步來驅動電流源的開關，將正確的電流信號輸出，經過電阻性負載產生想要
的電壓。 
C
lo
ck
bu
ffe
r
Th
er
m
om
et
er
 
cu
rr
en
t c
el
ls
B
in
ar
y
cu
rr
en
t c
el
ls
bi
as
7
7_
2
2_
Th
e 
fli
p-
flo
p 
ar
ra
y
5
Iout+
Iout-
digital
analog
clock
3-
7 
de
co
de
r
D
um
m
y 
de
co
de
r D
e-
gl
itc
h 
la
tc
he
s7
22
3
 
圖二十四、電流導向式數位至類比轉換器架構圖 
 在電流導向式數位至類比轉換器中，如何設計電流源單元的電晶體是最重要的。此設
計流程如圖二十五所示，先決定數位至類比轉換器的 INL yield，然後經過蒙地卡羅分析求
出電流源電晶體所能容忍的誤差，再配合製程參數 Aβ，AVT，和電流源電晶體的閘極過驅
動電壓 (gate overdrive voltage)，利用下面公式[26] 
2
2 2
min 2
41( ) [ ] ( )
2 ( )
VT I
GS T
AWL A
V V Iβ
σ⋅= + −  
求出電流源電晶體所需最小面積需求。之後，由最大額定輸出電流，來決定每個電流源電
晶體須提供多少輸出電流。電流源電晶體的輸出阻抗與其動態特性有相當大的關係，其輸
出阻抗要滿足下面公式的要求，才能有好的動態特性[77]  
2 2
l
2 2
14 16 g
3
3 2
imp imp
imp
g N g N
IMD
g N
+=
  
 22
億五百萬次取樣頻率時，輸出頻率由直流到奈奎斯頻率的無雜訊動態範圍都大於 30 dB。由
圖三十的量測結果顯示，此轉換器即使操作在十五億次取樣頻率時，輸出頻率為七億四百
萬赫茲的輸出頻率時，無雜訊動態範圍都大於 30 dB。證明此轉換器有相當良好的動態特
性，足以滿足超寬頻系統的應用。表三為此電流導向式數位至類比轉換器量測結果效能列
表。 
 綜合言之，此轉換器在靜態效能和動態效能方面都有相當優異的量測結果，不僅可以
滿足超寬頻系統的應用，且也相當適用應用於其他個人無線網路系統中的轉換器，且由於
使用雙極性電流源單元，降低一半輸出級功率消耗，故在功率消耗上也相當具有競爭優勢。
於此一子題相關的研發成果已投稿論文並被接受發表[78]。 
0 10 20 30-0.1
-0.05
0
0.05
0.1
D
N
L 
(L
SB
)
DAC input code  
圖二十七、差分非線性誤差 
0 10 20 30-0.1
-0.05
0
0.05
0.1
IN
L 
(L
SB
)
DAC input code  
圖二十八、積分非線性誤差 
0 0.1 0.2 0.3 0.4 0.50
10
20
30
40
Normalized frequency (fs/fc)
SF
D
R
 (d
B
)
Measurement of DAC
 
 
1.35 GSPS
 
圖二十九、無雜訊動態範圍對輸出頻率之圖形 
 24
MDAC)產生相對應的殘值訊號(Residue Signal)，每級殘值訊號將傳到後級電路做相同的訊
號處理，每級電路同時動作，如此可達到高速的電路操作，每級電路所解析出之量化數位
碼將透過後端數位電路進行時序同步和數位錯誤校正，如此將可還原完整 N 位元數位輸出。 
一般而言 MDAC 大多採用高精確度之切換電容式電路與以實現，在電路中存在多誤差
來源，其中最關鍵的誤差來源可羅列如下：  
¾ 增益誤差 
 電容不匹配 
 有限運算放大器增益 
 有限運算放大器頻寬 
¾ 偏移誤差 
 運算放大器偏移誤差 
 比較器偏移誤差 
 開關相關偏移誤差 
在管路式類比至數位轉換器中，MDAC 的增益誤差對於電路線性度影響是最為關鍵
的。雖然偏移誤差雖然不至於影響電路的線性度，卻可能會對所提出之線性度測試方法準
確度造成嚴重影響，為此計劃子題將提出一個簡單數位輔助測試電路予以解決(後述)。 
圖三十二(a)為 1.5-bit/stage 架構之管路級的轉換曲線，其中虛線為理想曲線而實線為有
電容不匹配的情況(此時為 Cs<Cf)並且運算放大器增益不足的情況，造成轉換曲線的斜率小
於理想曲線的斜率。假設一個 N 位元的管路式類比至數位轉換器，只有第一級管路級存在
如上述之增益誤差，而後級電路都為理想狀況，則其類比至數位轉換器的實際轉換曲線如
圖三十二(b)所示，其中虛線為第一級管路級為理想電路的情況。從圖三十二(b)可以發現在
符合第一級管路級的轉換點處的數位碼有極大的不連續情況，這是由第一級管路級的增益
誤差所造成，其數位碼是在 3/8×2N 和 5/8×2N附近，而其餘數位碼將感受到相同的增益。 
2N
(3/8)x2N
(5/8)x2N
+Vref-Vref
-Vref
+Vref
C
Dout=00 Dout=10Dout=01
0
Vin
Digital 
output
((5/8)x2N)th
(b)
((3/8)x2N)th
Ideal 
Non-ideal
-1/4Vref +1/4Vref
-1/4Vref +1/4Vref-Vref Vref
2N-1
0
(a)
A
B
Vin
Vout
 
圖三十二、(a) 1.5-bit/stage 架構之管路級的轉換曲線 (b) N 位元管路式類比至數位轉換器的
轉換曲線 
基於上述觀察，當輸入為斜坡(ramp)訊號時，利用數位碼密度的原理，若已知每個輸
出數位碼所對應的理想出現次數，在只有第一級管路級有增益誤差時，只需量測 3/8×2N、
(3/8×2N+1)、5/8×2N和(5/8×2N+1)數位碼的個數(這些數位碼稱之為轉態碼(transition code))，
其餘數位碼因為都感受到相同的增益係數(G)，所以其個數分佈將會相同。因此，只需選一
個數位碼量測其個數即可，其餘未量測之數位碼個數只需複製其值即可。一旦每個數位碼
 26
當管路式類比至數位轉換器採用數位錯誤校正技術時，電路中的任何的偏移量均可大
幅被容許，圖三十四分別為受到比較器偏移電壓和運算放大器偏移電壓所影響的
1.5-bit/stage 架構的 MDAC 轉換曲線，由圖中可以發現比較器偏移電壓將會使轉態點左右
偏移，而曲線其餘部分不受影響，而運算放大器偏移電壓則會使整條曲線上下移動，然而
轉態點將不受影響，只要曲線輸出不超過電路定義的訊號範圍(±VREF)，任何的偏移量都可
利用簡單的數位電路予以校正並可被容許，並不會對電路造成額外的線性度誤差，因此，
在 1.5-bit/stage 架構中最大可容許的偏移量誤差可達±1/4VREF。另外值得注意的是，在曲線
的最左跟最右電壓是有可能因為運算放大器偏移電壓而超出電路的訊號範圍，但是，這可
視為整體管路式類比至數位轉換器的偏移量，故只需縮小輸入訊號大小即可避免 MDAC 輸
出超出電路範圍。 
+VREF  -VREF
-VREF
+VREF
0
-VREF/4 VREF/4 (VIN)
(a) 
+VREF  -VREF
-VREF
+VREF
0
-VREF/4 VREF/4 (VIN)
 
(b) 
圖三十四、(a)(b)分別為1.5-bit/stage架構之管路級受到比較器偏移誤差和運算放大器偏移誤
差的轉換曲線 
圖三十五為考慮第一級管路級有增益誤差和不同比較器偏移誤差的情況，可以發現不
同的比較器偏移誤差將會使 DNL 的最大值發生偏移，這主要原因在於比較器偏移誤差將會
偏移每級管路級的轉態點，其將導致因該級管路級的增益誤差所發生的線性度誤差發生在
不同的轉態碼上。由於在 1.5-bit/stage 架構可容許極大的偏移量，轉態碼將會漂移極多；且
由於偏移量是隨機分布的，因此，若不加入任何偵測機制將很難預測符合每級管路級的轉
態碼，一旦轉態碼預測錯誤，將會嚴重影響所提出的線性度測試方法的準確度。 
100 200 300 400 500 600 700 800 900 1000-1
0
1
DNL for positive gain error in stage1 (both 0 comparator offsets)
DN
L (
LS
B)
100 200 300 400 500 600 700 800 900 1000-1
0
1
DNL for positive gain error in stage1 (both 0.1Vref comparator offsets)
DN
L (
LS
B)
100 200 300 400 500 600 700 800 900 1000-1
0
1
DNL for positive gain error in stage1 (both -0.1Vref comparator offsets)
code
DN
L (
LS
B)
 
圖三十五、1.5-bit/stage架構之10位元管路式類比至數位轉換器在有增益誤差且有比較器漂
移誤差時的DNL，其中三個圖為不同比較器偏移誤差所造成的DNL的情況。 
為了能簡單準確偵測出每級管路級的轉態碼，本計劃子題提出一個簡單輔助測試的數
位電路，圖三十六為所提出之數位輔助測試電路，該電路為應用於10位元管路式類比至數
位轉換器，其架構包含8級1.5-bit/stage管路級1級2位元快閃式類比至數位轉換器。此數位輔
 28
¾ 完整線性度測試方法之流程 
 基於上述的討論，所提出的線性度方法的流程可歸納為下述步驟: 
(a) 利用圖三十六之數位輔助測試電路依序偵測出符合每級管路級的轉態碼。 
(b) 從第一級管路級的轉態碼開始挑選，倘若有數位碼遺失的狀況必須多取幾個數位碼
與以測試，依序往後級挑選其轉態碼，必須注意避免選取和前級重複的轉態碼，並
且該級若有多個轉態數位碼，必須選取成對的數位碼。 
(c) 輸入多個短但其斜率相同的斜坡訊號，測試所選取的轉態碼的數目，藉此估計出其
餘未測試的數位碼的數目，再利用式(1)進行 DNL 和 INL 的計算。 
¾ 模擬結果 
為了驗證所提方法的有效性，利用 Matlab 建立管路式類比至數位轉換器的行為模型，
採用提出的方法和傳統基於統計直方圖的方法進行 INL/DNL 的計算，並對其結果進行比
較。在這邊使用具數位校正技術的 10 位元管路式類比至數位轉換器做為測試對象，其架構
包括 8 級管路級和最後一級 2 位元快閃式類比至數位轉換器，電路的參考電壓(VREF)設為
1V，如此比較器的漂移電壓可高達 250mV。每級管路級的運算放大器的增益均設定為 60 dB
而比較器漂移電壓亦均設定為 100 mV，而第一級和第二級管路級的 Cs/Cf 分別設定為 1.002
和 1.004，其餘幾級管路級的 Cs/Cf 均假設為 1。輸入測試訊號使用斜坡訊號，其每個數位
碼的數目假設為 100。 
Max=0.229 Lsb
Min=-0.500 Lsb
Max=0.227 Lsb
Min=-0.507 Lsb
Max=0.013 Lsb
Min=-0.020 Lsb
100 200 300 400 500 600 700 800 900 1000
-0.4
-0.2
0
0.2
DNL from Histogram Based Method
LS
B 
@
 1
0-
b 
le
ve
l
100 200 300 400 500 600 700 800 900 1000
-0.4
-0.2
0
0.2
DNL from Reduced Code Based Method (With DfT Circuit)
LS
B
 @
 1
0-
b 
le
ve
l
100 200 300 400 500 600 700 800 900 1000
-0.02
-0.01
0
0.01
DNL difference
indices of ADC output codes
LS
B
 @
 1
0-
b 
le
ve
l
 
(a) 
Max=0.585 Lsb
Min=-0.600 Lsb
Max=0.552 Lsb
Min=-0.684 Lsb
Max=0.101 Lsb
Min=-0.002 Lsb
100 200 300 400 500 600 700 800 900 1000
-0.5
0
0.5
INL from Histogram Based Method 
LS
B 
@
 1
0-
b 
le
ve
l
100 200 300 400 500 600 700 800 900 1000
-0.5
0
0.5
INL from Reduced Code Based Method (With DfT Circuit)
LS
B 
@
 1
0-
b 
le
ve
l
100 200 300 400 500 600 700 800 900 1000
0
0.05
0.1
INL difference
indices of ADC output codes
LS
B 
@
 1
0-
b 
le
ve
l
 
(b) 
圖三十八、分別使用基於統計直方圖的方法和傳統減少數位碼方法搭配數位輔助測式電路
的 10 位元管路式類比至數位轉換器之模擬 DNL/INL。 
 30
     ( )PM spec specC PM PM PM= −  
     ( )SR spec specC SR SR SR= −  
其中α1、α2、α3、α4 與α5 是可調整的權重值，Pd、A0、f0、PM 與 SR 分別代表某一個設計
點的功率消耗、電壓增益、單位增益頻寬、相位邊限與迴轉率，Pdmax是最大功率消耗之限
制值， 1A0_spec、f0_spec、PMspec與 SRspec代表所需求的規格值。上式之成本函數可再加入其他
的規格項目來做延伸，以符合更多的設計需求。而根據模擬退火法的定義，電路在進行最
佳化設計的過程中，若設計點可以讓上式之成本函數值愈小的話，則代表此設計點愈接近
最佳設計點。 
 在實體電路的自動化佈局方面，由於我們所採用之電路架構為已知且固定的類比電路
架構，為了追求較佳的佈局品質，我們經由實際的類比電路佈局經驗來預先建立佈局模板，
然後程式將會依照此模板自動地產生電路佈局。在我們的研究方法中，自動化佈局的程序
分為三個階段。第一個階段是產生基本佈局區塊，這個階段針對需要匹配的電路元件來產
生具匹配性質的佈局區塊。我們將電晶體匹配元件分為三個種類，如圖四十所示，一種是
只有源極端互相連接，一種是閘極與源極端分別互相連接，另一種則是只有閘極端互相連
接，程式會依據電晶體的匹配方式來產生相應之匹配佈局區塊。而對於需匹配的被動元件
(例如電阻或電容)，我們則利用小單位元件之佈局，來構成互相匹配的佈局區塊，如圖四十
一所示即為匹配的電容元件之佈局區塊。而針對每一種基本佈局區塊則會再個別加上額外
佈局(dummy cell)來防止蝕刻效應(etching effect)，並且使用防護圈(guard ring)來防止雜訊干
擾。第二個階段是將基本佈局區塊進行對稱式擺放，以產生完全對稱之電路佈局。我們針
對電路架構預先建立對稱式的佈局模板，程式將會依據此佈局模板來進行基本佈局區塊之
擺放。以兩級式全差動運算放大器(two-stage fully-differential op-amp)為例，我們所預先建
立的對稱式佈局模板如圖四十二所示。最後一個階段則是進行佈局繞線，由於我們預先建
立了佈局模板，因此繞線部分只是進行點對點的連接，不需要進行複雜的繞線程序。 
 
M2M1 M2M1M1 M2
 
圖四十、三種不同連接方式的電晶體匹配元件 
CC1 CC2 CC1 CC2
CC2 CC1 CC2 CC1
CC1 CC2 CC1 CC2
 
圖四十一、電容元件之匹配佈局方式 
 32
 
圖四十三、典型管線式類比至數位轉換器的電路架構 
 
圖四十四、Flip-around S/H circuit 
 
圖四十五、MDAC circuit in the 1.5-bit/stage architecture 
    圖四十六是管線式類比至數位轉換器自動化合成軟體採用的設計流程。當軟體開始執
行時，會先讀入使用者所選定的製程和偏壓條件來設計可讓全部子電路共用的偏壓電路，
若是可以設計出可穩定操作的偏壓電路，才會繼續下一個設計流程，否則軟體會強制結束
設計流程。在確定並也產生出可操作的偏壓電路後，接下來程式會根據使用者輸入的類比
至數位轉換器規格參數，如操作頻率、解析度、輸入/輸出訊號範圍等，依據已推導出來的
經驗公式來計算出各個子電路所需的規格，並根據推出的規格來設計各個子電路。當全部
的子電路都設計完成後，並將子電路整合成完整的管線式類比至數位轉換器電路。由於軟
體的設計方式是以經驗公式為依據去推出規格並設計子電路，而這種設計方式雖可以大幅
縮短設計時間，但是並無法確保設定出來的類比至數位轉換器一定能達到使用者輸入的規
 34
化程式快速設計出效能可接受的管線式類比至數位轉換器。本子題相關的研發成果已投稿
論文並被接受發表[88][89]。 
表五、管線式類比至數位轉換器的自動化設計結果 
 0.13-μm 0.18-μm 0.35-μm 0.18-μm 
Power Supply 1.2 V 1.8 V 3.3 V 1.8 V 
Sampling Rate 80 MHz 50 MHz 40 MHz 10 MHz 
Resolution 8 8 8 10 
Input-Signal Swing 1.2 V 2 V 4 V 2 V 
Synthesis Time 21 min. 14 min. 28 min. 30 min. 
Input-Signal Frequency 20 MHz 12.5 MHz 10 MHz 2.5 MHz 
SNDR 49.3 dB 49.14 dB 49.44 dB 61 dB 
 
 36
六、相關文獻 
[1] Ying-Zu Lin, Soon-Jyh Chang and Yen-Ting Liu, “A 5-bit 4.2-GS/s Flash ADC in 0.13-um 
CMOS Process,” IEICE Transactions on Electronics, vol.E92-C, no.2, pp.258-268, Feb. 
2009. 
[2] Michael Choi, Jungeun Lee, Jungho Lee, and Hongrak Son, “A 6-bit 5-GSample/s Nyquist 
A/D Converter in 65nm CMOS,” IEEE Symp. on VLSI Circuits Dig. Tech. Papers, pp. 
16-17, Jun. 2008. 
[3] Peter Schvan, Jerome Bach, Chris Falt, Philip Flemke, Robert Gibbins, Yuriy Greshishchev, 
Naim Ben-Hamida, Daniel Pollex, John Sitch, Shing-Chi Wang, John Wolczanski, “A 
24GS/s 6b ADC in 90nm CMOS,” IEEE ISSCC Dig. Tech. Papers, pp. 544-545, Feb. 2008. 
[4] S. Park, Y. Palaskas and M. P. Flynn, “A 4GS/s 4bit flash ADC in 0.18um CMOS,” IEEE 
ISSCC Dig. Tech. Papers, pp. 570-571, Feb. 2006. 
[5] G. Van der Plas, S. Decoutere and S. Donnay, “A 0.16pJ/conversion-step 2.5mW 1.25GS/s 
4b ADC in a 90nm digital CMOS process,” IEEE ISSCC Dig. Tech. Papers, pp. 566-567, 
Feb. 2006.  
[6] P. M. Figueiredo, P. Cardoso, A. Lopes, C. Fachada, N. Hamanishi, K. Tanabe, and J. Vital, 
“A 90nm CMOS 1.2V 6b 1GS/s two-step subranging ADC,” in ISSCC Dig. Tech. Papers, 
pp. 568-569, Feb. 2006. 
[7] S. Park, Y. Palaskas, A. Ravi, R. E. Bishop and M. P. Flynn, “A 3.5 GS/s 5-b flash ADC in 
90 nm CMOS,” IEEE Custom Integrated Circuits Conf., pp. 489–492, Sep. 2006. 
[8] G. Promitzer, “12-bit Low-Power Differential Switched Capacitor Non-calibrating 
Successive Approximation ADC with 1 MS/s,” IEEE J. Solid-State Circuit, vol. 36, no.7, 
pp.1138-1143, July 2001. 
[9] J. Sauerbrey, D. Schmitt-Landsiedel, and R. Thewes, “A 1.5-V 1-uW successive 
approximation ADC,” IEEE J. Solid-State Circuits, vol 38, no. 7, pp. 1261-1265  July 
2003. 
[10] S. W. M. Chen and R. W. Brodersen, “A 6-bit 600-MS/s 5.3-mW Asynchronous ADC in 
0.13-μm CMOS,” in IEEE ISSCC Dig. Tech. Papers, Feb. 2006, pp. 574-575.  
[11] J. Craninckx and G. Van der Plas, “A 65fJ/Conversion-Step 0-to-50MS/s 0-to-0.7mW 9b 
Charge-sharing SAR ADC in 90nm Digital CMOS,” in IEEE ISSCC Dig. Tech. Papers, Feb. 
2007, pp. 246-247  
[12] V. Giannini, P. Nuzzo, V. Chironi, A. Baschirotto, G. Van der Plas, J. Craninckx, “An 
820µW 9b 40MS/s Noise-Tolerant Dynamic-SAR ADC in 90nm Digital CMOS,” in IEEE 
ISSCC Dig. Tech. Papers, Feb. 2008, pp. 238-239. 
[13] F. Kuttner, “A 1.2-V 10-b 20-Msample/s nonbinary successive approximation ADC in 
0.13-μm CMOS,” in IEEE ISSCC Dig. Tech. Papers, Feb. 2002, pp. 176-177. 
[14] S. M. Louwsma, A. J. M. van Tuijl, M. Vertregt and B. Nauta, “A 1.35 GS/s, 10 b, 175mW 
Time-Interleaved AD Converter in 0.13 µm CMOS,” IEEE J. Solid-State Circuits, vol. 43, 
no. 4, pp. 778-786, April 2008. 
[15] Z. Cao, S. Yan, and Y. Li, “A 32mW 1.25GS/s 6b 2b/step SAR ADC in 0.13μm CMOS,” in 
IEEE ISSCC Dig. Tech. Papers, Feb. 2008, pp. 542-543. 
[16] B. P. Ginsburg and A. P. Chandrakasan, “Highly interleaved 5b 250MS/s ADC with 
 38
[33] Z. Yu, D. Chen, and R. Geiger, “Pipeline ADC linearity testing with dramatically reduced 
data capture time,” IEEE International Symposium on Circuits and Systems, vol.1 1999, pp. 
792–795. 
[34] S. Goyal, A. Chatterjee, “Linearity testing of A/D converters using selective code 
measurement,” Journal of Electronic Testing, pp. 567–576, 2008. 
[35] H. Xing, D. Chen, R. Geiger, and L. Jin, “System identification-based reduced-code testing 
for pipeline ADCs’ linearity test,” IEEE International Symposium on Circuits and Systems, 
2008, pp. 2402–2405. 
[36] S. H. Lewis and P. R. Gray, “A pipelined 5-Msample/s 9-bit analog-to-digital converter,” 
IEEE J. Solid-State Circuits, vol. 22, pp. 954 - 961, Dec. 1987. 
[37] T. B. Cho and P. R. Gray, “A 10 b 20 Msample/s, 35 mW pipeline A/D converter,” IEEE J. 
Solid-State Circuits, vol. 30, pp. 166 - 172, Mar. 1995. 
[38] B. G. Lee, B. M. Min, G. Manganaro, and J. W. Valvano, “A 14b 100MS/s pipelined ADC 
with a merged active S/H and first MDAC,” ISSCC Dig. Tech. Papers, Feb. 2008, pp. 
248-249. 
[39] Y. Chiu, P. R. Gray, and B. Nikolić, “A 14-b 12-MS/s CMOS pipeline ADC with over 
100-dB SFDR,” IEEE J. Solid State Circuits, vol. 39, pp. 2139-2151, Dec. 2004. 
[40] H. Y. Koh, C. H. Sequin, and P. R. Gray, “OPASYN: a compiler for CMOS operational 
amplifiers,” IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst., vol. 9, pp. 113-125, Feb. 
1990. 
[41] P. C. Maulik and L. R. Carley, “Automating analog circuit design using constrained 
optimization techniques,” in Proc. IEEE/ACM Int. Conf. CAD, 1991, pp. 390-393. 
[42] E. S. Ochotta, R. A. Rutenbar, and L. R. Carley, “Synthesis of high-performance analog 
circuits in ASTRX/OBLX,” IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst., vol. 15, 
pp. 273-294, Mar. 1996. 
[43] M. del M. Hershenson, S. P. Boyd, and T. H. Lee, “GPCAD: a tool for CMOS op-amp 
synthesis,” in Proc. IEEE/ACM Int. Conf. CAD, 1998, pp. 296-303. 
[44] M. del M. Hershenson, S. P. Boyd, and T. H. Lee, “Optimal design of a CMOS op-amp via 
geometric programming,” IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst., vol. 20, 
pp. 1-21, Jan. 2001. 
[45] W. Nye, D. C. Riley, A. Sangiovanni-Vincentelli, and A. L. Tits, “DELIGHT.SPICE: an 
optimization-based system for the design of integrated circuits,” IEEE Trans. 
Comput.-Aided Des. Integr. Circuits Syst., vol. 7, pp. 501-519, Apr. 1988. 
[46] F. Medeiro, F. V. Fernandez, R. Dominguez-Castro, and A. Rodriguez-Vazquez, “A 
statistical optimization-based approach for automated sizing of analog cells,” in Proc. 
IEEE/ACM Int. Conf. CAD, 1994, pp. 594-597. 
[47] M. Krasnicki, R. Phelps, R. A. Rutenbar, and L. R. Carley, “MAELSTROM: efficient 
simulation-based synthesis for custom analog cells,” in Proc. ACM/IEEE Des. Autom. Conf., 
1999, pp. 945-950. 
[48] R. Phelps, M. Krasnicki, R. A. Rutenbar, L. R. Carley, and J. R. Hellums, “Anaconda: 
simulation-based synthesis of analog circuits via stochastic pattern search,” IEEE Trans. 
Comput.-Aided Des. Integr. Circuits Syst., vol. 19, pp. 703-717, Jun. 2000. 
[49] J. D. Conway and G. G. Schrooten, “An automatic layout generator for analog circuits,” in 
 40
[68] Z. Cao, S. Yan, and Y. Li, “A 32mW 1.25GS/s 6b 2b/step SAR ADC in 0.13μm CMOS,” 
IEEE ISSCC Dig. Tech. Papers, pp. 542-543, Feb. 2008. 
[69] S.-W. M. Chen and R. W. Brodersen, “A 6b 600MS/s 5.3mW Asynchronous ADC in 
0.13μm CMOS,” IEEE ISSCC Dig. Tech. Papers, pp. 574-575, Feb. 2006. 
[70] B. P. Ginsburg and A. P. Chandrakasan, “A 500MS/s 5b ADC in 65nm CMOS,” IEEE Symp. 
on VLSI Circuits Dig. Tech. Papers, pp. 140-141, Jun. 2006. 
[71] B. P. Ginsburg and A. P. Chandrakasan, “Highly Interleaved 5b 250MS/s ADC with 
Redundant Channels in 65nm CMOS,” IEEE ISSCC Dig. Tech. Papers, pp. 240-241, Feb. 
2008. 
[72] G. Van der Plas and B. Verbruggen, “A 150MS/s 133µW 7b ADC in 90nm Digital CMOS 
Using a Comparator-Based Asynchronous Binary-Search sub-ADC,” IEEE ISSCC Dig. 
Tech. Papers, pp. 242-243, Feb. 2008. 
[73] Ying-Zu Lin, Soon-Jyh Chang, Yen-Ting Liu, Chun-Cheng Liu and Guang-Ying Huang, “A 
5b 800MS/s 2mW Asynchronous Binary-Search ADC in 65nm CMOS,” IEEE ISSCC Dig. 
Tech. Papers, pp.80-81, 2009. 
[74] Ying-Zu Lin, Soon-Jyh Chang, Yen-Ting Liu, Chun-Cheng Liu, and Guan-Ying Huang, 
“An Asynchronous Binary-Search ADC Architecture with a Reduced Comparator Count,” 
(accepted) IEEE Transactions on Circuits and Systems - I. 
[75] Chun-Cheng Liu, Yi-Ting Huang, Guan-Ying Huang, Soon-Jyh Chang, Chung-Ming Huang, 
Chih-Haur Huang, “A 6-bit 220-MS/s Time-Interleaving SAR ADC in 0.18-um Digital 
CMOS Process,” IEEE Int. Symp. on VLSI Design, Automation & Test, pp.215-218, 2009. 
[76] Chun-Cheng Liu, Guan-Ying Huang, Ying-Zu Lin, Soon-Jyh Chang, “A 0.92mW 10-bit 
50-MS/s SAR ADC in 0.13um CMOS Process,” IEEE Symp. on VLSI Circuits Dig. Tech. 
Papers, pp.236-237, 2009. 
[77] S. Luschas and H. S. Lee, “Output impedance requirements for DACs,” in Proc. 2003 Int. 
Symp. Circuits and Syst., May 2003, pp. 25-28. 
[78] Ren-Li Chen and Soon-Jyh Chang, “A 5-bit 1.35-GSPS DAC for UWB Transceivers,” 
IEEE Int. Conf. on Ultra-Wideband, pp.175-179, 2009. 
[79] Jin-Fu Lin and Soon-Jyh Chang, “A Design-for-Test Circuit for the Reduced Code Based 
Linearity Test Method in Pipelined ADCs with Digital Error Correction Technique,” 
(accepted) IEEE Asian Test Symp., 2009. 
[80] Jin-Fu Lin, Te-Chieh Kung and Soon-Jyh Chang, “A Reduced Code Linearity Test Method 
for Pipelined A/D Converters,” IEEE Asian Test Symp., pp.111-116, 2008. 
[81] Jin-Fu Lin and Soon-Jyh Chang, “An Improved Reduced Code Linearity Test Method for 
Pipelined A/D Converters,” The 3rd VLSI Test Technology Workshop, 2009. 
[82] Jin-Fu Lin, Te-Chieh Kung and Soon-Jyh Chang, “Linearity Testing of the Pipelined ADCs 
Using the Characteristic Observation Method,” The 19th VLSI Design/CAD Symposium, 
2008. 
[83] Te-Chieh Kung, Jin-Fu Lin and Soon-Jyh Chang, “Linearity Testing of the Pipelined ADCs 
Using the Characteristic Observation Method,” The 2nd VLSI Test Technology Workshop, 
2008. 
[84] T. Massier, H. Graeb, and U. Schlichtmann, “The sizing rules method for CMOS and 
bipolar analog integrated circuit synthesis,” IEEE Trans. Comput.-Aided Des. Integr. 
 42
[102] 丁信文：類比數位轉換器之測試方法開發及內建自我測試電路設計(與劉濱達教授共同
指導)，97 年。 
[103] 許雅婷：管線式類比數位轉換器的自動化合成軟體，97 年。 
[104] 連昱彰：低功率高速快閃式類比數位轉換器，97 年。 
[105] 黃意婷：一個六位元二億二千萬取樣頻率連續逼近式類比數位轉換器，97 年。 
[106] 孔德潔：循環式類比數位轉換器之設計及線性度測試，97 年。 
[107] 蘇品岱：全差動放大器的自動佈局軟體，97 年。 
 
 
 44
可供推廣之研發成果資料表 
 可申請專利  ; 可技術移轉                                      日期：98 年 10 月 30 日 
國科會補助計畫 
計畫名稱：高速資料轉換器測試與設計自動化之研發 
計畫主持人：張順志 (成功大學電機系副教授) 
計畫編號：NSC-96-2221-E-006-294-MY2   學門領域：微電子 
技術/創作名稱 
具新穎電容切換技術之低耗能逐漸逼近暫存式類比至數位轉換器
An Energy Efficient SAR ADC with a Novel Capacitor Switching 
Technique 
發明人/創作人 張順志  劉純成 
中文：此一創作針對逐漸逼近暫存式類比至數位轉換器提出單調電
容切換技術。相較於傳統的切換技術，所提出的電路可以減少平均
切換能量消耗 81%並降低電容大小 50%，所以不論在功率消耗上或
者是晶片面積的成本上，本創作更具有優勢。 
技術說明 英文：This invention presents an energy efficient successive 
approximation register (SAR) analog-to-digital converter (ADC) using 
a monotonic capacitor switching procedure. Compared to the 
conventional procedure, the average switching energy and total 
capacitance are reduced about 81% and 50%, respectively. 
可利用之產業 
及 
可開發之產品 
有線/無線通訊(wireline/wireless communication)、視訊處理(video 
processing)、影像感測(Image Sensing)、低功耗生醫電子(low-power 
bioelectronics)的應用。 
技術特點 
小晶片面積、低功率消耗、架構簡單、不會提高電路設計複雜度、
效能對於溫度、電壓及製程的變化不敏感。 
推廣及運用的價值 
這個類比至數位轉換器的設計，隨著製程的進步，不需要重大的改
版，即可正常的工作，並且得到更佳的功率效益與更快的操作速
度。此類比至數位轉換器對於操作電壓的下降，並不敏感，很適合
於整合型晶片的應用。 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位
研發成果推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
 1
出席國際會議報告書 
 
報告人姓名 張順志 單位/職稱 成功大學電機系/副教授
會議期間 2009/2/8 ~ 2009/2/12 會議地點 San Francisco, USA 
(美國舊金山) 
會議名稱 (中文) 國際固態電路研討會 
(英文) International Solid-State Circuits Conference (ISSCC) 
發表論文題目 A 5b 800MS/s 2mW Asynchronous Binary-Search ADC in 65nm 
CMOS 
 
參加會議經過： 
 國際重要學術組織電子電機工程師學會(Institute of Electrical and Electronics 
Engineers; IEEE)固態電路學會(Solid-State Circuits Society; SSCS)自 1953 年起，
負責主辦每年一屆的「國際固態電路研討會(ISSCC)」，該研討會不但是全球先進
固態電路領域研發趨勢的重要指標，更被 IC 領域視為技術發表最高殿堂。今年
ISSCC 共接受 582 篇論文投稿，共有 203 篇論文獲選(論文接受比率約為 35%)，
其中台灣共有 18 篇論文入選，佔全球入選論文數 9％。 
 在會議開幕之後有四場 invited papers 的演講，分別為 
• René Penning de Vries, (CTO, NXP Semiconductors) on “Leaner and 
Greener: Adapting to a Changing Climate of Innovation”  
• Kiyoo Itoh, (Fellow, Hitachi Tokyo, Japan) on “Adaptive Circuits for the 
0.5-V Nanoscale CMOS Era” 
• Mark Bohr, (Senior Fellow, Intel, Hillsboro, OR) on “The New Era of 
Scaling in an SoC World” 
• John Cohn, (Fellow, IBM Systems and Technology Group, Essex Junction, 
VT) on “Kids Today! Engineers Tomorrow?” 
前三個主題屬於技術性的演講，在技術深度無庸置疑。有趣的是，若事先沒注意
此次會議主題(theme)是“Adaptive Circuits and Systems”，很可能會誤以為今年的
 3
與會心得 
由這次會議討論來看，與能源、環保相關的議題已成為目前最熱門的研究
方向之一，討論的議題相當多樣性，相關技術的發展非常的快。如何在眾多的
研究當中脫穎而出，而非跟隨他人起舞，的確需要下工夫多研究、多思考。 
    此次為個人第一次參與 ISSCC 國際會議，除了感受到國際年會盛況空前的氣
氛外更有機會與國際專家學者交談與請益，在個人語文能力與技術知識方面皆獲
益良多，希望將來能有機會多參加此一年度盛會，也期待國內學者先進持續努
力，使台灣在此一指標性國際研討會的地位日益重要。 
 
 
攜回資料名稱及內容： 
 大會所提供之論文集、光碟以及 Forum 的投影片講義。 
 
附錄： 
 本次發表之論文全文（謹附於下頁）。 
 
81DIGEST OF TECHNICAL PAPERS  •
ISSCC 2009 / February 9, 2009 / 3:15 PM
Figure 4.4.1: A conventional 3b asynchronous binary-search ADC. Figure 4.4.2: Asynchronous binary-search ADC with reference-range prediction. 
Figure 4.4.3: Simplified block diagram of the binary-search ADC. 
Figure 4.4.5: FFT spectrum, and SFDR and SNDR versus input frequency at 800MS/s. Figure 4.4.6: Specification summary. 
Figure 4.4.4: DNL and INL at 800MS/s.
9LQ
9FON
!
&RPS

!
&RPS

!
&RPS

!
&RPS

!
&RPS

!
&RPS

!
&RPS

9LQ
9FON
LI9LQ !Î 	
LI9LQ Î 	
5HIHUHQFHYROWDJHV
25
25
!
&RPS

!
&RPS__

!
&RPS

!
&RPS

6ZLWFKLQJ
1HWZRUN
!
&RPS__


%D
%E
BB
%D
BB
%E
%D
%E
25
  
  


9LQ &RPS
&RPSD
&RPSE
&RPSD
&RPSE
&RPSD
&RPSE
&RPSD
&RPSE
%
BB
%
%
25
BB
%D
BB
%E
BB
%
25
%
25 BB
%
25
%D
%E
%
25
BB
%D
BB
%E
BB
%
25
%D
%E
%
25
BB
%D
BB
%E
BB
%
9FON
3DVVLYH7+$
5HIHUHQFH/DGGHU
0 5 10 15 20 25 30-1
-0.5
0
0.5
1
&RGH
&RGH
'1
/
/6
%
,1
/
/6
%
0 5 10 15 20 25 30-1
-0.5
0
0.5
1
0 2000 4000 6000 8000 10000 12000 14000 16000-80
-60
-40
-20
0
FFT Index
Po
w
er
 
(d
B
)
0 100 200 300 400 500 600 700 80015
20
25
30
35
40
Input Frequency (MHz) @ 800 MS/s
SF
D
R
 &
 S
N
D
R
 (d
B
)
SFDR
SNDR
ILQ 0+]IV 0+]
61'5 G%6)'5 G%
(12% ELW(5%: 0+]
6SHFLILFDWLRQ8QLW ([SHULPHQWDO5HVXOW
6XSSO\9ROWDJH9 
,QSXW&09ROWDJH9 
,QSXW5DQJH9SS 
6DPSOLQJ&DSDFLWDQFHS) 
$FWLYH$UHDPP 
3HDN'1/,1//6% 
6DPSOLQJ5DWH06V  
3RZHUP:  
(12%ELW  
(5%:0+]  
)20I-FRQYVWHS  
4
