Schaltnetze:

Schalter realisieren eine eindeutige Trennung zwischen zwei definierten
Zuständen (binäre Entscheidung): Schalter entweder offen oder geschlossen.
Zentrale Bedeutung der Schalter bei logischen Verknüpfungen.
Schalter sind für die verschiedensten physikalischen Größen realisierbar:
elektrisch/elektronisch, pneumatisch, hydraulisch, mechanisch, thermisch, optisch, . . .
In der Computertechnik dominieren eindeutig elektrisch-elektronische Schalter

Schalter offen : I_S = 0 bei U_S = 0 & S_0
Schalter geschlossen : U_S = 0 bei I_S = 0 & S_1

Schalter	Schalterzustand		Schaltvariable
S_X	__ \__	0- offen		x = 0
\S_X	__|\__	1-geschlossen		\x = 1
(\x = x mit Querstrich oben drüber)

Schalter in elektrischer Schaltung:
Schalter	Lampe	I_S	U_S
offen		aus	0	U_B
geschlossen	an	0	0
(U_S Spannung am Schalter S; U_B Betriebsspannung)

Schalter sind (semantisch) identisch, wenn sie in der Schaltung die gleiche Wirkung zeigen. Der Schalter S_Z stellt hier die Ersatzschaltung für die Zusammenschaltung der Schalter S_X und S_Y dar.
Verkopplung von Schaltern:
S_Z ist dann und nur dann geschlossen, wenn S_X nicht geschlossen ist.		
    ___ \____ (S_X)
        |
        |
_______|\________ (S_Y) 
== ___ \___ (S_Z)

------\X-------	 ==  ------ Z------
X	Z=\X
0	1
1	0

Reihenschaltung von Schaltern:
______ \_____ \_______ = ____ \_____
      S_X     S_Y 	     S_Z
S_Z ist dann und nur dann geschlossen, wenn S_X UND S_Y geschlossen sind.

----X---Y---- == ----Z----
x	y	z x y
0	0	  0
0	1	  0
1	0	  0
1	1	  1

Parallelschaltung von Schaltern:
	 ____ \_________
	|		|
--------|		|------- == ___ \____
	|_____ \________|
	S_X / S_Y			S_Z
	
	 ______X________
	|		|
--------|		|------- == -----Z-----
	|______Y________|

x	y	z x y
0	0	  0
0	1	  1
1	0	  1
1	1	  1

Komplexe Netzwerke von Schaltern:
	 ____ \_________
	|		|
	|		|_____ \________
	|		|		|
--------|______ \_______|		|--------
	|				|
	|_______________ \______________|
	S_X / S_Y	S_V	S_U

	 ____ X ________
	|		|
	|		|_____ U _______
	|		|		|
--------|______ Y ______|		|--------
	|				|
	|_______________ V _____________|

x	y	v	u	z v u x y
0	0	0	0	    0
...	...	...	... 	   ... (16 Zeilen)
1	1	1	1	    1

Verknüpfungen mit Schaltern:
Reihenschaltung von S_X und S_Y		UND-Verknüpfung (AND)	z = x /\ y
Parallelschaltung von S_X und S_Y	ODER-Verknüpfung (OR)	z = x \/ y
Verkopplung von S_X und S_Y		Negation, NICHT (NOR)	z = \x

Wertetabelle ("Wahrheitstabelle"):
NICHT			ODER				UND
x	z \x		x	y	z x y		x	y	z x y
0	1		0	0	  0		0	0	  0
1	0		0	1	  1		0	1	  0
			1	0	  1		1	0	  0
			1	1	  1		1	1	  1

Elektronische Verknüpfungsglieder:
Realisierung der gesteuerten Schalter durch elektronische Bauelemente. Als Bauelemente werden überwiegend Halbleiterbauelemente verwendet:
	Dioden (pn-Dioden)
	BJT (Bipolar Junktion Transistor)
	MOS-FET (Metall Oxide Semiconductor - Field Effect Transistor)
	Transistor (Transfer - Resistor = steuerbarer Widerstand)

Als Schaltungstechnik und Halbleitertechnologie dominiert für höchstintegrierte Digitalschaltungen (VLSI - Very Large Scale Integration) die CMOS-Technik.
Vorteile der CMOS-Technik:
	kein statischer Querstrom und Ansteuerstrom
	keine statische Verlustleistung
	symmetrisches Schaltverhalten
	ideale statische Pegel
	geringe Abmaße
	sehr gut geeignet für die Höchstintegration in Silizium

Wirkungsweise von MOSFETs:
MOSFETs ersetzen den regelbaren elektro-mechanischen Schalter (Relais) durch zwei regelbare elektronische (solid-state) "Halb"-Schalter.
Relais: Stromgesteuerter (nicht-)invertierender Schalter
NMOS/PMOS: Spannungsgesteuerte invertierende Schalter

Der MOSFET als Schalter:
Sperrbereich: |U_GS| < |U_Th|  		|I_D| = 0  (U_Th - Schwellspannung)
Durchlassbereich: |U_GS| >= |U_Th| 	|I_D| > 0  (aktiver Bereich)
Wenn U_DS von high nach low: 
	Schalter offen: U_GS = 0; U_DS = U_DD; I_D = 0
	Schalter geschlossen: U_GS = U_DD; U_DS = 0; I_D > 0
Wenn U_DS von low nach high:
	Schalter offen: U_GS = 0; U_DS = -U_DD;  I_D = 0
	Schalter geschlossen: U_GS = -U_DD; U_DS = 0; I_D > 0

CMOS-Inverter (NOT):
Reihenschaltung von NMOS und PMOS mit gleicher Ansteuerung 
U_GSn = U_E; U_GSp = U_E - U_DD; U_A = U_DSn = U_DD + U_DSp; I_Dp = -I_Dn
U_E = U_DD; U_A = 0

H - high U_DD; L - low 0
U_E	U_A		E	A
----------------     -----------------
0	U_DD		L	H
U_DD	0		H	L

Schaltsymbol: 
     ___
----|_1_|o----- = NOT

CMOS-NAND, CMOS-NOR Verknüpfungsglieder:
NAND: 				NOR
E_1	E_2	|	A	E_1	E_2	|	A
---------------------------   ------------------------------
L	L		H	L	L		H
L	H		H	L	H		L
H	L		H	H	L		L
H	H		L	H	H		L

Schaltsymbole:
    _____			
---|     |
   |  &  |o ---- = NAND
---|_____|

    _____			
---|     |
   |  1  |o ---- = NOR
---|_____|

CMOS-Transmission Gate (Transferschalter):
Parallelschaltung von NMOS und PMOS mit komplementärer Ansteuerung.

Ausgangsseitige Verknüpfung
- Kommunikation über eine Leitung
- Anschluß vieler Komponenten
- alle dürfen lesen
- nur einer darf schreiben
- direkte Ausgangsverknüpfung von CMOS nicht zulässig (Kurzschluss!)

Open Collector, Open Drain, Tristate-Logik:
Open Collector / Open Drain
E	A
L	Z	z - Tristate (hochohmig)
H	L

Tristate-Logik
EN	E	A
L	L	Z
L	H	Z
H	L	H
H	H	L

Ausgangsbelastbarkeit:
Eingangsäquivalent (Bezugsgröße)
	Lastverhalten eines Standardeinganges einer Schaltkreisfamilie, normiert auf das NOT-Gate der Familie.

Eingangslastfaktor, normiert (Einfächerung, fan-in)
	Lastverhalten eines Einganges bezogen auf das Eingangsäquivalent (ganz).

Ausgangslastfaktor, normiert (Ausfächerung, fan-out)
	Mit wievielen Eingangsäquivalenten (Summe aller Einfächerungen) darf ein
	Ausgang maximal belastet werden, ohne die Pegel zu gefährden.

Zeitverhalten von Verknüpfungsgliedern

Lineare Näherung des Übertragungsverhaltens (Trapezsignal)
Delta U = Spannungshub
T_PLH = Einschaltverzögerung
T_PHL = Ausschaltverzögerung
T_TLH = Anstiegszeit
T_THL = Abfallzeit
H = High - Pegel
L = Low - Pegel
T_P = Propagation Delay Time
T_T = Transition Time


U_E ^
H   |
    |
    |
    |
    |
L   |_____________________________________________________


Schaltalgebra

Definitionen der Schaltalgebra
Die Schaltalgebra ist ein Modell und eine technische Anwendung der Booleschen Algebra.
1. Es existiert eine Menge B = 0,1 mit folgender Zuordnung:
			positive Logik			negative Logik
Zustand			0   	   |	1		0	  |	1
				   |				  |
Schalter		offen	   |	geschlossen	offen	  |	geschlossen
Pegel			low (L)	   |	high (H)	low (L)	  |	high (H)

Meistens wird positive Logik verwendet.
Schaltvariablen sind Symbole für Elemente der Schaltalgebra aus der Menge B:x ∈ B mit B = {0,1} --> x kann nur die Werte 0 oder 1 annehmen

2. Es existieren Operatoren mit folgender Zuordnung:
Operator			∧	∨	/
Boolesche Verknüpfung		AND	OR	NOT
Schreibweise in Funktionen	*	+	/

3. Einführung von Schaltsymbolen für die Darstellung der Operatoren:
Konjunktion: AND
    _____			
---|     |
   |  &  |-----
---|_____|

Disjunktion: OR
    _____			
---|     |
   |  1  |-----
---|_____|


Negation: NOT
    _____			
---|     |
   |  1  |o-----
---|_____|

4. Es gelten die Gesetze der Booleschen Algebra.


Gesetze der Booleschen Algebra:
Die Boolesche Algebra ist eine algebraische Struktur
(George Boole, englischer Mathematiker, 1815 - 1864).
Boolesch: Eigenschaft von Variablen o. Funktionen, binär (zweiwertig) zu sein.
Es existiert eine Menge B = a, b, c, ... , e, n
und die eindeut. Operatoren: ∧,∨,/.
Bindung im Ausdruck nimmt von / nach ∧ und nach ∨ ab.
e - neutrales Element bzgl. der Operation ∧ (Eins-Element)
n - neutrales Element bzgl. der Operation ∨ (Null-Element)

Kommutativgesetze: a*b = b*a
Assoziativgesetze: (a*b)*c =a*(b*c)
Distributivgesetze:
	a∧ (b∨c) = (a∧b) ∨ (a∧c)
	a∨ (b∧c) = (a∨b) ∧ (a∨c)
Absorbtionsgesetze
	a∧ (a∨b) =a
	a∨ (a∧b) =a
Neutrale Elemente: a∧e =a
	e = 1, n = 0, e = \n, a∨n =a
Tautologie: a*a = a
Komplementäres Element:
a ∧ \a = n
\\a  = \(\a) = a
a ∨ \a = e

Dualitätsprinzip
Ist A eine Aussage der Booleschen Algebra (Boolesche Funktion), so auch die
Aussage \A, die man durch Vertauschen von ∧ gegen ∨ sowie n gegen e erhält.

De Morgansche Regeln:
\(a ∧ b) = \a ∨ \b 
\(a ∨ b) = \a ∧ \b

Schaltfunktion:
Eine Schaltfunktion ordnet den Wertekombinationen der Schaltvariablen
(x_1 , ... , x_n) ∈ D, x_1 , ... , x_n ∈ B mit D ⊂ B^n , B = {0,1} eindeutig einen
Funktionswert y entsprechend der Zuordnungsvorschrift f zu:
f: D → B oder y = f(x_1 , ... , x_n) mit D ⊂ B^n und y, x_1 , ... , x_n ∈ B, B = {0,1}.

y ist eine Funktion von x_1 , ... , x_n mit dem Funktionswert f(x_1 , ... , x_n) ∈ B
und dem Definitionsbereich D ⊂ B^n mit B = {0,1} (eine Abbildung von D in B).

Bei n Schaltvariablen enthält die Produktmenge (kartesisches Kreuzprodukt) B^n
genau 2^n verschiedene Elemente, Wertekombinationen dieser Schaltvariablen.
Jeder dieser Wertekombinationen können zwei verschiedene Funktionswerte
zugeordnet werden ( 0 oder 1 ). Damit gibt es genau 2^n mögliche
Schaltfunktionen dieser n Schaltvariablen.

Beispiel: Schaltfunktionen von zwei Schaltvariablen (n=2)
Wertekombinationen der Schaltvariablen x_1 , x_2 ∈ B, (n = 2) :
B^2 = {(00), (01), (10), (11)} ⟹ 2^2 = 4 verschiedene Werte

Schaltfunktionen der Schaltvariablen x_1, x_2 ∈ B, (n = 2):
K(x_1, x_2)	Schaltfunktionen y_v= f_v(x_1, x_2), (v= 1, ..., 16)


x_1	x_2	f_1	f_2	f_3	f_4	f_5	f_6	f_7	f_8	f_9	f_10	f_11	f_12	f_13	f_14	f_15	f_16
0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
0	1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1	
1	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
		y_1	y_2	y_3	y_4	y_5	y_6	y_7	y_8	y_9	y_10	y_11	y_12	y_13	y_14	y_15	y_16
-->  2^(2^2) = 16 verschiedene Schaltfunktionen


Darstellung von Schaltfunktionen:
Jede Schaltfunktion kann durch eine Wertetabelle, eine Boolesche Funktion oder
durch einen Schaltplan eindeutig beschrieben werden (Struktur und Verhalten).

Schaltfunktionen
Schaltnetze, Netzwerke von Verknüpfungsgliedern.
Signalrückführungen sind nicht zugelassen (Eindeutigkeit, Zeitverhalten).
Wertetabelle/Wahrheitstabelle --> Boolesche Gleichung/Funktionsgleichung --> Schaltplan/Logikplan

Grundoperationssysteme (Basissysteme):
Jede beliebige Schaltfunktion kann durch die Verknüpfungsglieder AND, OR und
NOT realisiert werden. Verknüpfungsglieder mit mehr als zwei Schaltvariablen
können auf Verknüpfungen mit zwei (oder einer) Schaltvariablen zurückgeführt werden.

Minterme und Maxterme
Minterme:
Minterme sind Vollkonjunktionen mit dem Wert 1 , UND-Verknüpfungen, die alle Schaltvariablen genau einmal in unnegierter oder negierter Form enthalten.
Jeder Minterm hat nur für eine Kombination der Schaltvariablen (in der Wertetabelle) den Wert 1, sonst 0.

Maxterme
Maxterme sind Volldisjunktionen mit dem Wert 0 , ODER-Verknüpfungen, die alle Schaltvariablen genau einmal in unnegierter oder negierter Form enthalten.
Jeder Maxterm hat nur für eine Kombination der Schaltvariablen (in der Wertetabelle) den Wert 0, sonst 1.
Bei n Schaltvariablen gibt es genau 2^n verschiedene Minterme bzw. Maxterme.

Normalformen der Schaltfunktion
Kanonisch Disjunktive Normalform (KDNF):
Disjunktion (ODER-Verknüpfung) aller Minterme der Schaltfunktion (Schaltfunktion = 1 in der Wertetabelle).

Kanonisch Konjunktive Normalform (KKNF):
Konjunktion (UND-Verknüpfung) aller Maxterme der Schaltfunktion (Schaltfunktion = 0 in der Wertetabelle).

Jede Schaltfunktion ist als KDNF oder KKNF darstellbar. Beide Darstellungen sind äquivalent und ineinander überführbar.
Schaltfunktionen in KDNF bzw. KKNF sind direkt vergleichbar. Sie können sofort aus einer Wertetabelle herausgelesen 
bzw. in eine eingetragen werden.
Disjunktive Normalformen werden allgemein bevorzugt.

Don´t Care Terme
Nicht für jede Kombination der Schaltvariablen einer Schaltfunktion ist der
Funktionswert eindeutig definiert. Er kann entwerder 0 oder 1 sein. 
Die Wahl ist beliebig, don’t care.
Don’t care Terme werden mit X gekennzeichent. X steht für 0 oder 1 .
Don’t care Terme sind bei der Vereinfachung von Schaltfunktionen von besonderer Bedeutung.
In technischen Schaltnetzen kommen don’t care Terme relativ häufig vor.

Vereinfachung von Schaltfunktionen
Durch Vereinfachung einer Schaltfunktion in KDNF erhält man eine verkürzte
Schaltfunktion in DNF (Disjunktive Normalform, nicht kanonisch).
Analog für die KKNF⟶KNF.

Der Realisierungsaufwand technischer Schaltnetze kann auf diese Art und
Weise oft wesentlich reduziert werden.

Methoden zur Vereinfachung von Schaltfunktionen:
	Rechenregeln der Schaltalgebra
	Verfahren von Quine-McCluskey
	Karnaugh-Veitch-Diagramm (KV-Diagramm)

Vereinfachung mit den Rechenregeln der Schaltalgebra

Auflösung von Negationen (De Morgansche Regel)
\(ab) = \a + \b oder \(a + b) = \a\b

Erweitern von Termen ( b + \b = 1 oder \bb = 0 )
a = a ( b+ \b)= ab + a\b oder a= a + b\b = (a+b)(a + \b)

Kürzen von Termen, Absorbtionsgesetz ( b + \b = 1 oder b\b = 0)
ab + a\b= a (b + \b)= a oder (a+b)(a + \b)= a + (b\b)= a
Als Ausgangspunkt für die Vereinfachung sollte die KDNF verwendet werden.
Eine bereits vorliegende DNF kann durch Erweitern in eine KDNF überführt werden.

Verfahren von Quine-McCluskey
Unterscheiden sich zwei Terme einer Schaltfunktion in DNF nur in einer einzigen
Schaltvariablen (in dem einen Term negiert, in dem anderen jedoch unnegiert), so
können beide Terme zusammengefasst werden, wobei die sich unterscheidende
Variable gekürzt wird (entfällt).

Beispiel: abcdef + abc\def = abce f

Das Verfahren von Quine-McCluskey stellt einen Algorithmus zur
Automatisierung dieser Vorgehensweise dar und liefert nach einer festen Anzahl
von Vereinfachungsschritten eine minimale Schaltfunktion. Dieses Verfahren
versagt jedoch bei Schaltfunktionen mit einer großen Anzahl von Schaltvariablen (NP-Problem).
Für große Variablenanzahlen wurden modifizierte Verfahren entwickelt.

Karnaugh-Veitch-Diagramm (KV-Diagramm)
Das KV-Diagramm stellt eine Schaltfunktion in KDNF zweidimensional als Matrix
dar und erlaubt so eine einfache grafische Vereinfachung dieser Schaltfunktion.
Es ist nur für die Vereinfachung von Schaltfunktionen bis maximal 4 (6)
Schaltvariablen sinnvoll geeignet.

Konstruktion des KV-Diagramms
Bei n Schaltvariablen enthält die Matrix 2^n Felder. Jedes Feld entspricht genau
einem Minterm oder Maxterm, gekennzeichnet durch Zeile und Spalte.
Aufteilung der Schaltvariablen an den Köpfen der Zeilen und Spalten der Matrix.
Benachbarte Zeilen oder Spalten dürfen sich nur in der Belegung einer einzigen
Schaltvariablen unterscheiden (unnegiert, negiert).
Erste und letzte Zeile bzw. Spalte der Matrix sind ebenfalls benachbart.
Eintragen aller Minterme der Schaltfunktion in KDNF entsprechend
Variablanbelegung der Zeilen und Spalten der Matrix (mit 1 belegt). Alle anderen
Felder werden analog zur Wertetabelle mit 0 belegt.

Vereinfachung von Schaltfunktionen im KV-Diagramm

Benachbarte " 1" (Minterme) im KV-Diagramm können zu einem Block (2er-Block)
zusammengefasst werden (nur in Zeilen oder Spalten direkt benachbart).
Benachbarte 2er-Blöcke können zu einem 4er-Block zusammengefasst werden und 4er-Blöcke entsprechend zu einem 8er-Block usw.
Es ist nur die Bildung von 1er-, 2er-, 4er-, 8er-,. . . Blöcken zulässig. Die Blöcke dürfen sich beliebig überlagern.
Zur Minimierung einer Schaltfunktion sind möglichst wenig und möglichst große
Blöcke zu bilden. Es müssen alle Minterme der Schaltfunktion umfaßt werden.
Jeder Block wird durch einen Term beschrieben, der nur noch die Variablen
enthält, die in allen Mintermen, die der Block umfaßt, identisch sind.

Don‘t Care Terme, alternative Beschriftung des KV-Diagramm:
Don’t Care Terme X werden wie entweder 0 oder 1 behandelt. Die Wahl ob als 0
oder als 1 erfolgt entsprechend der Vereinfachungsmöglichkeit. Ist eine 1 für die
Blockbildung günstiger, so wird X wie eine 1 verwendet, ansonsten wie eine 0 .

Realisierung als Schaltnetz
Schaltfunktionen können durch ein Netzwerk von Verknüpfungsgliedern
realisiert werden. Diese Realisierungsform wird als Schaltnetz bezeichnet.
Die Schaltfunktion wird nach Vereinfachung so umgeformt, dass nur noch
Verknüpfungen Verwendung finden, die den vorgegebenen Verknüpfungsgliedern entsprechen.
Entsprechend der so umgeformten Schaltfunktion kann ein Schaltplan
konstruiert werden oder auch eine entsprechende Netzliste (Verdrahtungsplan) erstellt werden.
Schaltnetze können auch auf höherem Abstraktionsniveau durch Speicher (ROM - Read Only Memory) oder Hardware-programmierbare logische
Schaltungen (PLD - Programmable Logic Devices) realisiert werden.

Synthese eines Schaltplanes aus einer Schaltfunktion
1. Schaltfunktion KDNF <-- Wertetabelle KDNF
|
|	Vereinfachung der Schaltfunktion
v
2. Schaltfunktion DNF <-- Verknüpfungsglieder
|
|	Umwandlung der Verknüpfungen
v
3. Schaltfunktion --> Netzliste, Bauelemente
|					|
|	Schaltplankonstruktion		|
v					v
4. Schaltplan, Logikplan

Analyse von Schaltnetzen:
Die Analyse von Schaltplänen erfolgt nach Festlegung aller Eingänge
(Schaltvariablen) und Ausgänge (Schaltfunktionen) durch die schrittweise
Analyse der Vernetzung und der verwendeten Verknüpfungsglieder.
Nach der Analyse aller verwendeten Verknüpfungsglieder wird für jeden
Ausgang eines Verknüpfungsgliedes eine Hilfsvariable eingeführt und die
Verknüpfungsfunktion mit den Eingängen als Schaltfunktion aufgestellt.
Das System aller so aufgestellten Verknüpfungsfunktionen wird nach der
gesuchten Schaltfunktion aufgelöst (beginnend von den Eingängen bis hin zu
den Ausgängen werden alle Hilfsvariablen schrittweise eleminiert).
Eine Analyse über alle möglichen Belegungen aller Ein- und Ausgänge (über die
Wertetabellen) ist ebenfalls möglich.

Analyse einer Schaltfunktion aus einem Schaltplan

1. Schaltplan --> Verknüpfungsglieder
|
|	Hilfsvariablen für Verknüpfungsglieder
v
2. Schaltfunktionssystem <-- Verknüpfungsfunktion
|
|	Auflösung nach Schaltfunktion
v
3. Schaltfunktion 	--> Wertetabelle KDNF
|						|
|	Vereinfachung der Schaltfunktion	|
v						v
4. Schaltfunktion in DNF oder KDNF

Beispielschaltnetze
Encoder / Decoder / Codec:
Encoder sind Schaltnetze, die Schaltvariablen eines Codes (Menge von
Eingangsvariablen X ) in Variablen eines anderen Codes (Menge von
Ausgangsvariablen Y ) eindeutig umsetzen (Kodierer, Kodeumsetzer,
Vektor-Schaltfunktion). Encoder sind zuordnende Schaltnetze.

3Bit-Adressdecoder:
Der Aressdecoder kodiert binäre Adressen in eine 1-aus-N Kodierung. Bei
diesem Encoding ist nur ein Ausgang entsprechend dem
Eingangsbinäräquivalent mit 1 belegt, alle anderen mit 0. Bei m -Bit Adressen gibt es 2^m Ausgänge.

Multiplexer:
Ein Multiplexer schaltet entsprechend einer binär kodierten Steueradresse den
Eingang auf den binäräquivalenten Ausgang (Demultiplexer) durch oder umgekehrt,
den binäräquivalenten Eingang auf den Ausgang. Multiplexer sind auswählende
Schaltnetze.
1:2 Multiplexer bzw. 2:1 Multiplexer (Demultiplexer) dienen zur Umschaltung von
Datenleitungen.
Zusammengefaßt als Multiplexerbäume können mit ihnen komplexe Schaltnetze
realisiert werden.

Addierer:
Addierer bilden die Grundlage für alle Rechenschaltungen (Subtrahierer,
Multiplizierer, . . . ). Die Addition erfolgt Modulo 2 mit Übertrag ( c_o - auslaufender,
c_i - einlaufender Übertrag, s - Summe). Addierer sind berechnende Schaltnetze.

4 Bit Paralleladdierer (Ripple-Carry Adder):
Paralleladdierer werden vorwiegend in der Computertechnik eingesetzt. Der
Ripple-Carry Adder ist der einfachste, aber auch langsamste Paralleladdierer.
Der Übertrag wird von Stelle zu Stelle weitergereicht, im ungünstigsten Fall durch alle Stellen.

Festwertspeicher (ROM):
ROM (Read Only Memory) sind addressierbare Festwertspeicher, die
vorwiegend in der Computertechnik eingesetzt werden. Einer binären kodierten
Adresse werden fest eingespeicherte (in Hardware) Daten zugewiesen. ROM sind wert-zuweisende Schaltnetze.












