Fitter report for CalculatorProject
Tue Jun 14 12:22:05 2022
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Non-Global High Fan-Out Signals
 14. Peripheral Signals
 15. LAB
 16. Local Routing Interconnect
 17. LAB External Interconnect
 18. Row Interconnect
 19. LAB Column Interconnect
 20. LAB Column Interconnect
 21. Fitter Resource Usage Summary
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pin-Out File
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Tue Jun 14 12:22:05 2022   ;
; Quartus II Version    ; 9.0 Build 132 02/25/2009 SJ Web Edition ;
; Revision Name         ; CalculatorProject                       ;
; Top-level Entity Name ; Main                                    ;
; Family                ; FLEX10K                                 ;
; Device                ; EPF10K70RC240-4                         ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 1,310 / 3,744 ( 35 % )                  ;
; Total pins            ; 25 / 189 ( 13 % )                       ;
; Total memory bits     ; 0 / 18,432 ( 0 % )                      ;
+-----------------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K70RC240-4    ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                              ;
+---------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name    ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+---------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; clk     ; 91    ; --  ; --   ; 17      ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; num2[0] ; 36    ;  F  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; opt1    ; 28    ;  D  ; --   ; 21      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; opt2    ; 29    ;  D  ; --   ; 11      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; num1[2] ; 39    ;  F  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; num2[1] ; 35    ;  E  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; num1[1] ; 40    ;  F  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; num1[3] ; 38    ;  F  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; num2[3] ; 33    ;  E  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; num2[2] ; 34    ;  E  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; num1[0] ; 41    ;  F  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+---------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                            ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name       ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; LedOut1[0] ; 6     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LedOut1[1] ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LedOut1[2] ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LedOut1[3] ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LedOut1[4] ; 11    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LedOut1[5] ; 12    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LedOut1[6] ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LedOut2[0] ; 17    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LedOut2[1] ; 18    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LedOut2[2] ; 19    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LedOut2[3] ; 20    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LedOut2[4] ; 21    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LedOut2[5] ; 23    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LedOut2[6] ; 24    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_INT    ;              ;
; 6     ; LedOut1[0] ; TTL          ;
; 7     ; LedOut1[1] ; TTL          ;
; 8     ; LedOut1[2] ; TTL          ;
; 9     ; LedOut1[3] ; TTL          ;
; 10    ; GND_INT    ;              ;
; 11    ; LedOut1[4] ; TTL          ;
; 12    ; LedOut1[5] ; TTL          ;
; 13    ; LedOut1[6] ; TTL          ;
; 14    ; GND*       ;              ;
; 15    ; GND*       ;              ;
; 16    ; VCC_INT    ;              ;
; 17    ; LedOut2[0] ; TTL          ;
; 18    ; LedOut2[1] ; TTL          ;
; 19    ; LedOut2[2] ; TTL          ;
; 20    ; LedOut2[3] ; TTL          ;
; 21    ; LedOut2[4] ; TTL          ;
; 22    ; GND_INT    ;              ;
; 23    ; LedOut2[5] ; TTL          ;
; 24    ; LedOut2[6] ; TTL          ;
; 25    ; GND*       ;              ;
; 26    ; GND*       ;              ;
; 27    ; VCC_INT    ;              ;
; 28    ; opt1       ; TTL          ;
; 29    ; opt2       ; TTL          ;
; 30    ; GND*       ;              ;
; 31    ; GND*       ;              ;
; 32    ; GND_INT    ;              ;
; 33    ; num2[3]    ; TTL          ;
; 34    ; num2[2]    ; TTL          ;
; 35    ; num2[1]    ; TTL          ;
; 36    ; num2[0]    ; TTL          ;
; 37    ; VCC_INT    ;              ;
; 38    ; num1[3]    ; TTL          ;
; 39    ; num1[2]    ; TTL          ;
; 40    ; num1[1]    ; TTL          ;
; 41    ; num1[0]    ; TTL          ;
; 42    ; GND_INT    ;              ;
; 43    ; GND*       ;              ;
; 44    ; GND*       ;              ;
; 45    ; GND*       ;              ;
; 46    ; GND*       ;              ;
; 47    ; VCC_INT    ;              ;
; 48    ; GND*       ;              ;
; 49    ; GND*       ;              ;
; 50    ; GND*       ;              ;
; 51    ; GND*       ;              ;
; 52    ; GND_INT    ;              ;
; 53    ; GND*       ;              ;
; 54    ; GND*       ;              ;
; 55    ; GND*       ;              ;
; 56    ; GND*       ;              ;
; 57    ; VCC_INT    ;              ;
; 58    ; #TMS       ;              ;
; 59    ; #TRST      ;              ;
; 60    ; ^nSTATUS   ;              ;
; 61    ; GND*       ;              ;
; 62    ; GND*       ;              ;
; 63    ; GND*       ;              ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; GND*       ;              ;
; 67    ; GND*       ;              ;
; 68    ; GND*       ;              ;
; 69    ; GND_INT    ;              ;
; 70    ; GND*       ;              ;
; 71    ; GND*       ;              ;
; 72    ; GND*       ;              ;
; 73    ; GND*       ;              ;
; 74    ; GND*       ;              ;
; 75    ; GND*       ;              ;
; 76    ; GND*       ;              ;
; 77    ; VCC_INT    ;              ;
; 78    ; GND*       ;              ;
; 79    ; GND*       ;              ;
; 80    ; GND*       ;              ;
; 81    ; GND*       ;              ;
; 82    ; GND*       ;              ;
; 83    ; GND*       ;              ;
; 84    ; GND*       ;              ;
; 85    ; GND_INT    ;              ;
; 86    ; GND*       ;              ;
; 87    ; GND*       ;              ;
; 88    ; GND*       ;              ;
; 89    ; VCC_INT    ;              ;
; 90    ; GND+       ;              ;
; 91    ; clk        ; TTL          ;
; 92    ; GND+       ;              ;
; 93    ; GND_INT    ;              ;
; 94    ; GND*       ;              ;
; 95    ; GND*       ;              ;
; 96    ; VCC_INT    ;              ;
; 97    ; GND*       ;              ;
; 98    ; GND*       ;              ;
; 99    ; GND*       ;              ;
; 100   ; GND*       ;              ;
; 101   ; GND*       ;              ;
; 102   ; GND*       ;              ;
; 103   ; GND*       ;              ;
; 104   ; GND_INT    ;              ;
; 105   ; GND*       ;              ;
; 106   ; GND*       ;              ;
; 107   ; GND*       ;              ;
; 108   ; GND*       ;              ;
; 109   ; GND*       ;              ;
; 110   ; GND*       ;              ;
; 111   ; GND*       ;              ;
; 112   ; VCC_INT    ;              ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; GND*       ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND*       ;              ;
; 118   ; GND*       ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; ^nCONFIG   ;              ;
; 122   ; VCC_INT    ;              ;
; 123   ; ^MSEL1     ;              ;
; 124   ; ^MSEL0     ;              ;
; 125   ; GND_INT    ;              ;
; 126   ; GND*       ;              ;
; 127   ; GND*       ;              ;
; 128   ; GND*       ;              ;
; 129   ; GND*       ;              ;
; 130   ; VCC_INT    ;              ;
; 131   ; GND*       ;              ;
; 132   ; GND*       ;              ;
; 133   ; GND*       ;              ;
; 134   ; GND*       ;              ;
; 135   ; GND_INT    ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND*       ;              ;
; 138   ; GND*       ;              ;
; 139   ; GND*       ;              ;
; 140   ; VCC_INT    ;              ;
; 141   ; GND*       ;              ;
; 142   ; GND*       ;              ;
; 143   ; GND*       ;              ;
; 144   ; GND*       ;              ;
; 145   ; GND_INT    ;              ;
; 146   ; GND*       ;              ;
; 147   ; GND*       ;              ;
; 148   ; GND*       ;              ;
; 149   ; GND*       ;              ;
; 150   ; VCC_INT    ;              ;
; 151   ; GND*       ;              ;
; 152   ; GND*       ;              ;
; 153   ; GND*       ;              ;
; 154   ; GND*       ;              ;
; 155   ; GND_INT    ;              ;
; 156   ; GND*       ;              ;
; 157   ; GND*       ;              ;
; 158   ; GND*       ;              ;
; 159   ; GND*       ;              ;
; 160   ; VCC_INT    ;              ;
; 161   ; GND*       ;              ;
; 162   ; GND*       ;              ;
; 163   ; GND*       ;              ;
; 164   ; GND*       ;              ;
; 165   ; GND_INT    ;              ;
; 166   ; GND*       ;              ;
; 167   ; GND*       ;              ;
; 168   ; GND*       ;              ;
; 169   ; GND*       ;              ;
; 170   ; VCC_INT    ;              ;
; 171   ; GND*       ;              ;
; 172   ; GND*       ;              ;
; 173   ; GND*       ;              ;
; 174   ; GND*       ;              ;
; 175   ; GND*       ;              ;
; 176   ; GND_INT    ;              ;
; 177   ; #TDI       ;              ;
; 178   ; ^nCE       ;              ;
; 179   ; ^DCLK      ;              ;
; 180   ; ^DATA0     ;              ;
; 181   ; GND*       ;              ;
; 182   ; GND*       ;              ;
; 183   ; GND*       ;              ;
; 184   ; GND*       ;              ;
; 185   ; GND*       ;              ;
; 186   ; GND*       ;              ;
; 187   ; GND*       ;              ;
; 188   ; GND*       ;              ;
; 189   ; VCC_INT    ;              ;
; 190   ; GND*       ;              ;
; 191   ; GND*       ;              ;
; 192   ; GND*       ;              ;
; 193   ; GND*       ;              ;
; 194   ; GND*       ;              ;
; 195   ; GND*       ;              ;
; 196   ; GND*       ;              ;
; 197   ; GND_INT    ;              ;
; 198   ; GND*       ;              ;
; 199   ; GND*       ;              ;
; 200   ; GND*       ;              ;
; 201   ; GND*       ;              ;
; 202   ; GND*       ;              ;
; 203   ; GND*       ;              ;
; 204   ; GND*       ;              ;
; 205   ; VCC_INT    ;              ;
; 206   ; GND*       ;              ;
; 207   ; GND*       ;              ;
; 208   ; GND*       ;              ;
; 209   ; GND*       ;              ;
; 210   ; GND+       ;              ;
; 211   ; GND+       ;              ;
; 212   ; GND+       ;              ;
; 213   ; GND*       ;              ;
; 214   ; GND*       ;              ;
; 215   ; GND*       ;              ;
; 216   ; GND_INT    ;              ;
; 217   ; GND*       ;              ;
; 218   ; GND*       ;              ;
; 219   ; GND*       ;              ;
; 220   ; GND*       ;              ;
; 221   ; GND*       ;              ;
; 222   ; GND*       ;              ;
; 223   ; GND*       ;              ;
; 224   ; VCC_INT    ;              ;
; 225   ; GND*       ;              ;
; 226   ; GND*       ;              ;
; 227   ; GND*       ;              ;
; 228   ; GND*       ;              ;
; 229   ; GND*       ;              ;
; 230   ; GND*       ;              ;
; 231   ; GND*       ;              ;
; 232   ; GND_INT    ;              ;
; 233   ; GND*       ;              ;
; 234   ; GND*       ;              ;
; 235   ; GND*       ;              ;
; 236   ; GND*       ;              ;
; 237   ; GND*       ;              ;
; 238   ; GND*       ;              ;
; 239   ; GND*       ;              ;
; 240   ; GND*       ;              ;
+-------+------------+--------------+


+---------------------------------------------------------------+
; Control Signals                                               ;
+-------------+---------+---------+--------------+--------------+
; Name        ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+-------------+---------+---------+--------------+--------------+
; clk         ; 91      ; 17      ; Clock        ; Pin          ;
; process_0~2 ; LC1_H31 ; 26      ; Async. clear ; Internal     ;
; Equal0~1    ; LC2_A21 ; 14      ; Clock enable ; Non-global   ;
; LessThan0~1 ; LC6_A21 ; 3       ; Clock enable ; Non-global   ;
+-------------+---------+---------+--------------+--------------+


+------------------------------------------+
; Global & Other Fast Signals              ;
+-------------+---------+---------+--------+
; Name        ; Pin #   ; Fan-Out ; Global ;
+-------------+---------+---------+--------+
; clk         ; 91      ; 17      ; yes    ;
; process_0~2 ; LC1_H31 ; 26      ; yes    ;
+-------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 9              ; 36                     ;
; 10 - 19            ; 0                      ;
; 20 - 29            ; 0                      ;
; 30 - 39            ; 0                      ;
; 40 - 49            ; 0                      ;
; 50 - 59            ; 0                      ;
; 60 - 69            ; 0                      ;
; 70 - 79            ; 0                      ;
; 80 - 89            ; 0                      ;
; 90 - 99            ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 21    ;
; 3      ; 3     ;
+--------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Calculator:calc|lpm_divide:Mod3|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|StageOut[1023]~2092                          ; 105     ;
; Calculator:calc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_ebc:add_sub_29|add_sub_cella[29]~293 ; 88      ;
; Calculator:calc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_fbc:add_sub_30|add_sub_cella[30]~303 ; 85      ;
; Calculator:calc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_dbc:add_sub_28|add_sub_cella[28]~283 ; 85      ;
; Calculator:calc|lpm_divide:Mod3|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_fbc:add_sub_30|add_sub_cella[30]~193 ; 82      ;
; Calculator:calc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_cbc:add_sub_27|add_sub_cella[27]~174 ; 81      ;
; Calculator:calc|process_0~183                                                                                                                            ; 51      ;
; Calculator:calc|lpm_divide:Mod3|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_gbc:add_sub_31|add_sub_cella[31]~306 ; 31      ;
; opt1                                                                                                                                                     ; 21      ;
; Calculator:calc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_gbc:add_sub_31|add_sub_cella[31]~348 ; 19      ;
; Calculator:calc|digitOutput1[2]~70                                                                                                                       ; 17      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_14|add_sub_cella[5]~57   ; 15      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_29|add_sub_cella[5]~57   ; 15      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_8|add_sub_cella[5]~57    ; 15      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_12|add_sub_cella[5]~58   ; 15      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_11|add_sub_cella[5]~58   ; 15      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_7|add_sub_cella[5]~57    ; 15      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_28|add_sub_cella[5]~57   ; 15      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_26|add_sub_cella[5]~60   ; 15      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_5|add_sub_cella[5]~59    ; 15      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_27|add_sub_cella[5]~61   ; 15      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_6|add_sub_cella[5]~59    ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_e9c:add_sub_4|add_sub_cella[4]~48    ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_10|add_sub_cella[5]~58   ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_9|add_sub_cella[5]~58    ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_18|add_sub_cella[5]~57   ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_13|add_sub_cella[5]~57   ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_17|add_sub_cella[5]~57   ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_16|add_sub_cella[5]~57   ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_15|add_sub_cella[5]~57   ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_20|add_sub_cella[5]~57   ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_19|add_sub_cella[5]~57   ; 14      ;
; Equal0~2                                                                                                                                                 ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_24|add_sub_cella[5]~58   ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_23|add_sub_cella[5]~57   ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_22|add_sub_cella[5]~57   ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_25|add_sub_cella[5]~59   ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_21|add_sub_cella[5]~57   ; 14      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_d9c:add_sub_3|add_sub_cella[3]~30    ; 13      ;
; Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_30|add_sub_cella[5]~57   ; 12      ;
; Calculator:calc|lpm_divide:Div0|lpm_divide_rgo:auto_generated|abs_divider_jbg:divider|alt_u_div_ine:divider|add_sub_i9c:add_sub_30|add_sub_cella[8]~59   ; 12      ;
; opt2                                                                                                                                                     ; 11      ;
; Calculator:calc|lpm_mult:Mult0|mult_af01:auto_generated|cs1a[0]~COUT                                                                                     ; 10      ;
; Calculator:calc|numberOutput[6]~57                                                                                                                       ; 10      ;
; Calculator:calc|numberOutput[5]~63                                                                                                                       ; 10      ;
; Calculator:calc|numberOutput[7]~61                                                                                                                       ; 10      ;
; Calculator:calc|digitOutput2[2]~126                                                                                                                      ; 9       ;
; Calculator:calc|numberOutput[4]~59                                                                                                                       ; 9       ;
; Calculator:calc|digitOutput2[1]~127                                                                                                                      ; 9       ;
; Calculator:calc|digitOutput1[2]~73                                                                                                                       ; 9       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                  ;
+-------------------+---------+--------------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source  ; Usage        ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------+---------+--------------+-----------------+---------------------------+----------+
; process_0~2       ; LC1_H31 ; Async. clear ; no              ; yes                       ; -ve      ;
+-------------------+---------+--------------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 252            ;
; 1                        ; 28             ;
; 2                        ; 7              ;
; 3                        ; 5              ;
; 4                        ; 15             ;
; 5                        ; 9              ;
; 6                        ; 18             ;
; 7                        ; 32             ;
; 8                        ; 102            ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 306            ;
; 1                           ; 18             ;
; 2                           ; 30             ;
; 3                           ; 54             ;
; 4                           ; 32             ;
; 5                           ; 23             ;
; 6                           ; 3              ;
; 7                           ; 2              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 261            ;
; 2 - 3                      ; 22             ;
; 4 - 5                      ; 54             ;
; 6 - 7                      ; 35             ;
; 8 - 9                      ; 26             ;
; 10 - 11                    ; 43             ;
; 12 - 13                    ; 11             ;
; 14 - 15                    ; 4              ;
; 16 - 17                    ; 8              ;
; 18 - 19                    ; 4              ;
+----------------------------+----------------+


+-------------------------------------------------------------------------------------------+
; Row Interconnect                                                                          ;
+-------+----------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used    ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+----------------------+-----------------------------+------------------------------+
;  A    ;  18 / 208 ( 9 % )    ;  22 / 104 ( 21 % )          ;  13 / 104 ( 13 % )           ;
;  B    ;  25 / 208 ( 12 % )   ;  0 / 104 ( 0 % )            ;  60 / 104 ( 58 % )           ;
;  C    ;  46 / 208 ( 22 % )   ;  30 / 104 ( 29 % )          ;  46 / 104 ( 44 % )           ;
;  D    ;  23 / 208 ( 11 % )   ;  2 / 104 ( 2 % )            ;  72 / 104 ( 69 % )           ;
;  E    ;  196 / 208 ( 94 % )  ;  53 / 104 ( 51 % )          ;  93 / 104 ( 89 % )           ;
;  F    ;  45 / 208 ( 22 % )   ;  33 / 104 ( 32 % )          ;  47 / 104 ( 45 % )           ;
;  G    ;  35 / 208 ( 17 % )   ;  39 / 104 ( 38 % )          ;  38 / 104 ( 37 % )           ;
;  H    ;  4 / 208 ( 2 % )     ;  0 / 104 ( 0 % )            ;  7 / 104 ( 7 % )             ;
;  I    ;  54 / 208 ( 26 % )   ;  24 / 104 ( 23 % )          ;  26 / 104 ( 25 % )           ;
; Total ;  446 / 1872 ( 24 % ) ;  203 / 936 ( 22 % )         ;  402 / 936 ( 43 % )          ;
+-------+----------------------+-----------------------------+------------------------------+


+------------------------------+
; LAB Column Interconnect      ;
+-------+----------------------+
; Col.  ; Interconnect Used    ;
+-------+----------------------+
; 1     ;  4 / 24 ( 17 % )     ;
; 2     ;  2 / 24 ( 8 % )      ;
; 3     ;  4 / 24 ( 17 % )     ;
; 4     ;  3 / 24 ( 13 % )     ;
; 5     ;  1 / 24 ( 4 % )      ;
; 6     ;  5 / 24 ( 21 % )     ;
; 7     ;  1 / 24 ( 4 % )      ;
; 8     ;  0 / 24 ( 0 % )      ;
; 9     ;  3 / 24 ( 13 % )     ;
; 10    ;  3 / 24 ( 13 % )     ;
; 11    ;  4 / 24 ( 17 % )     ;
; 12    ;  4 / 24 ( 17 % )     ;
; 13    ;  2 / 24 ( 8 % )      ;
; 14    ;  4 / 24 ( 17 % )     ;
; 15    ;  1 / 24 ( 4 % )      ;
; 16    ;  4 / 24 ( 17 % )     ;
; 17    ;  1 / 24 ( 4 % )      ;
; 18    ;  6 / 24 ( 25 % )     ;
; 19    ;  3 / 24 ( 13 % )     ;
; 20    ;  2 / 24 ( 8 % )      ;
; 21    ;  2 / 24 ( 8 % )      ;
; 22    ;  1 / 24 ( 4 % )      ;
; 23    ;  3 / 24 ( 13 % )     ;
; 24    ;  5 / 24 ( 21 % )     ;
; 25    ;  6 / 24 ( 25 % )     ;
; 26    ;  4 / 24 ( 17 % )     ;
; 27    ;  10 / 24 ( 42 % )    ;
; 28    ;  4 / 24 ( 17 % )     ;
; 29    ;  5 / 24 ( 21 % )     ;
; 30    ;  7 / 24 ( 29 % )     ;
; 31    ;  5 / 24 ( 21 % )     ;
; 32    ;  7 / 24 ( 29 % )     ;
; 33    ;  6 / 24 ( 25 % )     ;
; 34    ;  10 / 24 ( 42 % )    ;
; 35    ;  11 / 24 ( 46 % )    ;
; 36    ;  7 / 24 ( 29 % )     ;
; 37    ;  1 / 24 ( 4 % )      ;
; 38    ;  6 / 24 ( 25 % )     ;
; 39    ;  13 / 24 ( 54 % )    ;
; 40    ;  2 / 24 ( 8 % )      ;
; 41    ;  1 / 24 ( 4 % )      ;
; 42    ;  6 / 24 ( 25 % )     ;
; 43    ;  3 / 24 ( 13 % )     ;
; 44    ;  3 / 24 ( 13 % )     ;
; 45    ;  0 / 24 ( 0 % )      ;
; 46    ;  7 / 24 ( 29 % )     ;
; 47    ;  3 / 24 ( 13 % )     ;
; 48    ;  7 / 24 ( 29 % )     ;
; 49    ;  6 / 24 ( 25 % )     ;
; 50    ;  3 / 24 ( 13 % )     ;
; 51    ;  8 / 24 ( 33 % )     ;
; 52    ;  5 / 24 ( 21 % )     ;
; Total ;  224 / 1248 ( 18 % ) ;
+-------+----------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                       ;
+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Resource                          ; Usage                                                                                                                           ;
+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements              ; 1,310 / 3,744 ( 35 % )                                                                                                          ;
; Registers                         ; 17 / 3,744 ( < 1 % )                                                                                                            ;
; Logic elements in carry chains    ; 271                                                                                                                             ;
; User inserted logic elements      ; 0                                                                                                                               ;
; I/O pins                          ; 25 / 189 ( 13 % )                                                                                                               ;
;     -- Clock pins                 ; 2                                                                                                                               ;
;     -- Dedicated input pins       ; 2 / 4 ( 50 % )                                                                                                                  ;
; Global signals                    ; 2                                                                                                                               ;
; EABs                              ; 0 / 9 ( 0 % )                                                                                                                   ;
; Total memory bits                 ; 0 / 18,432 ( 0 % )                                                                                                              ;
; Total RAM block bits              ; 0 / 18,432 ( 0 % )                                                                                                              ;
; Maximum fan-out node              ; Calculator:calc|lpm_divide:Mod3|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|StageOut[1023]~2048 ;
; Maximum fan-out                   ; 105                                                                                                                             ;
; Highest non-global fan-out signal ; Calculator:calc|lpm_divide:Mod3|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|StageOut[1023]~2048 ;
; Highest non-global fan-out        ; 105                                                                                                                             ;
; Total fan-out                     ; 3648                                                                                                                            ;
; Average fan-out                   ; 2.73                                                                                                                            ;
+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                      ; Library Name ;
+---------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Main                                       ; 1310 (33)   ; 17           ; 0           ; 25   ; 1293 (16)    ; 0 (0)             ; 17 (17)          ; 271 (0)         ; 0 (0)      ; |Main                                                                                                                                    ; work         ;
;    |Calculator:calc|                        ; 1277 (60)   ; 0            ; 0           ; 0    ; 1277 (60)    ; 0 (0)             ; 0 (0)            ; 271 (1)         ; 0 (0)      ; |Main|Calculator:calc                                                                                                                    ; work         ;
;       |Display:display1|                    ; 48 (48)     ; 0            ; 0           ; 0    ; 48 (48)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Main|Calculator:calc|Display:display1                                                                                                   ; work         ;
;       |Display:display2|                    ; 31 (31)     ; 0            ; 0           ; 0    ; 31 (31)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Main|Calculator:calc|Display:display2                                                                                                   ; work         ;
;       |lpm_add_sub:Add0|                    ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |Main|Calculator:calc|lpm_add_sub:Add0                                                                                                   ; work         ;
;          |addcore:adder|                    ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |Main|Calculator:calc|lpm_add_sub:Add0|addcore:adder                                                                                     ; work         ;
;             |a_csnbuffer:result_node|       ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 4 (4)           ; 0 (0)      ; |Main|Calculator:calc|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node                                                             ; work         ;
;       |lpm_divide:Div0|                     ; 24 (0)      ; 0            ; 0           ; 0    ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div0                                                                                                    ; work         ;
;          |lpm_divide_rgo:auto_generated|    ; 24 (0)      ; 0            ; 0           ; 0    ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div0|lpm_divide_rgo:auto_generated                                                                      ; work         ;
;             |abs_divider_jbg:divider|       ; 24 (0)      ; 0            ; 0           ; 0    ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div0|lpm_divide_rgo:auto_generated|abs_divider_jbg:divider                                              ; work         ;
;                |alt_u_div_ine:divider|      ; 24 (10)     ; 0            ; 0           ; 0    ; 24 (10)      ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div0|lpm_divide_rgo:auto_generated|abs_divider_jbg:divider|alt_u_div_ine:divider                        ; work         ;
;                   |add_sub_i9c:add_sub_30|  ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div0|lpm_divide_rgo:auto_generated|abs_divider_jbg:divider|alt_u_div_ine:divider|add_sub_i9c:add_sub_30 ; work         ;
;                   |add_sub_i9c:add_sub_31|  ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div0|lpm_divide_rgo:auto_generated|abs_divider_jbg:divider|alt_u_div_ine:divider|add_sub_i9c:add_sub_31 ; work         ;
;       |lpm_divide:Div2|                     ; 511 (0)     ; 0            ; 0           ; 0    ; 511 (0)      ; 0 (0)             ; 0 (0)            ; 139 (0)         ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2                                                                                                    ; work         ;
;          |lpm_divide_ogo:auto_generated|    ; 511 (0)     ; 0            ; 0           ; 0    ; 511 (0)      ; 0 (0)             ; 0 (0)            ; 139 (0)         ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated                                                                      ; work         ;
;             |abs_divider_gbg:divider|       ; 511 (18)    ; 0            ; 0           ; 0    ; 511 (18)     ; 0 (0)             ; 0 (0)            ; 139 (0)         ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider                                              ; work         ;
;                |add_sub_l2f:compl_add_quot| ; 61 (61)     ; 0            ; 0           ; 0    ; 61 (61)      ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|add_sub_l2f:compl_add_quot                   ; work         ;
;                |alt_u_div_cne:divider|      ; 371 (222)   ; 0            ; 0           ; 0    ; 371 (222)    ; 0 (0)             ; 0 (0)            ; 135 (0)         ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider                        ; work         ;
;                   |add_sub_d9c:add_sub_3|   ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_d9c:add_sub_3  ; work         ;
;                   |add_sub_e9c:add_sub_4|   ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_e9c:add_sub_4  ; work         ;
;                   |add_sub_f9c:add_sub_10|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_10 ; work         ;
;                   |add_sub_f9c:add_sub_11|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_11 ; work         ;
;                   |add_sub_f9c:add_sub_12|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_12 ; work         ;
;                   |add_sub_f9c:add_sub_13|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_13 ; work         ;
;                   |add_sub_f9c:add_sub_14|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_14 ; work         ;
;                   |add_sub_f9c:add_sub_15|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_15 ; work         ;
;                   |add_sub_f9c:add_sub_16|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_16 ; work         ;
;                   |add_sub_f9c:add_sub_17|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_17 ; work         ;
;                   |add_sub_f9c:add_sub_18|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_18 ; work         ;
;                   |add_sub_f9c:add_sub_19|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_19 ; work         ;
;                   |add_sub_f9c:add_sub_20|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_20 ; work         ;
;                   |add_sub_f9c:add_sub_21|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_21 ; work         ;
;                   |add_sub_f9c:add_sub_22|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_22 ; work         ;
;                   |add_sub_f9c:add_sub_23|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_23 ; work         ;
;                   |add_sub_f9c:add_sub_24|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_24 ; work         ;
;                   |add_sub_f9c:add_sub_25|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_25 ; work         ;
;                   |add_sub_f9c:add_sub_26|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_26 ; work         ;
;                   |add_sub_f9c:add_sub_27|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_27 ; work         ;
;                   |add_sub_f9c:add_sub_28|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_28 ; work         ;
;                   |add_sub_f9c:add_sub_29|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_29 ; work         ;
;                   |add_sub_f9c:add_sub_30|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_30 ; work         ;
;                   |add_sub_f9c:add_sub_31|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_31 ; work         ;
;                   |add_sub_f9c:add_sub_5|   ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_5  ; work         ;
;                   |add_sub_f9c:add_sub_6|   ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_6  ; work         ;
;                   |add_sub_f9c:add_sub_7|   ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_7  ; work         ;
;                   |add_sub_f9c:add_sub_8|   ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_8  ; work         ;
;                   |add_sub_f9c:add_sub_9|   ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|alt_u_div_cne:divider|add_sub_f9c:add_sub_9  ; work         ;
;                |lpm_abs_sg9:my_abs_num|     ; 61 (61)     ; 0            ; 0           ; 0    ; 61 (61)      ; 0 (0)             ; 0 (0)            ; 1 (1)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Div2|lpm_divide_ogo:auto_generated|abs_divider_gbg:divider|lpm_abs_sg9:my_abs_num                       ; work         ;
;       |lpm_divide:Mod0|                     ; 407 (0)     ; 0            ; 0           ; 0    ; 407 (0)      ; 0 (0)             ; 0 (0)            ; 94 (0)          ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod0                                                                                                    ; work         ;
;          |lpm_divide_bao:auto_generated|    ; 407 (0)     ; 0            ; 0           ; 0    ; 407 (0)      ; 0 (0)             ; 0 (0)            ; 94 (0)          ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod0|lpm_divide_bao:auto_generated                                                                      ; work         ;
;             |abs_divider_0dg:divider|       ; 407 (0)     ; 0            ; 0           ; 0    ; 407 (0)      ; 0 (0)             ; 0 (0)            ; 94 (0)          ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider                                              ; work         ;
;                |alt_u_div_cqe:divider|      ; 407 (203)   ; 0            ; 0           ; 0    ; 407 (203)    ; 0 (0)             ; 0 (0)            ; 94 (0)          ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider                        ; work         ;
;                   |add_sub_cbc:add_sub_27|  ; 54 (54)     ; 0            ; 0           ; 0    ; 54 (54)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_cbc:add_sub_27 ; work         ;
;                   |add_sub_dbc:add_sub_28|  ; 57 (57)     ; 0            ; 0           ; 0    ; 57 (57)      ; 0 (0)             ; 0 (0)            ; 1 (1)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_dbc:add_sub_28 ; work         ;
;                   |add_sub_ebc:add_sub_29|  ; 30 (30)     ; 0            ; 0           ; 0    ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_ebc:add_sub_29 ; work         ;
;                   |add_sub_fbc:add_sub_30|  ; 31 (31)     ; 0            ; 0           ; 0    ; 31 (31)      ; 0 (0)             ; 0 (0)            ; 31 (31)         ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_fbc:add_sub_30 ; work         ;
;                   |add_sub_gbc:add_sub_31|  ; 32 (32)     ; 0            ; 0           ; 0    ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 32 (32)         ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod0|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_gbc:add_sub_31 ; work         ;
;       |lpm_divide:Mod3|                     ; 159 (0)     ; 0            ; 0           ; 0    ; 159 (0)      ; 0 (0)             ; 0 (0)            ; 1 (0)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod3                                                                                                    ; work         ;
;          |lpm_divide_bao:auto_generated|    ; 159 (0)     ; 0            ; 0           ; 0    ; 159 (0)      ; 0 (0)             ; 0 (0)            ; 1 (0)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod3|lpm_divide_bao:auto_generated                                                                      ; work         ;
;             |abs_divider_0dg:divider|       ; 159 (0)     ; 0            ; 0           ; 0    ; 159 (0)      ; 0 (0)             ; 0 (0)            ; 1 (0)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod3|lpm_divide_bao:auto_generated|abs_divider_0dg:divider                                              ; work         ;
;                |alt_u_div_cqe:divider|      ; 159 (40)    ; 0            ; 0           ; 0    ; 159 (40)     ; 0 (0)             ; 0 (0)            ; 1 (0)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod3|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider                        ; work         ;
;                   |add_sub_fbc:add_sub_30|  ; 58 (58)     ; 0            ; 0           ; 0    ; 58 (58)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod3|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_fbc:add_sub_30 ; work         ;
;                   |add_sub_gbc:add_sub_31|  ; 61 (61)     ; 0            ; 0           ; 0    ; 61 (61)      ; 0 (0)             ; 0 (0)            ; 1 (1)           ; 0 (0)      ; |Main|Calculator:calc|lpm_divide:Mod3|lpm_divide_bao:auto_generated|abs_divider_0dg:divider|alt_u_div_cqe:divider|add_sub_gbc:add_sub_31 ; work         ;
;       |lpm_mult:Mult0|                      ; 33 (0)      ; 0            ; 0           ; 0    ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |Main|Calculator:calc|lpm_mult:Mult0                                                                                                     ; work         ;
;          |mult_af01:auto_generated|         ; 33 (19)     ; 0            ; 0           ; 0    ; 33 (19)      ; 0 (0)             ; 0 (0)            ; 19 (5)          ; 0 (0)      ; |Main|Calculator:calc|lpm_mult:Mult0|mult_af01:auto_generated                                                                            ; work         ;
;             |lpm_add_sub:op_1|              ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 6 (0)           ; 0 (0)      ; |Main|Calculator:calc|lpm_mult:Mult0|mult_af01:auto_generated|lpm_add_sub:op_1                                                           ; work         ;
;                |addcore:adder|              ; 6 (1)       ; 0            ; 0           ; 0    ; 6 (1)        ; 0 (0)             ; 0 (0)            ; 6 (1)           ; 0 (0)      ; |Main|Calculator:calc|lpm_mult:Mult0|mult_af01:auto_generated|lpm_add_sub:op_1|addcore:adder                                             ; work         ;
;                   |a_csnbuffer:result_node| ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Main|Calculator:calc|lpm_mult:Mult0|mult_af01:auto_generated|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node                     ; work         ;
;             |lpm_add_sub:op_3|              ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |Main|Calculator:calc|lpm_mult:Mult0|mult_af01:auto_generated|lpm_add_sub:op_3                                                           ; work         ;
;                |addcore:adder|              ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |Main|Calculator:calc|lpm_mult:Mult0|mult_af01:auto_generated|lpm_add_sub:op_3|addcore:adder                                             ; work         ;
;                   |a_csnbuffer:result_node| ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Main|Calculator:calc|lpm_mult:Mult0|mult_af01:auto_generated|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node                     ; work         ;
+---------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------+
; Delay Chain Summary                 ;
+------------+----------+-------------+
; Name       ; Pin Type ; Pad to Core ;
+------------+----------+-------------+
; clk        ; Input    ; OFF         ;
; num2[0]    ; Input    ; OFF         ;
; opt1       ; Input    ; OFF         ;
; opt2       ; Input    ; OFF         ;
; num1[2]    ; Input    ; OFF         ;
; num2[1]    ; Input    ; OFF         ;
; num1[1]    ; Input    ; OFF         ;
; num1[3]    ; Input    ; OFF         ;
; num2[3]    ; Input    ; OFF         ;
; num2[2]    ; Input    ; OFF         ;
; num1[0]    ; Input    ; OFF         ;
; LedOut1[0] ; Output   ; OFF         ;
; LedOut1[1] ; Output   ; OFF         ;
; LedOut1[2] ; Output   ; OFF         ;
; LedOut1[3] ; Output   ; OFF         ;
; LedOut1[4] ; Output   ; OFF         ;
; LedOut1[5] ; Output   ; OFF         ;
; LedOut1[6] ; Output   ; OFF         ;
; LedOut2[0] ; Output   ; OFF         ;
; LedOut2[1] ; Output   ; OFF         ;
; LedOut2[2] ; Output   ; OFF         ;
; LedOut2[3] ; Output   ; OFF         ;
; LedOut2[4] ; Output   ; OFF         ;
; LedOut2[5] ; Output   ; OFF         ;
; LedOut2[6] ; Output   ; OFF         ;
+------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/90/quartus/CalculatorProject/CalculatorProject.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Tue Jun 14 12:21:49 2022
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off CalculatorProject -c CalculatorProject
Info: Selected device EPF10K70RC240-4 for design "CalculatorProject"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Tue Jun 14 2022 at 12:21:50
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:09
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 252 megabytes
    Info: Processing ended: Tue Jun 14 12:22:05 2022
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:16


