
Basisstaion.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000b1a  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00802000  00802000  00000b8e  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000068  00802000  00802000  00000b8e  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000b8e  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000bc0  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000001e0  00000000  00000000  00000c00  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00006239  00000000  00000000  00000de0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000398e  00000000  00000000  00007019  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000022b8  00000000  00000000  0000a9a7  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000054c  00000000  00000000  0000cc60  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0002d94c  00000000  00000000  0000d1ac  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000183c  00000000  00000000  0003aaf8  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000248  00000000  00000000  0003c334  2**0
                  CONTENTS, READONLY, DEBUGGING
 13 .debug_macro  00000ae7  00000000  00000000  0003c57c  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 fe 00 	jmp	0x1fc	; 0x1fc <__ctors_end>
   4:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
   8:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
   c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  10:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  14:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  18:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  1c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  20:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  24:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  28:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  2c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  30:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  34:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  38:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  3c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  40:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  44:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  48:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  4c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  50:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  54:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  58:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  5c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  60:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  64:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  68:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  6c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  70:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  74:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  78:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  7c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  80:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  84:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  88:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  8c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  90:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  94:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  98:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  9c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  a0:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  a4:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  a8:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  ac:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  b0:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  b4:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  b8:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  bc:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  c0:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  c4:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  c8:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  cc:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  d0:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  d4:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  d8:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  dc:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  e0:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  e4:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  e8:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  ec:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  f0:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  f4:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  f8:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
  fc:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 100:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 104:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 108:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 10c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 110:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 114:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 118:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 11c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 120:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 124:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 128:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 12c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 130:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 134:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 138:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 13c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 140:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 144:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 148:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 14c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 150:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 154:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 158:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 15c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 160:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 164:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 168:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 16c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 170:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 174:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 178:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 17c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 180:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 184:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 188:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 18c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 190:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 194:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 198:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 19c:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1a0:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1a4:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1a8:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1ac:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1b0:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1b4:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1b8:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1bc:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1c0:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1c4:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1c8:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1cc:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1d0:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1d4:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1d8:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1dc:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1e0:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1e4:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1e8:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1ec:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1f0:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1f4:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>
 1f8:	0c 94 1f 01 	jmp	0x23e	; 0x23e <__bad_interrupt>

000001fc <__ctors_end>:
 1fc:	11 24       	eor	r1, r1
 1fe:	1f be       	out	0x3f, r1	; 63
 200:	cf ef       	ldi	r28, 0xFF	; 255
 202:	cd bf       	out	0x3d, r28	; 61
 204:	df e5       	ldi	r29, 0x5F	; 95
 206:	de bf       	out	0x3e, r29	; 62
 208:	00 e0       	ldi	r16, 0x00	; 0
 20a:	0c bf       	out	0x3c, r16	; 60

0000020c <__do_copy_data>:
 20c:	10 e2       	ldi	r17, 0x20	; 32
 20e:	a0 e0       	ldi	r26, 0x00	; 0
 210:	b0 e2       	ldi	r27, 0x20	; 32
 212:	ea e1       	ldi	r30, 0x1A	; 26
 214:	fb e0       	ldi	r31, 0x0B	; 11
 216:	00 e0       	ldi	r16, 0x00	; 0
 218:	0b bf       	out	0x3b, r16	; 59
 21a:	02 c0       	rjmp	.+4      	; 0x220 <__do_copy_data+0x14>
 21c:	07 90       	elpm	r0, Z+
 21e:	0d 92       	st	X+, r0
 220:	a0 30       	cpi	r26, 0x00	; 0
 222:	b1 07       	cpc	r27, r17
 224:	d9 f7       	brne	.-10     	; 0x21c <__do_copy_data+0x10>

00000226 <__do_clear_bss>:
 226:	20 e2       	ldi	r18, 0x20	; 32
 228:	a0 e0       	ldi	r26, 0x00	; 0
 22a:	b0 e2       	ldi	r27, 0x20	; 32
 22c:	01 c0       	rjmp	.+2      	; 0x230 <.do_clear_bss_start>

0000022e <.do_clear_bss_loop>:
 22e:	1d 92       	st	X+, r1

00000230 <.do_clear_bss_start>:
 230:	a8 36       	cpi	r26, 0x68	; 104
 232:	b2 07       	cpc	r27, r18
 234:	e1 f7       	brne	.-8      	; 0x22e <.do_clear_bss_loop>
 236:	0e 94 2a 04 	call	0x854	; 0x854 <main>
 23a:	0c 94 8b 05 	jmp	0xb16	; 0xb16 <_exit>

0000023e <__bad_interrupt>:
 23e:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000242 <_xdelay_ms>:
#include "Xdelay.h"
uint8_t XDELAY_ISFAST;

void _xdelay_ms(uint16_t delay)
{
	if(XDELAY_ISFAST)
 242:	20 91 00 20 	lds	r18, 0x2000	; 0x802000 <__data_end>
 246:	21 11       	cpse	r18, r1
 248:	13 c0       	rjmp	.+38     	; 0x270 <_xdelay_ms+0x2e>
		for (uint8_t c=0; c<XDELAY_SCALEFACTOR; c++)
			for (uint16_t i=0; i<delay; i++)_delay_ms(1);
			
	for (uint16_t i=0; i<delay; i++)_delay_ms(1);
 24a:	00 97       	sbiw	r24, 0x00	; 0
 24c:	a9 f4       	brne	.+42     	; 0x278 <_xdelay_ms+0x36>
 24e:	08 95       	ret

void _xdelay_ms(uint16_t delay)
{
	if(XDELAY_ISFAST)
		for (uint8_t c=0; c<XDELAY_SCALEFACTOR; c++)
			for (uint16_t i=0; i<delay; i++)_delay_ms(1);
 250:	20 e0       	ldi	r18, 0x00	; 0
 252:	30 e0       	ldi	r19, 0x00	; 0
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 254:	e3 ef       	ldi	r30, 0xF3	; 243
 256:	f1 e0       	ldi	r31, 0x01	; 1
 258:	31 97       	sbiw	r30, 0x01	; 1
 25a:	f1 f7       	brne	.-4      	; 0x258 <_xdelay_ms+0x16>
 25c:	00 c0       	rjmp	.+0      	; 0x25e <_xdelay_ms+0x1c>
 25e:	00 00       	nop
 260:	2f 5f       	subi	r18, 0xFF	; 255
 262:	3f 4f       	sbci	r19, 0xFF	; 255
 264:	82 17       	cp	r24, r18
 266:	93 07       	cpc	r25, r19
 268:	a9 f7       	brne	.-22     	; 0x254 <_xdelay_ms+0x12>
 26a:	41 50       	subi	r20, 0x01	; 1
uint8_t XDELAY_ISFAST;

void _xdelay_ms(uint16_t delay)
{
	if(XDELAY_ISFAST)
		for (uint8_t c=0; c<XDELAY_SCALEFACTOR; c++)
 26c:	11 f4       	brne	.+4      	; 0x272 <_xdelay_ms+0x30>
 26e:	ed cf       	rjmp	.-38     	; 0x24a <_xdelay_ms+0x8>
 270:	40 e1       	ldi	r20, 0x10	; 16
			for (uint16_t i=0; i<delay; i++)_delay_ms(1);
 272:	00 97       	sbiw	r24, 0x00	; 0
 274:	69 f7       	brne	.-38     	; 0x250 <_xdelay_ms+0xe>
 276:	f9 cf       	rjmp	.-14     	; 0x26a <_xdelay_ms+0x28>
			
	for (uint16_t i=0; i<delay; i++)_delay_ms(1);
 278:	20 e0       	ldi	r18, 0x00	; 0
 27a:	30 e0       	ldi	r19, 0x00	; 0
 27c:	e3 ef       	ldi	r30, 0xF3	; 243
 27e:	f1 e0       	ldi	r31, 0x01	; 1
 280:	31 97       	sbiw	r30, 0x01	; 1
 282:	f1 f7       	brne	.-4      	; 0x280 <_xdelay_ms+0x3e>
 284:	00 c0       	rjmp	.+0      	; 0x286 <_xdelay_ms+0x44>
 286:	00 00       	nop
 288:	2f 5f       	subi	r18, 0xFF	; 255
 28a:	3f 4f       	sbci	r19, 0xFF	; 255
 28c:	82 17       	cp	r24, r18
 28e:	93 07       	cpc	r25, r19
 290:	a9 f7       	brne	.-22     	; 0x27c <_xdelay_ms+0x3a>
 292:	08 95       	ret

00000294 <SPI_putc>:
void RF_Set_FIFOAccess(RF_FIFOAccess_t access)
{
	uint8_t lastv = RF_Get_Command(RF_REG_FCRC);
	lastv = (lastv & ~RF_FIFOAccess_MASK) | (access & RF_FIFOAccess_MASK);
	RF_Set_Command(RF_REG_FCRC,lastv);
}
 294:	80 93 c3 09 	sts	0x09C3, r24	; 0x8009c3 <__TEXT_REGION_LENGTH__+0x7009c3>
 298:	e0 ec       	ldi	r30, 0xC0	; 192
 29a:	f9 e0       	ldi	r31, 0x09	; 9
 29c:	82 81       	ldd	r24, Z+2	; 0x02
 29e:	88 23       	and	r24, r24
 2a0:	ec f7       	brge	.-6      	; 0x29c <SPI_putc+0x8>
 2a2:	08 95       	ret

000002a4 <Update_Timer_Init>:
 2a4:	62 e0       	ldi	r22, 0x02	; 2
 2a6:	83 e0       	ldi	r24, 0x03	; 3
 2a8:	0e 94 14 04 	call	0x828	; 0x828 <sysclk_enable_module>
 2ac:	e0 e4       	ldi	r30, 0x40	; 64
 2ae:	f8 e0       	ldi	r31, 0x08	; 8
 2b0:	87 e0       	ldi	r24, 0x07	; 7
 2b2:	80 83       	st	Z, r24
 2b4:	11 82       	std	Z+1, r1	; 0x01
 2b6:	82 e0       	ldi	r24, 0x02	; 2
 2b8:	90 e0       	ldi	r25, 0x00	; 0
 2ba:	86 a3       	std	Z+38, r24	; 0x26
 2bc:	97 a3       	std	Z+39, r25	; 0x27
 2be:	10 a2       	std	Z+32, r1	; 0x20
 2c0:	11 a2       	std	Z+33, r1	; 0x21
 2c2:	86 83       	std	Z+6, r24	; 0x06
 2c4:	08 95       	ret

000002c6 <SPI_Init>:
 2c6:	68 e0       	ldi	r22, 0x08	; 8
 2c8:	84 e0       	ldi	r24, 0x04	; 4
 2ca:	0e 94 14 04 	call	0x828	; 0x828 <sysclk_enable_module>
 2ce:	e0 e6       	ldi	r30, 0x60	; 96
 2d0:	f6 e0       	ldi	r31, 0x06	; 6
 2d2:	90 e2       	ldi	r25, 0x20	; 32
 2d4:	91 83       	std	Z+1, r25	; 0x01
 2d6:	20 e8       	ldi	r18, 0x80	; 128
 2d8:	21 83       	std	Z+1, r18	; 0x01
 2da:	84 89       	ldd	r24, Z+20	; 0x14
 2dc:	88 61       	ori	r24, 0x18	; 24
 2de:	84 8b       	std	Z+20, r24	; 0x14
 2e0:	80 e5       	ldi	r24, 0x50	; 80
 2e2:	80 93 c0 09 	sts	0x09C0, r24	; 0x8009c0 <__TEXT_REGION_LENGTH__+0x7009c0>
 2e6:	38 e0       	ldi	r19, 0x08	; 8
 2e8:	31 83       	std	Z+1, r19	; 0x01
 2ea:	a0 e8       	ldi	r26, 0x80	; 128
 2ec:	b6 e0       	ldi	r27, 0x06	; 6
 2ee:	81 e0       	ldi	r24, 0x01	; 1
 2f0:	11 96       	adiw	r26, 0x01	; 1
 2f2:	8c 93       	st	X, r24
 2f4:	11 97       	sbiw	r26, 0x01	; 1
 2f6:	35 83       	std	Z+5, r19	; 0x05
 2f8:	15 96       	adiw	r26, 0x05	; 5
 2fa:	8c 93       	st	X, r24
 2fc:	25 83       	std	Z+5, r18	; 0x05
 2fe:	95 83       	std	Z+5, r25	; 0x05
 300:	08 95       	ret

00000302 <RF_Set_Command>:
 302:	0f 93       	push	r16
 304:	1f 93       	push	r17
 306:	cf 93       	push	r28
 308:	df 93       	push	r29
 30a:	06 2f       	mov	r16, r22
 30c:	c0 e6       	ldi	r28, 0x60	; 96
 30e:	d6 e0       	ldi	r29, 0x06	; 6
 310:	18 e0       	ldi	r17, 0x08	; 8
 312:	1e 83       	std	Y+6, r17	; 0x06
 314:	88 0f       	add	r24, r24
 316:	0e 94 4a 01 	call	0x294	; 0x294 <SPI_putc>
 31a:	80 2f       	mov	r24, r16
 31c:	0e 94 4a 01 	call	0x294	; 0x294 <SPI_putc>
 320:	1d 83       	std	Y+5, r17	; 0x05
 322:	80 91 c3 09 	lds	r24, 0x09C3	; 0x8009c3 <__TEXT_REGION_LENGTH__+0x7009c3>
 326:	df 91       	pop	r29
 328:	cf 91       	pop	r28
 32a:	1f 91       	pop	r17
 32c:	0f 91       	pop	r16
 32e:	08 95       	ret

00000330 <RF_Set_Address>:
 330:	68 2f       	mov	r22, r24
 332:	8d e1       	ldi	r24, 0x1D	; 29
 334:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 338:	08 95       	ret

0000033a <RF_Get_Command>:
 33a:	98 e0       	ldi	r25, 0x08	; 8
 33c:	90 93 66 06 	sts	0x0666, r25	; 0x800666 <__TEXT_REGION_LENGTH__+0x700666>
 340:	88 0f       	add	r24, r24
 342:	80 64       	ori	r24, 0x40	; 64
 344:	0e 94 4a 01 	call	0x294	; 0x294 <SPI_putc>
 348:	81 e0       	ldi	r24, 0x01	; 1
 34a:	80 93 c3 09 	sts	0x09C3, r24	; 0x8009c3 <__TEXT_REGION_LENGTH__+0x7009c3>
 34e:	e0 ec       	ldi	r30, 0xC0	; 192
 350:	f9 e0       	ldi	r31, 0x09	; 9
 352:	82 81       	ldd	r24, Z+2	; 0x02
 354:	88 23       	and	r24, r24
 356:	ec f7       	brge	.-6      	; 0x352 <RF_Get_Command+0x18>
 358:	80 91 c3 09 	lds	r24, 0x09C3	; 0x8009c3 <__TEXT_REGION_LENGTH__+0x7009c3>
 35c:	98 e0       	ldi	r25, 0x08	; 8
 35e:	90 93 65 06 	sts	0x0665, r25	; 0x800665 <__TEXT_REGION_LENGTH__+0x700665>
 362:	08 95       	ret

00000364 <RF_Set_State>:
 364:	cf 93       	push	r28
 366:	c8 2f       	mov	r28, r24
 368:	80 e0       	ldi	r24, 0x00	; 0
 36a:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
 36e:	8f 71       	andi	r24, 0x1F	; 31
 370:	9c 2f       	mov	r25, r28
 372:	90 7e       	andi	r25, 0xE0	; 224
 374:	68 2f       	mov	r22, r24
 376:	69 2b       	or	r22, r25
 378:	80 e0       	ldi	r24, 0x00	; 0
 37a:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 37e:	c0 93 4c 20 	sts	0x204C, r28	; 0x80204c <RF_CurrentStatus>
 382:	cf 91       	pop	r28
 384:	08 95       	ret

00000386 <RF_Set_Modem>:
 386:	69 e0       	ldi	r22, 0x09	; 9
 388:	82 e0       	ldi	r24, 0x02	; 2
 38a:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 38e:	69 e0       	ldi	r22, 0x09	; 9
 390:	83 e0       	ldi	r24, 0x03	; 3
 392:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 396:	62 e7       	ldi	r22, 0x72	; 114
 398:	80 e1       	ldi	r24, 0x10	; 16
 39a:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 39e:	8a e1       	ldi	r24, 0x1A	; 26
 3a0:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
 3a4:	8f 70       	andi	r24, 0x0F	; 15
 3a6:	68 2f       	mov	r22, r24
 3a8:	60 62       	ori	r22, 0x20	; 32
 3aa:	8a e1       	ldi	r24, 0x1A	; 26
 3ac:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 3b0:	08 95       	ret

000003b2 <RF_Set_Band>:
 3b2:	cf 93       	push	r28
 3b4:	c8 2f       	mov	r28, r24
 3b6:	80 e0       	ldi	r24, 0x00	; 0
 3b8:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
 3bc:	87 7e       	andi	r24, 0xE7	; 231
 3be:	c8 71       	andi	r28, 0x18	; 24
 3c0:	68 2f       	mov	r22, r24
 3c2:	6c 2b       	or	r22, r28
 3c4:	80 e0       	ldi	r24, 0x00	; 0
 3c6:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 3ca:	cf 91       	pop	r28
 3cc:	08 95       	ret

000003ce <RF_Set_Modulation>:
 3ce:	cf 93       	push	r28
 3d0:	c8 2f       	mov	r28, r24
 3d2:	81 e0       	ldi	r24, 0x01	; 1
 3d4:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
 3d8:	8f 73       	andi	r24, 0x3F	; 63
 3da:	c0 7c       	andi	r28, 0xC0	; 192
 3dc:	68 2f       	mov	r22, r24
 3de:	6c 2b       	or	r22, r28
 3e0:	81 e0       	ldi	r24, 0x01	; 1
 3e2:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 3e6:	cf 91       	pop	r28
 3e8:	08 95       	ret

000003ea <RF_Set_FIFOSize>:
 3ea:	cf 93       	push	r28
 3ec:	c8 2f       	mov	r28, r24
 3ee:	85 e0       	ldi	r24, 0x05	; 5
 3f0:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
 3f4:	8f 73       	andi	r24, 0x3F	; 63
 3f6:	c0 7c       	andi	r28, 0xC0	; 192
 3f8:	68 2f       	mov	r22, r24
 3fa:	6c 2b       	or	r22, r28
 3fc:	85 e0       	ldi	r24, 0x05	; 5
 3fe:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 402:	cf 91       	pop	r28
 404:	08 95       	ret

00000406 <RF_Set_Mode>:
 406:	cf 93       	push	r28
 408:	c8 2f       	mov	r28, r24
 40a:	81 e0       	ldi	r24, 0x01	; 1
 40c:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
 410:	c1 30       	cpi	r28, 0x01	; 1
 412:	51 f0       	breq	.+20     	; 0x428 <RF_Set_Mode+0x22>
 414:	18 f0       	brcs	.+6      	; 0x41c <RF_Set_Mode+0x16>
 416:	c2 30       	cpi	r28, 0x02	; 2
 418:	21 f0       	breq	.+8      	; 0x422 <RF_Set_Mode+0x1c>
 41a:	07 c0       	rjmp	.+14     	; 0x42a <RF_Set_Mode+0x24>
 41c:	8f 7d       	andi	r24, 0xDF	; 223
 41e:	84 60       	ori	r24, 0x04	; 4
 420:	04 c0       	rjmp	.+8      	; 0x42a <RF_Set_Mode+0x24>
 422:	8b 7f       	andi	r24, 0xFB	; 251
 424:	80 62       	ori	r24, 0x20	; 32
 426:	01 c0       	rjmp	.+2      	; 0x42a <RF_Set_Mode+0x24>
 428:	8b 7d       	andi	r24, 0xDB	; 219
 42a:	68 2f       	mov	r22, r24
 42c:	81 e0       	ldi	r24, 0x01	; 1
 42e:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 432:	cf 91       	pop	r28
 434:	08 95       	ret

00000436 <RF_Set_PacketConfig>:
 436:	ff 92       	push	r15
 438:	0f 93       	push	r16
 43a:	1f 93       	push	r17
 43c:	cf 93       	push	r28
 43e:	df 93       	push	r29
 440:	f8 2e       	mov	r15, r24
 442:	16 2f       	mov	r17, r22
 444:	d4 2f       	mov	r29, r20
 446:	c2 2f       	mov	r28, r18
 448:	8e e1       	ldi	r24, 0x1E	; 30
 44a:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
 44e:	ff 20       	and	r15, r15
 450:	11 f0       	breq	.+4      	; 0x456 <RF_Set_PacketConfig+0x20>
 452:	80 68       	ori	r24, 0x80	; 128
 454:	01 c0       	rjmp	.+2      	; 0x458 <RF_Set_PacketConfig+0x22>
 456:	8f 77       	andi	r24, 0x7F	; 127
 458:	11 23       	and	r17, r17
 45a:	11 f0       	breq	.+4      	; 0x460 <RF_Set_PacketConfig+0x2a>
 45c:	88 60       	ori	r24, 0x08	; 8
 45e:	01 c0       	rjmp	.+2      	; 0x462 <RF_Set_PacketConfig+0x2c>
 460:	87 7f       	andi	r24, 0xF7	; 247
 462:	dd 23       	and	r29, r29
 464:	11 f0       	breq	.+4      	; 0x46a <RF_Set_PacketConfig+0x34>
 466:	80 61       	ori	r24, 0x10	; 16
 468:	01 c0       	rjmp	.+2      	; 0x46c <RF_Set_PacketConfig+0x36>
 46a:	8f 7e       	andi	r24, 0xEF	; 239
 46c:	6c 2f       	mov	r22, r28
 46e:	60 76       	andi	r22, 0x60	; 96
 470:	89 79       	andi	r24, 0x99	; 153
 472:	68 2b       	or	r22, r24
 474:	06 70       	andi	r16, 0x06	; 6
 476:	60 2b       	or	r22, r16
 478:	8e e1       	ldi	r24, 0x1E	; 30
 47a:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 47e:	df 91       	pop	r29
 480:	cf 91       	pop	r28
 482:	1f 91       	pop	r17
 484:	0f 91       	pop	r16
 486:	ff 90       	pop	r15
 488:	08 95       	ret

0000048a <RF_Set_ClockOutput>:
 48a:	cf 93       	push	r28
 48c:	c8 2f       	mov	r28, r24
 48e:	8b e1       	ldi	r24, 0x1B	; 27
 490:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
 494:	cc 23       	and	r28, r28
 496:	19 f0       	breq	.+6      	; 0x49e <RF_Set_ClockOutput+0x14>
 498:	68 2f       	mov	r22, r24
 49a:	60 68       	ori	r22, 0x80	; 128
 49c:	02 c0       	rjmp	.+4      	; 0x4a2 <RF_Set_ClockOutput+0x18>
 49e:	68 2f       	mov	r22, r24
 4a0:	6f 77       	andi	r22, 0x7F	; 127
 4a2:	8b e1       	ldi	r24, 0x1B	; 27
 4a4:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 4a8:	cf 91       	pop	r28
 4aa:	08 95       	ret

000004ac <RF_Set_Sync>:
 4ac:	ff 92       	push	r15
 4ae:	0f 93       	push	r16
 4b0:	1f 93       	push	r17
 4b2:	cf 93       	push	r28
 4b4:	df 93       	push	r29
 4b6:	f8 2e       	mov	r15, r24
 4b8:	d9 2f       	mov	r29, r25
 4ba:	c6 2f       	mov	r28, r22
 4bc:	82 e1       	ldi	r24, 0x12	; 18
 4be:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
 4c2:	6c 2f       	mov	r22, r28
 4c4:	70 e0       	ldi	r23, 0x00	; 0
 4c6:	61 50       	subi	r22, 0x01	; 1
 4c8:	71 09       	sbc	r23, r1
 4ca:	66 0f       	add	r22, r22
 4cc:	77 1f       	adc	r23, r23
 4ce:	66 0f       	add	r22, r22
 4d0:	77 1f       	adc	r23, r23
 4d2:	66 0f       	add	r22, r22
 4d4:	77 1f       	adc	r23, r23
 4d6:	68 71       	andi	r22, 0x18	; 24
 4d8:	60 62       	ori	r22, 0x20	; 32
 4da:	87 7e       	andi	r24, 0xE7	; 231
 4dc:	68 2b       	or	r22, r24
 4de:	82 e1       	ldi	r24, 0x12	; 18
 4e0:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 4e4:	0f 2d       	mov	r16, r15
 4e6:	1d 2f       	mov	r17, r29
 4e8:	c6 e1       	ldi	r28, 0x16	; 22
 4ea:	f8 01       	movw	r30, r16
 4ec:	61 91       	ld	r22, Z+
 4ee:	8f 01       	movw	r16, r30
 4f0:	8c 2f       	mov	r24, r28
 4f2:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 4f6:	cf 5f       	subi	r28, 0xFF	; 255
 4f8:	ca 31       	cpi	r28, 0x1A	; 26
 4fa:	b9 f7       	brne	.-18     	; 0x4ea <RF_Set_Sync+0x3e>
 4fc:	df 91       	pop	r29
 4fe:	cf 91       	pop	r28
 500:	1f 91       	pop	r17
 502:	0f 91       	pop	r16
 504:	ff 90       	pop	r15
 506:	08 95       	ret

00000508 <RF_Set_PayloadLenght>:
 508:	cf 93       	push	r28
 50a:	c8 2f       	mov	r28, r24
 50c:	8c e1       	ldi	r24, 0x1C	; 28
 50e:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
 512:	80 78       	andi	r24, 0x80	; 128
 514:	68 2f       	mov	r22, r24
 516:	6c 2b       	or	r22, r28
 518:	8c e1       	ldi	r24, 0x1C	; 28
 51a:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
 51e:	cf 91       	pop	r28
 520:	08 95       	ret

00000522 <RF_Set_IRQSources>:

void RF_Set_IRQSources(uint8_t irq0, uint8_t irq1, RF_TXIRQ1_t tx)
{
 522:	1f 93       	push	r17
 524:	cf 93       	push	r28
 526:	df 93       	push	r29
 528:	18 2f       	mov	r17, r24
 52a:	d6 2f       	mov	r29, r22
 52c:	c4 2f       	mov	r28, r20
	uint8_t lastv = RF_Get_Command(RF_REG_FTXRXI);
 52e:	8d e0       	ldi	r24, 0x0D	; 13
 530:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
	lastv = (lastv & ~RF_RXIRQ0_MASK) | (irq0 & RF_RXIRQ0_MASK);
	lastv = (lastv & ~RF_RXIRQ1_MASK) | (irq1 & RF_RXIRQ1_MASK);
	lastv = (lastv & ~RF_TXIRQ1_MASK) | (tx & RF_TXIRQ1_MASK);
 534:	91 2f       	mov	r25, r17
 536:	90 7c       	andi	r25, 0xC0	; 192
 538:	8f 70       	andi	r24, 0x0F	; 15
 53a:	68 2f       	mov	r22, r24
 53c:	69 2b       	or	r22, r25
 53e:	9d 2f       	mov	r25, r29
 540:	90 73       	andi	r25, 0x30	; 48
 542:	69 2b       	or	r22, r25
 544:	67 7f       	andi	r22, 0xF7	; 247
 546:	c8 70       	andi	r28, 0x08	; 8
 548:	6c 2b       	or	r22, r28
	RF_CurrentStatus.IRQ0 = irq0;
 54a:	ec e4       	ldi	r30, 0x4C	; 76
 54c:	f0 e2       	ldi	r31, 0x20	; 32
 54e:	13 83       	std	Z+3, r17	; 0x03
	RF_CurrentStatus.IRQ1 = irq1;
 550:	d4 83       	std	Z+4, r29	; 0x04
	RF_Set_Command(RF_REG_FTXRXI,lastv);
 552:	8d e0       	ldi	r24, 0x0D	; 13
 554:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
	
	lastv = RF_Get_Command(RF_REG_FTPRI);
 558:	8e e0       	ldi	r24, 0x0E	; 14
 55a:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
	lastv |= (1<<3) | (1<<4);
	RF_Set_Command(RF_REG_FTPRI,lastv);
 55e:	68 2f       	mov	r22, r24
 560:	68 61       	ori	r22, 0x18	; 24
 562:	8e e0       	ldi	r24, 0x0E	; 14
 564:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
	lastv = RF_Get_Command(RF_REG_FTPRI);
 568:	8e e0       	ldi	r24, 0x0E	; 14
 56a:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
}
 56e:	df 91       	pop	r29
 570:	cf 91       	pop	r28
 572:	1f 91       	pop	r17
 574:	08 95       	ret

00000576 <RF_VerifyPLLLock>:

uint8_t RF_VerifyPLLLock(void)
{
 576:	1f 93       	push	r17
 578:	cf 93       	push	r28
 57a:	df 93       	push	r29
    // Verify PLL-lock per instructions in Note 1 section 3.12
    // Need to do this after changing frequency.
    uint8_t ftpriVal = RF_Get_Command(RF_REG_FTPRI);
 57c:	8e e0       	ldi	r24, 0x0E	; 14
 57e:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
    RF_Set_Command(RF_REG_FTPRI, ftpriVal | 0x02); // Clear PLL lock bit
 582:	68 2f       	mov	r22, r24
 584:	62 60       	ori	r22, 0x02	; 2
 586:	8e e0       	ldi	r24, 0x0E	; 14
 588:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
    RF_Set_State(RF_State_Freq_Syn);
 58c:	80 e4       	ldi	r24, 0x40	; 64
 58e:	0e 94 b2 01 	call	0x364	; 0x364 <RF_Set_State>
 592:	c4 ef       	ldi	r28, 0xF4	; 244
 594:	d1 e0       	ldi	r29, 0x01	; 1
	uint16_t counter =0;
    while ((counter++ < 500))
    {
        ftpriVal = RF_Get_Command(RF_REG_FTPRI);
 596:	8e e0       	ldi	r24, 0x0E	; 14
 598:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
        if ((ftpriVal & 0x02) != 0)
 59c:	18 2f       	mov	r17, r24
 59e:	12 70       	andi	r17, 0x02	; 2
 5a0:	81 fd       	sbrc	r24, 1
 5a2:	06 c0       	rjmp	.+12     	; 0x5b0 <RF_VerifyPLLLock+0x3a>
            break;
		_xdelay_ms(1);
 5a4:	81 e0       	ldi	r24, 0x01	; 1
 5a6:	90 e0       	ldi	r25, 0x00	; 0
 5a8:	0e 94 21 01 	call	0x242	; 0x242 <_xdelay_ms>
 5ac:	21 97       	sbiw	r28, 0x01	; 1
    // Need to do this after changing frequency.
    uint8_t ftpriVal = RF_Get_Command(RF_REG_FTPRI);
    RF_Set_Command(RF_REG_FTPRI, ftpriVal | 0x02); // Clear PLL lock bit
    RF_Set_State(RF_State_Freq_Syn);
	uint16_t counter =0;
    while ((counter++ < 500))
 5ae:	99 f7       	brne	.-26     	; 0x596 <RF_VerifyPLLLock+0x20>
        ftpriVal = RF_Get_Command(RF_REG_FTPRI);
        if ((ftpriVal & 0x02) != 0)
            break;
		_xdelay_ms(1);
    }
    RF_Set_State(RF_State_StandBy);
 5b0:	80 e2       	ldi	r24, 0x20	; 32
 5b2:	0e 94 b2 01 	call	0x364	; 0x364 <RF_Set_State>
    return ((ftpriVal & 0x02) != 0);
 5b6:	81 e0       	ldi	r24, 0x01	; 1
 5b8:	11 11       	cpse	r17, r1
 5ba:	01 c0       	rjmp	.+2      	; 0x5be <RF_VerifyPLLLock+0x48>
 5bc:	80 e0       	ldi	r24, 0x00	; 0
}
 5be:	df 91       	pop	r29
 5c0:	cf 91       	pop	r28
 5c2:	1f 91       	pop	r17
 5c4:	08 95       	ret

000005c6 <RF_Set_Frequency>:

uint8_t RF_Set_Frequency(float centre)
{
 5c6:	cf 92       	push	r12
 5c8:	df 92       	push	r13
 5ca:	ef 92       	push	r14
 5cc:	ff 92       	push	r15
 5ce:	cf 93       	push	r28
 5d0:	df 93       	push	r29
 5d2:	6b 01       	movw	r12, r22
 5d4:	7c 01       	movw	r14, r24
    // REVISIT: FSK only: its different for OOK :-(

    RF_Band_t FBS;
    if (centre >= 902.0 && centre < 915.0)
 5d6:	20 e0       	ldi	r18, 0x00	; 0
 5d8:	30 e8       	ldi	r19, 0x80	; 128
 5da:	41 e6       	ldi	r20, 0x61	; 97
 5dc:	54 e4       	ldi	r21, 0x44	; 68
 5de:	0e 94 b5 04 	call	0x96a	; 0x96a <__gesf2>
 5e2:	88 23       	and	r24, r24
 5e4:	54 f0       	brlt	.+20     	; 0x5fa <RF_Set_Frequency+0x34>
 5e6:	20 e0       	ldi	r18, 0x00	; 0
 5e8:	30 ec       	ldi	r19, 0xC0	; 192
 5ea:	44 e6       	ldi	r20, 0x64	; 100
 5ec:	54 e4       	ldi	r21, 0x44	; 68
 5ee:	c7 01       	movw	r24, r14
 5f0:	b6 01       	movw	r22, r12
 5f2:	0e 94 34 04 	call	0x868	; 0x868 <__cmpsf2>
 5f6:	88 23       	and	r24, r24
 5f8:	64 f1       	brlt	.+88     	; 0x652 <RF_Set_Frequency+0x8c>
    {
	FBS = RF_Band_Low;
    }
    else if (centre >= 915.0 && centre <= 928.0)
 5fa:	20 e0       	ldi	r18, 0x00	; 0
 5fc:	30 ec       	ldi	r19, 0xC0	; 192
 5fe:	44 e6       	ldi	r20, 0x64	; 100
 600:	54 e4       	ldi	r21, 0x44	; 68
 602:	c7 01       	movw	r24, r14
 604:	b6 01       	movw	r22, r12
 606:	0e 94 b5 04 	call	0x96a	; 0x96a <__gesf2>
 60a:	88 23       	and	r24, r24
 60c:	54 f0       	brlt	.+20     	; 0x622 <RF_Set_Frequency+0x5c>
 60e:	20 e0       	ldi	r18, 0x00	; 0
 610:	30 e0       	ldi	r19, 0x00	; 0
 612:	48 e6       	ldi	r20, 0x68	; 104
 614:	54 e4       	ldi	r21, 0x44	; 68
 616:	c7 01       	movw	r24, r14
 618:	b6 01       	movw	r22, r12
 61a:	0e 94 34 04 	call	0x868	; 0x868 <__cmpsf2>
 61e:	18 16       	cp	r1, r24
 620:	d4 f4       	brge	.+52     	; 0x656 <RF_Set_Frequency+0x90>
    {
	FBS = RF_Band_Mid;
    }
    else if (centre >= 863.0 && centre <= 870.0)
 622:	20 e0       	ldi	r18, 0x00	; 0
 624:	30 ec       	ldi	r19, 0xC0	; 192
 626:	47 e5       	ldi	r20, 0x57	; 87
 628:	54 e4       	ldi	r21, 0x44	; 68
 62a:	c7 01       	movw	r24, r14
 62c:	b6 01       	movw	r22, r12
 62e:	0e 94 b5 04 	call	0x96a	; 0x96a <__gesf2>
 632:	88 23       	and	r24, r24
 634:	0c f4       	brge	.+2      	; 0x638 <RF_Set_Frequency+0x72>
 636:	53 c0       	rjmp	.+166    	; 0x6de <RF_Set_Frequency+0x118>
 638:	20 e0       	ldi	r18, 0x00	; 0
 63a:	30 e8       	ldi	r19, 0x80	; 128
 63c:	49 e5       	ldi	r20, 0x59	; 89
 63e:	54 e4       	ldi	r21, 0x44	; 68
 640:	c7 01       	movw	r24, r14
 642:	b6 01       	movw	r22, r12
 644:	0e 94 34 04 	call	0x868	; 0x868 <__cmpsf2>
 648:	18 16       	cp	r1, r24
 64a:	0c f4       	brge	.+2      	; 0x64e <RF_Set_Frequency+0x88>
 64c:	4a c0       	rjmp	.+148    	; 0x6e2 <RF_Set_Frequency+0x11c>
    {
	// Not all modules support this frequency band:
	// The MRF98XAM9A does not
	FBS = RF_Band_High;
 64e:	d0 e1       	ldi	r29, 0x10	; 16
 650:	03 c0       	rjmp	.+6      	; 0x658 <RF_Set_Frequency+0x92>
    // REVISIT: FSK only: its different for OOK :-(

    RF_Band_t FBS;
    if (centre >= 902.0 && centre < 915.0)
    {
	FBS = RF_Band_Low;
 652:	d0 e0       	ldi	r29, 0x00	; 0
 654:	01 c0       	rjmp	.+2      	; 0x658 <RF_Set_Frequency+0x92>
    }
    else if (centre >= 915.0 && centre <= 928.0)
    {
	FBS = RF_Band_Mid;
 656:	d8 e0       	ldi	r29, 0x08	; 8
    // Based on frequency calcs done in MRF89XA.h
//    uint8_t R = 100; // Recommended
    uint8_t R = 119; // Also recommended :-(
    uint32_t centre_kHz = centre * 1000;
    uint32_t xtal_kHz = (RF_XTAL_FREQ * 1000);
    uint32_t compare = (centre_kHz * 8 * (R + 1)) / (9 * xtal_kHz);
 658:	20 e0       	ldi	r18, 0x00	; 0
 65a:	30 e0       	ldi	r19, 0x00	; 0
 65c:	4a e7       	ldi	r20, 0x7A	; 122
 65e:	54 e4       	ldi	r21, 0x44	; 68
 660:	c7 01       	movw	r24, r14
 662:	b6 01       	movw	r22, r12
 664:	0e 94 ba 04 	call	0x974	; 0x974 <__mulsf3>
 668:	0e 94 39 04 	call	0x872	; 0x872 <__fixunssfsi>
 66c:	9b 01       	movw	r18, r22
 66e:	ac 01       	movw	r20, r24
 670:	a0 ec       	ldi	r26, 0xC0	; 192
 672:	b3 e0       	ldi	r27, 0x03	; 3
 674:	0e 94 80 05 	call	0xb00	; 0xb00 <__muluhisi3>
 678:	20 e0       	ldi	r18, 0x00	; 0
 67a:	32 ec       	ldi	r19, 0xC2	; 194
 67c:	41 e0       	ldi	r20, 0x01	; 1
 67e:	50 e0       	ldi	r21, 0x00	; 0
 680:	0e 94 4f 05 	call	0xa9e	; 0xa9e <__udivmodsi4>
 684:	69 01       	movw	r12, r18
 686:	7a 01       	movw	r14, r20
    uint8_t P = ((compare - 75) / 76) + 1;
 688:	ca 01       	movw	r24, r20
 68a:	b9 01       	movw	r22, r18
 68c:	6b 54       	subi	r22, 0x4B	; 75
 68e:	71 09       	sbc	r23, r1
 690:	81 09       	sbc	r24, r1
 692:	91 09       	sbc	r25, r1
 694:	2c e4       	ldi	r18, 0x4C	; 76
 696:	30 e0       	ldi	r19, 0x00	; 0
 698:	40 e0       	ldi	r20, 0x00	; 0
 69a:	50 e0       	ldi	r21, 0x00	; 0
 69c:	0e 94 4f 05 	call	0xa9e	; 0xa9e <__udivmodsi4>
 6a0:	c1 e0       	ldi	r28, 0x01	; 1
 6a2:	c2 0f       	add	r28, r18
    uint8_t S = compare - (75 * (P + 1));
 6a4:	9b e4       	ldi	r25, 0x4B	; 75
 6a6:	9c 9f       	mul	r25, r28
 6a8:	90 0d       	add	r25, r0
 6aa:	11 24       	eor	r1, r1
 6ac:	c9 1a       	sub	r12, r25
	
    // Now set the new register values:
    uint8_t val = RF_Get_Command(RF_REG_GCON);
 6ae:	80 e0       	ldi	r24, 0x00	; 0
 6b0:	0e 94 9d 01 	call	0x33a	; 0x33a <RF_Get_Command>
    val = (val & ~RF_Band_MASK) | (FBS & RF_Band_MASK);
 6b4:	87 7e       	andi	r24, 0xE7	; 231
 6b6:	6d 2f       	mov	r22, r29
 6b8:	68 2b       	or	r22, r24
    RF_Set_Command(RF_REG_GCON, val);
 6ba:	80 e0       	ldi	r24, 0x00	; 0
 6bc:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>

    RF_Set_Command(RF_REG_R1, R); 
 6c0:	67 e7       	ldi	r22, 0x77	; 119
 6c2:	86 e0       	ldi	r24, 0x06	; 6
 6c4:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
    RF_Set_Command(RF_REG_P1, P); 
 6c8:	6c 2f       	mov	r22, r28
 6ca:	87 e0       	ldi	r24, 0x07	; 7
 6cc:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
    RF_Set_Command(RF_REG_S1, S); 
 6d0:	6c 2d       	mov	r22, r12
 6d2:	88 e0       	ldi	r24, 0x08	; 8
 6d4:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>

    return RF_VerifyPLLLock();
 6d8:	0e 94 bb 02 	call	0x576	; 0x576 <RF_VerifyPLLLock>
 6dc:	03 c0       	rjmp	.+6      	; 0x6e4 <RF_Set_Frequency+0x11e>
//	FBS = RH_MRF89_FBS_950_960; // Yes same as above
//    }
    else
    {
	// Cant do this freq
	return false;
 6de:	80 e0       	ldi	r24, 0x00	; 0
 6e0:	01 c0       	rjmp	.+2      	; 0x6e4 <RF_Set_Frequency+0x11e>
 6e2:	80 e0       	ldi	r24, 0x00	; 0
    RF_Set_Command(RF_REG_R1, R); 
    RF_Set_Command(RF_REG_P1, P); 
    RF_Set_Command(RF_REG_S1, S); 

    return RF_VerifyPLLLock();
}
 6e4:	df 91       	pop	r29
 6e6:	cf 91       	pop	r28
 6e8:	ff 90       	pop	r15
 6ea:	ef 90       	pop	r14
 6ec:	df 90       	pop	r13
 6ee:	cf 90       	pop	r12
 6f0:	08 95       	ret

000006f2 <RF_Init>:
	TCC1.CNT = 0x00; //Reset Zähler-Wert
	TCC1.INTCTRLA = TC_OVFINTLVL_MED_gc;
}

void RF_Init(uint8_t dev_add)
{
 6f2:	cf 92       	push	r12
 6f4:	df 92       	push	r13
 6f6:	ef 92       	push	r14
 6f8:	ff 92       	push	r15
 6fa:	0f 93       	push	r16
 6fc:	1f 93       	push	r17
 6fe:	cf 93       	push	r28
 700:	df 93       	push	r29
 702:	00 d0       	rcall	.+0      	; 0x704 <RF_Init+0x12>
 704:	1f 92       	push	r1
 706:	cd b7       	in	r28, 0x3d	; 61
 708:	de b7       	in	r29, 0x3e	; 62
 70a:	08 2f       	mov	r16, r24
	
	RF_Reset_PORT.DIRSET = (1<<RF_Reset_Pin);
 70c:	0f 2e       	mov	r0, r31
 70e:	f0 e8       	ldi	r31, 0x80	; 128
 710:	ef 2e       	mov	r14, r31
 712:	f6 e0       	ldi	r31, 0x06	; 6
 714:	ff 2e       	mov	r15, r31
 716:	f0 2d       	mov	r31, r0
 718:	14 e0       	ldi	r17, 0x04	; 4
 71a:	f7 01       	movw	r30, r14
 71c:	11 83       	std	Z+1, r17	; 0x01
	RF_Reset_PORT.OUTSET = (1<<RF_Reset_Pin);
 71e:	15 83       	std	Z+5, r17	; 0x05
	_xdelay_ms(5);//Wait
 720:	85 e0       	ldi	r24, 0x05	; 5
 722:	90 e0       	ldi	r25, 0x00	; 0
 724:	0e 94 21 01 	call	0x242	; 0x242 <_xdelay_ms>
	RF_Reset_PORT.OUTCLR = (1<<RF_Reset_Pin);
 728:	f7 01       	movw	r30, r14
 72a:	16 83       	std	Z+6, r17	; 0x06
	_xdelay_ms(200);//Wait to respond
 72c:	88 ec       	ldi	r24, 0xC8	; 200
 72e:	90 e0       	ldi	r25, 0x00	; 0
 730:	0e 94 21 01 	call	0x242	; 0x242 <_xdelay_ms>
	
	Update_Timer_Init();
 734:	0e 94 52 01 	call	0x2a4	; 0x2a4 <Update_Timer_Init>
	SPI_Init();
 738:	0e 94 63 01 	call	0x2c6	; 0x2c6 <SPI_Init>
	RF_Set_Modulation(RF_Modulation_FSK);
 73c:	80 e8       	ldi	r24, 0x80	; 128
 73e:	0e 94 e7 01 	call	0x3ce	; 0x3ce <RF_Set_Modulation>
	RF_Set_Band(RF_Band_High);
 742:	80 e1       	ldi	r24, 0x10	; 16
 744:	0e 94 d9 01 	call	0x3b2	; 0x3b2 <RF_Set_Band>
	RF_Set_State(RF_State_StandBy);
 748:	80 e2       	ldi	r24, 0x20	; 32
 74a:	0e 94 b2 01 	call	0x364	; 0x364 <RF_Set_State>
	RF_Set_FIFOSize(RF_FIFOSize_F64Byte);
 74e:	80 ec       	ldi	r24, 0xC0	; 192
 750:	0e 94 f5 01 	call	0x3ea	; 0x3ea <RF_Set_FIFOSize>
	RF_Set_Address(dev_add);//Set Device local address!
 754:	80 2f       	mov	r24, r16
 756:	0e 94 98 01 	call	0x330	; 0x330 <RF_Set_Address>
	RF_CurrentStatus.LocalDeviceAdd = dev_add;
 75a:	0f 2e       	mov	r0, r31
 75c:	fc e4       	ldi	r31, 0x4C	; 76
 75e:	cf 2e       	mov	r12, r31
 760:	f0 e2       	ldi	r31, 0x20	; 32
 762:	df 2e       	mov	r13, r31
 764:	f0 2d       	mov	r31, r0
 766:	f6 01       	movw	r30, r12
 768:	01 83       	std	Z+1, r16	; 0x01
	RF_Set_ClockOutput(0);
 76a:	80 e0       	ldi	r24, 0x00	; 0
 76c:	0e 94 45 02 	call	0x48a	; 0x48a <RF_Set_ClockOutput>
	RF_Set_Mode(RF_Mode_Packet);//Enable Packetmode
 770:	80 e0       	ldi	r24, 0x00	; 0
 772:	0e 94 03 02 	call	0x406	; 0x406 <RF_Set_Mode>
	RF_Set_PacketConfig(1,1,1,RF_Preamble_3,RF_AddressFilter_NODEADD_00);//Configure packetmode to CRC check|Whitening|Variable packet payload|3 Bytes Preamble|Adress Filter->Node Adress and Broadcast!
 776:	04 e0       	ldi	r16, 0x04	; 4
 778:	20 e4       	ldi	r18, 0x40	; 64
 77a:	41 e0       	ldi	r20, 0x01	; 1
 77c:	61 e0       	ldi	r22, 0x01	; 1
 77e:	81 e0       	ldi	r24, 0x01	; 1
 780:	0e 94 1b 02 	call	0x436	; 0x436 <RF_Set_PacketConfig>
	RF_Set_PayloadLenght(RF_Max_PacketPayload);//Bytes!
 784:	80 e2       	ldi	r24, 0x20	; 32
 786:	0e 94 84 02 	call	0x508	; 0x508 <RF_Set_PayloadLenght>
	uint8_t syncw[4] = {'S','Y','N','C'};
 78a:	83 e5       	ldi	r24, 0x53	; 83
 78c:	89 83       	std	Y+1, r24	; 0x01
 78e:	89 e5       	ldi	r24, 0x59	; 89
 790:	8a 83       	std	Y+2, r24	; 0x02
 792:	8e e4       	ldi	r24, 0x4E	; 78
 794:	8b 83       	std	Y+3, r24	; 0x03
 796:	83 e4       	ldi	r24, 0x43	; 67
 798:	8c 83       	std	Y+4, r24	; 0x04
	RF_Set_Sync(syncw,4);
 79a:	64 e0       	ldi	r22, 0x04	; 4
 79c:	ce 01       	movw	r24, r28
 79e:	01 96       	adiw	r24, 0x01	; 1
 7a0:	0e 94 56 02 	call	0x4ac	; 0x4ac <RF_Set_Sync>
	RF_Set_IRQSources(RF_RXIRQ0_Packet_FIFOEMPTY, RF_RXIRQ1_Packet_CRCOK,RF_TXIRQ1_TXDONE);
 7a4:	48 e0       	ldi	r20, 0x08	; 8
 7a6:	60 e0       	ldi	r22, 0x00	; 0
 7a8:	80 e8       	ldi	r24, 0x80	; 128
 7aa:	0e 94 91 02 	call	0x522	; 0x522 <RF_Set_IRQSources>
	RF_IRQ0_PORT.DIRCLR = (1<<RF_IRQ0_PIN);//Set as Input
 7ae:	10 93 62 06 	sts	0x0662, r17	; 0x800662 <__TEXT_REGION_LENGTH__+0x700662>
	RF_IRQ1_PORT.DIRCLR = (1<<RF_IRQ1_PIN);//Set as Input
 7b2:	92 e0       	ldi	r25, 0x02	; 2
 7b4:	f7 01       	movw	r30, r14
 7b6:	92 83       	std	Z+2, r25	; 0x02
	RF_CurrentConfig.RejectWrongAddress = 0;//If this is set to 1, a Packet with a wrong receiver address will be discarded! Depricated!!!
 7b8:	80 91 01 20 	lds	r24, 0x2001	; 0x802001 <RF_CurrentConfig>
	RF_CurrentConfig.UseAcknowledgments = 1;
 7bc:	8e 7f       	andi	r24, 0xFE	; 254
 7be:	82 60       	ori	r24, 0x02	; 2
 7c0:	80 93 01 20 	sts	0x2001, r24	; 0x802001 <RF_CurrentConfig>
	RF_CurrentStatus.NewPacket = 0;
 7c4:	f6 01       	movw	r30, r12
 7c6:	15 82       	std	Z+5, r1	; 0x05
	RF_CurrentStatus.Acknowledgment = RF_Acknowledgments_State_Idle;
 7c8:	96 83       	std	Z+6, r25	; 0x06
#pragma region Interrupt Handling
	//RF_IRQ0_PORT.INT0MASK = (1<<RF_IRQ0_PIN);
	//RF_IRQ0_PORT.PIN2CTRL = (PORT_ISC_RISING_gc);
	//RF_IRQ0_PORT.INTCTRL |= (PORT_INT0LVL_HI_gc);
	RF_IRQ1_PORT.INT0MASK = (1<<RF_IRQ1_PIN);
 7ca:	f7 01       	movw	r30, r14
 7cc:	92 87       	std	Z+10, r25	; 0x0a
	RF_IRQ1_PORT.PIN1CTRL = (PORT_ISC_RISING_gc);
 7ce:	81 e0       	ldi	r24, 0x01	; 1
 7d0:	81 8b       	std	Z+17, r24	; 0x11
	RF_IRQ1_PORT.INTCTRL |= (PORT_INT0LVL_HI_gc);
 7d2:	81 85       	ldd	r24, Z+9	; 0x09
 7d4:	83 60       	ori	r24, 0x03	; 3
 7d6:	81 87       	std	Z+9, r24	; 0x09
#pragma endregion Interrupt Handling

	
	RF_Set_Command(RF_REG_RSTHI,128);//Signal Level interrupt threshold -> this is used for RSSI Interrupt
 7d8:	60 e8       	ldi	r22, 0x80	; 128
 7da:	8f e0       	ldi	r24, 0x0F	; 15
 7dc:	0e 94 81 01 	call	0x302	; 0x302 <RF_Set_Command>
	RF_Set_Frequency(868.4);//Set frequency for Europa!
 7e0:	6a e9       	ldi	r22, 0x9A	; 154
 7e2:	79 e1       	ldi	r23, 0x19	; 25
 7e4:	89 e5       	ldi	r24, 0x59	; 89
 7e6:	94 e4       	ldi	r25, 0x44	; 68
 7e8:	0e 94 e3 02 	call	0x5c6	; 0x5c6 <RF_Set_Frequency>
	RF_Set_Modem();
 7ec:	0e 94 c3 01 	call	0x386	; 0x386 <RF_Set_Modem>
	//FIFO: 16Byte
	//STATE: Standby
	//Band: 915-928MHz
	//Gain: MAX G0db
	//Modulation: FSK
}
 7f0:	24 96       	adiw	r28, 0x04	; 4
 7f2:	cd bf       	out	0x3d, r28	; 61
 7f4:	de bf       	out	0x3e, r29	; 62
 7f6:	df 91       	pop	r29
 7f8:	cf 91       	pop	r28
 7fa:	1f 91       	pop	r17
 7fc:	0f 91       	pop	r16
 7fe:	ff 90       	pop	r15
 800:	ef 90       	pop	r14
 802:	df 90       	pop	r13
 804:	cf 90       	pop	r12
 806:	08 95       	ret

00000808 <sysclk_init>:
#endif
	bool need_rc2mhz = false;

	/* Turn off all peripheral clocks that can be turned off. */
	for (i = 0; i <= SYSCLK_PORT_F; i++) {
		*(reg++) = 0xff;
 808:	8f ef       	ldi	r24, 0xFF	; 255
 80a:	80 93 70 00 	sts	0x0070, r24	; 0x800070 <__TEXT_REGION_LENGTH__+0x700070>
 80e:	80 93 71 00 	sts	0x0071, r24	; 0x800071 <__TEXT_REGION_LENGTH__+0x700071>
 812:	80 93 72 00 	sts	0x0072, r24	; 0x800072 <__TEXT_REGION_LENGTH__+0x700072>
 816:	80 93 73 00 	sts	0x0073, r24	; 0x800073 <__TEXT_REGION_LENGTH__+0x700073>
 81a:	80 93 74 00 	sts	0x0074, r24	; 0x800074 <__TEXT_REGION_LENGTH__+0x700074>
 81e:	80 93 75 00 	sts	0x0075, r24	; 0x800075 <__TEXT_REGION_LENGTH__+0x700075>
 822:	80 93 76 00 	sts	0x0076, r24	; 0x800076 <__TEXT_REGION_LENGTH__+0x700076>
 826:	08 95       	ret

00000828 <sysclk_enable_module>:
	sysclk_rtcsrc_enable(CONFIG_RTC_SOURCE);
#endif
}

void sysclk_enable_module(enum sysclk_port_id port, uint8_t id)
{
 828:	cf 93       	push	r28
 82a:	df 93       	push	r29
 82c:	1f 92       	push	r1
 82e:	cd b7       	in	r28, 0x3d	; 61
 830:	de b7       	in	r29, 0x3e	; 62

typedef uint8_t irqflags_t;

static inline irqflags_t cpu_irq_save(void)
{
	volatile irqflags_t flags = SREG;
 832:	9f b7       	in	r25, 0x3f	; 63
 834:	99 83       	std	Y+1, r25	; 0x01
	cpu_irq_disable();
 836:	f8 94       	cli
	return flags;
 838:	99 81       	ldd	r25, Y+1	; 0x01
	irqflags_t flags = cpu_irq_save();

	*((uint8_t *)&PR.PRGEN + port) &= ~id;
 83a:	e8 2f       	mov	r30, r24
 83c:	f0 e0       	ldi	r31, 0x00	; 0
 83e:	e0 59       	subi	r30, 0x90	; 144
 840:	ff 4f       	sbci	r31, 0xFF	; 255
 842:	60 95       	com	r22
 844:	80 81       	ld	r24, Z
 846:	68 23       	and	r22, r24
 848:	60 83       	st	Z, r22
}

static inline void cpu_irq_restore(irqflags_t flags)
{
	barrier();
	SREG = flags;
 84a:	9f bf       	out	0x3f, r25	; 63

	cpu_irq_restore(flags);
}
 84c:	0f 90       	pop	r0
 84e:	df 91       	pop	r29
 850:	cf 91       	pop	r28
 852:	08 95       	ret

00000854 <main>:
#include "Clock/Xdelay.h"
#include "RF.h"

int main (void)
{
	sysclk_init();
 854:	0e 94 04 04 	call	0x808	; 0x808 <sysclk_init>
	RF_Init(0x01);
 858:	81 e0       	ldi	r24, 0x01	; 1
 85a:	0e 94 79 03 	call	0x6f2	; 0x6f2 <RF_Init>
	
	
	
	while(1)
	{
		_xdelay_ms(1);
 85e:	81 e0       	ldi	r24, 0x01	; 1
 860:	90 e0       	ldi	r25, 0x00	; 0
 862:	0e 94 21 01 	call	0x242	; 0x242 <_xdelay_ms>
 866:	fb cf       	rjmp	.-10     	; 0x85e <main+0xa>

00000868 <__cmpsf2>:
 868:	0e 94 68 04 	call	0x8d0	; 0x8d0 <__fp_cmp>
 86c:	08 f4       	brcc	.+2      	; 0x870 <__cmpsf2+0x8>
 86e:	81 e0       	ldi	r24, 0x01	; 1
 870:	08 95       	ret

00000872 <__fixunssfsi>:
 872:	0e 94 94 04 	call	0x928	; 0x928 <__fp_splitA>
 876:	88 f0       	brcs	.+34     	; 0x89a <__fixunssfsi+0x28>
 878:	9f 57       	subi	r25, 0x7F	; 127
 87a:	98 f0       	brcs	.+38     	; 0x8a2 <__fixunssfsi+0x30>
 87c:	b9 2f       	mov	r27, r25
 87e:	99 27       	eor	r25, r25
 880:	b7 51       	subi	r27, 0x17	; 23
 882:	b0 f0       	brcs	.+44     	; 0x8b0 <__fixunssfsi+0x3e>
 884:	e1 f0       	breq	.+56     	; 0x8be <__fixunssfsi+0x4c>
 886:	66 0f       	add	r22, r22
 888:	77 1f       	adc	r23, r23
 88a:	88 1f       	adc	r24, r24
 88c:	99 1f       	adc	r25, r25
 88e:	1a f0       	brmi	.+6      	; 0x896 <__fixunssfsi+0x24>
 890:	ba 95       	dec	r27
 892:	c9 f7       	brne	.-14     	; 0x886 <__fixunssfsi+0x14>
 894:	14 c0       	rjmp	.+40     	; 0x8be <__fixunssfsi+0x4c>
 896:	b1 30       	cpi	r27, 0x01	; 1
 898:	91 f0       	breq	.+36     	; 0x8be <__fixunssfsi+0x4c>
 89a:	0e 94 ae 04 	call	0x95c	; 0x95c <__fp_zero>
 89e:	b1 e0       	ldi	r27, 0x01	; 1
 8a0:	08 95       	ret
 8a2:	0c 94 ae 04 	jmp	0x95c	; 0x95c <__fp_zero>
 8a6:	67 2f       	mov	r22, r23
 8a8:	78 2f       	mov	r23, r24
 8aa:	88 27       	eor	r24, r24
 8ac:	b8 5f       	subi	r27, 0xF8	; 248
 8ae:	39 f0       	breq	.+14     	; 0x8be <__fixunssfsi+0x4c>
 8b0:	b9 3f       	cpi	r27, 0xF9	; 249
 8b2:	cc f3       	brlt	.-14     	; 0x8a6 <__fixunssfsi+0x34>
 8b4:	86 95       	lsr	r24
 8b6:	77 95       	ror	r23
 8b8:	67 95       	ror	r22
 8ba:	b3 95       	inc	r27
 8bc:	d9 f7       	brne	.-10     	; 0x8b4 <__fixunssfsi+0x42>
 8be:	3e f4       	brtc	.+14     	; 0x8ce <__fixunssfsi+0x5c>
 8c0:	90 95       	com	r25
 8c2:	80 95       	com	r24
 8c4:	70 95       	com	r23
 8c6:	61 95       	neg	r22
 8c8:	7f 4f       	sbci	r23, 0xFF	; 255
 8ca:	8f 4f       	sbci	r24, 0xFF	; 255
 8cc:	9f 4f       	sbci	r25, 0xFF	; 255
 8ce:	08 95       	ret

000008d0 <__fp_cmp>:
 8d0:	99 0f       	add	r25, r25
 8d2:	00 08       	sbc	r0, r0
 8d4:	55 0f       	add	r21, r21
 8d6:	aa 0b       	sbc	r26, r26
 8d8:	e0 e8       	ldi	r30, 0x80	; 128
 8da:	fe ef       	ldi	r31, 0xFE	; 254
 8dc:	16 16       	cp	r1, r22
 8de:	17 06       	cpc	r1, r23
 8e0:	e8 07       	cpc	r30, r24
 8e2:	f9 07       	cpc	r31, r25
 8e4:	c0 f0       	brcs	.+48     	; 0x916 <__fp_cmp+0x46>
 8e6:	12 16       	cp	r1, r18
 8e8:	13 06       	cpc	r1, r19
 8ea:	e4 07       	cpc	r30, r20
 8ec:	f5 07       	cpc	r31, r21
 8ee:	98 f0       	brcs	.+38     	; 0x916 <__fp_cmp+0x46>
 8f0:	62 1b       	sub	r22, r18
 8f2:	73 0b       	sbc	r23, r19
 8f4:	84 0b       	sbc	r24, r20
 8f6:	95 0b       	sbc	r25, r21
 8f8:	39 f4       	brne	.+14     	; 0x908 <__fp_cmp+0x38>
 8fa:	0a 26       	eor	r0, r26
 8fc:	61 f0       	breq	.+24     	; 0x916 <__fp_cmp+0x46>
 8fe:	23 2b       	or	r18, r19
 900:	24 2b       	or	r18, r20
 902:	25 2b       	or	r18, r21
 904:	21 f4       	brne	.+8      	; 0x90e <__fp_cmp+0x3e>
 906:	08 95       	ret
 908:	0a 26       	eor	r0, r26
 90a:	09 f4       	brne	.+2      	; 0x90e <__fp_cmp+0x3e>
 90c:	a1 40       	sbci	r26, 0x01	; 1
 90e:	a6 95       	lsr	r26
 910:	8f ef       	ldi	r24, 0xFF	; 255
 912:	81 1d       	adc	r24, r1
 914:	81 1d       	adc	r24, r1
 916:	08 95       	ret

00000918 <__fp_split3>:
 918:	57 fd       	sbrc	r21, 7
 91a:	90 58       	subi	r25, 0x80	; 128
 91c:	44 0f       	add	r20, r20
 91e:	55 1f       	adc	r21, r21
 920:	59 f0       	breq	.+22     	; 0x938 <__fp_splitA+0x10>
 922:	5f 3f       	cpi	r21, 0xFF	; 255
 924:	71 f0       	breq	.+28     	; 0x942 <__fp_splitA+0x1a>
 926:	47 95       	ror	r20

00000928 <__fp_splitA>:
 928:	88 0f       	add	r24, r24
 92a:	97 fb       	bst	r25, 7
 92c:	99 1f       	adc	r25, r25
 92e:	61 f0       	breq	.+24     	; 0x948 <__fp_splitA+0x20>
 930:	9f 3f       	cpi	r25, 0xFF	; 255
 932:	79 f0       	breq	.+30     	; 0x952 <__fp_splitA+0x2a>
 934:	87 95       	ror	r24
 936:	08 95       	ret
 938:	12 16       	cp	r1, r18
 93a:	13 06       	cpc	r1, r19
 93c:	14 06       	cpc	r1, r20
 93e:	55 1f       	adc	r21, r21
 940:	f2 cf       	rjmp	.-28     	; 0x926 <__fp_split3+0xe>
 942:	46 95       	lsr	r20
 944:	f1 df       	rcall	.-30     	; 0x928 <__fp_splitA>
 946:	08 c0       	rjmp	.+16     	; 0x958 <__fp_splitA+0x30>
 948:	16 16       	cp	r1, r22
 94a:	17 06       	cpc	r1, r23
 94c:	18 06       	cpc	r1, r24
 94e:	99 1f       	adc	r25, r25
 950:	f1 cf       	rjmp	.-30     	; 0x934 <__fp_splitA+0xc>
 952:	86 95       	lsr	r24
 954:	71 05       	cpc	r23, r1
 956:	61 05       	cpc	r22, r1
 958:	08 94       	sec
 95a:	08 95       	ret

0000095c <__fp_zero>:
 95c:	e8 94       	clt

0000095e <__fp_szero>:
 95e:	bb 27       	eor	r27, r27
 960:	66 27       	eor	r22, r22
 962:	77 27       	eor	r23, r23
 964:	cb 01       	movw	r24, r22
 966:	97 f9       	bld	r25, 7
 968:	08 95       	ret

0000096a <__gesf2>:
 96a:	0e 94 68 04 	call	0x8d0	; 0x8d0 <__fp_cmp>
 96e:	08 f4       	brcc	.+2      	; 0x972 <__gesf2+0x8>
 970:	8f ef       	ldi	r24, 0xFF	; 255
 972:	08 95       	ret

00000974 <__mulsf3>:
 974:	0e 94 cd 04 	call	0x99a	; 0x99a <__mulsf3x>
 978:	0c 94 3e 05 	jmp	0xa7c	; 0xa7c <__fp_round>
 97c:	0e 94 30 05 	call	0xa60	; 0xa60 <__fp_pscA>
 980:	38 f0       	brcs	.+14     	; 0x990 <__mulsf3+0x1c>
 982:	0e 94 37 05 	call	0xa6e	; 0xa6e <__fp_pscB>
 986:	20 f0       	brcs	.+8      	; 0x990 <__mulsf3+0x1c>
 988:	95 23       	and	r25, r21
 98a:	11 f0       	breq	.+4      	; 0x990 <__mulsf3+0x1c>
 98c:	0c 94 27 05 	jmp	0xa4e	; 0xa4e <__fp_inf>
 990:	0c 94 2d 05 	jmp	0xa5a	; 0xa5a <__fp_nan>
 994:	11 24       	eor	r1, r1
 996:	0c 94 af 04 	jmp	0x95e	; 0x95e <__fp_szero>

0000099a <__mulsf3x>:
 99a:	0e 94 8c 04 	call	0x918	; 0x918 <__fp_split3>
 99e:	70 f3       	brcs	.-36     	; 0x97c <__mulsf3+0x8>

000009a0 <__mulsf3_pse>:
 9a0:	95 9f       	mul	r25, r21
 9a2:	c1 f3       	breq	.-16     	; 0x994 <__mulsf3+0x20>
 9a4:	95 0f       	add	r25, r21
 9a6:	50 e0       	ldi	r21, 0x00	; 0
 9a8:	55 1f       	adc	r21, r21
 9aa:	62 9f       	mul	r22, r18
 9ac:	f0 01       	movw	r30, r0
 9ae:	72 9f       	mul	r23, r18
 9b0:	bb 27       	eor	r27, r27
 9b2:	f0 0d       	add	r31, r0
 9b4:	b1 1d       	adc	r27, r1
 9b6:	63 9f       	mul	r22, r19
 9b8:	aa 27       	eor	r26, r26
 9ba:	f0 0d       	add	r31, r0
 9bc:	b1 1d       	adc	r27, r1
 9be:	aa 1f       	adc	r26, r26
 9c0:	64 9f       	mul	r22, r20
 9c2:	66 27       	eor	r22, r22
 9c4:	b0 0d       	add	r27, r0
 9c6:	a1 1d       	adc	r26, r1
 9c8:	66 1f       	adc	r22, r22
 9ca:	82 9f       	mul	r24, r18
 9cc:	22 27       	eor	r18, r18
 9ce:	b0 0d       	add	r27, r0
 9d0:	a1 1d       	adc	r26, r1
 9d2:	62 1f       	adc	r22, r18
 9d4:	73 9f       	mul	r23, r19
 9d6:	b0 0d       	add	r27, r0
 9d8:	a1 1d       	adc	r26, r1
 9da:	62 1f       	adc	r22, r18
 9dc:	83 9f       	mul	r24, r19
 9de:	a0 0d       	add	r26, r0
 9e0:	61 1d       	adc	r22, r1
 9e2:	22 1f       	adc	r18, r18
 9e4:	74 9f       	mul	r23, r20
 9e6:	33 27       	eor	r19, r19
 9e8:	a0 0d       	add	r26, r0
 9ea:	61 1d       	adc	r22, r1
 9ec:	23 1f       	adc	r18, r19
 9ee:	84 9f       	mul	r24, r20
 9f0:	60 0d       	add	r22, r0
 9f2:	21 1d       	adc	r18, r1
 9f4:	82 2f       	mov	r24, r18
 9f6:	76 2f       	mov	r23, r22
 9f8:	6a 2f       	mov	r22, r26
 9fa:	11 24       	eor	r1, r1
 9fc:	9f 57       	subi	r25, 0x7F	; 127
 9fe:	50 40       	sbci	r21, 0x00	; 0
 a00:	9a f0       	brmi	.+38     	; 0xa28 <__mulsf3_pse+0x88>
 a02:	f1 f0       	breq	.+60     	; 0xa40 <__mulsf3_pse+0xa0>
 a04:	88 23       	and	r24, r24
 a06:	4a f0       	brmi	.+18     	; 0xa1a <__mulsf3_pse+0x7a>
 a08:	ee 0f       	add	r30, r30
 a0a:	ff 1f       	adc	r31, r31
 a0c:	bb 1f       	adc	r27, r27
 a0e:	66 1f       	adc	r22, r22
 a10:	77 1f       	adc	r23, r23
 a12:	88 1f       	adc	r24, r24
 a14:	91 50       	subi	r25, 0x01	; 1
 a16:	50 40       	sbci	r21, 0x00	; 0
 a18:	a9 f7       	brne	.-22     	; 0xa04 <__mulsf3_pse+0x64>
 a1a:	9e 3f       	cpi	r25, 0xFE	; 254
 a1c:	51 05       	cpc	r21, r1
 a1e:	80 f0       	brcs	.+32     	; 0xa40 <__mulsf3_pse+0xa0>
 a20:	0c 94 27 05 	jmp	0xa4e	; 0xa4e <__fp_inf>
 a24:	0c 94 af 04 	jmp	0x95e	; 0x95e <__fp_szero>
 a28:	5f 3f       	cpi	r21, 0xFF	; 255
 a2a:	e4 f3       	brlt	.-8      	; 0xa24 <__mulsf3_pse+0x84>
 a2c:	98 3e       	cpi	r25, 0xE8	; 232
 a2e:	d4 f3       	brlt	.-12     	; 0xa24 <__mulsf3_pse+0x84>
 a30:	86 95       	lsr	r24
 a32:	77 95       	ror	r23
 a34:	67 95       	ror	r22
 a36:	b7 95       	ror	r27
 a38:	f7 95       	ror	r31
 a3a:	e7 95       	ror	r30
 a3c:	9f 5f       	subi	r25, 0xFF	; 255
 a3e:	c1 f7       	brne	.-16     	; 0xa30 <__mulsf3_pse+0x90>
 a40:	fe 2b       	or	r31, r30
 a42:	88 0f       	add	r24, r24
 a44:	91 1d       	adc	r25, r1
 a46:	96 95       	lsr	r25
 a48:	87 95       	ror	r24
 a4a:	97 f9       	bld	r25, 7
 a4c:	08 95       	ret

00000a4e <__fp_inf>:
 a4e:	97 f9       	bld	r25, 7
 a50:	9f 67       	ori	r25, 0x7F	; 127
 a52:	80 e8       	ldi	r24, 0x80	; 128
 a54:	70 e0       	ldi	r23, 0x00	; 0
 a56:	60 e0       	ldi	r22, 0x00	; 0
 a58:	08 95       	ret

00000a5a <__fp_nan>:
 a5a:	9f ef       	ldi	r25, 0xFF	; 255
 a5c:	80 ec       	ldi	r24, 0xC0	; 192
 a5e:	08 95       	ret

00000a60 <__fp_pscA>:
 a60:	00 24       	eor	r0, r0
 a62:	0a 94       	dec	r0
 a64:	16 16       	cp	r1, r22
 a66:	17 06       	cpc	r1, r23
 a68:	18 06       	cpc	r1, r24
 a6a:	09 06       	cpc	r0, r25
 a6c:	08 95       	ret

00000a6e <__fp_pscB>:
 a6e:	00 24       	eor	r0, r0
 a70:	0a 94       	dec	r0
 a72:	12 16       	cp	r1, r18
 a74:	13 06       	cpc	r1, r19
 a76:	14 06       	cpc	r1, r20
 a78:	05 06       	cpc	r0, r21
 a7a:	08 95       	ret

00000a7c <__fp_round>:
 a7c:	09 2e       	mov	r0, r25
 a7e:	03 94       	inc	r0
 a80:	00 0c       	add	r0, r0
 a82:	11 f4       	brne	.+4      	; 0xa88 <__fp_round+0xc>
 a84:	88 23       	and	r24, r24
 a86:	52 f0       	brmi	.+20     	; 0xa9c <__fp_round+0x20>
 a88:	bb 0f       	add	r27, r27
 a8a:	40 f4       	brcc	.+16     	; 0xa9c <__fp_round+0x20>
 a8c:	bf 2b       	or	r27, r31
 a8e:	11 f4       	brne	.+4      	; 0xa94 <__fp_round+0x18>
 a90:	60 ff       	sbrs	r22, 0
 a92:	04 c0       	rjmp	.+8      	; 0xa9c <__fp_round+0x20>
 a94:	6f 5f       	subi	r22, 0xFF	; 255
 a96:	7f 4f       	sbci	r23, 0xFF	; 255
 a98:	8f 4f       	sbci	r24, 0xFF	; 255
 a9a:	9f 4f       	sbci	r25, 0xFF	; 255
 a9c:	08 95       	ret

00000a9e <__udivmodsi4>:
 a9e:	a1 e2       	ldi	r26, 0x21	; 33
 aa0:	1a 2e       	mov	r1, r26
 aa2:	aa 1b       	sub	r26, r26
 aa4:	bb 1b       	sub	r27, r27
 aa6:	fd 01       	movw	r30, r26
 aa8:	0d c0       	rjmp	.+26     	; 0xac4 <__udivmodsi4_ep>

00000aaa <__udivmodsi4_loop>:
 aaa:	aa 1f       	adc	r26, r26
 aac:	bb 1f       	adc	r27, r27
 aae:	ee 1f       	adc	r30, r30
 ab0:	ff 1f       	adc	r31, r31
 ab2:	a2 17       	cp	r26, r18
 ab4:	b3 07       	cpc	r27, r19
 ab6:	e4 07       	cpc	r30, r20
 ab8:	f5 07       	cpc	r31, r21
 aba:	20 f0       	brcs	.+8      	; 0xac4 <__udivmodsi4_ep>
 abc:	a2 1b       	sub	r26, r18
 abe:	b3 0b       	sbc	r27, r19
 ac0:	e4 0b       	sbc	r30, r20
 ac2:	f5 0b       	sbc	r31, r21

00000ac4 <__udivmodsi4_ep>:
 ac4:	66 1f       	adc	r22, r22
 ac6:	77 1f       	adc	r23, r23
 ac8:	88 1f       	adc	r24, r24
 aca:	99 1f       	adc	r25, r25
 acc:	1a 94       	dec	r1
 ace:	69 f7       	brne	.-38     	; 0xaaa <__udivmodsi4_loop>
 ad0:	60 95       	com	r22
 ad2:	70 95       	com	r23
 ad4:	80 95       	com	r24
 ad6:	90 95       	com	r25
 ad8:	9b 01       	movw	r18, r22
 ada:	ac 01       	movw	r20, r24
 adc:	bd 01       	movw	r22, r26
 ade:	cf 01       	movw	r24, r30
 ae0:	08 95       	ret

00000ae2 <__umulhisi3>:
 ae2:	a2 9f       	mul	r26, r18
 ae4:	b0 01       	movw	r22, r0
 ae6:	b3 9f       	mul	r27, r19
 ae8:	c0 01       	movw	r24, r0
 aea:	a3 9f       	mul	r26, r19
 aec:	70 0d       	add	r23, r0
 aee:	81 1d       	adc	r24, r1
 af0:	11 24       	eor	r1, r1
 af2:	91 1d       	adc	r25, r1
 af4:	b2 9f       	mul	r27, r18
 af6:	70 0d       	add	r23, r0
 af8:	81 1d       	adc	r24, r1
 afa:	11 24       	eor	r1, r1
 afc:	91 1d       	adc	r25, r1
 afe:	08 95       	ret

00000b00 <__muluhisi3>:
 b00:	0e 94 71 05 	call	0xae2	; 0xae2 <__umulhisi3>
 b04:	a5 9f       	mul	r26, r21
 b06:	90 0d       	add	r25, r0
 b08:	b4 9f       	mul	r27, r20
 b0a:	90 0d       	add	r25, r0
 b0c:	a4 9f       	mul	r26, r20
 b0e:	80 0d       	add	r24, r0
 b10:	91 1d       	adc	r25, r1
 b12:	11 24       	eor	r1, r1
 b14:	08 95       	ret

00000b16 <_exit>:
 b16:	f8 94       	cli

00000b18 <__stop_program>:
 b18:	ff cf       	rjmp	.-2      	; 0xb18 <__stop_program>
