# 问题提出

当在编写Verilog时,许多时间并不在设计上而在其他繁琐而又不可避免的问题上,比如编写文档,反复对比确认端口等等. 这些低脑力的工作完全可以交给机器自动化完成.

在此提出Verilog自动化工具的三个层次:

# Targets

- 识别模块、端口、参数 **<- Current State**
- 识别模块之间耦合关系
- 识别模块内部代码含义

**第一阶段 识别模块端口参数**

此阶段模块电路还是一个个独立的个体,只能识别每个模块固有属性比如端口等等.可以生成端口文档,以及生成例化代码.

**第二阶段 识别模块之间耦合关系**

可以识别到模块之间的信号连接关系,但对于模块内部的功能还是黑箱.可以生成模块组成树状图以及互联电路图(也就是此仓库的标题Block)

**第三阶段 识别模块内部代码含义**

进一步能够识别模块内部作用机理和功能

# 相关工作

在一开始并没有意识到这些轮子已经有人造了,自己写了一些Parser和可视化.

[Pyverilog](https://github.com/PyHDI/Pyverilog)和本仓库定位非常接近,完成度也很高,已经能够部分实现第三阶段的目标(比如控制流判断).但它的Parser是为了工具箱自己写的,并不能完全实现IEEE Verilog标准(比如or逻辑的解析).

前人的工作还有以下几个方向可以改进:

- 使用更加完备的Parser,仿真器的Parser是肯定可以用的
- 提供更加现代的可视化方案(比如GUI连线设计)
- 提供识别内部代码的智能度,方案一使用AI(但是我不会),方案二和仿真器联动形成反馈

(目前查阅的都是开源方案,感觉这一块像巨头的EDA工具应该都会有实现过)

