`timescale 1ns / 1ps

module tb_lcd();

// 输入信号
reg clk;
reg rst_n;

// 输出信号
wire rs;
wire rw;
wire en;
wire [7:0] data;

// 实例化被测模块
lcd u_lcd(
    .clk(clk),
    .rst_n(rst_n),
    .rs(rs),
    .rw(rw),
    .en(en),
    .data(data)
);

// 时钟生成
parameter CLK_PERIOD = 20; // 50MHz时钟，周期20ns
always #(CLK_PERIOD/2) clk = ~clk;

// 测试序列
initial begin
    // 初始化信号
    clk = 0;
    rst_n = 0;
    
    // 生成复位信号
    #100;
    rst_n = 1;
    
    // 等待足够长时间观察LCD初始化过程
    #50000000; // 等待10ms仿真时间
    
    // 可以添加更多测试场景
    $finish;
end


endmodule