# **Led Blink**

**GÃ¶rev TanÄ±mÄ±:**  
FPGA Ã¼zerinde temel LED yakma-sÃ¶ndÃ¼rme pratiÄŸi yapmak. Ä°lk olarak tek LED, ardÄ±ndan 8-bit LED dizisi kontrol edilecektir.

## ğŸ¯  **AmaÃ§**

- ToolChain kullanÄ±mÄ±nÄ± Ã¶ÄŸrenmek
- Bit seviyesinde LED kontrolÃ¼nÃ¼ Ã¶ÄŸrenmek
- Constraints dosyasÄ±yla LED pinlerini tanÄ±mlamak
- Temel Verilog modÃ¼l yapÄ±sÄ±na alÄ±ÅŸmak
- Buton gÃ¼rÃ¼ltÃ¼sÃ¼nÃ¼ debouncer ile temizlemek
- Edge detect ile tek pulse Ã¼retip LED kontrolÃ¼ saÄŸlamak

---

## ğŸ“‚ Proje YapÄ±sÄ±

blink/
â”‚â”€â”€ log/      # Log kayÄ±tlarÄ±
â”‚â”€â”€ net/      # Sentez sonucu netlist dosyalarÄ±
â”‚â”€â”€ sim/      # Testbench dosyalarÄ± (Icarus Verilog / iverilog iÃ§in)
â”‚â”€â”€ src/      # Kaynak kodlar (.v / .vhd) + .ccf constraints dosyalarÄ±
â”‚â”€â”€ Makefile  # Build ayarlarÄ±
â”‚â”€â”€ run.bat   # Ã‡alÄ±ÅŸtÄ±rma scripti


 **Not:**

- `Makefile` iÃ§indeki `TOP` deÄŸiÅŸkeni **top modul** ismiyle aynÄ± olmalÄ±dÄ±r.
- `.ccf` dosyasÄ± da top modul ismiyle birebir aynÄ± olmalÄ±dÄ±r.

---

## âš™ï¸ Makefile Ä°Ã§eriÄŸi

include ../config.mk

PRFLAGS += -ccf src/$(TOP).ccf -cCP
TOP = blink


---

## âš¡ Run.bat Ä°Ã§eriÄŸi

@echo off

:: toolchain
set YOSYS=../../bin/yosys/yosys.exe
set PR=../../bin/p_r/p_r.exe
set OFL=../../bin/openFPGALoader/openFPGALoader.exe

:: project name and sources
set TOP=blink
set VLOG_SRC=src/blink.v
set VHDL_SRC=src/blink.vhd
set LOG=0

:: Place&Route arguments
set PRFLAGS=--ccf src/%TOP%.ccf -cCP


 EÄŸer proje birden fazla dosyadan oluÅŸuyorsa:

set VLOG_SRC=src/top.v src/ip_core.v src/ip_corex.v
set VHDL_SRC=src/top.vhd src/ip_core.vhd src/ip_corex.vhd


---

## â–¶ï¸ KullanÄ±m

###  Sentez

`run.bat synth`

- FPGA kaynak dosyalarÄ± sentezlenir.
- `net/` klasÃ¶rÃ¼nde sentez sonrasÄ± **netlist** dosyalarÄ± oluÅŸur.
- KullanÄ±lan LUTâ€™lar, flip-flopâ€™lar gibi kaynak bilgileri buradan gÃ¶rÃ¼lebilir.

###  Implementasyon

`run.bat impl`

- Implementasyon baÅŸlar.
- `top_00.cfg` dosyasÄ± oluÅŸur.
- EÄŸer hata alÄ±rsanÄ±z `log/` klasÃ¶rÃ¼nden hatalarÄ± kontrol edin.

###  FPGAâ€™ya YÃ¼kleme

- **JTAG ile:**
    
    run.bat jtag
	SW1 â†’ 11XX
    ![[WhatsApp Image 2025-08-26 at 11.33.28 (1).jpeg]]
- **SPI ile:**
    
    `run.bat spi`
    
    SW1 â†’ `01XX`
    ![[WhatsApp Image 2025-08-26 at 11.33.28.jpeg]]
- **Flashâ€™a Yazmak (kalÄ±cÄ±):**
    
    `run.bat jtag-flash run.bat spi-flash`
    Flash yazÄ±mÄ± tamamlandÄ±ktan sonra FPGAâ€™yÄ± resetleyin, kod otomatik baÅŸlatÄ±lÄ±r.

---

##  Ã–rnek Kod: Blink8_1

`timescale 1ns / 1ps
// DEMSAY ELEKTRONÄ°K - ARGE
// Salih Tekin Ayvaci - FIELD APPLICATION ENGINEER
// 12.06.2025

module Blink8_1(
    input  wire clk,          // 10 MHz sistem clock
    input  wire rst,          // reset (aktif dÃ¼ÅŸÃ¼k)
    input  wire push_button,  // buton giriÅŸi
    output reg  [7:0] led     // aktif-low LED Ã§Ä±kÄ±ÅŸlarÄ±
);

    // ======================
    // Debounce ModÃ¼lÃ¼
    // ======================
    wire debounced_button;
    wire out_valid;

    debounce_ip_core #(
        .CLK_FREQ_HZ(10_000_000), // 10 MHz sistem clock
        .SHIFT_LEN(3),            // 3 bit filtre
        .IS_PULLUP(0)             // pull-down buton
    ) debounce_inst (
        .clk(clk),
        .push_button(push_button),
        .out_valid(out_valid),          // butona basÄ±ldÄ±ÄŸÄ±nda pulse
        .debounced_button(debounced_button) // kararlÄ± buton deÄŸeri
    );

    // ======================
    // PLL (10 MHz â†’ 100 MHz)
    // ======================
    reg [26:0] counter;

    wire clk270, clk180, clk90, clk0, usr_ref_out;
    wire usr_pll_lock_stdy, usr_pll_lock;

    CC_PLL #(
        .REF_CLK("10.0"),
        .OUT_CLK("100.0"),
        .PERF_MD("ECONOMY"),
        .LOW_JITTER(1),
        .CI_FILTER_CONST(2),
        .CP_FILTER_CONST(4)
    ) pll_inst (
        .CLK_REF(clk), .CLK_FEEDBACK(1'b0), .USR_CLK_REF(1'b0),
        .USR_LOCKED_STDY_RST(1'b0), .USR_PLL_LOCKED_STDY(usr_pll_lock_stdy), .USR_PLL_LOCKED(usr_pll_lock),
        .CLK270(clk270), .CLK180(clk180), .CLK90(clk90), .CLK0(clk0), .CLK_REF_OUT(usr_ref_out)
    );

    // ======================
    // SayaÃ§
    // ======================
    always @(posedge clk0) begin
        if (!rst)
            counter <= 0;
        else
            counter <= counter + 1'b1;
    end

    // ======================
    // LED Kontrol
    // ======================
    always @(*) begin
        if (!rst) begin
            led = 8'b1111_1111;  // reset â†’ hepsi sÃ¶nÃ¼k
        end else if (counter[26] == 1'b1) begin
            led = 8'b0000_0000;  // normal durumda â†’ tÃ¼m LED yanÄ±k
        end else begin
            led = 8'b1111_1110;  // normal durumda â†’ sadece LED0 yanÄ±k
        end
    end

endmodule


// ============================================================
// AÃ§Ä±klama:
// - Bu tasarÄ±mda PLL kullanÄ±larak 10 MHz giriÅŸ clock 100 MHz'e Ã§Ä±karÄ±ldÄ±.
// - SayaÃ§ sayesinde LED belirli aralÄ±klarla yanÄ±p sÃ¶ner.
// - Reset butonuna basÄ±ldÄ±ÄŸÄ±nda sayaÃ§ sÄ±fÄ±rlanÄ±r ve LED yeniden baÅŸlar.
// ============================================================


![[Blink8_1.v]]
 Bu Ã¶rnek:

- FPGA Ã¼zerinde LED blink yapÄ±lmasÄ±nÄ± saÄŸlar.
- Buton reset gÃ¶revi gÃ¶rÃ¼r.

---
## Constraints DosyasÄ± (`.ccf`)

FPGA tasarÄ±mÄ±nda **Verilog/VHDL kodunuzun sinyalleri**, donanÄ±mdaki gerÃ§ek pinlere baÄŸlanmazsa LEDâ€™ler, butonlar veya UART gibi Ã§evre birimleri Ã§alÄ±ÅŸmaz.  
Bu eÅŸleÅŸtirmeyi yapmak iÃ§in **Constraint Configuration File (.ccf)** kullanÄ±lÄ±r.

###  Ã–rnek: `blink.ccf`

 Clock input (e.g., 10 MHz from onboard oscillator)
Net "clk"         Loc = "IO_SB_A8";      # Clock pin

 Push-button input (SW3)
Net "push_button" Loc = "IO_EB_B0";      # Active-low mechanical button

 8-bit active-low LED outputs
Net "led_out[0]"  Loc = "IO_EB_B1";      # D1
Net "led_out[1]"  Loc = "IO_EB_B2";      # D2
Net "led_out[2]"  Loc = "IO_EB_B3";      # D3
Net "led_out[3]"  Loc = "IO_EB_B4";      # D4
Net "led_out[4]"  Loc = "IO_EB_B5";      # D5
Net "led_out[5]"  Loc = "IO_EB_B6";      # D6
Net "led_out[6]"  Loc = "IO_EB_B7";      # D7
Net "led_out[7]"  Loc = "IO_EB_B8";      # D8

![[Blink8_1.ccf]]
 
 AÃ§Ä±klamalar:

- `Net "clk"` â†’ FPGA Ã¼zerindeki **sistem clock pinini** tanÄ±mlar (Ã¶rneÄŸin 10 MHz harici kristal).
- `Net "rst"` â†’ Board Ã¼zerindeki **SW3 butonuna** baÄŸlanÄ±r. Reset sinyali olarak kullanÄ±lÄ±r.
- `Net "led"` â†’ FPGA Ã¼zerindeki **D1 LED Ã§Ä±kÄ±ÅŸÄ±na** baÄŸlanÄ±r.

Burada isimlerin (`clk`, `rst`, `led`) **Verilog top moduleâ€™deki port isimleriyle birebir aynÄ±** olmasÄ± gerekir.