-------------------------------------------------------------------------------------------------------
-- 
-- Registro de desplazamiento para la visualizacin. 
--
--        JT02
--
-- JAVIER LPEZ INIESTA DAZ DEL CAMPO
-- ANDRS CASTILLEJO AMESCUA

--Permite que los caracteres se desplacen hacia la izquierda cada vez que se genere un nuevo car√°cter
----------------------------------------------------------------------------------------------------- 

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity rdesp_disp is 
  Port ( CLK_1ms : in   STD_LOGIC;                       -- entrada de reloj
         EN      : in   STD_LOGIC;                       -- enable         
         E       : in   STD_LOGIC_VECTOR (7 downto 0);   -- entrada de datos    
         Q0      : out  STD_LOGIC_VECTOR (7 downto 0);   -- salida Q0           
         Q1      : out  STD_LOGIC_VECTOR (7 downto 0);   -- salida Q1           
         Q2      : out  STD_LOGIC_VECTOR (7 downto 0);   -- salida Q2          
         Q3      : out  STD_LOGIC_VECTOR (7 downto 0));  -- salida Q3
end rdesp_disp;

architecture a_rdesp_disp of rdesp_disp is

signal QS0 : STD_LOGIC_VECTOR (7 downto 0); -- seal que almacena el valor de Q0
signal QS1 : STD_LOGIC_VECTOR (7 downto 0); -- seal que almacena el valor de Q1
signal QS2 : STD_LOGIC_VECTOR (7 downto 0); -- seal que almacena el valor de Q2
signal QS3 : STD_LOGIC_VECTOR (7 downto 0); -- seal que almacena el valor de Q3

begin

  process (CLK_1ms)
    begin
	 if (EN ='1') then -- Enable
      if (CLK_1ms'event and CLK_1ms='1') then   -- En cada flanco de subida de CLK_1ms
        QS3<=QS2;		                           -- se desplazan todas las salidas hacia la izquierda con el flanco del reloj
        QS2<=QS1;                       
        QS1<=QS0;
        QS0<=E;                                 -- y se copia el valor de la entrada en Q0
      end if;  
	 end if;
  end process;
	 
  Q0<=QS0;                                      -- actualizacin de las salidas
  Q1<=QS1;
  Q2<=QS2;
  Q3<=QS3;
end a_rdesp_disp;