.model 024_donfile.kiss2
.inputs I0 I1 
.outputs O0 
.clock clk
# st20 11100
# st0 11101
# st2 11010
# st16 11011
# st1 11000
# st17 11001
# st4 10100
# st14 10101
# st3 10010
# st15 10011
# st6 10000
# st12 10001
# st23 01100
# st13 01101
# st5 01010
# st8 01011
# st21 01000
# st10 01001
# st7 00100
# st11 00101
# st22 00010
# st9 00011
# st18 00000
# st19 00001
.names S0 S1 S2 S3 S4 I0 I1 next_S0
1110000 1
1110001 1
1110011 1
1110100 1
1110110 1
1110101 1
1101000 1
1101010 1
1101001 1
1101100 1
1101101 1
1100000 1
1100001 1
1100100 1
1100101 1
1010000 1
1010100 1
1010101 1
1001000 1
1001010 1
1001100 1
1001101 1
1000000 1
1000010 1
1000001 1
1000011 1
1000100 1
1000101 1
0110001 1
0110100 1
0101100 1
0101101 1
0100000 1
0100001 1
0100100 1
0100101 1
0100111 1
0010000 1
0010001 1
0010011 1
0010100 1
0010101 1
0001001 1
0001100 1
0001101 1
0000000 1
0000001 1
0000101 1
.latch next_S0 S0 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 next_S1
1110010 1
1110001 1
1110011 1
1110100 1
1101000 1
1101101 1
1100000 1
1100101 1
1100111 1
1010001 1
1010100 1
1010110 1
1010111 1
1001001 1
1001100 1
1001111 1
1000000 1
1000011 1
1000100 1
1000110 1
0110000 1
0110001 1
0110011 1
0110110 1
0110101 1
0101000 1
0101001 1
0101100 1
0101110 1
0101111 1
0100001 1
0100011 1
0100100 1
0100110 1
0100111 1
0010000 1
0010011 1
0010100 1
0010111 1
0001000 1
0001001 1
0001100 1
0001111 1
0000010 1
0000001 1
0000100 1
0000110 1
0000101 1
.latch next_S1 S1 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 next_S2
1110000 1
1110011 1
1110100 1
1100010 1
1100111 1
1010000 1
1010010 1
1010001 1
1010101 1
1010111 1
1001001 1
1001111 1
1000000 1
1000001 1
1000011 1
0110010 1
0110011 1
0110101 1
0101010 1
0101001 1
0101100 1
0101101 1
0100000 1
0100010 1
0100111 1
0010010 1
0010001 1
0010011 1
0010110 1
0001010 1
0001100 1
0000000 1
.latch next_S2 S2 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 next_S3
1101000 1
1101100 1
1101110 1
1101101 1
1101111 1
1100100 1
1100110 1
1010100 1
1010110 1
1001000 1
1001100 1
1001110 1
1001101 1
1000100 1
1000110 1
1000111 1
0110000 1
0110100 1
0110110 1
0110111 1
0101000 1
0101110 1
0100101 1
0010101 1
0001000 1
0001001 1
0001011 1
0001110 1
0001101 1
0000001 1
0000100 1
0000101 1
.latch next_S3 S3 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 next_S4
1110010 1
1110001 1
1110100 1
1110101 1
1101001 1
1101011 1
1101110 1
1101101 1
1100001 1
1100110 1
1100101 1
1010001 1
1010110 1
1010101 1
1001001 1
1001011 1
1001110 1
1001101 1
1000000 1
1000001 1
1000110 1
1000101 1
0110010 1
0110001 1
0110110 1
0110101 1
0101001 1
0101011 1
0101100 1
0101110 1
0101101 1
0100010 1
0100001 1
0100110 1
0100101 1
0010001 1
0010110 1
0010101 1
0001010 1
0001001 1
0001100 1
0001110 1
0001101 1
0000010 1
0000001 1
0000110 1
0000101 1
0000111 1
.latch next_S4 S4 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 next_O0
1110000 1
1110010 1
1110001 1
1110011 1
1110100 1
1110110 1
1110101 1
1110111 1
1101000 1
1101010 1
1101001 1
1101011 1
1101100 1
1101110 1
1101101 1
1101111 1
1100000 1
1100010 1
1100001 1
1100011 1
1100100 1
1100110 1
1100101 1
1100111 1
1010000 1
1010010 1
1010001 1
1010011 1
1010100 1
1010110 1
1010101 1
1010111 1
1001000 1
1001010 1
1001001 1
1001011 1
1001100 1
1001110 1
1001101 1
1001111 1
1000000 1
1000010 1
1000001 1
1000011 1
1000100 1
1000110 1
1000101 1
1000111 1
0110000 1
0110010 1
0110001 1
0110011 1
0110100 1
0110110 1
0110101 1
0110111 1
0101000 1
0101010 1
0101001 1
0101011 1
0101100 1
0101110 1
0101101 1
0101111 1
0100000 1
0100010 1
0100001 1
0100011 1
0100100 1
0100110 1
0100101 1
0100111 1
0010000 1
0010010 1
0010001 1
0010011 1
0010100 1
0010110 1
0010101 1
0010111 1
0001000 1
0001010 1
0001001 1
0001011 1
0001100 1
0001110 1
0001101 1
0001111 1
0000000 1
0000010 1
0000001 1
0000011 1
0000100 1
0000110 1
0000101 1
0000111 1
.latch next_O0 O0 re clk 0

