> 翻译自：https://preshing.com/20120930/weak-vs-strong-memory-models/

内存重排序有多种类型，并非所有类型的内存重排序均会经常发生。这完全取决于您的目标处理器和/或用于开发的工具链。

一个**内存模型**告诉你，对于一个给定的处理器或工具链，到底是什么类型的存储器记录，以期望在相对于给定的源代码列表运行。请记住，只有使用[无锁编程](http://preshing.com/20120612/an-introduction-to-lock-free-programming)技术时，才能观察到内存重新排序的效果。

在研究了一段时间的内存模型之后（主要是通过阅读各种在线资源并通过实验进行验证），我将其分为以下四类。在下面，每种内存模型都对左侧的所有内容进行了保证，并附加了一些其他保证。我在弱内存模型和强内存模型之间划了一条清晰的界限，以捕捉大多数人使用这些术语的方式。请继续阅读以了解这样做的理由。

![img](assets/%E5%BC%B1%E5%86%85%E5%AD%98%E6%A8%A1%E5%9E%8B%E4%B8%8E%E5%BC%BA%E5%86%85%E5%AD%98%E6%A8%A1%E5%9E%8B/weak-strong-table.png)

上图所示的每个物理设备代表一个**硬件**内存模型。硬件内存模型会告诉您相对于*程序集*（或机器）代码清单，运行时期望什么样的内存顺序。

![img](assets/%E5%BC%B1%E5%86%85%E5%AD%98%E6%A8%A1%E5%9E%8B%E4%B8%8E%E5%BC%BA%E5%86%85%E5%AD%98%E6%A8%A1%E5%9E%8B/hardware-matters.png)

每个处理器系列在内存重新排序方面都有不同的习惯，这些习惯只能在多核或多处理器配置中观察到。鉴于[多核现在已经成为主流](http://preshing.com/20120208/a-look-back-at-single-threaded-cpu-performance)，因此值得对它们有所了解。

也有**软件**内存模型。从技术上讲，一旦您用C11，C ++ 11或Java编写（并调试）了可移植的无锁代码，就应该只考虑软件内存模型。尽管如此，对硬件存储模型的一般了解可能会派上用场。它可以帮助您解释调试时的意外行为，并且可能（同等重要）了解运气不好的代码如何在特定处理器和工具链上正确运行。

## 弱内存模型

在最弱的内存模型中，可能会遇到我在上一篇文章中使用源代码控制类比描述的[所有四种类型的内存重新排序](http://preshing.com/20120710/memory-barriers-are-like-source-control-operations)。任何加载或存储操作都可以与任何其他加载或存储操作有效地重新排序，只要它永远不会改变单个独立线程的行为即可。实际上，该重新排序可能是由于[编译器](http://preshing.com/20120625/memory-ordering-at-compile-time)对指令的重排列，或者是处理器本身的内存重排列。

当处理器的硬件内存模型较弱时，我们倾向于说它是*弱排序的*或有*弱的排序*。我们也可以说它具有*松的*内存模型。古老的**DEC Alpha**是每个人最喜欢的弱序处理器[示例](http://www.mjmwired.net/kernel/Documentation/memory-barriers.txt#2277)。确实没有主流的处理器具有更弱的排序能力。

C11和C ++ 11编程语言公开了一个弱软件内存模型，该模型在许多方面都受到Alpha的影响。在这些语言中使用低级原子操作时，实际上是否以x86/64之类的强处理器系列为目标并不重要。如前所述，如果只是为了防止编译器重新排序，则仍必须指定[正确的内存排序约束](http://preshing.com/20120913/acquire-and-release-semantics)。

### 弱数据依赖性排序

尽管Alpha随着时间的推移变得不那么重要了，但我们仍然有几个现代CPU系列，它们遵循弱硬件排序的相同传统：

- **ARM**目前存在于数亿智能手机和平板电脑中，并且在多核配置中越来越受欢迎。
- **PowerPC**（尤其是Xbox 360）已经以多核配置交付了7,000万个客户。
- **Itanium**，Microsoft在Windows中不再支持，但在Linux中仍然受支持，并在HP服务器中找到。

这些系列的内存模型在各种方面几乎与Alpha一样弱，除了程序员特别感兴趣的一个常见细节：它们保持[数据依赖顺序](http://www.mjmwired.net/kernel/Documentation/memory-barriers.txt#305)。这意味着什么？这意味着，如果您使用C/C ++ 编写`A->B`，则始终可以确保加载的值`B`至少与值`A`一样新。Alpha不保证这一点。除了要提到[Linux RCU机制](http://lwn.net/Articles/262464/)严重依赖它之外，在这里我不会过多地讨论数据依赖关系排序。

## 强内存模型

首先让我们看一下硬件内存模型。究竟强和弱之间到底有什么区别？实际上，在这个问题上[存在一点分歧](http://herbsutter.com/2012/08/02/strong-and-weak-hardware-memory-models/#comment-5903)，但是我的感觉是，在80％的情况下，大多数人都表示同一件事。因此，我想提出以下定义：

> 一个**强硬件内存模型**是其中每条机器指令都隐式带有[获取和释放语义](http://preshing.com/20120913/acquire-and-release-semantics)的模型。结果，当一个CPU内核执行一系列写操作时，每个其他CPU内核都会看到这些值以它们被写入的顺序改变。

很难想象。试想一下[源代码控制类比](http://preshing.com/20120710/memory-barriers-are-like-source-control-operations)的改进，其中所有修改均按顺序提交给共享内存（无StoreStore重新排序），从共享内存按顺序提取（无LoadLoad重新排序），并且指令始终按顺序执行（无LoadStore重新排序）。但是，仍然可以对StoreLoad重新排序。

![img](assets/%E5%BC%B1%E5%86%85%E5%AD%98%E6%A8%A1%E5%9E%8B%E4%B8%8E%E5%BC%BA%E5%86%85%E5%AD%98%E6%A8%A1%E5%9E%8B/strong-hardware.png)

根据以上定义，**x86/64**系列处理器通常是严格排序的。在某些情况下，某些x86/64的[强顺序保证会丢失](http://preshing.com/20120913/acquire-and-release-semantics#comment-20810)，但是在大多数情况下，作为应用程序程序员，我们可以忽略这些情况。x86/64处理器确实可以[按顺序执行指令](http://en.wikipedia.org/wiki/Out-of-order_execution)，但这是硬件实现的详细信息–重要的是它仍保持其*内存交互*依序，因此在多核环境中，我们仍然可以强烈地考虑它。从历史上看，由于[规格的不断发展](http://jakob.engbloms.se/archives/1435)，也引起了一些混乱。

显然，在**TSO**模式下运行时，**SPARC**处理器是强硬件顺序的另一个示例。TSO代表“总存储顺序”，它以一种微妙的方式不同于我上面给出的定义。这意味着从所有内核到共享内存的写入始终只有一个全局顺序。x86/64也具有此属性：有关某些示例，请参见《[英特尔x86/64体系结构规范》](http://www.intel.com/content/www/us/en/processors/architectures-software-developer-manuals.html)第3卷第8.2.3.6-8节。据我所知，低层次无锁程序员通常不直接关注TSO属性，但这是朝着顺序一致性迈出的一步。

### 顺序一致性

在顺序一致的内存模型中，没有内存重新排序。好像整个程序的执行简约为每个线程的指令的顺序交织。特别是，来自 [Memory Reordering Caught in the Act](http://preshing.com/20120515/memory-reordering-caught-in-the-act)的结果`r1 = r2 = 0`变得不可能。

这些天来，您将很难找到能够在硬件级别保证顺序一致性的现代多核设备。但是，似乎至少有一个顺序一致的双处理器计算机可以追溯到1989年：基于386的[Compaq SystemPro](http://vogons.zetafleet.com/viewtopic.php?t=23842#178666)。根据英特尔的文档，386不够先进，无法在运行时执行任何内存重新排序。

无论如何，当使用高级编程语言工作时，顺序一致性仅作为一种**软件**内存模型才真正变得有趣。在Java 5及更高版本中，您可以将共享变量声明为`volatile`。在C ++ 11中，`memory_order_seq_cst`当对原子库类型执行操作时，可以使用默认的排序约束。如果执行这些操作，则工具链将限制编译器的重新排序，并发出特定于CPU的指令，这些指令将使用适当的内存屏障类型。这样，即使在弱顺序多核设备上，也可以“模拟”顺序一致的内存模型。如果您阅读Herlihy＆Shavit的[“多处理器编程的艺术”](http://www.amazon.com/gp/product/0123973376/ref=as_li_ss_tl?ie=UTF8&tag=preshonprogr-20&linkCode=as2&camp=1789&creative=390957&creativeASIN=0123973376)，请注意，他们的大多数示例都假设顺序一致的软件内存模型。

## 更多细节

还有许多其他细微的细节填充了内存模型，但是据我的经验，当在应用程序级别编写无锁代码时，它们还没有证明那么有趣。诸如控制依赖，因果一致性和不同的内存类型之类的东西。尽管如此，大多数讨论还是回到了我在这里概述的四个主要类别。

如果您真的想知道处理器内存模型的详细信息，并且喜欢吃正式的早餐，则可以查看剑桥大学所做的[令人称赞的详细工作](http://www.cl.cam.ac.uk/~pes20/weakmemory/)。Paul McKenney已撰写了一些有关其工作及其相关工具的[易于理解的概述](http://lwn.net/Articles/470681/)。