# Diseno_logico_tutorial_1
Kenneth Aaron Campos Rodr칤guez
carnet---> 2021023141
Herramientos de codigo abierto para dise침o digital utilizando fpga

---semana 2---

Date --> 12/08/2025


# Paso 1 ----> Instalacion de VS code

<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/35c61694-ab98-4c33-8ead-aa086a83d917" />


# Paso 2  ----> Instalacion de liberias de Lushay Code.

<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/757a80f9-0803-4e3f-88c4-c52f2debdea1" />

# Paso 3 ----> Instalacion de liberias de Verilog HDL

<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/e27ed62c-3736-4ce5-83b3-62961f627ea7" />

# Paso 4 ----->  Instalacion de Make y editar variables de entorno

<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/12cd1074-3f41-4742-9ddb-1c1a1ef8471a" />

# 2 Uso del toolchain para dise침o en FPGA

Este proyecto utiliza una FPGA TangNano y est치 estructurado para facilitar el desarrollo, simulaci칩n y carga de dise침os digitales. A continuaci칩n se describen los tipos de archivos necesarios y la jerarqu칤a recomendada.

# 游늬 Tipos de Archivos

- **Archivos de dise침o (`.v`, `.sv`)**  
  Contienen el c칩digo RTL que ser치 sintetizado. Representan la l칩gica del sistema.

- **Archivos de simulaci칩n (`.v`, `.sv`)**  
  Incluyen los testbench para verificar el comportamiento del dise침o mediante simulaci칩n.

- **Archivo de constraints (`.cst`)**  
  Define la asignaci칩n de se침ales de entrada/salida del m칩dulo top a los pines f칤sicos de la FPGA TangNano.

- **Archivo Make (`Makefile`)**  
  Contiene comandos para automatizar etapas como s칤ntesis, implementaci칩n, simulaci칩n y carga del dise침o en la FPGA usando herramientas de c칩digo abierto.
# 2.1 Inicializar la terminal del toolchain:

Primero que todo se debe ubicar el acceso a las herramientas.

Presione en FPGA Toolchain en la parte inferior derecha. Despu칠s presione en Open Terminal.

<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/e1b67806-843e-4a66-8df2-098aff8c9dcb" />

Esto nos permitir치 ejecutar comandos personalizados para tener un control completo sobre nuestros dise침os digitales. Adem치s, podremos aprovechar los Makefiles como recetas automatizadas que simplifican y agilizan el flujo de trabajo.

Es importante haber iniciado una terminal compatible con OSS-CAD-Suite para utilizar estas herramientas correctamente.


<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/50c848dc-ce6e-4cd7-bcab-6a5d1d51eb1c" />

En esta terminal podremos hacer uso de las herramientas de s칤ntesis, simulaci칩n e implementaci칩n.

Para comprobarlo ingrese el comando por ejemplo -----> yosys

##  yosys ejecuta la suite para s칤ntesis y desarollo de Yosys.

<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/f1079ee2-ebeb-4645-93ff-71d34625e124" />

Para salir de la suite de Yosys ingrese el siguiente comando -----> exit

# 2.2 Uso b치sico de la extensi칩n con recetas:

El conjunto de herramientas incluye una gran variedad de comandos, opciones y banderas. No obstante, cubrir todos estos detalles excede el alcance de este tutorial. Por ello, se ha preparado una plantilla de receta que contiene todo lo necesario para desarrollar cualquier proyecto de forma estructurada.

Dentro de la carpeta `build` de los ejemplos, encontrar치s un archivo `Makefile` que re칰ne los comandos correspondientes a cada etapa del desarrollo. Al crear tus propios proyectos, se recomienda generar un `Makefile` personalizado en tu carpeta `build`, tomando como referencia las plantillas proporcionadas.

Para poner esto en pr치ctica, accede a la carpeta `build` del ejemplo **BlinkyLed**. Puedes hacerlo utilizando el comando `cd`, que permite navegar hacia una ruta relativa desde tu ubicaci칩n actual. En este caso, el comando ser칤a:

Seguidamente, De la direcci칩n actual (rojo) se sigue la ruta indicada por la direcci칩n al destino (verde)

- Para la verificaci칩n de los dise침os y simulaci칩n tenemos los siguientes comandos:

- Para ejecutar el testbench y simular el dise침o, se침alado en color morado------> **Make test** 

- Ejecutando este comando en la terminal, esto generar치 en la carpeta build un archivo .vcd que contiene las se침ales simuladas en funci칩n del tiempo que se marcan en color morado. Adem치s se mostrar치 en la consola los resultados o tareas del testbench.

- Para visualizar los diagramas de tiempo con GTKwave ------> **Make wv**



<img width="1067" height="386" alt="image" src="https://github.com/user-attachments/assets/d65d8930-b530-4d2f-ac24-98909aa3404b" />


