{"files":[{"patch":"@@ -3,1 +3,1 @@\n-\/\/ Copyright (c) 2012, 2020 SAP SE. All rights reserved.\n+\/\/ Copyright (c) 2012, 2022 SAP SE. All rights reserved.\n@@ -260,64 +260,64 @@\n-  reg_def VSR0 ( SOC, SOC, Op_VecX, 0, NULL);\n-  reg_def VSR1 ( SOC, SOC, Op_VecX, 1, NULL);\n-  reg_def VSR2 ( SOC, SOC, Op_VecX, 2, NULL);\n-  reg_def VSR3 ( SOC, SOC, Op_VecX, 3, NULL);\n-  reg_def VSR4 ( SOC, SOC, Op_VecX, 4, NULL);\n-  reg_def VSR5 ( SOC, SOC, Op_VecX, 5, NULL);\n-  reg_def VSR6 ( SOC, SOC, Op_VecX, 6, NULL);\n-  reg_def VSR7 ( SOC, SOC, Op_VecX, 7, NULL);\n-  reg_def VSR8 ( SOC, SOC, Op_VecX, 8, NULL);\n-  reg_def VSR9 ( SOC, SOC, Op_VecX, 9, NULL);\n-  reg_def VSR10 ( SOC, SOC, Op_VecX, 10, NULL);\n-  reg_def VSR11 ( SOC, SOC, Op_VecX, 11, NULL);\n-  reg_def VSR12 ( SOC, SOC, Op_VecX, 12, NULL);\n-  reg_def VSR13 ( SOC, SOC, Op_VecX, 13, NULL);\n-  reg_def VSR14 ( SOC, SOC, Op_VecX, 14, NULL);\n-  reg_def VSR15 ( SOC, SOC, Op_VecX, 15, NULL);\n-  reg_def VSR16 ( SOC, SOC, Op_VecX, 16, NULL);\n-  reg_def VSR17 ( SOC, SOC, Op_VecX, 17, NULL);\n-  reg_def VSR18 ( SOC, SOC, Op_VecX, 18, NULL);\n-  reg_def VSR19 ( SOC, SOC, Op_VecX, 19, NULL);\n-  reg_def VSR20 ( SOC, SOC, Op_VecX, 20, NULL);\n-  reg_def VSR21 ( SOC, SOC, Op_VecX, 21, NULL);\n-  reg_def VSR22 ( SOC, SOC, Op_VecX, 22, NULL);\n-  reg_def VSR23 ( SOC, SOC, Op_VecX, 23, NULL);\n-  reg_def VSR24 ( SOC, SOC, Op_VecX, 24, NULL);\n-  reg_def VSR25 ( SOC, SOC, Op_VecX, 25, NULL);\n-  reg_def VSR26 ( SOC, SOC, Op_VecX, 26, NULL);\n-  reg_def VSR27 ( SOC, SOC, Op_VecX, 27, NULL);\n-  reg_def VSR28 ( SOC, SOC, Op_VecX, 28, NULL);\n-  reg_def VSR29 ( SOC, SOC, Op_VecX, 29, NULL);\n-  reg_def VSR30 ( SOC, SOC, Op_VecX, 30, NULL);\n-  reg_def VSR31 ( SOC, SOC, Op_VecX, 31, NULL);\n-  reg_def VSR32 ( SOC, SOC, Op_VecX, 32, NULL);\n-  reg_def VSR33 ( SOC, SOC, Op_VecX, 33, NULL);\n-  reg_def VSR34 ( SOC, SOC, Op_VecX, 34, NULL);\n-  reg_def VSR35 ( SOC, SOC, Op_VecX, 35, NULL);\n-  reg_def VSR36 ( SOC, SOC, Op_VecX, 36, NULL);\n-  reg_def VSR37 ( SOC, SOC, Op_VecX, 37, NULL);\n-  reg_def VSR38 ( SOC, SOC, Op_VecX, 38, NULL);\n-  reg_def VSR39 ( SOC, SOC, Op_VecX, 39, NULL);\n-  reg_def VSR40 ( SOC, SOC, Op_VecX, 40, NULL);\n-  reg_def VSR41 ( SOC, SOC, Op_VecX, 41, NULL);\n-  reg_def VSR42 ( SOC, SOC, Op_VecX, 42, NULL);\n-  reg_def VSR43 ( SOC, SOC, Op_VecX, 43, NULL);\n-  reg_def VSR44 ( SOC, SOC, Op_VecX, 44, NULL);\n-  reg_def VSR45 ( SOC, SOC, Op_VecX, 45, NULL);\n-  reg_def VSR46 ( SOC, SOC, Op_VecX, 46, NULL);\n-  reg_def VSR47 ( SOC, SOC, Op_VecX, 47, NULL);\n-  reg_def VSR48 ( SOC, SOC, Op_VecX, 48, NULL);\n-  reg_def VSR49 ( SOC, SOC, Op_VecX, 49, NULL);\n-  reg_def VSR50 ( SOC, SOC, Op_VecX, 50, NULL);\n-  reg_def VSR51 ( SOC, SOC, Op_VecX, 51, NULL);\n-  reg_def VSR52 ( SOC, SOC, Op_VecX, 52, NULL);\n-  reg_def VSR53 ( SOC, SOC, Op_VecX, 53, NULL);\n-  reg_def VSR54 ( SOC, SOC, Op_VecX, 54, NULL);\n-  reg_def VSR55 ( SOC, SOC, Op_VecX, 55, NULL);\n-  reg_def VSR56 ( SOC, SOC, Op_VecX, 56, NULL);\n-  reg_def VSR57 ( SOC, SOC, Op_VecX, 57, NULL);\n-  reg_def VSR58 ( SOC, SOC, Op_VecX, 58, NULL);\n-  reg_def VSR59 ( SOC, SOC, Op_VecX, 59, NULL);\n-  reg_def VSR60 ( SOC, SOC, Op_VecX, 60, NULL);\n-  reg_def VSR61 ( SOC, SOC, Op_VecX, 61, NULL);\n-  reg_def VSR62 ( SOC, SOC, Op_VecX, 62, NULL);\n-  reg_def VSR63 ( SOC, SOC, Op_VecX, 63, NULL);\n+  reg_def VSR0 ( SOC, SOC, Op_VecX, 0, VMRegImpl::Bad());\n+  reg_def VSR1 ( SOC, SOC, Op_VecX, 1, VMRegImpl::Bad());\n+  reg_def VSR2 ( SOC, SOC, Op_VecX, 2, VMRegImpl::Bad());\n+  reg_def VSR3 ( SOC, SOC, Op_VecX, 3, VMRegImpl::Bad());\n+  reg_def VSR4 ( SOC, SOC, Op_VecX, 4, VMRegImpl::Bad());\n+  reg_def VSR5 ( SOC, SOC, Op_VecX, 5, VMRegImpl::Bad());\n+  reg_def VSR6 ( SOC, SOC, Op_VecX, 6, VMRegImpl::Bad());\n+  reg_def VSR7 ( SOC, SOC, Op_VecX, 7, VMRegImpl::Bad());\n+  reg_def VSR8 ( SOC, SOC, Op_VecX, 8, VMRegImpl::Bad());\n+  reg_def VSR9 ( SOC, SOC, Op_VecX, 9, VMRegImpl::Bad());\n+  reg_def VSR10 ( SOC, SOC, Op_VecX, 10, VMRegImpl::Bad());\n+  reg_def VSR11 ( SOC, SOC, Op_VecX, 11, VMRegImpl::Bad());\n+  reg_def VSR12 ( SOC, SOC, Op_VecX, 12, VMRegImpl::Bad());\n+  reg_def VSR13 ( SOC, SOC, Op_VecX, 13, VMRegImpl::Bad());\n+  reg_def VSR14 ( SOC, SOC, Op_VecX, 14, VMRegImpl::Bad());\n+  reg_def VSR15 ( SOC, SOC, Op_VecX, 15, VMRegImpl::Bad());\n+  reg_def VSR16 ( SOC, SOC, Op_VecX, 16, VMRegImpl::Bad());\n+  reg_def VSR17 ( SOC, SOC, Op_VecX, 17, VMRegImpl::Bad());\n+  reg_def VSR18 ( SOC, SOC, Op_VecX, 18, VMRegImpl::Bad());\n+  reg_def VSR19 ( SOC, SOC, Op_VecX, 19, VMRegImpl::Bad());\n+  reg_def VSR20 ( SOC, SOC, Op_VecX, 20, VMRegImpl::Bad());\n+  reg_def VSR21 ( SOC, SOC, Op_VecX, 21, VMRegImpl::Bad());\n+  reg_def VSR22 ( SOC, SOC, Op_VecX, 22, VMRegImpl::Bad());\n+  reg_def VSR23 ( SOC, SOC, Op_VecX, 23, VMRegImpl::Bad());\n+  reg_def VSR24 ( SOC, SOC, Op_VecX, 24, VMRegImpl::Bad());\n+  reg_def VSR25 ( SOC, SOC, Op_VecX, 25, VMRegImpl::Bad());\n+  reg_def VSR26 ( SOC, SOC, Op_VecX, 26, VMRegImpl::Bad());\n+  reg_def VSR27 ( SOC, SOC, Op_VecX, 27, VMRegImpl::Bad());\n+  reg_def VSR28 ( SOC, SOC, Op_VecX, 28, VMRegImpl::Bad());\n+  reg_def VSR29 ( SOC, SOC, Op_VecX, 29, VMRegImpl::Bad());\n+  reg_def VSR30 ( SOC, SOC, Op_VecX, 30, VMRegImpl::Bad());\n+  reg_def VSR31 ( SOC, SOC, Op_VecX, 31, VMRegImpl::Bad());\n+  reg_def VSR32 ( SOC, SOC, Op_VecX, 32, VMRegImpl::Bad());\n+  reg_def VSR33 ( SOC, SOC, Op_VecX, 33, VMRegImpl::Bad());\n+  reg_def VSR34 ( SOC, SOC, Op_VecX, 34, VMRegImpl::Bad());\n+  reg_def VSR35 ( SOC, SOC, Op_VecX, 35, VMRegImpl::Bad());\n+  reg_def VSR36 ( SOC, SOC, Op_VecX, 36, VMRegImpl::Bad());\n+  reg_def VSR37 ( SOC, SOC, Op_VecX, 37, VMRegImpl::Bad());\n+  reg_def VSR38 ( SOC, SOC, Op_VecX, 38, VMRegImpl::Bad());\n+  reg_def VSR39 ( SOC, SOC, Op_VecX, 39, VMRegImpl::Bad());\n+  reg_def VSR40 ( SOC, SOC, Op_VecX, 40, VMRegImpl::Bad());\n+  reg_def VSR41 ( SOC, SOC, Op_VecX, 41, VMRegImpl::Bad());\n+  reg_def VSR42 ( SOC, SOC, Op_VecX, 42, VMRegImpl::Bad());\n+  reg_def VSR43 ( SOC, SOC, Op_VecX, 43, VMRegImpl::Bad());\n+  reg_def VSR44 ( SOC, SOC, Op_VecX, 44, VMRegImpl::Bad());\n+  reg_def VSR45 ( SOC, SOC, Op_VecX, 45, VMRegImpl::Bad());\n+  reg_def VSR46 ( SOC, SOC, Op_VecX, 46, VMRegImpl::Bad());\n+  reg_def VSR47 ( SOC, SOC, Op_VecX, 47, VMRegImpl::Bad());\n+  reg_def VSR48 ( SOC, SOC, Op_VecX, 48, VMRegImpl::Bad());\n+  reg_def VSR49 ( SOC, SOC, Op_VecX, 49, VMRegImpl::Bad());\n+  reg_def VSR50 ( SOC, SOC, Op_VecX, 50, VMRegImpl::Bad());\n+  reg_def VSR51 ( SOC, SOC, Op_VecX, 51, VMRegImpl::Bad());\n+  reg_def VSR52 ( SOC, SOC, Op_VecX, 52, VMRegImpl::Bad());\n+  reg_def VSR53 ( SOC, SOC, Op_VecX, 53, VMRegImpl::Bad());\n+  reg_def VSR54 ( SOC, SOC, Op_VecX, 54, VMRegImpl::Bad());\n+  reg_def VSR55 ( SOC, SOC, Op_VecX, 55, VMRegImpl::Bad());\n+  reg_def VSR56 ( SOC, SOC, Op_VecX, 56, VMRegImpl::Bad());\n+  reg_def VSR57 ( SOC, SOC, Op_VecX, 57, VMRegImpl::Bad());\n+  reg_def VSR58 ( SOC, SOC, Op_VecX, 58, VMRegImpl::Bad());\n+  reg_def VSR59 ( SOC, SOC, Op_VecX, 59, VMRegImpl::Bad());\n+  reg_def VSR60 ( SOC, SOC, Op_VecX, 60, VMRegImpl::Bad());\n+  reg_def VSR61 ( SOC, SOC, Op_VecX, 61, VMRegImpl::Bad());\n+  reg_def VSR62 ( SOC, SOC, Op_VecX, 62, VMRegImpl::Bad());\n+  reg_def VSR63 ( SOC, SOC, Op_VecX, 63, VMRegImpl::Bad());\n","filename":"src\/hotspot\/cpu\/ppc\/ppc.ad","additions":65,"deletions":65,"binary":false,"changes":130,"status":"modified"}]}