Classic Timing Analyzer report for mipsHardware
Sat Mar 27 16:13:02 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------+-----------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                           ; To                                ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------+-----------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 16.711 ns                        ; reset                          ; div:inst31|loDiv[29]              ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 11.556 ns                        ; pcSource:inst16|pcSourceOut[7] ; pcsource[7]                       ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.756 ns                        ; reset                          ; unidadeControle:inst25|iordmux[2] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 35.42 MHz ( period = 28.230 ns ) ; aluSrcA:inst|aluSrcAOut[0]     ; unidadeControle:inst25|pcwrite    ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:EPC|Saida[5]       ; pcSource:inst16|pcSourceOut[5]    ; clk        ; clk      ; 1064         ;
; Total number of failed paths ;                                          ;               ;                                  ;                                ;                                   ;            ;          ; 1064         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------+-----------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F672I4       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; -40                ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 100                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
; Enables Advanced I/O Timing                                                                          ; On                 ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                                     ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 35.42 MHz ( period = 28.230 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|pcwrite         ; clk        ; clk      ; None                        ; None                      ; 9.792 ns                ;
; N/A                                     ; 35.74 MHz ( period = 27.982 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|pcwrite         ; clk        ; clk      ; None                        ; None                      ; 9.630 ns                ;
; N/A                                     ; 35.91 MHz ( period = 27.848 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|muxregdst[0]    ; clk        ; clk      ; None                        ; None                      ; 9.931 ns                ;
; N/A                                     ; 35.93 MHz ( period = 27.834 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|pcwrite         ; clk        ; clk      ; None                        ; None                      ; 9.560 ns                ;
; N/A                                     ; 36.02 MHz ( period = 27.762 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|xchgctrl        ; clk        ; clk      ; None                        ; None                      ; 9.564 ns                ;
; N/A                                     ; 36.02 MHz ( period = 27.762 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|muxlo           ; clk        ; clk      ; None                        ; None                      ; 9.564 ns                ;
; N/A                                     ; 36.02 MHz ( period = 27.762 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|shiftcontrol[0] ; clk        ; clk      ; None                        ; None                      ; 9.564 ns                ;
; N/A                                     ; 36.03 MHz ( period = 27.756 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|aluoutwrite     ; clk        ; clk      ; None                        ; None                      ; 9.560 ns                ;
; N/A                                     ; 36.03 MHz ( period = 27.752 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[26]               ; clk        ; clk      ; None                        ; None                      ; 9.532 ns                ;
; N/A                                     ; 36.05 MHz ( period = 27.738 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[2]                ; clk        ; clk      ; None                        ; None                      ; 9.533 ns                ;
; N/A                                     ; 36.05 MHz ( period = 27.738 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[7]                ; clk        ; clk      ; None                        ; None                      ; 9.533 ns                ;
; N/A                                     ; 36.05 MHz ( period = 27.738 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[19]               ; clk        ; clk      ; None                        ; None                      ; 9.533 ns                ;
; N/A                                     ; 36.06 MHz ( period = 27.734 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[12]               ; clk        ; clk      ; None                        ; None                      ; 9.524 ns                ;
; N/A                                     ; 36.23 MHz ( period = 27.600 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|muxregdst[0]    ; clk        ; clk      ; None                        ; None                      ; 9.769 ns                ;
; N/A                                     ; 36.25 MHz ( period = 27.584 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[27]               ; clk        ; clk      ; None                        ; None                      ; 9.450 ns                ;
; N/A                                     ; 36.25 MHz ( period = 27.584 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[0]                ; clk        ; clk      ; None                        ; None                      ; 9.450 ns                ;
; N/A                                     ; 36.25 MHz ( period = 27.584 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[3]                ; clk        ; clk      ; None                        ; None                      ; 9.450 ns                ;
; N/A                                     ; 36.25 MHz ( period = 27.584 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[4]                ; clk        ; clk      ; None                        ; None                      ; 9.450 ns                ;
; N/A                                     ; 36.25 MHz ( period = 27.584 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[5]                ; clk        ; clk      ; None                        ; None                      ; 9.450 ns                ;
; N/A                                     ; 36.25 MHz ( period = 27.584 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[24]               ; clk        ; clk      ; None                        ; None                      ; 9.450 ns                ;
; N/A                                     ; 36.25 MHz ( period = 27.584 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[20]               ; clk        ; clk      ; None                        ; None                      ; 9.450 ns                ;
; N/A                                     ; 36.25 MHz ( period = 27.584 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[21]               ; clk        ; clk      ; None                        ; None                      ; 9.450 ns                ;
; N/A                                     ; 36.25 MHz ( period = 27.584 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[14]               ; clk        ; clk      ; None                        ; None                      ; 9.450 ns                ;
; N/A                                     ; 36.25 MHz ( period = 27.584 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[13]               ; clk        ; clk      ; None                        ; None                      ; 9.450 ns                ;
; N/A                                     ; 36.25 MHz ( period = 27.584 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[11]               ; clk        ; clk      ; None                        ; None                      ; 9.450 ns                ;
; N/A                                     ; 36.31 MHz ( period = 27.542 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|alucontrol[0]   ; clk        ; clk      ; None                        ; None                      ; 9.454 ns                ;
; N/A                                     ; 36.31 MHz ( period = 27.542 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|alucontrol[2]   ; clk        ; clk      ; None                        ; None                      ; 9.454 ns                ;
; N/A                                     ; 36.31 MHz ( period = 27.542 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|alucontrol[1]   ; clk        ; clk      ; None                        ; None                      ; 9.454 ns                ;
; N/A                                     ; 36.31 MHz ( period = 27.542 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|muxalusrcb[1]   ; clk        ; clk      ; None                        ; None                      ; 9.454 ns                ;
; N/A                                     ; 36.31 MHz ( period = 27.542 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|muxalusrcb[0]   ; clk        ; clk      ; None                        ; None                      ; 9.454 ns                ;
; N/A                                     ; 36.31 MHz ( period = 27.542 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|muxshiftsrcb    ; clk        ; clk      ; None                        ; None                      ; 9.454 ns                ;
; N/A                                     ; 36.35 MHz ( period = 27.514 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|xchgctrl        ; clk        ; clk      ; None                        ; None                      ; 9.402 ns                ;
; N/A                                     ; 36.35 MHz ( period = 27.514 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|muxlo           ; clk        ; clk      ; None                        ; None                      ; 9.402 ns                ;
; N/A                                     ; 36.35 MHz ( period = 27.514 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|shiftcontrol[0] ; clk        ; clk      ; None                        ; None                      ; 9.402 ns                ;
; N/A                                     ; 36.35 MHz ( period = 27.508 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|aluoutwrite     ; clk        ; clk      ; None                        ; None                      ; 9.398 ns                ;
; N/A                                     ; 36.36 MHz ( period = 27.504 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[26]               ; clk        ; clk      ; None                        ; None                      ; 9.370 ns                ;
; N/A                                     ; 36.38 MHz ( period = 27.490 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[2]                ; clk        ; clk      ; None                        ; None                      ; 9.371 ns                ;
; N/A                                     ; 36.38 MHz ( period = 27.490 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[7]                ; clk        ; clk      ; None                        ; None                      ; 9.371 ns                ;
; N/A                                     ; 36.38 MHz ( period = 27.490 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[19]               ; clk        ; clk      ; None                        ; None                      ; 9.371 ns                ;
; N/A                                     ; 36.38 MHz ( period = 27.486 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[12]               ; clk        ; clk      ; None                        ; None                      ; 9.362 ns                ;
; N/A                                     ; 36.39 MHz ( period = 27.482 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; unidadeControle:inst25|pcwrite         ; clk        ; clk      ; None                        ; None                      ; 9.395 ns                ;
; N/A                                     ; 36.43 MHz ( period = 27.452 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|muxregdst[0]    ; clk        ; clk      ; None                        ; None                      ; 9.699 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.410 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|pcwritecond     ; clk        ; clk      ; None                        ; None                      ; 9.400 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.410 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|shiftcontrol[1] ; clk        ; clk      ; None                        ; None                      ; 9.400 ns                ;
; N/A                                     ; 36.50 MHz ( period = 27.400 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|pcwrite         ; clk        ; clk      ; None                        ; None                      ; 9.353 ns                ;
; N/A                                     ; 36.54 MHz ( period = 27.366 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|xchgctrl        ; clk        ; clk      ; None                        ; None                      ; 9.332 ns                ;
; N/A                                     ; 36.54 MHz ( period = 27.366 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|muxlo           ; clk        ; clk      ; None                        ; None                      ; 9.332 ns                ;
; N/A                                     ; 36.54 MHz ( period = 27.366 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|shiftcontrol[0] ; clk        ; clk      ; None                        ; None                      ; 9.332 ns                ;
; N/A                                     ; 36.55 MHz ( period = 27.360 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|aluoutwrite     ; clk        ; clk      ; None                        ; None                      ; 9.328 ns                ;
; N/A                                     ; 36.56 MHz ( period = 27.356 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[26]               ; clk        ; clk      ; None                        ; None                      ; 9.300 ns                ;
; N/A                                     ; 36.57 MHz ( period = 27.342 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[2]                ; clk        ; clk      ; None                        ; None                      ; 9.301 ns                ;
; N/A                                     ; 36.57 MHz ( period = 27.342 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[7]                ; clk        ; clk      ; None                        ; None                      ; 9.301 ns                ;
; N/A                                     ; 36.57 MHz ( period = 27.342 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[19]               ; clk        ; clk      ; None                        ; None                      ; 9.301 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.338 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[12]               ; clk        ; clk      ; None                        ; None                      ; 9.292 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.336 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[27]               ; clk        ; clk      ; None                        ; None                      ; 9.288 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.336 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[0]                ; clk        ; clk      ; None                        ; None                      ; 9.288 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.336 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[3]                ; clk        ; clk      ; None                        ; None                      ; 9.288 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.336 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[4]                ; clk        ; clk      ; None                        ; None                      ; 9.288 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.336 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[5]                ; clk        ; clk      ; None                        ; None                      ; 9.288 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.336 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[24]               ; clk        ; clk      ; None                        ; None                      ; 9.288 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.336 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[20]               ; clk        ; clk      ; None                        ; None                      ; 9.288 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.336 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[21]               ; clk        ; clk      ; None                        ; None                      ; 9.288 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.336 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[14]               ; clk        ; clk      ; None                        ; None                      ; 9.288 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.336 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[13]               ; clk        ; clk      ; None                        ; None                      ; 9.288 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.336 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[11]               ; clk        ; clk      ; None                        ; None                      ; 9.288 ns                ;
; N/A                                     ; 36.60 MHz ( period = 27.320 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|muxalusrca[0]   ; clk        ; clk      ; None                        ; None                      ; 9.871 ns                ;
; N/A                                     ; 36.60 MHz ( period = 27.320 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|muxpcsource[1]  ; clk        ; clk      ; None                        ; None                      ; 9.871 ns                ;
; N/A                                     ; 36.60 MHz ( period = 27.320 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|muxmemtoreg[2]  ; clk        ; clk      ; None                        ; None                      ; 9.871 ns                ;
; N/A                                     ; 36.60 MHz ( period = 27.320 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|muxmemtoreg[1]  ; clk        ; clk      ; None                        ; None                      ; 9.871 ns                ;
; N/A                                     ; 36.64 MHz ( period = 27.294 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|alucontrol[0]   ; clk        ; clk      ; None                        ; None                      ; 9.292 ns                ;
; N/A                                     ; 36.64 MHz ( period = 27.294 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|alucontrol[2]   ; clk        ; clk      ; None                        ; None                      ; 9.292 ns                ;
; N/A                                     ; 36.64 MHz ( period = 27.294 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|alucontrol[1]   ; clk        ; clk      ; None                        ; None                      ; 9.292 ns                ;
; N/A                                     ; 36.64 MHz ( period = 27.294 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|muxalusrcb[1]   ; clk        ; clk      ; None                        ; None                      ; 9.292 ns                ;
; N/A                                     ; 36.64 MHz ( period = 27.294 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|muxalusrcb[0]   ; clk        ; clk      ; None                        ; None                      ; 9.292 ns                ;
; N/A                                     ; 36.64 MHz ( period = 27.294 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|muxshiftsrcb    ; clk        ; clk      ; None                        ; None                      ; 9.292 ns                ;
; N/A                                     ; 36.78 MHz ( period = 27.188 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[27]               ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.78 MHz ( period = 27.188 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[0]                ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.78 MHz ( period = 27.188 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[3]                ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.78 MHz ( period = 27.188 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[4]                ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.78 MHz ( period = 27.188 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[5]                ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.78 MHz ( period = 27.188 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[24]               ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.78 MHz ( period = 27.188 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[20]               ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.78 MHz ( period = 27.188 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[21]               ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.78 MHz ( period = 27.188 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[14]               ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.78 MHz ( period = 27.188 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[13]               ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.78 MHz ( period = 27.188 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[11]               ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.82 MHz ( period = 27.162 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|pcwritecond     ; clk        ; clk      ; None                        ; None                      ; 9.238 ns                ;
; N/A                                     ; 36.82 MHz ( period = 27.162 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|shiftcontrol[1] ; clk        ; clk      ; None                        ; None                      ; 9.238 ns                ;
; N/A                                     ; 36.84 MHz ( period = 27.148 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|iordmux[1]      ; clk        ; clk      ; None                        ; None                      ; 9.400 ns                ;
; N/A                                     ; 36.84 MHz ( period = 27.148 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|lscontrol[1]    ; clk        ; clk      ; None                        ; None                      ; 9.400 ns                ;
; N/A                                     ; 36.84 MHz ( period = 27.146 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|alucontrol[0]   ; clk        ; clk      ; None                        ; None                      ; 9.222 ns                ;
; N/A                                     ; 36.84 MHz ( period = 27.146 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|alucontrol[2]   ; clk        ; clk      ; None                        ; None                      ; 9.222 ns                ;
; N/A                                     ; 36.84 MHz ( period = 27.146 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|alucontrol[1]   ; clk        ; clk      ; None                        ; None                      ; 9.222 ns                ;
; N/A                                     ; 36.84 MHz ( period = 27.146 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|muxalusrcb[1]   ; clk        ; clk      ; None                        ; None                      ; 9.222 ns                ;
; N/A                                     ; 36.84 MHz ( period = 27.146 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|muxalusrcb[0]   ; clk        ; clk      ; None                        ; None                      ; 9.222 ns                ;
; N/A                                     ; 36.84 MHz ( period = 27.146 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|muxshiftsrcb    ; clk        ; clk      ; None                        ; None                      ; 9.222 ns                ;
; N/A                                     ; 36.88 MHz ( period = 27.112 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[28]               ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.88 MHz ( period = 27.112 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[6]                ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.88 MHz ( period = 27.112 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[25]               ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.88 MHz ( period = 27.112 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|regwrite        ; clk        ; clk      ; None                        ; None                      ; 9.246 ns                ;
; N/A                                     ; 36.88 MHz ( period = 27.112 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[18]               ; clk        ; clk      ; None                        ; None                      ; 9.218 ns                ;
; N/A                                     ; 36.88 MHz ( period = 27.112 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|muxmemtoreg[0]  ; clk        ; clk      ; None                        ; None                      ; 9.246 ns                ;
; N/A                                     ; 36.90 MHz ( period = 27.100 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; unidadeControle:inst25|muxregdst[0]    ; clk        ; clk      ; None                        ; None                      ; 9.534 ns                ;
; N/A                                     ; 36.92 MHz ( period = 27.082 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; unidadeControle:inst25|pcwrite         ; clk        ; clk      ; None                        ; None                      ; 9.181 ns                ;
; N/A                                     ; 36.94 MHz ( period = 27.072 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|muxalusrca[0]   ; clk        ; clk      ; None                        ; None                      ; 9.709 ns                ;
; N/A                                     ; 36.94 MHz ( period = 27.072 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|muxpcsource[1]  ; clk        ; clk      ; None                        ; None                      ; 9.709 ns                ;
; N/A                                     ; 36.94 MHz ( period = 27.072 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|muxmemtoreg[2]  ; clk        ; clk      ; None                        ; None                      ; 9.709 ns                ;
; N/A                                     ; 36.94 MHz ( period = 27.072 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|muxmemtoreg[1]  ; clk        ; clk      ; None                        ; None                      ; 9.709 ns                ;
; N/A                                     ; 37.01 MHz ( period = 27.018 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|muxregdst[0]    ; clk        ; clk      ; None                        ; None                      ; 9.492 ns                ;
; N/A                                     ; 37.02 MHz ( period = 27.014 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|pcwritecond     ; clk        ; clk      ; None                        ; None                      ; 9.168 ns                ;
; N/A                                     ; 37.02 MHz ( period = 27.014 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; unidadeControle:inst25|xchgctrl        ; clk        ; clk      ; None                        ; None                      ; 9.167 ns                ;
; N/A                                     ; 37.02 MHz ( period = 27.014 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; unidadeControle:inst25|muxlo           ; clk        ; clk      ; None                        ; None                      ; 9.167 ns                ;
; N/A                                     ; 37.02 MHz ( period = 27.014 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|shiftcontrol[1] ; clk        ; clk      ; None                        ; None                      ; 9.168 ns                ;
; N/A                                     ; 37.02 MHz ( period = 27.014 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; unidadeControle:inst25|shiftcontrol[0] ; clk        ; clk      ; None                        ; None                      ; 9.167 ns                ;
; N/A                                     ; 37.03 MHz ( period = 27.008 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; unidadeControle:inst25|aluoutwrite     ; clk        ; clk      ; None                        ; None                      ; 9.163 ns                ;
; N/A                                     ; 37.03 MHz ( period = 27.004 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[26]               ; clk        ; clk      ; None                        ; None                      ; 9.135 ns                ;
; N/A                                     ; 37.04 MHz ( period = 26.996 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; unidadeControle:inst25|pcwrite         ; clk        ; clk      ; None                        ; None                      ; 9.142 ns                ;
; N/A                                     ; 37.05 MHz ( period = 26.990 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[2]                ; clk        ; clk      ; None                        ; None                      ; 9.136 ns                ;
; N/A                                     ; 37.05 MHz ( period = 26.990 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[7]                ; clk        ; clk      ; None                        ; None                      ; 9.136 ns                ;
; N/A                                     ; 37.05 MHz ( period = 26.990 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[19]               ; clk        ; clk      ; None                        ; None                      ; 9.136 ns                ;
; N/A                                     ; 37.06 MHz ( period = 26.986 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[12]               ; clk        ; clk      ; None                        ; None                      ; 9.127 ns                ;
; N/A                                     ; 37.13 MHz ( period = 26.932 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|xchgctrl        ; clk        ; clk      ; None                        ; None                      ; 9.125 ns                ;
; N/A                                     ; 37.13 MHz ( period = 26.932 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|muxlo           ; clk        ; clk      ; None                        ; None                      ; 9.125 ns                ;
; N/A                                     ; 37.13 MHz ( period = 26.932 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|shiftcontrol[0] ; clk        ; clk      ; None                        ; None                      ; 9.125 ns                ;
; N/A                                     ; 37.14 MHz ( period = 26.926 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|aluoutwrite     ; clk        ; clk      ; None                        ; None                      ; 9.121 ns                ;
; N/A                                     ; 37.14 MHz ( period = 26.924 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|muxalusrca[0]   ; clk        ; clk      ; None                        ; None                      ; 9.639 ns                ;
; N/A                                     ; 37.14 MHz ( period = 26.924 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|muxpcsource[1]  ; clk        ; clk      ; None                        ; None                      ; 9.639 ns                ;
; N/A                                     ; 37.14 MHz ( period = 26.924 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|muxmemtoreg[2]  ; clk        ; clk      ; None                        ; None                      ; 9.639 ns                ;
; N/A                                     ; 37.14 MHz ( period = 26.924 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|muxmemtoreg[1]  ; clk        ; clk      ; None                        ; None                      ; 9.639 ns                ;
; N/A                                     ; 37.14 MHz ( period = 26.922 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[26]               ; clk        ; clk      ; None                        ; None                      ; 9.093 ns                ;
; N/A                                     ; 37.16 MHz ( period = 26.908 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[2]                ; clk        ; clk      ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 37.16 MHz ( period = 26.908 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[7]                ; clk        ; clk      ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 37.16 MHz ( period = 26.908 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[19]               ; clk        ; clk      ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 37.17 MHz ( period = 26.904 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[12]               ; clk        ; clk      ; None                        ; None                      ; 9.085 ns                ;
; N/A                                     ; 37.17 MHz ( period = 26.900 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|iordmux[1]      ; clk        ; clk      ; None                        ; None                      ; 9.238 ns                ;
; N/A                                     ; 37.17 MHz ( period = 26.900 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|lscontrol[1]    ; clk        ; clk      ; None                        ; None                      ; 9.238 ns                ;
; N/A                                     ; 37.22 MHz ( period = 26.864 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[28]               ; clk        ; clk      ; None                        ; None                      ; 9.056 ns                ;
; N/A                                     ; 37.22 MHz ( period = 26.864 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[6]                ; clk        ; clk      ; None                        ; None                      ; 9.056 ns                ;
; N/A                                     ; 37.22 MHz ( period = 26.864 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[25]               ; clk        ; clk      ; None                        ; None                      ; 9.056 ns                ;
; N/A                                     ; 37.22 MHz ( period = 26.864 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|regwrite        ; clk        ; clk      ; None                        ; None                      ; 9.084 ns                ;
; N/A                                     ; 37.22 MHz ( period = 26.864 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[18]               ; clk        ; clk      ; None                        ; None                      ; 9.056 ns                ;
; N/A                                     ; 37.22 MHz ( period = 26.864 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|muxmemtoreg[0]  ; clk        ; clk      ; None                        ; None                      ; 9.084 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.838 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[30]               ; clk        ; clk      ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.838 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[31]               ; clk        ; clk      ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.838 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[29]               ; clk        ; clk      ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.838 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[1]                ; clk        ; clk      ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.838 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[23]               ; clk        ; clk      ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.838 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[22]               ; clk        ; clk      ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.838 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[16]               ; clk        ; clk      ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.838 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[17]               ; clk        ; clk      ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.838 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[15]               ; clk        ; clk      ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.838 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[10]               ; clk        ; clk      ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.838 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[9]                ; clk        ; clk      ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.838 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[8]                ; clk        ; clk      ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.836 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[27]               ; clk        ; clk      ; None                        ; None                      ; 9.053 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.836 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[0]                ; clk        ; clk      ; None                        ; None                      ; 9.053 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.836 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[3]                ; clk        ; clk      ; None                        ; None                      ; 9.053 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.836 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[4]                ; clk        ; clk      ; None                        ; None                      ; 9.053 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.836 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[5]                ; clk        ; clk      ; None                        ; None                      ; 9.053 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.836 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[24]               ; clk        ; clk      ; None                        ; None                      ; 9.053 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.836 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[20]               ; clk        ; clk      ; None                        ; None                      ; 9.053 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.836 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[21]               ; clk        ; clk      ; None                        ; None                      ; 9.053 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.836 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[14]               ; clk        ; clk      ; None                        ; None                      ; 9.053 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.836 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[13]               ; clk        ; clk      ; None                        ; None                      ; 9.053 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.836 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; Registrador:PC|Saida[11]               ; clk        ; clk      ; None                        ; None                      ; 9.053 ns                ;
; N/A                                     ; 37.31 MHz ( period = 26.806 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|pcwrite         ; clk        ; clk      ; None                        ; None                      ; 9.058 ns                ;
; N/A                                     ; 37.32 MHz ( period = 26.794 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; unidadeControle:inst25|alucontrol[0]   ; clk        ; clk      ; None                        ; None                      ; 9.057 ns                ;
; N/A                                     ; 37.32 MHz ( period = 26.794 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; unidadeControle:inst25|alucontrol[2]   ; clk        ; clk      ; None                        ; None                      ; 9.057 ns                ;
; N/A                                     ; 37.32 MHz ( period = 26.794 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; unidadeControle:inst25|alucontrol[1]   ; clk        ; clk      ; None                        ; None                      ; 9.057 ns                ;
; N/A                                     ; 37.32 MHz ( period = 26.794 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; unidadeControle:inst25|muxalusrcb[1]   ; clk        ; clk      ; None                        ; None                      ; 9.057 ns                ;
; N/A                                     ; 37.32 MHz ( period = 26.794 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; unidadeControle:inst25|muxalusrcb[0]   ; clk        ; clk      ; None                        ; None                      ; 9.057 ns                ;
; N/A                                     ; 37.32 MHz ( period = 26.794 ns )                    ; aluSrcA:inst|aluSrcAOut[6] ; unidadeControle:inst25|muxshiftsrcb    ; clk        ; clk      ; None                        ; None                      ; 9.057 ns                ;
; N/A                                     ; 37.34 MHz ( period = 26.778 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|irwrite         ; clk        ; clk      ; None                        ; None                      ; 9.052 ns                ;
; N/A                                     ; 37.34 MHz ( period = 26.778 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|memwrite        ; clk        ; clk      ; None                        ; None                      ; 9.052 ns                ;
; N/A                                     ; 37.34 MHz ( period = 26.778 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|iordmux[0]      ; clk        ; clk      ; None                        ; None                      ; 9.052 ns                ;
; N/A                                     ; 37.34 MHz ( period = 26.778 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|epcwrite        ; clk        ; clk      ; None                        ; None                      ; 9.052 ns                ;
; N/A                                     ; 37.34 MHz ( period = 26.778 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|lowrite         ; clk        ; clk      ; None                        ; None                      ; 9.052 ns                ;
; N/A                                     ; 37.34 MHz ( period = 26.778 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|shiftcontrol[2] ; clk        ; clk      ; None                        ; None                      ; 9.052 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.754 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[27]               ; clk        ; clk      ; None                        ; None                      ; 9.011 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.754 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[0]                ; clk        ; clk      ; None                        ; None                      ; 9.011 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.754 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[3]                ; clk        ; clk      ; None                        ; None                      ; 9.011 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.754 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[4]                ; clk        ; clk      ; None                        ; None                      ; 9.011 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.754 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[5]                ; clk        ; clk      ; None                        ; None                      ; 9.011 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.754 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[24]               ; clk        ; clk      ; None                        ; None                      ; 9.011 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.754 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[20]               ; clk        ; clk      ; None                        ; None                      ; 9.011 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.754 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[21]               ; clk        ; clk      ; None                        ; None                      ; 9.011 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.754 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[14]               ; clk        ; clk      ; None                        ; None                      ; 9.011 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.754 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[13]               ; clk        ; clk      ; None                        ; None                      ; 9.011 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.754 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[11]               ; clk        ; clk      ; None                        ; None                      ; 9.011 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.752 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|iordmux[1]      ; clk        ; clk      ; None                        ; None                      ; 9.168 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.752 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|lscontrol[1]    ; clk        ; clk      ; None                        ; None                      ; 9.168 ns                ;
; N/A                                     ; 37.43 MHz ( period = 26.716 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[28]               ; clk        ; clk      ; None                        ; None                      ; 8.986 ns                ;
; N/A                                     ; 37.43 MHz ( period = 26.716 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[6]                ; clk        ; clk      ; None                        ; None                      ; 8.986 ns                ;
; N/A                                     ; 37.43 MHz ( period = 26.716 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[25]               ; clk        ; clk      ; None                        ; None                      ; 8.986 ns                ;
; N/A                                     ; 37.43 MHz ( period = 26.716 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|regwrite        ; clk        ; clk      ; None                        ; None                      ; 9.014 ns                ;
; N/A                                     ; 37.43 MHz ( period = 26.716 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[18]               ; clk        ; clk      ; None                        ; None                      ; 8.986 ns                ;
; N/A                                     ; 37.43 MHz ( period = 26.716 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|muxmemtoreg[0]  ; clk        ; clk      ; None                        ; None                      ; 9.014 ns                ;
; N/A                                     ; 37.44 MHz ( period = 26.712 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|alucontrol[1]   ; clk        ; clk      ; None                        ; None                      ; 9.015 ns                ;
; N/A                                     ; 37.44 MHz ( period = 26.712 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|muxalusrcb[1]   ; clk        ; clk      ; None                        ; None                      ; 9.015 ns                ;
; N/A                                     ; 37.44 MHz ( period = 26.712 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|muxalusrcb[0]   ; clk        ; clk      ; None                        ; None                      ; 9.015 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                                        ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                             ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                              ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[5]                            ; pcSource:inst16|pcSourceOut[5]  ; clk        ; clk      ; None                       ; None                       ; 0.861 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[4]                            ; pcSource:inst16|pcSourceOut[4]  ; clk        ; clk      ; None                       ; None                       ; 0.823 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[1]                         ; iord:inst5|iordOut[1]           ; clk        ; clk      ; None                       ; None                       ; 0.819 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[6]                            ; pcSource:inst16|pcSourceOut[6]  ; clk        ; clk      ; None                       ; None                       ; 1.128 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 1.010 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; setSize:inst30|saidaSetSize[22] ; clk        ; clk      ; None                       ; None                       ; 1.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[4]                         ; pcSource:inst16|pcSourceOut[4]  ; clk        ; clk      ; None                       ; None                       ; 1.266 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[7]                            ; pcSource:inst16|pcSourceOut[7]  ; clk        ; clk      ; None                       ; None                       ; 1.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadSize:inst29|lsOut[2]        ; clk        ; clk      ; None                       ; None                       ; 0.562 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[3]                         ; iord:inst5|iordOut[3]           ; clk        ; clk      ; None                       ; None                       ; 1.167 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[6]                         ; pcSource:inst16|pcSourceOut[6]  ; clk        ; clk      ; None                       ; None                       ; 1.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[11]                           ; pcSource:inst16|pcSourceOut[11] ; clk        ; clk      ; None                       ; None                       ; 1.347 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 1.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[16]                        ; pcSource:inst16|pcSourceOut[16] ; clk        ; clk      ; None                       ; None                       ; 1.405 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[2]                             ; iord:inst5|iordOut[2]           ; clk        ; clk      ; None                       ; None                       ; 1.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[15]                           ; pcSource:inst16|pcSourceOut[15] ; clk        ; clk      ; None                       ; None                       ; 1.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[11]                        ; pcSource:inst16|pcSourceOut[11] ; clk        ; clk      ; None                       ; None                       ; 1.413 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[8]                            ; pcSource:inst16|pcSourceOut[8]  ; clk        ; clk      ; None                       ; None                       ; 1.426 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; setSize:inst30|saidaSetSize[20] ; clk        ; clk      ; None                       ; None                       ; 1.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 1.254 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[2]                              ; setSize:inst30|saidaSetSize[2]  ; clk        ; clk      ; None                       ; None                       ; 1.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadSize:inst29|lsOut[6]        ; clk        ; clk      ; None                       ; None                       ; 0.725 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[0]                         ; iord:inst5|iordOut[0]           ; clk        ; clk      ; None                       ; None                       ; 1.349 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[7]                         ; pcSource:inst16|pcSourceOut[7]  ; clk        ; clk      ; None                       ; None                       ; 1.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[0]                       ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 1.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[24]                           ; pcSource:inst16|pcSourceOut[24] ; clk        ; clk      ; None                       ; None                       ; 1.510 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[12]                           ; pcSource:inst16|pcSourceOut[12] ; clk        ; clk      ; None                       ; None                       ; 1.530 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; pcSource:inst16|pcSourceOut[2]  ; clk        ; clk      ; None                       ; None                       ; 1.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[21]                           ; pcSource:inst16|pcSourceOut[21] ; clk        ; clk      ; None                       ; None                       ; 1.562 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 1.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[31]                           ; pcSource:inst16|pcSourceOut[31] ; clk        ; clk      ; None                       ; None                       ; 1.574 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; aluSrcA:inst|aluSrcAOut[11]     ; clk        ; clk      ; None                       ; None                       ; 1.120 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[2]                         ; pcSource:inst16|pcSourceOut[2]  ; clk        ; clk      ; None                       ; None                       ; 1.566 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[17]                           ; pcSource:inst16|pcSourceOut[17] ; clk        ; clk      ; None                       ; None                       ; 1.569 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; loadSize:inst29|lsOut[10]       ; clk        ; clk      ; None                       ; None                       ; 0.854 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[20]                           ; pcSource:inst16|pcSourceOut[20] ; clk        ; clk      ; None                       ; None                       ; 1.596 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadSize:inst29|lsOut[25]       ; clk        ; clk      ; None                       ; None                       ; 0.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[14]                           ; pcSource:inst16|pcSourceOut[14] ; clk        ; clk      ; None                       ; None                       ; 1.612 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[30]                        ; pcSource:inst16|pcSourceOut[30] ; clk        ; clk      ; None                       ; None                       ; 1.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[28]                           ; pcSource:inst16|pcSourceOut[28] ; clk        ; clk      ; None                       ; None                       ; 1.620 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[5]                             ; iord:inst5|iordOut[5]           ; clk        ; clk      ; None                       ; None                       ; 1.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[6]                         ; iord:inst5|iordOut[6]           ; clk        ; clk      ; None                       ; None                       ; 1.500 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[5]                        ; pcSource:inst16|pcSourceOut[7]  ; clk        ; clk      ; None                       ; None                       ; 1.628 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 1.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[29]                        ; pcSource:inst16|pcSourceOut[29] ; clk        ; clk      ; None                       ; None                       ; 1.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[22]                           ; pcSource:inst16|pcSourceOut[22] ; clk        ; clk      ; None                       ; None                       ; 1.672 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadSize:inst29|lsOut[17]       ; clk        ; clk      ; None                       ; None                       ; 0.923 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; aluSrcA:inst|aluSrcAOut[10]     ; clk        ; clk      ; None                       ; None                       ; 1.251 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[18]                           ; pcSource:inst16|pcSourceOut[18] ; clk        ; clk      ; None                       ; None                       ; 1.670 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadSize:inst29|lsOut[12]       ; clk        ; clk      ; None                       ; None                       ; 0.959 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[3]                         ; pcSource:inst16|pcSourceOut[3]  ; clk        ; clk      ; None                       ; None                       ; 1.705 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[1]                             ; iord:inst5|iordOut[1]           ; clk        ; clk      ; None                       ; None                       ; 1.566 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; setSize:inst30|saidaSetSize[24] ; clk        ; clk      ; None                       ; None                       ; 1.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[5]                         ; pcSource:inst16|pcSourceOut[5]  ; clk        ; clk      ; None                       ; None                       ; 1.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; setSize:inst30|saidaSetSize[19] ; clk        ; clk      ; None                       ; None                       ; 1.500 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[9]                        ; pcSource:inst16|pcSourceOut[11] ; clk        ; clk      ; None                       ; None                       ; 1.711 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[29]                           ; pcSource:inst16|pcSourceOut[29] ; clk        ; clk      ; None                       ; None                       ; 1.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[16]                           ; pcSource:inst16|pcSourceOut[16] ; clk        ; clk      ; None                       ; None                       ; 1.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[31]                        ; pcSource:inst16|pcSourceOut[31] ; clk        ; clk      ; None                       ; None                       ; 1.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[1]                            ; pcSource:inst16|pcSourceOut[1]  ; clk        ; clk      ; None                       ; None                       ; 1.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; setSize:inst30|saidaSetSize[4]  ; clk        ; clk      ; None                       ; None                       ; 1.512 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[23]                           ; pcSource:inst16|pcSourceOut[23] ; clk        ; clk      ; None                       ; None                       ; 1.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[9]                         ; pcSource:inst16|pcSourceOut[9]  ; clk        ; clk      ; None                       ; None                       ; 1.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[8]                         ; pcSource:inst16|pcSourceOut[8]  ; clk        ; clk      ; None                       ; None                       ; 1.751 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[2]                        ; pcSource:inst16|pcSourceOut[4]  ; clk        ; clk      ; None                       ; None                       ; 1.778 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; setSize:inst30|saidaSetSize[28] ; clk        ; clk      ; None                       ; None                       ; 1.588 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[30]       ; clk        ; clk      ; None                       ; None                       ; 0.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; loadSize:inst29|lsOut[11]       ; clk        ; clk      ; None                       ; None                       ; 1.069 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; aluSrcA:inst|aluSrcAOut[13]     ; clk        ; clk      ; None                       ; None                       ; 1.381 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; setSize:inst30|saidaSetSize[7]  ; clk        ; clk      ; None                       ; None                       ; 1.661 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; setSize:inst30|saidaSetSize[3]  ; clk        ; clk      ; None                       ; None                       ; 1.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[23]                        ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 1.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; setSize:inst30|saidaSetSize[23] ; clk        ; clk      ; None                       ; None                       ; 1.652 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; setSize:inst30|saidaSetSize[12] ; clk        ; clk      ; None                       ; None                       ; 1.658 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[20]                        ; pcSource:inst16|pcSourceOut[20] ; clk        ; clk      ; None                       ; None                       ; 1.861 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadSize:inst29|lsOut[15]       ; clk        ; clk      ; None                       ; None                       ; 1.127 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; loadSize:inst29|lsOut[22]       ; clk        ; clk      ; None                       ; None                       ; 1.147 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[14]                        ; pcSource:inst16|pcSourceOut[14] ; clk        ; clk      ; None                       ; None                       ; 1.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadSize:inst29|lsOut[26]       ; clk        ; clk      ; None                       ; None                       ; 1.147 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; aluSrcA:inst|aluSrcAOut[23]     ; clk        ; clk      ; None                       ; None                       ; 1.448 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; setSize:inst30|saidaSetSize[1]  ; clk        ; clk      ; None                       ; None                       ; 1.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; aluSrcA:inst|aluSrcAOut[31]     ; clk        ; clk      ; None                       ; None                       ; 1.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[2]                             ; aluSrcA:inst|aluSrcAOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.516 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; aluSrcA:inst|aluSrcAOut[27]     ; clk        ; clk      ; None                       ; None                       ; 1.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; pcSource:inst16|pcSourceOut[4]  ; clk        ; clk      ; None                       ; None                       ; 1.877 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[21]                        ; memToReg:inst7|memToRegOut[21]  ; clk        ; clk      ; None                       ; None                       ; 1.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[30]                           ; pcSource:inst16|pcSourceOut[30] ; clk        ; clk      ; None                       ; None                       ; 1.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[0]                             ; iord:inst5|iordOut[0]           ; clk        ; clk      ; None                       ; None                       ; 1.791 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[6]                             ; iord:inst5|iordOut[6]           ; clk        ; clk      ; None                       ; None                       ; 1.794 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[21]                            ; aluSrcA:inst|aluSrcAOut[21]     ; clk        ; clk      ; None                       ; None                       ; 1.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[6]                              ; setSize:inst30|saidaSetSize[6]  ; clk        ; clk      ; None                       ; None                       ; 1.723 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[4]                         ; iord:inst5|iordOut[4]           ; clk        ; clk      ; None                       ; None                       ; 1.849 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 1.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[26]                           ; pcSource:inst16|pcSourceOut[26] ; clk        ; clk      ; None                       ; None                       ; 1.960 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[29]                            ; aluSrcA:inst|aluSrcAOut[29]     ; clk        ; clk      ; None                       ; None                       ; 1.540 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[22]                        ; pcSource:inst16|pcSourceOut[22] ; clk        ; clk      ; None                       ; None                       ; 1.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|iordmux[1]                   ; iord:inst5|iordOut[1]           ; clk        ; clk      ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; setSize:inst30|saidaSetSize[26] ; clk        ; clk      ; None                       ; None                       ; 1.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|alucontrol[2]                ; pcSource:inst16|pcSourceOut[30] ; clk        ; clk      ; None                       ; None                       ; 1.970 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; aluSrcA:inst|aluSrcAOut[7]      ; clk        ; clk      ; None                       ; None                       ; 1.591 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxxchgctrl                  ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 1.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 1.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:hiUnit|Saida[27]                        ; memToReg:inst7|memToRegOut[27]  ; clk        ; clk      ; None                       ; None                       ; 1.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; setSize:inst30|saidaSetSize[21] ; clk        ; clk      ; None                       ; None                       ; 1.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[20]                            ; aluSrcA:inst|aluSrcAOut[20]     ; clk        ; clk      ; None                       ; None                       ; 1.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[20]                             ; setSize:inst30|saidaSetSize[20] ; clk        ; clk      ; None                       ; None                       ; 1.806 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; aluSrcA:inst|aluSrcAOut[25]     ; clk        ; clk      ; None                       ; None                       ; 1.585 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[12]                        ; pcSource:inst16|pcSourceOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.030 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[24] ; clk        ; clk      ; None                       ; None                       ; 1.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|iordmux[1]                   ; iord:inst5|iordOut[2]           ; clk        ; clk      ; None                       ; None                       ; 1.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[13]                           ; pcSource:inst16|pcSourceOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.076 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; setSize:inst30|saidaSetSize[17] ; clk        ; clk      ; None                       ; None                       ; 1.859 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[0]                              ; setSize:inst30|saidaSetSize[0]  ; clk        ; clk      ; None                       ; None                       ; 1.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[21]                        ; pcSource:inst16|pcSourceOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.064 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[1]                         ; pcSource:inst16|pcSourceOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.073 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[13]                        ; pcSource:inst16|pcSourceOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.107 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 1.620 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[0]                            ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 1.823 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; loadSize:inst29|lsOut[8]        ; clk        ; clk      ; None                       ; None                       ; 1.365 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[18]                        ; pcSource:inst16|pcSourceOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.093 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; loadSize:inst29|lsOut[9]        ; clk        ; clk      ; None                       ; None                       ; 1.349 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[9]                       ; memToReg:inst7|memToRegOut[9]   ; clk        ; clk      ; None                       ; None                       ; 1.719 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 1.909 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[7]                         ; iord:inst5|iordOut[7]           ; clk        ; clk      ; None                       ; None                       ; 1.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[15]                      ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 1.853 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[1]                       ; pcSource:inst16|pcSourceOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.127 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[2]                         ; iord:inst5|iordOut[2]           ; clk        ; clk      ; None                       ; None                       ; 1.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[26]                        ; pcSource:inst16|pcSourceOut[26] ; clk        ; clk      ; None                       ; None                       ; 2.127 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[3]                        ; pcSource:inst16|pcSourceOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.235 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|iordmux[0]                   ; iord:inst5|iordOut[0]           ; clk        ; clk      ; None                       ; None                       ; 1.994 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[10]                           ; pcSource:inst16|pcSourceOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 1.929 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; aluSrcA:inst|aluSrcAOut[21]     ; clk        ; clk      ; None                       ; None                       ; 1.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; setSize:inst30|saidaSetSize[5]  ; clk        ; clk      ; None                       ; None                       ; 1.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[31]~DUPLICATE              ; memToReg:inst7|memToRegOut[31]  ; clk        ; clk      ; None                       ; None                       ; 1.757 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[2]                              ; aluSrcA:inst|aluSrcAOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; pcSource:inst16|pcSourceOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.143 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadSize:inst29|lsOut[28]       ; clk        ; clk      ; None                       ; None                       ; 1.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadSize:inst29|lsOut[16]       ; clk        ; clk      ; None                       ; None                       ; 1.418 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[30] ; clk        ; clk      ; None                       ; None                       ; 1.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[3]                             ; iord:inst5|iordOut[3]           ; clk        ; clk      ; None                       ; None                       ; 2.024 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadSize:inst29|lsOut[20]       ; clk        ; clk      ; None                       ; None                       ; 1.423 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[3]                         ; memToReg:inst7|memToRegOut[3]   ; clk        ; clk      ; None                       ; None                       ; 1.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; pcSource:inst16|pcSourceOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadSize:inst29|lsOut[3]        ; clk        ; clk      ; None                       ; None                       ; 1.429 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|alucontrol[0]                ; pcSource:inst16|pcSourceOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.202 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[19]                            ; aluSrcA:inst|aluSrcAOut[19]     ; clk        ; clk      ; None                       ; None                       ; 1.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[1]                ; aluSrcA:inst|aluSrcAOut[13]     ; clk        ; clk      ; None                       ; None                       ; 1.519 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[18]                             ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 2.006 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 1.973 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|alucontrol[2]                ; pcSource:inst16|pcSourceOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.219 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[10]                        ; pcSource:inst16|pcSourceOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.232 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; aluSrcA:inst|aluSrcAOut[1]      ; clk        ; clk      ; None                       ; None                       ; 1.820 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[25]                        ; pcSource:inst16|pcSourceOut[25] ; clk        ; clk      ; None                       ; None                       ; 2.233 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[19]                           ; pcSource:inst16|pcSourceOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|alucontrol[0]                ; pcSource:inst16|pcSourceOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 1.794 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxpcsource[2]               ; pcSource:inst16|pcSourceOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.143 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[23] ; clk        ; clk      ; None                       ; None                       ; 1.821 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[25]                             ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 2.042 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 2.023 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[27]                        ; pcSource:inst16|pcSourceOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.311 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[28]                        ; memToReg:inst7|memToRegOut[28]  ; clk        ; clk      ; None                       ; None                       ; 1.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[0]                         ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.014 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; setSize:inst30|saidaSetSize[15] ; clk        ; clk      ; None                       ; None                       ; 2.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[28]                        ; pcSource:inst16|pcSourceOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; setSize:inst30|saidaSetSize[30] ; clk        ; clk      ; None                       ; None                       ; 2.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadSize:inst29|lsOut[30]       ; clk        ; clk      ; None                       ; None                       ; 1.560 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[15]                        ; pcSource:inst16|pcSourceOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; aluSrcA:inst|aluSrcAOut[13]     ; clk        ; clk      ; None                       ; None                       ; 1.873 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[11]                            ; aluSrcA:inst|aluSrcAOut[11]     ; clk        ; clk      ; None                       ; None                       ; 1.865 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; aluSrcA:inst|aluSrcAOut[26]     ; clk        ; clk      ; None                       ; None                       ; 1.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|alucontrol[0]                ; pcSource:inst16|pcSourceOut[30] ; clk        ; clk      ; None                       ; None                       ; 2.303 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[9]                        ; memToReg:inst7|memToRegOut[9]   ; clk        ; clk      ; None                       ; None                       ; 1.933 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; loadSize:inst29|lsOut[4]        ; clk        ; clk      ; None                       ; None                       ; 1.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[2]                            ; pcSource:inst16|pcSourceOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.302 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[27]                        ; memToReg:inst7|memToRegOut[27]  ; clk        ; clk      ; None                       ; None                       ; 1.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadSize:inst29|lsOut[7]        ; clk        ; clk      ; None                       ; None                       ; 1.566 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadSize:inst29|lsOut[24]       ; clk        ; clk      ; None                       ; None                       ; 1.626 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[15]                             ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 2.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|alucontrol[2]                ; pcSource:inst16|pcSourceOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.329 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; pcSource:inst16|pcSourceOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.361 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; pcSource:inst16|pcSourceOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.376 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[3]                       ; memToReg:inst7|memToRegOut[3]   ; clk        ; clk      ; None                       ; None                       ; 2.010 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadSize:inst29|lsOut[0]        ; clk        ; clk      ; None                       ; None                       ; 1.615 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[23]                        ; pcSource:inst16|pcSourceOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.396 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; aluSrcA:inst|aluSrcAOut[14]     ; clk        ; clk      ; None                       ; None                       ; 1.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[11]                      ; memToReg:inst7|memToRegOut[11]  ; clk        ; clk      ; None                       ; None                       ; 2.029 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[13]                             ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 2.192 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[5]                         ; iord:inst5|iordOut[5]           ; clk        ; clk      ; None                       ; None                       ; 2.233 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|alucontrol[1]                ; pcSource:inst16|pcSourceOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[1]                ; aluSrcA:inst|aluSrcAOut[29]     ; clk        ; clk      ; None                       ; None                       ; 1.730 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[12]                             ; setSize:inst30|saidaSetSize[12] ; clk        ; clk      ; None                       ; None                       ; 2.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxpcsource[2]               ; pcSource:inst16|pcSourceOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[0]                            ; pcSource:inst16|pcSourceOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.423 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|alucontrol[1]                ; pcSource:inst16|pcSourceOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.427 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[23]                             ; aluSrcA:inst|aluSrcAOut[23]     ; clk        ; clk      ; None                       ; None                       ; 1.963 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|alucontrol[1]                ; pcSource:inst16|pcSourceOut[30] ; clk        ; clk      ; None                       ; None                       ; 2.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; aluSrcA:inst|aluSrcAOut[23]     ; clk        ; clk      ; None                       ; None                       ; 1.986 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[10]                       ; pcSource:inst16|pcSourceOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.393 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                 ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                      ;
+-----------------------------------------+-----------------------------------------------------+------------+-------+--------------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From  ; To                       ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-------+--------------------------+----------+
; N/A                                     ; None                                                ; 16.711 ns  ; reset ; div:inst31|loDiv[29]     ; clk      ;
; N/A                                     ; None                                                ; 16.606 ns  ; reset ; div:inst31|loDiv[30]     ; clk      ;
; N/A                                     ; None                                                ; 16.606 ns  ; reset ; div:inst31|loDiv[31]     ; clk      ;
; N/A                                     ; None                                                ; 16.606 ns  ; reset ; div:inst31|loDiv[27]     ; clk      ;
; N/A                                     ; None                                                ; 16.606 ns  ; reset ; div:inst31|loDiv[2]      ; clk      ;
; N/A                                     ; None                                                ; 16.606 ns  ; reset ; div:inst31|loDiv[4]      ; clk      ;
; N/A                                     ; None                                                ; 16.606 ns  ; reset ; div:inst31|loDiv[5]      ; clk      ;
; N/A                                     ; None                                                ; 16.606 ns  ; reset ; div:inst31|loDiv[9]      ; clk      ;
; N/A                                     ; None                                                ; 16.606 ns  ; reset ; div:inst31|loDiv[12]     ; clk      ;
; N/A                                     ; None                                                ; 16.606 ns  ; reset ; div:inst31|loDiv[10]     ; clk      ;
; N/A                                     ; None                                                ; 16.606 ns  ; reset ; div:inst31|loDiv[22]     ; clk      ;
; N/A                                     ; None                                                ; 16.597 ns  ; reset ; div:inst31|loDiv[24]     ; clk      ;
; N/A                                     ; None                                                ; 16.464 ns  ; reset ; div:inst31|loDiv[28]     ; clk      ;
; N/A                                     ; None                                                ; 16.428 ns  ; reset ; div:inst31|loDiv[23]     ; clk      ;
; N/A                                     ; None                                                ; 16.421 ns  ; reset ; div:inst31|loDiv[26]     ; clk      ;
; N/A                                     ; None                                                ; 16.397 ns  ; reset ; div:inst31|loDiv[1]      ; clk      ;
; N/A                                     ; None                                                ; 16.397 ns  ; reset ; div:inst31|loDiv[3]      ; clk      ;
; N/A                                     ; None                                                ; 16.397 ns  ; reset ; div:inst31|loDiv[6]      ; clk      ;
; N/A                                     ; None                                                ; 16.397 ns  ; reset ; div:inst31|loDiv[7]      ; clk      ;
; N/A                                     ; None                                                ; 16.397 ns  ; reset ; div:inst31|loDiv[14]     ; clk      ;
; N/A                                     ; None                                                ; 16.397 ns  ; reset ; div:inst31|loDiv[8]      ; clk      ;
; N/A                                     ; None                                                ; 16.397 ns  ; reset ; div:inst31|loDiv[18]     ; clk      ;
; N/A                                     ; None                                                ; 16.397 ns  ; reset ; div:inst31|loDiv[13]     ; clk      ;
; N/A                                     ; None                                                ; 16.397 ns  ; reset ; div:inst31|loDiv[11]     ; clk      ;
; N/A                                     ; None                                                ; 16.397 ns  ; reset ; div:inst31|loDiv[15]     ; clk      ;
; N/A                                     ; None                                                ; 16.385 ns  ; reset ; div:inst31|loDiv[25]     ; clk      ;
; N/A                                     ; None                                                ; 16.366 ns  ; reset ; div:inst31|loDiv[17]     ; clk      ;
; N/A                                     ; None                                                ; 16.307 ns  ; reset ; div:inst31|loDiv[19]     ; clk      ;
; N/A                                     ; None                                                ; 16.216 ns  ; reset ; div:inst31|hiDiv[22]     ; clk      ;
; N/A                                     ; None                                                ; 16.174 ns  ; reset ; div:inst31|hiDiv[14]     ; clk      ;
; N/A                                     ; None                                                ; 16.136 ns  ; reset ; div:inst31|loDiv[21]     ; clk      ;
; N/A                                     ; None                                                ; 16.078 ns  ; reset ; div:inst31|loDiv[20]     ; clk      ;
; N/A                                     ; None                                                ; 16.057 ns  ; reset ; div:inst31|hiDiv[19]     ; clk      ;
; N/A                                     ; None                                                ; 16.049 ns  ; reset ; div:inst31|hiDiv[16]     ; clk      ;
; N/A                                     ; None                                                ; 16.013 ns  ; reset ; div:inst31|hiDiv[8]      ; clk      ;
; N/A                                     ; None                                                ; 16.013 ns  ; reset ; div:inst31|hiDiv[20]     ; clk      ;
; N/A                                     ; None                                                ; 16.013 ns  ; reset ; div:inst31|hiDiv[18]     ; clk      ;
; N/A                                     ; None                                                ; 16.013 ns  ; reset ; div:inst31|hiDiv[17]     ; clk      ;
; N/A                                     ; None                                                ; 16.013 ns  ; reset ; div:inst31|hiDiv[9]      ; clk      ;
; N/A                                     ; None                                                ; 16.013 ns  ; reset ; div:inst31|hiDiv[12]     ; clk      ;
; N/A                                     ; None                                                ; 16.013 ns  ; reset ; div:inst31|hiDiv[13]     ; clk      ;
; N/A                                     ; None                                                ; 16.013 ns  ; reset ; div:inst31|hiDiv[10]     ; clk      ;
; N/A                                     ; None                                                ; 16.013 ns  ; reset ; div:inst31|hiDiv[11]     ; clk      ;
; N/A                                     ; None                                                ; 16.013 ns  ; reset ; div:inst31|hiDiv[23]     ; clk      ;
; N/A                                     ; None                                                ; 16.013 ns  ; reset ; div:inst31|hiDiv[21]     ; clk      ;
; N/A                                     ; None                                                ; 16.013 ns  ; reset ; div:inst31|hiDiv[15]     ; clk      ;
; N/A                                     ; None                                                ; 15.994 ns  ; reset ; div:inst31|hiDiv[1]      ; clk      ;
; N/A                                     ; None                                                ; 15.994 ns  ; reset ; div:inst31|hiDiv[0]      ; clk      ;
; N/A                                     ; None                                                ; 15.994 ns  ; reset ; div:inst31|hiDiv[2]      ; clk      ;
; N/A                                     ; None                                                ; 15.994 ns  ; reset ; div:inst31|hiDiv[3]      ; clk      ;
; N/A                                     ; None                                                ; 15.994 ns  ; reset ; div:inst31|hiDiv[4]      ; clk      ;
; N/A                                     ; None                                                ; 15.994 ns  ; reset ; div:inst31|hiDiv[5]      ; clk      ;
; N/A                                     ; None                                                ; 15.994 ns  ; reset ; div:inst31|hiDiv[6]      ; clk      ;
; N/A                                     ; None                                                ; 15.994 ns  ; reset ; div:inst31|hiDiv[7]      ; clk      ;
; N/A                                     ; None                                                ; 15.973 ns  ; reset ; div:inst31|loDiv[0]      ; clk      ;
; N/A                                     ; None                                                ; 15.973 ns  ; reset ; div:inst31|loDiv[16]     ; clk      ;
; N/A                                     ; None                                                ; 15.956 ns  ; reset ; div:inst31|hiDiv[30]     ; clk      ;
; N/A                                     ; None                                                ; 15.956 ns  ; reset ; div:inst31|hiDiv[31]     ; clk      ;
; N/A                                     ; None                                                ; 15.956 ns  ; reset ; div:inst31|hiDiv[29]     ; clk      ;
; N/A                                     ; None                                                ; 15.956 ns  ; reset ; div:inst31|hiDiv[28]     ; clk      ;
; N/A                                     ; None                                                ; 15.956 ns  ; reset ; div:inst31|hiDiv[24]     ; clk      ;
; N/A                                     ; None                                                ; 15.956 ns  ; reset ; div:inst31|hiDiv[25]     ; clk      ;
; N/A                                     ; None                                                ; 15.956 ns  ; reset ; div:inst31|hiDiv[26]     ; clk      ;
; N/A                                     ; None                                                ; 15.956 ns  ; reset ; div:inst31|hiDiv[27]     ; clk      ;
; N/A                                     ; None                                                ; 14.965 ns  ; reset ; mult:inst28|produto[26]  ; clk      ;
; N/A                                     ; None                                                ; 14.965 ns  ; reset ; mult:inst28|produto[27]  ; clk      ;
; N/A                                     ; None                                                ; 14.965 ns  ; reset ; mult:inst28|sub[64]      ; clk      ;
; N/A                                     ; None                                                ; 14.965 ns  ; reset ; mult:inst28|soma[64]     ; clk      ;
; N/A                                     ; None                                                ; 14.965 ns  ; reset ; mult:inst28|produto[22]  ; clk      ;
; N/A                                     ; None                                                ; 14.965 ns  ; reset ; mult:inst28|produto[18]  ; clk      ;
; N/A                                     ; None                                                ; 14.965 ns  ; reset ; mult:inst28|produto[23]  ; clk      ;
; N/A                                     ; None                                                ; 14.965 ns  ; reset ; mult:inst28|sub[58]      ; clk      ;
; N/A                                     ; None                                                ; 14.965 ns  ; reset ; mult:inst28|soma[58]     ; clk      ;
; N/A                                     ; None                                                ; 14.965 ns  ; reset ; mult:inst28|sub[60]      ; clk      ;
; N/A                                     ; None                                                ; 14.965 ns  ; reset ; mult:inst28|soma[60]     ; clk      ;
; N/A                                     ; None                                                ; 14.965 ns  ; reset ; mult:inst28|produto[24]  ; clk      ;
; N/A                                     ; None                                                ; 14.963 ns  ; reset ; mult:inst28|produto[3]   ; clk      ;
; N/A                                     ; None                                                ; 14.963 ns  ; reset ; mult:inst28|produto[8]   ; clk      ;
; N/A                                     ; None                                                ; 14.963 ns  ; reset ; mult:inst28|produto[9]   ; clk      ;
; N/A                                     ; None                                                ; 14.963 ns  ; reset ; mult:inst28|produto[10]  ; clk      ;
; N/A                                     ; None                                                ; 14.963 ns  ; reset ; mult:inst28|sub[48]      ; clk      ;
; N/A                                     ; None                                                ; 14.963 ns  ; reset ; mult:inst28|soma[48]     ; clk      ;
; N/A                                     ; None                                                ; 14.963 ns  ; reset ; mult:inst28|soma[47]     ; clk      ;
; N/A                                     ; None                                                ; 14.963 ns  ; reset ; mult:inst28|soma[49]     ; clk      ;
; N/A                                     ; None                                                ; 14.963 ns  ; reset ; mult:inst28|sub[49]      ; clk      ;
; N/A                                     ; None                                                ; 14.629 ns  ; reset ; mult:inst28|produto[11]  ; clk      ;
; N/A                                     ; None                                                ; 14.629 ns  ; reset ; mult:inst28|produto[21]  ; clk      ;
; N/A                                     ; None                                                ; 14.629 ns  ; reset ; mult:inst28|produto[14]  ; clk      ;
; N/A                                     ; None                                                ; 14.629 ns  ; reset ; mult:inst28|produto[15]  ; clk      ;
; N/A                                     ; None                                                ; 14.629 ns  ; reset ; mult:inst28|produto[12]  ; clk      ;
; N/A                                     ; None                                                ; 14.629 ns  ; reset ; mult:inst28|produto[13]  ; clk      ;
; N/A                                     ; None                                                ; 14.629 ns  ; reset ; mult:inst28|soma[50]     ; clk      ;
; N/A                                     ; None                                                ; 14.629 ns  ; reset ; mult:inst28|sub[55]      ; clk      ;
; N/A                                     ; None                                                ; 14.606 ns  ; reset ; mult:inst28|produto[25]  ; clk      ;
; N/A                                     ; None                                                ; 14.606 ns  ; reset ; mult:inst28|produto[20]  ; clk      ;
; N/A                                     ; None                                                ; 14.606 ns  ; reset ; mult:inst28|produto[19]  ; clk      ;
; N/A                                     ; None                                                ; 14.606 ns  ; reset ; mult:inst28|soma[41]     ; clk      ;
; N/A                                     ; None                                                ; 14.606 ns  ; reset ; mult:inst28|sub[57]      ; clk      ;
; N/A                                     ; None                                                ; 14.606 ns  ; reset ; mult:inst28|soma[57]     ; clk      ;
; N/A                                     ; None                                                ; 14.606 ns  ; reset ; mult:inst28|sub[53]      ; clk      ;
; N/A                                     ; None                                                ; 14.606 ns  ; reset ; mult:inst28|soma[53]     ; clk      ;
; N/A                                     ; None                                                ; 14.584 ns  ; reset ; mult:inst28|produto[30]  ; clk      ;
; N/A                                     ; None                                                ; 14.584 ns  ; reset ; mult:inst28|produto[29]  ; clk      ;
; N/A                                     ; None                                                ; 14.584 ns  ; reset ; mult:inst28|produto[5]   ; clk      ;
; N/A                                     ; None                                                ; 14.584 ns  ; reset ; mult:inst28|produto[28]  ; clk      ;
; N/A                                     ; None                                                ; 14.584 ns  ; reset ; mult:inst28|produto[4]   ; clk      ;
; N/A                                     ; None                                                ; 14.584 ns  ; reset ; mult:inst28|produto[6]   ; clk      ;
; N/A                                     ; None                                                ; 14.584 ns  ; reset ; mult:inst28|soma[37]     ; clk      ;
; N/A                                     ; None                                                ; 14.584 ns  ; reset ; mult:inst28|sub[41]      ; clk      ;
; N/A                                     ; None                                                ; 14.530 ns  ; reset ; div:inst31|quotient[28]  ; clk      ;
; N/A                                     ; None                                                ; 14.499 ns  ; reset ; div:inst31|quotient[29]  ; clk      ;
; N/A                                     ; None                                                ; 14.383 ns  ; reset ; div:inst31|quotient[1]   ; clk      ;
; N/A                                     ; None                                                ; 14.369 ns  ; reset ; div:inst31|remainder[18] ; clk      ;
; N/A                                     ; None                                                ; 14.344 ns  ; reset ; div:inst31|remainder[13] ; clk      ;
; N/A                                     ; None                                                ; 14.261 ns  ; reset ; div:inst31|remainder[15] ; clk      ;
; N/A                                     ; None                                                ; 14.256 ns  ; reset ; div:inst31|remainder[26] ; clk      ;
; N/A                                     ; None                                                ; 14.221 ns  ; reset ; div:inst31|quotient[22]  ; clk      ;
; N/A                                     ; None                                                ; 14.205 ns  ; reset ; div:inst31|quotient[23]  ; clk      ;
; N/A                                     ; None                                                ; 14.190 ns  ; reset ; div:inst31|quotient[5]   ; clk      ;
; N/A                                     ; None                                                ; 14.180 ns  ; reset ; div:inst31|remainder[3]  ; clk      ;
; N/A                                     ; None                                                ; 14.179 ns  ; reset ; div:inst31|quotient[20]  ; clk      ;
; N/A                                     ; None                                                ; 14.161 ns  ; reset ; div:inst31|remainder[12] ; clk      ;
; N/A                                     ; None                                                ; 14.155 ns  ; reset ; div:inst31|quotient[8]   ; clk      ;
; N/A                                     ; None                                                ; 14.140 ns  ; reset ; div:inst31|quotient[10]  ; clk      ;
; N/A                                     ; None                                                ; 14.130 ns  ; reset ; mult:inst28|sub[50]      ; clk      ;
; N/A                                     ; None                                                ; 14.130 ns  ; reset ; mult:inst28|sub[47]      ; clk      ;
; N/A                                     ; None                                                ; 14.130 ns  ; reset ; mult:inst28|sub[45]      ; clk      ;
; N/A                                     ; None                                                ; 14.130 ns  ; reset ; mult:inst28|soma[45]     ; clk      ;
; N/A                                     ; None                                                ; 14.130 ns  ; reset ; mult:inst28|soma[55]     ; clk      ;
; N/A                                     ; None                                                ; 14.130 ns  ; reset ; mult:inst28|soma[56]     ; clk      ;
; N/A                                     ; None                                                ; 14.130 ns  ; reset ; mult:inst28|sub[56]      ; clk      ;
; N/A                                     ; None                                                ; 14.130 ns  ; reset ; mult:inst28|sub[43]      ; clk      ;
; N/A                                     ; None                                                ; 14.130 ns  ; reset ; mult:inst28|soma[43]     ; clk      ;
; N/A                                     ; None                                                ; 14.121 ns  ; reset ; div:inst31|quotient[12]  ; clk      ;
; N/A                                     ; None                                                ; 14.113 ns  ; reset ; div:inst31|quotient[4]   ; clk      ;
; N/A                                     ; None                                                ; 14.104 ns  ; reset ; mult:inst28|produto[16]  ; clk      ;
; N/A                                     ; None                                                ; 14.104 ns  ; reset ; mult:inst28|produto[17]  ; clk      ;
; N/A                                     ; None                                                ; 14.104 ns  ; reset ; mult:inst28|soma[51]     ; clk      ;
; N/A                                     ; None                                                ; 14.104 ns  ; reset ; mult:inst28|sub[51]      ; clk      ;
; N/A                                     ; None                                                ; 14.088 ns  ; reset ; mult:inst28|sub[35]      ; clk      ;
; N/A                                     ; None                                                ; 14.088 ns  ; reset ; mult:inst28|soma[35]     ; clk      ;
; N/A                                     ; None                                                ; 14.088 ns  ; reset ; mult:inst28|sub[34]      ; clk      ;
; N/A                                     ; None                                                ; 14.088 ns  ; reset ; mult:inst28|soma[34]     ; clk      ;
; N/A                                     ; None                                                ; 14.088 ns  ; reset ; mult:inst28|soma[38]     ; clk      ;
; N/A                                     ; None                                                ; 14.088 ns  ; reset ; mult:inst28|sub[38]      ; clk      ;
; N/A                                     ; None                                                ; 14.088 ns  ; reset ; mult:inst28|sub[42]      ; clk      ;
; N/A                                     ; None                                                ; 14.088 ns  ; reset ; mult:inst28|soma[42]     ; clk      ;
; N/A                                     ; None                                                ; 14.087 ns  ; reset ; mult:inst28|sub[37]      ; clk      ;
; N/A                                     ; None                                                ; 14.087 ns  ; reset ; mult:inst28|sub[40]      ; clk      ;
; N/A                                     ; None                                                ; 14.087 ns  ; reset ; mult:inst28|soma[40]     ; clk      ;
; N/A                                     ; None                                                ; 14.087 ns  ; reset ; mult:inst28|soma[36]     ; clk      ;
; N/A                                     ; None                                                ; 14.087 ns  ; reset ; mult:inst28|sub[36]      ; clk      ;
; N/A                                     ; None                                                ; 14.087 ns  ; reset ; mult:inst28|sub[39]      ; clk      ;
; N/A                                     ; None                                                ; 14.087 ns  ; reset ; mult:inst28|soma[39]     ; clk      ;
; N/A                                     ; None                                                ; 14.060 ns  ; reset ; mult:inst28|produto[38]  ; clk      ;
; N/A                                     ; None                                                ; 14.051 ns  ; reset ; mult:inst28|produto[7]   ; clk      ;
; N/A                                     ; None                                                ; 14.030 ns  ; reset ; div:inst31|quotient[6]   ; clk      ;
; N/A                                     ; None                                                ; 14.026 ns  ; reset ; div:inst31|remainder[6]  ; clk      ;
; N/A                                     ; None                                                ; 14.024 ns  ; reset ; div:inst31|quotient[7]   ; clk      ;
; N/A                                     ; None                                                ; 14.023 ns  ; reset ; div:inst31|remainder[5]  ; clk      ;
; N/A                                     ; None                                                ; 14.007 ns  ; reset ; mult:inst28|sub[59]      ; clk      ;
; N/A                                     ; None                                                ; 14.007 ns  ; reset ; mult:inst28|soma[59]     ; clk      ;
; N/A                                     ; None                                                ; 14.007 ns  ; reset ; mult:inst28|sub[54]      ; clk      ;
; N/A                                     ; None                                                ; 14.007 ns  ; reset ; mult:inst28|soma[54]     ; clk      ;
; N/A                                     ; None                                                ; 14.007 ns  ; reset ; mult:inst28|sub[52]      ; clk      ;
; N/A                                     ; None                                                ; 14.007 ns  ; reset ; mult:inst28|soma[52]     ; clk      ;
; N/A                                     ; None                                                ; 14.007 ns  ; reset ; mult:inst28|sub[46]      ; clk      ;
; N/A                                     ; None                                                ; 14.007 ns  ; reset ; mult:inst28|soma[46]     ; clk      ;
; N/A                                     ; None                                                ; 14.007 ns  ; reset ; mult:inst28|soma[44]     ; clk      ;
; N/A                                     ; None                                                ; 14.007 ns  ; reset ; mult:inst28|sub[44]      ; clk      ;
; N/A                                     ; None                                                ; 13.986 ns  ; reset ; mult:inst28|produto[31]  ; clk      ;
; N/A                                     ; None                                                ; 13.986 ns  ; reset ; mult:inst28|produto[37]  ; clk      ;
; N/A                                     ; None                                                ; 13.986 ns  ; reset ; mult:inst28|sub[63]      ; clk      ;
; N/A                                     ; None                                                ; 13.986 ns  ; reset ; mult:inst28|soma[63]     ; clk      ;
; N/A                                     ; None                                                ; 13.986 ns  ; reset ; mult:inst28|sub[62]      ; clk      ;
; N/A                                     ; None                                                ; 13.986 ns  ; reset ; mult:inst28|soma[62]     ; clk      ;
; N/A                                     ; None                                                ; 13.986 ns  ; reset ; mult:inst28|sub[61]      ; clk      ;
; N/A                                     ; None                                                ; 13.986 ns  ; reset ; mult:inst28|soma[61]     ; clk      ;
; N/A                                     ; None                                                ; 13.983 ns  ; reset ; mult:inst28|produto[2]   ; clk      ;
; N/A                                     ; None                                                ; 13.973 ns  ; reset ; div:inst31|remainder[14] ; clk      ;
; N/A                                     ; None                                                ; 13.953 ns  ; reset ; div:inst31|quotient[16]  ; clk      ;
; N/A                                     ; None                                                ; 13.936 ns  ; reset ; div:inst31|remainder[19] ; clk      ;
; N/A                                     ; None                                                ; 13.933 ns  ; reset ; mult:inst28|produto[32]  ; clk      ;
; N/A                                     ; None                                                ; 13.933 ns  ; reset ; mult:inst28|produto[0]   ; clk      ;
; N/A                                     ; None                                                ; 13.933 ns  ; reset ; mult:inst28|produto[1]   ; clk      ;
; N/A                                     ; None                                                ; 13.933 ns  ; reset ; mult:inst28|produto[33]  ; clk      ;
; N/A                                     ; None                                                ; 13.933 ns  ; reset ; mult:inst28|produto[35]  ; clk      ;
; N/A                                     ; None                                                ; 13.933 ns  ; reset ; mult:inst28|produto[34]  ; clk      ;
; N/A                                     ; None                                                ; 13.933 ns  ; reset ; mult:inst28|produto[36]  ; clk      ;
; N/A                                     ; None                                                ; 13.917 ns  ; reset ; div:inst31|quotient[27]  ; clk      ;
; N/A                                     ; None                                                ; 13.908 ns  ; reset ; div:inst31|quotient[26]  ; clk      ;
; N/A                                     ; None                                                ; 13.898 ns  ; reset ; div:inst31|quotient[17]  ; clk      ;
; N/A                                     ; None                                                ; 13.896 ns  ; reset ; div:inst31|quotient[21]  ; clk      ;
; N/A                                     ; None                                                ; 13.891 ns  ; reset ; div:inst31|quotient[25]  ; clk      ;
; N/A                                     ; None                                                ; 13.836 ns  ; reset ; div:inst31|remainder[4]  ; clk      ;
; N/A                                     ; None                                                ; 13.813 ns  ; reset ; div:inst31|quotient[14]  ; clk      ;
; N/A                                     ; None                                                ; 13.789 ns  ; reset ; div:inst31|remainder[27] ; clk      ;
; N/A                                     ; None                                                ; 13.766 ns  ; reset ; mult:inst28|produto[63]  ; clk      ;
; N/A                                     ; None                                                ; 13.766 ns  ; reset ; mult:inst28|produto[62]  ; clk      ;
; N/A                                     ; None                                                ; 13.766 ns  ; reset ; mult:inst28|produto[58]  ; clk      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;       ;                          ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+-------+--------------------------+----------+


+-------------------------------------------------------------------------------------------------+
; tco                                                                                             ;
+-------+--------------+------------+---------------------------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From                            ; To           ; From Clock ;
+-------+--------------+------------+---------------------------------+--------------+------------+
; N/A   ; None         ; 11.556 ns  ; pcSource:inst16|pcSourceOut[7]  ; pcsource[7]  ; clk        ;
; N/A   ; None         ; 11.554 ns  ; pcSource:inst16|pcSourceOut[25] ; pcsource[25] ; clk        ;
; N/A   ; None         ; 11.501 ns  ; pcSource:inst16|pcSourceOut[28] ; pcsource[28] ; clk        ;
; N/A   ; None         ; 11.450 ns  ; pcSource:inst16|pcSourceOut[6]  ; pcsource[6]  ; clk        ;
; N/A   ; None         ; 11.414 ns  ; pcSource:inst16|pcSourceOut[22] ; pcsource[22] ; clk        ;
; N/A   ; None         ; 11.370 ns  ; pcSource:inst16|pcSourceOut[23] ; pcsource[23] ; clk        ;
; N/A   ; None         ; 11.282 ns  ; pcSource:inst16|pcSourceOut[27] ; pcsource[27] ; clk        ;
; N/A   ; None         ; 11.281 ns  ; pcSource:inst16|pcSourceOut[1]  ; pcsource[1]  ; clk        ;
; N/A   ; None         ; 11.244 ns  ; pcSource:inst16|pcSourceOut[0]  ; pcsource[0]  ; clk        ;
; N/A   ; None         ; 11.244 ns  ; pcSource:inst16|pcSourceOut[30] ; pcsource[30] ; clk        ;
; N/A   ; None         ; 11.232 ns  ; pcSource:inst16|pcSourceOut[4]  ; pcsource[4]  ; clk        ;
; N/A   ; None         ; 11.230 ns  ; pcSource:inst16|pcSourceOut[24] ; pcsource[24] ; clk        ;
; N/A   ; None         ; 11.223 ns  ; pcSource:inst16|pcSourceOut[9]  ; pcsource[9]  ; clk        ;
; N/A   ; None         ; 11.205 ns  ; pcSource:inst16|pcSourceOut[29] ; pcsource[29] ; clk        ;
; N/A   ; None         ; 11.204 ns  ; pcSource:inst16|pcSourceOut[19] ; pcsource[19] ; clk        ;
; N/A   ; None         ; 11.201 ns  ; pcSource:inst16|pcSourceOut[3]  ; pcsource[3]  ; clk        ;
; N/A   ; None         ; 11.198 ns  ; pcSource:inst16|pcSourceOut[15] ; pcsource[15] ; clk        ;
; N/A   ; None         ; 11.092 ns  ; pcSource:inst16|pcSourceOut[5]  ; pcsource[5]  ; clk        ;
; N/A   ; None         ; 11.053 ns  ; pcSource:inst16|pcSourceOut[16] ; pcsource[16] ; clk        ;
; N/A   ; None         ; 11.031 ns  ; pcSource:inst16|pcSourceOut[13] ; pcsource[13] ; clk        ;
; N/A   ; None         ; 11.027 ns  ; pcSource:inst16|pcSourceOut[14] ; pcsource[14] ; clk        ;
; N/A   ; None         ; 11.012 ns  ; pcSource:inst16|pcSourceOut[26] ; pcsource[26] ; clk        ;
; N/A   ; None         ; 11.008 ns  ; pcSource:inst16|pcSourceOut[11] ; pcsource[11] ; clk        ;
; N/A   ; None         ; 10.999 ns  ; pcSource:inst16|pcSourceOut[10] ; pcsource[10] ; clk        ;
; N/A   ; None         ; 10.990 ns  ; pcSource:inst16|pcSourceOut[8]  ; pcsource[8]  ; clk        ;
; N/A   ; None         ; 10.989 ns  ; pcSource:inst16|pcSourceOut[20] ; pcsource[20] ; clk        ;
; N/A   ; None         ; 10.977 ns  ; pcSource:inst16|pcSourceOut[12] ; pcsource[12] ; clk        ;
; N/A   ; None         ; 10.950 ns  ; pcSource:inst16|pcSourceOut[31] ; pcsource[31] ; clk        ;
; N/A   ; None         ; 10.937 ns  ; pcSource:inst16|pcSourceOut[2]  ; pcsource[2]  ; clk        ;
; N/A   ; None         ; 10.931 ns  ; pcSource:inst16|pcSourceOut[17] ; pcsource[17] ; clk        ;
; N/A   ; None         ; 10.841 ns  ; pcSource:inst16|pcSourceOut[18] ; pcsource[18] ; clk        ;
; N/A   ; None         ; 10.814 ns  ; pcSource:inst16|pcSourceOut[21] ; pcsource[21] ; clk        ;
; N/A   ; None         ; 7.198 ns   ; Registrador:MDR|Saida[3]        ; mdrExt[3]    ; clk        ;
; N/A   ; None         ; 6.894 ns   ; unidadeControle:inst25|state[5] ; state[5]     ; clk        ;
; N/A   ; None         ; 6.844 ns   ; Registrador:MDR|Saida[7]        ; mdrExt[7]    ; clk        ;
; N/A   ; None         ; 6.806 ns   ; Registrador:MDR|Saida[1]        ; mdrExt[1]    ; clk        ;
; N/A   ; None         ; 6.758 ns   ; Registrador:MDR|Saida[0]        ; mdrExt[0]    ; clk        ;
; N/A   ; None         ; 6.554 ns   ; unidadeControle:inst25|state[0] ; state[0]     ; clk        ;
; N/A   ; None         ; 6.547 ns   ; unidadeControle:inst25|state[1] ; state[1]     ; clk        ;
; N/A   ; None         ; 6.529 ns   ; unidadeControle:inst25|state[6] ; state[6]     ; clk        ;
; N/A   ; None         ; 6.516 ns   ; unidadeControle:inst25|state[2] ; state[2]     ; clk        ;
; N/A   ; None         ; 6.444 ns   ; Registrador:MDR|Saida[4]        ; mdrExt[4]    ; clk        ;
; N/A   ; None         ; 6.384 ns   ; Registrador:MDR|Saida[6]        ; mdrExt[6]    ; clk        ;
; N/A   ; None         ; 6.359 ns   ; Registrador:MDR|Saida[2]        ; mdrExt[2]    ; clk        ;
; N/A   ; None         ; 6.279 ns   ; unidadeControle:inst25|state[3] ; state[3]     ; clk        ;
; N/A   ; None         ; 6.140 ns   ; Registrador:MDR|Saida[5]        ; mdrExt[5]    ; clk        ;
; N/A   ; None         ; 6.065 ns   ; unidadeControle:inst25|state[4] ; state[4]     ; clk        ;
+-------+--------------+------------+---------------------------------+--------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------+----------------------------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From  ; To                                     ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------+----------------------------------------+----------+
; N/A                                     ; None                                                ; -2.756 ns ; reset ; unidadeControle:inst25|iordmux[2]      ; clk      ;
; N/A                                     ; None                                                ; -2.972 ns ; reset ; unidadeControle:inst25|muxmemtoreg[3]  ; clk      ;
; N/A                                     ; None                                                ; -2.972 ns ; reset ; unidadeControle:inst25|muxregdst[1]    ; clk      ;
; N/A                                     ; None                                                ; -3.069 ns ; reset ; mult:inst28|soma[51]                   ; clk      ;
; N/A                                     ; None                                                ; -3.092 ns ; reset ; mult:inst28|soma[62]                   ; clk      ;
; N/A                                     ; None                                                ; -3.093 ns ; reset ; mult:inst28|sub[62]                    ; clk      ;
; N/A                                     ; None                                                ; -3.134 ns ; reset ; mult:inst28|sub[40]                    ; clk      ;
; N/A                                     ; None                                                ; -3.190 ns ; reset ; unidadeControle:inst25|state[5]        ; clk      ;
; N/A                                     ; None                                                ; -3.203 ns ; reset ; unidadeControle:inst25|state[6]        ; clk      ;
; N/A                                     ; None                                                ; -3.203 ns ; reset ; unidadeControle:inst25|state[0]        ; clk      ;
; N/A                                     ; None                                                ; -3.217 ns ; reset ; mult:inst28|sub[51]                    ; clk      ;
; N/A                                     ; None                                                ; -3.263 ns ; reset ; mult:inst28|sub[39]                    ; clk      ;
; N/A                                     ; None                                                ; -3.263 ns ; reset ; mult:inst28|soma[39]                   ; clk      ;
; N/A                                     ; None                                                ; -3.266 ns ; reset ; mult:inst28|soma[36]                   ; clk      ;
; N/A                                     ; None                                                ; -3.266 ns ; reset ; mult:inst28|sub[36]                    ; clk      ;
; N/A                                     ; None                                                ; -3.268 ns ; reset ; unidadeControle:inst25|state[1]        ; clk      ;
; N/A                                     ; None                                                ; -3.268 ns ; reset ; unidadeControle:inst25|state[2]        ; clk      ;
; N/A                                     ; None                                                ; -3.268 ns ; reset ; mult:inst28|sub[37]                    ; clk      ;
; N/A                                     ; None                                                ; -3.268 ns ; reset ; mult:inst28|soma[40]                   ; clk      ;
; N/A                                     ; None                                                ; -3.313 ns ; reset ; unidadeControle:inst25|regwrite        ; clk      ;
; N/A                                     ; None                                                ; -3.313 ns ; reset ; unidadeControle:inst25|muxmemtoreg[0]  ; clk      ;
; N/A                                     ; None                                                ; -3.352 ns ; reset ; mult:inst28|lo[9]                      ; clk      ;
; N/A                                     ; None                                                ; -3.417 ns ; reset ; mult:inst28|soma[43]                   ; clk      ;
; N/A                                     ; None                                                ; -3.418 ns ; reset ; mult:inst28|soma[41]                   ; clk      ;
; N/A                                     ; None                                                ; -3.421 ns ; reset ; mult:inst28|sub[45]                    ; clk      ;
; N/A                                     ; None                                                ; -3.423 ns ; reset ; mult:inst28|soma[55]                   ; clk      ;
; N/A                                     ; None                                                ; -3.426 ns ; reset ; mult:inst28|soma[56]                   ; clk      ;
; N/A                                     ; None                                                ; -3.428 ns ; reset ; mult:inst28|sub[43]                    ; clk      ;
; N/A                                     ; None                                                ; -3.437 ns ; reset ; div:inst31|dividend[2]                 ; clk      ;
; N/A                                     ; None                                                ; -3.438 ns ; reset ; div:inst31|dividend[7]                 ; clk      ;
; N/A                                     ; None                                                ; -3.441 ns ; reset ; div:inst31|dividend[6]                 ; clk      ;
; N/A                                     ; None                                                ; -3.443 ns ; reset ; div:inst31|dividend[5]                 ; clk      ;
; N/A                                     ; None                                                ; -3.445 ns ; reset ; mult:inst28|sub[63]                    ; clk      ;
; N/A                                     ; None                                                ; -3.529 ns ; reset ; mult:inst28|sub[61]                    ; clk      ;
; N/A                                     ; None                                                ; -3.529 ns ; reset ; mult:inst28|soma[61]                   ; clk      ;
; N/A                                     ; None                                                ; -3.531 ns ; reset ; unidadeControle:inst25|state[3]        ; clk      ;
; N/A                                     ; None                                                ; -3.535 ns ; reset ; mult:inst28|soma[63]                   ; clk      ;
; N/A                                     ; None                                                ; -3.580 ns ; reset ; div:inst31|dividend[1]                 ; clk      ;
; N/A                                     ; None                                                ; -3.586 ns ; reset ; div:inst31|dividend[3]                 ; clk      ;
; N/A                                     ; None                                                ; -3.606 ns ; reset ; mult:inst28|multStop                   ; clk      ;
; N/A                                     ; None                                                ; -3.624 ns ; reset ; unidadeControle:inst25|muxpcsource[0]  ; clk      ;
; N/A                                     ; None                                                ; -3.643 ns ; reset ; mult:inst28|soma[48]                   ; clk      ;
; N/A                                     ; None                                                ; -3.658 ns ; reset ; mult:inst28|sub[53]                    ; clk      ;
; N/A                                     ; None                                                ; -3.705 ns ; reset ; mult:inst28|produto[8]                 ; clk      ;
; N/A                                     ; None                                                ; -3.708 ns ; reset ; mult:inst28|soma[53]                   ; clk      ;
; N/A                                     ; None                                                ; -3.709 ns ; reset ; mult:inst28|sub[57]                    ; clk      ;
; N/A                                     ; None                                                ; -3.712 ns ; reset ; mult:inst28|produto[16]                ; clk      ;
; N/A                                     ; None                                                ; -3.712 ns ; reset ; mult:inst28|soma[57]                   ; clk      ;
; N/A                                     ; None                                                ; -3.744 ns ; reset ; mult:inst28|lo[5]                      ; clk      ;
; N/A                                     ; None                                                ; -3.801 ns ; reset ; mult:inst28|soma[47]                   ; clk      ;
; N/A                                     ; None                                                ; -3.822 ns ; reset ; mult:inst28|sub[33]                    ; clk      ;
; N/A                                     ; None                                                ; -3.826 ns ; reset ; mult:inst28|sub[48]                    ; clk      ;
; N/A                                     ; None                                                ; -3.826 ns ; reset ; mult:inst28|sub[49]                    ; clk      ;
; N/A                                     ; None                                                ; -3.829 ns ; reset ; mult:inst28|soma[49]                   ; clk      ;
; N/A                                     ; None                                                ; -3.849 ns ; reset ; mult:inst28|sub[50]                    ; clk      ;
; N/A                                     ; None                                                ; -3.849 ns ; reset ; mult:inst28|sub[56]                    ; clk      ;
; N/A                                     ; None                                                ; -3.854 ns ; reset ; mult:inst28|sub[47]                    ; clk      ;
; N/A                                     ; None                                                ; -3.854 ns ; reset ; mult:inst28|soma[45]                   ; clk      ;
; N/A                                     ; None                                                ; -3.874 ns ; reset ; mult:inst28|lo[15]                     ; clk      ;
; N/A                                     ; None                                                ; -3.894 ns ; reset ; unidadeControle:inst25|state[4]        ; clk      ;
; N/A                                     ; None                                                ; -3.926 ns ; reset ; div:inst31|dividend[27]                ; clk      ;
; N/A                                     ; None                                                ; -3.955 ns ; reset ; unidadeControle:inst25|muxalusrca[0]   ; clk      ;
; N/A                                     ; None                                                ; -3.955 ns ; reset ; unidadeControle:inst25|muxpcsource[1]  ; clk      ;
; N/A                                     ; None                                                ; -3.955 ns ; reset ; unidadeControle:inst25|muxmemtoreg[2]  ; clk      ;
; N/A                                     ; None                                                ; -3.955 ns ; reset ; unidadeControle:inst25|muxmemtoreg[1]  ; clk      ;
; N/A                                     ; None                                                ; -3.962 ns ; reset ; mult:inst28|produto[19]                ; clk      ;
; N/A                                     ; None                                                ; -3.968 ns ; reset ; div:inst31|dividend[23]                ; clk      ;
; N/A                                     ; None                                                ; -4.063 ns ; reset ; mult:inst28|produto[0]                 ; clk      ;
; N/A                                     ; None                                                ; -4.065 ns ; reset ; unidadeControle:inst25|alucontrol[0]   ; clk      ;
; N/A                                     ; None                                                ; -4.065 ns ; reset ; unidadeControle:inst25|alucontrol[2]   ; clk      ;
; N/A                                     ; None                                                ; -4.065 ns ; reset ; unidadeControle:inst25|alucontrol[1]   ; clk      ;
; N/A                                     ; None                                                ; -4.065 ns ; reset ; unidadeControle:inst25|muxalusrcb[1]   ; clk      ;
; N/A                                     ; None                                                ; -4.065 ns ; reset ; unidadeControle:inst25|muxalusrcb[0]   ; clk      ;
; N/A                                     ; None                                                ; -4.065 ns ; reset ; unidadeControle:inst25|muxshiftsrcb    ; clk      ;
; N/A                                     ; None                                                ; -4.068 ns ; reset ; div:inst31|dividend[17]                ; clk      ;
; N/A                                     ; None                                                ; -4.069 ns ; reset ; div:inst31|dividend[8]                 ; clk      ;
; N/A                                     ; None                                                ; -4.072 ns ; reset ; mult:inst28|soma[50]                   ; clk      ;
; N/A                                     ; None                                                ; -4.074 ns ; reset ; mult:inst28|sub[55]                    ; clk      ;
; N/A                                     ; None                                                ; -4.075 ns ; reset ; div:inst31|dividend[21]                ; clk      ;
; N/A                                     ; None                                                ; -4.076 ns ; reset ; div:inst31|dividend[0]                 ; clk      ;
; N/A                                     ; None                                                ; -4.078 ns ; reset ; mult:inst28|soma[38]                   ; clk      ;
; N/A                                     ; None                                                ; -4.078 ns ; reset ; mult:inst28|sub[38]                    ; clk      ;
; N/A                                     ; None                                                ; -4.078 ns ; reset ; mult:inst28|sub[42]                    ; clk      ;
; N/A                                     ; None                                                ; -4.078 ns ; reset ; mult:inst28|soma[42]                   ; clk      ;
; N/A                                     ; None                                                ; -4.082 ns ; reset ; mult:inst28|sub[35]                    ; clk      ;
; N/A                                     ; None                                                ; -4.082 ns ; reset ; mult:inst28|soma[35]                   ; clk      ;
; N/A                                     ; None                                                ; -4.083 ns ; reset ; mult:inst28|sub[34]                    ; clk      ;
; N/A                                     ; None                                                ; -4.083 ns ; reset ; mult:inst28|soma[34]                   ; clk      ;
; N/A                                     ; None                                                ; -4.129 ns ; reset ; mult:inst28|produto[30]                ; clk      ;
; N/A                                     ; None                                                ; -4.145 ns ; reset ; mult:inst28|sub[41]                    ; clk      ;
; N/A                                     ; None                                                ; -4.148 ns ; reset ; mult:inst28|soma[37]                   ; clk      ;
; N/A                                     ; None                                                ; -4.151 ns ; reset ; mult:inst28|produto[4]                 ; clk      ;
; N/A                                     ; None                                                ; -4.169 ns ; reset ; mult:inst28|sub[52]                    ; clk      ;
; N/A                                     ; None                                                ; -4.170 ns ; reset ; div:inst31|negDiv                      ; clk      ;
; N/A                                     ; None                                                ; -4.171 ns ; reset ; mult:inst28|soma[44]                   ; clk      ;
; N/A                                     ; None                                                ; -4.173 ns ; reset ; unidadeControle:inst25|aluoutwrite     ; clk      ;
; N/A                                     ; None                                                ; -4.175 ns ; reset ; div:inst31|counter[0]                  ; clk      ;
; N/A                                     ; None                                                ; -4.175 ns ; reset ; unidadeControle:inst25|xchgctrl        ; clk      ;
; N/A                                     ; None                                                ; -4.175 ns ; reset ; unidadeControle:inst25|muxlo           ; clk      ;
; N/A                                     ; None                                                ; -4.175 ns ; reset ; unidadeControle:inst25|shiftcontrol[0] ; clk      ;
; N/A                                     ; None                                                ; -4.179 ns ; reset ; mult:inst28|produto[13]                ; clk      ;
; N/A                                     ; None                                                ; -4.204 ns ; reset ; div:inst31|divisor[13]                 ; clk      ;
; N/A                                     ; None                                                ; -4.204 ns ; reset ; div:inst31|dividend[9]                 ; clk      ;
; N/A                                     ; None                                                ; -4.209 ns ; reset ; mult:inst28|sub[59]                    ; clk      ;
; N/A                                     ; None                                                ; -4.213 ns ; reset ; mult:inst28|soma[52]                   ; clk      ;
; N/A                                     ; None                                                ; -4.217 ns ; reset ; mult:inst28|sub[44]                    ; clk      ;
; N/A                                     ; None                                                ; -4.218 ns ; reset ; unidadeControle:inst25|muxregdst[0]    ; clk      ;
; N/A                                     ; None                                                ; -4.222 ns ; reset ; div:inst31|divisor[2]                  ; clk      ;
; N/A                                     ; None                                                ; -4.224 ns ; reset ; div:inst31|divisor[7]                  ; clk      ;
; N/A                                     ; None                                                ; -4.224 ns ; reset ; div:inst31|divisor[10]                 ; clk      ;
; N/A                                     ; None                                                ; -4.227 ns ; reset ; div:inst31|divisor[11]                 ; clk      ;
; N/A                                     ; None                                                ; -4.228 ns ; reset ; div:inst31|divisor[12]                 ; clk      ;
; N/A                                     ; None                                                ; -4.228 ns ; reset ; div:inst31|divisor[9]                  ; clk      ;
; N/A                                     ; None                                                ; -4.231 ns ; reset ; div:inst31|aux                         ; clk      ;
; N/A                                     ; None                                                ; -4.247 ns ; reset ; mult:inst28|lo[29]                     ; clk      ;
; N/A                                     ; None                                                ; -4.253 ns ; reset ; div:inst31|dividend[22]                ; clk      ;
; N/A                                     ; None                                                ; -4.254 ns ; reset ; div:inst31|dividend[16]                ; clk      ;
; N/A                                     ; None                                                ; -4.256 ns ; reset ; div:inst31|dividend[20]                ; clk      ;
; N/A                                     ; None                                                ; -4.256 ns ; reset ; div:inst31|dividend[18]                ; clk      ;
; N/A                                     ; None                                                ; -4.259 ns ; reset ; div:inst31|dividend[19]                ; clk      ;
; N/A                                     ; None                                                ; -4.262 ns ; reset ; unidadeControle:inst25|multBegin       ; clk      ;
; N/A                                     ; None                                                ; -4.267 ns ; reset ; mult:inst28|lo[20]                     ; clk      ;
; N/A                                     ; None                                                ; -4.271 ns ; reset ; mult:inst28|produto[9]                 ; clk      ;
; N/A                                     ; None                                                ; -4.274 ns ; reset ; mult:inst28|sub[58]                    ; clk      ;
; N/A                                     ; None                                                ; -4.282 ns ; reset ; mult:inst28|produto[10]                ; clk      ;
; N/A                                     ; None                                                ; -4.285 ns ; reset ; mult:inst28|sub[64]                    ; clk      ;
; N/A                                     ; None                                                ; -4.287 ns ; reset ; mult:inst28|soma[58]                   ; clk      ;
; N/A                                     ; None                                                ; -4.288 ns ; reset ; mult:inst28|soma[60]                   ; clk      ;
; N/A                                     ; None                                                ; -4.289 ns ; reset ; div:inst31|dividend[13]                ; clk      ;
; N/A                                     ; None                                                ; -4.289 ns ; reset ; div:inst31|dividend[15]                ; clk      ;
; N/A                                     ; None                                                ; -4.291 ns ; reset ; div:inst31|dividend[10]                ; clk      ;
; N/A                                     ; None                                                ; -4.292 ns ; reset ; div:inst31|dividend[11]                ; clk      ;
; N/A                                     ; None                                                ; -4.295 ns ; reset ; div:inst31|dividend[12]                ; clk      ;
; N/A                                     ; None                                                ; -4.298 ns ; reset ; mult:inst28|produto[63]                ; clk      ;
; N/A                                     ; None                                                ; -4.298 ns ; reset ; div:inst31|dividend[14]                ; clk      ;
; N/A                                     ; None                                                ; -4.314 ns ; reset ; mult:inst28|produto[61]                ; clk      ;
; N/A                                     ; None                                                ; -4.335 ns ; reset ; div:inst31|divisor[5]                  ; clk      ;
; N/A                                     ; None                                                ; -4.344 ns ; reset ; div:inst31|divisor[0]                  ; clk      ;
; N/A                                     ; None                                                ; -4.345 ns ; reset ; div:inst31|counter[5]                  ; clk      ;
; N/A                                     ; None                                                ; -4.348 ns ; reset ; div:inst31|divisor[8]                  ; clk      ;
; N/A                                     ; None                                                ; -4.349 ns ; reset ; div:inst31|dividend[4]                 ; clk      ;
; N/A                                     ; None                                                ; -4.362 ns ; reset ; mult:inst28|soma[59]                   ; clk      ;
; N/A                                     ; None                                                ; -4.362 ns ; reset ; mult:inst28|soma[54]                   ; clk      ;
; N/A                                     ; None                                                ; -4.366 ns ; reset ; mult:inst28|sub[46]                    ; clk      ;
; N/A                                     ; None                                                ; -4.366 ns ; reset ; mult:inst28|soma[46]                   ; clk      ;
; N/A                                     ; None                                                ; -4.368 ns ; reset ; div:inst31|dividend[24]                ; clk      ;
; N/A                                     ; None                                                ; -4.370 ns ; reset ; div:inst31|divisor[15]                 ; clk      ;
; N/A                                     ; None                                                ; -4.371 ns ; reset ; div:inst31|divisor[1]                  ; clk      ;
; N/A                                     ; None                                                ; -4.372 ns ; reset ; div:inst31|dividend[30]                ; clk      ;
; N/A                                     ; None                                                ; -4.373 ns ; reset ; div:inst31|dividend[26]                ; clk      ;
; N/A                                     ; None                                                ; -4.376 ns ; reset ; div:inst31|dividend[31]                ; clk      ;
; N/A                                     ; None                                                ; -4.376 ns ; reset ; div:inst31|dividend[25]                ; clk      ;
; N/A                                     ; None                                                ; -4.379 ns ; reset ; mult:inst28|sub[54]                    ; clk      ;
; N/A                                     ; None                                                ; -4.386 ns ; reset ; div:inst31|counter[6]                  ; clk      ;
; N/A                                     ; None                                                ; -4.401 ns ; reset ; mult:inst28|counter[21]                ; clk      ;
; N/A                                     ; None                                                ; -4.408 ns ; reset ; div:inst31|divisor[25]                 ; clk      ;
; N/A                                     ; None                                                ; -4.409 ns ; reset ; unidadeControle:inst25|pcwrite         ; clk      ;
; N/A                                     ; None                                                ; -4.411 ns ; reset ; div:inst31|divisor[14]                 ; clk      ;
; N/A                                     ; None                                                ; -4.412 ns ; reset ; div:inst31|divisor[22]                 ; clk      ;
; N/A                                     ; None                                                ; -4.421 ns ; reset ; mult:inst28|hi[28]                     ; clk      ;
; N/A                                     ; None                                                ; -4.423 ns ; reset ; div:inst31|divStop                     ; clk      ;
; N/A                                     ; None                                                ; -4.423 ns ; reset ; mult:inst28|produto[56]                ; clk      ;
; N/A                                     ; None                                                ; -4.427 ns ; reset ; div:inst31|counter[7]                  ; clk      ;
; N/A                                     ; None                                                ; -4.434 ns ; reset ; mult:inst28|counter[22]                ; clk      ;
; N/A                                     ; None                                                ; -4.442 ns ; reset ; mult:inst28|lo[23]                     ; clk      ;
; N/A                                     ; None                                                ; -4.447 ns ; reset ; mult:inst28|lo[16]                     ; clk      ;
; N/A                                     ; None                                                ; -4.448 ns ; reset ; mult:inst28|lo[27]                     ; clk      ;
; N/A                                     ; None                                                ; -4.448 ns ; reset ; mult:inst28|lo[21]                     ; clk      ;
; N/A                                     ; None                                                ; -4.449 ns ; reset ; mult:inst28|lo[24]                     ; clk      ;
; N/A                                     ; None                                                ; -4.449 ns ; reset ; mult:inst28|produto[5]                 ; clk      ;
; N/A                                     ; None                                                ; -4.458 ns ; reset ; div:inst31|divisor[4]                  ; clk      ;
; N/A                                     ; None                                                ; -4.474 ns ; reset ; div:inst31|dividend[29]                ; clk      ;
; N/A                                     ; None                                                ; -4.491 ns ; reset ; mult:inst28|produto[33]                ; clk      ;
; N/A                                     ; None                                                ; -4.494 ns ; reset ; mult:inst28|lo[12]                     ; clk      ;
; N/A                                     ; None                                                ; -4.498 ns ; reset ; mult:inst28|hi[26]                     ; clk      ;
; N/A                                     ; None                                                ; -4.501 ns ; reset ; mult:inst28|hi[27]                     ; clk      ;
; N/A                                     ; None                                                ; -4.523 ns ; reset ; mult:inst28|soma[64]                   ; clk      ;
; N/A                                     ; None                                                ; -4.538 ns ; reset ; div:inst31|counter[8]                  ; clk      ;
; N/A                                     ; None                                                ; -4.542 ns ; reset ; mult:inst28|produto[12]                ; clk      ;
; N/A                                     ; None                                                ; -4.553 ns ; reset ; mult:inst28|produto[31]                ; clk      ;
; N/A                                     ; None                                                ; -4.556 ns ; reset ; mult:inst28|lo[10]                     ; clk      ;
; N/A                                     ; None                                                ; -4.563 ns ; reset ; mult:inst28|lo[26]                     ; clk      ;
; N/A                                     ; None                                                ; -4.563 ns ; reset ; mult:inst28|produto[44]                ; clk      ;
; N/A                                     ; None                                                ; -4.564 ns ; reset ; mult:inst28|produto[47]                ; clk      ;
; N/A                                     ; None                                                ; -4.565 ns ; reset ; mult:inst28|produto[48]                ; clk      ;
; N/A                                     ; None                                                ; -4.565 ns ; reset ; mult:inst28|produto[42]                ; clk      ;
; N/A                                     ; None                                                ; -4.566 ns ; reset ; mult:inst28|lo[3]                      ; clk      ;
; N/A                                     ; None                                                ; -4.574 ns ; reset ; mult:inst28|lo[18]                     ; clk      ;
; N/A                                     ; None                                                ; -4.579 ns ; reset ; div:inst31|counter[9]                  ; clk      ;
; N/A                                     ; None                                                ; -4.601 ns ; reset ; div:inst31|dividend[28]                ; clk      ;
; N/A                                     ; None                                                ; -4.601 ns ; reset ; div:inst31|divisor[19]                 ; clk      ;
; N/A                                     ; None                                                ; -4.602 ns ; reset ; div:inst31|divisor[29]                 ; clk      ;
; N/A                                     ; None                                                ; -4.603 ns ; reset ; mult:inst28|produto[60]                ; clk      ;
; N/A                                     ; None                                                ; -4.604 ns ; reset ; div:inst31|divisor[30]                 ; clk      ;
; N/A                                     ; None                                                ; -4.612 ns ; reset ; div:inst31|divisor[20]                 ; clk      ;
; N/A                                     ; None                                                ; -4.613 ns ; reset ; mult:inst28|produto[14]                ; clk      ;
; N/A                                     ; None                                                ; -4.613 ns ; reset ; div:inst31|divisor[18]                 ; clk      ;
; N/A                                     ; None                                                ; -4.614 ns ; reset ; mult:inst28|produto[11]                ; clk      ;
; N/A                                     ; None                                                ; -4.618 ns ; reset ; div:inst31|divisor[21]                 ; clk      ;
; N/A                                     ; None                                                ; -4.620 ns ; reset ; div:inst31|counter[10]                 ; clk      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;       ;                                        ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------+----------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Mar 27 16:13:01 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mipsHardware -c mipsHardware --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "aluSrcA:inst|aluSrcAOut[30]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[31]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[29]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[28]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[24]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[25]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[26]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[27]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[28]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[29]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[30]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[31]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[27]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[26]" is a latch
    Warning: Node "iord:inst5|iordOut[0]" is a latch
    Warning: Node "iord:inst5|iordOut[1]" is a latch
    Warning: Node "iord:inst5|iordOut[2]" is a latch
    Warning: Node "iord:inst5|iordOut[3]" is a latch
    Warning: Node "iord:inst5|iordOut[4]" is a latch
    Warning: Node "iord:inst5|iordOut[5]" is a latch
    Warning: Node "iord:inst5|iordOut[6]" is a latch
    Warning: Node "iord:inst5|iordOut[7]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[30]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[25]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[24]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[31]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[0]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[1]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[2]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[3]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[4]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[5]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[6]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[7]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[8]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[9]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[10]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[11]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[12]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[13]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[14]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[15]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[29]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[28]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[23]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[22]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[27]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[26]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[20]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[21]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[0]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[0]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[1]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[1]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[2]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[2]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[3]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[3]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[4]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[4]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[6]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[6]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[7]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[16]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[17]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[18]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[19]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[20]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[21]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[22]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[23]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[25]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[24]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[19]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[18]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[5]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[5]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[7]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[30]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[23]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[22]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[16]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[17]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[31]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[2]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[4]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[0]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[3]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[1]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[29]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[28]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[20]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[21]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[14]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[15]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[1]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[24]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[27]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[19]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[18]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[12]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[2]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[5]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[6]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[7]" is a latch
    Warning: Node "loadSize:inst29|lsOut[30]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[16]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[17]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[10]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[11]" is a latch
    Warning: Node "loadSize:inst29|lsOut[31]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[14]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[8]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[20]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[15]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[18]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[17]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[16]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[19]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[9]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[12]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[10]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[11]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[21]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[22]" is a latch
    Warning: Node "loadSize:inst29|lsOut[29]" is a latch
    Warning: Node "loadSize:inst29|lsOut[28]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[15]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[9]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[8]" is a latch
    Warning: Node "loadSize:inst29|lsOut[1]" is a latch
    Warning: Node "loadSize:inst29|lsOut[24]" is a latch
    Warning: Node "loadSize:inst29|lsOut[25]" is a latch
    Warning: Node "loadSize:inst29|lsOut[26]" is a latch
    Warning: Node "loadSize:inst29|lsOut[27]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[14]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[12]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[13]" is a latch
    Warning: Node "loadSize:inst29|lsOut[0]" is a latch
    Warning: Node "loadSize:inst29|lsOut[2]" is a latch
    Warning: Node "loadSize:inst29|lsOut[3]" is a latch
    Warning: Node "loadSize:inst29|lsOut[4]" is a latch
    Warning: Node "loadSize:inst29|lsOut[5]" is a latch
    Warning: Node "loadSize:inst29|lsOut[6]" is a latch
    Warning: Node "loadSize:inst29|lsOut[7]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[10]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[11]" is a latch
    Warning: Node "loadSize:inst29|lsOut[14]" is a latch
    Warning: Node "loadSize:inst29|lsOut[8]" is a latch
    Warning: Node "loadSize:inst29|lsOut[20]" is a latch
    Warning: Node "loadSize:inst29|lsOut[18]" is a latch
    Warning: Node "loadSize:inst29|lsOut[17]" is a latch
    Warning: Node "loadSize:inst29|lsOut[16]" is a latch
    Warning: Node "loadSize:inst29|lsOut[19]" is a latch
    Warning: Node "loadSize:inst29|lsOut[9]" is a latch
    Warning: Node "loadSize:inst29|lsOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[13]" is a latch
    Warning: Node "loadSize:inst29|lsOut[10]" is a latch
    Warning: Node "loadSize:inst29|lsOut[11]" is a latch
    Warning: Node "loadSize:inst29|lsOut[23]" is a latch
    Warning: Node "loadSize:inst29|lsOut[21]" is a latch
    Warning: Node "loadSize:inst29|lsOut[22]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[9]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[8]" is a latch
    Warning: Node "loadSize:inst29|lsOut[15]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 24 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadSize:inst29|lsOut[31]~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|lscontrol[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|lscontrol[0]" as buffer
    Info: Detected gated clock "regDST:inst15|Mux5~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxregdst[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxregdst[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxxchgctrl" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[3]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[2]" as buffer
    Info: Detected gated clock "memToReg:inst7|Mux32~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxpcsource[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxpcsource[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxpcsource[0]" as buffer
    Info: Detected gated clock "pcSource:inst16|Mux32~0" as buffer
    Info: Detected gated clock "iord:inst5|Mux8~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|iordmux[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|iordmux[1]" as buffer
    Info: Detected gated clock "setSize:inst30|saidaSetSize[31]~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|sscontrol[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|sscontrol[1]" as buffer
    Info: Detected gated clock "aluSrcA:inst|Mux32~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxalusrca[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxalusrca[1]" as buffer
Info: Clock "clk" has Internal fmax of 35.42 MHz between source register "aluSrcA:inst|aluSrcAOut[0]" and destination register "unidadeControle:inst25|pcwrite" (period= 28.23 ns)
    Info: + Longest register to register delay is 9.792 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X6_Y12_N30; Fanout = 3; REG Node = 'aluSrcA:inst|aluSrcAOut[0]'
        Info: 2: + IC(0.272 ns) + CELL(0.060 ns) = 0.332 ns; Loc. = LCCOMB_X6_Y12_N2; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[0]~1'
        Info: 3: + IC(0.611 ns) + CELL(0.060 ns) = 1.003 ns; Loc. = LCCOMB_X10_Y12_N12; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[2]~4'
        Info: 4: + IC(0.258 ns) + CELL(0.177 ns) = 1.438 ns; Loc. = LCCOMB_X10_Y12_N28; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[4]~7'
        Info: 5: + IC(0.257 ns) + CELL(0.177 ns) = 1.872 ns; Loc. = LCCOMB_X10_Y12_N10; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[7]~9'
        Info: 6: + IC(0.256 ns) + CELL(0.060 ns) = 2.188 ns; Loc. = LCCOMB_X10_Y12_N4; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[9]~10'
        Info: 7: + IC(0.261 ns) + CELL(0.060 ns) = 2.509 ns; Loc. = LCCOMB_X10_Y12_N16; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[11]~11'
        Info: 8: + IC(0.243 ns) + CELL(0.060 ns) = 2.812 ns; Loc. = LCCOMB_X10_Y12_N22; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[13]~12'
        Info: 9: + IC(0.725 ns) + CELL(0.060 ns) = 3.597 ns; Loc. = LCCOMB_X10_Y14_N16; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[15]~13'
        Info: 10: + IC(0.270 ns) + CELL(0.060 ns) = 3.927 ns; Loc. = LCCOMB_X10_Y14_N4; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[17]~14'
        Info: 11: + IC(0.249 ns) + CELL(0.060 ns) = 4.236 ns; Loc. = LCCOMB_X10_Y14_N0; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[19]~15'
        Info: 12: + IC(0.255 ns) + CELL(0.060 ns) = 4.551 ns; Loc. = LCCOMB_X10_Y14_N30; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[21]~16'
        Info: 13: + IC(0.643 ns) + CELL(0.060 ns) = 5.254 ns; Loc. = LCCOMB_X15_Y14_N10; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[23]~17'
        Info: 14: + IC(0.269 ns) + CELL(0.060 ns) = 5.583 ns; Loc. = LCCOMB_X15_Y14_N14; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[25]~18'
        Info: 15: + IC(0.264 ns) + CELL(0.060 ns) = 5.907 ns; Loc. = LCCOMB_X15_Y14_N16; Fanout = 7; COMB Node = 'Ula32:inst3|carry_temp[27]~19'
        Info: 16: + IC(0.269 ns) + CELL(0.060 ns) = 6.236 ns; Loc. = LCCOMB_X15_Y14_N4; Fanout = 10; COMB Node = 'Ula32:inst3|carry_temp[29]~20'
        Info: 17: + IC(0.368 ns) + CELL(0.060 ns) = 6.664 ns; Loc. = LCCOMB_X14_Y14_N22; Fanout = 17; COMB Node = 'Ula32:inst3|carry_temp[30]~23'
        Info: 18: + IC(1.053 ns) + CELL(0.177 ns) = 7.894 ns; Loc. = LCCOMB_X10_Y16_N8; Fanout = 2; COMB Node = 'unidadeControle:inst25|pcwrite~9'
        Info: 19: + IC(0.249 ns) + CELL(0.177 ns) = 8.320 ns; Loc. = LCCOMB_X10_Y16_N18; Fanout = 11; COMB Node = 'unidadeControle:inst25|pcwrite~10DUPLICATE'
        Info: 20: + IC(0.614 ns) + CELL(0.858 ns) = 9.792 ns; Loc. = LCFF_X7_Y16_N1; Fanout = 1; REG Node = 'unidadeControle:inst25|pcwrite'
        Info: Total cell delay = 2.406 ns ( 24.57 % )
        Info: Total interconnect delay = 7.386 ns ( 75.43 % )
    Info: - Smallest clock skew is -4.219 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.825 ns
            Info: 1: + IC(0.000 ns) + CELL(0.957 ns) = 0.957 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clk'
            Info: 2: + IC(0.394 ns) + CELL(0.000 ns) = 1.351 ns; Loc. = CLKCTRL_G3; Fanout = 1991; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.764 ns) + CELL(0.710 ns) = 2.825 ns; Loc. = LCFF_X7_Y16_N1; Fanout = 1; REG Node = 'unidadeControle:inst25|pcwrite'
            Info: Total cell delay = 1.667 ns ( 59.01 % )
            Info: Total interconnect delay = 1.158 ns ( 40.99 % )
        Info: - Longest clock path from clock "clk" to source register is 7.044 ns
            Info: 1: + IC(0.000 ns) + CELL(0.957 ns) = 0.957 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clk'
            Info: 2: + IC(1.692 ns) + CELL(0.819 ns) = 3.468 ns; Loc. = LCFF_X9_Y15_N31; Fanout = 33; REG Node = 'unidadeControle:inst25|muxalusrca[0]'
            Info: 3: + IC(0.854 ns) + CELL(0.060 ns) = 4.382 ns; Loc. = LCCOMB_X18_Y15_N24; Fanout = 1; COMB Node = 'aluSrcA:inst|Mux32~0'
            Info: 4: + IC(1.564 ns) + CELL(0.000 ns) = 5.946 ns; Loc. = CLKCTRL_G12; Fanout = 32; COMB Node = 'aluSrcA:inst|Mux32~0clkctrl'
            Info: 5: + IC(1.038 ns) + CELL(0.060 ns) = 7.044 ns; Loc. = LCCOMB_X6_Y12_N30; Fanout = 3; REG Node = 'aluSrcA:inst|aluSrcAOut[0]'
            Info: Total cell delay = 1.896 ns ( 26.92 % )
            Info: Total interconnect delay = 5.148 ns ( 73.08 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.104 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:EPC|Saida[5]" and destination pin or register "pcSource:inst16|pcSourceOut[5]" for clock "clk" (Hold time is 3.824 ns)
    Info: + Largest clock skew is 4.794 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.600 ns
            Info: 1: + IC(0.000 ns) + CELL(0.957 ns) = 0.957 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clk'
            Info: 2: + IC(1.692 ns) + CELL(0.819 ns) = 3.468 ns; Loc. = LCFF_X9_Y15_N5; Fanout = 34; REG Node = 'unidadeControle:inst25|muxpcsource[1]'
            Info: 3: + IC(0.909 ns) + CELL(0.060 ns) = 4.437 ns; Loc. = LCCOMB_X14_Y16_N6; Fanout = 1; COMB Node = 'pcSource:inst16|Mux32~0'
            Info: 4: + IC(1.959 ns) + CELL(0.000 ns) = 6.396 ns; Loc. = CLKCTRL_G15; Fanout = 32; COMB Node = 'pcSource:inst16|Mux32~0clkctrl'
            Info: 5: + IC(1.027 ns) + CELL(0.177 ns) = 7.600 ns; Loc. = LCCOMB_X13_Y14_N14; Fanout = 2; REG Node = 'pcSource:inst16|pcSourceOut[5]'
            Info: Total cell delay = 2.013 ns ( 26.49 % )
            Info: Total interconnect delay = 5.587 ns ( 73.51 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.806 ns
            Info: 1: + IC(0.000 ns) + CELL(0.957 ns) = 0.957 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clk'
            Info: 2: + IC(0.394 ns) + CELL(0.000 ns) = 1.351 ns; Loc. = CLKCTRL_G3; Fanout = 1991; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.745 ns) + CELL(0.710 ns) = 2.806 ns; Loc. = LCFF_X13_Y14_N25; Fanout = 1; REG Node = 'Registrador:EPC|Saida[5]'
            Info: Total cell delay = 1.667 ns ( 59.41 % )
            Info: Total interconnect delay = 1.139 ns ( 40.59 % )
    Info: - Micro clock to output delay of source is 0.109 ns
    Info: - Shortest register to register delay is 0.861 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X13_Y14_N25; Fanout = 1; REG Node = 'Registrador:EPC|Saida[5]'
        Info: 2: + IC(0.000 ns) + CELL(0.278 ns) = 0.278 ns; Loc. = LCCOMB_X13_Y14_N24; Fanout = 1; COMB Node = 'pcSource:inst16|Mux5~1'
        Info: 3: + IC(0.270 ns) + CELL(0.313 ns) = 0.861 ns; Loc. = LCCOMB_X13_Y14_N14; Fanout = 2; REG Node = 'pcSource:inst16|pcSourceOut[5]'
        Info: Total cell delay = 0.591 ns ( 68.64 % )
        Info: Total interconnect delay = 0.270 ns ( 31.36 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "div:inst31|loDiv[29]" (data pin = "reset", clock pin = "clk") is 16.711 ns
    Info: + Longest pin to register delay is 19.408 ns
        Info: 1: + IC(0.000 ns) + CELL(0.977 ns) = 0.977 ns; Loc. = PIN_N25; Fanout = 442; PIN Node = 'reset'
        Info: 2: + IC(6.014 ns) + CELL(0.177 ns) = 7.168 ns; Loc. = LCCOMB_X19_Y15_N14; Fanout = 32; COMB Node = 'div:inst31|counter~0'
        Info: 3: + IC(1.199 ns) + CELL(0.177 ns) = 8.544 ns; Loc. = LCCOMB_X13_Y19_N20; Fanout = 1; COMB Node = 'div:inst31|Mux0~0'
        Info: 4: + IC(0.245 ns) + CELL(0.060 ns) = 8.849 ns; Loc. = LCCOMB_X13_Y19_N4; Fanout = 1; COMB Node = 'div:inst31|Mux0~4'
        Info: 5: + IC(0.836 ns) + CELL(0.313 ns) = 9.998 ns; Loc. = LCCOMB_X21_Y19_N20; Fanout = 7; COMB Node = 'div:inst31|Mux0~32'
        Info: 6: + IC(0.353 ns) + CELL(0.060 ns) = 10.411 ns; Loc. = LCCOMB_X22_Y19_N10; Fanout = 1; COMB Node = 'div:inst31|LessThan0~12'
        Info: 7: + IC(0.225 ns) + CELL(0.060 ns) = 10.696 ns; Loc. = LCCOMB_X22_Y19_N14; Fanout = 1; COMB Node = 'div:inst31|LessThan0~13'
        Info: 8: + IC(0.852 ns) + CELL(0.060 ns) = 11.608 ns; Loc. = LCCOMB_X25_Y21_N0; Fanout = 1; COMB Node = 'div:inst31|LessThan0~14'
        Info: 9: + IC(0.247 ns) + CELL(0.060 ns) = 11.915 ns; Loc. = LCCOMB_X25_Y21_N16; Fanout = 1; COMB Node = 'div:inst31|LessThan0~15'
        Info: 10: + IC(0.240 ns) + CELL(0.060 ns) = 12.215 ns; Loc. = LCCOMB_X25_Y21_N30; Fanout = 1; COMB Node = 'div:inst31|LessThan0~16'
        Info: 11: + IC(0.231 ns) + CELL(0.060 ns) = 12.506 ns; Loc. = LCCOMB_X25_Y21_N26; Fanout = 1; COMB Node = 'div:inst31|LessThan0~17'
        Info: 12: + IC(0.658 ns) + CELL(0.060 ns) = 13.224 ns; Loc. = LCCOMB_X26_Y20_N10; Fanout = 1; COMB Node = 'div:inst31|LessThan0~18'
        Info: 13: + IC(0.367 ns) + CELL(0.060 ns) = 13.651 ns; Loc. = LCCOMB_X25_Y20_N16; Fanout = 1; COMB Node = 'div:inst31|LessThan0~19'
        Info: 14: + IC(0.339 ns) + CELL(0.060 ns) = 14.050 ns; Loc. = LCCOMB_X26_Y20_N30; Fanout = 1; COMB Node = 'div:inst31|LessThan0~20'
        Info: 15: + IC(0.231 ns) + CELL(0.060 ns) = 14.341 ns; Loc. = LCCOMB_X26_Y20_N0; Fanout = 3; COMB Node = 'div:inst31|LessThan0~23'
        Info: 16: + IC(0.263 ns) + CELL(0.060 ns) = 14.664 ns; Loc. = LCCOMB_X26_Y20_N14; Fanout = 214; COMB Node = 'div:inst31|LessThan0~24'
        Info: 17: + IC(1.379 ns) + CELL(0.593 ns) = 16.636 ns; Loc. = LCCOMB_X18_Y23_N0; Fanout = 2; COMB Node = 'div:inst31|Add3~2'
        Info: 18: + IC(0.000 ns) + CELL(0.041 ns) = 16.677 ns; Loc. = LCCOMB_X18_Y23_N2; Fanout = 2; COMB Node = 'div:inst31|Add3~6'
        Info: 19: + IC(0.000 ns) + CELL(0.041 ns) = 16.718 ns; Loc. = LCCOMB_X18_Y23_N4; Fanout = 2; COMB Node = 'div:inst31|Add3~10'
        Info: 20: + IC(0.000 ns) + CELL(0.041 ns) = 16.759 ns; Loc. = LCCOMB_X18_Y23_N6; Fanout = 2; COMB Node = 'div:inst31|Add3~14'
        Info: 21: + IC(0.000 ns) + CELL(0.041 ns) = 16.800 ns; Loc. = LCCOMB_X18_Y23_N8; Fanout = 2; COMB Node = 'div:inst31|Add3~18'
        Info: 22: + IC(0.000 ns) + CELL(0.041 ns) = 16.841 ns; Loc. = LCCOMB_X18_Y23_N10; Fanout = 2; COMB Node = 'div:inst31|Add3~22'
        Info: 23: + IC(0.000 ns) + CELL(0.041 ns) = 16.882 ns; Loc. = LCCOMB_X18_Y23_N12; Fanout = 2; COMB Node = 'div:inst31|Add3~26'
        Info: 24: + IC(0.000 ns) + CELL(0.143 ns) = 17.025 ns; Loc. = LCCOMB_X18_Y23_N14; Fanout = 2; COMB Node = 'div:inst31|Add3~30'
        Info: 25: + IC(0.000 ns) + CELL(0.041 ns) = 17.066 ns; Loc. = LCCOMB_X18_Y23_N16; Fanout = 2; COMB Node = 'div:inst31|Add3~34'
        Info: 26: + IC(0.000 ns) + CELL(0.041 ns) = 17.107 ns; Loc. = LCCOMB_X18_Y23_N18; Fanout = 2; COMB Node = 'div:inst31|Add3~38'
        Info: 27: + IC(0.000 ns) + CELL(0.041 ns) = 17.148 ns; Loc. = LCCOMB_X18_Y23_N20; Fanout = 2; COMB Node = 'div:inst31|Add3~42'
        Info: 28: + IC(0.000 ns) + CELL(0.041 ns) = 17.189 ns; Loc. = LCCOMB_X18_Y23_N22; Fanout = 2; COMB Node = 'div:inst31|Add3~46'
        Info: 29: + IC(0.000 ns) + CELL(0.041 ns) = 17.230 ns; Loc. = LCCOMB_X18_Y23_N24; Fanout = 2; COMB Node = 'div:inst31|Add3~50'
        Info: 30: + IC(0.000 ns) + CELL(0.041 ns) = 17.271 ns; Loc. = LCCOMB_X18_Y23_N26; Fanout = 2; COMB Node = 'div:inst31|Add3~54'
        Info: 31: + IC(0.000 ns) + CELL(0.041 ns) = 17.312 ns; Loc. = LCCOMB_X18_Y23_N28; Fanout = 2; COMB Node = 'div:inst31|Add3~58'
        Info: 32: + IC(0.000 ns) + CELL(0.193 ns) = 17.505 ns; Loc. = LCCOMB_X18_Y23_N30; Fanout = 2; COMB Node = 'div:inst31|Add3~62'
        Info: 33: + IC(0.000 ns) + CELL(0.041 ns) = 17.546 ns; Loc. = LCCOMB_X18_Y22_N0; Fanout = 2; COMB Node = 'div:inst31|Add3~66'
        Info: 34: + IC(0.000 ns) + CELL(0.041 ns) = 17.587 ns; Loc. = LCCOMB_X18_Y22_N2; Fanout = 2; COMB Node = 'div:inst31|Add3~70'
        Info: 35: + IC(0.000 ns) + CELL(0.041 ns) = 17.628 ns; Loc. = LCCOMB_X18_Y22_N4; Fanout = 2; COMB Node = 'div:inst31|Add3~74'
        Info: 36: + IC(0.000 ns) + CELL(0.041 ns) = 17.669 ns; Loc. = LCCOMB_X18_Y22_N6; Fanout = 2; COMB Node = 'div:inst31|Add3~78'
        Info: 37: + IC(0.000 ns) + CELL(0.041 ns) = 17.710 ns; Loc. = LCCOMB_X18_Y22_N8; Fanout = 2; COMB Node = 'div:inst31|Add3~82'
        Info: 38: + IC(0.000 ns) + CELL(0.041 ns) = 17.751 ns; Loc. = LCCOMB_X18_Y22_N10; Fanout = 2; COMB Node = 'div:inst31|Add3~86'
        Info: 39: + IC(0.000 ns) + CELL(0.041 ns) = 17.792 ns; Loc. = LCCOMB_X18_Y22_N12; Fanout = 2; COMB Node = 'div:inst31|Add3~90'
        Info: 40: + IC(0.000 ns) + CELL(0.143 ns) = 17.935 ns; Loc. = LCCOMB_X18_Y22_N14; Fanout = 2; COMB Node = 'div:inst31|Add3~94'
        Info: 41: + IC(0.000 ns) + CELL(0.041 ns) = 17.976 ns; Loc. = LCCOMB_X18_Y22_N16; Fanout = 2; COMB Node = 'div:inst31|Add3~98'
        Info: 42: + IC(0.000 ns) + CELL(0.041 ns) = 18.017 ns; Loc. = LCCOMB_X18_Y22_N18; Fanout = 2; COMB Node = 'div:inst31|Add3~102'
        Info: 43: + IC(0.000 ns) + CELL(0.041 ns) = 18.058 ns; Loc. = LCCOMB_X18_Y22_N20; Fanout = 2; COMB Node = 'div:inst31|Add3~106'
        Info: 44: + IC(0.000 ns) + CELL(0.041 ns) = 18.099 ns; Loc. = LCCOMB_X18_Y22_N22; Fanout = 2; COMB Node = 'div:inst31|Add3~110'
        Info: 45: + IC(0.000 ns) + CELL(0.041 ns) = 18.140 ns; Loc. = LCCOMB_X18_Y22_N24; Fanout = 2; COMB Node = 'div:inst31|Add3~114'
        Info: 46: + IC(0.000 ns) + CELL(0.144 ns) = 18.284 ns; Loc. = LCCOMB_X18_Y22_N26; Fanout = 1; COMB Node = 'div:inst31|Add3~117'
        Info: 47: + IC(0.687 ns) + CELL(0.259 ns) = 19.230 ns; Loc. = LCCOMB_X18_Y20_N4; Fanout = 1; COMB Node = 'div:inst31|loDiv[29]~feeder'
        Info: 48: + IC(0.000 ns) + CELL(0.178 ns) = 19.408 ns; Loc. = LCFF_X18_Y20_N5; Fanout = 1; REG Node = 'div:inst31|loDiv[29]'
        Info: Total cell delay = 5.042 ns ( 25.98 % )
        Info: Total interconnect delay = 14.366 ns ( 74.02 % )
    Info: + Micro setup delay of destination is 0.104 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.801 ns
        Info: 1: + IC(0.000 ns) + CELL(0.957 ns) = 0.957 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clk'
        Info: 2: + IC(0.394 ns) + CELL(0.000 ns) = 1.351 ns; Loc. = CLKCTRL_G3; Fanout = 1991; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.740 ns) + CELL(0.710 ns) = 2.801 ns; Loc. = LCFF_X18_Y20_N5; Fanout = 1; REG Node = 'div:inst31|loDiv[29]'
        Info: Total cell delay = 1.667 ns ( 59.51 % )
        Info: Total interconnect delay = 1.134 ns ( 40.49 % )
Info: tco from clock "clk" to destination pin "pcsource[7]" through register "pcSource:inst16|pcSourceOut[7]" is 11.556 ns
    Info: + Longest clock path from clock "clk" to source register is 7.459 ns
        Info: 1: + IC(0.000 ns) + CELL(0.957 ns) = 0.957 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clk'
        Info: 2: + IC(1.692 ns) + CELL(0.819 ns) = 3.468 ns; Loc. = LCFF_X9_Y15_N5; Fanout = 34; REG Node = 'unidadeControle:inst25|muxpcsource[1]'
        Info: 3: + IC(0.909 ns) + CELL(0.060 ns) = 4.437 ns; Loc. = LCCOMB_X14_Y16_N6; Fanout = 1; COMB Node = 'pcSource:inst16|Mux32~0'
        Info: 4: + IC(1.959 ns) + CELL(0.000 ns) = 6.396 ns; Loc. = CLKCTRL_G15; Fanout = 32; COMB Node = 'pcSource:inst16|Mux32~0clkctrl'
        Info: 5: + IC(1.003 ns) + CELL(0.060 ns) = 7.459 ns; Loc. = LCCOMB_X15_Y12_N14; Fanout = 2; REG Node = 'pcSource:inst16|pcSourceOut[7]'
        Info: Total cell delay = 1.896 ns ( 25.42 % )
        Info: Total interconnect delay = 5.563 ns ( 74.58 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 4.097 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X15_Y12_N14; Fanout = 2; REG Node = 'pcSource:inst16|pcSourceOut[7]'
        Info: 2: + IC(1.984 ns) + CELL(2.113 ns) = 4.097 ns; Loc. = PIN_L25; Fanout = 0; PIN Node = 'pcsource[7]'
        Info: Total cell delay = 2.113 ns ( 51.57 % )
        Info: Total interconnect delay = 1.984 ns ( 48.43 % )
Info: th for register "unidadeControle:inst25|iordmux[2]" (data pin = "reset", clock pin = "clk") is -2.756 ns
    Info: + Longest clock path from clock "clk" to destination register is 3.328 ns
        Info: 1: + IC(0.000 ns) + CELL(0.957 ns) = 0.957 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clk'
        Info: 2: + IC(1.661 ns) + CELL(0.710 ns) = 3.328 ns; Loc. = LCFF_X13_Y16_N29; Fanout = 16; REG Node = 'unidadeControle:inst25|iordmux[2]'
        Info: Total cell delay = 1.667 ns ( 50.09 % )
        Info: Total interconnect delay = 1.661 ns ( 49.91 % )
    Info: + Micro hold delay of destination is 0.172 ns
    Info: - Shortest pin to register delay is 6.256 ns
        Info: 1: + IC(0.000 ns) + CELL(0.977 ns) = 0.977 ns; Loc. = PIN_N25; Fanout = 442; PIN Node = 'reset'
        Info: 2: + IC(4.700 ns) + CELL(0.579 ns) = 6.256 ns; Loc. = LCFF_X13_Y16_N29; Fanout = 16; REG Node = 'unidadeControle:inst25|iordmux[2]'
        Info: Total cell delay = 1.556 ns ( 24.87 % )
        Info: Total interconnect delay = 4.700 ns ( 75.13 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 177 warnings
    Info: Peak virtual memory: 198 megabytes
    Info: Processing ended: Sat Mar 27 16:13:02 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


