Diretório de Arquivos RTL
=========================
Projetos de IP-*cores* envolvem, principalmente, a descrição de sistemas em modelos a nível de registrador. Este diretório é destinado a armazenar todos os arquivos descritos em linguagem de descrição de hardware (Verilog, SystemVerilog ou VHDL). 

Recomendações
-------------
1. Utilize este diretório com cautela, evite criar arquivos desnecessários;
2. Se necessário agrupe arquivos relacionados em subdiretórios;
3. Utilize o cabeçalho padrão (HEADER.*) antes de criar qualquer arquivo do projeto;
4. Deixe-se levar pela sua imaginação :)
