CPU设计大纲


1.明确剩余未完成指令
add
addi
sub
div
divu
multu
bltzal
bgezal  //因为跳转以后前面的指令还会正常执行  所以不影响
break
LH
LHU
SH

2.WB阶段未完全完成，CP0寄存器存在问题

syscall没有指定输入的地址
可能还需要添加新的CP0寄存器
需要增加理解

3.处理异常

与步骤二结合解决

异常种类(可以补充)
syscall
break
未定义指令
溢出(包括除0)

4.冒险处理

建立Tuse Tnew表
（可参考龙芯的阻塞单元）




注意事项
各级over信号直观理解
只要over为0，则说明这一级未完成，所以停住，前面的也不会变，后面的加一级气泡



