#Substrate Graph
# noVertices
30
# noArcs
110
# Vertices: id availableCpu routingCapacity isCenter
0 1009 1009 1
1 903 903 1
2 860 860 1
3 780 780 1
4 1888 1888 1
5 37 37 0
6 223 223 1
7 37 37 0
8 150 150 0
9 1159 1159 1
10 37 37 0
11 903 903 1
12 150 150 0
13 125 125 0
14 37 37 0
15 37 37 0
16 885 885 1
17 248 248 1
18 150 150 0
19 37 37 0
20 124 124 1
21 125 125 0
22 279 279 1
23 37 37 0
24 150 150 0
25 1204 1204 1
26 150 150 0
27 279 279 1
28 150 150 0
29 279 279 1
# Arcs: idS idT delay bandwidth
0 1 1 187
1 0 1 187
0 2 7 187
2 0 7 187
0 3 4 156
3 0 4 156
0 4 5 218
4 0 5 218
0 22 1 93
22 0 1 93
0 17 5 93
17 0 5 93
0 24 4 75
24 0 4 75
1 20 1 62
20 1 1 62
1 11 2 187
11 1 2 187
1 27 1 93
27 1 1 93
1 16 6 187
16 1 6 187
1 9 3 187
9 1 3 187
2 7 1 37
7 2 1 37
2 13 1 75
13 2 1 75
2 25 7 187
25 2 7 187
2 4 1 187
4 2 1 187
2 16 5 187
16 2 5 187
3 9 4 156
9 3 4 156
3 16 1 156
16 3 1 156
3 25 4 156
25 3 4 156
3 4 6 156
4 3 6 156
4 5 29 37
5 4 29 37
4 6 29 93
6 4 29 93
4 8 5 75
8 4 5 75
4 10 3 37
10 4 3 37
4 11 4 218
11 4 4 218
4 12 3 75
12 4 3 75
4 14 29 37
14 4 29 37
4 16 5 187
16 4 5 187
4 18 3 75
18 4 3 75
4 28 3 75
28 4 3 75
4 29 6 93
29 4 6 93
4 9 4 250
9 4 4 250
4 26 8 75
26 4 8 75
6 23 1 37
23 6 1 37
6 25 3 93
25 6 3 93
8 25 5 75
25 8 5 75
9 15 4 37
15 9 4 37
9 27 4 93
27 9 4 93
9 25 9 250
25 9 9 250
9 29 6 93
29 9 6 93
9 22 2 93
22 9 2 93
11 17 2 93
17 11 2 93
11 19 5 37
19 11 5 37
11 25 3 218
25 11 3 218
11 28 2 75
28 11 2 75
11 18 5 75
18 11 5 75
12 25 6 75
25 12 6 75
13 21 4 50
21 13 4 50
16 24 4 75
24 16 4 75
16 22 6 93
22 16 6 93
17 20 7 62
20 17 7 62
21 25 8 75
25 21 8 75
25 26 3 75
26 25 3 75
27 29 4 93
29 27 4 93
