Simulator report for Pre-Projeto
Thu Jun  6 11:09:49 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 192 nodes    ;
; Simulation Coverage         ;      64.06 % ;
; Total Number of Transitions ; 420          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                                                                          ; Default Value ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                                                                       ; Timing        ;
; Start time                                                                                 ; 0 ns                                                                                             ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                                                              ;               ;
; Vector input source                                                                        ; /home/andre/UnB/4SEM/Lab CL/ProjetoFinal/Calculadora-Digital-com-Banco-de-Registradores/Simu.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                                                               ; On            ;
; Check outputs                                                                              ; Off                                                                                              ; Off           ;
; Report simulation coverage                                                                 ; On                                                                                               ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                                                               ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                                                               ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                                                               ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                                                              ; Off           ;
; Detect glitches                                                                            ; Off                                                                                              ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                                                              ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                                                              ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                                                              ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                                                              ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                                                               ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                                                                       ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                                                              ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                                                              ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                                                                             ; Auto          ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 32-bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      64.06 % ;
; Total nodes checked                                 ; 192          ;
; Total output ports checked                          ; 192          ;
; Total output ports with complete 1/0-value coverage ; 123          ;
; Total output ports with no 1/0-value coverage       ; 69           ;
; Total output ports with no 1-value coverage         ; 69           ;
; Total output ports with no 0-value coverage         ; 69           ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                ;
+----------------------------------------------------+----------------------------------------------------+------------------+
; Node Name                                          ; Output Port Name                                   ; Output Port Type ;
+----------------------------------------------------+----------------------------------------------------+------------------+
; |Pre-Projeto|OVERFLOW                              ; |Pre-Projeto|OVERFLOW                              ; pin_out          ;
; |Pre-Projeto|inst2                                 ; |Pre-Projeto|inst2                                 ; out0             ;
; |Pre-Projeto|CINSW                                 ; |Pre-Projeto|CINSW                                 ; out              ;
; |Pre-Projeto|SA[7]                                 ; |Pre-Projeto|SA[7]                                 ; pin_out          ;
; |Pre-Projeto|SA[6]                                 ; |Pre-Projeto|SA[6]                                 ; pin_out          ;
; |Pre-Projeto|SA[5]                                 ; |Pre-Projeto|SA[5]                                 ; pin_out          ;
; |Pre-Projeto|SA[4]                                 ; |Pre-Projeto|SA[4]                                 ; pin_out          ;
; |Pre-Projeto|SA[3]                                 ; |Pre-Projeto|SA[3]                                 ; pin_out          ;
; |Pre-Projeto|SA[2]                                 ; |Pre-Projeto|SA[2]                                 ; pin_out          ;
; |Pre-Projeto|SA[1]                                 ; |Pre-Projeto|SA[1]                                 ; pin_out          ;
; |Pre-Projeto|SA[0]                                 ; |Pre-Projeto|SA[0]                                 ; pin_out          ;
; |Pre-Projeto|mux2barramento:inst6|mux2:inst7|saida ; |Pre-Projeto|mux2barramento:inst6|mux2:inst7|saida ; out              ;
; |Pre-Projeto|mux2barramento:inst6|mux2:inst6|saida ; |Pre-Projeto|mux2barramento:inst6|mux2:inst6|saida ; out              ;
; |Pre-Projeto|mux2barramento:inst6|mux2:inst5|saida ; |Pre-Projeto|mux2barramento:inst6|mux2:inst5|saida ; out              ;
; |Pre-Projeto|mux2barramento:inst6|mux2:inst4|saida ; |Pre-Projeto|mux2barramento:inst6|mux2:inst4|saida ; out              ;
; |Pre-Projeto|mux2barramento:inst6|mux2:inst3|saida ; |Pre-Projeto|mux2barramento:inst6|mux2:inst3|saida ; out              ;
; |Pre-Projeto|mux2barramento:inst6|mux2:inst2|saida ; |Pre-Projeto|mux2barramento:inst6|mux2:inst2|saida ; out              ;
; |Pre-Projeto|mux2barramento:inst6|mux2:inst1|saida ; |Pre-Projeto|mux2barramento:inst6|mux2:inst1|saida ; out              ;
; |Pre-Projeto|somsub:inst|inst33                    ; |Pre-Projeto|somsub:inst|inst33                    ; out0             ;
; |Pre-Projeto|somsub:inst|mux2:inst20|saida         ; |Pre-Projeto|somsub:inst|mux2:inst20|saida         ; out              ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~0         ; |Pre-Projeto|somsub:inst|somador:inst8|S~0         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~2         ; |Pre-Projeto|somsub:inst|somador:inst8|S~2         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~3         ; |Pre-Projeto|somsub:inst|somador:inst8|S~3         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~4         ; |Pre-Projeto|somsub:inst|somador:inst8|S~4         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~7         ; |Pre-Projeto|somsub:inst|somador:inst8|S~7         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|S           ; |Pre-Projeto|somsub:inst|somador:inst8|S           ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|Cout~1      ; |Pre-Projeto|somsub:inst|somador:inst8|Cout~1      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|Cout~2      ; |Pre-Projeto|somsub:inst|somador:inst8|Cout~2      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|Cout        ; |Pre-Projeto|somsub:inst|somador:inst8|Cout        ; out0             ;
; |Pre-Projeto|somsub:inst|mux2:inst9|saida          ; |Pre-Projeto|somsub:inst|mux2:inst9|saida          ; out              ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~5         ; |Pre-Projeto|somsub:inst|somador:inst3|S~5         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~6         ; |Pre-Projeto|somsub:inst|somador:inst3|S~6         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~7         ; |Pre-Projeto|somsub:inst|somador:inst3|S~7         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~8         ; |Pre-Projeto|somsub:inst|somador:inst3|S~8         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~9         ; |Pre-Projeto|somsub:inst|somador:inst3|S~9         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S           ; |Pre-Projeto|somsub:inst|somador:inst3|S           ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|Cout~0      ; |Pre-Projeto|somsub:inst|somador:inst3|Cout~0      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|Cout~2      ; |Pre-Projeto|somsub:inst|somador:inst3|Cout~2      ; out0             ;
; |Pre-Projeto|somsub:inst|mux2:inst10|saida         ; |Pre-Projeto|somsub:inst|mux2:inst10|saida         ; out              ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~0         ; |Pre-Projeto|somsub:inst|somador:inst1|S~0         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~1         ; |Pre-Projeto|somsub:inst|somador:inst1|S~1         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~2         ; |Pre-Projeto|somsub:inst|somador:inst1|S~2         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~4         ; |Pre-Projeto|somsub:inst|somador:inst1|S~4         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~7         ; |Pre-Projeto|somsub:inst|somador:inst1|S~7         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S           ; |Pre-Projeto|somsub:inst|somador:inst1|S           ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|Cout~1      ; |Pre-Projeto|somsub:inst|somador:inst1|Cout~1      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|Cout~2      ; |Pre-Projeto|somsub:inst|somador:inst1|Cout~2      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|Cout        ; |Pre-Projeto|somsub:inst|somador:inst1|Cout        ; out0             ;
; |Pre-Projeto|somsub:inst|mux2:inst11|saida         ; |Pre-Projeto|somsub:inst|mux2:inst11|saida         ; out              ;
; |Pre-Projeto|somsub:inst|somador:inst2|S~0         ; |Pre-Projeto|somsub:inst|somador:inst2|S~0         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|S~1         ; |Pre-Projeto|somsub:inst|somador:inst2|S~1         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|S~2         ; |Pre-Projeto|somsub:inst|somador:inst2|S~2         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|S~3         ; |Pre-Projeto|somsub:inst|somador:inst2|S~3         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|S~4         ; |Pre-Projeto|somsub:inst|somador:inst2|S~4         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|S~7         ; |Pre-Projeto|somsub:inst|somador:inst2|S~7         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|S           ; |Pre-Projeto|somsub:inst|somador:inst2|S           ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|Cout~1      ; |Pre-Projeto|somsub:inst|somador:inst2|Cout~1      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|Cout~2      ; |Pre-Projeto|somsub:inst|somador:inst2|Cout~2      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|Cout        ; |Pre-Projeto|somsub:inst|somador:inst2|Cout        ; out0             ;
; |Pre-Projeto|somsub:inst|mux2:inst12|saida         ; |Pre-Projeto|somsub:inst|mux2:inst12|saida         ; out              ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~0         ; |Pre-Projeto|somsub:inst|somador:inst4|S~0         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~2         ; |Pre-Projeto|somsub:inst|somador:inst4|S~2         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~3         ; |Pre-Projeto|somsub:inst|somador:inst4|S~3         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~4         ; |Pre-Projeto|somsub:inst|somador:inst4|S~4         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~7         ; |Pre-Projeto|somsub:inst|somador:inst4|S~7         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S           ; |Pre-Projeto|somsub:inst|somador:inst4|S           ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|Cout~1      ; |Pre-Projeto|somsub:inst|somador:inst4|Cout~1      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|Cout~2      ; |Pre-Projeto|somsub:inst|somador:inst4|Cout~2      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|Cout        ; |Pre-Projeto|somsub:inst|somador:inst4|Cout        ; out0             ;
; |Pre-Projeto|somsub:inst|mux2:inst13|saida         ; |Pre-Projeto|somsub:inst|mux2:inst13|saida         ; out              ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~0         ; |Pre-Projeto|somsub:inst|somador:inst5|S~0         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~2         ; |Pre-Projeto|somsub:inst|somador:inst5|S~2         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~3         ; |Pre-Projeto|somsub:inst|somador:inst5|S~3         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~4         ; |Pre-Projeto|somsub:inst|somador:inst5|S~4         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~7         ; |Pre-Projeto|somsub:inst|somador:inst5|S~7         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S           ; |Pre-Projeto|somsub:inst|somador:inst5|S           ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|Cout~1      ; |Pre-Projeto|somsub:inst|somador:inst5|Cout~1      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|Cout~2      ; |Pre-Projeto|somsub:inst|somador:inst5|Cout~2      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|Cout        ; |Pre-Projeto|somsub:inst|somador:inst5|Cout        ; out0             ;
; |Pre-Projeto|somsub:inst|mux2:inst18|saida         ; |Pre-Projeto|somsub:inst|mux2:inst18|saida         ; out              ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~0         ; |Pre-Projeto|somsub:inst|somador:inst6|S~0         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~2         ; |Pre-Projeto|somsub:inst|somador:inst6|S~2         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~3         ; |Pre-Projeto|somsub:inst|somador:inst6|S~3         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~4         ; |Pre-Projeto|somsub:inst|somador:inst6|S~4         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~7         ; |Pre-Projeto|somsub:inst|somador:inst6|S~7         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S           ; |Pre-Projeto|somsub:inst|somador:inst6|S           ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|Cout~1      ; |Pre-Projeto|somsub:inst|somador:inst6|Cout~1      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|Cout~2      ; |Pre-Projeto|somsub:inst|somador:inst6|Cout~2      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|Cout        ; |Pre-Projeto|somsub:inst|somador:inst6|Cout        ; out0             ;
; |Pre-Projeto|somsub:inst|mux2:inst19|saida         ; |Pre-Projeto|somsub:inst|mux2:inst19|saida         ; out              ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~0         ; |Pre-Projeto|somsub:inst|somador:inst7|S~0         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~2         ; |Pre-Projeto|somsub:inst|somador:inst7|S~2         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~3         ; |Pre-Projeto|somsub:inst|somador:inst7|S~3         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~4         ; |Pre-Projeto|somsub:inst|somador:inst7|S~4         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~7         ; |Pre-Projeto|somsub:inst|somador:inst7|S~7         ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S           ; |Pre-Projeto|somsub:inst|somador:inst7|S           ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|Cout~1      ; |Pre-Projeto|somsub:inst|somador:inst7|Cout~1      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|Cout~2      ; |Pre-Projeto|somsub:inst|somador:inst7|Cout~2      ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|Cout        ; |Pre-Projeto|somsub:inst|somador:inst7|Cout        ; out0             ;
; |Pre-Projeto|somsub:inst1|inst33                   ; |Pre-Projeto|somsub:inst1|inst33                   ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst8|S~3        ; |Pre-Projeto|somsub:inst1|somador:inst8|S~3        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst8|S~4        ; |Pre-Projeto|somsub:inst1|somador:inst8|S~4        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst8|Cout~1     ; |Pre-Projeto|somsub:inst1|somador:inst8|Cout~1     ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst1|S~1        ; |Pre-Projeto|somsub:inst1|somador:inst1|S~1        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst1|S~3        ; |Pre-Projeto|somsub:inst1|somador:inst1|S~3        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst1|S~4        ; |Pre-Projeto|somsub:inst1|somador:inst1|S~4        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst1|Cout~1     ; |Pre-Projeto|somsub:inst1|somador:inst1|Cout~1     ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst2|S~1        ; |Pre-Projeto|somsub:inst1|somador:inst2|S~1        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst2|S~3        ; |Pre-Projeto|somsub:inst1|somador:inst2|S~3        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst2|S~4        ; |Pre-Projeto|somsub:inst1|somador:inst2|S~4        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst2|Cout~1     ; |Pre-Projeto|somsub:inst1|somador:inst2|Cout~1     ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst4|S~3        ; |Pre-Projeto|somsub:inst1|somador:inst4|S~3        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst4|S~4        ; |Pre-Projeto|somsub:inst1|somador:inst4|S~4        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst4|Cout~1     ; |Pre-Projeto|somsub:inst1|somador:inst4|Cout~1     ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst5|S~3        ; |Pre-Projeto|somsub:inst1|somador:inst5|S~3        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst5|S~4        ; |Pre-Projeto|somsub:inst1|somador:inst5|S~4        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst5|Cout~1     ; |Pre-Projeto|somsub:inst1|somador:inst5|Cout~1     ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst6|S~3        ; |Pre-Projeto|somsub:inst1|somador:inst6|S~3        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst6|S~4        ; |Pre-Projeto|somsub:inst1|somador:inst6|S~4        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst6|Cout~1     ; |Pre-Projeto|somsub:inst1|somador:inst6|Cout~1     ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst7|S~3        ; |Pre-Projeto|somsub:inst1|somador:inst7|S~3        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst7|S~4        ; |Pre-Projeto|somsub:inst1|somador:inst7|S~4        ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst7|Cout~1     ; |Pre-Projeto|somsub:inst1|somador:inst7|Cout~1     ; out0             ;
+----------------------------------------------------+----------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                         ;
+-----------------------------------------------+-----------------------------------------------+------------------+
; Node Name                                     ; Output Port Name                              ; Output Port Type ;
+-----------------------------------------------+-----------------------------------------------+------------------+
; |Pre-Projeto|ASW[7]                           ; |Pre-Projeto|ASW[7]                           ; out              ;
; |Pre-Projeto|ASW[6]                           ; |Pre-Projeto|ASW[6]                           ; out              ;
; |Pre-Projeto|ASW[5]                           ; |Pre-Projeto|ASW[5]                           ; out              ;
; |Pre-Projeto|ASW[4]                           ; |Pre-Projeto|ASW[4]                           ; out              ;
; |Pre-Projeto|ASW[3]                           ; |Pre-Projeto|ASW[3]                           ; out              ;
; |Pre-Projeto|ASW[2]                           ; |Pre-Projeto|ASW[2]                           ; out              ;
; |Pre-Projeto|ASW[1]                           ; |Pre-Projeto|ASW[1]                           ; out              ;
; |Pre-Projeto|ASW[0]                           ; |Pre-Projeto|ASW[0]                           ; out              ;
; |Pre-Projeto|BSW[7]                           ; |Pre-Projeto|BSW[7]                           ; out              ;
; |Pre-Projeto|BSW[6]                           ; |Pre-Projeto|BSW[6]                           ; out              ;
; |Pre-Projeto|BSW[5]                           ; |Pre-Projeto|BSW[5]                           ; out              ;
; |Pre-Projeto|BSW[4]                           ; |Pre-Projeto|BSW[4]                           ; out              ;
; |Pre-Projeto|BSW[3]                           ; |Pre-Projeto|BSW[3]                           ; out              ;
; |Pre-Projeto|BSW[2]                           ; |Pre-Projeto|BSW[2]                           ; out              ;
; |Pre-Projeto|BSW[1]                           ; |Pre-Projeto|BSW[1]                           ; out              ;
; |Pre-Projeto|BSW[0]                           ; |Pre-Projeto|BSW[0]                           ; out              ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~1    ; |Pre-Projeto|somsub:inst|somador:inst8|S~1    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~5    ; |Pre-Projeto|somsub:inst|somador:inst8|S~5    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~6    ; |Pre-Projeto|somsub:inst|somador:inst8|S~6    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~8    ; |Pre-Projeto|somsub:inst|somador:inst8|S~8    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~9    ; |Pre-Projeto|somsub:inst|somador:inst8|S~9    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|Cout~0 ; |Pre-Projeto|somsub:inst|somador:inst8|Cout~0 ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~0    ; |Pre-Projeto|somsub:inst|somador:inst3|S~0    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~1    ; |Pre-Projeto|somsub:inst|somador:inst3|S~1    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~2    ; |Pre-Projeto|somsub:inst|somador:inst3|S~2    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~3    ; |Pre-Projeto|somsub:inst|somador:inst3|S~3    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~4    ; |Pre-Projeto|somsub:inst|somador:inst3|S~4    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|Cout~1 ; |Pre-Projeto|somsub:inst|somador:inst3|Cout~1 ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|Cout   ; |Pre-Projeto|somsub:inst|somador:inst3|Cout   ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~3    ; |Pre-Projeto|somsub:inst|somador:inst1|S~3    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~5    ; |Pre-Projeto|somsub:inst|somador:inst1|S~5    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~6    ; |Pre-Projeto|somsub:inst|somador:inst1|S~6    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~8    ; |Pre-Projeto|somsub:inst|somador:inst1|S~8    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~9    ; |Pre-Projeto|somsub:inst|somador:inst1|S~9    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|Cout~0 ; |Pre-Projeto|somsub:inst|somador:inst1|Cout~0 ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|S~5    ; |Pre-Projeto|somsub:inst|somador:inst2|S~5    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|S~6    ; |Pre-Projeto|somsub:inst|somador:inst2|S~6    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|S~8    ; |Pre-Projeto|somsub:inst|somador:inst2|S~8    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|S~9    ; |Pre-Projeto|somsub:inst|somador:inst2|S~9    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|Cout~0 ; |Pre-Projeto|somsub:inst|somador:inst2|Cout~0 ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~1    ; |Pre-Projeto|somsub:inst|somador:inst4|S~1    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~5    ; |Pre-Projeto|somsub:inst|somador:inst4|S~5    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~6    ; |Pre-Projeto|somsub:inst|somador:inst4|S~6    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~8    ; |Pre-Projeto|somsub:inst|somador:inst4|S~8    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~9    ; |Pre-Projeto|somsub:inst|somador:inst4|S~9    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|Cout~0 ; |Pre-Projeto|somsub:inst|somador:inst4|Cout~0 ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~1    ; |Pre-Projeto|somsub:inst|somador:inst5|S~1    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~5    ; |Pre-Projeto|somsub:inst|somador:inst5|S~5    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~6    ; |Pre-Projeto|somsub:inst|somador:inst5|S~6    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~8    ; |Pre-Projeto|somsub:inst|somador:inst5|S~8    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~9    ; |Pre-Projeto|somsub:inst|somador:inst5|S~9    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|Cout~0 ; |Pre-Projeto|somsub:inst|somador:inst5|Cout~0 ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~1    ; |Pre-Projeto|somsub:inst|somador:inst6|S~1    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~5    ; |Pre-Projeto|somsub:inst|somador:inst6|S~5    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~6    ; |Pre-Projeto|somsub:inst|somador:inst6|S~6    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~8    ; |Pre-Projeto|somsub:inst|somador:inst6|S~8    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~9    ; |Pre-Projeto|somsub:inst|somador:inst6|S~9    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|Cout~0 ; |Pre-Projeto|somsub:inst|somador:inst6|Cout~0 ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~1    ; |Pre-Projeto|somsub:inst|somador:inst7|S~1    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~5    ; |Pre-Projeto|somsub:inst|somador:inst7|S~5    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~6    ; |Pre-Projeto|somsub:inst|somador:inst7|S~6    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~8    ; |Pre-Projeto|somsub:inst|somador:inst7|S~8    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~9    ; |Pre-Projeto|somsub:inst|somador:inst7|S~9    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|Cout~0 ; |Pre-Projeto|somsub:inst|somador:inst7|Cout~0 ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst8|S~1   ; |Pre-Projeto|somsub:inst1|somador:inst8|S~1   ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst4|S~1   ; |Pre-Projeto|somsub:inst1|somador:inst4|S~1   ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst5|S~1   ; |Pre-Projeto|somsub:inst1|somador:inst5|S~1   ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst6|S~1   ; |Pre-Projeto|somsub:inst1|somador:inst6|S~1   ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst7|S~1   ; |Pre-Projeto|somsub:inst1|somador:inst7|S~1   ; out0             ;
+-----------------------------------------------+-----------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                         ;
+-----------------------------------------------+-----------------------------------------------+------------------+
; Node Name                                     ; Output Port Name                              ; Output Port Type ;
+-----------------------------------------------+-----------------------------------------------+------------------+
; |Pre-Projeto|ASW[7]                           ; |Pre-Projeto|ASW[7]                           ; out              ;
; |Pre-Projeto|ASW[6]                           ; |Pre-Projeto|ASW[6]                           ; out              ;
; |Pre-Projeto|ASW[5]                           ; |Pre-Projeto|ASW[5]                           ; out              ;
; |Pre-Projeto|ASW[4]                           ; |Pre-Projeto|ASW[4]                           ; out              ;
; |Pre-Projeto|ASW[3]                           ; |Pre-Projeto|ASW[3]                           ; out              ;
; |Pre-Projeto|ASW[2]                           ; |Pre-Projeto|ASW[2]                           ; out              ;
; |Pre-Projeto|ASW[1]                           ; |Pre-Projeto|ASW[1]                           ; out              ;
; |Pre-Projeto|ASW[0]                           ; |Pre-Projeto|ASW[0]                           ; out              ;
; |Pre-Projeto|BSW[7]                           ; |Pre-Projeto|BSW[7]                           ; out              ;
; |Pre-Projeto|BSW[6]                           ; |Pre-Projeto|BSW[6]                           ; out              ;
; |Pre-Projeto|BSW[5]                           ; |Pre-Projeto|BSW[5]                           ; out              ;
; |Pre-Projeto|BSW[4]                           ; |Pre-Projeto|BSW[4]                           ; out              ;
; |Pre-Projeto|BSW[3]                           ; |Pre-Projeto|BSW[3]                           ; out              ;
; |Pre-Projeto|BSW[2]                           ; |Pre-Projeto|BSW[2]                           ; out              ;
; |Pre-Projeto|BSW[1]                           ; |Pre-Projeto|BSW[1]                           ; out              ;
; |Pre-Projeto|BSW[0]                           ; |Pre-Projeto|BSW[0]                           ; out              ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~1    ; |Pre-Projeto|somsub:inst|somador:inst8|S~1    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~5    ; |Pre-Projeto|somsub:inst|somador:inst8|S~5    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~6    ; |Pre-Projeto|somsub:inst|somador:inst8|S~6    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~8    ; |Pre-Projeto|somsub:inst|somador:inst8|S~8    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|S~9    ; |Pre-Projeto|somsub:inst|somador:inst8|S~9    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst8|Cout~0 ; |Pre-Projeto|somsub:inst|somador:inst8|Cout~0 ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~0    ; |Pre-Projeto|somsub:inst|somador:inst3|S~0    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~1    ; |Pre-Projeto|somsub:inst|somador:inst3|S~1    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~2    ; |Pre-Projeto|somsub:inst|somador:inst3|S~2    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~3    ; |Pre-Projeto|somsub:inst|somador:inst3|S~3    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|S~4    ; |Pre-Projeto|somsub:inst|somador:inst3|S~4    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|Cout~1 ; |Pre-Projeto|somsub:inst|somador:inst3|Cout~1 ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst3|Cout   ; |Pre-Projeto|somsub:inst|somador:inst3|Cout   ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~3    ; |Pre-Projeto|somsub:inst|somador:inst1|S~3    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~5    ; |Pre-Projeto|somsub:inst|somador:inst1|S~5    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~6    ; |Pre-Projeto|somsub:inst|somador:inst1|S~6    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~8    ; |Pre-Projeto|somsub:inst|somador:inst1|S~8    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|S~9    ; |Pre-Projeto|somsub:inst|somador:inst1|S~9    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst1|Cout~0 ; |Pre-Projeto|somsub:inst|somador:inst1|Cout~0 ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|S~5    ; |Pre-Projeto|somsub:inst|somador:inst2|S~5    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|S~6    ; |Pre-Projeto|somsub:inst|somador:inst2|S~6    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|S~8    ; |Pre-Projeto|somsub:inst|somador:inst2|S~8    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|S~9    ; |Pre-Projeto|somsub:inst|somador:inst2|S~9    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst2|Cout~0 ; |Pre-Projeto|somsub:inst|somador:inst2|Cout~0 ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~1    ; |Pre-Projeto|somsub:inst|somador:inst4|S~1    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~5    ; |Pre-Projeto|somsub:inst|somador:inst4|S~5    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~6    ; |Pre-Projeto|somsub:inst|somador:inst4|S~6    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~8    ; |Pre-Projeto|somsub:inst|somador:inst4|S~8    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|S~9    ; |Pre-Projeto|somsub:inst|somador:inst4|S~9    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst4|Cout~0 ; |Pre-Projeto|somsub:inst|somador:inst4|Cout~0 ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~1    ; |Pre-Projeto|somsub:inst|somador:inst5|S~1    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~5    ; |Pre-Projeto|somsub:inst|somador:inst5|S~5    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~6    ; |Pre-Projeto|somsub:inst|somador:inst5|S~6    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~8    ; |Pre-Projeto|somsub:inst|somador:inst5|S~8    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|S~9    ; |Pre-Projeto|somsub:inst|somador:inst5|S~9    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst5|Cout~0 ; |Pre-Projeto|somsub:inst|somador:inst5|Cout~0 ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~1    ; |Pre-Projeto|somsub:inst|somador:inst6|S~1    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~5    ; |Pre-Projeto|somsub:inst|somador:inst6|S~5    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~6    ; |Pre-Projeto|somsub:inst|somador:inst6|S~6    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~8    ; |Pre-Projeto|somsub:inst|somador:inst6|S~8    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|S~9    ; |Pre-Projeto|somsub:inst|somador:inst6|S~9    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst6|Cout~0 ; |Pre-Projeto|somsub:inst|somador:inst6|Cout~0 ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~1    ; |Pre-Projeto|somsub:inst|somador:inst7|S~1    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~5    ; |Pre-Projeto|somsub:inst|somador:inst7|S~5    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~6    ; |Pre-Projeto|somsub:inst|somador:inst7|S~6    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~8    ; |Pre-Projeto|somsub:inst|somador:inst7|S~8    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|S~9    ; |Pre-Projeto|somsub:inst|somador:inst7|S~9    ; out0             ;
; |Pre-Projeto|somsub:inst|somador:inst7|Cout~0 ; |Pre-Projeto|somsub:inst|somador:inst7|Cout~0 ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst8|S~1   ; |Pre-Projeto|somsub:inst1|somador:inst8|S~1   ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst4|S~1   ; |Pre-Projeto|somsub:inst1|somador:inst4|S~1   ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst5|S~1   ; |Pre-Projeto|somsub:inst1|somador:inst5|S~1   ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst6|S~1   ; |Pre-Projeto|somsub:inst1|somador:inst6|S~1   ; out0             ;
; |Pre-Projeto|somsub:inst1|somador:inst7|S~1   ; |Pre-Projeto|somsub:inst1|somador:inst7|S~1   ; out0             ;
+-----------------------------------------------+-----------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun  6 11:09:49 2019
Info: Command: quartus_sim --simulation_results_format=VWF Pre-Projeto -c Pre-Projeto
Info (324025): Using vector source file "/home/andre/UnB/4SEM/Lab CL/ProjetoFinal/Calculadora-Digital-com-Banco-de-Registradores/Simu.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      64.06 %
Info (328052): Number of transitions in simulation is 420
Info (324045): Vector file Pre-Projeto.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 32-bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 265 megabytes
    Info: Processing ended: Thu Jun  6 11:09:49 2019
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


