TimeQuest Timing Analyzer report for mcu
Mon Nov 14 11:58:09 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'BTN[0]'
 14. Slow 1200mV 85C Model Hold: 'BTN[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'BTN[0]'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'BTN[0]'
 28. Slow 1200mV 0C Model Hold: 'BTN[0]'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'BTN[0]'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'BTN[0]'
 41. Fast 1200mV 0C Model Hold: 'BTN[0]'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'BTN[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; mcu                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mcu.sdc       ; OK     ; Mon Nov 14 11:58:08 2022 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; BTN[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { BTN[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 140.65 MHz ; 140.65 MHz      ; BTN[0]     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; BTN[0] ; -6.110 ; -159.933          ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; BTN[0] ; 0.420 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; BTN[0] ; -3.000 ; -76.696                         ;
+--------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'BTN[0]'                                                                                                                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                       ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.110 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.012     ; 7.113      ;
; -6.093 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.013     ; 7.128      ;
; -5.900 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.012     ; 6.903      ;
; -5.862 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.004     ; 6.873      ;
; -5.849 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.012     ; 6.852      ;
; -5.754 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.012     ; 6.757      ;
; -5.666 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.046     ; 6.635      ;
; -5.664 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[1]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.023     ; 6.656      ;
; -5.642 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[2]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.023     ; 6.634      ;
; -5.577 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[0]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.023     ; 6.569      ;
; -5.458 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.046     ; 6.427      ;
; -5.414 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.033     ; 6.396      ;
; -5.406 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.046     ; 6.375      ;
; -5.310 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.046     ; 6.279      ;
; -5.248 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.663      ;
; -5.238 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.072     ; 6.181      ;
; -5.214 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.072     ; 6.157      ;
; -5.167 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.582      ;
; -5.149 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[13]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.072     ; 6.092      ;
; -5.138 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.399      ; 6.585      ;
; -5.063 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.478      ;
; -5.057 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.399      ; 6.504      ;
; -5.016 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.431      ;
; -5.000 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.408      ; 6.423      ;
; -4.991 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.399      ; 6.438      ;
; -4.987 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.402      ;
; -4.919 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.408      ; 6.342      ;
; -4.913 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 6.359      ;
; -4.909 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 6.355      ;
; -4.906 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.399      ; 6.353      ;
; -4.906 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.321      ;
; -4.896 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.430      ; 6.374      ;
; -4.892 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.430      ; 6.370      ;
; -4.892 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.307      ;
; -4.845 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.260      ;
; -4.838 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.253      ;
; -4.817 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 6.263      ;
; -4.817 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.232      ;
; -4.815 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.408      ; 6.238      ;
; -4.811 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 6.257      ;
; -4.811 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.226      ;
; -4.804 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.366      ; 6.185      ;
; -4.800 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.430      ; 6.278      ;
; -4.800 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.399      ; 6.247      ;
; -4.794 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.430      ; 6.272      ;
; -4.768 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.408      ; 6.191      ;
; -4.755 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.170      ;
; -4.753 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.399      ; 6.200      ;
; -4.743 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.158      ;
; -4.723 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.366      ; 6.104      ;
; -4.707 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.122      ;
; -4.703 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 6.149      ;
; -4.699 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 6.145      ;
; -4.665 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.439      ; 6.119      ;
; -4.661 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.439      ; 6.115      ;
; -4.660 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.075      ;
; -4.652 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 6.098      ;
; -4.648 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 6.094      ;
; -4.626 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.041      ;
; -4.619 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.366      ; 6.000      ;
; -4.612 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 6.058      ;
; -4.607 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 6.053      ;
; -4.607 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.022      ;
; -4.601 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 6.047      ;
; -4.600 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 6.015      ;
; -4.597 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.408      ; 6.020      ;
; -4.595 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.430      ; 6.073      ;
; -4.585 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 6.031      ;
; -4.572 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.366      ; 5.953      ;
; -4.569 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.439      ; 6.023      ;
; -4.569 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.408      ; 5.992      ;
; -4.568 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.430      ; 6.046      ;
; -4.563 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.439      ; 6.017      ;
; -4.557 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 6.003      ;
; -4.556 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 6.002      ;
; -4.556 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 5.971      ;
; -4.553 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 5.999      ;
; -4.552 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.379      ; 5.946      ;
; -4.550 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 5.996      ;
; -4.544 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.366      ; 5.925      ;
; -4.522 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 5.937      ;
; -4.520 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 5.935      ;
; -4.514 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 5.960      ;
; -4.505 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 5.920      ;
; -4.497 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.430      ; 5.975      ;
; -4.488 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 5.934      ;
; -4.471 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.430      ; 5.949      ;
; -4.471 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.379      ; 5.865      ;
; -4.469 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.881      ;
; -4.465 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.877      ;
; -4.463 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.366      ; 5.844      ;
; -4.461 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 5.907      ;
; -4.461 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.400      ; 5.876      ;
; -4.455 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 5.901      ;
; -4.448 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.366      ; 5.829      ;
; -4.405 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[0]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.389      ; 5.809      ;
; -4.402 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 5.848      ;
; -4.401 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.366      ; 5.782      ;
; -4.399 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.366      ; 5.780      ;
; -4.379 ; hw_1114:hw_1114_1|ps.T4                                                                                                         ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.431      ; 5.825      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'BTN[0]'                                                                                                                                                                                                       ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.420 ; hw_1114:hw_1114_1|ir_q[5]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 0.619      ;
; 0.435 ; hw_1114:hw_1114_1|ir_q[2]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 0.634      ;
; 0.471 ; hw_1114:hw_1114_1|ps.T5    ; hw_1114:hw_1114_1|ps.T6                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.103      ; 0.731      ;
; 0.539 ; hw_1114:hw_1114_1|ir_q[5]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.579      ; 1.305      ;
; 0.562 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ps.T1                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.033      ; 0.752      ;
; 0.594 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[2]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.038      ; 0.789      ;
; 0.594 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.038      ; 0.789      ;
; 0.595 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|pc_q[1]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.038      ; 0.790      ;
; 0.595 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.038      ; 0.790      ;
; 0.596 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.038      ; 0.791      ;
; 0.597 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.038      ; 0.792      ;
; 0.597 ; hw_1114:hw_1114_1|pc_q[9]  ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.038      ; 0.792      ;
; 0.597 ; hw_1114:hw_1114_1|pc_q[10] ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.038      ; 0.792      ;
; 0.599 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.038      ; 0.794      ;
; 0.599 ; hw_1114:hw_1114_1|pc_q[8]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.038      ; 0.794      ;
; 0.614 ; hw_1114:hw_1114_1|ir_q[5]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 0.813      ;
; 0.616 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[0]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.038      ; 0.811      ;
; 0.649 ; hw_1114:hw_1114_1|ps.T3    ; hw_1114:hw_1114_1|ps.T4                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 0.848      ;
; 0.688 ; hw_1114:hw_1114_1|ir_q[1]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 0.887      ;
; 0.697 ; hw_1114:hw_1114_1|ir_q[0]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 0.896      ;
; 0.717 ; hw_1114:hw_1114_1|ps.T6    ; hw_1114:hw_1114_1|ps.T1                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.033      ; 0.907      ;
; 0.740 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|mar_q[3]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.156     ; 0.741      ;
; 0.761 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|mar_q[5]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.156     ; 0.762      ;
; 0.763 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|mar_q[4]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.156     ; 0.764      ;
; 0.763 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|mar_q[0]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.156     ; 0.764      ;
; 0.767 ; hw_1114:hw_1114_1|ps.T3    ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 0.966      ;
; 0.769 ; hw_1114:hw_1114_1|ir_q[1]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.579      ; 1.535      ;
; 0.772 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|ps.T2                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.040      ; 0.969      ;
; 0.780 ; hw_1114:hw_1114_1|ps.T4    ; hw_1114:hw_1114_1|ps.T5                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 0.979      ;
; 0.788 ; hw_1114:hw_1114_1|ir_q[2]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.579      ; 1.554      ;
; 0.810 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[5]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.320      ; 1.287      ;
; 0.810 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[3]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.320      ; 1.287      ;
; 0.810 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[6]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.320      ; 1.287      ;
; 0.810 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[4]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.320      ; 1.287      ;
; 0.810 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[1]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.320      ; 1.287      ;
; 0.810 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[2]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.320      ; 1.287      ;
; 0.810 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[0]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.320      ; 1.287      ;
; 0.813 ; hw_1114:hw_1114_1|w_q[3]   ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.017      ; 0.987      ;
; 0.817 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.016      ;
; 0.827 ; hw_1114:hw_1114_1|w_q[1]   ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.029      ; 1.013      ;
; 0.844 ; hw_1114:hw_1114_1|ps.T3    ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.516      ; 1.547      ;
; 0.863 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.011      ; 1.031      ;
; 0.865 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|pc_q[2]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.064      ;
; 0.865 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.064      ;
; 0.866 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.065      ;
; 0.867 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.066      ;
; 0.867 ; hw_1114:hw_1114_1|pc_q[9]  ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.066      ;
; 0.878 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.077      ;
; 0.879 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.078      ;
; 0.879 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[1]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.078      ;
; 0.880 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.079      ;
; 0.881 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.080      ;
; 0.881 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[2]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.080      ;
; 0.882 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.081      ;
; 0.882 ; hw_1114:hw_1114_1|pc_q[8]  ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.081      ;
; 0.883 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|mar_q[1]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.156     ; 0.884      ;
; 0.884 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.083      ;
; 0.884 ; hw_1114:hw_1114_1|pc_q[8]  ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.083      ;
; 0.890 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|mar_q[2]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.156     ; 0.891      ;
; 0.918 ; hw_1114:hw_1114_1|w_q[2]   ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.029      ; 1.104      ;
; 0.933 ; hw_1114:hw_1114_1|mar_q[1] ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.150     ; 0.940      ;
; 0.958 ; hw_1114:hw_1114_1|mar_q[2] ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.150     ; 0.965      ;
; 0.975 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.174      ;
; 0.975 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.174      ;
; 0.976 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.175      ;
; 0.977 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.176      ;
; 0.977 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.176      ;
; 0.977 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.176      ;
; 0.978 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.177      ;
; 0.979 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.178      ;
; 0.980 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|mar_q[7]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.387     ; 0.750      ;
; 0.990 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.189      ;
; 0.991 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.190      ;
; 0.991 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.190      ;
; 0.992 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.191      ;
; 0.993 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.192      ;
; 0.993 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.192      ;
; 0.994 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.193      ;
; 0.996 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.195      ;
; 0.997 ; hw_1114:hw_1114_1|ir_q[7]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.534      ; 1.688      ;
; 1.001 ; hw_1114:hw_1114_1|pc_q[8]  ; hw_1114:hw_1114_1|mar_q[8]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.387     ; 0.771      ;
; 1.007 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.206      ;
; 1.011 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.210      ;
; 1.011 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.210      ;
; 1.016 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.215      ;
; 1.030 ; hw_1114:hw_1114_1|ir_q[13] ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.548      ; 1.735      ;
; 1.030 ; hw_1114:hw_1114_1|ir_q[11] ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.548      ; 1.735      ;
; 1.035 ; hw_1114:hw_1114_1|ir_q[0]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.579      ; 1.801      ;
; 1.042 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.241      ;
; 1.050 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.042      ; 1.249      ;
; 1.060 ; hw_1114:hw_1114_1|mar_q[0] ; hw_1114:hw_1114_1|ir_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.150     ; 1.067      ;
; 1.065 ; hw_1114:hw_1114_1|mar_q[1] ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.150     ; 1.072      ;
; 1.067 ; hw_1114:hw_1114_1|mar_q[2] ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.150     ; 1.074      ;
; 1.067 ; hw_1114:hw_1114_1|mar_q[0] ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.150     ; 1.074      ;
; 1.072 ; hw_1114:hw_1114_1|mar_q[2] ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.150     ; 1.079      ;
; 1.081 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[9]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.059      ; 1.297      ;
; 1.081 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[7]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.059      ; 1.297      ;
; 1.081 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[10]                                                                                                     ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.059      ; 1.297      ;
; 1.081 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[8]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.059      ; 1.297      ;
; 1.085 ; hw_1114:hw_1114_1|ir_q[5]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.516      ; 1.788      ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'BTN[0]'                                                                                                                                                              ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; BTN[0] ; Rise       ; BTN[0]                                                                                                                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.000                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T1                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T2                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T3                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T4                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T5                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T6                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[0]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[1]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[2]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[3]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[4]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[5]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[6]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[7]                                                                                                        ;
; 0.131  ; 0.315        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[0]                                                                                                        ;
; 0.131  ; 0.315        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[1]                                                                                                        ;
; 0.131  ; 0.315        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[2]                                                                                                        ;
; 0.152  ; 0.382        ; 0.230          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.152  ; 0.382        ; 0.230          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.152  ; 0.382        ; 0.230          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[3]                                                                                                        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[4]                                                                                                        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[6]                                                                                                        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[7]                                                                                                        ;
; 0.165  ; 0.395        ; 0.230          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[0]                                                                                                       ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[1]                                                                                                       ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[2]                                                                                                       ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[5]                                                                                                       ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T2                                                                                                         ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T3                                                                                                         ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T4                                                                                                         ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T5                                                                                                         ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                                ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                                ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; BTN[0]     ; 7.010 ; 7.378 ; Rise       ; BTN[0]          ;
;  BTN[2]   ; BTN[0]     ; 7.010 ; 7.378 ; Rise       ; BTN[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; BTN[0]     ; -1.467 ; -1.954 ; Rise       ; BTN[0]          ;
;  BTN[2]   ; BTN[0]     ; -1.467 ; -1.954 ; Rise       ; BTN[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; BTN[0]     ; 7.083 ; 7.215 ; Rise       ; BTN[0]          ;
;  LED[0]   ; BTN[0]     ; 5.974 ; 5.993 ; Rise       ; BTN[0]          ;
;  LED[1]   ; BTN[0]     ; 6.117 ; 6.124 ; Rise       ; BTN[0]          ;
;  LED[2]   ; BTN[0]     ; 7.083 ; 7.215 ; Rise       ; BTN[0]          ;
;  LED[3]   ; BTN[0]     ; 5.959 ; 5.997 ; Rise       ; BTN[0]          ;
;  LED[4]   ; BTN[0]     ; 6.258 ; 6.309 ; Rise       ; BTN[0]          ;
;  LED[5]   ; BTN[0]     ; 6.061 ; 6.081 ; Rise       ; BTN[0]          ;
;  LED[6]   ; BTN[0]     ; 6.334 ; 6.396 ; Rise       ; BTN[0]          ;
;  LED[7]   ; BTN[0]     ; 6.492 ; 6.516 ; Rise       ; BTN[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; BTN[0]     ; 5.824 ; 5.856 ; Rise       ; BTN[0]          ;
;  LED[0]   ; BTN[0]     ; 5.838 ; 5.856 ; Rise       ; BTN[0]          ;
;  LED[1]   ; BTN[0]     ; 5.975 ; 5.982 ; Rise       ; BTN[0]          ;
;  LED[2]   ; BTN[0]     ; 6.952 ; 7.082 ; Rise       ; BTN[0]          ;
;  LED[3]   ; BTN[0]     ; 5.824 ; 5.859 ; Rise       ; BTN[0]          ;
;  LED[4]   ; BTN[0]     ; 6.111 ; 6.160 ; Rise       ; BTN[0]          ;
;  LED[5]   ; BTN[0]     ; 5.922 ; 5.941 ; Rise       ; BTN[0]          ;
;  LED[6]   ; BTN[0]     ; 6.184 ; 6.244 ; Rise       ; BTN[0]          ;
;  LED[7]   ; BTN[0]     ; 6.336 ; 6.359 ; Rise       ; BTN[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 157.13 MHz ; 157.13 MHz      ; BTN[0]     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; BTN[0] ; -5.364 ; -137.150         ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; BTN[0] ; 0.379 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; BTN[0] ; -3.000 ; -76.696                        ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'BTN[0]'                                                                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                       ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.364 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.013     ; 6.391      ;
; -5.331 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.008      ; 6.354      ;
; -5.150 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.008      ; 6.173      ;
; -5.122 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.015      ; 6.152      ;
; -5.115 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.008      ; 6.138      ;
; -5.010 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.008      ; 6.033      ;
; -4.950 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[1]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.000      ; 5.965      ;
; -4.940 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.025     ; 5.930      ;
; -4.908 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[2]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.000      ; 5.923      ;
; -4.877 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[0]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.000      ; 5.892      ;
; -4.750 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.025     ; 5.740      ;
; -4.734 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.016     ; 5.733      ;
; -4.729 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.025     ; 5.719      ;
; -4.608 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.025     ; 5.598      ;
; -4.581 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.048     ; 5.548      ;
; -4.566 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.952      ;
; -4.540 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.350      ; 5.930      ;
; -4.522 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.048     ; 5.489      ;
; -4.499 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.885      ;
; -4.491 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[13]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.048     ; 5.458      ;
; -4.482 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.350      ; 5.872      ;
; -4.470 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.350      ; 5.860      ;
; -4.425 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.811      ;
; -4.357 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.378      ; 5.750      ;
; -4.357 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.743      ;
; -4.356 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.350      ; 5.746      ;
; -4.349 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.735      ;
; -4.291 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.677      ;
; -4.290 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.378      ; 5.683      ;
; -4.286 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.376      ; 5.702      ;
; -4.282 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.376      ; 5.698      ;
; -4.279 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.665      ;
; -4.268 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.350      ; 5.658      ;
; -4.255 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.641      ;
; -4.253 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.665      ;
; -4.249 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.661      ;
; -4.245 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.350      ; 5.635      ;
; -4.216 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.602      ;
; -4.216 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.378      ; 5.609      ;
; -4.212 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.598      ;
; -4.208 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.376      ; 5.624      ;
; -4.202 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.376      ; 5.618      ;
; -4.197 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.583      ;
; -4.185 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.571      ;
; -4.175 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.587      ;
; -4.175 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.338      ; 5.528      ;
; -4.169 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.581      ;
; -4.165 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.551      ;
; -4.148 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.378      ; 5.541      ;
; -4.108 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.338      ; 5.461      ;
; -4.091 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.477      ;
; -4.077 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.463      ;
; -4.072 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.484      ;
; -4.071 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.457      ;
; -4.068 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.480      ;
; -4.046 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.376      ; 5.462      ;
; -4.044 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.404      ; 5.463      ;
; -4.040 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.404      ; 5.459      ;
; -4.034 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.338      ; 5.387      ;
; -4.031 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.417      ;
; -4.024 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.410      ;
; -4.016 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.428      ;
; -4.013 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.425      ;
; -4.012 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.424      ;
; -4.007 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.378      ; 5.400      ;
; -4.003 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.378      ; 5.396      ;
; -3.994 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.376      ; 5.410      ;
; -3.994 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.406      ;
; -3.988 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.400      ;
; -3.983 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.369      ;
; -3.976 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.362      ;
; -3.974 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.376      ; 5.390      ;
; -3.969 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.347      ; 5.331      ;
; -3.966 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.404      ; 5.385      ;
; -3.966 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.338      ; 5.319      ;
; -3.963 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.338      ; 5.316      ;
; -3.961 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.373      ;
; -3.960 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.404      ; 5.379      ;
; -3.950 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.336      ;
; -3.948 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.334      ;
; -3.941 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.353      ;
; -3.937 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.349      ;
; -3.932 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.344      ;
; -3.932 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.344      ;
; -3.928 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.340      ;
; -3.916 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.376      ; 5.332      ;
; -3.905 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.338      ; 5.258      ;
; -3.902 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.347      ; 5.264      ;
; -3.896 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[0]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.363      ; 5.274      ;
; -3.893 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.338      ; 5.246      ;
; -3.891 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.371      ; 5.277      ;
; -3.883 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.295      ;
; -3.869 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.338      ; 5.222      ;
; -3.863 ; hw_1114:hw_1114_1|ps.T4                                                                                                         ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.376      ; 5.279      ;
; -3.862 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.364      ; 5.241      ;
; -3.858 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.364      ; 5.237      ;
; -3.854 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.266      ;
; -3.848 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.260      ;
; -3.832 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.244      ;
; -3.830 ; hw_1114:hw_1114_1|ps.T4                                                                                                         ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.397      ; 5.242      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'BTN[0]'                                                                                                                                                                                                        ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.379 ; hw_1114:hw_1114_1|ir_q[5]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.037      ; 0.560      ;
; 0.394 ; hw_1114:hw_1114_1|ir_q[2]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.037      ; 0.575      ;
; 0.440 ; hw_1114:hw_1114_1|ps.T5    ; hw_1114:hw_1114_1|ps.T6                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.089      ; 0.673      ;
; 0.499 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ps.T1                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.038      ; 0.681      ;
; 0.530 ; hw_1114:hw_1114_1|ir_q[5]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.513      ; 1.212      ;
; 0.533 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[2]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.034      ; 0.711      ;
; 0.533 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.034      ; 0.711      ;
; 0.534 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|pc_q[1]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.034      ; 0.712      ;
; 0.534 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.034      ; 0.712      ;
; 0.535 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.034      ; 0.713      ;
; 0.535 ; hw_1114:hw_1114_1|pc_q[10] ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.034      ; 0.713      ;
; 0.536 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.034      ; 0.714      ;
; 0.536 ; hw_1114:hw_1114_1|pc_q[9]  ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.034      ; 0.714      ;
; 0.538 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.034      ; 0.716      ;
; 0.538 ; hw_1114:hw_1114_1|pc_q[8]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.034      ; 0.716      ;
; 0.552 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[0]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.034      ; 0.730      ;
; 0.555 ; hw_1114:hw_1114_1|ir_q[5]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.037      ; 0.736      ;
; 0.594 ; hw_1114:hw_1114_1|ps.T3    ; hw_1114:hw_1114_1|ps.T4                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.037      ; 0.775      ;
; 0.622 ; hw_1114:hw_1114_1|ir_q[1]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.037      ; 0.803      ;
; 0.639 ; hw_1114:hw_1114_1|ir_q[0]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.037      ; 0.820      ;
; 0.648 ; hw_1114:hw_1114_1|ps.T6    ; hw_1114:hw_1114_1|ps.T1                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.038      ; 0.830      ;
; 0.678 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|mar_q[3]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.142     ; 0.680      ;
; 0.691 ; hw_1114:hw_1114_1|ps.T3    ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.037      ; 0.872      ;
; 0.694 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|mar_q[5]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.142     ; 0.696      ;
; 0.696 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|mar_q[4]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.142     ; 0.698      ;
; 0.697 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|mar_q[0]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.142     ; 0.699      ;
; 0.712 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|ps.T2                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.033      ; 0.889      ;
; 0.726 ; hw_1114:hw_1114_1|ps.T4    ; hw_1114:hw_1114_1|ps.T5                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.037      ; 0.907      ;
; 0.733 ; hw_1114:hw_1114_1|ir_q[1]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.513      ; 1.415      ;
; 0.740 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[5]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.286      ; 1.170      ;
; 0.740 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[3]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.286      ; 1.170      ;
; 0.740 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[6]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.286      ; 1.170      ;
; 0.740 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[4]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.286      ; 1.170      ;
; 0.740 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[1]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.286      ; 1.170      ;
; 0.740 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[2]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.286      ; 1.170      ;
; 0.740 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[0]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.286      ; 1.170      ;
; 0.742 ; hw_1114:hw_1114_1|ir_q[2]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.513      ; 1.424      ;
; 0.744 ; hw_1114:hw_1114_1|w_q[1]   ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 0.910      ;
; 0.745 ; hw_1114:hw_1114_1|w_q[3]   ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.012      ; 0.901      ;
; 0.746 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.041      ; 0.931      ;
; 0.769 ; hw_1114:hw_1114_1|ps.T3    ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.453      ; 1.391      ;
; 0.776 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.955      ;
; 0.778 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|pc_q[2]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.957      ;
; 0.779 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.958      ;
; 0.780 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.959      ;
; 0.780 ; hw_1114:hw_1114_1|pc_q[9]  ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.959      ;
; 0.781 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.960      ;
; 0.782 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.961      ;
; 0.784 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[1]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.963      ;
; 0.786 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.965      ;
; 0.786 ; hw_1114:hw_1114_1|pc_q[8]  ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.965      ;
; 0.788 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.967      ;
; 0.788 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.015      ; 0.947      ;
; 0.789 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.968      ;
; 0.791 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[2]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.970      ;
; 0.793 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.972      ;
; 0.793 ; hw_1114:hw_1114_1|pc_q[8]  ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 0.972      ;
; 0.804 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|mar_q[1]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.142     ; 0.806      ;
; 0.814 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|mar_q[2]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.142     ; 0.816      ;
; 0.839 ; hw_1114:hw_1114_1|w_q[2]   ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 1.005      ;
; 0.839 ; hw_1114:hw_1114_1|mar_q[1] ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.142     ; 0.841      ;
; 0.865 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.044      ;
; 0.867 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.046      ;
; 0.868 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.047      ;
; 0.869 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.048      ;
; 0.872 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.051      ;
; 0.874 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.053      ;
; 0.875 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.054      ;
; 0.876 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.055      ;
; 0.877 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.056      ;
; 0.878 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.057      ;
; 0.880 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.059      ;
; 0.880 ; hw_1114:hw_1114_1|mar_q[2] ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.142     ; 0.882      ;
; 0.882 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.061      ;
; 0.884 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.063      ;
; 0.885 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.064      ;
; 0.887 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.066      ;
; 0.889 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.068      ;
; 0.907 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|mar_q[7]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.361     ; 0.690      ;
; 0.909 ; hw_1114:hw_1114_1|ir_q[7]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.486      ; 1.539      ;
; 0.916 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.041      ; 1.101      ;
; 0.920 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.041      ; 1.105      ;
; 0.920 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.041      ; 1.105      ;
; 0.924 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.041      ; 1.109      ;
; 0.925 ; hw_1114:hw_1114_1|pc_q[8]  ; hw_1114:hw_1114_1|mar_q[8]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.361     ; 0.708      ;
; 0.943 ; hw_1114:hw_1114_1|ir_q[13] ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.495      ; 1.582      ;
; 0.945 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.041      ; 1.130      ;
; 0.947 ; hw_1114:hw_1114_1|ir_q[11] ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.495      ; 1.586      ;
; 0.952 ; hw_1114:hw_1114_1|mar_q[0] ; hw_1114:hw_1114_1|ir_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.142     ; 0.954      ;
; 0.954 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.041      ; 1.139      ;
; 0.959 ; hw_1114:hw_1114_1|mar_q[1] ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.142     ; 0.961      ;
; 0.961 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.140      ;
; 0.963 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.142      ;
; 0.964 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.143      ;
; 0.968 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.147      ;
; 0.970 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.149      ;
; 0.971 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.150      ;
; 0.973 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.152      ;
; 0.974 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.035      ; 1.153      ;
; 0.975 ; hw_1114:hw_1114_1|mar_q[0] ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.142     ; 0.977      ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'BTN[0]'                                                                                                                                                               ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; BTN[0] ; Rise       ; BTN[0]                                                                                                                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.000                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T1                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T2                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T3                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T4                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T5                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T6                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[0]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[1]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[2]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[3]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[4]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[5]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[6]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[7]                                                                                                        ;
; 0.167  ; 0.397        ; 0.230          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.167  ; 0.397        ; 0.230          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.169  ; 0.399        ; 0.230          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[0]                                                                                                        ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[1]                                                                                                        ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[2]                                                                                                        ;
; 0.176  ; 0.406        ; 0.230          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[3]                                                                                                        ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[4]                                                                                                        ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[6]                                                                                                        ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[7]                                                                                                        ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                                ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                                ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[0]                                                                                                       ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[1]                                                                                                       ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[2]                                                                                                       ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[5]                                                                                                       ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T2                                                                                                         ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T3                                                                                                         ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T4                                                                                                         ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T5                                                                                                         ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; BTN[0]     ; 6.138 ; 6.581 ; Rise       ; BTN[0]          ;
;  BTN[2]   ; BTN[0]     ; 6.138 ; 6.581 ; Rise       ; BTN[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; BTN[0]     ; -1.198 ; -1.610 ; Rise       ; BTN[0]          ;
;  BTN[2]   ; BTN[0]     ; -1.198 ; -1.610 ; Rise       ; BTN[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; BTN[0]     ; 6.857 ; 6.932 ; Rise       ; BTN[0]          ;
;  LED[0]   ; BTN[0]     ; 5.729 ; 5.705 ; Rise       ; BTN[0]          ;
;  LED[1]   ; BTN[0]     ; 5.873 ; 5.817 ; Rise       ; BTN[0]          ;
;  LED[2]   ; BTN[0]     ; 6.857 ; 6.932 ; Rise       ; BTN[0]          ;
;  LED[3]   ; BTN[0]     ; 5.729 ; 5.722 ; Rise       ; BTN[0]          ;
;  LED[4]   ; BTN[0]     ; 5.993 ; 5.990 ; Rise       ; BTN[0]          ;
;  LED[5]   ; BTN[0]     ; 5.813 ; 5.801 ; Rise       ; BTN[0]          ;
;  LED[6]   ; BTN[0]     ; 6.059 ; 6.066 ; Rise       ; BTN[0]          ;
;  LED[7]   ; BTN[0]     ; 6.213 ; 6.171 ; Rise       ; BTN[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; BTN[0]     ; 5.607 ; 5.584 ; Rise       ; BTN[0]          ;
;  LED[0]   ; BTN[0]     ; 5.607 ; 5.584 ; Rise       ; BTN[0]          ;
;  LED[1]   ; BTN[0]     ; 5.746 ; 5.691 ; Rise       ; BTN[0]          ;
;  LED[2]   ; BTN[0]     ; 6.739 ; 6.815 ; Rise       ; BTN[0]          ;
;  LED[3]   ; BTN[0]     ; 5.608 ; 5.601 ; Rise       ; BTN[0]          ;
;  LED[4]   ; BTN[0]     ; 5.862 ; 5.859 ; Rise       ; BTN[0]          ;
;  LED[5]   ; BTN[0]     ; 5.689 ; 5.677 ; Rise       ; BTN[0]          ;
;  LED[6]   ; BTN[0]     ; 5.926 ; 5.932 ; Rise       ; BTN[0]          ;
;  LED[7]   ; BTN[0]     ; 6.074 ; 6.034 ; Rise       ; BTN[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; BTN[0] ; -2.813 ; -62.211          ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; BTN[0] ; 0.221 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; BTN[0] ; -3.000 ; -79.894                        ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'BTN[0]'                                                                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                       ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.813 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.010     ; 3.832      ;
; -2.766 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.001     ; 3.772      ;
; -2.666 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.026     ; 3.647      ;
; -2.643 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.001     ; 3.649      ;
; -2.627 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.001     ; 3.633      ;
; -2.571 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.215      ; 3.815      ;
; -2.569 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.001     ; 3.575      ;
; -2.564 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.795      ;
; -2.532 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.018     ; 3.521      ;
; -2.519 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.215      ; 3.763      ;
; -2.512 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.743      ;
; -2.484 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[1]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.016      ; 3.507      ;
; -2.481 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[2]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.016      ; 3.504      ;
; -2.464 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.199      ; 3.670      ;
; -2.458 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.215      ; 3.702      ;
; -2.451 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.682      ;
; -2.432 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.215      ; 3.676      ;
; -2.431 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.041     ; 3.397      ;
; -2.425 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|w_q[0]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.016      ; 3.448      ;
; -2.425 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.656      ;
; -2.425 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.656      ;
; -2.418 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.232      ; 3.679      ;
; -2.418 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.232      ; 3.679      ;
; -2.412 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.199      ; 3.618      ;
; -2.411 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.018     ; 3.400      ;
; -2.394 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.018     ; 3.383      ;
; -2.373 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.604      ;
; -2.371 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.619      ;
; -2.371 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.619      ;
; -2.367 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.598      ;
; -2.362 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.232      ; 3.623      ;
; -2.361 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.232      ; 3.622      ;
; -2.351 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.199      ; 3.557      ;
; -2.343 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.215      ; 3.587      ;
; -2.336 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.018     ; 3.325      ;
; -2.336 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.567      ;
; -2.330 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.207      ; 3.544      ;
; -2.325 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.199      ; 3.531      ;
; -2.315 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.563      ;
; -2.315 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.546      ;
; -2.314 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.562      ;
; -2.312 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.543      ;
; -2.310 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.215      ; 3.554      ;
; -2.293 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.040     ; 3.260      ;
; -2.288 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.040     ; 3.255      ;
; -2.286 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.517      ;
; -2.278 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.207      ; 3.492      ;
; -2.271 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.216      ; 3.494      ;
; -2.271 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.216      ; 3.494      ;
; -2.264 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.495      ;
; -2.263 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.494      ;
; -2.254 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.485      ;
; -2.250 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.232      ; 3.511      ;
; -2.248 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.496      ;
; -2.248 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.496      ;
; -2.238 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.232      ; 3.499      ;
; -2.236 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.199      ; 3.442      ;
; -2.233 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[13]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; -0.040     ; 3.200      ;
; -2.232 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.480      ;
; -2.232 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.480      ;
; -2.229 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.184      ; 3.420      ;
; -2.228 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.459      ;
; -2.217 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.207      ; 3.431      ;
; -2.215 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.216      ; 3.438      ;
; -2.214 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.216      ; 3.437      ;
; -2.211 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.442      ;
; -2.203 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.451      ;
; -2.197 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.428      ;
; -2.194 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.232      ; 3.455      ;
; -2.192 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.440      ;
; -2.192 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.207      ; 3.406      ;
; -2.191 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.439      ;
; -2.191 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.439      ;
; -2.191 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.207      ; 3.405      ;
; -2.181 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.232      ; 3.442      ;
; -2.177 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.184      ; 3.368      ;
; -2.176 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.424      ;
; -2.175 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.423      ;
; -2.174 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.422      ;
; -2.174 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.422      ;
; -2.164 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.199      ; 3.370      ;
; -2.150 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.381      ;
; -2.147 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.395      ;
; -2.140 ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.207      ; 3.354      ;
; -2.140 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.371      ;
; -2.139 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.370      ;
; -2.137 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.368      ;
; -2.137 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.368      ;
; -2.135 ; hw_1114:hw_1114_1|ps.T4                                                                                                         ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0 ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.232      ; 3.396      ;
; -2.134 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; hw_1114:hw_1114_1|w_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.382      ;
; -2.134 ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.207      ; 3.348      ;
; -2.125 ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; hw_1114:hw_1114_1|w_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.356      ;
; -2.124 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|w_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.224      ; 3.355      ;
; -2.118 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.366      ;
; -2.117 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; hw_1114:hw_1114_1|w_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.241      ; 3.365      ;
; -2.116 ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.184      ; 3.307      ;
; -2.103 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.216      ; 3.326      ;
; -2.102 ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.207      ; 3.316      ;
; -2.091 ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ; hw_1114:hw_1114_1|w_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.216      ; 3.314      ;
; -2.090 ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                               ; BTN[0]       ; BTN[0]      ; 1.000        ; 0.184      ; 3.281      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'BTN[0]'                                                                                                                                                                                                        ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.221 ; hw_1114:hw_1114_1|ir_q[5]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.024      ; 0.329      ;
; 0.232 ; hw_1114:hw_1114_1|ir_q[2]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.024      ; 0.340      ;
; 0.246 ; hw_1114:hw_1114_1|ps.T5    ; hw_1114:hw_1114_1|ps.T6                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.052      ; 0.382      ;
; 0.288 ; hw_1114:hw_1114_1|ir_q[5]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.325      ; 0.717      ;
; 0.291 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ps.T1                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 0.397      ;
; 0.319 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|pc_q[1]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[2]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.321 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; hw_1114:hw_1114_1|pc_q[9]  ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; hw_1114:hw_1114_1|pc_q[10] ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.322 ; hw_1114:hw_1114_1|pc_q[8]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 0.428      ;
; 0.331 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[0]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 0.437      ;
; 0.332 ; hw_1114:hw_1114_1|ir_q[5]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.024      ; 0.440      ;
; 0.341 ; hw_1114:hw_1114_1|ps.T3    ; hw_1114:hw_1114_1|ps.T4                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.024      ; 0.449      ;
; 0.356 ; hw_1114:hw_1114_1|ir_q[1]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.024      ; 0.464      ;
; 0.360 ; hw_1114:hw_1114_1|ir_q[0]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.024      ; 0.468      ;
; 0.376 ; hw_1114:hw_1114_1|ps.T6    ; hw_1114:hw_1114_1|ps.T1                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.022      ; 0.482      ;
; 0.378 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|mar_q[3]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.073     ; 0.389      ;
; 0.387 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|mar_q[5]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.073     ; 0.398      ;
; 0.388 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|mar_q[0]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.073     ; 0.399      ;
; 0.389 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|mar_q[4]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.073     ; 0.400      ;
; 0.395 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|ps.T2                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.024      ; 0.503      ;
; 0.405 ; hw_1114:hw_1114_1|ps.T4    ; hw_1114:hw_1114_1|ps.T5                                                                                                         ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.024      ; 0.513      ;
; 0.407 ; hw_1114:hw_1114_1|ps.T3    ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.024      ; 0.515      ;
; 0.411 ; hw_1114:hw_1114_1|ir_q[1]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.325      ; 0.840      ;
; 0.413 ; hw_1114:hw_1114_1|ir_q[2]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.325      ; 0.842      ;
; 0.430 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.029      ; 0.543      ;
; 0.436 ; hw_1114:hw_1114_1|w_q[3]   ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.012      ; 0.532      ;
; 0.438 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[5]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.168      ; 0.690      ;
; 0.438 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[3]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.168      ; 0.690      ;
; 0.438 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[6]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.168      ; 0.690      ;
; 0.438 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[4]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.168      ; 0.690      ;
; 0.438 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[1]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.168      ; 0.690      ;
; 0.438 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[2]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.168      ; 0.690      ;
; 0.438 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[0]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.168      ; 0.690      ;
; 0.446 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.012      ; 0.542      ;
; 0.450 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|mar_q[1]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.073     ; 0.461      ;
; 0.454 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|mar_q[2]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.073     ; 0.465      ;
; 0.457 ; hw_1114:hw_1114_1|ps.T3    ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.284      ; 0.845      ;
; 0.464 ; hw_1114:hw_1114_1|w_q[1]   ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.013     ; 0.535      ;
; 0.467 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.574      ;
; 0.468 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|pc_q[2]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.575      ;
; 0.468 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.575      ;
; 0.469 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.576      ;
; 0.469 ; hw_1114:hw_1114_1|pc_q[9]  ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.576      ;
; 0.477 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.584      ;
; 0.477 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.584      ;
; 0.477 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[1]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.584      ;
; 0.478 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.585      ;
; 0.479 ; hw_1114:hw_1114_1|pc_q[8]  ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.586      ;
; 0.480 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.587      ;
; 0.480 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.587      ;
; 0.480 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[2]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.587      ;
; 0.481 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.588      ;
; 0.482 ; hw_1114:hw_1114_1|pc_q[8]  ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.589      ;
; 0.492 ; hw_1114:hw_1114_1|mar_q[1] ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.071     ; 0.505      ;
; 0.502 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|mar_q[7]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.193     ; 0.393      ;
; 0.502 ; hw_1114:hw_1114_1|mar_q[2] ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.071     ; 0.515      ;
; 0.508 ; hw_1114:hw_1114_1|ir_q[7]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.303      ; 0.895      ;
; 0.510 ; hw_1114:hw_1114_1|w_q[2]   ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.013     ; 0.581      ;
; 0.512 ; hw_1114:hw_1114_1|pc_q[8]  ; hw_1114:hw_1114_1|mar_q[8]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.193     ; 0.403      ;
; 0.530 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.637      ;
; 0.531 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.638      ;
; 0.531 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.638      ;
; 0.532 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.639      ;
; 0.533 ; hw_1114:hw_1114_1|pc_q[5]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.640      ;
; 0.534 ; hw_1114:hw_1114_1|pc_q[1]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.641      ;
; 0.534 ; hw_1114:hw_1114_1|pc_q[7]  ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.641      ;
; 0.535 ; hw_1114:hw_1114_1|pc_q[3]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.642      ;
; 0.535 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.029      ; 0.648      ;
; 0.538 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.029      ; 0.651      ;
; 0.539 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.029      ; 0.652      ;
; 0.541 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.029      ; 0.654      ;
; 0.543 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.650      ;
; 0.543 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.650      ;
; 0.543 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.650      ;
; 0.544 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.651      ;
; 0.546 ; hw_1114:hw_1114_1|pc_q[2]  ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.653      ;
; 0.546 ; hw_1114:hw_1114_1|pc_q[4]  ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.653      ;
; 0.546 ; hw_1114:hw_1114_1|pc_q[0]  ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.653      ;
; 0.547 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.023      ; 0.654      ;
; 0.547 ; hw_1114:hw_1114_1|ir_q[0]  ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.325      ; 0.976      ;
; 0.552 ; hw_1114:hw_1114_1|mar_q[0] ; hw_1114:hw_1114_1|ir_q[7]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.071     ; 0.565      ;
; 0.552 ; hw_1114:hw_1114_1|mar_q[0] ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.071     ; 0.565      ;
; 0.554 ; hw_1114:hw_1114_1|ir_q[13] ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.279      ; 0.917      ;
; 0.554 ; hw_1114:hw_1114_1|mar_q[2] ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.071     ; 0.567      ;
; 0.555 ; hw_1114:hw_1114_1|ir_q[11] ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.279      ; 0.918      ;
; 0.556 ; hw_1114:hw_1114_1|mar_q[2] ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.071     ; 0.569      ;
; 0.556 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.029      ; 0.669      ;
; 0.560 ; hw_1114:hw_1114_1|pc_q[6]  ; hw_1114:hw_1114_1|mar_q[6]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.073     ; 0.571      ;
; 0.561 ; hw_1114:hw_1114_1|ps.000   ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.029      ; 0.674      ;
; 0.570 ; hw_1114:hw_1114_1|mar_q[1] ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.071     ; 0.583      ;
; 0.572 ; hw_1114:hw_1114_1|w_q[4]   ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                                ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.012      ; 0.668      ;
; 0.574 ; hw_1114:hw_1114_1|ps.T3    ; hw_1114:hw_1114_1|ir_q[1]                                                                                                       ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.024      ; 0.682      ;
; 0.575 ; hw_1114:hw_1114_1|pc_q[9]  ; hw_1114:hw_1114_1|mar_q[9]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; -0.193     ; 0.466      ;
; 0.582 ; hw_1114:hw_1114_1|ps.T1    ; hw_1114:hw_1114_1|mar_q[9]                                                                                                      ; BTN[0]       ; BTN[0]      ; 0.000        ; 0.030      ; 0.696      ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'BTN[0]'                                                                                                                                                               ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; BTN[0] ; Rise       ; BTN[0]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[11]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[12]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[13]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ir_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|mar_q[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.000                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T1                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T2                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T3                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T4                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T5                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|ps.T6                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[0]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[1]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[2]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[3]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[4]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[5]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[6]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[7]                                                                                                        ;
; -0.165 ; 0.019        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[3]                                                                                                        ;
; -0.165 ; 0.019        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[4]                                                                                                        ;
; -0.165 ; 0.019        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[6]                                                                                                        ;
; -0.165 ; 0.019        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[7]                                                                                                        ;
; -0.153 ; 0.031        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ;
; -0.153 ; 0.031        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                                ;
; -0.153 ; 0.031        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                                ;
; -0.153 ; 0.031        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ;
; -0.152 ; 0.032        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[0]                                                                                                        ;
; -0.152 ; 0.032        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[1]                                                                                                        ;
; -0.152 ; 0.032        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[2]                                                                                                        ;
; -0.139 ; 0.045        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|w_q[5]                                                                                                        ;
; -0.137 ; 0.093        ; 0.230          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.137 ; 0.093        ; 0.230          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.135 ; 0.095        ; 0.230          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.133 ; 0.097        ; 0.230          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_v8c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -0.129 ; 0.055        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ;
; -0.128 ; 0.056        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[0]                                                                                                       ;
; -0.128 ; 0.056        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[10]                                                                                                      ;
; -0.128 ; 0.056        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[1]                                                                                                       ;
; -0.128 ; 0.056        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[2]                                                                                                       ;
; -0.128 ; 0.056        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[3]                                                                                                       ;
; -0.128 ; 0.056        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[4]                                                                                                       ;
; -0.128 ; 0.056        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[5]                                                                                                       ;
; -0.128 ; 0.056        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[6]                                                                                                       ;
; -0.128 ; 0.056        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[7]                                                                                                       ;
; -0.128 ; 0.056        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[8]                                                                                                       ;
; -0.128 ; 0.056        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|pc_q[9]                                                                                                       ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[13]                                                                ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width ; BTN[0] ; Rise       ; hw_1114:hw_1114_1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; BTN[0]     ; 4.055 ; 4.588 ; Rise       ; BTN[0]          ;
;  BTN[2]   ; BTN[0]     ; 4.055 ; 4.588 ; Rise       ; BTN[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; BTN[0]     ; -0.903 ; -1.521 ; Rise       ; BTN[0]          ;
;  BTN[2]   ; BTN[0]     ; -0.903 ; -1.521 ; Rise       ; BTN[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; BTN[0]     ; 4.289 ; 4.484 ; Rise       ; BTN[0]          ;
;  LED[0]   ; BTN[0]     ; 3.526 ; 3.587 ; Rise       ; BTN[0]          ;
;  LED[1]   ; BTN[0]     ; 3.594 ; 3.658 ; Rise       ; BTN[0]          ;
;  LED[2]   ; BTN[0]     ; 4.289 ; 4.484 ; Rise       ; BTN[0]          ;
;  LED[3]   ; BTN[0]     ; 3.512 ; 3.579 ; Rise       ; BTN[0]          ;
;  LED[4]   ; BTN[0]     ; 3.692 ; 3.762 ; Rise       ; BTN[0]          ;
;  LED[5]   ; BTN[0]     ; 3.539 ; 3.598 ; Rise       ; BTN[0]          ;
;  LED[6]   ; BTN[0]     ; 3.741 ; 3.826 ; Rise       ; BTN[0]          ;
;  LED[7]   ; BTN[0]     ; 3.825 ; 3.915 ; Rise       ; BTN[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; BTN[0]     ; 3.436 ; 3.500 ; Rise       ; BTN[0]          ;
;  LED[0]   ; BTN[0]     ; 3.449 ; 3.507 ; Rise       ; BTN[0]          ;
;  LED[1]   ; BTN[0]     ; 3.514 ; 3.575 ; Rise       ; BTN[0]          ;
;  LED[2]   ; BTN[0]     ; 4.214 ; 4.407 ; Rise       ; BTN[0]          ;
;  LED[3]   ; BTN[0]     ; 3.436 ; 3.500 ; Rise       ; BTN[0]          ;
;  LED[4]   ; BTN[0]     ; 3.609 ; 3.676 ; Rise       ; BTN[0]          ;
;  LED[5]   ; BTN[0]     ; 3.462 ; 3.519 ; Rise       ; BTN[0]          ;
;  LED[6]   ; BTN[0]     ; 3.656 ; 3.738 ; Rise       ; BTN[0]          ;
;  LED[7]   ; BTN[0]     ; 3.738 ; 3.823 ; Rise       ; BTN[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.110   ; 0.221 ; N/A      ; N/A     ; -3.000              ;
;  BTN[0]          ; -6.110   ; 0.221 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -159.933 ; 0.0   ; 0.0      ; 0.0     ; -79.894             ;
;  BTN[0]          ; -159.933 ; 0.000 ; N/A      ; N/A     ; -79.894             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; BTN[0]     ; 7.010 ; 7.378 ; Rise       ; BTN[0]          ;
;  BTN[2]   ; BTN[0]     ; 7.010 ; 7.378 ; Rise       ; BTN[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; BTN[0]     ; -0.903 ; -1.521 ; Rise       ; BTN[0]          ;
;  BTN[2]   ; BTN[0]     ; -0.903 ; -1.521 ; Rise       ; BTN[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; BTN[0]     ; 7.083 ; 7.215 ; Rise       ; BTN[0]          ;
;  LED[0]   ; BTN[0]     ; 5.974 ; 5.993 ; Rise       ; BTN[0]          ;
;  LED[1]   ; BTN[0]     ; 6.117 ; 6.124 ; Rise       ; BTN[0]          ;
;  LED[2]   ; BTN[0]     ; 7.083 ; 7.215 ; Rise       ; BTN[0]          ;
;  LED[3]   ; BTN[0]     ; 5.959 ; 5.997 ; Rise       ; BTN[0]          ;
;  LED[4]   ; BTN[0]     ; 6.258 ; 6.309 ; Rise       ; BTN[0]          ;
;  LED[5]   ; BTN[0]     ; 6.061 ; 6.081 ; Rise       ; BTN[0]          ;
;  LED[6]   ; BTN[0]     ; 6.334 ; 6.396 ; Rise       ; BTN[0]          ;
;  LED[7]   ; BTN[0]     ; 6.492 ; 6.516 ; Rise       ; BTN[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; BTN[0]     ; 3.436 ; 3.500 ; Rise       ; BTN[0]          ;
;  LED[0]   ; BTN[0]     ; 3.449 ; 3.507 ; Rise       ; BTN[0]          ;
;  LED[1]   ; BTN[0]     ; 3.514 ; 3.575 ; Rise       ; BTN[0]          ;
;  LED[2]   ; BTN[0]     ; 4.214 ; 4.407 ; Rise       ; BTN[0]          ;
;  LED[3]   ; BTN[0]     ; 3.436 ; 3.500 ; Rise       ; BTN[0]          ;
;  LED[4]   ; BTN[0]     ; 3.609 ; 3.676 ; Rise       ; BTN[0]          ;
;  LED[5]   ; BTN[0]     ; 3.462 ; 3.519 ; Rise       ; BTN[0]          ;
;  LED[6]   ; BTN[0]     ; 3.656 ; 3.738 ; Rise       ; BTN[0]          ;
;  LED[7]   ; BTN[0]     ; 3.738 ; 3.823 ; Rise       ; BTN[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; BTN[0]     ; BTN[0]   ; 8351     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; BTN[0]     ; BTN[0]   ; 8351     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Nov 14 11:58:08 2022
Info: Command: quartus_sta mcu -c mcu
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mcu.sdc'
Warning (332174): Ignored filter at mcu.sdc(9): CLOCK_50 could not be matched with a port
Warning (332049): Ignored create_clock at mcu.sdc(9): Argument <targets> is an empty collection
    Info (332050): create_clock -period 20.000ns [get_ports CLOCK_50]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name BTN[0] BTN[0]
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.110
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.110            -159.933 BTN[0] 
Info (332146): Worst-case hold slack is 0.420
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.420               0.000 BTN[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.696 BTN[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.364
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.364            -137.150 BTN[0] 
Info (332146): Worst-case hold slack is 0.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.379               0.000 BTN[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.696 BTN[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.813
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.813             -62.211 BTN[0] 
Info (332146): Worst-case hold slack is 0.221
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.221               0.000 BTN[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.894 BTN[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4620 megabytes
    Info: Processing ended: Mon Nov 14 11:58:09 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


