// synthesis verilog_input_version verilog_2001
module top_module (
    input [3:0] in,
    output reg [1:0] pos  );

    always @(*)
        begin
        casez (in[3:0])
            4'bzzz1 : begin pos = 2'b00; end
            4'bzz1z : begin pos = 2'b01; end
            4'bz1zz : begin pos = 2'b10; end
            4'b1zzz : begin pos = 2'b11; end
            default : begin pos = 2'b00; end
                endcase
            end
endmodule
