TimeQuest Timing Analyzer report for memoria
Wed Nov 09 14:53:19 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 29. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 44. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; memoria                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 172.15 MHz ; 172.15 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -4.809 ; -35.746         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 1.509 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -2098.000                     ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                            ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; -4.809 ; ram:U2|RW~944  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.302      ; 6.106      ;
; -4.744 ; ram:U2|RW~928  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.300      ; 6.039      ;
; -4.593 ; ram:U2|RW~848  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.300      ; 5.888      ;
; -4.586 ; ram:U2|RW~1788 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.281      ; 5.862      ;
; -4.572 ; ram:U2|RW~890  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 5.832      ;
; -4.542 ; ram:U2|RW~1080 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.279      ; 5.816      ;
; -4.529 ; ram:U2|RW~143  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.295      ; 5.819      ;
; -4.479 ; ram:U2|RW~1136 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.301      ; 5.775      ;
; -4.447 ; ram:U2|RW~1892 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.301      ; 5.743      ;
; -4.432 ; ram:U2|RW~1159 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.284      ; 5.711      ;
; -4.393 ; ram:U2|RW~1506 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 5.651      ;
; -4.373 ; ram:U2|RW~1264 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 5.651      ;
; -4.362 ; ram:U2|RW~461  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 5.628      ;
; -4.358 ; ram:U2|RW~1428 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.282      ; 5.635      ;
; -4.345 ; ram:U2|RW~1894 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.261      ; 5.601      ;
; -4.334 ; ram:U2|RW~2005 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.289      ; 5.618      ;
; -4.317 ; ram:U2|RW~135  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 5.606      ;
; -4.295 ; ram:U2|RW~816  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.303      ; 5.593      ;
; -4.294 ; ram:U2|RW~79   ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.316      ; 5.605      ;
; -4.293 ; ram:U2|RW~399  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.282      ; 5.570      ;
; -4.289 ; ram:U2|RW~1092 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.279      ; 5.563      ;
; -4.289 ; ram:U2|RW~530  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.272      ; 5.556      ;
; -4.288 ; ram:U2|RW~800  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 5.588      ;
; -4.283 ; ram:U2|RW~960  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.293      ; 5.571      ;
; -4.282 ; ram:U2|RW~372  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.293      ; 5.570      ;
; -4.279 ; ram:U2|RW~1009 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.277      ; 5.551      ;
; -4.279 ; ram:U2|RW~738  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.273      ; 5.547      ;
; -4.277 ; ram:U2|RW~770  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.269      ; 5.541      ;
; -4.268 ; ram:U2|RW~1877 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.280      ; 5.543      ;
; -4.264 ; ram:U2|RW~1427 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.270      ; 5.529      ;
; -4.257 ; ram:U2|RW~1060 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.281      ; 5.533      ;
; -4.252 ; ram:U2|RW~1984 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 5.539      ;
; -4.251 ; ram:U2|RW~290  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.268      ; 5.514      ;
; -4.243 ; ram:U2|RW~1076 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.279      ; 5.517      ;
; -4.242 ; ram:U2|RW~569  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.279      ; 5.516      ;
; -4.241 ; ram:U2|RW~315  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.282      ; 5.518      ;
; -4.238 ; ram:U2|RW~1800 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 5.544      ;
; -4.234 ; ram:U2|RW~897  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.272      ; 5.501      ;
; -4.231 ; ram:U2|RW~258  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.269      ; 5.495      ;
; -4.220 ; ram:U2|RW~853  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.280      ; 5.495      ;
; -4.214 ; ram:U2|RW~728  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.298      ; 5.507      ;
; -4.213 ; ram:U2|RW~957  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.261      ; 5.469      ;
; -4.208 ; ram:U2|RW~1130 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.509      ;
; -4.208 ; ram:U2|RW~1095 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.296      ; 5.499      ;
; -4.205 ; ram:U2|RW~1592 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.298      ; 5.498      ;
; -4.205 ; ram:U2|RW~1919 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.286      ; 5.486      ;
; -4.201 ; ram:U2|RW~116  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.296      ; 5.492      ;
; -4.200 ; ram:U2|RW~1241 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.267      ; 5.462      ;
; -4.195 ; ram:U2|RW~1986 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.289      ; 5.479      ;
; -4.192 ; ram:U2|RW~1323 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 5.458      ;
; -4.189 ; ram:U2|RW~320  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 5.478      ;
; -4.187 ; ram:U2|RW~585  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 5.476      ;
; -4.178 ; ram:U2|RW~1030 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.259      ; 5.432      ;
; -4.177 ; ram:U2|RW~1351 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.293      ; 5.465      ;
; -4.176 ; ram:U2|RW~859  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 5.442      ;
; -4.176 ; ram:U2|RW~366  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.256      ; 5.427      ;
; -4.162 ; ram:U2|RW~744  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.298      ; 5.455      ;
; -4.159 ; ram:U2|RW~1235 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.269      ; 5.423      ;
; -4.159 ; ram:U2|RW~1330 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.279      ; 5.433      ;
; -4.156 ; ram:U2|RW~411  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 5.416      ;
; -4.156 ; ram:U2|RW~509  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 5.416      ;
; -4.147 ; ram:U2|RW~1262 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.273      ; 5.415      ;
; -4.146 ; ram:U2|RW~72   ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.295      ; 5.436      ;
; -4.138 ; ram:U2|RW~1380 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.280      ; 5.413      ;
; -4.135 ; ram:U2|RW~1418 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.301      ; 5.431      ;
; -4.132 ; ram:U2|RW~1311 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.277      ; 5.404      ;
; -4.132 ; ram:U2|RW~518  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.253      ; 5.380      ;
; -4.131 ; ram:U2|RW~985  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.290      ; 5.416      ;
; -4.130 ; ram:U2|RW~639  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.302      ; 5.427      ;
; -4.128 ; ram:U2|RW~379  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 5.406      ;
; -4.125 ; ram:U2|RW~785  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 5.412      ;
; -4.124 ; ram:U2|RW~2018 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.273      ; 5.392      ;
; -4.123 ; ram:U2|RW~295  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 5.412      ;
; -4.118 ; ram:U2|RW~1983 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.293      ; 5.406      ;
; -4.114 ; ram:U2|RW~589  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 5.392      ;
; -4.114 ; ram:U2|RW~701  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.269      ; 5.378      ;
; -4.108 ; ram:U2|RW~1523 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.272      ; 5.375      ;
; -4.106 ; ram:U2|RW~1761 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.290      ; 5.391      ;
; -4.102 ; ram:U2|RW~2053 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.281      ; 5.378      ;
; -4.099 ; ram:U2|RW~1600 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 5.381      ;
; -4.093 ; ram:U2|RW~75   ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.303      ; 5.391      ;
; -4.090 ; ram:U2|RW~423  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.300      ; 5.385      ;
; -4.090 ; ram:U2|RW~1364 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.280      ; 5.365      ;
; -4.088 ; ram:U2|RW~1745 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.277      ; 5.360      ;
; -4.088 ; ram:U2|RW~1960 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.298      ; 5.381      ;
; -4.087 ; ram:U2|RW~1711 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.280      ; 5.362      ;
; -4.086 ; ram:U2|RW~758  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 5.336      ;
; -4.084 ; ram:U2|RW~1852 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.280      ; 5.359      ;
; -4.082 ; ram:U2|RW~2035 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 5.348      ;
; -4.076 ; ram:U2|RW~336  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.296      ; 5.367      ;
; -4.076 ; ram:U2|RW~947  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 5.342      ;
; -4.074 ; ram:U2|RW~1588 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.298      ; 5.367      ;
; -4.074 ; ram:U2|RW~433  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 5.361      ;
; -4.074 ; ram:U2|RW~570  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.277      ; 5.346      ;
; -4.068 ; ram:U2|RW~93   ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.266      ; 5.329      ;
; -4.067 ; ram:U2|RW~893  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.258      ; 5.320      ;
; -4.066 ; ram:U2|RW~427  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 5.348      ;
; -4.066 ; ram:U2|RW~653  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.268      ; 5.329      ;
; -4.062 ; ram:U2|RW~416  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 5.351      ;
; -4.057 ; ram:U2|RW~1987 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.272      ; 5.324      ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                            ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; 1.509 ; ram:U2|RW~1242 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 2.098      ;
; 1.617 ; ram:U2|RW~2055 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 2.227      ;
; 1.633 ; ram:U2|RW~2039 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 2.243      ;
; 1.773 ; ram:U2|RW~2049 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.430      ; 2.360      ;
; 1.801 ; ram:U2|RW~218  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 2.390      ;
; 1.802 ; ram:U2|RW~892  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.429      ; 2.388      ;
; 1.808 ; ram:U2|RW~1381 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.415      ; 2.380      ;
; 1.822 ; ram:U2|RW~504  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.429      ; 2.408      ;
; 1.823 ; ram:U2|RW~2040 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.452      ; 2.432      ;
; 1.839 ; ram:U2|RW~376  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.429      ; 2.425      ;
; 1.900 ; ram:U2|RW~1783 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.430      ; 2.487      ;
; 1.900 ; ram:U2|RW~1482 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.426      ; 2.483      ;
; 1.913 ; ram:U2|RW~1163 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.456      ; 2.526      ;
; 1.920 ; ram:U2|RW~422  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.426      ; 2.503      ;
; 1.936 ; ram:U2|RW~1934 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.423      ; 2.516      ;
; 1.952 ; ram:U2|RW~1277 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.430      ; 2.539      ;
; 1.956 ; ram:U2|RW~2030 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 2.204      ;
; 1.971 ; ram:U2|RW~132  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.433      ; 2.561      ;
; 1.996 ; ram:U2|RW~1020 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.429      ; 2.582      ;
; 2.004 ; ram:U2|RW~1466 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.426      ; 2.587      ;
; 2.009 ; ram:U2|RW~636  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.440      ; 2.606      ;
; 2.009 ; ram:U2|RW~430  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.426      ; 2.592      ;
; 2.015 ; ram:U2|RW~1933 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.420      ; 2.592      ;
; 2.025 ; ram:U2|RW~1691 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.422      ; 2.604      ;
; 2.027 ; ram:U2|RW~1863 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 2.637      ;
; 2.027 ; ram:U2|RW~1931 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.440      ; 2.624      ;
; 2.035 ; ram:U2|RW~1796 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.449      ; 2.641      ;
; 2.051 ; ram:U2|RW~1784 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.429      ; 2.637      ;
; 2.056 ; ram:U2|RW~471  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.430      ; 2.643      ;
; 2.062 ; ram:U2|RW~1881 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.117      ; 2.336      ;
; 2.079 ; ram:U2|RW~2011 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.423      ; 2.659      ;
; 2.087 ; ram:U2|RW~1997 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.420      ; 2.664      ;
; 2.094 ; ram:U2|RW~188  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.430      ; 2.681      ;
; 2.098 ; ram:U2|RW~1261 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.419      ; 2.674      ;
; 2.107 ; ram:U2|RW~1149 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 2.696      ;
; 2.109 ; ram:U2|RW~2058 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 2.351      ;
; 2.115 ; ram:U2|RW~1570 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.426      ; 2.698      ;
; 2.121 ; ram:U2|RW~1036 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 2.384      ;
; 2.123 ; ram:U2|RW~438  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.411      ; 2.691      ;
; 2.129 ; ram:U2|RW~956  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 2.718      ;
; 2.132 ; ram:U2|RW~1978 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.435      ; 2.724      ;
; 2.134 ; ram:U2|RW~699  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 2.397      ;
; 2.134 ; ram:U2|RW~446  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.422      ; 2.713      ;
; 2.135 ; ram:U2|RW~1611 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 2.383      ;
; 2.137 ; ram:U2|RW~1638 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.425      ; 2.719      ;
; 2.141 ; ram:U2|RW~1991 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.454      ; 2.752      ;
; 2.145 ; ram:U2|RW~140  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 2.736      ;
; 2.147 ; ram:U2|RW~1669 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.419      ; 2.723      ;
; 2.149 ; ram:U2|RW~1641 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.093      ; 2.399      ;
; 2.152 ; ram:U2|RW~1462 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.412      ; 2.721      ;
; 2.162 ; ram:U2|RW~1274 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.438      ; 2.757      ;
; 2.175 ; ram:U2|RW~1989 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.420      ; 2.752      ;
; 2.179 ; ram:U2|RW~1091 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.451      ; 2.787      ;
; 2.180 ; ram:U2|RW~700  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.440      ; 2.777      ;
; 2.184 ; ram:U2|RW~1657 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.428      ; 2.769      ;
; 2.186 ; ram:U2|RW~1269 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.430      ; 2.773      ;
; 2.191 ; ram:U2|RW~2056 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.452      ; 2.800      ;
; 2.193 ; ram:U2|RW~903  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.451      ; 2.801      ;
; 2.196 ; ram:U2|RW~740  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.437      ; 2.790      ;
; 2.196 ; ram:U2|RW~964  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.438      ; 2.791      ;
; 2.209 ; ram:U2|RW~1293 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.419      ; 2.785      ;
; 2.212 ; ram:U2|RW~1912 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 2.822      ;
; 2.215 ; ram:U2|RW~643  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.426      ; 2.798      ;
; 2.215 ; ram:U2|RW~1857 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.430      ; 2.802      ;
; 2.217 ; ram:U2|RW~1956 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.437      ; 2.811      ;
; 2.219 ; ram:U2|RW~1133 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 2.812      ;
; 2.229 ; ram:U2|RW~2041 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.444      ; 2.830      ;
; 2.230 ; ram:U2|RW~843  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.440      ; 2.827      ;
; 2.231 ; ram:U2|RW~1023 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.430      ; 2.818      ;
; 2.238 ; ram:U2|RW~1949 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.423      ; 2.818      ;
; 2.239 ; ram:U2|RW~1958 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 2.458      ;
; 2.242 ; ram:U2|RW~196  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.430      ; 2.829      ;
; 2.245 ; ram:U2|RW~1372 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.435      ; 2.837      ;
; 2.245 ; ram:U2|RW~1994 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.428      ; 2.830      ;
; 2.248 ; ram:U2|RW~1518 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.410      ; 2.815      ;
; 2.250 ; ram:U2|RW~1673 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.440      ; 2.847      ;
; 2.253 ; ram:U2|RW~727  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.438      ; 2.848      ;
; 2.256 ; ram:U2|RW~934  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.419      ; 2.832      ;
; 2.257 ; ram:U2|RW~865  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 2.850      ;
; 2.257 ; ram:U2|RW~911  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.433      ; 2.847      ;
; 2.258 ; ram:U2|RW~696  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.437      ; 2.852      ;
; 2.258 ; ram:U2|RW~1867 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.440      ; 2.855      ;
; 2.263 ; ram:U2|RW~1390 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.428      ; 2.848      ;
; 2.264 ; ram:U2|RW~1654 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.418      ; 2.839      ;
; 2.265 ; ram:U2|RW~1944 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.459      ; 2.881      ;
; 2.268 ; ram:U2|RW~1722 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.426      ; 2.851      ;
; 2.268 ; ram:U2|RW~1735 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.452      ; 2.877      ;
; 2.282 ; ram:U2|RW~520  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 2.871      ;
; 2.284 ; ram:U2|RW~1032 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.438      ; 2.879      ;
; 2.284 ; ram:U2|RW~1656 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.429      ; 2.870      ;
; 2.297 ; ram:U2|RW~1706 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.423      ; 2.877      ;
; 2.301 ; ram:U2|RW~1861 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.419      ; 2.877      ;
; 2.304 ; ram:U2|RW~966  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.427      ; 2.888      ;
; 2.306 ; ram:U2|RW~511  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.437      ; 2.900      ;
; 2.308 ; ram:U2|RW~1019 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.416      ; 2.881      ;
; 2.311 ; ram:U2|RW~1854 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.408      ; 2.876      ;
; 2.312 ; ram:U2|RW~524  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 2.905      ;
; 2.315 ; ram:U2|RW~711  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.438      ; 2.910      ;
; 2.316 ; ram:U2|RW~1769 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.449      ; 2.922      ;
; 2.319 ; ram:U2|RW~971  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.439      ; 2.915      ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                   ;
+--------+--------------+----------------+------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+----------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~100             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1000            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1001            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1002            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1003            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1004            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1005            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1006            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1007            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1008            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1009            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~101             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1010            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1011            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1012            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1013            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1014            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1015            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1016            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1017            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1018            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1019            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~102             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1020            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1021            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1022            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1023            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1024            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1025            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1026            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1027            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1028            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1029            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~103             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1030            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1031            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1032            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1033            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1034            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1035            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1036            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1037            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1038            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1039            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~104             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1040            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1041            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1042            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1043            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1044            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1045            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1046            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1047            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1048            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1049            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~105             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1050            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1051            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1052            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1053            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1054            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1055            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1056            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1057            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1058            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1059            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~106             ;
+--------+--------------+----------------+------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; CLOCK_50   ; 11.197 ; 11.630 ; Rise       ; CLOCK_50        ;
;  address[0] ; CLOCK_50   ; 8.688  ; 9.042  ; Rise       ; CLOCK_50        ;
;  address[1] ; CLOCK_50   ; 8.051  ; 8.825  ; Rise       ; CLOCK_50        ;
;  address[2] ; CLOCK_50   ; 7.981  ; 8.719  ; Rise       ; CLOCK_50        ;
;  address[3] ; CLOCK_50   ; 7.769  ; 8.185  ; Rise       ; CLOCK_50        ;
;  address[4] ; CLOCK_50   ; 9.482  ; 9.872  ; Rise       ; CLOCK_50        ;
;  address[5] ; CLOCK_50   ; 9.076  ; 9.205  ; Rise       ; CLOCK_50        ;
;  address[6] ; CLOCK_50   ; 11.197 ; 11.630 ; Rise       ; CLOCK_50        ;
;  address[7] ; CLOCK_50   ; 9.106  ; 9.295  ; Rise       ; CLOCK_50        ;
; data_in[*]  ; CLOCK_50   ; 4.191  ; 4.863  ; Rise       ; CLOCK_50        ;
;  data_in[0] ; CLOCK_50   ; 3.471  ; 4.082  ; Rise       ; CLOCK_50        ;
;  data_in[1] ; CLOCK_50   ; 3.793  ; 4.315  ; Rise       ; CLOCK_50        ;
;  data_in[2] ; CLOCK_50   ; 4.068  ; 4.752  ; Rise       ; CLOCK_50        ;
;  data_in[3] ; CLOCK_50   ; 4.191  ; 4.846  ; Rise       ; CLOCK_50        ;
;  data_in[4] ; CLOCK_50   ; 3.196  ; 3.792  ; Rise       ; CLOCK_50        ;
;  data_in[5] ; CLOCK_50   ; 3.851  ; 4.455  ; Rise       ; CLOCK_50        ;
;  data_in[6] ; CLOCK_50   ; 4.168  ; 4.863  ; Rise       ; CLOCK_50        ;
;  data_in[7] ; CLOCK_50   ; 3.954  ; 4.576  ; Rise       ; CLOCK_50        ;
; writen      ; CLOCK_50   ; 5.914  ; 6.653  ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; CLOCK_50   ; 0.316  ; 0.194  ; Rise       ; CLOCK_50        ;
;  address[0] ; CLOCK_50   ; -1.365 ; -1.908 ; Rise       ; CLOCK_50        ;
;  address[1] ; CLOCK_50   ; -1.391 ; -1.817 ; Rise       ; CLOCK_50        ;
;  address[2] ; CLOCK_50   ; -1.435 ; -1.866 ; Rise       ; CLOCK_50        ;
;  address[3] ; CLOCK_50   ; -1.375 ; -1.857 ; Rise       ; CLOCK_50        ;
;  address[4] ; CLOCK_50   ; -1.605 ; -2.060 ; Rise       ; CLOCK_50        ;
;  address[5] ; CLOCK_50   ; 0.316  ; 0.194  ; Rise       ; CLOCK_50        ;
;  address[6] ; CLOCK_50   ; -1.467 ; -1.889 ; Rise       ; CLOCK_50        ;
;  address[7] ; CLOCK_50   ; -0.422 ; -0.491 ; Rise       ; CLOCK_50        ;
; data_in[*]  ; CLOCK_50   ; -0.922 ; -1.326 ; Rise       ; CLOCK_50        ;
;  data_in[0] ; CLOCK_50   ; -0.922 ; -1.327 ; Rise       ; CLOCK_50        ;
;  data_in[1] ; CLOCK_50   ; -0.957 ; -1.371 ; Rise       ; CLOCK_50        ;
;  data_in[2] ; CLOCK_50   ; -0.935 ; -1.340 ; Rise       ; CLOCK_50        ;
;  data_in[3] ; CLOCK_50   ; -0.927 ; -1.326 ; Rise       ; CLOCK_50        ;
;  data_in[4] ; CLOCK_50   ; -1.098 ; -1.530 ; Rise       ; CLOCK_50        ;
;  data_in[5] ; CLOCK_50   ; -1.235 ; -1.706 ; Rise       ; CLOCK_50        ;
;  data_in[6] ; CLOCK_50   ; -0.946 ; -1.340 ; Rise       ; CLOCK_50        ;
;  data_in[7] ; CLOCK_50   ; -1.125 ; -1.524 ; Rise       ; CLOCK_50        ;
; writen      ; CLOCK_50   ; -2.067 ; -2.530 ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------------+------------+-------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+--------+------------+-----------------+
; data_out[*]     ; CLOCK_50   ; 9.955 ; 10.110 ; Rise       ; CLOCK_50        ;
;  data_out[0]    ; CLOCK_50   ; 7.664 ; 7.743  ; Rise       ; CLOCK_50        ;
;  data_out[1]    ; CLOCK_50   ; 7.616 ; 7.686  ; Rise       ; CLOCK_50        ;
;  data_out[2]    ; CLOCK_50   ; 7.075 ; 7.127  ; Rise       ; CLOCK_50        ;
;  data_out[3]    ; CLOCK_50   ; 7.358 ; 7.374  ; Rise       ; CLOCK_50        ;
;  data_out[4]    ; CLOCK_50   ; 7.628 ; 7.683  ; Rise       ; CLOCK_50        ;
;  data_out[5]    ; CLOCK_50   ; 7.400 ; 7.404  ; Rise       ; CLOCK_50        ;
;  data_out[6]    ; CLOCK_50   ; 9.955 ; 10.110 ; Rise       ; CLOCK_50        ;
;  data_out[7]    ; CLOCK_50   ; 8.007 ; 8.028  ; Rise       ; CLOCK_50        ;
; port_out_00[*]  ; CLOCK_50   ; 5.657 ; 5.613  ; Rise       ; CLOCK_50        ;
;  port_out_00[0] ; CLOCK_50   ; 5.186 ; 5.164  ; Rise       ; CLOCK_50        ;
;  port_out_00[1] ; CLOCK_50   ; 5.231 ; 5.209  ; Rise       ; CLOCK_50        ;
;  port_out_00[2] ; CLOCK_50   ; 5.434 ; 5.409  ; Rise       ; CLOCK_50        ;
;  port_out_00[3] ; CLOCK_50   ; 5.265 ; 5.239  ; Rise       ; CLOCK_50        ;
;  port_out_00[4] ; CLOCK_50   ; 5.477 ; 5.453  ; Rise       ; CLOCK_50        ;
;  port_out_00[5] ; CLOCK_50   ; 5.233 ; 5.213  ; Rise       ; CLOCK_50        ;
;  port_out_00[6] ; CLOCK_50   ; 5.465 ; 5.432  ; Rise       ; CLOCK_50        ;
;  port_out_00[7] ; CLOCK_50   ; 5.657 ; 5.613  ; Rise       ; CLOCK_50        ;
; port_out_01[*]  ; CLOCK_50   ; 6.746 ; 6.831  ; Rise       ; CLOCK_50        ;
;  port_out_01[0] ; CLOCK_50   ; 5.690 ; 5.638  ; Rise       ; CLOCK_50        ;
;  port_out_01[1] ; CLOCK_50   ; 5.429 ; 5.387  ; Rise       ; CLOCK_50        ;
;  port_out_01[2] ; CLOCK_50   ; 6.746 ; 6.831  ; Rise       ; CLOCK_50        ;
;  port_out_01[3] ; CLOCK_50   ; 5.228 ; 5.209  ; Rise       ; CLOCK_50        ;
;  port_out_01[4] ; CLOCK_50   ; 5.422 ; 5.394  ; Rise       ; CLOCK_50        ;
;  port_out_01[5] ; CLOCK_50   ; 5.434 ; 5.410  ; Rise       ; CLOCK_50        ;
;  port_out_01[6] ; CLOCK_50   ; 5.604 ; 5.564  ; Rise       ; CLOCK_50        ;
;  port_out_01[7] ; CLOCK_50   ; 5.304 ; 5.293  ; Rise       ; CLOCK_50        ;
; port_out_02[*]  ; CLOCK_50   ; 6.958 ; 7.034  ; Rise       ; CLOCK_50        ;
;  port_out_02[0] ; CLOCK_50   ; 5.420 ; 5.390  ; Rise       ; CLOCK_50        ;
;  port_out_02[1] ; CLOCK_50   ; 5.475 ; 5.450  ; Rise       ; CLOCK_50        ;
;  port_out_02[2] ; CLOCK_50   ; 5.612 ; 5.571  ; Rise       ; CLOCK_50        ;
;  port_out_02[3] ; CLOCK_50   ; 5.773 ; 5.797  ; Rise       ; CLOCK_50        ;
;  port_out_02[4] ; CLOCK_50   ; 5.406 ; 5.363  ; Rise       ; CLOCK_50        ;
;  port_out_02[5] ; CLOCK_50   ; 6.958 ; 7.034  ; Rise       ; CLOCK_50        ;
;  port_out_02[6] ; CLOCK_50   ; 5.264 ; 5.246  ; Rise       ; CLOCK_50        ;
;  port_out_02[7] ; CLOCK_50   ; 6.286 ; 6.340  ; Rise       ; CLOCK_50        ;
; port_out_03[*]  ; CLOCK_50   ; 6.230 ; 6.300  ; Rise       ; CLOCK_50        ;
;  port_out_03[0] ; CLOCK_50   ; 5.640 ; 5.673  ; Rise       ; CLOCK_50        ;
;  port_out_03[1] ; CLOCK_50   ; 6.230 ; 6.300  ; Rise       ; CLOCK_50        ;
;  port_out_03[2] ; CLOCK_50   ; 5.448 ; 5.415  ; Rise       ; CLOCK_50        ;
;  port_out_03[3] ; CLOCK_50   ; 5.786 ; 5.796  ; Rise       ; CLOCK_50        ;
;  port_out_03[4] ; CLOCK_50   ; 5.785 ; 5.796  ; Rise       ; CLOCK_50        ;
;  port_out_03[5] ; CLOCK_50   ; 5.607 ; 5.569  ; Rise       ; CLOCK_50        ;
;  port_out_03[6] ; CLOCK_50   ; 5.255 ; 5.240  ; Rise       ; CLOCK_50        ;
;  port_out_03[7] ; CLOCK_50   ; 5.631 ; 5.607  ; Rise       ; CLOCK_50        ;
+-----------------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; CLOCK_50   ; 5.413 ; 5.402 ; Rise       ; CLOCK_50        ;
;  data_out[0]    ; CLOCK_50   ; 7.468 ; 7.543 ; Rise       ; CLOCK_50        ;
;  data_out[1]    ; CLOCK_50   ; 5.857 ; 5.904 ; Rise       ; CLOCK_50        ;
;  data_out[2]    ; CLOCK_50   ; 6.235 ; 6.224 ; Rise       ; CLOCK_50        ;
;  data_out[3]    ; CLOCK_50   ; 6.356 ; 6.355 ; Rise       ; CLOCK_50        ;
;  data_out[4]    ; CLOCK_50   ; 5.413 ; 5.402 ; Rise       ; CLOCK_50        ;
;  data_out[5]    ; CLOCK_50   ; 6.626 ; 6.612 ; Rise       ; CLOCK_50        ;
;  data_out[6]    ; CLOCK_50   ; 6.532 ; 6.546 ; Rise       ; CLOCK_50        ;
;  data_out[7]    ; CLOCK_50   ; 7.476 ; 7.494 ; Rise       ; CLOCK_50        ;
; port_out_00[*]  ; CLOCK_50   ; 5.084 ; 5.059 ; Rise       ; CLOCK_50        ;
;  port_out_00[0] ; CLOCK_50   ; 5.084 ; 5.059 ; Rise       ; CLOCK_50        ;
;  port_out_00[1] ; CLOCK_50   ; 5.128 ; 5.105 ; Rise       ; CLOCK_50        ;
;  port_out_00[2] ; CLOCK_50   ; 5.321 ; 5.295 ; Rise       ; CLOCK_50        ;
;  port_out_00[3] ; CLOCK_50   ; 5.160 ; 5.133 ; Rise       ; CLOCK_50        ;
;  port_out_00[4] ; CLOCK_50   ; 5.364 ; 5.339 ; Rise       ; CLOCK_50        ;
;  port_out_00[5] ; CLOCK_50   ; 5.130 ; 5.108 ; Rise       ; CLOCK_50        ;
;  port_out_00[6] ; CLOCK_50   ; 5.351 ; 5.317 ; Rise       ; CLOCK_50        ;
;  port_out_00[7] ; CLOCK_50   ; 5.535 ; 5.492 ; Rise       ; CLOCK_50        ;
; port_out_01[*]  ; CLOCK_50   ; 5.125 ; 5.104 ; Rise       ; CLOCK_50        ;
;  port_out_01[0] ; CLOCK_50   ; 5.568 ; 5.517 ; Rise       ; CLOCK_50        ;
;  port_out_01[1] ; CLOCK_50   ; 5.316 ; 5.274 ; Rise       ; CLOCK_50        ;
;  port_out_01[2] ; CLOCK_50   ; 6.632 ; 6.717 ; Rise       ; CLOCK_50        ;
;  port_out_01[3] ; CLOCK_50   ; 5.125 ; 5.104 ; Rise       ; CLOCK_50        ;
;  port_out_01[4] ; CLOCK_50   ; 5.310 ; 5.280 ; Rise       ; CLOCK_50        ;
;  port_out_01[5] ; CLOCK_50   ; 5.322 ; 5.296 ; Rise       ; CLOCK_50        ;
;  port_out_01[6] ; CLOCK_50   ; 5.485 ; 5.445 ; Rise       ; CLOCK_50        ;
;  port_out_01[7] ; CLOCK_50   ; 5.196 ; 5.183 ; Rise       ; CLOCK_50        ;
; port_out_02[*]  ; CLOCK_50   ; 5.157 ; 5.138 ; Rise       ; CLOCK_50        ;
;  port_out_02[0] ; CLOCK_50   ; 5.307 ; 5.277 ; Rise       ; CLOCK_50        ;
;  port_out_02[1] ; CLOCK_50   ; 5.362 ; 5.336 ; Rise       ; CLOCK_50        ;
;  port_out_02[2] ; CLOCK_50   ; 5.492 ; 5.451 ; Rise       ; CLOCK_50        ;
;  port_out_02[3] ; CLOCK_50   ; 5.652 ; 5.675 ; Rise       ; CLOCK_50        ;
;  port_out_02[4] ; CLOCK_50   ; 5.294 ; 5.250 ; Rise       ; CLOCK_50        ;
;  port_out_02[5] ; CLOCK_50   ; 6.836 ; 6.912 ; Rise       ; CLOCK_50        ;
;  port_out_02[6] ; CLOCK_50   ; 5.157 ; 5.138 ; Rise       ; CLOCK_50        ;
;  port_out_02[7] ; CLOCK_50   ; 6.146 ; 6.198 ; Rise       ; CLOCK_50        ;
; port_out_03[*]  ; CLOCK_50   ; 5.149 ; 5.133 ; Rise       ; CLOCK_50        ;
;  port_out_03[0] ; CLOCK_50   ; 5.525 ; 5.555 ; Rise       ; CLOCK_50        ;
;  port_out_03[1] ; CLOCK_50   ; 6.092 ; 6.158 ; Rise       ; CLOCK_50        ;
;  port_out_03[2] ; CLOCK_50   ; 5.334 ; 5.300 ; Rise       ; CLOCK_50        ;
;  port_out_03[3] ; CLOCK_50   ; 5.664 ; 5.673 ; Rise       ; CLOCK_50        ;
;  port_out_03[4] ; CLOCK_50   ; 5.663 ; 5.673 ; Rise       ; CLOCK_50        ;
;  port_out_03[5] ; CLOCK_50   ; 5.486 ; 5.448 ; Rise       ; CLOCK_50        ;
;  port_out_03[6] ; CLOCK_50   ; 5.149 ; 5.133 ; Rise       ; CLOCK_50        ;
;  port_out_03[7] ; CLOCK_50   ; 5.511 ; 5.486 ; Rise       ; CLOCK_50        ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 9.708  ; 9.776  ; 10.130 ; 10.198 ;
; address[0]    ; data_out[1] ; 10.511 ; 10.522 ; 11.025 ; 11.036 ;
; address[0]    ; data_out[2] ; 10.796 ; 10.750 ; 11.290 ; 11.244 ;
; address[0]    ; data_out[3] ; 10.297 ; 10.249 ; 10.776 ; 10.731 ;
; address[0]    ; data_out[4] ; 11.408 ; 11.454 ; 11.874 ; 11.920 ;
; address[0]    ; data_out[5] ; 10.470 ; 10.506 ; 10.927 ; 10.941 ;
; address[0]    ; data_out[6] ; 11.741 ; 11.688 ; 12.207 ; 12.154 ;
; address[0]    ; data_out[7] ; 10.409 ; 10.427 ; 10.878 ; 10.896 ;
; address[1]    ; data_out[0] ; 11.303 ; 11.371 ; 11.925 ; 11.993 ;
; address[1]    ; data_out[1] ; 11.013 ; 10.991 ; 11.565 ; 11.576 ;
; address[1]    ; data_out[2] ; 11.120 ; 11.074 ; 11.651 ; 11.605 ;
; address[1]    ; data_out[3] ; 11.509 ; 11.494 ; 12.090 ; 12.042 ;
; address[1]    ; data_out[4] ; 11.078 ; 11.124 ; 11.657 ; 11.703 ;
; address[1]    ; data_out[5] ; 11.465 ; 11.468 ; 12.036 ; 12.072 ;
; address[1]    ; data_out[6] ; 11.411 ; 11.358 ; 11.989 ; 11.936 ;
; address[1]    ; data_out[7] ; 10.760 ; 10.778 ; 11.334 ; 11.352 ;
; address[2]    ; data_out[0] ;        ; 9.909  ; 10.413 ;        ;
; address[2]    ; data_out[1] ; 12.492 ; 12.493 ; 13.065 ; 13.076 ;
; address[2]    ; data_out[2] ; 12.767 ; 12.721 ; 13.330 ; 13.284 ;
; address[2]    ; data_out[3] ; 12.747 ; 12.732 ; 13.291 ; 13.243 ;
; address[2]    ; data_out[4] ; 13.379 ; 13.425 ; 13.914 ; 13.960 ;
; address[2]    ; data_out[5] ; 12.856 ; 12.852 ; 13.378 ; 13.383 ;
; address[2]    ; data_out[6] ; 13.712 ; 13.659 ; 14.247 ; 14.194 ;
; address[2]    ; data_out[7] ; 12.654 ; 12.737 ; 13.183 ; 13.186 ;
; address[3]    ; data_out[0] ;        ; 9.716  ; 10.166 ;        ;
; address[3]    ; data_out[1] ; 12.299 ; 12.300 ; 12.818 ; 12.829 ;
; address[3]    ; data_out[2] ; 12.574 ; 12.528 ; 13.083 ; 13.037 ;
; address[3]    ; data_out[3] ; 12.554 ; 12.539 ; 13.044 ; 12.996 ;
; address[3]    ; data_out[4] ; 13.186 ; 13.232 ; 13.667 ; 13.713 ;
; address[3]    ; data_out[5] ; 12.663 ; 12.659 ; 13.131 ; 13.136 ;
; address[3]    ; data_out[6] ; 13.519 ; 13.466 ; 14.000 ; 13.947 ;
; address[3]    ; data_out[7] ; 12.461 ; 12.544 ; 12.936 ; 12.939 ;
; address[4]    ; data_out[0] ; 8.195  ;        ;        ; 8.810  ;
; address[4]    ; data_out[1] ; 11.305 ; 11.339 ; 12.068 ; 12.032 ;
; address[4]    ; data_out[2] ; 11.437 ; 11.436 ; 12.206 ; 12.104 ;
; address[4]    ; data_out[3] ; 11.437 ; 11.445 ; 12.203 ; 12.141 ;
; address[4]    ; data_out[4] ; 11.752 ; 11.798 ; 12.433 ; 12.531 ;
; address[4]    ; data_out[5] ; 11.743 ; 11.748 ; 12.432 ; 12.428 ;
; address[4]    ; data_out[6] ; 12.080 ; 12.014 ; 12.730 ; 12.738 ;
; address[4]    ; data_out[7] ; 11.548 ; 11.551 ; 12.230 ; 12.313 ;
; address[5]    ; data_out[0] ; 7.546  ; 7.138  ; 7.166  ; 7.721  ;
; address[5]    ; data_out[1] ; 10.198 ; 10.209 ; 10.304 ; 10.305 ;
; address[5]    ; data_out[2] ; 10.463 ; 10.417 ; 10.579 ; 10.533 ;
; address[5]    ; data_out[3] ; 10.424 ; 10.376 ; 10.559 ; 10.544 ;
; address[5]    ; data_out[4] ; 11.047 ; 11.093 ; 11.191 ; 11.237 ;
; address[5]    ; data_out[5] ; 10.511 ; 10.516 ; 10.668 ; 10.664 ;
; address[5]    ; data_out[6] ; 11.380 ; 11.327 ; 11.524 ; 11.471 ;
; address[5]    ; data_out[7] ; 10.316 ; 10.319 ; 10.466 ; 10.549 ;
; address[6]    ; data_out[0] ; 10.729 ; 10.690 ; 11.250 ; 11.324 ;
; address[6]    ; data_out[1] ; 13.007 ; 13.018 ; 13.648 ; 13.649 ;
; address[6]    ; data_out[2] ; 13.272 ; 13.226 ; 13.923 ; 13.877 ;
; address[6]    ; data_out[3] ; 13.233 ; 13.185 ; 13.903 ; 13.888 ;
; address[6]    ; data_out[4] ; 13.856 ; 13.902 ; 14.535 ; 14.581 ;
; address[6]    ; data_out[5] ; 13.320 ; 13.325 ; 14.012 ; 14.008 ;
; address[6]    ; data_out[6] ; 14.189 ; 14.136 ; 14.868 ; 14.815 ;
; address[6]    ; data_out[7] ; 13.125 ; 13.128 ; 13.810 ; 13.893 ;
; address[7]    ; data_out[0] ; 8.726  ; 8.800  ; 8.827  ; 8.788  ;
; address[7]    ; data_out[1] ; 9.504  ; 9.479  ; 9.523  ; 9.486  ;
; address[7]    ; data_out[2] ; 9.733  ; 9.687  ; 9.760  ; 9.714  ;
; address[7]    ; data_out[3] ; 9.691  ; 9.714  ; 9.800  ; 9.694  ;
; address[7]    ; data_out[4] ; 11.092 ; 11.061 ; 11.219 ; 11.262 ;
; address[7]    ; data_out[5] ; 10.414 ; 10.351 ; 10.479 ; 10.449 ;
; address[7]    ; data_out[6] ; 10.667 ; 10.615 ; 10.718 ; 10.698 ;
; address[7]    ; data_out[7] ; 10.045 ; 10.004 ; 10.131 ; 10.123 ;
; port_in_00[0] ; data_out[0] ; 7.722  ;        ;        ; 8.246  ;
; port_in_00[1] ; data_out[1] ; 7.482  ; 7.460  ; 7.896  ; 7.907  ;
; port_in_00[2] ; data_out[2] ; 7.740  ; 7.715  ; 8.184  ; 8.138  ;
; port_in_00[3] ; data_out[3] ; 8.251  ; 8.203  ; 8.677  ; 8.662  ;
; port_in_00[4] ; data_out[4] ; 8.828  ; 8.883  ; 9.231  ; 9.277  ;
; port_in_00[5] ; data_out[5] ; 8.044  ; 8.047  ; 8.486  ; 8.522  ;
; port_in_00[6] ; data_out[6] ; 9.295  ; 9.251  ; 9.701  ; 9.648  ;
; port_in_00[7] ; data_out[7] ; 8.515  ; 8.542  ; 9.001  ; 9.019  ;
; port_in_01[0] ; data_out[0] ; 7.962  ;        ;        ; 8.430  ;
; port_in_01[1] ; data_out[1] ; 8.512  ; 8.490  ; 9.018  ; 9.029  ;
; port_in_01[2] ; data_out[2] ; 7.949  ; 7.924  ; 8.401  ; 8.355  ;
; port_in_01[3] ; data_out[3] ; 8.157  ; 8.109  ; 8.560  ; 8.545  ;
; port_in_01[4] ; data_out[4] ; 9.036  ; 9.091  ; 9.444  ; 9.490  ;
; port_in_01[5] ; data_out[5] ; 7.924  ; 7.927  ; 8.334  ; 8.370  ;
; port_in_01[6] ; data_out[6] ; 9.373  ; 9.329  ; 9.779  ; 9.726  ;
; port_in_01[7] ; data_out[7] ; 8.512  ; 8.539  ; 9.007  ; 9.025  ;
; port_in_02[0] ; data_out[0] ; 9.363  ; 9.398  ; 9.818  ; 9.886  ;
; port_in_02[1] ; data_out[1] ; 7.283  ;        ;        ; 7.730  ;
; port_in_02[2] ; data_out[2] ; 7.408  ;        ;        ; 7.767  ;
; port_in_02[3] ; data_out[3] ; 7.449  ;        ;        ; 7.867  ;
; port_in_02[4] ; data_out[4] ; 8.599  ;        ;        ; 9.117  ;
; port_in_02[5] ; data_out[5] ; 8.227  ;        ;        ; 8.667  ;
; port_in_02[6] ; data_out[6] ; 8.628  ;        ;        ; 9.050  ;
; port_in_02[7] ; data_out[7] ; 8.386  ;        ;        ; 8.864  ;
; port_in_03[0] ; data_out[0] ; 10.108 ; 10.143 ; 10.706 ; 10.774 ;
; port_in_03[1] ; data_out[1] ; 7.051  ;        ;        ; 7.443  ;
; port_in_03[2] ; data_out[2] ; 7.837  ;        ;        ; 8.270  ;
; port_in_03[3] ; data_out[3] ; 7.190  ;        ;        ; 7.550  ;
; port_in_03[4] ; data_out[4] ; 8.533  ;        ;        ; 9.042  ;
; port_in_03[5] ; data_out[5] ; 7.762  ;        ;        ; 8.206  ;
; port_in_03[6] ; data_out[6] ; 8.767  ;        ;        ; 9.143  ;
; port_in_03[7] ; data_out[7] ; 8.071  ;        ;        ; 8.516  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 9.392  ; 9.429  ; 9.813  ; 9.850  ;
; address[0]    ; data_out[1] ; 10.126 ; 10.133 ; 10.601 ; 10.580 ;
; address[0]    ; data_out[2] ; 10.348 ; 10.271 ; 10.763 ; 10.801 ;
; address[0]    ; data_out[3] ; 9.948  ; 9.930  ; 10.424 ; 10.405 ;
; address[0]    ; data_out[4] ; 10.913 ; 10.926 ; 11.351 ; 11.373 ;
; address[0]    ; data_out[5] ; 10.036 ; 10.062 ; 10.498 ; 10.496 ;
; address[0]    ; data_out[6] ; 11.292 ; 11.236 ; 11.728 ; 11.681 ;
; address[0]    ; data_out[7] ; 10.007 ; 10.024 ; 10.495 ; 10.512 ;
; address[1]    ; data_out[0] ; 8.485  ; 8.535  ; 9.081  ; 9.107  ;
; address[1]    ; data_out[1] ; 9.814  ; 9.817  ; 10.503 ; 10.476 ;
; address[1]    ; data_out[2] ; 9.918  ; 9.943  ; 10.656 ; 10.534 ;
; address[1]    ; data_out[3] ; 9.940  ; 9.918  ; 10.632 ; 10.580 ;
; address[1]    ; data_out[4] ; 10.185 ; 10.196 ; 10.798 ; 10.869 ;
; address[1]    ; data_out[5] ; 10.197 ; 10.194 ; 10.838 ; 10.826 ;
; address[1]    ; data_out[6] ; 10.561 ; 10.501 ; 11.176 ; 11.155 ;
; address[1]    ; data_out[7] ; 9.999  ; 10.000 ; 10.648 ; 10.692 ;
; address[2]    ; data_out[0] ;        ; 9.619  ; 10.110 ;        ;
; address[2]    ; data_out[1] ; 11.776 ; 11.783 ; 12.278 ; 12.257 ;
; address[2]    ; data_out[2] ; 11.838 ; 11.852 ; 12.351 ; 12.335 ;
; address[2]    ; data_out[3] ; 11.840 ; 11.822 ; 12.382 ; 12.363 ;
; address[2]    ; data_out[4] ; 11.826 ; 11.848 ; 12.384 ; 12.406 ;
; address[2]    ; data_out[5] ; 11.928 ; 11.954 ; 12.456 ; 12.454 ;
; address[2]    ; data_out[6] ; 12.202 ; 12.155 ; 12.761 ; 12.714 ;
; address[2]    ; data_out[7] ; 11.517 ; 11.525 ; 11.995 ; 12.012 ;
; address[3]    ; data_out[0] ;        ; 9.434  ; 9.872  ;        ;
; address[3]    ; data_out[1] ; 11.591 ; 11.598 ; 12.040 ; 12.019 ;
; address[3]    ; data_out[2] ; 11.653 ; 11.667 ; 12.113 ; 12.097 ;
; address[3]    ; data_out[3] ; 11.655 ; 11.637 ; 12.144 ; 12.125 ;
; address[3]    ; data_out[4] ; 11.641 ; 11.663 ; 12.146 ; 12.168 ;
; address[3]    ; data_out[5] ; 11.743 ; 11.769 ; 12.218 ; 12.216 ;
; address[3]    ; data_out[6] ; 12.017 ; 11.970 ; 12.523 ; 12.476 ;
; address[3]    ; data_out[7] ; 11.332 ; 11.340 ; 11.757 ; 11.774 ;
; address[4]    ; data_out[0] ; 7.973  ;        ;        ; 8.572  ;
; address[4]    ; data_out[1] ; 10.230 ; 10.209 ; 10.776 ; 10.783 ;
; address[4]    ; data_out[2] ; 10.351 ; 10.335 ; 10.982 ; 10.921 ;
; address[4]    ; data_out[3] ; 10.053 ; 10.034 ; 10.598 ; 10.580 ;
; address[4]    ; data_out[4] ; 10.384 ; 10.406 ; 10.970 ; 10.992 ;
; address[4]    ; data_out[5] ; 10.127 ; 10.125 ; 10.686 ; 10.712 ;
; address[4]    ; data_out[6] ; 10.761 ; 10.714 ; 11.346 ; 11.299 ;
; address[4]    ; data_out[7] ; 9.995  ; 10.012 ; 10.657 ; 10.669 ;
; address[5]    ; data_out[0] ; 6.990  ; 6.951  ; 6.990  ; 7.047  ;
; address[5]    ; data_out[1] ; 7.671  ; 7.610  ; 7.747  ; 7.695  ;
; address[5]    ; data_out[2] ; 7.730  ; 7.706  ; 7.787  ; 7.735  ;
; address[5]    ; data_out[3] ; 7.939  ; 7.833  ; 7.927  ; 7.946  ;
; address[5]    ; data_out[4] ; 9.243  ; 9.253  ; 9.214  ; 9.155  ;
; address[5]    ; data_out[5] ; 8.591  ; 8.560  ; 8.621  ; 8.559  ;
; address[5]    ; data_out[6] ; 8.819  ; 8.796  ; 8.864  ; 8.811  ;
; address[5]    ; data_out[7] ; 8.259  ; 8.249  ; 8.269  ; 8.228  ;
; address[6]    ; data_out[0] ; 10.046 ; 10.342 ; 10.899 ; 10.736 ;
; address[6]    ; data_out[1] ; 11.062 ; 11.001 ; 11.656 ; 11.604 ;
; address[6]    ; data_out[2] ; 11.121 ; 11.097 ; 11.696 ; 11.644 ;
; address[6]    ; data_out[3] ; 11.330 ; 11.224 ; 11.836 ; 11.855 ;
; address[6]    ; data_out[4] ; 12.320 ; 12.342 ; 12.943 ; 12.965 ;
; address[6]    ; data_out[5] ; 11.982 ; 11.951 ; 12.530 ; 12.468 ;
; address[6]    ; data_out[6] ; 12.210 ; 12.187 ; 12.773 ; 12.720 ;
; address[6]    ; data_out[7] ; 11.650 ; 11.640 ; 12.178 ; 12.137 ;
; address[7]    ; data_out[0] ; 6.675  ; 8.488  ; 8.496  ; 6.724  ;
; address[7]    ; data_out[1] ; 6.316  ; 5.886  ; 5.961  ; 6.320  ;
; address[7]    ; data_out[2] ; 5.644  ; 5.343  ; 5.412  ; 5.613  ;
; address[7]    ; data_out[3] ; 5.814  ; 5.517  ; 5.596  ; 5.770  ;
; address[7]    ; data_out[4] ; 5.926  ; 5.388  ; 5.489  ; 5.947  ;
; address[7]    ; data_out[5] ; 6.337  ; 6.040  ; 6.118  ; 6.304  ;
; address[7]    ; data_out[6] ; 6.871  ; 6.575  ; 6.651  ; 6.953  ;
; address[7]    ; data_out[7] ; 6.150  ; 5.903  ; 5.990  ; 6.181  ;
; port_in_00[0] ; data_out[0] ; 7.519  ;        ;        ; 8.030  ;
; port_in_00[1] ; data_out[1] ; 7.282  ; 7.261  ; 7.688  ; 7.695  ;
; port_in_00[2] ; data_out[2] ; 7.470  ; 7.508  ; 7.967  ; 7.854  ;
; port_in_00[3] ; data_out[3] ; 8.019  ; 7.973  ; 8.436  ; 8.418  ;
; port_in_00[4] ; data_out[4] ; 8.520  ; 8.542  ; 8.914  ; 8.927  ;
; port_in_00[5] ; data_out[5] ; 7.770  ; 7.768  ; 8.204  ; 8.230  ;
; port_in_00[6] ; data_out[6] ; 9.026  ; 8.979  ; 9.422  ; 9.366  ;
; port_in_00[7] ; data_out[7] ; 8.230  ; 8.247  ; 8.704  ; 8.712  ;
; port_in_01[0] ; data_out[0] ; 7.717  ;        ;        ; 8.172  ;
; port_in_01[1] ; data_out[1] ; 8.269  ; 8.248  ; 8.766  ; 8.773  ;
; port_in_01[2] ; data_out[2] ; 7.634  ; 7.672  ; 8.140  ; 8.027  ;
; port_in_01[3] ; data_out[3] ; 7.930  ; 7.884  ; 8.326  ; 8.308  ;
; port_in_01[4] ; data_out[4] ; 8.683  ; 8.705  ; 9.082  ; 9.095  ;
; port_in_01[5] ; data_out[5] ; 7.657  ; 7.655  ; 8.058  ; 8.084  ;
; port_in_01[6] ; data_out[6] ; 9.066  ; 9.019  ; 9.462  ; 9.406  ;
; port_in_01[7] ; data_out[7] ; 8.182  ; 8.199  ; 8.655  ; 8.663  ;
; port_in_02[0] ; data_out[0] ; 9.092  ; 9.129  ; 9.539  ; 9.604  ;
; port_in_02[1] ; data_out[1] ; 7.055  ;        ;        ; 7.488  ;
; port_in_02[2] ; data_out[2] ; 7.214  ;        ;        ; 7.563  ;
; port_in_02[3] ; data_out[3] ; 7.214  ;        ;        ; 7.618  ;
; port_in_02[4] ; data_out[4] ; 8.304  ;        ;        ; 8.775  ;
; port_in_02[5] ; data_out[5] ; 7.936  ;        ;        ; 8.348  ;
; port_in_02[6] ; data_out[6] ; 8.386  ;        ;        ; 8.793  ;
; port_in_02[7] ; data_out[7] ; 8.107  ;        ;        ; 8.559  ;
; port_in_03[0] ; data_out[0] ; 9.805  ; 9.842  ; 10.384 ; 10.449 ;
; port_in_03[1] ; data_out[1] ; 6.870  ;        ;        ; 7.251  ;
; port_in_03[2] ; data_out[2] ; 7.624  ;        ;        ; 8.045  ;
; port_in_03[3] ; data_out[3] ; 7.003  ;        ;        ; 7.353  ;
; port_in_03[4] ; data_out[4] ; 8.229  ;        ;        ; 8.685  ;
; port_in_03[5] ; data_out[5] ; 7.492  ;        ;        ; 7.906  ;
; port_in_03[6] ; data_out[6] ; 8.519  ;        ;        ; 8.883  ;
; port_in_03[7] ; data_out[7] ; 7.808  ;        ;        ; 8.232  ;
+---------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 190.4 MHz ; 190.4 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -4.252 ; -31.366        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 1.370 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -2098.000                    ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                             ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; -4.252 ; ram:U2|RW~928  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.272      ; 5.519      ;
; -4.241 ; ram:U2|RW~944  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.274      ; 5.510      ;
; -4.072 ; ram:U2|RW~1788 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.252      ; 5.319      ;
; -4.000 ; ram:U2|RW~890  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.239      ; 5.234      ;
; -3.993 ; ram:U2|RW~848  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.272      ; 5.260      ;
; -3.947 ; ram:U2|RW~143  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.268      ; 5.210      ;
; -3.945 ; ram:U2|RW~1080 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 5.195      ;
; -3.897 ; ram:U2|RW~1892 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.267      ; 5.159      ;
; -3.879 ; ram:U2|RW~1136 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.273      ; 5.147      ;
; -3.873 ; ram:U2|RW~1159 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.258      ; 5.126      ;
; -3.861 ; ram:U2|RW~1506 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.242      ; 5.098      ;
; -3.860 ; ram:U2|RW~800  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.277      ; 5.132      ;
; -3.817 ; ram:U2|RW~2005 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.262      ; 5.074      ;
; -3.802 ; ram:U2|RW~816  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.276      ; 5.073      ;
; -3.799 ; ram:U2|RW~1428 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.254      ; 5.048      ;
; -3.791 ; ram:U2|RW~461  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.247      ; 5.033      ;
; -3.789 ; ram:U2|RW~1264 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.258      ; 5.042      ;
; -3.781 ; ram:U2|RW~1894 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.237      ; 5.013      ;
; -3.771 ; ram:U2|RW~960  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.266      ; 5.032      ;
; -3.769 ; ram:U2|RW~399  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.257      ; 5.021      ;
; -3.766 ; ram:U2|RW~569  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 5.016      ;
; -3.765 ; ram:U2|RW~530  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.247      ; 5.007      ;
; -3.761 ; ram:U2|RW~135  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.267      ; 5.023      ;
; -3.758 ; ram:U2|RW~79   ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.285      ; 5.038      ;
; -3.756 ; ram:U2|RW~372  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.261      ; 5.012      ;
; -3.753 ; ram:U2|RW~1009 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.252      ; 5.000      ;
; -3.743 ; ram:U2|RW~1060 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.252      ; 4.990      ;
; -3.741 ; ram:U2|RW~1092 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.246      ; 4.982      ;
; -3.737 ; ram:U2|RW~770  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.244      ; 4.976      ;
; -3.736 ; ram:U2|RW~738  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.248      ; 4.979      ;
; -3.731 ; ram:U2|RW~315  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.253      ; 4.979      ;
; -3.728 ; ram:U2|RW~258  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.244      ; 4.967      ;
; -3.713 ; ram:U2|RW~1076 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.246      ; 4.954      ;
; -3.710 ; ram:U2|RW~1877 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.253      ; 4.958      ;
; -3.707 ; ram:U2|RW~1986 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 4.967      ;
; -3.707 ; ram:U2|RW~957  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.240      ; 4.942      ;
; -3.696 ; ram:U2|RW~320  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.268      ; 4.959      ;
; -3.695 ; ram:U2|RW~1592 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 4.961      ;
; -3.692 ; ram:U2|RW~897  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.249      ; 4.936      ;
; -3.686 ; ram:U2|RW~290  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.245      ; 4.926      ;
; -3.681 ; ram:U2|RW~853  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.253      ; 4.929      ;
; -3.681 ; ram:U2|RW~1800 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.281      ; 4.957      ;
; -3.680 ; ram:U2|RW~509  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.242      ; 4.917      ;
; -3.678 ; ram:U2|RW~1130 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.279      ; 4.952      ;
; -3.669 ; ram:U2|RW~1095 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.267      ; 4.931      ;
; -3.669 ; ram:U2|RW~1427 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.243      ; 4.907      ;
; -3.666 ; ram:U2|RW~116  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 4.925      ;
; -3.664 ; ram:U2|RW~411  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.237      ; 4.896      ;
; -3.663 ; ram:U2|RW~1241 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.245      ; 4.903      ;
; -3.662 ; ram:U2|RW~1984 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 4.920      ;
; -3.657 ; ram:U2|RW~728  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.268      ; 4.920      ;
; -3.653 ; ram:U2|RW~585  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.268      ; 4.916      ;
; -3.649 ; ram:U2|RW~1852 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.250      ; 4.894      ;
; -3.648 ; ram:U2|RW~379  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.253      ; 4.896      ;
; -3.647 ; ram:U2|RW~1761 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.261      ; 4.903      ;
; -3.645 ; ram:U2|RW~744  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.268      ; 4.908      ;
; -3.640 ; ram:U2|RW~1030 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.235      ; 4.870      ;
; -3.639 ; ram:U2|RW~2053 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.253      ; 4.887      ;
; -3.639 ; ram:U2|RW~1323 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.243      ; 4.877      ;
; -3.634 ; ram:U2|RW~72   ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.267      ; 4.896      ;
; -3.628 ; ram:U2|RW~1262 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.250      ; 4.873      ;
; -3.627 ; ram:U2|RW~2018 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.248      ; 4.870      ;
; -3.625 ; ram:U2|RW~518  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.228      ; 4.848      ;
; -3.621 ; ram:U2|RW~1380 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.247      ; 4.863      ;
; -3.618 ; ram:U2|RW~985  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 4.878      ;
; -3.618 ; ram:U2|RW~701  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.245      ; 4.858      ;
; -3.614 ; ram:U2|RW~1351 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 4.873      ;
; -3.614 ; ram:U2|RW~295  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 4.874      ;
; -3.612 ; ram:U2|RW~2035 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.238      ; 4.845      ;
; -3.609 ; ram:U2|RW~1919 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.258      ; 4.862      ;
; -3.608 ; ram:U2|RW~1418 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.275      ; 4.878      ;
; -3.606 ; ram:U2|RW~1330 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.256      ; 4.857      ;
; -3.605 ; ram:U2|RW~859  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.243      ; 4.843      ;
; -3.604 ; ram:U2|RW~1235 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.237      ; 4.836      ;
; -3.601 ; ram:U2|RW~1523 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.244      ; 4.840      ;
; -3.599 ; ram:U2|RW~785  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 4.857      ;
; -3.590 ; ram:U2|RW~570  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 4.840      ;
; -3.588 ; ram:U2|RW~1364 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.247      ; 4.830      ;
; -3.586 ; ram:U2|RW~366  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.233      ; 4.814      ;
; -3.585 ; ram:U2|RW~433  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.267      ; 4.847      ;
; -3.578 ; ram:U2|RW~1311 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.251      ; 4.824      ;
; -3.578 ; ram:U2|RW~93   ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.244      ; 4.817      ;
; -3.576 ; ram:U2|RW~336  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.269      ; 4.840      ;
; -3.575 ; ram:U2|RW~698  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.253      ; 4.823      ;
; -3.574 ; ram:U2|RW~416  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.267      ; 4.836      ;
; -3.570 ; ram:U2|RW~635  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.258      ; 4.823      ;
; -3.565 ; ram:U2|RW~1960 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.268      ; 4.828      ;
; -3.564 ; ram:U2|RW~898  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.259      ; 4.818      ;
; -3.564 ; ram:U2|RW~639  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.273      ; 4.832      ;
; -3.563 ; ram:U2|RW~427  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.257      ; 4.815      ;
; -3.562 ; ram:U2|RW~423  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.272      ; 4.829      ;
; -3.561 ; ram:U2|RW~1983 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 4.819      ;
; -3.558 ; ram:U2|RW~75   ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.270      ; 4.823      ;
; -3.557 ; ram:U2|RW~915  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.239      ; 4.791      ;
; -3.555 ; ram:U2|RW~152  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.262      ; 4.812      ;
; -3.552 ; ram:U2|RW~305  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.259      ; 4.806      ;
; -3.549 ; ram:U2|RW~288  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.268      ; 4.812      ;
; -3.549 ; ram:U2|RW~401  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.267      ; 4.811      ;
; -3.549 ; ram:U2|RW~589  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.259      ; 4.803      ;
; -3.547 ; ram:U2|RW~1588 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.267      ; 4.809      ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                             ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; 1.370 ; ram:U2|RW~1242 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.391      ; 1.905      ;
; 1.465 ; ram:U2|RW~2055 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.404      ; 2.013      ;
; 1.486 ; ram:U2|RW~2039 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.404      ; 2.034      ;
; 1.626 ; ram:U2|RW~2049 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 2.157      ;
; 1.637 ; ram:U2|RW~218  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.391      ; 2.172      ;
; 1.648 ; ram:U2|RW~1381 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 2.169      ;
; 1.660 ; ram:U2|RW~504  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 2.188      ;
; 1.661 ; ram:U2|RW~892  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.379      ; 2.184      ;
; 1.661 ; ram:U2|RW~2040 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.404      ; 2.209      ;
; 1.681 ; ram:U2|RW~376  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 2.209      ;
; 1.719 ; ram:U2|RW~1482 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 2.250      ;
; 1.725 ; ram:U2|RW~1783 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 2.257      ;
; 1.736 ; ram:U2|RW~422  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 2.266      ;
; 1.752 ; ram:U2|RW~1277 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.389      ; 2.285      ;
; 1.753 ; ram:U2|RW~1163 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 2.303      ;
; 1.761 ; ram:U2|RW~1934 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 2.287      ;
; 1.778 ; ram:U2|RW~2030 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 2.003      ;
; 1.795 ; ram:U2|RW~132  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 2.325      ;
; 1.797 ; ram:U2|RW~430  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 2.328      ;
; 1.813 ; ram:U2|RW~1466 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 2.344      ;
; 1.834 ; ram:U2|RW~1933 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 2.360      ;
; 1.836 ; ram:U2|RW~1931 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.393      ; 2.373      ;
; 1.839 ; ram:U2|RW~1691 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.376      ; 2.359      ;
; 1.839 ; ram:U2|RW~1020 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.379      ; 2.362      ;
; 1.849 ; ram:U2|RW~1784 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 2.381      ;
; 1.850 ; ram:U2|RW~1796 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 2.394      ;
; 1.854 ; ram:U2|RW~1863 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.404      ; 2.402      ;
; 1.857 ; ram:U2|RW~636  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.392      ; 2.393      ;
; 1.864 ; ram:U2|RW~1881 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.105      ; 2.113      ;
; 1.868 ; ram:U2|RW~2011 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 2.389      ;
; 1.878 ; ram:U2|RW~471  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 2.410      ;
; 1.896 ; ram:U2|RW~1149 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.391      ; 2.431      ;
; 1.897 ; ram:U2|RW~1997 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 2.423      ;
; 1.904 ; ram:U2|RW~1261 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 2.429      ;
; 1.910 ; ram:U2|RW~188  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.383      ; 2.437      ;
; 1.919 ; ram:U2|RW~1991 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.409      ; 2.472      ;
; 1.922 ; ram:U2|RW~2058 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.148      ;
; 1.922 ; ram:U2|RW~1638 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.385      ; 2.451      ;
; 1.929 ; ram:U2|RW~1570 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 2.455      ;
; 1.930 ; ram:U2|RW~699  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 2.171      ;
; 1.936 ; ram:U2|RW~438  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.373      ; 2.453      ;
; 1.941 ; ram:U2|RW~1036 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 2.180      ;
; 1.942 ; ram:U2|RW~446  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 2.468      ;
; 1.945 ; ram:U2|RW~1641 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 2.174      ;
; 1.945 ; ram:U2|RW~1611 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 2.165      ;
; 1.946 ; ram:U2|RW~1978 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.392      ; 2.482      ;
; 1.954 ; ram:U2|RW~956  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 2.484      ;
; 1.964 ; ram:U2|RW~1462 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.375      ; 2.483      ;
; 1.964 ; ram:U2|RW~1669 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 2.489      ;
; 1.966 ; ram:U2|RW~1269 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.389      ; 2.499      ;
; 1.968 ; ram:U2|RW~140  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 2.499      ;
; 1.975 ; ram:U2|RW~1274 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.395      ; 2.514      ;
; 1.983 ; ram:U2|RW~1989 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 2.509      ;
; 1.988 ; ram:U2|RW~1091 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.401      ; 2.533      ;
; 1.992 ; ram:U2|RW~2056 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.404      ; 2.540      ;
; 1.994 ; ram:U2|RW~700  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.392      ; 2.530      ;
; 1.994 ; ram:U2|RW~903  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.403      ; 2.541      ;
; 1.994 ; ram:U2|RW~1657 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.390      ; 2.528      ;
; 2.000 ; ram:U2|RW~740  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 2.531      ;
; 2.001 ; ram:U2|RW~964  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 2.533      ;
; 2.004 ; ram:U2|RW~1293 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 2.529      ;
; 2.007 ; ram:U2|RW~1133 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.395      ; 2.546      ;
; 2.019 ; ram:U2|RW~1956 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 2.550      ;
; 2.020 ; ram:U2|RW~843  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.393      ; 2.557      ;
; 2.026 ; ram:U2|RW~1372 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 2.557      ;
; 2.026 ; ram:U2|RW~1912 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.405      ; 2.575      ;
; 2.027 ; ram:U2|RW~1857 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 2.558      ;
; 2.030 ; ram:U2|RW~643  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.380      ; 2.554      ;
; 2.031 ; ram:U2|RW~196  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 2.559      ;
; 2.038 ; ram:U2|RW~865  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.396      ; 2.578      ;
; 2.038 ; ram:U2|RW~1735 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.407      ; 2.589      ;
; 2.038 ; ram:U2|RW~1958 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.237      ;
; 2.041 ; ram:U2|RW~1023 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 2.569      ;
; 2.044 ; ram:U2|RW~2041 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.402      ; 2.590      ;
; 2.046 ; ram:U2|RW~1994 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 2.578      ;
; 2.046 ; ram:U2|RW~1949 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.383      ; 2.573      ;
; 2.049 ; ram:U2|RW~1518 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.373      ; 2.566      ;
; 2.050 ; ram:U2|RW~696  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.392      ; 2.586      ;
; 2.052 ; ram:U2|RW~1390 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 2.584      ;
; 2.054 ; ram:U2|RW~1673 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.398      ; 2.596      ;
; 2.055 ; ram:U2|RW~934  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 2.577      ;
; 2.059 ; ram:U2|RW~911  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.389      ; 2.592      ;
; 2.059 ; ram:U2|RW~1944 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.412      ; 2.615      ;
; 2.064 ; ram:U2|RW~1722 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 2.590      ;
; 2.065 ; ram:U2|RW~1654 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.379      ; 2.588      ;
; 2.067 ; ram:U2|RW~727  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.392      ; 2.603      ;
; 2.072 ; ram:U2|RW~1706 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.383      ; 2.599      ;
; 2.074 ; ram:U2|RW~1656 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 2.606      ;
; 2.077 ; ram:U2|RW~520  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 2.608      ;
; 2.077 ; ram:U2|RW~1554 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.383      ; 2.604      ;
; 2.083 ; ram:U2|RW~1867 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.393      ; 2.620      ;
; 2.084 ; ram:U2|RW~511  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.393      ; 2.621      ;
; 2.089 ; ram:U2|RW~1032 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.393      ; 2.626      ;
; 2.090 ; ram:U2|RW~711  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.392      ; 2.626      ;
; 2.090 ; ram:U2|RW~1769 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 2.640      ;
; 2.091 ; ram:U2|RW~1861 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 2.612      ;
; 2.093 ; ram:U2|RW~971  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.391      ; 2.628      ;
; 2.100 ; ram:U2|RW~966  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 2.628      ;
; 2.102 ; ram:U2|RW~1854 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.370      ; 2.616      ;
; 2.109 ; ram:U2|RW~1019 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.368      ; 2.621      ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                    ;
+--------+--------------+----------------+------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+----------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~100             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1000            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1001            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1002            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1003            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1004            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1005            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1006            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1007            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1008            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1009            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~101             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1010            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1011            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1012            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1013            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1014            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1015            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1016            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1017            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1018            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1019            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~102             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1020            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1021            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1022            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1023            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1024            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1025            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1026            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1027            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1028            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1029            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~103             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1030            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1031            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1032            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1033            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1034            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1035            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1036            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1037            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1038            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1039            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~104             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1040            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1041            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1042            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1043            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1044            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1045            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1046            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1047            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1048            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1049            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~105             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1050            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1051            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1052            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1053            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1054            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1055            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1056            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1057            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1058            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1059            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~106             ;
+--------+--------------+----------------+------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; CLOCK_50   ; 10.057 ; 10.536 ; Rise       ; CLOCK_50        ;
;  address[0] ; CLOCK_50   ; 7.752  ; 8.158  ; Rise       ; CLOCK_50        ;
;  address[1] ; CLOCK_50   ; 7.302  ; 7.814  ; Rise       ; CLOCK_50        ;
;  address[2] ; CLOCK_50   ; 7.237  ; 7.710  ; Rise       ; CLOCK_50        ;
;  address[3] ; CLOCK_50   ; 6.913  ; 7.394  ; Rise       ; CLOCK_50        ;
;  address[4] ; CLOCK_50   ; 8.500  ; 8.921  ; Rise       ; CLOCK_50        ;
;  address[5] ; CLOCK_50   ; 8.336  ; 8.475  ; Rise       ; CLOCK_50        ;
;  address[6] ; CLOCK_50   ; 10.057 ; 10.536 ; Rise       ; CLOCK_50        ;
;  address[7] ; CLOCK_50   ; 8.409  ; 8.479  ; Rise       ; CLOCK_50        ;
; data_in[*]  ; CLOCK_50   ; 3.739  ; 4.274  ; Rise       ; CLOCK_50        ;
;  data_in[0] ; CLOCK_50   ; 3.081  ; 3.552  ; Rise       ; CLOCK_50        ;
;  data_in[1] ; CLOCK_50   ; 3.373  ; 3.797  ; Rise       ; CLOCK_50        ;
;  data_in[2] ; CLOCK_50   ; 3.633  ; 4.199  ; Rise       ; CLOCK_50        ;
;  data_in[3] ; CLOCK_50   ; 3.739  ; 4.274  ; Rise       ; CLOCK_50        ;
;  data_in[4] ; CLOCK_50   ; 2.833  ; 3.274  ; Rise       ; CLOCK_50        ;
;  data_in[5] ; CLOCK_50   ; 3.443  ; 3.896  ; Rise       ; CLOCK_50        ;
;  data_in[6] ; CLOCK_50   ; 3.729  ; 4.239  ; Rise       ; CLOCK_50        ;
;  data_in[7] ; CLOCK_50   ; 3.517  ; 4.010  ; Rise       ; CLOCK_50        ;
; writen      ; CLOCK_50   ; 5.349  ; 5.899  ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; CLOCK_50   ; 0.271  ; 0.116  ; Rise       ; CLOCK_50        ;
;  address[0] ; CLOCK_50   ; -1.151 ; -1.591 ; Rise       ; CLOCK_50        ;
;  address[1] ; CLOCK_50   ; -1.164 ; -1.512 ; Rise       ; CLOCK_50        ;
;  address[2] ; CLOCK_50   ; -1.202 ; -1.569 ; Rise       ; CLOCK_50        ;
;  address[3] ; CLOCK_50   ; -1.164 ; -1.559 ; Rise       ; CLOCK_50        ;
;  address[4] ; CLOCK_50   ; -1.369 ; -1.752 ; Rise       ; CLOCK_50        ;
;  address[5] ; CLOCK_50   ; 0.271  ; 0.116  ; Rise       ; CLOCK_50        ;
;  address[6] ; CLOCK_50   ; -1.238 ; -1.593 ; Rise       ; CLOCK_50        ;
;  address[7] ; CLOCK_50   ; -0.370 ; -0.523 ; Rise       ; CLOCK_50        ;
; data_in[*]  ; CLOCK_50   ; -0.740 ; -1.082 ; Rise       ; CLOCK_50        ;
;  data_in[0] ; CLOCK_50   ; -0.740 ; -1.082 ; Rise       ; CLOCK_50        ;
;  data_in[1] ; CLOCK_50   ; -0.772 ; -1.123 ; Rise       ; CLOCK_50        ;
;  data_in[2] ; CLOCK_50   ; -0.753 ; -1.096 ; Rise       ; CLOCK_50        ;
;  data_in[3] ; CLOCK_50   ; -0.746 ; -1.082 ; Rise       ; CLOCK_50        ;
;  data_in[4] ; CLOCK_50   ; -0.904 ; -1.268 ; Rise       ; CLOCK_50        ;
;  data_in[5] ; CLOCK_50   ; -1.044 ; -1.419 ; Rise       ; CLOCK_50        ;
;  data_in[6] ; CLOCK_50   ; -0.760 ; -1.092 ; Rise       ; CLOCK_50        ;
;  data_in[7] ; CLOCK_50   ; -0.929 ; -1.253 ; Rise       ; CLOCK_50        ;
; writen      ; CLOCK_50   ; -1.788 ; -2.180 ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; CLOCK_50   ; 9.337 ; 9.331 ; Rise       ; CLOCK_50        ;
;  data_out[0]    ; CLOCK_50   ; 7.242 ; 7.243 ; Rise       ; CLOCK_50        ;
;  data_out[1]    ; CLOCK_50   ; 7.184 ; 7.150 ; Rise       ; CLOCK_50        ;
;  data_out[2]    ; CLOCK_50   ; 6.665 ; 6.643 ; Rise       ; CLOCK_50        ;
;  data_out[3]    ; CLOCK_50   ; 6.941 ; 6.848 ; Rise       ; CLOCK_50        ;
;  data_out[4]    ; CLOCK_50   ; 7.170 ; 7.185 ; Rise       ; CLOCK_50        ;
;  data_out[5]    ; CLOCK_50   ; 6.991 ; 6.907 ; Rise       ; CLOCK_50        ;
;  data_out[6]    ; CLOCK_50   ; 9.337 ; 9.331 ; Rise       ; CLOCK_50        ;
;  data_out[7]    ; CLOCK_50   ; 7.558 ; 7.486 ; Rise       ; CLOCK_50        ;
; port_out_00[*]  ; CLOCK_50   ; 5.375 ; 5.303 ; Rise       ; CLOCK_50        ;
;  port_out_00[0] ; CLOCK_50   ; 4.938 ; 4.892 ; Rise       ; CLOCK_50        ;
;  port_out_00[1] ; CLOCK_50   ; 4.981 ; 4.935 ; Rise       ; CLOCK_50        ;
;  port_out_00[2] ; CLOCK_50   ; 5.169 ; 5.128 ; Rise       ; CLOCK_50        ;
;  port_out_00[3] ; CLOCK_50   ; 5.014 ; 4.963 ; Rise       ; CLOCK_50        ;
;  port_out_00[4] ; CLOCK_50   ; 5.212 ; 5.172 ; Rise       ; CLOCK_50        ;
;  port_out_00[5] ; CLOCK_50   ; 4.981 ; 4.938 ; Rise       ; CLOCK_50        ;
;  port_out_00[6] ; CLOCK_50   ; 5.194 ; 5.130 ; Rise       ; CLOCK_50        ;
;  port_out_00[7] ; CLOCK_50   ; 5.375 ; 5.303 ; Rise       ; CLOCK_50        ;
; port_out_01[*]  ; CLOCK_50   ; 6.476 ; 6.533 ; Rise       ; CLOCK_50        ;
;  port_out_01[0] ; CLOCK_50   ; 5.404 ; 5.330 ; Rise       ; CLOCK_50        ;
;  port_out_01[1] ; CLOCK_50   ; 5.161 ; 5.105 ; Rise       ; CLOCK_50        ;
;  port_out_01[2] ; CLOCK_50   ; 6.476 ; 6.533 ; Rise       ; CLOCK_50        ;
;  port_out_01[3] ; CLOCK_50   ; 4.976 ; 4.935 ; Rise       ; CLOCK_50        ;
;  port_out_01[4] ; CLOCK_50   ; 5.159 ; 5.114 ; Rise       ; CLOCK_50        ;
;  port_out_01[5] ; CLOCK_50   ; 5.172 ; 5.116 ; Rise       ; CLOCK_50        ;
;  port_out_01[6] ; CLOCK_50   ; 5.325 ; 5.252 ; Rise       ; CLOCK_50        ;
;  port_out_01[7] ; CLOCK_50   ; 5.046 ; 5.014 ; Rise       ; CLOCK_50        ;
; port_out_02[*]  ; CLOCK_50   ; 6.680 ; 6.715 ; Rise       ; CLOCK_50        ;
;  port_out_02[0] ; CLOCK_50   ; 5.156 ; 5.092 ; Rise       ; CLOCK_50        ;
;  port_out_02[1] ; CLOCK_50   ; 5.211 ; 5.153 ; Rise       ; CLOCK_50        ;
;  port_out_02[2] ; CLOCK_50   ; 5.351 ; 5.271 ; Rise       ; CLOCK_50        ;
;  port_out_02[3] ; CLOCK_50   ; 5.508 ; 5.466 ; Rise       ; CLOCK_50        ;
;  port_out_02[4] ; CLOCK_50   ; 5.151 ; 5.081 ; Rise       ; CLOCK_50        ;
;  port_out_02[5] ; CLOCK_50   ; 6.680 ; 6.715 ; Rise       ; CLOCK_50        ;
;  port_out_02[6] ; CLOCK_50   ; 5.004 ; 4.963 ; Rise       ; CLOCK_50        ;
;  port_out_02[7] ; CLOCK_50   ; 5.967 ; 5.977 ; Rise       ; CLOCK_50        ;
; port_out_03[*]  ; CLOCK_50   ; 5.914 ; 5.922 ; Rise       ; CLOCK_50        ;
;  port_out_03[0] ; CLOCK_50   ; 5.374 ; 5.364 ; Rise       ; CLOCK_50        ;
;  port_out_03[1] ; CLOCK_50   ; 5.914 ; 5.922 ; Rise       ; CLOCK_50        ;
;  port_out_03[2] ; CLOCK_50   ; 5.184 ; 5.118 ; Rise       ; CLOCK_50        ;
;  port_out_03[3] ; CLOCK_50   ; 5.515 ; 5.482 ; Rise       ; CLOCK_50        ;
;  port_out_03[4] ; CLOCK_50   ; 5.517 ; 5.472 ; Rise       ; CLOCK_50        ;
;  port_out_03[5] ; CLOCK_50   ; 5.330 ; 5.255 ; Rise       ; CLOCK_50        ;
;  port_out_03[6] ; CLOCK_50   ; 4.996 ; 4.958 ; Rise       ; CLOCK_50        ;
;  port_out_03[7] ; CLOCK_50   ; 5.359 ; 5.286 ; Rise       ; CLOCK_50        ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; CLOCK_50   ; 5.146 ; 5.108 ; Rise       ; CLOCK_50        ;
;  data_out[0]    ; CLOCK_50   ; 7.063 ; 7.064 ; Rise       ; CLOCK_50        ;
;  data_out[1]    ; CLOCK_50   ; 5.554 ; 5.558 ; Rise       ; CLOCK_50        ;
;  data_out[2]    ; CLOCK_50   ; 5.908 ; 5.846 ; Rise       ; CLOCK_50        ;
;  data_out[3]    ; CLOCK_50   ; 6.031 ; 5.940 ; Rise       ; CLOCK_50        ;
;  data_out[4]    ; CLOCK_50   ; 5.146 ; 5.108 ; Rise       ; CLOCK_50        ;
;  data_out[5]    ; CLOCK_50   ; 6.283 ; 6.191 ; Rise       ; CLOCK_50        ;
;  data_out[6]    ; CLOCK_50   ; 6.191 ; 6.134 ; Rise       ; CLOCK_50        ;
;  data_out[7]    ; CLOCK_50   ; 7.072 ; 7.012 ; Rise       ; CLOCK_50        ;
; port_out_00[*]  ; CLOCK_50   ; 4.845 ; 4.800 ; Rise       ; CLOCK_50        ;
;  port_out_00[0] ; CLOCK_50   ; 4.845 ; 4.800 ; Rise       ; CLOCK_50        ;
;  port_out_00[1] ; CLOCK_50   ; 4.888 ; 4.843 ; Rise       ; CLOCK_50        ;
;  port_out_00[2] ; CLOCK_50   ; 5.067 ; 5.026 ; Rise       ; CLOCK_50        ;
;  port_out_00[3] ; CLOCK_50   ; 4.920 ; 4.870 ; Rise       ; CLOCK_50        ;
;  port_out_00[4] ; CLOCK_50   ; 5.110 ; 5.069 ; Rise       ; CLOCK_50        ;
;  port_out_00[5] ; CLOCK_50   ; 4.888 ; 4.845 ; Rise       ; CLOCK_50        ;
;  port_out_00[6] ; CLOCK_50   ; 5.092 ; 5.028 ; Rise       ; CLOCK_50        ;
;  port_out_00[7] ; CLOCK_50   ; 5.265 ; 5.194 ; Rise       ; CLOCK_50        ;
; port_out_01[*]  ; CLOCK_50   ; 4.884 ; 4.842 ; Rise       ; CLOCK_50        ;
;  port_out_01[0] ; CLOCK_50   ; 5.295 ; 5.222 ; Rise       ; CLOCK_50        ;
;  port_out_01[1] ; CLOCK_50   ; 5.060 ; 5.004 ; Rise       ; CLOCK_50        ;
;  port_out_01[2] ; CLOCK_50   ; 6.373 ; 6.431 ; Rise       ; CLOCK_50        ;
;  port_out_01[3] ; CLOCK_50   ; 4.884 ; 4.842 ; Rise       ; CLOCK_50        ;
;  port_out_01[4] ; CLOCK_50   ; 5.058 ; 5.013 ; Rise       ; CLOCK_50        ;
;  port_out_01[5] ; CLOCK_50   ; 5.071 ; 5.015 ; Rise       ; CLOCK_50        ;
;  port_out_01[6] ; CLOCK_50   ; 5.218 ; 5.145 ; Rise       ; CLOCK_50        ;
;  port_out_01[7] ; CLOCK_50   ; 4.950 ; 4.916 ; Rise       ; CLOCK_50        ;
; port_out_02[*]  ; CLOCK_50   ; 4.909 ; 4.866 ; Rise       ; CLOCK_50        ;
;  port_out_02[0] ; CLOCK_50   ; 5.054 ; 4.991 ; Rise       ; CLOCK_50        ;
;  port_out_02[1] ; CLOCK_50   ; 5.109 ; 5.051 ; Rise       ; CLOCK_50        ;
;  port_out_02[2] ; CLOCK_50   ; 5.243 ; 5.164 ; Rise       ; CLOCK_50        ;
;  port_out_02[3] ; CLOCK_50   ; 5.398 ; 5.358 ; Rise       ; CLOCK_50        ;
;  port_out_02[4] ; CLOCK_50   ; 5.051 ; 4.982 ; Rise       ; CLOCK_50        ;
;  port_out_02[5] ; CLOCK_50   ; 6.569 ; 6.606 ; Rise       ; CLOCK_50        ;
;  port_out_02[6] ; CLOCK_50   ; 4.909 ; 4.866 ; Rise       ; CLOCK_50        ;
;  port_out_02[7] ; CLOCK_50   ; 5.840 ; 5.849 ; Rise       ; CLOCK_50        ;
; port_out_03[*]  ; CLOCK_50   ; 4.901 ; 4.863 ; Rise       ; CLOCK_50        ;
;  port_out_03[0] ; CLOCK_50   ; 5.270 ; 5.260 ; Rise       ; CLOCK_50        ;
;  port_out_03[1] ; CLOCK_50   ; 5.788 ; 5.796 ; Rise       ; CLOCK_50        ;
;  port_out_03[2] ; CLOCK_50   ; 5.081 ; 5.016 ; Rise       ; CLOCK_50        ;
;  port_out_03[3] ; CLOCK_50   ; 5.404 ; 5.372 ; Rise       ; CLOCK_50        ;
;  port_out_03[4] ; CLOCK_50   ; 5.407 ; 5.363 ; Rise       ; CLOCK_50        ;
;  port_out_03[5] ; CLOCK_50   ; 5.221 ; 5.147 ; Rise       ; CLOCK_50        ;
;  port_out_03[6] ; CLOCK_50   ; 4.901 ; 4.863 ; Rise       ; CLOCK_50        ;
;  port_out_03[7] ; CLOCK_50   ; 5.250 ; 5.177 ; Rise       ; CLOCK_50        ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.976  ; 8.967  ; 9.343  ; 9.334  ;
; address[0]    ; data_out[1] ; 9.641  ; 9.607  ; 10.142 ; 10.108 ;
; address[0]    ; data_out[2] ; 9.898  ; 9.796  ; 10.382 ; 10.280 ;
; address[0]    ; data_out[3] ; 9.476  ; 9.372  ; 9.930  ; 9.826  ;
; address[0]    ; data_out[4] ; 10.464 ; 10.402 ; 10.915 ; 10.853 ;
; address[0]    ; data_out[5] ; 9.622  ; 9.588  ; 10.063 ; 10.002 ;
; address[0]    ; data_out[6] ; 10.787 ; 10.628 ; 11.238 ; 11.079 ;
; address[0]    ; data_out[7] ; 9.581  ; 9.537  ; 10.001 ; 9.964  ;
; address[1]    ; data_out[0] ; 10.472 ; 10.463 ; 10.923 ; 10.945 ;
; address[1]    ; data_out[1] ; 10.161 ; 10.096 ; 10.627 ; 10.593 ;
; address[1]    ; data_out[2] ; 10.266 ; 10.164 ; 10.707 ; 10.605 ;
; address[1]    ; data_out[3] ; 10.612 ; 10.539 ; 11.118 ; 11.014 ;
; address[1]    ; data_out[4] ; 10.240 ; 10.178 ; 10.711 ; 10.656 ;
; address[1]    ; data_out[5] ; 10.587 ; 10.522 ; 11.065 ; 11.031 ;
; address[1]    ; data_out[6] ; 10.563 ; 10.404 ; 11.033 ; 10.880 ;
; address[1]    ; data_out[7] ; 9.943  ; 9.899  ; 10.427 ; 10.383 ;
; address[2]    ; data_out[0] ;        ; 9.093  ; 9.596  ;        ;
; address[2]    ; data_out[1] ; 11.459 ; 11.380 ; 12.012 ; 11.978 ;
; address[2]    ; data_out[2] ; 11.653 ; 11.551 ; 12.252 ; 12.150 ;
; address[2]    ; data_out[3] ; 11.708 ; 11.635 ; 12.233 ; 12.129 ;
; address[2]    ; data_out[4] ; 12.219 ; 12.157 ; 12.785 ; 12.723 ;
; address[2]    ; data_out[5] ; 11.805 ; 11.734 ; 12.326 ; 12.263 ;
; address[2]    ; data_out[6] ; 12.542 ; 12.383 ; 13.108 ; 12.949 ;
; address[2]    ; data_out[7] ; 11.613 ; 11.629 ; 12.144 ; 12.087 ;
; address[3]    ; data_out[0] ;        ; 8.916  ; 9.387  ;        ;
; address[3]    ; data_out[1] ; 11.282 ; 11.203 ; 11.803 ; 11.769 ;
; address[3]    ; data_out[2] ; 11.476 ; 11.374 ; 12.043 ; 11.941 ;
; address[3]    ; data_out[3] ; 11.531 ; 11.458 ; 12.024 ; 11.920 ;
; address[3]    ; data_out[4] ; 12.042 ; 11.980 ; 12.576 ; 12.514 ;
; address[3]    ; data_out[5] ; 11.628 ; 11.557 ; 12.117 ; 12.054 ;
; address[3]    ; data_out[6] ; 12.365 ; 12.206 ; 12.899 ; 12.740 ;
; address[3]    ; data_out[7] ; 11.436 ; 11.452 ; 11.935 ; 11.878 ;
; address[4]    ; data_out[0] ; 7.608  ;        ;        ; 8.076  ;
; address[4]    ; data_out[1] ; 10.460 ; 10.449 ; 11.006 ; 10.927 ;
; address[4]    ; data_out[2] ; 10.585 ; 10.523 ; 11.132 ; 10.986 ;
; address[4]    ; data_out[3] ; 10.583 ; 10.533 ; 11.125 ; 11.007 ;
; address[4]    ; data_out[4] ; 10.863 ; 10.801 ; 11.350 ; 11.338 ;
; address[4]    ; data_out[5] ; 10.875 ; 10.812 ; 11.352 ; 11.281 ;
; address[4]    ; data_out[6] ; 11.186 ; 11.015 ; 11.646 ; 11.541 ;
; address[4]    ; data_out[7] ; 10.693 ; 10.636 ; 11.160 ; 11.176 ;
; address[5]    ; data_out[0] ; 7.161  ; 6.713  ; 6.865  ; 7.261  ;
; address[5]    ; data_out[1] ; 9.577  ; 9.543  ; 9.627  ; 9.548  ;
; address[5]    ; data_out[2] ; 9.817  ; 9.715  ; 9.821  ; 9.719  ;
; address[5]    ; data_out[3] ; 9.798  ; 9.694  ; 9.876  ; 9.803  ;
; address[5]    ; data_out[4] ; 10.350 ; 10.288 ; 10.387 ; 10.325 ;
; address[5]    ; data_out[5] ; 9.891  ; 9.828  ; 9.973  ; 9.902  ;
; address[5]    ; data_out[6] ; 10.673 ; 10.514 ; 10.710 ; 10.551 ;
; address[5]    ; data_out[7] ; 9.709  ; 9.652  ; 9.781  ; 9.797  ;
; address[6]    ; data_out[0] ; 9.915  ; 9.848  ; 10.350 ; 10.387 ;
; address[6]    ; data_out[1] ; 12.022 ; 11.988 ; 12.467 ; 12.388 ;
; address[6]    ; data_out[2] ; 12.262 ; 12.160 ; 12.661 ; 12.559 ;
; address[6]    ; data_out[3] ; 12.243 ; 12.139 ; 12.716 ; 12.643 ;
; address[6]    ; data_out[4] ; 12.795 ; 12.733 ; 13.227 ; 13.165 ;
; address[6]    ; data_out[5] ; 12.336 ; 12.273 ; 12.813 ; 12.742 ;
; address[6]    ; data_out[6] ; 13.118 ; 12.959 ; 13.550 ; 13.391 ;
; address[6]    ; data_out[7] ; 12.154 ; 12.097 ; 12.621 ; 12.637 ;
; address[7]    ; data_out[0] ; 8.223  ; 8.260  ; 8.337  ; 8.270  ;
; address[7]    ; data_out[1] ; 8.923  ; 8.834  ; 9.021  ; 8.924  ;
; address[7]    ; data_out[2] ; 9.103  ; 9.001  ; 9.144  ; 9.042  ;
; address[7]    ; data_out[3] ; 9.090  ; 9.065  ; 9.266  ; 9.121  ;
; address[7]    ; data_out[4] ; 10.391 ; 10.336 ; 10.485 ; 10.490 ;
; address[7]    ; data_out[5] ; 9.794  ; 9.677  ; 9.884  ; 9.796  ;
; address[7]    ; data_out[6] ; 10.029 ; 9.878  ; 10.108 ; 9.987  ;
; address[7]    ; data_out[7] ; 9.451  ; 9.362  ; 9.549  ; 9.489  ;
; port_in_00[0] ; data_out[0] ; 7.173  ;        ;        ; 7.580  ;
; port_in_00[1] ; data_out[1] ; 6.939  ; 6.874  ; 7.282  ; 7.248  ;
; port_in_00[2] ; data_out[2] ; 7.169  ; 7.087  ; 7.543  ; 7.441  ;
; port_in_00[3] ; data_out[3] ; 7.638  ; 7.534  ; 7.981  ; 7.908  ;
; port_in_00[4] ; data_out[4] ; 8.185  ; 8.131  ; 8.497  ; 8.435  ;
; port_in_00[5] ; data_out[5] ; 7.462  ; 7.397  ; 7.829  ; 7.795  ;
; port_in_00[6] ; data_out[6] ; 8.623  ; 8.472  ; 8.938  ; 8.779  ;
; port_in_00[7] ; data_out[7] ; 7.898  ; 7.862  ; 8.282  ; 8.238  ;
; port_in_01[0] ; data_out[0] ; 7.399  ;        ;        ; 7.739  ;
; port_in_01[1] ; data_out[1] ; 7.890  ; 7.825  ; 8.302  ; 8.268  ;
; port_in_01[2] ; data_out[2] ; 7.362  ; 7.280  ; 7.737  ; 7.635  ;
; port_in_01[3] ; data_out[3] ; 7.564  ; 7.460  ; 7.883  ; 7.810  ;
; port_in_01[4] ; data_out[4] ; 8.370  ; 8.316  ; 8.684  ; 8.622  ;
; port_in_01[5] ; data_out[5] ; 7.346  ; 7.281  ; 7.693  ; 7.659  ;
; port_in_01[6] ; data_out[6] ; 8.698  ; 8.547  ; 9.009  ; 8.850  ;
; port_in_01[7] ; data_out[7] ; 7.892  ; 7.856  ; 8.297  ; 8.253  ;
; port_in_02[0] ; data_out[0] ; 8.689  ; 8.680  ; 9.008  ; 9.030  ;
; port_in_02[1] ; data_out[1] ; 6.742  ;        ;        ; 7.085  ;
; port_in_02[2] ; data_out[2] ; 6.883  ;        ;        ; 7.115  ;
; port_in_02[3] ; data_out[3] ; 6.895  ;        ;        ; 7.197  ;
; port_in_02[4] ; data_out[4] ; 7.968  ;        ;        ; 8.300  ;
; port_in_02[5] ; data_out[5] ; 7.637  ;        ;        ; 7.925  ;
; port_in_02[6] ; data_out[6] ; 8.013  ;        ;        ; 8.248  ;
; port_in_02[7] ; data_out[7] ; 7.785  ;        ;        ; 8.107  ;
; port_in_03[0] ; data_out[0] ; 9.378  ; 9.369  ; 9.788  ; 9.810  ;
; port_in_03[1] ; data_out[1] ; 6.549  ;        ;        ; 6.829  ;
; port_in_03[2] ; data_out[2] ; 7.280  ;        ;        ; 7.562  ;
; port_in_03[3] ; data_out[3] ; 6.670  ;        ;        ; 6.914  ;
; port_in_03[4] ; data_out[4] ; 7.901  ;        ;        ; 8.225  ;
; port_in_03[5] ; data_out[5] ; 7.200  ;        ;        ; 7.508  ;
; port_in_03[6] ; data_out[6] ; 8.135  ;        ;        ; 8.337  ;
; port_in_03[7] ; data_out[7] ; 7.487  ;        ;        ; 7.805  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.681  ; 8.701  ; 9.033  ; 9.053  ;
; address[0]    ; data_out[1] ; 9.304  ; 9.268  ; 9.768  ; 9.706  ;
; address[0]    ; data_out[2] ; 9.508  ; 9.376  ; 9.916  ; 9.897  ;
; address[0]    ; data_out[3] ; 9.152  ; 9.078  ; 9.601  ; 9.527  ;
; address[0]    ; data_out[4] ; 10.021 ; 9.941  ; 10.451 ; 10.377 ;
; address[0]    ; data_out[5] ; 9.240  ; 9.198  ; 9.683  ; 9.615  ;
; address[0]    ; data_out[6] ; 10.387 ; 10.236 ; 10.815 ; 10.670 ;
; address[0]    ; data_out[7] ; 9.234  ; 9.192  ; 9.671  ; 9.625  ;
; address[1]    ; data_out[0] ; 7.892  ; 7.899  ; 8.363  ; 8.351  ;
; address[1]    ; data_out[1] ; 9.092  ; 9.057  ; 9.632  ; 9.566  ;
; address[1]    ; data_out[2] ; 9.192  ; 9.160  ; 9.773  ; 9.610  ;
; address[1]    ; data_out[3] ; 9.208  ; 9.135  ; 9.744  ; 9.640  ;
; address[1]    ; data_out[4] ; 9.426  ; 9.345  ; 9.911  ; 9.884  ;
; address[1]    ; data_out[5] ; 9.457  ; 9.389  ; 9.950  ; 9.876  ;
; address[1]    ; data_out[6] ; 9.788  ; 9.636  ; 10.276 ; 10.159 ;
; address[1]    ; data_out[7] ; 9.272  ; 9.222  ; 9.769  ; 9.754  ;
; address[2]    ; data_out[0] ;        ; 8.837  ; 9.327  ;        ;
; address[2]    ; data_out[1] ; 10.836 ; 10.800 ; 11.311 ; 11.249 ;
; address[2]    ; data_out[2] ; 10.902 ; 10.852 ; 11.379 ; 11.302 ;
; address[2]    ; data_out[3] ; 10.835 ; 10.761 ; 11.395 ; 11.321 ;
; address[2]    ; data_out[4] ; 10.901 ; 10.827 ; 11.406 ; 11.328 ;
; address[2]    ; data_out[5] ; 10.923 ; 10.881 ; 11.477 ; 11.409 ;
; address[2]    ; data_out[6] ; 11.265 ; 11.120 ; 11.770 ; 11.622 ;
; address[2]    ; data_out[7] ; 10.610 ; 10.562 ; 11.066 ; 11.024 ;
; address[3]    ; data_out[0] ;        ; 8.668  ; 9.126  ;        ;
; address[3]    ; data_out[1] ; 10.667 ; 10.631 ; 11.110 ; 11.048 ;
; address[3]    ; data_out[2] ; 10.733 ; 10.683 ; 11.178 ; 11.101 ;
; address[3]    ; data_out[3] ; 10.666 ; 10.592 ; 11.194 ; 11.120 ;
; address[3]    ; data_out[4] ; 10.732 ; 10.658 ; 11.205 ; 11.127 ;
; address[3]    ; data_out[5] ; 10.754 ; 10.712 ; 11.276 ; 11.208 ;
; address[3]    ; data_out[6] ; 11.096 ; 10.951 ; 11.569 ; 11.421 ;
; address[3]    ; data_out[7] ; 10.441 ; 10.393 ; 10.865 ; 10.823 ;
; address[4]    ; data_out[0] ; 7.414  ;        ;        ; 7.870  ;
; address[4]    ; data_out[1] ; 9.476  ; 9.414  ; 9.849  ; 9.813  ;
; address[4]    ; data_out[2] ; 9.589  ; 9.512  ; 10.053 ; 9.921  ;
; address[4]    ; data_out[3] ; 9.309  ; 9.235  ; 9.697  ; 9.623  ;
; address[4]    ; data_out[4] ; 9.616  ; 9.538  ; 10.055 ; 9.981  ;
; address[4]    ; data_out[5] ; 9.391  ; 9.323  ; 9.785  ; 9.743  ;
; address[4]    ; data_out[6] ; 9.980  ; 9.832  ; 10.419 ; 10.274 ;
; address[4]    ; data_out[7] ; 9.276  ; 9.234  ; 9.764  ; 9.716  ;
; address[5]    ; data_out[0] ; 6.611  ; 6.545  ; 6.702  ; 6.729  ;
; address[5]    ; data_out[1] ; 7.278  ; 7.185  ; 7.382  ; 7.295  ;
; address[5]    ; data_out[2] ; 7.316  ; 7.265  ; 7.410  ; 7.332  ;
; address[5]    ; data_out[3] ; 7.513  ; 7.372  ; 7.543  ; 7.517  ;
; address[5]    ; data_out[4] ; 8.630  ; 8.611  ; 8.738  ; 8.662  ;
; address[5]    ; data_out[5] ; 8.107  ; 8.022  ; 8.218  ; 8.105  ;
; address[5]    ; data_out[6] ; 8.322  ; 8.204  ; 8.443  ; 8.297  ;
; address[5]    ; data_out[7] ; 7.788  ; 7.730  ; 7.892  ; 7.806  ;
; address[6]    ; data_out[0] ; 9.331  ; 9.538  ; 10.040 ; 9.811  ;
; address[6]    ; data_out[1] ; 10.271 ; 10.178 ; 10.720 ; 10.633 ;
; address[6]    ; data_out[2] ; 10.309 ; 10.258 ; 10.748 ; 10.670 ;
; address[6]    ; data_out[3] ; 10.506 ; 10.365 ; 10.881 ; 10.855 ;
; address[6]    ; data_out[4] ; 11.410 ; 11.332 ; 11.875 ; 11.801 ;
; address[6]    ; data_out[5] ; 11.100 ; 11.015 ; 11.556 ; 11.443 ;
; address[6]    ; data_out[6] ; 11.315 ; 11.197 ; 11.781 ; 11.635 ;
; address[6]    ; data_out[7] ; 10.781 ; 10.723 ; 11.230 ; 11.144 ;
; address[7]    ; data_out[0] ; 6.321  ; 7.982  ; 8.038  ; 6.419  ;
; address[7]    ; data_out[1] ; 5.996  ; 5.578  ; 5.741  ; 6.024  ;
; address[7]    ; data_out[2] ; 5.364  ; 5.066  ; 5.207  ; 5.361  ;
; address[7]    ; data_out[3] ; 5.523  ; 5.219  ; 5.380  ; 5.496  ;
; address[7]    ; data_out[4] ; 5.621  ; 5.112  ; 5.290  ; 5.674  ;
; address[7]    ; data_out[5] ; 6.017  ; 5.700  ; 5.886  ; 5.999  ;
; address[7]    ; data_out[6] ; 6.520  ; 6.194  ; 6.378  ; 6.567  ;
; address[7]    ; data_out[7] ; 5.866  ; 5.598  ; 5.764  ; 5.891  ;
; port_in_00[0] ; data_out[0] ; 6.996  ;        ;        ; 7.395  ;
; port_in_00[1] ; data_out[1] ; 6.765  ; 6.703  ; 7.105  ; 7.069  ;
; port_in_00[2] ; data_out[2] ; 6.928  ; 6.909  ; 7.353  ; 7.196  ;
; port_in_00[3] ; data_out[3] ; 7.433  ; 7.333  ; 7.772  ; 7.698  ;
; port_in_00[4] ; data_out[4] ; 7.909  ; 7.835  ; 8.215  ; 8.135  ;
; port_in_00[5] ; data_out[5] ; 7.221  ; 7.153  ; 7.583  ; 7.541  ;
; port_in_00[6] ; data_out[6] ; 8.384  ; 8.239  ; 8.692  ; 8.541  ;
; port_in_00[7] ; data_out[7] ; 7.647  ; 7.605  ; 8.023  ; 7.975  ;
; port_in_01[0] ; data_out[0] ; 7.184  ;        ;        ; 7.514  ;
; port_in_01[1] ; data_out[1] ; 7.677  ; 7.615  ; 8.083  ; 8.047  ;
; port_in_01[2] ; data_out[2] ; 7.082  ; 7.063  ; 7.505  ; 7.348  ;
; port_in_01[3] ; data_out[3] ; 7.362  ; 7.262  ; 7.679  ; 7.605  ;
; port_in_01[4] ; data_out[4] ; 8.054  ; 7.980  ; 8.360  ; 8.280  ;
; port_in_01[5] ; data_out[5] ; 7.112  ; 7.044  ; 7.454  ; 7.412  ;
; port_in_01[6] ; data_out[6] ; 8.424  ; 8.279  ; 8.726  ; 8.575  ;
; port_in_01[7] ; data_out[7] ; 7.604  ; 7.562  ; 7.987  ; 7.939  ;
; port_in_02[0] ; data_out[0] ; 8.449  ; 8.443  ; 8.765  ; 8.785  ;
; port_in_02[1] ; data_out[1] ; 6.546  ;        ;        ; 6.876  ;
; port_in_02[2] ; data_out[2] ; 6.713  ;        ;        ; 6.943  ;
; port_in_02[3] ; data_out[3] ; 6.691  ;        ;        ; 6.981  ;
; port_in_02[4] ; data_out[4] ; 7.704  ;        ;        ; 8.005  ;
; port_in_02[5] ; data_out[5] ; 7.380  ;        ;        ; 7.647  ;
; port_in_02[6] ; data_out[6] ; 7.798  ;        ;        ; 8.031  ;
; port_in_02[7] ; data_out[7] ; 7.539  ;        ;        ; 7.846  ;
; port_in_03[0] ; data_out[0] ; 9.109  ; 9.103  ; 9.510  ; 9.530  ;
; port_in_03[1] ; data_out[1] ; 6.392  ;        ;        ; 6.668  ;
; port_in_03[2] ; data_out[2] ; 7.093  ;        ;        ; 7.370  ;
; port_in_03[3] ; data_out[3] ; 6.507  ;        ;        ; 6.746  ;
; port_in_03[4] ; data_out[4] ; 7.631  ;        ;        ; 7.916  ;
; port_in_03[5] ; data_out[5] ; 6.962  ;        ;        ; 7.248  ;
; port_in_03[6] ; data_out[6] ; 7.916  ;        ;        ; 8.116  ;
; port_in_03[7] ; data_out[7] ; 7.256  ;        ;        ; 7.558  ;
+---------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -2.462 ; -18.095        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.798 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -2219.810                    ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                             ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; -2.462 ; ram:U2|RW~944  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.162      ; 3.611      ;
; -2.453 ; ram:U2|RW~928  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.161      ; 3.601      ;
; -2.353 ; ram:U2|RW~1788 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.147      ; 3.487      ;
; -2.343 ; ram:U2|RW~848  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.161      ; 3.491      ;
; -2.320 ; ram:U2|RW~890  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.137      ; 3.444      ;
; -2.270 ; ram:U2|RW~143  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 3.417      ;
; -2.269 ; ram:U2|RW~1136 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.163      ; 3.419      ;
; -2.260 ; ram:U2|RW~1892 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.159      ; 3.406      ;
; -2.257 ; ram:U2|RW~1159 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 3.395      ;
; -2.224 ; ram:U2|RW~1264 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 3.362      ;
; -2.215 ; ram:U2|RW~461  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.140      ; 3.342      ;
; -2.184 ; ram:U2|RW~1080 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 3.320      ;
; -2.180 ; ram:U2|RW~800  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.165      ; 3.332      ;
; -2.180 ; ram:U2|RW~1506 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 3.305      ;
; -2.177 ; ram:U2|RW~960  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.159      ; 3.323      ;
; -2.169 ; ram:U2|RW~1984 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 3.310      ;
; -2.169 ; ram:U2|RW~1894 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.135      ; 3.291      ;
; -2.167 ; ram:U2|RW~770  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.140      ; 3.294      ;
; -2.158 ; ram:U2|RW~816  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.164      ; 3.309      ;
; -2.154 ; ram:U2|RW~315  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.146      ; 3.287      ;
; -2.152 ; ram:U2|RW~1009 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.143      ; 3.282      ;
; -2.152 ; ram:U2|RW~738  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.142      ; 3.281      ;
; -2.151 ; ram:U2|RW~135  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.159      ; 3.297      ;
; -2.150 ; ram:U2|RW~399  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 3.288      ;
; -2.149 ; ram:U2|RW~79   ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.174      ; 3.310      ;
; -2.148 ; ram:U2|RW~897  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.143      ; 3.278      ;
; -2.144 ; ram:U2|RW~258  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.140      ; 3.271      ;
; -2.143 ; ram:U2|RW~2005 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 3.280      ;
; -2.127 ; ram:U2|RW~1241 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 3.252      ;
; -2.125 ; ram:U2|RW~372  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 3.268      ;
; -2.124 ; ram:U2|RW~530  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.141      ; 3.252      ;
; -2.123 ; ram:U2|RW~1428 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.148      ; 3.258      ;
; -2.122 ; ram:U2|RW~1877 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.145      ; 3.254      ;
; -2.115 ; ram:U2|RW~569  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.145      ; 3.247      ;
; -2.114 ; ram:U2|RW~2053 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.145      ; 3.246      ;
; -2.110 ; ram:U2|RW~1919 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 3.250      ;
; -2.105 ; ram:U2|RW~1986 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.155      ; 3.247      ;
; -2.100 ; ram:U2|RW~853  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.145      ; 3.232      ;
; -2.097 ; ram:U2|RW~509  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 3.222      ;
; -2.095 ; ram:U2|RW~585  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.158      ; 3.240      ;
; -2.094 ; ram:U2|RW~2035 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.135      ; 3.216      ;
; -2.084 ; ram:U2|RW~379  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.147      ; 3.218      ;
; -2.083 ; ram:U2|RW~1130 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 3.236      ;
; -2.077 ; ram:U2|RW~1800 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.171      ; 3.235      ;
; -2.076 ; ram:U2|RW~1983 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 3.217      ;
; -2.076 ; ram:U2|RW~75   ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.161      ; 3.224      ;
; -2.075 ; ram:U2|RW~957  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.136      ; 3.198      ;
; -2.074 ; ram:U2|RW~1427 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 3.199      ;
; -2.071 ; ram:U2|RW~411  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.136      ; 3.194      ;
; -2.070 ; ram:U2|RW~1351 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.159      ; 3.216      ;
; -2.067 ; ram:U2|RW~1262 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.144      ; 3.198      ;
; -2.063 ; ram:U2|RW~1592 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.163      ; 3.213      ;
; -2.060 ; ram:U2|RW~1380 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.145      ; 3.192      ;
; -2.058 ; ram:U2|RW~1852 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.147      ; 3.192      ;
; -2.058 ; ram:U2|RW~1095 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 3.205      ;
; -2.056 ; ram:U2|RW~116  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.157      ; 3.200      ;
; -2.055 ; ram:U2|RW~859  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 3.180      ;
; -2.051 ; ram:U2|RW~1030 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.132      ; 3.170      ;
; -2.051 ; ram:U2|RW~518  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.129      ; 3.167      ;
; -2.049 ; ram:U2|RW~785  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 3.189      ;
; -2.044 ; ram:U2|RW~1092 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.144      ; 3.175      ;
; -2.044 ; ram:U2|RW~1323 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 3.169      ;
; -2.042 ; ram:U2|RW~728  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.158      ; 3.187      ;
; -2.042 ; ram:U2|RW~744  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.159      ; 3.188      ;
; -2.038 ; ram:U2|RW~1364 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.145      ; 3.170      ;
; -2.035 ; ram:U2|RW~1761 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 3.173      ;
; -2.035 ; ram:U2|RW~1060 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.147      ; 3.169      ;
; -2.035 ; ram:U2|RW~366  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.134      ; 3.156      ;
; -2.034 ; ram:U2|RW~290  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.141      ; 3.162      ;
; -2.033 ; ram:U2|RW~893  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.131      ; 3.151      ;
; -2.031 ; ram:U2|RW~1987 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.139      ; 3.157      ;
; -2.028 ; ram:U2|RW~1523 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.139      ; 3.154      ;
; -2.027 ; ram:U2|RW~320  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.159      ; 3.173      ;
; -2.027 ; ram:U2|RW~2018 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.141      ; 3.155      ;
; -2.027 ; ram:U2|RW~635  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 3.165      ;
; -2.024 ; ram:U2|RW~1076 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.144      ; 3.155      ;
; -2.020 ; ram:U2|RW~1960 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.158      ; 3.165      ;
; -2.019 ; ram:U2|RW~1311 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.148      ; 3.154      ;
; -2.014 ; ram:U2|RW~423  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.161      ; 3.162      ;
; -2.013 ; ram:U2|RW~433  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.155      ; 3.155      ;
; -2.013 ; ram:U2|RW~1519 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 3.151      ;
; -2.011 ; ram:U2|RW~838  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.142      ; 3.140      ;
; -2.009 ; ram:U2|RW~1711 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 3.145      ;
; -2.006 ; ram:U2|RW~898  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 3.145      ;
; -2.003 ; ram:U2|RW~698  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.147      ; 3.137      ;
; -2.002 ; ram:U2|RW~1418 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.164      ; 3.153      ;
; -2.000 ; ram:U2|RW~639  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.164      ; 3.151      ;
; -1.998 ; ram:U2|RW~1920 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 3.138      ;
; -1.997 ; ram:U2|RW~653  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.141      ; 3.125      ;
; -1.994 ; ram:U2|RW~427  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.148      ; 3.129      ;
; -1.993 ; ram:U2|RW~144  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.161      ; 3.141      ;
; -1.993 ; ram:U2|RW~701  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 3.118      ;
; -1.991 ; ram:U2|RW~401  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.155      ; 3.133      ;
; -1.989 ; ram:U2|RW~72   ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 3.136      ;
; -1.989 ; ram:U2|RW~570  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.147      ; 3.123      ;
; -1.988 ; ram:U2|RW~1199 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 3.124      ;
; -1.987 ; ram:U2|RW~295  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.158      ; 3.132      ;
; -1.985 ; ram:U2|RW~477  ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.138      ; 3.110      ;
; -1.984 ; ram:U2|RW~985  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 3.125      ;
; -1.980 ; ram:U2|RW~1797 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.148      ; 3.115      ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                             ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.798 ; ram:U2|RW~1242 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.237      ; 1.119      ;
; 0.860 ; ram:U2|RW~2055 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.248      ; 1.192      ;
; 0.869 ; ram:U2|RW~2039 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.248      ; 1.201      ;
; 0.949 ; ram:U2|RW~218  ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.237      ; 1.270      ;
; 0.950 ; ram:U2|RW~504  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.234      ; 1.268      ;
; 0.952 ; ram:U2|RW~2049 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.232      ; 1.268      ;
; 0.959 ; ram:U2|RW~376  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.234      ; 1.277      ;
; 0.963 ; ram:U2|RW~2040 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.248      ; 1.295      ;
; 0.968 ; ram:U2|RW~892  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 1.283      ;
; 0.974 ; ram:U2|RW~1381 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.227      ; 1.285      ;
; 0.989 ; ram:U2|RW~1482 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 1.306      ;
; 0.998 ; ram:U2|RW~422  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.232      ; 1.314      ;
; 1.012 ; ram:U2|RW~1277 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.332      ;
; 1.021 ; ram:U2|RW~1783 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.341      ;
; 1.028 ; ram:U2|RW~1163 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.250      ; 1.362      ;
; 1.031 ; ram:U2|RW~1934 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.232      ; 1.347      ;
; 1.041 ; ram:U2|RW~430  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 1.358      ;
; 1.048 ; ram:U2|RW~1466 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 1.365      ;
; 1.052 ; ram:U2|RW~132  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.372      ;
; 1.055 ; ram:U2|RW~2030 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 1.189      ;
; 1.061 ; ram:U2|RW~1863 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.248      ; 1.393      ;
; 1.066 ; ram:U2|RW~1691 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.227      ; 1.377      ;
; 1.076 ; ram:U2|RW~1020 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 1.391      ;
; 1.080 ; ram:U2|RW~1933 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 1.393      ;
; 1.083 ; ram:U2|RW~1784 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.403      ;
; 1.084 ; ram:U2|RW~2011 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.228      ; 1.396      ;
; 1.086 ; ram:U2|RW~1931 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 1.409      ;
; 1.088 ; ram:U2|RW~636  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 1.413      ;
; 1.088 ; ram:U2|RW~1796 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 1.419      ;
; 1.090 ; ram:U2|RW~471  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.410      ;
; 1.097 ; ram:U2|RW~1881 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 1.248      ;
; 1.100 ; ram:U2|RW~188  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 1.417      ;
; 1.105 ; ram:U2|RW~1149 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.237      ; 1.426      ;
; 1.106 ; ram:U2|RW~1997 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 1.419      ;
; 1.113 ; ram:U2|RW~956  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.433      ;
; 1.115 ; ram:U2|RW~1638 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 1.430      ;
; 1.122 ; ram:U2|RW~2058 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.259      ;
; 1.124 ; ram:U2|RW~1261 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.228      ; 1.436      ;
; 1.125 ; ram:U2|RW~446  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 1.440      ;
; 1.125 ; ram:U2|RW~1036 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.269      ;
; 1.128 ; ram:U2|RW~699  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.059      ; 1.271      ;
; 1.129 ; ram:U2|RW~1641 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 1.265      ;
; 1.131 ; ram:U2|RW~1978 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.237      ; 1.452      ;
; 1.132 ; ram:U2|RW~438  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 1.439      ;
; 1.135 ; ram:U2|RW~1462 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.224      ; 1.443      ;
; 1.135 ; ram:U2|RW~140  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.237      ; 1.456      ;
; 1.137 ; ram:U2|RW~1991 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.252      ; 1.473      ;
; 1.140 ; ram:U2|RW~1570 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 1.454      ;
; 1.144 ; ram:U2|RW~1269 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.464      ;
; 1.148 ; ram:U2|RW~1669 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.228      ; 1.460      ;
; 1.152 ; ram:U2|RW~1611 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 1.286      ;
; 1.157 ; ram:U2|RW~1912 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.250      ; 1.491      ;
; 1.163 ; ram:U2|RW~1091 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 1.493      ;
; 1.163 ; ram:U2|RW~740  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 1.482      ;
; 1.166 ; ram:U2|RW~2056 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.248      ; 1.498      ;
; 1.166 ; ram:U2|RW~1133 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 1.490      ;
; 1.166 ; ram:U2|RW~700  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 1.491      ;
; 1.169 ; ram:U2|RW~1989 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 1.482      ;
; 1.169 ; ram:U2|RW~964  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.489      ;
; 1.171 ; ram:U2|RW~1949 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 1.486      ;
; 1.174 ; ram:U2|RW~903  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.249      ; 1.507      ;
; 1.174 ; ram:U2|RW~1657 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 1.491      ;
; 1.176 ; ram:U2|RW~1023 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.234      ; 1.494      ;
; 1.177 ; ram:U2|RW~1857 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.232      ; 1.493      ;
; 1.179 ; ram:U2|RW~1994 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 1.498      ;
; 1.179 ; ram:U2|RW~196  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 1.498      ;
; 1.187 ; ram:U2|RW~1274 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 1.513      ;
; 1.187 ; ram:U2|RW~1958 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.305      ;
; 1.187 ; ram:U2|RW~2041 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 1.516      ;
; 1.190 ; ram:U2|RW~1293 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.228      ; 1.502      ;
; 1.191 ; ram:U2|RW~1956 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 1.510      ;
; 1.193 ; ram:U2|RW~843  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 1.516      ;
; 1.194 ; ram:U2|RW~643  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 1.509      ;
; 1.195 ; ram:U2|RW~1372 ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.237      ; 1.516      ;
; 1.200 ; ram:U2|RW~1654 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.228      ; 1.512      ;
; 1.201 ; ram:U2|RW~520  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.521      ;
; 1.202 ; ram:U2|RW~1722 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 1.517      ;
; 1.202 ; ram:U2|RW~1673 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 1.528      ;
; 1.205 ; ram:U2|RW~865  ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 1.528      ;
; 1.207 ; ram:U2|RW~1735 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.250      ; 1.541      ;
; 1.208 ; ram:U2|RW~696  ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 1.530      ;
; 1.213 ; ram:U2|RW~1656 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.533      ;
; 1.214 ; ram:U2|RW~1867 ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 1.537      ;
; 1.215 ; ram:U2|RW~1518 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.222      ; 1.521      ;
; 1.215 ; ram:U2|RW~727  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 1.537      ;
; 1.218 ; ram:U2|RW~1944 ; ram:U2|data_out[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.253      ; 1.555      ;
; 1.219 ; ram:U2|RW~1390 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 1.538      ;
; 1.220 ; ram:U2|RW~934  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.225      ; 1.529      ;
; 1.220 ; ram:U2|RW~911  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 1.542      ;
; 1.220 ; ram:U2|RW~966  ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 1.535      ;
; 1.224 ; ram:U2|RW~524  ; ram:U2|data_out[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 1.546      ;
; 1.226 ; ram:U2|RW~1769 ; ram:U2|data_out[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 1.556      ;
; 1.227 ; ram:U2|RW~1757 ; ram:U2|data_out[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 1.546      ;
; 1.227 ; ram:U2|RW~511  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 1.552      ;
; 1.228 ; ram:U2|RW~1854 ; ram:U2|data_out[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.222      ; 1.534      ;
; 1.228 ; ram:U2|RW~1927 ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.385      ;
; 1.229 ; ram:U2|RW~1554 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 1.544      ;
; 1.230 ; ram:U2|RW~971  ; ram:U2|data_out[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 1.553      ;
; 1.230 ; ram:U2|RW~711  ; ram:U2|data_out[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 1.552      ;
; 1.231 ; ram:U2|RW~1706 ; ram:U2|data_out[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.232      ; 1.547      ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                    ;
+--------+--------------+----------------+------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+----------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_02[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; outputs:U3|port_out_03[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~100             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1000            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1001            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1002            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1003            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1004            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1005            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1006            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1007            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1008            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1009            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~101             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1010            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1011            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1012            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1013            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1014            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1015            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1016            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1017            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1018            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1019            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~102             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1020            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1021            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1022            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1023            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1024            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1025            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1026            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1027            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1028            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1029            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~103             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1030            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1031            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1032            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1033            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1034            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1035            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1036            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1037            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1038            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1039            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~104             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1040            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1041            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1042            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1043            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1044            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1045            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1046            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1047            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1048            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1049            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~105             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1050            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1051            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1052            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1053            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1054            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1055            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1056            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1057            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1058            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~1059            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ram:U2|RW~106             ;
+--------+--------------+----------------+------------+----------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; CLOCK_50   ; 6.818 ; 7.080 ; Rise       ; CLOCK_50        ;
;  address[0] ; CLOCK_50   ; 5.294 ; 5.620 ; Rise       ; CLOCK_50        ;
;  address[1] ; CLOCK_50   ; 4.646 ; 5.745 ; Rise       ; CLOCK_50        ;
;  address[2] ; CLOCK_50   ; 4.717 ; 5.621 ; Rise       ; CLOCK_50        ;
;  address[3] ; CLOCK_50   ; 4.714 ; 5.209 ; Rise       ; CLOCK_50        ;
;  address[4] ; CLOCK_50   ; 5.797 ; 6.009 ; Rise       ; CLOCK_50        ;
;  address[5] ; CLOCK_50   ; 5.338 ; 5.895 ; Rise       ; CLOCK_50        ;
;  address[6] ; CLOCK_50   ; 6.818 ; 7.080 ; Rise       ; CLOCK_50        ;
;  address[7] ; CLOCK_50   ; 5.284 ; 6.020 ; Rise       ; CLOCK_50        ;
; data_in[*]  ; CLOCK_50   ; 2.437 ; 3.347 ; Rise       ; CLOCK_50        ;
;  data_in[0] ; CLOCK_50   ; 1.991 ; 2.800 ; Rise       ; CLOCK_50        ;
;  data_in[1] ; CLOCK_50   ; 2.134 ; 2.966 ; Rise       ; CLOCK_50        ;
;  data_in[2] ; CLOCK_50   ; 2.411 ; 3.291 ; Rise       ; CLOCK_50        ;
;  data_in[3] ; CLOCK_50   ; 2.437 ; 3.347 ; Rise       ; CLOCK_50        ;
;  data_in[4] ; CLOCK_50   ; 1.853 ; 2.584 ; Rise       ; CLOCK_50        ;
;  data_in[5] ; CLOCK_50   ; 2.212 ; 3.017 ; Rise       ; CLOCK_50        ;
;  data_in[6] ; CLOCK_50   ; 2.436 ; 3.278 ; Rise       ; CLOCK_50        ;
;  data_in[7] ; CLOCK_50   ; 2.284 ; 3.150 ; Rise       ; CLOCK_50        ;
; writen      ; CLOCK_50   ; 3.457 ; 4.462 ; Rise       ; CLOCK_50        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; CLOCK_50   ; 0.155  ; -0.144 ; Rise       ; CLOCK_50        ;
;  address[0] ; CLOCK_50   ; -0.789 ; -1.466 ; Rise       ; CLOCK_50        ;
;  address[1] ; CLOCK_50   ; -0.755 ; -1.365 ; Rise       ; CLOCK_50        ;
;  address[2] ; CLOCK_50   ; -0.801 ; -1.364 ; Rise       ; CLOCK_50        ;
;  address[3] ; CLOCK_50   ; -0.785 ; -1.386 ; Rise       ; CLOCK_50        ;
;  address[4] ; CLOCK_50   ; -0.889 ; -1.538 ; Rise       ; CLOCK_50        ;
;  address[5] ; CLOCK_50   ; 0.155  ; -0.144 ; Rise       ; CLOCK_50        ;
;  address[6] ; CLOCK_50   ; -0.833 ; -1.426 ; Rise       ; CLOCK_50        ;
;  address[7] ; CLOCK_50   ; -0.303 ; -0.507 ; Rise       ; CLOCK_50        ;
; data_in[*]  ; CLOCK_50   ; -0.505 ; -1.066 ; Rise       ; CLOCK_50        ;
;  data_in[0] ; CLOCK_50   ; -0.505 ; -1.066 ; Rise       ; CLOCK_50        ;
;  data_in[1] ; CLOCK_50   ; -0.528 ; -1.100 ; Rise       ; CLOCK_50        ;
;  data_in[2] ; CLOCK_50   ; -0.521 ; -1.082 ; Rise       ; CLOCK_50        ;
;  data_in[3] ; CLOCK_50   ; -0.513 ; -1.075 ; Rise       ; CLOCK_50        ;
;  data_in[4] ; CLOCK_50   ; -0.614 ; -1.173 ; Rise       ; CLOCK_50        ;
;  data_in[5] ; CLOCK_50   ; -0.701 ; -1.309 ; Rise       ; CLOCK_50        ;
;  data_in[6] ; CLOCK_50   ; -0.523 ; -1.081 ; Rise       ; CLOCK_50        ;
;  data_in[7] ; CLOCK_50   ; -0.615 ; -1.190 ; Rise       ; CLOCK_50        ;
; writen      ; CLOCK_50   ; -1.135 ; -1.772 ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; CLOCK_50   ; 5.809 ; 6.192 ; Rise       ; CLOCK_50        ;
;  data_out[0]    ; CLOCK_50   ; 4.544 ; 4.689 ; Rise       ; CLOCK_50        ;
;  data_out[1]    ; CLOCK_50   ; 4.413 ; 4.588 ; Rise       ; CLOCK_50        ;
;  data_out[2]    ; CLOCK_50   ; 4.113 ; 4.237 ; Rise       ; CLOCK_50        ;
;  data_out[3]    ; CLOCK_50   ; 4.275 ; 4.424 ; Rise       ; CLOCK_50        ;
;  data_out[4]    ; CLOCK_50   ; 4.420 ; 4.582 ; Rise       ; CLOCK_50        ;
;  data_out[5]    ; CLOCK_50   ; 4.326 ; 4.469 ; Rise       ; CLOCK_50        ;
;  data_out[6]    ; CLOCK_50   ; 5.809 ; 6.192 ; Rise       ; CLOCK_50        ;
;  data_out[7]    ; CLOCK_50   ; 4.645 ; 4.875 ; Rise       ; CLOCK_50        ;
; port_out_00[*]  ; CLOCK_50   ; 3.341 ; 3.402 ; Rise       ; CLOCK_50        ;
;  port_out_00[0] ; CLOCK_50   ; 3.078 ; 3.110 ; Rise       ; CLOCK_50        ;
;  port_out_00[1] ; CLOCK_50   ; 3.119 ; 3.151 ; Rise       ; CLOCK_50        ;
;  port_out_00[2] ; CLOCK_50   ; 3.223 ; 3.272 ; Rise       ; CLOCK_50        ;
;  port_out_00[3] ; CLOCK_50   ; 3.138 ; 3.172 ; Rise       ; CLOCK_50        ;
;  port_out_00[4] ; CLOCK_50   ; 3.266 ; 3.315 ; Rise       ; CLOCK_50        ;
;  port_out_00[5] ; CLOCK_50   ; 3.118 ; 3.152 ; Rise       ; CLOCK_50        ;
;  port_out_00[6] ; CLOCK_50   ; 3.225 ; 3.271 ; Rise       ; CLOCK_50        ;
;  port_out_00[7] ; CLOCK_50   ; 3.341 ; 3.402 ; Rise       ; CLOCK_50        ;
; port_out_01[*]  ; CLOCK_50   ; 4.157 ; 4.302 ; Rise       ; CLOCK_50        ;
;  port_out_01[0] ; CLOCK_50   ; 3.371 ; 3.422 ; Rise       ; CLOCK_50        ;
;  port_out_01[1] ; CLOCK_50   ; 3.212 ; 3.257 ; Rise       ; CLOCK_50        ;
;  port_out_01[2] ; CLOCK_50   ; 4.157 ; 4.302 ; Rise       ; CLOCK_50        ;
;  port_out_01[3] ; CLOCK_50   ; 3.116 ; 3.149 ; Rise       ; CLOCK_50        ;
;  port_out_01[4] ; CLOCK_50   ; 3.215 ; 3.263 ; Rise       ; CLOCK_50        ;
;  port_out_01[5] ; CLOCK_50   ; 3.222 ; 3.267 ; Rise       ; CLOCK_50        ;
;  port_out_01[6] ; CLOCK_50   ; 3.307 ; 3.365 ; Rise       ; CLOCK_50        ;
;  port_out_01[7] ; CLOCK_50   ; 3.154 ; 3.196 ; Rise       ; CLOCK_50        ;
; port_out_02[*]  ; CLOCK_50   ; 4.280 ; 4.437 ; Rise       ; CLOCK_50        ;
;  port_out_02[0] ; CLOCK_50   ; 3.212 ; 3.257 ; Rise       ; CLOCK_50        ;
;  port_out_02[1] ; CLOCK_50   ; 3.264 ; 3.310 ; Rise       ; CLOCK_50        ;
;  port_out_02[2] ; CLOCK_50   ; 3.322 ; 3.367 ; Rise       ; CLOCK_50        ;
;  port_out_02[3] ; CLOCK_50   ; 3.472 ; 3.514 ; Rise       ; CLOCK_50        ;
;  port_out_02[4] ; CLOCK_50   ; 3.199 ; 3.237 ; Rise       ; CLOCK_50        ;
;  port_out_02[5] ; CLOCK_50   ; 4.280 ; 4.437 ; Rise       ; CLOCK_50        ;
;  port_out_02[6] ; CLOCK_50   ; 3.121 ; 3.160 ; Rise       ; CLOCK_50        ;
;  port_out_02[7] ; CLOCK_50   ; 3.792 ; 3.887 ; Rise       ; CLOCK_50        ;
; port_out_03[*]  ; CLOCK_50   ; 3.744 ; 3.839 ; Rise       ; CLOCK_50        ;
;  port_out_03[0] ; CLOCK_50   ; 3.399 ; 3.444 ; Rise       ; CLOCK_50        ;
;  port_out_03[1] ; CLOCK_50   ; 3.744 ; 3.839 ; Rise       ; CLOCK_50        ;
;  port_out_03[2] ; CLOCK_50   ; 3.223 ; 3.272 ; Rise       ; CLOCK_50        ;
;  port_out_03[3] ; CLOCK_50   ; 3.472 ; 3.523 ; Rise       ; CLOCK_50        ;
;  port_out_03[4] ; CLOCK_50   ; 3.471 ; 3.515 ; Rise       ; CLOCK_50        ;
;  port_out_03[5] ; CLOCK_50   ; 3.308 ; 3.362 ; Rise       ; CLOCK_50        ;
;  port_out_03[6] ; CLOCK_50   ; 3.123 ; 3.161 ; Rise       ; CLOCK_50        ;
;  port_out_03[7] ; CLOCK_50   ; 3.337 ; 3.391 ; Rise       ; CLOCK_50        ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; CLOCK_50   ; 3.195 ; 3.243 ; Rise       ; CLOCK_50        ;
;  data_out[0]    ; CLOCK_50   ; 4.431 ; 4.570 ; Rise       ; CLOCK_50        ;
;  data_out[1]    ; CLOCK_50   ; 3.447 ; 3.529 ; Rise       ; CLOCK_50        ;
;  data_out[2]    ; CLOCK_50   ; 3.649 ; 3.753 ; Rise       ; CLOCK_50        ;
;  data_out[3]    ; CLOCK_50   ; 3.712 ; 3.829 ; Rise       ; CLOCK_50        ;
;  data_out[4]    ; CLOCK_50   ; 3.195 ; 3.243 ; Rise       ; CLOCK_50        ;
;  data_out[5]    ; CLOCK_50   ; 3.869 ; 4.005 ; Rise       ; CLOCK_50        ;
;  data_out[6]    ; CLOCK_50   ; 3.813 ; 3.959 ; Rise       ; CLOCK_50        ;
;  data_out[7]    ; CLOCK_50   ; 4.359 ; 4.575 ; Rise       ; CLOCK_50        ;
; port_out_00[*]  ; CLOCK_50   ; 3.018 ; 3.048 ; Rise       ; CLOCK_50        ;
;  port_out_00[0] ; CLOCK_50   ; 3.018 ; 3.048 ; Rise       ; CLOCK_50        ;
;  port_out_00[1] ; CLOCK_50   ; 3.059 ; 3.089 ; Rise       ; CLOCK_50        ;
;  port_out_00[2] ; CLOCK_50   ; 3.157 ; 3.204 ; Rise       ; CLOCK_50        ;
;  port_out_00[3] ; CLOCK_50   ; 3.077 ; 3.109 ; Rise       ; CLOCK_50        ;
;  port_out_00[4] ; CLOCK_50   ; 3.199 ; 3.246 ; Rise       ; CLOCK_50        ;
;  port_out_00[5] ; CLOCK_50   ; 3.057 ; 3.089 ; Rise       ; CLOCK_50        ;
;  port_out_00[6] ; CLOCK_50   ; 3.159 ; 3.203 ; Rise       ; CLOCK_50        ;
;  port_out_00[7] ; CLOCK_50   ; 3.270 ; 3.329 ; Rise       ; CLOCK_50        ;
; port_out_01[*]  ; CLOCK_50   ; 3.055 ; 3.087 ; Rise       ; CLOCK_50        ;
;  port_out_01[0] ; CLOCK_50   ; 3.300 ; 3.349 ; Rise       ; CLOCK_50        ;
;  port_out_01[1] ; CLOCK_50   ; 3.146 ; 3.189 ; Rise       ; CLOCK_50        ;
;  port_out_01[2] ; CLOCK_50   ; 4.091 ; 4.233 ; Rise       ; CLOCK_50        ;
;  port_out_01[3] ; CLOCK_50   ; 3.055 ; 3.087 ; Rise       ; CLOCK_50        ;
;  port_out_01[4] ; CLOCK_50   ; 3.149 ; 3.195 ; Rise       ; CLOCK_50        ;
;  port_out_01[5] ; CLOCK_50   ; 3.157 ; 3.199 ; Rise       ; CLOCK_50        ;
;  port_out_01[6] ; CLOCK_50   ; 3.238 ; 3.293 ; Rise       ; CLOCK_50        ;
;  port_out_01[7] ; CLOCK_50   ; 3.091 ; 3.131 ; Rise       ; CLOCK_50        ;
; port_out_02[*]  ; CLOCK_50   ; 3.059 ; 3.096 ; Rise       ; CLOCK_50        ;
;  port_out_02[0] ; CLOCK_50   ; 3.147 ; 3.190 ; Rise       ; CLOCK_50        ;
;  port_out_02[1] ; CLOCK_50   ; 3.198 ; 3.243 ; Rise       ; CLOCK_50        ;
;  port_out_02[2] ; CLOCK_50   ; 3.253 ; 3.296 ; Rise       ; CLOCK_50        ;
;  port_out_02[3] ; CLOCK_50   ; 3.402 ; 3.442 ; Rise       ; CLOCK_50        ;
;  port_out_02[4] ; CLOCK_50   ; 3.135 ; 3.170 ; Rise       ; CLOCK_50        ;
;  port_out_02[5] ; CLOCK_50   ; 4.210 ; 4.364 ; Rise       ; CLOCK_50        ;
;  port_out_02[6] ; CLOCK_50   ; 3.059 ; 3.096 ; Rise       ; CLOCK_50        ;
;  port_out_02[7] ; CLOCK_50   ; 3.712 ; 3.802 ; Rise       ; CLOCK_50        ;
; port_out_03[*]  ; CLOCK_50   ; 3.061 ; 3.097 ; Rise       ; CLOCK_50        ;
;  port_out_03[0] ; CLOCK_50   ; 3.333 ; 3.375 ; Rise       ; CLOCK_50        ;
;  port_out_03[1] ; CLOCK_50   ; 3.664 ; 3.755 ; Rise       ; CLOCK_50        ;
;  port_out_03[2] ; CLOCK_50   ; 3.157 ; 3.204 ; Rise       ; CLOCK_50        ;
;  port_out_03[3] ; CLOCK_50   ; 3.402 ; 3.450 ; Rise       ; CLOCK_50        ;
;  port_out_03[4] ; CLOCK_50   ; 3.401 ; 3.442 ; Rise       ; CLOCK_50        ;
;  port_out_03[5] ; CLOCK_50   ; 3.238 ; 3.290 ; Rise       ; CLOCK_50        ;
;  port_out_03[6] ; CLOCK_50   ; 3.061 ; 3.097 ; Rise       ; CLOCK_50        ;
;  port_out_03[7] ; CLOCK_50   ; 3.267 ; 3.319 ; Rise       ; CLOCK_50        ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.780 ; 5.866 ; 6.384 ; 6.470 ;
; address[0]    ; data_out[1] ; 6.101 ; 6.177 ; 6.673 ; 6.751 ;
; address[0]    ; data_out[2] ; 6.269 ; 6.340 ; 6.832 ; 6.903 ;
; address[0]    ; data_out[3] ; 5.926 ; 6.027 ; 6.518 ; 6.619 ;
; address[0]    ; data_out[4] ; 6.638 ; 6.792 ; 7.176 ; 7.330 ;
; address[0]    ; data_out[5] ; 6.076 ; 6.203 ; 6.645 ; 6.762 ;
; address[0]    ; data_out[6] ; 6.820 ; 6.974 ; 7.359 ; 7.513 ;
; address[0]    ; data_out[7] ; 6.043 ; 6.190 ; 6.610 ; 6.757 ;
; address[1]    ; data_out[0] ; 6.731 ; 6.817 ; 7.528 ; 7.614 ;
; address[1]    ; data_out[1] ; 6.477 ; 6.536 ; 7.122 ; 7.200 ;
; address[1]    ; data_out[2] ; 6.539 ; 6.610 ; 7.180 ; 7.251 ;
; address[1]    ; data_out[3] ; 6.760 ; 6.861 ; 7.384 ; 7.485 ;
; address[1]    ; data_out[4] ; 6.490 ; 6.644 ; 7.183 ; 7.337 ;
; address[1]    ; data_out[5] ; 6.771 ; 6.879 ; 7.421 ; 7.548 ;
; address[1]    ; data_out[6] ; 6.672 ; 6.826 ; 7.365 ; 7.519 ;
; address[1]    ; data_out[7] ; 6.299 ; 6.446 ; 7.012 ; 7.159 ;
; address[2]    ; data_out[0] ;       ; 5.928 ; 6.479 ;       ;
; address[2]    ; data_out[1] ; 7.439 ; 7.488 ; 7.828 ; 7.914 ;
; address[2]    ; data_out[2] ; 7.517 ; 7.558 ; 7.982 ; 8.053 ;
; address[2]    ; data_out[3] ; 7.491 ; 7.592 ; 7.947 ; 8.048 ;
; address[2]    ; data_out[4] ; 7.822 ; 7.976 ; 8.326 ; 8.480 ;
; address[2]    ; data_out[5] ; 7.654 ; 7.758 ; 8.082 ; 8.193 ;
; address[2]    ; data_out[6] ; 8.004 ; 8.158 ; 8.509 ; 8.663 ;
; address[2]    ; data_out[7] ; 7.495 ; 7.672 ; 7.969 ; 8.102 ;
; address[3]    ; data_out[0] ;       ; 5.823 ; 6.333 ;       ;
; address[3]    ; data_out[1] ; 7.334 ; 7.383 ; 7.682 ; 7.768 ;
; address[3]    ; data_out[2] ; 7.412 ; 7.453 ; 7.836 ; 7.907 ;
; address[3]    ; data_out[3] ; 7.386 ; 7.487 ; 7.801 ; 7.902 ;
; address[3]    ; data_out[4] ; 7.717 ; 7.871 ; 8.180 ; 8.334 ;
; address[3]    ; data_out[5] ; 7.549 ; 7.653 ; 7.936 ; 8.047 ;
; address[3]    ; data_out[6] ; 7.899 ; 8.053 ; 8.363 ; 8.517 ;
; address[3]    ; data_out[7] ; 7.390 ; 7.567 ; 7.823 ; 7.956 ;
; address[4]    ; data_out[0] ; 4.870 ;       ;       ; 5.638 ;
; address[4]    ; data_out[1] ; 6.550 ; 6.636 ; 7.539 ; 7.588 ;
; address[4]    ; data_out[2] ; 6.622 ; 6.726 ; 7.617 ; 7.658 ;
; address[4]    ; data_out[3] ; 6.594 ; 6.703 ; 7.578 ; 7.650 ;
; address[4]    ; data_out[4] ; 6.802 ; 6.952 ; 7.710 ; 7.888 ;
; address[4]    ; data_out[5] ; 6.804 ; 6.915 ; 7.754 ; 7.858 ;
; address[4]    ; data_out[6] ; 6.980 ; 7.122 ; 7.867 ; 8.054 ;
; address[4]    ; data_out[7] ; 6.691 ; 6.824 ; 7.595 ; 7.772 ;
; address[5]    ; data_out[0] ; 4.494 ; 4.401 ; 4.498 ; 4.948 ;
; address[5]    ; data_out[1] ; 5.843 ; 5.929 ; 6.459 ; 6.508 ;
; address[5]    ; data_out[2] ; 5.997 ; 6.068 ; 6.537 ; 6.578 ;
; address[5]    ; data_out[3] ; 5.962 ; 6.063 ; 6.511 ; 6.612 ;
; address[5]    ; data_out[4] ; 6.341 ; 6.495 ; 6.842 ; 6.996 ;
; address[5]    ; data_out[5] ; 6.097 ; 6.208 ; 6.674 ; 6.778 ;
; address[5]    ; data_out[6] ; 6.524 ; 6.678 ; 7.024 ; 7.178 ;
; address[5]    ; data_out[7] ; 5.984 ; 6.117 ; 6.515 ; 6.692 ;
; address[6]    ; data_out[0] ; 6.410 ; 6.413 ; 7.075 ; 7.148 ;
; address[6]    ; data_out[1] ; 7.447 ; 7.533 ; 8.582 ; 8.631 ;
; address[6]    ; data_out[2] ; 7.601 ; 7.672 ; 8.660 ; 8.701 ;
; address[6]    ; data_out[3] ; 7.566 ; 7.667 ; 8.634 ; 8.735 ;
; address[6]    ; data_out[4] ; 7.945 ; 8.099 ; 8.965 ; 9.119 ;
; address[6]    ; data_out[5] ; 7.701 ; 7.812 ; 8.797 ; 8.901 ;
; address[6]    ; data_out[6] ; 8.128 ; 8.282 ; 9.147 ; 9.301 ;
; address[6]    ; data_out[7] ; 7.588 ; 7.721 ; 8.638 ; 8.815 ;
; address[7]    ; data_out[0] ; 5.279 ; 5.352 ; 5.612 ; 5.615 ;
; address[7]    ; data_out[1] ; 5.655 ; 5.694 ; 6.020 ; 6.052 ;
; address[7]    ; data_out[2] ; 5.693 ; 5.733 ; 6.074 ; 6.113 ;
; address[7]    ; data_out[3] ; 5.757 ; 5.853 ; 6.179 ; 6.198 ;
; address[7]    ; data_out[4] ; 6.562 ; 6.601 ; 7.065 ; 7.143 ;
; address[7]    ; data_out[5] ; 6.206 ; 6.267 ; 6.610 ; 6.690 ;
; address[7]    ; data_out[6] ; 6.320 ; 6.466 ; 6.633 ; 6.798 ;
; address[7]    ; data_out[7] ; 5.986 ; 6.091 ; 6.349 ; 6.473 ;
; port_in_00[0] ; data_out[0] ; 4.590 ;       ;       ; 5.281 ;
; port_in_00[1] ; data_out[1] ; 4.332 ; 4.391 ; 4.901 ; 4.979 ;
; port_in_00[2] ; data_out[2] ; 4.464 ; 4.555 ; 5.067 ; 5.138 ;
; port_in_00[3] ; data_out[3] ; 4.708 ; 4.790 ; 5.322 ; 5.423 ;
; port_in_00[4] ; data_out[4] ; 5.090 ; 5.251 ; 5.695 ; 5.849 ;
; port_in_00[5] ; data_out[5] ; 4.663 ; 4.771 ; 5.247 ; 5.374 ;
; port_in_00[6] ; data_out[6] ; 5.316 ; 5.477 ; 5.938 ; 6.092 ;
; port_in_00[7] ; data_out[7] ; 4.930 ; 5.084 ; 5.566 ; 5.713 ;
; port_in_01[0] ; data_out[0] ; 4.700 ;       ;       ; 5.355 ;
; port_in_01[1] ; data_out[1] ; 4.936 ; 4.995 ; 5.609 ; 5.687 ;
; port_in_01[2] ; data_out[2] ; 4.593 ; 4.684 ; 5.192 ; 5.263 ;
; port_in_01[3] ; data_out[3] ; 4.663 ; 4.745 ; 5.260 ; 5.361 ;
; port_in_01[4] ; data_out[4] ; 5.196 ; 5.357 ; 5.809 ; 5.963 ;
; port_in_01[5] ; data_out[5] ; 4.597 ; 4.705 ; 5.165 ; 5.292 ;
; port_in_01[6] ; data_out[6] ; 5.379 ; 5.540 ; 5.984 ; 6.138 ;
; port_in_01[7] ; data_out[7] ; 4.920 ; 5.074 ; 5.549 ; 5.696 ;
; port_in_02[0] ; data_out[0] ; 5.500 ; 5.567 ; 6.163 ; 6.249 ;
; port_in_02[1] ; data_out[1] ; 4.220 ;       ;       ; 4.876 ;
; port_in_02[2] ; data_out[2] ; 4.302 ;       ;       ; 4.962 ;
; port_in_02[3] ; data_out[3] ; 4.284 ;       ;       ; 4.963 ;
; port_in_02[4] ; data_out[4] ; 4.973 ;       ;       ; 5.742 ;
; port_in_02[5] ; data_out[5] ; 4.801 ;       ;       ; 5.528 ;
; port_in_02[6] ; data_out[6] ; 4.999 ;       ;       ; 5.753 ;
; port_in_02[7] ; data_out[7] ; 4.882 ;       ;       ; 5.657 ;
; port_in_03[0] ; data_out[0] ; 5.933 ; 6.000 ; 6.719 ; 6.805 ;
; port_in_03[1] ; data_out[1] ; 4.098 ;       ;       ; 4.721 ;
; port_in_03[2] ; data_out[2] ; 4.540 ;       ;       ; 5.256 ;
; port_in_03[3] ; data_out[3] ; 4.146 ;       ;       ; 4.789 ;
; port_in_03[4] ; data_out[4] ; 4.910 ;       ;       ; 5.664 ;
; port_in_03[5] ; data_out[5] ; 4.513 ;       ;       ; 5.214 ;
; port_in_03[6] ; data_out[6] ; 5.060 ;       ;       ; 5.812 ;
; port_in_03[7] ; data_out[7] ; 4.664 ;       ;       ; 5.409 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.527 ; 5.590 ; 6.129 ; 6.192 ;
; address[0]    ; data_out[1] ; 5.884 ; 5.962 ; 6.431 ; 6.490 ;
; address[0]    ; data_out[2] ; 6.007 ; 6.073 ; 6.519 ; 6.644 ;
; address[0]    ; data_out[3] ; 5.738 ; 5.817 ; 6.314 ; 6.393 ;
; address[0]    ; data_out[4] ; 6.358 ; 6.491 ; 6.872 ; 7.012 ;
; address[0]    ; data_out[5] ; 5.834 ; 5.956 ; 6.401 ; 6.504 ;
; address[0]    ; data_out[6] ; 6.566 ; 6.717 ; 7.078 ; 7.236 ;
; address[0]    ; data_out[7] ; 5.806 ; 5.954 ; 6.384 ; 6.532 ;
; address[1]    ; data_out[0] ; 5.037 ; 5.105 ; 5.756 ; 5.813 ;
; address[1]    ; data_out[1] ; 5.695 ; 5.766 ; 6.578 ; 6.632 ;
; address[1]    ; data_out[2] ; 5.750 ; 5.868 ; 6.666 ; 6.697 ;
; address[1]    ; data_out[3] ; 5.738 ; 5.829 ; 6.616 ; 6.690 ;
; address[1]    ; data_out[4] ; 5.904 ; 6.031 ; 6.710 ; 6.876 ;
; address[1]    ; data_out[5] ; 5.918 ; 6.025 ; 6.779 ; 6.879 ;
; address[1]    ; data_out[6] ; 6.108 ; 6.253 ; 6.914 ; 7.082 ;
; address[1]    ; data_out[7] ; 5.805 ; 5.937 ; 6.627 ; 6.785 ;
; address[2]    ; data_out[0] ;       ; 5.760 ; 6.307 ;       ;
; address[2]    ; data_out[1] ; 6.931 ; 7.009 ; 7.405 ; 7.464 ;
; address[2]    ; data_out[2] ; 6.954 ; 7.078 ; 7.442 ; 7.547 ;
; address[2]    ; data_out[3] ; 6.875 ; 6.954 ; 7.418 ; 7.497 ;
; address[2]    ; data_out[4] ; 6.930 ; 7.070 ; 7.468 ; 7.608 ;
; address[2]    ; data_out[5] ; 6.971 ; 7.093 ; 7.505 ; 7.608 ;
; address[2]    ; data_out[6] ; 7.135 ; 7.293 ; 7.674 ; 7.832 ;
; address[2]    ; data_out[7] ; 6.751 ; 6.898 ; 7.262 ; 7.410 ;
; address[3]    ; data_out[0] ;       ; 5.658 ; 6.166 ;       ;
; address[3]    ; data_out[1] ; 6.829 ; 6.907 ; 7.264 ; 7.323 ;
; address[3]    ; data_out[2] ; 6.852 ; 6.976 ; 7.301 ; 7.406 ;
; address[3]    ; data_out[3] ; 6.773 ; 6.852 ; 7.277 ; 7.356 ;
; address[3]    ; data_out[4] ; 6.828 ; 6.968 ; 7.327 ; 7.467 ;
; address[3]    ; data_out[5] ; 6.869 ; 6.991 ; 7.364 ; 7.467 ;
; address[3]    ; data_out[6] ; 7.033 ; 7.191 ; 7.533 ; 7.691 ;
; address[3]    ; data_out[7] ; 6.649 ; 6.796 ; 7.121 ; 7.269 ;
; address[4]    ; data_out[0] ; 4.747 ;       ;       ; 5.497 ;
; address[4]    ; data_out[1] ; 5.871 ; 5.930 ; 6.649 ; 6.727 ;
; address[4]    ; data_out[2] ; 5.959 ; 6.064 ; 6.772 ; 6.838 ;
; address[4]    ; data_out[3] ; 5.754 ; 5.833 ; 6.503 ; 6.582 ;
; address[4]    ; data_out[4] ; 5.985 ; 6.125 ; 6.754 ; 6.894 ;
; address[4]    ; data_out[5] ; 5.841 ; 5.944 ; 6.599 ; 6.721 ;
; address[4]    ; data_out[6] ; 6.191 ; 6.349 ; 6.959 ; 7.117 ;
; address[4]    ; data_out[7] ; 5.779 ; 5.927 ; 6.571 ; 6.719 ;
; address[5]    ; data_out[0] ; 4.288 ; 4.288 ; 4.403 ; 4.460 ;
; address[5]    ; data_out[1] ; 4.683 ; 4.716 ; 4.762 ; 4.802 ;
; address[5]    ; data_out[2] ; 4.735 ; 4.775 ; 4.800 ; 4.827 ;
; address[5]    ; data_out[3] ; 4.836 ; 4.856 ; 4.861 ; 4.953 ;
; address[5]    ; data_out[4] ; 5.554 ; 5.694 ; 5.602 ; 5.624 ;
; address[5]    ; data_out[5] ; 5.251 ; 5.330 ; 5.293 ; 5.353 ;
; address[5]    ; data_out[6] ; 5.272 ; 5.432 ; 5.402 ; 5.543 ;
; address[5]    ; data_out[7] ; 5.003 ; 5.123 ; 5.084 ; 5.185 ;
; address[6]    ; data_out[0] ; 5.927 ; 6.208 ; 6.872 ; 6.872 ;
; address[6]    ; data_out[1] ; 6.603 ; 6.636 ; 7.231 ; 7.271 ;
; address[6]    ; data_out[2] ; 6.655 ; 6.695 ; 7.269 ; 7.296 ;
; address[6]    ; data_out[3] ; 6.756 ; 6.776 ; 7.330 ; 7.422 ;
; address[6]    ; data_out[4] ; 7.088 ; 7.228 ; 8.042 ; 8.093 ;
; address[6]    ; data_out[5] ; 7.125 ; 7.228 ; 7.762 ; 7.822 ;
; address[6]    ; data_out[6] ; 7.192 ; 7.352 ; 7.871 ; 8.012 ;
; address[6]    ; data_out[7] ; 6.882 ; 7.030 ; 7.553 ; 7.654 ;
; address[7]    ; data_out[0] ; 4.077 ; 5.166 ; 5.419 ; 4.345 ;
; address[7]    ; data_out[1] ; 3.806 ; 3.629 ; 3.799 ; 4.055 ;
; address[7]    ; data_out[2] ; 3.386 ; 3.268 ; 3.487 ; 3.647 ;
; address[7]    ; data_out[3] ; 3.459 ; 3.379 ; 3.578 ; 3.742 ;
; address[7]    ; data_out[4] ; 3.557 ; 3.315 ; 3.515 ; 3.821 ;
; address[7]    ; data_out[5] ; 3.791 ; 3.719 ; 3.890 ; 4.073 ;
; address[7]    ; data_out[6] ; 4.037 ; 4.061 ; 4.187 ; 4.459 ;
; address[7]    ; data_out[7] ; 3.668 ; 3.652 ; 3.801 ; 4.018 ;
; port_in_00[0] ; data_out[0] ; 4.477 ;       ;       ; 5.155 ;
; port_in_00[1] ; data_out[1] ; 4.221 ; 4.280 ; 4.783 ; 4.861 ;
; port_in_00[2] ; data_out[2] ; 4.313 ; 4.438 ; 4.941 ; 4.979 ;
; port_in_00[3] ; data_out[3] ; 4.582 ; 4.661 ; 5.187 ; 5.285 ;
; port_in_00[4] ; data_out[4] ; 4.917 ; 5.057 ; 5.514 ; 5.647 ;
; port_in_00[5] ; data_out[5] ; 4.513 ; 4.616 ; 5.088 ; 5.210 ;
; port_in_00[6] ; data_out[6] ; 5.165 ; 5.323 ; 5.779 ; 5.930 ;
; port_in_00[7] ; data_out[7] ; 4.770 ; 4.918 ; 5.397 ; 5.538 ;
; port_in_01[0] ; data_out[0] ; 4.561 ;       ;       ; 5.205 ;
; port_in_01[1] ; data_out[1] ; 4.802 ; 4.861 ; 5.464 ; 5.542 ;
; port_in_01[2] ; data_out[2] ; 4.417 ; 4.542 ; 5.040 ; 5.078 ;
; port_in_01[3] ; data_out[3] ; 4.540 ; 4.619 ; 5.128 ; 5.226 ;
; port_in_01[4] ; data_out[4] ; 4.999 ; 5.139 ; 5.601 ; 5.734 ;
; port_in_01[5] ; data_out[5] ; 4.449 ; 4.552 ; 5.009 ; 5.131 ;
; port_in_01[6] ; data_out[6] ; 5.206 ; 5.364 ; 5.803 ; 5.954 ;
; port_in_01[7] ; data_out[7] ; 4.731 ; 4.879 ; 5.351 ; 5.492 ;
; port_in_02[0] ; data_out[0] ; 5.351 ; 5.414 ; 6.002 ; 6.084 ;
; port_in_02[1] ; data_out[1] ; 4.092 ;       ;       ; 4.741 ;
; port_in_02[2] ; data_out[2] ; 4.192 ;       ;       ; 4.845 ;
; port_in_02[3] ; data_out[3] ; 4.154 ;       ;       ; 4.822 ;
; port_in_02[4] ; data_out[4] ; 4.804 ;       ;       ; 5.544 ;
; port_in_02[5] ; data_out[5] ; 4.640 ;       ;       ; 5.344 ;
; port_in_02[6] ; data_out[6] ; 4.862 ;       ;       ; 5.604 ;
; port_in_02[7] ; data_out[7] ; 4.726 ;       ;       ; 5.483 ;
; port_in_03[0] ; data_out[0] ; 5.766 ; 5.829 ; 6.533 ; 6.615 ;
; port_in_03[1] ; data_out[1] ; 3.995 ;       ;       ; 4.613 ;
; port_in_03[2] ; data_out[2] ; 4.421 ;       ;       ; 5.127 ;
; port_in_03[3] ; data_out[3] ; 4.043 ;       ;       ; 4.676 ;
; port_in_03[4] ; data_out[4] ; 4.737 ;       ;       ; 5.459 ;
; port_in_03[5] ; data_out[5] ; 4.364 ;       ;       ; 5.040 ;
; port_in_03[6] ; data_out[6] ; 4.920 ;       ;       ; 5.660 ;
; port_in_03[7] ; data_out[7] ; 4.514 ;       ;       ; 5.246 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.809  ; 0.798 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -4.809  ; 0.798 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -35.746 ; 0.0   ; 0.0      ; 0.0     ; -2219.81            ;
;  CLOCK_50        ; -35.746 ; 0.000 ; N/A      ; N/A     ; -2219.810           ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; CLOCK_50   ; 11.197 ; 11.630 ; Rise       ; CLOCK_50        ;
;  address[0] ; CLOCK_50   ; 8.688  ; 9.042  ; Rise       ; CLOCK_50        ;
;  address[1] ; CLOCK_50   ; 8.051  ; 8.825  ; Rise       ; CLOCK_50        ;
;  address[2] ; CLOCK_50   ; 7.981  ; 8.719  ; Rise       ; CLOCK_50        ;
;  address[3] ; CLOCK_50   ; 7.769  ; 8.185  ; Rise       ; CLOCK_50        ;
;  address[4] ; CLOCK_50   ; 9.482  ; 9.872  ; Rise       ; CLOCK_50        ;
;  address[5] ; CLOCK_50   ; 9.076  ; 9.205  ; Rise       ; CLOCK_50        ;
;  address[6] ; CLOCK_50   ; 11.197 ; 11.630 ; Rise       ; CLOCK_50        ;
;  address[7] ; CLOCK_50   ; 9.106  ; 9.295  ; Rise       ; CLOCK_50        ;
; data_in[*]  ; CLOCK_50   ; 4.191  ; 4.863  ; Rise       ; CLOCK_50        ;
;  data_in[0] ; CLOCK_50   ; 3.471  ; 4.082  ; Rise       ; CLOCK_50        ;
;  data_in[1] ; CLOCK_50   ; 3.793  ; 4.315  ; Rise       ; CLOCK_50        ;
;  data_in[2] ; CLOCK_50   ; 4.068  ; 4.752  ; Rise       ; CLOCK_50        ;
;  data_in[3] ; CLOCK_50   ; 4.191  ; 4.846  ; Rise       ; CLOCK_50        ;
;  data_in[4] ; CLOCK_50   ; 3.196  ; 3.792  ; Rise       ; CLOCK_50        ;
;  data_in[5] ; CLOCK_50   ; 3.851  ; 4.455  ; Rise       ; CLOCK_50        ;
;  data_in[6] ; CLOCK_50   ; 4.168  ; 4.863  ; Rise       ; CLOCK_50        ;
;  data_in[7] ; CLOCK_50   ; 3.954  ; 4.576  ; Rise       ; CLOCK_50        ;
; writen      ; CLOCK_50   ; 5.914  ; 6.653  ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; CLOCK_50   ; 0.316  ; 0.194  ; Rise       ; CLOCK_50        ;
;  address[0] ; CLOCK_50   ; -0.789 ; -1.466 ; Rise       ; CLOCK_50        ;
;  address[1] ; CLOCK_50   ; -0.755 ; -1.365 ; Rise       ; CLOCK_50        ;
;  address[2] ; CLOCK_50   ; -0.801 ; -1.364 ; Rise       ; CLOCK_50        ;
;  address[3] ; CLOCK_50   ; -0.785 ; -1.386 ; Rise       ; CLOCK_50        ;
;  address[4] ; CLOCK_50   ; -0.889 ; -1.538 ; Rise       ; CLOCK_50        ;
;  address[5] ; CLOCK_50   ; 0.316  ; 0.194  ; Rise       ; CLOCK_50        ;
;  address[6] ; CLOCK_50   ; -0.833 ; -1.426 ; Rise       ; CLOCK_50        ;
;  address[7] ; CLOCK_50   ; -0.303 ; -0.491 ; Rise       ; CLOCK_50        ;
; data_in[*]  ; CLOCK_50   ; -0.505 ; -1.066 ; Rise       ; CLOCK_50        ;
;  data_in[0] ; CLOCK_50   ; -0.505 ; -1.066 ; Rise       ; CLOCK_50        ;
;  data_in[1] ; CLOCK_50   ; -0.528 ; -1.100 ; Rise       ; CLOCK_50        ;
;  data_in[2] ; CLOCK_50   ; -0.521 ; -1.082 ; Rise       ; CLOCK_50        ;
;  data_in[3] ; CLOCK_50   ; -0.513 ; -1.075 ; Rise       ; CLOCK_50        ;
;  data_in[4] ; CLOCK_50   ; -0.614 ; -1.173 ; Rise       ; CLOCK_50        ;
;  data_in[5] ; CLOCK_50   ; -0.701 ; -1.309 ; Rise       ; CLOCK_50        ;
;  data_in[6] ; CLOCK_50   ; -0.523 ; -1.081 ; Rise       ; CLOCK_50        ;
;  data_in[7] ; CLOCK_50   ; -0.615 ; -1.190 ; Rise       ; CLOCK_50        ;
; writen      ; CLOCK_50   ; -1.135 ; -1.772 ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------------+------------+-------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+--------+------------+-----------------+
; data_out[*]     ; CLOCK_50   ; 9.955 ; 10.110 ; Rise       ; CLOCK_50        ;
;  data_out[0]    ; CLOCK_50   ; 7.664 ; 7.743  ; Rise       ; CLOCK_50        ;
;  data_out[1]    ; CLOCK_50   ; 7.616 ; 7.686  ; Rise       ; CLOCK_50        ;
;  data_out[2]    ; CLOCK_50   ; 7.075 ; 7.127  ; Rise       ; CLOCK_50        ;
;  data_out[3]    ; CLOCK_50   ; 7.358 ; 7.374  ; Rise       ; CLOCK_50        ;
;  data_out[4]    ; CLOCK_50   ; 7.628 ; 7.683  ; Rise       ; CLOCK_50        ;
;  data_out[5]    ; CLOCK_50   ; 7.400 ; 7.404  ; Rise       ; CLOCK_50        ;
;  data_out[6]    ; CLOCK_50   ; 9.955 ; 10.110 ; Rise       ; CLOCK_50        ;
;  data_out[7]    ; CLOCK_50   ; 8.007 ; 8.028  ; Rise       ; CLOCK_50        ;
; port_out_00[*]  ; CLOCK_50   ; 5.657 ; 5.613  ; Rise       ; CLOCK_50        ;
;  port_out_00[0] ; CLOCK_50   ; 5.186 ; 5.164  ; Rise       ; CLOCK_50        ;
;  port_out_00[1] ; CLOCK_50   ; 5.231 ; 5.209  ; Rise       ; CLOCK_50        ;
;  port_out_00[2] ; CLOCK_50   ; 5.434 ; 5.409  ; Rise       ; CLOCK_50        ;
;  port_out_00[3] ; CLOCK_50   ; 5.265 ; 5.239  ; Rise       ; CLOCK_50        ;
;  port_out_00[4] ; CLOCK_50   ; 5.477 ; 5.453  ; Rise       ; CLOCK_50        ;
;  port_out_00[5] ; CLOCK_50   ; 5.233 ; 5.213  ; Rise       ; CLOCK_50        ;
;  port_out_00[6] ; CLOCK_50   ; 5.465 ; 5.432  ; Rise       ; CLOCK_50        ;
;  port_out_00[7] ; CLOCK_50   ; 5.657 ; 5.613  ; Rise       ; CLOCK_50        ;
; port_out_01[*]  ; CLOCK_50   ; 6.746 ; 6.831  ; Rise       ; CLOCK_50        ;
;  port_out_01[0] ; CLOCK_50   ; 5.690 ; 5.638  ; Rise       ; CLOCK_50        ;
;  port_out_01[1] ; CLOCK_50   ; 5.429 ; 5.387  ; Rise       ; CLOCK_50        ;
;  port_out_01[2] ; CLOCK_50   ; 6.746 ; 6.831  ; Rise       ; CLOCK_50        ;
;  port_out_01[3] ; CLOCK_50   ; 5.228 ; 5.209  ; Rise       ; CLOCK_50        ;
;  port_out_01[4] ; CLOCK_50   ; 5.422 ; 5.394  ; Rise       ; CLOCK_50        ;
;  port_out_01[5] ; CLOCK_50   ; 5.434 ; 5.410  ; Rise       ; CLOCK_50        ;
;  port_out_01[6] ; CLOCK_50   ; 5.604 ; 5.564  ; Rise       ; CLOCK_50        ;
;  port_out_01[7] ; CLOCK_50   ; 5.304 ; 5.293  ; Rise       ; CLOCK_50        ;
; port_out_02[*]  ; CLOCK_50   ; 6.958 ; 7.034  ; Rise       ; CLOCK_50        ;
;  port_out_02[0] ; CLOCK_50   ; 5.420 ; 5.390  ; Rise       ; CLOCK_50        ;
;  port_out_02[1] ; CLOCK_50   ; 5.475 ; 5.450  ; Rise       ; CLOCK_50        ;
;  port_out_02[2] ; CLOCK_50   ; 5.612 ; 5.571  ; Rise       ; CLOCK_50        ;
;  port_out_02[3] ; CLOCK_50   ; 5.773 ; 5.797  ; Rise       ; CLOCK_50        ;
;  port_out_02[4] ; CLOCK_50   ; 5.406 ; 5.363  ; Rise       ; CLOCK_50        ;
;  port_out_02[5] ; CLOCK_50   ; 6.958 ; 7.034  ; Rise       ; CLOCK_50        ;
;  port_out_02[6] ; CLOCK_50   ; 5.264 ; 5.246  ; Rise       ; CLOCK_50        ;
;  port_out_02[7] ; CLOCK_50   ; 6.286 ; 6.340  ; Rise       ; CLOCK_50        ;
; port_out_03[*]  ; CLOCK_50   ; 6.230 ; 6.300  ; Rise       ; CLOCK_50        ;
;  port_out_03[0] ; CLOCK_50   ; 5.640 ; 5.673  ; Rise       ; CLOCK_50        ;
;  port_out_03[1] ; CLOCK_50   ; 6.230 ; 6.300  ; Rise       ; CLOCK_50        ;
;  port_out_03[2] ; CLOCK_50   ; 5.448 ; 5.415  ; Rise       ; CLOCK_50        ;
;  port_out_03[3] ; CLOCK_50   ; 5.786 ; 5.796  ; Rise       ; CLOCK_50        ;
;  port_out_03[4] ; CLOCK_50   ; 5.785 ; 5.796  ; Rise       ; CLOCK_50        ;
;  port_out_03[5] ; CLOCK_50   ; 5.607 ; 5.569  ; Rise       ; CLOCK_50        ;
;  port_out_03[6] ; CLOCK_50   ; 5.255 ; 5.240  ; Rise       ; CLOCK_50        ;
;  port_out_03[7] ; CLOCK_50   ; 5.631 ; 5.607  ; Rise       ; CLOCK_50        ;
+-----------------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; CLOCK_50   ; 3.195 ; 3.243 ; Rise       ; CLOCK_50        ;
;  data_out[0]    ; CLOCK_50   ; 4.431 ; 4.570 ; Rise       ; CLOCK_50        ;
;  data_out[1]    ; CLOCK_50   ; 3.447 ; 3.529 ; Rise       ; CLOCK_50        ;
;  data_out[2]    ; CLOCK_50   ; 3.649 ; 3.753 ; Rise       ; CLOCK_50        ;
;  data_out[3]    ; CLOCK_50   ; 3.712 ; 3.829 ; Rise       ; CLOCK_50        ;
;  data_out[4]    ; CLOCK_50   ; 3.195 ; 3.243 ; Rise       ; CLOCK_50        ;
;  data_out[5]    ; CLOCK_50   ; 3.869 ; 4.005 ; Rise       ; CLOCK_50        ;
;  data_out[6]    ; CLOCK_50   ; 3.813 ; 3.959 ; Rise       ; CLOCK_50        ;
;  data_out[7]    ; CLOCK_50   ; 4.359 ; 4.575 ; Rise       ; CLOCK_50        ;
; port_out_00[*]  ; CLOCK_50   ; 3.018 ; 3.048 ; Rise       ; CLOCK_50        ;
;  port_out_00[0] ; CLOCK_50   ; 3.018 ; 3.048 ; Rise       ; CLOCK_50        ;
;  port_out_00[1] ; CLOCK_50   ; 3.059 ; 3.089 ; Rise       ; CLOCK_50        ;
;  port_out_00[2] ; CLOCK_50   ; 3.157 ; 3.204 ; Rise       ; CLOCK_50        ;
;  port_out_00[3] ; CLOCK_50   ; 3.077 ; 3.109 ; Rise       ; CLOCK_50        ;
;  port_out_00[4] ; CLOCK_50   ; 3.199 ; 3.246 ; Rise       ; CLOCK_50        ;
;  port_out_00[5] ; CLOCK_50   ; 3.057 ; 3.089 ; Rise       ; CLOCK_50        ;
;  port_out_00[6] ; CLOCK_50   ; 3.159 ; 3.203 ; Rise       ; CLOCK_50        ;
;  port_out_00[7] ; CLOCK_50   ; 3.270 ; 3.329 ; Rise       ; CLOCK_50        ;
; port_out_01[*]  ; CLOCK_50   ; 3.055 ; 3.087 ; Rise       ; CLOCK_50        ;
;  port_out_01[0] ; CLOCK_50   ; 3.300 ; 3.349 ; Rise       ; CLOCK_50        ;
;  port_out_01[1] ; CLOCK_50   ; 3.146 ; 3.189 ; Rise       ; CLOCK_50        ;
;  port_out_01[2] ; CLOCK_50   ; 4.091 ; 4.233 ; Rise       ; CLOCK_50        ;
;  port_out_01[3] ; CLOCK_50   ; 3.055 ; 3.087 ; Rise       ; CLOCK_50        ;
;  port_out_01[4] ; CLOCK_50   ; 3.149 ; 3.195 ; Rise       ; CLOCK_50        ;
;  port_out_01[5] ; CLOCK_50   ; 3.157 ; 3.199 ; Rise       ; CLOCK_50        ;
;  port_out_01[6] ; CLOCK_50   ; 3.238 ; 3.293 ; Rise       ; CLOCK_50        ;
;  port_out_01[7] ; CLOCK_50   ; 3.091 ; 3.131 ; Rise       ; CLOCK_50        ;
; port_out_02[*]  ; CLOCK_50   ; 3.059 ; 3.096 ; Rise       ; CLOCK_50        ;
;  port_out_02[0] ; CLOCK_50   ; 3.147 ; 3.190 ; Rise       ; CLOCK_50        ;
;  port_out_02[1] ; CLOCK_50   ; 3.198 ; 3.243 ; Rise       ; CLOCK_50        ;
;  port_out_02[2] ; CLOCK_50   ; 3.253 ; 3.296 ; Rise       ; CLOCK_50        ;
;  port_out_02[3] ; CLOCK_50   ; 3.402 ; 3.442 ; Rise       ; CLOCK_50        ;
;  port_out_02[4] ; CLOCK_50   ; 3.135 ; 3.170 ; Rise       ; CLOCK_50        ;
;  port_out_02[5] ; CLOCK_50   ; 4.210 ; 4.364 ; Rise       ; CLOCK_50        ;
;  port_out_02[6] ; CLOCK_50   ; 3.059 ; 3.096 ; Rise       ; CLOCK_50        ;
;  port_out_02[7] ; CLOCK_50   ; 3.712 ; 3.802 ; Rise       ; CLOCK_50        ;
; port_out_03[*]  ; CLOCK_50   ; 3.061 ; 3.097 ; Rise       ; CLOCK_50        ;
;  port_out_03[0] ; CLOCK_50   ; 3.333 ; 3.375 ; Rise       ; CLOCK_50        ;
;  port_out_03[1] ; CLOCK_50   ; 3.664 ; 3.755 ; Rise       ; CLOCK_50        ;
;  port_out_03[2] ; CLOCK_50   ; 3.157 ; 3.204 ; Rise       ; CLOCK_50        ;
;  port_out_03[3] ; CLOCK_50   ; 3.402 ; 3.450 ; Rise       ; CLOCK_50        ;
;  port_out_03[4] ; CLOCK_50   ; 3.401 ; 3.442 ; Rise       ; CLOCK_50        ;
;  port_out_03[5] ; CLOCK_50   ; 3.238 ; 3.290 ; Rise       ; CLOCK_50        ;
;  port_out_03[6] ; CLOCK_50   ; 3.061 ; 3.097 ; Rise       ; CLOCK_50        ;
;  port_out_03[7] ; CLOCK_50   ; 3.267 ; 3.319 ; Rise       ; CLOCK_50        ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 9.708  ; 9.776  ; 10.130 ; 10.198 ;
; address[0]    ; data_out[1] ; 10.511 ; 10.522 ; 11.025 ; 11.036 ;
; address[0]    ; data_out[2] ; 10.796 ; 10.750 ; 11.290 ; 11.244 ;
; address[0]    ; data_out[3] ; 10.297 ; 10.249 ; 10.776 ; 10.731 ;
; address[0]    ; data_out[4] ; 11.408 ; 11.454 ; 11.874 ; 11.920 ;
; address[0]    ; data_out[5] ; 10.470 ; 10.506 ; 10.927 ; 10.941 ;
; address[0]    ; data_out[6] ; 11.741 ; 11.688 ; 12.207 ; 12.154 ;
; address[0]    ; data_out[7] ; 10.409 ; 10.427 ; 10.878 ; 10.896 ;
; address[1]    ; data_out[0] ; 11.303 ; 11.371 ; 11.925 ; 11.993 ;
; address[1]    ; data_out[1] ; 11.013 ; 10.991 ; 11.565 ; 11.576 ;
; address[1]    ; data_out[2] ; 11.120 ; 11.074 ; 11.651 ; 11.605 ;
; address[1]    ; data_out[3] ; 11.509 ; 11.494 ; 12.090 ; 12.042 ;
; address[1]    ; data_out[4] ; 11.078 ; 11.124 ; 11.657 ; 11.703 ;
; address[1]    ; data_out[5] ; 11.465 ; 11.468 ; 12.036 ; 12.072 ;
; address[1]    ; data_out[6] ; 11.411 ; 11.358 ; 11.989 ; 11.936 ;
; address[1]    ; data_out[7] ; 10.760 ; 10.778 ; 11.334 ; 11.352 ;
; address[2]    ; data_out[0] ;        ; 9.909  ; 10.413 ;        ;
; address[2]    ; data_out[1] ; 12.492 ; 12.493 ; 13.065 ; 13.076 ;
; address[2]    ; data_out[2] ; 12.767 ; 12.721 ; 13.330 ; 13.284 ;
; address[2]    ; data_out[3] ; 12.747 ; 12.732 ; 13.291 ; 13.243 ;
; address[2]    ; data_out[4] ; 13.379 ; 13.425 ; 13.914 ; 13.960 ;
; address[2]    ; data_out[5] ; 12.856 ; 12.852 ; 13.378 ; 13.383 ;
; address[2]    ; data_out[6] ; 13.712 ; 13.659 ; 14.247 ; 14.194 ;
; address[2]    ; data_out[7] ; 12.654 ; 12.737 ; 13.183 ; 13.186 ;
; address[3]    ; data_out[0] ;        ; 9.716  ; 10.166 ;        ;
; address[3]    ; data_out[1] ; 12.299 ; 12.300 ; 12.818 ; 12.829 ;
; address[3]    ; data_out[2] ; 12.574 ; 12.528 ; 13.083 ; 13.037 ;
; address[3]    ; data_out[3] ; 12.554 ; 12.539 ; 13.044 ; 12.996 ;
; address[3]    ; data_out[4] ; 13.186 ; 13.232 ; 13.667 ; 13.713 ;
; address[3]    ; data_out[5] ; 12.663 ; 12.659 ; 13.131 ; 13.136 ;
; address[3]    ; data_out[6] ; 13.519 ; 13.466 ; 14.000 ; 13.947 ;
; address[3]    ; data_out[7] ; 12.461 ; 12.544 ; 12.936 ; 12.939 ;
; address[4]    ; data_out[0] ; 8.195  ;        ;        ; 8.810  ;
; address[4]    ; data_out[1] ; 11.305 ; 11.339 ; 12.068 ; 12.032 ;
; address[4]    ; data_out[2] ; 11.437 ; 11.436 ; 12.206 ; 12.104 ;
; address[4]    ; data_out[3] ; 11.437 ; 11.445 ; 12.203 ; 12.141 ;
; address[4]    ; data_out[4] ; 11.752 ; 11.798 ; 12.433 ; 12.531 ;
; address[4]    ; data_out[5] ; 11.743 ; 11.748 ; 12.432 ; 12.428 ;
; address[4]    ; data_out[6] ; 12.080 ; 12.014 ; 12.730 ; 12.738 ;
; address[4]    ; data_out[7] ; 11.548 ; 11.551 ; 12.230 ; 12.313 ;
; address[5]    ; data_out[0] ; 7.546  ; 7.138  ; 7.166  ; 7.721  ;
; address[5]    ; data_out[1] ; 10.198 ; 10.209 ; 10.304 ; 10.305 ;
; address[5]    ; data_out[2] ; 10.463 ; 10.417 ; 10.579 ; 10.533 ;
; address[5]    ; data_out[3] ; 10.424 ; 10.376 ; 10.559 ; 10.544 ;
; address[5]    ; data_out[4] ; 11.047 ; 11.093 ; 11.191 ; 11.237 ;
; address[5]    ; data_out[5] ; 10.511 ; 10.516 ; 10.668 ; 10.664 ;
; address[5]    ; data_out[6] ; 11.380 ; 11.327 ; 11.524 ; 11.471 ;
; address[5]    ; data_out[7] ; 10.316 ; 10.319 ; 10.466 ; 10.549 ;
; address[6]    ; data_out[0] ; 10.729 ; 10.690 ; 11.250 ; 11.324 ;
; address[6]    ; data_out[1] ; 13.007 ; 13.018 ; 13.648 ; 13.649 ;
; address[6]    ; data_out[2] ; 13.272 ; 13.226 ; 13.923 ; 13.877 ;
; address[6]    ; data_out[3] ; 13.233 ; 13.185 ; 13.903 ; 13.888 ;
; address[6]    ; data_out[4] ; 13.856 ; 13.902 ; 14.535 ; 14.581 ;
; address[6]    ; data_out[5] ; 13.320 ; 13.325 ; 14.012 ; 14.008 ;
; address[6]    ; data_out[6] ; 14.189 ; 14.136 ; 14.868 ; 14.815 ;
; address[6]    ; data_out[7] ; 13.125 ; 13.128 ; 13.810 ; 13.893 ;
; address[7]    ; data_out[0] ; 8.726  ; 8.800  ; 8.827  ; 8.788  ;
; address[7]    ; data_out[1] ; 9.504  ; 9.479  ; 9.523  ; 9.486  ;
; address[7]    ; data_out[2] ; 9.733  ; 9.687  ; 9.760  ; 9.714  ;
; address[7]    ; data_out[3] ; 9.691  ; 9.714  ; 9.800  ; 9.694  ;
; address[7]    ; data_out[4] ; 11.092 ; 11.061 ; 11.219 ; 11.262 ;
; address[7]    ; data_out[5] ; 10.414 ; 10.351 ; 10.479 ; 10.449 ;
; address[7]    ; data_out[6] ; 10.667 ; 10.615 ; 10.718 ; 10.698 ;
; address[7]    ; data_out[7] ; 10.045 ; 10.004 ; 10.131 ; 10.123 ;
; port_in_00[0] ; data_out[0] ; 7.722  ;        ;        ; 8.246  ;
; port_in_00[1] ; data_out[1] ; 7.482  ; 7.460  ; 7.896  ; 7.907  ;
; port_in_00[2] ; data_out[2] ; 7.740  ; 7.715  ; 8.184  ; 8.138  ;
; port_in_00[3] ; data_out[3] ; 8.251  ; 8.203  ; 8.677  ; 8.662  ;
; port_in_00[4] ; data_out[4] ; 8.828  ; 8.883  ; 9.231  ; 9.277  ;
; port_in_00[5] ; data_out[5] ; 8.044  ; 8.047  ; 8.486  ; 8.522  ;
; port_in_00[6] ; data_out[6] ; 9.295  ; 9.251  ; 9.701  ; 9.648  ;
; port_in_00[7] ; data_out[7] ; 8.515  ; 8.542  ; 9.001  ; 9.019  ;
; port_in_01[0] ; data_out[0] ; 7.962  ;        ;        ; 8.430  ;
; port_in_01[1] ; data_out[1] ; 8.512  ; 8.490  ; 9.018  ; 9.029  ;
; port_in_01[2] ; data_out[2] ; 7.949  ; 7.924  ; 8.401  ; 8.355  ;
; port_in_01[3] ; data_out[3] ; 8.157  ; 8.109  ; 8.560  ; 8.545  ;
; port_in_01[4] ; data_out[4] ; 9.036  ; 9.091  ; 9.444  ; 9.490  ;
; port_in_01[5] ; data_out[5] ; 7.924  ; 7.927  ; 8.334  ; 8.370  ;
; port_in_01[6] ; data_out[6] ; 9.373  ; 9.329  ; 9.779  ; 9.726  ;
; port_in_01[7] ; data_out[7] ; 8.512  ; 8.539  ; 9.007  ; 9.025  ;
; port_in_02[0] ; data_out[0] ; 9.363  ; 9.398  ; 9.818  ; 9.886  ;
; port_in_02[1] ; data_out[1] ; 7.283  ;        ;        ; 7.730  ;
; port_in_02[2] ; data_out[2] ; 7.408  ;        ;        ; 7.767  ;
; port_in_02[3] ; data_out[3] ; 7.449  ;        ;        ; 7.867  ;
; port_in_02[4] ; data_out[4] ; 8.599  ;        ;        ; 9.117  ;
; port_in_02[5] ; data_out[5] ; 8.227  ;        ;        ; 8.667  ;
; port_in_02[6] ; data_out[6] ; 8.628  ;        ;        ; 9.050  ;
; port_in_02[7] ; data_out[7] ; 8.386  ;        ;        ; 8.864  ;
; port_in_03[0] ; data_out[0] ; 10.108 ; 10.143 ; 10.706 ; 10.774 ;
; port_in_03[1] ; data_out[1] ; 7.051  ;        ;        ; 7.443  ;
; port_in_03[2] ; data_out[2] ; 7.837  ;        ;        ; 8.270  ;
; port_in_03[3] ; data_out[3] ; 7.190  ;        ;        ; 7.550  ;
; port_in_03[4] ; data_out[4] ; 8.533  ;        ;        ; 9.042  ;
; port_in_03[5] ; data_out[5] ; 7.762  ;        ;        ; 8.206  ;
; port_in_03[6] ; data_out[6] ; 8.767  ;        ;        ; 9.143  ;
; port_in_03[7] ; data_out[7] ; 8.071  ;        ;        ; 8.516  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.527 ; 5.590 ; 6.129 ; 6.192 ;
; address[0]    ; data_out[1] ; 5.884 ; 5.962 ; 6.431 ; 6.490 ;
; address[0]    ; data_out[2] ; 6.007 ; 6.073 ; 6.519 ; 6.644 ;
; address[0]    ; data_out[3] ; 5.738 ; 5.817 ; 6.314 ; 6.393 ;
; address[0]    ; data_out[4] ; 6.358 ; 6.491 ; 6.872 ; 7.012 ;
; address[0]    ; data_out[5] ; 5.834 ; 5.956 ; 6.401 ; 6.504 ;
; address[0]    ; data_out[6] ; 6.566 ; 6.717 ; 7.078 ; 7.236 ;
; address[0]    ; data_out[7] ; 5.806 ; 5.954 ; 6.384 ; 6.532 ;
; address[1]    ; data_out[0] ; 5.037 ; 5.105 ; 5.756 ; 5.813 ;
; address[1]    ; data_out[1] ; 5.695 ; 5.766 ; 6.578 ; 6.632 ;
; address[1]    ; data_out[2] ; 5.750 ; 5.868 ; 6.666 ; 6.697 ;
; address[1]    ; data_out[3] ; 5.738 ; 5.829 ; 6.616 ; 6.690 ;
; address[1]    ; data_out[4] ; 5.904 ; 6.031 ; 6.710 ; 6.876 ;
; address[1]    ; data_out[5] ; 5.918 ; 6.025 ; 6.779 ; 6.879 ;
; address[1]    ; data_out[6] ; 6.108 ; 6.253 ; 6.914 ; 7.082 ;
; address[1]    ; data_out[7] ; 5.805 ; 5.937 ; 6.627 ; 6.785 ;
; address[2]    ; data_out[0] ;       ; 5.760 ; 6.307 ;       ;
; address[2]    ; data_out[1] ; 6.931 ; 7.009 ; 7.405 ; 7.464 ;
; address[2]    ; data_out[2] ; 6.954 ; 7.078 ; 7.442 ; 7.547 ;
; address[2]    ; data_out[3] ; 6.875 ; 6.954 ; 7.418 ; 7.497 ;
; address[2]    ; data_out[4] ; 6.930 ; 7.070 ; 7.468 ; 7.608 ;
; address[2]    ; data_out[5] ; 6.971 ; 7.093 ; 7.505 ; 7.608 ;
; address[2]    ; data_out[6] ; 7.135 ; 7.293 ; 7.674 ; 7.832 ;
; address[2]    ; data_out[7] ; 6.751 ; 6.898 ; 7.262 ; 7.410 ;
; address[3]    ; data_out[0] ;       ; 5.658 ; 6.166 ;       ;
; address[3]    ; data_out[1] ; 6.829 ; 6.907 ; 7.264 ; 7.323 ;
; address[3]    ; data_out[2] ; 6.852 ; 6.976 ; 7.301 ; 7.406 ;
; address[3]    ; data_out[3] ; 6.773 ; 6.852 ; 7.277 ; 7.356 ;
; address[3]    ; data_out[4] ; 6.828 ; 6.968 ; 7.327 ; 7.467 ;
; address[3]    ; data_out[5] ; 6.869 ; 6.991 ; 7.364 ; 7.467 ;
; address[3]    ; data_out[6] ; 7.033 ; 7.191 ; 7.533 ; 7.691 ;
; address[3]    ; data_out[7] ; 6.649 ; 6.796 ; 7.121 ; 7.269 ;
; address[4]    ; data_out[0] ; 4.747 ;       ;       ; 5.497 ;
; address[4]    ; data_out[1] ; 5.871 ; 5.930 ; 6.649 ; 6.727 ;
; address[4]    ; data_out[2] ; 5.959 ; 6.064 ; 6.772 ; 6.838 ;
; address[4]    ; data_out[3] ; 5.754 ; 5.833 ; 6.503 ; 6.582 ;
; address[4]    ; data_out[4] ; 5.985 ; 6.125 ; 6.754 ; 6.894 ;
; address[4]    ; data_out[5] ; 5.841 ; 5.944 ; 6.599 ; 6.721 ;
; address[4]    ; data_out[6] ; 6.191 ; 6.349 ; 6.959 ; 7.117 ;
; address[4]    ; data_out[7] ; 5.779 ; 5.927 ; 6.571 ; 6.719 ;
; address[5]    ; data_out[0] ; 4.288 ; 4.288 ; 4.403 ; 4.460 ;
; address[5]    ; data_out[1] ; 4.683 ; 4.716 ; 4.762 ; 4.802 ;
; address[5]    ; data_out[2] ; 4.735 ; 4.775 ; 4.800 ; 4.827 ;
; address[5]    ; data_out[3] ; 4.836 ; 4.856 ; 4.861 ; 4.953 ;
; address[5]    ; data_out[4] ; 5.554 ; 5.694 ; 5.602 ; 5.624 ;
; address[5]    ; data_out[5] ; 5.251 ; 5.330 ; 5.293 ; 5.353 ;
; address[5]    ; data_out[6] ; 5.272 ; 5.432 ; 5.402 ; 5.543 ;
; address[5]    ; data_out[7] ; 5.003 ; 5.123 ; 5.084 ; 5.185 ;
; address[6]    ; data_out[0] ; 5.927 ; 6.208 ; 6.872 ; 6.872 ;
; address[6]    ; data_out[1] ; 6.603 ; 6.636 ; 7.231 ; 7.271 ;
; address[6]    ; data_out[2] ; 6.655 ; 6.695 ; 7.269 ; 7.296 ;
; address[6]    ; data_out[3] ; 6.756 ; 6.776 ; 7.330 ; 7.422 ;
; address[6]    ; data_out[4] ; 7.088 ; 7.228 ; 8.042 ; 8.093 ;
; address[6]    ; data_out[5] ; 7.125 ; 7.228 ; 7.762 ; 7.822 ;
; address[6]    ; data_out[6] ; 7.192 ; 7.352 ; 7.871 ; 8.012 ;
; address[6]    ; data_out[7] ; 6.882 ; 7.030 ; 7.553 ; 7.654 ;
; address[7]    ; data_out[0] ; 4.077 ; 5.166 ; 5.419 ; 4.345 ;
; address[7]    ; data_out[1] ; 3.806 ; 3.629 ; 3.799 ; 4.055 ;
; address[7]    ; data_out[2] ; 3.386 ; 3.268 ; 3.487 ; 3.647 ;
; address[7]    ; data_out[3] ; 3.459 ; 3.379 ; 3.578 ; 3.742 ;
; address[7]    ; data_out[4] ; 3.557 ; 3.315 ; 3.515 ; 3.821 ;
; address[7]    ; data_out[5] ; 3.791 ; 3.719 ; 3.890 ; 4.073 ;
; address[7]    ; data_out[6] ; 4.037 ; 4.061 ; 4.187 ; 4.459 ;
; address[7]    ; data_out[7] ; 3.668 ; 3.652 ; 3.801 ; 4.018 ;
; port_in_00[0] ; data_out[0] ; 4.477 ;       ;       ; 5.155 ;
; port_in_00[1] ; data_out[1] ; 4.221 ; 4.280 ; 4.783 ; 4.861 ;
; port_in_00[2] ; data_out[2] ; 4.313 ; 4.438 ; 4.941 ; 4.979 ;
; port_in_00[3] ; data_out[3] ; 4.582 ; 4.661 ; 5.187 ; 5.285 ;
; port_in_00[4] ; data_out[4] ; 4.917 ; 5.057 ; 5.514 ; 5.647 ;
; port_in_00[5] ; data_out[5] ; 4.513 ; 4.616 ; 5.088 ; 5.210 ;
; port_in_00[6] ; data_out[6] ; 5.165 ; 5.323 ; 5.779 ; 5.930 ;
; port_in_00[7] ; data_out[7] ; 4.770 ; 4.918 ; 5.397 ; 5.538 ;
; port_in_01[0] ; data_out[0] ; 4.561 ;       ;       ; 5.205 ;
; port_in_01[1] ; data_out[1] ; 4.802 ; 4.861 ; 5.464 ; 5.542 ;
; port_in_01[2] ; data_out[2] ; 4.417 ; 4.542 ; 5.040 ; 5.078 ;
; port_in_01[3] ; data_out[3] ; 4.540 ; 4.619 ; 5.128 ; 5.226 ;
; port_in_01[4] ; data_out[4] ; 4.999 ; 5.139 ; 5.601 ; 5.734 ;
; port_in_01[5] ; data_out[5] ; 4.449 ; 4.552 ; 5.009 ; 5.131 ;
; port_in_01[6] ; data_out[6] ; 5.206 ; 5.364 ; 5.803 ; 5.954 ;
; port_in_01[7] ; data_out[7] ; 4.731 ; 4.879 ; 5.351 ; 5.492 ;
; port_in_02[0] ; data_out[0] ; 5.351 ; 5.414 ; 6.002 ; 6.084 ;
; port_in_02[1] ; data_out[1] ; 4.092 ;       ;       ; 4.741 ;
; port_in_02[2] ; data_out[2] ; 4.192 ;       ;       ; 4.845 ;
; port_in_02[3] ; data_out[3] ; 4.154 ;       ;       ; 4.822 ;
; port_in_02[4] ; data_out[4] ; 4.804 ;       ;       ; 5.544 ;
; port_in_02[5] ; data_out[5] ; 4.640 ;       ;       ; 5.344 ;
; port_in_02[6] ; data_out[6] ; 4.862 ;       ;       ; 5.604 ;
; port_in_02[7] ; data_out[7] ; 4.726 ;       ;       ; 5.483 ;
; port_in_03[0] ; data_out[0] ; 5.766 ; 5.829 ; 6.533 ; 6.615 ;
; port_in_03[1] ; data_out[1] ; 3.995 ;       ;       ; 4.613 ;
; port_in_03[2] ; data_out[2] ; 4.421 ;       ;       ; 5.127 ;
; port_in_03[3] ; data_out[3] ; 4.043 ;       ;       ; 4.676 ;
; port_in_03[4] ; data_out[4] ; 4.737 ;       ;       ; 5.459 ;
; port_in_03[5] ; data_out[5] ; 4.364 ;       ;       ; 5.040 ;
; port_in_03[6] ; data_out[6] ; 4.920 ;       ;       ; 5.660 ;
; port_in_03[7] ; data_out[7] ; 4.514 ;       ;       ; 5.246 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; port_out_00[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writen                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; port_out_02[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_02[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; port_out_02[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_03[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_03[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_03[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_03[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_03[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 50    ; 50    ;
; Unconstrained Input Port Paths  ; 21046 ; 21046 ;
; Unconstrained Output Ports      ; 40    ; 40    ;
; Unconstrained Output Port Paths ; 143   ; 143   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Nov 09 14:53:16 2022
Info: Command: quartus_sta memoria -c memoria
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memoria.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.809
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.809             -35.746 CLOCK_50 
Info (332146): Worst-case hold slack is 1.509
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.509               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2098.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.252
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.252             -31.366 CLOCK_50 
Info (332146): Worst-case hold slack is 1.370
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.370               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2098.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.462
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.462             -18.095 CLOCK_50 
Info (332146): Worst-case hold slack is 0.798
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.798               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2219.810 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4752 megabytes
    Info: Processing ended: Wed Nov 09 14:53:19 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


