

================================================================
== Vivado HLS Report for 'dut'
================================================================
* Date:           Fri Oct 28 23:46:31 2022

* Version:        2016.2 (Build 1577090 on Thu Jun 02 16:59:10 MDT 2016)
* Project:        bnn.prj
* Solution:       solution3
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      8.47|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +---------+----------+---------+----------+---------+
    |       Latency      |      Interval      | Pipeline|
    |   min   |    max   |   min   |    max   |   Type  |
    +---------+----------+---------+----------+---------+
    |  1843993|  49294645|  1843994|  49294646|   none  |
    +---------+----------+---------+----------+---------+

    + Detail: 
        * Instance: 
        +-------------------------+--------------+---------+----------+---------+----------+---------+
        |                         |              |       Latency      |      Interval      | Pipeline|
        |         Instance        |    Module    |   min   |    max   |   min   |    max   |   Type  |
        +-------------------------+--------------+---------+----------+---------+----------+---------+
        |grp_dut_max_pool_fu_437  |dut_max_pool  |     5698|     43746|     5698|     43746|   none  |
        |grp_dut_conv_fu_479      |dut_conv      |    33057|  23643201|    33057|  23643201|   none  |
        |grp_dut_reshape_fu_579   |dut_reshape   |      162|       162|      162|       162|   none  |
        |grp_dut_dense_1_fu_587   |dut_dense_1   |  1709313|   1709313|  1709313|   1709313|   none  |
        |grp_dut_dense_fu_612     |dut_dense     |    33491|     33491|    33491|     33491|   none  |
        |grp_dut_pad_fu_622       |dut_pad       |    11604|     88738|    11604|     88738|   none  |
        +-------------------------+--------------+---------+----------+---------+----------+---------+

        * Loop: 
        +-------------+-----+-----+----------+-----------+-----------+------+----------+
        |             |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        |  Loop Name  | min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------+-----+-----+----------+-----------+-----------+------+----------+
        |- Loop 1     |  272|  272|        34|          -|          -|     8|    no    |
        | + Loop 1.1  |   32|   32|         1|          -|          -|    32|    no    |
        |- Loop 2     |   18|   18|         2|          -|          -|     9|    no    |
        +-------------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      -|       0|     63|
|FIFO             |        -|      -|       -|      -|
|Instance         |       12|     45|    8684|  30333|
|Memory           |       64|      -|      32|     96|
|Multiplexer      |        -|      -|       -|   1229|
|Register         |        -|      -|     121|      -|
+-----------------+---------+-------+--------+-------+
|Total            |       76|     45|    8837|  31721|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |       27|     20|       8|     59|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +-------------------------+--------------+---------+-------+------+-------+
    |         Instance        |    Module    | BRAM_18K| DSP48E|  FF  |  LUT  |
    +-------------------------+--------------+---------+-------+------+-------+
    |grp_dut_conv_fu_479      |dut_conv      |        2|     21|  4885|   5604|
    |grp_dut_dense_fu_612     |dut_dense     |        1|      5|  1048|   1876|
    |grp_dut_dense_1_fu_587   |dut_dense_1   |        9|      5|  1047|   1871|
    |grp_dut_max_pool_fu_437  |dut_max_pool  |        0|      9|   891|  16584|
    |grp_dut_pad_fu_622       |dut_pad       |        0|      5|   456|    658|
    |grp_dut_reshape_fu_579   |dut_reshape   |        0|      0|   357|   3740|
    +-------------------------+--------------+---------+-------+------+-------+
    |Total                    |              |       12|     45|  8684|  30333|
    +-------------------------+--------------+---------+-------+------+-------+

    * DSP48: 
    N/A

    * Memory: 
    +-------------------+---------------------+---------+---+----+------+-----+------+-------------+
    |       Memory      |        Module       | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +-------------------+---------------------+---------+---+----+------+-----+------+-------------+
    |input_0_U          |dut_input_0          |        0|  2|   6|   324|    1|     1|          324|
    |input_1_U          |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |input_2_U          |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |input_3_U          |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |input_4_U          |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |input_5_U          |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |input_6_U          |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |input_7_U          |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |input_8_U          |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |input_9_U          |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |input_10_U         |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |input_11_U         |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |input_12_U         |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |input_13_U         |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |input_14_U         |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |input_15_U         |dut_input_1          |        0|  2|   6|   324|    1|     1|          324|
    |mem_conv1_0_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_1_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_2_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_3_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_4_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_5_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_6_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_7_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_8_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_9_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_10_U     |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_11_U     |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_12_U     |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_13_U     |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_14_U     |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv1_15_U     |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_0_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_1_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_2_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_3_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_4_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_5_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_6_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_7_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_8_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_9_U      |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_10_U     |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_11_U     |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_12_U     |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_13_U     |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_14_U     |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |mem_conv2_15_U     |dut_mem_conv1_0      |        1|  0|   0|   324|    1|     1|          324|
    |threshold1_V_0_U   |dut_threshold1_V_0   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_1_U   |dut_threshold1_V_1   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_13_U  |dut_threshold1_V_1   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_14_U  |dut_threshold1_V_1   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_15_U  |dut_threshold1_V_1   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_7_U   |dut_threshold1_V_1   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_8_U   |dut_threshold1_V_1   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_9_U   |dut_threshold1_V_1   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_10_U  |dut_threshold1_V_1   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_11_U  |dut_threshold1_V_1   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_12_U  |dut_threshold1_V_1   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_13_U  |dut_threshold1_V_1   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_14_U  |dut_threshold1_V_1   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_15_U  |dut_threshold1_V_1   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_10_U  |dut_threshold1_V_10  |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_11_U  |dut_threshold1_V_11  |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_12_U  |dut_threshold1_V_12  |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_2_U   |dut_threshold1_V_2   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_3_U   |dut_threshold1_V_3   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_4_U   |dut_threshold1_V_4   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_5_U   |dut_threshold1_V_5   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_6_U   |dut_threshold1_V_6   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_7_U   |dut_threshold1_V_7   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_8_U   |dut_threshold1_V_8   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold1_V_9_U   |dut_threshold1_V_9   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_0_U   |dut_threshold2_V_0   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_1_U   |dut_threshold2_V_1   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_2_U   |dut_threshold2_V_2   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_3_U   |dut_threshold2_V_3   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_4_U   |dut_threshold2_V_4   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_5_U   |dut_threshold2_V_5   |        1|  0|   0|   324|    8|     1|         2592|
    |threshold2_V_6_U   |dut_threshold2_V_6   |        1|  0|   0|   324|    8|     1|         2592|
    +-------------------+---------------------+---------+---+----+------+-----+------+-------------+
    |Total              |                     |       64| 32|  96| 25920|  304|    80|        98496|
    +-------------------+---------------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------+----------+-------+---+----+------------+------------+
    |     Variable Name    | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------+----------+-------+---+----+------------+------------+
    |i_2_fu_670_p2         |     +    |      0|  0|   4|           4|           1|
    |i_3_fu_741_p2         |     +    |      0|  0|   4|           4|           1|
    |j_fu_702_p2           |     +    |      0|  0|   6|           6|           1|
    |tmp_7_fu_716_p2       |     +    |      0|  0|   8|           8|           8|
    |ap_sig_324            |    and   |      0|  0|   1|           1|           1|
    |ap_sig_345            |    and   |      0|  0|   1|           1|           1|
    |exitcond1_fu_664_p2   |   icmp   |      0|  0|   2|           4|           5|
    |exitcond_fu_696_p2    |   icmp   |      0|  0|   3|           6|           7|
    |exitcond_i_fu_730_p2  |   icmp   |      0|  0|   2|           4|           4|
    |phitmp_i_fu_747_p3    |  select  |      0|  0|  32|           1|          32|
    +----------------------+----------+-------+---+----+------------+------------+
    |Total                 |          |      0|  0|  63|          39|          61|
    +----------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +---------------------------------------+----+-----------+-----+-----------+
    |                  Name                 | LUT| Input Size| Bits| Total Bits|
    +---------------------------------------+----+-----------+-----+-----------+
    |Hi_assign_reg_402                      |   6|          2|    6|         12|
    |ap_NS_fsm                              |  18|         23|    1|         23|
    |grp_dut_conv_fu_479_I                  |   6|          3|    6|         18|
    |grp_dut_conv_fu_479_L                  |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_M                  |   7|          3|    7|         21|
    |grp_dut_conv_fu_479_N                  |   7|          3|    7|         21|
    |grp_dut_conv_fu_479_input_0_q0         |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_10_q0        |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_11_q0        |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_12_q0        |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_13_q0        |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_14_q0        |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_15_q0        |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_1_q0         |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_2_q0         |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_3_q0         |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_4_q0         |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_5_q0         |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_6_q0         |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_7_q0         |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_8_q0         |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_input_9_q0         |   1|          3|    1|          3|
    |grp_dut_conv_fu_479_threshold_0_V_q0   |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_10_V_q0  |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_11_V_q0  |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_12_V_q0  |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_13_V_q0  |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_14_V_q0  |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_15_V_q0  |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_1_V_q0   |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_2_V_q0   |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_3_V_q0   |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_4_V_q0   |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_5_V_q0   |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_6_V_q0   |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_7_V_q0   |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_8_V_q0   |   8|          3|    8|         24|
    |grp_dut_conv_fu_479_threshold_9_V_q0   |   8|          3|    8|         24|
    |grp_dut_max_pool_fu_437_I              |   6|          3|    6|         18|
    |grp_dut_max_pool_fu_437_M              |   7|          3|    7|         21|
    |grp_dut_max_pool_fu_437_input_0_q0     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_0_q1     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_10_q0    |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_10_q1    |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_11_q0    |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_11_q1    |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_12_q0    |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_12_q1    |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_13_q0    |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_13_q1    |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_14_q0    |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_14_q1    |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_15_q0    |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_15_q1    |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_1_q0     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_1_q1     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_2_q0     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_2_q1     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_3_q0     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_3_q1     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_4_q0     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_4_q1     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_5_q0     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_5_q1     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_6_q0     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_6_q1     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_7_q0     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_7_q1     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_8_q0     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_8_q1     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_9_q0     |   1|          3|    1|          3|
    |grp_dut_max_pool_fu_437_input_9_q1     |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_I                   |   6|          3|    6|         18|
    |grp_dut_pad_fu_622_M                   |   7|          3|    7|         21|
    |grp_dut_pad_fu_622_input_0_q0          |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_10_q0         |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_11_q0         |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_12_q0         |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_13_q0         |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_14_q0         |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_15_q0         |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_1_q0          |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_2_q0          |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_3_q0          |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_4_q0          |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_5_q0          |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_6_q0          |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_7_q0          |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_8_q0          |   1|          3|    1|          3|
    |grp_dut_pad_fu_622_input_9_q0          |   1|          3|    1|          3|
    |i_reg_391                              |   4|          2|    4|          8|
    |input_0_address0                       |   9|          3|    9|         27|
    |input_0_ce0                            |   1|          3|    1|          3|
    |max_id_V_reg_426                       |   4|          2|    4|          8|
    |mem_conv1_0_address0                   |  18|         11|    9|         99|
    |mem_conv1_0_address1                   |   9|          4|    9|         36|
    |mem_conv1_0_ce0                        |   4|         11|    1|         11|
    |mem_conv1_0_ce1                        |   1|          4|    1|          4|
    |mem_conv1_0_d0                         |   1|          6|    1|          6|
    |mem_conv1_0_d1                         |   1|          3|    1|          3|
    |mem_conv1_0_we0                        |   1|          6|    1|          6|
    |mem_conv1_0_we1                        |   1|          3|    1|          3|
    |mem_conv1_10_address0                  |  18|          8|    9|         72|
    |mem_conv1_10_address1                  |   9|          3|    9|         27|
    |mem_conv1_10_ce0                       |   2|          8|    1|          8|
    |mem_conv1_10_ce1                       |   1|          3|    1|          3|
    |mem_conv1_10_d0                        |   1|          4|    1|          4|
    |mem_conv1_10_we0                       |   1|          4|    1|          4|
    |mem_conv1_10_we1                       |   1|          2|    1|          2|
    |mem_conv1_11_address0                  |  18|          8|    9|         72|
    |mem_conv1_11_address1                  |   9|          3|    9|         27|
    |mem_conv1_11_ce0                       |   2|          8|    1|          8|
    |mem_conv1_11_ce1                       |   1|          3|    1|          3|
    |mem_conv1_11_d0                        |   1|          4|    1|          4|
    |mem_conv1_11_we0                       |   1|          4|    1|          4|
    |mem_conv1_11_we1                       |   1|          2|    1|          2|
    |mem_conv1_12_address0                  |  18|          8|    9|         72|
    |mem_conv1_12_address1                  |   9|          3|    9|         27|
    |mem_conv1_12_ce0                       |   2|          8|    1|          8|
    |mem_conv1_12_ce1                       |   1|          3|    1|          3|
    |mem_conv1_12_d0                        |   1|          4|    1|          4|
    |mem_conv1_12_we0                       |   1|          4|    1|          4|
    |mem_conv1_12_we1                       |   1|          2|    1|          2|
    |mem_conv1_13_address0                  |  18|          8|    9|         72|
    |mem_conv1_13_address1                  |   9|          3|    9|         27|
    |mem_conv1_13_ce0                       |   2|          8|    1|          8|
    |mem_conv1_13_ce1                       |   1|          3|    1|          3|
    |mem_conv1_13_d0                        |   1|          4|    1|          4|
    |mem_conv1_13_we0                       |   1|          4|    1|          4|
    |mem_conv1_13_we1                       |   1|          2|    1|          2|
    |mem_conv1_14_address0                  |  18|          8|    9|         72|
    |mem_conv1_14_address1                  |   9|          3|    9|         27|
    |mem_conv1_14_ce0                       |   2|          8|    1|          8|
    |mem_conv1_14_ce1                       |   1|          3|    1|          3|
    |mem_conv1_14_d0                        |   1|          4|    1|          4|
    |mem_conv1_14_we0                       |   1|          4|    1|          4|
    |mem_conv1_14_we1                       |   1|          2|    1|          2|
    |mem_conv1_15_address0                  |  18|          8|    9|         72|
    |mem_conv1_15_address1                  |   9|          3|    9|         27|
    |mem_conv1_15_ce0                       |   2|          8|    1|          8|
    |mem_conv1_15_ce1                       |   1|          3|    1|          3|
    |mem_conv1_15_d0                        |   1|          4|    1|          4|
    |mem_conv1_15_we0                       |   1|          4|    1|          4|
    |mem_conv1_15_we1                       |   1|          2|    1|          2|
    |mem_conv1_1_address0                   |  18|          9|    9|         81|
    |mem_conv1_1_address1                   |   9|          4|    9|         36|
    |mem_conv1_1_ce0                        |   4|          9|    1|          9|
    |mem_conv1_1_ce1                        |   1|          4|    1|          4|
    |mem_conv1_1_d0                         |   1|          5|    1|          5|
    |mem_conv1_1_d1                         |   1|          3|    1|          3|
    |mem_conv1_1_we0                        |   1|          5|    1|          5|
    |mem_conv1_1_we1                        |   1|          3|    1|          3|
    |mem_conv1_2_address0                   |  18|          8|    9|         72|
    |mem_conv1_2_address1                   |   9|          3|    9|         27|
    |mem_conv1_2_ce0                        |   2|          8|    1|          8|
    |mem_conv1_2_ce1                        |   1|          3|    1|          3|
    |mem_conv1_2_d0                         |   1|          4|    1|          4|
    |mem_conv1_2_we0                        |   1|          4|    1|          4|
    |mem_conv1_2_we1                        |   1|          2|    1|          2|
    |mem_conv1_3_address0                   |  18|          8|    9|         72|
    |mem_conv1_3_address1                   |   9|          3|    9|         27|
    |mem_conv1_3_ce0                        |   2|          8|    1|          8|
    |mem_conv1_3_ce1                        |   1|          3|    1|          3|
    |mem_conv1_3_d0                         |   1|          4|    1|          4|
    |mem_conv1_3_we0                        |   1|          4|    1|          4|
    |mem_conv1_3_we1                        |   1|          2|    1|          2|
    |mem_conv1_4_address0                   |  18|          8|    9|         72|
    |mem_conv1_4_address1                   |   9|          3|    9|         27|
    |mem_conv1_4_ce0                        |   2|          8|    1|          8|
    |mem_conv1_4_ce1                        |   1|          3|    1|          3|
    |mem_conv1_4_d0                         |   1|          4|    1|          4|
    |mem_conv1_4_we0                        |   1|          4|    1|          4|
    |mem_conv1_4_we1                        |   1|          2|    1|          2|
    |mem_conv1_5_address0                   |  18|          8|    9|         72|
    |mem_conv1_5_address1                   |   9|          3|    9|         27|
    |mem_conv1_5_ce0                        |   2|          8|    1|          8|
    |mem_conv1_5_ce1                        |   1|          3|    1|          3|
    |mem_conv1_5_d0                         |   1|          4|    1|          4|
    |mem_conv1_5_we0                        |   1|          4|    1|          4|
    |mem_conv1_5_we1                        |   1|          2|    1|          2|
    |mem_conv1_6_address0                   |  18|          8|    9|         72|
    |mem_conv1_6_address1                   |   9|          3|    9|         27|
    |mem_conv1_6_ce0                        |   2|          8|    1|          8|
    |mem_conv1_6_ce1                        |   1|          3|    1|          3|
    |mem_conv1_6_d0                         |   1|          4|    1|          4|
    |mem_conv1_6_we0                        |   1|          4|    1|          4|
    |mem_conv1_6_we1                        |   1|          2|    1|          2|
    |mem_conv1_7_address0                   |  18|          8|    9|         72|
    |mem_conv1_7_address1                   |   9|          3|    9|         27|
    |mem_conv1_7_ce0                        |   2|          8|    1|          8|
    |mem_conv1_7_ce1                        |   1|          3|    1|          3|
    |mem_conv1_7_d0                         |   1|          4|    1|          4|
    |mem_conv1_7_we0                        |   1|          4|    1|          4|
    |mem_conv1_7_we1                        |   1|          2|    1|          2|
    |mem_conv1_8_address0                   |  18|          8|    9|         72|
    |mem_conv1_8_address1                   |   9|          3|    9|         27|
    |mem_conv1_8_ce0                        |   2|          8|    1|          8|
    |mem_conv1_8_ce1                        |   1|          3|    1|          3|
    |mem_conv1_8_d0                         |   1|          4|    1|          4|
    |mem_conv1_8_we0                        |   1|          4|    1|          4|
    |mem_conv1_8_we1                        |   1|          2|    1|          2|
    |mem_conv1_9_address0                   |  18|          8|    9|         72|
    |mem_conv1_9_address1                   |   9|          3|    9|         27|
    |mem_conv1_9_ce0                        |   2|          8|    1|          8|
    |mem_conv1_9_ce1                        |   1|          3|    1|          3|
    |mem_conv1_9_d0                         |   1|          4|    1|          4|
    |mem_conv1_9_we0                        |   1|          4|    1|          4|
    |mem_conv1_9_we1                        |   1|          2|    1|          2|
    |mem_conv2_0_address0                   |  18|          9|    9|         81|
    |mem_conv2_0_address1                   |   9|          4|    9|         36|
    |mem_conv2_0_ce0                        |   4|          9|    1|          9|
    |mem_conv2_0_ce1                        |   1|          4|    1|          4|
    |mem_conv2_0_d0                         |   1|          5|    1|          5|
    |mem_conv2_0_we0                        |   1|          5|    1|          5|
    |mem_conv2_0_we1                        |   1|          2|    1|          2|
    |mem_conv2_10_address0                  |   9|          6|    9|         54|
    |mem_conv2_10_address1                  |   9|          3|    9|         27|
    |mem_conv2_10_ce0                       |   1|          6|    1|          6|
    |mem_conv2_10_ce1                       |   1|          3|    1|          3|
    |mem_conv2_10_d0                        |   1|          4|    1|          4|
    |mem_conv2_10_we0                       |   1|          4|    1|          4|
    |mem_conv2_10_we1                       |   1|          2|    1|          2|
    |mem_conv2_11_address0                  |   9|          6|    9|         54|
    |mem_conv2_11_address1                  |   9|          3|    9|         27|
    |mem_conv2_11_ce0                       |   1|          6|    1|          6|
    |mem_conv2_11_ce1                       |   1|          3|    1|          3|
    |mem_conv2_11_d0                        |   1|          4|    1|          4|
    |mem_conv2_11_we0                       |   1|          4|    1|          4|
    |mem_conv2_11_we1                       |   1|          2|    1|          2|
    |mem_conv2_12_address0                  |   9|          6|    9|         54|
    |mem_conv2_12_address1                  |   9|          3|    9|         27|
    |mem_conv2_12_ce0                       |   1|          6|    1|          6|
    |mem_conv2_12_ce1                       |   1|          3|    1|          3|
    |mem_conv2_12_d0                        |   1|          4|    1|          4|
    |mem_conv2_12_we0                       |   1|          4|    1|          4|
    |mem_conv2_12_we1                       |   1|          2|    1|          2|
    |mem_conv2_13_address0                  |   9|          6|    9|         54|
    |mem_conv2_13_address1                  |   9|          3|    9|         27|
    |mem_conv2_13_ce0                       |   1|          6|    1|          6|
    |mem_conv2_13_ce1                       |   1|          3|    1|          3|
    |mem_conv2_13_d0                        |   1|          4|    1|          4|
    |mem_conv2_13_we0                       |   1|          4|    1|          4|
    |mem_conv2_13_we1                       |   1|          2|    1|          2|
    |mem_conv2_14_address0                  |   9|          6|    9|         54|
    |mem_conv2_14_address1                  |   9|          3|    9|         27|
    |mem_conv2_14_ce0                       |   1|          6|    1|          6|
    |mem_conv2_14_ce1                       |   1|          3|    1|          3|
    |mem_conv2_14_d0                        |   1|          4|    1|          4|
    |mem_conv2_14_we0                       |   1|          4|    1|          4|
    |mem_conv2_14_we1                       |   1|          2|    1|          2|
    |mem_conv2_15_address0                  |   9|          6|    9|         54|
    |mem_conv2_15_address1                  |   9|          3|    9|         27|
    |mem_conv2_15_ce0                       |   1|          6|    1|          6|
    |mem_conv2_15_ce1                       |   1|          3|    1|          3|
    |mem_conv2_15_d0                        |   1|          4|    1|          4|
    |mem_conv2_15_we0                       |   1|          4|    1|          4|
    |mem_conv2_15_we1                       |   1|          2|    1|          2|
    |mem_conv2_1_address0                   |   9|          7|    9|         63|
    |mem_conv2_1_address1                   |   9|          4|    9|         36|
    |mem_conv2_1_ce0                        |   1|          7|    1|          7|
    |mem_conv2_1_ce1                        |   1|          4|    1|          4|
    |mem_conv2_1_d0                         |   1|          4|    1|          4|
    |mem_conv2_1_we0                        |   1|          4|    1|          4|
    |mem_conv2_1_we1                        |   1|          2|    1|          2|
    |mem_conv2_2_address0                   |   9|          6|    9|         54|
    |mem_conv2_2_address1                   |   9|          3|    9|         27|
    |mem_conv2_2_ce0                        |   1|          6|    1|          6|
    |mem_conv2_2_ce1                        |   1|          3|    1|          3|
    |mem_conv2_2_d0                         |   1|          4|    1|          4|
    |mem_conv2_2_we0                        |   1|          4|    1|          4|
    |mem_conv2_2_we1                        |   1|          2|    1|          2|
    |mem_conv2_3_address0                   |   9|          6|    9|         54|
    |mem_conv2_3_address1                   |   9|          3|    9|         27|
    |mem_conv2_3_ce0                        |   1|          6|    1|          6|
    |mem_conv2_3_ce1                        |   1|          3|    1|          3|
    |mem_conv2_3_d0                         |   1|          4|    1|          4|
    |mem_conv2_3_we0                        |   1|          4|    1|          4|
    |mem_conv2_3_we1                        |   1|          2|    1|          2|
    |mem_conv2_4_address0                   |   9|          6|    9|         54|
    |mem_conv2_4_address1                   |   9|          3|    9|         27|
    |mem_conv2_4_ce0                        |   1|          6|    1|          6|
    |mem_conv2_4_ce1                        |   1|          3|    1|          3|
    |mem_conv2_4_d0                         |   1|          4|    1|          4|
    |mem_conv2_4_we0                        |   1|          4|    1|          4|
    |mem_conv2_4_we1                        |   1|          2|    1|          2|
    |mem_conv2_5_address0                   |   9|          6|    9|         54|
    |mem_conv2_5_address1                   |   9|          3|    9|         27|
    |mem_conv2_5_ce0                        |   1|          6|    1|          6|
    |mem_conv2_5_ce1                        |   1|          3|    1|          3|
    |mem_conv2_5_d0                         |   1|          4|    1|          4|
    |mem_conv2_5_we0                        |   1|          4|    1|          4|
    |mem_conv2_5_we1                        |   1|          2|    1|          2|
    |mem_conv2_6_address0                   |   9|          6|    9|         54|
    |mem_conv2_6_address1                   |   9|          3|    9|         27|
    |mem_conv2_6_ce0                        |   1|          6|    1|          6|
    |mem_conv2_6_ce1                        |   1|          3|    1|          3|
    |mem_conv2_6_d0                         |   1|          4|    1|          4|
    |mem_conv2_6_we0                        |   1|          4|    1|          4|
    |mem_conv2_6_we1                        |   1|          2|    1|          2|
    |mem_conv2_7_address0                   |   9|          6|    9|         54|
    |mem_conv2_7_address1                   |   9|          3|    9|         27|
    |mem_conv2_7_ce0                        |   1|          6|    1|          6|
    |mem_conv2_7_ce1                        |   1|          3|    1|          3|
    |mem_conv2_7_d0                         |   1|          4|    1|          4|
    |mem_conv2_7_we0                        |   1|          4|    1|          4|
    |mem_conv2_7_we1                        |   1|          2|    1|          2|
    |mem_conv2_8_address0                   |   9|          6|    9|         54|
    |mem_conv2_8_address1                   |   9|          3|    9|         27|
    |mem_conv2_8_ce0                        |   1|          6|    1|          6|
    |mem_conv2_8_ce1                        |   1|          3|    1|          3|
    |mem_conv2_8_d0                         |   1|          4|    1|          4|
    |mem_conv2_8_we0                        |   1|          4|    1|          4|
    |mem_conv2_8_we1                        |   1|          2|    1|          2|
    |mem_conv2_9_address0                   |   9|          6|    9|         54|
    |mem_conv2_9_address1                   |   9|          3|    9|         27|
    |mem_conv2_9_ce0                        |   1|          6|    1|          6|
    |mem_conv2_9_ce1                        |   1|          3|    1|          3|
    |mem_conv2_9_d0                         |   1|          4|    1|          4|
    |mem_conv2_9_we0                        |   1|          4|    1|          4|
    |mem_conv2_9_we1                        |   1|          2|    1|          2|
    |output_V_reg_413                       |  32|          2|   32|         64|
    |strm_in_V_V_blk_n                      |   1|          2|    1|          2|
    |strm_out_V_V_blk_n                     |   1|          2|    1|          2|
    +---------------------------------------+----+-----------+-----+-----------+
    |Total                                  |1229|       1305| 1036|       4522|
    +---------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------------+----+----+-----+-----------+
    |                   Name                  | FF | LUT| Bits| Const Bits|
    +-----------------------------------------+----+----+-----+-----------+
    |Hi_assign_reg_402                        |   6|   0|    6|          0|
    |ap_CS_fsm                                |  22|   0|   22|          0|
    |ap_reg_grp_dut_conv_fu_479_ap_start      |   1|   0|    1|          0|
    |ap_reg_grp_dut_dense_1_fu_587_ap_start   |   1|   0|    1|          0|
    |ap_reg_grp_dut_dense_fu_612_ap_start     |   1|   0|    1|          0|
    |ap_reg_grp_dut_max_pool_fu_437_ap_start  |   1|   0|    1|          0|
    |ap_reg_grp_dut_pad_fu_622_ap_start       |   1|   0|    1|          0|
    |ap_reg_grp_dut_reshape_fu_579_ap_start   |   1|   0|    1|          0|
    |i_2_reg_757                              |   4|   0|    4|          0|
    |i_3_reg_793                              |   4|   0|    4|          0|
    |i_reg_391                                |   4|   0|    4|          0|
    |max_id_V_cast2_reg_780                   |   4|   0|   32|         28|
    |max_id_V_reg_426                         |   4|   0|    4|          0|
    |output_V_reg_413                         |  32|   0|   32|          0|
    |tmp_V_1_reg_762                          |  32|   0|   32|          0|
    |tmp_s_reg_767                            |   3|   0|    8|          5|
    +-----------------------------------------+----+----+-----+-----------+
    |Total                                    | 121|   0|  154|         33|
    +-----------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+--------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  | Source Object|    C Type    |
+---------------------+-----+-----+------------+--------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs |      dut     | return value |
|ap_rst               |  in |    1| ap_ctrl_hs |      dut     | return value |
|ap_start             |  in |    1| ap_ctrl_hs |      dut     | return value |
|ap_done              | out |    1| ap_ctrl_hs |      dut     | return value |
|ap_idle              | out |    1| ap_ctrl_hs |      dut     | return value |
|ap_ready             | out |    1| ap_ctrl_hs |      dut     | return value |
|strm_in_V_V_dout     |  in |   32|   ap_fifo  |  strm_in_V_V |    pointer   |
|strm_in_V_V_empty_n  |  in |    1|   ap_fifo  |  strm_in_V_V |    pointer   |
|strm_in_V_V_read     | out |    1|   ap_fifo  |  strm_in_V_V |    pointer   |
|strm_out_V_V_din     | out |   32|   ap_fifo  | strm_out_V_V |    pointer   |
|strm_out_V_V_full_n  |  in |    1|   ap_fifo  | strm_out_V_V |    pointer   |
|strm_out_V_V_write   | out |    1|   ap_fifo  | strm_out_V_V |    pointer   |
+---------------------+-----+-----+------------+--------------+--------------+

