-- VERILATE & BUILD --------
verilator -cc --exe --build -j top.v sim_main.cpp
make[1]: Nothing to be done for `default'.
- V e r i l a t i o n   R e p o r t: Verilator 5.024 2024-04-05 rev UNKNOWN.REV
- Verilator: Built from 0.000 MB sources in 0 modules, into 0.000 MB in 0 C++ files needing 0.000 MB
- Verilator: Walltime 0.018 s (elab=0.000, cvt=0.000, bld=0.016); cpu 0.000 s on 0 threads
-- RUN ---------------------
obj_dir/Vtop
cycle 0 start -------
pc = 0
instr = 1128
ADDI r1, r2, 65528
rf[0] = 0000	rf[8] = 0000
rf[1] = 0000	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = 0000	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 1128 1349 156f 1781 19a3 1bc5 1de7 70ff 0000 0000
cycle 1 start -------
pc = 1
instr = 1349
ADDI r3, r4, 65529
rf[0] = 0000	rf[8] = 0000
rf[1] = fff8	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = 0000	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 1128 1349 156f 1781 19a3 1bc5 1de7 70ff 0000 0000
cycle 2 start -------
pc = 2
instr = 156f
ADDI r5, r6, 65535
rf[0] = 0000	rf[8] = 0000
rf[1] = fff8	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = fff9	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 1128 1349 156f 1781 19a3 1bc5 1de7 70ff 0000 0000
cycle 3 start -------
pc = 3
instr = 1781
ADDI r7, r8, 1
rf[0] = 0000	rf[8] = 0000
rf[1] = fff8	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = fff9	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = ffff	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 1128 1349 156f 1781 19a3 1bc5 1de7 70ff 0000 0000
cycle 4 start -------
pc = 4
instr = 19a3
ADDI r9, r10, 3
rf[0] = 0000	rf[8] = 0000
rf[1] = fff8	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = fff9	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = ffff	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0001	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 1128 1349 156f 1781 19a3 1bc5 1de7 70ff 0000 0000
cycle 5 start -------
pc = 5
instr = 1bc5
ADDI r11, r12, 5
rf[0] = 0000	rf[8] = 0000
rf[1] = fff8	rf[9] = 0003
rf[2] = 0000	rf[10] = 0000
rf[3] = fff9	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = ffff	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0001	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 1128 1349 156f 1781 19a3 1bc5 1de7 70ff 0000 0000
cycle 6 start -------
pc = 6
instr = 1de7
ADDI r13, r14, 7
rf[0] = 0000	rf[8] = 0000
rf[1] = fff8	rf[9] = 0003
rf[2] = 0000	rf[10] = 0000
rf[3] = fff9	rf[11] = 0005
rf[4] = 0000	rf[12] = 0000
rf[5] = ffff	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0001	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 1128 1349 156f 1781 19a3 1bc5 1de7 70ff 0000 0000
cycle 7 start -------
pc = 7
instr = 70ff
HALT
rf[0] = 0000	rf[8] = 0000
rf[1] = fff8	rf[9] = 0003
rf[2] = 0000	rf[10] = 0000
rf[3] = fff9	rf[11] = 0005
rf[4] = 0000	rf[12] = 0000
rf[5] = ffff	rf[13] = 0007
rf[6] = 0000	rf[14] = 0000
rf[7] = 0001	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 1128 1349 156f 1781 19a3 1bc5 1de7 70ff 0000 0000
HALT encountered ... exiting
- risc16.v:86: Verilog $finish
-- DONE --------------------
