module DDR_in_reg (
	input D,
	output Q0,
	input C0,
	input C1,
	input CE,
	input R,
	input S,
	output Q1
);

wire Q1, Q0;



///////////////////////////////////////////////

flip_flop_d ffD0(
	.D(D0),
	.clk(C0),
	.ce(CE),
	.reset(R),
	.set(S),
	.Q(Q0)
);


flip_flop_d ffD1(
	.D(D1),
	.clk(C1),
	.ce(CE),
	.reset(R),
	.set(S),
	.Q(Q1)
);

//////////////////////////////////////////////////////

wire q_1, q_2, sel;

flip_flop_d reg_1(
	.D(~q_2),
	.clk(C0),
	.ce(CE),
	.reset(R),
	.set(S),
	.Q(q_1)
);


flip_flop_d reg_2(
	.D(q_1),
	.clk(C1),
	.ce(CE),
	.reset(R),
	.set(S),
	.Q(q_2)
);


assign sel = q_1 ~^ q_2;
/////////////////////////////////////////////////


always @(*) begin
	case (sel)
		1'b0:
			Q = Q0;
		1'b1:
			Q = Q1;
	endcase
end



endmodule
