[請益] Verification與DFT的選擇 - 看板 Tech_Job - 批踢踢實業坊作者papago79910 (趴趴走)看板Tech_Job標題[請益] Verification與DFT的選擇時間Thu Mar  5 23:47:07 2015各位大大們好，小弟是碩畢新鮮人剛找工作有幸錄取兩家ic design house福利與待遇都差不多但是職位不太一樣一個是DFT工程師(design for testability)一個是 verification驗證工程師想請問各位大大如果只單看職位的話那個未來會比較有發展性呢？謝謝！--Sent from my Android--※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 111.83.189.216※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1425570429.A.07D.html推 sasako: verification若是寫system verilog 可以學學看→ sasako: DFT 沒啥特別的 有時候就是整合的人負責 很少會有人→ sasako: 只負責DFT而已 也許未來可能要你去機台測試FT CP兩個職位都是寫verilog感謝大大們的意見!※ 編輯: papago79910 (111.83.189.216), 03/06/2015 00:02:51推 sasako: 若是如此 就看你自己 我不愛做DFT 我寧願學學SV→ sasako: 以後轉design會很有幫助了解了感謝！推 kbill: Dft謝謝！→ redsunflower: NVIDIA嗎?不是Nvidia喔※ 編輯: papago79910 (111.83.189.216), 03/06/2015 02:24:25推 yi1492141: DFT + 1推 tkhan: 發展性跟興趣有關，沒興趣，怎麼做都是渣渣..推 ptta: verification推 micktu: 看興趣,DV有機會往前段跑,DFT有機會往後段跑,沒有一定哪→ micktu: 個發展一定比較好,DV工作機會多, DFT獨特性高...→ micktu: design一定比較高級的想法已經過時了,yield/dppm/coverage→ micktu: 隨便哪一個出問題都會讓一個產品失敗....→ brightest: DFT也是design喔 不是只有real function 才是design推 twsoriano: 如果是CPU的verification會學到超多東西 包山包海推 asd1436: 從verification開始 以後接觸project的核心機會比較大→ asd1436: DFT則是高級版的synthesis, 對project了解有限, 但學起來→ asd1436: 不管哪種PROJECT都適用, 性質跟backendAPR就很像→ asd1436: 觀念還是在於你對scan chain本身的定義有多少→ asd1436: 做DFT好處是TOOL使用上, 有機會跟後段接軌, 只要加強一些→ asd1436: physical跟STA的觀念 就可以往APR前進→ asd1436: DFT需要下屬scan chain的timing constraints, 所以往前→ asd1436: 做也是沒有問題的,建議先了解DFT在整個ASIC FLOW幹什麼的很感謝前輩們的意見，也讓我更加的深入了解與全面的思考，讓小弟我心裡有個底了！！謝謝※ 編輯: papago79910 (111.82.127.107), 03/06/2015 18:55:35→ twicm: 說說看 verification 用 verilog 驗, DUT 是甚麼 ?推文自動更新已關閉