## CPU4
フェッチステージとデコードステージの間にパイプラインレジスタを挿入。</br>
jumpが発生した場合にフェッチステージにある命令をフラッシュしなければならない。

命令メモリとパイプラインレジスタのクロックを合わせることで、命令メモリをBRAM化している。
