cpu_id_i__:__32
intr_i__:__1
mem_d_accept_i__:__1
mem_d_ack_i__:__1
mem_d_data_rd_i__:__32
mem_d_error_i__:__1
mem_d_resp_tag_i__:__11
mem_i_accept_i__:__1
mem_i_error_i__:__1
mem_i_inst_i__:__32
mem_i_valid_i__:__1
reset_vector_i__:__32
rst_i__:__1
u_fetch_DOT_pc_f_q__:__32
u_issue_DOT_u_pipe_ctrl_DOT_alu_result_e1_i__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r10_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r11_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r12_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r13_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r14_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r15_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r16_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r17_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r18_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r19_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r1_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r20_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r21_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r22_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r23_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r24_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r25_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r26_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r27_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r28_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r29_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r2_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r30_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r31_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r3_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r4_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r5_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r6_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r7_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r8_q__:__32
u_issue_DOT_u_regfile_DOT_REGFILE_DOT_reg_r9_q__:__32
#moduleName:riscv_core
#dirName:/workspace/research/ILA/autoGenILA/src/func_extract/test/ultra_riscv/riscv_core
