<!-- FrontPanel.md --- 
;; 
;; Description: 
;; Author: Hongyi Wu(吴鸿毅)
;; Email: wuhongyi@qq.com 
;; Created: 五 7月 29 15:38:49 2016 (+0800)
;; Last-Updated: 三 8月 17 16:04:08 2016 (+0800)
;;           By: Hongyi Wu(吴鸿毅)
;;     Update #: 4
;; URL: http://wuhongyi.github.io -->

# Front Panel

## LVDS I/O port(J101) 

普通网口

It can be configured to either input or output 4 differential pair LVDS signals.

4 个 LVDS signals，如何设置？分别是什么？

输出可用来给J151-J154提供输入？

## J155（letter"A"）

**输出信号**

3.3V I/O port，输出阻抗是多少？

A2、D1 地
A1、B1、B2、C1、C2、D2 输出信号

## J151-J154

**输入信号**

differential LVDS signals

- 16 channel gate input
- 1 module gate input
- 1 not use current

----

## J151-J155

**输入信号**

single-ended TTL external input signals

FI0、FI2、FI3、FI4、FI6、FI7

这是什么输入信号？external trigger？clock signals？



<!-- FrontPanel.md ends here -->
