# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 47
attribute \dynports 1
attribute \cells_not_processed 1
attribute \src "dut.sv:4.1-71.10"
module \asym_ram_sdp_write_wider
  parameter \WIDTHB 4
  parameter \SIZEB 1024
  parameter \ADDRWIDTHB 10
  parameter \WIDTHA 16
  parameter \SIZEA 256
  parameter \ADDRWIDTHA 8
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $0$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$11
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $0$memwr$\RAM$dut.sv:67$4_DATA[3:0]$12
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $0$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$14
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $0$memwr$\RAM$dut.sv:67$5_DATA[3:0]$15
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $0$memwr$\RAM$dut.sv:67$5_EN[3:0]$16
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $0$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$17
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $0$memwr$\RAM$dut.sv:67$6_DATA[3:0]$18
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $0$memwr$\RAM$dut.sv:67$6_EN[3:0]$19
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $0$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$20
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $0$memwr$\RAM$dut.sv:67$7_DATA[3:0]$21
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $0$memwr$\RAM$dut.sv:67$7_EN[3:0]$22
  attribute \src "dut.sv:59.2-70.5"
  wire width 32 $0\ramwrite.i[31:0]
  attribute \src "dut.sv:59.2-70.5"
  wire width 2 $0\ramwrite.lsbaddr[1:0]
  attribute \src "dut.sv:52.2-56.5"
  wire width 4 $0\readB[3:0]
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $1$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$23
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $1$memwr$\RAM$dut.sv:67$4_DATA[3:0]$24
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $1$memwr$\RAM$dut.sv:67$4_EN[3:0]$25
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $1$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$29
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $1$memwr$\RAM$dut.sv:67$5_DATA[3:0]$30
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $1$memwr$\RAM$dut.sv:67$5_EN[3:0]$31
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $1$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$35
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $1$memwr$\RAM$dut.sv:67$6_DATA[3:0]$36
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $1$memwr$\RAM$dut.sv:67$6_EN[3:0]$37
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $1$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$41
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $1$memwr$\RAM$dut.sv:67$7_DATA[3:0]$42
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $1$memwr$\RAM$dut.sv:67$7_EN[3:0]$43
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $2$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$26
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $2$memwr$\RAM$dut.sv:67$4_DATA[3:0]$27
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $2$memwr$\RAM$dut.sv:67$4_EN[3:0]$28
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $2$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$32
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $2$memwr$\RAM$dut.sv:67$5_DATA[3:0]$33
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $2$memwr$\RAM$dut.sv:67$5_EN[3:0]$34
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $2$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$38
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $2$memwr$\RAM$dut.sv:67$6_DATA[3:0]$39
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $2$memwr$\RAM$dut.sv:67$6_EN[3:0]$40
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $2$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$44
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $2$memwr$\RAM$dut.sv:67$7_DATA[3:0]$45
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $2$memwr$\RAM$dut.sv:67$7_EN[3:0]$46
  attribute \src "dut.sv:54.13-54.16"
  wire width 4 $memrd$\RAM$dut.sv:54$9_DATA
  attribute \src "dut.sv:67.6-67.64"
  wire width 10 $memwr$\RAM$dut.sv:67$4_ADDR
  attribute \src "dut.sv:67.6-67.64"
  wire width 4 $memwr$\RAM$dut.sv:67$4_DATA
  attribute \src "dut.sv:67.6-67.64"
  wire width 4 $memwr$\RAM$dut.sv:67$4_EN
  attribute \src "dut.sv:67.6-67.64"
  wire width 10 $memwr$\RAM$dut.sv:67$5_ADDR
  attribute \src "dut.sv:67.6-67.64"
  wire width 4 $memwr$\RAM$dut.sv:67$5_DATA
  attribute \src "dut.sv:67.6-67.64"
  wire width 4 $memwr$\RAM$dut.sv:67$5_EN
  attribute \src "dut.sv:67.6-67.64"
  wire width 10 $memwr$\RAM$dut.sv:67$6_ADDR
  attribute \src "dut.sv:67.6-67.64"
  wire width 4 $memwr$\RAM$dut.sv:67$6_DATA
  attribute \src "dut.sv:67.6-67.64"
  wire width 4 $memwr$\RAM$dut.sv:67$6_EN
  attribute \src "dut.sv:67.6-67.64"
  wire width 10 $memwr$\RAM$dut.sv:67$7_ADDR
  attribute \src "dut.sv:67.6-67.64"
  wire width 4 $memwr$\RAM$dut.sv:67$7_DATA
  attribute \src "dut.sv:67.6-67.64"
  wire width 4 $memwr$\RAM$dut.sv:67$7_EN
  attribute \src "dut.sv:17.25-17.30"
  wire width 8 input 6 \addrA
  attribute \src "dut.sv:18.25-18.30"
  wire width 10 input 7 \addrB
  attribute \src "dut.sv:13.8-13.12"
  wire input 1 \clkA
  attribute \src "dut.sv:14.8-14.12"
  wire input 2 \clkB
  attribute \src "dut.sv:19.21-19.24"
  wire width 16 input 8 \diA
  attribute \src "dut.sv:20.22-20.25"
  wire width 4 output 9 \doB
  attribute \src "dut.sv:16.8-16.12"
  wire input 4 \enaA
  attribute \src "dut.sv:16.14-16.18"
  wire input 5 \enaB
  attribute \src "dut.sv:61.11-61.12"
  wire width 32 signed \ramwrite.i
  attribute \src "dut.sv:62.23-62.30"
  wire width 2 \ramwrite.lsbaddr
  attribute \src "dut.sv:50.19-50.24"
  wire width 4 \readB
  attribute \src "dut.sv:15.8-15.11"
  wire input 3 \weA
  attribute \src "dut.sv:49.21-49.24"
  memory width 4 size 1024 \RAM
  attribute \src "dut.sv:54.13-54.16"
  cell $memrd $memrd$\RAM$dut.sv:54$9
    parameter \ABITS 10
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\RAM"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR \addrB
    connect \CLK 1'x
    connect \DATA $memrd$\RAM$dut.sv:54$9_DATA
    connect \EN 1'x
  end
  attribute \src "dut.sv:52.2-56.5"
  process $proc$dut.sv:52$8
    assign $0\readB[3:0] \readB
    attribute \src "dut.sv:53.3-55.6"
    switch \enaB
      attribute \src "dut.sv:53.7-53.11"
      case 1'1
        assign $0\readB[3:0] $memrd$\RAM$dut.sv:54$9_DATA
      case 
    end
    sync posedge \clkB
      update \readB $0\readB[3:0]
  end
  attribute \src "dut.sv:59.2-70.5"
  process $proc$dut.sv:59$10
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$11 $1$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$23
    assign $0$memwr$\RAM$dut.sv:67$4_DATA[3:0]$12 $1$memwr$\RAM$dut.sv:67$4_DATA[3:0]$24
    assign $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 $1$memwr$\RAM$dut.sv:67$4_EN[3:0]$25
    assign { } { }
    assign $0$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$14 $1$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$29
    assign $0$memwr$\RAM$dut.sv:67$5_DATA[3:0]$15 $1$memwr$\RAM$dut.sv:67$5_DATA[3:0]$30
    assign $0$memwr$\RAM$dut.sv:67$5_EN[3:0]$16 $1$memwr$\RAM$dut.sv:67$5_EN[3:0]$31
    assign { } { }
    assign $0$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$17 $1$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$35
    assign $0$memwr$\RAM$dut.sv:67$6_DATA[3:0]$18 $1$memwr$\RAM$dut.sv:67$6_DATA[3:0]$36
    assign $0$memwr$\RAM$dut.sv:67$6_EN[3:0]$19 $1$memwr$\RAM$dut.sv:67$6_EN[3:0]$37
    assign $0\ramwrite.lsbaddr[1:0] 2'11
    assign $0$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$20 $1$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$41
    assign $0$memwr$\RAM$dut.sv:67$7_DATA[3:0]$21 $1$memwr$\RAM$dut.sv:67$7_DATA[3:0]$42
    assign $0$memwr$\RAM$dut.sv:67$7_EN[3:0]$22 $1$memwr$\RAM$dut.sv:67$7_EN[3:0]$43
    assign $0\ramwrite.i[31:0] 4
    attribute \src "dut.sv:65.4-68.7"
    switch \enaA
      attribute \src "dut.sv:65.8-65.12"
      case 1'1
        assign { } { }
        assign { } { }
        assign { } { }
        assign $1$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$23 $2$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$26
        assign $1$memwr$\RAM$dut.sv:67$4_DATA[3:0]$24 $2$memwr$\RAM$dut.sv:67$4_DATA[3:0]$27
        assign $1$memwr$\RAM$dut.sv:67$4_EN[3:0]$25 $2$memwr$\RAM$dut.sv:67$4_EN[3:0]$28
        attribute \src "dut.sv:66.5-67.65"
        switch \weA
          attribute \src "dut.sv:66.9-66.12"
          case 1'1
            assign { } { }
            assign { } { }
            assign { } { }
            assign $2$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$26 { \addrA 2'00 }
            assign $2$memwr$\RAM$dut.sv:67$4_DATA[3:0]$27 \diA [3:0]
            assign $2$memwr$\RAM$dut.sv:67$4_EN[3:0]$28 4'1111
          case 
            assign $2$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$26 10'x
            assign $2$memwr$\RAM$dut.sv:67$4_DATA[3:0]$27 4'x
            assign $2$memwr$\RAM$dut.sv:67$4_EN[3:0]$28 4'0000
        end
      case 
        assign $1$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$23 10'x
        assign $1$memwr$\RAM$dut.sv:67$4_DATA[3:0]$24 4'x
        assign $1$memwr$\RAM$dut.sv:67$4_EN[3:0]$25 4'0000
    end
    attribute \src "dut.sv:65.4-68.7"
    switch \enaA
      attribute \src "dut.sv:65.8-65.12"
      case 1'1
        assign { } { }
        assign { } { }
        assign { } { }
        assign $1$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$29 $2$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$32
        assign $1$memwr$\RAM$dut.sv:67$5_DATA[3:0]$30 $2$memwr$\RAM$dut.sv:67$5_DATA[3:0]$33
        assign $1$memwr$\RAM$dut.sv:67$5_EN[3:0]$31 $2$memwr$\RAM$dut.sv:67$5_EN[3:0]$34
        attribute \src "dut.sv:66.5-67.65"
        switch \weA
          attribute \src "dut.sv:66.9-66.12"
          case 1'1
            assign { } { }
            assign { } { }
            assign { } { }
            assign $2$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$32 { \addrA 2'01 }
            assign $2$memwr$\RAM$dut.sv:67$5_DATA[3:0]$33 \diA [7:4]
            assign $2$memwr$\RAM$dut.sv:67$5_EN[3:0]$34 4'1111
          case 
            assign $2$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$32 10'x
            assign $2$memwr$\RAM$dut.sv:67$5_DATA[3:0]$33 4'x
            assign $2$memwr$\RAM$dut.sv:67$5_EN[3:0]$34 4'0000
        end
      case 
        assign $1$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$29 10'x
        assign $1$memwr$\RAM$dut.sv:67$5_DATA[3:0]$30 4'x
        assign $1$memwr$\RAM$dut.sv:67$5_EN[3:0]$31 4'0000
    end
    attribute \src "dut.sv:65.4-68.7"
    switch \enaA
      attribute \src "dut.sv:65.8-65.12"
      case 1'1
        assign { } { }
        assign { } { }
        assign { } { }
        assign $1$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$35 $2$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$38
        assign $1$memwr$\RAM$dut.sv:67$6_DATA[3:0]$36 $2$memwr$\RAM$dut.sv:67$6_DATA[3:0]$39
        assign $1$memwr$\RAM$dut.sv:67$6_EN[3:0]$37 $2$memwr$\RAM$dut.sv:67$6_EN[3:0]$40
        attribute \src "dut.sv:66.5-67.65"
        switch \weA
          attribute \src "dut.sv:66.9-66.12"
          case 1'1
            assign { } { }
            assign { } { }
            assign { } { }
            assign $2$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$38 { \addrA 2'10 }
            assign $2$memwr$\RAM$dut.sv:67$6_DATA[3:0]$39 \diA [11:8]
            assign $2$memwr$\RAM$dut.sv:67$6_EN[3:0]$40 4'1111
          case 
            assign $2$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$38 10'x
            assign $2$memwr$\RAM$dut.sv:67$6_DATA[3:0]$39 4'x
            assign $2$memwr$\RAM$dut.sv:67$6_EN[3:0]$40 4'0000
        end
      case 
        assign $1$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$35 10'x
        assign $1$memwr$\RAM$dut.sv:67$6_DATA[3:0]$36 4'x
        assign $1$memwr$\RAM$dut.sv:67$6_EN[3:0]$37 4'0000
    end
    attribute \src "dut.sv:65.4-68.7"
    switch \enaA
      attribute \src "dut.sv:65.8-65.12"
      case 1'1
        assign { } { }
        assign { } { }
        assign { } { }
        assign $1$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$41 $2$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$44
        assign $1$memwr$\RAM$dut.sv:67$7_DATA[3:0]$42 $2$memwr$\RAM$dut.sv:67$7_DATA[3:0]$45
        assign $1$memwr$\RAM$dut.sv:67$7_EN[3:0]$43 $2$memwr$\RAM$dut.sv:67$7_EN[3:0]$46
        attribute \src "dut.sv:66.5-67.65"
        switch \weA
          attribute \src "dut.sv:66.9-66.12"
          case 1'1
            assign { } { }
            assign { } { }
            assign { } { }
            assign $2$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$44 { \addrA 2'11 }
            assign $2$memwr$\RAM$dut.sv:67$7_DATA[3:0]$45 \diA [15:12]
            assign $2$memwr$\RAM$dut.sv:67$7_EN[3:0]$46 4'1111
          case 
            assign $2$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$44 10'x
            assign $2$memwr$\RAM$dut.sv:67$7_DATA[3:0]$45 4'x
            assign $2$memwr$\RAM$dut.sv:67$7_EN[3:0]$46 4'0000
        end
      case 
        assign $1$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$41 10'x
        assign $1$memwr$\RAM$dut.sv:67$7_DATA[3:0]$42 4'x
        assign $1$memwr$\RAM$dut.sv:67$7_EN[3:0]$43 4'0000
    end
    sync posedge \clkA
      update \ramwrite.i $0\ramwrite.i[31:0]
      update \ramwrite.lsbaddr $0\ramwrite.lsbaddr[1:0]
      update $memwr$\RAM$dut.sv:67$4_ADDR $0$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$11
      update $memwr$\RAM$dut.sv:67$4_DATA $0$memwr$\RAM$dut.sv:67$4_DATA[3:0]$12
      update $memwr$\RAM$dut.sv:67$4_EN $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13
      update $memwr$\RAM$dut.sv:67$5_ADDR $0$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$14
      update $memwr$\RAM$dut.sv:67$5_DATA $0$memwr$\RAM$dut.sv:67$5_DATA[3:0]$15
      update $memwr$\RAM$dut.sv:67$5_EN $0$memwr$\RAM$dut.sv:67$5_EN[3:0]$16
      update $memwr$\RAM$dut.sv:67$6_ADDR $0$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$17
      update $memwr$\RAM$dut.sv:67$6_DATA $0$memwr$\RAM$dut.sv:67$6_DATA[3:0]$18
      update $memwr$\RAM$dut.sv:67$6_EN $0$memwr$\RAM$dut.sv:67$6_EN[3:0]$19
      update $memwr$\RAM$dut.sv:67$7_ADDR $0$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$20
      update $memwr$\RAM$dut.sv:67$7_DATA $0$memwr$\RAM$dut.sv:67$7_DATA[3:0]$21
      update $memwr$\RAM$dut.sv:67$7_EN $0$memwr$\RAM$dut.sv:67$7_EN[3:0]$22
      attribute \src "dut.sv:67.6-67.64"
      memwr \RAM $1$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$23 $1$memwr$\RAM$dut.sv:67$4_DATA[3:0]$24 $1$memwr$\RAM$dut.sv:67$4_EN[3:0]$25 0'x
      attribute \src "dut.sv:67.6-67.64"
      memwr \RAM $1$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$29 $1$memwr$\RAM$dut.sv:67$5_DATA[3:0]$30 $1$memwr$\RAM$dut.sv:67$5_EN[3:0]$31 1'1
      attribute \src "dut.sv:67.6-67.64"
      memwr \RAM $1$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$35 $1$memwr$\RAM$dut.sv:67$6_DATA[3:0]$36 $1$memwr$\RAM$dut.sv:67$6_EN[3:0]$37 2'11
      attribute \src "dut.sv:67.6-67.64"
      memwr \RAM $1$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$41 $1$memwr$\RAM$dut.sv:67$7_DATA[3:0]$42 $1$memwr$\RAM$dut.sv:67$7_EN[3:0]$43 3'111
  end
  connect \doB \readB
end
