
UART_Python.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000c00  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  00000c74  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000004  00800060  00800060  00000c74  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000c74  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000ca4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000200  00000000  00000000  00000ce0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001da9  00000000  00000000  00000ee0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000caa  00000000  00000000  00002c89  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000f50  00000000  00000000  00003933  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000004d8  00000000  00000000  00004884  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000935  00000000  00000000  00004d5c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000172b  00000000  00000000  00005691  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000190  00000000  00000000  00006dbc  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 31 00 	jmp	0x62	; 0x62 <__ctors_end>
   4:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
   8:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
   c:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  10:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  14:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  18:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  1c:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  20:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  24:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  28:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  2c:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  30:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  34:	0c 94 b3 03 	jmp	0x766	; 0x766 <__vector_13>
  38:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  3c:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  40:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  44:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  48:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  4c:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  50:	0c 94 43 00 	jmp	0x86	; 0x86 <__bad_interrupt>
  54:	5e 00       	.word	0x005e	; ????
  56:	62 00       	.word	0x0062	; ????
  58:	66 00       	.word	0x0066	; ????
  5a:	6a 00       	.word	0x006a	; ????
  5c:	6e 00       	.word	0x006e	; ????
  5e:	72 00       	.word	0x0072	; ????
  60:	76 00       	.word	0x0076	; ????

00000062 <__ctors_end>:
  62:	11 24       	eor	r1, r1
  64:	1f be       	out	0x3f, r1	; 63
  66:	cf e5       	ldi	r28, 0x5F	; 95
  68:	d8 e0       	ldi	r29, 0x08	; 8
  6a:	de bf       	out	0x3e, r29	; 62
  6c:	cd bf       	out	0x3d, r28	; 61

0000006e <__do_clear_bss>:
  6e:	20 e0       	ldi	r18, 0x00	; 0
  70:	a0 e6       	ldi	r26, 0x60	; 96
  72:	b0 e0       	ldi	r27, 0x00	; 0
  74:	01 c0       	rjmp	.+2      	; 0x78 <.do_clear_bss_start>

00000076 <.do_clear_bss_loop>:
  76:	1d 92       	st	X+, r1

00000078 <.do_clear_bss_start>:
  78:	a4 36       	cpi	r26, 0x64	; 100
  7a:	b2 07       	cpc	r27, r18
  7c:	e1 f7       	brne	.-8      	; 0x76 <.do_clear_bss_loop>
  7e:	0e 94 6f 03 	call	0x6de	; 0x6de <main>
  82:	0c 94 fe 05 	jmp	0xbfc	; 0xbfc <_exit>

00000086 <__bad_interrupt>:
  86:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000008a <ADC_Init>:
#define ADC_Busy           (((ADC_ADCSRA) & (1<<ADSC) ))


void ADC_Init(Vref_type vref,Clk_SelectType clk)
{
	switch(vref)
  8a:	81 30       	cpi	r24, 0x01	; 1
  8c:	39 f0       	breq	.+14     	; 0x9c <ADC_Init+0x12>
  8e:	18 f0       	brcs	.+6      	; 0x96 <ADC_Init+0xc>
  90:	83 30       	cpi	r24, 0x03	; 3
  92:	39 f0       	breq	.+14     	; 0xa2 <ADC_Init+0x18>
  94:	08 c0       	rjmp	.+16     	; 0xa6 <ADC_Init+0x1c>
	{
			case (Vref_Turn_Off):
			
			CLEAR_BIT(ADC_ADUMX,REFS0);
  96:	3e 98       	cbi	0x07, 6	; 7
			CLEAR_BIT(ADC_ADUMX,REFS0);
  98:	3e 98       	cbi	0x07, 6	; 7
			break;
  9a:	05 c0       	rjmp	.+10     	; 0xa6 <ADC_Init+0x1c>
			
			case (AVCC):
			
			Set_BIT(ADC_ADUMX,REFS0);
  9c:	3e 9a       	sbi	0x07, 6	; 7
			CLEAR_BIT(ADC_ADUMX,REFS1);
  9e:	3f 98       	cbi	0x07, 7	; 7
			break;
  a0:	02 c0       	rjmp	.+4      	; 0xa6 <ADC_Init+0x1c>
			
			case(Internal_Vref):
		    
			Set_BIT(ADC_ADUMX,REFS1);
  a2:	3f 9a       	sbi	0x07, 7	; 7
			Set_BIT(ADC_ADUMX,REFS1);
  a4:	3f 9a       	sbi	0x07, 7	; 7
			break;
		
			
	}
	
	switch(clk)
  a6:	86 2f       	mov	r24, r22
  a8:	90 e0       	ldi	r25, 0x00	; 0
  aa:	fc 01       	movw	r30, r24
  ac:	31 97       	sbiw	r30, 0x01	; 1
  ae:	e7 30       	cpi	r30, 0x07	; 7
  b0:	f1 05       	cpc	r31, r1
  b2:	f8 f4       	brcc	.+62     	; 0xf2 <ADC_Init+0x68>
  b4:	e6 5d       	subi	r30, 0xD6	; 214
  b6:	ff 4f       	sbci	r31, 0xFF	; 255
  b8:	0c 94 06 05 	jmp	0xa0c	; 0xa0c <__tablejump2__>
	{
			case(CLK_ADC_DIV_2):
			
			Set_BIT(ADC_ADCSRA,ADPS0);
  bc:	30 9a       	sbi	0x06, 0	; 6
			CLEAR_BIT(ADC_ADCSRA,ADPS1);
  be:	31 98       	cbi	0x06, 1	; 6
			CLEAR_BIT(ADC_ADCSRA,ADPS2);
  c0:	32 98       	cbi	0x06, 2	; 6
			
			break;
  c2:	17 c0       	rjmp	.+46     	; 0xf2 <ADC_Init+0x68>
			
			case(CLK_ADC_DIV_4):
			
			CLEAR_BIT(ADC_ADCSRA,ADPS0);
  c4:	30 98       	cbi	0x06, 0	; 6
			Set_BIT(ADC_ADCSRA,ADPS1);
  c6:	31 9a       	sbi	0x06, 1	; 6
			CLEAR_BIT(ADC_ADCSRA,ADPS2);
  c8:	32 98       	cbi	0x06, 2	; 6
			
			break;
  ca:	13 c0       	rjmp	.+38     	; 0xf2 <ADC_Init+0x68>
			
			case(CLK_ADC_DIV_8):
			
			Set_BIT(ADC_ADCSRA,ADPS0);
  cc:	30 9a       	sbi	0x06, 0	; 6
			Set_BIT(ADC_ADCSRA,ADPS1);
  ce:	31 9a       	sbi	0x06, 1	; 6
			CLEAR_BIT(ADC_ADCSRA,ADPS2);
  d0:	32 98       	cbi	0x06, 2	; 6
			
			break;
  d2:	0f c0       	rjmp	.+30     	; 0xf2 <ADC_Init+0x68>
			
			case(CLK_ADC_DIV_16):
			
			CLEAR_BIT(ADC_ADCSRA,ADPS0);
  d4:	30 98       	cbi	0x06, 0	; 6
			CLEAR_BIT(ADC_ADCSRA,ADPS1);
  d6:	31 98       	cbi	0x06, 1	; 6
			Set_BIT(ADC_ADCSRA,ADPS2);
  d8:	32 9a       	sbi	0x06, 2	; 6
			
			break;
  da:	0b c0       	rjmp	.+22     	; 0xf2 <ADC_Init+0x68>
			
			case(CLK_ADC_DIV_32):
			
		    Set_BIT(ADC_ADCSRA,ADPS0);
  dc:	30 9a       	sbi	0x06, 0	; 6
		    CLEAR_BIT(ADC_ADCSRA,ADPS1);
  de:	31 98       	cbi	0x06, 1	; 6
		    Set_BIT(ADC_ADCSRA,ADPS2);
  e0:	32 9a       	sbi	0x06, 2	; 6
			
			
			break;
  e2:	07 c0       	rjmp	.+14     	; 0xf2 <ADC_Init+0x68>
			
			case(CLK_ADC_DIV_64):
			
			CLEAR_BIT(ADC_ADCSRA,ADPS0);
  e4:	30 98       	cbi	0x06, 0	; 6
			Set_BIT(ADC_ADCSRA,ADPS1);
  e6:	31 9a       	sbi	0x06, 1	; 6
			Set_BIT(ADC_ADCSRA,ADPS2);
  e8:	32 9a       	sbi	0x06, 2	; 6
			
			break;
  ea:	03 c0       	rjmp	.+6      	; 0xf2 <ADC_Init+0x68>
			
		    case(CLK_ADC_DIV_128):
			
			Set_BIT(ADC_ADCSRA,ADPS0);
  ec:	30 9a       	sbi	0x06, 0	; 6
			Set_BIT(ADC_ADCSRA,ADPS1);
  ee:	31 9a       	sbi	0x06, 1	; 6
			Set_BIT(ADC_ADCSRA,ADPS2);		    
  f0:	32 9a       	sbi	0x06, 2	; 6
                     // Wrong Enter
			break;
		
	}
	
	CLEAR_BIT(ADC_ADUMX,ADLAR);
  f2:	3d 98       	cbi	0x07, 5	; 7
	
	
	 //ADC   ADCSRA Enable bit
	
	Set_BIT(ADC_ADCSRA,ADEN);
  f4:	37 9a       	sbi	0x06, 7	; 6
  f6:	08 95       	ret

000000f8 <ADC_Converstion>:
}


void ADC_Converstion(Conversion__Status state)
{
	SET_REGISTER_PIN(ADC_ADCSRA,ADSC,state);
  f8:	26 b1       	in	r18, 0x06	; 6
  fa:	2f 7b       	andi	r18, 0xBF	; 191
  fc:	30 e4       	ldi	r19, 0x40	; 64
  fe:	83 9f       	mul	r24, r19
 100:	c0 01       	movw	r24, r0
 102:	11 24       	eor	r1, r1
 104:	82 2b       	or	r24, r18
 106:	86 b9       	out	0x06, r24	; 6
 108:	08 95       	ret

0000010a <ADC_Read>:
  
  
  
  }	*/
	
		ADC_ADUMX &=~(0x1f);              // Clear all channels
 10a:	97 b1       	in	r25, 0x07	; 7
 10c:	90 7e       	andi	r25, 0xE0	; 224
 10e:	97 b9       	out	0x07, r25	; 7
		
		ADC_ADUMX|=(channel<<MUX0);
 110:	97 b1       	in	r25, 0x07	; 7
 112:	89 2b       	or	r24, r25
 114:	87 b9       	out	0x07, r24	; 7
		
        ADC_Converstion(Conversion_on);
 116:	81 e0       	ldi	r24, 0x01	; 1
 118:	0e 94 7c 00 	call	0xf8	; 0xf8 <ADC_Converstion>

        while(ADC_Busy);
 11c:	36 99       	sbic	0x06, 6	; 6
 11e:	fe cf       	rjmp	.-4      	; 0x11c <ADC_Read+0x12>
		
		ret=ADC;
 120:	84 b1       	in	r24, 0x04	; 4
 122:	95 b1       	in	r25, 0x05	; 5
		
		return ret;

}
 124:	08 95       	ret

00000126 <Pin_Init>:
			break;
			case (PD):
			Toggl_BIT(PORTD,pin_num);
			break;
			case (PC):
			Toggl_BIT(PORTC,pin_num);
 126:	98 2f       	mov	r25, r24
 128:	96 95       	lsr	r25
 12a:	96 95       	lsr	r25
 12c:	96 95       	lsr	r25
 12e:	87 70       	andi	r24, 0x07	; 7
 130:	61 30       	cpi	r22, 0x01	; 1
 132:	09 f4       	brne	.+2      	; 0x136 <Pin_Init+0x10>
 134:	90 c0       	rjmp	.+288    	; 0x256 <Pin_Init+0x130>
 136:	18 f0       	brcs	.+6      	; 0x13e <Pin_Init+0x18>
 138:	62 30       	cpi	r22, 0x02	; 2
 13a:	e9 f1       	breq	.+122    	; 0x1b6 <Pin_Init+0x90>
 13c:	08 95       	ret
 13e:	91 30       	cpi	r25, 0x01	; 1
 140:	99 f0       	breq	.+38     	; 0x168 <Pin_Init+0x42>
 142:	28 f0       	brcs	.+10     	; 0x14e <Pin_Init+0x28>
 144:	92 30       	cpi	r25, 0x02	; 2
 146:	51 f1       	breq	.+84     	; 0x19c <Pin_Init+0x76>
 148:	93 30       	cpi	r25, 0x03	; 3
 14a:	d9 f0       	breq	.+54     	; 0x182 <Pin_Init+0x5c>
 14c:	08 95       	ret
 14e:	4a b3       	in	r20, 0x1a	; 26
 150:	21 e0       	ldi	r18, 0x01	; 1
 152:	30 e0       	ldi	r19, 0x00	; 0
 154:	b9 01       	movw	r22, r18
 156:	02 c0       	rjmp	.+4      	; 0x15c <Pin_Init+0x36>
 158:	66 0f       	add	r22, r22
 15a:	77 1f       	adc	r23, r23
 15c:	8a 95       	dec	r24
 15e:	e2 f7       	brpl	.-8      	; 0x158 <Pin_Init+0x32>
 160:	cb 01       	movw	r24, r22
 162:	84 2b       	or	r24, r20
 164:	8a bb       	out	0x1a, r24	; 26
 166:	08 95       	ret
 168:	47 b3       	in	r20, 0x17	; 23
 16a:	21 e0       	ldi	r18, 0x01	; 1
 16c:	30 e0       	ldi	r19, 0x00	; 0
 16e:	b9 01       	movw	r22, r18
 170:	02 c0       	rjmp	.+4      	; 0x176 <Pin_Init+0x50>
 172:	66 0f       	add	r22, r22
 174:	77 1f       	adc	r23, r23
 176:	8a 95       	dec	r24
 178:	e2 f7       	brpl	.-8      	; 0x172 <Pin_Init+0x4c>
 17a:	cb 01       	movw	r24, r22
 17c:	84 2b       	or	r24, r20
 17e:	87 bb       	out	0x17, r24	; 23
 180:	08 95       	ret
 182:	41 b3       	in	r20, 0x11	; 17
 184:	21 e0       	ldi	r18, 0x01	; 1
 186:	30 e0       	ldi	r19, 0x00	; 0
 188:	b9 01       	movw	r22, r18
 18a:	02 c0       	rjmp	.+4      	; 0x190 <Pin_Init+0x6a>
 18c:	66 0f       	add	r22, r22
 18e:	77 1f       	adc	r23, r23
 190:	8a 95       	dec	r24
 192:	e2 f7       	brpl	.-8      	; 0x18c <Pin_Init+0x66>
 194:	cb 01       	movw	r24, r22
 196:	84 2b       	or	r24, r20
 198:	81 bb       	out	0x11, r24	; 17
 19a:	08 95       	ret
 19c:	44 b3       	in	r20, 0x14	; 20
 19e:	21 e0       	ldi	r18, 0x01	; 1
 1a0:	30 e0       	ldi	r19, 0x00	; 0
 1a2:	b9 01       	movw	r22, r18
 1a4:	02 c0       	rjmp	.+4      	; 0x1aa <Pin_Init+0x84>
 1a6:	66 0f       	add	r22, r22
 1a8:	77 1f       	adc	r23, r23
 1aa:	8a 95       	dec	r24
 1ac:	e2 f7       	brpl	.-8      	; 0x1a6 <Pin_Init+0x80>
 1ae:	cb 01       	movw	r24, r22
 1b0:	84 2b       	or	r24, r20
 1b2:	84 bb       	out	0x14, r24	; 20
 1b4:	08 95       	ret
 1b6:	91 30       	cpi	r25, 0x01	; 1
 1b8:	c1 f0       	breq	.+48     	; 0x1ea <Pin_Init+0xc4>
 1ba:	28 f0       	brcs	.+10     	; 0x1c6 <Pin_Init+0xa0>
 1bc:	92 30       	cpi	r25, 0x02	; 2
 1be:	c9 f1       	breq	.+114    	; 0x232 <Pin_Init+0x10c>
 1c0:	93 30       	cpi	r25, 0x03	; 3
 1c2:	29 f1       	breq	.+74     	; 0x20e <Pin_Init+0xe8>
 1c4:	08 95       	ret
 1c6:	4a b3       	in	r20, 0x1a	; 26
 1c8:	21 e0       	ldi	r18, 0x01	; 1
 1ca:	30 e0       	ldi	r19, 0x00	; 0
 1cc:	b9 01       	movw	r22, r18
 1ce:	02 c0       	rjmp	.+4      	; 0x1d4 <Pin_Init+0xae>
 1d0:	66 0f       	add	r22, r22
 1d2:	77 1f       	adc	r23, r23
 1d4:	8a 95       	dec	r24
 1d6:	e2 f7       	brpl	.-8      	; 0x1d0 <Pin_Init+0xaa>
 1d8:	cb 01       	movw	r24, r22
 1da:	96 2f       	mov	r25, r22
 1dc:	90 95       	com	r25
 1de:	94 23       	and	r25, r20
 1e0:	9a bb       	out	0x1a, r25	; 26
 1e2:	9b b3       	in	r25, 0x1b	; 27
 1e4:	89 2b       	or	r24, r25
 1e6:	8b bb       	out	0x1b, r24	; 27
 1e8:	08 95       	ret
 1ea:	47 b3       	in	r20, 0x17	; 23
 1ec:	21 e0       	ldi	r18, 0x01	; 1
 1ee:	30 e0       	ldi	r19, 0x00	; 0
 1f0:	b9 01       	movw	r22, r18
 1f2:	02 c0       	rjmp	.+4      	; 0x1f8 <Pin_Init+0xd2>
 1f4:	66 0f       	add	r22, r22
 1f6:	77 1f       	adc	r23, r23
 1f8:	8a 95       	dec	r24
 1fa:	e2 f7       	brpl	.-8      	; 0x1f4 <Pin_Init+0xce>
 1fc:	cb 01       	movw	r24, r22
 1fe:	96 2f       	mov	r25, r22
 200:	90 95       	com	r25
 202:	94 23       	and	r25, r20
 204:	97 bb       	out	0x17, r25	; 23
 206:	98 b3       	in	r25, 0x18	; 24
 208:	89 2b       	or	r24, r25
 20a:	88 bb       	out	0x18, r24	; 24
 20c:	08 95       	ret
 20e:	41 b3       	in	r20, 0x11	; 17
 210:	21 e0       	ldi	r18, 0x01	; 1
 212:	30 e0       	ldi	r19, 0x00	; 0
 214:	b9 01       	movw	r22, r18
 216:	02 c0       	rjmp	.+4      	; 0x21c <Pin_Init+0xf6>
 218:	66 0f       	add	r22, r22
 21a:	77 1f       	adc	r23, r23
 21c:	8a 95       	dec	r24
 21e:	e2 f7       	brpl	.-8      	; 0x218 <Pin_Init+0xf2>
 220:	cb 01       	movw	r24, r22
 222:	96 2f       	mov	r25, r22
 224:	90 95       	com	r25
 226:	94 23       	and	r25, r20
 228:	91 bb       	out	0x11, r25	; 17
 22a:	92 b3       	in	r25, 0x12	; 18
 22c:	89 2b       	or	r24, r25
 22e:	82 bb       	out	0x12, r24	; 18
 230:	08 95       	ret
 232:	44 b3       	in	r20, 0x14	; 20
 234:	21 e0       	ldi	r18, 0x01	; 1
 236:	30 e0       	ldi	r19, 0x00	; 0
 238:	b9 01       	movw	r22, r18
 23a:	02 c0       	rjmp	.+4      	; 0x240 <Pin_Init+0x11a>
 23c:	66 0f       	add	r22, r22
 23e:	77 1f       	adc	r23, r23
 240:	8a 95       	dec	r24
 242:	e2 f7       	brpl	.-8      	; 0x23c <Pin_Init+0x116>
 244:	cb 01       	movw	r24, r22
 246:	96 2f       	mov	r25, r22
 248:	90 95       	com	r25
 24a:	94 23       	and	r25, r20
 24c:	94 bb       	out	0x14, r25	; 20
 24e:	95 b3       	in	r25, 0x15	; 21
 250:	89 2b       	or	r24, r25
 252:	85 bb       	out	0x15, r24	; 21
 254:	08 95       	ret
 256:	91 30       	cpi	r25, 0x01	; 1
 258:	c1 f0       	breq	.+48     	; 0x28a <Pin_Init+0x164>
 25a:	28 f0       	brcs	.+10     	; 0x266 <Pin_Init+0x140>
 25c:	92 30       	cpi	r25, 0x02	; 2
 25e:	c9 f1       	breq	.+114    	; 0x2d2 <Pin_Init+0x1ac>
 260:	93 30       	cpi	r25, 0x03	; 3
 262:	29 f1       	breq	.+74     	; 0x2ae <Pin_Init+0x188>
 264:	08 95       	ret
 266:	4a b3       	in	r20, 0x1a	; 26
 268:	21 e0       	ldi	r18, 0x01	; 1
 26a:	30 e0       	ldi	r19, 0x00	; 0
 26c:	b9 01       	movw	r22, r18
 26e:	02 c0       	rjmp	.+4      	; 0x274 <Pin_Init+0x14e>
 270:	66 0f       	add	r22, r22
 272:	77 1f       	adc	r23, r23
 274:	8a 95       	dec	r24
 276:	e2 f7       	brpl	.-8      	; 0x270 <Pin_Init+0x14a>
 278:	cb 01       	movw	r24, r22
 27a:	80 95       	com	r24
 27c:	94 2f       	mov	r25, r20
 27e:	98 23       	and	r25, r24
 280:	9a bb       	out	0x1a, r25	; 26
 282:	9b b3       	in	r25, 0x1b	; 27
 284:	89 23       	and	r24, r25
 286:	8b bb       	out	0x1b, r24	; 27
 288:	08 95       	ret
 28a:	47 b3       	in	r20, 0x17	; 23
 28c:	21 e0       	ldi	r18, 0x01	; 1
 28e:	30 e0       	ldi	r19, 0x00	; 0
 290:	b9 01       	movw	r22, r18
 292:	02 c0       	rjmp	.+4      	; 0x298 <Pin_Init+0x172>
 294:	66 0f       	add	r22, r22
 296:	77 1f       	adc	r23, r23
 298:	8a 95       	dec	r24
 29a:	e2 f7       	brpl	.-8      	; 0x294 <Pin_Init+0x16e>
 29c:	cb 01       	movw	r24, r22
 29e:	80 95       	com	r24
 2a0:	94 2f       	mov	r25, r20
 2a2:	98 23       	and	r25, r24
 2a4:	97 bb       	out	0x17, r25	; 23
 2a6:	98 b3       	in	r25, 0x18	; 24
 2a8:	89 23       	and	r24, r25
 2aa:	88 bb       	out	0x18, r24	; 24
 2ac:	08 95       	ret
 2ae:	41 b3       	in	r20, 0x11	; 17
 2b0:	21 e0       	ldi	r18, 0x01	; 1
 2b2:	30 e0       	ldi	r19, 0x00	; 0
 2b4:	b9 01       	movw	r22, r18
 2b6:	02 c0       	rjmp	.+4      	; 0x2bc <Pin_Init+0x196>
 2b8:	66 0f       	add	r22, r22
 2ba:	77 1f       	adc	r23, r23
 2bc:	8a 95       	dec	r24
 2be:	e2 f7       	brpl	.-8      	; 0x2b8 <Pin_Init+0x192>
 2c0:	cb 01       	movw	r24, r22
 2c2:	80 95       	com	r24
 2c4:	94 2f       	mov	r25, r20
 2c6:	98 23       	and	r25, r24
 2c8:	91 bb       	out	0x11, r25	; 17
 2ca:	92 b3       	in	r25, 0x12	; 18
 2cc:	89 23       	and	r24, r25
 2ce:	82 bb       	out	0x12, r24	; 18
 2d0:	08 95       	ret
 2d2:	44 b3       	in	r20, 0x14	; 20
 2d4:	21 e0       	ldi	r18, 0x01	; 1
 2d6:	30 e0       	ldi	r19, 0x00	; 0
 2d8:	b9 01       	movw	r22, r18
 2da:	02 c0       	rjmp	.+4      	; 0x2e0 <Pin_Init+0x1ba>
 2dc:	66 0f       	add	r22, r22
 2de:	77 1f       	adc	r23, r23
 2e0:	8a 95       	dec	r24
 2e2:	e2 f7       	brpl	.-8      	; 0x2dc <Pin_Init+0x1b6>
 2e4:	cb 01       	movw	r24, r22
 2e6:	80 95       	com	r24
 2e8:	94 2f       	mov	r25, r20
 2ea:	98 23       	and	r25, r24
 2ec:	94 bb       	out	0x14, r25	; 20
 2ee:	95 b3       	in	r25, 0x15	; 21
 2f0:	89 23       	and	r24, r25
 2f2:	85 bb       	out	0x15, r24	; 21
 2f4:	08 95       	ret

000002f6 <Set_Pin>:
 2f6:	98 2f       	mov	r25, r24
 2f8:	97 70       	andi	r25, 0x07	; 7
 2fa:	86 95       	lsr	r24
 2fc:	86 95       	lsr	r24
 2fe:	86 95       	lsr	r24
 300:	81 30       	cpi	r24, 0x01	; 1
 302:	c9 f0       	breq	.+50     	; 0x336 <Set_Pin+0x40>
 304:	28 f0       	brcs	.+10     	; 0x310 <Set_Pin+0x1a>
 306:	82 30       	cpi	r24, 0x02	; 2
 308:	e1 f1       	breq	.+120    	; 0x382 <Set_Pin+0x8c>
 30a:	83 30       	cpi	r24, 0x03	; 3
 30c:	39 f1       	breq	.+78     	; 0x35c <Set_Pin+0x66>
 30e:	08 95       	ret
 310:	2b b3       	in	r18, 0x1b	; 27
 312:	41 e0       	ldi	r20, 0x01	; 1
 314:	50 e0       	ldi	r21, 0x00	; 0
 316:	09 2e       	mov	r0, r25
 318:	02 c0       	rjmp	.+4      	; 0x31e <Set_Pin+0x28>
 31a:	44 0f       	add	r20, r20
 31c:	55 1f       	adc	r21, r21
 31e:	0a 94       	dec	r0
 320:	e2 f7       	brpl	.-8      	; 0x31a <Set_Pin+0x24>
 322:	84 2f       	mov	r24, r20
 324:	80 95       	com	r24
 326:	82 23       	and	r24, r18
 328:	01 c0       	rjmp	.+2      	; 0x32c <Set_Pin+0x36>
 32a:	66 0f       	add	r22, r22
 32c:	9a 95       	dec	r25
 32e:	ea f7       	brpl	.-6      	; 0x32a <Set_Pin+0x34>
 330:	68 2b       	or	r22, r24
 332:	6b bb       	out	0x1b, r22	; 27
 334:	08 95       	ret
 336:	28 b3       	in	r18, 0x18	; 24
 338:	41 e0       	ldi	r20, 0x01	; 1
 33a:	50 e0       	ldi	r21, 0x00	; 0
 33c:	09 2e       	mov	r0, r25
 33e:	02 c0       	rjmp	.+4      	; 0x344 <Set_Pin+0x4e>
 340:	44 0f       	add	r20, r20
 342:	55 1f       	adc	r21, r21
 344:	0a 94       	dec	r0
 346:	e2 f7       	brpl	.-8      	; 0x340 <Set_Pin+0x4a>
 348:	84 2f       	mov	r24, r20
 34a:	80 95       	com	r24
 34c:	82 23       	and	r24, r18
 34e:	01 c0       	rjmp	.+2      	; 0x352 <Set_Pin+0x5c>
 350:	66 0f       	add	r22, r22
 352:	9a 95       	dec	r25
 354:	ea f7       	brpl	.-6      	; 0x350 <Set_Pin+0x5a>
 356:	68 2b       	or	r22, r24
 358:	68 bb       	out	0x18, r22	; 24
 35a:	08 95       	ret
 35c:	22 b3       	in	r18, 0x12	; 18
 35e:	41 e0       	ldi	r20, 0x01	; 1
 360:	50 e0       	ldi	r21, 0x00	; 0
 362:	09 2e       	mov	r0, r25
 364:	02 c0       	rjmp	.+4      	; 0x36a <Set_Pin+0x74>
 366:	44 0f       	add	r20, r20
 368:	55 1f       	adc	r21, r21
 36a:	0a 94       	dec	r0
 36c:	e2 f7       	brpl	.-8      	; 0x366 <Set_Pin+0x70>
 36e:	84 2f       	mov	r24, r20
 370:	80 95       	com	r24
 372:	82 23       	and	r24, r18
 374:	01 c0       	rjmp	.+2      	; 0x378 <Set_Pin+0x82>
 376:	66 0f       	add	r22, r22
 378:	9a 95       	dec	r25
 37a:	ea f7       	brpl	.-6      	; 0x376 <Set_Pin+0x80>
 37c:	68 2b       	or	r22, r24
 37e:	62 bb       	out	0x12, r22	; 18
 380:	08 95       	ret
 382:	25 b3       	in	r18, 0x15	; 21
 384:	41 e0       	ldi	r20, 0x01	; 1
 386:	50 e0       	ldi	r21, 0x00	; 0
 388:	09 2e       	mov	r0, r25
 38a:	02 c0       	rjmp	.+4      	; 0x390 <Set_Pin+0x9a>
 38c:	44 0f       	add	r20, r20
 38e:	55 1f       	adc	r21, r21
 390:	0a 94       	dec	r0
 392:	e2 f7       	brpl	.-8      	; 0x38c <Set_Pin+0x96>
 394:	84 2f       	mov	r24, r20
 396:	80 95       	com	r24
 398:	82 23       	and	r24, r18
 39a:	01 c0       	rjmp	.+2      	; 0x39e <Set_Pin+0xa8>
 39c:	66 0f       	add	r22, r22
 39e:	9a 95       	dec	r25
 3a0:	ea f7       	brpl	.-6      	; 0x39c <Set_Pin+0xa6>
 3a2:	68 2b       	or	r22, r24
 3a4:	65 bb       	out	0x15, r22	; 21
 3a6:	08 95       	ret

000003a8 <Port_Init>:
	
}
// PORT FUNC
extern void Port_Init(DIO_Port_type port,uint8 value)
{
	switch(port)
 3a8:	81 30       	cpi	r24, 0x01	; 1
 3aa:	41 f0       	breq	.+16     	; 0x3bc <Port_Init+0x14>
 3ac:	28 f0       	brcs	.+10     	; 0x3b8 <Port_Init+0x10>
 3ae:	82 30       	cpi	r24, 0x02	; 2
 3b0:	39 f0       	breq	.+14     	; 0x3c0 <Port_Init+0x18>
 3b2:	83 30       	cpi	r24, 0x03	; 3
 3b4:	39 f0       	breq	.+14     	; 0x3c4 <Port_Init+0x1c>
 3b6:	08 95       	ret
	{
		case (PA):
		PUT_VALUE_8bit(DDRA,value);
 3b8:	6a bb       	out	0x1a, r22	; 26
		break;
 3ba:	08 95       	ret
		case (PB):
		PUT_VALUE_8bit(DDRB,value);
 3bc:	67 bb       	out	0x17, r22	; 23
		break;
 3be:	08 95       	ret
		case (PC):
		PUT_VALUE_8bit(DDRC,value);
 3c0:	64 bb       	out	0x14, r22	; 20
		break;		
 3c2:	08 95       	ret
		case (PD):
		PUT_VALUE_8bit(DDRD,value);
 3c4:	61 bb       	out	0x11, r22	; 17
 3c6:	08 95       	ret

000003c8 <Set_Port>:
	}
	
}
extern void Set_Port(DIO_Port_type port ,uint8 value)
{
		switch(port)
 3c8:	81 30       	cpi	r24, 0x01	; 1
 3ca:	41 f0       	breq	.+16     	; 0x3dc <Set_Port+0x14>
 3cc:	28 f0       	brcs	.+10     	; 0x3d8 <Set_Port+0x10>
 3ce:	82 30       	cpi	r24, 0x02	; 2
 3d0:	39 f0       	breq	.+14     	; 0x3e0 <Set_Port+0x18>
 3d2:	83 30       	cpi	r24, 0x03	; 3
 3d4:	39 f0       	breq	.+14     	; 0x3e4 <Set_Port+0x1c>
 3d6:	08 95       	ret
		{
			case (PA):
			PUT_VALUE_8bit(PORTA,value);
 3d8:	6b bb       	out	0x1b, r22	; 27
			break;
 3da:	08 95       	ret
			case (PB):
			PUT_VALUE_8bit(PORTB,value);
 3dc:	68 bb       	out	0x18, r22	; 24
			break;
 3de:	08 95       	ret
			case (PC):
			PUT_VALUE_8bit(PORTC,value);
 3e0:	65 bb       	out	0x15, r22	; 21
			break;
 3e2:	08 95       	ret
			case (PD):
			PUT_VALUE_8bit(PORTD,value);
 3e4:	62 bb       	out	0x12, r22	; 18
 3e6:	08 95       	ret

000003e8 <Display_Init>:
#include "ADC.h"
#include "Sensors.h"
#include <util/delay.h>
void Display_Init()
{
	LCD_Init();
 3e8:	0e 94 90 02 	call	0x520	; 0x520 <LCD_Init>
    
	UART_Init();
 3ec:	0e 94 90 03 	call	0x720	; 0x720 <UART_Init>
	
	UART_State(Both);
 3f0:	82 e0       	ldi	r24, 0x02	; 2
 3f2:	0e 94 a0 03 	call	0x740	; 0x740 <UART_State>

	ADC_Init(AVCC,CLK_ADC_DIV_64);
 3f6:	66 e0       	ldi	r22, 0x06	; 6
 3f8:	81 e0       	ldi	r24, 0x01	; 1
 3fa:	0e 94 45 00 	call	0x8a	; 0x8a <ADC_Init>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 3fe:	2f e9       	ldi	r18, 0x9F	; 159
 400:	86 e8       	ldi	r24, 0x86	; 134
 402:	91 e0       	ldi	r25, 0x01	; 1
 404:	21 50       	subi	r18, 0x01	; 1
 406:	80 40       	sbci	r24, 0x00	; 0
 408:	90 40       	sbci	r25, 0x00	; 0
 40a:	e1 f7       	brne	.-8      	; 0x404 <__LOCK_REGION_LENGTH__+0x4>
 40c:	00 c0       	rjmp	.+0      	; 0x40e <__LOCK_REGION_LENGTH__+0xe>
 40e:	00 00       	nop
	_delay_ms(500);
	ADC_Converstion(Conversion_on);
 410:	81 e0       	ldi	r24, 0x01	; 1
 412:	0e 94 7c 00 	call	0xf8	; 0xf8 <ADC_Converstion>
 416:	08 95       	ret

00000418 <Display_Update>:
}



void Display_Update()
{
 418:	cf 93       	push	r28
 41a:	df 93       	push	r29
	static uint16 temp=0;
	uint8 x=0;
	temp=Volt_read();
 41c:	0e 94 78 03 	call	0x6f0	; 0x6f0 <Volt_read>
	x=((uint16)temp/1000);
 420:	9c 01       	movw	r18, r24
 422:	36 95       	lsr	r19
 424:	27 95       	ror	r18
 426:	36 95       	lsr	r19
 428:	27 95       	ror	r18
 42a:	36 95       	lsr	r19
 42c:	27 95       	ror	r18
 42e:	a5 ec       	ldi	r26, 0xC5	; 197
 430:	b0 e2       	ldi	r27, 0x20	; 32
 432:	0e 94 0c 05 	call	0xa18	; 0xa18 <__umulhisi3>
 436:	ec 01       	movw	r28, r24
 438:	d2 95       	swap	r29
 43a:	c2 95       	swap	r28
 43c:	cf 70       	andi	r28, 0x0F	; 15
 43e:	cd 27       	eor	r28, r29
 440:	df 70       	andi	r29, 0x0F	; 15
 442:	cd 27       	eor	r28, r29
	
	Set_UART_data(x);
 444:	8c 2f       	mov	r24, r28
 446:	0e 94 af 03 	call	0x75e	; 0x75e <Set_UART_data>
	
	LCD_goto(0,0);
 44a:	60 e0       	ldi	r22, 0x00	; 0
 44c:	80 e0       	ldi	r24, 0x00	; 0
 44e:	0e 94 61 03 	call	0x6c2	; 0x6c2 <LCD_goto>
	
	LCD_Number(x);
 452:	2c 2f       	mov	r18, r28
 454:	30 e0       	ldi	r19, 0x00	; 0
 456:	40 e0       	ldi	r20, 0x00	; 0
 458:	50 e0       	ldi	r21, 0x00	; 0
 45a:	60 e0       	ldi	r22, 0x00	; 0
 45c:	70 e0       	ldi	r23, 0x00	; 0
 45e:	80 e0       	ldi	r24, 0x00	; 0
 460:	90 e0       	ldi	r25, 0x00	; 0
 462:	0e 94 b8 02 	call	0x570	; 0x570 <LCD_Number>
 466:	2f e3       	ldi	r18, 0x3F	; 63
 468:	82 e4       	ldi	r24, 0x42	; 66
 46a:	9f e0       	ldi	r25, 0x0F	; 15
 46c:	21 50       	subi	r18, 0x01	; 1
 46e:	80 40       	sbci	r24, 0x00	; 0
 470:	90 40       	sbci	r25, 0x00	; 0
 472:	e1 f7       	brne	.-8      	; 0x46c <Display_Update+0x54>
 474:	00 c0       	rjmp	.+0      	; 0x476 <Display_Update+0x5e>
 476:	00 00       	nop
	
	_delay_ms(5000);
	
 478:	df 91       	pop	r29
 47a:	cf 91       	pop	r28
 47c:	08 95       	ret

0000047e <Kick>:
		LCD_data(*str);
	    str++;
	}
	
	
}
 47e:	61 e0       	ldi	r22, 0x01	; 1
 480:	8a e1       	ldi	r24, 0x1A	; 26
 482:	0e 94 7b 01 	call	0x2f6	; 0x2f6 <Set_Pin>
 486:	8f ec       	ldi	r24, 0xCF	; 207
 488:	97 e0       	ldi	r25, 0x07	; 7
 48a:	01 97       	sbiw	r24, 0x01	; 1
 48c:	f1 f7       	brne	.-4      	; 0x48a <Kick+0xc>
 48e:	00 c0       	rjmp	.+0      	; 0x490 <Kick+0x12>
 490:	00 00       	nop
 492:	60 e0       	ldi	r22, 0x00	; 0
 494:	8a e1       	ldi	r24, 0x1A	; 26
 496:	0e 94 7b 01 	call	0x2f6	; 0x2f6 <Set_Pin>
 49a:	8f e9       	ldi	r24, 0x9F	; 159
 49c:	9f e0       	ldi	r25, 0x0F	; 15
 49e:	01 97       	sbiw	r24, 0x01	; 1
 4a0:	f1 f7       	brne	.-4      	; 0x49e <Kick+0x20>
 4a2:	00 c0       	rjmp	.+0      	; 0x4a4 <Kick+0x26>
 4a4:	00 00       	nop
 4a6:	08 95       	ret

000004a8 <LCD_Cmd>:
 4a8:	cf 93       	push	r28
 4aa:	c8 2f       	mov	r28, r24
 4ac:	60 e0       	ldi	r22, 0x00	; 0
 4ae:	8b e1       	ldi	r24, 0x1B	; 27
 4b0:	0e 94 7b 01 	call	0x2f6	; 0x2f6 <Set_Pin>
 4b4:	6c 2f       	mov	r22, r28
 4b6:	60 7f       	andi	r22, 0xF0	; 240
 4b8:	81 e0       	ldi	r24, 0x01	; 1
 4ba:	0e 94 e4 01 	call	0x3c8	; 0x3c8 <Set_Port>
 4be:	0e 94 3f 02 	call	0x47e	; 0x47e <Kick>
 4c2:	80 e1       	ldi	r24, 0x10	; 16
 4c4:	c8 9f       	mul	r28, r24
 4c6:	b0 01       	movw	r22, r0
 4c8:	11 24       	eor	r1, r1
 4ca:	81 e0       	ldi	r24, 0x01	; 1
 4cc:	0e 94 e4 01 	call	0x3c8	; 0x3c8 <Set_Port>
 4d0:	0e 94 3f 02 	call	0x47e	; 0x47e <Kick>
 4d4:	8f e9       	ldi	r24, 0x9F	; 159
 4d6:	9f e0       	ldi	r25, 0x0F	; 15
 4d8:	01 97       	sbiw	r24, 0x01	; 1
 4da:	f1 f7       	brne	.-4      	; 0x4d8 <LCD_Cmd+0x30>
 4dc:	00 c0       	rjmp	.+0      	; 0x4de <LCD_Cmd+0x36>
 4de:	00 00       	nop
 4e0:	cf 91       	pop	r28
 4e2:	08 95       	ret

000004e4 <LCD_data>:
 4e4:	cf 93       	push	r28
 4e6:	c8 2f       	mov	r28, r24
 4e8:	61 e0       	ldi	r22, 0x01	; 1
 4ea:	8b e1       	ldi	r24, 0x1B	; 27
 4ec:	0e 94 7b 01 	call	0x2f6	; 0x2f6 <Set_Pin>
 4f0:	6c 2f       	mov	r22, r28
 4f2:	60 7f       	andi	r22, 0xF0	; 240
 4f4:	81 e0       	ldi	r24, 0x01	; 1
 4f6:	0e 94 e4 01 	call	0x3c8	; 0x3c8 <Set_Port>
 4fa:	0e 94 3f 02 	call	0x47e	; 0x47e <Kick>
 4fe:	80 e1       	ldi	r24, 0x10	; 16
 500:	c8 9f       	mul	r28, r24
 502:	b0 01       	movw	r22, r0
 504:	11 24       	eor	r1, r1
 506:	81 e0       	ldi	r24, 0x01	; 1
 508:	0e 94 e4 01 	call	0x3c8	; 0x3c8 <Set_Port>
 50c:	0e 94 3f 02 	call	0x47e	; 0x47e <Kick>
 510:	8f e9       	ldi	r24, 0x9F	; 159
 512:	9f e0       	ldi	r25, 0x0F	; 15
 514:	01 97       	sbiw	r24, 0x01	; 1
 516:	f1 f7       	brne	.-4      	; 0x514 <LCD_data+0x30>
 518:	00 c0       	rjmp	.+0      	; 0x51a <LCD_data+0x36>
 51a:	00 00       	nop
 51c:	cf 91       	pop	r28
 51e:	08 95       	ret

00000520 <LCD_Init>:
 520:	60 e0       	ldi	r22, 0x00	; 0
 522:	8a e1       	ldi	r24, 0x1A	; 26
 524:	0e 94 93 00 	call	0x126	; 0x126 <Pin_Init>
 528:	60 e0       	ldi	r22, 0x00	; 0
 52a:	8b e1       	ldi	r24, 0x1B	; 27
 52c:	0e 94 93 00 	call	0x126	; 0x126 <Pin_Init>
 530:	2f e7       	ldi	r18, 0x7F	; 127
 532:	88 e3       	ldi	r24, 0x38	; 56
 534:	91 e0       	ldi	r25, 0x01	; 1
 536:	21 50       	subi	r18, 0x01	; 1
 538:	80 40       	sbci	r24, 0x00	; 0
 53a:	90 40       	sbci	r25, 0x00	; 0
 53c:	e1 f7       	brne	.-8      	; 0x536 <LCD_Init+0x16>
 53e:	00 c0       	rjmp	.+0      	; 0x540 <LCD_Init+0x20>
 540:	00 00       	nop
 542:	60 ef       	ldi	r22, 0xF0	; 240
 544:	81 e0       	ldi	r24, 0x01	; 1
 546:	0e 94 d4 01 	call	0x3a8	; 0x3a8 <Port_Init>
 54a:	82 e0       	ldi	r24, 0x02	; 2
 54c:	0e 94 54 02 	call	0x4a8	; 0x4a8 <LCD_Cmd>
 550:	82 e0       	ldi	r24, 0x02	; 2
 552:	0e 94 54 02 	call	0x4a8	; 0x4a8 <LCD_Cmd>
 556:	88 e2       	ldi	r24, 0x28	; 40
 558:	0e 94 54 02 	call	0x4a8	; 0x4a8 <LCD_Cmd>
 55c:	86 e0       	ldi	r24, 0x06	; 6
 55e:	0e 94 54 02 	call	0x4a8	; 0x4a8 <LCD_Cmd>
 562:	8c e0       	ldi	r24, 0x0C	; 12
 564:	0e 94 54 02 	call	0x4a8	; 0x4a8 <LCD_Cmd>
 568:	81 e0       	ldi	r24, 0x01	; 1
 56a:	0e 94 54 02 	call	0x4a8	; 0x4a8 <LCD_Cmd>
 56e:	08 95       	ret

00000570 <LCD_Number>:

void LCD_Number(uint64 num)
{
 570:	2f 92       	push	r2
 572:	3f 92       	push	r3
 574:	4f 92       	push	r4
 576:	5f 92       	push	r5
 578:	6f 92       	push	r6
 57a:	7f 92       	push	r7
 57c:	8f 92       	push	r8
 57e:	9f 92       	push	r9
 580:	af 92       	push	r10
 582:	bf 92       	push	r11
 584:	cf 92       	push	r12
 586:	df 92       	push	r13
 588:	ef 92       	push	r14
 58a:	ff 92       	push	r15
 58c:	0f 93       	push	r16
 58e:	1f 93       	push	r17
 590:	cf 93       	push	r28
 592:	df 93       	push	r29
 594:	cd b7       	in	r28, 0x3d	; 61
 596:	de b7       	in	r29, 0x3e	; 62
 598:	63 97       	sbiw	r28, 0x13	; 19
 59a:	0f b6       	in	r0, 0x3f	; 63
 59c:	f8 94       	cli
 59e:	de bf       	out	0x3e, r29	; 62
 5a0:	0f be       	out	0x3f, r0	; 63
 5a2:	cd bf       	out	0x3d, r28	; 61
 5a4:	29 8b       	std	Y+17, r18	; 0x11
 5a6:	3a 8b       	std	Y+18, r19	; 0x12
 5a8:	4b 8b       	std	Y+19, r20	; 0x13
 5aa:	85 2e       	mov	r8, r21
 5ac:	76 2e       	mov	r7, r22
 5ae:	67 2e       	mov	r6, r23
 5b0:	38 2e       	mov	r3, r24
 5b2:	29 2e       	mov	r2, r25
	uint8 temp[16],i=0;
	uint8 mod;
	
	if (num==0)
 5b4:	a0 e0       	ldi	r26, 0x00	; 0
 5b6:	0e 94 f2 05 	call	0xbe4	; 0xbe4 <__cmpdi2_s8>
 5ba:	21 f4       	brne	.+8      	; 0x5c4 <LCD_Number+0x54>
	{
		LCD_data('0');
 5bc:	80 e3       	ldi	r24, 0x30	; 48
 5be:	0e 94 72 02 	call	0x4e4	; 0x4e4 <LCD_data>
 5c2:	63 c0       	rjmp	.+198    	; 0x68a <LCD_Number+0x11a>
	}
	else if(num<0)
 5c4:	29 89       	ldd	r18, Y+17	; 0x11
 5c6:	3a 89       	ldd	r19, Y+18	; 0x12
 5c8:	4b 89       	ldd	r20, Y+19	; 0x13
 5ca:	a0 e0       	ldi	r26, 0x00	; 0
 5cc:	0e 94 f2 05 	call	0xbe4	; 0xbe4 <__cmpdi2_s8>
 5d0:	d4 f4       	brge	.+52     	; 0x606 <LCD_Number+0x96>
{
  	LCD_Cmd(CLEAR_SCREEN);
}
void LCD_Chr(uint8 data)
{
	LCD_data(data);
 5d2:	8d e2       	ldi	r24, 0x2D	; 45
 5d4:	0e 94 72 02 	call	0x4e4	; 0x4e4 <LCD_data>
		LCD_data('0');
	}
	else if(num<0)
	{
		LCD_Chr(0x2d);
		num=num*-1;
 5d8:	29 89       	ldd	r18, Y+17	; 0x11
 5da:	3a 89       	ldd	r19, Y+18	; 0x12
 5dc:	4b 89       	ldd	r20, Y+19	; 0x13
 5de:	58 2d       	mov	r21, r8
 5e0:	67 2d       	mov	r22, r7
 5e2:	76 2d       	mov	r23, r6
 5e4:	83 2d       	mov	r24, r3
 5e6:	92 2d       	mov	r25, r2
 5e8:	0e 94 ab 05 	call	0xb56	; 0xb56 <__negdi2>
 5ec:	29 8b       	std	Y+17, r18	; 0x11
 5ee:	3a 8b       	std	Y+18, r19	; 0x12
 5f0:	4b 8b       	std	Y+19, r20	; 0x13
 5f2:	85 2e       	mov	r8, r21
 5f4:	76 2e       	mov	r7, r22
 5f6:	67 2e       	mov	r6, r23
 5f8:	38 2e       	mov	r3, r24
 5fa:	29 2e       	mov	r2, r25
	}
	
		while(num)
 5fc:	a0 e0       	ldi	r26, 0x00	; 0
 5fe:	0e 94 f2 05 	call	0xbe4	; 0xbe4 <__cmpdi2_s8>
 602:	09 f4       	brne	.+2      	; 0x606 <LCD_Number+0x96>
 604:	42 c0       	rjmp	.+132    	; 0x68a <LCD_Number+0x11a>
	
	
}

void LCD_Number(uint64 num)
{
 606:	91 2c       	mov	r9, r1
	}
	
		while(num)
		{
			mod=num%10;
			temp[i]=mod;
 608:	44 24       	eor	r4, r4
 60a:	43 94       	inc	r4
 60c:	51 2c       	mov	r5, r1
 60e:	4c 0e       	add	r4, r28
 610:	5d 1e       	adc	r5, r29
 612:	49 0c       	add	r4, r9
 614:	51 1c       	adc	r5, r1
 616:	0f 2e       	mov	r0, r31
 618:	fa e0       	ldi	r31, 0x0A	; 10
 61a:	af 2e       	mov	r10, r31
 61c:	f0 2d       	mov	r31, r0
 61e:	b1 2c       	mov	r11, r1
 620:	c1 2c       	mov	r12, r1
 622:	d1 2c       	mov	r13, r1
 624:	e1 2c       	mov	r14, r1
 626:	f1 2c       	mov	r15, r1
 628:	00 e0       	ldi	r16, 0x00	; 0
 62a:	10 e0       	ldi	r17, 0x00	; 0
 62c:	29 89       	ldd	r18, Y+17	; 0x11
 62e:	3a 89       	ldd	r19, Y+18	; 0x12
 630:	4b 89       	ldd	r20, Y+19	; 0x13
 632:	58 2d       	mov	r21, r8
 634:	67 2d       	mov	r22, r7
 636:	76 2d       	mov	r23, r6
 638:	83 2d       	mov	r24, r3
 63a:	92 2d       	mov	r25, r2
 63c:	0e 94 1b 05 	call	0xa36	; 0xa36 <__moddi3>
 640:	f2 01       	movw	r30, r4
 642:	20 83       	st	Z, r18
			num/=10;
 644:	29 89       	ldd	r18, Y+17	; 0x11
 646:	3a 89       	ldd	r19, Y+18	; 0x12
 648:	4b 89       	ldd	r20, Y+19	; 0x13
 64a:	58 2d       	mov	r21, r8
 64c:	67 2d       	mov	r22, r7
 64e:	76 2d       	mov	r23, r6
 650:	83 2d       	mov	r24, r3
 652:	92 2d       	mov	r25, r2
 654:	0e 94 1d 05 	call	0xa3a	; 0xa3a <__divdi3>
 658:	29 8b       	std	Y+17, r18	; 0x11
 65a:	3a 8b       	std	Y+18, r19	; 0x12
 65c:	4b 8b       	std	Y+19, r20	; 0x13
 65e:	85 2e       	mov	r8, r21
 660:	76 2e       	mov	r7, r22
 662:	67 2e       	mov	r6, r23
 664:	38 2e       	mov	r3, r24
 666:	29 2e       	mov	r2, r25
			i++;
 668:	93 94       	inc	r9
	{
		LCD_Chr(0x2d);
		num=num*-1;
	}
	
		while(num)
 66a:	a0 e0       	ldi	r26, 0x00	; 0
 66c:	0e 94 f2 05 	call	0xbe4	; 0xbe4 <__cmpdi2_s8>
 670:	59 f6       	brne	.-106    	; 0x608 <LCD_Number+0x98>
			temp[i]=mod;
			num/=10;
			i++;
		}
		
		for (;i>=1;i--)
 672:	99 20       	and	r9, r9
 674:	51 f0       	breq	.+20     	; 0x68a <LCD_Number+0x11a>
		{
			LCD_data(temp[i-1]+'0');
 676:	fe 01       	movw	r30, r28
 678:	e9 0d       	add	r30, r9
 67a:	f1 1d       	adc	r31, r1
 67c:	80 81       	ld	r24, Z
 67e:	80 5d       	subi	r24, 0xD0	; 208
 680:	0e 94 72 02 	call	0x4e4	; 0x4e4 <LCD_data>
			temp[i]=mod;
			num/=10;
			i++;
		}
		
		for (;i>=1;i--)
 684:	9a 94       	dec	r9
 686:	91 10       	cpse	r9, r1
 688:	f6 cf       	rjmp	.-20     	; 0x676 <LCD_Number+0x106>
		{
			LCD_data(temp[i-1]+'0');
		}
		LCD_data(temp[i]);
 68a:	89 81       	ldd	r24, Y+1	; 0x01
 68c:	0e 94 72 02 	call	0x4e4	; 0x4e4 <LCD_data>
	
}
 690:	63 96       	adiw	r28, 0x13	; 19
 692:	0f b6       	in	r0, 0x3f	; 63
 694:	f8 94       	cli
 696:	de bf       	out	0x3e, r29	; 62
 698:	0f be       	out	0x3f, r0	; 63
 69a:	cd bf       	out	0x3d, r28	; 61
 69c:	df 91       	pop	r29
 69e:	cf 91       	pop	r28
 6a0:	1f 91       	pop	r17
 6a2:	0f 91       	pop	r16
 6a4:	ff 90       	pop	r15
 6a6:	ef 90       	pop	r14
 6a8:	df 90       	pop	r13
 6aa:	cf 90       	pop	r12
 6ac:	bf 90       	pop	r11
 6ae:	af 90       	pop	r10
 6b0:	9f 90       	pop	r9
 6b2:	8f 90       	pop	r8
 6b4:	7f 90       	pop	r7
 6b6:	6f 90       	pop	r6
 6b8:	5f 90       	pop	r5
 6ba:	4f 90       	pop	r4
 6bc:	3f 90       	pop	r3
 6be:	2f 90       	pop	r2
 6c0:	08 95       	ret

000006c2 <LCD_goto>:



void LCD_goto(uint8 row,uint8 col)
{
	if (row==0)
 6c2:	81 11       	cpse	r24, r1
 6c4:	05 c0       	rjmp	.+10     	; 0x6d0 <LCD_goto+0xe>
	{
		LCD_Cmd(0x80|col);
 6c6:	86 2f       	mov	r24, r22
 6c8:	80 68       	ori	r24, 0x80	; 128
 6ca:	0e 94 54 02 	call	0x4a8	; 0x4a8 <LCD_Cmd>
 6ce:	08 95       	ret
	}
	else if (row==1)
 6d0:	81 30       	cpi	r24, 0x01	; 1
 6d2:	21 f4       	brne	.+8      	; 0x6dc <LCD_goto+0x1a>
	{
		LCD_Cmd(0xc0|col);
 6d4:	86 2f       	mov	r24, r22
 6d6:	80 6c       	ori	r24, 0xC0	; 192
 6d8:	0e 94 54 02 	call	0x4a8	; 0x4a8 <LCD_Cmd>
 6dc:	08 95       	ret

000006de <main>:
#include "DIO_Interface.h"

int main(void)
{
    /* Replace with your application code */
    Pin_Init(PINA1,INFREE);
 6de:	61 e0       	ldi	r22, 0x01	; 1
 6e0:	81 e0       	ldi	r24, 0x01	; 1
 6e2:	0e 94 93 00 	call	0x126	; 0x126 <Pin_Init>
	Display_Init();
 6e6:	0e 94 f4 01 	call	0x3e8	; 0x3e8 <Display_Init>
	
	while (1) 
    {
		Display_Update();
 6ea:	0e 94 0c 02 	call	0x418	; 0x418 <Display_Update>
 6ee:	fd cf       	rjmp	.-6      	; 0x6ea <main+0xc>

000006f0 <Volt_read>:
#include "Sensors.h"
#include "Port_h.h"
uint16 Volt_read()
{
	uint16 adc;
   adc=ADC_Read(POT_CHANNEL);
 6f0:	81 e0       	ldi	r24, 0x01	; 1
 6f2:	0e 94 85 00 	call	0x10a	; 0x10a <ADC_Read>
   adc=((uint32)adc*5000)/1024;
 6f6:	bc 01       	movw	r22, r24
 6f8:	80 e0       	ldi	r24, 0x00	; 0
 6fa:	90 e0       	ldi	r25, 0x00	; 0
 6fc:	0e 94 0b 04 	call	0x816	; 0x816 <__floatunsisf>
 700:	20 e0       	ldi	r18, 0x00	; 0
 702:	30 e4       	ldi	r19, 0x40	; 64
 704:	4c e9       	ldi	r20, 0x9C	; 156
 706:	55 e4       	ldi	r21, 0x45	; 69
 708:	0e 94 99 04 	call	0x932	; 0x932 <__mulsf3>
 70c:	20 e0       	ldi	r18, 0x00	; 0
 70e:	30 e0       	ldi	r19, 0x00	; 0
 710:	40 e8       	ldi	r20, 0x80	; 128
 712:	5a e3       	ldi	r21, 0x3A	; 58
 714:	0e 94 99 04 	call	0x932	; 0x932 <__mulsf3>
   return adc;
 718:	0e 94 dc 03 	call	0x7b8	; 0x7b8 <__fixunssfsi>
}
 71c:	cb 01       	movw	r24, r22
 71e:	08 95       	ret

00000720 <UART_Init>:
}

void UART_TX_Set_Call_Back(ptr_call_back Func_ptr)
{
	
	Static_FUNC_Call_Back[1]=Func_ptr;
 720:	83 e3       	ldi	r24, 0x33	; 51
 722:	89 b9       	out	0x09, r24	; 9
 724:	80 b5       	in	r24, 0x20	; 32
 726:	82 60       	ori	r24, 0x02	; 2
 728:	80 bd       	out	0x20, r24	; 32
 72a:	80 b5       	in	r24, 0x20	; 32
 72c:	84 60       	ori	r24, 0x04	; 4
 72e:	80 bd       	out	0x20, r24	; 32
 730:	52 98       	cbi	0x0a, 2	; 10
 732:	e0 e6       	ldi	r30, 0x60	; 96
 734:	f0 e0       	ldi	r31, 0x00	; 0
 736:	11 82       	std	Z+1, r1	; 0x01
 738:	10 82       	st	Z, r1
 73a:	13 82       	std	Z+3, r1	; 0x03
 73c:	12 82       	std	Z+2, r1	; 0x02
 73e:	08 95       	ret

00000740 <UART_State>:
 740:	81 30       	cpi	r24, 0x01	; 1
 742:	39 f0       	breq	.+14     	; 0x752 <UART_State+0x12>
 744:	18 f0       	brcs	.+6      	; 0x74c <UART_State+0xc>
 746:	82 30       	cpi	r24, 0x02	; 2
 748:	39 f0       	breq	.+14     	; 0x758 <UART_State+0x18>
 74a:	08 95       	ret
 74c:	54 9a       	sbi	0x0a, 4	; 10
 74e:	53 98       	cbi	0x0a, 3	; 10
 750:	08 95       	ret
 752:	54 98       	cbi	0x0a, 4	; 10
 754:	53 9a       	sbi	0x0a, 3	; 10
 756:	08 95       	ret
 758:	53 9a       	sbi	0x0a, 3	; 10
 75a:	54 9a       	sbi	0x0a, 4	; 10
 75c:	08 95       	ret

0000075e <Set_UART_data>:
 75e:	5d 9b       	sbis	0x0b, 5	; 11
 760:	fe cf       	rjmp	.-4      	; 0x75e <Set_UART_data>
 762:	8c b9       	out	0x0c, r24	; 12
 764:	08 95       	ret

00000766 <__vector_13>:
	
}
ISR(UART_RX_vect)
{
 766:	1f 92       	push	r1
 768:	0f 92       	push	r0
 76a:	0f b6       	in	r0, 0x3f	; 63
 76c:	0f 92       	push	r0
 76e:	11 24       	eor	r1, r1
 770:	2f 93       	push	r18
 772:	3f 93       	push	r19
 774:	4f 93       	push	r20
 776:	5f 93       	push	r21
 778:	6f 93       	push	r22
 77a:	7f 93       	push	r23
 77c:	8f 93       	push	r24
 77e:	9f 93       	push	r25
 780:	af 93       	push	r26
 782:	bf 93       	push	r27
 784:	ef 93       	push	r30
 786:	ff 93       	push	r31
	if (Static_FUNC_Call_Back[0]!=NULL_PTR)
 788:	e0 91 60 00 	lds	r30, 0x0060	; 0x800060 <_edata>
 78c:	f0 91 61 00 	lds	r31, 0x0061	; 0x800061 <_edata+0x1>
 790:	30 97       	sbiw	r30, 0x00	; 0
 792:	09 f0       	breq	.+2      	; 0x796 <__vector_13+0x30>
	{
		Static_FUNC_Call_Back[0]();
 794:	09 95       	icall
	}
	
	
}
 796:	ff 91       	pop	r31
 798:	ef 91       	pop	r30
 79a:	bf 91       	pop	r27
 79c:	af 91       	pop	r26
 79e:	9f 91       	pop	r25
 7a0:	8f 91       	pop	r24
 7a2:	7f 91       	pop	r23
 7a4:	6f 91       	pop	r22
 7a6:	5f 91       	pop	r21
 7a8:	4f 91       	pop	r20
 7aa:	3f 91       	pop	r19
 7ac:	2f 91       	pop	r18
 7ae:	0f 90       	pop	r0
 7b0:	0f be       	out	0x3f, r0	; 63
 7b2:	0f 90       	pop	r0
 7b4:	1f 90       	pop	r1
 7b6:	18 95       	reti

000007b8 <__fixunssfsi>:
 7b8:	0e 94 78 04 	call	0x8f0	; 0x8f0 <__fp_splitA>
 7bc:	88 f0       	brcs	.+34     	; 0x7e0 <__fixunssfsi+0x28>
 7be:	9f 57       	subi	r25, 0x7F	; 127
 7c0:	98 f0       	brcs	.+38     	; 0x7e8 <__fixunssfsi+0x30>
 7c2:	b9 2f       	mov	r27, r25
 7c4:	99 27       	eor	r25, r25
 7c6:	b7 51       	subi	r27, 0x17	; 23
 7c8:	b0 f0       	brcs	.+44     	; 0x7f6 <__fixunssfsi+0x3e>
 7ca:	e1 f0       	breq	.+56     	; 0x804 <__fixunssfsi+0x4c>
 7cc:	66 0f       	add	r22, r22
 7ce:	77 1f       	adc	r23, r23
 7d0:	88 1f       	adc	r24, r24
 7d2:	99 1f       	adc	r25, r25
 7d4:	1a f0       	brmi	.+6      	; 0x7dc <__fixunssfsi+0x24>
 7d6:	ba 95       	dec	r27
 7d8:	c9 f7       	brne	.-14     	; 0x7cc <__fixunssfsi+0x14>
 7da:	14 c0       	rjmp	.+40     	; 0x804 <__fixunssfsi+0x4c>
 7dc:	b1 30       	cpi	r27, 0x01	; 1
 7de:	91 f0       	breq	.+36     	; 0x804 <__fixunssfsi+0x4c>
 7e0:	0e 94 92 04 	call	0x924	; 0x924 <__fp_zero>
 7e4:	b1 e0       	ldi	r27, 0x01	; 1
 7e6:	08 95       	ret
 7e8:	0c 94 92 04 	jmp	0x924	; 0x924 <__fp_zero>
 7ec:	67 2f       	mov	r22, r23
 7ee:	78 2f       	mov	r23, r24
 7f0:	88 27       	eor	r24, r24
 7f2:	b8 5f       	subi	r27, 0xF8	; 248
 7f4:	39 f0       	breq	.+14     	; 0x804 <__fixunssfsi+0x4c>
 7f6:	b9 3f       	cpi	r27, 0xF9	; 249
 7f8:	cc f3       	brlt	.-14     	; 0x7ec <__fixunssfsi+0x34>
 7fa:	86 95       	lsr	r24
 7fc:	77 95       	ror	r23
 7fe:	67 95       	ror	r22
 800:	b3 95       	inc	r27
 802:	d9 f7       	brne	.-10     	; 0x7fa <__fixunssfsi+0x42>
 804:	3e f4       	brtc	.+14     	; 0x814 <__fixunssfsi+0x5c>
 806:	90 95       	com	r25
 808:	80 95       	com	r24
 80a:	70 95       	com	r23
 80c:	61 95       	neg	r22
 80e:	7f 4f       	sbci	r23, 0xFF	; 255
 810:	8f 4f       	sbci	r24, 0xFF	; 255
 812:	9f 4f       	sbci	r25, 0xFF	; 255
 814:	08 95       	ret

00000816 <__floatunsisf>:
 816:	e8 94       	clt
 818:	09 c0       	rjmp	.+18     	; 0x82c <__floatsisf+0x12>

0000081a <__floatsisf>:
 81a:	97 fb       	bst	r25, 7
 81c:	3e f4       	brtc	.+14     	; 0x82c <__floatsisf+0x12>
 81e:	90 95       	com	r25
 820:	80 95       	com	r24
 822:	70 95       	com	r23
 824:	61 95       	neg	r22
 826:	7f 4f       	sbci	r23, 0xFF	; 255
 828:	8f 4f       	sbci	r24, 0xFF	; 255
 82a:	9f 4f       	sbci	r25, 0xFF	; 255
 82c:	99 23       	and	r25, r25
 82e:	a9 f0       	breq	.+42     	; 0x85a <__floatsisf+0x40>
 830:	f9 2f       	mov	r31, r25
 832:	96 e9       	ldi	r25, 0x96	; 150
 834:	bb 27       	eor	r27, r27
 836:	93 95       	inc	r25
 838:	f6 95       	lsr	r31
 83a:	87 95       	ror	r24
 83c:	77 95       	ror	r23
 83e:	67 95       	ror	r22
 840:	b7 95       	ror	r27
 842:	f1 11       	cpse	r31, r1
 844:	f8 cf       	rjmp	.-16     	; 0x836 <__floatsisf+0x1c>
 846:	fa f4       	brpl	.+62     	; 0x886 <__stack+0x27>
 848:	bb 0f       	add	r27, r27
 84a:	11 f4       	brne	.+4      	; 0x850 <__floatsisf+0x36>
 84c:	60 ff       	sbrs	r22, 0
 84e:	1b c0       	rjmp	.+54     	; 0x886 <__stack+0x27>
 850:	6f 5f       	subi	r22, 0xFF	; 255
 852:	7f 4f       	sbci	r23, 0xFF	; 255
 854:	8f 4f       	sbci	r24, 0xFF	; 255
 856:	9f 4f       	sbci	r25, 0xFF	; 255
 858:	16 c0       	rjmp	.+44     	; 0x886 <__stack+0x27>
 85a:	88 23       	and	r24, r24
 85c:	11 f0       	breq	.+4      	; 0x862 <__stack+0x3>
 85e:	96 e9       	ldi	r25, 0x96	; 150
 860:	11 c0       	rjmp	.+34     	; 0x884 <__stack+0x25>
 862:	77 23       	and	r23, r23
 864:	21 f0       	breq	.+8      	; 0x86e <__stack+0xf>
 866:	9e e8       	ldi	r25, 0x8E	; 142
 868:	87 2f       	mov	r24, r23
 86a:	76 2f       	mov	r23, r22
 86c:	05 c0       	rjmp	.+10     	; 0x878 <__stack+0x19>
 86e:	66 23       	and	r22, r22
 870:	71 f0       	breq	.+28     	; 0x88e <__stack+0x2f>
 872:	96 e8       	ldi	r25, 0x86	; 134
 874:	86 2f       	mov	r24, r22
 876:	70 e0       	ldi	r23, 0x00	; 0
 878:	60 e0       	ldi	r22, 0x00	; 0
 87a:	2a f0       	brmi	.+10     	; 0x886 <__stack+0x27>
 87c:	9a 95       	dec	r25
 87e:	66 0f       	add	r22, r22
 880:	77 1f       	adc	r23, r23
 882:	88 1f       	adc	r24, r24
 884:	da f7       	brpl	.-10     	; 0x87c <__stack+0x1d>
 886:	88 0f       	add	r24, r24
 888:	96 95       	lsr	r25
 88a:	87 95       	ror	r24
 88c:	97 f9       	bld	r25, 7
 88e:	08 95       	ret

00000890 <__fp_inf>:
 890:	97 f9       	bld	r25, 7
 892:	9f 67       	ori	r25, 0x7F	; 127
 894:	80 e8       	ldi	r24, 0x80	; 128
 896:	70 e0       	ldi	r23, 0x00	; 0
 898:	60 e0       	ldi	r22, 0x00	; 0
 89a:	08 95       	ret

0000089c <__fp_nan>:
 89c:	9f ef       	ldi	r25, 0xFF	; 255
 89e:	80 ec       	ldi	r24, 0xC0	; 192
 8a0:	08 95       	ret

000008a2 <__fp_pscA>:
 8a2:	00 24       	eor	r0, r0
 8a4:	0a 94       	dec	r0
 8a6:	16 16       	cp	r1, r22
 8a8:	17 06       	cpc	r1, r23
 8aa:	18 06       	cpc	r1, r24
 8ac:	09 06       	cpc	r0, r25
 8ae:	08 95       	ret

000008b0 <__fp_pscB>:
 8b0:	00 24       	eor	r0, r0
 8b2:	0a 94       	dec	r0
 8b4:	12 16       	cp	r1, r18
 8b6:	13 06       	cpc	r1, r19
 8b8:	14 06       	cpc	r1, r20
 8ba:	05 06       	cpc	r0, r21
 8bc:	08 95       	ret

000008be <__fp_round>:
 8be:	09 2e       	mov	r0, r25
 8c0:	03 94       	inc	r0
 8c2:	00 0c       	add	r0, r0
 8c4:	11 f4       	brne	.+4      	; 0x8ca <__fp_round+0xc>
 8c6:	88 23       	and	r24, r24
 8c8:	52 f0       	brmi	.+20     	; 0x8de <__fp_round+0x20>
 8ca:	bb 0f       	add	r27, r27
 8cc:	40 f4       	brcc	.+16     	; 0x8de <__fp_round+0x20>
 8ce:	bf 2b       	or	r27, r31
 8d0:	11 f4       	brne	.+4      	; 0x8d6 <__fp_round+0x18>
 8d2:	60 ff       	sbrs	r22, 0
 8d4:	04 c0       	rjmp	.+8      	; 0x8de <__fp_round+0x20>
 8d6:	6f 5f       	subi	r22, 0xFF	; 255
 8d8:	7f 4f       	sbci	r23, 0xFF	; 255
 8da:	8f 4f       	sbci	r24, 0xFF	; 255
 8dc:	9f 4f       	sbci	r25, 0xFF	; 255
 8de:	08 95       	ret

000008e0 <__fp_split3>:
 8e0:	57 fd       	sbrc	r21, 7
 8e2:	90 58       	subi	r25, 0x80	; 128
 8e4:	44 0f       	add	r20, r20
 8e6:	55 1f       	adc	r21, r21
 8e8:	59 f0       	breq	.+22     	; 0x900 <__fp_splitA+0x10>
 8ea:	5f 3f       	cpi	r21, 0xFF	; 255
 8ec:	71 f0       	breq	.+28     	; 0x90a <__fp_splitA+0x1a>
 8ee:	47 95       	ror	r20

000008f0 <__fp_splitA>:
 8f0:	88 0f       	add	r24, r24
 8f2:	97 fb       	bst	r25, 7
 8f4:	99 1f       	adc	r25, r25
 8f6:	61 f0       	breq	.+24     	; 0x910 <__fp_splitA+0x20>
 8f8:	9f 3f       	cpi	r25, 0xFF	; 255
 8fa:	79 f0       	breq	.+30     	; 0x91a <__fp_splitA+0x2a>
 8fc:	87 95       	ror	r24
 8fe:	08 95       	ret
 900:	12 16       	cp	r1, r18
 902:	13 06       	cpc	r1, r19
 904:	14 06       	cpc	r1, r20
 906:	55 1f       	adc	r21, r21
 908:	f2 cf       	rjmp	.-28     	; 0x8ee <__fp_split3+0xe>
 90a:	46 95       	lsr	r20
 90c:	f1 df       	rcall	.-30     	; 0x8f0 <__fp_splitA>
 90e:	08 c0       	rjmp	.+16     	; 0x920 <__fp_splitA+0x30>
 910:	16 16       	cp	r1, r22
 912:	17 06       	cpc	r1, r23
 914:	18 06       	cpc	r1, r24
 916:	99 1f       	adc	r25, r25
 918:	f1 cf       	rjmp	.-30     	; 0x8fc <__fp_splitA+0xc>
 91a:	86 95       	lsr	r24
 91c:	71 05       	cpc	r23, r1
 91e:	61 05       	cpc	r22, r1
 920:	08 94       	sec
 922:	08 95       	ret

00000924 <__fp_zero>:
 924:	e8 94       	clt

00000926 <__fp_szero>:
 926:	bb 27       	eor	r27, r27
 928:	66 27       	eor	r22, r22
 92a:	77 27       	eor	r23, r23
 92c:	cb 01       	movw	r24, r22
 92e:	97 f9       	bld	r25, 7
 930:	08 95       	ret

00000932 <__mulsf3>:
 932:	0e 94 ac 04 	call	0x958	; 0x958 <__mulsf3x>
 936:	0c 94 5f 04 	jmp	0x8be	; 0x8be <__fp_round>
 93a:	0e 94 51 04 	call	0x8a2	; 0x8a2 <__fp_pscA>
 93e:	38 f0       	brcs	.+14     	; 0x94e <__mulsf3+0x1c>
 940:	0e 94 58 04 	call	0x8b0	; 0x8b0 <__fp_pscB>
 944:	20 f0       	brcs	.+8      	; 0x94e <__mulsf3+0x1c>
 946:	95 23       	and	r25, r21
 948:	11 f0       	breq	.+4      	; 0x94e <__mulsf3+0x1c>
 94a:	0c 94 48 04 	jmp	0x890	; 0x890 <__fp_inf>
 94e:	0c 94 4e 04 	jmp	0x89c	; 0x89c <__fp_nan>
 952:	11 24       	eor	r1, r1
 954:	0c 94 93 04 	jmp	0x926	; 0x926 <__fp_szero>

00000958 <__mulsf3x>:
 958:	0e 94 70 04 	call	0x8e0	; 0x8e0 <__fp_split3>
 95c:	70 f3       	brcs	.-36     	; 0x93a <__mulsf3+0x8>

0000095e <__mulsf3_pse>:
 95e:	95 9f       	mul	r25, r21
 960:	c1 f3       	breq	.-16     	; 0x952 <__mulsf3+0x20>
 962:	95 0f       	add	r25, r21
 964:	50 e0       	ldi	r21, 0x00	; 0
 966:	55 1f       	adc	r21, r21
 968:	62 9f       	mul	r22, r18
 96a:	f0 01       	movw	r30, r0
 96c:	72 9f       	mul	r23, r18
 96e:	bb 27       	eor	r27, r27
 970:	f0 0d       	add	r31, r0
 972:	b1 1d       	adc	r27, r1
 974:	63 9f       	mul	r22, r19
 976:	aa 27       	eor	r26, r26
 978:	f0 0d       	add	r31, r0
 97a:	b1 1d       	adc	r27, r1
 97c:	aa 1f       	adc	r26, r26
 97e:	64 9f       	mul	r22, r20
 980:	66 27       	eor	r22, r22
 982:	b0 0d       	add	r27, r0
 984:	a1 1d       	adc	r26, r1
 986:	66 1f       	adc	r22, r22
 988:	82 9f       	mul	r24, r18
 98a:	22 27       	eor	r18, r18
 98c:	b0 0d       	add	r27, r0
 98e:	a1 1d       	adc	r26, r1
 990:	62 1f       	adc	r22, r18
 992:	73 9f       	mul	r23, r19
 994:	b0 0d       	add	r27, r0
 996:	a1 1d       	adc	r26, r1
 998:	62 1f       	adc	r22, r18
 99a:	83 9f       	mul	r24, r19
 99c:	a0 0d       	add	r26, r0
 99e:	61 1d       	adc	r22, r1
 9a0:	22 1f       	adc	r18, r18
 9a2:	74 9f       	mul	r23, r20
 9a4:	33 27       	eor	r19, r19
 9a6:	a0 0d       	add	r26, r0
 9a8:	61 1d       	adc	r22, r1
 9aa:	23 1f       	adc	r18, r19
 9ac:	84 9f       	mul	r24, r20
 9ae:	60 0d       	add	r22, r0
 9b0:	21 1d       	adc	r18, r1
 9b2:	82 2f       	mov	r24, r18
 9b4:	76 2f       	mov	r23, r22
 9b6:	6a 2f       	mov	r22, r26
 9b8:	11 24       	eor	r1, r1
 9ba:	9f 57       	subi	r25, 0x7F	; 127
 9bc:	50 40       	sbci	r21, 0x00	; 0
 9be:	9a f0       	brmi	.+38     	; 0x9e6 <__mulsf3_pse+0x88>
 9c0:	f1 f0       	breq	.+60     	; 0x9fe <__mulsf3_pse+0xa0>
 9c2:	88 23       	and	r24, r24
 9c4:	4a f0       	brmi	.+18     	; 0x9d8 <__mulsf3_pse+0x7a>
 9c6:	ee 0f       	add	r30, r30
 9c8:	ff 1f       	adc	r31, r31
 9ca:	bb 1f       	adc	r27, r27
 9cc:	66 1f       	adc	r22, r22
 9ce:	77 1f       	adc	r23, r23
 9d0:	88 1f       	adc	r24, r24
 9d2:	91 50       	subi	r25, 0x01	; 1
 9d4:	50 40       	sbci	r21, 0x00	; 0
 9d6:	a9 f7       	brne	.-22     	; 0x9c2 <__mulsf3_pse+0x64>
 9d8:	9e 3f       	cpi	r25, 0xFE	; 254
 9da:	51 05       	cpc	r21, r1
 9dc:	80 f0       	brcs	.+32     	; 0x9fe <__mulsf3_pse+0xa0>
 9de:	0c 94 48 04 	jmp	0x890	; 0x890 <__fp_inf>
 9e2:	0c 94 93 04 	jmp	0x926	; 0x926 <__fp_szero>
 9e6:	5f 3f       	cpi	r21, 0xFF	; 255
 9e8:	e4 f3       	brlt	.-8      	; 0x9e2 <__mulsf3_pse+0x84>
 9ea:	98 3e       	cpi	r25, 0xE8	; 232
 9ec:	d4 f3       	brlt	.-12     	; 0x9e2 <__mulsf3_pse+0x84>
 9ee:	86 95       	lsr	r24
 9f0:	77 95       	ror	r23
 9f2:	67 95       	ror	r22
 9f4:	b7 95       	ror	r27
 9f6:	f7 95       	ror	r31
 9f8:	e7 95       	ror	r30
 9fa:	9f 5f       	subi	r25, 0xFF	; 255
 9fc:	c1 f7       	brne	.-16     	; 0x9ee <__mulsf3_pse+0x90>
 9fe:	fe 2b       	or	r31, r30
 a00:	88 0f       	add	r24, r24
 a02:	91 1d       	adc	r25, r1
 a04:	96 95       	lsr	r25
 a06:	87 95       	ror	r24
 a08:	97 f9       	bld	r25, 7
 a0a:	08 95       	ret

00000a0c <__tablejump2__>:
 a0c:	ee 0f       	add	r30, r30
 a0e:	ff 1f       	adc	r31, r31
 a10:	05 90       	lpm	r0, Z+
 a12:	f4 91       	lpm	r31, Z
 a14:	e0 2d       	mov	r30, r0
 a16:	09 94       	ijmp

00000a18 <__umulhisi3>:
 a18:	a2 9f       	mul	r26, r18
 a1a:	b0 01       	movw	r22, r0
 a1c:	b3 9f       	mul	r27, r19
 a1e:	c0 01       	movw	r24, r0
 a20:	a3 9f       	mul	r26, r19
 a22:	70 0d       	add	r23, r0
 a24:	81 1d       	adc	r24, r1
 a26:	11 24       	eor	r1, r1
 a28:	91 1d       	adc	r25, r1
 a2a:	b2 9f       	mul	r27, r18
 a2c:	70 0d       	add	r23, r0
 a2e:	81 1d       	adc	r24, r1
 a30:	11 24       	eor	r1, r1
 a32:	91 1d       	adc	r25, r1
 a34:	08 95       	ret

00000a36 <__moddi3>:
 a36:	68 94       	set
 a38:	01 c0       	rjmp	.+2      	; 0xa3c <__divdi3_moddi3>

00000a3a <__divdi3>:
 a3a:	e8 94       	clt

00000a3c <__divdi3_moddi3>:
 a3c:	f9 2f       	mov	r31, r25
 a3e:	f1 2b       	or	r31, r17
 a40:	12 f0       	brmi	.+4      	; 0xa46 <__divdi3_moddi3+0xa>
 a42:	0c 94 4f 05 	jmp	0xa9e	; 0xa9e <__udivdi3_umoddi3>
 a46:	a0 e0       	ldi	r26, 0x00	; 0
 a48:	b0 e0       	ldi	r27, 0x00	; 0
 a4a:	e9 e2       	ldi	r30, 0x29	; 41
 a4c:	f5 e0       	ldi	r31, 0x05	; 5
 a4e:	0c 94 c1 05 	jmp	0xb82	; 0xb82 <__prologue_saves__+0xc>
 a52:	09 2e       	mov	r0, r25
 a54:	05 94       	asr	r0
 a56:	22 f4       	brpl	.+8      	; 0xa60 <__divdi3_moddi3+0x24>
 a58:	0e 94 ab 05 	call	0xb56	; 0xb56 <__negdi2>
 a5c:	11 23       	and	r17, r17
 a5e:	92 f4       	brpl	.+36     	; 0xa84 <__divdi3_moddi3+0x48>
 a60:	f0 e8       	ldi	r31, 0x80	; 128
 a62:	0f 26       	eor	r0, r31
 a64:	ff ef       	ldi	r31, 0xFF	; 255
 a66:	e0 94       	com	r14
 a68:	f0 94       	com	r15
 a6a:	00 95       	com	r16
 a6c:	10 95       	com	r17
 a6e:	b0 94       	com	r11
 a70:	c0 94       	com	r12
 a72:	d0 94       	com	r13
 a74:	a1 94       	neg	r10
 a76:	bf 0a       	sbc	r11, r31
 a78:	cf 0a       	sbc	r12, r31
 a7a:	df 0a       	sbc	r13, r31
 a7c:	ef 0a       	sbc	r14, r31
 a7e:	ff 0a       	sbc	r15, r31
 a80:	0f 0b       	sbc	r16, r31
 a82:	1f 0b       	sbc	r17, r31
 a84:	0e 94 5a 05 	call	0xab4	; 0xab4 <__udivmod64>
 a88:	07 fc       	sbrc	r0, 7
 a8a:	0e 94 ab 05 	call	0xb56	; 0xb56 <__negdi2>
 a8e:	cd b7       	in	r28, 0x3d	; 61
 a90:	de b7       	in	r29, 0x3e	; 62
 a92:	ec e0       	ldi	r30, 0x0C	; 12
 a94:	0c 94 dd 05 	jmp	0xbba	; 0xbba <__epilogue_restores__+0xc>

00000a98 <__umoddi3>:
 a98:	68 94       	set
 a9a:	01 c0       	rjmp	.+2      	; 0xa9e <__udivdi3_umoddi3>

00000a9c <__udivdi3>:
 a9c:	e8 94       	clt

00000a9e <__udivdi3_umoddi3>:
 a9e:	8f 92       	push	r8
 aa0:	9f 92       	push	r9
 aa2:	cf 93       	push	r28
 aa4:	df 93       	push	r29
 aa6:	0e 94 5a 05 	call	0xab4	; 0xab4 <__udivmod64>
 aaa:	df 91       	pop	r29
 aac:	cf 91       	pop	r28
 aae:	9f 90       	pop	r9
 ab0:	8f 90       	pop	r8
 ab2:	08 95       	ret

00000ab4 <__udivmod64>:
 ab4:	88 24       	eor	r8, r8
 ab6:	99 24       	eor	r9, r9
 ab8:	f4 01       	movw	r30, r8
 aba:	e4 01       	movw	r28, r8
 abc:	b0 e4       	ldi	r27, 0x40	; 64
 abe:	9f 93       	push	r25
 ac0:	aa 27       	eor	r26, r26
 ac2:	9a 15       	cp	r25, r10
 ac4:	8b 04       	cpc	r8, r11
 ac6:	9c 04       	cpc	r9, r12
 ac8:	ed 05       	cpc	r30, r13
 aca:	fe 05       	cpc	r31, r14
 acc:	cf 05       	cpc	r28, r15
 ace:	d0 07       	cpc	r29, r16
 ad0:	a1 07       	cpc	r26, r17
 ad2:	98 f4       	brcc	.+38     	; 0xafa <__udivmod64+0x46>
 ad4:	ad 2f       	mov	r26, r29
 ad6:	dc 2f       	mov	r29, r28
 ad8:	cf 2f       	mov	r28, r31
 ada:	fe 2f       	mov	r31, r30
 adc:	e9 2d       	mov	r30, r9
 ade:	98 2c       	mov	r9, r8
 ae0:	89 2e       	mov	r8, r25
 ae2:	98 2f       	mov	r25, r24
 ae4:	87 2f       	mov	r24, r23
 ae6:	76 2f       	mov	r23, r22
 ae8:	65 2f       	mov	r22, r21
 aea:	54 2f       	mov	r21, r20
 aec:	43 2f       	mov	r20, r19
 aee:	32 2f       	mov	r19, r18
 af0:	22 27       	eor	r18, r18
 af2:	b8 50       	subi	r27, 0x08	; 8
 af4:	31 f7       	brne	.-52     	; 0xac2 <__udivmod64+0xe>
 af6:	bf 91       	pop	r27
 af8:	27 c0       	rjmp	.+78     	; 0xb48 <__udivmod64+0x94>
 afa:	1b 2e       	mov	r1, r27
 afc:	bf 91       	pop	r27
 afe:	bb 27       	eor	r27, r27
 b00:	22 0f       	add	r18, r18
 b02:	33 1f       	adc	r19, r19
 b04:	44 1f       	adc	r20, r20
 b06:	55 1f       	adc	r21, r21
 b08:	66 1f       	adc	r22, r22
 b0a:	77 1f       	adc	r23, r23
 b0c:	88 1f       	adc	r24, r24
 b0e:	99 1f       	adc	r25, r25
 b10:	88 1c       	adc	r8, r8
 b12:	99 1c       	adc	r9, r9
 b14:	ee 1f       	adc	r30, r30
 b16:	ff 1f       	adc	r31, r31
 b18:	cc 1f       	adc	r28, r28
 b1a:	dd 1f       	adc	r29, r29
 b1c:	aa 1f       	adc	r26, r26
 b1e:	bb 1f       	adc	r27, r27
 b20:	8a 14       	cp	r8, r10
 b22:	9b 04       	cpc	r9, r11
 b24:	ec 05       	cpc	r30, r12
 b26:	fd 05       	cpc	r31, r13
 b28:	ce 05       	cpc	r28, r14
 b2a:	df 05       	cpc	r29, r15
 b2c:	a0 07       	cpc	r26, r16
 b2e:	b1 07       	cpc	r27, r17
 b30:	48 f0       	brcs	.+18     	; 0xb44 <__udivmod64+0x90>
 b32:	8a 18       	sub	r8, r10
 b34:	9b 08       	sbc	r9, r11
 b36:	ec 09       	sbc	r30, r12
 b38:	fd 09       	sbc	r31, r13
 b3a:	ce 09       	sbc	r28, r14
 b3c:	df 09       	sbc	r29, r15
 b3e:	a0 0b       	sbc	r26, r16
 b40:	b1 0b       	sbc	r27, r17
 b42:	21 60       	ori	r18, 0x01	; 1
 b44:	1a 94       	dec	r1
 b46:	e1 f6       	brne	.-72     	; 0xb00 <__udivmod64+0x4c>
 b48:	2e f4       	brtc	.+10     	; 0xb54 <__udivmod64+0xa0>
 b4a:	94 01       	movw	r18, r8
 b4c:	af 01       	movw	r20, r30
 b4e:	be 01       	movw	r22, r28
 b50:	cd 01       	movw	r24, r26
 b52:	00 0c       	add	r0, r0
 b54:	08 95       	ret

00000b56 <__negdi2>:
 b56:	60 95       	com	r22
 b58:	70 95       	com	r23
 b5a:	80 95       	com	r24
 b5c:	90 95       	com	r25
 b5e:	30 95       	com	r19
 b60:	40 95       	com	r20
 b62:	50 95       	com	r21
 b64:	21 95       	neg	r18
 b66:	3f 4f       	sbci	r19, 0xFF	; 255
 b68:	4f 4f       	sbci	r20, 0xFF	; 255
 b6a:	5f 4f       	sbci	r21, 0xFF	; 255
 b6c:	6f 4f       	sbci	r22, 0xFF	; 255
 b6e:	7f 4f       	sbci	r23, 0xFF	; 255
 b70:	8f 4f       	sbci	r24, 0xFF	; 255
 b72:	9f 4f       	sbci	r25, 0xFF	; 255
 b74:	08 95       	ret

00000b76 <__prologue_saves__>:
 b76:	2f 92       	push	r2
 b78:	3f 92       	push	r3
 b7a:	4f 92       	push	r4
 b7c:	5f 92       	push	r5
 b7e:	6f 92       	push	r6
 b80:	7f 92       	push	r7
 b82:	8f 92       	push	r8
 b84:	9f 92       	push	r9
 b86:	af 92       	push	r10
 b88:	bf 92       	push	r11
 b8a:	cf 92       	push	r12
 b8c:	df 92       	push	r13
 b8e:	ef 92       	push	r14
 b90:	ff 92       	push	r15
 b92:	0f 93       	push	r16
 b94:	1f 93       	push	r17
 b96:	cf 93       	push	r28
 b98:	df 93       	push	r29
 b9a:	cd b7       	in	r28, 0x3d	; 61
 b9c:	de b7       	in	r29, 0x3e	; 62
 b9e:	ca 1b       	sub	r28, r26
 ba0:	db 0b       	sbc	r29, r27
 ba2:	0f b6       	in	r0, 0x3f	; 63
 ba4:	f8 94       	cli
 ba6:	de bf       	out	0x3e, r29	; 62
 ba8:	0f be       	out	0x3f, r0	; 63
 baa:	cd bf       	out	0x3d, r28	; 61
 bac:	09 94       	ijmp

00000bae <__epilogue_restores__>:
 bae:	2a 88       	ldd	r2, Y+18	; 0x12
 bb0:	39 88       	ldd	r3, Y+17	; 0x11
 bb2:	48 88       	ldd	r4, Y+16	; 0x10
 bb4:	5f 84       	ldd	r5, Y+15	; 0x0f
 bb6:	6e 84       	ldd	r6, Y+14	; 0x0e
 bb8:	7d 84       	ldd	r7, Y+13	; 0x0d
 bba:	8c 84       	ldd	r8, Y+12	; 0x0c
 bbc:	9b 84       	ldd	r9, Y+11	; 0x0b
 bbe:	aa 84       	ldd	r10, Y+10	; 0x0a
 bc0:	b9 84       	ldd	r11, Y+9	; 0x09
 bc2:	c8 84       	ldd	r12, Y+8	; 0x08
 bc4:	df 80       	ldd	r13, Y+7	; 0x07
 bc6:	ee 80       	ldd	r14, Y+6	; 0x06
 bc8:	fd 80       	ldd	r15, Y+5	; 0x05
 bca:	0c 81       	ldd	r16, Y+4	; 0x04
 bcc:	1b 81       	ldd	r17, Y+3	; 0x03
 bce:	aa 81       	ldd	r26, Y+2	; 0x02
 bd0:	b9 81       	ldd	r27, Y+1	; 0x01
 bd2:	ce 0f       	add	r28, r30
 bd4:	d1 1d       	adc	r29, r1
 bd6:	0f b6       	in	r0, 0x3f	; 63
 bd8:	f8 94       	cli
 bda:	de bf       	out	0x3e, r29	; 62
 bdc:	0f be       	out	0x3f, r0	; 63
 bde:	cd bf       	out	0x3d, r28	; 61
 be0:	ed 01       	movw	r28, r26
 be2:	08 95       	ret

00000be4 <__cmpdi2_s8>:
 be4:	00 24       	eor	r0, r0
 be6:	a7 fd       	sbrc	r26, 7
 be8:	00 94       	com	r0
 bea:	2a 17       	cp	r18, r26
 bec:	30 05       	cpc	r19, r0
 bee:	40 05       	cpc	r20, r0
 bf0:	50 05       	cpc	r21, r0
 bf2:	60 05       	cpc	r22, r0
 bf4:	70 05       	cpc	r23, r0
 bf6:	80 05       	cpc	r24, r0
 bf8:	90 05       	cpc	r25, r0
 bfa:	08 95       	ret

00000bfc <_exit>:
 bfc:	f8 94       	cli

00000bfe <__stop_program>:
 bfe:	ff cf       	rjmp	.-2      	; 0xbfe <__stop_program>
