# задание: 
 
Необходимо на синтезируемом подмножестве языка SystemVerilog создать синхронную схему реализующую небольшую часть функционала процессора с архитектурой RISC-V и тестовое окружение для него. 

# Условия: 
 
* Логика должна поддерживать по меньшей мере исполнение 5 инструкций: ADD, SUB, OR, ADDI, BEQ (см. The RISC-V Instruction Set Manual); 
 
* Необходимо поддерживать только базовый 32-битный режим работы (RV32I) и не менее 5 32-разрядных регистров общего назначения (x0-x4 в соответствии со спецификацией); 
 
* Необходимо использовать структуры для кодирования полей инструкции процессора, описанные в отдельном SystemVerilog pkg;
 
* Тестовое окружение процессорного ядра должно проверять все инструкции которые поддерживаются вашей реализацией ядра.  
 
# В качестве дополнительного задания предлагается реализовать: 
 
* Поддержка более сложных инструкций и их проверку в тестовом окружении: SRL, LUI, ORI, BNE, J, (LW, SW – память данных); 

* Реализация парсера RISC-V .asm в .hex. 

# Источники:
* Рэндал Э. Брайант,Дэвид Р. О'Халларон Компьютерные системы: архитектура и программирование 3-е издание
* Сара Л. Харрис, Дэвид Харрис ЦИФРОВАЯ СХЕМОТЕХНИКА И АРХИТЕКТУРА КОМПЬЮТЕРА: RISC-V
 * The RISC-V Instruction Set ManualVolume I: User-Level ISA Document Version 2.2
