RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024380
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800243d0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024420
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024470
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800244c0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024510
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024560
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a004a100
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
RCP Interrupt: VI
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000018
MI I/O: MI_INTR_MASK => 0000002a
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_V_CURRENT_LINE <= 00000004
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 80024330
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_WRITE64B <= 1fc007c0
VI I/O: VI_V_CURRENT_LINE => 00000004
VI I/O: VI_DRAM_ADDRESS <= a00248c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
SI I/O: SI_STATUS => 00000000
SI I/O: SI_DRAM_ADDRESS <= 800245b0
RCP Interrupt: SI
SI I/O: SI_PIF_ADDRESS_READ64B <= 1fc007c0
CPU Interrupt: RCP
MI I/O: MI_INTR => 00000012
MI I/O: MI_INTR_MASK => 0000002a
SI I/O: SI_STATUS <= 00000000
