Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2018.3 (lin64) Build 2405991 Thu Dec  6 23:36:41 MST 2018
| Date         : Wed Jan 12 22:17:31 2022
| Host         : koopa.ece.utexas.edu running 64-bit CentOS Linux release 7.9.2009 (Core)
| Command      : report_timing -sort_by group -max_paths 100 -path_type summary -file /misc/scratch/zwei1/reports_Jan12/raw_designs/vtr_designs/verilog/diffeq1/post_route_timing.rpt
| Design       : diffeq_paj_convert
| Device       : 7z020-clg484
| Speed File   : -3  PRODUCTION 1.11 2014-09-11
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Report

Startpoint                     Endpoint                       Slack(ns)     
----------------------------------------------------------------------------
temp__0/CLK                    psdsp_2/D                      -4.282        
temp__0/CLK                    psdsp_6/D                      -4.275        
temp__0/CLK                    psdsp/D                        -4.237        
temp__0/CLK                    u_var_reg[31]/D                -4.231        
temp__0/CLK                    psdsp_3/D                      -4.145        
temp__0/CLK                    u_var_reg[28]/D                -4.145        
temp__0/CLK                    psdsp_4/D                      -4.111        
temp__0/CLK                    u_var_reg[27]/D                -4.111        
temp__0/CLK                    psdsp_1/D                      -4.101        
temp__0/CLK                    u_var_reg[30]/D                -4.101        
temp__0/CLK                    u_var_reg[29]/D                -4.006        
temp__0/CLK                    u_var_reg[25]/D                -3.982        
temp__0/CLK                    psdsp_8/D                      -3.981        
temp__0/CLK                    u_var_reg[24]/D                -3.979        
temp__0/CLK                    psdsp_7/D                      -3.973        
temp__0/CLK                    u_var_reg[26]/D                -3.940        
temp__0/CLK                    psdsp_5/D                      -3.934        
temp__0/CLK                    u_var_reg[21]/D                -3.887        
temp__0/CLK                    psdsp_10/D                     -3.886        
temp__0/CLK                    u_var_reg[22]/D                -3.867        
temp__0/CLK                    psdsp_9/D                      -3.861        
temp__0/CLK                    u_var_reg[23]/D                -3.831        
temp__0/CLK                    u_var_reg[20]/D                -3.703        
temp__0/CLK                    psdsp_11/D                     -3.697        
temp__0/CLK                    psdsp_13/D                     -3.633        
temp__0/CLK                    u_var_reg[19]/D                -3.434        
temp__0/CLK                    psdsp_12/D                     -3.428        
temp__0/CLK                    u_var_reg[18]/D                -3.348        
temp__0/CLK                    psdsp_14/D                     -2.899        
temp__0/CLK                    u_var_reg[17]/D                -2.511        
temp__0/CLK                    temp__1/A[13]                  -2.178        
temp__0/CLK                    temp__1/A[14]                  -2.087        
temp__0/CLK                    temp__0/A[13]                  -2.048        
temp__0/CLK                    temp__1/A[9]                   -2.021        
temp__0/CLK                    temp__0/A[9]                   -1.997        
temp__0/CLK                    temp__1/A[11]                  -1.989        
temp__0/CLK                    temp__0/A[15]                  -1.951        
temp__0/CLK                    temp__1/A[8]                   -1.940        
temp__0/CLK                    temp__1/A[12]                  -1.925        
temp__0/CLK                    temp__0/A[16]                  -1.923        
temp__0/CLK                    u_var_reg[16]/D                -1.893        
temp__0/CLK                    temp__0/A[14]                  -1.873        
temp__0/CLK                    temp__0/A[12]                  -1.871        
temp__0/CLK                    temp__1/A[6]                   -1.841        
temp__0/CLK                    temp__0/A[8]                   -1.795        
temp__0/CLK                    temp__0/A[11]                  -1.755        
temp__0/CLK                    temp__1/A[4]                   -1.719        
temp__0/CLK                    temp__1/A[7]                   -1.718        
temp__0/CLK                    temp__0/A[6]                   -1.711        
temp__0/CLK                    temp__1/A[10]                  -1.646        
temp__0/CLK                    u_var_reg[13]/D                -1.635        
temp__0/CLK                    temp__0/A[10]                  -1.609        
temp__0/CLK                    u_var_reg[9]/D                 -1.582        
temp__0/CLK                    temp__0/A[4]                   -1.580        
temp__0/CLK                    temp__1/A[5]                   -1.538        
temp__0/CLK                    u_var_reg[15]/D                -1.476        
temp__0/CLK                    temp__0/A[7]                   -1.465        
temp__0/CLK                    u_var_reg[14]/D                -1.464        
temp__0/CLK                    temp__1/A[2]                   -1.411        
temp__0/CLK                    u_var_reg[11]/D                -1.392        
temp__0/CLK                    u_var_reg[6]/D                 -1.347        
temp__0/CLK                    temp__0/A[5]                   -1.303        
temp__0/CLK                    u_var_reg[8]/D                 -1.281        
temp__0/CLK                    temp__1/A[3]                   -1.271        
temp__0/CLK                    temp__0/A[2]                   -1.265        
temp__0/CLK                    temp__0/A[3]                   -1.218        
temp__0/CLK                    u_var_reg[4]/D                 -1.089        
temp__0/CLK                    temp__1/A[1]                   -1.052        
temp__0/CLK                    u_var_reg[10]/D                -1.030        
temp__0/CLK                    temp__0/A[1]                   -0.982        
temp__0/CLK                    u_var_reg[12]/D                -0.970        
temp__0/CLK                    u_var_reg[3]/D                 -0.842        
temp__0/CLK                    u_var_reg[2]/D                 -0.783        
temp__0/CLK                    temp__1/A[0]                   -0.779        
temp__0/CLK                    u_var_reg[7]/D                 -0.661        
temp__0/CLK                    temp__0/A[0]                   -0.636        
temp__0/CLK                    u_var_reg[1]/D                 -0.524        
temp__0/CLK                    u_var_reg[5]/D                 -0.494        
temp__0/CLK                    u_var_reg[0]/D                 -0.274        
temp__0/CLK                    u_var1__1/B[14]                1.188         
temp__0/CLK                    u_var1__1/B[8]                 1.234         
temp__0/CLK                    u_var1__1/B[6]                 1.243         
temp__0/CLK                    u_var1__1/B[12]                1.286         
temp__0/CLK                    u_var1__1/B[9]                 1.312         
temp__0/CLK                    u_var1__1/B[13]                1.385         
temp__0/CLK                    u_var1__1/B[7]                 1.412         
temp__0/CLK                    u_var1__1/B[11]                1.462         
temp__0/CLK                    u_var1__1/B[10]                1.553         
temp__0/CLK                    u_var1__1/B[4]                 1.566         
temp__0/CLK                    u_var1__1/B[5]                 1.589         
temp__0/CLK                    u_var1__1/B[1]                 1.823         
temp__0/CLK                    u_var1__1/B[2]                 1.836         
temp__0/CLK                    u_var1__1/B[3]                 2.154         
temp__0/CLK                    u_var1__1/B[0]                 2.528         
temp__0/CLK                    y_var_reg[31]/D                2.636         
temp__0/CLK                    y_var_reg[29]/D                2.640         
temp__0/CLK                    y_var_reg[30]/D                2.689         
temp__0/CLK                    y_var_reg[28]/D                2.711         
temp__0/CLK                    y_var_reg[27]/D                2.789         
temp__0/CLK                    y_var_reg[25]/D                2.793         



